Fitter report for bladerf_pll
Sat Mar 06 12:53:18 2021
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. I/O Assignment Warnings
 19. PLL Usage Summary
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. Routing Usage Summary
 28. I/O Rules Summary
 29. I/O Rules Details
 30. I/O Rules Matrix
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing Summary
 34. Estimated Delay Added for Hold Timing Details
 35. Fitter Messages
 36. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Sat Mar 06 12:53:18 2021       ;
; Quartus Prime Version           ; 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Revision Name                   ; bladerf_pll                                 ;
; Top-level Entity Name           ; bladerf_pll                                 ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CEBA4F23C8                                 ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 1,358 / 18,480 ( 7 % )                      ;
; Total registers                 ; 1861                                        ;
; Total pins                      ; 47 / 224 ( 21 % )                           ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 1,059,840 / 3,153,920 ( 34 % )              ;
; Total RAM Blocks                ; 133 / 308 ( 43 % )                          ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                              ;
; Total HSSI RX PCSs              ; 0                                           ;
; Total HSSI PMA RX Deserializers ; 0                                           ;
; Total HSSI TX PCSs              ; 0                                           ;
; Total HSSI PMA TX Serializers   ; 0                                           ;
; Total PLLs                      ; 1 / 4 ( 25 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C8                           ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.05        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   5.1%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                            ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                          ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; adf5610_spi_sdo~inputCLKENA0                                                                                                                                                                                                                                                                                                    ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; c5_clock2~inputCLKENA0                                                                                                                                                                                                                                                                                                          ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; pwr_sda~inputCLKENA0                                                                                                                                                                                                                                                                                                            ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|rdata[0]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[0]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|rdata[1]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[1]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|rdata[2]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[2]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|rdata[3]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[3]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|rdata[4]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[4]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|rdata[5]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[5]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|rdata[6]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[6]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|rdata[7]                                                                                                                                                                                                             ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|q_b[7]                                                                                                                               ; PORTBDATAOUT     ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[10]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[11]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13]                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|filter_cnt[13]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|sr[2]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|sr[2]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|sr[6]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|sr[6]~DUPLICATE                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|irq_flag                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|irq_flag~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|prer[0]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|prer[0]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|prer[1]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|prer[1]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|prer[4]                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|prer[4]~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|EOP                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|EOP~DUPLICATE                                                                                                                                                                                                                                                                             ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|iROE_reg                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|iROE_reg~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|rx_holding_reg[2]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|rx_holding_reg[2]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|rx_holding_reg[4]                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|rx_holding_reg[4]~DUPLICATE                                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|shift_reg[1]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|shift_reg[1]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|shift_reg[7]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|shift_reg[7]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|slowcount[2]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|slowcount[2]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|wr_strobe                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|wr_strobe~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_control:control|data_out[17]                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_control:control|data_out[17]~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[6]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[6]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[7]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[7]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[9]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[9]~DUPLICATE                                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[11]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[11]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[12]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[12]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[14]                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[14]~DUPLICATE                                                                                                                                                                                                                                                                  ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|read                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|read~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|t_dav                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|t_dav~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:control_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:control_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_s1_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_s1_agent_rsp_fifo|mem_used[1]~DUPLICATE                                                                                                                                                                                                     ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_instruction_master_translator|read_accepted                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_instruction_master_translator|read_accepted~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:intern_pio_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:intern_pio_s1_translator|read_latency_shift_reg[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator|av_readdata_pre[16]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator|av_readdata_pre[16]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator|av_readdata_pre[25]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator|av_readdata_pre[25]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator|av_readdata_pre[28]                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator|av_readdata_pre[28]~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:opencores_i2c_bladerf_oc_i2c_master_translator|av_readdata_pre[3]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:opencores_i2c_bladerf_oc_i2c_master_translator|av_readdata_pre[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:opencores_i2c_bladerf_oc_i2c_master_translator|av_readdata_pre[6]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:opencores_i2c_bladerf_oc_i2c_master_translator|av_readdata_pre[6]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:opencores_i2c_bladerf_oc_i2c_master_translator|av_readdata_pre[7]                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:opencores_i2c_bladerf_oc_i2c_master_translator|av_readdata_pre[7]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:peripheral_spi_spi_control_port_translator|wait_latency_counter[0]                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:peripheral_spi_spi_control_port_translator|wait_latency_counter[0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[2]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[8]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[9]~DUPLICATE                                                                                                                                                                                                                                        ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[12]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[13]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[16]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[17]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[20]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[22]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[24]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[25]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[28]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[28]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[29]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_shift_rot_result[30]~DUPLICATE                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[1]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[8]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[8]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[9]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[9]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[14]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[14]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src2[13]                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src2[13]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|W_bstatus_reg                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|W_bstatus_reg~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|W_estatus_reg                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|W_estatus_reg~DUPLICATE                                                                                                                                                                                                                                                ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte0_data[7]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte0_data[7]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte1_data[6]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte1_data[6]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte2_data[3]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte2_data[3]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte3_data[2]                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte3_data[2]~DUPLICATE                                                                                                                                                                                                                                          ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|d_read                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|d_read~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|d_writedata[6]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|d_writedata[6]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|d_writedata[7]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|d_writedata[7]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|d_writedata[14]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|d_writedata[14]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|i_read                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|i_read~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|address[3]                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|address[3]~DUPLICATE                                                                                                                                                                                     ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg|oci_ienable[0]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg|oci_ienable[0]~DUPLICATE                                                                                                     ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg|oci_ienable[2]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg|oci_ienable[2]~DUPLICATE                                                                                                     ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg|oci_ienable[3]                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg|oci_ienable[3]~DUPLICATE                                                                                                     ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|MonAReg[3]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|MonAReg[3]~DUPLICATE                                                                                                                 ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|MonAReg[4]                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|MonAReg[4]~DUPLICATE                                                                                                                 ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|jtag_ram_access                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|jtag_ram_access~DUPLICATE                                                                                                            ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|endofpacketvalue_reg[2]                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|endofpacketvalue_reg[2]~DUPLICATE                                                                                                                                                                                                                                           ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|rx_holding_reg[1]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|rx_holding_reg[1]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|rx_holding_reg[4]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|rx_holding_reg[4]~DUPLICATE                                                                                                                                                                                                                                                 ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|shift_reg[1]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|shift_reg[1]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|shift_reg[3]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|shift_reg[3]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|slowcount[4]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|slowcount[4]~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|wr_strobe                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|wr_strobe~DUPLICATE                                                                                                                                                                                                                                                         ;                  ;                       ;
; pll_reset:U_pll_reset_pll|current.downcount[1]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_reset:U_pll_reset_pll|current.downcount[1]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; pll_reset:U_pll_reset_pll|current.downcount[3]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_reset:U_pll_reset_pll|current.downcount[3]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; pll_reset:U_pll_reset_pll|current.downcount[5]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_reset:U_pll_reset_pll|current.downcount[5]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; pll_reset:U_pll_reset_pll|current.downcount[7]                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_reset:U_pll_reset_pll|current.downcount[7]~DUPLICATE                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; pll_reset:U_pll_reset_pll|current.downcount[11]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_reset:U_pll_reset_pll|current.downcount[11]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pll_reset:U_pll_reset_pll|current.downcount[13]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_reset:U_pll_reset_pll|current.downcount[13]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pll_reset:U_pll_reset_pll|current.downcount[15]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_reset:U_pll_reset_pll|current.downcount[15]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; pll_reset:U_pll_reset_pll|current.downcount[16]                                                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pll_reset:U_pll_reset_pll|current.downcount[16]~DUPLICATE                                                                                                                                                                                                                                                                                 ;                  ;                       ;
; ps_sync:U_ps_sync|\sync_proc:count[3]                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ps_sync:U_ps_sync|\sync_proc:count[3]~DUPLICATE                                                                                                                                                                                                                                                                                           ;                  ;                       ;
; ps_sync:U_ps_sync|\sync_proc:count[15]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ps_sync:U_ps_sync|\sync_proc:count[15]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ps_sync:U_ps_sync|\sync_proc:count[17]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ps_sync:U_ps_sync|\sync_proc:count[17]~DUPLICATE                                                                                                                                                                                                                                                                                          ;                  ;                       ;
; ps_sync:U_ps_sync|\sync_proc:count_rate[1]                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ps_sync:U_ps_sync|\sync_proc:count_rate[1]~DUPLICATE                                                                                                                                                                                                                                                                                      ;                  ;                       ;
; ps_sync:U_ps_sync|\sync_proc:count_rate[18]                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ps_sync:U_ps_sync|\sync_proc:count_rate[18]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; ps_sync:U_ps_sync|\sync_proc:state.DOWNCOUNT_HIGH                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; ps_sync:U_ps_sync|\sync_proc:state.DOWNCOUNT_HIGH~DUPLICATE                                                                                                                                                                                                                                                                               ;                  ;                       ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3] ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]~DUPLICATE ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                  ;
+------------------+----------------+--------------+----------------+-----------------+----------------+
; Name             ; Ignored Entity ; Ignored From ; Ignored To     ; Ignored Value   ; Ignored Source ;
+------------------+----------------+--------------+----------------+-----------------+----------------+
; Current Strength ; bladerf_pll    ;              ; adi_rx_spdt1_v ; MAXIMUM CURRENT ; QSF Assignment ;
; Current Strength ; bladerf_pll    ;              ; adi_rx_spdt2_v ; MAXIMUM CURRENT ; QSF Assignment ;
; Current Strength ; bladerf_pll    ;              ; adi_tx_spdt1_v ; MAXIMUM CURRENT ; QSF Assignment ;
; Current Strength ; bladerf_pll    ;              ; adi_tx_spdt2_v ; MAXIMUM CURRENT ; QSF Assignment ;
; Current Strength ; bladerf_pll    ;              ; led            ; MINIMUM CURRENT ; QSF Assignment ;
; I/O Standard     ; bladerf_pll    ;              ; adi_rx_spdt1_v ; 2.5 V           ; QSF Assignment ;
; I/O Standard     ; bladerf_pll    ;              ; adi_rx_spdt2_v ; 2.5 V           ; QSF Assignment ;
; I/O Standard     ; bladerf_pll    ;              ; adi_tx_spdt1_v ; 2.5 V           ; QSF Assignment ;
; I/O Standard     ; bladerf_pll    ;              ; adi_tx_spdt2_v ; 2.5 V           ; QSF Assignment ;
; I/O Standard     ; bladerf_pll    ;              ; exp_gpio       ; 3.3-V LVCMOS    ; QSF Assignment ;
; I/O Standard     ; bladerf_pll    ;              ; hw_rev         ; 3.3-V LVCMOS    ; QSF Assignment ;
; I/O Standard     ; bladerf_pll    ;              ; led            ; 3.3-V LVCMOS    ; QSF Assignment ;
+------------------+----------------+--------------+----------------+-----------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 4333 ) ; 0.00 % ( 0 / 4333 )        ; 0.00 % ( 0 / 4333 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 4333 ) ; 0.00 % ( 0 / 4333 )        ; 0.00 % ( 0 / 4333 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 4121 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; sld_hub:auto_hub               ; 0.00 % ( 0 / 195 )    ; N/A                     ; Post-Synthesis    ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 17 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/GMateusDP/Documents/Trobina/Development/Software/BladeRF/bladerf_micro/output_files/bladerf_pll.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1,358 / 18,480        ; 7 %   ;
; ALMs needed [=A-B+C]                                        ; 1,358                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1,554 / 18,480        ; 8 %   ;
;         [a] ALMs used for LUT logic and registers           ; 594                   ;       ;
;         [b] ALMs used for LUT logic                         ; 683                   ;       ;
;         [c] ALMs used for registers                         ; 277                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 209 / 18,480          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ;       ;
;         [c] Due to LAB input limits                         ; 13                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 225 / 1,848           ; 12 %  ;
;     -- Logic LABs                                           ; 225                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 2,213                 ;       ;
;     -- 7 input functions                                    ; 21                    ;       ;
;     -- 6 input functions                                    ; 375                   ;       ;
;     -- 5 input functions                                    ; 443                   ;       ;
;     -- 4 input functions                                    ; 388                   ;       ;
;     -- <=3 input functions                                  ; 986                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 316                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 1,861                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,741 / 36,960        ; 5 %   ;
;         -- Secondary logic registers                        ; 120 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,764                 ;       ;
;         -- Routing optimization registers                   ; 97                    ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 47 / 224              ; 21 %  ;
;     -- Clock pins                                           ; 2 / 9                 ; 22 %  ;
;     -- Dedicated input pins                                 ; 3 / 11                ; 27 %  ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 133 / 308             ; 43 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 1,059,840 / 3,153,920 ; 34 %  ;
; Total block memory implementation bits                      ; 1,361,920 / 3,153,920 ; 43 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 1 / 4                 ; 25 %  ;
; Global signals                                              ; 5                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 1 / 1                 ; 100 % ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 4.2% / 4.3% / 3.9%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 15.7% / 16.0% / 14.7% ;       ;
; Maximum fan-out                                             ; 1643                  ;       ;
; Highest non-global fan-out                                  ; 732                   ;       ;
; Total fan-out                                               ; 18221                 ;       ;
; Average fan-out                                             ; 3.93                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                 ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; sld_hub:auto_hub     ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 1289 / 18480 ( 7 % )  ; 69 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 1289                  ; 69                   ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 1478 / 18480 ( 8 % )  ; 77 / 18480 ( < 1 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 564                   ; 30                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 648                   ; 35                   ; 0                              ;
;         [c] ALMs used for registers                         ; 266                   ; 12                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                    ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 202 / 18480 ( 1 % )   ; 8 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 13 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )    ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                    ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 0                     ; 0                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 13                    ; 0                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                  ; Low                            ;
;                                                             ;                       ;                      ;                                ;
; Total LABs:  partially or completely used                   ; 217 / 1848 ( 12 % )   ; 11 / 1848 ( < 1 % )  ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 217                   ; 11                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Combinational ALUT usage for logic                          ; 2101                  ; 112                  ; 0                              ;
;     -- 7 input functions                                    ; 19                    ; 2                    ; 0                              ;
;     -- 6 input functions                                    ; 352                   ; 23                   ; 0                              ;
;     -- 5 input functions                                    ; 419                   ; 24                   ; 0                              ;
;     -- 4 input functions                                    ; 373                   ; 15                   ; 0                              ;
;     -- <=3 input functions                                  ; 938                   ; 48                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 307                   ; 9                    ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                    ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                    ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                    ; 0                              ;
;     -- By type:                                             ;                       ;                      ;                                ;
;         -- Primary logic registers                          ; 1658 / 36960 ( 4 % )  ; 83 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 119 / 36960 ( < 1 % ) ; 1 / 36960 ( < 1 % )  ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                      ;                                ;
;         -- Design implementation registers                  ; 1681                  ; 83                   ; 0                              ;
;         -- Routing optimization registers                   ; 96                    ; 1                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
;                                                             ;                       ;                      ;                                ;
; Virtual pins                                                ; 0                     ; 0                    ; 0                              ;
; I/O pins                                                    ; 46                    ; 0                    ; 1                              ;
; I/O registers                                               ; 0                     ; 0                    ; 0                              ;
; Total block memory bits                                     ; 1059840               ; 0                    ; 0                              ;
; Total block memory implementation bits                      ; 1361920               ; 0                    ; 0                              ;
; JTAG                                                        ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )        ; 1 / 1 ( 100 % )                ;
; M10K block                                                  ; 133 / 308 ( 43 % )    ; 0 / 308 ( 0 % )      ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 2 / 104 ( 1 % )       ; 0 / 104 ( 0 % )      ; 2 / 104 ( 1 % )                ;
; Fractional PLL                                              ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Output Counter                                          ; 0 / 36 ( 0 % )        ; 0 / 36 ( 0 % )       ; 1 / 36 ( 2 % )                 ;
; PLL Reconfiguration Block                                   ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
; PLL Reference Clock Select Block                            ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )        ; 1 / 4 ( 25 % )                 ;
;                                                             ;                       ;                      ;                                ;
; Connections                                                 ;                       ;                      ;                                ;
;     -- Input Connections                                    ; 2070                  ; 127                  ; 2                              ;
;     -- Registered Input Connections                         ; 1780                  ; 93                   ; 0                              ;
;     -- Output Connections                                   ; 10                    ; 198                  ; 1991                           ;
;     -- Registered Output Connections                        ; 5                     ; 198                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Internal Connections                                        ;                       ;                      ;                                ;
;     -- Total Connections                                    ; 19455                 ; 910                  ; 2034                           ;
;     -- Registered Connections                               ; 8687                  ; 695                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; External Connections                                        ;                       ;                      ;                                ;
;     -- Top                                                  ; 6                     ; 202                  ; 1872                           ;
;     -- sld_hub:auto_hub                                     ; 202                   ; 2                    ; 121                            ;
;     -- hard_block:auto_generated_inst                       ; 1872                  ; 121                  ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Partition Interface                                         ;                       ;                      ;                                ;
;     -- Input Ports                                          ; 51                    ; 62                   ; 6                              ;
;     -- Output Ports                                         ; 36                    ; 79                   ; 12                             ;
;     -- Bidir Ports                                          ; 3                     ; 0                    ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Registered Ports                                            ;                       ;                      ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 3                    ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 40                   ; 0                              ;
;                                                             ;                       ;                      ;                                ;
; Port Connectivity                                           ;                       ;                      ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 2                    ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 29                   ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 47                   ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 52                   ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 59                   ; 0                              ;
+-------------------------------------------------------------+-----------------------+----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; adf5610_spi_sdo ; A7    ; 8A       ; 12           ; 45           ; 17           ; 30                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; adf_muxout      ; T15   ; 5A       ; 54           ; 15           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; c5_clock2       ; H13   ; 7A       ; 38           ; 45           ; 0            ; 130                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; exp_gpio[0]     ; C6    ; 8A       ; 12           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; exp_gpio[1]     ; D6    ; 8A       ; 12           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; exp_gpio[2]     ; B6    ; 8A       ; 14           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; exp_gpio[3]     ; B7    ; 8A       ; 14           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; exp_gpio[4]     ; A5    ; 8A       ; 16           ; 45           ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; exp_gpio[5]     ; B5    ; 8A       ; 16           ; 45           ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; exp_gpio[6]     ; A10   ; 8A       ; 18           ; 45           ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; exp_gpio[7]     ; A9    ; 8A       ; 18           ; 45           ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; hw_rev[0]       ; E15   ; 7A       ; 46           ; 45           ; 40           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; hw_rev[1]       ; E12   ; 7A       ; 32           ; 45           ; 57           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; --                        ; User                 ; no        ;
; pwr_status      ; R11   ; 3B       ; 25           ; 0            ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.8 V        ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name              ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; adf5610_spi_csn   ; C8    ; 8A       ; 10           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adf5610_spi_sclk  ; D9    ; 8A       ; 10           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adf5610_spi_sdi   ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adf_ce            ; T18   ; 5A       ; 54           ; 14           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adf_csn           ; R16   ; 5A       ; 54           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adf_sclk          ; R15   ; 5A       ; 54           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adf_sdi           ; R17   ; 5A       ; 54           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adi_rx_spdt1_v[1] ; N19   ; 5B       ; 54           ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adi_rx_spdt1_v[2] ; M22   ; 5B       ; 54           ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adi_rx_spdt2_v[1] ; L22   ; 5B       ; 54           ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adi_rx_spdt2_v[2] ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adi_tx_spdt1_v[1] ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adi_tx_spdt1_v[2] ; R14   ; 4A       ; 50           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adi_tx_spdt2_v[1] ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; adi_tx_spdt2_v[2] ; AA15  ; 4A       ; 36           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; c5_clock2_oe      ; T17   ; 5A       ; 54           ; 14           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dac_csn           ; G12   ; 7A       ; 34           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dac_sclk          ; A12   ; 7A       ; 36           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; dac_sdi           ; H11   ; 7A       ; 34           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; exp_clock_oe      ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]            ; K20   ; 7A       ; 52           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]            ; B16   ; 7A       ; 52           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]            ; K19   ; 7A       ; 52           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ps_sync_1p1       ; C11   ; 7A       ; 32           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ps_sync_1p8       ; C13   ; 7A       ; 36           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pwr_scl           ; P22   ; 5A       ; 54           ; 16           ; 54           ; no              ; no                     ; 1         ; no              ; yes        ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; rx_bias_en        ; R22   ; 5A       ; 54           ; 15           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; si_clock_sel      ; T22   ; 5A       ; 54           ; 15           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; tx_bias_en        ; R21   ; 5A       ; 54           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; ufl_clock_oe      ; T19   ; 5A       ; 54           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Input Termination ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                            ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+
; mini_exp1 ; H16   ; 7A       ; 44           ; 45           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                              ;
; mini_exp2 ; H15   ; 7A       ; 44           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; -                                                                                                                                              ;
; pwr_sda   ; P19   ; 5A       ; 54           ; 17           ; 37           ; 29                    ; 0                  ; yes    ; no             ; no              ; no                     ; 1         ; no              ; yes        ; no       ; Off          ; 3.3-V LVCMOS ; 2mA              ; Off               ; Off                ; --                        ; no                         ; 0                   ; Off                         ; User                 ; 0 pF                 ; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|sda_oen (inverted) ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-------------------+--------------------+---------------------------+----------------------------+---------------------+-----------------------------+----------------------+----------------------+------------------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3A       ; 0 / 16 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 1 / 32 ( 3 % )   ; 1.8V          ; --           ; 2.5V          ;
; 4A       ; 5 / 48 ( 10 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 13 / 16 ( 81 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 3 / 16 ( 19 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 13 / 48 ( 27 % ) ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 12 / 32 ( 38 % ) ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                            ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; exp_gpio[4]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; adf5610_spi_sdo                 ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; adf5610_spi_sdi                 ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; exp_gpio[7]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; exp_gpio[6]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; dac_sclk                        ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA2      ; 31         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA3      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA10     ; 87         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA11     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 113        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 111        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 116        ; 4A       ; adi_tx_spdt2_v[2]               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA18     ; 129        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 130        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 132        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB8      ; 84         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB9      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB12     ; 108        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 106        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; 4A       ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; adi_tx_spdt2_v[1]               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; adi_tx_spdt1_v[1]               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB21     ; 124        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 135        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; exp_gpio[5]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B6       ; 268        ; 8A       ; exp_gpio[2]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; exp_gpio[3]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 204        ; 7A       ; led[2]                          ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B17      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C2       ; 18         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; exp_gpio[0]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; adf5610_spi_csn                 ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C9       ; 265        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; ps_sync_1p1                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; ps_sync_1p8                     ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ; 206        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; exp_gpio[1]                     ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D7       ; 276        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; adf5610_spi_sclk                ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A                       ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; hw_rev[1]                       ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ; 215        ; 7A       ; hw_rev[0]                       ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G2       ; 19         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G7       ;            ; 8A       ; VCCIO8A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 245        ; 7A       ; dac_csn                         ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G13      ; 237        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H11      ; 243        ; 7A       ; dac_sdi                         ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; c5_clock2                       ; input  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 221        ; 7A       ; mini_exp2                       ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H16      ; 219        ; 7A       ; mini_exp1                       ; bidir  ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ; 257        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K17      ; 178        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K18      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; led[3]                          ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K20      ; 203        ; 7A       ; led[1]                          ; output ; 3.3-V LVCMOS ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L1       ; 21         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L2       ; 23         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; L9       ;            ;          ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L18      ; 184        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L19      ; 182        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L20      ;            ; 5B       ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; adi_rx_spdt2_v[1]               ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; M1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; altera_reserved_tdo             ; output ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M8       ; 86         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M9       ; 88         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M17      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M19      ;            ; 5B       ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M22      ; 175        ; 5B       ; adi_rx_spdt1_v[2]               ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N1       ; 24         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N2       ; 26         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N9       ; 104        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N10      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; adi_rx_spdt1_v[1]               ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; altera_reserved_tms             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P9       ; 102        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P10      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; P13      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; adi_rx_spdt2_v[2]               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P18      ; 168        ; 5A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P19      ; 166        ; 5A       ; pwr_sda                         ; bidir  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; pwr_scl                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R8       ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R11      ; 101        ; 3B       ; pwr_status                      ; input  ; 1.8 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; R13      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; adi_tx_spdt1_v[2]               ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; R15      ; 161        ; 5A       ; adf_sclk                        ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; adf_csn                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; adf_sdi                         ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                         ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; tx_bias_en                      ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R22      ; 160        ; 5A       ; rx_bias_en                      ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T11      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T13      ; 112        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T14      ; 126        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; T15      ; 159        ; 5A       ; adf_muxout                      ; input  ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; c5_clock2_oe                    ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; adf_ce                          ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; ufl_clock_oe                    ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; exp_clock_oe                    ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; si_clock_sel                    ; output ; 3.3-V LVCMOS ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U1       ; 25         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U2       ; 27         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U7       ; 59         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U13      ; 109        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U14      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U16      ; 150        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U17      ; 152        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U18      ;            ; --       ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U21      ; 151        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; U22      ; 146        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; altera_reserved_tck             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V7       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V11      ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V14      ; 118        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V16      ; 134        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ; 147        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V20      ; 131        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V21      ; 148        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V22      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; altera_reserved_tdi             ; input  ; 2.5 V        ;                     ; --           ; N               ; no       ; Off          ;
; W6       ;            ; 3A       ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W9       ; 65         ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W10      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ;            ; 4A       ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W22      ; 140        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y1       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y4       ;            ; 2A       ; VCCIO2A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                              ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y12      ;            ; 3B       ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                         ; power  ;              ; 1.8V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y15      ; 117        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y16      ; 123        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 125        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ; 139        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y21      ; 143        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y22      ; 138        ; 4A       ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------+
; I/O Assignment Warnings               ;
+-------------------+-------------------+
; Pin Name          ; Reason            ;
+-------------------+-------------------+
; si_clock_sel      ; Missing slew rate ;
; c5_clock2_oe      ; Missing slew rate ;
; ufl_clock_oe      ; Missing slew rate ;
; exp_clock_oe      ; Missing slew rate ;
; dac_sclk          ; Missing slew rate ;
; dac_sdi           ; Missing slew rate ;
; dac_csn           ; Missing slew rate ;
; led[1]            ; Missing slew rate ;
; led[2]            ; Missing slew rate ;
; led[3]            ; Missing slew rate ;
; ps_sync_1p1       ; Missing slew rate ;
; ps_sync_1p8       ; Missing slew rate ;
; pwr_scl           ; Missing slew rate ;
; adi_rx_spdt1_v[1] ; Missing slew rate ;
; adi_rx_spdt1_v[2] ; Missing slew rate ;
; adi_rx_spdt2_v[1] ; Missing slew rate ;
; adi_rx_spdt2_v[2] ; Missing slew rate ;
; rx_bias_en        ; Missing slew rate ;
; adi_tx_spdt1_v[1] ; Missing slew rate ;
; adi_tx_spdt1_v[2] ; Missing slew rate ;
; adi_tx_spdt2_v[1] ; Missing slew rate ;
; adi_tx_spdt2_v[2] ; Missing slew rate ;
; tx_bias_en        ; Missing slew rate ;
; adf_sclk          ; Missing slew rate ;
; adf_csn           ; Missing slew rate ;
; adf_sdi           ; Missing slew rate ;
; adf_ce            ; Missing slew rate ;
; adf5610_spi_sclk  ; Missing slew rate ;
; adf5610_spi_csn   ; Missing slew rate ;
; adf5610_spi_sdi   ; Missing slew rate ;
; mini_exp1         ; Missing slew rate ;
; mini_exp2         ; Missing slew rate ;
; pwr_sda           ; Missing slew rate ;
+-------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------+
;                                                                                                                               ;                             ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------+
; system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL                ;                             ;
;     -- PLL Type                                                                                                               ; Integer PLL                 ;
;     -- PLL Location                                                                                                           ; FRACTIONALPLL_X54_Y38_N0    ;
;     -- PLL Feedback clock type                                                                                                ; Global Clock                ;
;     -- PLL Bandwidth                                                                                                          ; Auto                        ;
;         -- PLL Bandwidth Range                                                                                                ; 800000 to 400000 Hz         ;
;     -- Reference Clock Frequency                                                                                              ; 38.4 MHz                    ;
;     -- Reference Clock Sourced by                                                                                             ; Dedicated Pin               ;
;     -- PLL VCO Frequency                                                                                                      ; 320.0 MHz                   ;
;     -- PLL Operation Mode                                                                                                     ; Normal                      ;
;     -- PLL Freq Min Lock                                                                                                      ; 36.000000 MHz               ;
;     -- PLL Freq Max Lock                                                                                                      ; 78.000000 MHz               ;
;     -- PLL Enable                                                                                                             ; On                          ;
;     -- PLL Fractional Division                                                                                                ; N/A                         ;
;     -- M Counter                                                                                                              ; 50                          ;
;     -- N Counter                                                                                                              ; 6                           ;
;     -- PLL Refclk Select                                                                                                      ;                             ;
;             -- PLL Refclk Select Location                                                                                     ; PLLREFCLKSELECT_X54_Y44_N0  ;
;             -- PLL Reference Clock Input 0 source                                                                             ; clk_0                       ;
;             -- PLL Reference Clock Input 1 source                                                                             ; ref_clk1                    ;
;             -- ADJPLLIN source                                                                                                ; N/A                         ;
;             -- CORECLKIN source                                                                                               ; N/A                         ;
;             -- IQTXRXCLKIN source                                                                                             ; N/A                         ;
;             -- PLLIQCLKIN source                                                                                              ; N/A                         ;
;             -- RXIQCLKIN source                                                                                               ; N/A                         ;
;             -- CLKIN(0) source                                                                                                ; c5_clock2~input             ;
;             -- CLKIN(1) source                                                                                                ; N/A                         ;
;             -- CLKIN(2) source                                                                                                ; N/A                         ;
;             -- CLKIN(3) source                                                                                                ; N/A                         ;
;     -- PLL Output Counter                                                                                                     ;                             ;
;         -- system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i|general[0].gpll~PLL_OUTPUT_COUNTER ;                             ;
;             -- Output Clock Frequency                                                                                         ; 80.0 MHz                    ;
;             -- Output Clock Location                                                                                          ; PLLOUTPUTCOUNTER_X54_Y40_N1 ;
;             -- C Counter Odd Divider Even Duty Enable                                                                         ; Off                         ;
;             -- Duty Cycle                                                                                                     ; 50.0000                     ;
;             -- Phase Shift                                                                                                    ; 0.000000 degrees            ;
;             -- C Counter                                                                                                      ; 4                           ;
;             -- C Counter PH Mux PRST                                                                                          ; 0                           ;
;             -- C Counter PRST                                                                                                 ; 1                           ;
;                                                                                                                               ;                             ;
+-------------------------------------------------------------------------------------------------------------------------------+-----------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                  ; Entity Name                               ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+
; |bladerf_pll                                                                                                                            ; 1357.5 (79.6)        ; 1553.5 (83.8)                    ; 208.5 (4.2)                                       ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 2213 (144)          ; 1861 (84)                 ; 0 (0)         ; 1059840           ; 133   ; 0          ; 47   ; 0            ; |bladerf_pll                                                                                                                                                                                                                                                                                                                                                         ; bladerf_pll                               ; work         ;
;    |nios_cpu:U_nios_system|                                                                                                             ; 1039.9 (0.0)         ; 1220.8 (0.0)                     ; 193.3 (0.0)                                       ; 12.5 (0.0)                       ; 0.0 (0.0)            ; 1643 (0)            ; 1564 (0)                  ; 0 (0)         ; 1059840           ; 133   ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system                                                                                                                                                                                                                                                                                                                                  ; nios_cpu                                  ; nios_cpu     ;
;       |i2c_master_top:opencores_i2c|                                                                                                    ; 119.7 (35.3)         ; 125.7 (37.9)                     ; 6.0 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 195 (48)            ; 162 (58)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|i2c_master_top:opencores_i2c                                                                                                                                                                                                                                                                                                     ; i2c_master_top                            ; nios_cpu     ;
;          |i2c_master_byte_ctrl:byte_controller|                                                                                         ; 84.4 (23.9)          ; 87.7 (24.5)                      ; 3.3 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 147 (36)            ; 104 (28)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller                                                                                                                                                                                                                                                                ; i2c_master_byte_ctrl                      ; nios_cpu     ;
;             |i2c_master_bit_ctrl:bit_controller|                                                                                        ; 60.5 (60.5)          ; 63.2 (63.2)                      ; 2.7 (2.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (111)           ; 76 (76)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller                                                                                                                                                                                                                             ; i2c_master_bit_ctrl                       ; nios_cpu     ;
;       |nios_cpu_adf5610:adf5610|                                                                                                        ; 47.2 (47.2)          ; 69.5 (69.5)                      ; 22.3 (22.3)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 67 (67)             ; 127 (127)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610                                                                                                                                                                                                                                                                                                         ; nios_cpu_adf5610                          ; nios_cpu     ;
;       |nios_cpu_control:control|                                                                                                        ; 7.3 (7.3)            ; 13.8 (13.8)                      ; 6.6 (6.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 30 (30)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_control:control                                                                                                                                                                                                                                                                                                         ; nios_cpu_control                          ; nios_cpu     ;
;       |nios_cpu_control:gpio_rffe|                                                                                                      ; 13.8 (13.8)          ; 22.9 (22.9)                      ; 9.1 (9.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (26)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe                                                                                                                                                                                                                                                                                                       ; nios_cpu_control                          ; nios_cpu     ;
;       |nios_cpu_intern_pio:intern_pio|                                                                                                  ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_intern_pio:intern_pio                                                                                                                                                                                                                                                                                                   ; nios_cpu_intern_pio                       ; nios_cpu     ;
;       |nios_cpu_jtag_uart:jtag_uart|                                                                                                    ; 59.3 (14.6)          ; 75.9 (16.7)                      ; 16.6 (2.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (33)            ; 107 (14)                  ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart                                                                                                                                                                                                                                                                                                     ; nios_cpu_jtag_uart                        ; nios_cpu     ;
;          |alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|                                                                       ; 20.3 (20.3)          ; 34.4 (34.4)                      ; 14.2 (14.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 33 (33)             ; 53 (53)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic                                                                                                                                                                                                                                              ; alt_jtag_atlantic                         ; work         ;
;          |nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|                                                                  ; 12.4 (0.0)           ; 12.9 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r                                                                                                                                                                                                                                         ; nios_cpu_jtag_uart_scfifo_r               ; nios_cpu     ;
;             |scfifo:rfifo|                                                                                                              ; 12.4 (0.0)           ; 12.9 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                            ; scfifo                                    ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 12.4 (0.0)           ; 12.9 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated                                                                                                                                                                                                 ; scfifo_3291                               ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 12.4 (0.0)           ; 12.9 (0.0)                       ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                            ; a_dpfifo_5771                             ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 6.4 (3.4)            ; 6.9 (3.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                    ; a_fefifo_7cf                              ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                               ; cntr_vg7                                  ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                    ; altsyncram_7pu1                           ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                      ; cntr_jgb                                  ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                            ; cntr_jgb                                  ; work         ;
;          |nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|                                                                  ; 11.9 (0.0)           ; 11.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w                                                                                                                                                                                                                                         ; nios_cpu_jtag_uart_scfifo_w               ; nios_cpu     ;
;             |scfifo:wfifo|                                                                                                              ; 11.9 (0.0)           ; 11.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                            ; scfifo                                    ; work         ;
;                |scfifo_3291:auto_generated|                                                                                             ; 11.9 (0.0)           ; 11.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated                                                                                                                                                                                                 ; scfifo_3291                               ; work         ;
;                   |a_dpfifo_5771:dpfifo|                                                                                                ; 11.9 (0.0)           ; 11.9 (0.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 20 (0)                    ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo                                                                                                                                                                            ; a_dpfifo_5771                             ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 5.9 (2.9)            ; 5.9 (2.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 12 (6)              ; 8 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                    ; a_fefifo_7cf                              ; work         ;
;                         |cntr_vg7:count_usedw|                                                                                          ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|cntr_vg7:count_usedw                                                                                                                               ; cntr_vg7                                  ; work         ;
;                      |altsyncram_7pu1:FIFOram|                                                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram                                                                                                                                                    ; altsyncram_7pu1                           ; work         ;
;                      |cntr_jgb:rd_ptr_count|                                                                                            ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:rd_ptr_count                                                                                                                                                      ; cntr_jgb                                  ; work         ;
;                      |cntr_jgb:wr_ptr|                                                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                            ; cntr_jgb                                  ; work         ;
;       |nios_cpu_mm_interconnect_0:mm_interconnect_0|                                                                                    ; 241.1 (0.0)          ; 266.5 (0.0)                      ; 27.5 (0.0)                                        ; 2.1 (0.0)                        ; 0.0 (0.0)            ; 380 (0)             ; 290 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                     ; nios_cpu_mm_interconnect_0                ; nios_cpu     ;
;          |altera_avalon_sc_fifo:adf5610_spi_control_port_agent_rsp_fifo|                                                                ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:adf5610_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                       ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:control_s1_agent_rsp_fifo|                                                                              ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:control_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:gpio_rffe_s1_agent_rsp_fifo|                                                                            ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:gpio_rffe_s1_agent_rsp_fifo                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:intern_pio_s1_agent_rsp_fifo|                                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:intern_pio_s1_agent_rsp_fifo                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo|                                                             ; 1.5 (1.5)            ; 2.0 (2.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                    ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|                                                                   ; 4.8 (4.8)            ; 5.3 (5.3)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                          ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:opencores_i2c_bladerf_oc_i2c_master_agent_rsp_fifo|                                                     ; 7.6 (7.6)            ; 7.6 (7.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:opencores_i2c_bladerf_oc_i2c_master_agent_rsp_fifo                                                                                                                                                                                                            ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:peripheral_spi_spi_control_port_agent_rsp_fifo|                                                         ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:peripheral_spi_spi_control_port_agent_rsp_fifo                                                                                                                                                                                                                ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:ram_s1_agent_rsp_fifo|                                                                                  ; 4.5 (4.5)            ; 4.5 (4.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_s1_agent_rsp_fifo                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_avalon_sc_fifo:xb_gpio_s1_agent_rsp_fifo|                                                                              ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:xb_gpio_s1_agent_rsp_fifo                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                     ; nios_cpu     ;
;          |altera_merlin_master_agent:nios2_data_master_agent|                                                                           ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_data_master_agent                                                                                                                                                                                                                                  ; altera_merlin_master_agent                ; nios_cpu     ;
;          |altera_merlin_master_agent:nios2_instruction_master_agent|                                                                    ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_instruction_master_agent                                                                                                                                                                                                                           ; altera_merlin_master_agent                ; nios_cpu     ;
;          |altera_merlin_master_translator:nios2_data_master_translator|                                                                 ; 5.0 (5.0)            ; 5.2 (5.2)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_data_master_translator                                                                                                                                                                                                                        ; altera_merlin_master_translator           ; nios_cpu     ;
;          |altera_merlin_master_translator:nios2_instruction_master_translator|                                                          ; 1.3 (1.3)            ; 2.0 (2.0)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_instruction_master_translator                                                                                                                                                                                                                 ; altera_merlin_master_translator           ; nios_cpu     ;
;          |altera_merlin_slave_agent:control_s1_agent|                                                                                   ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:control_s1_agent                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                 ; nios_cpu     ;
;          |altera_merlin_slave_agent:intern_pio_s1_agent|                                                                                ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:intern_pio_s1_agent                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                 ; nios_cpu     ;
;          |altera_merlin_slave_agent:opencores_i2c_bladerf_oc_i2c_master_agent|                                                          ; 5.5 (2.2)            ; 5.5 (2.5)                        ; 0.0 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (4)               ; 4 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:opencores_i2c_bladerf_oc_i2c_master_agent                                                                                                                                                                                                                 ; altera_merlin_slave_agent                 ; nios_cpu     ;
;             |altera_merlin_burst_uncompressor:uncompressor|                                                                             ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:opencores_i2c_bladerf_oc_i2c_master_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                   ; altera_merlin_burst_uncompressor          ; nios_cpu     ;
;          |altera_merlin_slave_agent:xb_gpio_s1_agent|                                                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:xb_gpio_s1_agent                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                 ; nios_cpu     ;
;          |altera_merlin_slave_translator:adf5610_spi_control_port_translator|                                                           ; 5.6 (5.6)            ; 6.3 (6.3)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:adf5610_spi_control_port_translator                                                                                                                                                                                                                  ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:control_s1_translator|                                                                         ; 6.2 (6.2)            ; 8.3 (8.3)                        ; 2.2 (2.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 18 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:control_s1_translator                                                                                                                                                                                                                                ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:gpio_rffe_s1_translator|                                                                       ; 8.3 (8.3)            ; 10.9 (10.9)                      ; 2.6 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 26 (26)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:gpio_rffe_s1_translator                                                                                                                                                                                                                              ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:intern_pio_s1_translator|                                                                      ; 3.3 (3.3)            ; 3.3 (3.3)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:intern_pio_s1_translator                                                                                                                                                                                                                             ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                                                        ; 8.0 (8.0)            ; 9.1 (9.1)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 23 (23)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                               ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:nios2_debug_mem_slave_translator|                                                              ; 10.4 (10.4)          ; 14.9 (14.9)                      ; 4.6 (4.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 1 (1)               ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_debug_mem_slave_translator                                                                                                                                                                                                                     ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:opencores_i2c_bladerf_oc_i2c_master_translator|                                                ; 3.2 (3.2)            ; 4.2 (4.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:opencores_i2c_bladerf_oc_i2c_master_translator                                                                                                                                                                                                       ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:peripheral_spi_spi_control_port_translator|                                                    ; 6.0 (6.0)            ; 6.5 (6.5)                        ; 0.8 (0.8)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 4 (4)               ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:peripheral_spi_spi_control_port_translator                                                                                                                                                                                                           ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:ram_s1_translator|                                                                             ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:ram_s1_translator                                                                                                                                                                                                                                    ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_slave_translator:xb_gpio_s1_translator|                                                                         ; 4.7 (4.7)            ; 4.7 (4.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 11 (11)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:xb_gpio_s1_translator                                                                                                                                                                                                                                ; altera_merlin_slave_translator            ; nios_cpu     ;
;          |altera_merlin_width_adapter:opencores_i2c_bladerf_oc_i2c_master_cmd_width_adapter|                                            ; 19.8 (19.8)          ; 21.7 (21.7)                      ; 2.2 (2.2)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 21 (21)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:opencores_i2c_bladerf_oc_i2c_master_cmd_width_adapter                                                                                                                                                                                                   ; altera_merlin_width_adapter               ; nios_cpu     ;
;          |altera_merlin_width_adapter:opencores_i2c_bladerf_oc_i2c_master_rsp_width_adapter|                                            ; 14.3 (14.3)          ; 14.3 (14.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 29 (29)             ; 24 (24)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:opencores_i2c_bladerf_oc_i2c_master_rsp_width_adapter                                                                                                                                                                                                   ; altera_merlin_width_adapter               ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_cmd_demux:cmd_demux|                                                                               ; 8.8 (8.8)            ; 10.8 (10.8)                      ; 2.0 (2.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 13 (13)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                      ; nios_cpu_mm_interconnect_0_cmd_demux      ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                       ; 1.7 (1.7)            ; 1.7 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                              ; nios_cpu_mm_interconnect_0_cmd_demux_001  ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_cmd_demux_001:rsp_demux_002|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_demux_001:rsp_demux_002                                                                                                                                                                                                                              ; nios_cpu_mm_interconnect_0_cmd_demux_001  ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_cmd_demux_001:rsp_demux_003|                                                                       ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_demux_001:rsp_demux_003                                                                                                                                                                                                                              ; nios_cpu_mm_interconnect_0_cmd_demux_001  ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|                                                                           ; 19.2 (17.2)          ; 19.5 (17.5)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (50)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002                                                                                                                                                                                                                                  ; nios_cpu_mm_interconnect_0_cmd_mux_002    ; nios_cpu     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ; altera_merlin_arbitrator                  ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_003|                                                                           ; 25.9 (23.6)          ; 27.9 (26.0)                      ; 2.2 (2.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 59 (55)             ; 5 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_003                                                                                                                                                                                                                                  ; nios_cpu_mm_interconnect_0_cmd_mux_002    ; nios_cpu     ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 1.9 (1.9)            ; 1.9 (1.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                     ; altera_merlin_arbitrator                  ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_router:router|                                                                                     ; 13.2 (13.2)          ; 13.3 (13.3)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (21)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_router:router                                                                                                                                                                                                                                            ; nios_cpu_mm_interconnect_0_router         ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_router_001:router_001|                                                                             ; 1.3 (1.3)            ; 1.3 (1.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                    ; nios_cpu_mm_interconnect_0_router_001     ; nios_cpu     ;
;          |nios_cpu_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                   ; 35.6 (35.6)          ; 39.3 (39.3)                      ; 4.8 (4.8)                                         ; 1.1 (1.1)                        ; 0.0 (0.0)            ; 71 (71)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                          ; nios_cpu_mm_interconnect_0_rsp_mux        ; nios_cpu     ;
;       |nios_cpu_nios2:nios2|                                                                                                            ; 452.3 (0.0)          ; 511.7 (0.0)                      ; 68.5 (0.0)                                        ; 9.2 (0.0)                        ; 0.0 (0.0)            ; 711 (0)             ; 625 (0)                   ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2                                                                                                                                                                                                                                                                                                             ; nios_cpu_nios2                            ; nios_cpu     ;
;          |nios_cpu_nios2_cpu:cpu|                                                                                                       ; 452.3 (324.1)        ; 511.7 (350.6)                    ; 68.5 (34.7)                                       ; 9.2 (8.2)                        ; 0.0 (0.0)            ; 711 (544)           ; 625 (346)                 ; 0 (0)         ; 10240             ; 3     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu                                                                                                                                                                                                                                                                                      ; nios_cpu_nios2_cpu                        ; nios_cpu     ;
;             |nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|                                                             ; 128.3 (32.1)         ; 161.1 (33.1)                     ; 33.8 (1.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 167 (8)             ; 279 (81)                  ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci                                                                                                                                                                                                                        ; nios_cpu_nios2_cpu_nios2_oci              ; nios_cpu     ;
;                |nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|                                      ; 36.5 (0.0)           ; 54.2 (0.0)                       ; 18.7 (0.0)                                        ; 1.0 (0.0)                        ; 0.0 (0.0)            ; 64 (0)              ; 96 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper                                                                                                                                      ; nios_cpu_nios2_cpu_debug_slave_wrapper    ; nios_cpu     ;
;                   |nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk|                                     ; 4.0 (3.9)            ; 20.1 (18.6)                      ; 16.1 (14.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 49 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk                                                      ; nios_cpu_nios2_cpu_debug_slave_sysclk     ; nios_cpu     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                   ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; -0.5 (-0.5)          ; 1.0 (1.0)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                   ; work         ;
;                   |nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|                                           ; 31.0 (29.8)          ; 32.5 (31.3)                      ; 2.5 (2.5)                                         ; 1.0 (1.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 47 (43)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck                                                            ; nios_cpu_nios2_cpu_debug_slave_tck        ; nios_cpu     ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                   ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                   ; work         ;
;                   |sld_virtual_jtag_basic:nios_cpu_nios2_cpu_debug_slave_phy|                                                           ; 1.5 (1.5)            ; 1.6 (1.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_cpu_nios2_cpu_debug_slave_phy                                                                            ; sld_virtual_jtag_basic                    ; work         ;
;                |nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg|                                            ; 5.3 (5.3)            ; 6.2 (6.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 11 (11)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg                                                                                                                                            ; nios_cpu_nios2_cpu_nios2_avalon_reg       ; nios_cpu     ;
;                |nios_cpu_nios2_cpu_nios2_oci_break:the_nios_cpu_nios2_cpu_nios2_oci_break|                                              ; 0.7 (0.7)            ; 12.6 (12.6)                      ; 11.9 (11.9)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_oci_break:the_nios_cpu_nios2_cpu_nios2_oci_break                                                                                                                                              ; nios_cpu_nios2_cpu_nios2_oci_break        ; nios_cpu     ;
;                |nios_cpu_nios2_cpu_nios2_oci_debug:the_nios_cpu_nios2_cpu_nios2_oci_debug|                                              ; 4.7 (4.2)            ; 4.7 (4.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 9 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_oci_debug:the_nios_cpu_nios2_cpu_nios2_oci_debug                                                                                                                                              ; nios_cpu_nios2_cpu_nios2_oci_debug        ; nios_cpu     ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_oci_debug:the_nios_cpu_nios2_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                          ; altera_std_synchronizer                   ; work         ;
;                |nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|                                                    ; 48.7 (48.7)          ; 50.3 (50.3)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 76 (76)             ; 52 (52)                   ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem                                                                                                                                                    ; nios_cpu_nios2_cpu_nios2_ocimem           ; nios_cpu     ;
;                   |nios_cpu_nios2_cpu_ociram_sp_ram_module:nios_cpu_nios2_cpu_ociram_sp_ram|                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|nios_cpu_nios2_cpu_ociram_sp_ram_module:nios_cpu_nios2_cpu_ociram_sp_ram                                                                           ; nios_cpu_nios2_cpu_ociram_sp_ram_module   ; nios_cpu     ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|nios_cpu_nios2_cpu_ociram_sp_ram_module:nios_cpu_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                ; work         ;
;                         |altsyncram_qid1:auto_generated|                                                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|nios_cpu_nios2_cpu_ociram_sp_ram_module:nios_cpu_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated                  ; altsyncram_qid1                           ; work         ;
;             |nios_cpu_nios2_cpu_register_bank_a_module:nios_cpu_nios2_cpu_register_bank_a|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_register_bank_a_module:nios_cpu_nios2_cpu_register_bank_a                                                                                                                                                                                                         ; nios_cpu_nios2_cpu_register_bank_a_module ; nios_cpu     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_register_bank_a_module:nios_cpu_nios2_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                               ; altsyncram                                ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_register_bank_a_module:nios_cpu_nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                ; altsyncram_msi1                           ; work         ;
;             |nios_cpu_nios2_cpu_register_bank_b_module:nios_cpu_nios2_cpu_register_bank_b|                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_register_bank_b_module:nios_cpu_nios2_cpu_register_bank_b                                                                                                                                                                                                         ; nios_cpu_nios2_cpu_register_bank_b_module ; nios_cpu     ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_register_bank_b_module:nios_cpu_nios2_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                               ; altsyncram                                ; work         ;
;                   |altsyncram_msi1:auto_generated|                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_register_bank_b_module:nios_cpu_nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated                                                                                                                                                ; altsyncram_msi1                           ; work         ;
;       |nios_cpu_peripheral_spi:peripheral_spi|                                                                                          ; 51.0 (51.0)          ; 76.2 (76.2)                      ; 25.2 (25.2)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 77 (77)             ; 128 (128)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi                                                                                                                                                                                                                                                                                           ; nios_cpu_peripheral_spi                   ; nios_cpu     ;
;       |nios_cpu_ram:ram|                                                                                                                ; 37.4 (0.5)           ; 36.2 (0.5)                       ; 0.0 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 38 (2)              ; 2 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_ram:ram                                                                                                                                                                                                                                                                                                                 ; nios_cpu_ram                              ; nios_cpu     ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 36.9 (0.0)           ; 35.7 (0.0)                       ; 0.0 (0.0)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (0)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                       ; altsyncram                                ; work         ;
;             |altsyncram_1lj1:auto_generated|                                                                                            ; 36.9 (0.7)           ; 35.7 (1.0)                       ; 0.0 (0.3)                                         ; 1.2 (0.0)                        ; 0.0 (0.0)            ; 36 (0)              ; 2 (2)                     ; 0 (0)         ; 1048576           ; 128   ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram|altsyncram_1lj1:auto_generated                                                                                                                                                                                                                                                        ; altsyncram_1lj1                           ; work         ;
;                |decode_8la:decode3|                                                                                                     ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram|altsyncram_1lj1:auto_generated|decode_8la:decode3                                                                                                                                                                                                                                     ; decode_8la                                ; work         ;
;                |mux_5hb:mux2|                                                                                                           ; 32.9 (32.9)          ; 31.7 (31.7)                      ; 0.0 (0.0)                                         ; 1.2 (1.2)                        ; 0.0 (0.0)            ; 32 (32)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram|altsyncram_1lj1:auto_generated|mux_5hb:mux2                                                                                                                                                                                                                                           ; mux_5hb                                   ; work         ;
;       |nios_cpu_rst_controller:rst_controller|                                                                                          ; 3.0 (0.0)            ; 8.5 (0.0)                        ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_rst_controller:rst_controller                                                                                                                                                                                                                                                                                           ; nios_cpu_rst_controller                   ; nios_cpu     ;
;          |altera_reset_controller:rst_controller|                                                                                       ; 3.0 (2.7)            ; 8.5 (5.2)                        ; 5.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_rst_controller:rst_controller|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                    ; altera_reset_controller                   ; nios_cpu     ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 0.3 (0.3)            ; 1.8 (1.8)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                     ; altera_reset_synchronizer                 ; nios_cpu     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_rst_controller:rst_controller|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                         ; altera_reset_synchronizer                 ; nios_cpu     ;
;       |nios_cpu_rst_controller_001:rst_controller_001|                                                                                  ; 2.8 (0.0)            ; 8.3 (0.0)                        ; 5.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_rst_controller_001:rst_controller_001                                                                                                                                                                                                                                                                                   ; nios_cpu_rst_controller_001               ; nios_cpu     ;
;          |altera_reset_controller:rst_controller_001|                                                                                   ; 2.8 (2.8)            ; 8.3 (5.2)                        ; 5.5 (2.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (5)               ; 16 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                        ; altera_reset_controller                   ; nios_cpu     ;
;             |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                            ; 0.0 (0.0)            ; 1.7 (1.7)                        ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                         ; altera_reset_synchronizer                 ; nios_cpu     ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                             ; altera_reset_synchronizer                 ; nios_cpu     ;
;       |nios_cpu_xb_gpio:xb_gpio|                                                                                                        ; 4.4 (4.4)            ; 4.9 (4.9)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio                                                                                                                                                                                                                                                                                                         ; nios_cpu_xb_gpio                          ; nios_cpu     ;
;    |pll_reset:U_pll_reset_pll|                                                                                                          ; 24.5 (24.5)          ; 26.0 (26.0)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|pll_reset:U_pll_reset_pll                                                                                                                                                                                                                                                                                                                               ; pll_reset                                 ; work         ;
;    |ps_sync:U_ps_sync|                                                                                                                  ; 145.0 (90.3)         ; 146.5 (91.2)                     ; 1.5 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 272 (158)           ; 84 (84)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|ps_sync:U_ps_sync                                                                                                                                                                                                                                                                                                                                       ; ps_sync                                   ; work         ;
;       |lpm_divide:Mod0|                                                                                                                 ; 54.7 (0.0)           ; 55.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|ps_sync:U_ps_sync|lpm_divide:Mod0                                                                                                                                                                                                                                                                                                                       ; lpm_divide                                ; work         ;
;          |lpm_divide_u4m:auto_generated|                                                                                                ; 54.7 (0.0)           ; 55.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|ps_sync:U_ps_sync|lpm_divide:Mod0|lpm_divide_u4m:auto_generated                                                                                                                                                                                                                                                                                         ; lpm_divide_u4m                            ; work         ;
;             |sign_div_unsign_1nh:divider|                                                                                               ; 54.7 (0.0)           ; 55.2 (0.0)                       ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|ps_sync:U_ps_sync|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider                                                                                                                                                                                                                                                             ; sign_div_unsign_1nh                       ; work         ;
;                |alt_u_div_82f:divider|                                                                                                  ; 54.7 (54.7)          ; 55.2 (55.2)                      ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 114 (114)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|ps_sync:U_ps_sync|lpm_divide:Mod0|lpm_divide_u4m:auto_generated|sign_div_unsign_1nh:divider|alt_u_div_82f:divider                                                                                                                                                                                                                                       ; alt_u_div_82f                             ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 68.5 (0.5)           ; 76.5 (0.5)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 112 (1)             ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                        ; sld_hub                                   ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 68.0 (0.0)           ; 76.0 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                        ; alt_sld_fab_with_jtag_input               ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 68.0 (0.0)           ; 76.0 (0.0)                       ; 8.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (0)             ; 84 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                     ; alt_sld_fab                               ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 68.0 (1.5)           ; 76.0 (3.0)                       ; 8.0 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 111 (1)             ; 84 (6)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                 ; alt_sld_fab_alt_sld_fab                   ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 66.5 (0.0)           ; 73.0 (0.0)                       ; 6.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (0)             ; 78 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                     ; alt_sld_fab_alt_sld_fab_sldfabric         ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 66.5 (45.3)          ; 73.0 (50.4)                      ; 6.5 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 110 (75)            ; 78 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                        ; sld_jtag_hub                              ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 10.3 (10.3)          ; 10.3 (10.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (16)             ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                ; sld_rom_sr                                ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 10.8 (10.8)          ; 12.2 (12.2)                      ; 1.4 (1.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 19 (19)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm              ; sld_shadow_jsm                            ; altera_sld   ;
;    |system_pll:U_system_pll|                                                                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|system_pll:U_system_pll                                                                                                                                                                                                                                                                                                                                 ; system_pll                                ; system_pll   ;
;       |system_pll_0002:system_pll_inst|                                                                                                 ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|system_pll:U_system_pll|system_pll_0002:system_pll_inst                                                                                                                                                                                                                                                                                                 ; system_pll_0002                           ; system_pll   ;
;          |altera_pll:altera_pll_i|                                                                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |bladerf_pll|system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i                                                                                                                                                                                                                                                                         ; altera_pll                                ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                              ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name              ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; si_clock_sel      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; c5_clock2_oe      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ufl_clock_oe      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; exp_clock_oe      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dac_sclk          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dac_sdi           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; dac_csn           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ps_sync_1p1       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; ps_sync_1p8       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pwr_scl           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adi_rx_spdt1_v[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adi_rx_spdt1_v[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adi_rx_spdt2_v[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adi_rx_spdt2_v[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rx_bias_en        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adi_tx_spdt1_v[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adi_tx_spdt1_v[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adi_tx_spdt2_v[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adi_tx_spdt2_v[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; tx_bias_en        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adf_sclk          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adf_csn           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adf_sdi           ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adf_ce            ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adf5610_spi_sclk  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adf5610_spi_csn   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adf5610_spi_sdi   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hw_rev[0]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; hw_rev[1]         ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; mini_exp1         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; mini_exp2         ; Bidir    ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pwr_sda           ; Bidir    ; -- ; --   ; (0)  ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; adf5610_spi_sdo   ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; c5_clock2         ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; exp_gpio[2]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; exp_gpio[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; exp_gpio[3]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; exp_gpio[7]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; exp_gpio[4]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; exp_gpio[5]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; exp_gpio[6]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; exp_gpio[0]       ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pwr_status        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; adf_muxout        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+-------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                        ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; hw_rev[0]                                                                                                                                  ;                   ;         ;
; hw_rev[1]                                                                                                                                  ;                   ;         ;
; mini_exp1                                                                                                                                  ;                   ;         ;
; mini_exp2                                                                                                                                  ;                   ;         ;
; pwr_sda                                                                                                                                    ;                   ;         ;
;      - nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cSDA[0] ; 1                 ; 0       ;
;      - pwr_sda~inputCLKENA0                                                                                                                ; 1                 ; 0       ;
; adf5610_spi_sdo                                                                                                                            ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_intern_pio:intern_pio|read_mux_out[0]                                                               ; 1                 ; 0       ;
;      - nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|MISO_reg~0                                                                          ; 1                 ; 0       ;
;      - adf5610_spi_sdo~inputCLKENA0                                                                                                        ; 1                 ; 0       ;
; c5_clock2                                                                                                                                  ;                   ;         ;
; exp_gpio[2]                                                                                                                                ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|readdata[2]                                                                         ; 0                 ; 0       ;
; exp_gpio[1]                                                                                                                                ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|readdata[1]~feeder                                                                  ; 1                 ; 0       ;
; exp_gpio[3]                                                                                                                                ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|readdata[3]                                                                         ; 1                 ; 0       ;
; exp_gpio[7]                                                                                                                                ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|readdata[7]~feeder                                                                  ; 1                 ; 0       ;
; exp_gpio[4]                                                                                                                                ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|readdata[4]                                                                         ; 0                 ; 0       ;
; exp_gpio[5]                                                                                                                                ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|readdata[5]                                                                         ; 1                 ; 0       ;
; exp_gpio[6]                                                                                                                                ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|readdata[6]                                                                         ; 0                 ; 0       ;
; exp_gpio[0]                                                                                                                                ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|readdata[0]                                                                         ; 0                 ; 0       ;
; pwr_status                                                                                                                                 ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_control:control|readdata[0]                                                                         ; 1                 ; 0       ;
; adf_muxout                                                                                                                                 ;                   ;         ;
;      - nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|MISO_reg~1                                                            ; 1                 ; 0       ;
+--------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                       ; Location                    ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Equal0~6                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X32_Y17_N42         ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Equal1~4                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y21_N48         ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; Equal2~4                                                                                                                                                                                                                                                                                                                                                   ; LABCELL_X35_Y26_N48         ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; adf5610_spi_sdo                                                                                                                                                                                                                                                                                                                                            ; PIN_A7                      ; 28      ; Clock                                 ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3               ; 171     ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                               ; JTAG_X0_Y4_N3               ; 27      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; c5_clock2                                                                                                                                                                                                                                                                                                                                                  ; PIN_H13                     ; 129     ; Clock                                 ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|cr[2]~7                                                                                                                                                                                                                                                                                                ; LABCELL_X26_Y10_N42         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|cr[6]~1                                                                                                                                                                                                                                                                                                ; MLABCELL_X28_Y9_N3          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|ctr[5]~0                                                                                                                                                                                                                                                                                               ; LABCELL_X26_Y10_N21         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|always2~0                                                                                                                                                                                                                                                         ; MLABCELL_X28_Y9_N9          ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|core_cmd[3]~4                                                                                                                                                                                                                                                     ; MLABCELL_X28_Y9_N30         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|dcnt[1]~1                                                                                                                                                                                                                                                         ; LABCELL_X29_Y9_N21          ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|WideNor1                                                                                                                                                                                                                       ; LABCELL_X32_Y10_N42         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always2~1                                                                                                                                                                                                                      ; LABCELL_X31_Y10_N51         ; 17      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|always4~0                                                                                                                                                                                                                      ; LABCELL_X32_Y10_N57         ; 18      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|cnt[8]~0                                                                                                                                                                                                                       ; LABCELL_X31_Y12_N6          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|fSDA[2]~1                                                                                                                                                                                                                      ; LABCELL_X32_Y9_N6           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|i2c_master_bit_ctrl:bit_controller|scl_oen~4                                                                                                                                                                                                                      ; LABCELL_X31_Y9_N39          ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|i2c_master_byte_ctrl:byte_controller|ld                                                                                                                                                                                                                                                                ; FF_X28_Y9_N47               ; 14      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|prer[5]~1                                                                                                                                                                                                                                                                                              ; LABCELL_X26_Y10_N36         ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|prer[8]~6                                                                                                                                                                                                                                                                                              ; LABCELL_X26_Y10_N39         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|i2c_master_top:opencores_i2c|txr[4]~0                                                                                                                                                                                                                                                                                               ; LABCELL_X26_Y10_N33         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|always11~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X19_Y15_N12         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|always6~0                                                                                                                                                                                                                                                                                                  ; LABCELL_X20_Y15_N27         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|control_wr_strobe~0                                                                                                                                                                                                                                                                                        ; LABCELL_X24_Y15_N45         ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                                 ; LABCELL_X26_Y15_N30         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|shift_reg[6]~1                                                                                                                                                                                                                                                                                             ; LABCELL_X19_Y15_N39         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|shift_reg~0                                                                                                                                                                                                                                                                                                ; LABCELL_X16_Y15_N21         ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|slaveselect_wr_strobe                                                                                                                                                                                                                                                                                      ; LABCELL_X25_Y15_N27         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|transaction_primed                                                                                                                                                                                                                                                                                         ; FF_X20_Y15_N41              ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_adf5610:adf5610|write_tx_holding                                                                                                                                                                                                                                                                                           ; LABCELL_X20_Y15_N0          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_control:control|data_out[18]~1                                                                                                                                                                                                                                                                                             ; LABCELL_X32_Y14_N27         ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_control:gpio_rffe|data_out[6]~3                                                                                                                                                                                                                                                                                            ; LABCELL_X24_Y11_N3          ; 29      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                         ; LABCELL_X12_Y7_N54          ; 1       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[0]~2                                                                                                                                                                                                                                   ; MLABCELL_X4_Y3_N54          ; 21      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|wdata[2]~0                                                                                                                                                                                                                                      ; LABCELL_X2_Y3_N45           ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                 ; MLABCELL_X4_Y3_N30          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                                              ; LABCELL_X12_Y7_N39          ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                                ; FF_X12_Y7_N59               ; 15      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|ien_AE~0                                                                                                                                                                                                                                                                                               ; LABCELL_X12_Y7_N36          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                   ; LABCELL_X12_Y7_N48          ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                   ; LABCELL_X12_Y7_N6           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                                ; LABCELL_X12_Y7_N0           ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|read_0                                                                                                                                                                                                                                                                                                 ; FF_X12_Y7_N20               ; 16      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                                               ; MLABCELL_X9_Y7_N21          ; 14      ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                               ; LABCELL_X17_Y9_N54          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:opencores_i2c_bladerf_oc_i2c_master_agent_rsp_fifo|mem[0][34]                                                                                                                                                                                                    ; FF_X21_Y10_N17              ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:opencores_i2c_bladerf_oc_i2c_master_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                 ; LABCELL_X21_Y10_N21         ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:ram_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                              ; LABCELL_X19_Y13_N27         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:opencores_i2c_bladerf_oc_i2c_master_agent|comb~1                                                                                                                                                                                                             ; LABCELL_X21_Y10_N6          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:opencores_i2c_bladerf_oc_i2c_master_agent|rp_valid                                                                                                                                                                                                           ; LABCELL_X21_Y10_N18         ; 27      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:opencores_i2c_bladerf_oc_i2c_master_cmd_width_adapter|count~0                                                                                                                                                                                              ; MLABCELL_X23_Y10_N24        ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:opencores_i2c_bladerf_oc_i2c_master_cmd_width_adapter|data_reg[7]~0                                                                                                                                                                                        ; MLABCELL_X23_Y10_N51        ; 28      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:opencores_i2c_bladerf_oc_i2c_master_cmd_width_adapter|use_reg                                                                                                                                                                                              ; FF_X23_Y10_N14              ; 52      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|altera_merlin_width_adapter:opencores_i2c_bladerf_oc_i2c_master_rsp_width_adapter|always10~0                                                                                                                                                                                           ; LABCELL_X21_Y10_N48         ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                  ; LABCELL_X20_Y11_N54         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_002|update_grant~0                                                                                                                                                                                                                      ; LABCELL_X20_Y11_N0          ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                  ; LABCELL_X25_Y13_N0          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_mm_interconnect_0:mm_interconnect_0|nios_cpu_mm_interconnect_0_cmd_mux_002:cmd_mux_003|update_grant~0                                                                                                                                                                                                                      ; LABCELL_X25_Y13_N48         ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                           ; LABCELL_X16_Y14_N51         ; 21      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                 ; FF_X17_Y12_N29              ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_alu_result~1                                                                                                                                                                                                                                                                          ; MLABCELL_X13_Y14_N51        ; 60      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                              ; FF_X16_Y13_N41              ; 56      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src1[1]~0                                                                                                                                                                                                                                                                             ; LABCELL_X10_Y12_N54         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_src2[15]~0                                                                                                                                                                                                                                                                            ; LABCELL_X12_Y12_N39         ; 12      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_st_data[23]~0                                                                                                                                                                                                                                                                         ; LABCELL_X14_Y13_N51         ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                          ; FF_X16_Y13_N26              ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                               ; LABCELL_X16_Y12_N27         ; 34      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                        ; FF_X14_Y11_N20              ; 22      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|R_src2_hi~1                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y12_N33         ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                          ; FF_X13_Y11_N14              ; 29      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|W_ienable_reg_nxt~0                                                                                                                                                                                                                                                                     ; MLABCELL_X9_Y12_N45         ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                               ; MLABCELL_X9_Y11_N33         ; 2       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                 ; FF_X16_Y13_N2               ; 20      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                     ; FF_X18_Y13_N2               ; 44      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte0_data[1]~0                                                                                                                                                                                                                                                                   ; MLABCELL_X18_Y13_N48        ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                   ; MLABCELL_X18_Y13_N45        ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                         ; MLABCELL_X18_Y13_N27        ; 18      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|hbreak_req~0                                                                                                                                                                                                                                                                            ; LABCELL_X14_Y10_N33         ; 23      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|address[8]                                                                                                                                                                                                                ; FF_X10_Y9_N26               ; 33      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk|jxuir                                                   ; FF_X4_Y4_N58                ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a                                    ; LABCELL_X2_Y4_N6            ; 17      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk|take_action_ocimem_a~0                                  ; MLABCELL_X4_Y4_N27          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk|take_action_ocimem_b                                    ; LABCELL_X2_Y4_N12           ; 35      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_sysclk:the_nios_cpu_nios2_cpu_debug_slave_sysclk|update_jdo_strobe                                       ; FF_X4_Y4_N37                ; 39      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[21]~19                                                     ; LABCELL_X7_Y2_N54           ; 18      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[21]~21                                                     ; LABCELL_X5_Y3_N36           ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[37]~15                                                     ; LABCELL_X7_Y2_N42           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[4]~10                                                      ; LABCELL_X5_Y4_N57           ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[4]~9                                                       ; LABCELL_X5_Y4_N54           ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:nios_cpu_nios2_cpu_debug_slave_phy|virtual_state_uir                                                             ; MLABCELL_X4_Y2_N12          ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_avalon_reg:the_nios_cpu_nios2_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                               ; LABCELL_X10_Y8_N54          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_oci_break:the_nios_cpu_nios2_cpu_nios2_oci_break|break_readreg[26]~0                                                                                                                             ; MLABCELL_X4_Y4_N33          ; 33      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_oci_break:the_nios_cpu_nios2_cpu_nios2_oci_break|break_readreg[26]~1                                                                                                                             ; LABCELL_X6_Y4_N57           ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_oci_debug:the_nios_cpu_nios2_cpu_nios2_oci_debug|resetrequest                                                                                                                                    ; FF_X7_Y6_N34                ; 3       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|MonDReg[0]~2                                                                                                                                          ; MLABCELL_X4_Y4_N42          ; 30      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|MonDReg[17]~6                                                                                                                                         ; MLABCELL_X4_Y4_N24          ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|MonDReg[30]~4                                                                                                                                         ; MLABCELL_X13_Y6_N24         ; 22      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|ociram_reset_req                                                                                                                                      ; LABCELL_X10_Y10_N48         ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|ociram_wr_en~0                                                                                                                                        ; MLABCELL_X4_Y4_N51          ; 2       ; Read enable, Write enable             ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|always11~0                                                                                                                                                                                                                                                                                   ; LABCELL_X31_Y13_N48         ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|always6~0                                                                                                                                                                                                                                                                                    ; LABCELL_X29_Y13_N9          ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|control_wr_strobe~0                                                                                                                                                                                                                                                                          ; LABCELL_X26_Y14_N39         ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|data_to_cpu[1]~1                                                                                                                                                                                                                                                                             ; LABCELL_X24_Y15_N42         ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                   ; MLABCELL_X28_Y15_N24        ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|shift_reg[1]~1                                                                                                                                                                                                                                                                               ; LABCELL_X26_Y13_N33         ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|shift_reg~0                                                                                                                                                                                                                                                                                  ; LABCELL_X31_Y13_N45         ; 11      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                        ; LABCELL_X26_Y16_N57         ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|transaction_primed                                                                                                                                                                                                                                                                           ; FF_X31_Y13_N53              ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|write_tx_holding                                                                                                                                                                                                                                                                             ; LABCELL_X26_Y13_N6          ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram|altsyncram_1lj1:auto_generated|decode_8la:decode3|w_anode1075w[2]                                                                                                                                                                                                                        ; LABCELL_X25_Y13_N30         ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram|altsyncram_1lj1:auto_generated|decode_8la:decode3|w_anode1088w[2]~0                                                                                                                                                                                                                      ; LABCELL_X25_Y13_N12         ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram|altsyncram_1lj1:auto_generated|decode_8la:decode3|w_anode1096w[2]~0                                                                                                                                                                                                                      ; LABCELL_X25_Y13_N15         ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram|altsyncram_1lj1:auto_generated|decode_8la:decode3|w_anode1104w[2]~0                                                                                                                                                                                                                      ; LABCELL_X25_Y13_N18         ; 32      ; Write enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_ram:ram|wren~1                                                                                                                                                                                                                                                                                                             ; MLABCELL_X28_Y13_N9         ; 128     ; Read enable                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_early_rst                                                                                                                                                                                                                                           ; FF_X23_Y5_N17               ; 130     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                            ; FF_X23_Y5_N41               ; 732     ; Async. clear, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_rst_controller_001:rst_controller_001|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                ; FF_X9_Y6_N2                 ; 411     ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|Equal0~2                                                                                                                                                                                                                                                                                                   ; LABCELL_X26_Y14_N3          ; 50      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; nios_cpu:U_nios_system|nios_cpu_xb_gpio:xb_gpio|Equal0~4                                                                                                                                                                                                                                                                                                   ; LABCELL_X26_Y15_N57         ; 12      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pll_reset:U_pll_reset_pll|current.downcount[7]~0                                                                                                                                                                                                                                                                                                           ; MLABCELL_X42_Y30_N3         ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; pll_reset:U_pll_reset_pll|current.state.WAIT_FOR_UNLOCK                                                                                                                                                                                                                                                                                                    ; FF_X42_Y30_N35              ; 43      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps_sync:U_ps_sync|Selector61~1                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X37_Y40_N36        ; 31      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps_sync:U_ps_sync|Selector63~0                                                                                                                                                                                                                                                                                                                             ; MLABCELL_X37_Y40_N24        ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ps_sync:U_ps_sync|\sync_proc:state.LOAD_COUNT                                                                                                                                                                                                                                                                                                              ; FF_X37_Y40_N44              ; 38      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pwr_sda                                                                                                                                                                                                                                                                                                                                                    ; PIN_P19                     ; 28      ; Clock                                 ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                   ; FF_X2_Y2_N32                ; 58      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]~3                      ; LABCELL_X1_Y2_N30           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                        ; LABCELL_X2_Y2_N12           ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~0           ; LABCELL_X6_Y2_N18           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~5                           ; LABCELL_X5_Y2_N0            ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~2                             ; LABCELL_X6_Y2_N3            ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]~1              ; LABCELL_X1_Y1_N15           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~2                                ; LABCELL_X1_Y2_N36           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~6                    ; LABCELL_X5_Y2_N42           ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~2      ; LABCELL_X2_Y2_N24           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]~1 ; LABCELL_X2_Y2_N27           ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]        ; FF_X1_Y2_N38                ; 16      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]       ; FF_X4_Y2_N50                ; 13      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]        ; FF_X1_Y2_N5                 ; 39      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]        ; FF_X1_Y2_N47                ; 55      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                 ; LABCELL_X1_Y2_N57           ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                       ; FF_X4_Y4_N2                 ; 39      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                     ; LABCELL_X6_Y2_N42           ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]                                                                                                                                                                                                                                                             ; PLLOUTPUTCOUNTER_X54_Y40_N1 ; 1639    ; Clock                                 ; yes    ; Global Clock         ; GCLK13           ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location                    ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+
; adf5610_spi_sdo                                                                                  ; PIN_A7                      ; 28      ; Global Clock         ; GCLK12           ; --                        ;
; c5_clock2                                                                                        ; PIN_H13                     ; 129     ; Global Clock         ; GCLK14           ; --                        ;
; pwr_sda                                                                                          ; PIN_P19                     ; 28      ; Global Clock         ; GCLK10           ; --                        ;
; system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i|fboutclk_wire[0] ; FRACTIONALPLL_X54_Y38_N0    ; 1       ; Global Clock         ; --               ; --                        ;
; system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]   ; PLLOUTPUTCOUNTER_X54_Y40_N1 ; 1639    ; Global Clock         ; GCLK13           ; --                        ;
+--------------------------------------------------------------------------------------------------+-----------------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                           ;
+-----------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                            ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------+---------+
; nios_cpu:U_nios_system|nios_cpu_rst_controller:rst_controller|altera_reset_controller:rst_controller|r_sync_rst ; 732     ;
+-----------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                              ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size    ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_r:the_nios_cpu_jtag_uart_scfifo_r|scfifo:rfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M10K_X11_Y5_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|nios_cpu_jtag_uart_scfifo_w:the_nios_cpu_jtag_uart_scfifo_w|scfifo:wfifo|scfifo_3291:auto_generated|a_dpfifo_5771:dpfifo|altsyncram_7pu1:FIFOram|ALTSYNCRAM                                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; yes                     ; 512     ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1           ; 0     ; None ; M10K_X11_Y7_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Latch Type Behaviour ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_nios2_ocimem:the_nios_cpu_nios2_cpu_nios2_ocimem|nios_cpu_nios2_cpu_ociram_sp_ram_module:nios_cpu_nios2_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qid1:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192    ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1           ; 0     ; None ; M10K_X11_Y8_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Unsupported Depth    ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_register_bank_a_module:nios_cpu_nios2_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X11_Y12_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_register_bank_b_module:nios_cpu_nios2_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_msi1:auto_generated|ALTSYNCRAM                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024    ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X11_Y13_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                       ;
; nios_cpu:U_nios_system|nios_cpu_ram:ram|altsyncram:the_altsyncram|altsyncram_1lj1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                       ; AUTO ; Single Port      ; Single Clock ; 32768        ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1048576 ; 32768                       ; 32                          ; --                          ; --                          ; 1048576             ; 128         ; 0     ; None ; M10K_X30_Y12_N0, M10K_X51_Y12_N0, M10K_X46_Y12_N0, M10K_X46_Y10_N0, M10K_X22_Y10_N0, M10K_X22_Y12_N0, M10K_X22_Y9_N0, M10K_X30_Y10_N0, M10K_X22_Y16_N0, M10K_X22_Y13_N0, M10K_X11_Y16_N0, M10K_X11_Y19_N0, M10K_X22_Y18_N0, M10K_X22_Y24_N0, M10K_X22_Y20_N0, M10K_X11_Y24_N0, M10K_X11_Y14_N0, M10K_X3_Y15_N0, M10K_X3_Y13_N0, M10K_X3_Y14_N0, M10K_X11_Y11_N0, M10K_X3_Y11_N0, M10K_X11_Y9_N0, M10K_X11_Y10_N0, M10K_X3_Y12_N0, M10K_X11_Y15_N0, M10K_X3_Y5_N0, M10K_X3_Y6_N0, M10K_X11_Y21_N0, M10K_X3_Y17_N0, M10K_X3_Y19_N0, M10K_X3_Y20_N0, M10K_X11_Y20_N0, M10K_X22_Y23_N0, M10K_X3_Y18_N0, M10K_X11_Y22_N0, M10K_X3_Y9_N0, M10K_X3_Y8_N0, M10K_X3_Y10_N0, M10K_X3_Y7_N0, M10K_X30_Y6_N0, M10K_X46_Y8_N0, M10K_X11_Y6_N0, M10K_X46_Y6_N0, M10K_X38_Y19_N0, M10K_X46_Y18_N0, M10K_X22_Y19_N0, M10K_X30_Y15_N0, M10K_X46_Y13_N0, M10K_X38_Y13_N0, M10K_X46_Y11_N0, M10K_X46_Y9_N0, M10K_X30_Y7_N0, M10K_X30_Y9_N0, M10K_X30_Y14_N0, M10K_X30_Y8_N0, M10K_X46_Y19_N0, M10K_X30_Y20_N0, M10K_X46_Y20_N0, M10K_X46_Y17_N0, M10K_X38_Y21_N0, M10K_X46_Y21_N0, M10K_X46_Y15_N0, M10K_X46_Y14_N0, M10K_X46_Y22_N0, M10K_X38_Y24_N0, M10K_X38_Y23_N0, M10K_X46_Y23_N0, M10K_X22_Y14_N0, M10K_X11_Y17_N0, M10K_X11_Y18_N0, M10K_X3_Y16_N0, M10K_X38_Y4_N0, M10K_X51_Y11_N0, M10K_X51_Y4_N0, M10K_X30_Y5_N0, M10K_X38_Y5_N0, M10K_X38_Y6_N0, M10K_X38_Y7_N0, M10K_X51_Y5_N0, M10K_X30_Y11_N0, M10K_X38_Y11_N0, M10K_X38_Y9_N0, M10K_X22_Y11_N0, M10K_X51_Y18_N0, M10K_X30_Y19_N0, M10K_X51_Y16_N0, M10K_X46_Y16_N0, M10K_X30_Y13_N0, M10K_X38_Y15_N0, M10K_X38_Y12_N0, M10K_X38_Y14_N0, M10K_X22_Y6_N0, M10K_X22_Y8_N0, M10K_X22_Y7_N0, M10K_X22_Y5_N0, M10K_X51_Y8_N0, M10K_X22_Y4_N0, M10K_X46_Y5_N0, M10K_X46_Y4_N0, M10K_X38_Y8_N0, M10K_X51_Y9_N0, M10K_X38_Y10_N0, M10K_X51_Y10_N0, M10K_X30_Y3_N0, M10K_X11_Y4_N0, M10K_X11_Y3_N0, M10K_X30_Y4_N0, M10K_X38_Y17_N0, M10K_X22_Y17_N0, M10K_X30_Y17_N0, M10K_X51_Y17_N0, M10K_X22_Y15_N0, M10K_X3_Y22_N0, M10K_X30_Y21_N0, M10K_X3_Y23_N0, M10K_X22_Y21_N0, M10K_X11_Y23_N0, M10K_X3_Y21_N0, M10K_X22_Y22_N0, M10K_X30_Y18_N0, M10K_X38_Y16_N0, M10K_X38_Y18_N0, M10K_X30_Y16_N0, M10K_X38_Y20_N0, M10K_X51_Y20_N0, M10K_X38_Y22_N0, M10K_X30_Y22_N0 ; Don't care           ; Don't care      ; New data        ; Off      ; No                     ; No - Address Too Wide     ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+---------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------------+
; Routing Usage Summary                                  ;
+------------------------------+-------------------------+
; Routing Resource Type        ; Usage                   ;
+------------------------------+-------------------------+
; Block interconnects          ; 6,918 / 140,056 ( 5 % ) ;
; C12 interconnects            ; 115 / 6,048 ( 2 % )     ;
; C2 interconnects             ; 2,072 / 54,648 ( 4 % )  ;
; C4 interconnects             ; 1,185 / 25,920 ( 5 % )  ;
; DQS bus muxes                ; 0 / 17 ( 0 % )          ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )          ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )          ;
; Direct links                 ; 536 / 140,056 ( < 1 % ) ;
; Global clocks                ; 4 / 16 ( 25 % )         ;
; Local interconnects          ; 1,052 / 36,960 ( 3 % )  ;
; Quadrant clocks              ; 0 / 88 ( 0 % )          ;
; R14 interconnects            ; 152 / 5,984 ( 3 % )     ;
; R14/C12 interconnect drivers ; 195 / 9,504 ( 2 % )     ;
; R3 interconnects             ; 2,681 / 60,192 ( 4 % )  ;
; R6 interconnects             ; 4,518 / 127,072 ( 4 % ) ;
; Spine clocks                 ; 9 / 120 ( 8 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )       ;
+------------------------------+-------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules           ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass          ; 47           ; 0            ; 47           ; 0            ; 0            ; 51        ; 47           ; 0            ; 51        ; 51        ; 33           ; 0            ; 0            ; 0            ; 0            ; 33           ; 0            ; 0            ; 0            ; 0            ; 4            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked     ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable  ; 4            ; 51           ; 4            ; 51           ; 51           ; 0         ; 4            ; 51           ; 0         ; 0         ; 18           ; 51           ; 51           ; 51           ; 51           ; 18           ; 51           ; 51           ; 51           ; 51           ; 47           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ; 51           ;
; Total Fail          ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; si_clock_sel        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; c5_clock2_oe        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ufl_clock_oe        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_clock_oe        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dac_sclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dac_sdi             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; dac_csn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps_sync_1p1         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps_sync_1p8         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pwr_scl             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adi_rx_spdt1_v[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adi_rx_spdt1_v[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adi_rx_spdt2_v[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adi_rx_spdt2_v[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rx_bias_en          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adi_tx_spdt1_v[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adi_tx_spdt1_v[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adi_tx_spdt2_v[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adi_tx_spdt2_v[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; tx_bias_en          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf_sclk            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf_csn             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf_sdi             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf_ce              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf5610_spi_sclk    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf5610_spi_csn     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf5610_spi_sdi     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hw_rev[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hw_rev[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mini_exp1           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; mini_exp2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pwr_sda             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf5610_spi_sdo     ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; c5_clock2           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_gpio[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_gpio[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_gpio[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_gpio[7]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_gpio[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_gpio[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_gpio[6]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; exp_gpio[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; pwr_status          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; adf_muxout          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tms ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tck ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdi ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; altera_reserved_tdo ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+---------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                      ;
+-------------------------+----------------------+-------------------+
; Source Clock(s)         ; Destination Clock(s) ; Delay Added in ns ;
+-------------------------+----------------------+-------------------+
; altera_reserved_tck     ; altera_reserved_tck  ; 275.6             ;
; altera_reserved_tck,I/O ; altera_reserved_tck  ; 16.6              ;
+-------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                                                                                                                           ; Destination Register                                                                                                                                                                                                                                                                                                                                     ; Delay Added in ns ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[7]                                                       ; 1.812             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[8]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.773             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[7]                                                       ; 1.712             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0] ; 1.414             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[36]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[35]                                                      ; 1.333             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|DRsize.100                                                   ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[35]                                                      ; 1.332             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                                       ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                   ; 1.315             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[0]  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.308             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[7]                                                        ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[6]                                                       ; 1.302             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[1]  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.300             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[6]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; 1.290             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[4]  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]      ; 1.271             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|state                                                                                                                                                                                                                                          ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                   ; 1.270             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.267             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[3]  ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.264             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[31]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[30]                                                      ; 1.260             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                                                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                   ; 1.255             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[29]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[28]                                                      ; 1.248             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[22]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[21]                                                      ; 1.233             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|DRsize.000                                                   ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[0]                                                       ; 1.228             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; 1.222             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                       ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                   ; 1.214             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[0]                                                       ; 1.213             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.207             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                            ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                    ; 1.203             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; 1.195             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.188             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.188             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[3]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[2]                          ; 1.187             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[1]               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[0]               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.180             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[3]               ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.180             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[34]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[33]                                                      ; 1.179             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                                    ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[2]                                                                                                                                                                                                                                   ; 1.174             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[5]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|splitter_nodes_receive_1[3]                                                                                                      ; 1.173             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[24]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[23]                                                      ; 1.170             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[13]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]     ; 1.170             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[30]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[29]                                                      ; 1.169             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2|dreg[0] ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[0]                                                       ; 1.168             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[13]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[12]                                                      ; 1.167             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[9]                                                        ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[8]                                                       ; 1.167             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[11]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[10]                                                      ; 1.167             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[23]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[22]                                                      ; 1.167             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[1]                           ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|jtag_ir_reg[0]                          ; 1.166             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[21]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[20]                                                      ; 1.161             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[19]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[18]                                                      ; 1.161             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[25]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[24]                                                      ; 1.161             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[27]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[26]                                                      ; 1.161             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]     ; 1.161             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[15]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.157             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[4]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                             ; 1.156             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.152             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[1]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]      ; 1.151             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[2]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[9]      ; 1.151             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[0]                                                        ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[0]                                                       ; 1.150             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[17]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[16]                                                      ; 1.149             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[26]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[25]                                                      ; 1.149             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[14]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[13]                                                      ; 1.147             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[3]                                                        ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[2]                                                       ; 1.147             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[5]                                                        ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[4]                                                       ; 1.147             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[6]                                                        ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[5]                                                       ; 1.147             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[10]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[9]                                                       ; 1.147             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[12]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[11]                                                      ; 1.147             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[20]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[19]                                                      ; 1.145             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[18]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[17]                                                      ; 1.145             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[28]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[27]                                                      ; 1.145             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[4]                                                                                                                                                                                                                                    ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[3]                                                                                                                                                                                                                                   ; 1.144             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[3]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]                      ; 1.140             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[2]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[2]                      ; 1.140             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[10]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[12]     ; 1.140             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[6]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[7]      ; 1.140             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[8]                                                                                                                                                                                                                                    ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                   ; 1.129             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]      ; 1.127             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[2]                                                        ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[1]                                                       ; 1.125             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[4]                                                        ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[3]                                                       ; 1.125             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[14]      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_dr_scan_reg                     ; 1.123             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                    ; 1.122             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[1]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[1]                      ; 1.118             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]                                                                                                      ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[0]                      ; 1.118             ;
; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[37]                                                       ; nios_cpu:U_nios_system|nios_cpu_nios2:nios2|nios_cpu_nios2_cpu:cpu|nios_cpu_nios2_cpu_nios2_oci:the_nios_cpu_nios2_cpu_nios2_oci|nios_cpu_nios2_cpu_debug_slave_wrapper:the_nios_cpu_nios2_cpu_debug_slave_wrapper|nios_cpu_nios2_cpu_debug_slave_tck:the_nios_cpu_nios2_cpu_debug_slave_tck|sr[36]                                                      ; 1.110             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[3]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]                             ; 1.108             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[3]                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[2]                    ; 1.103             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[1]                     ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_minor_ver_reg[0]                    ; 1.103             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                                    ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                   ; 1.091             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                                       ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                      ; 1.090             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                                    ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                   ; 1.076             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[3]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]      ; 1.063             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[2]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[1]      ; 1.063             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[1]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]                           ; 1.043             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]                            ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                                   ; 1.028             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                                      ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                 ; 1.028             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                  ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                 ; 1.028             ;
; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                                   ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                 ; 1.028             ;
; altera_reserved_tdi                                                                                                                                                                                                                                                                                                                                       ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                 ; 1.028             ;
; altera_internal_jtag~FF_20                                                                                                                                                                                                                                                                                                                                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                 ; 1.028             ;
; altera_internal_jtag~FF_39                                                                                                                                                                                                                                                                                                                                ; nios_cpu:U_nios_system|nios_cpu_jtag_uart:jtag_uart|alt_jtag_atlantic:nios_cpu_jtag_uart_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                                 ; 1.028             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]                              ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]                    ; 1.011             ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[5]       ; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]                    ; 1.010             ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device 5CEBA4F23C8 for design "bladerf_pll"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184020): Starting Fitter periphery placement operations
Warning (177007): PLL(s) placed in location FRACTIONALPLL_X54_Y38_N0 do not have a PLL clock to compensate specified - the Fitter will attempt to compensate all PLL clocks
    Info (177008): PLL system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i|general[0].gpll~FRACTIONAL_PLL
Info (11178): Promoted 1 clock (1 global)
    Info (11162): system_pll:U_system_pll|system_pll_0002:system_pll_inst|altera_pll:altera_pll_i|outclk_wire[0]~CLKENA0 with 1752 fanout uses global clock CLKCTRL_G13
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): c5_clock2~inputCLKENA0 with 115 fanout uses global clock CLKCTRL_G14
    Info (11162): pwr_sda~inputCLKENA0 with 28 fanout uses global clock CLKCTRL_G11
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): adf5610_spi_sdo~inputCLKENA0 with 28 fanout uses global clock CLKCTRL_G12
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 2 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver pwr_sda~inputCLKENA0, placed at CLKCTRL_G11
        Info (179012): Refclk input I/O pad pwr_sda is placed onto PIN_P19
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver adf5610_spi_sdo~inputCLKENA0, placed at CLKCTRL_G12
        Info (179012): Refclk input I/O pad adf5610_spi_sdo is placed onto PIN_A7
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 30MHz   
        Info (332166): if { [string equal quartus_fit $::TimeQuestInfo(nameofexecutable)] } { set_max_delay -to [get_ports { altera_reserved_tdo } ] 0 }
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'nios_cpu/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'nios_cpu/synthesis/submodules/nios_cpu_nios2_cpu.sdc'
Warning (332060): Node: c5_clock2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register nios_cpu:U_nios_system|nios_cpu_peripheral_spi:peripheral_spi|shift_reg[7] is being clocked by c5_clock2
Warning (332060): Node: adf5610_spi_sdo was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register \toggle_led2:count[0] is being clocked by adf5610_spi_sdo
Warning (332060): Node: pwr_sda was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register \toggle_led3:count[0] is being clocked by pwr_sda
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: U_system_pll|system_pll_inst|altera_pll_i|general[0].gpll~FRACTIONAL_PLL|vcoph[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 26.041
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   33.333 altera_reserved_tck
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 8 registers into blocks of type Block RAM
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:01:22
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 13% of the available device resources in the region that extends from location X0_Y0 to location X10_Y10
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:38
Info (11888): Total time spent on timing analysis during the Fitter is 5.02 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:30
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 2 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin mini_exp1 has a permanently disabled output enable File: C:/Users/GMateusDP/Documents/Trobina/Development/Software/BladeRF/bladerf_micro/bladerf_pll.vhd Line: 88
    Info (169065): Pin mini_exp2 has a permanently disabled output enable File: C:/Users/GMateusDP/Documents/Trobina/Development/Software/BladeRF/bladerf_micro/bladerf_pll.vhd Line: 89
Info (144001): Generated suppressed messages file C:/Users/GMateusDP/Documents/Trobina/Development/Software/BladeRF/bladerf_micro/output_files/bladerf_pll.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 14 warnings
    Info: Peak virtual memory: 6009 megabytes
    Info: Processing ended: Sat Mar 06 12:53:22 2021
    Info: Elapsed time: 00:04:33
    Info: Total CPU time (on all processors): 00:06:46


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/GMateusDP/Documents/Trobina/Development/Software/BladeRF/bladerf_micro/output_files/bladerf_pll.fit.smsg.


