+incdir+RTL/
+incdir+TB/
// +incdir+C:/questasim64_2024.1/verilog_src/uvm-1.1d/src
./RTL/Adder.sv
./RTL/AdderPC.sv
./RTL/ALU_Control.sv
./RTL/ALU.sv
./RTL/AND.sv
./RTL/Control_Unit.sv
./RTL/CPU_Top.sv
./RTL/Data_Memory.sv
./RTL/IM.sv
./RTL/ImmGen.sv
./RTL/Mux.sv
./RTL/PC.sv
./RTL/Regfile.sv

// ../../questasim64_2024.1/verilog_src/uvm-1.2/src/uvm_macros.svh
// ../../questasim64_2024.1/verilog_src/uvm-1.1d/src/uvm_pkg.sv
./TB/cpu_pkg.sv
// ./TB/dut_if.sv
// ./TB/base_item.sv
// ./TB/base_sequence.sv
// ./TB/base_driver.sv
// ./TB/base_monitor.sv
// ./TB/base_agent.sv
// ./TB/base_scoreboard.sv
// ./TB/base_env.sv
// ./TB/base_test.sv
./TB/tb.sv