# üõó Contr√¥le-Commande d'Ascenseur Didactique (ASC89)
[**üëâ Cliquez ici pour consulter le Rapport Technique Complet (PDF)**](Code/labview/livrables/YOVO_PSCM_A25_Rapport_Technique_Ascenseur_LabVIEW_UTBM.pdf)
![Logo UTBM](images/utbm_forword-2.jpg)

**Auteur :** Yawo Emmanuel YOVO  
**Master :** Ing√©nierie des Syst√®mes Complexes - Sp√©cialisation M√©catronique  
**Universit√© :** UTBM (Universit√© de Technologie de Belfort-Montb√©liard)  
**Ann√©e :** 2026

---

## üìã Contexte et Objectifs

Ce projet vise √† concevoir et impl√©menter le syst√®me de contr√¥le-commande d'une maquette d'ascenseur didactique √† 4 niveaux. L'architecture repose sur une cible embarqu√©e **NI myRIO-1900** utilisant une approche hybride **FPGA / Processeur Temps R√©el (RT)**.

### Objectifs Techniques
* G√©rer des √©v√©nements asynchrones (appels couloir/cabine) sans perte d'information.
* Assurer la s√©curit√© du syst√®me (arr√™t imm√©diat si porte ouverte).
* Impl√©menter un algorithme de gestion de trafic optimis√© (SCAN V2).
* D√©montrer une architecture logicielle modulaire et d√©coupl√©e.

---

## üõ† Architecture Mat√©rielle

Le syst√®me s'interface avec la maquette **ASC89** compos√©e de :
* **Actionneurs :** 1 Moteur Treuil (Cabine) + 4 Moteurs Portes (CC 12V).
* **Capteurs :** 16 Capteurs TOR (Micro-switchs) pour la d√©tection de pr√©sence cabine et les fins de course portes.
* **Puissance :** Drivers **L298N** (Double Pont-H) pour l'interface 12V/Logic 3.3V.

---

## üíª Architecture Logicielle (LabVIEW)

Le projet utilise le pattern de conception **Ma√Ætre/Esclave D√©coupl√©**.

### 1. Couche FPGA (Bas Niveau)
Elle agit comme une **HAL (Hardware Abstraction Layer)**. Elle s'ex√©cute √† 40 MHz sur le FPGA du myRIO.
* **Lecture parall√®le :** Scrutine les 16 entr√©es num√©riques en continu.
* **S√©curit√© :** G√©n√®re les signaux PWM et g√®re l'inversion de polarit√© via le driver L298N hardware.
* **D√©couplage :** Fonctionne ind√©pendamment du processeur RT (si le processeur plante, le FPGA continue d'assurer les √©tats √©lectriques).

![Code FPGA](images/block_diagram_Main_FPGA.png)
*Figure : Boucles parall√®les du FPGA (Lecture Capteurs √† droite, Commande Moteurs √† gauche).*

### 2. Couche Real-Time (Haut Niveau)
H√©berg√©e sur le processeur ARM Cortex-A9, elle ex√©cute la logique d√©cisionnelle via une **Machine √† √âtats (State Machine)**.

**Cycle de fonctionnement :**
1.  **Read Inputs :** Lecture des donn√©es brutes depuis le FPGA et l'IHM.
2.  **Logic :** Algorithme SCAN et transitions d'√©tats (Repos, D√©placement, Ouverture...).
3.  **Write Outputs :** Envoi des commandes de mouvement vers le FPGA.

![Machine √† √âtats](images/diagramme_etat.png)
*Figure : C≈ìur de la machine √† √©tats avec le registre √† d√©calage (Cluster).*

---

## üìÇ Organisation du Code

L'architecture est modulaire. Les donn√©es transitent via un **Cluster Strict TypeDef** pour faciliter la maintenance.

![Arborescence Projet](images/image_2410e9.png)

### Modules Principaux (Handlers)
* `Init_Handler.vi` : Initialisation des variables et r√©f√©rences FPGA.
* `Read_Inputs.vi` : Centralisation des capteurs physiques et virtuels.
* `Calculateur_Destination.vi` : Cerveau de l'algorithme SCAN V2.
* `Deplacement_Handler.vi` : Asservissement en position (√©tage par √©tage).
* `Gestion_Voyant.vi` : Feedback visuel sur l'IHM.

### Gestion des Donn√©es
Toutes les variables d'√©tat (Position, Appels, Direction) sont encapsul√©es dans un cluster unique.

![Cluster Donn√©es](images/image_17cdeb.png)

---

## üöÄ Installation et D√©ploiement

### Pr√©requis
* **Logiciel :** LabVIEW 2019 (ou sup√©rieur).
* **Modules :** LabVIEW Real-Time, LabVIEW FPGA, Driver NI-RIO.
* **Mat√©riel :** NI myRIO-1900 connect√© en USB ou Wi-Fi.

### Instructions
1.  Cloner ce d√©p√¥t.
2.  Ouvrir le projet `Ascenseur_Controller.lvproj`.
3.  **Compiler le FPGA :** Ouvrir `FPGA_Main.vi` (Cible FPGA) et lancer la compilation (Bitfile).
4.  **Ex√©cuter le RT :** Ouvrir `Main.vi` (Cible RT) et cliquer sur *Run*.

---

## ‚öôÔ∏è D√©tails du C√¢blage (M√©mo)

| Composant | Port myRIO | Pins |
| :--- | :--- | :--- |
| **Capteurs TOR** | MXP A | DIO0 √† DIO15 |
| **Moteurs** | MXP B | DIO0 √† DIO9 |

> **Note :** Les cavaliers (jumpers) des drivers L298N sont en place (Mode Enable High). La vitesse est constante, seul le sens est pilot√©.

---

## üìà Perspectives

* [ ] Cr√©ation d'un PCB "Shield" pour supprimer les c√¢bles volants.
* [ ] Ajout d'une r√©gulation PWM pour g√©rer des rampes d'acc√©l√©ration/d√©c√©l√©ration.
* [ ] Int√©gration d'un √©cran LCD I2C pour l'affichage de l'√©tage sur la maquette.

---

*Projet r√©alis√© √† l'UTBM - D√©partement M√©catronique*


