TimeQuest Timing Analyzer report for Lab2
Sat Sep 11 14:55:07 2021
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Hold: 'CLK'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Propagation Delay
 20. Minimum Propagation Delay
 21. Slow 1200mV 85C Model Metastability Report
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'CLK'
 29. Slow 1200mV 0C Model Hold: 'CLK'
 30. Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Propagation Delay
 36. Minimum Propagation Delay
 37. Slow 1200mV 0C Model Metastability Report
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'CLK'
 44. Fast 1200mV 0C Model Hold: 'CLK'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Propagation Delay
 51. Minimum Propagation Delay
 52. Fast 1200mV 0C Model Metastability Report
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Progagation Delay
 59. Minimum Progagation Delay
 60. Board Trace Model Assignments
 61. Input Transition Times
 62. Signal Integrity Metrics (Slow 1200mv 0c Model)
 63. Signal Integrity Metrics (Slow 1200mv 85c Model)
 64. Signal Integrity Metrics (Fast 1200mv 0c Model)
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab2                                                              ;
; Device Family      ; Cyclone IV GX                                                     ;
; Device Name        ; EP4CGX22CF19C6                                                    ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 24     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 191.13 MHz ; 191.13 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -4.232 ; -176.166           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.341 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -93.000                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                  ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -4.232 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.517      ;
; -4.227 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.507      ;
; -4.198 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.478      ;
; -4.145 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.422      ;
; -4.114 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.390      ;
; -4.096 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.377      ;
; -4.093 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.379      ;
; -4.090 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.375      ;
; -4.086 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.295      ; 5.376      ;
; -4.072 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.352      ;
; -4.059 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.340      ;
; -4.042 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.295      ; 5.332      ;
; -4.040 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 5.324      ;
; -4.036 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.315      ;
; -4.035 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.314      ;
; -4.023 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.299      ;
; -4.017 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.302      ;
; -4.006 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.285      ;
; -3.994 ; Register_File:rf|register_arr[6][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.270      ;
; -3.991 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.277      ;
; -3.976 ; Register_File:rf|register_arr[0][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.261      ;
; -3.973 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.253      ;
; -3.971 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.256      ;
; -3.966 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.246      ;
; -3.957 ; Register_File:rf|register_arr[4][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.233      ;
; -3.954 ; Register_File:rf|register_arr[1][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.233      ;
; -3.953 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.229      ;
; -3.951 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.237      ;
; -3.946 ; Register_File:rf|register_arr[7][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.227      ;
; -3.942 ; Register_File:rf|register_arr[0][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.220      ;
; -3.941 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.222      ;
; -3.937 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.217      ;
; -3.930 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.210      ;
; -3.928 ; Register_File:rf|register_arr[1][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.213      ;
; -3.922 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.202      ;
; -3.922 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.197      ;
; -3.916 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.201      ;
; -3.914 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[2] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.200      ;
; -3.911 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 5.195      ;
; -3.911 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 5.202      ;
; -3.906 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.186      ;
; -3.905 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.185      ;
; -3.903 ; Register_File:rf|register_arr[1][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.295      ; 5.193      ;
; -3.898 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 5.182      ;
; -3.894 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.294      ; 5.183      ;
; -3.889 ; Register_File:rf|register_arr[1][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.174      ;
; -3.887 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.173      ;
; -3.886 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.172      ;
; -3.884 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.161      ;
; -3.883 ; Register_File:rf|register_arr[3][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.169      ;
; -3.882 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.162      ;
; -3.880 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.159      ;
; -3.880 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[2] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.161      ;
; -3.877 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.156      ;
; -3.875 ; Register_File:rf|register_arr[6][7] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.150      ;
; -3.870 ; Register_File:rf|register_arr[0][6] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.155      ;
; -3.861 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.148      ;
; -3.860 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.292      ; 5.147      ;
; -3.859 ; Register_File:rf|register_arr[0][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.295      ; 5.149      ;
; -3.853 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.129      ;
; -3.850 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.294      ; 5.139      ;
; -3.844 ; Register_File:rf|register_arr[5][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.120      ;
; -3.844 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.283      ; 5.122      ;
; -3.836 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.117      ;
; -3.835 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.116      ;
; -3.831 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.106      ;
; -3.829 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.114      ;
; -3.829 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.106      ;
; -3.827 ; Register_File:rf|register_arr[6][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.103      ;
; -3.825 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.295      ; 5.115      ;
; -3.825 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 5.109      ;
; -3.824 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.100      ;
; -3.821 ; Register_File:rf|register_arr[4][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.098      ;
; -3.819 ; Register_File:rf|register_arr[4][6] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.096      ;
; -3.818 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.098      ;
; -3.809 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[4] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 5.093      ;
; -3.802 ; Register_File:rf|register_arr[6][4] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.077      ;
; -3.799 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.084      ;
; -3.798 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.074      ;
; -3.794 ; Register_File:rf|register_arr[1][7] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.073      ;
; -3.793 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.068      ;
; -3.792 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.073      ;
; -3.791 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.072      ;
; -3.791 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.286      ; 5.072      ;
; -3.788 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.295      ; 5.078      ;
; -3.786 ; Register_File:rf|register_arr[6][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.061      ;
; -3.785 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.285      ; 5.065      ;
; -3.784 ; Register_File:rf|register_arr[0][4] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.289      ; 5.068      ;
; -3.782 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.061      ;
; -3.781 ; Register_File:rf|register_arr[4][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.282      ; 5.058      ;
; -3.780 ; Register_File:rf|register_arr[2][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.066      ;
; -3.778 ; Register_File:rf|register_arr[5][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.280      ; 5.053      ;
; -3.775 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[4] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.054      ;
; -3.774 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.290      ; 5.059      ;
; -3.774 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.053      ;
; -3.772 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[2] ; CLK          ; CLK         ; 1.000        ; 0.291      ; 5.058      ;
; -3.772 ; Register_File:rf|register_arr[1][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.296      ; 5.063      ;
; -3.772 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.284      ; 5.051      ;
; -3.770 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.295      ; 5.060      ;
; -3.769 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.281      ; 5.045      ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                       ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.341 ; ALU:sweden_is_great|sum_rtl[0]      ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ALU:sweden_is_great|sum_rtl[2]      ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ALU:sweden_is_great|sum_rtl[4]      ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ALU:sweden_is_great|sum_rtl[6]      ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; ALU:sweden_is_great|sum_rtl[8]      ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 0.577      ;
; 0.751 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[7][5] ; CLK          ; CLK         ; 0.000        ; -0.286     ; 0.622      ;
; 0.781 ; ALU:sweden_is_great|sum_rtl[3]      ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.017      ;
; 0.785 ; ALU:sweden_is_great|sum_rtl[1]      ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.021      ;
; 0.874 ; ALU:sweden_is_great|sum_rtl[5]      ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.110      ;
; 0.934 ; ALU:sweden_is_great|sum_rtl[9]      ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.079      ; 1.170      ;
; 1.014 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[6][1] ; CLK          ; CLK         ; 0.000        ; -0.286     ; 0.885      ;
; 1.036 ; Register_File:rf|register_arr[7][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 1.622      ;
; 1.108 ; Register_File:rf|register_arr[3][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.693      ;
; 1.131 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[4][6] ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.006      ;
; 1.152 ; Register_File:rf|register_arr[2][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.433      ; 1.742      ;
; 1.266 ; Register_File:rf|register_arr[5][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 1.848      ;
; 1.291 ; Register_File:rf|register_arr[3][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.432      ; 1.880      ;
; 1.292 ; Register_File:rf|register_arr[2][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.877      ;
; 1.370 ; Register_File:rf|register_arr[3][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.433      ; 1.960      ;
; 1.385 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 1.980      ;
; 1.387 ; Register_File:rf|register_arr[5][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 1.972      ;
; 1.414 ; Register_File:rf|register_arr[2][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.000      ;
; 1.442 ; Register_File:rf|register_arr[3][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.027      ;
; 1.454 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[3][5] ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.320      ;
; 1.461 ; Register_File:rf|register_arr[2][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.052      ;
; 1.463 ; Register_File:rf|register_arr[7][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.048      ;
; 1.465 ; Register_File:rf|register_arr[5][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.046      ;
; 1.472 ; ALU:sweden_is_great|sum_rtl[8]      ; Register_File:rf|register_arr[4][8] ; CLK          ; CLK         ; 0.000        ; -0.281     ; 1.348      ;
; 1.489 ; Register_File:rf|register_arr[7][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.071      ;
; 1.503 ; Register_File:rf|register_arr[7][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.084      ;
; 1.536 ; Register_File:rf|register_arr[3][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.127      ;
; 1.553 ; Register_File:rf|register_arr[2][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.143      ;
; 1.567 ; Register_File:rf|register_arr[3][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 2.162      ;
; 1.581 ; Register_File:rf|register_arr[1][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.171      ;
; 1.595 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.181      ;
; 1.595 ; Register_File:rf|register_arr[0][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.185      ;
; 1.608 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.193      ;
; 1.618 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.204      ;
; 1.625 ; Register_File:rf|register_arr[2][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.210      ;
; 1.644 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[5][1] ; CLK          ; CLK         ; 0.000        ; -0.285     ; 1.516      ;
; 1.658 ; Register_File:rf|register_arr[3][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.243      ;
; 1.658 ; Register_File:rf|register_arr[5][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.240      ;
; 1.690 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.276      ;
; 1.693 ; Register_File:rf|register_arr[3][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.435      ; 2.285      ;
; 1.693 ; Register_File:rf|register_arr[2][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.428      ; 2.278      ;
; 1.697 ; Register_File:rf|register_arr[2][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 2.292      ;
; 1.703 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.429      ; 2.289      ;
; 1.704 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[7][6] ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.579      ;
; 1.708 ; Register_File:rf|register_arr[4][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.290      ;
; 1.710 ; Register_File:rf|register_arr[6][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.292      ;
; 1.733 ; Register_File:rf|register_arr[2][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.317      ;
; 1.758 ; Register_File:rf|register_arr[3][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.348      ;
; 1.760 ; Register_File:rf|register_arr[7][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.341      ;
; 1.761 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[4][1] ; CLK          ; CLK         ; 0.000        ; -0.286     ; 1.632      ;
; 1.776 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.367      ;
; 1.791 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[7][9] ; CLK          ; CLK         ; 0.000        ; -0.283     ; 1.665      ;
; 1.804 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[6][5] ; CLK          ; CLK         ; 0.000        ; -0.281     ; 1.680      ;
; 1.804 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[5][5] ; CLK          ; CLK         ; 0.000        ; -0.281     ; 1.680      ;
; 1.808 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[0][5] ; CLK          ; CLK         ; 0.000        ; -0.290     ; 1.675      ;
; 1.810 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[1][5] ; CLK          ; CLK         ; 0.000        ; -0.290     ; 1.677      ;
; 1.820 ; Register_File:rf|register_arr[4][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.401      ;
; 1.856 ; ALU:sweden_is_great|sum_rtl[0]      ; Register_File:rf|register_arr[3][0] ; CLK          ; CLK         ; 0.000        ; -0.292     ; 1.721      ;
; 1.856 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.447      ;
; 1.859 ; ALU:sweden_is_great|sum_rtl[0]      ; Register_File:rf|register_arr[5][0] ; CLK          ; CLK         ; 0.000        ; -0.292     ; 1.724      ;
; 1.863 ; Register_File:rf|register_arr[1][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.452      ;
; 1.874 ; Register_File:rf|register_arr[7][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.457      ;
; 1.874 ; Register_File:rf|register_arr[1][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.465      ;
; 1.882 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.434      ; 2.473      ;
; 1.889 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[5][9] ; CLK          ; CLK         ; 0.000        ; -0.283     ; 1.763      ;
; 1.898 ; Register_File:rf|register_arr[0][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.481      ;
; 1.899 ; ALU:sweden_is_great|sum_rtl[7]      ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.078      ; 2.134      ;
; 1.900 ; Register_File:rf|register_arr[5][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 2.495      ;
; 1.901 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[1][1] ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.767      ;
; 1.902 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[0][1] ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.768      ;
; 1.925 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[6][9] ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.798      ;
; 1.927 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[4][9] ; CLK          ; CLK         ; 0.000        ; -0.284     ; 1.800      ;
; 1.927 ; Register_File:rf|register_arr[4][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.511      ;
; 1.931 ; Register_File:rf|register_arr[6][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.513      ;
; 1.937 ; Register_File:rf|register_arr[5][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.518      ;
; 1.961 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[3][6] ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.827      ;
; 1.962 ; Register_File:rf|register_arr[7][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 2.557      ;
; 1.976 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[2][5] ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.842      ;
; 1.982 ; Register_File:rf|register_arr[1][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.572      ;
; 1.987 ; Register_File:rf|register_arr[0][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.576      ;
; 1.992 ; ALU:sweden_is_great|sum_rtl[7]      ; Register_File:rf|register_arr[3][7] ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.858      ;
; 1.992 ; Register_File:rf|register_arr[0][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.433      ; 2.582      ;
; 2.001 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[2][6] ; CLK          ; CLK         ; 0.000        ; -0.291     ; 1.867      ;
; 2.007 ; Register_File:rf|register_arr[5][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.426      ; 2.590      ;
; 2.007 ; Register_File:rf|register_arr[4][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.425      ; 2.589      ;
; 2.008 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[4][5] ; CLK          ; CLK         ; 0.000        ; -0.282     ; 1.883      ;
; 2.009 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.435      ; 2.601      ;
; 2.009 ; Register_File:rf|register_arr[6][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.593      ;
; 2.026 ; Register_File:rf|register_arr[1][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.427      ; 2.610      ;
; 2.027 ; Register_File:rf|register_arr[1][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.439      ; 2.623      ;
; 2.047 ; Register_File:rf|register_arr[4][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.628      ;
; 2.053 ; Register_File:rf|register_arr[0][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.432      ; 2.642      ;
; 2.069 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.424      ; 2.650      ;
; 2.072 ; Register_File:rf|register_arr[3][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.438      ; 2.667      ;
; 2.078 ; ALU:sweden_is_great|sum_rtl[2]      ; Register_File:rf|register_arr[7][2] ; CLK          ; CLK         ; 0.000        ; -0.296     ; 1.939      ;
; 2.081 ; ALU:sweden_is_great|sum_rtl[2]      ; Register_File:rf|register_arr[3][2] ; CLK          ; CLK         ; 0.000        ; -0.296     ; 1.942      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLK'                                                                    ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][9] ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[0]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[1]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[2]      ;
; 0.201  ; 0.385        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[3]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[4]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[5]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[6]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[7]      ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[8]      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IE        ; CLK        ; 5.217 ; 5.687 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; 4.142 ; 4.722 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; 3.102 ; 3.580 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; 3.055 ; 3.514 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; 3.343 ; 3.845 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; 3.702 ; 4.200 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; 3.347 ; 3.835 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; 3.120 ; 3.623 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; 4.142 ; 4.722 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; 3.013 ; 3.518 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; 3.530 ; 4.033 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; 3.558 ; 4.040 ; Rise       ; CLK             ;
; OE        ; CLK        ; 4.894 ; 5.388 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 5.032 ; 5.527 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 4.905 ; 5.385 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 5.032 ; 5.527 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 4.922 ; 5.338 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; 6.523 ; 7.042 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; 6.523 ; 7.042 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; 6.266 ; 6.824 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; 5.166 ; 5.592 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; 6.876 ; 7.365 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; 4.795 ; 4.942 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; 6.876 ; 7.365 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; 5.739 ; 6.221 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 4.535 ; 5.016 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; 5.449 ; 5.903 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; 4.211 ; 4.366 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; 4.539 ; 5.055 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; 4.046 ; 4.539 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; 4.539 ; 5.055 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; 4.444 ; 4.972 ; Rise       ; CLK             ;
; Write     ; CLK        ; 4.180 ; 4.680 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; -1.746 ; -2.238 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; -1.238 ; -1.683 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; -1.896 ; -2.368 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; -1.238 ; -1.683 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; -2.217 ; -2.704 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; -2.467 ; -2.924 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; -2.570 ; -3.052 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; -1.411 ; -1.904 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; -2.048 ; -2.576 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; -2.100 ; -2.554 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; -1.524 ; -1.993 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; -2.321 ; -2.751 ; Rise       ; CLK             ;
; OE        ; CLK        ; -2.418 ; -2.871 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; -2.209 ; -2.676 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; -2.209 ; -2.676 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; -2.314 ; -2.783 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; -2.295 ; -2.702 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; -1.879 ; -2.318 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; -2.159 ; -2.606 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; -2.138 ; -2.657 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; -1.879 ; -2.318 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; -0.697 ; -0.786 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; -0.697 ; -0.786 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; -2.700 ; -3.137 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; -2.112 ; -2.622 ; Rise       ; CLK             ;
; RESET     ; CLK        ; -1.897 ; -2.348 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; -1.809 ; -2.274 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; -0.084 ; -0.273 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; -2.592 ; -3.014 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; -2.592 ; -3.014 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; -3.050 ; -3.552 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; -2.979 ; -3.437 ; Rise       ; CLK             ;
; Write     ; CLK        ; -2.720 ; -3.149 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; N_Flag     ; CLK        ; 7.413  ; 7.440  ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 7.806  ; 7.821  ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 7.342  ; 7.279  ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 7.164  ; 7.109  ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 7.370  ; 7.313  ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 7.806  ; 7.821  ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 7.151  ; 7.099  ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 7.380  ; 7.315  ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 7.160  ; 7.101  ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 7.254  ; 7.223  ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 7.119  ; 7.080  ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 7.385  ; 7.411  ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 10.882 ; 10.854 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 10.152 ; 10.129 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 7.162 ; 7.185 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 6.883 ; 6.842 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 7.096 ; 7.032 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 6.927 ; 6.870 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 7.121 ; 7.063 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 7.539 ; 7.551 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 6.913 ; 6.859 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 7.131 ; 7.065 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 6.921 ; 6.860 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 7.011 ; 6.978 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 6.883 ; 6.842 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 7.135 ; 7.157 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 8.747 ; 8.740 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 8.660 ; 8.639 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 6.660  ; 6.503  ; 7.098  ; 6.941  ;
; OE         ; OUTPUT[1]   ; 6.660  ; 6.503  ; 7.098  ; 6.941  ;
; OE         ; OUTPUT[2]   ; 6.480  ; 6.358  ; 6.894  ; 6.772  ;
; OE         ; OUTPUT[3]   ; 6.480  ; 6.358  ; 6.894  ; 6.772  ;
; OE         ; OUTPUT[4]   ; 6.746  ; 6.589  ; 7.208  ; 7.051  ;
; OE         ; OUTPUT[5]   ; 6.504  ; 6.382  ; 6.920  ; 6.798  ;
; OE         ; OUTPUT[6]   ; 6.746  ; 6.589  ; 7.208  ; 7.051  ;
; OE         ; OUTPUT[7]   ; 6.504  ; 6.382  ; 6.920  ; 6.798  ;
; OE         ; OUTPUT[8]   ; 6.660  ; 6.503  ; 7.098  ; 6.941  ;
; OE         ; OUTPUT[9]   ; 6.191  ; 6.069  ; 6.609  ; 6.487  ;
; RA[0]      ; O_Flag      ; 12.103 ; 12.075 ; 12.616 ; 12.588 ;
; RA[1]      ; O_Flag      ; 12.180 ; 12.152 ; 12.715 ; 12.687 ;
; RA[2]      ; O_Flag      ; 11.054 ; 11.026 ; 11.559 ; 11.531 ;
; RB[0]      ; O_Flag      ; 9.867  ; 9.864  ; 9.991  ; 9.988  ;
; RB[1]      ; O_Flag      ; 11.856 ; 11.853 ; 12.360 ; 12.357 ;
; RB[2]      ; O_Flag      ; 10.918 ; 10.915 ; 11.403 ; 11.391 ;
; ReadA      ; O_Flag      ; 10.483 ; 10.478 ; 10.996 ; 10.968 ;
; ReadB      ; O_Flag      ; 9.560  ; 9.548  ; 9.671  ; 9.668  ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 6.400  ; 6.243  ; 6.824  ; 6.667  ;
; OE         ; OUTPUT[1]   ; 6.400  ; 6.243  ; 6.824  ; 6.667  ;
; OE         ; OUTPUT[2]   ; 6.262  ; 6.140  ; 6.663  ; 6.541  ;
; OE         ; OUTPUT[3]   ; 6.262  ; 6.140  ; 6.663  ; 6.541  ;
; OE         ; OUTPUT[4]   ; 6.482  ; 6.325  ; 6.930  ; 6.773  ;
; OE         ; OUTPUT[5]   ; 6.285  ; 6.163  ; 6.688  ; 6.566  ;
; OE         ; OUTPUT[6]   ; 6.482  ; 6.325  ; 6.930  ; 6.773  ;
; OE         ; OUTPUT[7]   ; 6.285  ; 6.163  ; 6.688  ; 6.566  ;
; OE         ; OUTPUT[8]   ; 6.400  ; 6.243  ; 6.824  ; 6.667  ;
; OE         ; OUTPUT[9]   ; 5.984  ; 5.862  ; 6.389  ; 6.267  ;
; RA[0]      ; O_Flag      ; 11.079 ; 11.076 ; 11.496 ; 11.498 ;
; RA[1]      ; O_Flag      ; 10.388 ; 10.390 ; 10.907 ; 10.874 ;
; RA[2]      ; O_Flag      ; 10.614 ; 10.600 ; 11.094 ; 11.091 ;
; RB[0]      ; O_Flag      ; 8.897  ; 8.888  ; 9.032  ; 9.032  ;
; RB[1]      ; O_Flag      ; 11.003 ; 10.994 ; 11.469 ; 11.469 ;
; RB[2]      ; O_Flag      ; 10.445 ; 10.436 ; 10.957 ; 10.957 ;
; ReadA      ; O_Flag      ; 10.059 ; 10.061 ; 10.523 ; 10.488 ;
; ReadB      ; O_Flag      ; 9.184  ; 9.175  ; 9.309  ; 9.309  ;
+------------+-------------+--------+--------+--------+--------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 213.68 MHz ; 213.68 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.680 ; -148.029          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.297 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -93.000                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                   ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -3.680 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.937      ;
; -3.654 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.905      ;
; -3.626 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.877      ;
; -3.612 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.254      ; 4.861      ;
; -3.582 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.830      ;
; -3.577 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.830      ;
; -3.572 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.831      ;
; -3.550 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.807      ;
; -3.535 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.796      ;
; -3.532 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.785      ;
; -3.511 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.762      ;
; -3.501 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.261      ; 4.757      ;
; -3.495 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.745      ;
; -3.472 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.733      ;
; -3.469 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.719      ;
; -3.460 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.711      ;
; -3.459 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.716      ;
; -3.454 ; Register_File:rf|register_arr[6][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.702      ;
; -3.454 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.702      ;
; -3.450 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.700      ;
; -3.444 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.701      ;
; -3.442 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.701      ;
; -3.440 ; Register_File:rf|register_arr[1][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.690      ;
; -3.436 ; Register_File:rf|register_arr[0][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.254      ; 4.685      ;
; -3.434 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[2] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.693      ;
; -3.434 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.687      ;
; -3.433 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.681      ;
; -3.428 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.263      ; 4.686      ;
; -3.428 ; Register_File:rf|register_arr[4][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.676      ;
; -3.421 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.261      ; 4.677      ;
; -3.418 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.675      ;
; -3.415 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.666      ;
; -3.408 ; Register_File:rf|register_arr[0][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.665      ;
; -3.403 ; Register_File:rf|register_arr[7][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.656      ;
; -3.403 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 4.650      ;
; -3.400 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.651      ;
; -3.395 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.257      ; 4.647      ;
; -3.395 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.658      ;
; -3.393 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.644      ;
; -3.392 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.257      ; 4.644      ;
; -3.391 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.254      ; 4.640      ;
; -3.381 ; Register_File:rf|register_arr[1][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.638      ;
; -3.380 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[2] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.633      ;
; -3.377 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.628      ;
; -3.371 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.261      ; 4.627      ;
; -3.370 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.629      ;
; -3.367 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.617      ;
; -3.367 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.626      ;
; -3.364 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.615      ;
; -3.361 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.609      ;
; -3.356 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.616      ;
; -3.354 ; Register_File:rf|register_arr[6][7] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 4.601      ;
; -3.354 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.614      ;
; -3.353 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.601      ;
; -3.352 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.602      ;
; -3.351 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.611      ;
; -3.350 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.254      ; 4.599      ;
; -3.345 ; Register_File:rf|register_arr[3][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.602      ;
; -3.344 ; Register_File:rf|register_arr[1][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.605      ;
; -3.330 ; Register_File:rf|register_arr[0][6] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.587      ;
; -3.329 ; Register_File:rf|register_arr[0][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.590      ;
; -3.329 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.586      ;
; -3.327 ; Register_File:rf|register_arr[1][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.584      ;
; -3.326 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[4] ; CLK          ; CLK         ; 1.000        ; 0.261      ; 4.582      ;
; -3.326 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.579      ;
; -3.323 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.576      ;
; -3.323 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 4.570      ;
; -3.320 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.568      ;
; -3.317 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.568      ;
; -3.314 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.575      ;
; -3.313 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.573      ;
; -3.312 ; Register_File:rf|register_arr[5][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.560      ;
; -3.310 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.254      ; 4.559      ;
; -3.304 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[2] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.563      ;
; -3.304 ; Register_File:rf|register_arr[6][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.552      ;
; -3.303 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.556      ;
; -3.302 ; Register_File:rf|register_arr[4][6] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.254      ; 4.551      ;
; -3.300 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.553      ;
; -3.297 ; Register_File:rf|register_arr[4][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.254      ; 4.546      ;
; -3.295 ; Register_File:rf|register_arr[6][4] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 4.542      ;
; -3.295 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 4.542      ;
; -3.294 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.258      ; 4.547      ;
; -3.291 ; Register_File:rf|register_arr[4][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.254      ; 4.540      ;
; -3.291 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.261      ; 4.547      ;
; -3.288 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.545      ;
; -3.285 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.261      ; 4.541      ;
; -3.283 ; Register_File:rf|register_arr[1][7] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.533      ;
; -3.278 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.539      ;
; -3.276 ; Register_File:rf|register_arr[6][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 4.523      ;
; -3.276 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.265      ; 4.536      ;
; -3.275 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.525      ;
; -3.275 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.264      ; 4.534      ;
; -3.274 ; Register_File:rf|register_arr[6][7] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.252      ; 4.521      ;
; -3.273 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.266      ; 4.534      ;
; -3.272 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[4] ; CLK          ; CLK         ; 1.000        ; 0.255      ; 4.522      ;
; -3.269 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.256      ; 4.520      ;
; -3.269 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.526      ;
; -3.267 ; Register_File:rf|register_arr[1][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.268      ; 4.530      ;
; -3.261 ; Register_File:rf|register_arr[2][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.262      ; 4.518      ;
; -3.260 ; Register_File:rf|register_arr[6][4] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.253      ; 4.508      ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.297 ; ALU:sweden_is_great|sum_rtl[0]      ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; ALU:sweden_is_great|sum_rtl[2]      ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; ALU:sweden_is_great|sum_rtl[4]      ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; ALU:sweden_is_great|sum_rtl[6]      ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.297 ; ALU:sweden_is_great|sum_rtl[8]      ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.511      ;
; 0.679 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[7][5] ; CLK          ; CLK         ; 0.000        ; -0.258     ; 0.565      ;
; 0.708 ; ALU:sweden_is_great|sum_rtl[3]      ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.922      ;
; 0.713 ; ALU:sweden_is_great|sum_rtl[1]      ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 0.927      ;
; 0.794 ; ALU:sweden_is_great|sum_rtl[5]      ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.008      ;
; 0.852 ; ALU:sweden_is_great|sum_rtl[9]      ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.066      ;
; 0.924 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[6][1] ; CLK          ; CLK         ; 0.000        ; -0.258     ; 0.810      ;
; 0.943 ; Register_File:rf|register_arr[7][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.472      ;
; 1.022 ; Register_File:rf|register_arr[3][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.549      ;
; 1.035 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[4][6] ; CLK          ; CLK         ; 0.000        ; -0.254     ; 0.925      ;
; 1.058 ; Register_File:rf|register_arr[2][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 1.590      ;
; 1.154 ; Register_File:rf|register_arr[5][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.678      ;
; 1.182 ; Register_File:rf|register_arr[3][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 1.714      ;
; 1.187 ; Register_File:rf|register_arr[2][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.714      ;
; 1.259 ; Register_File:rf|register_arr[3][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 1.791      ;
; 1.269 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.807      ;
; 1.280 ; Register_File:rf|register_arr[2][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.808      ;
; 1.286 ; Register_File:rf|register_arr[5][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.813      ;
; 1.322 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[3][5] ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.204      ;
; 1.323 ; Register_File:rf|register_arr[3][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 1.850      ;
; 1.337 ; Register_File:rf|register_arr[7][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.865      ;
; 1.347 ; Register_File:rf|register_arr[2][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.881      ;
; 1.348 ; ALU:sweden_is_great|sum_rtl[8]      ; Register_File:rf|register_arr[4][8] ; CLK          ; CLK         ; 0.000        ; -0.253     ; 1.239      ;
; 1.354 ; Register_File:rf|register_arr[7][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.878      ;
; 1.355 ; Register_File:rf|register_arr[5][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.879      ;
; 1.377 ; Register_File:rf|register_arr[7][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.901      ;
; 1.413 ; Register_File:rf|register_arr[3][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 1.947      ;
; 1.421 ; Register_File:rf|register_arr[2][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 1.953      ;
; 1.429 ; Register_File:rf|register_arr[3][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 1.967      ;
; 1.437 ; Register_File:rf|register_arr[1][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 1.969      ;
; 1.445 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.385      ; 1.974      ;
; 1.463 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.384      ; 1.991      ;
; 1.466 ; Register_File:rf|register_arr[5][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 1.990      ;
; 1.473 ; Register_File:rf|register_arr[0][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 2.005      ;
; 1.486 ; Register_File:rf|register_arr[2][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 2.013      ;
; 1.487 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.385      ; 2.016      ;
; 1.501 ; Register_File:rf|register_arr[3][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 2.028      ;
; 1.516 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[5][1] ; CLK          ; CLK         ; 0.000        ; -0.257     ; 1.403      ;
; 1.521 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.385      ; 2.050      ;
; 1.532 ; Register_File:rf|register_arr[2][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.383      ; 2.059      ;
; 1.539 ; Register_File:rf|register_arr[6][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 2.063      ;
; 1.547 ; Register_File:rf|register_arr[3][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.082      ;
; 1.552 ; Register_File:rf|register_arr[4][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 2.076      ;
; 1.554 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.385      ; 2.083      ;
; 1.561 ; Register_File:rf|register_arr[2][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.393      ; 2.098      ;
; 1.563 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[7][6] ; CLK          ; CLK         ; 0.000        ; -0.254     ; 1.453      ;
; 1.576 ; Register_File:rf|register_arr[7][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.379      ; 2.099      ;
; 1.597 ; Register_File:rf|register_arr[2][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.382      ; 2.123      ;
; 1.610 ; Register_File:rf|register_arr[3][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 2.142      ;
; 1.616 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[4][1] ; CLK          ; CLK         ; 0.000        ; -0.258     ; 1.502      ;
; 1.621 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.155      ;
; 1.632 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[7][9] ; CLK          ; CLK         ; 0.000        ; -0.254     ; 1.522      ;
; 1.653 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[6][5] ; CLK          ; CLK         ; 0.000        ; -0.253     ; 1.544      ;
; 1.653 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[5][5] ; CLK          ; CLK         ; 0.000        ; -0.253     ; 1.544      ;
; 1.653 ; Register_File:rf|register_arr[4][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 2.177      ;
; 1.654 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[0][5] ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.536      ;
; 1.656 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[1][5] ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.538      ;
; 1.658 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.192      ;
; 1.691 ; Register_File:rf|register_arr[1][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.387      ; 2.222      ;
; 1.694 ; ALU:sweden_is_great|sum_rtl[0]      ; Register_File:rf|register_arr[3][0] ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.573      ;
; 1.696 ; ALU:sweden_is_great|sum_rtl[0]      ; Register_File:rf|register_arr[5][0] ; CLK          ; CLK         ; 0.000        ; -0.265     ; 1.575      ;
; 1.697 ; Register_File:rf|register_arr[1][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.231      ;
; 1.717 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.390      ; 2.251      ;
; 1.724 ; Register_File:rf|register_arr[5][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.393      ; 2.261      ;
; 1.725 ; Register_File:rf|register_arr[0][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.382      ; 2.251      ;
; 1.726 ; Register_File:rf|register_arr[6][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 2.250      ;
; 1.728 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[5][9] ; CLK          ; CLK         ; 0.000        ; -0.254     ; 1.618      ;
; 1.728 ; Register_File:rf|register_arr[7][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.381      ; 2.253      ;
; 1.735 ; ALU:sweden_is_great|sum_rtl[7]      ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.070      ; 1.949      ;
; 1.738 ; Register_File:rf|register_arr[5][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.379      ; 2.261      ;
; 1.750 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[1][1] ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.630      ;
; 1.750 ; Register_File:rf|register_arr[4][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.382      ; 2.276      ;
; 1.751 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[0][1] ; CLK          ; CLK         ; 0.000        ; -0.264     ; 1.631      ;
; 1.759 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[6][9] ; CLK          ; CLK         ; 0.000        ; -0.255     ; 1.648      ;
; 1.761 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[4][9] ; CLK          ; CLK         ; 0.000        ; -0.255     ; 1.650      ;
; 1.781 ; Register_File:rf|register_arr[0][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 2.313      ;
; 1.788 ; Register_File:rf|register_arr[7][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.326      ;
; 1.796 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[3][6] ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.678      ;
; 1.804 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[2][5] ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.686      ;
; 1.804 ; Register_File:rf|register_arr[1][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.388      ; 2.336      ;
; 1.804 ; Register_File:rf|register_arr[0][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.387      ; 2.335      ;
; 1.809 ; ALU:sweden_is_great|sum_rtl[7]      ; Register_File:rf|register_arr[3][7] ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.691      ;
; 1.819 ; Register_File:rf|register_arr[0][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.387      ; 2.350      ;
; 1.825 ; Register_File:rf|register_arr[1][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.382      ; 2.351      ;
; 1.825 ; Register_File:rf|register_arr[6][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.382      ; 2.351      ;
; 1.828 ; Register_File:rf|register_arr[4][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 2.352      ;
; 1.831 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[2][6] ; CLK          ; CLK         ; 0.000        ; -0.262     ; 1.713      ;
; 1.831 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.391      ; 2.366      ;
; 1.837 ; Register_File:rf|register_arr[4][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.379      ; 2.360      ;
; 1.843 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[4][5] ; CLK          ; CLK         ; 0.000        ; -0.254     ; 1.733      ;
; 1.855 ; Register_File:rf|register_arr[5][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.380      ; 2.379      ;
; 1.863 ; Register_File:rf|register_arr[1][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.401      ;
; 1.888 ; Register_File:rf|register_arr[3][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.394      ; 2.426      ;
; 1.900 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.379      ; 2.423      ;
; 1.904 ; ALU:sweden_is_great|sum_rtl[2]      ; Register_File:rf|register_arr[7][2] ; CLK          ; CLK         ; 0.000        ; -0.268     ; 1.780      ;
; 1.907 ; ALU:sweden_is_great|sum_rtl[2]      ; Register_File:rf|register_arr[3][2] ; CLK          ; CLK         ; 0.000        ; -0.268     ; 1.783      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][9] ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[0]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[1]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[2]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[3]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[4]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[5]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[6]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[7]      ;
; 0.216  ; 0.400        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[8]      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IE        ; CLK        ; 4.600 ; 5.023 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; 3.693 ; 4.115 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; 2.738 ; 3.082 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; 2.705 ; 3.018 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; 2.953 ; 3.328 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; 3.294 ; 3.647 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; 2.974 ; 3.320 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; 2.763 ; 3.135 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; 3.693 ; 4.115 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; 2.659 ; 3.039 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; 3.151 ; 3.491 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; 3.148 ; 3.507 ; Rise       ; CLK             ;
; OE        ; CLK        ; 4.369 ; 4.692 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 4.441 ; 4.807 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 4.291 ; 4.684 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 4.441 ; 4.807 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 4.316 ; 4.669 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; 5.729 ; 6.132 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; 5.729 ; 6.132 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; 5.521 ; 5.947 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; 4.529 ; 4.849 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; 6.074 ; 6.431 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; 4.274 ; 4.436 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; 6.074 ; 6.431 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; 5.059 ; 5.436 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 4.013 ; 4.422 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; 4.787 ; 5.123 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; 3.746 ; 3.929 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; 4.062 ; 4.415 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; 3.610 ; 3.948 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; 4.062 ; 4.415 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; 3.967 ; 4.337 ; Rise       ; CLK             ;
; Write     ; CLK        ; 3.725 ; 4.081 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; -1.511 ; -1.888 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; -1.035 ; -1.394 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; -1.637 ; -2.010 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; -1.035 ; -1.394 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; -1.942 ; -2.309 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; -2.169 ; -2.509 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; -2.276 ; -2.621 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; -1.197 ; -1.600 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; -1.781 ; -2.197 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; -1.834 ; -2.178 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; -1.306 ; -1.672 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; -2.038 ; -2.347 ; Rise       ; CLK             ;
; OE        ; CLK        ; -2.118 ; -2.450 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; -1.925 ; -2.271 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; -1.925 ; -2.271 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; -2.018 ; -2.369 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; -1.975 ; -2.320 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; -1.604 ; -1.971 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; -1.872 ; -2.236 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; -1.866 ; -2.261 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; -1.604 ; -1.971 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; -0.659 ; -0.773 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; -0.659 ; -0.773 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; -2.361 ; -2.719 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; -1.850 ; -2.232 ; Rise       ; CLK             ;
; RESET     ; CLK        ; -1.645 ; -1.999 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; -1.573 ; -1.916 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; -0.106 ; -0.283 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; -2.279 ; -2.595 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; -2.279 ; -2.595 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; -2.693 ; -3.088 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; -2.628 ; -2.973 ; Rise       ; CLK             ;
; Write     ; CLK        ; -2.390 ; -2.722 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 6.672 ; 6.630 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 7.033 ; 6.983 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 6.606 ; 6.486 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 6.440 ; 6.348 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 6.640 ; 6.518 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 7.033 ; 6.983 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 6.428 ; 6.332 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 6.643 ; 6.518 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 6.439 ; 6.335 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 6.521 ; 6.432 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 6.412 ; 6.305 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 6.645 ; 6.601 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 9.716 ; 9.779 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 9.054 ; 9.157 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 6.447 ; 6.404 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 6.198 ; 6.091 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 6.383 ; 6.264 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 6.226 ; 6.133 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 6.418 ; 6.297 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 6.794 ; 6.743 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 6.212 ; 6.116 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 6.420 ; 6.296 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 6.223 ; 6.119 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 6.304 ; 6.214 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 6.198 ; 6.091 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 6.422 ; 6.376 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 7.835 ; 7.896 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 7.724 ; 7.789 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 5.877  ; 5.717  ; 6.225  ; 6.065  ;
; OE         ; OUTPUT[1]   ; 5.877  ; 5.717  ; 6.225  ; 6.065  ;
; OE         ; OUTPUT[2]   ; 5.699  ; 5.563  ; 6.039  ; 5.903  ;
; OE         ; OUTPUT[3]   ; 5.699  ; 5.563  ; 6.039  ; 5.903  ;
; OE         ; OUTPUT[4]   ; 5.958  ; 5.798  ; 6.325  ; 6.165  ;
; OE         ; OUTPUT[5]   ; 5.722  ; 5.586  ; 6.060  ; 5.924  ;
; OE         ; OUTPUT[6]   ; 5.958  ; 5.798  ; 6.325  ; 6.165  ;
; OE         ; OUTPUT[7]   ; 5.722  ; 5.586  ; 6.060  ; 5.924  ;
; OE         ; OUTPUT[8]   ; 5.877  ; 5.717  ; 6.225  ; 6.065  ;
; OE         ; OUTPUT[9]   ; 5.433  ; 5.297  ; 5.781  ; 5.645  ;
; RA[0]      ; O_Flag      ; 10.759 ; 10.827 ; 11.158 ; 11.226 ;
; RA[1]      ; O_Flag      ; 10.839 ; 10.907 ; 11.245 ; 11.313 ;
; RA[2]      ; O_Flag      ; 9.818  ; 9.886  ; 10.213 ; 10.267 ;
; RB[0]      ; O_Flag      ; 8.862  ; 8.920  ; 8.987  ; 9.046  ;
; RB[1]      ; O_Flag      ; 10.577 ; 10.635 ; 10.939 ; 10.998 ;
; RB[2]      ; O_Flag      ; 9.708  ; 9.774  ; 10.105 ; 10.163 ;
; ReadA      ; O_Flag      ; 9.321  ; 9.389  ; 9.712  ; 9.752  ;
; ReadB      ; O_Flag      ; 8.588  ; 8.646  ; 8.714  ; 8.780  ;
+------------+-------------+--------+--------+--------+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+------------+-------------+-------+-------+--------+--------+
; Input Port ; Output Port ; RR    ; RF    ; FR     ; FF     ;
+------------+-------------+-------+-------+--------+--------+
; OE         ; OUTPUT[0]   ; 5.637 ; 5.477 ; 5.976  ; 5.816  ;
; OE         ; OUTPUT[1]   ; 5.637 ; 5.477 ; 5.976  ; 5.816  ;
; OE         ; OUTPUT[2]   ; 5.501 ; 5.365 ; 5.833  ; 5.697  ;
; OE         ; OUTPUT[3]   ; 5.501 ; 5.365 ; 5.833  ; 5.697  ;
; OE         ; OUTPUT[4]   ; 5.715 ; 5.555 ; 6.072  ; 5.912  ;
; OE         ; OUTPUT[5]   ; 5.523 ; 5.387 ; 5.853  ; 5.717  ;
; OE         ; OUTPUT[6]   ; 5.715 ; 5.555 ; 6.072  ; 5.912  ;
; OE         ; OUTPUT[7]   ; 5.523 ; 5.387 ; 5.853  ; 5.717  ;
; OE         ; OUTPUT[8]   ; 5.637 ; 5.477 ; 5.976  ; 5.816  ;
; OE         ; OUTPUT[9]   ; 5.246 ; 5.110 ; 5.585  ; 5.449  ;
; RA[0]      ; O_Flag      ; 9.864 ; 9.895 ; 10.212 ; 10.261 ;
; RA[1]      ; O_Flag      ; 9.244 ; 9.310 ; 9.641  ; 9.672  ;
; RA[2]      ; O_Flag      ; 9.450 ; 9.481 ; 9.831  ; 9.867  ;
; RB[0]      ; O_Flag      ; 8.011 ; 8.070 ; 8.125  ; 8.190  ;
; RB[1]      ; O_Flag      ; 9.816 ; 9.881 ; 10.149 ; 10.214 ;
; RB[2]      ; O_Flag      ; 9.308 ; 9.367 ; 9.689  ; 9.754  ;
; ReadA      ; O_Flag      ; 8.951 ; 9.017 ; 9.296  ; 9.327  ;
; ReadB      ; O_Flag      ; 8.247 ; 8.306 ; 8.388  ; 8.453  ;
+------------+-------------+-------+-------+--------+--------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.974 ; -63.043           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -95.698                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                   ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -1.974 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 3.110      ;
; -1.933 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 3.074      ;
; -1.928 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 3.064      ;
; -1.910 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.048      ;
; -1.899 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 3.032      ;
; -1.891 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 3.027      ;
; -1.887 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 3.019      ;
; -1.884 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 3.029      ;
; -1.874 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 3.009      ;
; -1.869 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 3.012      ;
; -1.864 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 3.002      ;
; -1.856 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.997      ;
; -1.853 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.988      ;
; -1.851 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.983      ;
; -1.840 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.982      ;
; -1.839 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.984      ;
; -1.835 ; Register_File:rf|register_arr[6][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.967      ;
; -1.834 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.970      ;
; -1.833 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.973      ;
; -1.828 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.963      ;
; -1.827 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.965      ;
; -1.820 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.961      ;
; -1.819 ; Register_File:rf|register_arr[4][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.951      ;
; -1.817 ; Register_File:rf|register_arr[1][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.951      ;
; -1.811 ; Register_File:rf|register_arr[0][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.952      ;
; -1.806 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.942      ;
; -1.804 ; Register_File:rf|register_arr[0][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.938      ;
; -1.799 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.931      ;
; -1.793 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.934      ;
; -1.792 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.935      ;
; -1.791 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.926      ;
; -1.790 ; Register_File:rf|register_arr[7][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.928      ;
; -1.789 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.926      ;
; -1.788 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.150      ; 2.925      ;
; -1.788 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.924      ;
; -1.787 ; Register_File:rf|register_arr[1][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.928      ;
; -1.787 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.918      ;
; -1.786 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.922      ;
; -1.784 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.928      ;
; -1.782 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.918      ;
; -1.776 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.920      ;
; -1.775 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.922      ;
; -1.775 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.919      ;
; -1.764 ; Register_File:rf|register_arr[1][2] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.909      ;
; -1.759 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.892      ;
; -1.756 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.896      ;
; -1.756 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.899      ;
; -1.755 ; Register_File:rf|register_arr[1][0] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.896      ;
; -1.755 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.898      ;
; -1.754 ; Register_File:rf|register_arr[6][7] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.885      ;
; -1.753 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.887      ;
; -1.751 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.882      ;
; -1.751 ; Register_File:rf|register_arr[6][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.887      ;
; -1.747 ; Register_File:rf|register_arr[3][1] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.888      ;
; -1.747 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.879      ;
; -1.744 ; Register_File:rf|register_arr[0][6] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.885      ;
; -1.744 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.889      ;
; -1.742 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.880      ;
; -1.741 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.879      ;
; -1.740 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.881      ;
; -1.739 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.883      ;
; -1.739 ; Register_File:rf|register_arr[4][4] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.872      ;
; -1.738 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[2] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.881      ;
; -1.736 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.872      ;
; -1.735 ; Register_File:rf|register_arr[6][4] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.866      ;
; -1.735 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.876      ;
; -1.734 ; Register_File:rf|register_arr[4][2] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.869      ;
; -1.733 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.873      ;
; -1.731 ; Register_File:rf|register_arr[5][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.863      ;
; -1.727 ; Register_File:rf|register_arr[6][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.858      ;
; -1.723 ; Register_File:rf|register_arr[5][8] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.854      ;
; -1.722 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.860      ;
; -1.721 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[1] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.859      ;
; -1.720 ; Register_File:rf|register_arr[0][3] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.865      ;
; -1.720 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.860      ;
; -1.718 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.856      ;
; -1.718 ; Register_File:rf|register_arr[4][6] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.851      ;
; -1.718 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[2] ; CLK          ; CLK         ; 1.000        ; 0.151      ; 2.856      ;
; -1.716 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.154      ; 2.857      ;
; -1.715 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.149      ; 2.851      ;
; -1.713 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.848      ;
; -1.713 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.848      ;
; -1.711 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.843      ;
; -1.711 ; Register_File:rf|register_arr[0][4] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.153      ; 2.851      ;
; -1.711 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.844      ;
; -1.710 ; Register_File:rf|register_arr[1][7] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.147      ; 2.844      ;
; -1.709 ; Register_File:rf|register_arr[4][3] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.841      ;
; -1.706 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.148      ; 2.841      ;
; -1.705 ; Register_File:rf|register_arr[6][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.837      ;
; -1.702 ; Register_File:rf|register_arr[4][5] ; ALU:sweden_is_great|sum_rtl[7] ; CLK          ; CLK         ; 1.000        ; 0.146      ; 2.835      ;
; -1.700 ; Register_File:rf|register_arr[1][2] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.160      ; 2.847      ;
; -1.700 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.155      ; 2.842      ;
; -1.699 ; Register_File:rf|register_arr[0][2] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.844      ;
; -1.699 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.831      ;
; -1.697 ; Register_File:rf|register_arr[6][3] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.828      ;
; -1.696 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[6] ; CLK          ; CLK         ; 1.000        ; 0.158      ; 2.841      ;
; -1.695 ; Register_File:rf|register_arr[6][4] ; ALU:sweden_is_great|sum_rtl[5] ; CLK          ; CLK         ; 1.000        ; 0.145      ; 2.827      ;
; -1.694 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[8] ; CLK          ; CLK         ; 1.000        ; 0.157      ; 2.838      ;
; -1.692 ; Register_File:rf|register_arr[5][7] ; ALU:sweden_is_great|sum_rtl[9] ; CLK          ; CLK         ; 1.000        ; 0.144      ; 2.823      ;
; -1.691 ; Register_File:rf|register_arr[1][0] ; ALU:sweden_is_great|sum_rtl[3] ; CLK          ; CLK         ; 1.000        ; 0.156      ; 2.834      ;
+--------+-------------------------------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                        ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; ALU:sweden_is_great|sum_rtl[0]      ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ALU:sweden_is_great|sum_rtl[2]      ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ALU:sweden_is_great|sum_rtl[4]      ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ALU:sweden_is_great|sum_rtl[6]      ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; ALU:sweden_is_great|sum_rtl[8]      ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.398 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[7][5] ; CLK          ; CLK         ; 0.000        ; -0.151     ; 0.331      ;
; 0.413 ; ALU:sweden_is_great|sum_rtl[3]      ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.542      ;
; 0.418 ; ALU:sweden_is_great|sum_rtl[1]      ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.547      ;
; 0.466 ; ALU:sweden_is_great|sum_rtl[5]      ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.595      ;
; 0.491 ; ALU:sweden_is_great|sum_rtl[9]      ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.620      ;
; 0.536 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[6][1] ; CLK          ; CLK         ; 0.000        ; -0.151     ; 0.469      ;
; 0.559 ; Register_File:rf|register_arr[7][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.233      ; 0.876      ;
; 0.581 ; Register_File:rf|register_arr[3][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 0.896      ;
; 0.604 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[4][6] ; CLK          ; CLK         ; 0.000        ; -0.146     ; 0.542      ;
; 0.611 ; Register_File:rf|register_arr[2][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.236      ; 0.931      ;
; 0.683 ; Register_File:rf|register_arr[5][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.227      ; 0.994      ;
; 0.685 ; Register_File:rf|register_arr[2][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.000      ;
; 0.688 ; Register_File:rf|register_arr[3][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.007      ;
; 0.726 ; Register_File:rf|register_arr[5][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.041      ;
; 0.732 ; Register_File:rf|register_arr[7][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.057      ;
; 0.734 ; Register_File:rf|register_arr[3][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.054      ;
; 0.742 ; Register_File:rf|register_arr[2][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.058      ;
; 0.759 ; Register_File:rf|register_arr[3][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.074      ;
; 0.761 ; Register_File:rf|register_arr[7][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.076      ;
; 0.767 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[3][5] ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.697      ;
; 0.772 ; Register_File:rf|register_arr[2][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.094      ;
; 0.784 ; Register_File:rf|register_arr[5][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.226      ; 1.094      ;
; 0.789 ; ALU:sweden_is_great|sum_rtl[8]      ; Register_File:rf|register_arr[4][8] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.728      ;
; 0.789 ; Register_File:rf|register_arr[7][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.228      ; 1.101      ;
; 0.814 ; Register_File:rf|register_arr[3][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.136      ;
; 0.814 ; Register_File:rf|register_arr[7][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.125      ;
; 0.823 ; Register_File:rf|register_arr[2][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.143      ;
; 0.831 ; Register_File:rf|register_arr[1][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.150      ;
; 0.837 ; Register_File:rf|register_arr[0][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.156      ;
; 0.840 ; Register_File:rf|register_arr[4][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.156      ;
; 0.841 ; Register_File:rf|register_arr[7][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.156      ;
; 0.843 ; Register_File:rf|register_arr[3][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.168      ;
; 0.848 ; Register_File:rf|register_arr[6][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.164      ;
; 0.862 ; Register_File:rf|register_arr[2][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.177      ;
; 0.865 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[5][1] ; CLK          ; CLK         ; 0.000        ; -0.149     ; 0.800      ;
; 0.876 ; Register_File:rf|register_arr[4][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.192      ;
; 0.879 ; Register_File:rf|register_arr[3][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.194      ;
; 0.882 ; Register_File:rf|register_arr[6][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.232      ; 1.198      ;
; 0.884 ; Register_File:rf|register_arr[5][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.195      ;
; 0.889 ; Register_File:rf|register_arr[3][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.211      ;
; 0.896 ; Register_File:rf|register_arr[2][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.231      ; 1.211      ;
; 0.898 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[7][6] ; CLK          ; CLK         ; 0.000        ; -0.146     ; 0.836      ;
; 0.898 ; Register_File:rf|register_arr[2][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.223      ;
; 0.909 ; Register_File:rf|register_arr[4][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.228      ; 1.221      ;
; 0.916 ; Register_File:rf|register_arr[6][5] ; ALU:sweden_is_great|sum_rtl[5]      ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.227      ;
; 0.921 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[4][1] ; CLK          ; CLK         ; 0.000        ; -0.151     ; 0.854      ;
; 0.927 ; Register_File:rf|register_arr[1][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.248      ;
; 0.929 ; Register_File:rf|register_arr[2][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.229      ; 1.242      ;
; 0.937 ; Register_File:rf|register_arr[7][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.248      ;
; 0.939 ; Register_File:rf|register_arr[3][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.236      ; 1.259      ;
; 0.944 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[7][9] ; CLK          ; CLK         ; 0.000        ; -0.147     ; 0.881      ;
; 0.952 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[6][5] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.891      ;
; 0.952 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[5][5] ; CLK          ; CLK         ; 0.000        ; -0.145     ; 0.891      ;
; 0.955 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[0][5] ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.885      ;
; 0.957 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[1][5] ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.887      ;
; 0.964 ; Register_File:rf|register_arr[0][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.285      ;
; 0.973 ; Register_File:rf|register_arr[1][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.294      ;
; 0.979 ; Register_File:rf|register_arr[4][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.290      ;
; 0.986 ; Register_File:rf|register_arr[0][1] ; ALU:sweden_is_great|sum_rtl[1]      ; CLK          ; CLK         ; 0.000        ; 0.237      ; 1.307      ;
; 0.988 ; Register_File:rf|register_arr[1][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.306      ;
; 0.996 ; ALU:sweden_is_great|sum_rtl[0]      ; Register_File:rf|register_arr[3][0] ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.923      ;
; 0.996 ; Register_File:rf|register_arr[5][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.321      ;
; 0.999 ; ALU:sweden_is_great|sum_rtl[0]      ; Register_File:rf|register_arr[5][0] ; CLK          ; CLK         ; 0.000        ; -0.157     ; 0.926      ;
; 1.001 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[5][9] ; CLK          ; CLK         ; 0.000        ; -0.146     ; 0.939      ;
; 1.003 ; Register_File:rf|register_arr[7][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.228      ; 1.315      ;
; 1.011 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[6][9] ; CLK          ; CLK         ; 0.000        ; -0.148     ; 0.947      ;
; 1.011 ; Register_File:rf|register_arr[0][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.228      ; 1.323      ;
; 1.013 ; ALU:sweden_is_great|sum_rtl[9]      ; Register_File:rf|register_arr[4][9] ; CLK          ; CLK         ; 0.000        ; -0.148     ; 0.949      ;
; 1.015 ; Register_File:rf|register_arr[6][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.326      ;
; 1.016 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[1][1] ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.944      ;
; 1.017 ; ALU:sweden_is_great|sum_rtl[1]      ; Register_File:rf|register_arr[0][1] ; CLK          ; CLK         ; 0.000        ; -0.156     ; 0.945      ;
; 1.024 ; ALU:sweden_is_great|sum_rtl[7]      ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.044      ; 1.152      ;
; 1.031 ; Register_File:rf|register_arr[5][8] ; ALU:sweden_is_great|sum_rtl[8]      ; CLK          ; CLK         ; 0.000        ; 0.226      ; 1.341      ;
; 1.036 ; Register_File:rf|register_arr[4][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.229      ; 1.349      ;
; 1.041 ; Register_File:rf|register_arr[7][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.366      ;
; 1.044 ; Register_File:rf|register_arr[1][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.363      ;
; 1.046 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[2][5] ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.976      ;
; 1.053 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[3][6] ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.983      ;
; 1.053 ; Register_File:rf|register_arr[0][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.235      ; 1.372      ;
; 1.054 ; Register_File:rf|register_arr[5][0] ; ALU:sweden_is_great|sum_rtl[0]      ; CLK          ; CLK         ; 0.000        ; 0.238      ; 1.376      ;
; 1.056 ; Register_File:rf|register_arr[0][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.374      ;
; 1.057 ; ALU:sweden_is_great|sum_rtl[5]      ; Register_File:rf|register_arr[4][5] ; CLK          ; CLK         ; 0.000        ; -0.146     ; 0.995      ;
; 1.058 ; ALU:sweden_is_great|sum_rtl[7]      ; Register_File:rf|register_arr[3][7] ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.988      ;
; 1.059 ; Register_File:rf|register_arr[6][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.229      ; 1.372      ;
; 1.065 ; Register_File:rf|register_arr[5][9] ; ALU:sweden_is_great|sum_rtl[9]      ; CLK          ; CLK         ; 0.000        ; 0.228      ; 1.377      ;
; 1.067 ; Register_File:rf|register_arr[4][6] ; ALU:sweden_is_great|sum_rtl[6]      ; CLK          ; CLK         ; 0.000        ; 0.228      ; 1.379      ;
; 1.068 ; ALU:sweden_is_great|sum_rtl[6]      ; Register_File:rf|register_arr[2][6] ; CLK          ; CLK         ; 0.000        ; -0.154     ; 0.998      ;
; 1.075 ; Register_File:rf|register_arr[0][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.234      ; 1.393      ;
; 1.078 ; Register_File:rf|register_arr[1][3] ; ALU:sweden_is_great|sum_rtl[3]      ; CLK          ; CLK         ; 0.000        ; 0.242      ; 1.404      ;
; 1.085 ; Register_File:rf|register_arr[1][7] ; ALU:sweden_is_great|sum_rtl[7]      ; CLK          ; CLK         ; 0.000        ; 0.229      ; 1.398      ;
; 1.088 ; Register_File:rf|register_arr[4][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.227      ; 1.399      ;
; 1.104 ; Register_File:rf|register_arr[3][2] ; ALU:sweden_is_great|sum_rtl[2]      ; CLK          ; CLK         ; 0.000        ; 0.241      ; 1.429      ;
; 1.106 ; Register_File:rf|register_arr[5][4] ; ALU:sweden_is_great|sum_rtl[4]      ; CLK          ; CLK         ; 0.000        ; 0.226      ; 1.416      ;
; 1.123 ; ALU:sweden_is_great|sum_rtl[2]      ; Register_File:rf|register_arr[7][2] ; CLK          ; CLK         ; 0.000        ; -0.160     ; 1.047      ;
; 1.127 ; ALU:sweden_is_great|sum_rtl[2]      ; Register_File:rf|register_arr[3][2] ; CLK          ; CLK         ; 0.000        ; -0.160     ; 1.051      ;
+-------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLK'                                                                     ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[8]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[9]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[0][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[1][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[2][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[3][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[4][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[5][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[6][9] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][8] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; CLK   ; Rise       ; Register_File:rf|register_arr[7][9] ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[0]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[1]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[2]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[3]      ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[7]      ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[4]      ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[5]      ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[6]      ;
; -0.053 ; 0.131        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; ALU:sweden_is_great|sum_rtl[8]      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IE        ; CLK        ; 3.049 ; 3.530 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; 2.299 ; 3.088 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; 1.679 ; 2.364 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; 1.662 ; 2.352 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; 1.824 ; 2.531 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; 2.048 ; 2.778 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; 1.846 ; 2.558 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; 1.711 ; 2.411 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; 2.299 ; 3.088 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; 1.634 ; 2.323 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; 1.950 ; 2.677 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; 1.959 ; 2.667 ; Rise       ; CLK             ;
; OE        ; CLK        ; 2.696 ; 3.475 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 2.816 ; 3.491 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 2.816 ; 3.392 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 2.784 ; 3.491 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 2.783 ; 3.284 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; 3.675 ; 4.340 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; 3.675 ; 4.340 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; 3.547 ; 4.217 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; 2.911 ; 3.522 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; 3.862 ; 4.530 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; 2.736 ; 3.007 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; 3.862 ; 4.530 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; 3.211 ; 3.867 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 2.584 ; 3.179 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; 3.028 ; 3.698 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; 2.426 ; 2.667 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; 2.524 ; 3.271 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; 2.216 ; 2.929 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; 2.524 ; 3.271 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; 2.502 ; 3.194 ; Rise       ; CLK             ;
; Write     ; CLK        ; 2.297 ; 3.012 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; -0.988 ; -1.619 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; -0.673 ; -1.269 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; -1.015 ; -1.630 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; -0.673 ; -1.269 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; -1.210 ; -1.871 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; -1.367 ; -2.023 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; -1.417 ; -2.115 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; -0.797 ; -1.418 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; -1.151 ; -1.829 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; -1.127 ; -1.768 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; -0.850 ; -1.475 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; -1.268 ; -1.907 ; Rise       ; CLK             ;
; OE        ; CLK        ; -1.324 ; -1.984 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; -1.195 ; -1.804 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; -1.195 ; -1.837 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; -1.257 ; -1.918 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; -1.274 ; -1.804 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; -1.021 ; -1.600 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; -1.201 ; -1.785 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; -1.156 ; -1.797 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; -1.021 ; -1.600 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; -0.385 ; -0.646 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; -0.385 ; -0.646 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; -1.467 ; -2.065 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; -1.172 ; -1.827 ; Rise       ; CLK             ;
; RESET     ; CLK        ; -1.048 ; -1.668 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; -1.006 ; -1.630 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; -0.093 ; -0.406 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; -1.399 ; -2.008 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; -1.399 ; -2.008 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; -1.709 ; -2.345 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; -1.630 ; -2.269 ; Rise       ; CLK             ;
; Write     ; CLK        ; -1.478 ; -2.087 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 4.402 ; 4.493 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 4.636 ; 4.752 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 4.255 ; 4.359 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 4.193 ; 4.284 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 4.351 ; 4.396 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 4.636 ; 4.752 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 4.165 ; 4.266 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 4.351 ; 4.394 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 4.173 ; 4.263 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 4.282 ; 4.336 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 4.150 ; 4.241 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 4.384 ; 4.470 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 6.600 ; 6.438 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 6.097 ; 5.872 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 4.252 ; 4.337 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 4.009 ; 4.096 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 4.109 ; 4.208 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 4.051 ; 4.138 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 4.204 ; 4.245 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 4.476 ; 4.586 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 4.022 ; 4.118 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 4.204 ; 4.242 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 4.030 ; 4.115 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 4.138 ; 4.189 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 4.009 ; 4.096 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 4.234 ; 4.315 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 5.333 ; 5.187 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 5.225 ; 5.074 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.910 ; 3.870 ; 4.484 ; 4.444 ;
; OE         ; OUTPUT[1]   ; 3.910 ; 3.870 ; 4.484 ; 4.444 ;
; OE         ; OUTPUT[2]   ; 3.880 ; 3.798 ; 4.426 ; 4.344 ;
; OE         ; OUTPUT[3]   ; 3.880 ; 3.798 ; 4.426 ; 4.344 ;
; OE         ; OUTPUT[4]   ; 3.967 ; 3.927 ; 4.553 ; 4.513 ;
; OE         ; OUTPUT[5]   ; 3.892 ; 3.810 ; 4.442 ; 4.360 ;
; OE         ; OUTPUT[6]   ; 3.967 ; 3.927 ; 4.553 ; 4.513 ;
; OE         ; OUTPUT[7]   ; 3.892 ; 3.810 ; 4.442 ; 4.360 ;
; OE         ; OUTPUT[8]   ; 3.910 ; 3.870 ; 4.484 ; 4.444 ;
; OE         ; OUTPUT[9]   ; 3.713 ; 3.631 ; 4.245 ; 4.163 ;
; RA[0]      ; O_Flag      ; 7.260 ; 7.098 ; 7.922 ; 7.760 ;
; RA[1]      ; O_Flag      ; 7.314 ; 7.152 ; 7.984 ; 7.822 ;
; RA[2]      ; O_Flag      ; 6.692 ; 6.530 ; 7.348 ; 7.186 ;
; RB[0]      ; O_Flag      ; 6.038 ; 5.886 ; 6.313 ; 6.161 ;
; RB[1]      ; O_Flag      ; 7.136 ; 6.984 ; 7.783 ; 7.631 ;
; RB[2]      ; O_Flag      ; 6.615 ; 6.463 ; 7.238 ; 7.086 ;
; ReadA      ; O_Flag      ; 6.335 ; 6.185 ; 6.993 ; 6.831 ;
; ReadB      ; O_Flag      ; 5.884 ; 5.725 ; 6.124 ; 5.972 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.764 ; 3.724 ; 4.330 ; 4.290 ;
; OE         ; OUTPUT[1]   ; 3.764 ; 3.724 ; 4.330 ; 4.290 ;
; OE         ; OUTPUT[2]   ; 3.754 ; 3.672 ; 4.293 ; 4.211 ;
; OE         ; OUTPUT[3]   ; 3.754 ; 3.672 ; 4.293 ; 4.211 ;
; OE         ; OUTPUT[4]   ; 3.819 ; 3.779 ; 4.397 ; 4.357 ;
; OE         ; OUTPUT[5]   ; 3.765 ; 3.683 ; 4.308 ; 4.226 ;
; OE         ; OUTPUT[6]   ; 3.819 ; 3.779 ; 4.397 ; 4.357 ;
; OE         ; OUTPUT[7]   ; 3.765 ; 3.683 ; 4.308 ; 4.226 ;
; OE         ; OUTPUT[8]   ; 3.764 ; 3.724 ; 4.330 ; 4.290 ;
; OE         ; OUTPUT[9]   ; 3.594 ; 3.512 ; 4.118 ; 4.036 ;
; RA[0]      ; O_Flag      ; 6.604 ; 6.466 ; 7.189 ; 7.051 ;
; RA[1]      ; O_Flag      ; 6.229 ; 6.091 ; 6.870 ; 6.732 ;
; RA[2]      ; O_Flag      ; 6.382 ; 6.244 ; 7.022 ; 6.884 ;
; RB[0]      ; O_Flag      ; 5.437 ; 5.286 ; 5.744 ; 5.593 ;
; RB[1]      ; O_Flag      ; 6.587 ; 6.436 ; 7.248 ; 7.097 ;
; RB[2]      ; O_Flag      ; 6.301 ; 6.150 ; 6.987 ; 6.836 ;
; ReadA      ; O_Flag      ; 6.079 ; 5.941 ; 6.707 ; 6.546 ;
; ReadB      ; O_Flag      ; 5.655 ; 5.504 ; 5.906 ; 5.762 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -4.232   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -4.232   ; 0.178 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -176.166 ; 0.0   ; 0.0      ; 0.0     ; -95.698             ;
;  CLK             ; -176.166 ; 0.000 ; N/A      ; N/A     ; -95.698             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; IE        ; CLK        ; 5.217 ; 5.687 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; 4.142 ; 4.722 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; 3.102 ; 3.580 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; 3.055 ; 3.514 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; 3.343 ; 3.845 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; 3.702 ; 4.200 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; 3.347 ; 3.835 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; 3.120 ; 3.623 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; 4.142 ; 4.722 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; 3.013 ; 3.518 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; 3.530 ; 4.033 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; 3.558 ; 4.040 ; Rise       ; CLK             ;
; OE        ; CLK        ; 4.894 ; 5.388 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; 5.032 ; 5.527 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; 4.905 ; 5.385 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; 5.032 ; 5.527 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; 4.922 ; 5.338 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; 6.523 ; 7.042 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; 6.523 ; 7.042 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; 6.266 ; 6.824 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; 5.166 ; 5.592 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; 6.876 ; 7.365 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; 4.795 ; 4.942 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; 6.876 ; 7.365 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; 5.739 ; 6.221 ; Rise       ; CLK             ;
; RESET     ; CLK        ; 4.535 ; 5.016 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; 5.449 ; 5.903 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; 4.211 ; 4.366 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; 4.539 ; 5.055 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; 4.046 ; 4.539 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; 4.539 ; 5.055 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; 4.444 ; 4.972 ; Rise       ; CLK             ;
; Write     ; CLK        ; 4.180 ; 4.680 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; IE        ; CLK        ; -0.988 ; -1.619 ; Rise       ; CLK             ;
; INPUT[*]  ; CLK        ; -0.673 ; -1.269 ; Rise       ; CLK             ;
;  INPUT[0] ; CLK        ; -1.015 ; -1.630 ; Rise       ; CLK             ;
;  INPUT[1] ; CLK        ; -0.673 ; -1.269 ; Rise       ; CLK             ;
;  INPUT[2] ; CLK        ; -1.210 ; -1.871 ; Rise       ; CLK             ;
;  INPUT[3] ; CLK        ; -1.367 ; -2.023 ; Rise       ; CLK             ;
;  INPUT[4] ; CLK        ; -1.417 ; -2.115 ; Rise       ; CLK             ;
;  INPUT[5] ; CLK        ; -0.797 ; -1.418 ; Rise       ; CLK             ;
;  INPUT[6] ; CLK        ; -1.151 ; -1.829 ; Rise       ; CLK             ;
;  INPUT[7] ; CLK        ; -1.127 ; -1.768 ; Rise       ; CLK             ;
;  INPUT[8] ; CLK        ; -0.850 ; -1.475 ; Rise       ; CLK             ;
;  INPUT[9] ; CLK        ; -1.268 ; -1.907 ; Rise       ; CLK             ;
; OE        ; CLK        ; -1.324 ; -1.984 ; Rise       ; CLK             ;
; OP[*]     ; CLK        ; -1.195 ; -1.804 ; Rise       ; CLK             ;
;  OP[0]    ; CLK        ; -1.195 ; -1.837 ; Rise       ; CLK             ;
;  OP[1]    ; CLK        ; -1.257 ; -1.918 ; Rise       ; CLK             ;
;  OP[2]    ; CLK        ; -1.274 ; -1.804 ; Rise       ; CLK             ;
; RA[*]     ; CLK        ; -1.021 ; -1.600 ; Rise       ; CLK             ;
;  RA[0]    ; CLK        ; -1.201 ; -1.785 ; Rise       ; CLK             ;
;  RA[1]    ; CLK        ; -1.156 ; -1.797 ; Rise       ; CLK             ;
;  RA[2]    ; CLK        ; -1.021 ; -1.600 ; Rise       ; CLK             ;
; RB[*]     ; CLK        ; -0.385 ; -0.646 ; Rise       ; CLK             ;
;  RB[0]    ; CLK        ; -0.385 ; -0.646 ; Rise       ; CLK             ;
;  RB[1]    ; CLK        ; -1.467 ; -2.065 ; Rise       ; CLK             ;
;  RB[2]    ; CLK        ; -1.172 ; -1.827 ; Rise       ; CLK             ;
; RESET     ; CLK        ; -1.048 ; -1.668 ; Rise       ; CLK             ;
; ReadA     ; CLK        ; -1.006 ; -1.630 ; Rise       ; CLK             ;
; ReadB     ; CLK        ; -0.084 ; -0.273 ; Rise       ; CLK             ;
; WAddr[*]  ; CLK        ; -1.399 ; -2.008 ; Rise       ; CLK             ;
;  WAddr[0] ; CLK        ; -1.399 ; -2.008 ; Rise       ; CLK             ;
;  WAddr[1] ; CLK        ; -1.709 ; -2.345 ; Rise       ; CLK             ;
;  WAddr[2] ; CLK        ; -1.630 ; -2.269 ; Rise       ; CLK             ;
; Write     ; CLK        ; -1.478 ; -2.087 ; Rise       ; CLK             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; N_Flag     ; CLK        ; 7.413  ; 7.440  ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 7.806  ; 7.821  ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 7.342  ; 7.279  ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 7.164  ; 7.109  ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 7.370  ; 7.313  ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 7.806  ; 7.821  ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 7.151  ; 7.099  ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 7.380  ; 7.315  ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 7.160  ; 7.101  ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 7.254  ; 7.223  ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 7.119  ; 7.080  ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 7.385  ; 7.411  ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 10.882 ; 10.854 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 10.152 ; 10.129 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; N_Flag     ; CLK        ; 4.252 ; 4.337 ; Rise       ; CLK             ;
; OUTPUT[*]  ; CLK        ; 4.009 ; 4.096 ; Rise       ; CLK             ;
;  OUTPUT[0] ; CLK        ; 4.109 ; 4.208 ; Rise       ; CLK             ;
;  OUTPUT[1] ; CLK        ; 4.051 ; 4.138 ; Rise       ; CLK             ;
;  OUTPUT[2] ; CLK        ; 4.204 ; 4.245 ; Rise       ; CLK             ;
;  OUTPUT[3] ; CLK        ; 4.476 ; 4.586 ; Rise       ; CLK             ;
;  OUTPUT[4] ; CLK        ; 4.022 ; 4.118 ; Rise       ; CLK             ;
;  OUTPUT[5] ; CLK        ; 4.204 ; 4.242 ; Rise       ; CLK             ;
;  OUTPUT[6] ; CLK        ; 4.030 ; 4.115 ; Rise       ; CLK             ;
;  OUTPUT[7] ; CLK        ; 4.138 ; 4.189 ; Rise       ; CLK             ;
;  OUTPUT[8] ; CLK        ; 4.009 ; 4.096 ; Rise       ; CLK             ;
;  OUTPUT[9] ; CLK        ; 4.234 ; 4.315 ; Rise       ; CLK             ;
; O_Flag     ; CLK        ; 5.333 ; 5.187 ; Rise       ; CLK             ;
; Z_Flag     ; CLK        ; 5.225 ; 5.074 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------+
; Progagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; OE         ; OUTPUT[0]   ; 6.660  ; 6.503  ; 7.098  ; 6.941  ;
; OE         ; OUTPUT[1]   ; 6.660  ; 6.503  ; 7.098  ; 6.941  ;
; OE         ; OUTPUT[2]   ; 6.480  ; 6.358  ; 6.894  ; 6.772  ;
; OE         ; OUTPUT[3]   ; 6.480  ; 6.358  ; 6.894  ; 6.772  ;
; OE         ; OUTPUT[4]   ; 6.746  ; 6.589  ; 7.208  ; 7.051  ;
; OE         ; OUTPUT[5]   ; 6.504  ; 6.382  ; 6.920  ; 6.798  ;
; OE         ; OUTPUT[6]   ; 6.746  ; 6.589  ; 7.208  ; 7.051  ;
; OE         ; OUTPUT[7]   ; 6.504  ; 6.382  ; 6.920  ; 6.798  ;
; OE         ; OUTPUT[8]   ; 6.660  ; 6.503  ; 7.098  ; 6.941  ;
; OE         ; OUTPUT[9]   ; 6.191  ; 6.069  ; 6.609  ; 6.487  ;
; RA[0]      ; O_Flag      ; 12.103 ; 12.075 ; 12.616 ; 12.588 ;
; RA[1]      ; O_Flag      ; 12.180 ; 12.152 ; 12.715 ; 12.687 ;
; RA[2]      ; O_Flag      ; 11.054 ; 11.026 ; 11.559 ; 11.531 ;
; RB[0]      ; O_Flag      ; 9.867  ; 9.864  ; 9.991  ; 9.988  ;
; RB[1]      ; O_Flag      ; 11.856 ; 11.853 ; 12.360 ; 12.357 ;
; RB[2]      ; O_Flag      ; 10.918 ; 10.915 ; 11.403 ; 11.391 ;
; ReadA      ; O_Flag      ; 10.483 ; 10.478 ; 10.996 ; 10.968 ;
; ReadB      ; O_Flag      ; 9.560  ; 9.548  ; 9.671  ; 9.668  ;
+------------+-------------+--------+--------+--------+--------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; OE         ; OUTPUT[0]   ; 3.764 ; 3.724 ; 4.330 ; 4.290 ;
; OE         ; OUTPUT[1]   ; 3.764 ; 3.724 ; 4.330 ; 4.290 ;
; OE         ; OUTPUT[2]   ; 3.754 ; 3.672 ; 4.293 ; 4.211 ;
; OE         ; OUTPUT[3]   ; 3.754 ; 3.672 ; 4.293 ; 4.211 ;
; OE         ; OUTPUT[4]   ; 3.819 ; 3.779 ; 4.397 ; 4.357 ;
; OE         ; OUTPUT[5]   ; 3.765 ; 3.683 ; 4.308 ; 4.226 ;
; OE         ; OUTPUT[6]   ; 3.819 ; 3.779 ; 4.397 ; 4.357 ;
; OE         ; OUTPUT[7]   ; 3.765 ; 3.683 ; 4.308 ; 4.226 ;
; OE         ; OUTPUT[8]   ; 3.764 ; 3.724 ; 4.330 ; 4.290 ;
; OE         ; OUTPUT[9]   ; 3.594 ; 3.512 ; 4.118 ; 4.036 ;
; RA[0]      ; O_Flag      ; 6.604 ; 6.466 ; 7.189 ; 7.051 ;
; RA[1]      ; O_Flag      ; 6.229 ; 6.091 ; 6.870 ; 6.732 ;
; RA[2]      ; O_Flag      ; 6.382 ; 6.244 ; 7.022 ; 6.884 ;
; RB[0]      ; O_Flag      ; 5.437 ; 5.286 ; 5.744 ; 5.593 ;
; RB[1]      ; O_Flag      ; 6.587 ; 6.436 ; 7.248 ; 7.097 ;
; RB[2]      ; O_Flag      ; 6.301 ; 6.150 ; 6.987 ; 6.836 ;
; ReadA      ; O_Flag      ; 6.079 ; 5.941 ; 6.707 ; 6.546 ;
; ReadB      ; O_Flag      ; 5.655 ; 5.504 ; 5.906 ; 5.762 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; OUTPUT[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; OUTPUT[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; N_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; O_Flag        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; ReadB          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RB[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ReadA          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RA[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OE             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[0]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[1]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; OP[2]          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; IE             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RESET          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[9]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Write          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; WAddr[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; INPUT[8]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0343 V           ; 0.156 V                              ; 0.09 V                               ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0343 V          ; 0.156 V                             ; 0.09 V                              ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00433 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00433 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; OUTPUT[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; OUTPUT[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; Z_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; N_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; O_Flag        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0546 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0546 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1402     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1402     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 28    ; 28   ;
; Unconstrained Input Port Paths  ; 718   ; 718  ;
; Unconstrained Output Ports      ; 13    ; 13   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Sep 11 14:55:06 2021
Info: Command: quartus_sta Lab2 -c Lab2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.232
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.232      -176.166 CLK 
Info (332146): Worst-case hold slack is 0.341
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.341         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -93.000 CLK 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.680
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.680      -148.029 CLK 
Info (332146): Worst-case hold slack is 0.297
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.297         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -93.000 CLK 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.974
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.974       -63.043 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.178         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -95.698 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 569 megabytes
    Info: Processing ended: Sat Sep 11 14:55:07 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


