# Acknowledgements
## systemverilog 简介
  首先，你要明白什么是verilog和systemverilog？ 这两者的区别是什么？
  
  “verilog”或者“verilog-2001”是指IEEE Std.1364-2001标准的Verilog硬件描述语言, “systemverilog”是“verilog-2001”标准的Accellera拓展。
  
  粗略来讲，即“verilog-2001”+高级抽象 = “systemverilog”, 详细来说，sv包含了以下拓展:
  
    1. 数据类型的拓展（为了更严格的规范和更好的封装及低耦合）
      - C数据类型，int/typedef/struct/union/enum；
        int     -> 32 bit 有符号整数;
        typedef -> 自定义数据类型，typedef int unsigned UINT, UINT即“别名”;
        struct  -> 结构体，变量共存，内存空间全分配 eg: typedef struct { int x; int y; } Coord;；
        union   -> 联合体， 变量互斥，即所有成员相对于基地址的偏移量都为0，内存分配更灵活；
        enum    -> 枚举，enum season {spring, summer=3, autumn, winter};
        
      - 其它数据类型（为了更安全）
        logic (9, 1, X, Z)
        bit
        bounded queues, 有界队列
        tagged unions， 标签联合体，也称作variant, variant record, discriminated union。tagged union和untagged union一样，
                        也是一种数据类型，它可以接受多种不同的，但是固定的类型。同时间只有一种类型可以使用。
                        tag 字段显式的表明哪一个在使用。
                        可以认为是一个带有几个"case"的类型。当操作这种类型时，每一个case都要正确的处理。
                        和普通的union类型一样，tagged union也是每个类型重叠使用存储区域。

      - 动态数据类型 (为了让用户规避内存管理分配释放问题)：
        string， 字符串                
        classes， 类
        dynamic queues， 动态队列
        dynamic arrays， 动态数组
        associative arrays， 关联数组
        
      - 动态转换和bit流转换
      - 基于每个变量实例的动态/静态定义
  2. 拓展的运算符 （为了简化描述）
  3. 拓展的过程语句
  4. 更强的过程控制
  5. 任务和函数加强版
  6. 类， 面向对象
