<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:34:36.3436</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2025.02.24</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-0023832</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>캡슐화된 수직 인터커넥트 구조를 형성하는 반도체 디바이스 및 그 제조 방법</inventionTitle><inventionTitleEng>semiconDuctor device and method of forming encapsulated  vertical interconnect structure</inventionTitleEng><openDate>2025.09.02</openDate><openNumber>10-2025-0131236</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/522</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/48</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 반도체 디바이스는 제1 수직 인터커넥트 기판 및 제2 수직 인터커넥트 기판을 포함한다. 제1 인캡슐런트는 제1 수직 인터커넥트 구조 및 제2 수직 인터커넥트 구조 위에 형성된다. 제1 수직 인터커넥트 구조는 기판 위에 형성된다. 제1 수직 인터커넥트 구조는 복수의 적층된 수직 전도성 포스트일 수 있다. 전기 컴포넌트는 제1 수직 인터커넥트 구조와 제2 수직 인터커넥트 구조 사이 또는 제1 수직 인터커넥트 구조 및 제2 수직 인터커넥트 구조에 인접하여 배치된다. 제2 인캡슐런트는 전기 컴포넌트 주위에 증착된다. 제2 인캡슐런트의 일부가 제거되어 제1 수직 인터커넥트 구조의 제1 표면이 노출된다. 기판이 제거되어 제1 수직 인터커넥트 구조의 제2 표면이 노출된다. 제1 인캡슐런트의 일부가 제거되어 제1 수직 인터커넥트 구조의 표면이 노출될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 제1 수직 인터커넥트 기판을 형성하는 단계; 제2 수직 인터커넥트 기판을 형성하는 단계; 제1 인캡슐런트를 제1 수직 인터커넥트 구조 및 제2 수직 인터커넥트 구조 위에 증착하는 단계; 및전기 컴포넌트를 제1 수직 인터커넥트 구조와 제2 수직 인터커넥트 구조 사이에 배치하는 단계를 포함하는, 반도체 디바이스 제조 방법. </claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서, 전기 컴포넌트 주위에 제2 인캡슐런트를 증착하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>3. 제1 항에 있어서, 제2 인캡슐런트의 일부를 제거하여 제1 수직 인터커넥트 구조의 표면을 노출하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>4. 제1 항에 있어서, 제1 수직 인터커넥트 구조를 기판 위에 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>5. 제1 항에 있어서, 기판을 제거하여 제1 수직 인터커넥트 구조의 표면을 노출하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>6. 수직 인터커넥트 기판을 형성하는 단계; 수직 인터커넥트 구조 위에 제1 인캡슐런트를 증착하는 단계; 및전기 컴포넌트를 수직 인터커넥트 구조에 인접하여 배치하는 단계를 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서, 상기 전기 컴포넌트 주위에 제2 인캡슐런트를 증착하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>8. 제7 항에 있어서, 제2 인캡슐런트의 일부를 제거하여 수직 인터커넥트 구조의 표면을 노출하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>9. 제6 항에 있어서, 수직 인터커넥트 구조를 기판 위에 형성하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>10. 제9 항에 있어서, 기판을 제거하여 수직 인터커넥트 구조의 표면을 노출하는 단계를 더욱 포함하는, 반도체 디바이스 제조 방법.</claim></claimInfo><claimInfo><claim>11. 제1 수직 인터커넥트 기판; 제2 수직 인터커넥트 기판; 제1 수직 인터커넥트 구조 및 제2 수직 인터커넥트 구조 위에 증착된 제1 인캡슐런트; 및제1 수직 인터커넥트 구조와 제2 수직 인터커넥트 구조 사이에 배치된 전기 컴포넌트를 포함하는. 반도체 디바이스.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서, 전기 컴포넌트 주위에 증착된 제2 인캡슐런트를 더욱 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>13. 제12 항에 있어서, 제1 수직 인터커넥트 구조의 표면이 제2 인캡슐런트의 표면과 평면을 이루는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>14. 제11 항에 있어서, 제1 수직 인터커넥트 구조가 복수의 적층된 수직 전도성 포스트를 포함하는, 반도체 디바이스.</claim></claimInfo><claimInfo><claim>15. 제11 항에 있어서, 기판을 더욱 포함하며, 제1 수직 인터커넥트 구조가 해당 기판 위에 형성되는, 반도체 디바이스.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>싱가포르 ******, * 이슌 스트릿 **</address><code>520060141196</code><country>싱가포르</country><engName>STATS ChipPAC Pte. Ltd.</engName><name>스태츠 칩팩 피티이. 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르 ******, #**-**, * 세랑군...</address><code> </code><country>싱가포르</country><engName>YEO, Swain Hong Alfred</engName><name>여, 스웨인 홍 알프레드</name></inventorInfo><inventorInfo><address>싱가포르 ******, #**-...</address><code> </code><country>싱가포르</country><engName>CHAN, Kai Chong</engName><name>찬, 카이 총</name></inventorInfo><inventorInfo><address>싱가포르 ******, #*...</address><code> </code><country>싱가포르</country><engName>CHUA, Linda Pei Ee</engName><name>추아, 린다 페이 이</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 종로구 새문안로*길 ** (당주동) **층(강명구특허법률사무소)</address><code>919980000027</code><country>대한민국</country><engName>Kang, Myungkoo</engName><name>강명구</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2024.02.26</priorityApplicationDate><priorityApplicationNumber>18/587,875</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2025.02.24</receiptDate><receiptNumber>1-1-2025-0211540-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Submission of Priority Certificate(USPTO)</documentEngName><documentName>우선권주장증명서류제출서(USPTO)</documentName><receiptDate>2025.03.04</receiptDate><receiptNumber>9-1-2025-9002530-97</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>특허고객번호 정보변경(경정)신고서·정정신고서</documentName><receiptDate>2025.06.25</receiptDate><receiptNumber>4-1-2025-5172453-45</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020250023832.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c930f176f371e30f347e7687f5565b7113476d7e36b8d78dd4066daa4c04d19cda540ae6af16e7ace9571434f63f92647fb55516f4e7dce2a63</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf881899b93e5ec2c3966551b9a464d3b199ace9463ee2513f2e9288dec07a2dafa1cef5b16776845530153339788213c9fcd671f4666bc120</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>