TimeQuest Timing Analyzer report for prueba_generic
Tue May 10 10:44:34 2016
Quartus Prime Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLK'
 13. Slow 1200mV 85C Model Setup: 'DF_HZ:DF1|Clk_aux'
 14. Slow 1200mV 85C Model Hold: 'DF_HZ:DF1|Clk_aux'
 15. Slow 1200mV 85C Model Hold: 'CLK'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLK'
 24. Slow 1200mV 0C Model Setup: 'DF_HZ:DF1|Clk_aux'
 25. Slow 1200mV 0C Model Hold: 'DF_HZ:DF1|Clk_aux'
 26. Slow 1200mV 0C Model Hold: 'CLK'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLK'
 34. Fast 1200mV 0C Model Setup: 'DF_HZ:DF1|Clk_aux'
 35. Fast 1200mV 0C Model Hold: 'DF_HZ:DF1|Clk_aux'
 36. Fast 1200mV 0C Model Hold: 'CLK'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus Prime License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-----------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                           ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition ;
; Timing Analyzer       ; TimeQuest                                           ;
; Revision Name         ; prueba_generic                                      ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; Clock Name        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets               ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+
; CLK               ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }               ;
; DF_HZ:DF1|Clk_aux ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DF_HZ:DF1|Clk_aux } ;
+-------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 199.36 MHz ; 199.36 MHz      ; CLK               ;                                                ;
; 466.64 MHz ; 437.64 MHz      ; DF_HZ:DF1|Clk_aux ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -4.016 ; -62.008       ;
; DF_HZ:DF1|Clk_aux ; -1.143 ; -12.269       ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; DF_HZ:DF1|Clk_aux ; 0.403 ; 0.000         ;
; CLK               ; 0.443 ; 0.000         ;
+-------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------------------+--------+----------------------+
; Clock             ; Slack  ; End Point TNS        ;
+-------------------+--------+----------------------+
; CLK               ; -3.000 ; -41.550              ;
; DF_HZ:DF1|Clk_aux ; -1.285 ; -28.270              ;
+-------------------+--------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                       ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -4.016 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.942      ;
; -4.007 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.933      ;
; -3.964 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.890      ;
; -3.955 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.881      ;
; -3.927 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.846      ;
; -3.926 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.852      ;
; -3.863 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.782      ;
; -3.853 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.772      ;
; -3.830 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.756      ;
; -3.759 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.684      ;
; -3.749 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.675      ;
; -3.681 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.607      ;
; -3.666 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.585      ;
; -3.659 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.578      ;
; -3.659 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.578      ;
; -3.659 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.585      ;
; -3.659 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.578      ;
; -3.643 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.568      ;
; -3.643 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.568      ;
; -3.538 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.463      ;
; -3.527 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.446      ;
; -3.482 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.072     ; 4.408      ;
; -3.391 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.310      ;
; -3.384 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.309      ;
; -3.379 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.304      ;
; -3.374 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.299      ;
; -3.270 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.079     ; 4.189      ;
; -3.112 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.037      ;
; -3.100 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.073     ; 4.025      ;
; -2.997 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.917      ;
; -2.909 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.829      ;
; -2.860 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.780      ;
; -2.859 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.779      ;
; -2.853 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.773      ;
; -2.825 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.751      ;
; -2.814 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.734      ;
; -2.771 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.691      ;
; -2.768 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.688      ;
; -2.737 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.657      ;
; -2.737 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.663      ;
; -2.715 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.635      ;
; -2.715 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.635      ;
; -2.694 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.613      ;
; -2.681 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.607      ;
; -2.680 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.599      ;
; -2.670 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.590      ;
; -2.656 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.582      ;
; -2.647 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.573      ;
; -2.644 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.570      ;
; -2.644 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.570      ;
; -2.641 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.561      ;
; -2.635 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.561      ;
; -2.635 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.561      ;
; -2.630 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.550      ;
; -2.605 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.525      ;
; -2.604 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.530      ;
; -2.599 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.519      ;
; -2.599 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.519      ;
; -2.596 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.522      ;
; -2.595 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.521      ;
; -2.592 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.518      ;
; -2.592 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.518      ;
; -2.583 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.509      ;
; -2.578 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.498      ;
; -2.567 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.486      ;
; -2.566 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.492      ;
; -2.558 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.478      ;
; -2.557 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.483      ;
; -2.556 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.475      ;
; -2.555 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.555 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.474      ;
; -2.554 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.474      ;
; -2.554 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.480      ;
; -2.548 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[13] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.468      ;
; -2.541 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.467      ;
; -2.522 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.073     ; 3.447      ;
; -2.511 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.431      ;
; -2.503 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.423      ;
; -2.503 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.422      ;
; -2.493 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.412      ;
; -2.491 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.410      ;
; -2.491 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.410      ;
; -2.491 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.410      ;
; -2.481 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.400      ;
; -2.481 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.400      ;
; -2.470 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.396      ;
; -2.470 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.390      ;
; -2.469 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.389      ;
; -2.468 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[13] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.388      ;
; -2.467 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.387      ;
; -2.458 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.384      ;
; -2.458 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.384      ;
; -2.455 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.375      ;
; -2.453 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.379      ;
; -2.447 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[12] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.367      ;
; -2.442 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.079     ; 3.361      ;
; -2.423 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.349      ;
; -2.422 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.342      ;
; -2.417 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.072     ; 3.343      ;
; -2.414 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.078     ; 3.334      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'DF_HZ:DF1|Clk_aux'                                                                                                                        ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -1.143 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 2.062      ;
; -1.136 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 2.055      ;
; -1.109 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 2.028      ;
; -1.104 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 2.023      ;
; -1.083 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 2.002      ;
; -1.072 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.991      ;
; -1.051 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.970      ;
; -1.045 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.964      ;
; -1.025 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.944      ;
; -1.012 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.931      ;
; -0.980 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.899      ;
; -0.944 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.863      ;
; -0.941 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.860      ;
; -0.938 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.857      ;
; -0.921 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.840      ;
; -0.905 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.824      ;
; -0.864 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.783      ;
; -0.835 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.754      ;
; -0.796 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.715      ;
; -0.783 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.702      ;
; -0.779 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.698      ;
; -0.762 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.681      ;
; -0.761 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.680      ;
; -0.703 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.622      ;
; -0.695 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.613      ;
; -0.593 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.511      ;
; -0.593 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.511      ;
; -0.577 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.496      ;
; -0.529 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.448      ;
; -0.527 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.446      ;
; -0.522 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.441      ;
; -0.418 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.337      ;
; -0.418 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.337      ;
; -0.382 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.300      ;
; -0.249 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.168      ;
; -0.246 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.165      ;
; -0.245 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.164      ;
; -0.210 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.129      ;
; -0.171 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.089      ;
; -0.165 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.084      ;
; -0.140 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 1.059      ;
; -0.084 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 1.002      ;
; -0.070 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.988      ;
; -0.050 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 0.969      ;
; 0.104  ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.814      ;
; 0.106  ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.812      ;
; 0.120  ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.798      ;
; 0.153  ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.080     ; 0.765      ;
; 0.154  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 0.765      ;
; 0.154  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.079     ; 0.765      ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'DF_HZ:DF1|Clk_aux'                                                                                                                        ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.403 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.669      ;
; 0.404 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.669      ;
; 0.404 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.669      ;
; 0.422 ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.688      ;
; 0.452 ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.718      ;
; 0.453 ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.719      ;
; 0.574 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.840      ;
; 0.615 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.881      ;
; 0.629 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.895      ;
; 0.645 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.910      ;
; 0.647 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 0.913      ;
; 0.664 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.929      ;
; 0.702 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.967      ;
; 0.702 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.967      ;
; 0.706 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.971      ;
; 0.722 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 0.987      ;
; 0.926 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.192      ;
; 0.967 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.233      ;
; 0.967 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.233      ;
; 1.002 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.268      ;
; 1.002 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.268      ;
; 1.077 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.342      ;
; 1.082 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.347      ;
; 1.083 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.348      ;
; 1.140 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.405      ;
; 1.141 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.406      ;
; 1.142 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.408      ;
; 1.165 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.080      ; 1.431      ;
; 1.188 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.453      ;
; 1.190 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.455      ;
; 1.249 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.514      ;
; 1.259 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.524      ;
; 1.300 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.565      ;
; 1.309 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.574      ;
; 1.330 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.595      ;
; 1.346 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.611      ;
; 1.381 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.646      ;
; 1.387 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.652      ;
; 1.404 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.669      ;
; 1.441 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.706      ;
; 1.457 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.722      ;
; 1.488 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.753      ;
; 1.502 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.767      ;
; 1.507 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.772      ;
; 1.507 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.772      ;
; 1.522 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.787      ;
; 1.549 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.814      ;
; 1.554 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.819      ;
; 1.572 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.837      ;
; 1.577 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.079      ; 1.842      ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                            ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; 0.443 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 0.708      ;
; 0.643 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.907      ;
; 0.646 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.910      ;
; 0.649 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.913      ;
; 0.656 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 0.921      ;
; 0.657 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 0.922      ;
; 0.657 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.921      ;
; 0.657 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.921      ;
; 0.658 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 0.923      ;
; 0.658 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 0.923      ;
; 0.660 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 0.925      ;
; 0.660 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.924      ;
; 0.660 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.924      ;
; 0.663 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 0.928      ;
; 0.663 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.927      ;
; 0.663 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 0.927      ;
; 0.961 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.225      ;
; 0.973 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.237      ;
; 0.975 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.240      ;
; 0.975 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.239      ;
; 0.975 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.239      ;
; 0.976 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.241      ;
; 0.976 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.240      ;
; 0.977 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.241      ;
; 0.981 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.245      ;
; 0.986 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.251      ;
; 0.988 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.252      ;
; 0.990 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.255      ;
; 0.990 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.254      ;
; 0.993 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.257      ;
; 0.995 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.260      ;
; 0.995 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.259      ;
; 1.005 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[22] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.270      ;
; 1.048 ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux ; CLK         ; 0.000        ; 3.032      ; 4.528      ;
; 1.082 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.346      ;
; 1.096 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.361      ;
; 1.096 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.360      ;
; 1.097 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.362      ;
; 1.098 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.363      ;
; 1.098 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.362      ;
; 1.098 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.362      ;
; 1.099 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.363      ;
; 1.101 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.365      ;
; 1.102 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.367      ;
; 1.102 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.366      ;
; 1.103 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.368      ;
; 1.103 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.367      ;
; 1.103 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.367      ;
; 1.104 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.368      ;
; 1.112 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.377      ;
; 1.114 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.378      ;
; 1.117 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.382      ;
; 1.119 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.383      ;
; 1.194 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.458      ;
; 1.200 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.464      ;
; 1.208 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.472      ;
; 1.213 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.477      ;
; 1.222 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.486      ;
; 1.224 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.489      ;
; 1.224 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.488      ;
; 1.225 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.489      ;
; 1.228 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.492      ;
; 1.229 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.494      ;
; 1.229 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.493      ;
; 1.230 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.494      ;
; 1.233 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.497      ;
; 1.235 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.506      ;
; 1.238 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.503      ;
; 1.240 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.504      ;
; 1.243 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.508      ;
; 1.250 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.521      ;
; 1.257 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[0]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.521      ;
; 1.291 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.556      ;
; 1.305 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.576      ;
; 1.320 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.584      ;
; 1.326 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.590      ;
; 1.334 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.598      ;
; 1.339 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.603      ;
; 1.341 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.612      ;
; 1.347 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.612      ;
; 1.348 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.612      ;
; 1.352 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.617      ;
; 1.353 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.617      ;
; 1.354 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.618      ;
; 1.359 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.623      ;
; 1.361 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.632      ;
; 1.361 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.632      ;
; 1.366 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.631      ;
; 1.366 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.631      ;
; 1.366 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.630      ;
; 1.371 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.078      ; 1.635      ;
; 1.376 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.647      ;
; 1.379 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.650      ;
; 1.417 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.682      ;
; 1.431 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.702      ;
; 1.437 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.708      ;
; 1.442 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.079      ; 1.707      ;
; 1.466 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.737      ;
; 1.467 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.738      ;
; 1.469 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.085      ; 1.740      ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                 ;
+------------+-----------------+-------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name        ; Note                                           ;
+------------+-----------------+-------------------+------------------------------------------------+
; 216.59 MHz ; 216.59 MHz      ; CLK               ;                                                ;
; 511.25 MHz ; 437.64 MHz      ; DF_HZ:DF1|Clk_aux ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+-------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -3.617 ; -52.901       ;
; DF_HZ:DF1|Clk_aux ; -0.956 ; -9.380        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; DF_HZ:DF1|Clk_aux ; 0.354 ; 0.000         ;
; CLK               ; 0.401 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLK               ; -3.000 ; -41.550             ;
; DF_HZ:DF1|Clk_aux ; -1.285 ; -28.270             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -3.617 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.553      ;
; -3.610 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.546      ;
; -3.586 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.522      ;
; -3.579 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.515      ;
; -3.556 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.492      ;
; -3.550 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.480      ;
; -3.485 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.415      ;
; -3.477 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.407      ;
; -3.444 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.380      ;
; -3.380 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.316      ;
; -3.332 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.267      ;
; -3.317 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.253      ;
; -3.309 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.239      ;
; -3.297 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.233      ;
; -3.278 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.208      ;
; -3.265 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.195      ;
; -3.255 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 4.184      ;
; -3.233 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.168      ;
; -3.227 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.162      ;
; -3.189 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 4.119      ;
; -3.137 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.063     ; 4.073      ;
; -3.119 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 4.054      ;
; -3.044 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.974      ;
; -2.984 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.919      ;
; -2.979 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.914      ;
; -2.975 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.910      ;
; -2.885 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.814      ;
; -2.743 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.678      ;
; -2.732 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.667      ;
; -2.603 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.533      ;
; -2.527 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.457      ;
; -2.487 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.417      ;
; -2.477 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.407      ;
; -2.471 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.401      ;
; -2.424 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.360      ;
; -2.404 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.334      ;
; -2.403 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.333      ;
; -2.395 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.325      ;
; -2.376 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.306      ;
; -2.359 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.289      ;
; -2.351 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.280      ;
; -2.348 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.283      ;
; -2.348 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.284      ;
; -2.345 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.275      ;
; -2.341 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.276      ;
; -2.335 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.264      ;
; -2.329 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.265      ;
; -2.329 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.265      ;
; -2.322 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.258      ;
; -2.322 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.258      ;
; -2.317 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.252      ;
; -2.310 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.245      ;
; -2.298 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.234      ;
; -2.298 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.234      ;
; -2.298 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.234      ;
; -2.294 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.224      ;
; -2.291 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.227      ;
; -2.291 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.227      ;
; -2.287 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.222      ;
; -2.281 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.210      ;
; -2.278 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.208      ;
; -2.271 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.201      ;
; -2.268 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.204      ;
; -2.262 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.192      ;
; -2.262 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.192      ;
; -2.260 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.190      ;
; -2.244 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.174      ;
; -2.240 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.170      ;
; -2.239 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.169      ;
; -2.228 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.158      ;
; -2.216 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.145      ;
; -2.209 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.139      ;
; -2.208 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.137      ;
; -2.203 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.132      ;
; -2.201 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.137      ;
; -2.197 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.127      ;
; -2.197 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.127      ;
; -2.189 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.119      ;
; -2.189 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.119      ;
; -2.177 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.107      ;
; -2.175 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.110      ;
; -2.163 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.093      ;
; -2.162 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.092      ;
; -2.157 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.086      ;
; -2.156 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.091      ;
; -2.156 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.092      ;
; -2.156 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.092      ;
; -2.145 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.075      ;
; -2.142 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.077      ;
; -2.140 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.070      ;
; -2.133 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.063      ;
; -2.128 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.058      ;
; -2.126 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.055      ;
; -2.122 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.070     ; 3.051      ;
; -2.115 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[12] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.045      ;
; -2.113 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.043      ;
; -2.111 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.064     ; 3.046      ;
; -2.100 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[13] ; CLK          ; CLK         ; 1.000        ; -0.069     ; 3.030      ;
; -2.092 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.028      ;
; -2.092 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.063     ; 3.028      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'DF_HZ:DF1|Clk_aux'                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.956 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.883      ;
; -0.937 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.864      ;
; -0.908 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.835      ;
; -0.904 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.831      ;
; -0.887 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.814      ;
; -0.879 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.806      ;
; -0.862 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.789      ;
; -0.857 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.784      ;
; -0.828 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.755      ;
; -0.822 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.749      ;
; -0.797 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.724      ;
; -0.770 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.697      ;
; -0.764 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.691      ;
; -0.762 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.689      ;
; -0.736 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.663      ;
; -0.733 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.660      ;
; -0.701 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.628      ;
; -0.676 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.603      ;
; -0.633 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.560      ;
; -0.627 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.554      ;
; -0.626 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.553      ;
; -0.608 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.535      ;
; -0.598 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.525      ;
; -0.567 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.494      ;
; -0.534 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.461      ;
; -0.430 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.357      ;
; -0.430 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.357      ;
; -0.428 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.071     ; 1.356      ;
; -0.382 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.309      ;
; -0.379 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.306      ;
; -0.377 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.304      ;
; -0.288 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.071     ; 1.216      ;
; -0.288 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.071     ; 1.216      ;
; -0.250 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.177      ;
; -0.121 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.048      ;
; -0.120 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.047      ;
; -0.120 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.047      ;
; -0.089 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 1.016      ;
; -0.056 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.983      ;
; -0.051 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.978      ;
; -0.029 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.956      ;
; 0.013  ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.914      ;
; 0.036  ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.891      ;
; 0.052  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.071     ; 0.876      ;
; 0.194  ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.733      ;
; 0.196  ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.731      ;
; 0.202  ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.725      ;
; 0.244  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.683      ;
; 0.244  ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.072     ; 0.683      ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'DF_HZ:DF1|Clk_aux'                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.354 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.597      ;
; 0.354 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.597      ;
; 0.381 ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.624      ;
; 0.416 ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.659      ;
; 0.417 ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.660      ;
; 0.519 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.762      ;
; 0.569 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 0.813      ;
; 0.574 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.817      ;
; 0.588 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.831      ;
; 0.592 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.835      ;
; 0.610 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.853      ;
; 0.639 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.882      ;
; 0.639 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.882      ;
; 0.641 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.884      ;
; 0.659 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 0.902      ;
; 0.839 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.082      ;
; 0.883 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.127      ;
; 0.883 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.127      ;
; 0.920 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.163      ;
; 0.920 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.163      ;
; 0.966 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.209      ;
; 0.971 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.214      ;
; 0.973 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.216      ;
; 1.044 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.287      ;
; 1.046 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.289      ;
; 1.059 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.073      ; 1.303      ;
; 1.066 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.309      ;
; 1.087 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.330      ;
; 1.089 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.332      ;
; 1.118 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.361      ;
; 1.146 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.389      ;
; 1.162 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.405      ;
; 1.196 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.439      ;
; 1.226 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.469      ;
; 1.227 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.470      ;
; 1.272 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.515      ;
; 1.274 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.517      ;
; 1.278 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.521      ;
; 1.311 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.554      ;
; 1.336 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.579      ;
; 1.352 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.595      ;
; 1.371 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.614      ;
; 1.377 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.620      ;
; 1.381 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.624      ;
; 1.394 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.637      ;
; 1.412 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.655      ;
; 1.418 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.661      ;
; 1.426 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.669      ;
; 1.439 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.072      ; 1.682      ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                             ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; 0.401 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.642      ;
; 0.588 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.829      ;
; 0.590 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.831      ;
; 0.593 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.834      ;
; 0.600 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.841      ;
; 0.601 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.842      ;
; 0.601 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.842      ;
; 0.602 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.843      ;
; 0.602 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.843      ;
; 0.603 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.844      ;
; 0.604 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.845      ;
; 0.604 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.845      ;
; 0.605 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.846      ;
; 0.606 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.847      ;
; 0.606 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.847      ;
; 0.607 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 0.848      ;
; 0.874 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.115      ;
; 0.878 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.119      ;
; 0.881 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.122      ;
; 0.886 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.127      ;
; 0.887 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.128      ;
; 0.888 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.129      ;
; 0.888 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.129      ;
; 0.890 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.131      ;
; 0.891 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.132      ;
; 0.892 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.133      ;
; 0.893 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.134      ;
; 0.894 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.135      ;
; 0.895 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.136      ;
; 0.904 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.145      ;
; 0.905 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.146      ;
; 0.906 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.147      ;
; 0.923 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[22] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.164      ;
; 0.973 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.214      ;
; 0.985 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.226      ;
; 0.987 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.228      ;
; 0.988 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.229      ;
; 0.989 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.230      ;
; 0.990 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.231      ;
; 0.990 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.231      ;
; 0.991 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.232      ;
; 0.991 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.232      ;
; 0.996 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.237      ;
; 0.998 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.239      ;
; 0.999 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.240      ;
; 1.000 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.241      ;
; 1.000 ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux ; CLK         ; 0.000        ; 2.748      ; 4.162      ;
; 1.001 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.242      ;
; 1.001 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.242      ;
; 1.002 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.243      ;
; 1.003 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.244      ;
; 1.011 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.252      ;
; 1.014 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.255      ;
; 1.064 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.069      ; 1.304      ;
; 1.083 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.324      ;
; 1.094 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.335      ;
; 1.095 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.336      ;
; 1.098 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.339      ;
; 1.100 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.341      ;
; 1.101 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.342      ;
; 1.101 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.342      ;
; 1.108 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.076      ; 1.355      ;
; 1.108 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.069      ; 1.348      ;
; 1.109 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.350      ;
; 1.110 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.351      ;
; 1.111 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.352      ;
; 1.112 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.353      ;
; 1.112 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.353      ;
; 1.113 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.354      ;
; 1.116 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.075      ; 1.362      ;
; 1.121 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.362      ;
; 1.143 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[0]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.384      ;
; 1.152 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.069      ; 1.392      ;
; 1.174 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.069      ; 1.414      ;
; 1.174 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.075      ; 1.420      ;
; 1.193 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.434      ;
; 1.200 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.076      ; 1.447      ;
; 1.204 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.445      ;
; 1.205 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.446      ;
; 1.206 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.447      ;
; 1.209 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.069      ; 1.449      ;
; 1.211 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.452      ;
; 1.216 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.457      ;
; 1.218 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.076      ; 1.465      ;
; 1.218 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.069      ; 1.458      ;
; 1.218 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.076      ; 1.465      ;
; 1.222 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.463      ;
; 1.223 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.464      ;
; 1.226 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.075      ; 1.472      ;
; 1.228 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.075      ; 1.474      ;
; 1.234 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.475      ;
; 1.238 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.479      ;
; 1.262 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.069      ; 1.502      ;
; 1.269 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.069      ; 1.509      ;
; 1.284 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.075      ; 1.530      ;
; 1.306 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.075      ; 1.552      ;
; 1.310 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.076      ; 1.557      ;
; 1.314 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.076      ; 1.561      ;
; 1.315 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.556      ;
; 1.316 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.070      ; 1.557      ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+-------------------+--------+---------------+
; Clock             ; Slack  ; End Point TNS ;
+-------------------+--------+---------------+
; CLK               ; -1.487 ; -15.549       ;
; DF_HZ:DF1|Clk_aux ; -0.032 ; -0.078        ;
+-------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+-------------------+-------+---------------+
; Clock             ; Slack ; End Point TNS ;
+-------------------+-------+---------------+
; DF_HZ:DF1|Clk_aux ; 0.181 ; 0.000         ;
; CLK               ; 0.200 ; 0.000         ;
+-------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------------------+--------+---------------------+
; Clock             ; Slack  ; End Point TNS       ;
+-------------------+--------+---------------------+
; CLK               ; -3.000 ; -34.819             ;
; DF_HZ:DF1|Clk_aux ; -1.000 ; -22.000             ;
+-------------------+--------+---------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                        ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+
; -1.487 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.442      ;
; -1.486 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.441      ;
; -1.466 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.421      ;
; -1.465 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.420      ;
; -1.456 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.411      ;
; -1.440 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.388      ;
; -1.406 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.354      ;
; -1.404 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.352      ;
; -1.401 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.356      ;
; -1.395 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.349      ;
; -1.363 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.318      ;
; -1.359 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.306      ;
; -1.345 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.299      ;
; -1.343 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.297      ;
; -1.336 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.284      ;
; -1.334 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.282      ;
; -1.322 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.277      ;
; -1.320 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.275      ;
; -1.320 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.268      ;
; -1.306 ; DF_HZ:DF1|count[19] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.260      ;
; -1.249 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.197      ;
; -1.245 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.039     ; 2.193      ;
; -1.232 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.032     ; 2.187      ;
; -1.227 ; DF_HZ:DF1|count[18] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.181      ;
; -1.223 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.177      ;
; -1.222 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.176      ;
; -1.182 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.040     ; 2.129      ;
; -1.089 ; DF_HZ:DF1|count[20] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.043      ;
; -1.085 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|Clk_aux   ; CLK          ; CLK         ; 1.000        ; -0.033     ; 2.039      ;
; -0.970 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.918      ;
; -0.925 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.873      ;
; -0.917 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.865      ;
; -0.916 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.864      ;
; -0.905 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.853      ;
; -0.896 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.844      ;
; -0.884 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.839      ;
; -0.872 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.820      ;
; -0.853 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.801      ;
; -0.843 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.791      ;
; -0.842 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.790      ;
; -0.839 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.794      ;
; -0.838 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.786      ;
; -0.832 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.780      ;
; -0.818 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.765      ;
; -0.810 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.765      ;
; -0.800 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.748      ;
; -0.790 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.737      ;
; -0.785 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.733      ;
; -0.784 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.732      ;
; -0.784 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.732      ;
; -0.783 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.731      ;
; -0.770 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.718      ;
; -0.767 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.722      ;
; -0.765 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.712      ;
; -0.763 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.711      ;
; -0.761 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.716      ;
; -0.761 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.715      ;
; -0.761 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.716      ;
; -0.760 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.715      ;
; -0.760 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.715      ;
; -0.751 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.699      ;
; -0.742 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.696      ;
; -0.741 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.695      ;
; -0.740 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.695      ;
; -0.740 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.695      ;
; -0.740 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.695      ;
; -0.739 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.694      ;
; -0.738 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.686      ;
; -0.732 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.680      ;
; -0.732 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.686      ;
; -0.731 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.679      ;
; -0.729 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.683      ;
; -0.729 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.684      ;
; -0.721 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.675      ;
; -0.721 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[13] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.669      ;
; -0.720 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.674      ;
; -0.717 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[20] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.665      ;
; -0.716 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[19] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.664      ;
; -0.716 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.670      ;
; -0.715 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.662      ;
; -0.714 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.662      ;
; -0.714 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.662      ;
; -0.709 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[16] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.657      ;
; -0.706 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.654      ;
; -0.701 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.648      ;
; -0.698 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[18] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.646      ;
; -0.697 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.651      ;
; -0.696 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[12] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.644      ;
; -0.695 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.040     ; 1.642      ;
; -0.693 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[26] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.647      ;
; -0.687 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[28] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.641      ;
; -0.686 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[27] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.640      ;
; -0.684 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[22] ; CLK          ; CLK         ; 1.000        ; -0.033     ; 1.638      ;
; -0.680 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.628      ;
; -0.680 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.628      ;
; -0.678 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.626      ;
; -0.678 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.626      ;
; -0.677 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[14] ; CLK          ; CLK         ; 1.000        ; -0.039     ; 1.625      ;
; -0.675 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[21] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.630      ;
; -0.675 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[24] ; CLK          ; CLK         ; 1.000        ; -0.032     ; 1.630      ;
+--------+---------------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'DF_HZ:DF1|Clk_aux'                                                                                                                         ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; -0.032 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.978      ;
; -0.027 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.973      ;
; -0.019 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.965      ;
; 0.005  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.941      ;
; 0.014  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.932      ;
; 0.014  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.932      ;
; 0.019  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.927      ;
; 0.020  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.926      ;
; 0.029  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.917      ;
; 0.053  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.893      ;
; 0.060  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.886      ;
; 0.072  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.874      ;
; 0.072  ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.874      ;
; 0.074  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.872      ;
; 0.077  ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.869      ;
; 0.096  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.850      ;
; 0.111  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.835      ;
; 0.129  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.817      ;
; 0.144  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.802      ;
; 0.149  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.797      ;
; 0.150  ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.796      ;
; 0.154  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.792      ;
; 0.159  ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.787      ;
; 0.177  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.769      ;
; 0.191  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.754      ;
; 0.218  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.727      ;
; 0.218  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.727      ;
; 0.244  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.702      ;
; 0.268  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.678      ;
; 0.269  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.677      ;
; 0.273  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.673      ;
; 0.303  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.643      ;
; 0.303  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.643      ;
; 0.349  ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.596      ;
; 0.386  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.560      ;
; 0.389  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.557      ;
; 0.390  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.556      ;
; 0.410  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.536      ;
; 0.426  ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.519      ;
; 0.430  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.516      ;
; 0.443  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.503      ;
; 0.479  ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.466      ;
; 0.481  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.465      ;
; 0.490  ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.455      ;
; 0.559  ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.386      ;
; 0.561  ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.384      ;
; 0.570  ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.375      ;
; 0.586  ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.042     ; 0.359      ;
; 0.587  ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.359      ;
; 0.587  ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 1.000        ; -0.041     ; 0.359      ;
+--------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'DF_HZ:DF1|Clk_aux'                                                                                                                         ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock      ; Latch Clock       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+
; 0.181 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.307      ;
; 0.182 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.307      ;
; 0.182 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[0]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.307      ;
; 0.190 ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.316      ;
; 0.199 ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.325      ;
; 0.201 ; LFSR_4:LFSR1|FF_D:\LFSR:2:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.327      ;
; 0.263 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:1:i1:bit1|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.389      ;
; 0.271 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.397      ;
; 0.276 ; LFSR_4:LFSR1|FF_D:\LFSR:3:i32:bit32|Q ; LFSR_4:LFSR1|FF_D:\LFSR:0:i0:bit0|Q   ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.402      ;
; 0.294 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.419      ;
; 0.295 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.421      ;
; 0.303 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.428      ;
; 0.324 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.449      ;
; 0.325 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.450      ;
; 0.328 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[1]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.453      ;
; 0.332 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.457      ;
; 0.406 ; CONT4_UPDOWN:CONT3|aux[3]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.532      ;
; 0.427 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.553      ;
; 0.428 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.554      ;
; 0.451 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.577      ;
; 0.452 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|aux[2]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.578      ;
; 0.476 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.601      ;
; 0.477 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.602      ;
; 0.479 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.604      ;
; 0.496 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.622      ;
; 0.516 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.641      ;
; 0.517 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.642      ;
; 0.520 ; CONT4_UPDOWN:CONT3|aux[2]             ; CONT4_UPDOWN:CONT3|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.042      ; 0.646      ;
; 0.531 ; CONT4_UPDOWN:CONT2|aux[3]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.656      ;
; 0.533 ; CONT4_UPDOWN:CONT1|aux[3]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.658      ;
; 0.560 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.685      ;
; 0.563 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.688      ;
; 0.577 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[0]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.702      ;
; 0.577 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.702      ;
; 0.591 ; CONT4_UPDOWN:CONT1|aux[1]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.716      ;
; 0.598 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.723      ;
; 0.618 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.743      ;
; 0.622 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.747      ;
; 0.627 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[2]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.752      ;
; 0.655 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.780      ;
; 0.665 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.790      ;
; 0.672 ; CONT4_UPDOWN:CONT1|aux[2]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.797      ;
; 0.679 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.804      ;
; 0.686 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.811      ;
; 0.691 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.816      ;
; 0.691 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|aux[3]             ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.816      ;
; 0.700 ; CONT4_UPDOWN:CONT2|aux[2]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.825      ;
; 0.705 ; CONT4_UPDOWN:CONT2|aux[1]             ; CONT4_UPDOWN:CONT2|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.830      ;
; 0.708 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT1|b[3]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.833      ;
; 0.709 ; CONT4_UPDOWN:CONT1|aux[0]             ; CONT4_UPDOWN:CONT2|b[1]               ; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 0.000        ; 0.041      ; 0.834      ;
+-------+---------------------------------------+---------------------------------------+-------------------+-------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                             ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node             ; Launch Clock      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+
; 0.200 ; DF_HZ:DF1|count[28] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.324      ;
; 0.293 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.417      ;
; 0.295 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.419      ;
; 0.296 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.420      ;
; 0.300 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.424      ;
; 0.300 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.424      ;
; 0.301 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.425      ;
; 0.301 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.425      ;
; 0.302 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.426      ;
; 0.302 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.426      ;
; 0.303 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.427      ;
; 0.303 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.427      ;
; 0.304 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.428      ;
; 0.355 ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux   ; DF_HZ:DF1|Clk_aux ; CLK         ; 0.000        ; 1.602      ; 2.176      ;
; 0.442 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.566      ;
; 0.449 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.573      ;
; 0.449 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.573      ;
; 0.450 ; DF_HZ:DF1|count[27] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.574      ;
; 0.450 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.574      ;
; 0.451 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.575      ;
; 0.453 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.577      ;
; 0.454 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.578      ;
; 0.456 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[22] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.580      ;
; 0.457 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.581      ;
; 0.460 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[1]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.584      ;
; 0.461 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.585      ;
; 0.461 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.585      ;
; 0.462 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.586      ;
; 0.463 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[2]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.587      ;
; 0.464 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.588      ;
; 0.465 ; DF_HZ:DF1|count[26] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.589      ;
; 0.505 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.629      ;
; 0.512 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.636      ;
; 0.513 ; DF_HZ:DF1|count[15] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.637      ;
; 0.513 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.637      ;
; 0.513 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.637      ;
; 0.514 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.638      ;
; 0.514 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.638      ;
; 0.515 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.639      ;
; 0.516 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.640      ;
; 0.516 ; DF_HZ:DF1|count[25] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.640      ;
; 0.517 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.641      ;
; 0.517 ; DF_HZ:DF1|count[7]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.641      ;
; 0.519 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.643      ;
; 0.520 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.644      ;
; 0.522 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.646      ;
; 0.526 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[3]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.650      ;
; 0.527 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.651      ;
; 0.529 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[4]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.653      ;
; 0.530 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.654      ;
; 0.544 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.667      ;
; 0.547 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.670      ;
; 0.571 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.695      ;
; 0.574 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.698      ;
; 0.575 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[0]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.699      ;
; 0.575 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.705      ;
; 0.578 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.702      ;
; 0.579 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.703      ;
; 0.580 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.704      ;
; 0.582 ; DF_HZ:DF1|count[5]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.706      ;
; 0.583 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.707      ;
; 0.585 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.709      ;
; 0.586 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.710      ;
; 0.586 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.047      ; 0.717      ;
; 0.588 ; DF_HZ:DF1|count[4]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.712      ;
; 0.589 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.713      ;
; 0.592 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[5]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.716      ;
; 0.593 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[27] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.717      ;
; 0.596 ; DF_HZ:DF1|count[22] ; DF_HZ:DF1|count[28] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.720      ;
; 0.600 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.730      ;
; 0.602 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.725      ;
; 0.609 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[21] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.733      ;
; 0.610 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.733      ;
; 0.613 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.736      ;
; 0.625 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.748      ;
; 0.628 ; DF_HZ:DF1|count[24] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.751      ;
; 0.637 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.761      ;
; 0.637 ; DF_HZ:DF1|count[9]  ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.047      ; 0.768      ;
; 0.640 ; DF_HZ:DF1|count[3]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.764      ;
; 0.641 ; DF_HZ:DF1|count[13] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.771      ;
; 0.643 ; DF_HZ:DF1|count[11] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.773      ;
; 0.644 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.768      ;
; 0.645 ; DF_HZ:DF1|count[17] ; DF_HZ:DF1|count[23] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.769      ;
; 0.647 ; DF_HZ:DF1|count[1]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.771      ;
; 0.652 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[9]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.776      ;
; 0.652 ; DF_HZ:DF1|count[8]  ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.047      ; 0.783      ;
; 0.652 ; DF_HZ:DF1|count[10] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.047      ; 0.783      ;
; 0.655 ; DF_HZ:DF1|count[2]  ; DF_HZ:DF1|count[10] ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.779      ;
; 0.658 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[7]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.782      ;
; 0.661 ; DF_HZ:DF1|count[0]  ; DF_HZ:DF1|count[8]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.785      ;
; 0.666 ; DF_HZ:DF1|count[14] ; DF_HZ:DF1|count[15] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.796      ;
; 0.666 ; DF_HZ:DF1|count[12] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.796      ;
; 0.668 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[25] ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.791      ;
; 0.671 ; DF_HZ:DF1|count[21] ; DF_HZ:DF1|count[26] ; CLK               ; CLK         ; 0.000        ; 0.039      ; 0.794      ;
; 0.674 ; DF_HZ:DF1|count[16] ; DF_HZ:DF1|count[17] ; CLK               ; CLK         ; 0.000        ; 0.046      ; 0.804      ;
; 0.675 ; DF_HZ:DF1|count[6]  ; DF_HZ:DF1|count[6]  ; CLK               ; CLK         ; 0.000        ; 0.040      ; 0.799      ;
; 0.676 ; DF_HZ:DF1|count[23] ; DF_HZ:DF1|count[24] ; CLK               ; CLK         ; 0.000        ; 0.041      ; 0.801      ;
+-------+---------------------+---------------------+-------------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+--------------------+---------+-------+----------+---------+---------------------+
; Clock              ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack   ; -4.016  ; 0.181 ; N/A      ; N/A     ; -3.000              ;
;  CLK               ; -4.016  ; 0.200 ; N/A      ; N/A     ; -3.000              ;
;  DF_HZ:DF1|Clk_aux ; -1.143  ; 0.181 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS    ; -74.277 ; 0.0   ; 0.0      ; 0.0     ; -69.82              ;
;  CLK               ; -62.008 ; 0.000 ; N/A      ; N/A     ; -41.550             ;
;  DF_HZ:DF1|Clk_aux ; -12.269 ; 0.000 ; N/A      ; N/A     ; -28.270             ;
+--------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; out1[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; out1[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SEL[0]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SEL[1]                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; EN                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Rst                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; out1[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; out1[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; out1[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; out1[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; out1[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; out1[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; out1[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------+
; Setup Transfers                                                                   ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLK               ; CLK               ; 841      ; 0        ; 0        ; 0        ;
; DF_HZ:DF1|Clk_aux ; CLK               ; 1        ; 1        ; 0        ; 0        ;
; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 57       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------+
; Hold Transfers                                                                    ;
+-------------------+-------------------+----------+----------+----------+----------+
; From Clock        ; To Clock          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------+-------------------+----------+----------+----------+----------+
; CLK               ; CLK               ; 841      ; 0        ; 0        ; 0        ;
; DF_HZ:DF1|Clk_aux ; CLK               ; 1        ; 1        ; 0        ; 0        ;
; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; 57       ; 0        ; 0        ; 0        ;
+-------------------+-------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 84    ; 84   ;
; Unconstrained Output Ports      ; 7     ; 7    ;
; Unconstrained Output Port Paths ; 105   ; 105  ;
+---------------------------------+-------+------+


+------------------------------------------------------------+
; Clock Status Summary                                       ;
+-------------------+-------------------+------+-------------+
; Target            ; Clock             ; Type ; Status      ;
+-------------------+-------------------+------+-------------+
; CLK               ; CLK               ; Base ; Constrained ;
; DF_HZ:DF1|Clk_aux ; DF_HZ:DF1|Clk_aux ; Base ; Constrained ;
+-------------------+-------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; EN         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; out1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; EN         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; Rst        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL[0]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; SEL[1]     ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; out1[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[4]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; out1[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus Prime TimeQuest Timing Analyzer
    Info: Version 15.1.0 Build 185 10/21/2015 SJ Lite Edition
    Info: Processing started: Tue May 10 10:44:31 2016
Info: Command: quartus_sta Laboratorio4 -c prueba_generic
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'prueba_generic.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name DF_HZ:DF1|Clk_aux DF_HZ:DF1|Clk_aux
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.016
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -4.016             -62.008 CLK 
    Info (332119):    -1.143             -12.269 DF_HZ:DF1|Clk_aux 
Info (332146): Worst-case hold slack is 0.403
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.403               0.000 DF_HZ:DF1|Clk_aux 
    Info (332119):     0.443               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 CLK 
    Info (332119):    -1.285             -28.270 DF_HZ:DF1|Clk_aux 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.617
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.617             -52.901 CLK 
    Info (332119):    -0.956              -9.380 DF_HZ:DF1|Clk_aux 
Info (332146): Worst-case hold slack is 0.354
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.354               0.000 DF_HZ:DF1|Clk_aux 
    Info (332119):     0.401               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 CLK 
    Info (332119):    -1.285             -28.270 DF_HZ:DF1|Clk_aux 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.487
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.487             -15.549 CLK 
    Info (332119):    -0.032              -0.078 DF_HZ:DF1|Clk_aux 
Info (332146): Worst-case hold slack is 0.181
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.181               0.000 DF_HZ:DF1|Clk_aux 
    Info (332119):     0.200               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.819 CLK 
    Info (332119):    -1.000             -22.000 DF_HZ:DF1|Clk_aux 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 872 megabytes
    Info: Processing ended: Tue May 10 10:44:34 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


