# üß† Informe de Observaciones, Dificultades, Soluciones y Conclusiones

**Laboratorio 1 ‚Äì Implementaci√≥n del Procesador Monociclo RISC-V (RV32I)**  
Arquitectura de Computadores ‚Äì Universidad Tecnol√≥gica de Pereira

---

## üìò Introducci√≥n

En este documento se registrar√°n de manera progresiva las observaciones, dificultades encontradas, soluciones aplicadas y conclusiones obtenidas durante el desarrollo del procesador monociclo RISC-V (RV32I).  
El prop√≥sito es mantener un registro detallado del proceso de construcci√≥n, verificaci√≥n y an√°lisis de cada m√≥dulo, siguiendo la metodolog√≠a planteada en el laboratorio.

---

## üéØ Objetivos

- Implementar los m√≥dulos fundamentales del procesador monociclo (ALU, Banco de registros, Unidad de control, Memorias, etc.).
- Verificar su funcionamiento mediante testbench en **Icarus Verilog**.
- Analizar las se√±ales de simulaci√≥n en **WaveTrace (VSCode)**.
- Documentar de forma progresiva las dificultades y soluciones durante el desarrollo.

---

## üìù Registro de Desarrollo

### 1Ô∏è‚É£ ALU (Arithmetic Logic Unit)

Se implement√≥ la Unidad Aritm√©tico-L√≥gica como m√≥dulo combinacional con entradas de 32 bits (`A`, `B`) y selector de operaci√≥n de 4 bits (`ALUOp`). Soporta 11 operaciones: suma, resta, desplazamientos (l√≥gicos y aritm√©tico), comparaciones (signed/unsigned) y operaciones l√≥gicas (AND, OR, XOR). Se desarroll√≥ un testbench (`alu_tb.sv`) que verifica todas las operaciones con casos representativos incluyendo n√∫meros positivos, negativos y operaciones de bits. Todas las pruebas fueron exitosas.

**Resultado del testbench:**

![Resultado ALU Testbench](../img/alu_tb.png)

---

### 2Ô∏è‚É£ Program Counter (PC)

Se implement√≥ el Program Counter como m√≥dulo secuencial que almacena la direcci√≥n de la instrucci√≥n actual. Utiliza un flip-flop de 32 bits con se√±al de reloj (`clk`) y reset as√≠ncrono (`reset`). La entrada `next_pc` permite actualizar la direcci√≥n en cada ciclo de reloj. Al activar reset, el PC se reinicia a 0x00000000. Se desarroll√≥ un testbench (`pc_tb.sv`) que verifica la actualizaci√≥n secuencial del PC, la funcionalidad de reset y la carga de diferentes direcciones. Todas las pruebas fueron exitosas.

**Resultado del testbench:**

![Resultado PC Testbench](../img/pc_tb.png)

---

### 3Ô∏è‚É£ Sumador (Sum)

Se implement√≥ un m√≥dulo combinacional que incrementa en 4 la direcci√≥n del Program Counter (PC). Este m√≥dulo es esencial para avanzar a la siguiente instrucci√≥n en el flujo de ejecuci√≥n del procesador.

El dise√±o utiliza una operaci√≥n combinacional simple para sumar 4 a la entrada `pc_in` y producir la salida `pc_out`.

#### üß™ Testbench del Sumador

Se desarroll√≥ un testbench (`sum_tb.sv`) que verifica:

- ‚úÖ Incremento correcto de la direcci√≥n del PC en 4.
- ‚úÖ Manejo de valores l√≠mite, como `0xFFFFFFFC`.

**Resultado del testbench:**

![Resultado Sumador Testbench](../img/sum_tb.png)

---

### 4Ô∏è‚É£ Unidad de Control (Control Unit)

La Unidad de Control fue dise√±ada como un m√≥dulo combinacional encargado de decodificar las instrucciones RISC-V y generar todas las se√±ales de control necesarias para el procesador monociclo. Se analizaron los diferentes formatos de instrucci√≥n (R, I, S, B, U, J) y se implement√≥ una l√≥gica basada en un bloque `case` sobre el campo `opcode`, complementada con los campos `funct3` y `funct7` para distinguir operaciones espec√≠ficas. Para cada tipo de instrucci√≥n, se asignan valores concretos a las se√±ales de control: escritura en registros (`RUWr`), selecci√≥n de inmediato (`ImmSrc`), fuentes de la ALU (`AluAsrc`, `AluBsrc`), operaci√≥n de salto (`BrOp`), operaci√≥n de la ALU (`AluOp`), control de memoria de datos (`DmWr`, `DmCtrl`) y fuente de datos para escritura en registros (`RUDataWrSrc`). El dise√±o se apoy√≥ en tablas de verdad y documentaci√≥n oficial del set de instrucciones RV32I, asegurando que cada instrucci√≥n activa √∫nicamente las se√±ales requeridas para su ejecuci√≥n.

#### üß™ Testbench

El testbench se elabor√≥ para verificar el funcionamiento de la Unidad de Control bajo diferentes escenarios representativos. Se instanci√≥ el m√≥dulo y se inicializaron las se√±ales de entrada (`opcode`, `funct3`, `funct7`). Para cada tipo de instrucci√≥n relevante, se asignaron los valores correspondientes y se dej√≥ un retardo para observar la respuesta. Se utilizaron `$display` para mostrar en consola los valores de las se√±ales de salida m√°s importantes, facilitando la depuraci√≥n y el an√°lisis directo. Adem√°s, se gener√≥ un archivo VCD con `$dumpfile` y `$dumpvars` para visualizar las ondas en WaveTrace. El testbench cubre instrucciones R-Type (ADD, SUB), I-Type (ADDI, SLTI), Load (LW), Store (SW), Branch (BEQ), Jump (JAL) y un caso inv√°lido, permitiendo comprobar la correcta decodificaci√≥n y activaci√≥n de se√±ales en cada caso.

**Resultado del testbench:**

![Resultado Control Unit Testbench](../img/cu_tb.png)

---
