
---
## 1. 논리 게이트의 개념과 종류

#### TTL과 CMOS 논리 레벨 정의 영역

![](../../../../image/Pasted%20image%2020240817191356.png)

#### NOT 게이트
- 한 개의 입력과 한 개의 출력을 갖는 게이트로 논리 부정을 나타낸다.
- NOT 게이트를 인버터(inverter)라고도 한다.
	![](../../../../image/Pasted%20image%2020240817191508.png)

#### 버퍼 게이트
- 버퍼(buffer)는 입력 신호를 그대로 출력하여 단순 전송을 표현하는 게이트다.
- 입력이 0이면 0을 출력하고, 입력이 1이면 1을 출력한다.
	![](../../../../image/Pasted%20image%2020240817191605.png)
##### 3상태 버퍼 (tri-state buffer)
- 출력이 3개 레벨(Hight, Low, 하이임피던스)중의 하나를 갖는 논리소자
	![](../../../../image/Pasted%20image%2020240817191716.png)

#### AND 게이트
- 입력이 모두 1인 경우에만 출력이 1이고, 입력 중 0이 하나라도 있으면 출력이 0이 되는 논리 곱이다.
	![](../../../../image/Pasted%20image%2020240817191800.png)

#### OR 게이트
- 입력이 모두 0인 경우에만 출력이 0이고, 입력 중 1이 하나라도 있으면 출력은 1이 되는 논리 합이다.
	![](../../../../image/Pasted%20image%2020240817191838.png)

#### XOR 게이트 (eXclusive OR gate)
- 입력에 1이 홀수 개이면 출력이 1이고, 짝수 개이면 출력이 0이다.
- 2입력 XOR 게이트는 두 입력 중 하나가 1이면 출력이 1이고, 두 입력 모두 0이거나 1인 경우에 출력이 0이 되는 것이다.
	![](../../../../image/Pasted%20image%2020240817192000.png)

#### XNOR 게이트 (eXclusive NOR gate)
- 입력에 1이 짝수 개이면 출력이 1이고, 홀수 개이면 출력이 0이다.
- XOR 게이트에 NOT 게이트를 연결한 것과 출력이 같으므로 XOR 게이트와 반대다.
- 2입력 XNOR 게이트는 두 입력이 다르면 출력이 0이고, 두 입력이 같으면 출력이 1이라고 생각하면 쉽다.
	![](../../../../image/Pasted%20image%2020240817192216.png)

#### NAND 게이트
- 입력이 모두 1인 경우에만 출력이 0이고, 입력에 0이 하나라도 있는 경우는 모두 출력이 1이다.
- AND 게이트와 반대로 동작하며 NOT-AND의 의미로 NAND 게이트라고 한다.
	![](../../../../image/Pasted%20image%2020240817192306.png)

#### NOR 게이트
- 입력이 모두 0인 경우에만 출력이 1이고, 입력에 1이 하나라도 있는 경우는 모두 출력이 0이다.
- OR 게이트와 반대로 동작하며 NOT-OR의 의미로 NOR 게이트라고 한다.
	![](../../../../image/Pasted%20image%2020240817192358.png)

## 2. 유니버설 게이트

- NAND와 NOR 게이트만으로도 모든 회로를 만들 수 있으므로 이 둘을 특별히 유니버설 게이트(Universal Gate) 또는 범용 게이트라고 한다.
- 모든 논리를 NAND 또는 NOR로 만들 수 있음

#### NOT 게이트 구성
- A = 0이면 입력 2개에 모두 0이 입력되므로 출력 F = 1이 된다.
- A = 1이면 입력 2개에 모두 1이 입력되므로 출력 F = 0이 된다.
	![](../../../../image/Pasted%20image%2020240817192623.png)

#### AND 게이트 구성
- AND 게이트의 논리식 $F = AB$를 이중 부정하고 드모르간의 정리를 적용해 $F = AB =\overline{\overline{AB}}=\overline{\overline{A} + \overline{B}}$ 로 변형하여 논리 회로를 구성한다.
	![](../../../../image/Pasted%20image%2020240817192923.png)

#### OR 게이트 구성
- OR 게이트의 논리식 $F = A + B$를 이중 부정하고 드모르간의 정리를 적용해 $F = A + B = \overline{\overline{A + B}} = \overline{\overline{A}\overline{B}}$ 로 변형하여 논리 회로를 구성한다.
	![](../../../../image/Pasted%20image%2020240817193133.png)

#### XOR 게이트 구성
- 2입력 XOR 게이트의 논리식은 $F = \overline{A}B + A\overline{B}$ 로 두 입력이 모두 0이거나 1이면 출력이 0이 된다. 
- 이 논리식은 불 대수 법칙으로 다음과 같이 정리하여 논리 회로를 구성한다.
	![](../../../../image/Pasted%20image%2020240817193412.png)

## 3. 와이어드 로직

- 집적 회로(IC)에서는 대부분 NAND나 NOR 게이트 형태로 구성한다.
- 둘 이상의 NAND 또는 NOR 게이트의 출력을 연결해 특정 논리 함수를 수행하는 형태를 와이어드 로직(wired logic)이라고 한다.
	![](../../../../image/Pasted%20image%2020240817193518.png)

---
