<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:22:36.2236</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.09.16</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-0117077</applicationNumber><claimCount>21</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 패키지</inventionTitle><inventionTitleEng>SEMICONDUCTOR PACKAGE</inventionTitleEng><openDate>2024.03.25</openDate><openNumber>10-2024-0038358</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.09.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/11</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/09</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시 예에 따른 반도체 패키지는 상면에 리세스가 구비된 절연층; 및 상기 절연층의 상기 리세스에 배치된 전극부를 포함하고, 상기 절연층은 보강 부재를 포함하는 제1층; 및 상기 제1층 상에 구비되고, 보강 부재를 포함하지 않는 제2층을 포함하고, 상기 전극부의 적어도 일부는 상기 절연층의 상기 제2층과 수평 방향으로 중첩된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 상면에 리세스가 구비된 절연층; 및상기 절연층의 상기 리세스에 배치된 전극부를 포함하고,상기 절연층은보강 부재를 포함하는 제1층; 및상기 제1층 상에 구비되고, 보강 부재를 포함하지 않는 제2층을 포함하고,상기 전극부의 적어도 일부는 상기 절연층의 상기 제2층과 수평 방향으로 중첩되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 전극부는,상기 리세스 내에 배치된 전극 패턴; 및상기 전극 패턴 상에 배치된 도전 패드를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서,상기 전극 패턴은 구리를 포함하고,상기 도전 패드는 니켈을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>4. 제2항에 있어서,상기 도전 패드는,상기 전극 패턴 상에 배치된 제1 영역과,상기 제1 영역으로부터 상기 전극 패턴의 측면 및 상기 리세스의 내벽 사이로 연장되는 제2 영역을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서,상기 도전 패드의 상기 제2 영역은 상기 절연층의 상기 제1층, 상기 제2층, 및 상기 전극 패턴의 각각의 적어도 일부와 수평 방향으로 중첩되는,반도체 패키지. </claim></claimInfo><claimInfo><claim>6. 제2항에 있어서,상기 리세스는,상기 절연층의 상기 제1층에 구비된 제1 파트; 및상기 절연층의 상기 제2층에 구비되고 상기 제1 파트와 연결되는 제2 파트를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>7. 제6항에 있어서,상기 전극 패턴의 상면은 상기 절연층의 상기 제2층의 상면보다 낮게 위치하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>8. 제4항에 있어서,상기 전극 패턴의 측면은,상기 전극 패턴의 상면에 인접하고 상기 전극 패턴의 하면을 향하여 폭이 증가하는 제1 경사와,상기 전극 패턴의 하면에 인접하고 상기 제1 경사와 다른 경사를 가진 제2 경사를 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서,상기 전극 패턴의 측면의 상기 제2 경사는 상기 리세스의 내벽과 직접 접촉하고,상기 전극 패턴의 측면의 상기 제1 경사는 상기 리세스의 내벽과 이격된,반도체 패키지.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 전극 패턴의 상기 제1 경사는,상기 절연층의 상기 제1층과 수평 방향으로 중첩되는 제1 부분과,상기 절연층의 상기 제2층과 수평 방향으로 중첩되는 제2 부분을 포함하는, 반도체 패키지.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서,상기 도전 패드는,상기 전극 패턴의 상기 제1 경사의 상기 제1 및 제2 부분과 상기 리세스의 내벽 사이에 배치된,반도체 패키지.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서,상기 도전 패드는 상기 절연층의 상기 제2층 상으로 돌출되는 부분을 포함하고,상기 도전 패드의 상기 돌출된 부분의 적어도 일부는 상기 절연층의 상기 제2층의 상면과 접촉하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서,상기 보강 부재는 유기물의 레진 내에 구비된 필러이고, 상기 절연층의 상기 제2층은 상기 필러를 포함하지 않는 순수 레진층인,반도체 패키지.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서,상기 절연층의 상기 제2층의 상면에는 제1 표면 거칠기가 부여되고,상기 절연층의 상기 제1층과 상기 제2층 사이의 계면에는 상기 제1 표면 거칠기와 다른 제2 표면 거칠기가 부여된,반도체 패키지.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 계면에는 상기 절연층의 상기 제1층에 구비된 상기 필러의 입자 크기에 대응하는 상기 제2 표면 거칠기가 부여되는,반도체 패키지.</claim></claimInfo><claimInfo><claim>16. 제14항에 있어서,상기 제1 표면 거칠기는 0.2㎛ 내지 1.5㎛의 범위의 중심선 평균 표면 거칠기(Ra)인,반도체 패키지.</claim></claimInfo><claimInfo><claim>17. 제14항에 있어서,상기 리세스의 내벽은 제1 표면 거칠기보다 작은 제3 표면 거칠기를 가지는,반도체 패키지.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서,상기 제2층의 상면에서의 라인별 중심선 평균 표면 거칠기의 편차는,상기 제1층과 상기 제2층 사이의 계면에서의 라인별 중심선 평균 표면 거칠기의 편차보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>19. 제14항에 있어서,상기 절연층의 상기 제1층에는 서로 다른 입자 크기의 필러들이 구비되고,상기 제2층의 상면의 중심선 평균 표면 거칠기의 값은,상기 필러들의 입자 크기의 평균 값보다 작은,반도체 패키지.</claim></claimInfo><claimInfo><claim>20. 제2항 내지 제12항 중 어느 한 항에 있어서,상기 절연층은,상기 제1층 아래에 배치되고 상기 제2층에 대응하는 물질을 포함하는 제3층을 포함하고,상기 전극부는 상기 절연층의 상기 제3층 하에 배치된 하부 전극 패턴을 포함하는,반도체 패키지.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서,상기 하부 전극 패턴은,상기 제3층 하에 배치된 제1 금속층; 및상기 제1 금속층 하에 배치된 제2 금속층을 포함하고,상기 하부 전극 패턴의 상기 제1 금속층은,상기 절연층의 상기 제1층에 구비된 보강 부재와 접촉하지 않는,반도체 패키지.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 강서구...</address><code>119980002855</code><country>대한민국</country><engName>LG INNOTEK CO., LTD.</engName><name>엘지이노텍 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>KWON, NA KYUNG</engName><name>권나경</name></inventorInfo><inventorInfo><address>서울특별시 강서구...</address><code> </code><country> </country><engName>JUNG, WON SUK</engName><name>정원석</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 강남대로 *** 혜천빌딩 ***호(선영특허법률사무소)</address><code>919980006169</code><country>대한민국</country><engName>Haw, Yong Noke</engName><name>허용록</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2022.09.16</receiptDate><receiptNumber>1-1-2022-0974354-22</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.09.16</receiptDate><receiptNumber>1-1-2025-1061074-11</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020220117077.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93828d76dc18031350ce257627e30f9c0c3a7973e748728d1452e99d9f7eeac465b4d96fda2fa28c25439fbc7c9c55f722db4a8a2f66847868</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf176be0563a772f364f782d6322ce74ba1068aa77169544919ad872d939c24ce3ae80ca9ecaf0a7ff86f0af33e1536437bfd55c21d7fa3385</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>