<!DOCTYPE html>
<html lang="en">
<head>
  
    <title>Multicycle CPU :: Ther&#39;s Blog</title>
  
  <meta http-equiv="content-type" content="text/html; charset=utf-8">
<meta name="viewport" content="width=device-width, initial-scale=1.0">
<meta name="description" content="多周期CPU 多周期数据通路     R lw or sw beq J     IF PC&amp;lt;=PC&#43;4; IR &amp;lt;=MemInst[PC]; * * *   ID opcode&amp;lt;=IR[31:26]; A&amp;lt;=Reg[IR[25:21]]; B&amp;lt;=Reg[IR[20:16]]; ALUOut&amp;lt;=PC&#43;(signext(IR[15:0]&amp;laquo;2)) * * *   EX ALUOut &amp;lt;= A op B ALUOut&amp;lt;=A&#43;sign-ext(IR[15:0]) if (A=B)PC&amp;lt;=ALUOut PC &amp;lt;= {PC[31:28],IR[25:0],2’b00}   MEM Reg[IR[15:11]]&amp;lt;=ALUOut Lw:MDR&amp;lt;=MemData[ALUOut];Sw:MemData[ALUout] &amp;lt;=B     WB  Reg[IR[20:16]]&amp;lt;=MDR      重点控制信号的周期：
 IRWrite：在Instruction fench阶段被置为1，但在lw的Memory access阶段被置为0，因为在lw的Register writeback阶段，Instruction Register不能再更新，如果更新的话，会被读出的数据覆盖。 MemRead：在Instruction fench阶段被置为1（用于读取指令），在Instruction decode阶段为0，在lw的Memory access阶段被置为1。 MemWrite：默认0，在sw的Memory access阶段被置为1。 ALUSrc1：在Instruction fench阶段为00（PC），在Execution阶段根据实际情况修改。 ALUSrc2：在Instruction fench阶段为01（4），在Instruction decode阶段为11（imm&amp;laquo;2），在Execution阶段根据实际情况修改。 PCWrite：在Instruction fench阶段为1（PC&amp;lt;=PC&#43;4），在Instruction decode阶段为0，此后若执行跳转类指令则被置为1。 PCSource：默认为00（PC&amp;lt;=PC&#43;4），在Execution阶段视情况改变。 IorD：默认0（取指令），在Memory access阶段被置为1。 PCWriteCond：在beq的Execution阶段被置为1。 MemtoReg：默认00。 RegDst：默认00。 RegWrite：默认0，在jal和jalr以及Register writeback中被置为1。 ExtOp：在Instruction decode阶段被置为1，因为需要算跳转地址。 ALUOp：在Instruction fench和Instruction decode均为00，因为需要执行加法操作；R type被置为10，beq被置为01。  多周期异常和中断处理 异常指内部不可预知事件（溢出，同步），中断指外部不可预知事件（I/O，异步）。" />
<meta name="keywords" content="study" />
<meta name="robots" content="noodp" />
<link rel="canonical" href="https://ther-nullptr.github.io/posts/digital_logic_and_processors/multicycle_cpu/" />




<link rel="stylesheet" href="https://ther-nullptr.github.io/assets/style.css">

  <link rel="stylesheet" href="assets/%25!s%28%3cnil%3e%29.css">






<link rel="apple-touch-icon" href="https://ther-nullptr.github.io/img/apple-touch-icon-192x192.png">

  <link rel="shortcut icon" href="https://ther-nullptr.github.io/">



<meta name="twitter:card" content="summary" />



<meta property="og:locale" content="en" />
<meta property="og:type" content="article" />
<meta property="og:title" content="Multicycle CPU">
<meta property="og:description" content="多周期CPU 多周期数据通路     R lw or sw beq J     IF PC&amp;lt;=PC&#43;4; IR &amp;lt;=MemInst[PC]; * * *   ID opcode&amp;lt;=IR[31:26]; A&amp;lt;=Reg[IR[25:21]]; B&amp;lt;=Reg[IR[20:16]]; ALUOut&amp;lt;=PC&#43;(signext(IR[15:0]&amp;laquo;2)) * * *   EX ALUOut &amp;lt;= A op B ALUOut&amp;lt;=A&#43;sign-ext(IR[15:0]) if (A=B)PC&amp;lt;=ALUOut PC &amp;lt;= {PC[31:28],IR[25:0],2’b00}   MEM Reg[IR[15:11]]&amp;lt;=ALUOut Lw:MDR&amp;lt;=MemData[ALUOut];Sw:MemData[ALUout] &amp;lt;=B     WB  Reg[IR[20:16]]&amp;lt;=MDR      重点控制信号的周期：
 IRWrite：在Instruction fench阶段被置为1，但在lw的Memory access阶段被置为0，因为在lw的Register writeback阶段，Instruction Register不能再更新，如果更新的话，会被读出的数据覆盖。 MemRead：在Instruction fench阶段被置为1（用于读取指令），在Instruction decode阶段为0，在lw的Memory access阶段被置为1。 MemWrite：默认0，在sw的Memory access阶段被置为1。 ALUSrc1：在Instruction fench阶段为00（PC），在Execution阶段根据实际情况修改。 ALUSrc2：在Instruction fench阶段为01（4），在Instruction decode阶段为11（imm&amp;laquo;2），在Execution阶段根据实际情况修改。 PCWrite：在Instruction fench阶段为1（PC&amp;lt;=PC&#43;4），在Instruction decode阶段为0，此后若执行跳转类指令则被置为1。 PCSource：默认为00（PC&amp;lt;=PC&#43;4），在Execution阶段视情况改变。 IorD：默认0（取指令），在Memory access阶段被置为1。 PCWriteCond：在beq的Execution阶段被置为1。 MemtoReg：默认00。 RegDst：默认00。 RegWrite：默认0，在jal和jalr以及Register writeback中被置为1。 ExtOp：在Instruction decode阶段被置为1，因为需要算跳转地址。 ALUOp：在Instruction fench和Instruction decode均为00，因为需要执行加法操作；R type被置为10，beq被置为01。  多周期异常和中断处理 异常指内部不可预知事件（溢出，同步），中断指外部不可预知事件（I/O，异步）。" />
<meta property="og:url" content="https://ther-nullptr.github.io/posts/digital_logic_and_processors/multicycle_cpu/" />
<meta property="og:site_name" content="Ther&#39;s Blog" />

  
    <meta property="og:image" content="https://ther-nullptr.github.io/">
  

<meta property="og:image:width" content="2048">
<meta property="og:image:height" content="1024">

  <meta property="article:section" content="study" />


  <meta property="article:published_time" content="2022-06-04 11:43:15 &#43;0800 CST" />












</head>
<body class="">


<div class="container headings--one-size">

  <header class="header">
  <div class="header__inner">
    <div class="header__logo">
      <a href="https://ther-nullptr.github.io/">
  <div class="logo">
    Terminal
  </div>
</a>

    </div>
    
      <div class="menu-trigger">menu</div>
    
  </div>
  
    <nav class="menu">
  <ul class="menu__inner menu__inner--desktop">
    
      
        
          <li><a href="/posts/">Home</a></li>
        
      
        
          <li><a href="/about/">About</a></li>
        
      
        
          <li><a href="/archives/">Archives</a></li>
        
      
        
          <li><a href="/search/">Search</a></li>
        
      
        
          <li><a href="/links/">Links</a></li>
        
      
    

    
  </ul>

  <ul class="menu__inner menu__inner--mobile">
    
      
        <li><a href="/posts/">Home</a></li>
      
    
      
        <li><a href="/about/">About</a></li>
      
    
      
        <li><a href="/archives/">Archives</a></li>
      
    
      
        <li><a href="/search/">Search</a></li>
      
    
      
        <li><a href="/links/">Links</a></li>
      
    
    
  </ul>
</nav>

  
</header>


  <div class="content">
    
<div class="post">
  <h1 class="post-title">
    <a href="https://ther-nullptr.github.io/posts/digital_logic_and_processors/multicycle_cpu/">Multicycle CPU</a></h1>
  <div class="post-meta">
    
      <span class="post-date">
        2022-06-04
        
      </span>
    
    
    
  </div>

  
  <span class="post-tags">
    
    #<a href="https://ther-nullptr.github.io/tags/digital-logic-and-processors/">digital logic and processors</a>&nbsp;
    
  </span>
  
  


  

  <div class="post-content"><div>
        <h1 id="多周期cpu">多周期CPU<a href="#多周期cpu" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h1>
<h2 id="多周期数据通路">多周期数据通路<a href="#多周期数据通路" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h2>
<table>
<thead>
<tr>
<th></th>
<th>R</th>
<th>lw or sw</th>
<th>beq</th>
<th>J</th>
</tr>
</thead>
<tbody>
<tr>
<td>IF</td>
<td>PC&lt;=PC+4; IR &lt;=MemInst[PC];</td>
<td>*</td>
<td>*</td>
<td>*</td>
</tr>
<tr>
<td>ID</td>
<td>opcode&lt;=IR[31:26]; A&lt;=Reg[IR[25:21]]; B&lt;=Reg[IR[20:16]]; ALUOut&lt;=PC+(signext(IR[15:0]&laquo;2))</td>
<td>*</td>
<td>*</td>
<td>*</td>
</tr>
<tr>
<td>EX</td>
<td>ALUOut &lt;= A op B</td>
<td>ALUOut&lt;=A+sign-ext(IR[15:0])</td>
<td>if (A=B)PC&lt;=ALUOut</td>
<td>PC &lt;= {PC[31:28],IR[25:0],2’b00}</td>
</tr>
<tr>
<td>MEM</td>
<td>Reg[IR[15:11]]&lt;=ALUOut</td>
<td>Lw:MDR&lt;=MemData[ALUOut];<!-- raw HTML omitted -->Sw:MemData[ALUout] &lt;=B</td>
<td></td>
<td></td>
</tr>
<tr>
<td>WB</td>
<td></td>
<td>Reg[IR[20:16]]&lt;=MDR</td>
<td></td>
<td></td>
</tr>
</tbody>
</table>
<p>重点控制信号的周期：</p>
<ul>
<li><strong>IRWrite</strong>：在Instruction fench阶段被置为1，<strong>但在lw的Memory access</strong>阶段被置为0，因为在lw的Register writeback阶段，Instruction Register不能再更新，如果更新的话，会被读出的数据覆盖。</li>
<li><strong>MemRead</strong>：在Instruction fench阶段被置为1（用于读取指令），在Instruction decode阶段为0，在lw的Memory access阶段被置为1。</li>
<li><strong>MemWrite</strong>：默认0，在sw的Memory access阶段被置为1。</li>
<li><strong>ALUSrc1</strong>：在Instruction fench阶段为00（PC），在Execution阶段根据实际情况修改。</li>
<li><strong>ALUSrc2</strong>：在Instruction fench阶段为01（4），在Instruction decode阶段为11（imm&laquo;2），在Execution阶段根据实际情况修改。</li>
<li><strong>PCWrite</strong>：在Instruction fench阶段为1（PC&lt;=PC+4），在Instruction decode阶段为0，此后若执行跳转类指令则被置为1。</li>
<li><strong>PCSource</strong>：默认为00（PC&lt;=PC+4），在Execution阶段视情况改变。</li>
<li><strong>IorD</strong>：默认0（取指令），在Memory access阶段被置为1。</li>
<li><strong>PCWriteCond</strong>：在beq的Execution阶段被置为1。</li>
<li><strong>MemtoReg</strong>：默认00。</li>
<li><strong>RegDst</strong>：默认00。</li>
<li><strong>RegWrite</strong>：默认0，在jal和jalr以及Register writeback中被置为1。</li>
<li><strong>ExtOp</strong>：在Instruction decode阶段被置为1，因为需要算跳转地址。</li>
<li><strong>ALUOp</strong>：在Instruction fench和Instruction decode均为00，因为需要执行加法操作；R type被置为10，beq被置为01。</li>
</ul>
<h2 id="多周期异常和中断处理">多周期异常和中断处理<a href="#多周期异常和中断处理" class="hanchor" ariaLabel="Anchor">&#8983;</a> </h2>
<p>异常指内部不可预知事件（溢出，同步），中断指外部不可预知事件（I/O，异步）。</p>
<p>简单起见，假设我们需要处理两种异常：1)未定义指令的执行 2)算术溢出，异常处理程序的入口为0x80000180。</p>
<p>我们需要添加2个寄存器：</p>
<ul>
<li><strong>EPC Register</strong>：保存受影响的指令的地址。注意写入EPC的地址应该为PC-4。</li>
<li><strong>Cause Register</strong>：记录产生异常事件原因。此处0为未定义指令，1为算术溢出。</li>
</ul>
<p>4个控制信号：</p>
<ul>
<li><strong>EPCWrite</strong>：EPC写入使能，在触发异常/中断时被置为1。</li>
<li><strong>CauseWrite</strong>：Cause写入使能。</li>
<li><strong>PCSource</strong>：增加0x80000180。</li>
<li><strong>IntCause</strong>：异常原因选择信号。</li>
</ul>
<p>异常处理的步骤大致如下：</p>
<ol>
<li>
<p>异常检测。通过检测 ALU 的溢出信号，判断是否发生溢出异常。</p>
</li>
<li>
<p>保存现场。在异常程序计数器（Exception Program Counter，EPC）中保存出错的指令地址。</p>
</li>
<li>
<p>跳转到异常处理程序。通过修改程序计数器（PC）的值，使得处理器进入异常处理程序。</p>
</li>
<li>
<p>异常/中断处理程序采取操作，比如可以执行对溢出情况实现定义的一些操作，或者终止程序运行并报告。在异常处理完成后，异常处理程序可以选择终止程序，也可以根据 EPC 存储的指令地址恢复并继续执行程序。</p>
</li>
</ol>

      </div></div>

  

  
  

  
</div>

  </div>

  
    <footer class="footer">
  <div class="footer__inner">
    
      <div class="copyright">
        <span>© 2022 Powered by <a href="http://gohugo.io">Hugo</a></span>
    
        <span>:: Theme made by <a href="https://twitter.com/panr">panr</a></span>
      </div>
  </div>
</footer>

<script src="https://ther-nullptr.github.io/assets/main.js"></script>
<script src="https://ther-nullptr.github.io/assets/prism.js"></script>







  
</div>

</body>
</html>
