proc main(int16 VEC_ymm10_0_12, int16 VEC_ymm10_1_12, int16 VEC_ymm10_10_12, int16 VEC_ymm10_11_12, int16 VEC_ymm10_12_12, int16 VEC_ymm10_13_12, int16 VEC_ymm10_14_12, int16 VEC_ymm10_15_12, int16 VEC_ymm10_2_12, int16 VEC_ymm10_3_12, int16 VEC_ymm10_4_12, int16 VEC_ymm10_5_12, int16 VEC_ymm10_6_12, int16 VEC_ymm10_7_12, int16 VEC_ymm10_8_12, int16 VEC_ymm10_9_12, int16 VEC_ymm11_0_12, int16 VEC_ymm11_1_12, int16 VEC_ymm11_10_12, int16 VEC_ymm11_11_12, int16 VEC_ymm11_12_12, int16 VEC_ymm11_13_12, int16 VEC_ymm11_14_12, int16 VEC_ymm11_15_12, int16 VEC_ymm11_2_12, int16 VEC_ymm11_3_12, int16 VEC_ymm11_4_12, int16 VEC_ymm11_5_12, int16 VEC_ymm11_6_12, int16 VEC_ymm11_7_12, int16 VEC_ymm11_8_12, int16 VEC_ymm11_9_12, int16 VEC_ymm3_0_7, int16 VEC_ymm3_1_7, int16 VEC_ymm3_10_7, int16 VEC_ymm3_11_7, int16 VEC_ymm3_12_7, int16 VEC_ymm3_13_7, int16 VEC_ymm3_14_7, int16 VEC_ymm3_15_7, int16 VEC_ymm3_2_7, int16 VEC_ymm3_3_7, int16 VEC_ymm3_4_7, int16 VEC_ymm3_5_7, int16 VEC_ymm3_6_7, int16 VEC_ymm3_7_7, int16 VEC_ymm3_8_7, int16 VEC_ymm3_9_7, int16 VEC_ymm4_0_9, int16 VEC_ymm4_1_9, int16 VEC_ymm4_10_9, int16 VEC_ymm4_11_9, int16 VEC_ymm4_12_9, int16 VEC_ymm4_13_9, int16 VEC_ymm4_14_9, int16 VEC_ymm4_15_9, int16 VEC_ymm4_2_9, int16 VEC_ymm4_3_9, int16 VEC_ymm4_4_9, int16 VEC_ymm4_5_9, int16 VEC_ymm4_6_9, int16 VEC_ymm4_7_9, int16 VEC_ymm4_8_9, int16 VEC_ymm4_9_9, int16 VEC_ymm5_0_9, int16 VEC_ymm5_1_9, int16 VEC_ymm5_10_9, int16 VEC_ymm5_11_9, int16 VEC_ymm5_12_9, int16 VEC_ymm5_13_9, int16 VEC_ymm5_14_9, int16 VEC_ymm5_15_9, int16 VEC_ymm5_2_9, int16 VEC_ymm5_3_9, int16 VEC_ymm5_4_9, int16 VEC_ymm5_5_9, int16 VEC_ymm5_6_9, int16 VEC_ymm5_7_9, int16 VEC_ymm5_8_9, int16 VEC_ymm5_9_9, int16 VEC_ymm6_0_9, int16 VEC_ymm6_1_9, int16 VEC_ymm6_10_9, int16 VEC_ymm6_11_9, int16 VEC_ymm6_12_9, int16 VEC_ymm6_13_9, int16 VEC_ymm6_14_9, int16 VEC_ymm6_15_9, int16 VEC_ymm6_2_9, int16 VEC_ymm6_3_9, int16 VEC_ymm6_4_9, int16 VEC_ymm6_5_9, int16 VEC_ymm6_6_9, int16 VEC_ymm6_7_9, int16 VEC_ymm6_8_9, int16 VEC_ymm6_9_9, int16 VEC_ymm8_0_12, int16 VEC_ymm8_1_12, int16 VEC_ymm8_10_12, int16 VEC_ymm8_11_12, int16 VEC_ymm8_12_12, int16 VEC_ymm8_13_12, int16 VEC_ymm8_14_12, int16 VEC_ymm8_15_12, int16 VEC_ymm8_2_12, int16 VEC_ymm8_3_12, int16 VEC_ymm8_4_12, int16 VEC_ymm8_5_12, int16 VEC_ymm8_6_12, int16 VEC_ymm8_7_12, int16 VEC_ymm8_8_12, int16 VEC_ymm8_9_12, int16 VEC_ymm9_0_12, int16 VEC_ymm9_1_12, int16 VEC_ymm9_10_12, int16 VEC_ymm9_11_12, int16 VEC_ymm9_12_12, int16 VEC_ymm9_13_12, int16 VEC_ymm9_14_12, int16 VEC_ymm9_15_12, int16 VEC_ymm9_2_12, int16 VEC_ymm9_3_12, int16 VEC_ymm9_4_12, int16 VEC_ymm9_5_12, int16 VEC_ymm9_6_12, int16 VEC_ymm9_7_12, int16 VEC_ymm9_8_12, int16 VEC_ymm9_9_12, uint1 inp_poly_0, int16 x_0) =
{ inp_poly_0 * inp_poly_0 = VEC_ymm3_0_7 + VEC_ymm3_1_7 * x_0 + VEC_ymm3_2_7 * x_0 ** 2 + VEC_ymm3_3_7 * x_0 ** 3 + VEC_ymm3_4_7 * x_0 ** 4 + VEC_ymm3_5_7 * x_0 ** 5 + VEC_ymm3_6_7 * x_0 ** 6 + VEC_ymm3_7_7 * x_0 ** 7 + VEC_ymm3_8_7 * x_0 ** 8 + VEC_ymm3_9_7 * x_0 ** 9 + VEC_ymm3_10_7 * x_0 ** 10 + VEC_ymm3_11_7 * x_0 ** 11 + VEC_ymm3_12_7 * x_0 ** 12 + VEC_ymm3_13_7 * x_0 ** 13 + VEC_ymm3_14_7 * x_0 ** 14 + VEC_ymm3_15_7 * x_0 ** 15 + VEC_ymm4_0_9 * x_0 ** 16 + VEC_ymm4_1_9 * x_0 ** 17 + VEC_ymm4_2_9 * x_0 ** 18 + VEC_ymm4_3_9 * x_0 ** 19 + VEC_ymm4_4_9 * x_0 ** 20 + VEC_ymm4_5_9 * x_0 ** 21 + VEC_ymm4_6_9 * x_0 ** 22 + VEC_ymm4_7_9 * x_0 ** 23 + VEC_ymm4_8_9 * x_0 ** 24 + VEC_ymm4_9_9 * x_0 ** 25 + VEC_ymm4_10_9 * x_0 ** 26 + VEC_ymm4_11_9 * x_0 ** 27 + VEC_ymm4_12_9 * x_0 ** 28 + VEC_ymm4_13_9 * x_0 ** 29 + VEC_ymm4_14_9 * x_0 ** 30 + VEC_ymm4_15_9 * x_0 ** 31 + VEC_ymm5_0_9 * x_0 ** 32 + VEC_ymm5_1_9 * x_0 ** 33 + VEC_ymm5_2_9 * x_0 ** 34 + VEC_ymm5_3_9 * x_0 ** 35 + VEC_ymm5_4_9 * x_0 ** 36 + VEC_ymm5_5_9 * x_0 ** 37 + VEC_ymm5_6_9 * x_0 ** 38 + VEC_ymm5_7_9 * x_0 ** 39 + VEC_ymm5_8_9 * x_0 ** 40 + VEC_ymm5_9_9 * x_0 ** 41 + VEC_ymm5_10_9 * x_0 ** 42 + VEC_ymm5_11_9 * x_0 ** 43 + VEC_ymm5_12_9 * x_0 ** 44 + VEC_ymm5_13_9 * x_0 ** 45 + VEC_ymm5_14_9 * x_0 ** 46 + VEC_ymm5_15_9 * x_0 ** 47 + VEC_ymm6_0_9 * x_0 ** 48 + VEC_ymm6_1_9 * x_0 ** 49 + VEC_ymm6_2_9 * x_0 ** 50 + VEC_ymm6_3_9 * x_0 ** 51 + VEC_ymm6_4_9 * x_0 ** 52 + VEC_ymm6_5_9 * x_0 ** 53 + VEC_ymm6_6_9 * x_0 ** 54 + VEC_ymm6_7_9 * x_0 ** 55 + VEC_ymm6_8_9 * x_0 ** 56 + VEC_ymm6_9_9 * x_0 ** 57 + VEC_ymm6_10_9 * x_0 ** 58 + VEC_ymm6_11_9 * x_0 ** 59 + VEC_ymm6_12_9 * x_0 ** 60 + VEC_ymm6_13_9 * x_0 ** 61 + VEC_ymm6_14_9 * x_0 ** 62 + VEC_ymm6_15_9 * x_0 ** 63 (mod [7681, x_0 ** 64 - 1213]) /\ inp_poly_0 * inp_poly_0 = VEC_ymm8_0_12 + VEC_ymm8_1_12 * x_0 + VEC_ymm8_2_12 * x_0 ** 2 + VEC_ymm8_3_12 * x_0 ** 3 + VEC_ymm8_4_12 * x_0 ** 4 + VEC_ymm8_5_12 * x_0 ** 5 + VEC_ymm8_6_12 * x_0 ** 6 + VEC_ymm8_7_12 * x_0 ** 7 + VEC_ymm8_8_12 * x_0 ** 8 + VEC_ymm8_9_12 * x_0 ** 9 + VEC_ymm8_10_12 * x_0 ** 10 + VEC_ymm8_11_12 * x_0 ** 11 + VEC_ymm8_12_12 * x_0 ** 12 + VEC_ymm8_13_12 * x_0 ** 13 + VEC_ymm8_14_12 * x_0 ** 14 + VEC_ymm8_15_12 * x_0 ** 15 + VEC_ymm9_0_12 * x_0 ** 16 + VEC_ymm9_1_12 * x_0 ** 17 + VEC_ymm9_2_12 * x_0 ** 18 + VEC_ymm9_3_12 * x_0 ** 19 + VEC_ymm9_4_12 * x_0 ** 20 + VEC_ymm9_5_12 * x_0 ** 21 + VEC_ymm9_6_12 * x_0 ** 22 + VEC_ymm9_7_12 * x_0 ** 23 + VEC_ymm9_8_12 * x_0 ** 24 + VEC_ymm9_9_12 * x_0 ** 25 + VEC_ymm9_10_12 * x_0 ** 26 + VEC_ymm9_11_12 * x_0 ** 27 + VEC_ymm9_12_12 * x_0 ** 28 + VEC_ymm9_13_12 * x_0 ** 29 + VEC_ymm9_14_12 * x_0 ** 30 + VEC_ymm9_15_12 * x_0 ** 31 + VEC_ymm10_0_12 * x_0 ** 32 + VEC_ymm10_1_12 * x_0 ** 33 + VEC_ymm10_2_12 * x_0 ** 34 + VEC_ymm10_3_12 * x_0 ** 35 + VEC_ymm10_4_12 * x_0 ** 36 + VEC_ymm10_5_12 * x_0 ** 37 + VEC_ymm10_6_12 * x_0 ** 38 + VEC_ymm10_7_12 * x_0 ** 39 + VEC_ymm10_8_12 * x_0 ** 40 + VEC_ymm10_9_12 * x_0 ** 41 + VEC_ymm10_10_12 * x_0 ** 42 + VEC_ymm10_11_12 * x_0 ** 43 + VEC_ymm10_12_12 * x_0 ** 44 + VEC_ymm10_13_12 * x_0 ** 45 + VEC_ymm10_14_12 * x_0 ** 46 + VEC_ymm10_15_12 * x_0 ** 47 + VEC_ymm11_0_12 * x_0 ** 48 + VEC_ymm11_1_12 * x_0 ** 49 + VEC_ymm11_2_12 * x_0 ** 50 + VEC_ymm11_3_12 * x_0 ** 51 + VEC_ymm11_4_12 * x_0 ** 52 + VEC_ymm11_5_12 * x_0 ** 53 + VEC_ymm11_6_12 * x_0 ** 54 + VEC_ymm11_7_12 * x_0 ** 55 + VEC_ymm11_8_12 * x_0 ** 56 + VEC_ymm11_9_12 * x_0 ** 57 + VEC_ymm11_10_12 * x_0 ** 58 + VEC_ymm11_11_12 * x_0 ** 59 + VEC_ymm11_12_12 * x_0 ** 60 + VEC_ymm11_13_12 * x_0 ** 61 + VEC_ymm11_14_12 * x_0 ** 62 + VEC_ymm11_15_12 * x_0 ** 63 (mod [7681, x_0 ** 64 - (-1213)]) && and [(-12312)@16 <s VEC_ymm3_0_7, VEC_ymm3_0_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_1_7, VEC_ymm3_1_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_2_7, VEC_ymm3_2_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_3_7, VEC_ymm3_3_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_4_7, VEC_ymm3_4_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_5_7, VEC_ymm3_5_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_6_7, VEC_ymm3_6_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_7_7, VEC_ymm3_7_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_8_7, VEC_ymm3_8_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_9_7, VEC_ymm3_9_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_10_7, VEC_ymm3_10_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_11_7, VEC_ymm3_11_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_12_7, VEC_ymm3_12_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_13_7, VEC_ymm3_13_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_14_7, VEC_ymm3_14_7 <s 12312@16, (-12312)@16 <s VEC_ymm3_15_7, VEC_ymm3_15_7 <s 12312@16, (-12312)@16 <s VEC_ymm4_0_9, VEC_ymm4_0_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_1_9, VEC_ymm4_1_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_2_9, VEC_ymm4_2_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_3_9, VEC_ymm4_3_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_4_9, VEC_ymm4_4_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_5_9, VEC_ymm4_5_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_6_9, VEC_ymm4_6_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_7_9, VEC_ymm4_7_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_8_9, VEC_ymm4_8_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_9_9, VEC_ymm4_9_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_10_9, VEC_ymm4_10_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_11_9, VEC_ymm4_11_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_12_9, VEC_ymm4_12_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_13_9, VEC_ymm4_13_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_14_9, VEC_ymm4_14_9 <s 12312@16, (-12312)@16 <s VEC_ymm4_15_9, VEC_ymm4_15_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_0_9, VEC_ymm5_0_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_1_9, VEC_ymm5_1_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_2_9, VEC_ymm5_2_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_3_9, VEC_ymm5_3_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_4_9, VEC_ymm5_4_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_5_9, VEC_ymm5_5_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_6_9, VEC_ymm5_6_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_7_9, VEC_ymm5_7_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_8_9, VEC_ymm5_8_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_9_9, VEC_ymm5_9_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_10_9, VEC_ymm5_10_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_11_9, VEC_ymm5_11_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_12_9, VEC_ymm5_12_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_13_9, VEC_ymm5_13_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_14_9, VEC_ymm5_14_9 <s 12312@16, (-12312)@16 <s VEC_ymm5_15_9, VEC_ymm5_15_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_0_9, VEC_ymm6_0_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_1_9, VEC_ymm6_1_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_2_9, VEC_ymm6_2_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_3_9, VEC_ymm6_3_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_4_9, VEC_ymm6_4_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_5_9, VEC_ymm6_5_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_6_9, VEC_ymm6_6_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_7_9, VEC_ymm6_7_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_8_9, VEC_ymm6_8_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_9_9, VEC_ymm6_9_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_10_9, VEC_ymm6_10_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_11_9, VEC_ymm6_11_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_12_9, VEC_ymm6_12_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_13_9, VEC_ymm6_13_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_14_9, VEC_ymm6_14_9 <s 12312@16, (-12312)@16 <s VEC_ymm6_15_9, VEC_ymm6_15_9 <s 12312@16, (-12312)@16 <s VEC_ymm8_0_12, VEC_ymm8_0_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_1_12, VEC_ymm8_1_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_2_12, VEC_ymm8_2_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_3_12, VEC_ymm8_3_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_4_12, VEC_ymm8_4_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_5_12, VEC_ymm8_5_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_6_12, VEC_ymm8_6_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_7_12, VEC_ymm8_7_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_8_12, VEC_ymm8_8_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_9_12, VEC_ymm8_9_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_10_12, VEC_ymm8_10_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_11_12, VEC_ymm8_11_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_12_12, VEC_ymm8_12_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_13_12, VEC_ymm8_13_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_14_12, VEC_ymm8_14_12 <s 12312@16, (-12312)@16 <s VEC_ymm8_15_12, VEC_ymm8_15_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_0_12, VEC_ymm9_0_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_1_12, VEC_ymm9_1_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_2_12, VEC_ymm9_2_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_3_12, VEC_ymm9_3_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_4_12, VEC_ymm9_4_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_5_12, VEC_ymm9_5_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_6_12, VEC_ymm9_6_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_7_12, VEC_ymm9_7_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_8_12, VEC_ymm9_8_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_9_12, VEC_ymm9_9_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_10_12, VEC_ymm9_10_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_11_12, VEC_ymm9_11_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_12_12, VEC_ymm9_12_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_13_12, VEC_ymm9_13_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_14_12, VEC_ymm9_14_12 <s 12312@16, (-12312)@16 <s VEC_ymm9_15_12, VEC_ymm9_15_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_0_12, VEC_ymm10_0_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_1_12, VEC_ymm10_1_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_2_12, VEC_ymm10_2_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_3_12, VEC_ymm10_3_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_4_12, VEC_ymm10_4_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_5_12, VEC_ymm10_5_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_6_12, VEC_ymm10_6_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_7_12, VEC_ymm10_7_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_8_12, VEC_ymm10_8_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_9_12, VEC_ymm10_9_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_10_12, VEC_ymm10_10_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_11_12, VEC_ymm10_11_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_12_12, VEC_ymm10_12_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_13_12, VEC_ymm10_13_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_14_12, VEC_ymm10_14_12 <s 12312@16, (-12312)@16 <s VEC_ymm10_15_12, VEC_ymm10_15_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_0_12, VEC_ymm11_0_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_1_12, VEC_ymm11_1_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_2_12, VEC_ymm11_2_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_3_12, VEC_ymm11_3_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_4_12, VEC_ymm11_4_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_5_12, VEC_ymm11_5_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_6_12, VEC_ymm11_6_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_7_12, VEC_ymm11_7_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_8_12, VEC_ymm11_8_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_9_12, VEC_ymm11_9_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_10_12, VEC_ymm11_10_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_11_12, VEC_ymm11_11_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_12_12, VEC_ymm11_12_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_13_12, VEC_ymm11_13_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_14_12, VEC_ymm11_14_12 <s 12312@16, (-12312)@16 <s VEC_ymm11_15_12, VEC_ymm11_15_12 <s 12312@16] }
mull VEC_mulHymm7_0_1 VEC_mulL_0_13 4496@int16 VEC_ymm5_0_9;
mull VEC_mulHymm7_1_1 VEC_mulL_1_13 4496@int16 VEC_ymm5_1_9;
mull VEC_mulHymm7_2_1 VEC_mulL_2_13 4496@int16 VEC_ymm5_2_9;
mull VEC_mulHymm7_3_1 VEC_mulL_3_13 4496@int16 VEC_ymm5_3_9;
mull VEC_mulHymm7_4_1 VEC_mulL_4_13 4496@int16 VEC_ymm5_4_9;
mull VEC_mulHymm7_5_1 VEC_mulL_5_13 4496@int16 VEC_ymm5_5_9;
mull VEC_mulHymm7_6_1 VEC_mulL_6_13 4496@int16 VEC_ymm5_6_9;
mull VEC_mulHymm7_7_1 VEC_mulL_7_13 4496@int16 VEC_ymm5_7_9;
mull VEC_mulHymm7_8_1 VEC_mulL_8_13 (-7244)@int16 VEC_ymm10_0_12;
mull VEC_mulHymm7_9_1 VEC_mulL_9_13 (-7244)@int16 VEC_ymm10_1_12;
mull VEC_mulHymm7_10_1 VEC_mulL_10_13 (-7244)@int16 VEC_ymm10_2_12;
mull VEC_mulHymm7_11_1 VEC_mulL_11_13 (-7244)@int16 VEC_ymm10_3_12;
mull VEC_mulHymm7_12_1 VEC_mulL_12_13 (-7244)@int16 VEC_ymm10_4_12;
mull VEC_mulHymm7_13_1 VEC_mulL_13_13 (-7244)@int16 VEC_ymm10_5_12;
mull VEC_mulHymm7_14_1 VEC_mulL_14_13 (-7244)@int16 VEC_ymm10_6_12;
mull VEC_mulHymm7_15_1 VEC_mulL_15_13 (-7244)@int16 VEC_ymm10_7_12;
cast VEC_ymm12_0_7@int16 VEC_mulL_0_13;
cast VEC_ymm12_1_7@int16 VEC_mulL_1_13;
cast VEC_ymm12_2_7@int16 VEC_mulL_2_13;
cast VEC_ymm12_3_7@int16 VEC_mulL_3_13;
cast VEC_ymm12_4_7@int16 VEC_mulL_4_13;
cast VEC_ymm12_5_7@int16 VEC_mulL_5_13;
cast VEC_ymm12_6_7@int16 VEC_mulL_6_13;
cast VEC_ymm12_7_7@int16 VEC_mulL_7_13;
cast VEC_ymm12_8_7@int16 VEC_mulL_8_13;
cast VEC_ymm12_9_7@int16 VEC_mulL_9_13;
cast VEC_ymm12_10_7@int16 VEC_mulL_10_13;
cast VEC_ymm12_11_7@int16 VEC_mulL_11_13;
cast VEC_ymm12_12_7@int16 VEC_mulL_12_13;
cast VEC_ymm12_13_7@int16 VEC_mulL_13_13;
cast VEC_ymm12_14_7@int16 VEC_mulL_14_13;
cast VEC_ymm12_15_7@int16 VEC_mulL_15_13;
mull VEC_mulHymm10_0_4 VEC_mulL_0_14 4496@int16 VEC_ymm5_8_9;
mull VEC_mulHymm10_1_4 VEC_mulL_1_14 4496@int16 VEC_ymm5_9_9;
mull VEC_mulHymm10_2_4 VEC_mulL_2_14 4496@int16 VEC_ymm5_10_9;
mull VEC_mulHymm10_3_4 VEC_mulL_3_14 4496@int16 VEC_ymm5_11_9;
mull VEC_mulHymm10_4_4 VEC_mulL_4_14 4496@int16 VEC_ymm5_12_9;
mull VEC_mulHymm10_5_4 VEC_mulL_5_14 4496@int16 VEC_ymm5_13_9;
mull VEC_mulHymm10_6_4 VEC_mulL_6_14 4496@int16 VEC_ymm5_14_9;
mull VEC_mulHymm10_7_4 VEC_mulL_7_14 4496@int16 VEC_ymm5_15_9;
mull VEC_mulHymm10_8_4 VEC_mulL_8_14 (-7244)@int16 VEC_ymm10_8_12;
mull VEC_mulHymm10_9_4 VEC_mulL_9_14 (-7244)@int16 VEC_ymm10_9_12;
mull VEC_mulHymm10_10_4 VEC_mulL_10_14 (-7244)@int16 VEC_ymm10_10_12;
mull VEC_mulHymm10_11_4 VEC_mulL_11_14 (-7244)@int16 VEC_ymm10_11_12;
mull VEC_mulHymm10_12_4 VEC_mulL_12_14 (-7244)@int16 VEC_ymm10_12_12;
mull VEC_mulHymm10_13_4 VEC_mulL_13_14 (-7244)@int16 VEC_ymm10_13_12;
mull VEC_mulHymm10_14_4 VEC_mulL_14_14 (-7244)@int16 VEC_ymm10_14_12;
mull VEC_mulHymm10_15_4 VEC_mulL_15_14 (-7244)@int16 VEC_ymm10_15_12;
cast VEC_ymm13_0_7@int16 VEC_mulL_0_14;
cast VEC_ymm13_1_7@int16 VEC_mulL_1_14;
cast VEC_ymm13_2_7@int16 VEC_mulL_2_14;
cast VEC_ymm13_3_7@int16 VEC_mulL_3_14;
cast VEC_ymm13_4_7@int16 VEC_mulL_4_14;
cast VEC_ymm13_5_7@int16 VEC_mulL_5_14;
cast VEC_ymm13_6_7@int16 VEC_mulL_6_14;
cast VEC_ymm13_7_7@int16 VEC_mulL_7_14;
cast VEC_ymm13_8_7@int16 VEC_mulL_8_14;
cast VEC_ymm13_9_7@int16 VEC_mulL_9_14;
cast VEC_ymm13_10_7@int16 VEC_mulL_10_14;
cast VEC_ymm13_11_7@int16 VEC_mulL_11_14;
cast VEC_ymm13_12_7@int16 VEC_mulL_12_14;
cast VEC_ymm13_13_7@int16 VEC_mulL_13_14;
cast VEC_ymm13_14_7@int16 VEC_mulL_14_14;
cast VEC_ymm13_15_7@int16 VEC_mulL_15_14;
mull VEC_mulHymm5_0_1 VEC_mulL_0_15 4496@int16 VEC_ymm6_0_9;
mull VEC_mulHymm5_1_1 VEC_mulL_1_15 4496@int16 VEC_ymm6_1_9;
mull VEC_mulHymm5_2_1 VEC_mulL_2_15 4496@int16 VEC_ymm6_2_9;
mull VEC_mulHymm5_3_1 VEC_mulL_3_15 4496@int16 VEC_ymm6_3_9;
mull VEC_mulHymm5_4_1 VEC_mulL_4_15 4496@int16 VEC_ymm6_4_9;
mull VEC_mulHymm5_5_1 VEC_mulL_5_15 4496@int16 VEC_ymm6_5_9;
mull VEC_mulHymm5_6_1 VEC_mulL_6_15 4496@int16 VEC_ymm6_6_9;
mull VEC_mulHymm5_7_1 VEC_mulL_7_15 4496@int16 VEC_ymm6_7_9;
mull VEC_mulHymm5_8_1 VEC_mulL_8_15 (-7244)@int16 VEC_ymm11_0_12;
mull VEC_mulHymm5_9_1 VEC_mulL_9_15 (-7244)@int16 VEC_ymm11_1_12;
mull VEC_mulHymm5_10_1 VEC_mulL_10_15 (-7244)@int16 VEC_ymm11_2_12;
mull VEC_mulHymm5_11_1 VEC_mulL_11_15 (-7244)@int16 VEC_ymm11_3_12;
mull VEC_mulHymm5_12_1 VEC_mulL_12_15 (-7244)@int16 VEC_ymm11_4_12;
mull VEC_mulHymm5_13_1 VEC_mulL_13_15 (-7244)@int16 VEC_ymm11_5_12;
mull VEC_mulHymm5_14_1 VEC_mulL_14_15 (-7244)@int16 VEC_ymm11_6_12;
mull VEC_mulHymm5_15_1 VEC_mulL_15_15 (-7244)@int16 VEC_ymm11_7_12;
cast VEC_ymm14_0_7@int16 VEC_mulL_0_15;
cast VEC_ymm14_1_7@int16 VEC_mulL_1_15;
cast VEC_ymm14_2_7@int16 VEC_mulL_2_15;
cast VEC_ymm14_3_7@int16 VEC_mulL_3_15;
cast VEC_ymm14_4_7@int16 VEC_mulL_4_15;
cast VEC_ymm14_5_7@int16 VEC_mulL_5_15;
cast VEC_ymm14_6_7@int16 VEC_mulL_6_15;
cast VEC_ymm14_7_7@int16 VEC_mulL_7_15;
cast VEC_ymm14_8_7@int16 VEC_mulL_8_15;
cast VEC_ymm14_9_7@int16 VEC_mulL_9_15;
cast VEC_ymm14_10_7@int16 VEC_mulL_10_15;
cast VEC_ymm14_11_7@int16 VEC_mulL_11_15;
cast VEC_ymm14_12_7@int16 VEC_mulL_12_15;
cast VEC_ymm14_13_7@int16 VEC_mulL_13_15;
cast VEC_ymm14_14_7@int16 VEC_mulL_14_15;
cast VEC_ymm14_15_7@int16 VEC_mulL_15_15;
mull VEC_mulHymm11_0_4 VEC_mulL_0_16 4496@int16 VEC_ymm6_8_9;
mull VEC_mulHymm11_1_4 VEC_mulL_1_16 4496@int16 VEC_ymm6_9_9;
mull VEC_mulHymm11_2_4 VEC_mulL_2_16 4496@int16 VEC_ymm6_10_9;
mull VEC_mulHymm11_3_4 VEC_mulL_3_16 4496@int16 VEC_ymm6_11_9;
mull VEC_mulHymm11_4_4 VEC_mulL_4_16 4496@int16 VEC_ymm6_12_9;
mull VEC_mulHymm11_5_4 VEC_mulL_5_16 4496@int16 VEC_ymm6_13_9;
mull VEC_mulHymm11_6_4 VEC_mulL_6_16 4496@int16 VEC_ymm6_14_9;
mull VEC_mulHymm11_7_4 VEC_mulL_7_16 4496@int16 VEC_ymm6_15_9;
mull VEC_mulHymm11_8_4 VEC_mulL_8_16 (-7244)@int16 VEC_ymm11_8_12;
mull VEC_mulHymm11_9_4 VEC_mulL_9_16 (-7244)@int16 VEC_ymm11_9_12;
mull VEC_mulHymm11_10_4 VEC_mulL_10_16 (-7244)@int16 VEC_ymm11_10_12;
mull VEC_mulHymm11_11_4 VEC_mulL_11_16 (-7244)@int16 VEC_ymm11_11_12;
mull VEC_mulHymm11_12_4 VEC_mulL_12_16 (-7244)@int16 VEC_ymm11_12_12;
mull VEC_mulHymm11_13_4 VEC_mulL_13_16 (-7244)@int16 VEC_ymm11_13_12;
mull VEC_mulHymm11_14_4 VEC_mulL_14_16 (-7244)@int16 VEC_ymm11_14_12;
mull VEC_mulHymm11_15_4 VEC_mulL_15_16 (-7244)@int16 VEC_ymm11_15_12;
cast VEC_ymm15_0_9@int16 VEC_mulL_0_16;
cast VEC_ymm15_1_9@int16 VEC_mulL_1_16;
cast VEC_ymm15_2_9@int16 VEC_mulL_2_16;
cast VEC_ymm15_3_9@int16 VEC_mulL_3_16;
cast VEC_ymm15_4_9@int16 VEC_mulL_4_16;
cast VEC_ymm15_5_9@int16 VEC_mulL_5_16;
cast VEC_ymm15_6_9@int16 VEC_mulL_6_16;
cast VEC_ymm15_7_9@int16 VEC_mulL_7_16;
cast VEC_ymm15_8_9@int16 VEC_mulL_8_16;
cast VEC_ymm15_9_9@int16 VEC_mulL_9_16;
cast VEC_ymm15_10_9@int16 VEC_mulL_10_16;
cast VEC_ymm15_11_9@int16 VEC_mulL_11_16;
cast VEC_ymm15_12_9@int16 VEC_mulL_12_16;
cast VEC_ymm15_13_9@int16 VEC_mulL_13_16;
cast VEC_ymm15_14_9@int16 VEC_mulL_14_16;
cast VEC_ymm15_15_9@int16 VEC_mulL_15_16;
mull VEC_mulH_0_25 VEC_mulLymm7_0_1 (-3696)@int16 VEC_ymm5_0_9;
mull VEC_mulH_1_25 VEC_mulLymm7_1_1 (-3696)@int16 VEC_ymm5_1_9;
mull VEC_mulH_2_25 VEC_mulLymm7_2_1 (-3696)@int16 VEC_ymm5_2_9;
mull VEC_mulH_3_25 VEC_mulLymm7_3_1 (-3696)@int16 VEC_ymm5_3_9;
mull VEC_mulH_4_25 VEC_mulLymm7_4_1 (-3696)@int16 VEC_ymm5_4_9;
mull VEC_mulH_5_25 VEC_mulLymm7_5_1 (-3696)@int16 VEC_ymm5_5_9;
mull VEC_mulH_6_25 VEC_mulLymm7_6_1 (-3696)@int16 VEC_ymm5_6_9;
mull VEC_mulH_7_25 VEC_mulLymm7_7_1 (-3696)@int16 VEC_ymm5_7_9;
mull VEC_mulH_8_25 VEC_mulLymm7_8_1 (-1100)@int16 VEC_ymm10_0_12;
mull VEC_mulH_9_25 VEC_mulLymm7_9_1 (-1100)@int16 VEC_ymm10_1_12;
mull VEC_mulH_10_25 VEC_mulLymm7_10_1 (-1100)@int16 VEC_ymm10_2_12;
mull VEC_mulH_11_25 VEC_mulLymm7_11_1 (-1100)@int16 VEC_ymm10_3_12;
mull VEC_mulH_12_25 VEC_mulLymm7_12_1 (-1100)@int16 VEC_ymm10_4_12;
mull VEC_mulH_13_25 VEC_mulLymm7_13_1 (-1100)@int16 VEC_ymm10_5_12;
mull VEC_mulH_14_25 VEC_mulLymm7_14_1 (-1100)@int16 VEC_ymm10_6_12;
mull VEC_mulH_15_25 VEC_mulLymm7_15_1 (-1100)@int16 VEC_ymm10_7_12;
mull VEC_mulH_0_26 VEC_mulLymm10_0_4 (-3696)@int16 VEC_ymm5_8_9;
mull VEC_mulH_1_26 VEC_mulLymm10_1_4 (-3696)@int16 VEC_ymm5_9_9;
mull VEC_mulH_2_26 VEC_mulLymm10_2_4 (-3696)@int16 VEC_ymm5_10_9;
mull VEC_mulH_3_26 VEC_mulLymm10_3_4 (-3696)@int16 VEC_ymm5_11_9;
mull VEC_mulH_4_26 VEC_mulLymm10_4_4 (-3696)@int16 VEC_ymm5_12_9;
mull VEC_mulH_5_26 VEC_mulLymm10_5_4 (-3696)@int16 VEC_ymm5_13_9;
mull VEC_mulH_6_26 VEC_mulLymm10_6_4 (-3696)@int16 VEC_ymm5_14_9;
mull VEC_mulH_7_26 VEC_mulLymm10_7_4 (-3696)@int16 VEC_ymm5_15_9;
mull VEC_mulH_8_26 VEC_mulLymm10_8_4 (-1100)@int16 VEC_ymm10_8_12;
mull VEC_mulH_9_26 VEC_mulLymm10_9_4 (-1100)@int16 VEC_ymm10_9_12;
mull VEC_mulH_10_26 VEC_mulLymm10_10_4 (-1100)@int16 VEC_ymm10_10_12;
mull VEC_mulH_11_26 VEC_mulLymm10_11_4 (-1100)@int16 VEC_ymm10_11_12;
mull VEC_mulH_12_26 VEC_mulLymm10_12_4 (-1100)@int16 VEC_ymm10_12_12;
mull VEC_mulH_13_26 VEC_mulLymm10_13_4 (-1100)@int16 VEC_ymm10_13_12;
mull VEC_mulH_14_26 VEC_mulLymm10_14_4 (-1100)@int16 VEC_ymm10_14_12;
mull VEC_mulH_15_26 VEC_mulLymm10_15_4 (-1100)@int16 VEC_ymm10_15_12;
mull VEC_mulH_0_27 VEC_mulLymm5_0_1 (-3696)@int16 VEC_ymm6_0_9;
mull VEC_mulH_1_27 VEC_mulLymm5_1_1 (-3696)@int16 VEC_ymm6_1_9;
mull VEC_mulH_2_27 VEC_mulLymm5_2_1 (-3696)@int16 VEC_ymm6_2_9;
mull VEC_mulH_3_27 VEC_mulLymm5_3_1 (-3696)@int16 VEC_ymm6_3_9;
mull VEC_mulH_4_27 VEC_mulLymm5_4_1 (-3696)@int16 VEC_ymm6_4_9;
mull VEC_mulH_5_27 VEC_mulLymm5_5_1 (-3696)@int16 VEC_ymm6_5_9;
mull VEC_mulH_6_27 VEC_mulLymm5_6_1 (-3696)@int16 VEC_ymm6_6_9;
mull VEC_mulH_7_27 VEC_mulLymm5_7_1 (-3696)@int16 VEC_ymm6_7_9;
mull VEC_mulH_8_27 VEC_mulLymm5_8_1 (-1100)@int16 VEC_ymm11_0_12;
mull VEC_mulH_9_27 VEC_mulLymm5_9_1 (-1100)@int16 VEC_ymm11_1_12;
mull VEC_mulH_10_27 VEC_mulLymm5_10_1 (-1100)@int16 VEC_ymm11_2_12;
mull VEC_mulH_11_27 VEC_mulLymm5_11_1 (-1100)@int16 VEC_ymm11_3_12;
mull VEC_mulH_12_27 VEC_mulLymm5_12_1 (-1100)@int16 VEC_ymm11_4_12;
mull VEC_mulH_13_27 VEC_mulLymm5_13_1 (-1100)@int16 VEC_ymm11_5_12;
mull VEC_mulH_14_27 VEC_mulLymm5_14_1 (-1100)@int16 VEC_ymm11_6_12;
mull VEC_mulH_15_27 VEC_mulLymm5_15_1 (-1100)@int16 VEC_ymm11_7_12;
mull VEC_mulH_0_28 VEC_mulLymm11_0_4 (-3696)@int16 VEC_ymm6_8_9;
mull VEC_mulH_1_28 VEC_mulLymm11_1_4 (-3696)@int16 VEC_ymm6_9_9;
mull VEC_mulH_2_28 VEC_mulLymm11_2_4 (-3696)@int16 VEC_ymm6_10_9;
mull VEC_mulH_3_28 VEC_mulLymm11_3_4 (-3696)@int16 VEC_ymm6_11_9;
mull VEC_mulH_4_28 VEC_mulLymm11_4_4 (-3696)@int16 VEC_ymm6_12_9;
mull VEC_mulH_5_28 VEC_mulLymm11_5_4 (-3696)@int16 VEC_ymm6_13_9;
mull VEC_mulH_6_28 VEC_mulLymm11_6_4 (-3696)@int16 VEC_ymm6_14_9;
mull VEC_mulH_7_28 VEC_mulLymm11_7_4 (-3696)@int16 VEC_ymm6_15_9;
mull VEC_mulH_8_28 VEC_mulLymm11_8_4 (-1100)@int16 VEC_ymm11_8_12;
mull VEC_mulH_9_28 VEC_mulLymm11_9_4 (-1100)@int16 VEC_ymm11_9_12;
mull VEC_mulH_10_28 VEC_mulLymm11_10_4 (-1100)@int16 VEC_ymm11_10_12;
mull VEC_mulH_11_28 VEC_mulLymm11_11_4 (-1100)@int16 VEC_ymm11_11_12;
mull VEC_mulH_12_28 VEC_mulLymm11_12_4 (-1100)@int16 VEC_ymm11_12_12;
mull VEC_mulH_13_28 VEC_mulLymm11_13_4 (-1100)@int16 VEC_ymm11_13_12;
mull VEC_mulH_14_28 VEC_mulLymm11_14_4 (-1100)@int16 VEC_ymm11_14_12;
mull VEC_mulH_15_28 VEC_mulLymm11_15_4 (-1100)@int16 VEC_ymm11_15_12;
mull VEC_mulH_0_29 VEC_mulLymm12_0_4 7681@int16 VEC_ymm12_0_7;
mull VEC_mulH_1_29 VEC_mulLymm12_1_4 7681@int16 VEC_ymm12_1_7;
mull VEC_mulH_2_29 VEC_mulLymm12_2_4 7681@int16 VEC_ymm12_2_7;
mull VEC_mulH_3_29 VEC_mulLymm12_3_4 7681@int16 VEC_ymm12_3_7;
mull VEC_mulH_4_29 VEC_mulLymm12_4_4 7681@int16 VEC_ymm12_4_7;
mull VEC_mulH_5_29 VEC_mulLymm12_5_4 7681@int16 VEC_ymm12_5_7;
mull VEC_mulH_6_29 VEC_mulLymm12_6_4 7681@int16 VEC_ymm12_6_7;
mull VEC_mulH_7_29 VEC_mulLymm12_7_4 7681@int16 VEC_ymm12_7_7;
mull VEC_mulH_8_29 VEC_mulLymm12_8_4 7681@int16 VEC_ymm12_8_7;
mull VEC_mulH_9_29 VEC_mulLymm12_9_4 7681@int16 VEC_ymm12_9_7;
mull VEC_mulH_10_29 VEC_mulLymm12_10_4 7681@int16 VEC_ymm12_10_7;
mull VEC_mulH_11_29 VEC_mulLymm12_11_4 7681@int16 VEC_ymm12_11_7;
mull VEC_mulH_12_29 VEC_mulLymm12_12_4 7681@int16 VEC_ymm12_12_7;
mull VEC_mulH_13_29 VEC_mulLymm12_13_4 7681@int16 VEC_ymm12_13_7;
mull VEC_mulH_14_29 VEC_mulLymm12_14_4 7681@int16 VEC_ymm12_14_7;
mull VEC_mulH_15_29 VEC_mulLymm12_15_4 7681@int16 VEC_ymm12_15_7;
mull VEC_mulH_0_30 VEC_mulLymm13_0_4 7681@int16 VEC_ymm13_0_7;
mull VEC_mulH_1_30 VEC_mulLymm13_1_4 7681@int16 VEC_ymm13_1_7;
mull VEC_mulH_2_30 VEC_mulLymm13_2_4 7681@int16 VEC_ymm13_2_7;
mull VEC_mulH_3_30 VEC_mulLymm13_3_4 7681@int16 VEC_ymm13_3_7;
mull VEC_mulH_4_30 VEC_mulLymm13_4_4 7681@int16 VEC_ymm13_4_7;
mull VEC_mulH_5_30 VEC_mulLymm13_5_4 7681@int16 VEC_ymm13_5_7;
mull VEC_mulH_6_30 VEC_mulLymm13_6_4 7681@int16 VEC_ymm13_6_7;
mull VEC_mulH_7_30 VEC_mulLymm13_7_4 7681@int16 VEC_ymm13_7_7;
mull VEC_mulH_8_30 VEC_mulLymm13_8_4 7681@int16 VEC_ymm13_8_7;
mull VEC_mulH_9_30 VEC_mulLymm13_9_4 7681@int16 VEC_ymm13_9_7;
mull VEC_mulH_10_30 VEC_mulLymm13_10_4 7681@int16 VEC_ymm13_10_7;
mull VEC_mulH_11_30 VEC_mulLymm13_11_4 7681@int16 VEC_ymm13_11_7;
mull VEC_mulH_12_30 VEC_mulLymm13_12_4 7681@int16 VEC_ymm13_12_7;
mull VEC_mulH_13_30 VEC_mulLymm13_13_4 7681@int16 VEC_ymm13_13_7;
mull VEC_mulH_14_30 VEC_mulLymm13_14_4 7681@int16 VEC_ymm13_14_7;
mull VEC_mulH_15_30 VEC_mulLymm13_15_4 7681@int16 VEC_ymm13_15_7;
mull VEC_mulH_0_31 VEC_mulLymm14_0_4 7681@int16 VEC_ymm14_0_7;
mull VEC_mulH_1_31 VEC_mulLymm14_1_4 7681@int16 VEC_ymm14_1_7;
mull VEC_mulH_2_31 VEC_mulLymm14_2_4 7681@int16 VEC_ymm14_2_7;
mull VEC_mulH_3_31 VEC_mulLymm14_3_4 7681@int16 VEC_ymm14_3_7;
mull VEC_mulH_4_31 VEC_mulLymm14_4_4 7681@int16 VEC_ymm14_4_7;
mull VEC_mulH_5_31 VEC_mulLymm14_5_4 7681@int16 VEC_ymm14_5_7;
mull VEC_mulH_6_31 VEC_mulLymm14_6_4 7681@int16 VEC_ymm14_6_7;
mull VEC_mulH_7_31 VEC_mulLymm14_7_4 7681@int16 VEC_ymm14_7_7;
mull VEC_mulH_8_31 VEC_mulLymm14_8_4 7681@int16 VEC_ymm14_8_7;
mull VEC_mulH_9_31 VEC_mulLymm14_9_4 7681@int16 VEC_ymm14_9_7;
mull VEC_mulH_10_31 VEC_mulLymm14_10_4 7681@int16 VEC_ymm14_10_7;
mull VEC_mulH_11_31 VEC_mulLymm14_11_4 7681@int16 VEC_ymm14_11_7;
mull VEC_mulH_12_31 VEC_mulLymm14_12_4 7681@int16 VEC_ymm14_12_7;
mull VEC_mulH_13_31 VEC_mulLymm14_13_4 7681@int16 VEC_ymm14_13_7;
mull VEC_mulH_14_31 VEC_mulLymm14_14_4 7681@int16 VEC_ymm14_14_7;
mull VEC_mulH_15_31 VEC_mulLymm14_15_4 7681@int16 VEC_ymm14_15_7;
mull VEC_mulH_0_32 VEC_mulLymm15_0_4 7681@int16 VEC_ymm15_0_9;
mull VEC_mulH_1_32 VEC_mulLymm15_1_4 7681@int16 VEC_ymm15_1_9;
mull VEC_mulH_2_32 VEC_mulLymm15_2_4 7681@int16 VEC_ymm15_2_9;
mull VEC_mulH_3_32 VEC_mulLymm15_3_4 7681@int16 VEC_ymm15_3_9;
mull VEC_mulH_4_32 VEC_mulLymm15_4_4 7681@int16 VEC_ymm15_4_9;
mull VEC_mulH_5_32 VEC_mulLymm15_5_4 7681@int16 VEC_ymm15_5_9;
mull VEC_mulH_6_32 VEC_mulLymm15_6_4 7681@int16 VEC_ymm15_6_9;
mull VEC_mulH_7_32 VEC_mulLymm15_7_4 7681@int16 VEC_ymm15_7_9;
mull VEC_mulH_8_32 VEC_mulLymm15_8_4 7681@int16 VEC_ymm15_8_9;
mull VEC_mulH_9_32 VEC_mulLymm15_9_4 7681@int16 VEC_ymm15_9_9;
mull VEC_mulH_10_32 VEC_mulLymm15_10_4 7681@int16 VEC_ymm15_10_9;
mull VEC_mulH_11_32 VEC_mulLymm15_11_4 7681@int16 VEC_ymm15_11_9;
mull VEC_mulH_12_32 VEC_mulLymm15_12_4 7681@int16 VEC_ymm15_12_9;
mull VEC_mulH_13_32 VEC_mulLymm15_13_4 7681@int16 VEC_ymm15_13_9;
mull VEC_mulH_14_32 VEC_mulLymm15_14_4 7681@int16 VEC_ymm15_14_9;
mull VEC_mulH_15_32 VEC_mulLymm15_15_4 7681@int16 VEC_ymm15_15_9;
assert true && and [VEC_mulLymm7_0_1 = VEC_mulLymm12_0_4, VEC_mulLymm7_1_1 = VEC_mulLymm12_1_4, VEC_mulLymm7_2_1 = VEC_mulLymm12_2_4, VEC_mulLymm7_3_1 = VEC_mulLymm12_3_4, VEC_mulLymm7_4_1 = VEC_mulLymm12_4_4, VEC_mulLymm7_5_1 = VEC_mulLymm12_5_4, VEC_mulLymm7_6_1 = VEC_mulLymm12_6_4, VEC_mulLymm7_7_1 = VEC_mulLymm12_7_4, VEC_mulLymm7_8_1 = VEC_mulLymm12_8_4, VEC_mulLymm7_9_1 = VEC_mulLymm12_9_4, VEC_mulLymm7_10_1 = VEC_mulLymm12_10_4, VEC_mulLymm7_11_1 = VEC_mulLymm12_11_4, VEC_mulLymm7_12_1 = VEC_mulLymm12_12_4, VEC_mulLymm7_13_1 = VEC_mulLymm12_13_4, VEC_mulLymm7_14_1 = VEC_mulLymm12_14_4, VEC_mulLymm7_15_1 = VEC_mulLymm12_15_4, VEC_mulLymm10_0_4 = VEC_mulLymm13_0_4, VEC_mulLymm10_1_4 = VEC_mulLymm13_1_4, VEC_mulLymm10_2_4 = VEC_mulLymm13_2_4, VEC_mulLymm10_3_4 = VEC_mulLymm13_3_4, VEC_mulLymm10_4_4 = VEC_mulLymm13_4_4, VEC_mulLymm10_5_4 = VEC_mulLymm13_5_4, VEC_mulLymm10_6_4 = VEC_mulLymm13_6_4, VEC_mulLymm10_7_4 = VEC_mulLymm13_7_4, VEC_mulLymm10_8_4 = VEC_mulLymm13_8_4, VEC_mulLymm10_9_4 = VEC_mulLymm13_9_4, VEC_mulLymm10_10_4 = VEC_mulLymm13_10_4, VEC_mulLymm10_11_4 = VEC_mulLymm13_11_4, VEC_mulLymm10_12_4 = VEC_mulLymm13_12_4, VEC_mulLymm10_13_4 = VEC_mulLymm13_13_4, VEC_mulLymm10_14_4 = VEC_mulLymm13_14_4, VEC_mulLymm10_15_4 = VEC_mulLymm13_15_4, VEC_mulLymm5_0_1 = VEC_mulLymm14_0_4, VEC_mulLymm5_1_1 = VEC_mulLymm14_1_4, VEC_mulLymm5_2_1 = VEC_mulLymm14_2_4, VEC_mulLymm5_3_1 = VEC_mulLymm14_3_4, VEC_mulLymm5_4_1 = VEC_mulLymm14_4_4, VEC_mulLymm5_5_1 = VEC_mulLymm14_5_4, VEC_mulLymm5_6_1 = VEC_mulLymm14_6_4, VEC_mulLymm5_7_1 = VEC_mulLymm14_7_4, VEC_mulLymm5_8_1 = VEC_mulLymm14_8_4, VEC_mulLymm5_9_1 = VEC_mulLymm14_9_4, VEC_mulLymm5_10_1 = VEC_mulLymm14_10_4, VEC_mulLymm5_11_1 = VEC_mulLymm14_11_4, VEC_mulLymm5_12_1 = VEC_mulLymm14_12_4, VEC_mulLymm5_13_1 = VEC_mulLymm14_13_4, VEC_mulLymm5_14_1 = VEC_mulLymm14_14_4, VEC_mulLymm5_15_1 = VEC_mulLymm14_15_4, VEC_mulLymm11_0_4 = VEC_mulLymm15_0_4, VEC_mulLymm11_1_4 = VEC_mulLymm15_1_4, VEC_mulLymm11_2_4 = VEC_mulLymm15_2_4, VEC_mulLymm11_3_4 = VEC_mulLymm15_3_4, VEC_mulLymm11_4_4 = VEC_mulLymm15_4_4, VEC_mulLymm11_5_4 = VEC_mulLymm15_5_4, VEC_mulLymm11_6_4 = VEC_mulLymm15_6_4, VEC_mulLymm11_7_4 = VEC_mulLymm15_7_4, VEC_mulLymm11_8_4 = VEC_mulLymm15_8_4, VEC_mulLymm11_9_4 = VEC_mulLymm15_9_4, VEC_mulLymm11_10_4 = VEC_mulLymm15_10_4, VEC_mulLymm11_11_4 = VEC_mulLymm15_11_4, VEC_mulLymm11_12_4 = VEC_mulLymm15_12_4, VEC_mulLymm11_13_4 = VEC_mulLymm15_13_4, VEC_mulLymm11_14_4 = VEC_mulLymm15_14_4, VEC_mulLymm11_15_4 = VEC_mulLymm15_15_4];
assume and [VEC_mulLymm7_0_1 = VEC_mulLymm12_0_4, VEC_mulLymm7_1_1 = VEC_mulLymm12_1_4, VEC_mulLymm7_2_1 = VEC_mulLymm12_2_4, VEC_mulLymm7_3_1 = VEC_mulLymm12_3_4, VEC_mulLymm7_4_1 = VEC_mulLymm12_4_4, VEC_mulLymm7_5_1 = VEC_mulLymm12_5_4, VEC_mulLymm7_6_1 = VEC_mulLymm12_6_4, VEC_mulLymm7_7_1 = VEC_mulLymm12_7_4, VEC_mulLymm7_8_1 = VEC_mulLymm12_8_4, VEC_mulLymm7_9_1 = VEC_mulLymm12_9_4, VEC_mulLymm7_10_1 = VEC_mulLymm12_10_4, VEC_mulLymm7_11_1 = VEC_mulLymm12_11_4, VEC_mulLymm7_12_1 = VEC_mulLymm12_12_4, VEC_mulLymm7_13_1 = VEC_mulLymm12_13_4, VEC_mulLymm7_14_1 = VEC_mulLymm12_14_4, VEC_mulLymm7_15_1 = VEC_mulLymm12_15_4, VEC_mulLymm10_0_4 = VEC_mulLymm13_0_4, VEC_mulLymm10_1_4 = VEC_mulLymm13_1_4, VEC_mulLymm10_2_4 = VEC_mulLymm13_2_4, VEC_mulLymm10_3_4 = VEC_mulLymm13_3_4, VEC_mulLymm10_4_4 = VEC_mulLymm13_4_4, VEC_mulLymm10_5_4 = VEC_mulLymm13_5_4, VEC_mulLymm10_6_4 = VEC_mulLymm13_6_4, VEC_mulLymm10_7_4 = VEC_mulLymm13_7_4, VEC_mulLymm10_8_4 = VEC_mulLymm13_8_4, VEC_mulLymm10_9_4 = VEC_mulLymm13_9_4, VEC_mulLymm10_10_4 = VEC_mulLymm13_10_4, VEC_mulLymm10_11_4 = VEC_mulLymm13_11_4, VEC_mulLymm10_12_4 = VEC_mulLymm13_12_4, VEC_mulLymm10_13_4 = VEC_mulLymm13_13_4, VEC_mulLymm10_14_4 = VEC_mulLymm13_14_4, VEC_mulLymm10_15_4 = VEC_mulLymm13_15_4, VEC_mulLymm5_0_1 = VEC_mulLymm14_0_4, VEC_mulLymm5_1_1 = VEC_mulLymm14_1_4, VEC_mulLymm5_2_1 = VEC_mulLymm14_2_4, VEC_mulLymm5_3_1 = VEC_mulLymm14_3_4, VEC_mulLymm5_4_1 = VEC_mulLymm14_4_4, VEC_mulLymm5_5_1 = VEC_mulLymm14_5_4, VEC_mulLymm5_6_1 = VEC_mulLymm14_6_4, VEC_mulLymm5_7_1 = VEC_mulLymm14_7_4, VEC_mulLymm5_8_1 = VEC_mulLymm14_8_4, VEC_mulLymm5_9_1 = VEC_mulLymm14_9_4, VEC_mulLymm5_10_1 = VEC_mulLymm14_10_4, VEC_mulLymm5_11_1 = VEC_mulLymm14_11_4, VEC_mulLymm5_12_1 = VEC_mulLymm14_12_4, VEC_mulLymm5_13_1 = VEC_mulLymm14_13_4, VEC_mulLymm5_14_1 = VEC_mulLymm14_14_4, VEC_mulLymm5_15_1 = VEC_mulLymm14_15_4, VEC_mulLymm11_0_4 = VEC_mulLymm15_0_4, VEC_mulLymm11_1_4 = VEC_mulLymm15_1_4, VEC_mulLymm11_2_4 = VEC_mulLymm15_2_4, VEC_mulLymm11_3_4 = VEC_mulLymm15_3_4, VEC_mulLymm11_4_4 = VEC_mulLymm15_4_4, VEC_mulLymm11_5_4 = VEC_mulLymm15_5_4, VEC_mulLymm11_6_4 = VEC_mulLymm15_6_4, VEC_mulLymm11_7_4 = VEC_mulLymm15_7_4, VEC_mulLymm11_8_4 = VEC_mulLymm15_8_4, VEC_mulLymm11_9_4 = VEC_mulLymm15_9_4, VEC_mulLymm11_10_4 = VEC_mulLymm15_10_4, VEC_mulLymm11_11_4 = VEC_mulLymm15_11_4, VEC_mulLymm11_12_4 = VEC_mulLymm15_12_4, VEC_mulLymm11_13_4 = VEC_mulLymm15_13_4, VEC_mulLymm11_14_4 = VEC_mulLymm15_14_4, VEC_mulLymm11_15_4 = VEC_mulLymm15_15_4] && true;
add VEC_ymm4_0_10 VEC_ymm3_0_7 VEC_mulH_0_25;
add VEC_ymm4_1_10 VEC_ymm3_1_7 VEC_mulH_1_25;
add VEC_ymm4_2_10 VEC_ymm3_2_7 VEC_mulH_2_25;
add VEC_ymm4_3_10 VEC_ymm3_3_7 VEC_mulH_3_25;
add VEC_ymm4_4_10 VEC_ymm3_4_7 VEC_mulH_4_25;
add VEC_ymm4_5_10 VEC_ymm3_5_7 VEC_mulH_5_25;
add VEC_ymm4_6_10 VEC_ymm3_6_7 VEC_mulH_6_25;
add VEC_ymm4_7_10 VEC_ymm3_7_7 VEC_mulH_7_25;
add VEC_ymm4_8_10 VEC_ymm8_0_12 VEC_mulH_8_25;
add VEC_ymm4_9_10 VEC_ymm8_1_12 VEC_mulH_9_25;
add VEC_ymm4_10_10 VEC_ymm8_2_12 VEC_mulH_10_25;
add VEC_ymm4_11_10 VEC_ymm8_3_12 VEC_mulH_11_25;
add VEC_ymm4_12_10 VEC_ymm8_4_12 VEC_mulH_12_25;
add VEC_ymm4_13_10 VEC_ymm8_5_12 VEC_mulH_13_25;
add VEC_ymm4_14_10 VEC_ymm8_6_12 VEC_mulH_14_25;
add VEC_ymm4_15_10 VEC_ymm8_7_12 VEC_mulH_15_25;
sub VEC_ymm7_0_6 VEC_ymm3_0_7 VEC_mulH_0_25;
sub VEC_ymm7_1_6 VEC_ymm3_1_7 VEC_mulH_1_25;
sub VEC_ymm7_2_6 VEC_ymm3_2_7 VEC_mulH_2_25;
sub VEC_ymm7_3_6 VEC_ymm3_3_7 VEC_mulH_3_25;
sub VEC_ymm7_4_6 VEC_ymm3_4_7 VEC_mulH_4_25;
sub VEC_ymm7_5_6 VEC_ymm3_5_7 VEC_mulH_5_25;
sub VEC_ymm7_6_6 VEC_ymm3_6_7 VEC_mulH_6_25;
sub VEC_ymm7_7_6 VEC_ymm3_7_7 VEC_mulH_7_25;
sub VEC_ymm7_8_6 VEC_ymm8_0_12 VEC_mulH_8_25;
sub VEC_ymm7_9_6 VEC_ymm8_1_12 VEC_mulH_9_25;
sub VEC_ymm7_10_6 VEC_ymm8_2_12 VEC_mulH_10_25;
sub VEC_ymm7_11_6 VEC_ymm8_3_12 VEC_mulH_11_25;
sub VEC_ymm7_12_6 VEC_ymm8_4_12 VEC_mulH_12_25;
sub VEC_ymm7_13_6 VEC_ymm8_5_12 VEC_mulH_13_25;
sub VEC_ymm7_14_6 VEC_ymm8_6_12 VEC_mulH_14_25;
sub VEC_ymm7_15_6 VEC_ymm8_7_12 VEC_mulH_15_25;
add VEC_ymm6_0_12 VEC_ymm3_8_7 VEC_mulH_0_26;
add VEC_ymm6_1_12 VEC_ymm3_9_7 VEC_mulH_1_26;
add VEC_ymm6_2_12 VEC_ymm3_10_7 VEC_mulH_2_26;
add VEC_ymm6_3_12 VEC_ymm3_11_7 VEC_mulH_3_26;
add VEC_ymm6_4_12 VEC_ymm3_12_7 VEC_mulH_4_26;
add VEC_ymm6_5_12 VEC_ymm3_13_7 VEC_mulH_5_26;
add VEC_ymm6_6_12 VEC_ymm3_14_7 VEC_mulH_6_26;
add VEC_ymm6_7_12 VEC_ymm3_15_7 VEC_mulH_7_26;
add VEC_ymm6_8_12 VEC_ymm8_8_12 VEC_mulH_8_26;
add VEC_ymm6_9_12 VEC_ymm8_9_12 VEC_mulH_9_26;
add VEC_ymm6_10_12 VEC_ymm8_10_12 VEC_mulH_10_26;
add VEC_ymm6_11_12 VEC_ymm8_11_12 VEC_mulH_11_26;
add VEC_ymm6_12_12 VEC_ymm8_12_12 VEC_mulH_12_26;
add VEC_ymm6_13_12 VEC_ymm8_13_12 VEC_mulH_13_26;
add VEC_ymm6_14_12 VEC_ymm8_14_12 VEC_mulH_14_26;
add VEC_ymm6_15_12 VEC_ymm8_15_12 VEC_mulH_15_26;
sub VEC_ymm10_0_15 VEC_ymm3_8_7 VEC_mulH_0_26;
sub VEC_ymm10_1_15 VEC_ymm3_9_7 VEC_mulH_1_26;
sub VEC_ymm10_2_15 VEC_ymm3_10_7 VEC_mulH_2_26;
sub VEC_ymm10_3_15 VEC_ymm3_11_7 VEC_mulH_3_26;
sub VEC_ymm10_4_15 VEC_ymm3_12_7 VEC_mulH_4_26;
sub VEC_ymm10_5_15 VEC_ymm3_13_7 VEC_mulH_5_26;
sub VEC_ymm10_6_15 VEC_ymm3_14_7 VEC_mulH_6_26;
sub VEC_ymm10_7_15 VEC_ymm3_15_7 VEC_mulH_7_26;
sub VEC_ymm10_8_15 VEC_ymm8_8_12 VEC_mulH_8_26;
sub VEC_ymm10_9_15 VEC_ymm8_9_12 VEC_mulH_9_26;
sub VEC_ymm10_10_15 VEC_ymm8_10_12 VEC_mulH_10_26;
sub VEC_ymm10_11_15 VEC_ymm8_11_12 VEC_mulH_11_26;
sub VEC_ymm10_12_15 VEC_ymm8_12_12 VEC_mulH_12_26;
sub VEC_ymm10_13_15 VEC_ymm8_13_12 VEC_mulH_13_26;
sub VEC_ymm10_14_15 VEC_ymm8_14_12 VEC_mulH_14_26;
sub VEC_ymm10_15_15 VEC_ymm8_15_12 VEC_mulH_15_26;
add VEC_ymm8_0_14 VEC_ymm4_0_9 VEC_mulH_0_27;
add VEC_ymm8_1_14 VEC_ymm4_1_9 VEC_mulH_1_27;
add VEC_ymm8_2_14 VEC_ymm4_2_9 VEC_mulH_2_27;
add VEC_ymm8_3_14 VEC_ymm4_3_9 VEC_mulH_3_27;
add VEC_ymm8_4_14 VEC_ymm4_4_9 VEC_mulH_4_27;
add VEC_ymm8_5_14 VEC_ymm4_5_9 VEC_mulH_5_27;
add VEC_ymm8_6_14 VEC_ymm4_6_9 VEC_mulH_6_27;
add VEC_ymm8_7_14 VEC_ymm4_7_9 VEC_mulH_7_27;
add VEC_ymm8_8_14 VEC_ymm9_0_12 VEC_mulH_8_27;
add VEC_ymm8_9_14 VEC_ymm9_1_12 VEC_mulH_9_27;
add VEC_ymm8_10_14 VEC_ymm9_2_12 VEC_mulH_10_27;
add VEC_ymm8_11_14 VEC_ymm9_3_12 VEC_mulH_11_27;
add VEC_ymm8_12_14 VEC_ymm9_4_12 VEC_mulH_12_27;
add VEC_ymm8_13_14 VEC_ymm9_5_12 VEC_mulH_13_27;
add VEC_ymm8_14_14 VEC_ymm9_6_12 VEC_mulH_14_27;
add VEC_ymm8_15_14 VEC_ymm9_7_12 VEC_mulH_15_27;
sub VEC_ymm5_0_12 VEC_ymm4_0_9 VEC_mulH_0_27;
sub VEC_ymm5_1_12 VEC_ymm4_1_9 VEC_mulH_1_27;
sub VEC_ymm5_2_12 VEC_ymm4_2_9 VEC_mulH_2_27;
sub VEC_ymm5_3_12 VEC_ymm4_3_9 VEC_mulH_3_27;
sub VEC_ymm5_4_12 VEC_ymm4_4_9 VEC_mulH_4_27;
sub VEC_ymm5_5_12 VEC_ymm4_5_9 VEC_mulH_5_27;
sub VEC_ymm5_6_12 VEC_ymm4_6_9 VEC_mulH_6_27;
sub VEC_ymm5_7_12 VEC_ymm4_7_9 VEC_mulH_7_27;
sub VEC_ymm5_8_12 VEC_ymm9_0_12 VEC_mulH_8_27;
sub VEC_ymm5_9_12 VEC_ymm9_1_12 VEC_mulH_9_27;
sub VEC_ymm5_10_12 VEC_ymm9_2_12 VEC_mulH_10_27;
sub VEC_ymm5_11_12 VEC_ymm9_3_12 VEC_mulH_11_27;
sub VEC_ymm5_12_12 VEC_ymm9_4_12 VEC_mulH_12_27;
sub VEC_ymm5_13_12 VEC_ymm9_5_12 VEC_mulH_13_27;
sub VEC_ymm5_14_12 VEC_ymm9_6_12 VEC_mulH_14_27;
sub VEC_ymm5_15_12 VEC_ymm9_7_12 VEC_mulH_15_27;
add VEC_ymm3_0_9 VEC_ymm4_8_9 VEC_mulH_0_28;
add VEC_ymm3_1_9 VEC_ymm4_9_9 VEC_mulH_1_28;
add VEC_ymm3_2_9 VEC_ymm4_10_9 VEC_mulH_2_28;
add VEC_ymm3_3_9 VEC_ymm4_11_9 VEC_mulH_3_28;
add VEC_ymm3_4_9 VEC_ymm4_12_9 VEC_mulH_4_28;
add VEC_ymm3_5_9 VEC_ymm4_13_9 VEC_mulH_5_28;
add VEC_ymm3_6_9 VEC_ymm4_14_9 VEC_mulH_6_28;
add VEC_ymm3_7_9 VEC_ymm4_15_9 VEC_mulH_7_28;
add VEC_ymm3_8_9 VEC_ymm9_8_12 VEC_mulH_8_28;
add VEC_ymm3_9_9 VEC_ymm9_9_12 VEC_mulH_9_28;
add VEC_ymm3_10_9 VEC_ymm9_10_12 VEC_mulH_10_28;
add VEC_ymm3_11_9 VEC_ymm9_11_12 VEC_mulH_11_28;
add VEC_ymm3_12_9 VEC_ymm9_12_12 VEC_mulH_12_28;
add VEC_ymm3_13_9 VEC_ymm9_13_12 VEC_mulH_13_28;
add VEC_ymm3_14_9 VEC_ymm9_14_12 VEC_mulH_14_28;
add VEC_ymm3_15_9 VEC_ymm9_15_12 VEC_mulH_15_28;
sub VEC_ymm11_0_15 VEC_ymm4_8_9 VEC_mulH_0_28;
sub VEC_ymm11_1_15 VEC_ymm4_9_9 VEC_mulH_1_28;
sub VEC_ymm11_2_15 VEC_ymm4_10_9 VEC_mulH_2_28;
sub VEC_ymm11_3_15 VEC_ymm4_11_9 VEC_mulH_3_28;
sub VEC_ymm11_4_15 VEC_ymm4_12_9 VEC_mulH_4_28;
sub VEC_ymm11_5_15 VEC_ymm4_13_9 VEC_mulH_5_28;
sub VEC_ymm11_6_15 VEC_ymm4_14_9 VEC_mulH_6_28;
sub VEC_ymm11_7_15 VEC_ymm4_15_9 VEC_mulH_7_28;
sub VEC_ymm11_8_15 VEC_ymm9_8_12 VEC_mulH_8_28;
sub VEC_ymm11_9_15 VEC_ymm9_9_12 VEC_mulH_9_28;
sub VEC_ymm11_10_15 VEC_ymm9_10_12 VEC_mulH_10_28;
sub VEC_ymm11_11_15 VEC_ymm9_11_12 VEC_mulH_11_28;
sub VEC_ymm11_12_15 VEC_ymm9_12_12 VEC_mulH_12_28;
sub VEC_ymm11_13_15 VEC_ymm9_13_12 VEC_mulH_13_28;
sub VEC_ymm11_14_15 VEC_ymm9_14_12 VEC_mulH_14_28;
sub VEC_ymm11_15_15 VEC_ymm9_15_12 VEC_mulH_15_28;
sub VEC_ymm4_0_11 VEC_ymm4_0_10 VEC_mulH_0_29;
sub VEC_ymm4_1_11 VEC_ymm4_1_10 VEC_mulH_1_29;
sub VEC_ymm4_2_11 VEC_ymm4_2_10 VEC_mulH_2_29;
sub VEC_ymm4_3_11 VEC_ymm4_3_10 VEC_mulH_3_29;
sub VEC_ymm4_4_11 VEC_ymm4_4_10 VEC_mulH_4_29;
sub VEC_ymm4_5_11 VEC_ymm4_5_10 VEC_mulH_5_29;
sub VEC_ymm4_6_11 VEC_ymm4_6_10 VEC_mulH_6_29;
sub VEC_ymm4_7_11 VEC_ymm4_7_10 VEC_mulH_7_29;
sub VEC_ymm4_8_11 VEC_ymm4_8_10 VEC_mulH_8_29;
sub VEC_ymm4_9_11 VEC_ymm4_9_10 VEC_mulH_9_29;
sub VEC_ymm4_10_11 VEC_ymm4_10_10 VEC_mulH_10_29;
sub VEC_ymm4_11_11 VEC_ymm4_11_10 VEC_mulH_11_29;
sub VEC_ymm4_12_11 VEC_ymm4_12_10 VEC_mulH_12_29;
sub VEC_ymm4_13_11 VEC_ymm4_13_10 VEC_mulH_13_29;
sub VEC_ymm4_14_11 VEC_ymm4_14_10 VEC_mulH_14_29;
sub VEC_ymm4_15_11 VEC_ymm4_15_10 VEC_mulH_15_29;
add VEC_ymm7_0_7 VEC_ymm7_0_6 VEC_mulH_0_29;
add VEC_ymm7_1_7 VEC_ymm7_1_6 VEC_mulH_1_29;
add VEC_ymm7_2_7 VEC_ymm7_2_6 VEC_mulH_2_29;
add VEC_ymm7_3_7 VEC_ymm7_3_6 VEC_mulH_3_29;
add VEC_ymm7_4_7 VEC_ymm7_4_6 VEC_mulH_4_29;
add VEC_ymm7_5_7 VEC_ymm7_5_6 VEC_mulH_5_29;
add VEC_ymm7_6_7 VEC_ymm7_6_6 VEC_mulH_6_29;
add VEC_ymm7_7_7 VEC_ymm7_7_6 VEC_mulH_7_29;
add VEC_ymm7_8_7 VEC_ymm7_8_6 VEC_mulH_8_29;
add VEC_ymm7_9_7 VEC_ymm7_9_6 VEC_mulH_9_29;
add VEC_ymm7_10_7 VEC_ymm7_10_6 VEC_mulH_10_29;
add VEC_ymm7_11_7 VEC_ymm7_11_6 VEC_mulH_11_29;
add VEC_ymm7_12_7 VEC_ymm7_12_6 VEC_mulH_12_29;
add VEC_ymm7_13_7 VEC_ymm7_13_6 VEC_mulH_13_29;
add VEC_ymm7_14_7 VEC_ymm7_14_6 VEC_mulH_14_29;
add VEC_ymm7_15_7 VEC_ymm7_15_6 VEC_mulH_15_29;
sub VEC_ymm6_0_13 VEC_ymm6_0_12 VEC_mulH_0_30;
sub VEC_ymm6_1_13 VEC_ymm6_1_12 VEC_mulH_1_30;
sub VEC_ymm6_2_13 VEC_ymm6_2_12 VEC_mulH_2_30;
sub VEC_ymm6_3_13 VEC_ymm6_3_12 VEC_mulH_3_30;
sub VEC_ymm6_4_13 VEC_ymm6_4_12 VEC_mulH_4_30;
sub VEC_ymm6_5_13 VEC_ymm6_5_12 VEC_mulH_5_30;
sub VEC_ymm6_6_13 VEC_ymm6_6_12 VEC_mulH_6_30;
sub VEC_ymm6_7_13 VEC_ymm6_7_12 VEC_mulH_7_30;
sub VEC_ymm6_8_13 VEC_ymm6_8_12 VEC_mulH_8_30;
sub VEC_ymm6_9_13 VEC_ymm6_9_12 VEC_mulH_9_30;
sub VEC_ymm6_10_13 VEC_ymm6_10_12 VEC_mulH_10_30;
sub VEC_ymm6_11_13 VEC_ymm6_11_12 VEC_mulH_11_30;
sub VEC_ymm6_12_13 VEC_ymm6_12_12 VEC_mulH_12_30;
sub VEC_ymm6_13_13 VEC_ymm6_13_12 VEC_mulH_13_30;
sub VEC_ymm6_14_13 VEC_ymm6_14_12 VEC_mulH_14_30;
sub VEC_ymm6_15_13 VEC_ymm6_15_12 VEC_mulH_15_30;
add VEC_ymm10_0_16 VEC_ymm10_0_15 VEC_mulH_0_30;
add VEC_ymm10_1_16 VEC_ymm10_1_15 VEC_mulH_1_30;
add VEC_ymm10_2_16 VEC_ymm10_2_15 VEC_mulH_2_30;
add VEC_ymm10_3_16 VEC_ymm10_3_15 VEC_mulH_3_30;
add VEC_ymm10_4_16 VEC_ymm10_4_15 VEC_mulH_4_30;
add VEC_ymm10_5_16 VEC_ymm10_5_15 VEC_mulH_5_30;
add VEC_ymm10_6_16 VEC_ymm10_6_15 VEC_mulH_6_30;
add VEC_ymm10_7_16 VEC_ymm10_7_15 VEC_mulH_7_30;
add VEC_ymm10_8_16 VEC_ymm10_8_15 VEC_mulH_8_30;
add VEC_ymm10_9_16 VEC_ymm10_9_15 VEC_mulH_9_30;
add VEC_ymm10_10_16 VEC_ymm10_10_15 VEC_mulH_10_30;
add VEC_ymm10_11_16 VEC_ymm10_11_15 VEC_mulH_11_30;
add VEC_ymm10_12_16 VEC_ymm10_12_15 VEC_mulH_12_30;
add VEC_ymm10_13_16 VEC_ymm10_13_15 VEC_mulH_13_30;
add VEC_ymm10_14_16 VEC_ymm10_14_15 VEC_mulH_14_30;
add VEC_ymm10_15_16 VEC_ymm10_15_15 VEC_mulH_15_30;
sub VEC_ymm8_0_15 VEC_ymm8_0_14 VEC_mulH_0_31;
sub VEC_ymm8_1_15 VEC_ymm8_1_14 VEC_mulH_1_31;
sub VEC_ymm8_2_15 VEC_ymm8_2_14 VEC_mulH_2_31;
sub VEC_ymm8_3_15 VEC_ymm8_3_14 VEC_mulH_3_31;
sub VEC_ymm8_4_15 VEC_ymm8_4_14 VEC_mulH_4_31;
sub VEC_ymm8_5_15 VEC_ymm8_5_14 VEC_mulH_5_31;
sub VEC_ymm8_6_15 VEC_ymm8_6_14 VEC_mulH_6_31;
sub VEC_ymm8_7_15 VEC_ymm8_7_14 VEC_mulH_7_31;
sub VEC_ymm8_8_15 VEC_ymm8_8_14 VEC_mulH_8_31;
sub VEC_ymm8_9_15 VEC_ymm8_9_14 VEC_mulH_9_31;
sub VEC_ymm8_10_15 VEC_ymm8_10_14 VEC_mulH_10_31;
sub VEC_ymm8_11_15 VEC_ymm8_11_14 VEC_mulH_11_31;
sub VEC_ymm8_12_15 VEC_ymm8_12_14 VEC_mulH_12_31;
sub VEC_ymm8_13_15 VEC_ymm8_13_14 VEC_mulH_13_31;
sub VEC_ymm8_14_15 VEC_ymm8_14_14 VEC_mulH_14_31;
sub VEC_ymm8_15_15 VEC_ymm8_15_14 VEC_mulH_15_31;
add VEC_ymm5_0_13 VEC_ymm5_0_12 VEC_mulH_0_31;
add VEC_ymm5_1_13 VEC_ymm5_1_12 VEC_mulH_1_31;
add VEC_ymm5_2_13 VEC_ymm5_2_12 VEC_mulH_2_31;
add VEC_ymm5_3_13 VEC_ymm5_3_12 VEC_mulH_3_31;
add VEC_ymm5_4_13 VEC_ymm5_4_12 VEC_mulH_4_31;
add VEC_ymm5_5_13 VEC_ymm5_5_12 VEC_mulH_5_31;
add VEC_ymm5_6_13 VEC_ymm5_6_12 VEC_mulH_6_31;
add VEC_ymm5_7_13 VEC_ymm5_7_12 VEC_mulH_7_31;
add VEC_ymm5_8_13 VEC_ymm5_8_12 VEC_mulH_8_31;
add VEC_ymm5_9_13 VEC_ymm5_9_12 VEC_mulH_9_31;
add VEC_ymm5_10_13 VEC_ymm5_10_12 VEC_mulH_10_31;
add VEC_ymm5_11_13 VEC_ymm5_11_12 VEC_mulH_11_31;
add VEC_ymm5_12_13 VEC_ymm5_12_12 VEC_mulH_12_31;
add VEC_ymm5_13_13 VEC_ymm5_13_12 VEC_mulH_13_31;
add VEC_ymm5_14_13 VEC_ymm5_14_12 VEC_mulH_14_31;
add VEC_ymm5_15_13 VEC_ymm5_15_12 VEC_mulH_15_31;
sub VEC_ymm3_0_10 VEC_ymm3_0_9 VEC_mulH_0_32;
sub VEC_ymm3_1_10 VEC_ymm3_1_9 VEC_mulH_1_32;
sub VEC_ymm3_2_10 VEC_ymm3_2_9 VEC_mulH_2_32;
sub VEC_ymm3_3_10 VEC_ymm3_3_9 VEC_mulH_3_32;
sub VEC_ymm3_4_10 VEC_ymm3_4_9 VEC_mulH_4_32;
sub VEC_ymm3_5_10 VEC_ymm3_5_9 VEC_mulH_5_32;
sub VEC_ymm3_6_10 VEC_ymm3_6_9 VEC_mulH_6_32;
sub VEC_ymm3_7_10 VEC_ymm3_7_9 VEC_mulH_7_32;
sub VEC_ymm3_8_10 VEC_ymm3_8_9 VEC_mulH_8_32;
sub VEC_ymm3_9_10 VEC_ymm3_9_9 VEC_mulH_9_32;
sub VEC_ymm3_10_10 VEC_ymm3_10_9 VEC_mulH_10_32;
sub VEC_ymm3_11_10 VEC_ymm3_11_9 VEC_mulH_11_32;
sub VEC_ymm3_12_10 VEC_ymm3_12_9 VEC_mulH_12_32;
sub VEC_ymm3_13_10 VEC_ymm3_13_9 VEC_mulH_13_32;
sub VEC_ymm3_14_10 VEC_ymm3_14_9 VEC_mulH_14_32;
sub VEC_ymm3_15_10 VEC_ymm3_15_9 VEC_mulH_15_32;
add VEC_ymm11_0_16 VEC_ymm11_0_15 VEC_mulH_0_32;
add VEC_ymm11_1_16 VEC_ymm11_1_15 VEC_mulH_1_32;
add VEC_ymm11_2_16 VEC_ymm11_2_15 VEC_mulH_2_32;
add VEC_ymm11_3_16 VEC_ymm11_3_15 VEC_mulH_3_32;
add VEC_ymm11_4_16 VEC_ymm11_4_15 VEC_mulH_4_32;
add VEC_ymm11_5_16 VEC_ymm11_5_15 VEC_mulH_5_32;
add VEC_ymm11_6_16 VEC_ymm11_6_15 VEC_mulH_6_32;
add VEC_ymm11_7_16 VEC_ymm11_7_15 VEC_mulH_7_32;
add VEC_ymm11_8_16 VEC_ymm11_8_15 VEC_mulH_8_32;
add VEC_ymm11_9_16 VEC_ymm11_9_15 VEC_mulH_9_32;
add VEC_ymm11_10_16 VEC_ymm11_10_15 VEC_mulH_10_32;
add VEC_ymm11_11_16 VEC_ymm11_11_15 VEC_mulH_11_32;
add VEC_ymm11_12_16 VEC_ymm11_12_15 VEC_mulH_12_32;
add VEC_ymm11_13_16 VEC_ymm11_13_15 VEC_mulH_13_32;
add VEC_ymm11_14_16 VEC_ymm11_14_15 VEC_mulH_14_32;
add VEC_ymm11_15_16 VEC_ymm11_15_15 VEC_mulH_15_32;
{ and [inp_poly_0 * inp_poly_0 = VEC_ymm4_0_11 + VEC_ymm4_1_11 * x_0 + VEC_ymm4_2_11 * x_0 ** 2 + VEC_ymm4_3_11 * x_0 ** 3 + VEC_ymm4_4_11 * x_0 ** 4 + VEC_ymm4_5_11 * x_0 ** 5 + VEC_ymm4_6_11 * x_0 ** 6 + VEC_ymm4_7_11 * x_0 ** 7 + VEC_ymm6_0_13 * x_0 ** 8 + VEC_ymm6_1_13 * x_0 ** 9 + VEC_ymm6_2_13 * x_0 ** 10 + VEC_ymm6_3_13 * x_0 ** 11 + VEC_ymm6_4_13 * x_0 ** 12 + VEC_ymm6_5_13 * x_0 ** 13 + VEC_ymm6_6_13 * x_0 ** 14 + VEC_ymm6_7_13 * x_0 ** 15 + VEC_ymm8_0_15 * x_0 ** 16 + VEC_ymm8_1_15 * x_0 ** 17 + VEC_ymm8_2_15 * x_0 ** 18 + VEC_ymm8_3_15 * x_0 ** 19 + VEC_ymm8_4_15 * x_0 ** 20 + VEC_ymm8_5_15 * x_0 ** 21 + VEC_ymm8_6_15 * x_0 ** 22 + VEC_ymm8_7_15 * x_0 ** 23 + VEC_ymm3_0_10 * x_0 ** 24 + VEC_ymm3_1_10 * x_0 ** 25 + VEC_ymm3_2_10 * x_0 ** 26 + VEC_ymm3_3_10 * x_0 ** 27 + VEC_ymm3_4_10 * x_0 ** 28 + VEC_ymm3_5_10 * x_0 ** 29 + VEC_ymm3_6_10 * x_0 ** 30 + VEC_ymm3_7_10 * x_0 ** 31 (mod [7681, x_0 ** 32 - (-527)]), inp_poly_0 * inp_poly_0 = VEC_ymm7_0_7 + VEC_ymm7_1_7 * x_0 + VEC_ymm7_2_7 * x_0 ** 2 + VEC_ymm7_3_7 * x_0 ** 3 + VEC_ymm7_4_7 * x_0 ** 4 + VEC_ymm7_5_7 * x_0 ** 5 + VEC_ymm7_6_7 * x_0 ** 6 + VEC_ymm7_7_7 * x_0 ** 7 + VEC_ymm10_0_16 * x_0 ** 8 + VEC_ymm10_1_16 * x_0 ** 9 + VEC_ymm10_2_16 * x_0 ** 10 + VEC_ymm10_3_16 * x_0 ** 11 + VEC_ymm10_4_16 * x_0 ** 12 + VEC_ymm10_5_16 * x_0 ** 13 + VEC_ymm10_6_16 * x_0 ** 14 + VEC_ymm10_7_16 * x_0 ** 15 + VEC_ymm5_0_13 * x_0 ** 16 + VEC_ymm5_1_13 * x_0 ** 17 + VEC_ymm5_2_13 * x_0 ** 18 + VEC_ymm5_3_13 * x_0 ** 19 + VEC_ymm5_4_13 * x_0 ** 20 + VEC_ymm5_5_13 * x_0 ** 21 + VEC_ymm5_6_13 * x_0 ** 22 + VEC_ymm5_7_13 * x_0 ** 23 + VEC_ymm11_0_16 * x_0 ** 24 + VEC_ymm11_1_16 * x_0 ** 25 + VEC_ymm11_2_16 * x_0 ** 26 + VEC_ymm11_3_16 * x_0 ** 27 + VEC_ymm11_4_16 * x_0 ** 28 + VEC_ymm11_5_16 * x_0 ** 29 + VEC_ymm11_6_16 * x_0 ** 30 + VEC_ymm11_7_16 * x_0 ** 31 (mod [7681, x_0 ** 32 - 527]), inp_poly_0 * inp_poly_0 = VEC_ymm4_8_11 + VEC_ymm4_9_11 * x_0 + VEC_ymm4_10_11 * x_0 ** 2 + VEC_ymm4_11_11 * x_0 ** 3 + VEC_ymm4_12_11 * x_0 ** 4 + VEC_ymm4_13_11 * x_0 ** 5 + VEC_ymm4_14_11 * x_0 ** 6 + VEC_ymm4_15_11 * x_0 ** 7 + VEC_ymm6_8_13 * x_0 ** 8 + VEC_ymm6_9_13 * x_0 ** 9 + VEC_ymm6_10_13 * x_0 ** 10 + VEC_ymm6_11_13 * x_0 ** 11 + VEC_ymm6_12_13 * x_0 ** 12 + VEC_ymm6_13_13 * x_0 ** 13 + VEC_ymm6_14_13 * x_0 ** 14 + VEC_ymm6_15_13 * x_0 ** 15 + VEC_ymm8_8_15 * x_0 ** 16 + VEC_ymm8_9_15 * x_0 ** 17 + VEC_ymm8_10_15 * x_0 ** 18 + VEC_ymm8_11_15 * x_0 ** 19 + VEC_ymm8_12_15 * x_0 ** 20 + VEC_ymm8_13_15 * x_0 ** 21 + VEC_ymm8_14_15 * x_0 ** 22 + VEC_ymm8_15_15 * x_0 ** 23 + VEC_ymm3_8_10 * x_0 ** 24 + VEC_ymm3_9_10 * x_0 ** 25 + VEC_ymm3_10_10 * x_0 ** 26 + VEC_ymm3_11_10 * x_0 ** 27 + VEC_ymm3_12_10 * x_0 ** 28 + VEC_ymm3_13_10 * x_0 ** 29 + VEC_ymm3_14_10 * x_0 ** 30 + VEC_ymm3_15_10 * x_0 ** 31 (mod [7681, x_0 ** 32 - 849]), inp_poly_0 * inp_poly_0 = VEC_ymm7_8_7 + VEC_ymm7_9_7 * x_0 + VEC_ymm7_10_7 * x_0 ** 2 + VEC_ymm7_11_7 * x_0 ** 3 + VEC_ymm7_12_7 * x_0 ** 4 + VEC_ymm7_13_7 * x_0 ** 5 + VEC_ymm7_14_7 * x_0 ** 6 + VEC_ymm7_15_7 * x_0 ** 7 + VEC_ymm10_8_16 * x_0 ** 8 + VEC_ymm10_9_16 * x_0 ** 9 + VEC_ymm10_10_16 * x_0 ** 10 + VEC_ymm10_11_16 * x_0 ** 11 + VEC_ymm10_12_16 * x_0 ** 12 + VEC_ymm10_13_16 * x_0 ** 13 + VEC_ymm10_14_16 * x_0 ** 14 + VEC_ymm10_15_16 * x_0 ** 15 + VEC_ymm5_8_13 * x_0 ** 16 + VEC_ymm5_9_13 * x_0 ** 17 + VEC_ymm5_10_13 * x_0 ** 18 + VEC_ymm5_11_13 * x_0 ** 19 + VEC_ymm5_12_13 * x_0 ** 20 + VEC_ymm5_13_13 * x_0 ** 21 + VEC_ymm5_14_13 * x_0 ** 22 + VEC_ymm5_15_13 * x_0 ** 23 + VEC_ymm11_8_16 * x_0 ** 24 + VEC_ymm11_9_16 * x_0 ** 25 + VEC_ymm11_10_16 * x_0 ** 26 + VEC_ymm11_11_16 * x_0 ** 27 + VEC_ymm11_12_16 * x_0 ** 28 + VEC_ymm11_13_16 * x_0 ** 29 + VEC_ymm11_14_16 * x_0 ** 30 + VEC_ymm11_15_16 * x_0 ** 31 (mod [7681, x_0 ** 32 - (-849)])] && and [(-16812)@16 <s VEC_ymm4_0_11, VEC_ymm4_0_11 <s 16812@16, (-16812)@16 <s VEC_ymm4_1_11, VEC_ymm4_1_11 <s 16812@16, (-16812)@16 <s VEC_ymm4_2_11, VEC_ymm4_2_11 <s 16812@16, (-16812)@16 <s VEC_ymm4_3_11, VEC_ymm4_3_11 <s 16812@16, (-16812)@16 <s VEC_ymm4_4_11, VEC_ymm4_4_11 <s 16812@16, (-16812)@16 <s VEC_ymm4_5_11, VEC_ymm4_5_11 <s 16812@16, (-16812)@16 <s VEC_ymm4_6_11, VEC_ymm4_6_11 <s 16812@16, (-16812)@16 <s VEC_ymm4_7_11, VEC_ymm4_7_11 <s 16812@16, (-16812)@16 <s VEC_ymm6_0_13, VEC_ymm6_0_13 <s 16812@16, (-16812)@16 <s VEC_ymm6_1_13, VEC_ymm6_1_13 <s 16812@16, (-16812)@16 <s VEC_ymm6_2_13, VEC_ymm6_2_13 <s 16812@16, (-16812)@16 <s VEC_ymm6_3_13, VEC_ymm6_3_13 <s 16812@16, (-16812)@16 <s VEC_ymm6_4_13, VEC_ymm6_4_13 <s 16812@16, (-16812)@16 <s VEC_ymm6_5_13, VEC_ymm6_5_13 <s 16812@16, (-16812)@16 <s VEC_ymm6_6_13, VEC_ymm6_6_13 <s 16812@16, (-16812)@16 <s VEC_ymm6_7_13, VEC_ymm6_7_13 <s 16812@16, (-16812)@16 <s VEC_ymm8_0_15, VEC_ymm8_0_15 <s 16812@16, (-16812)@16 <s VEC_ymm8_1_15, VEC_ymm8_1_15 <s 16812@16, (-16812)@16 <s VEC_ymm8_2_15, VEC_ymm8_2_15 <s 16812@16, (-16812)@16 <s VEC_ymm8_3_15, VEC_ymm8_3_15 <s 16812@16, (-16812)@16 <s VEC_ymm8_4_15, VEC_ymm8_4_15 <s 16812@16, (-16812)@16 <s VEC_ymm8_5_15, VEC_ymm8_5_15 <s 16812@16, (-16812)@16 <s VEC_ymm8_6_15, VEC_ymm8_6_15 <s 16812@16, (-16812)@16 <s VEC_ymm8_7_15, VEC_ymm8_7_15 <s 16812@16, (-16812)@16 <s VEC_ymm3_0_10, VEC_ymm3_0_10 <s 16812@16, (-16812)@16 <s VEC_ymm3_1_10, VEC_ymm3_1_10 <s 16812@16, (-16812)@16 <s VEC_ymm3_2_10, VEC_ymm3_2_10 <s 16812@16, (-16812)@16 <s VEC_ymm3_3_10, VEC_ymm3_3_10 <s 16812@16, (-16812)@16 <s VEC_ymm3_4_10, VEC_ymm3_4_10 <s 16812@16, (-16812)@16 <s VEC_ymm3_5_10, VEC_ymm3_5_10 <s 16812@16, (-16812)@16 <s VEC_ymm3_6_10, VEC_ymm3_6_10 <s 16812@16, (-16812)@16 <s VEC_ymm3_7_10, VEC_ymm3_7_10 <s 16812@16, (-16812)@16 <s VEC_ymm7_0_7, VEC_ymm7_0_7 <s 16812@16, (-16812)@16 <s VEC_ymm7_1_7, VEC_ymm7_1_7 <s 16812@16, (-16812)@16 <s VEC_ymm7_2_7, VEC_ymm7_2_7 <s 16812@16, (-16812)@16 <s VEC_ymm7_3_7, VEC_ymm7_3_7 <s 16812@16, (-16812)@16 <s VEC_ymm7_4_7, VEC_ymm7_4_7 <s 16812@16, (-16812)@16 <s VEC_ymm7_5_7, VEC_ymm7_5_7 <s 16812@16, (-16812)@16 <s VEC_ymm7_6_7, VEC_ymm7_6_7 <s 16812@16, (-16812)@16 <s VEC_ymm7_7_7, VEC_ymm7_7_7 <s 16812@16, (-16812)@16 <s VEC_ymm10_0_16, VEC_ymm10_0_16 <s 16812@16, (-16812)@16 <s VEC_ymm10_1_16, VEC_ymm10_1_16 <s 16812@16, (-16812)@16 <s VEC_ymm10_2_16, VEC_ymm10_2_16 <s 16812@16, (-16812)@16 <s VEC_ymm10_3_16, VEC_ymm10_3_16 <s 16812@16, (-16812)@16 <s VEC_ymm10_4_16, VEC_ymm10_4_16 <s 16812@16, (-16812)@16 <s VEC_ymm10_5_16, VEC_ymm10_5_16 <s 16812@16, (-16812)@16 <s VEC_ymm10_6_16, VEC_ymm10_6_16 <s 16812@16, (-16812)@16 <s VEC_ymm10_7_16, VEC_ymm10_7_16 <s 16812@16, (-16812)@16 <s VEC_ymm5_0_13, VEC_ymm5_0_13 <s 16812@16, (-16812)@16 <s VEC_ymm5_1_13, VEC_ymm5_1_13 <s 16812@16, (-16812)@16 <s VEC_ymm5_2_13, VEC_ymm5_2_13 <s 16812@16, (-16812)@16 <s VEC_ymm5_3_13, VEC_ymm5_3_13 <s 16812@16, (-16812)@16 <s VEC_ymm5_4_13, VEC_ymm5_4_13 <s 16812@16, (-16812)@16 <s VEC_ymm5_5_13, VEC_ymm5_5_13 <s 16812@16, (-16812)@16 <s VEC_ymm5_6_13, VEC_ymm5_6_13 <s 16812@16, (-16812)@16 <s VEC_ymm5_7_13, VEC_ymm5_7_13 <s 16812@16, (-16812)@16 <s VEC_ymm11_0_16, VEC_ymm11_0_16 <s 16812@16, (-16812)@16 <s VEC_ymm11_1_16, VEC_ymm11_1_16 <s 16812@16, (-16812)@16 <s VEC_ymm11_2_16, VEC_ymm11_2_16 <s 16812@16, (-16812)@16 <s VEC_ymm11_3_16, VEC_ymm11_3_16 <s 16812@16, (-16812)@16 <s VEC_ymm11_4_16, VEC_ymm11_4_16 <s 16812@16, (-16812)@16 <s VEC_ymm11_5_16, VEC_ymm11_5_16 <s 16812@16, (-16812)@16 <s VEC_ymm11_6_16, VEC_ymm11_6_16 <s 16812@16, (-16812)@16 <s VEC_ymm11_7_16, VEC_ymm11_7_16 <s 16812@16, (-16350)@16 <s VEC_ymm4_8_11, VEC_ymm4_8_11 <s 16350@16, (-16350)@16 <s VEC_ymm4_9_11, VEC_ymm4_9_11 <s 16350@16, (-16350)@16 <s VEC_ymm4_10_11, VEC_ymm4_10_11 <s 16350@16, (-16350)@16 <s VEC_ymm4_11_11, VEC_ymm4_11_11 <s 16350@16, (-16350)@16 <s VEC_ymm4_12_11, VEC_ymm4_12_11 <s 16350@16, (-16350)@16 <s VEC_ymm4_13_11, VEC_ymm4_13_11 <s 16350@16, (-16350)@16 <s VEC_ymm4_14_11, VEC_ymm4_14_11 <s 16350@16, (-16350)@16 <s VEC_ymm4_15_11, VEC_ymm4_15_11 <s 16350@16, (-16350)@16 <s VEC_ymm6_8_13, VEC_ymm6_8_13 <s 16350@16, (-16350)@16 <s VEC_ymm6_9_13, VEC_ymm6_9_13 <s 16350@16, (-16350)@16 <s VEC_ymm6_10_13, VEC_ymm6_10_13 <s 16350@16, (-16350)@16 <s VEC_ymm6_11_13, VEC_ymm6_11_13 <s 16350@16, (-16350)@16 <s VEC_ymm6_12_13, VEC_ymm6_12_13 <s 16350@16, (-16350)@16 <s VEC_ymm6_13_13, VEC_ymm6_13_13 <s 16350@16, (-16350)@16 <s VEC_ymm6_14_13, VEC_ymm6_14_13 <s 16350@16, (-16350)@16 <s VEC_ymm6_15_13, VEC_ymm6_15_13 <s 16350@16, (-16350)@16 <s VEC_ymm8_8_15, VEC_ymm8_8_15 <s 16350@16, (-16350)@16 <s VEC_ymm8_9_15, VEC_ymm8_9_15 <s 16350@16, (-16350)@16 <s VEC_ymm8_10_15, VEC_ymm8_10_15 <s 16350@16, (-16350)@16 <s VEC_ymm8_11_15, VEC_ymm8_11_15 <s 16350@16, (-16350)@16 <s VEC_ymm8_12_15, VEC_ymm8_12_15 <s 16350@16, (-16350)@16 <s VEC_ymm8_13_15, VEC_ymm8_13_15 <s 16350@16, (-16350)@16 <s VEC_ymm8_14_15, VEC_ymm8_14_15 <s 16350@16, (-16350)@16 <s VEC_ymm8_15_15, VEC_ymm8_15_15 <s 16350@16, (-16350)@16 <s VEC_ymm3_8_10, VEC_ymm3_8_10 <s 16350@16, (-16350)@16 <s VEC_ymm3_9_10, VEC_ymm3_9_10 <s 16350@16, (-16350)@16 <s VEC_ymm3_10_10, VEC_ymm3_10_10 <s 16350@16, (-16350)@16 <s VEC_ymm3_11_10, VEC_ymm3_11_10 <s 16350@16, (-16350)@16 <s VEC_ymm3_12_10, VEC_ymm3_12_10 <s 16350@16, (-16350)@16 <s VEC_ymm3_13_10, VEC_ymm3_13_10 <s 16350@16, (-16350)@16 <s VEC_ymm3_14_10, VEC_ymm3_14_10 <s 16350@16, (-16350)@16 <s VEC_ymm3_15_10, VEC_ymm3_15_10 <s 16350@16, (-16350)@16 <s VEC_ymm7_8_7, VEC_ymm7_8_7 <s 16350@16, (-16350)@16 <s VEC_ymm7_9_7, VEC_ymm7_9_7 <s 16350@16, (-16350)@16 <s VEC_ymm7_10_7, VEC_ymm7_10_7 <s 16350@16, (-16350)@16 <s VEC_ymm7_11_7, VEC_ymm7_11_7 <s 16350@16, (-16350)@16 <s VEC_ymm7_12_7, VEC_ymm7_12_7 <s 16350@16, (-16350)@16 <s VEC_ymm7_13_7, VEC_ymm7_13_7 <s 16350@16, (-16350)@16 <s VEC_ymm7_14_7, VEC_ymm7_14_7 <s 16350@16, (-16350)@16 <s VEC_ymm7_15_7, VEC_ymm7_15_7 <s 16350@16, (-16350)@16 <s VEC_ymm10_8_16, VEC_ymm10_8_16 <s 16350@16, (-16350)@16 <s VEC_ymm10_9_16, VEC_ymm10_9_16 <s 16350@16, (-16350)@16 <s VEC_ymm10_10_16, VEC_ymm10_10_16 <s 16350@16, (-16350)@16 <s VEC_ymm10_11_16, VEC_ymm10_11_16 <s 16350@16, (-16350)@16 <s VEC_ymm10_12_16, VEC_ymm10_12_16 <s 16350@16, (-16350)@16 <s VEC_ymm10_13_16, VEC_ymm10_13_16 <s 16350@16, (-16350)@16 <s VEC_ymm10_14_16, VEC_ymm10_14_16 <s 16350@16, (-16350)@16 <s VEC_ymm10_15_16, VEC_ymm10_15_16 <s 16350@16, (-16350)@16 <s VEC_ymm5_8_13, VEC_ymm5_8_13 <s 16350@16, (-16350)@16 <s VEC_ymm5_9_13, VEC_ymm5_9_13 <s 16350@16, (-16350)@16 <s VEC_ymm5_10_13, VEC_ymm5_10_13 <s 16350@16, (-16350)@16 <s VEC_ymm5_11_13, VEC_ymm5_11_13 <s 16350@16, (-16350)@16 <s VEC_ymm5_12_13, VEC_ymm5_12_13 <s 16350@16, (-16350)@16 <s VEC_ymm5_13_13, VEC_ymm5_13_13 <s 16350@16, (-16350)@16 <s VEC_ymm5_14_13, VEC_ymm5_14_13 <s 16350@16, (-16350)@16 <s VEC_ymm5_15_13, VEC_ymm5_15_13 <s 16350@16, (-16350)@16 <s VEC_ymm11_8_16, VEC_ymm11_8_16 <s 16350@16, (-16350)@16 <s VEC_ymm11_9_16, VEC_ymm11_9_16 <s 16350@16, (-16350)@16 <s VEC_ymm11_10_16, VEC_ymm11_10_16 <s 16350@16, (-16350)@16 <s VEC_ymm11_11_16, VEC_ymm11_11_16 <s 16350@16, (-16350)@16 <s VEC_ymm11_12_16, VEC_ymm11_12_16 <s 16350@16, (-16350)@16 <s VEC_ymm11_13_16, VEC_ymm11_13_16 <s 16350@16, (-16350)@16 <s VEC_ymm11_14_16, VEC_ymm11_14_16 <s 16350@16, (-16350)@16 <s VEC_ymm11_15_16, VEC_ymm11_15_16 <s 16350@16] }