# Äá»“ng Há»“ Tháº¿ Ká»· (Verilog)

Äá»“ng há»“/lá»‹ch sá»‘ **chÃ­nh xÃ¡c theo lá»‹ch** Ä‘Æ°á»£c hiá»‡n thá»±c báº±ng **Verilog**, hÆ°á»›ng tá»›i cháº¡y trÃªn cÃ¡c bo máº¡ch FPGA. Dá»± Ã¡n cung cáº¥p cÃ¡c bá»™ Ä‘áº¿m giÃ¢y/phÃºt/giá»/ngÃ y/thÃ¡ng/nÄƒm, táº¡o xung 1Â Hz tá»« clock há»‡ thá»‘ng, chá»‰nh thá»i gian báº±ng nÃºt nháº¥n (kÃ¨m khá»­ dá»™i vÃ  oneâ€‘pulse), vÃ  giáº£i mÃ£ hiá»ƒn thá»‹ 7â€‘segment.

---

## âœ¨ TÃ­nh nÄƒng

* **Chuá»—i thá»i gian & lá»‹ch Ä‘áº§y Ä‘á»§**: giÃ¢y â†’ phÃºt â†’ giá» â†’ ngÃ y â†’ thÃ¡ng â†’ nÄƒm.
* **Chá»‰nh thá»i gian báº±ng nÃºt nháº¥n** (cÃ³ khá»­ dá»™i & xung má»™t nhá»‹p oneâ€‘pulse); chá»n trÆ°á»ng cáº§n chá»‰nh.
* **Chia clock 1Â Hz** tá»« clock há»‡ thá»‘ng táº§n sá»‘ cao.
* **Xuáº¥t 7â€‘segment** qua chuyá»ƒn BCD (trá»£ giÃºp 0â€“99) + BCDâ†’7SEG.
* **NhÃ¡y/blink** Ä‘á»ƒ bÃ¡o trÆ°á»ng Ä‘ang Ä‘Æ°á»£c chá»‰nh.

## ğŸ§± Tá»•ng quan module

CÃ¡c module Verilog Ä‘Æ°á»£c nhÃ³m theo chá»©c nÄƒng:

* **Topâ€‘level**

  * `top_level.v`: ghÃ©p ná»‘i toÃ n bá»™ khá»‘i con, map I/O ra chÃ¢n bo máº¡ch.

* **Giá»¯ thá»i gian & chá»‰nh**

  * `clock_divider_1s.v`: táº¡o xung kÃ­ch hoáº¡t 1Â Hz tá»« clock há»‡ thá»‘ng.
  * `count_adjust_sec.v`, `count_adjust_min.v`, `count_adjust_hour.v`.
  * `count_adjust_day.v`, `count_adjust_month.v`, `count_adjust_year.v` (quy táº¯c lá»‹ch: sá»‘ ngÃ y/thÃ¡ng, nÄƒm nhuáº­n).
  * `adjust_select.v`: chá»n trÆ°á»ng (sec/min/hour/day/month/year) Ä‘á»ƒ chá»‰nh.

* **TÆ°Æ¡ng tÃ¡c ngÆ°á»i dÃ¹ng / UX**

  * `btn_onepulse.v`: chuyá»ƒn nÃºt cÆ¡ khÃ­ thÃ nh xung 1 chu ká»³ sáº¡ch.
  * `clock_blink.v`: táº¡o tÃ­n hiá»‡u nhÃ¡y Ä‘á»ƒ chá»›p trÆ°á»ng Ä‘ang chá»‰nh.

* **Hiá»ƒn thá»‹**

  * `bcd_0_99.v`: tÃ¡ch giÃ¡ trá»‹ thÃ nh hÃ ng chá»¥c/hÃ ng Ä‘Æ¡n vá»‹ (2 chá»¯ sá»‘).
  * `bcd_to_7seg.v`: Ã¡nh xáº¡ BCD â†’ 7 thanh (aâ€“g).

> âš™ï¸ **TODO**: náº¿u dÃ¹ng nhiá»u LED 7â€‘seg cáº§n quÃ©t/mux, thÃªm module scan driver vÃ  mÃ´ táº£ táº¡i Ä‘Ã¢y.

## ğŸ—‚ï¸ Gá»£i Ã½ cáº¥u trÃºc dá»± Ã¡n

```
century-clock-verilog/
â”œâ”€ adjust_select.v
â”œâ”€ bcd_0_99.v
â”œâ”€ bcd_to_7seg.v
â”œâ”€ btn_onepulse.v
â”œâ”€ clock_blink.v
â”œâ”€ clock_divider_1s.v
â”œâ”€ count_adjust_day.v
â”œâ”€ count_adjust_hour.v
â”œâ”€ count_adjust_min.v
â”œâ”€ count_adjust_month.v
â”œâ”€ count_adjust_sec.v
â”œâ”€ count_adjust_year.v
â””â”€ top_level.v   # Ä‘áº·t module nÃ y lÃ m top khi tá»•ng há»£p
```

## âš™ï¸ CÃ¡ch hoáº¡t Ä‘á»™ng (pipeline)

1. **`clock_divider_1s`** láº¥y clock há»‡ thá»‘ng â†’ sinh tick 1Â Hz (âš™ï¸ **TODO**: xÃ¡c nháº­n táº§n sá»‘ clock vÃ o vÃ  háº±ng chia).
2. **Bá»™ Ä‘áº¿m** (`count_adjust_*`) tÄƒng theo tick 1Â Hz vÃ  táº¡o carry sang trÆ°á»ng káº¿; á»Ÿ **cháº¿ Ä‘á»™ chá»‰nh**, trÆ°á»ng Ä‘Æ°á»£c chá»n sáº½ tÄƒng theo nÃºt nháº¥n.
3. **Logic lá»‹ch** trong `day/month/year` Ä‘áº£m báº£o Ä‘Ãºng 28/29/30/31 ngÃ y vÃ  nÄƒm nhuáº­n.
4. **Hiá»ƒn thá»‹**: giÃ¡ trá»‹ Ä‘i qua `bcd_0_99` vÃ  `bcd_to_7seg` Ä‘á»ƒ ra 7â€‘seg; `clock_blink` cÃ³ thá»ƒ táº¯t/nhÃ¡y trÆ°á»ng Ä‘ang chá»‰nh.

## ğŸ™Œ Ghi cÃ´ng

* TÃ¡c giáº£: Doan Sinh Duc
* MÃ´n há»c/Dá»± Ã¡n: Digital design
