Version:

1.1：逻辑

1.2：移位

1.3：加减小于

1.4：调整HazardUnit布线(FlushD)等

1.5：数据移动

1.6：三目运算符变更为Case

1.7：修改了有/无符号加减小于运算的计算逻辑

1.8：算术运算

1.9：Goldschmidt

1.10：Branch

1.11：Jump

1.12：访存

1.13：第一次功能测试(52)

1.14：通过测试点1-64

1.15：移除了无关项控制信号MemtoReg

2.0：将Translator移入Datapath的MEM阶段,为地址异常处理做准备

2.1：57条指令控制信号解码

2.2：通过测试点1-72

2.3：功能测试通过

2.4：将中断的优先级调整至其他例外之前

3.0：完成CPU Sram类型的封装

3.1：AXI前的最后版本

3.2：策略上Cache优先于Confreg

3.3：AXI测试通过,未改进

3.4：性能测试3以外的测试通过

4.0：verilator性能测试通过