TimeQuest Timing Analyzer report for sync_fifo
Tue Feb 03 10:52:03 2026
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_sys_clk'
 13. Slow 1200mV 85C Model Hold: 'i_sys_clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'i_sys_clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'i_sys_clk'
 27. Slow 1200mV 0C Model Hold: 'i_sys_clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'i_sys_clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'i_sys_clk'
 40. Fast 1200mV 0C Model Hold: 'i_sys_clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'i_sys_clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Full Version ;
; Revision Name      ; sync_fifo                                           ;
; Device Family      ; Cyclone IV GX                                       ;
; Device Name        ; EP4CGX15BF14C6                                      ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; i_sys_clk  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_sys_clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 461.04 MHz ; 250.0 MHz       ; i_sys_clk  ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-----------+--------+----------------+
; Clock     ; Slack  ; End Point TNS  ;
+-----------+--------+----------------+
; i_sys_clk ; -1.169 ; -22.564        ;
+-----------+--------+----------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-----------+-------+----------------+
; Clock     ; Slack ; End Point TNS  ;
+-----------+-------+----------------+
; i_sys_clk ; 0.355 ; 0.000          ;
+-----------+-------+----------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-----------+--------+------------------------------+
; Clock     ; Slack  ; End Point TNS                ;
+-----------+--------+------------------------------+
; i_sys_clk ; -3.000 ; -34.696                      ;
+-----------+--------+------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_sys_clk'                                                                                                                                                                                                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.169 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 2.099      ;
; -1.168 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 2.098      ;
; -1.053 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.983      ;
; -1.052 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.982      ;
; -1.037 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.252      ; 2.317      ;
; -1.037 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.252      ; 2.317      ;
; -1.035 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.257      ; 2.320      ;
; -0.983 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.194      ; 2.205      ;
; -0.952 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.882      ;
; -0.937 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.867      ;
; -0.936 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.866      ;
; -0.907 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.837      ;
; -0.887 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.817      ;
; -0.878 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.808      ;
; -0.872 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.802      ;
; -0.836 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.766      ;
; -0.833 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.763      ;
; -0.830 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.760      ;
; -0.828 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.744      ;
; -0.827 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.757      ;
; -0.824 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.754      ;
; -0.822 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.752      ;
; -0.821 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.751      ;
; -0.816 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.746      ;
; -0.811 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.741      ;
; -0.808 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.738      ;
; -0.794 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.724      ;
; -0.748 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.664      ;
; -0.721 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.637      ;
; -0.721 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.651      ;
; -0.720 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.650      ;
; -0.717 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.647      ;
; -0.714 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.644      ;
; -0.712 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.628      ;
; -0.712 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.628      ;
; -0.711 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.641      ;
; -0.708 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.638      ;
; -0.707 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.638      ;
; -0.707 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.638      ;
; -0.707 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.638      ;
; -0.707 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.638      ;
; -0.707 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.638      ;
; -0.707 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.638      ;
; -0.706 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.636      ;
; -0.706 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.622      ;
; -0.705 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.636      ;
; -0.702 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.632      ;
; -0.701 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.632      ;
; -0.700 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.630      ;
; -0.695 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.626      ;
; -0.666 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.282      ; 1.943      ;
; -0.666 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.282      ; 1.943      ;
; -0.666 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.282      ; 1.943      ;
; -0.666 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.282      ; 1.943      ;
; -0.666 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.282      ; 1.943      ;
; -0.666 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.282      ; 1.943      ;
; -0.666 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.282      ; 1.943      ;
; -0.643 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.573      ;
; -0.634 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.564      ;
; -0.633 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.549      ;
; -0.632 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.548      ;
; -0.625 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.555      ;
; -0.619 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.550      ;
; -0.606 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.522      ;
; -0.605 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.521      ;
; -0.601 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.531      ;
; -0.600 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.516      ;
; -0.598 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.528      ;
; -0.596 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.512      ;
; -0.596 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.512      ;
; -0.595 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.525      ;
; -0.592 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.522      ;
; -0.591 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.522      ;
; -0.590 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.520      ;
; -0.590 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.506      ;
; -0.590 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.506      ;
; -0.589 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.520      ;
; -0.585 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.516      ;
; -0.585 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.516      ;
; -0.584 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.514      ;
; -0.579 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.510      ;
; -0.579 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.510      ;
; -0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.463      ;
; -0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.463      ;
; -0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.463      ;
; -0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.463      ;
; -0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.463      ;
; -0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.463      ;
; -0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.463      ;
; -0.528 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.065     ; 1.458      ;
; -0.518 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.434      ;
; -0.517 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.433      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.432      ;
; -0.503 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.434      ;
; -0.502 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.433      ;
; -0.490 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.406      ;
; -0.489 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.405      ;
; -0.489 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.079     ; 1.405      ;
; -0.475 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.406      ;
; -0.475 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.064     ; 1.406      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_sys_clk'                                                                                                                                                                                                                                                                                                                                                                ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.355 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.577      ;
; 0.371 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.080      ; 0.608      ;
; 0.373 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 0.609      ;
; 0.392 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.614      ;
; 0.418 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.317      ; 0.922      ;
; 0.467 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.446      ; 1.070      ;
; 0.483 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.446      ; 1.086      ;
; 0.547 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.317      ; 1.051      ;
; 0.555 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.317      ; 1.059      ;
; 0.558 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 0.794      ;
; 0.559 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 0.795      ;
; 0.560 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 0.796      ;
; 0.560 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 0.796      ;
; 0.561 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 0.797      ;
; 0.574 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 0.795      ;
; 0.574 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 0.795      ;
; 0.576 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 0.797      ;
; 0.577 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 0.798      ;
; 0.578 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.446      ; 1.181      ;
; 0.580 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 0.816      ;
; 0.581 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.803      ;
; 0.583 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.805      ;
; 0.593 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 0.814      ;
; 0.596 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.446      ; 1.199      ;
; 0.598 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.820      ;
; 0.685 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.034      ; 0.906      ;
; 0.687 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.909      ;
; 0.690 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.446      ; 1.293      ;
; 0.702 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.034      ; 0.923      ;
; 0.705 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.034      ; 0.926      ;
; 0.706 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.928      ;
; 0.707 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.446      ; 1.310      ;
; 0.708 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.034      ; 0.929      ;
; 0.717 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.034      ; 0.938      ;
; 0.721 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.943      ;
; 0.724 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.034      ; 0.945      ;
; 0.727 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.034      ; 0.948      ;
; 0.730 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 0.952      ;
; 0.753 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; -0.049     ; 0.891      ;
; 0.807 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.029      ;
; 0.833 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.069      ;
; 0.834 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.070      ;
; 0.834 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.070      ;
; 0.847 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.083      ;
; 0.848 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.069      ;
; 0.848 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.069      ;
; 0.848 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.084      ;
; 0.848 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.084      ;
; 0.849 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.085      ;
; 0.850 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.086      ;
; 0.850 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.086      ;
; 0.854 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.076      ;
; 0.855 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.077      ;
; 0.856 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.078      ;
; 0.863 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.084      ;
; 0.863 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.084      ;
; 0.864 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.085      ;
; 0.865 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.086      ;
; 0.866 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.087      ;
; 0.870 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.092      ;
; 0.872 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.094      ;
; 0.889 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.317      ; 1.393      ;
; 0.892 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.317      ; 1.396      ;
; 0.927 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.317      ; 1.431      ;
; 0.943 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.179      ;
; 0.944 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.180      ;
; 0.945 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.181      ;
; 0.946 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.182      ;
; 0.958 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.179      ;
; 0.958 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.179      ;
; 0.959 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.195      ;
; 0.960 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.181      ;
; 0.960 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.196      ;
; 0.961 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.197      ;
; 0.962 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.198      ;
; 0.966 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.188      ;
; 0.975 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.196      ;
; 0.976 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.197      ;
; 0.977 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.198      ;
; 0.979 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.201      ;
; 0.981 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.203      ;
; 0.982 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.204      ;
; 0.995 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.217      ;
; 0.997 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.219      ;
; 0.998 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.447      ; 1.602      ;
; 1.005 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.227      ;
; 1.011 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.233      ;
; 1.012 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.234      ;
; 1.013 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.235      ;
; 1.014 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.236      ;
; 1.015 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.237      ;
; 1.021 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.381      ; 1.589      ;
; 1.021 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.243      ;
; 1.022 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.244      ;
; 1.038 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.065      ; 1.260      ;
; 1.055 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.291      ;
; 1.057 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.079      ; 1.293      ;
; 1.070 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.064      ; 1.291      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'i_sys_clk'                                                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_sys_clk ; Rise       ; i_sys_clk                                                                                                                                                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 0.106  ; 0.336        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 0.119  ; 0.349        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ;
; 0.189  ; 0.373        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; 0.212  ; 0.396        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~input|o                                                                                                                                                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~inputclkctrl|inclk[0]                                                                                                                                    ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~inputclkctrl|outclk                                                                                                                                      ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[0]|clk                                                                                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[1]|clk                                                                                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[2]|clk                                                                                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[3]|clk                                                                                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[4]|clk                                                                                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[5]|clk                                                                                        ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[6]|clk                                                                                        ;
; 0.349  ; 0.349        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[6]|clk                                                                                  ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1|ram_block2a0|clk0                                                                                ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1|ram_block2a0|clk1                                                                                ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|b_full|clk                                                                                                ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|b_non_empty|clk                                                                                           ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[0]|clk                                                                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[1]|clk                                                                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[2]|clk                                                                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[3]|clk                                                                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4]|clk                                                                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[5]|clk                                                                        ;
; 0.372  ; 0.372        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[6]|clk                                                                        ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[0]|clk                                                                                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[1]|clk                                                                                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[2]|clk                                                                                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[3]|clk                                                                                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[4]|clk                                                                                  ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[5]|clk                                                                                  ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
; 0.411  ; 0.627        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ;
; 0.415  ; 0.631        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_rden      ; i_sys_clk  ; 3.347 ; 3.795 ; Rise       ; i_sys_clk       ;
; i_wdata[*]  ; i_sys_clk  ; 1.559 ; 2.016 ; Rise       ; i_sys_clk       ;
;  i_wdata[0] ; i_sys_clk  ; 1.457 ; 1.925 ; Rise       ; i_sys_clk       ;
;  i_wdata[1] ; i_sys_clk  ; 1.195 ; 1.647 ; Rise       ; i_sys_clk       ;
;  i_wdata[2] ; i_sys_clk  ; 1.285 ; 1.753 ; Rise       ; i_sys_clk       ;
;  i_wdata[3] ; i_sys_clk  ; 1.488 ; 1.949 ; Rise       ; i_sys_clk       ;
;  i_wdata[4] ; i_sys_clk  ; 1.309 ; 1.779 ; Rise       ; i_sys_clk       ;
;  i_wdata[5] ; i_sys_clk  ; 1.391 ; 1.841 ; Rise       ; i_sys_clk       ;
;  i_wdata[6] ; i_sys_clk  ; 1.299 ; 1.776 ; Rise       ; i_sys_clk       ;
;  i_wdata[7] ; i_sys_clk  ; 1.559 ; 2.016 ; Rise       ; i_sys_clk       ;
; i_wren      ; i_sys_clk  ; 1.572 ; 1.821 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_rden      ; i_sys_clk  ; -1.851 ; -2.292 ; Rise       ; i_sys_clk       ;
; i_wdata[*]  ; i_sys_clk  ; -0.828 ; -1.267 ; Rise       ; i_sys_clk       ;
;  i_wdata[0] ; i_sys_clk  ; -1.078 ; -1.534 ; Rise       ; i_sys_clk       ;
;  i_wdata[1] ; i_sys_clk  ; -0.828 ; -1.267 ; Rise       ; i_sys_clk       ;
;  i_wdata[2] ; i_sys_clk  ; -0.914 ; -1.369 ; Rise       ; i_sys_clk       ;
;  i_wdata[3] ; i_sys_clk  ; -1.114 ; -1.560 ; Rise       ; i_sys_clk       ;
;  i_wdata[4] ; i_sys_clk  ; -0.937 ; -1.394 ; Rise       ; i_sys_clk       ;
;  i_wdata[5] ; i_sys_clk  ; -1.016 ; -1.454 ; Rise       ; i_sys_clk       ;
;  i_wdata[6] ; i_sys_clk  ; -0.927 ; -1.392 ; Rise       ; i_sys_clk       ;
;  i_wdata[7] ; i_sys_clk  ; -1.182 ; -1.624 ; Rise       ; i_sys_clk       ;
; i_wren      ; i_sys_clk  ; -0.458 ; -0.664 ; Rise       ; i_sys_clk       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_empty     ; i_sys_clk  ; 6.348 ; 6.387 ; Rise       ; i_sys_clk       ;
; o_full      ; i_sys_clk  ; 5.965 ; 5.881 ; Rise       ; i_sys_clk       ;
; o_rdata[*]  ; i_sys_clk  ; 9.839 ; 9.814 ; Rise       ; i_sys_clk       ;
;  o_rdata[0] ; i_sys_clk  ; 9.839 ; 9.814 ; Rise       ; i_sys_clk       ;
;  o_rdata[1] ; i_sys_clk  ; 8.902 ; 8.836 ; Rise       ; i_sys_clk       ;
;  o_rdata[2] ; i_sys_clk  ; 9.181 ; 9.123 ; Rise       ; i_sys_clk       ;
;  o_rdata[3] ; i_sys_clk  ; 9.104 ; 9.032 ; Rise       ; i_sys_clk       ;
;  o_rdata[4] ; i_sys_clk  ; 9.179 ; 9.106 ; Rise       ; i_sys_clk       ;
;  o_rdata[5] ; i_sys_clk  ; 9.009 ; 8.921 ; Rise       ; i_sys_clk       ;
;  o_rdata[6] ; i_sys_clk  ; 9.071 ; 8.991 ; Rise       ; i_sys_clk       ;
;  o_rdata[7] ; i_sys_clk  ; 9.184 ; 9.125 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_empty     ; i_sys_clk  ; 6.137 ; 6.177 ; Rise       ; i_sys_clk       ;
; o_full      ; i_sys_clk  ; 5.766 ; 5.682 ; Rise       ; i_sys_clk       ;
; o_rdata[*]  ; i_sys_clk  ; 8.601 ; 8.535 ; Rise       ; i_sys_clk       ;
;  o_rdata[0] ; i_sys_clk  ; 9.528 ; 9.503 ; Rise       ; i_sys_clk       ;
;  o_rdata[1] ; i_sys_clk  ; 8.601 ; 8.535 ; Rise       ; i_sys_clk       ;
;  o_rdata[2] ; i_sys_clk  ; 8.870 ; 8.812 ; Rise       ; i_sys_clk       ;
;  o_rdata[3] ; i_sys_clk  ; 8.799 ; 8.726 ; Rise       ; i_sys_clk       ;
;  o_rdata[4] ; i_sys_clk  ; 8.866 ; 8.792 ; Rise       ; i_sys_clk       ;
;  o_rdata[5] ; i_sys_clk  ; 8.698 ; 8.609 ; Rise       ; i_sys_clk       ;
;  o_rdata[6] ; i_sys_clk  ; 8.767 ; 8.686 ; Rise       ; i_sys_clk       ;
;  o_rdata[7] ; i_sys_clk  ; 8.873 ; 8.814 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 518.4 MHz ; 250.0 MHz       ; i_sys_clk  ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; i_sys_clk ; -0.929 ; -17.474       ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; i_sys_clk ; 0.310 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; i_sys_clk ; -3.000 ; -34.696                     ;
+-----------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_sys_clk'                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.929 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.867      ;
; -0.929 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.867      ;
; -0.857 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.220      ; 2.097      ;
; -0.857 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.224      ; 2.101      ;
; -0.857 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.220      ; 2.097      ;
; -0.829 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.767      ;
; -0.829 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.767      ;
; -0.783 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.169      ; 1.972      ;
; -0.729 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.667      ;
; -0.729 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.667      ;
; -0.726 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.664      ;
; -0.693 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.631      ;
; -0.670 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.608      ;
; -0.662 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.600      ;
; -0.655 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.593      ;
; -0.633 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.571      ;
; -0.626 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.564      ;
; -0.622 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.560      ;
; -0.616 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.541      ;
; -0.615 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.553      ;
; -0.615 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.553      ;
; -0.611 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.549      ;
; -0.608 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.546      ;
; -0.607 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.545      ;
; -0.604 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.542      ;
; -0.603 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.541      ;
; -0.593 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.531      ;
; -0.549 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.474      ;
; -0.535 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.056     ; 1.474      ;
; -0.535 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.056     ; 1.474      ;
; -0.535 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.056     ; 1.474      ;
; -0.535 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.056     ; 1.474      ;
; -0.535 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.056     ; 1.474      ;
; -0.535 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.056     ; 1.474      ;
; -0.530 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.468      ;
; -0.529 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.454      ;
; -0.526 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.464      ;
; -0.522 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.460      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.261      ; 1.772      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.261      ; 1.772      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.261      ; 1.772      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.261      ; 1.772      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.441      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.261      ; 1.772      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.261      ; 1.772      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.261      ; 1.772      ;
; -0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.441      ;
; -0.515 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.453      ;
; -0.515 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.453      ;
; -0.511 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.449      ;
; -0.508 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.446      ;
; -0.505 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.443      ;
; -0.504 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.442      ;
; -0.498 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.423      ;
; -0.497 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.435      ;
; -0.493 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.431      ;
; -0.487 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.425      ;
; -0.454 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.392      ;
; -0.453 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.391      ;
; -0.449 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.374      ;
; -0.449 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.387      ;
; -0.449 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.374      ;
; -0.446 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.384      ;
; -0.440 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.378      ;
; -0.430 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.355      ;
; -0.429 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.354      ;
; -0.419 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.344      ;
; -0.417 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.355      ;
; -0.416 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.341      ;
; -0.416 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.354      ;
; -0.416 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.341      ;
; -0.415 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.353      ;
; -0.414 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.352      ;
; -0.411 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.349      ;
; -0.406 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.344      ;
; -0.405 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.343      ;
; -0.398 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.336      ;
; -0.398 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.323      ;
; -0.398 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.323      ;
; -0.393 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.331      ;
; -0.388 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.326      ;
; -0.387 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.325      ;
; -0.385 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.323      ;
; -0.385 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.323      ;
; -0.385 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.323      ;
; -0.385 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.323      ;
; -0.385 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.323      ;
; -0.385 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.323      ;
; -0.385 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.323      ;
; -0.356 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.294      ;
; -0.354 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.279      ;
; -0.349 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.274      ;
; -0.349 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.274      ;
; -0.340 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.278      ;
; -0.336 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.274      ;
; -0.330 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.255      ;
; -0.329 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.254      ;
; -0.329 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.070     ; 1.254      ;
; -0.317 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.255      ;
; -0.317 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.057     ; 1.255      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_sys_clk'                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.310 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.511      ;
; 0.310 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.511      ;
; 0.328 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.072      ; 0.544      ;
; 0.331 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.545      ;
; 0.349 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.550      ;
; 0.408 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.279      ; 0.856      ;
; 0.412 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.407      ; 0.963      ;
; 0.426 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.407      ; 0.977      ;
; 0.504 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.718      ;
; 0.505 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.719      ;
; 0.505 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.719      ;
; 0.506 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.720      ;
; 0.507 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.721      ;
; 0.509 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.407      ; 1.060      ;
; 0.518 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.719      ;
; 0.518 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.719      ;
; 0.520 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.721      ;
; 0.520 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.721      ;
; 0.522 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.736      ;
; 0.522 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.407      ; 1.073      ;
; 0.526 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.727      ;
; 0.527 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.728      ;
; 0.531 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.279      ; 0.979      ;
; 0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.734      ;
; 0.537 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.279      ; 0.985      ;
; 0.539 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.740      ;
; 0.605 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.407      ; 1.156      ;
; 0.616 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.407      ; 1.167      ;
; 0.624 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.825      ;
; 0.645 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.022      ; 0.836      ;
; 0.648 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.849      ;
; 0.655 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.856      ;
; 0.661 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.022      ; 0.852      ;
; 0.662 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.022      ; 0.853      ;
; 0.664 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.865      ;
; 0.667 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.022      ; 0.858      ;
; 0.674 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.022      ; 0.865      ;
; 0.679 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.022      ; 0.870      ;
; 0.682 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.022      ; 0.873      ;
; 0.715 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; -0.056     ; 0.828      ;
; 0.733 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.934      ;
; 0.748 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.962      ;
; 0.749 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.963      ;
; 0.750 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.964      ;
; 0.755 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.969      ;
; 0.755 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.969      ;
; 0.756 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.970      ;
; 0.762 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.976      ;
; 0.762 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.976      ;
; 0.763 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.964      ;
; 0.763 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.964      ;
; 0.763 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 0.977      ;
; 0.767 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.968      ;
; 0.767 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.968      ;
; 0.769 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.970      ;
; 0.769 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.970      ;
; 0.770 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.971      ;
; 0.770 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.971      ;
; 0.774 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.975      ;
; 0.776 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.977      ;
; 0.780 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.981      ;
; 0.783 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 0.984      ;
; 0.837 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.051      ;
; 0.838 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.052      ;
; 0.844 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.058      ;
; 0.845 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.059      ;
; 0.846 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.279      ; 1.294      ;
; 0.848 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.279      ; 1.296      ;
; 0.851 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.065      ;
; 0.852 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.053      ;
; 0.852 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.053      ;
; 0.852 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.066      ;
; 0.858 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.072      ;
; 0.859 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.060      ;
; 0.859 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.073      ;
; 0.863 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.064      ;
; 0.863 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.064      ;
; 0.865 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.066      ;
; 0.870 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.071      ;
; 0.876 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.077      ;
; 0.882 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.279      ; 1.330      ;
; 0.892 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.093      ;
; 0.898 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.099      ;
; 0.900 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.101      ;
; 0.904 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.105      ;
; 0.905 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.408      ; 1.457      ;
; 0.905 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.106      ;
; 0.905 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.106      ;
; 0.906 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.107      ;
; 0.908 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.109      ;
; 0.911 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.112      ;
; 0.919 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.120      ;
; 0.921 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.122      ;
; 0.923 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.124      ;
; 0.925 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.340      ; 1.434      ;
; 0.927 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.057      ; 1.128      ;
; 0.933 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.147      ;
; 0.940 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.154      ;
; 0.947 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.070      ; 1.161      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'i_sys_clk'                                                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_sys_clk ; Rise       ; i_sys_clk                                                                                                                                                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; 0.111  ; 0.341        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; 0.113  ; 0.343        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; 0.120  ; 0.350        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ;
; 0.211  ; 0.395        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; 0.218  ; 0.402        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~input|o                                                                                                                                                  ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~inputclkctrl|inclk[0]                                                                                                                                    ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~inputclkctrl|outclk                                                                                                                                      ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[0]|clk                                                                                        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[1]|clk                                                                                        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[2]|clk                                                                                        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[3]|clk                                                                                        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[4]|clk                                                                                        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[5]|clk                                                                                        ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[6]|clk                                                                                        ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[6]|clk                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1|ram_block2a0|clk0                                                                                ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1|ram_block2a0|clk1                                                                                ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|b_full|clk                                                                                                ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|b_non_empty|clk                                                                                           ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[0]|clk                                                                        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[1]|clk                                                                        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[2]|clk                                                                        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[3]|clk                                                                        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4]|clk                                                                        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[5]|clk                                                                        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[6]|clk                                                                        ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[0]|clk                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[1]|clk                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[2]|clk                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[3]|clk                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[4]|clk                                                                                  ;
; 0.378  ; 0.378        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[5]|clk                                                                                  ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ;
; 0.393  ; 0.609        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_rden      ; i_sys_clk  ; 2.947 ; 3.274 ; Rise       ; i_sys_clk       ;
; i_wdata[*]  ; i_sys_clk  ; 1.351 ; 1.707 ; Rise       ; i_sys_clk       ;
;  i_wdata[0] ; i_sys_clk  ; 1.246 ; 1.615 ; Rise       ; i_sys_clk       ;
;  i_wdata[1] ; i_sys_clk  ; 1.007 ; 1.373 ; Rise       ; i_sys_clk       ;
;  i_wdata[2] ; i_sys_clk  ; 1.087 ; 1.473 ; Rise       ; i_sys_clk       ;
;  i_wdata[3] ; i_sys_clk  ; 1.281 ; 1.652 ; Rise       ; i_sys_clk       ;
;  i_wdata[4] ; i_sys_clk  ; 1.108 ; 1.498 ; Rise       ; i_sys_clk       ;
;  i_wdata[5] ; i_sys_clk  ; 1.187 ; 1.548 ; Rise       ; i_sys_clk       ;
;  i_wdata[6] ; i_sys_clk  ; 1.101 ; 1.500 ; Rise       ; i_sys_clk       ;
;  i_wdata[7] ; i_sys_clk  ; 1.351 ; 1.707 ; Rise       ; i_sys_clk       ;
; i_wren      ; i_sys_clk  ; 1.411 ; 1.654 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_rden      ; i_sys_clk  ; -1.580 ; -1.930 ; Rise       ; i_sys_clk       ;
; i_wdata[*]  ; i_sys_clk  ; -0.672 ; -1.028 ; Rise       ; i_sys_clk       ;
;  i_wdata[0] ; i_sys_clk  ; -0.901 ; -1.260 ; Rise       ; i_sys_clk       ;
;  i_wdata[1] ; i_sys_clk  ; -0.672 ; -1.028 ; Rise       ; i_sys_clk       ;
;  i_wdata[2] ; i_sys_clk  ; -0.748 ; -1.124 ; Rise       ; i_sys_clk       ;
;  i_wdata[3] ; i_sys_clk  ; -0.937 ; -1.298 ; Rise       ; i_sys_clk       ;
;  i_wdata[4] ; i_sys_clk  ; -0.768 ; -1.148 ; Rise       ; i_sys_clk       ;
;  i_wdata[5] ; i_sys_clk  ; -0.844 ; -1.196 ; Rise       ; i_sys_clk       ;
;  i_wdata[6] ; i_sys_clk  ; -0.762 ; -1.150 ; Rise       ; i_sys_clk       ;
;  i_wdata[7] ; i_sys_clk  ; -1.003 ; -1.350 ; Rise       ; i_sys_clk       ;
; i_wren      ; i_sys_clk  ; -0.432 ; -0.631 ; Rise       ; i_sys_clk       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_empty     ; i_sys_clk  ; 5.651 ; 5.736 ; Rise       ; i_sys_clk       ;
; o_full      ; i_sys_clk  ; 5.326 ; 5.249 ; Rise       ; i_sys_clk       ;
; o_rdata[*]  ; i_sys_clk  ; 8.789 ; 8.739 ; Rise       ; i_sys_clk       ;
;  o_rdata[0] ; i_sys_clk  ; 8.789 ; 8.739 ; Rise       ; i_sys_clk       ;
;  o_rdata[1] ; i_sys_clk  ; 7.987 ; 7.881 ; Rise       ; i_sys_clk       ;
;  o_rdata[2] ; i_sys_clk  ; 8.242 ; 8.144 ; Rise       ; i_sys_clk       ;
;  o_rdata[3] ; i_sys_clk  ; 8.182 ; 8.072 ; Rise       ; i_sys_clk       ;
;  o_rdata[4] ; i_sys_clk  ; 8.227 ; 8.140 ; Rise       ; i_sys_clk       ;
;  o_rdata[5] ; i_sys_clk  ; 8.062 ; 7.975 ; Rise       ; i_sys_clk       ;
;  o_rdata[6] ; i_sys_clk  ; 8.150 ; 8.033 ; Rise       ; i_sys_clk       ;
;  o_rdata[7] ; i_sys_clk  ; 8.250 ; 8.145 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_empty     ; i_sys_clk  ; 5.465 ; 5.549 ; Rise       ; i_sys_clk       ;
; o_full      ; i_sys_clk  ; 5.150 ; 5.073 ; Rise       ; i_sys_clk       ;
; o_rdata[*]  ; i_sys_clk  ; 7.715 ; 7.610 ; Rise       ; i_sys_clk       ;
;  o_rdata[0] ; i_sys_clk  ; 8.508 ; 8.459 ; Rise       ; i_sys_clk       ;
;  o_rdata[1] ; i_sys_clk  ; 7.715 ; 7.610 ; Rise       ; i_sys_clk       ;
;  o_rdata[2] ; i_sys_clk  ; 7.961 ; 7.864 ; Rise       ; i_sys_clk       ;
;  o_rdata[3] ; i_sys_clk  ; 7.902 ; 7.792 ; Rise       ; i_sys_clk       ;
;  o_rdata[4] ; i_sys_clk  ; 7.940 ; 7.854 ; Rise       ; i_sys_clk       ;
;  o_rdata[5] ; i_sys_clk  ; 7.780 ; 7.695 ; Rise       ; i_sys_clk       ;
;  o_rdata[6] ; i_sys_clk  ; 7.871 ; 7.755 ; Rise       ; i_sys_clk       ;
;  o_rdata[7] ; i_sys_clk  ; 7.969 ; 7.865 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; i_sys_clk ; -0.222 ; -1.566        ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; i_sys_clk ; 0.187 ; 0.000         ;
+-----------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-----------+--------+-----------------------------+
; Clock     ; Slack  ; End Point TNS               ;
+-----------+--------+-----------------------------+
; i_sys_clk ; -3.000 ; -31.273                     ;
+-----------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_sys_clk'                                                                                                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                           ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.222 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.173      ;
; -0.218 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.169      ;
; -0.154 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.105      ;
; -0.150 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.101      ;
; -0.135 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.106      ; 1.250      ;
; -0.129 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.138      ; 1.276      ;
; -0.129 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.141      ; 1.279      ;
; -0.129 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.138      ; 1.276      ;
; -0.099 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.050      ;
; -0.086 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.037      ;
; -0.082 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.033      ;
; -0.070 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.021      ;
; -0.060 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.011      ;
; -0.057 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.008      ;
; -0.053 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 1.004      ;
; -0.035 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.986      ;
; -0.033 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.984      ;
; -0.031 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.982      ;
; -0.029 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.980      ;
; -0.028 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.979      ;
; -0.026 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.977      ;
; -0.024 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.967      ;
; -0.023 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.974      ;
; -0.022 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.973      ;
; -0.021 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.972      ;
; -0.019 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.970      ;
; -0.010 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.961      ;
; 0.021  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.922      ;
; 0.031  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.920      ;
; 0.033  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.918      ;
; 0.035  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.916      ;
; 0.037  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.914      ;
; 0.039  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.912      ;
; 0.040  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.903      ;
; 0.041  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.910      ;
; 0.042  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.909      ;
; 0.043  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.900      ;
; 0.044  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.906      ;
; 0.044  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.899      ;
; 0.045  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.906      ;
; 0.045  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.906      ;
; 0.046  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.905      ;
; 0.046  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.897      ;
; 0.048  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.902      ;
; 0.052  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.898      ;
; 0.077  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.152      ; 1.062      ;
; 0.077  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.152      ; 1.062      ;
; 0.077  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.152      ; 1.062      ;
; 0.077  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.152      ; 1.062      ;
; 0.077  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.152      ; 1.062      ;
; 0.077  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.152      ; 1.062      ;
; 0.077  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.152      ; 1.062      ;
; 0.077  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.874      ;
; 0.083  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.868      ;
; 0.084  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.867      ;
; 0.088  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.855      ;
; 0.089  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.854      ;
; 0.096  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.854      ;
; 0.105  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.846      ;
; 0.107  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.836      ;
; 0.108  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.835      ;
; 0.109  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.842      ;
; 0.109  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.834      ;
; 0.110  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.841      ;
; 0.111  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.839      ;
; 0.111  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.832      ;
; 0.112  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.838      ;
; 0.112  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.831      ;
; 0.112  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.839      ;
; 0.114  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.837      ;
; 0.114  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.829      ;
; 0.114  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.829      ;
; 0.115  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.835      ;
; 0.116  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.834      ;
; 0.120  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.830      ;
; 0.121  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.829      ;
; 0.125  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.826      ;
; 0.140  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.811      ;
; 0.147  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.804      ;
; 0.147  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.804      ;
; 0.147  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.804      ;
; 0.147  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.804      ;
; 0.147  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.804      ;
; 0.147  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.804      ;
; 0.147  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.036     ; 0.804      ;
; 0.156  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.787      ;
; 0.157  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.786      ;
; 0.157  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.786      ;
; 0.164  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.786      ;
; 0.164  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.037     ; 0.786      ;
; 0.174  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.105      ; 0.940      ;
; 0.178  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 1.000        ; 0.161      ; 0.970      ;
; 0.181  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.762      ;
; 0.182  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.761      ;
; 0.182  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 1.000        ; -0.044     ; 0.761      ;
+--------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_sys_clk'                                                                                                                                                                                                                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                           ; To Node                                                                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.187 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.307      ;
; 0.196 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.045      ; 0.325      ;
; 0.196 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.324      ;
; 0.208 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.328      ;
; 0.223 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.178      ; 0.505      ;
; 0.251 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.243      ; 0.578      ;
; 0.265 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.243      ; 0.592      ;
; 0.289 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.178      ; 0.571      ;
; 0.294 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.178      ; 0.576      ;
; 0.301 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.429      ;
; 0.301 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.429      ;
; 0.301 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.429      ;
; 0.302 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.430      ;
; 0.303 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.431      ;
; 0.308 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.429      ;
; 0.308 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.429      ;
; 0.309 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.430      ;
; 0.309 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.430      ;
; 0.310 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.431      ;
; 0.313 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.441      ;
; 0.315 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.435      ;
; 0.315 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.435      ;
; 0.318 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.439      ;
; 0.318 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.243      ; 0.645      ;
; 0.323 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.443      ;
; 0.330 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.243      ; 0.657      ;
; 0.362 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.482      ;
; 0.365 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.031      ; 0.500      ;
; 0.374 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.494      ;
; 0.377 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.031      ; 0.512      ;
; 0.377 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.031      ; 0.512      ;
; 0.378 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.031      ; 0.513      ;
; 0.380 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.031      ; 0.515      ;
; 0.383 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.503      ;
; 0.383 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.243      ; 0.710      ;
; 0.386 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.031      ; 0.521      ;
; 0.388 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.508      ;
; 0.388 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.031      ; 0.523      ;
; 0.396 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.243      ; 0.723      ;
; 0.406 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; -0.020     ; 0.490      ;
; 0.430 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.550      ;
; 0.450 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.578      ;
; 0.450 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.578      ;
; 0.450 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.578      ;
; 0.457 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.579      ;
; 0.460 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.588      ;
; 0.460 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.588      ;
; 0.461 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.589      ;
; 0.462 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.582      ;
; 0.463 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.583      ;
; 0.463 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.591      ;
; 0.463 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.591      ;
; 0.464 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.584      ;
; 0.464 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.592      ;
; 0.467 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.588      ;
; 0.467 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.588      ;
; 0.468 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.589      ;
; 0.470 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.591      ;
; 0.470 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.591      ;
; 0.475 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.595      ;
; 0.476 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.596      ;
; 0.493 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.178      ; 0.775      ;
; 0.497 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.178      ; 0.779      ;
; 0.505 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.625      ;
; 0.513 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.641      ;
; 0.513 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.641      ;
; 0.515 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.178      ; 0.797      ;
; 0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.644      ;
; 0.516 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.644      ;
; 0.520 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.642      ;
; 0.523 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.643      ;
; 0.523 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.644      ;
; 0.526 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.654      ;
; 0.527 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.655      ;
; 0.528 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.648      ;
; 0.529 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.657      ;
; 0.530 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.658      ;
; 0.531 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.651      ;
; 0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.654      ;
; 0.533 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.654      ;
; 0.534 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                             ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.243      ; 0.861      ;
; 0.536 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.657      ;
; 0.537 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.657      ;
; 0.538 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.658      ;
; 0.541 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.661      ;
; 0.544 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.664      ;
; 0.550 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.670      ;
; 0.564 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.684      ;
; 0.565 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.685      ;
; 0.566 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.686      ;
; 0.572 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.692      ;
; 0.579 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                  ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.699      ;
; 0.579 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.707      ;
; 0.582 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                              ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.044      ; 0.710      ;
; 0.586 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                        ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.037      ; 0.707      ;
; 0.589 ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3] ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ; i_sys_clk    ; i_sys_clk   ; 0.000        ; 0.036      ; 0.709      ;
+-------+-----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'i_sys_clk'                                                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                                                                                                                                             ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; i_sys_clk ; Rise       ; i_sys_clk                                                                                                                                                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -0.093 ; 0.137        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_address_reg0 ;
; -0.093 ; 0.137        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_we_reg       ;
; -0.091 ; 0.139        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~porta_datain_reg0  ;
; -0.089 ; 0.141        ; 0.230          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|dpram_ne11:FIFOram|altsyncram_i4k1:altsyncram1|ram_block2a0~portb_address_reg0 ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[0]                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[1]                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[2]                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[3]                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[4]                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[5]                                             ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:wr_ptr|counter_reg_bit[6]                                             ;
; -0.058 ; 0.126        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[6]                                       ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; -0.029 ; 0.155        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; -0.028 ; 0.156        ; 0.184          ; Low Pulse Width  ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[0]|clk                                                                                        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[1]|clk                                                                                        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[2]|clk                                                                                        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[3]|clk                                                                                        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[4]|clk                                                                                        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[5]|clk                                                                                        ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|wr_ptr|counter_reg_bit[6]|clk                                                                                        ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[6]|clk                                                                                  ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~input|o                                                                                                                                                  ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~inputclkctrl|inclk[0]                                                                                                                                    ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~inputclkctrl|outclk                                                                                                                                      ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1|ram_block2a0|clk0                                                                                ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|FIFOram|altsyncram1|ram_block2a0|clk1                                                                                ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|b_full|clk                                                                                                ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|b_non_empty|clk                                                                                           ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[0]|clk                                                                        ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[1]|clk                                                                        ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[2]|clk                                                                        ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[3]|clk                                                                        ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[4]|clk                                                                        ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[5]|clk                                                                        ;
; 0.151  ; 0.151        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|fifo_state|count_usedw|counter_reg_bit[6]|clk                                                                        ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[0]|clk                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[1]|clk                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[2]|clk                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[3]|clk                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[4]|clk                                                                                  ;
; 0.152  ; 0.152        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; u_fifo|scfifo_component|auto_generated|dpfifo|rd_ptr_count|counter_reg_bit[5]|clk                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; i_sys_clk ; Rise       ; i_sys_clk~input|i                                                                                                                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; i_sys_clk ; Rise       ; i_sys_clk~input|i                                                                                                                                                  ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_full                                                 ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|b_non_empty                                            ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[0]                ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[1]                ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[2]                ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[3]                ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[4]                ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[5]                ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|a_fefifo_u7e:fifo_state|cntr_8s7:count_usedw|counter_reg_bit[6]                ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[0]                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[1]                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[2]                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[3]                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[4]                                       ;
; 0.626  ; 0.842        ; 0.216          ; High Pulse Width ; i_sys_clk ; Rise       ; fifo:u_fifo|scfifo:scfifo_component|scfifo_mb31:auto_generated|a_dpfifo_th31:dpfifo|cntr_srb:rd_ptr_count|counter_reg_bit[5]                                       ;
+--------+--------------+----------------+------------------+-----------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_rden      ; i_sys_clk  ; 1.840 ; 2.484 ; Rise       ; i_sys_clk       ;
; i_wdata[*]  ; i_sys_clk  ; 0.881 ; 1.492 ; Rise       ; i_sys_clk       ;
;  i_wdata[0] ; i_sys_clk  ; 0.814 ; 1.422 ; Rise       ; i_sys_clk       ;
;  i_wdata[1] ; i_sys_clk  ; 0.676 ; 1.260 ; Rise       ; i_sys_clk       ;
;  i_wdata[2] ; i_sys_clk  ; 0.739 ; 1.336 ; Rise       ; i_sys_clk       ;
;  i_wdata[3] ; i_sys_clk  ; 0.862 ; 1.467 ; Rise       ; i_sys_clk       ;
;  i_wdata[4] ; i_sys_clk  ; 0.747 ; 1.348 ; Rise       ; i_sys_clk       ;
;  i_wdata[5] ; i_sys_clk  ; 0.783 ; 1.379 ; Rise       ; i_sys_clk       ;
;  i_wdata[6] ; i_sys_clk  ; 0.749 ; 1.358 ; Rise       ; i_sys_clk       ;
;  i_wdata[7] ; i_sys_clk  ; 0.881 ; 1.492 ; Rise       ; i_sys_clk       ;
; i_wren      ; i_sys_clk  ; 0.899 ; 1.257 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_rden      ; i_sys_clk  ; -1.022 ; -1.622 ; Rise       ; i_sys_clk       ;
; i_wdata[*]  ; i_sys_clk  ; -0.459 ; -1.036 ; Rise       ; i_sys_clk       ;
;  i_wdata[0] ; i_sys_clk  ; -0.592 ; -1.191 ; Rise       ; i_sys_clk       ;
;  i_wdata[1] ; i_sys_clk  ; -0.459 ; -1.036 ; Rise       ; i_sys_clk       ;
;  i_wdata[2] ; i_sys_clk  ; -0.520 ; -1.108 ; Rise       ; i_sys_clk       ;
;  i_wdata[3] ; i_sys_clk  ; -0.640 ; -1.235 ; Rise       ; i_sys_clk       ;
;  i_wdata[4] ; i_sys_clk  ; -0.528 ; -1.120 ; Rise       ; i_sys_clk       ;
;  i_wdata[5] ; i_sys_clk  ; -0.562 ; -1.149 ; Rise       ; i_sys_clk       ;
;  i_wdata[6] ; i_sys_clk  ; -0.530 ; -1.129 ; Rise       ; i_sys_clk       ;
;  i_wdata[7] ; i_sys_clk  ; -0.657 ; -1.258 ; Rise       ; i_sys_clk       ;
; i_wren      ; i_sys_clk  ; -0.273 ; -0.605 ; Rise       ; i_sys_clk       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_empty     ; i_sys_clk  ; 3.813 ; 3.782 ; Rise       ; i_sys_clk       ;
; o_full      ; i_sys_clk  ; 3.479 ; 3.508 ; Rise       ; i_sys_clk       ;
; o_rdata[*]  ; i_sys_clk  ; 5.589 ; 5.652 ; Rise       ; i_sys_clk       ;
;  o_rdata[0] ; i_sys_clk  ; 5.589 ; 5.652 ; Rise       ; i_sys_clk       ;
;  o_rdata[1] ; i_sys_clk  ; 4.969 ; 4.979 ; Rise       ; i_sys_clk       ;
;  o_rdata[2] ; i_sys_clk  ; 5.143 ; 5.172 ; Rise       ; i_sys_clk       ;
;  o_rdata[3] ; i_sys_clk  ; 5.041 ; 5.116 ; Rise       ; i_sys_clk       ;
;  o_rdata[4] ; i_sys_clk  ; 5.076 ; 5.142 ; Rise       ; i_sys_clk       ;
;  o_rdata[5] ; i_sys_clk  ; 4.964 ; 5.019 ; Rise       ; i_sys_clk       ;
;  o_rdata[6] ; i_sys_clk  ; 5.019 ; 5.088 ; Rise       ; i_sys_clk       ;
;  o_rdata[7] ; i_sys_clk  ; 5.144 ; 5.171 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_empty     ; i_sys_clk  ; 3.687 ; 3.659 ; Rise       ; i_sys_clk       ;
; o_full      ; i_sys_clk  ; 3.363 ; 3.389 ; Rise       ; i_sys_clk       ;
; o_rdata[*]  ; i_sys_clk  ; 4.754 ; 4.772 ; Rise       ; i_sys_clk       ;
;  o_rdata[0] ; i_sys_clk  ; 5.379 ; 5.439 ; Rise       ; i_sys_clk       ;
;  o_rdata[1] ; i_sys_clk  ; 4.765 ; 4.772 ; Rise       ; i_sys_clk       ;
;  o_rdata[2] ; i_sys_clk  ; 4.933 ; 4.958 ; Rise       ; i_sys_clk       ;
;  o_rdata[3] ; i_sys_clk  ; 4.833 ; 4.904 ; Rise       ; i_sys_clk       ;
;  o_rdata[4] ; i_sys_clk  ; 4.864 ; 4.926 ; Rise       ; i_sys_clk       ;
;  o_rdata[5] ; i_sys_clk  ; 4.754 ; 4.805 ; Rise       ; i_sys_clk       ;
;  o_rdata[6] ; i_sys_clk  ; 4.811 ; 4.878 ; Rise       ; i_sys_clk       ;
;  o_rdata[7] ; i_sys_clk  ; 4.934 ; 4.958 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.169  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
;  i_sys_clk       ; -1.169  ; 0.187 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -22.564 ; 0.0   ; 0.0      ; 0.0     ; -34.696             ;
;  i_sys_clk       ; -22.564 ; 0.000 ; N/A      ; N/A     ; -34.696             ;
+------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; i_rden      ; i_sys_clk  ; 3.347 ; 3.795 ; Rise       ; i_sys_clk       ;
; i_wdata[*]  ; i_sys_clk  ; 1.559 ; 2.016 ; Rise       ; i_sys_clk       ;
;  i_wdata[0] ; i_sys_clk  ; 1.457 ; 1.925 ; Rise       ; i_sys_clk       ;
;  i_wdata[1] ; i_sys_clk  ; 1.195 ; 1.647 ; Rise       ; i_sys_clk       ;
;  i_wdata[2] ; i_sys_clk  ; 1.285 ; 1.753 ; Rise       ; i_sys_clk       ;
;  i_wdata[3] ; i_sys_clk  ; 1.488 ; 1.949 ; Rise       ; i_sys_clk       ;
;  i_wdata[4] ; i_sys_clk  ; 1.309 ; 1.779 ; Rise       ; i_sys_clk       ;
;  i_wdata[5] ; i_sys_clk  ; 1.391 ; 1.841 ; Rise       ; i_sys_clk       ;
;  i_wdata[6] ; i_sys_clk  ; 1.299 ; 1.776 ; Rise       ; i_sys_clk       ;
;  i_wdata[7] ; i_sys_clk  ; 1.559 ; 2.016 ; Rise       ; i_sys_clk       ;
; i_wren      ; i_sys_clk  ; 1.572 ; 1.821 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; i_rden      ; i_sys_clk  ; -1.022 ; -1.622 ; Rise       ; i_sys_clk       ;
; i_wdata[*]  ; i_sys_clk  ; -0.459 ; -1.028 ; Rise       ; i_sys_clk       ;
;  i_wdata[0] ; i_sys_clk  ; -0.592 ; -1.191 ; Rise       ; i_sys_clk       ;
;  i_wdata[1] ; i_sys_clk  ; -0.459 ; -1.028 ; Rise       ; i_sys_clk       ;
;  i_wdata[2] ; i_sys_clk  ; -0.520 ; -1.108 ; Rise       ; i_sys_clk       ;
;  i_wdata[3] ; i_sys_clk  ; -0.640 ; -1.235 ; Rise       ; i_sys_clk       ;
;  i_wdata[4] ; i_sys_clk  ; -0.528 ; -1.120 ; Rise       ; i_sys_clk       ;
;  i_wdata[5] ; i_sys_clk  ; -0.562 ; -1.149 ; Rise       ; i_sys_clk       ;
;  i_wdata[6] ; i_sys_clk  ; -0.530 ; -1.129 ; Rise       ; i_sys_clk       ;
;  i_wdata[7] ; i_sys_clk  ; -0.657 ; -1.258 ; Rise       ; i_sys_clk       ;
; i_wren      ; i_sys_clk  ; -0.273 ; -0.605 ; Rise       ; i_sys_clk       ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_empty     ; i_sys_clk  ; 6.348 ; 6.387 ; Rise       ; i_sys_clk       ;
; o_full      ; i_sys_clk  ; 5.965 ; 5.881 ; Rise       ; i_sys_clk       ;
; o_rdata[*]  ; i_sys_clk  ; 9.839 ; 9.814 ; Rise       ; i_sys_clk       ;
;  o_rdata[0] ; i_sys_clk  ; 9.839 ; 9.814 ; Rise       ; i_sys_clk       ;
;  o_rdata[1] ; i_sys_clk  ; 8.902 ; 8.836 ; Rise       ; i_sys_clk       ;
;  o_rdata[2] ; i_sys_clk  ; 9.181 ; 9.123 ; Rise       ; i_sys_clk       ;
;  o_rdata[3] ; i_sys_clk  ; 9.104 ; 9.032 ; Rise       ; i_sys_clk       ;
;  o_rdata[4] ; i_sys_clk  ; 9.179 ; 9.106 ; Rise       ; i_sys_clk       ;
;  o_rdata[5] ; i_sys_clk  ; 9.009 ; 8.921 ; Rise       ; i_sys_clk       ;
;  o_rdata[6] ; i_sys_clk  ; 9.071 ; 8.991 ; Rise       ; i_sys_clk       ;
;  o_rdata[7] ; i_sys_clk  ; 9.184 ; 9.125 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; o_empty     ; i_sys_clk  ; 3.687 ; 3.659 ; Rise       ; i_sys_clk       ;
; o_full      ; i_sys_clk  ; 3.363 ; 3.389 ; Rise       ; i_sys_clk       ;
; o_rdata[*]  ; i_sys_clk  ; 4.754 ; 4.772 ; Rise       ; i_sys_clk       ;
;  o_rdata[0] ; i_sys_clk  ; 5.379 ; 5.439 ; Rise       ; i_sys_clk       ;
;  o_rdata[1] ; i_sys_clk  ; 4.765 ; 4.772 ; Rise       ; i_sys_clk       ;
;  o_rdata[2] ; i_sys_clk  ; 4.933 ; 4.958 ; Rise       ; i_sys_clk       ;
;  o_rdata[3] ; i_sys_clk  ; 4.833 ; 4.904 ; Rise       ; i_sys_clk       ;
;  o_rdata[4] ; i_sys_clk  ; 4.864 ; 4.926 ; Rise       ; i_sys_clk       ;
;  o_rdata[5] ; i_sys_clk  ; 4.754 ; 4.805 ; Rise       ; i_sys_clk       ;
;  o_rdata[6] ; i_sys_clk  ; 4.811 ; 4.878 ; Rise       ; i_sys_clk       ;
;  o_rdata[7] ; i_sys_clk  ; 4.934 ; 4.958 ; Rise       ; i_sys_clk       ;
+-------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; o_rdata[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rdata[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rdata[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rdata[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rdata[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rdata[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rdata[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_rdata[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_empty       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_full        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; i_sys_rst_n    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wren         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_sys_clk      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_rden         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wdata[0]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wdata[1]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wdata[2]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wdata[3]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wdata[4]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wdata[5]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wdata[6]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_wdata[7]     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rdata[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.34 V              ; -0.00633 V          ; 0.232 V                              ; 0.083 V                              ; 1.94e-09 s                  ; 1.83e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.34 V             ; -0.00633 V         ; 0.232 V                             ; 0.083 V                             ; 1.94e-09 s                 ; 1.83e-09 s                 ; No                        ; Yes                       ;
; o_rdata[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; o_rdata[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; o_rdata[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; o_rdata[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; o_rdata[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; o_rdata[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; o_rdata[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; o_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; o_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.4 V               ; -0.00557 V          ; 0.238 V                              ; 0.014 V                              ; 2.9e-10 s                   ; 3.48e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.4 V              ; -0.00557 V         ; 0.238 V                             ; 0.014 V                             ; 2.9e-10 s                  ; 3.48e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rdata[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.203 V                              ; 0.046 V                              ; 2.34e-09 s                  ; 2.24e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.203 V                             ; 0.046 V                             ; 2.34e-09 s                 ; 2.24e-09 s                 ; Yes                       ; Yes                       ;
; o_rdata[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; o_rdata[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; o_rdata[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; o_rdata[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; o_rdata[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; o_rdata[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; o_rdata[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; o_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; o_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.36 V              ; -0.00623 V          ; 0.121 V                              ; 0.03 V                               ; 4.4e-10 s                   ; 4.28e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.36 V             ; -0.00623 V         ; 0.121 V                             ; 0.03 V                              ; 4.4e-10 s                  ; 4.28e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; o_rdata[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.65 V              ; -0.0109 V           ; 0.234 V                              ; 0.125 V                              ; 1.64e-09 s                  ; 1.59e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.65 V             ; -0.0109 V          ; 0.234 V                             ; 0.125 V                             ; 1.64e-09 s                 ; 1.59e-09 s                 ; No                        ; Yes                       ;
; o_rdata[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; o_rdata[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; o_rdata[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; o_rdata[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; o_rdata[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; o_rdata[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; o_rdata[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; o_empty       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; o_full        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.72 V              ; -0.0199 V           ; 0.186 V                              ; 0.027 V                              ; 2.63e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.72 V             ; -0.0199 V          ; 0.186 V                             ; 0.027 V                             ; 2.63e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; i_sys_clk  ; i_sys_clk ; 176      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; i_sys_clk  ; i_sys_clk ; 176      ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 10    ; 10   ;
; Unconstrained Output Port Paths ; 10    ; 10   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Full Version
    Info: Processing started: Tue Feb 03 10:52:01 2026
Info: Command: quartus_sta sync_fifo -c sync_fifo
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'sync_fifo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_sys_clk i_sys_clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.169
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.169       -22.564 i_sys_clk 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.355         0.000 i_sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.696 i_sys_clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.929
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.929       -17.474 i_sys_clk 
Info (332146): Worst-case hold slack is 0.310
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.310         0.000 i_sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -34.696 i_sys_clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.222
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.222        -1.566 i_sys_clk 
Info (332146): Worst-case hold slack is 0.187
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.187         0.000 i_sys_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -31.273 i_sys_clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4616 megabytes
    Info: Processing ended: Tue Feb 03 10:52:03 2026
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


