Fitter report for fpga_audiofx
Tue Jan 21 00:38:44 2020
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Fitter RAM Summary
 27. Fitter DSP Block Usage Summary
 28. DSP Block Details
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Successful - Tue Jan 21 00:38:44 2020       ;
; Quartus Prime Version              ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                      ; fpga_audiofx                                ;
; Top-level Entity Name              ; fpga_audiofx                                ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE115F29C7                               ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 4,220 / 114,480 ( 4 % )                     ;
;     Total combinational functions  ; 3,629 / 114,480 ( 3 % )                     ;
;     Dedicated logic registers      ; 2,809 / 114,480 ( 2 % )                     ;
; Total registers                    ; 2928                                        ;
; Total pins                         ; 71 / 529 ( 13 % )                           ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 2,016 / 3,981,312 ( < 1 % )                 ;
; Embedded Multiplier 9-bit elements ; 24 / 532 ( 5 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                              ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP4CE115F29C7       ;                                       ;
; Maximum processors allowed for parallel compilation                ; All                 ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V               ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.1%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                        ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                   ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[0]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[1]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[2]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[3]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[4]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[5]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[5]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[6]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[7]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[8]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[9]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[10]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[11]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_addr[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_addr[12]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_bank[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_ba[0]~output                                                                                                  ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_bank[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_ba[1]~output                                                                                                  ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[0]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[0]~_Duplicate_1   ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_we_n~output                                                                                                   ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[0]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[1]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[1]~_Duplicate_1   ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_cas_n~output                                                                                                  ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[1]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[2]         ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[2]~_Duplicate_1   ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_ras_n~output                                                                                                  ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[2]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_cs_n~output                                                                                                   ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_cmd[3]         ; Inverted        ; Register Packing ; Fast Output Register assignment        ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[0]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[0]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[0]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[0]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[1]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[1]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[1]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[1]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[2]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[2]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[2]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[2]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[3]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[3]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[3]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[3]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[4]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[4]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[4]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[4]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[5]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[5]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[5]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[5]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[6]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[6]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[6]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[6]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[7]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[7]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[7]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[7]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[8]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[8]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[8]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[8]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[9]        ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[9]~_Duplicate_1  ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[9]        ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[9]~output                                                                                                ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[10]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[10]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[10]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[10]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[11]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[11]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[11]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[11]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[12]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[12]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[12]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[12]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[13]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[13]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[13]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[13]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[14]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[14]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[14]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[14]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[15]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[15]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[15]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[15]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[16]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[16]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[16]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[16]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[17]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[17]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[17]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[17]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[18]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[18]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[18]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[18]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[19]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[19]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[19]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[19]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[20]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[20]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[20]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[20]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[21]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[21]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[21]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[21]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[22]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[22]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[22]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[22]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[23]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[23]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[23]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[23]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[24]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[24]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[24]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[24]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[25]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[25]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[25]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[25]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[26]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[26]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[26]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[26]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[27]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[27]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[27]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[27]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[28]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[28]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[28]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[28]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[29]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[29]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[29]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[29]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[30]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[30]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[30]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[30]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[31]       ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[31]~_Duplicate_1 ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_data[31]       ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_data[31]~output                                                                                               ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_dqm[0]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dqm[0]~output                                                                                                 ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_dqm[1]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dqm[1]~output                                                                                                 ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_dqm[2]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dqm[2]~output                                                                                                 ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_dqm[3]         ; Packed Register ; Register Packing ; Fast Output Register assignment        ; Q         ;                ; dram_dqm[3]~output                                                                                                 ; I                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe               ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_1         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe               ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[0]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe               ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_1  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_2         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_1  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[1]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_1  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_2  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_3         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_2  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[2]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_2  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_3  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_4         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_3  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[3]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_3  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_4  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_5         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_4  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[4]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_4  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_5  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_6         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_5  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[5]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_5  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_6  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_7         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_6  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[6]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_6  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_7  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_8         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_7  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[7]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_7  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_8  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_9         ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_8  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[8]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_8  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_9  ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_10        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_9  ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[9]~output                                                                                                ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_9  ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_10 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_11        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_10 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[10]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_10 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_11 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_12        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_11 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[11]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_11 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_12 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_13        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_12 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[12]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_12 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_13 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_14        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_13 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[13]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_13 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_14 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_15        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_14 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[14]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_14 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_15 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_16        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_15 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[15]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_15 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_16 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_17        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_16 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[16]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_16 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_17 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_18        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_17 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[17]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_17 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_18 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_19        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_18 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[18]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_18 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_19 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_20        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_19 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[19]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_19 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_20 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_21        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_20 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[20]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_20 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_21 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_22        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_21 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[21]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_21 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_22 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_23        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_22 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[22]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_22 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_23 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_24        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_23 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[23]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_23 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_24 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_25        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_24 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[24]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_24 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_25 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_26        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_25 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[25]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_25 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_26 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_27        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_26 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[26]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_26 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_27 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_28        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_27 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[27]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_27 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_28 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_29        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_28 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[28]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_28 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_29 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_30        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_29 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[29]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_29 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_30 ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_31        ; Q                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_30 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[30]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_30 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_31 ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ; dram_data[31]~output                                                                                               ; OE               ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_31 ; Inverted        ; Register Packing ; Fast Output Enable Register assignment ; Q         ;                ;                                                                                                                    ;                  ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[0]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[0]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[1]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[1]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[2]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[2]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[3]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[3]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[4]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[4]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[5]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[5]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[6]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[6]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[7]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[7]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[8]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[8]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[9]       ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[9]~input                                                                                                 ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[10]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[10]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[11]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[11]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[12]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[12]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[13]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[13]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[14]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[14]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[15]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[15]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[16]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[16]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[17]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[17]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[18]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[18]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[19]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[19]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[20]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[20]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[21]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[21]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[22]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[22]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[23]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[23]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[24]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[24]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[25]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[25]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[26]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[26]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[27]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[27]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[28]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[28]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[29]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[29]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[30]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[30]~input                                                                                                ; O                ;                       ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_data[31]      ; Packed Register ; Register Packing ; Fast Input Register assignment         ; Q         ;                ; dram_data[31]~input                                                                                                ; O                ;                       ;
+-------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Name                        ; Ignored Entity     ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register         ; sdram_ctrl_wrapper ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[0]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[10]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[11]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[12]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[13]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[14]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[15]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[16]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[17]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[18]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[19]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[1]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[20]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[21]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[22]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[23]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[24]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[25]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[26]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[27]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[28]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[29]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[2]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[30]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[31]       ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[3]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[4]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[5]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[6]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[7]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[8]        ; ON            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; sdram_ctrl_wrapper ;              ; m_data[9]        ; ON            ; Compiler or HDL Assignment ;
+-----------------------------+--------------------+--------------+------------------+---------------+----------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 6769 ) ; 0.00 % ( 0 / 6769 )        ; 0.00 % ( 0 / 6769 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 6769 ) ; 0.00 % ( 0 / 6769 )        ; 0.00 % ( 0 / 6769 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 6754 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 15 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/output_files/fpga_audiofx.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 4,220 / 114,480 ( 4 % )      ;
;     -- Combinational with no register       ; 1411                         ;
;     -- Register only                        ; 591                          ;
;     -- Combinational with a register        ; 2218                         ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 1715                         ;
;     -- 3 input functions                    ; 980                          ;
;     -- <=2 input functions                  ; 934                          ;
;     -- Register only                        ; 591                          ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 3298                         ;
;     -- arithmetic mode                      ; 331                          ;
;                                             ;                              ;
; Total registers*                            ; 2,928 / 117,053 ( 3 % )      ;
;     -- Dedicated logic registers            ; 2,809 / 114,480 ( 2 % )      ;
;     -- I/O registers                        ; 119 / 2,573 ( 5 % )          ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 323 / 7,155 ( 5 % )          ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 71 / 529 ( 13 % )            ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
;                                             ;                              ;
; M9Ks                                        ; 4 / 432 ( < 1 % )            ;
; Total block memory bits                     ; 2,016 / 3,981,312 ( < 1 % )  ;
; Total block memory implementation bits      ; 36,864 / 3,981,312 ( < 1 % ) ;
; Embedded Multiplier 9-bit elements          ; 24 / 532 ( 5 % )             ;
; PLLs                                        ; 1 / 4 ( 25 % )               ;
; Global signals                              ; 5                            ;
;     -- Global clocks                        ; 5 / 20 ( 25 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 1.1% / 1.2% / 0.9%           ;
; Peak interconnect usage (total/H/V)         ; 10.9% / 10.7% / 11.1%        ;
; Maximum fan-out                             ; 2411                         ;
; Highest non-global fan-out                  ; 116                          ;
; Total fan-out                               ; 23669                        ;
; Average fan-out                             ; 3.28                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+----------------------------------------------+-----------------------+--------------------------------+
; Statistic                                    ; Top                   ; hard_block:auto_generated_inst ;
+----------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                 ; Low                   ; Low                            ;
;                                              ;                       ;                                ;
; Total logic elements                         ; 4220 / 114480 ( 4 % ) ; 0 / 114480 ( 0 % )             ;
;     -- Combinational with no register        ; 1411                  ; 0                              ;
;     -- Register only                         ; 591                   ; 0                              ;
;     -- Combinational with a register         ; 2218                  ; 0                              ;
;                                              ;                       ;                                ;
; Logic element usage by number of LUT inputs  ;                       ;                                ;
;     -- 4 input functions                     ; 1715                  ; 0                              ;
;     -- 3 input functions                     ; 980                   ; 0                              ;
;     -- <=2 input functions                   ; 934                   ; 0                              ;
;     -- Register only                         ; 591                   ; 0                              ;
;                                              ;                       ;                                ;
; Logic elements by mode                       ;                       ;                                ;
;     -- normal mode                           ; 3298                  ; 0                              ;
;     -- arithmetic mode                       ; 331                   ; 0                              ;
;                                              ;                       ;                                ;
; Total registers                              ; 2928                  ; 0                              ;
;     -- Dedicated logic registers             ; 2809 / 114480 ( 2 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                         ; 238                   ; 0                              ;
;                                              ;                       ;                                ;
; Total LABs:  partially or completely used    ; 323 / 7155 ( 5 % )    ; 0 / 7155 ( 0 % )               ;
;                                              ;                       ;                                ;
; Virtual pins                                 ; 0                     ; 0                              ;
; I/O pins                                     ; 71                    ; 0                              ;
; Embedded Multiplier 9-bit elements           ; 24 / 532 ( 5 % )      ; 0 / 532 ( 0 % )                ;
; Total memory bits                            ; 2016                  ; 0                              ;
; Total RAM block bits                         ; 36864                 ; 0                              ;
; PLL                                          ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M9K                                          ; 4 / 432 ( < 1 % )     ; 0 / 432 ( 0 % )                ;
; Clock control block                          ; 2 / 24 ( 8 % )        ; 4 / 24 ( 16 % )                ;
; Double Data Rate I/O output circuitry        ; 55 / 516 ( 10 % )     ; 0 / 516 ( 0 % )                ;
; Double Data Rate I/O output enable circuitry ; 32 / 516 ( 6 % )      ; 0 / 516 ( 0 % )                ;
;                                              ;                       ;                                ;
; Connections                                  ;                       ;                                ;
;     -- Input Connections                     ; 2971                  ; 2                              ;
;     -- Registered Input Connections          ; 2928                  ; 0                              ;
;     -- Output Connections                    ; 35                    ; 2938                           ;
;     -- Registered Output Connections         ; 0                     ; 0                              ;
;                                              ;                       ;                                ;
; Internal Connections                         ;                       ;                                ;
;     -- Total Connections                     ; 24126                 ; 2950                           ;
;     -- Registered Connections                ; 11715                 ; 0                              ;
;                                              ;                       ;                                ;
; External Connections                         ;                       ;                                ;
;     -- Top                                   ; 66                    ; 2940                           ;
;     -- hard_block:auto_generated_inst        ; 2940                  ; 0                              ;
;                                              ;                       ;                                ;
; Partition Interface                          ;                       ;                                ;
;     -- Input Ports                           ; 7                     ; 2                              ;
;     -- Output Ports                          ; 31                    ; 4                              ;
;     -- Bidir Ports                           ; 33                    ; 0                              ;
;                                              ;                       ;                                ;
; Registered Ports                             ;                       ;                                ;
;     -- Registered Input Ports                ; 0                     ; 0                              ;
;     -- Registered Output Ports               ; 0                     ; 0                              ;
;                                              ;                       ;                                ;
; Port Connectivity                            ;                       ;                                ;
;     -- Input Ports driven by GND             ; 0                     ; 0                              ;
;     -- Output Ports driven by GND            ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC             ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Input Ports with no Source            ; 0                     ; 0                              ;
;     -- Output Ports with no Source           ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout            ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout           ; 0                     ; 0                              ;
+----------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                      ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; clock_ext_50   ; Y2    ; 2        ; 0            ; 36           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i2s_adc_sdat   ; D2    ; 1        ; 0            ; 68           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i2s_adc_ws     ; C2    ; 1        ; 0            ; 69           ; 7            ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i2s_dac_ws     ; E3    ; 1        ; 0            ; 66           ; 14           ; 49                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; i2s_sclk       ; F2    ; 1        ; 0            ; 60           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; reset_n_extern ; R24   ; 5        ; 115          ; 35           ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
; uart_rxd       ; G12   ; 8        ; 27           ; 73           ; 7            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ; no        ;
+----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; dram_addr[0]  ; R6    ; 2        ; 0            ; 34           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[10] ; R5    ; 2        ; 0            ; 32           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[11] ; AA5   ; 2        ; 0            ; 10           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[12] ; Y7    ; 2        ; 0            ; 11           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[1]  ; V8    ; 2        ; 0            ; 15           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[2]  ; U8    ; 2        ; 0            ; 18           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[3]  ; P1    ; 1        ; 0            ; 42           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[4]  ; V5    ; 2        ; 0            ; 15           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[5]  ; W8    ; 2        ; 0            ; 11           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[6]  ; W7    ; 2        ; 0            ; 12           ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[7]  ; AA7   ; 2        ; 0            ; 9            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[8]  ; Y5    ; 2        ; 0            ; 12           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_addr[9]  ; Y6    ; 2        ; 0            ; 13           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ba[0]    ; U7    ; 2        ; 0            ; 18           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ba[1]    ; R4    ; 2        ; 0            ; 33           ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cas_n    ; V7    ; 2        ; 0            ; 14           ; 0            ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cke      ; AA6   ; 2        ; 0            ; 10           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_clk      ; AE5   ; 3        ; 5            ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_cs_n     ; T4    ; 2        ; 0            ; 33           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_dqm[0]   ; U2    ; 2        ; 0            ; 30           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_dqm[1]   ; W4    ; 2        ; 0            ; 14           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_dqm[2]   ; K8    ; 1        ; 0            ; 48           ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_dqm[3]   ; N8    ; 1        ; 0            ; 42           ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_ras_n    ; U6    ; 2        ; 0            ; 25           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dram_we_n     ; V6    ; 2        ; 0            ; 16           ; 21           ; yes             ; no                     ; yes           ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; i2c_sclk      ; B7    ; 8        ; 29           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; i2s_dac_sdat  ; D1    ; 1        ; 0            ; 68           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; la_uart_rxd   ; AE25  ; 4        ; 89           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; la_uart_txd   ; AH25  ; 4        ; 91           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; uart_txd      ; G9    ; 8        ; 13           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; wm8731_clk    ; E1    ; 1        ; 0            ; 61           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                         ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------+
; dram_data[0]  ; W3    ; 2        ; 0            ; 13           ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe               ;
; dram_data[10] ; AB1   ; 2        ; 0            ; 27           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_10 ;
; dram_data[11] ; AA3   ; 2        ; 0            ; 19           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_11 ;
; dram_data[12] ; AB2   ; 2        ; 0            ; 27           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_12 ;
; dram_data[13] ; AC1   ; 2        ; 0            ; 23           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_13 ;
; dram_data[14] ; AB3   ; 2        ; 0            ; 21           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_14 ;
; dram_data[15] ; AC2   ; 2        ; 0            ; 24           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_15 ;
; dram_data[16] ; M8    ; 1        ; 0            ; 45           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_16 ;
; dram_data[17] ; L8    ; 1        ; 0            ; 48           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_17 ;
; dram_data[18] ; P2    ; 1        ; 0            ; 43           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_18 ;
; dram_data[19] ; N3    ; 1        ; 0            ; 46           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_19 ;
; dram_data[1]  ; W2    ; 2        ; 0            ; 26           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_1  ;
; dram_data[20] ; N4    ; 1        ; 0            ; 46           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_20 ;
; dram_data[21] ; M4    ; 1        ; 0            ; 52           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_21 ;
; dram_data[22] ; M7    ; 1        ; 0            ; 45           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_22 ;
; dram_data[23] ; L7    ; 1        ; 0            ; 47           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_23 ;
; dram_data[24] ; U5    ; 2        ; 0            ; 24           ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_24 ;
; dram_data[25] ; R7    ; 2        ; 0            ; 35           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_25 ;
; dram_data[26] ; R1    ; 2        ; 0            ; 35           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_26 ;
; dram_data[27] ; R2    ; 2        ; 0            ; 35           ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_27 ;
; dram_data[28] ; R3    ; 2        ; 0            ; 34           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_28 ;
; dram_data[29] ; T3    ; 2        ; 0            ; 32           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_29 ;
; dram_data[2]  ; V4    ; 2        ; 0            ; 29           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_2  ;
; dram_data[30] ; U4    ; 2        ; 0            ; 34           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_30 ;
; dram_data[31] ; U1    ; 2        ; 0            ; 30           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_31 ;
; dram_data[3]  ; W1    ; 2        ; 0            ; 25           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_3  ;
; dram_data[4]  ; V3    ; 2        ; 0            ; 29           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_4  ;
; dram_data[5]  ; V2    ; 2        ; 0            ; 28           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_5  ;
; dram_data[6]  ; V1    ; 2        ; 0            ; 28           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_6  ;
; dram_data[7]  ; U3    ; 2        ; 0            ; 34           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_7  ;
; dram_data[8]  ; Y3    ; 2        ; 0            ; 24           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_8  ;
; dram_data[9]  ; Y4    ; 2        ; 0            ; 24           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; yes                    ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_9  ;
; i2c_sdat      ; A8    ; 8        ; 18           ; 73           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; i2c_master:i2c_master_inst|i2c_dat_wire~0 (inverted)                                                        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T18p, DATA5          ; Use as regular IO        ; i2c_sclk                ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T11n, DATA9          ; Use as regular IO        ; i2c_sdat                ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 21 / 56 ( 38 % ) ; 2.5V          ; --           ;
; 2        ; 46 / 63 ( 73 % ) ; 2.5V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 2.5V          ; --           ;
; 4        ; 2 / 71 ( 3 % )   ; 2.5V          ; --           ;
; 5        ; 1 / 65 ( 2 % )   ; 2.5V          ; --           ;
; 6        ; 1 / 58 ( 2 % )   ; 2.5V          ; --           ;
; 7        ; 0 / 72 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 4 / 71 ( 6 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 532        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 501        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 517        ; 8        ; i2c_sdat                                                  ; bidir  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A11      ; 487        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A12      ; 482        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 442        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 440        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 423        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 412        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A26      ; 404        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; dram_data[11]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 119        ; 2        ; dram_addr[11]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 118        ; 2        ; dram_cke                                                  ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 120        ; 2        ; dram_addr[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 191        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 213        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA16     ; 211        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 241        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA22     ; 275        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA23     ; 280        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 279        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AA25     ; 294        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 293        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; dram_data[10]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 85         ; 2        ; dram_data[12]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 99         ; 2        ; dram_data[14]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 214        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 212        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 242        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 254        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 253        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 257        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB23     ; 276        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 274        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 292        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 291        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB27     ; 296        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB28     ; 295        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 94         ; 2        ; dram_data[13]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 93         ; 2        ; dram_data[15]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 240        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC25     ; 272        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 282        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC27     ; 290        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC28     ; 289        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ; 237        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD26     ; 281        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD27     ; 286        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 135        ; 3        ; dram_clk                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 215        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 225        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 231        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE25     ; 243        ; 4        ; la_uart_rxd                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF17     ; 216        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 226        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 232        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 262        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG18     ; 217        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG19     ; 219        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH18     ; 218        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH19     ; 220        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; la_uart_txd                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 533        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 502        ; 8        ; i2c_sclk                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 518        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 488        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 443        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 441        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 424        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 413        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B26      ; 401        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; i2s_adc_ws                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 543        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C4       ; 539        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 538        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 536        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 521        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 519        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C9       ; 510        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 495        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ; 508        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C12      ; 478        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ; 474        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 476        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ; 468        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 460        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 438        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 429        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 435        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ; 431        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C21      ; 422        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 418        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 415        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 416        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C25      ; 411        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C26      ; 400        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C27      ; 382        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; i2s_dac_sdat                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 2          ; 1        ; i2s_adc_sdat                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D5       ; 537        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 524        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 522        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 520        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 511        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ; 496        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D11      ; 509        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 479        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ; 475        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D14      ; 477        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 469        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 461        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 439        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 430        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 436        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 432        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 419        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ; 402        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D23      ; 414        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D24      ; 417        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D25      ; 410        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D26      ; 383        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D27      ; 381        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D28      ; 380        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 17         ; 1        ; wm8731_clk                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; i2s_dac_ws                                                ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 541        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E5       ; 542        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 526        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E11      ; 499        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 497        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 467        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E18      ; 427        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ; 421        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E22      ; 403        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E25      ; 434        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E27      ; 375        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E28      ; 374        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 19         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 18         ; 1        ; i2s_sclk                                                  ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 8          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 527        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 500        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 498        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 466        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 428        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ; 420        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F22      ; 409        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 395        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 379        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F27      ; 373        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F28      ; 372        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 26         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 25         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 13         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 12         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 6          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 5          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 530        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 528        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ; 525        ; 8        ; uart_txd                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 513        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G11      ; 506        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G12      ; 503        ; 8        ; uart_rxd                                                  ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 493        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 484        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G15      ; 457        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G16      ; 453        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 437        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; G18      ; 452        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ; 451        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G20      ; 444        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G21      ; 445        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G22      ; 449        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 397        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 393        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 392        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G27      ; 367        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G28      ; 366        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 14         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 20         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 4          ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 494        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 480        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 464        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 459        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 454        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H22      ; 399        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 390        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 377        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 376        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 22         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 36         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J6       ; 35         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 37         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J13      ; 489        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J14      ; 481        ; 8        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 465        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J16      ; 458        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 450        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 387        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 386        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 365        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 364        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K2       ; 27         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K3       ; 30         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 29         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 39         ; 1        ; dram_dqm[2]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 388        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 370        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K27      ; 362        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K28      ; 361        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 49         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L2       ; 48         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 32         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 31         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 21         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 42         ; 1        ; dram_data[23]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L8       ; 40         ; 1        ; dram_data[17]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ; 384        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L23      ; 360        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L24      ; 359        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 369        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ; 363        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L28      ; 357        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 51         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 50         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 34         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 33         ; 1        ; dram_data[21]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M5       ; 41         ; 1        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; dram_data[22]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M8       ; 46         ; 1        ; dram_data[16]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 347        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M26      ; 355        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M27      ; 354        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M28      ; 353        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; dram_data[19]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N4       ; 44         ; 1        ; dram_data[20]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; dram_dqm[3]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N26      ; 351        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; dram_addr[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 52         ; 1        ; dram_data[18]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P26      ; 345        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P27      ; 350        ; 6        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; dram_data[26]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R2       ; 67         ; 2        ; dram_data[27]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R3       ; 73         ; 2        ; dram_data[28]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R4       ; 74         ; 2        ; dram_ba[1]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 77         ; 2        ; dram_addr[10]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ; 70         ; 2        ; dram_addr[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R7       ; 69         ; 2        ; dram_data[25]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 332        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R23      ; 331        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R24      ; 330        ; 5        ; reset_n_extern                                            ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R26      ; 326        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R27      ; 329        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R28      ; 328        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; dram_data[29]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 75         ; 2        ; dram_cs_n                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 324        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T26      ; 322        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; dram_data[31]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U2       ; 79         ; 2        ; dram_dqm[0]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U3       ; 71         ; 2        ; dram_data[7]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 72         ; 2        ; dram_data[30]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 90         ; 2        ; dram_data[24]                                             ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 89         ; 2        ; dram_ras_n                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 103        ; 2        ; dram_ba[0]                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ; 104        ; 2        ; dram_addr[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 305        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U24      ; 316        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U25      ; 315        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 314        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U27      ; 318        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U28      ; 317        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 84         ; 2        ; dram_data[6]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 83         ; 2        ; dram_data[5]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 82         ; 2        ; dram_data[4]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 81         ; 2        ; dram_data[2]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 108        ; 2        ; dram_addr[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 107        ; 2        ; dram_we_n                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 110        ; 2        ; dram_cas_n                                                ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ; 109        ; 2        ; dram_addr[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V23      ; 309        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 308        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 307        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 306        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V27      ; 304        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V28      ; 303        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 88         ; 2        ; dram_data[3]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 87         ; 2        ; dram_data[1]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 112        ; 2        ; dram_data[0]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 111        ; 2        ; dram_dqm[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; dram_addr[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W8       ; 116        ; 2        ; dram_addr[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 321        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 299        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W27      ; 301        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W28      ; 302        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; clock_ext_50                                              ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; dram_data[8]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 91         ; 2        ; dram_data[9]                                              ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 114        ; 2        ; dram_addr[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ; 113        ; 2        ; dram_addr[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y7       ; 117        ; 2        ; dram_addr[12]                                             ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; RESERVED_INPUT                                            ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 288        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 287        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 298        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 297        ; 5        ; RESERVED_INPUT                                            ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                         ;
+-------------------------------+---------------------------------------------------------------------+
; Name                          ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                              ;
; Compensate clock              ; clock0                                                              ;
; Compensated input/output pins ; --                                                                  ;
; Switchover type               ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 600.0 MHz                                                           ;
; VCO post scale K counter      ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                ;
; VCO phase shift step          ; 208 ps                                                              ;
; VCO multiply                  ; --                                                                  ;
; VCO divide                    ; --                                                                  ;
; Freq min lock                 ; 25.0 MHz                                                            ;
; Freq max lock                 ; 54.18 MHz                                                           ;
; M VCO Tap                     ; 0                                                                   ;
; M Initial                     ; 1                                                                   ;
; M value                       ; 12                                                                  ;
; N value                       ; 1                                                                   ;
; Charge pump current           ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                           ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                  ;
; Bandwidth type                ; Medium                                                              ;
; Real time reconfigurable      ; Off                                                                 ;
; Scan chain MIF file           ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                 ;
; PLL location                  ; PLL_1                                                               ;
; Inclk0 signal                 ; clock_ext_50                                                        ;
; Inclk1 signal                 ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                            ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)    ; 3.75 (208 ps)    ; 50/50      ; C2      ; 12            ; 6/6 Even   ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 6    ; 25  ; 12.0 MHz         ; 0 (0 ps)    ; 0.90 (208 ps)    ; 50/50      ; C1      ; 50            ; 25/25 Even ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] ; clock2       ; 2    ; 1   ; 100.0 MHz        ; 0 (0 ps)    ; 7.50 (208 ps)    ; 50/50      ; C0      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[2] ;
+---------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+-----------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; Compilation Hierarchy Node                                                                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                      ; Entity Name                           ; Library Name ;
+-----------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
; |fpga_audiofx                                                                                 ; 4220 (43)   ; 2809 (0)                  ; 119 (119)     ; 2016        ; 4    ; 24           ; 0       ; 12        ; 71   ; 0            ; 1411 (42)    ; 591 (0)           ; 2218 (7)         ; |fpga_audiofx                                                                                                                                                                            ; fpga_audiofx                          ; work         ;
;    |delay_unit:delay_unit_inst|                                                               ; 643 (314)   ; 431 (185)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 203 (119)    ; 46 (31)           ; 394 (180)        ; |fpga_audiofx|delay_unit:delay_unit_inst                                                                                                                                                 ; delay_unit                            ; work         ;
;       |p2s_unit:\p2s_loop_0:0:p2s_unit_0|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:0:p2s_unit_0                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_0:1:p2s_unit_0|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:1:p2s_unit_0                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_0:2:p2s_unit_0|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:2:p2s_unit_0                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_0:3:p2s_unit_0|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:3:p2s_unit_0                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_0:4:p2s_unit_0|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:4:p2s_unit_0                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_1:0:p2s_unit_1|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:0:p2s_unit_1                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_1:1:p2s_unit_1|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:1:p2s_unit_1                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_1:2:p2s_unit_1|                                                     ; 28 (28)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:2:p2s_unit_1                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_1:3:p2s_unit_1|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:3:p2s_unit_1                                                                                                               ; p2s_unit                              ; work         ;
;       |p2s_unit:\p2s_loop_1:4:p2s_unit_1|                                                     ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 20 (20)          ; |fpga_audiofx|delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:4:p2s_unit_1                                                                                                               ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|delay_unit:delay_unit_inst|s2p_unit:s2p_unit_0                                                                                                                             ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_unit_1|                                                                   ; 29 (29)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 15 (15)           ; 8 (8)            ; |fpga_audiofx|delay_unit:delay_unit_inst|s2p_unit:s2p_unit_1                                                                                                                             ; s2p_unit                              ; work         ;
;    |gain_control:\gain_left_gen:1:gain_left_inst|                                             ; 76 (17)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 16 (1)       ; 26 (7)            ; 34 (9)           ; |fpga_audiofx|gain_control:\gain_left_gen:1:gain_left_inst                                                                                                                               ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:1:gain_left_inst|lpm_mult:Mult0                                                                                                                ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:1:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                        ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_left_gen:1:gain_left_inst|p2s_unit:p2s_unit_0                                                                                                           ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 3 (3)             ; 20 (20)          ; |fpga_audiofx|gain_control:\gain_left_gen:1:gain_left_inst|s2p_unit:s2p_unit_0                                                                                                           ; s2p_unit                              ; work         ;
;    |gain_control:\gain_left_gen:2:gain_left_inst|                                             ; 73 (16)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 13 (0)       ; 22 (5)            ; 38 (11)          ; |fpga_audiofx|gain_control:\gain_left_gen:2:gain_left_inst                                                                                                                               ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:2:gain_left_inst|lpm_mult:Mult0                                                                                                                ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:2:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                        ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_left_gen:2:gain_left_inst|p2s_unit:p2s_unit_0                                                                                                           ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 22 (22)          ; |fpga_audiofx|gain_control:\gain_left_gen:2:gain_left_inst|s2p_unit:s2p_unit_0                                                                                                           ; s2p_unit                              ; work         ;
;    |gain_control:\gain_left_gen:3:gain_left_inst|                                             ; 73 (16)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 13 (0)       ; 23 (6)            ; 37 (10)          ; |fpga_audiofx|gain_control:\gain_left_gen:3:gain_left_inst                                                                                                                               ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:3:gain_left_inst|lpm_mult:Mult0                                                                                                                ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:3:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                        ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_left_gen:3:gain_left_inst|p2s_unit:p2s_unit_0                                                                                                           ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 22 (22)          ; |fpga_audiofx|gain_control:\gain_left_gen:3:gain_left_inst|s2p_unit:s2p_unit_0                                                                                                           ; s2p_unit                              ; work         ;
;    |gain_control:\gain_left_gen:4:gain_left_inst|                                             ; 74 (17)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 14 (1)       ; 24 (7)            ; 36 (9)           ; |fpga_audiofx|gain_control:\gain_left_gen:4:gain_left_inst                                                                                                                               ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:4:gain_left_inst|lpm_mult:Mult0                                                                                                                ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:4:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                        ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_left_gen:4:gain_left_inst|p2s_unit:p2s_unit_0                                                                                                           ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 22 (22)          ; |fpga_audiofx|gain_control:\gain_left_gen:4:gain_left_inst|s2p_unit:s2p_unit_0                                                                                                           ; s2p_unit                              ; work         ;
;    |gain_control:\gain_left_gen:5:gain_left_inst|                                             ; 74 (16)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 14 (0)       ; 23 (6)            ; 37 (10)          ; |fpga_audiofx|gain_control:\gain_left_gen:5:gain_left_inst                                                                                                                               ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:5:gain_left_inst|lpm_mult:Mult0                                                                                                                ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_left_gen:5:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                        ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_left_gen:5:gain_left_inst|p2s_unit:p2s_unit_0                                                                                                           ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 22 (22)          ; |fpga_audiofx|gain_control:\gain_left_gen:5:gain_left_inst|s2p_unit:s2p_unit_0                                                                                                           ; s2p_unit                              ; work         ;
;    |gain_control:\gain_right_gen:1:gain_right_inst|                                           ; 76 (17)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 16 (1)       ; 26 (7)            ; 34 (9)           ; |fpga_audiofx|gain_control:\gain_right_gen:1:gain_right_inst                                                                                                                             ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:1:gain_right_inst|lpm_mult:Mult0                                                                                                              ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:1:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                      ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_right_gen:1:gain_right_inst|p2s_unit:p2s_unit_0                                                                                                         ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 3 (3)             ; 20 (20)          ; |fpga_audiofx|gain_control:\gain_right_gen:1:gain_right_inst|s2p_unit:s2p_unit_0                                                                                                         ; s2p_unit                              ; work         ;
;    |gain_control:\gain_right_gen:2:gain_right_inst|                                           ; 76 (17)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 16 (1)       ; 26 (7)            ; 34 (9)           ; |fpga_audiofx|gain_control:\gain_right_gen:2:gain_right_inst                                                                                                                             ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:2:gain_right_inst|lpm_mult:Mult0                                                                                                              ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:2:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                      ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_right_gen:2:gain_right_inst|p2s_unit:p2s_unit_0                                                                                                         ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 3 (3)             ; 20 (20)          ; |fpga_audiofx|gain_control:\gain_right_gen:2:gain_right_inst|s2p_unit:s2p_unit_0                                                                                                         ; s2p_unit                              ; work         ;
;    |gain_control:\gain_right_gen:3:gain_right_inst|                                           ; 74 (17)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 14 (1)       ; 24 (7)            ; 36 (9)           ; |fpga_audiofx|gain_control:\gain_right_gen:3:gain_right_inst                                                                                                                             ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:3:gain_right_inst|lpm_mult:Mult0                                                                                                              ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:3:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                      ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_right_gen:3:gain_right_inst|p2s_unit:p2s_unit_0                                                                                                         ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 1 (1)             ; 22 (22)          ; |fpga_audiofx|gain_control:\gain_right_gen:3:gain_right_inst|s2p_unit:s2p_unit_0                                                                                                         ; s2p_unit                              ; work         ;
;    |gain_control:\gain_right_gen:4:gain_right_inst|                                           ; 81 (17)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 21 (1)       ; 31 (7)            ; 29 (9)           ; |fpga_audiofx|gain_control:\gain_right_gen:4:gain_right_inst                                                                                                                             ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:4:gain_right_inst|lpm_mult:Mult0                                                                                                              ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:4:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                      ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_right_gen:4:gain_right_inst|p2s_unit:p2s_unit_0                                                                                                         ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 37 (37)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 8 (8)             ; 15 (15)          ; |fpga_audiofx|gain_control:\gain_right_gen:4:gain_right_inst|s2p_unit:s2p_unit_0                                                                                                         ; s2p_unit                              ; work         ;
;    |gain_control:\gain_right_gen:5:gain_right_inst|                                           ; 77 (17)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 17 (1)       ; 27 (7)            ; 33 (9)           ; |fpga_audiofx|gain_control:\gain_right_gen:5:gain_right_inst                                                                                                                             ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:5:gain_right_inst|lpm_mult:Mult0                                                                                                              ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:\gain_right_gen:5:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                      ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:\gain_right_gen:5:gain_right_inst|p2s_unit:p2s_unit_0                                                                                                         ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 33 (33)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 4 (4)             ; 19 (19)          ; |fpga_audiofx|gain_control:\gain_right_gen:5:gain_right_inst|s2p_unit:s2p_unit_0                                                                                                         ; s2p_unit                              ; work         ;
;    |gain_control:gain_left_inst|                                                              ; 74 (17)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 14 (1)       ; 23 (7)            ; 37 (9)           ; |fpga_audiofx|gain_control:gain_left_inst                                                                                                                                                ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:gain_left_inst|lpm_mult:Mult0                                                                                                                                 ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                                         ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:gain_left_inst|p2s_unit:p2s_unit_0                                                                                                                            ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|gain_control:gain_left_inst|s2p_unit:s2p_unit_0                                                                                                                            ; s2p_unit                              ; work         ;
;    |gain_control:gain_right_inst|                                                             ; 73 (16)     ; 59 (16)                   ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 13 (0)       ; 22 (6)            ; 38 (10)          ; |fpga_audiofx|gain_control:gain_right_inst                                                                                                                                               ; gain_control                          ; work         ;
;       |lpm_mult:Mult0|                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:gain_right_inst|lpm_mult:Mult0                                                                                                                                ; lpm_mult                              ; work         ;
;          |mult_l4t:auto_generated|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|gain_control:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated                                                                                                        ; mult_l4t                              ; work         ;
;       |p2s_unit:p2s_unit_0|                                                                   ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 16 (16)           ; 5 (5)            ; |fpga_audiofx|gain_control:gain_right_inst|p2s_unit:p2s_unit_0                                                                                                                           ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_unit_0|                                                                   ; 30 (30)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|gain_control:gain_right_inst|s2p_unit:s2p_unit_0                                                                                                                           ; s2p_unit                              ; work         ;
;    |i2c_master:i2c_master_inst|                                                               ; 149 (90)    ; 79 (37)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (53)      ; 10 (3)            ; 69 (44)          ; |fpga_audiofx|i2c_master:i2c_master_inst                                                                                                                                                 ; i2c_master                            ; work         ;
;       |clock_generator:clk_gen|                                                               ; 16 (16)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 7 (7)            ; |fpga_audiofx|i2c_master:i2c_master_inst|clock_generator:clk_gen                                                                                                                         ; clock_generator                       ; work         ;
;       |fifo:tx_buf_inst|                                                                      ; 43 (43)     ; 35 (35)                   ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 7 (7)             ; 28 (28)          ; |fpga_audiofx|i2c_master:i2c_master_inst|fifo:tx_buf_inst                                                                                                                                ; fifo                                  ; work         ;
;          |altsyncram:ram[0][7]__1|                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|i2c_master:i2c_master_inst|fifo:tx_buf_inst|altsyncram:ram[0][7]__1                                                                                                        ; altsyncram                            ; work         ;
;             |altsyncram_t8i1:auto_generated|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|i2c_master:i2c_master_inst|fifo:tx_buf_inst|altsyncram:ram[0][7]__1|altsyncram_t8i1:auto_generated                                                                         ; altsyncram_t8i1                       ; work         ;
;    |i2s_slave:i2s_slave_inst|                                                                 ; 184 (184)   ; 142 (142)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 34 (34)           ; 110 (110)        ; |fpga_audiofx|i2s_slave:i2s_slave_inst                                                                                                                                                   ; i2s_slave                             ; work         ;
;    |mixer_unit:mixer_unit_inst_gc10_11|                                                       ; 105 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (16)      ; 1 (0)             ; 66 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc10_11                                                                                                                                         ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc10_11|p2s_unit:p2s                                                                                                                            ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc10_11|s2p_unit:s2p_a                                                                                                                          ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc10_11|s2p_unit:s2p_b                                                                                                                          ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_gc12_13|                                                       ; 105 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (16)      ; 1 (0)             ; 66 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc12_13                                                                                                                                         ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc12_13|p2s_unit:p2s                                                                                                                            ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc12_13|s2p_unit:s2p_a                                                                                                                          ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc12_13|s2p_unit:s2p_b                                                                                                                          ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_gc2_3|                                                         ; 105 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (16)      ; 1 (0)             ; 66 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc2_3                                                                                                                                           ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc2_3|p2s_unit:p2s                                                                                                                              ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc2_3|s2p_unit:s2p_a                                                                                                                            ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc2_3|s2p_unit:s2p_b                                                                                                                            ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_gc4_5|                                                         ; 105 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (16)      ; 1 (0)             ; 66 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc4_5                                                                                                                                           ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc4_5|p2s_unit:p2s                                                                                                                              ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc4_5|s2p_unit:s2p_a                                                                                                                            ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc4_5|s2p_unit:s2p_b                                                                                                                            ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_gc6_7|                                                         ; 105 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (16)      ; 1 (0)             ; 66 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc6_7                                                                                                                                           ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc6_7|p2s_unit:p2s                                                                                                                              ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc6_7|s2p_unit:s2p_a                                                                                                                            ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc6_7|s2p_unit:s2p_b                                                                                                                            ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_gc8_9|                                                         ; 105 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (16)      ; 1 (0)             ; 66 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc8_9                                                                                                                                           ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc8_9|p2s_unit:p2s                                                                                                                              ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc8_9|s2p_unit:s2p_a                                                                                                                            ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_gc8_9|s2p_unit:s2p_b                                                                                                                            ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_mx_left_0|                                                     ; 108 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (16)      ; 1 (0)             ; 66 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_left_0                                                                                                                                       ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_left_0|p2s_unit:p2s                                                                                                                          ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_left_0|s2p_unit:s2p_a                                                                                                                        ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 33 (33)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_left_0|s2p_unit:s2p_b                                                                                                                        ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_mx_left_1|                                                     ; 105 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (16)      ; 1 (0)             ; 65 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_left_1                                                                                                                                       ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 19 (19)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_left_1|p2s_unit:p2s                                                                                                                          ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_left_1|s2p_unit:s2p_a                                                                                                                        ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 31 (31)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_left_1|s2p_unit:s2p_b                                                                                                                        ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_mx_right_0|                                                    ; 107 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (16)      ; 1 (0)             ; 66 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_right_0                                                                                                                                      ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 27 (27)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 20 (20)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_right_0|p2s_unit:p2s                                                                                                                         ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_right_0|s2p_unit:s2p_a                                                                                                                       ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_right_0|s2p_unit:s2p_b                                                                                                                       ; s2p_unit                              ; work         ;
;    |mixer_unit:mixer_unit_inst_mx_right_1|                                                    ; 107 (16)    ; 66 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 41 (16)      ; 1 (0)             ; 65 (0)           ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_right_1                                                                                                                                      ; mixer_unit                            ; work         ;
;       |p2s_unit:p2s|                                                                          ; 26 (26)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 19 (19)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_right_1|p2s_unit:p2s                                                                                                                         ; p2s_unit                              ; work         ;
;       |s2p_unit:s2p_a|                                                                        ; 33 (33)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_right_1|s2p_unit:s2p_a                                                                                                                       ; s2p_unit                              ; work         ;
;       |s2p_unit:s2p_b|                                                                        ; 32 (32)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 23 (23)          ; |fpga_audiofx|mixer_unit:mixer_unit_inst_mx_right_1|s2p_unit:s2p_b                                                                                                                       ; s2p_unit                              ; work         ;
;    |pll:pll_inst|                                                                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |fpga_audiofx|pll:pll_inst                                                                                                                                                               ; pll                                   ; work         ;
;       |altpll:altpll_component|                                                               ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; |fpga_audiofx|pll:pll_inst|altpll:altpll_component                                                                                                                                       ; altpll                                ; work         ;
;          |pll_altpll:auto_generated|                                                          ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |fpga_audiofx|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                                             ; pll_altpll                            ; work         ;
;    |sdram_interface:sdram_interface_inst|                                                     ; 767 (27)    ; 461 (0)                   ; 0 (0)         ; 1888        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 305 (26)     ; 104 (0)           ; 358 (55)         ; |fpga_audiofx|sdram_interface:sdram_interface_inst                                                                                                                                       ; sdram_interface                       ; work         ;
;       |fifo:\fifo_be_16_gen:fifo_be|                                                          ; 124 (124)   ; 48 (48)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 75 (75)      ; 0 (0)             ; 49 (49)          ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo:\fifo_be_16_gen:fifo_be                                                                                                          ; fifo                                  ; work         ;
;       |fifo_sync_dc:dcfifo_rd_inst|                                                           ; 77 (0)      ; 70 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 31 (0)            ; 41 (0)           ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst                                                                                                           ; fifo_sync_dc                          ; work         ;
;          |dcfifo:dcfifo_component|                                                            ; 77 (0)      ; 70 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 31 (0)            ; 41 (0)           ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component                                                                                   ; dcfifo                                ; work         ;
;             |dcfifo_ban1:auto_generated|                                                      ; 77 (23)     ; 70 (18)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 31 (13)           ; 41 (9)           ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated                                                        ; dcfifo_ban1                           ; work         ;
;                |a_gray2bin_rgb:wrptr_g_gray2bin|                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|a_gray2bin_rgb:wrptr_g_gray2bin                        ; a_gray2bin_rgb                        ; work         ;
;                |a_gray2bin_rgb:ws_dgrp_gray2bin|                                              ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|a_gray2bin_rgb:ws_dgrp_gray2bin                        ; a_gray2bin_rgb                        ; work         ;
;                |a_graycounter_mjc:wrptr_g1p|                                                  ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|a_graycounter_mjc:wrptr_g1p                            ; a_graycounter_mjc                     ; work         ;
;                |a_graycounter_q57:rdptr_g1p|                                                  ; 13 (13)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 10 (10)          ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|a_graycounter_q57:rdptr_g1p                            ; a_graycounter_q57                     ; work         ;
;                |alt_synch_pipe_0ol:ws_dgrp|                                                   ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 4 (0)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|alt_synch_pipe_0ol:ws_dgrp                             ; alt_synch_pipe_0ol                    ; work         ;
;                   |dffpipe_hd9:dffpipe9|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 4 (4)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|alt_synch_pipe_0ol:ws_dgrp|dffpipe_hd9:dffpipe9        ; dffpipe_hd9                           ; work         ;
;                |alt_synch_pipe_vnl:rs_dgwp|                                                   ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (0)             ; 3 (0)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|alt_synch_pipe_vnl:rs_dgwp                             ; alt_synch_pipe_vnl                    ; work         ;
;                   |dffpipe_gd9:dffpipe6|                                                      ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 3 (3)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|alt_synch_pipe_vnl:rs_dgwp|dffpipe_gd9:dffpipe6        ; dffpipe_gd9                           ; work         ;
;                |altsyncram_7o41:fifo_ram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|altsyncram_7o41:fifo_ram                               ; altsyncram_7o41                       ; work         ;
;                |cmpr_c66:rdempty_eq_comp|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|cmpr_c66:rdempty_eq_comp                               ; cmpr_c66                              ; work         ;
;                |dffpipe_dd9:ws_brp|                                                           ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|dffpipe_dd9:ws_brp                                     ; dffpipe_dd9                           ; work         ;
;                |dffpipe_dd9:ws_bwp|                                                           ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|dffpipe_dd9:ws_bwp                                     ; dffpipe_dd9                           ; work         ;
;       |fifo_sync_dc:dcfifo_wr_inst|                                                           ; 68 (0)      ; 60 (0)                    ; 0 (0)         ; 1376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 24 (0)            ; 36 (0)           ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst                                                                                                           ; fifo_sync_dc                          ; work         ;
;          |dcfifo:dcfifo_component|                                                            ; 68 (0)      ; 60 (0)                    ; 0 (0)         ; 1376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 24 (0)            ; 36 (0)           ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component                                                                                   ; dcfifo                                ; work         ;
;             |dcfifo_han1:auto_generated|                                                      ; 68 (20)     ; 60 (18)                   ; 0 (0)         ; 1376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (1)        ; 24 (13)           ; 36 (5)           ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated                                                        ; dcfifo_han1                           ; work         ;
;                |a_graycounter_mjc:wrptr_g1p|                                                  ; 11 (11)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 9 (9)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|a_graycounter_mjc:wrptr_g1p                            ; a_graycounter_mjc                     ; work         ;
;                |a_graycounter_q57:rdptr_g1p|                                                  ; 15 (15)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 2 (2)             ; 8 (8)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|a_graycounter_q57:rdptr_g1p                            ; a_graycounter_q57                     ; work         ;
;                |alt_synch_pipe_tnl:rs_dgwp|                                                   ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (0)             ; 4 (0)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|alt_synch_pipe_tnl:rs_dgwp                             ; alt_synch_pipe_tnl                    ; work         ;
;                   |dffpipe_ed9:dffpipe13|                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 4 (4)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|alt_synch_pipe_tnl:rs_dgwp|dffpipe_ed9:dffpipe13       ; dffpipe_ed9                           ; work         ;
;                |alt_synch_pipe_unl:ws_dgrp|                                                   ; 12 (0)      ; 12 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 11 (0)           ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|alt_synch_pipe_unl:ws_dgrp                             ; alt_synch_pipe_unl                    ; work         ;
;                   |dffpipe_fd9:dffpipe16|                                                     ; 12 (12)     ; 12 (12)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 11 (11)          ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|alt_synch_pipe_unl:ws_dgrp|dffpipe_fd9:dffpipe16       ; dffpipe_fd9                           ; work         ;
;                |altsyncram_do41:fifo_ram|                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1376        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|altsyncram_do41:fifo_ram                               ; altsyncram_do41                       ; work         ;
;                |cmpr_c66:rdempty_eq_comp|                                                     ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|cmpr_c66:rdempty_eq_comp                               ; cmpr_c66                              ; work         ;
;                |cmpr_c66:wrfull_eq_comp|                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|cmpr_c66:wrfull_eq_comp                                ; cmpr_c66                              ; work         ;
;       |sdram_ctrl:sdram_ctrl_inst|                                                            ; 476 (0)     ; 283 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (0)      ; 49 (0)            ; 236 (0)          ; |fpga_audiofx|sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst                                                                                                            ; sdram_ctrl                            ; work         ;
;          |altera_reset_controller:rst_controller|                                             ; 3 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|altera_reset_controller:rst_controller                                                                     ; altera_reset_controller               ; work         ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                      ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |fpga_audiofx|sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                          ; altera_reset_synchronizer             ; work         ;
;          |sdram_ctrl_wrapper:wrapper|                                                         ; 475 (341)   ; 280 (156)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 191 (186)    ; 49 (3)            ; 235 (117)        ; |fpga_audiofx|sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper                                                                                 ; sdram_ctrl_wrapper                    ; work         ;
;             |sdram_ctrl_wrapper_input_efifo_module:the_sdram_ctrl_wrapper_input_efifo_module| ; 172 (172)   ; 124 (124)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 46 (46)           ; 121 (121)        ; |fpga_audiofx|sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|sdram_ctrl_wrapper_input_efifo_module:the_sdram_ctrl_wrapper_input_efifo_module ; sdram_ctrl_wrapper_input_efifo_module ; work         ;
;    |uart_interface:uart_interface_inst|                                                       ; 460 (0)     ; 302 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (0)      ; 81 (0)            ; 221 (0)          ; |fpga_audiofx|uart_interface:uart_interface_inst                                                                                                                                         ; uart_interface                        ; work         ;
;       |uart_regif_converter:uart_regif_converter_inst|                                        ; 202 (199)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 82 (79)      ; 24 (24)           ; 96 (96)          ; |fpga_audiofx|uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst                                                                                          ; uart_regif_converter                  ; work         ;
;          |lpm_mult:Mult0|                                                                     ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|lpm_mult:Mult0                                                                           ; lpm_mult                              ; work         ;
;             |multcore:mult_core|                                                              ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |fpga_audiofx|uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|lpm_mult:Mult0|multcore:mult_core                                                        ; multcore                              ; work         ;
;       |uart_transceiver:uart_transceiver_inst|                                                ; 261 (103)   ; 182 (50)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (50)      ; 57 (11)           ; 128 (104)        ; |fpga_audiofx|uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst                                                                                                  ; uart_transceiver                      ; work         ;
;          |fifo:rxbuf_inst|                                                                    ; 86 (86)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 24 (24)           ; 50 (50)          ; |fpga_audiofx|uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst                                                                                  ; fifo                                  ; work         ;
;          |fifo:txbuf_inst|                                                                    ; 72 (72)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 22 (22)           ; 36 (36)          ; |fpga_audiofx|uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst                                                                                  ; fifo                                  ; work         ;
;    |wm8731_configurator:wm8731_configurator_inst|                                             ; 48 (48)     ; 25 (25)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 9 (9)             ; 17 (17)          ; |fpga_audiofx|wm8731_configurator:wm8731_configurator_inst                                                                                                                               ; wm8731_configurator                   ; work         ;
+-----------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE     ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+
; wm8731_clk     ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; i2s_dac_sdat   ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; i2c_sclk       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; uart_txd       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; la_uart_rxd    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; la_uart_txd    ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dram_clk       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dram_cke       ; Output   ; --            ; --            ; --                    ; --       ; --       ;
; dram_dqm[0]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_dqm[1]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_dqm[2]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_dqm[3]    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_we_n      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_cas_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_ras_n     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_cs_n      ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_ba[0]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_ba[1]     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[0]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[1]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[2]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[3]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[4]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[5]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[6]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[7]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[8]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[9]   ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[10]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[11]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; dram_addr[12]  ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --       ;
; i2c_sdat       ; Bidir    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; dram_data[0]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[1]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[2]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[3]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[4]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[5]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[6]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[7]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[8]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[9]   ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[10]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[11]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[12]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[13]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[14]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[15]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[16]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[17]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[18]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[19]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[20]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[21]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[22]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[23]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[24]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[25]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[26]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[27]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[28]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[29]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[30]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; dram_data[31]  ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; (0) 0 ps ;
; uart_rxd       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; reset_n_extern ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; clock_ext_50   ; Input    ; --            ; --            ; --                    ; --       ; --       ;
; i2s_dac_ws     ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; i2s_sclk       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
; i2s_adc_ws     ; Input    ; --            ; (6) 1314 ps   ; --                    ; --       ; --       ;
; i2s_adc_sdat   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --       ; --       ;
+----------------+----------+---------------+---------------+-----------------------+----------+----------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                   ;
+----------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------+-------------------+---------+
; i2c_sdat                                                                                           ;                   ;         ;
;      - i2c_master:i2c_master_inst|error_int~1                                                      ; 0                 ; 6       ;
; dram_data[0]                                                                                       ;                   ;         ;
; dram_data[1]                                                                                       ;                   ;         ;
; dram_data[2]                                                                                       ;                   ;         ;
; dram_data[3]                                                                                       ;                   ;         ;
; dram_data[4]                                                                                       ;                   ;         ;
; dram_data[5]                                                                                       ;                   ;         ;
; dram_data[6]                                                                                       ;                   ;         ;
; dram_data[7]                                                                                       ;                   ;         ;
; dram_data[8]                                                                                       ;                   ;         ;
; dram_data[9]                                                                                       ;                   ;         ;
; dram_data[10]                                                                                      ;                   ;         ;
; dram_data[11]                                                                                      ;                   ;         ;
; dram_data[12]                                                                                      ;                   ;         ;
; dram_data[13]                                                                                      ;                   ;         ;
; dram_data[14]                                                                                      ;                   ;         ;
; dram_data[15]                                                                                      ;                   ;         ;
; dram_data[16]                                                                                      ;                   ;         ;
; dram_data[17]                                                                                      ;                   ;         ;
; dram_data[18]                                                                                      ;                   ;         ;
; dram_data[19]                                                                                      ;                   ;         ;
; dram_data[20]                                                                                      ;                   ;         ;
; dram_data[21]                                                                                      ;                   ;         ;
; dram_data[22]                                                                                      ;                   ;         ;
; dram_data[23]                                                                                      ;                   ;         ;
; dram_data[24]                                                                                      ;                   ;         ;
; dram_data[25]                                                                                      ;                   ;         ;
; dram_data[26]                                                                                      ;                   ;         ;
; dram_data[27]                                                                                      ;                   ;         ;
; dram_data[28]                                                                                      ;                   ;         ;
; dram_data[29]                                                                                      ;                   ;         ;
; dram_data[30]                                                                                      ;                   ;         ;
; dram_data[31]                                                                                      ;                   ;         ;
; uart_rxd                                                                                           ;                   ;         ;
;      - la_uart_rxd~output                                                                          ; 0                 ; 6       ;
;      - uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|rxd_reg[2]~feeder ; 0                 ; 6       ;
; reset_n_extern                                                                                     ;                   ;         ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_lock_sync                ; 1                 ; 6       ;
;      - pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1                         ; 1                 ; 6       ;
; clock_ext_50                                                                                       ;                   ;         ;
; i2s_dac_ws                                                                                         ;                   ;         ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[15]~0                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[14]~1                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[13]~2                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[12]~3                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[11]~4                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[10]~5                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[9]~6                                           ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[8]~7                                           ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[7]~8                                           ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[6]~9                                           ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[5]~10                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[4]~11                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[3]~12                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[2]~13                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[1]~14                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_sreg[0]~15                                          ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[15]~1                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[15]~2                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[15]~1                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[15]~2                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[14]~3                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[14]~3                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[13]~4                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[13]~4                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[12]~5                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[12]~5                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[11]~6                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[11]~6                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[10]~7                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[10]~7                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[9]~8                                       ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[9]~8                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[8]~9                                       ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[8]~9                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[7]~10                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[7]~10                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[6]~11                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[6]~11                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[5]~12                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[5]~12                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[4]~13                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[4]~13                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[3]~14                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[3]~14                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[2]~15                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[2]~15                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_left_nxt[1]~16                                      ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_out_right_nxt[1]~16                                     ; 0                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|i2s_dac_ws_sreg[1]~0                                               ; 0                 ; 6       ;
; i2s_sclk                                                                                           ;                   ;         ;
;      - i2s_slave:i2s_slave_inst|i2s_sclk_sreg[2]~feeder                                            ; 0                 ; 6       ;
; i2s_adc_ws                                                                                         ;                   ;         ;
;      - i2s_slave:i2s_slave_inst|audio_data_in_lr~0                                                 ; 1                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|audio_data_in_cnt_left_nxt[4]~0                                    ; 1                 ; 6       ;
;      - i2s_slave:i2s_slave_inst|i2s_adc_ws_sreg[1]~0                                               ; 1                 ; 6       ;
; i2s_adc_sdat                                                                                       ;                   ;         ;
;      - i2s_slave:i2s_slave_inst|i2s_adc_sdat_reg~feeder                                            ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                      ; Location              ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; clock_ext_50                                                                                                                                                                              ; PIN_Y2                ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder0~2                                                                                                                                                     ; LCCOMB_X41_Y44_N10    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder0~4                                                                                                                                                     ; LCCOMB_X41_Y44_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder0~5                                                                                                                                                     ; LCCOMB_X41_Y44_N0     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder0~6                                                                                                                                                     ; LCCOMB_X41_Y44_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder0~7                                                                                                                                                     ; LCCOMB_X41_Y44_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder1~1                                                                                                                                                     ; LCCOMB_X43_Y43_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder1~2                                                                                                                                                     ; LCCOMB_X43_Y43_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder1~3                                                                                                                                                     ; LCCOMB_X43_Y43_N24    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder1~4                                                                                                                                                     ; LCCOMB_X43_Y43_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Decoder1~5                                                                                                                                                     ; LCCOMB_X41_Y44_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|LessThan5~50                                                                                                                                                   ; LCCOMB_X38_Y31_N24    ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Selector24~0                                                                                                                                                   ; LCCOMB_X38_Y35_N0     ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|Selector2~0                                                                                                                                                    ; LCCOMB_X35_Y38_N10    ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|control_0[6]~0                                                                                                                                                 ; LCCOMB_X41_Y42_N18    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|control_1[6]~0                                                                                                                                                 ; LCCOMB_X43_Y43_N12    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:0:p2s_unit_0|sample[10]~0                                                                                                                 ; LCCOMB_X35_Y37_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:0:p2s_unit_0|state                                                                                                                        ; FF_X38_Y39_N19        ; 26      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:1:p2s_unit_0|sample[12]~0                                                                                                                 ; LCCOMB_X35_Y36_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:1:p2s_unit_0|state                                                                                                                        ; FF_X38_Y36_N11        ; 26      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:2:p2s_unit_0|sample[13]~0                                                                                                                 ; LCCOMB_X36_Y39_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:2:p2s_unit_0|state                                                                                                                        ; FF_X40_Y39_N19        ; 25      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:3:p2s_unit_0|sample[3]~0                                                                                                                  ; LCCOMB_X36_Y38_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:3:p2s_unit_0|state                                                                                                                        ; FF_X47_Y37_N7         ; 26      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:4:p2s_unit_0|sample[13]~0                                                                                                                 ; LCCOMB_X35_Y34_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_0:4:p2s_unit_0|state                                                                                                                        ; FF_X35_Y39_N7         ; 26      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:0:p2s_unit_1|sample[1]~0                                                                                                                  ; LCCOMB_X40_Y35_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:0:p2s_unit_1|state                                                                                                                        ; FF_X43_Y36_N7         ; 25      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:1:p2s_unit_1|sample[11]~0                                                                                                                 ; LCCOMB_X40_Y34_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:1:p2s_unit_1|state                                                                                                                        ; FF_X41_Y34_N11        ; 25      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:2:p2s_unit_1|sample[13]~0                                                                                                                 ; LCCOMB_X40_Y36_N14    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:2:p2s_unit_1|state                                                                                                                        ; FF_X42_Y36_N7         ; 25      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:3:p2s_unit_1|sample[7]~0                                                                                                                  ; LCCOMB_X40_Y38_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:3:p2s_unit_1|state                                                                                                                        ; FF_X41_Y37_N19        ; 25      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:4:p2s_unit_1|sample[10]~0                                                                                                                 ; LCCOMB_X42_Y35_N10    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|p2s_unit:\p2s_loop_1:4:p2s_unit_1|state                                                                                                                        ; FF_X41_Y38_N21        ; 25      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                                                   ; LCCOMB_X39_Y38_N28    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; delay_unit:delay_unit_inst|s2p_unit:s2p_unit_1|din_en~0                                                                                                                                   ; LCCOMB_X39_Y38_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:1:gain_left_inst|internal_reg[4]~0                                                                                                                            ; LCCOMB_X50_Y41_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:1:gain_left_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                              ; LCCOMB_X70_Y38_N24    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:1:gain_left_inst|p2s_unit:p2s_unit_0|state                                                                                                                    ; FF_X67_Y38_N13        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:1:gain_left_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                                 ; LCCOMB_X38_Y37_N6     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:2:gain_left_inst|internal_reg[4]~0                                                                                                                            ; LCCOMB_X48_Y41_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:2:gain_left_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                              ; LCCOMB_X48_Y37_N12    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:2:gain_left_inst|p2s_unit:p2s_unit_0|state                                                                                                                    ; FF_X49_Y37_N9         ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:2:gain_left_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                                 ; LCCOMB_X40_Y37_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:3:gain_left_inst|internal_reg[4]~0                                                                                                                            ; LCCOMB_X48_Y39_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:3:gain_left_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                              ; LCCOMB_X43_Y39_N6     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:3:gain_left_inst|p2s_unit:p2s_unit_0|state                                                                                                                    ; FF_X43_Y42_N9         ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:3:gain_left_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                                 ; LCCOMB_X41_Y39_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:4:gain_left_inst|internal_reg[4]~0                                                                                                                            ; LCCOMB_X48_Y38_N10    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:4:gain_left_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                              ; LCCOMB_X68_Y37_N6     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:4:gain_left_inst|p2s_unit:p2s_unit_0|state                                                                                                                    ; FF_X68_Y37_N31        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:4:gain_left_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                                 ; LCCOMB_X45_Y37_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:5:gain_left_inst|internal_reg[4]~0                                                                                                                            ; LCCOMB_X47_Y40_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:5:gain_left_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                              ; LCCOMB_X46_Y36_N26    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:5:gain_left_inst|p2s_unit:p2s_unit_0|state                                                                                                                    ; FF_X48_Y36_N25        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_left_gen:5:gain_left_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                                 ; LCCOMB_X36_Y36_N6     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:1:gain_right_inst|internal_reg[4]~0                                                                                                                          ; LCCOMB_X45_Y38_N18    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:1:gain_right_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                            ; LCCOMB_X49_Y35_N18    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:1:gain_right_inst|p2s_unit:p2s_unit_0|state                                                                                                                  ; FF_X49_Y35_N11        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:1:gain_right_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                               ; LCCOMB_X46_Y35_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:2:gain_right_inst|internal_reg[4]~0                                                                                                                          ; LCCOMB_X45_Y41_N18    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:2:gain_right_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                            ; LCCOMB_X45_Y32_N14    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:2:gain_right_inst|p2s_unit:p2s_unit_0|state                                                                                                                  ; FF_X45_Y32_N31        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:2:gain_right_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                               ; LCCOMB_X42_Y33_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:3:gain_right_inst|internal_reg[4]~0                                                                                                                          ; LCCOMB_X48_Y40_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:3:gain_right_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                            ; LCCOMB_X42_Y32_N6     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:3:gain_right_inst|p2s_unit:p2s_unit_0|state                                                                                                                  ; FF_X42_Y32_N3         ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:3:gain_right_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                               ; LCCOMB_X45_Y35_N30    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:4:gain_right_inst|internal_reg[4]~0                                                                                                                          ; LCCOMB_X45_Y42_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:4:gain_right_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                            ; LCCOMB_X43_Y38_N18    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:4:gain_right_inst|p2s_unit:p2s_unit_0|state                                                                                                                  ; FF_X43_Y34_N27        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:4:gain_right_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                               ; LCCOMB_X42_Y37_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:5:gain_right_inst|internal_reg[4]~0                                                                                                                          ; LCCOMB_X47_Y38_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:5:gain_right_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                            ; LCCOMB_X45_Y34_N2     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:5:gain_right_inst|p2s_unit:p2s_unit_0|state                                                                                                                  ; FF_X42_Y34_N3         ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:\gain_right_gen:5:gain_right_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                               ; LCCOMB_X43_Y35_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:gain_left_inst|internal_reg[4]~0                                                                                                                                             ; LCCOMB_X41_Y40_N2     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:gain_left_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                                               ; LCCOMB_X45_Y40_N10    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:gain_left_inst|p2s_unit:p2s_unit_0|state                                                                                                                                     ; FF_X42_Y40_N7         ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:gain_left_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                                                  ; LCCOMB_X40_Y40_N12    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:gain_right_inst|internal_reg[4]~0                                                                                                                                            ; LCCOMB_X50_Y43_N18    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:gain_right_inst|p2s_unit:p2s_unit_0|sample[0]~0                                                                                                                              ; LCCOMB_X70_Y43_N0     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; gain_control:gain_right_inst|p2s_unit:p2s_unit_0|state                                                                                                                                    ; FF_X69_Y43_N15        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; gain_control:gain_right_inst|s2p_unit:s2p_unit_0|din_en~0                                                                                                                                 ; LCCOMB_X40_Y41_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|Selector32~5                                                                                                                                                   ; LCCOMB_X35_Y49_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|Selector4~0                                                                                                                                                    ; LCCOMB_X33_Y49_N0     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|bit_cnt[0]~0                                                                                                                                                   ; LCCOMB_X35_Y49_N16    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|fifo:tx_buf_inst|_~13                                                                                                                                          ; LCCOMB_X35_Y47_N14    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|fifo:tx_buf_inst|fill_cnt_local~15                                                                                                                             ; LCCOMB_X36_Y46_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|fifo:tx_buf_inst|process_1~0                                                                                                                                   ; LCCOMB_X36_Y46_N6     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|i2c_dat_wire~0                                                                                                                                                 ; LCCOMB_X34_Y49_N24    ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|rx_byte_cnt[2]~5                                                                                                                                               ; LCCOMB_X35_Y49_N2     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|state.S_I2C_RX_BYTE                                                                                                                                            ; FF_X33_Y49_N3         ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|state.S_I2C_START                                                                                                                                              ; FF_X33_Y49_N21        ; 16      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|state.S_I2C_TX_BYTE                                                                                                                                            ; FF_X33_Y49_N13        ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; i2c_master:i2c_master_inst|tx_byte_cnt[0]~9                                                                                                                                               ; LCCOMB_X32_Y49_N2     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|Equal3~1                                                                                                                                                         ; LCCOMB_X35_Y44_N14    ; 21      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|Equal7~1                                                                                                                                                         ; LCCOMB_X33_Y45_N18    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|Equal8~1                                                                                                                                                         ; LCCOMB_X38_Y41_N16    ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|Selector5~1                                                                                                                                                      ; LCCOMB_X32_Y46_N22    ; 9       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|ain_cnt[1]~6                                                                                                                                                     ; LCCOMB_X35_Y43_N0     ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_in_cnt_left[4]~15                                                                                                                                     ; LCCOMB_X35_Y43_N14    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_in_cnt_left_nxt[4]~0                                                                                                                                  ; LCCOMB_X33_Y46_N28    ; 6       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_in_cnt_right[0]~7                                                                                                                                     ; LCCOMB_X35_Y44_N26    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_in_left[15]~0                                                                                                                                         ; LCCOMB_X33_Y46_N8     ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_in_lr~0                                                                                                                                               ; LCCOMB_X33_Y46_N30    ; 7       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_in_right[15]~0                                                                                                                                        ; LCCOMB_X33_Y46_N14    ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_out_cnt[0]~15                                                                                                                                         ; LCCOMB_X32_Y46_N26    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_out_left[1]~0                                                                                                                                         ; LCCOMB_X33_Y45_N20    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_out_right[1]~0                                                                                                                                        ; LCCOMB_X38_Y41_N14    ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_out_sreg[8]~18                                                                                                                                        ; LCCOMB_X33_Y46_N2     ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; i2s_slave:i2s_slave_inst|audio_data_out_sreg_nxt[15]~0                                                                                                                                    ; LCCOMB_X32_Y46_N2     ; 49      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc10_11|p2s_unit:p2s|sample[2]~0                                                                                                                               ; LCCOMB_X50_Y30_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc10_11|p2s_unit:p2s|state                                                                                                                                     ; FF_X50_Y31_N1         ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc10_11|s2p_unit:s2p_a|din_en~0                                                                                                                                ; LCCOMB_X47_Y31_N6     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc10_11|s2p_unit:s2p_b|din_en~0                                                                                                                                ; LCCOMB_X46_Y32_N0     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc12_13|p2s_unit:p2s|sample[10]~0                                                                                                                              ; LCCOMB_X50_Y32_N20    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc12_13|p2s_unit:p2s|state                                                                                                                                     ; FF_X50_Y34_N13        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc12_13|s2p_unit:s2p_a|din_en~0                                                                                                                                ; LCCOMB_X47_Y34_N8     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc12_13|s2p_unit:s2p_b|din_en~0                                                                                                                                ; LCCOMB_X46_Y34_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc2_3|p2s_unit:p2s|sample[1]~0                                                                                                                                 ; LCCOMB_X60_Y39_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc2_3|p2s_unit:p2s|state                                                                                                                                       ; FF_X59_Y39_N3         ; 29      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc2_3|s2p_unit:s2p_a|din_en~0                                                                                                                                  ; LCCOMB_X59_Y40_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc2_3|s2p_unit:s2p_b|din_en~0                                                                                                                                  ; LCCOMB_X61_Y38_N4     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc4_5|p2s_unit:p2s|sample[8]~0                                                                                                                                 ; LCCOMB_X53_Y40_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc4_5|p2s_unit:p2s|state                                                                                                                                       ; FF_X54_Y39_N21        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc4_5|s2p_unit:s2p_a|din_en~0                                                                                                                                  ; LCCOMB_X50_Y38_N2     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc4_5|s2p_unit:s2p_b|din_en~0                                                                                                                                  ; LCCOMB_X50_Y39_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc6_7|p2s_unit:p2s|sample[12]~0                                                                                                                                ; LCCOMB_X55_Y38_N20    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc6_7|p2s_unit:p2s|state                                                                                                                                       ; FF_X56_Y38_N31        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc6_7|s2p_unit:s2p_a|din_en~0                                                                                                                                  ; LCCOMB_X59_Y37_N0     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc6_7|s2p_unit:s2p_b|din_en~0                                                                                                                                  ; LCCOMB_X52_Y36_N16    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc8_9|p2s_unit:p2s|sample[13]~0                                                                                                                                ; LCCOMB_X58_Y37_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc8_9|p2s_unit:p2s|state                                                                                                                                       ; FF_X57_Y34_N23        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc8_9|s2p_unit:s2p_a|din_en~0                                                                                                                                  ; LCCOMB_X60_Y38_N0     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_gc8_9|s2p_unit:s2p_b|din_en~0                                                                                                                                  ; LCCOMB_X56_Y35_N24    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_left_0|p2s_unit:p2s|sample[7]~0                                                                                                                             ; LCCOMB_X57_Y40_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_left_0|p2s_unit:p2s|state                                                                                                                                   ; FF_X57_Y39_N1         ; 29      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_left_0|s2p_unit:s2p_a|din_en~0                                                                                                                              ; LCCOMB_X54_Y39_N22    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_left_0|s2p_unit:s2p_b|din_en~0                                                                                                                              ; LCCOMB_X58_Y41_N6     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_left_1|p2s_unit:p2s|sample[8]~0                                                                                                                             ; LCCOMB_X57_Y42_N2     ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_left_1|p2s_unit:p2s|state                                                                                                                                   ; FF_X56_Y41_N11        ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_left_1|s2p_unit:s2p_a|din_en~0                                                                                                                              ; LCCOMB_X56_Y39_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_left_1|s2p_unit:s2p_b|din_en~0                                                                                                                              ; LCCOMB_X55_Y39_N10    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_right_0|p2s_unit:p2s|sample[12]~0                                                                                                                           ; LCCOMB_X55_Y32_N18    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_right_0|p2s_unit:p2s|state                                                                                                                                  ; FF_X55_Y33_N31        ; 30      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_right_0|s2p_unit:s2p_a|din_en~0                                                                                                                             ; LCCOMB_X52_Y32_N6     ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_right_0|s2p_unit:s2p_b|din_en~0                                                                                                                             ; LCCOMB_X57_Y33_N24    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_right_1|p2s_unit:p2s|sample[3]~0                                                                                                                            ; LCCOMB_X50_Y33_N14    ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_right_1|p2s_unit:p2s|state                                                                                                                                  ; FF_X49_Y36_N13        ; 27      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_right_1|s2p_unit:s2p_a|din_en~0                                                                                                                             ; LCCOMB_X50_Y34_N24    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; mixer_unit:mixer_unit_inst_mx_right_1|s2p_unit:s2p_b|din_en~0                                                                                                                             ; LCCOMB_X55_Y33_N26    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|locked                                                                                                                     ; LCCOMB_X52_Y1_N6      ; 2366    ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                           ; PLL_1                 ; 2411    ; Clock                      ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                           ; PLL_1                 ; 523     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_locked                                                                                                           ; PLL_1                 ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; reset_n_extern                                                                                                                                                                            ; PIN_R24               ; 2       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|dcfifo_rd_read_req~0                                                                                                                                 ; LCCOMB_X36_Y35_N4     ; 23      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|dcfifo_wr_write_req~0                                                                                                                                ; LCCOMB_X36_Y35_N10    ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|fifo:\fifo_be_16_gen:fifo_be|fill_cnt_local~18                                                                                                       ; LCCOMB_X14_Y32_N26    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|fifo:\fifo_be_16_gen:fifo_be|process_1~0                                                                                                             ; LCCOMB_X14_Y32_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|fifo:\fifo_be_16_gen:fifo_be|process_1~3                                                                                                             ; LCCOMB_X13_Y32_N2     ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X6_Y28_N9          ; 215     ; Async. clear, Async. load  ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X6_Y28_N9          ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|Selector111~3                                                                                  ; LCCOMB_X7_Y27_N8      ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|Selector27~7                                                                                   ; LCCOMB_X6_Y29_N26     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|Selector34~2                                                                                   ; LCCOMB_X6_Y29_N14     ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|WideOr16~0                                                                                     ; LCCOMB_X5_Y32_N4      ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|active_rnw~3                                                                                   ; LCCOMB_X6_Y28_N12     ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_state.000010000                                                                              ; FF_X6_Y29_N7          ; 112     ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_state.001000000                                                                              ; FF_X8_Y27_N13         ; 20      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe                                                                                             ; DDIOOECELL_X0_Y13_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_1                                                                                ; DDIOOECELL_X0_Y26_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_10                                                                               ; DDIOOECELL_X0_Y27_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_11                                                                               ; DDIOOECELL_X0_Y19_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_12                                                                               ; DDIOOECELL_X0_Y27_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_13                                                                               ; DDIOOECELL_X0_Y23_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_14                                                                               ; DDIOOECELL_X0_Y21_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_15                                                                               ; DDIOOECELL_X0_Y24_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_16                                                                               ; DDIOOECELL_X0_Y45_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_17                                                                               ; DDIOOECELL_X0_Y48_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_18                                                                               ; DDIOOECELL_X0_Y43_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_19                                                                               ; DDIOOECELL_X0_Y46_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_2                                                                                ; DDIOOECELL_X0_Y29_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_20                                                                               ; DDIOOECELL_X0_Y46_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_21                                                                               ; DDIOOECELL_X0_Y52_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_22                                                                               ; DDIOOECELL_X0_Y45_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_23                                                                               ; DDIOOECELL_X0_Y47_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_24                                                                               ; DDIOOECELL_X0_Y24_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_25                                                                               ; DDIOOECELL_X0_Y35_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_26                                                                               ; DDIOOECELL_X0_Y35_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_27                                                                               ; DDIOOECELL_X0_Y35_N5  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_28                                                                               ; DDIOOECELL_X0_Y34_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_29                                                                               ; DDIOOECELL_X0_Y32_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_3                                                                                ; DDIOOECELL_X0_Y25_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_30                                                                               ; DDIOOECELL_X0_Y34_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_31                                                                               ; DDIOOECELL_X0_Y30_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_4                                                                                ; DDIOOECELL_X0_Y29_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_5                                                                                ; DDIOOECELL_X0_Y28_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_6                                                                                ; DDIOOECELL_X0_Y28_N26 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_7                                                                                ; DDIOOECELL_X0_Y34_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_8                                                                                ; DDIOOECELL_X0_Y24_N19 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|oe~_Duplicate_9                                                                                ; DDIOOECELL_X0_Y24_N12 ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|sdram_ctrl_wrapper_input_efifo_module:the_sdram_ctrl_wrapper_input_efifo_module|always2~1      ; LCCOMB_X9_Y32_N2      ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|sdram_ctrl_wrapper_input_efifo_module:the_sdram_ctrl_wrapper_input_efifo_module|entry_0[61]~1  ; LCCOMB_X9_Y32_N6      ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|sdram_ctrl_wrapper_input_efifo_module:the_sdram_ctrl_wrapper_input_efifo_module|entry_1[61]~1  ; LCCOMB_X9_Y32_N30     ; 60      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|za_valid                                                                                       ; FF_X14_Y32_N13        ; 18      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|Selector99~0                                                                                            ; LCCOMB_X41_Y45_N30    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|cg_state.WAIT_ACK2                                                                                      ; FF_X39_Y45_N7         ; 8       ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|nibble_reg1[1]~4                                                                                        ; LCCOMB_X52_Y45_N30    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|nibble_reg2[1]~1                                                                                        ; LCCOMB_X52_Y43_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|nibble_reg3[1]~0                                                                                        ; LCCOMB_X52_Y43_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|nibble_value3[1]~0                                                                                      ; LCCOMB_X52_Y44_N14    ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|ps_module_id[4]~0                                                                                       ; LCCOMB_X48_Y47_N20    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|ps_regif_addr[6]~0                                                                                      ; LCCOMB_X48_Y47_N24    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|ps_regif_data_in[1]~1                                                                                   ; LCCOMB_X48_Y47_N0     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|ps_regif_data_in[6]~0                                                                                   ; LCCOMB_X48_Y47_N8     ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|sc_state.SC_IDLE                                                                                        ; FF_X52_Y44_N27        ; 10      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|sc_state.SEND_NUMBER                                                                                    ; FF_X52_Y44_N31        ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|sc_state.THIRD_NIBBLE                                                                                   ; FF_X52_Y43_N3         ; 14      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|sc_valid                                                                                                ; FF_X52_Y44_N7         ; 28      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_regif_converter:uart_regif_converter_inst|tx_data_reg[2]~0                                                                                        ; LCCOMB_X40_Y45_N20    ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|Selector0~1                                                                                                     ; LCCOMB_X50_Y46_N6     ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|Selector0~5                                                                                                     ; LCCOMB_X50_Y46_N22    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|Selector0~6                                                                                                     ; LCCOMB_X50_Y46_N24    ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|Selector9~2                                                                                                     ; LCCOMB_X38_Y46_N26    ; 9       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Decoder0~0                                                                                      ; LCCOMB_X54_Y47_N22    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Decoder0~1                                                                                      ; LCCOMB_X54_Y47_N24    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Decoder0~2                                                                                      ; LCCOMB_X54_Y47_N26    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Decoder0~3                                                                                      ; LCCOMB_X54_Y47_N20    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Decoder0~4                                                                                      ; LCCOMB_X54_Y47_N30    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Decoder0~5                                                                                      ; LCCOMB_X54_Y47_N4     ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Decoder0~6                                                                                      ; LCCOMB_X54_Y47_N10    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Decoder0~7                                                                                      ; LCCOMB_X54_Y47_N12    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|Equal0~0                                                                                        ; LCCOMB_X54_Y45_N6     ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:rxbuf_inst|fill_cnt_local[3]~11                                                                            ; LCCOMB_X54_Y45_N28    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Decoder0~0                                                                                      ; LCCOMB_X40_Y49_N4     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Decoder0~1                                                                                      ; LCCOMB_X40_Y49_N30    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Decoder0~2                                                                                      ; LCCOMB_X40_Y49_N24    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Decoder0~3                                                                                      ; LCCOMB_X40_Y49_N14    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Decoder0~4                                                                                      ; LCCOMB_X40_Y49_N20    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Decoder0~5                                                                                      ; LCCOMB_X40_Y49_N10    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Decoder0~6                                                                                      ; LCCOMB_X40_Y49_N28    ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Decoder0~7                                                                                      ; LCCOMB_X40_Y49_N6     ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|Equal1~0                                                                                        ; LCCOMB_X39_Y49_N14    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|fifo:txbuf_inst|fill_cnt_local[1]~12                                                                            ; LCCOMB_X39_Y49_N8     ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|state_tx.S_DATABITS                                                                                             ; FF_X38_Y46_N3         ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; uart_interface:uart_interface_inst|uart_transceiver:uart_transceiver_inst|tx_data_sreg[0]~8                                                                                               ; LCCOMB_X38_Y46_N0     ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_configurator:wm8731_configurator_inst|Selector1~3                                                                                                                                  ; LCCOMB_X43_Y43_N30    ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; wm8731_configurator:wm8731_configurator_inst|WideOr7~0                                                                                                                                    ; LCCOMB_X39_Y47_N30    ; 7       ; Write enable               ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                      ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|locked                                                                                                                     ; LCCOMB_X52_Y1_N6 ; 2366    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                                           ; PLL_1            ; 2411    ; 15                                   ; Global Clock         ; GCLK2            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1]                                                                                                           ; PLL_1            ; 1       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2]                                                                                                           ; PLL_1            ; 523     ; 42                                   ; Global Clock         ; GCLK3            ; --                        ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; FF_X6_Y28_N9     ; 215     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; i2c_master:i2c_master_inst|fifo:tx_buf_inst|altsyncram:ram[0][7]__1|altsyncram_t8i1:auto_generated|ALTSYNCRAM                                           ; AUTO ; Simple Dual Port ; Single Clock ; 16           ; 8            ; 16           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 128  ; 16                          ; 8                           ; 16                          ; 8                           ; 128                 ; 1    ; None ; M9K_X37_Y47_N0                 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|altsyncram_7o41:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None ; M9K_X37_Y36_N0                 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|altsyncram_do41:fifo_ram|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 64           ; 32           ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 2048 ; 32                          ; 43                          ; 32                          ; 43                          ; 1376                ; 2    ; None ; M9K_X37_Y35_N0, M9K_X37_Y34_N0 ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+--------------------------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 532               ;
; Simple Multipliers (18-bit)           ; 12          ; 1                   ; 266               ;
; Embedded Multiplier Blocks            ; 12          ; --                  ; 266               ;
; Embedded Multiplier 9-bit elements    ; 24          ; 2                   ; 532               ;
; Signed Embedded Multipliers           ; 12          ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                               ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; gain_control:\gain_left_gen:5:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y36_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_left_gen:5:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X44_Y36_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_left_gen:4:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_left_gen:4:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X71_Y37_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_right_gen:5:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y34_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_right_gen:5:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y34_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_right_gen:4:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_right_gen:4:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y38_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_left_gen:1:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y38_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_left_gen:1:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X71_Y38_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2                        ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y40_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1                    ;                            ; DSPMULT_X44_Y40_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_left_gen:3:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y39_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_left_gen:3:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X44_Y39_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_left_gen:2:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2       ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y37_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_left_gen:2:gain_left_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1   ;                            ; DSPMULT_X44_Y37_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_right_gen:1:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y35_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_right_gen:1:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y35_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2                       ; Simple Multiplier (18-bit) ; DSPOUT_X71_Y43_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1                   ;                            ; DSPMULT_X71_Y43_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_right_gen:3:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y32_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_right_gen:3:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y32_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; gain_control:\gain_right_gen:2:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; DSPOUT_X44_Y33_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    gain_control:\gain_right_gen:2:gain_right_inst|lpm_mult:Mult0|mult_l4t:auto_generated|mac_mult1 ;                            ; DSPMULT_X44_Y33_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+----------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------+
; Routing Usage Summary                             ;
+-----------------------+---------------------------+
; Routing Resource Type ; Usage                     ;
+-----------------------+---------------------------+
; Block interconnects   ; 4,862 / 342,891 ( 1 % )   ;
; C16 interconnects     ; 79 / 10,120 ( < 1 % )     ;
; C4 interconnects      ; 1,798 / 209,544 ( < 1 % ) ;
; Direct links          ; 1,326 / 342,891 ( < 1 % ) ;
; Global clocks         ; 5 / 20 ( 25 % )           ;
; Local interconnects   ; 2,593 / 119,088 ( 2 % )   ;
; R24 interconnects     ; 199 / 9,963 ( 2 % )       ;
; R4 interconnects      ; 2,923 / 289,782 ( 1 % )   ;
+-----------------------+---------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.07) ; Number of LABs  (Total = 323) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 19                            ;
; 2                                           ; 10                            ;
; 3                                           ; 2                             ;
; 4                                           ; 9                             ;
; 5                                           ; 1                             ;
; 6                                           ; 2                             ;
; 7                                           ; 2                             ;
; 8                                           ; 5                             ;
; 9                                           ; 10                            ;
; 10                                          ; 10                            ;
; 11                                          ; 13                            ;
; 12                                          ; 10                            ;
; 13                                          ; 4                             ;
; 14                                          ; 11                            ;
; 15                                          ; 31                            ;
; 16                                          ; 184                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.33) ; Number of LABs  (Total = 323) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 271                           ;
; 1 Clock                            ; 295                           ;
; 1 Clock enable                     ; 108                           ;
; 1 Sync. clear                      ; 11                            ;
; 1 Sync. load                       ; 30                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 32                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.17) ; Number of LABs  (Total = 323) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 8                             ;
; 2                                            ; 17                            ;
; 3                                            ; 3                             ;
; 4                                            ; 3                             ;
; 5                                            ; 3                             ;
; 6                                            ; 3                             ;
; 7                                            ; 1                             ;
; 8                                            ; 4                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 1                             ;
; 13                                           ; 5                             ;
; 14                                           ; 10                            ;
; 15                                           ; 5                             ;
; 16                                           ; 29                            ;
; 17                                           ; 4                             ;
; 18                                           ; 10                            ;
; 19                                           ; 7                             ;
; 20                                           ; 11                            ;
; 21                                           ; 7                             ;
; 22                                           ; 19                            ;
; 23                                           ; 11                            ;
; 24                                           ; 31                            ;
; 25                                           ; 9                             ;
; 26                                           ; 11                            ;
; 27                                           ; 9                             ;
; 28                                           ; 11                            ;
; 29                                           ; 14                            ;
; 30                                           ; 20                            ;
; 31                                           ; 43                            ;
; 32                                           ; 11                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.39) ; Number of LABs  (Total = 323) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 59                            ;
; 2                                               ; 37                            ;
; 3                                               ; 27                            ;
; 4                                               ; 21                            ;
; 5                                               ; 15                            ;
; 6                                               ; 14                            ;
; 7                                               ; 9                             ;
; 8                                               ; 21                            ;
; 9                                               ; 11                            ;
; 10                                              ; 13                            ;
; 11                                              ; 4                             ;
; 12                                              ; 6                             ;
; 13                                              ; 2                             ;
; 14                                              ; 8                             ;
; 15                                              ; 15                            ;
; 16                                              ; 51                            ;
; 17                                              ; 5                             ;
; 18                                              ; 4                             ;
; 19                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 12.54) ; Number of LABs  (Total = 323) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 4                             ;
; 3                                            ; 13                            ;
; 4                                            ; 16                            ;
; 5                                            ; 37                            ;
; 6                                            ; 26                            ;
; 7                                            ; 18                            ;
; 8                                            ; 24                            ;
; 9                                            ; 11                            ;
; 10                                           ; 3                             ;
; 11                                           ; 11                            ;
; 12                                           ; 8                             ;
; 13                                           ; 24                            ;
; 14                                           ; 7                             ;
; 15                                           ; 12                            ;
; 16                                           ; 18                            ;
; 17                                           ; 7                             ;
; 18                                           ; 10                            ;
; 19                                           ; 5                             ;
; 20                                           ; 15                            ;
; 21                                           ; 12                            ;
; 22                                           ; 13                            ;
; 23                                           ; 7                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 0                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 2                             ;
; 30                                           ; 0                             ;
; 31                                           ; 1                             ;
; 32                                           ; 11                            ;
; 33                                           ; 2                             ;
; 34                                           ; 0                             ;
; 35                                           ; 1                             ;
; 36                                           ; 1                             ;
; 37                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011 ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018 ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 71        ; 55           ; 71        ; 0            ; 0            ; 71        ; 71        ; 0            ; 71        ; 71        ; 71        ; 0            ; 0            ; 0            ; 40           ; 71        ; 0            ; 40           ; 0            ; 0            ; 2            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 71        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 16           ; 0         ; 71           ; 71           ; 0         ; 0         ; 71           ; 0         ; 0         ; 0         ; 71           ; 71           ; 71           ; 31           ; 0         ; 71           ; 31           ; 71           ; 71           ; 69           ; 71           ; 71           ; 71           ; 71           ; 71           ; 71           ; 0         ; 71           ; 71           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; wm8731_clk         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2s_dac_sdat       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sclk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_txd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; la_uart_rxd        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; la_uart_txd        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_clk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cke           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dqm[0]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dqm[1]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dqm[2]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_dqm[3]        ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_we_n          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cas_n         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ras_n         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_cs_n          ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ba[0]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_ba[1]         ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_addr[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2c_sdat           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[0]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[1]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[2]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[3]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[4]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[5]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[6]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[7]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[8]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[9]       ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[10]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[11]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[12]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[13]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[14]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[15]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[16]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[17]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[18]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[19]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[20]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[21]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[22]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[23]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[24]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[25]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[26]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[27]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[28]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[29]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[30]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dram_data[31]      ; Pass      ; Pass         ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; uart_rxd           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; reset_n_extern     ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clock_ext_50       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2s_dac_ws         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2s_sclk           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2s_adc_ws         ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; i2s_adc_sdat       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+-----------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                     ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                            ; Destination Register                                                                                                                                             ; Delay Added in ns ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_next.000010000                                                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_state.000010000                                                     ; 0.058             ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|a_graycounter_mjc:wrptr_g1p|counter8a3 ; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|a_graycounter_mjc:wrptr_g1p|sub_parity10a[0] ; 0.056             ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|a_graycounter_mjc:wrptr_g1p|counter8a2 ; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|a_graycounter_mjc:wrptr_g1p|sub_parity10a[0] ; 0.055             ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|wrptr_g[1]                             ; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|dffpipe_dd9:ws_bwp|dffe12a[0]                ; 0.054             ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|wrptr_g[3]                             ; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|dffpipe_dd9:ws_bwp|dffe12a[3]                ; 0.052             ;
; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_next.000001000                                                ; sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|m_state.000001000                                                     ; 0.043             ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|a_graycounter_q57:rdptr_g1p|counter5a0 ; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_wr_inst|dcfifo:dcfifo_component|dcfifo_han1:auto_generated|a_graycounter_q57:rdptr_g1p|counter5a1       ; 0.024             ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|a_graycounter_mjc:wrptr_g1p|counter8a2 ; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|a_graycounter_mjc:wrptr_g1p|sub_parity10a[0] ; 0.022             ;
; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|a_graycounter_mjc:wrptr_g1p|counter8a3 ; sdram_interface:sdram_interface_inst|fifo_sync_dc:dcfifo_rd_inst|dcfifo:dcfifo_component|dcfifo_ban1:auto_generated|a_graycounter_mjc:wrptr_g1p|sub_parity10a[0] ; 0.020             ;
; gain_control:gain_left_inst|internal_reg[5]                                                                                                                ; gain_control:gain_left_inst|regif_data_out_reg[5]                                                                                                                ; 0.012             ;
; gain_control:\gain_left_gen:3:gain_left_inst|internal_reg[5]                                                                                               ; gain_control:\gain_left_gen:3:gain_left_inst|regif_data_out_reg[5]                                                                                               ; 0.012             ;
; gain_control:\gain_left_gen:5:gain_left_inst|internal_reg[5]                                                                                               ; gain_control:\gain_left_gen:5:gain_left_inst|regif_data_out_reg[5]                                                                                               ; 0.012             ;
; gain_control:\gain_left_gen:4:gain_left_inst|internal_reg[5]                                                                                               ; gain_control:\gain_left_gen:4:gain_left_inst|regif_data_out_reg[5]                                                                                               ; 0.012             ;
; gain_control:\gain_right_gen:1:gain_right_inst|internal_reg[5]                                                                                             ; gain_control:\gain_right_gen:1:gain_right_inst|regif_data_out_reg[5]                                                                                             ; 0.012             ;
; gain_control:\gain_right_gen:5:gain_right_inst|internal_reg[5]                                                                                             ; gain_control:\gain_right_gen:5:gain_right_inst|regif_data_out_reg[5]                                                                                             ; 0.012             ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 15 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "fpga_audiofx"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 6, clock division of 25, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 50
    Info (15099): Implementing clock multiplication of 2, clock division of 1, and phase shift of 0 degrees (0 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] port File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 50
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_ban1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_hd9:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_gd9:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_han1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_fd9:dffpipe16|dffe17a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_ed9:dffpipe13|dffe14a* 
Info (332104): Reading SDC File: 'fpga_audiofx.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -multiply_by 6 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 2 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[2]} {pll_inst|altpll_component|auto_generated|pll1|clk[2]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     clock_50
    Info (332111):   20.000 pll_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):   83.333 pll_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):   10.000 pll_inst|altpll_component|auto_generated|pll1|clk[2]
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C2 of PLL_1) File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1) File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[2] (placed in counter C0 of PLL_1) File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 92
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_PLL1E0
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|locked  File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 39
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out  File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/vhdl/altera_reset_synchronizer.v Line: 62
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|active_rnw~3 File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/vhdl/sdram_ctrl_wrapper.v Line: 213
        Info (176357): Destination node sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|active_cs_n~0 File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/vhdl/sdram_ctrl_wrapper.v Line: 210
        Info (176357): Destination node sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|active_cs_n~1 File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/vhdl/sdram_ctrl_wrapper.v Line: 210
        Info (176357): Destination node sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|i_refs[2] File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/vhdl/sdram_ctrl_wrapper.v Line: 354
        Info (176357): Destination node sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|i_refs[1] File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/vhdl/sdram_ctrl_wrapper.v Line: 354
        Info (176357): Destination node sdram_interface:sdram_interface_inst|sdram_ctrl:sdram_ctrl_inst|sdram_ctrl_wrapper:wrapper|i_refs[0] File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/vhdl/sdram_ctrl_wrapper.v Line: 354
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176218): Packed 32 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 87 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 67 register duplicates
Warning (15064): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" output port clk[1] feeds output pin "wm8731_clk~output" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance File: C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/db/pll_altpll.v Line: 50
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:03
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:15
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 9% of the available device resources in the region that extends from location X34_Y37 to location X45_Y48
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:08
Info (11888): Total time spent on timing analysis during the Fitter is 5.28 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:04
Info (144001): Generated suppressed messages file C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/output_files/fpga_audiofx.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 5574 megabytes
    Info: Processing ended: Tue Jan 21 00:38:45 2020
    Info: Elapsed time: 00:00:58
    Info: Total CPU time (on all processors): 00:01:20


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Euge/Desktop/FPGA-Labor/Versuch08/quartus/output_files/fpga_audiofx.fit.smsg.


