all:
	vcs -sverilog -debug_all -full64 -top tb ./src/*.sv ./src/tb/testbench.sv