平成１９年９月１２日判決言渡
平成１８年（行ケ）第１００５５号 審決取消請求事件
平成１９年７月２３日 口頭弁論終結
判 決
原 告 株式会社半導体エネルギー研究所
訴訟代理人弁理士 加 茂 裕 邦
被 告 特 許 庁 長 官 肥 塚 雅 博
指定代理人 今 井 拓 也
同 松 本 邦 夫
同 河 合 章
同 小 池 正 彦
同 大 場 義 則
主 文
事 実 及 び 理 由
第１ 当事者の求めた裁判
特許庁が不服２００４−７７３２号事件について平成１７年１２月２７日に
した審決を取り消す。
訴訟費用は被告の負担とする。
主文と同旨
第２ 当事者間に争いのない事実等
原告は，平成７年３月２３日，発明の名称を「半導体装置および半導体装置
作製方法」とする特許出願（特願平７−９０１５７号，以下「本件出願」とい
う ）をしたが，平成１５年８月５日（起案日）の拒絶理由通知を受けた後，
。
平成１６年３月１６日付けで拒絶査定を受けたので，同年４月１５日，これに
対する不服の審判を請求し 同日付けで手続補正をした 以下 この補正を 本
， （ ， 「
件補正 といい 同補正前の明細書を 本願明細書 同補正後の明細書を 本
」 ， 「 」
， 「
願補正明細書」という場合がある 。
。
）
， ，
特許庁は 同請求を不服審判２００４−７７３２号事件として審理した結果
，
「 。
」
平成１７年１２月２７日 平成１６年４月１５日付けの手続補正を却下する
との決定をした上で 「本件審判の請求は，成り立たない 」との審決をした。
， 。
(1) 本件補正前の明細書の特許請求の記載中請求項３は 次のとおりである 甲
， （
，
う 。
。
）
【請求項３】
第１のＰチャネル型ＴＦＴと第２のＰチャネル型ＴＦＴと第１のＮチャネ
ル型ＴＦＴと第２のＮチャネル型ＴＦＴとが直列に接続されているＣＭＯＳ
回路と，
前記第１のＰチャネル型ＴＦＴと前記第２のＰチャネル型ＴＦＴのしきい
電圧より高いしきい電圧を有する第３のＰチャネル型ＴＦＴと，
前記第１のＮチャネル型ＴＦＴと前記第２のＮチャネル型ＴＦＴのしきい
電圧より高いしきい電圧を有する第３のＮチャネル型ＴＦＴと，
を有する半導体装置であって，
前記第２のＰチャネル型ＴＦＴのソース電極に前記第３のＰチャネル型Ｔ
ＦＴのソース電極またはドレイン電極が接続され，
前記第２のＮチャネル型ＴＦＴのソース電極に前記第３のＮチャネル型Ｔ
ＦＴのソース電極またはドレイン電極が接続され，
前記第１のＰチャネル型ＴＦＴのゲート電極と前記第１のＮチャネル型Ｔ
ＦＴのゲート電極が接続されており，
前記第１乃至第３のＰチャネル型ＴＦＴ及び前記第１乃至第３のＮチャネ
ル型ＴＦＴのそれぞれは，チャネル領域にしきい電圧を制御するための不純
物がドープされていることを特徴とする半導体装置。
(2) 本件補正後の明細書の特許請求の記載中請求項１は 次のとおりである 甲
， （
，
。
）
【請求項１】
第２のＰチャネル型ＴＦＴと第１のＰチャネル型ＴＦＴと第１のＮチャネ
ル型ＴＦＴと第２のＮチャネル型ＴＦＴとが順に直列に接続されているＣＭ
ＯＳ回路と，
前記第１のＰチャネル型ＴＦＴと前記第２のＰチャネル型ＴＦＴのしきい
電圧より高いしきい電圧を有する第３のＰチャネル型ＴＦＴと，
前記第１のＮチャネル型ＴＦＴと前記第２のＮチャネル型ＴＦＴのしきい
電圧より高いしきい電圧を有する第３のＮチャネル型ＴＦＴと，
第１の電源制御回路と第２の電源制御回路と，
を有する半導体装置であって，
前記第２のＰチャネル型ＴＦＴのソース電極に前記第３のＰチャネル型Ｔ
ＦＴのソース電極またはドレイン電極が接続され，
前記第２のＮチャネル型ＴＦＴのソース電極に前記第３のＮチャネル型Ｔ
ＦＴのソース電極またはドレイン電極が接続され，
前記第１のＰチャネル型ＴＦＴのゲート電極と前記第１のＮチャネル型Ｔ
ＦＴのゲート電極が接続されており，
前記第２のＰチャネル型ＴＦＴのゲート電極と前記第２のＮチャネル型Ｔ
ＦＴのゲート電極には，互いに反転する動作クロックが入力され，
前記第３のＰチャネル型ＴＦＴのゲート電極は前記１の電源制御回路に接
続され，前記第３のＮチャネル型ＴＦＴのゲート電極には前記第２の電源制
御回路に接続され，
前記第１乃至第３のＰチャネル型ＴＦＴ及び前記第１乃至第３のＮチャネ
ル型ＴＦＴのそれぞれは，結晶性シリコンを用いて形成されており，かつ，
チャネル領域にしきい電圧を制御するための不純物がドープされていること
を特徴とする半導体装置。
別紙審決書の写しのとおりである。
(1) すなわち，審決は，本件補正を「補正１」から「補正９」までに整理し
た上で 「補正４」の適否について，以下のとおり判断した。
，
ア 補正４ は 平成６年法律第１１６号による改正前の特許法 以下 改
「 」 ， （ 「
正前特許法」という ）１７条の２第３項１号ないし４号に掲げるいずれ
。
の事項をも目的とするものではないから，本件補正は，改正前特許法１５
る。
イ 本件補正前の明細書における本願発明１は，特開昭６４−７５５９号公
報（以下「刊行物１」という ）に記載された発明（以下 「引用発明１」
。 ，
。
） （ ，
「 」 。
）
という 及び特開平６−２９８３４号公報 以下 刊行物２ という
に記載された発明（以下 「引用発明２」という ）並びに周知技術に基
， 。
づいて当業者が容易に発明をすることができたものであるから，特許法２
(2) 審決が整理した「補正４」は，以下のとおりである。
補正前請求項３の「第３のＮチャネル型ＴＦＴと，を有する半導体装置」
を，補正後請求項１の「第３のＮチャネル型ＴＦＴと，第１の電源制御回路
と第２の電源制御回路と，を有する半導体装置」にするとともに，補正前請
求項３の「前記第１のＰチャネル型ＴＦＴのゲート電極と前記第１のＮチャ
ネル型ＴＦＴのゲート電極が接続されており 」を，補正後請求項１の「前
，
記第１のＰチャネル型ＴＦＴのゲート電極と前記第１のＮチャネル型ＴＦＴ
のゲート電極が接続されており，前記第２のＰチャネル型ＴＦＴのゲート電
極と前記第２のＮチャネル型ＴＦＴのゲート電極には，互いに反転する動作
クロックが入力され，前記第３のＰチャネル型ＴＦＴのゲート電極は前記１
の電源制御回路に接続され，前記第３のＮチャネル型ＴＦＴのゲート電極に
は前記第２の電源制御回路に接続され 」とする補正
，
(3) 審決が 「補正４」が許されないとした理由は，次のとおりである。
，
本願明細書には，図６及び図７と共に次の記載がされている。
「アクティブマトリクス表示装置における駆動回路を構成するシフトレジス
タについて，リーク電流を低減する回路を図６に示す。
シフトレジスタの１個の出力信号は，１個のタイミング発生回路と２個の
電源制御回路から作られる。
ＦＦ 〜ＦＦ はタイミング発生回路で，図７に回路図を示す。タイミ
i-2 i+2
ング発生回路は，低いしきい電圧の薄膜トランジスタで構成されたクロック
トインバータ１個と，高いしきい電圧の薄膜トランジスタで構成されたイン
バータ２個で構成される。
これらの，しきい電圧の異なる薄膜トランジスタは，実施例１に記載の方
法によって作製された。
タイミング発生回路は，アクティブマトリクス表示装置の走査タイミング
または画像信号の出力タイミングを発生する。
図中信号ｃｌｋはタイミング発生回路の動作クロックである。＊ｃｌｋは
ｃｌｋを論理反転した信号である （００３３段落）
。
」
また，図６のｉ番目の回路においては 「高Ｖ 」のＰチャネル型薄膜ト
， th
ランジスタに電源制御回路「Ｖ 」が接続されるとともに 「高Ｖ 」のＮチ
ci th
，
ャネル型薄膜トランジスタに別の電源制御回路「Ｖ 」が接続されており，
ci
図７の「ＦＦ の構成」においては，クロックドインバータを構成する２つ
i
の「低Ｖ 」のＰチャネル型薄膜トランジスタと２つの「低Ｖ 」のＮチャ
th th
ネル型薄膜トランジスタのうち，一番上のＰチャネル型薄膜トランジスタの
ゲート電極に動作クロック「ｃｌｋ」が入力されるとともに，一番下のＮチ
ャネル型薄膜トランジスタのゲート電極に「ｃｌｋ」を論理反転した動作ク
ロック「＊ｃｌｋ」が入力されている。
よって，補正４は，本願明細書に記載した事項の範囲内においてなされた
ものであり，補正前請求項３の「ＣＭＯＳ回路」に対して「前記第２のＰチ
ャネル型ＴＦＴのゲート電極と前記第２のＮチャネル型ＴＦＴのゲート電極
には，互いに反転する動作クロックが入力され」ることを限定する補正は，
補正前発明と産業上の利用分野及び解決しようとする課題が同一である発明
の構成に欠くことができない事項の範囲内において，その補正前発明の構成
に欠くことができない事項の全部又は一部を限定するものである特許請求の
範囲の減縮を目的とするものである。
しかしながら，補正４は，補正前請求項３に「第１の電源回路」及び「第
課題が同一である発明の構成に欠くことができない事項の範囲内において，
その補正前発明の構成に欠くことができない事項の全部又は一部を限定する
ものである特許請求の範囲の減縮，誤記の訂正，又は明りょうでない記載の
釈明のいずれを目的とするものでもない。
第３ 取消事由に関する原告の主張
審決は，本件補正は許されるべきものであったにもかかわらず，本件補正却
下の決定をした点に誤りがあり，そのため，以下２のとおり本件補正後の本願
補正発明について独立特許要件の有無について判断をせず，本件補正前の本願
発明１について特許法２９条２項（進歩性）の有無について判断をした誤りが
ある（なお，２の点は取消事由に関する独立の主張ではない 。
。
）
以下のとおり 「補正４」は，改正前特許法１７条の２第３項４号及び２号
，
に該当する。
(1) 改正前特許法１７条の２第３項４号該当性（明りょうでない記載の釈明）
補正４ において 補正前の請求項３に 第１の電源制御回路 及び 第
「 」 ， 「 」 「
，
ート電極及びＮチャネル型ＴＦＴのゲート電極が何と接続しているか」を明
らかにしたものであり，同項４号所定の「明りょうでない記載の釈明（拒絶
理由通知に係る拒絶の理由に示す事項についてするものに限る 」に該当
。
）
する 「補正４」は，第３のＰチャネル型ＴＦＴのゲート電極には第１の電
。
源制御回路に接続され，第３のＮチャネル型ＴＦＴのゲート電極には第２の
電源制御回路に接続されていることを記載しただけであるから，何らの技術
的意義を付加したものではなく，明りょうでない記載の釈明を目的としたも
のといえる。
しかるに，審決は 「‥‥‥補正４は，補正前請求項３に『第１の電源回
，
路』及び『第２の電源回路』という新たな事項を追加する補正を含むから，
補正４は，‥‥‥明りょうでない記載の釈明‥‥‥を目的とするものでもな
い （審決書１２頁３４行〜１３頁１行）とした審決は，何ら実質的な理
。
」
由を述べることなく，新たな技術事項を追加するものであるとしているもの
であつて，その判断には誤りがある。
なお，原告が「補正４」において，補正前の請求項３に「第１の電源制御
回路と第２の電源制御回路と 」及び「前記第３のＰチャネル型ＴＦＴのゲ
，
ート電極は前記１の電源制御回路に接続され，前記第３のＮチャネル型ＴＦ
Ｔのゲート電極には前記第２の電源制御回路に接続され 」との事項を補っ
，
たのは，拒絶査定において 「 ５）請求項３に記載の『第２，第３のＰチ
，（
ャネル型ＴＦＴ』及び『第２，第３のＮチャネル型ＴＦＴ』のそれぞれのゲ
ート電極には何が接続されるのか不明瞭である （甲７の３頁１９行〜２
。
」
法１７条の２第３項４号所定の「明りょうでない記載の釈明（拒絶理由通知
に係る拒絶の理由に示す事項についてするものに限る 」との規定に基づ
。
）
く指摘に該当すると判断して，上記のとおり補正した。確かに，拒絶査定で
は 「以下の記載は，拒絶査定を構成するものではない。審判請求をされる
，
場合は，参考にされたい ・・・新規事項の追加に該当する可能性が高い点
。
にも留意されたい （甲７の３頁３ないし９行）などと記載されているが，
。
」
原告にとっては，拒絶理由における記載は，見過ごすことができない指摘で
あることから，その趣旨に従って補正したものである。
(2) 改正前特許法１７条の２第３項４号該当性（特許請求の範囲の減縮）
「補正４」は，以下のとおり，同項４号所定の特許請求の範囲の減縮する
補正にも該当する。
補正後の請求項１における「補正前請求項３に『第１の電源制御回路』及
び『第２の電源制御回路』という事項を追加する補正」についていえば，補
正前の請求項３では，第３のＰチャネル型ＴＦＴ及び第３のＮチャネル型Ｔ
ＦＴのゲート電極に何が接続されるか限定されていなかったものを，接続さ
れる対象として「第１の電源制御回路」及び「第２の電源制御回路」という
事項を加えたことにより，第３のＰチャネル型ＴＦＴのゲート電極は第１の
電源制御回路に接続され，第３のＮチャネル型ＴＦＴのゲート電極は第２の
電源制御回路に接続されることになるから，特許請求の範囲の減縮に該当す
る。
なお，補正前の請求項３に係る発明も補正後の請求項１に係る発明も，半
導体装置であるから，産業上の利用分野において共通し，結晶性シリコンで
構成される薄膜半導体集積回路の，消費電力の低減に関し，薄膜トランジス
タのＯＦＦ時のリーク電流を低減することに関するから，解決しようとする
課題において共通する。
上記のとおり 「補正４」は 「ゲート電極」との接続関係を明りょうに
， ，
するために不可避的かつ形式的に補ったものであり，課題を変更するような
新たな技術的意義を付加するものではないから，産業上の利用分野及び解決
しようとする課題が同一である発明の構成に欠くことができない事項の範囲
内において，その補正前発明である補正前請求項３の発明の構成に欠くこと
ができない事項の一部を限定するものに該当する。
判断遺脱等
以上のとおり，本件補正は適法なものであるから，審決には以下の点で違法
となる。
(1) 審決においては，改正前特許法１７条の２第４項において準用する同法
第１２６条３項の規定により，当該補正後の請求項１記載の発明が特許出願
の際独立して特許を受けることができるか否かについて判断すべきであっ
た。しかし，審決は，改正前特許法１２６条３項の規定により判断すべき事
項につき判断をしていないから，判断遺脱の違法がある。
(2) 審決は，本件補正後の請求項１の発明について特許法２９条２項の判断
。 ， ， ，
をすべきであった しかし 審決は 本件補正前の請求項１の発明について
同法２９条２項の判断をした点において誤りがある。
第４ 取消事由に対する被告の反論
審決の認定判断は正当であり，原告主張の取消事由は理由がない。
(1) 「明りょうでない記載の釈明」に該当するとの主張に対し
ア 改正前特許法１７条の２第３項４号は 明りょうでない記載の釈明 拒
，
「 （
絶理由通知に係る拒絶の理由に示す事項についてするものに限る 」と
。
）
規定する。
本件においては，拒絶査定（甲７）は，平成１５年８月５日（起案日）
付け拒絶理由通知書（甲４）において通知した理由１（特許法２９条第２
項の規定により特許を受けることができないとの拒絶理由 及び理由４ 改
） （
正前特許法１７条の２第２項において準用する同法１７条２項に規定する
要件を満たしていないから拒絶すべきものであるとの拒絶理由）により判
断したのであって，拒絶理由通知書（甲４）において通知したその他の理
由（改正前特許法３６条４項，５項２号に規定する要件違反（記載不備）
（
「 」 ， 。
）
の拒絶理由 ５項２号 については 拒絶理由通知書の誤記を修正した
についての判断は行っていない。のみならず，拒絶理由通知書（甲４）に
おいて，本件補正前の請求項３につき，改正前特許法３６条５項２号に規
定する要件違反（記載不備）に当たるとの拒絶理由は通知されていない。
したがって 「補正４」は，拒絶理由通知に係る拒絶の理由に示す事項
，
についてしたものとはいえないから，改正前特許法１７条の２第３項４号
に規定する要件を充足しない。
イ 原告は 「補正４」をもって，拒絶査定（甲７）の３頁１９行〜２１行
，
における指摘を受けて補正したものであるから 「補正４」は，明りょう
，
でない記載の釈明として適法であると主張する。
しかし，拒絶査定（甲７）は，３頁３行に「 以下の記載は，拒絶査定
〔
を構成するものではない。‥‥‥ 」と記載し，３頁１９行〜２１行の記
〕
載が拒絶査定を構成するものではない旨を明示している。
また，拒絶査定（甲７）は 「審判請求をされる場合は，参考にされた
，
い （３頁２〜３行）と記載し，具体的にどのように補正をすべきかを
。
」
教示しているわけではない。
拒絶査定（甲７）が「 ５）請求項３記載の『第２，第３のＰチャネル
（
型ＴＦＴ』及び『第２，第３のＮチャネル型ＴＦＴ』のそれぞれのゲート
電極には何が接続されるのか不明瞭である （３頁１９行〜２１行）と
。
」
したのは，不明りょうな点を述べているだけであって 「第１の電源制御
，
回路」及び「第２の電源制御回路」を付加する補正が，適法であることを
述べたわけではないし，また，明確になりさえすれば，拒絶の理由がすべ
て解消されるとしたわけでもない。
さらに，拒絶査定（甲７）は 「 １１）審判請求時に補正を行う際に
，（
は，補正で付加できる事項は，この出願の出願当初の明細書又は図面に記
載した事項のほか，出願当初の明細書又は図面の記載から自明な事項に限
られ，且つ特許請求の範囲の限定的減縮，不明瞭な記載の釈明又は誤記の
訂正を目的とする補正に限られることに注意し，審判請求の理由で，各補
正事項について補正が適法なものである理由を，根拠となる出願当初の明
細書の記載箇所を明確に示したうえで主張されたい。審判請求の理由の記
載は，無効審判における訂正請求書の記載形式を参考にされたい （４
。
」
頁２〜８行）と記載している。
補正は出願人の責任において行うものであることを踏まえれば，出願人
は，その補正が適法であるか否かを自ら検討した上で補正をすべきであっ
て，この点の原告の主張は失当である。
ウ 原告は，本件補正前の請求項３に「第１の電源制御回路」及び「第２の
電源制御回路」という事項を加えたのは，ただ「Ｐチャネル型ＴＦＴのゲ
ート電極及びＮチャネル型ＴＦＴのゲート電極が何と接続しているか」を
明らかにしただけであり，これによって何らの技術的な意義を付加するも
のではない旨主張する。
しかし 「半導体装置」が「第１の電源制御回路」及び「第２の電源制
，
御回路」を備え 「前記１の電源制御回路」が「第３のＰチャネル型ＴＦ
，
Ｔのゲート電極」に接続され 「前記第２の電源制御回路」が「第３のＮ
，
チャネル型ＴＦＴのゲート電極」に接続されるとする補正は 「半導体装
，
置」に第１及び第２の「電源制御回路」を付加する補正であって 「電源
，
制御回路」は 「電源制御」という新たな技術的な課題を備えた回路を付
，
加する補正であるから，本件補正は，補正前の請求項３の記載をただ単に
明りょうにするものとして適法であるとはいえない。
(2) 特許請求の範囲の減縮に該当するとの主張に対し
原告は 「補正４」は，補正前発明と産業上の利用分野及び解決しようと
，
する課題が同一である発明の構成に欠くことができない事項の範囲内におい
て，その補正前発明の構成に欠くことができない事項の全部又は一部を限定
する特許請求の範囲の減縮を目的とする補正に該当するから，適法な補正で
ある旨主張する。しかし，原告の主張は，以下のとおり失当である。
改正前特許法１７条の２第３項２号は 「特許請求の範囲の減縮（・・・
，
「補正前発明 ・・・）と産業上の利用分野及び解決しようとする課題が同
」
一である発明の構成に欠くことができない事項の範囲内において，その補正
前発明の構成に欠くことができない事項の全部又は一部を限定するものに限
る ）と規定している。
。
ところで 「発明の構成に欠くことができない事項」を「限定する」補正
，
とは，補正前の請求項における「発明の構成に欠くことができない事項」の
， ， 「 」
一つ以上を 概念的に より下位の 発明の構成に欠くことができない事項
とする補正である。本件において，本件補正前の請求項３には 「第１の電
，
源制御回路」及び「第２の電源制御回路」の上位概念となる構成が全く記載
されていない。したがって，補正前の請求項３の構成から，その下位の概念
である「第１の電源制御回路」及び「第２の電源制御回路」事項に補正する
ことはできない。
また 本件補正前の請求項３に記載された 半導体装置 に係る発明に 第
， 「 」 「
Ｔのゲート電極は前記１の電源制御回路に接続され，前記第３のＮチャネル
型ＴＦＴのゲート電極には前記第２の電源制御回路に接続され」との構成を
付加することは 「電源制御」を行うという，新たな技術的な課題を備える
，
「回路」を付加するものである。
以上のとおり，補正前の請求項３に係る発明の解決しようとする課題と，
， 。
補正後の請求項１に係る発明の解決しようとする課題は 同一とはいえない
判断遺脱等の主張に対し
上記１のとおり 「補正４」を含む本件補正は，改正前特許法１７条の２第
，
ら，これを却下した審決の判断は正当である。
したがって，補正後の請求項１に係る発明が特許出願の際独立して特許を受
けることができるか否かを判断すべきであり，また，本件補正前の請求項１に
係る発明につき，特許法２９条２項の規定を充足するか否かを判断をすべきで
ないとする原告の主張は，その前提において失当である。
第５ 当裁判所の判断
(1) 改正前特許法１７条の２第３項４号の該当性（明りょうでない記載）につ
いて
原告は 「補正４」は 「Ｐチャネル型ＴＦＴのゲート電極及びＮチャネ
， ，
ル型ＴＦＴのゲート電極が何と接続しているか」を明りょうにしたものであ
り，これによって何らの技術的な意義を付加するものではないから，改正前
特許法１７条の２第３項４号に規定する「明りょうでない記載の釈明」に該
当すると主張する。
しかし，原告の主張は，以下のとおり理由がない。
ア 特許請求の範囲の記載
補正前の請求項３の記載は，第２の２(1)のとおりであり，これを構成
要素に即して整理すると以下のとおりとなる。
まず，①及び②の全体の構成からなる。
① 第１及び第２のＰチャネル型ＴＦＴと第１及び第２のＮチャネル型
ＴＦＴとが直列接続されているＣＭＯＳ回路。
② 第１及び第２のＰチャネル型ＴＦＴのしきい電圧より高いしきい電
圧を有する第３のＰチャネル型ＴＦＴと，第１及び第２のＮチャネル
型ＴＦＴのしきい電圧より高いしきい電圧を有する第３のＮチャネル
型ＴＦＴ。
そして，③ないし⑤の接続態様からなる。
③ 第２のＰチャネル型ＴＦＴのソース電極に前記第３のＰチャネル型
ＴＦＴのソース電極またはドレイン電極が接続されている。
④ 第２のＮチャネル型ＴＦＴのソース電極に前記第３のＮチャネル型
ＴＦＴのソース電極またはドレイン電極が接続されている。
⑤ 第１のＰチャネル型ＴＦＴのゲート電極と前記第１のＮチャネル型
ＴＦＴのゲート電極が接続されている。
さらに，⑥のとおりの機能的な観点からの構成を規定する。
⑥ 第１乃至第３のＰチャネル型ＴＦＴ及び第１乃至第３のＮチャネル
型ＴＦＴのそれぞれは，チャネル領域にしきい電圧を制御するための
不純物がドープされている。
以上のとおり，補正前の請求項３に係る発明は，第１及び第２のＰチャ
ネル型ＴＦＴと第１及び第２のＮチャネル型ＴＦＴとが直列接続されて構
成されるＣＭＯＳ回路と，第３のＰチャネル型ＴＦＴ及びＮチャネル型Ｔ
ＦＴをその要素とし，それらの接続態様として，上記③ないし⑤に示すよ
うな各ＴＦＴの電極間の接続関係により特定されている。
これに対して 「補正４」は 「第１の電源制御回路」及び「第２の電
， ，
源制御回路」なる新たな構成要素を付加し，さらに 「Ｐチャネル型ＴＦ
，
Ｔのゲート電極 及び Ｎチャネル型ＴＦＴのゲート電極 について 第
」 「 」 ，
「
」 「 」 ，
「
れぞれ接続されるよう特定したものである。
イ 発明の詳細な説明欄の記載
本願明細書ないし本願補正明細書の「発明の詳細な説明」欄の記載（発
明の詳細な説明の記載は，本件補正の前後を通じて変更されていない ）
。
は，以下のとおりである（甲１ 。
）
「第１の電源制御回路」及び「第２の電源制御回路」については，以下
の記載がある。すなわち，
「 実施例３〕アクティブマトリクス表示装置における駆動回路を構
〔
成するシフトレジスタについて，リーク電流を低減する回路を図６に示
す。シフトレジスタの１個の出力信号は，１個のタイミング発生回路と
ｉ−２ ｉ＋２
生回路で，図７に回路図を示す。タイミング発生回路は，低いしきい電
圧の薄膜トランジスタで構成されたクロックトインバータ１個と，高い
しきい電圧の薄膜トランジスタで構成されたインバータ２個で構成され
る。‥‥‥ （段落【００３３ ）
」 】
「ＶＣ 〜ＶＣ は電源制御回路で，図８に回路図を示す。電源
ｉ−２ ｉ＋２
制御回路は高いしきい電圧の２入力ＮＡＮＤ１個と高いしきい電圧の３
入力ＮＡＮＤ１個で構成されるＳＲラッチである。電源制御回路はタイ
ミング発生回路の電源の切り離しを制御している。‥‥‥ （段落【０
」
】
上記の各記載，及び図６及び図７を参酌すると，まず，実施例の「タイ
ミング発生回路」を構成する，１個の「クロックトインバータ」と２個の
「インバータ」にあって 「クロックトインバータ」は，補正前の請求項
，
，
ついては，補正前の請求項３では何ら特定していないから，補正前の請求
項３に係る半導体装置は，実施例の「タイミング発生回路」の構成要件を
特定したものとはいえない。
， 「 」 ， 「 」
そして 実施例の 電源制御回路 は 実施例の タイミング発生回路
の電源の切り離しを制御しているものであるところ，上記のとおり，補正
前の請求項３に係る半導体装置は，実施例の「タイミング発生回路」の構
成要件を特定したものではないから，補正により新たに追加する「第１の
」 「 」 ， 「 」
電源制御回路 及び 第２の電源制御回路 は 実施例の 電源制御回路
に対応するものとは認められない。
ウ 判断
上記アによれば 「補正４」により新たに付加された「第１の電源制御
，
回路」及び「第２の電源制御回路」につき，補正前の請求項３と補正後の
請求項１を対比すると，補正前の請求項３には，それぞれ「第３のＰチャ
ネル型ＴＦＴのゲート電極」及び「第３のＮチャネル型ＴＦＴのゲート電
極」に接続されることを規定するのみであって，それ以外には，Ｐチャネ
ル型及びＮチャネル型のＴＦＴからなる半導体素子とどのような技術的な
関係を有するのか，何に対する電源制御回路であるのか 「第１の電源制
，
御回路」及び「第２の電源制御回路」内のどの部分が「第３のＰチャネル
型ＴＦＴのゲート電極」及び「第３のＮチャネル型ＴＦＴのゲート電極」
に接続されるのかについて，何らの記載も示唆もない。そうすると 「補
，
正４」は，新たな技術的事項を備えた回路を付加する補正であるというべ
きであって 「明りょうでない記載の釈明」に該当するということはでき
，
ない。
仮に，補正前の請求項３に係る半導体装置に 「第１の電源制御回路」
，
及び「第２の電源制御回路」が具備することが自明であると理解できたと
しても 「補正４」によって，これらが「第３のＰチャネル型ＴＦＴのゲ
，
ート電極」及び「第３のＮチャネル型ＴＦＴのゲート電極」に，それぞれ
接続されることを規定することは，補正前の請求項３で特定される，Ｐチ
ャネル型及びＮチャネル型のＴＦＴを構成要素とする半導体素子の接続構
成に，電源制御という別観点の技術的事項を加えることになるのであるか
ら 「補正４」が何らの技術的な意義を付加するものではないとの原告の
，
主張は，到底採用できない。
また 「補正４」は，本件明細書中の「発明の詳細な説明」欄の記載に
，
基づくものということもできない。
よって，原告の主張は失当であり採用することはできない。
エ 拒絶査定における指摘に関する原告の主張について
原告は 補正４ は 拒絶査定において ５ 請求項３に記載の 第
，
「 」 ， ，
「
（ ） 『
， 』 『 ， 』
のそれぞれのゲート電極には何が接続されるのか不明瞭である （甲７。
。
」
特許法第１７条の２第３項４号所定の「明りょうでない記載の釈明（拒絶
理由通知に係る拒絶の理由に示す事項についてするものに限る 」に該
。
）
当するというべきであると主張する。しかし，原告の主張は，以下のとお
り失当である。
(ア) 拒絶査定（甲７）には 「この出願については，平成１５年８月５
，
日付け拒絶理由通知書に記載した理由１，４によって，拒絶をすべきも
のである 」と記載され，同拒絶理由通知書（甲４）には，理由１とし
。
「 。
」
て 特許法第２９条第２項の規定により特許を受けることができない
と，また理由４として 「特許法第１７条の２第２項において準用する
，
同法第１７条第２項に規定する要件を満たしていない 」と記載されて
。
いることに照らせば，拒絶査定は，改正前特許法３６条４項，５項２号
に規定する要件（いわゆる記載不備）を理由としたものではないことは
明らかである。さらに，拒絶理由通知書（甲４）を見ても，本件補正前
の請求項３（甲６）に対応する請求項である平成１４年３月２０日付け
手続補正書（甲３）の請求項３に対しては，改正前特許法３６条５項２
号に規定する要件違反（記載不備）の拒絶理由は通知されていない。
してみれば 「補正４」は，拒絶理由通知に係る拒絶の理由に示す事
，
項についてするものではないから，原告の主張は，その主張自体失当で
ある。
(イ) 次に，拒絶査定における指摘事項に対する原告主張を検討する。
拒絶査定（甲７）には，以下の各記載がある。
① 「この出願については，平成１５年８月５日付け拒絶理由通知書に
記載した理由１，４によって，拒絶をすべきものである 」との記載
。
（１頁７行〜８行）
② 「備考」欄における理由１及び理由４に関する説明及び結論（同頁
③ 破線を施した下段に 「 以下の記載は，拒絶査定を構成するもの
，〔
ではない。審判請求をされる場合は，参考にされたい （３頁３行
。
〕
」
〜４行）とした上で 「 ５）請求項３に記載の『第２，第３のＰチ
，（
ャネル型ＴＦＴ』及び『第２，第３のＮチャネル型ＴＦＴ』のそれぞ
れのゲート電極には何が接続されるのか不明瞭である との記載 ３
。
」 （
頁１９行〜２１行）
④ 「 １１）審判請求時に補正を行う際には，補正で付加できる事項
（
は，この出願の出願当初の明細書又は図面に記載した事項のほか，出
願当初の明細書又は図面の記載から自明な事項に限られ，且つ特許請
求の範囲の限定的減縮，不明瞭な記載の釈明又は誤記の訂正を目的と
する補正に限られることに注意し，審判請求の理由で，各補正事項に
ついて補正が適法なものである理由を，根拠となる出願当初の明細書
の記載箇所を明確に示したうえで主張されたい。‥‥‥ （４頁２行
」
〜８行）との記載
以上の記載がある。そうすると，拒絶査定における「 ５）請求項３
（
に記載の『第２，第３のＰチャネル型ＴＦＴ』及び『第２，第３のＮチ
ャネル型ＴＦＴ』のそれぞれのゲート電極には何が接続されるのか不明
瞭である （３頁１９行〜２１行）との記載部分は，拒絶査定を構成
。
」
するものではなく，原告に対して特定の補正を教示・示唆するものでも
なく，審判請求時の補正に当たって留意すべき点を指摘したものにすぎ
ないと認められる。
以上のとおり，原告の主張は，その前提において採用することができ
ない。
(2) 改正前特許法１７条の２第３項４号の該当性（特許請求の範囲の減縮につ
いて）
ア 原告は 「補正４」について，補正後の請求項１において，補正前の請
，
求項３に「第１の電源制御回路」及び「第２の電源制御回路」を付加した
点は，第３のＰチャネル型ＴＦＴ及び第３のＮチャネル型ＴＦＴのゲート
電極に何が接続されるのか限定していなかったものに対して，接続される
対象として「第１の電源制御回路」及び「第２の電源制御回路」を加えた
ものであるから，特許請求の範囲の減縮に該当し，また，補正前の請求項
って産業上の利用分野は共通し，結晶性シリコンで構成される薄膜半導体
集積回路の消費電力の低減に関し，薄膜トランジスタのＯＦＦ時のリーク
電流を低減するものであって 解決しようとする課題も共通するから 補
， ，
「
正４」は，産業上の利用分野及び解決しようとする課題が同一である発明
の構成に欠くことができない事項の範囲内において，補正前の請求項３に
係る発明の構成に欠くことができない事項の一部を限定するものであると
主張する。
しかし，原告の主張は，以下のとおり失当である。
， ，
イ 改正前特許法１７条の２第３項２号は 特許請求の範囲の減縮であって
補正前発明と産業上の利用分野及び解決しようとする課題が同一である発
明の構成に欠くことができない事項の範囲内において，その補正前発明の
構成に欠くことができない事項の全部又は一部を限定するものに限る旨を
規定する。
そこで 「補正４」が同項２号の要件を満たすためには，同補正におい
，
て付加した「第１の電源制御回路」及び「第２の電源制御回路」との構成
要素が，補正前の請求項３における「発明の構成に欠くことができない事
項」に含まれること，及び，補正によって，その事項を限定するものとい
えること（すなわち，補正前の請求項に含まれる包括的抽象的な解決手段
たる上位概念を，具体的な解決手段たる下位概念とすることよって，当該
事項を限定すること）が必要である。本件についてこれをみると，補正前
の請求項３には，電源に関する技術的事項は何ら特定されておらず，駆動
用の電源が「第１の電源制御回路」及び「第２の電源制御回路」によって
制御の対象とされることは何ら記載されていないから，包括的抽象的な解
決手段たる上位概念である「電源」に該当するものは，何ら記載がないこ
とになる。補正後の請求項１における 「第１の電源制御回路と第２の電
，
源制御回路」の記載，及び「第３のＰチャネル型ＴＦＴのゲート電極」は
「第１の電源制御回路」に 「第３のＮチャネル型ＴＦＴのゲート電極」
，
は「第２の電源制御回路」に，それぞれ「接続され」るとの態様を示した
記載から直ちに，当該電源制御回路が駆動用の電源を制御する回路である
と理解することもできない。
上記によれば，原告主張は失当であり，採用することはできない。
(3) 小括
上記のとおり，補正却下の決定の誤りに係る原告の主張は理由がない（な
お，補正を却下した決定に誤りはないから，同決定の違法を前提とする審決
に判断遺脱があるとする原告の主張も理由がないことに帰する 。
。
）
以上によれば，原告のその余の主張につき判断するまでもなく，原告が審決
を違法として取り消すべき理由として主張する点はいずれも理由がなく，その
他，審決に，これを取り消すべき誤りは見当たらない。
よって，主文のとおり判決する。
知的財産高等裁判所第３部
裁判長裁判官 飯 村 敏 明
裁判官 三 村 量 一
裁判官 上 田 洋 幸
