

================================================================
== Vitis HLS Report for 'color_convert'
================================================================
* Date:           Sat Apr 29 15:18:08 2023

* Version:        2022.1 (Build 3526262 on Mon Apr 18 15:48:16 MDT 2022)
* Project:        color_convert
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynq
* Target device:  xc7z020-clg400-1


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  7.00 ns|  4.520 ns|     1.89 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+-----------+-----+-----+---------+
    |  Latency (cycles) |   Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max    | min | max |   Type  |
    +---------+---------+-----------+-----------+-----+-----+---------+
    |        6|        6|  42.000 ns|  42.000 ns|    1|    1|      yes|
    +---------+---------+-----------+-----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        N/A



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+-----+--------+-------+-----+
|       Name      | BRAM_18K| DSP |   FF   |  LUT  | URAM|
+-----------------+---------+-----+--------+-------+-----+
|DSP              |        -|    -|       -|      -|    -|
|Expression       |        -|    -|       0|    708|    -|
|FIFO             |        -|    -|       -|      -|    -|
|Instance         |        0|    0|     222|    847|    -|
|Memory           |        -|    -|       -|      -|    -|
|Multiplexer      |        -|    -|       -|     18|    -|
|Register         |        -|    -|    1440|    320|    -|
+-----------------+---------+-----+--------+-------+-----+
|Total            |        0|    0|    1662|   1893|    0|
+-----------------+---------+-----+--------+-------+-----+
|Available        |      280|  220|  106400|  53200|    0|
+-----------------+---------+-----+--------+-------+-----+
|Utilization (%)  |        0|    0|       1|      3|    0|
+-----------------+---------+-----+--------+-------+-----+

+ Detail: 
    * Instance: 
    +-----------------------+--------------------+---------+----+-----+-----+-----+
    |        Instance       |       Module       | BRAM_18K| DSP|  FF | LUT | URAM|
    +-----------------------+--------------------+---------+----+-----+-----+-----+
    |control_s_axi_U        |control_s_axi       |        0|   0|  222|  280|    0|
    |mul_10s_8ns_18_1_1_U1  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    |mul_10s_8ns_18_1_1_U2  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    |mul_10s_8ns_18_1_1_U3  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    |mul_10s_8ns_18_1_1_U4  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    |mul_10s_8ns_18_1_1_U5  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    |mul_10s_8ns_18_1_1_U6  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    |mul_10s_8ns_18_1_1_U7  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    |mul_10s_8ns_18_1_1_U8  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    |mul_10s_8ns_18_1_1_U9  |mul_10s_8ns_18_1_1  |        0|   0|    0|   63|    0|
    +-----------------------+--------------------+---------+----+-----+-----+-----+
    |Total                  |                    |        0|   0|  222|  847|    0|
    +-----------------------+--------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name          | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +----------------------------------+----------+----+---+----+------------+------------+
    |add_ln1393_10_fu_441_p2           |         +|   0|  0|  23|          16|          16|
    |add_ln1393_12_fu_740_p2           |         +|   0|  0|  16|          16|          16|
    |add_ln1393_14_fu_757_p2           |         +|   0|  0|  15|           8|           8|
    |add_ln1393_15_fu_761_p2           |         +|   0|  0|  16|          16|          16|
    |add_ln1393_17_fu_478_p2           |         +|   0|  0|  23|          16|          16|
    |add_ln1393_1_fu_401_p2            |         +|   0|  0|  23|          16|          16|
    |add_ln1393_2_fu_549_p2            |         +|   0|  0|  15|           8|           8|
    |add_ln1393_3_fu_553_p2            |         +|   0|  0|  16|          16|          16|
    |add_ln1393_6_fu_636_p2            |         +|   0|  0|  16|          16|          16|
    |add_ln1393_8_fu_653_p2            |         +|   0|  0|  15|           8|           8|
    |add_ln1393_9_fu_657_p2            |         +|   0|  0|  16|          16|          16|
    |add_ln1393_fu_532_p2              |         +|   0|  0|  16|          16|          16|
    |add_ln922_1_fu_903_p2             |         +|   0|  0|  14|           7|           7|
    |add_ln922_2_fu_974_p2             |         +|   0|  0|  14|           7|           7|
    |add_ln922_fu_832_p2               |         +|   0|  0|  14|           7|           7|
    |p_Val2_3_fu_827_p2                |         +|   0|  0|  15|           8|           8|
    |p_Val2_6_fu_898_p2                |         +|   0|  0|  15|           8|           8|
    |p_Val2_9_fu_969_p2                |         +|   0|  0|  15|           8|           8|
    |ret_V_1_fu_515_p2                 |         +|   0|  0|  20|          20|          20|
    |ret_V_2_fu_543_p2                 |         +|   0|  0|  20|          20|          20|
    |ret_V_3_fu_445_p2                 |         +|   0|  0|  26|          19|          19|
    |ret_V_4_fu_619_p2                 |         +|   0|  0|  20|          20|          20|
    |ret_V_5_fu_647_p2                 |         +|   0|  0|  20|          20|          20|
    |ret_V_6_fu_482_p2                 |         +|   0|  0|  26|          19|          19|
    |ret_V_7_fu_723_p2                 |         +|   0|  0|  20|          20|          20|
    |ret_V_8_fu_751_p2                 |         +|   0|  0|  20|          20|          20|
    |ret_V_fu_405_p2                   |         +|   0|  0|  26|          19|          19|
    |and_ln856_1_fu_1105_p2            |       and|   0|  0|   2|           1|           1|
    |and_ln856_2_fu_1156_p2            |       and|   0|  0|   2|           1|           1|
    |and_ln856_fu_1054_p2              |       and|   0|  0|   2|           1|           1|
    |and_ln937_1_fu_958_p2             |       and|   0|  0|   2|           1|           1|
    |and_ln937_2_fu_1029_p2            |       and|   0|  0|   2|           1|           1|
    |and_ln937_3_fu_881_p2             |       and|   0|  0|   2|           1|           1|
    |and_ln937_4_fu_952_p2             |       and|   0|  0|   2|           1|           1|
    |and_ln937_5_fu_1023_p2            |       and|   0|  0|   2|           1|           1|
    |and_ln937_fu_887_p2               |       and|   0|  0|   2|           1|           1|
    |Range1_all_ones_1_fu_908_p2       |      icmp|   0|  0|   9|           4|           2|
    |Range1_all_ones_2_fu_979_p2       |      icmp|   0|  0|   9|           4|           2|
    |Range1_all_ones_fu_837_p2         |      icmp|   0|  0|   9|           4|           2|
    |Range1_all_zeros_1_fu_913_p2      |      icmp|   0|  0|   9|           4|           1|
    |Range1_all_zeros_2_fu_984_p2      |      icmp|   0|  0|   9|           4|           1|
    |Range1_all_zeros_fu_842_p2        |      icmp|   0|  0|   9|           4|           1|
    |ap_block_pp0_stage0_01001         |        or|   0|  0|   2|           1|           1|
    |ap_block_state7_pp0_stage0_iter6  |        or|   0|  0|   2|           1|           1|
    |or_ln856_1_fu_1110_p2             |        or|   0|  0|   2|           1|           1|
    |or_ln856_2_fu_1161_p2             |        or|   0|  0|   2|           1|           1|
    |or_ln856_fu_1059_p2               |        or|   0|  0|   2|           1|           1|
    |or_ln941_1_fu_947_p2              |        or|   0|  0|   2|           1|           1|
    |or_ln941_2_fu_1018_p2             |        or|   0|  0|   2|           1|           1|
    |or_ln941_fu_876_p2                |        or|   0|  0|   2|           1|           1|
    |deleted_zeros_1_fu_940_p3         |    select|   0|  0|   2|           1|           1|
    |deleted_zeros_2_fu_1011_p3        |    select|   0|  0|   2|           1|           1|
    |deleted_zeros_fu_869_p3           |    select|   0|  0|   2|           1|           1|
    |out1_V_fu_1078_p3                 |    select|   0|  0|   8|           1|           8|
    |out2_V_fu_1129_p3                 |    select|   0|  0|   8|           1|           8|
    |out3_V_fu_1180_p3                 |    select|   0|  0|   8|           1|           8|
    |select_ln402_1_fu_1122_p3         |    select|   0|  0|   8|           1|           8|
    |select_ln402_2_fu_1173_p3         |    select|   0|  0|   8|           1|           8|
    |select_ln402_fu_1071_p3           |    select|   0|  0|   8|           1|           8|
    |select_ln404_1_fu_1095_p3         |    select|   0|  0|   7|           1|           7|
    |select_ln404_2_fu_1146_p3         |    select|   0|  0|   7|           1|           7|
    |select_ln404_fu_1044_p3           |    select|   0|  0|   7|           1|           7|
    |select_ln856_1_fu_1116_p3         |    select|   0|  0|   8|           1|           8|
    |select_ln856_2_fu_1167_p3         |    select|   0|  0|   8|           1|           8|
    |select_ln856_fu_1065_p3           |    select|   0|  0|   8|           1|           8|
    |select_ln934_1_fu_932_p3          |    select|   0|  0|   2|           1|           1|
    |select_ln934_2_fu_1003_p3         |    select|   0|  0|   2|           1|           1|
    |select_ln934_fu_861_p3            |    select|   0|  0|   2|           1|           1|
    |ap_enable_pp0                     |       xor|   0|  0|   2|           1|           2|
    |overflow_1_fu_1085_p2             |       xor|   0|  0|   2|           1|           2|
    |overflow_2_fu_1136_p2             |       xor|   0|  0|   2|           1|           2|
    |overflow_fu_1034_p2               |       xor|   0|  0|   2|           1|           2|
    |xor_ln424_1_fu_926_p2             |       xor|   0|  0|   2|           1|           2|
    |xor_ln424_2_fu_997_p2             |       xor|   0|  0|   2|           1|           2|
    |xor_ln424_fu_855_p2               |       xor|   0|  0|   2|           1|           2|
    |xor_ln937_1_fu_1090_p2            |       xor|   0|  0|   2|           2|           1|
    |xor_ln937_2_fu_1141_p2            |       xor|   0|  0|   2|           2|           1|
    |xor_ln937_fu_1039_p2              |       xor|   0|  0|   2|           2|           1|
    +----------------------------------+----------+----+---+----+------------+------------+
    |Total                             |          |   0|  0| 708|         462|         532|
    +----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------+----+-----------+-----+-----------+
    |            Name           | LUT| Input Size| Bits| Total Bits|
    +---------------------------+----+-----------+-----+-----------+
    |stream_in_24_TDATA_blk_n   |   9|          2|    1|          2|
    |stream_out_24_TDATA_blk_n  |   9|          2|    1|          2|
    +---------------------------+----+-----------+-----+-----------+
    |Total                      |  18|          4|    2|          4|
    +---------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |add_ln1393_10_reg_1398             |  16|   0|   16|          0|
    |add_ln1393_17_reg_1428             |  16|   0|   16|          0|
    |add_ln1393_1_reg_1368              |  16|   0|   16|          0|
    |add_ln922_1_reg_1592               |   7|   0|    7|          0|
    |add_ln922_2_reg_1615               |   7|   0|    7|          0|
    |add_ln922_reg_1569                 |   7|   0|    7|          0|
    |and_ln937_1_reg_1603               |   1|   0|    1|          0|
    |and_ln937_2_reg_1626               |   1|   0|    1|          0|
    |and_ln937_reg_1580                 |   1|   0|    1|          0|
    |ap_CS_fsm                          |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6            |   1|   0|    1|          0|
    |c1_c1_read_reg_1233                |  10|   0|   10|          0|
    |c1_c2_read_reg_1238                |  10|   0|   10|          0|
    |c1_c3_read_reg_1243                |  10|   0|   10|          0|
    |c1_c3_read_reg_1243_pp0_iter1_reg  |  10|   0|   10|          0|
    |c2_c1_read_reg_1258                |  10|   0|   10|          0|
    |c2_c2_read_reg_1263                |  10|   0|   10|          0|
    |c2_c3_read_reg_1268                |  10|   0|   10|          0|
    |c2_c3_read_reg_1268_pp0_iter1_reg  |  10|   0|   10|          0|
    |c3_c1_read_reg_1283                |  10|   0|   10|          0|
    |c3_c2_read_reg_1288                |  10|   0|   10|          0|
    |c3_c3_read_reg_1293                |  10|   0|   10|          0|
    |c3_c3_read_reg_1293_pp0_iter1_reg  |  10|   0|   10|          0|
    |or_ln941_1_reg_1597                |   1|   0|    1|          0|
    |or_ln941_2_reg_1620                |   1|   0|    1|          0|
    |or_ln941_reg_1574                  |   1|   0|    1|          0|
    |p_Result_1_reg_1470                |   1|   0|    1|          0|
    |p_Result_2_reg_1493                |   1|   0|    1|          0|
    |p_Result_2_reg_1493_pp0_iter4_reg  |   1|   0|    1|          0|
    |p_Result_3_reg_1505                |   1|   0|    1|          0|
    |p_Result_4_reg_1528                |   1|   0|    1|          0|
    |p_Result_4_reg_1528_pp0_iter4_reg  |   1|   0|    1|          0|
    |p_Result_5_reg_1540                |   1|   0|    1|          0|
    |p_Result_s_reg_1458                |   1|   0|    1|          0|
    |p_Result_s_reg_1458_pp0_iter4_reg  |   1|   0|    1|          0|
    |p_Val2_2_reg_1465                  |   8|   0|    8|          0|
    |p_Val2_3_reg_1563                  |   8|   0|    8|          0|
    |p_Val2_5_reg_1500                  |   8|   0|    8|          0|
    |p_Val2_6_reg_1586                  |   8|   0|    8|          0|
    |p_Val2_8_reg_1535                  |   8|   0|    8|          0|
    |p_Val2_9_reg_1609                  |   8|   0|    8|          0|
    |r_V_10_reg_1358                    |  18|   0|   18|          0|
    |r_V_11_reg_1438                    |  18|   0|   18|          0|
    |r_V_4_reg_1318                     |  18|   0|   18|          0|
    |r_V_5_reg_1378                     |  18|   0|   18|          0|
    |r_V_6_reg_1328                     |  18|   0|   18|          0|
    |r_V_7_reg_1338                     |  18|   0|   18|          0|
    |r_V_8_reg_1408                     |  18|   0|   18|          0|
    |r_V_9_reg_1348                     |  18|   0|   18|          0|
    |r_V_reg_1308                       |  18|   0|   18|          0|
    |ret_V_3_reg_1403                   |  19|   0|   19|          0|
    |ret_V_6_reg_1433                   |  19|   0|   19|          0|
    |ret_V_reg_1373                     |  19|   0|   19|          0|
    |rhs_10_reg_1298                    |  10|   0|   10|          0|
    |rhs_2_reg_1248                     |  10|   0|   10|          0|
    |rhs_6_reg_1273                     |  10|   0|   10|          0|
    |tmp_13_reg_1546                    |   1|   0|    1|          0|
    |tmp_1_reg_1522                     |   4|   0|    4|          0|
    |tmp_2_reg_1557                     |   4|   0|    4|          0|
    |tmp_5_reg_1476                     |   1|   0|    1|          0|
    |tmp_9_reg_1511                     |   1|   0|    1|          0|
    |tmp_keep_V_reg_1198                |   3|   0|    3|          0|
    |tmp_last_V_reg_1213                |   1|   0|    1|          0|
    |tmp_reg_1487                       |   4|   0|    4|          0|
    |tmp_strb_V_reg_1203                |   3|   0|    3|          0|
    |tmp_user_V_reg_1208                |   1|   0|    1|          0|
    |trunc_ln1316_1_reg_1323            |  16|   0|   16|          0|
    |trunc_ln1316_2_reg_1333            |  16|   0|   16|          0|
    |trunc_ln1316_3_reg_1343            |  16|   0|   16|          0|
    |trunc_ln1316_4_reg_1353            |  16|   0|   16|          0|
    |trunc_ln1316_5_reg_1363            |  16|   0|   16|          0|
    |trunc_ln1316_reg_1313              |  16|   0|   16|          0|
    |trunc_ln1393_10_reg_1443           |   8|   0|    8|          0|
    |trunc_ln1393_11_reg_1448           |   8|   0|    8|          0|
    |trunc_ln1393_12_reg_1453           |  16|   0|   16|          0|
    |trunc_ln1393_14_reg_1303           |   8|   0|    8|          0|
    |trunc_ln1393_1_reg_1388            |   8|   0|    8|          0|
    |trunc_ln1393_2_reg_1393            |  16|   0|   16|          0|
    |trunc_ln1393_3_reg_1253            |   8|   0|    8|          0|
    |trunc_ln1393_5_reg_1413            |   8|   0|    8|          0|
    |trunc_ln1393_6_reg_1418            |   8|   0|    8|          0|
    |trunc_ln1393_7_reg_1423            |  16|   0|   16|          0|
    |trunc_ln1393_8_reg_1278            |   8|   0|    8|          0|
    |trunc_ln1393_reg_1383              |   8|   0|    8|          0|
    |trunc_ln423_3_reg_1482             |   7|   0|    7|          0|
    |trunc_ln423_4_reg_1517             |   7|   0|    7|          0|
    |trunc_ln423_5_reg_1552             |   7|   0|    7|          0|
    |v_p1_V_reg_1218                    |   8|   0|    8|          0|
    |v_p2_V_reg_1223                    |   8|   0|    8|          0|
    |v_p3_V_reg_1228                    |   8|   0|    8|          0|
    |v_p3_V_reg_1228_pp0_iter1_reg      |   8|   0|    8|          0|
    |rhs_10_reg_1298                    |  64|  32|   10|          0|
    |rhs_2_reg_1248                     |  64|  32|   10|          0|
    |rhs_6_reg_1273                     |  64|  32|   10|          0|
    |tmp_keep_V_reg_1198                |  64|  32|    3|          0|
    |tmp_last_V_reg_1213                |  64|  32|    1|          0|
    |tmp_strb_V_reg_1203                |  64|  32|    3|          0|
    |tmp_user_V_reg_1208                |  64|  32|    1|          0|
    |trunc_ln1393_14_reg_1303           |  64|  32|    8|          0|
    |trunc_ln1393_3_reg_1253            |  64|  32|    8|          0|
    |trunc_ln1393_8_reg_1278            |  64|  32|    8|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |1440| 320|  862|          0|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+-----------------------+-----+-----+--------------+------------------------+--------------+
|       RTL Ports       | Dir | Bits|   Protocol   |      Source Object     |    C Type    |
+-----------------------+-----+-----+--------------+------------------------+--------------+
|s_axi_control_AWVALID  |   in|    1|         s_axi|                 control|       pointer|
|s_axi_control_AWREADY  |  out|    1|         s_axi|                 control|       pointer|
|s_axi_control_AWADDR   |   in|    7|         s_axi|                 control|       pointer|
|s_axi_control_WVALID   |   in|    1|         s_axi|                 control|       pointer|
|s_axi_control_WREADY   |  out|    1|         s_axi|                 control|       pointer|
|s_axi_control_WDATA    |   in|   32|         s_axi|                 control|       pointer|
|s_axi_control_WSTRB    |   in|    4|         s_axi|                 control|       pointer|
|s_axi_control_ARVALID  |   in|    1|         s_axi|                 control|       pointer|
|s_axi_control_ARREADY  |  out|    1|         s_axi|                 control|       pointer|
|s_axi_control_ARADDR   |   in|    7|         s_axi|                 control|       pointer|
|s_axi_control_RVALID   |  out|    1|         s_axi|                 control|       pointer|
|s_axi_control_RREADY   |   in|    1|         s_axi|                 control|       pointer|
|s_axi_control_RDATA    |  out|   32|         s_axi|                 control|       pointer|
|s_axi_control_RRESP    |  out|    2|         s_axi|                 control|       pointer|
|s_axi_control_BVALID   |  out|    1|         s_axi|                 control|       pointer|
|s_axi_control_BREADY   |   in|    1|         s_axi|                 control|       pointer|
|s_axi_control_BRESP    |  out|    2|         s_axi|                 control|       pointer|
|ap_clk                 |   in|    1|  ap_ctrl_none|           color_convert|  return value|
|ap_rst_n               |   in|    1|  ap_ctrl_none|           color_convert|  return value|
|stream_in_24_TDATA     |   in|   24|          axis|   stream_in_24_V_data_V|       pointer|
|stream_in_24_TVALID    |   in|    1|          axis|   stream_in_24_V_last_V|       pointer|
|stream_in_24_TREADY    |  out|    1|          axis|   stream_in_24_V_last_V|       pointer|
|stream_in_24_TLAST     |   in|    1|          axis|   stream_in_24_V_last_V|       pointer|
|stream_in_24_TKEEP     |   in|    3|          axis|   stream_in_24_V_keep_V|       pointer|
|stream_in_24_TSTRB     |   in|    3|          axis|   stream_in_24_V_strb_V|       pointer|
|stream_in_24_TUSER     |   in|    1|          axis|   stream_in_24_V_user_V|       pointer|
|stream_out_24_TDATA    |  out|   24|          axis|  stream_out_24_V_data_V|       pointer|
|stream_out_24_TVALID   |  out|    1|          axis|  stream_out_24_V_last_V|       pointer|
|stream_out_24_TREADY   |   in|    1|          axis|  stream_out_24_V_last_V|       pointer|
|stream_out_24_TLAST    |  out|    1|          axis|  stream_out_24_V_last_V|       pointer|
|stream_out_24_TKEEP    |  out|    3|          axis|  stream_out_24_V_keep_V|       pointer|
|stream_out_24_TSTRB    |  out|    3|          axis|  stream_out_24_V_strb_V|       pointer|
|stream_out_24_TUSER    |  out|    1|          axis|  stream_out_24_V_user_V|       pointer|
+-----------------------+-----+-----+--------------+------------------------+--------------+

