module ashok_tb;
reg [7:0]i;
wire a,b,c;
encdr dut(i,a,b,c);
initial begin
i=8'b00000001;
#100 
i=8'b00000010;
#100 
i=8'b00000100;
#100 
i=8'b00001000;
#100 
i=8'b00010000;
#100 
i=8'b00100000;
#100 
i=8'b01000000;
#100 
i=8'b10000000;

end
endmodule
