verilog语法分类：
可综合部分
不可综合部分（主要用于验证和仿真的）

1.wire   
声明导线 input a 也就是 input wire a 
用assign b = a; （表示一种物理上的连接

assign {out_hi , out_lo} = in;

按位运算符 & | ^ ~
逻辑运算符 && || 