具學習能力之模糊細胞式類神經網路(FCNN)設計與積體電路實現及其影像處理應用之研究(II) 
“The Design and VLSI Implementation of Fuzzy Cellular Neural Network (FCNN) with Learning 
Capability for Pattern Processing Applications (II)” 
計畫編號：NSC95-2221-E-239-044 
執行期間：95 年 8 月 1 日 至 96 年 7 月 31 日 
主持人：賴瑞麟 聯合大學電子工程系副教授 
一、 中文摘要 
本研究計畫提出具倍數性第二類模糊細
胞式類神經網路(Multiplicative Type-II FCNN)
的系統架構；由於系統架構具有局部連接的特
性，因此非常適合以超大型積體電路實現。使
用 Matlab 軟體模擬所提出之系統架構的影
像處理功能；由模擬結果得知，所提出之模糊
細胞式類神經網路成功地證驗其架構能對二
進值及灰階值影像執行不同的形態學運算，
如：擴張(Dilation)、浸蝕(Erosion)。本論文提
出之類神經網路系統架構包含神經元電路、最
小值最大值電路、類比乘法器及轉換與控制電
路，且使用 Hspice 驗證電路功能之正確性。
使用 TSMC 0.35μm 2P4M CMOS 製程製作
完成 3×3 Multiplicative Type-II FCNN 實驗性
晶片，並建立晶片量測環境與方法來驗證其特
性與功能。此 3×3 Multiplicative Type-II FCNN
實驗性晶片的電路佈局面積為  2049×2075 
μm2，晶片的電源供給電壓為 ±1.5V 且所量測
的功率消耗約為 8mW；由量測結果得知，所
設計、製作之晶片能成功地被驗證工作在擴張
與浸蝕之影像處理。 
提 出 具 有 CMOS 影 像 感 測 器 之 
Multiplicative Type-II FCNN 的系統架構，其
中將 3T CMOS 主動式像素感測器(APS)、相
關兩次取樣電路(CDS)及取樣/保持電路結合
於 Multiplicative Type-II FCNN 之中；由模擬
結果得知，具有 CMOS 影像感測器之 3×3 
Multiplicative Type-II FCNN 亦能驗證其系統
架構成功地對二進值及灰階值影像執行不同
的形態學運算，此 3×3 Multiplicative Type-II 
FCNN 實驗性晶片的佈局面積為 2390 ×
2092μm2。因此，本計畫所提出之 Multiplicative 
Type-II FCNN 系統架構能成功地實現於 
VLSI 製程上，且此系統架構可廣泛用於灰階
值與二進值在影像處理上的應用。 
英文摘要 
In this proposal, the architecture of 
Multiplicative Type-II Fuzzy Cellular Neural 
Networks (FCNN) is proposed, which is with 
local connectivity advantageous suitable 
implemented for VLSI. The function of process 
for Multiplicative Type-II FCNN is simulated by 
Matlab software. As the simulation results, the 
proposed FCNN have been successfully verified 
that the systems have capability to operate the 
various morphological operations for binary and 
gray-level image, such as Dilation and Erosion. 
Base on the proposed FCNN structure which is 
included the neuron, Min/Max, analog multiplier, 
transfer and control circuits are adopted and 
verified by the Hspice. The desired experimental 
chip of 3×3 Multiplicative Type-II FCNN is 
fabricated using TSMC 0.35μm 2P4M 
mixed-signal CMOS technology. The 
environment and method of measure for IC chip 
is considered and created. The fabricated chip 
area is 2049×2075 μm2. The applied power 
supply is ±1.5V to the chip that the observed 
value of totally static power dissipation is about 
8mW. The fabricated FCNN chip can 
細胞式類神經網路的電路架構；同時扼要說明
已建立之研究基礎，然後再分年對研究主題分
別提出研究方法及進行步驟與進度。前一年之
研究已完成導入模糊理論於細胞式類神經網
路架構來執行灰階影像之處理；先採用 FCNN
中之特例，只以最簡單之 Min/Max 來實現模
糊邏輯 AND/OR 之權重值計算，設定 K1 及
K2 之倍例值使能成功處理輸入圖形，諸如 Low 
pass、High pass、Erosion、Dilation、Opening、
Closing 等處理；接著再驗證加法及乘法運算
之 FCNN 對灰階影像之處理功能。利用 Matlab
模擬其影像處理功能，透過類比積體電路設計
技巧，以 HSPICE 模擬網路功能，設計硬體電
路合成此 9×9 模糊細胞式類神經網路，在以
TSMC 0.35 製程製造成積體電路，建立測試環
境測試此類比 IC，驗證模糊細胞式類神經網路
IC 之正確性。同時探討較複雜之輸入圖素訊號
乘上或加上 Min/Max 之結果作為權重值，來
改善圖形處理之功能，但相對積體電路化之複
雜性更大，希望能提出較佳之電路架構來實
現。本年之研究著重於模糊細胞式類神經網路
之處理功能的學習，利用δ學習法則對訓練圖
形之 Cost 函數來調整 K1 及 K2 之值以符合所
設定的功能，FCNN 經過圖形學習更新調整神
經元間之權重值：使用監督式 Hibbian 學習法
則，由能量函數計算出設定輸出與實際輸出的
差，調整權重值以符合所設定的網路功能。提
出學習電路之設計，整合硬體電路來實現此具
學習性之模糊細胞式類神經網路。同時探討取
最大相臨(large neighborhood)對 FCNN 功能之
增強情況。設計學習電路結合模糊神經元電路
完成細胞式類神經網路之積體電路架構。最後
完成積體電路之佈局與製作，建立 IC 量測環
境與方法，並量測其特性與功能。設計光感測
電路作為影像輸入，整合於所設計之模糊細胞
式類神經網路晶片，將能直接讀取二進值或灰
階影像提供特定影像處理之應用。 
細胞式類神網路簡稱為 CNN[1]，主要應
用於圖形、影像的處理及發信號表示處理，機
器人和生物的視力等。在二維的神經細胞元
中，每一神經細胞元(cij)只會跟其周圍之細胞
元產生關係。模糊理論是將模糊的表現或概念
以模糊集合定義，以事件屬於歸屬函數之程度
取樣定量化，讓它適合於各種處理及解析理
論。M×N type-II FCNN 中之細胞 Cij 定義為 
1. 狀態方程式： 
NjMi
lkjifBijrNklC
BFtylkjifAijrNklC
AF
z
jirSlkC
ulkjiBt
jirSlkC
ylkjiAx
xRdt
tijdxC
partfuzzy
klkl
parttalconvention
ijklklij
≤≤≤≤
∈+∈
++∑
∈
+∑
∈
+−=
1,1
)),;,(()(
~
))(),;,(()(
~
),(),(
),;,()(
),(),(
),;,(1
)(
44444444444444 344444444444444 21
444444444444 3444444444444 21
μμ
2. 輸出方程式： 
))(()( txty ijxijij μ=    
3. 起始值 xij(0) 及邊界條件 
根據已提出之模糊細胞式類神經網路架
構，設計 FCNN 之硬體電路，整合神經元電路
組成一個 18×18 之模糊細胞式類神經網路架
構，可應用於黑白影像之辨識與處理。對導入
模糊理論於 CNN 之架構可以最簡單之取鄰近
輸入圖素之 Min/Max 值來取代模糊邏輯運算
產生狀態值，此網路能對灰階影像進行處理。
因此設計與製造導入模糊理論之 FCNN 晶片
完成灰階影像之辨識與處理；另外對功能之效
能評估。 
Type II FCNN 之模糊邏輯項可由下列之
模糊 AND 及模糊 OR 運算表示之[7]-[8] 
klf
jiNCklijf
YlkjiAYlkjiAijrNklC
AF ),;,(
~
)),;,(()(
~
),(1
∧∈=∈  
klf
jiNCklijf
UlkjiBUlkjiBijrNklC
BF ),;,(
~
)),;,(()(
~
),(1
∨∈=∈  
其中 A 為 Feedback template，B 為 Feed forward 
template 。本研究只取順向區域性質對相鄰像
素作動態並行處理之 Min 及 Max 運算組成倍
數性之 Type II FCNN 系統。提出相關電路來
實現模糊細胞式類神經網路的動作模式，所需
之各項子電路及特性曲線分敘如下：[8]-[12] 
(1) 神經元細胞電路為一個輸入±20uA 電流會
產生±0.5v 之電壓的電路 
  
 
 
 
 
 
 
 
 
圖四 FCNN 晶片之量測架構系統 
在本研究中，所提出具 CMOS 感測器之倍
數性 type-II FCNN 系統架構圖如圖五所示， 
CMOS 影像感測器電路是由主動式像素感測
器(CMOS Active Pixel Sensor)、相關的雙取樣
電路(Correlated Double Sampling, CDS)及單端
輸入差動對(Single-Ended Differential Pair)結
構的放大器所組成 [14]-[16]。
 
圖五具影像感測電路之 FCNN 系統架構圖 
1. APS 電路。輸出訊號正比於光二極體的 N+ 
區域因照光累積電子而產生的電壓降，也就是
說因照光強弱的不同而產生不同的輸出電壓
變化，因此 3T CMOS APS 即利用此感光原理
來辨別光線的強弱，以達到感測影像的目的。 
2. CDS 電路。節點 A 經由電晶體 M6 連接至
輸入電壓 Vm，然後將像素電路積分後的電壓
訊號讀出，因此，取樣電 CS 上的儲存電壓 Vsig
＋Vpixel_offset－Vm。在節點 A 浮接後，讀出像
素電路的重置電壓值(Vreset＋Vpixel_offset)，而取
樣差訊電壓 VA 為 Vreset－Vsig＋Vm，利用此方
法可以有效消除節點電壓 VA 的像素偏移。 
 
3. S/H 及 SEDP 電路。 
 
CMOS感測電路之SPICE模擬結果如圖六
所示；模擬在不同的照光強度下其輸出電壓準
位的變化，其光電流大小分別為 0.1pA、4pA、
8pA、12pA 及 16pA，Vpd 電壓為光二極體上
的節點電壓，當光電流越大時(即照光強度越
強)，其 Vpd 電壓下降越快，因而產生越大的
電壓變化；CDS_out 電壓為由 CDS 電路兩次
取樣之後，經由兩訊號相減得到的電壓為 
Vreset－Vsig＋Vm，因此當照光強度越強時，
Vreset－Vsig 的電壓差越大，使得 CDS_out 的節
點電壓越大。 
 
圖六 CMOS 感測電路之 SPICE 模擬 
四、 結論與討論 
本研究計畫藉由對模糊細胞式類神經網
路(FCNN)之積體電路架構之設計，使神經網路
能對影像做及時影像處理，進而應用於生物感
行政院國家科學委員會補助國內專家學者出席國際學術會議報告 
                                                        96 年 7 月 11 日 
報告人姓名 賴瑞麟 服務機構及職稱 
國立聯合大學  電子工程系 
副教授 
     時間 
會議 
     地點 
95 年 6 月 19 日~6 月 23 日 
達拉斯(美國) 
本會核定
補助文號
計畫編號: 
NSC95-2221-E-239-044 
會議 
名稱 
 (中文)第十一屆 IEEE 國際消費電子研討會 
 (英文)The 11-th IEEE International Symposium of Consumer Electronic  
發表 
論文 
題目 
 (中文)倍數性第二類模擬細胞式類神經網路之 CMOS 電路結構設計 
 (英文) Architectural Design of Multiplicative type-II Fuzzy Cellular Neural 
Network in CMOS Technology 
 (中文)新式細胞自治轉換以小波為基礎之影像編碼系統 
 (英文) Novel CAT Wavelets-based Image Coding System 
 (中文)可重結構化二維 CAT/ICAT 的 VLSI 架構設計於影像壓縮之應用 
 (英文) Architecture Design and VLSI Implementation of the Re-configurable 
2-D CAT/ICAT Chip for the Applications of Image Compression 
 
報告內容應包括下列各項： 
一、參加會議經過 
本人感謝國科會補助經費(機票、註冊費及生活費)，於九十六年六月十九日前
往達拉斯(美國)Westin DFW Hotel 會議中心，參加 2007 年國際電子電機工程協會
消費電子會議(ISCE-2007) 研討會並發表論文。我們於九十六年六月二十日早上抵
達達拉斯(美國)Westin DFW Hotel 會議中心，隨即註冊後開始參加研討會。此次
ISCE-2007 大會提供相當多之研討課程，在此簡述如下： 
(一) Plenary Session: 本次大會進行期間共安排了七場演講，本人皆有參與，題目
為 
(1) " Introducing Change: A Zenful Digital Experience ", By Anousheh Ansari 
(2) " HANA: Creating an HD content 'trust zone' ", By Sheau Ng 
(3) “A Microcosm of Change: The Impact of the Videogame Industry on Social 
Networking and the Consumer Media Experience”, By Dr. Corey Carbonara 
(4) ”Effects of Energetic Particle Radiation on High Video Imager Pixel Loss: 
Experience of the Space Station”, By Dr. Michael Korpi and Dr. Corey 
Carbonara 
(5) “Managing the Digital Home Consumer Data and Industry Research Trends”, By 
Kurt Scherf 
(6) “The Intelligent Home”, By Pete Griffin 
(7) “Graphical System Design for Academia”, By Joel Garner, National Instruments 
附件三
 
