<!DOCTYPE html>
<html xmlns="http://www.w3.org/1999/xhtml" lang="" xml:lang="">
<head>
  <meta charset="utf-8" />
  <meta name="generator" content="pandoc" />
  <meta name="viewport" content="width=device-width, initial-scale=1.0, user-scalable=yes" />
  <title>Xilinx Zynq Vip</title>
  <style>
    html {
      line-height: 1.5;
      font-family: 'Source Han Serif SC', 'Noto Serif SC', Serif;
      font-size: 12pt;
      color: #1a1a1a;
      background-color: #fdfdfd;
    }
    body {
      margin: 0 auto;
      max-width: 36em;
      padding-left: 50px;
      padding-right: 50px;
      padding-top: 50px;
      padding-bottom: 50px;
      hyphens: auto;
      word-wrap: break-word;
      text-rendering: optimizeLegibility;
      font-kerning: normal;
    }
    @media (max-width: 600px) {
      body {
        font-size: 0.9em;
        padding: 1em;
      }
    }
    @media print {
      body {
        background-color: transparent;
        color: black;
        font-size: 12pt;
      }
      p, h2, h3 {
        orphans: 3;
        widows: 3;
      }
      h2, h3, h4 {
        page-break-after: avoid;
      }
    }
    p {
      margin: 1em 0;
    }
    a {
      color: #1a1a1a;
    }
    a:visited {
      color: #1a1a1a;
    }
    img {
      max-width: 100%;
    }
    h1, h2, h3, h4, h5, h6 {
      margin-top: 1.4em;
    }
    h5, h6 {
      font-size: 1em;
      font-style: italic;
    }
    h6 {
      font-weight: normal;
    }
    ol, ul {
      padding-left: 1.7em;
      margin-top: 1em;
    }
    li > ol, li > ul {
      margin-top: 0;
    }
    blockquote {
      margin: 1em 0 1em 1.7em;
      padding-left: 1em;
      border-left: 2px solid #e6e6e6;
      color: #606060;
    }
    code {
      font-family: Menlo, Monaco, 'Lucida Console', Consolas, monospace;
      font-size: 85%;
      margin: 0;
    }
    pre {
      margin: 1em 0;
      overflow: auto;
    }
    pre code {
      padding: 0;
      overflow: visible;
    }
    .sourceCode {
     background-color: transparent;
     overflow: visible;
    }
    hr {
      background-color: #1a1a1a;
      border: none;
      height: 1px;
      margin: 1em 0;
    }
    table {
      margin: 1em 0;
      border-collapse: collapse;
      width: 100%;
      overflow-x: auto;
      display: block;
      font-variant-numeric: lining-nums tabular-nums;
    }
    table caption {
      margin-bottom: 0.75em;
    }
    tbody {
      margin-top: 0.5em;
      border-top: 1px solid #1a1a1a;
      border-bottom: 1px solid #1a1a1a;
    }
    th {
      border-top: 1px solid #1a1a1a;
      padding: 0.25em 0.5em 0.25em 0.5em;
    }
    td {
      padding: 0.125em 0.5em 0.25em 0.5em;
    }
    header {
      margin-bottom: 4em;
      text-align: center;
    }
    #TOC li {
      list-style: none;
    }
    #TOC a:not(:hover) {
      text-decoration: none;
    }
    code{white-space: pre-wrap;}
    span.smallcaps{font-variant: small-caps;}
    span.underline{text-decoration: underline;}
    div.column{display: inline-block; vertical-align: top; width: 50%;}
    div.hanging-indent{margin-left: 1.5em; text-indent: -1.5em;}
    ul.task-list{list-style: none;}
  </style>
  <!--[if lt IE 9]>
    <script src="//cdnjs.cloudflare.com/ajax/libs/html5shiv/3.7.3/html5shiv-printshiv.min.js"></script>
  <![endif]-->
</head>
<body>
<header id="title-block-header">
<h1 class="title">Xilinx Zynq Vip</h1>
<p class="date">2020-01-22T11:28:12+08:00</p>
</header>
<p>从 Vivado 2017.1 开始，Xilinx 的 Vivado 中集成了一个新的 IP，叫做 <em>Zynq-7000 Verification IP</em>（Zynq VIP）。这个 IP 主要用于 Zynq 处理器的逻辑仿真。根据 <a href="https://www.xilinx.com/products/design-tools/vivado/verification-ip.html">Xilinx 的说法</a>，这个 IP 将会取代 Zynq-7000 BFM IP。Xilinx 有一个文档 <a href="https://www.xilinx.com/support/documentation/ip_documentation/processing_system7_vip/v1_0/ds940-zynq-vip.pdf">DS940</a> 来解释这个 IP 怎么用，不过并不是很清晰。我们来看看怎么用它。</p>
<!--more-->
<h2 id="基础">基础</h2>
<h3 id="什么是-zynq-vip">什么是 Zynq VIP</h3>
<p><em>Zynq VIP</em> 是一个“Simulation Only”的 IP，用于 Zynq ARM 处理器的“基本功能”的建模和功能仿真。具体来说，我们在仿真平台里，可以使用这个 IP 来模拟 Zynq 对于内存和各个总线的读写，以便验证 Zynq ARM 处理器与其余逻辑的交互的正确性。</p>
<h3 id="为啥要这玩意儿">为啥要这玩意儿</h3>
<p>通常来说在做 Zynq 开发时，一般的流程是首先由逻辑工程师搭建初版的底层平台。这包括在 Vivado 中做一个包含 Zynq 处理器的 Block Designe，并添加核心外设，然后导出为 <em>.hdf</em> 或者 <em>.dsa</em> 文件。软件工程师拿到这个文件之后利用 Xilinx 的工具生成 BSP，继续后续的开发。这里的问题在于在设计初版平台的时候，有时候处于一个“盲目”的阶段。逻辑工程师只能通过 Double Check 来保证各个参数的设置是正确的，并且期望导出的设计没有问题。软件工程师在硬件平台上验证之后向逻辑工程师反馈问题。逻辑工程师根据软件工程师的反馈来定位错误、修正错误，然后递交 Path。这个迭代稍显低效漫长。</p>
<p>有了 Zynq VIP，一些验证工作可以首先由验证工程师在仿真中完成，而不用等到硬件平台完成之后才能开始反馈问题。同时，逻辑工程师也可以利用仿真来定位模块的问题，特别是一些需要寄存器配置初始化才能工作的 IP。</p>
<h2 id="开始使用-zynq-vip">开始使用 Zynq VIP</h2>
<p>实际上，在 Vivado IP 集成器中，并没有一个专门的 IP 叫做 Zynq VIP。它就是 <strong>ZYNQ7 Processing System</strong>——这个 IP 集 Zynq ARM 配置与仿真于一身。例化了这个 IP，Zynq VIP 就已经在我们的设计中了。让我们来一步一步开始：</p>
<h3 id="新建设计">新建设计</h3>
<p>首先新建一个简单的工程，包含 ZYNQ7 Processing System：</p>
<ol type="1">
<li>新建工程 <strong>project_1</strong>，选择某个 Zynq 器件，例如 <strong>xc7z020clg484-1</strong></li>
<li>通常 ZYNQ7 Processing System IP 都被放在一个 Block Design 中。新建 Block Design，名为 <strong>design_1</strong></li>
<li>例化 IP ZYNQ7 Processing System，调用 Default 预设。预设中设置了 DDR、M AXI GP0 接口、FCLK_CLK0、FCLK_RESET0_N</li>
<li>连接 <code>FCLK_CLK0</code> 和 <code>M_AXI_GP0_ACLK</code>，以便通过 DRC 检查</li>
<li>为 <strong>design_1</strong> 创建一个 HDL 包装 <strong>design_1_wrapper</strong></li>
</ol>
<p>完成的设计如下：</p>
<p><img src="/image/xilinx-zynq-vip-0.png" title="Block Design - design_1" /></p>
<h3 id="新建仿真-testbench">新建仿真 Testbench</h3>
<ol type="1">
<li><p>创建 Simulation Source，文件名 <strong>test.sv</strong>。注意使用 SystemVerilog 的 <em>.sv</em> 格式</p></li>
<li><p>在 <strong>test.sv</strong> 中例化并连接 <strong>design_1_wrapper</strong>，例化名 <strong>DUT</strong></p>
<pre class="systemverilog"><code>design_1_wrapper DUT (.*);</code></pre></li>
</ol>
<h3 id="调用-zynq-vip-api">调用 Zynq VIP API</h3>
<ol type="1">
<li><p>运行 <strong>test</strong> 这个空仿真，以便确认 VIP 的 Hierarchy 路径。找到 <strong>/test/DUT/design_1_i/processing_system7_0/inst</strong>，这就是 Zynq VIP 的路径</p>
<p><img src="/image/xilinx-zynq-vip-1.png" title="Simulation - test" /></p></li>
<li><p>在 <strong>test.sv</strong> 中添加：</p>
<pre class="systemverilog"><code>initial begin
    DUT.design_1_i.processing_system7_0.inst.fpga_soft_reset(1);
    #1000;
    DUT.design_1_i.processing_system7_0.inst.fpga_soft_reset(0);
end</code></pre>
<p>注意 <code>fpga_soft_reset()</code> 函数，我们已经在调用 Zynq VIP API 了！</p></li>
<li><p>在 Waveform 窗口中观察 <strong>/test/DUT/design_1_i/processing_system7_0/inst/FCLK_RESET0_N</strong> 信号，可以看到它在仿真开始时为低，在 1us 时被拉高</p></li>
</ol>
<h2 id="zynq-vip-api-集">Zynq VIP API 集</h2>
<p>根据 DS940，<strong>fpga_soft_reset</strong> 用于产生 PS -&gt; PL 复位，即控制 <code>FCLK_RESETx_N</code> 信号，API 参数含义与 ZYNQ 中 <strong>FPGA_RST_CTRL</strong> 寄存器内容相同。根据 UG585，这个寄存器的地址为 <code>0xF8000240</code>，Bit0～3 分别为 FPGAx_OUT_RST。写 0b1 为 Assert Reset (Low logic state)，写 0b0 为 De-assert Reset (High logic state)。</p>
<p>可惜的是，VIP 的 <strong>fpga_soft_reset</strong> 功能并不是通过写内部寄存器来实现的。实际上 VIP 提供的 API 主要分为：</p>
<ul>
<li>AXI Master 控制，用于控制 Zynq 发起 AXI Transation</li>
<li>AXI Slave 控制，用于配置 Zynq 如何响应 PL 发起的 AXI Transation</li>
<li>DDR/OCM 控制，用于控制 Zynq 发起内存读写</li>
<li>PL -&gt; PS 中断监控，用于等待中断</li>
<li>对于 Zynq 内部寄存器，VIP 仅提供了读 API，并且只能读出默认值。无法写入</li>
</ul>
<p>所以，VIP 终究无法像真正的 Zynq ARM 那样通过操作内部寄存器来完成各种功能。</p>
<p>所有的 Zynq VIP API 可以从 DS940 中找到。此外，Xilinx 提供了一个 Zynq VIP 的实例工程，但是并不在 ZYNQ7 Processing System IP 的实例里。这个实例工程可以通过 Vivado 中的 <strong>File &gt; Project &gt; Open Example… &gt; Select Project Template &gt; Base Zynq</strong> 找到。</p>
<h2 id="参考">参考</h2>
<ul>
<li><a href="https://www.slideshare.net/ssuser479fa3/zynq-vip-78968931">Zynq VIPを利用したテストベンチ</a></li>
<li><a href="https://www.xilinx.com/products/design-tools/vivado/verification-ip.html">Xilinx’s Page about Verification IP</a></li>
<li><a href="https://www.xilinx.com/support/documentation/ip_documentation/processing_system7_vip/v1_0/ds940-zynq-vip.pdf">DS940, Zynq-7000 SoC Verification IP Data Sheet</a></li>
<li><a href="https://www.xilinx.com/support/documentation/user_guides/ug585-Zynq-7000-TRM.pdf">UG585, Zynq-7000 TRM</a></li>
</ul>
</body>
</html>
