<!DOCTYPE html>
<html>
	<head>
		<meta charset="UTF-8">
		<title>1.1.2.Arquitecturas Segmentadas</title><link rel="stylesheet" type="text/css" href="../recursos/hojas_de_estilo/index.css"></link>
	</head>
	<body>
		<div class="arriba">
			<div class="Header2">
			<ul><li><a class="inicio" href="../index.html">INICIO</a></li></ul>
			<ul>
				<li class="principal"><a>
					Unidad I</a>
					<ul>
						<li ><a class="subtema">1.1.Modelos de arquitectura de computadora</a>
							<ul>
								<li><a href=" 1.1.1.ArquitecturasClasicas.html">Clásicas</a></li>
								<li><a href=" 1.1.2.ArquitecturasSegmentadas.html">Segmentadas</a></li>
								<li><a href=" 1.1.3.Arquitecturas_de_multiprocesamiento.html">Multiprocesamiento</a></li>
							</ul>
						</li>
						<li><a class="subtema">1.2.An&aacute;lisis de componentes</a>
							<ul>
								<li><a href=" 1.2.1.UnidadCentralDeProcesamiento.html">
									Unidad Central de Procesamiento</a>
								</li>
								<li><a href="1.2.2.Memoria.html">
									Memoria</a>
								</li>
								<li><a href="1.2.3.Manejo de la entrada_salida.html">
									Manejo Entrada/Salida</a>
								</li>
								<li><a href="1.2.4.Buses.html">Buses</a>
								</li>
								<li><a href="1.2.5.Interrupciones.html">Interrupciones</a>
								</li>
							</ul>
						</li>
					</ul>
				</li>
			</ul>
			
			<ul>
				<li class="principal"><a>
					Unidad II</a>
					<ul>
					  <li><a class="subtema">
						Estructura y funcionamiento de la Unidad Central de Procesamiento</a>
						<ul>
							<li><a href="../unidad_2/2.1.Oranizacion_del_procesador.html">
								Organizaci&oacute;n del procesador</a>
							</li>
							<li><a href="../unidad_2/2.2.Estructura_de_registros.html">
								Estructura de registros</a>
							</li>
							<li><a href="../unidad_2/2.3.El_ciclo_de_instruccion.html">
								El ciclo de la instrucci&oacute;n</a>
							</li>
						</ul>
					  </li>
					</ul>
				</li>
			</ul>
			
			<ul>
				<li class="principal"><a>
					Unidad III</a>
					<ul>
						<li><a class="subtema">
							Selecci&oacute;n de componentes para ensamble de equipos de c&oacute;mputo</a>
							<ul>
								<li><a href="../unidad_3/3.1.Chip_Set.html">Chip set</a></li>
								<li><a href="../unidad_3/3.2.Aplicaciones.html">Aplicaciones</a></li>
								<li><a href="../unidad_3/3.3.Ambiente_de_servicio.html">Ambientes de servicio</a></li>
							</ul>
						</li>
					</ul>
				</li>
			</ul>
			
			<ul>
				<li class="principal"><a>
					Unidad IV</a>
					<ul>
						<li><a class="subtema">
							Procesamiento paralelo</a>
							<ul>
								<li><a href="../unidad_4/4.1.Aspectos_basicos_de_la_computacion.html">
									Aspectos b&aacute;sicos de la computaci&oacute;n paralela</a>
								</li>
								<li><a href="../unidad_4/4.2.Tipos_de_computación_paralela.html">
									Tipos de computaci&oacute;n paralela</a>
								</li>
								<li><a href="../unidad_4/4.3.Sistema_de_memoria_compartida_multiprocesamiento.html">
									Sistema de memoria; multiprocesamiento</a>
								</li>
								<li><a href="../unidad_4/4.4.Sistemas_de_memoria_distribuida_multicomputadoras_clusters.html">
									Sistemas de memoria distribuida; multicomputadoras</a>
								</li>
							</ul>
						</li>
					</ul>
				</li>
			</ul>
			</div>
		</div>
		
		<div class="centrado">
			<h1>Unidad I</h1>
			<hr>
			<h3>1.1.Modelos de arquitectura de c&oacute;mputo.</h3>
			<hr>
			<h5>1.1.2.Arquitecturas Segmentadas</h5>
			<p>
				Las arquitecturas segmentadas o con segmentaci&oacute;n del cauce buscan mejorar el desempe&ntilde;o realizando paralelamente varias etapas del ciclo de instrucci&oacute;n al mismo tiempo. El procesador se divide en varias unidades funcionales independientes y se dividen entre ellas el procesamiento de las instrucciones. 
				Para comprender mejor esto, supongamos  que un procesador simple tiene un ciclo de instrucci&oacute;n sencillo consistente solamente en una etapa de b&uacute;squeda del c&oacute;digo de instrucci&oacute;n y en otra etapa de ejecuci&oacute;n de la instrucci&oacute;n. En un procesador sin segmentaci&oacute;n del cauce, las dos etapas se realizar&iacute;an de manera secuencial para cada una de las instrucciones, como lo muestra la siguiente figura.
			</p>
			<div class="imagen"><img src="images/bloques.jpg"><img></div>
			<p>
				En un procesador con segmentaci&oacute;n del cauce, cada una de estas etapas se asigna a una unidad funcional diferente, la b&uacute;squeda a la unidad de b&uacute;squeda y la ejecuci&oacute;n a la unidad de ejecuci&oacute;n. Estas unidades pueden trabajar en forma paralela en instrucciones diferentes. Estas unidades se comunican por medio de una cola de instrucciones en la que la unidad de b&uacute;squeda coloca los c&oacute;digos de instrucci&oacute;n que ley&oacute; para que la unidad de ejecuci&oacute;n los tome de la cola y los ejecute. Esta cola se parece a un tubo donde las instrucciones entran por un extremo y salen por el otro. De esta analog&iacute;a proviene el nombre en ingl&eacute;s: Pipelining o entubamiento.
			</p>
			<div class="imagen"><img src="images/Comunication.jpg"></img></div>
			<p>
				Completando el ejemplo anterior, en un procesador con segmentaci&oacute;n, la unidad de b&uacute;squeda comenzar&iacute;a buscando el c&oacute;digo de la primera instrucci&oacute;n en el primer ciclo de reloj. Durante el segundo ciclo de reloj, la unidad de b&uacute;squeda obtendr&iacute;a el c&oacute;digo de la instrucci&oacute;n 2, mientras que la unidad de ejecuci&oacute;n ejecuta la instrucci&oacute;n 1 y as&iacute; sucesivamente. La siguiente figura muestra este proceso.
				En este esquema sigue tomando el mismo n&uacute;mero de ciclos de reloj (el mismo tiempo), pero como se trabaja en varias instrucciones al mismo tiempo, el n&uacute;mero promedio de instrucciones por segundo se multiplica. La mejora en el rendimiento no es proporcional al n&uacute;mero de segmentos en el cauce debido a que cada etapa no toma el mismo tiempo en realizarse, adem&aacute;s de que se puede presentar competencia por el uso de algunos recursos como la memoria principal. Otra raz&oacute;n por la que las ventajas de este esquema se pierden es cuando se encuentra un salto en el programa y todas las instrucciones que ya se buscaron  y se encuentran en la cola, deben descartarse y comenzar a buscar las instrucciones desde cero a partir de la direcci&oacute;n a la que se salt&oacute;. Esto reduce el desempe&ntilde;o del procesador y a&uacute;n se investigan maneras de predecir los saltos para evitar este problema.
			</p>
			<div class="imagen"><img src="images/CompetenciaPorUnRecurso.jpg"></img></div>
			<div class="atras"><a href="1.1.1.ArquitecturasClasicas.html">Atrás</a></div><div class="siguiente"><a href="1.1.3.Arquitecturas_de_multiprocesamiento.html">Siguiente</a></div>
			<div class="abajo">
				<p>Dise&ntilde;ado por:</p>
				<p>Alumna: Gabriela González González<br>

No.Control:18052288<br>

Clase: Arquitectura de las computadoras <br>
Semestre:Enero-Julio 2020<br>
Hora clase: 5:00pm-6:00pm</p><br>
				
			</div>
		</div>
	</body>
</html>