// synthesis verilog_input_version verilog_2001
module top_module (
    input [3:0] in,
    output reg [1:0] pos  );
    always@(*)begin
        pos={(in[3]|in[2])&~in[1]&~in[0],in[3]&~in[2]&~in[0]|(in[1]&~in[0])};
	end

endmodule
