TimeQuest Timing Analyzer report for Processor
Mon Nov 27 12:43:28 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+------------------------------------------------+
; Slow Model Fmax Summary                        ;
+----------+-----------------+------------+------+
; Fmax     ; Restricted Fmax ; Clock Name ; Note ;
+----------+-----------------+------------+------+
; 6.04 MHz ; 6.04 MHz        ; clock      ;      ;
+----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -164.645 ; -10838.443    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -4.709 ; -152.692      ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1077.113             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                  ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -164.645 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 165.680    ;
; -164.645 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 165.680    ;
; -164.606 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.003     ; 165.641    ;
; -164.606 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.003     ; 165.641    ;
; -164.606 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.003     ; 165.641    ;
; -164.597 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 165.630    ;
; -164.597 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 165.630    ;
; -164.558 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 165.591    ;
; -164.558 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 165.591    ;
; -164.558 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 165.591    ;
; -164.190 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 165.223    ;
; -164.190 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 165.223    ;
; -164.151 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 165.184    ;
; -164.151 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 165.184    ;
; -164.151 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 165.184    ;
; -164.055 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 165.093    ;
; -164.038 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.003      ; 165.079    ;
; -164.038 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.003      ; 165.079    ;
; -164.038 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.003      ; 165.079    ;
; -164.007 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.002     ; 165.043    ;
; -163.990 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 165.029    ;
; -163.990 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.001      ; 165.029    ;
; -163.990 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 165.029    ;
; -163.805 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.520      ; 165.363    ;
; -163.799 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.002      ; 164.839    ;
; -163.757 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.518      ; 165.313    ;
; -163.751 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.789    ;
; -163.649 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 164.689    ;
; -163.601 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 164.639    ;
; -163.600 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.002     ; 164.636    ;
; -163.583 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 164.622    ;
; -163.583 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.001      ; 164.622    ;
; -163.583 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 164.622    ;
; -163.575 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.613    ;
; -163.527 ; CU:Step1|stage[0]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.002     ; 164.563    ;
; -163.456 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 164.496    ;
; -163.439 ; CU:Step1|stage[31] ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.477    ;
; -163.414 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.452    ;
; -163.408 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 164.446    ;
; -163.391 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 164.427    ;
; -163.366 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 164.402    ;
; -163.350 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.518      ; 164.906    ;
; -163.344 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.382    ;
; -163.224 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.000      ; 164.262    ;
; -163.194 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 164.232    ;
; -163.188 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 164.221    ;
; -163.188 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 164.221    ;
; -163.176 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.002     ; 164.212    ;
; -163.149 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 164.182    ;
; -163.149 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 164.182    ;
; -163.149 ; CU:Step1|stage[3]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 164.182    ;
; -163.120 ; CU:Step1|stage[1]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.002     ; 164.156    ;
; -163.001 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 164.039    ;
; -162.984 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 164.020    ;
; -162.959 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 163.995    ;
; -162.814 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.847    ;
; -162.814 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.847    ;
; -162.790 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.823    ;
; -162.790 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.823    ;
; -162.785 ; CU:Step1|stage[6]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.818    ;
; -162.785 ; CU:Step1|stage[6]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.818    ;
; -162.775 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.808    ;
; -162.775 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.808    ;
; -162.775 ; CU:Step1|stage[4]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 163.808    ;
; -162.769 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.002     ; 163.805    ;
; -162.751 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.784    ;
; -162.751 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.784    ;
; -162.751 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 163.784    ;
; -162.746 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.779    ;
; -162.746 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.779    ;
; -162.746 ; CU:Step1|stage[6]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 163.779    ;
; -162.689 ; CU:Step1|stage[7]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.722    ;
; -162.689 ; CU:Step1|stage[7]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.722    ;
; -162.671 ; CU:Step1|stage[5]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.704    ;
; -162.671 ; CU:Step1|stage[5]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.704    ;
; -162.650 ; CU:Step1|stage[7]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.683    ;
; -162.650 ; CU:Step1|stage[7]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.683    ;
; -162.650 ; CU:Step1|stage[7]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 163.683    ;
; -162.632 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.665    ;
; -162.632 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.665    ;
; -162.632 ; CU:Step1|stage[5]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 163.665    ;
; -162.615 ; CU:Step1|stage[31] ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; 0.002      ; 163.655    ;
; -162.598 ; CU:Step1|stage[3]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.002     ; 163.634    ;
; -162.581 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.001      ; 163.620    ;
; -162.581 ; CU:Step1|stage[3]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.001      ; 163.620    ;
; -162.581 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.001      ; 163.620    ;
; -162.574 ; CU:Step1|stage[31] ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.002      ; 163.614    ;
; -162.567 ; CU:Step1|stage[0]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 163.605    ;
; -162.526 ; CU:Step1|stage[0]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.000      ; 163.564    ;
; -162.476 ; CU:Step1|stage[8]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.509    ;
; -162.476 ; CU:Step1|stage[8]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.509    ;
; -162.437 ; CU:Step1|stage[8]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.470    ;
; -162.437 ; CU:Step1|stage[8]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.470    ;
; -162.437 ; CU:Step1|stage[8]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 163.470    ;
; -162.408 ; CU:Step1|stage[9]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.441    ;
; -162.408 ; CU:Step1|stage[9]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.441    ;
; -162.380 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.511      ; 163.929    ;
; -162.369 ; CU:Step1|stage[9]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.402    ;
; -162.369 ; CU:Step1|stage[9]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.005     ; 163.402    ;
; -162.369 ; CU:Step1|stage[9]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.005     ; 163.402    ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                            ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.709 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 5.940      ; 1.017      ;
; -4.621 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 6.412      ; 1.577      ;
; -4.414 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 6.201      ; 1.573      ;
; -4.381 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[6]    ; clock        ; clock       ; -0.500       ; 6.406      ; 1.811      ;
; -4.216 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]            ; clock        ; clock       ; -0.500       ; 6.002      ; 1.572      ;
; -4.200 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]            ; clock        ; clock       ; -0.500       ; 5.993      ; 1.579      ;
; -4.168 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[4]    ; clock        ; clock       ; -0.500       ; 6.160      ; 1.778      ;
; -4.158 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 6.192      ; 1.820      ;
; -4.109 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 6.164      ; 1.841      ;
; -4.008 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[4]   ; clock        ; clock       ; -0.500       ; 6.001      ; 1.779      ;
; -3.968 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[6]   ; clock        ; clock       ; -0.500       ; 5.991      ; 1.809      ;
; -3.959 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]   ; clock        ; clock       ; -0.500       ; 5.995      ; 1.822      ;
; -3.945 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]            ; clock        ; clock       ; -0.500       ; 6.001      ; 1.842      ;
; -3.777 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 5.947      ; 1.956      ;
; -3.731 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[6]    ; clock        ; clock       ; -0.500       ; 6.153      ; 2.208      ;
; -3.701 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]       ; clock        ; clock       ; -0.500       ; 5.874      ; 1.959      ;
; -3.648 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[5]    ; clock        ; clock       ; -0.500       ; 6.413      ; 2.551      ;
; -3.641 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]     ; clock        ; clock       ; -0.500       ; 6.187      ; 2.332      ;
; -3.631 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 6.202      ; 2.357      ;
; -3.442 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]            ; clock        ; clock       ; -0.500       ; 5.987      ; 2.331      ;
; -3.373 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 5.946      ; 2.359      ;
; -3.289 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]     ; clock        ; clock       ; -0.500       ; 6.202      ; 2.699      ;
; -3.284 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 6.413      ; 2.915      ;
; -3.282 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]     ; clock        ; clock       ; -0.500       ; 6.191      ; 2.695      ;
; -3.229 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]            ; clock        ; clock       ; -0.500       ; 5.994      ; 2.551      ;
; -3.163 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 6.418      ; 3.041      ;
; -3.084 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 6.401      ; 3.103      ;
; -3.035 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 5.946      ; 2.697      ;
; -3.026 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 5.936      ; 2.696      ;
; -3.020 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]            ; clock        ; clock       ; -0.500       ; 6.017      ; 2.783      ;
; -3.008 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 6.162      ; 2.940      ;
; -2.950 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 6.212      ; 3.048      ;
; -2.884 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]            ; clock        ; clock       ; -0.500       ; 5.992      ; 2.894      ;
; -2.862 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[4]    ; clock        ; clock       ; -0.500       ; 6.420      ; 3.344      ;
; -2.850 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]   ; clock        ; clock       ; -0.500       ; 6.003      ; 2.939      ;
; -2.829 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 6.145      ; 3.102      ;
; -2.827 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 5.936      ; 2.895      ;
; -2.753 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]            ; clock        ; clock       ; -0.500       ; 5.992      ; 3.025      ;
; -2.749 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]   ; clock        ; clock       ; -0.500       ; 6.003      ; 3.040      ;
; -2.690 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 5.954      ; 3.050      ;
; -2.526 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 6.149      ; 3.409      ;
; -2.440 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]            ; clock        ; clock       ; -0.500       ; 6.001      ; 3.347      ;
; -2.366 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]   ; clock        ; clock       ; -0.500       ; 5.990      ; 3.410      ;
; -1.730 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]            ; clock        ; clock       ; -0.500       ; 5.987      ; 4.043      ;
; -1.673 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 5.931      ; 4.044      ;
; -0.749 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[5]    ; clock        ; clock       ; -0.500       ; 6.151      ; 5.188      ;
; -0.594 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[5]   ; clock        ; clock       ; -0.500       ; 5.992      ; 5.184      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.625  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.911      ;
; 0.627  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.913      ;
; 0.629  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.915      ;
; 0.729  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.015      ;
; 0.760  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.046      ;
; 0.768  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.054      ;
; 0.772  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.058      ;
; 0.854  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[14]                                                         ; clock        ; clock       ; 0.000        ; 0.511      ; 1.651      ;
; 0.876  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.161      ;
; 0.888  ; BUFFREG:Step3|output[12]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]     ; clock        ; clock       ; 0.000        ; 0.475      ; 1.649      ;
; 0.889  ; BUFFREG:Step3|output[13]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]     ; clock        ; clock       ; 0.000        ; 0.475      ; 1.650      ;
; 0.961  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.247      ;
; 0.979  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1] ; clock        ; clock       ; 0.000        ; -0.001     ; 1.264      ;
; 0.995  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.281      ;
; 0.998  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.284      ;
; 1.002  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.288      ;
; 1.011  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.297      ;
; 1.016  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.302      ;
; 1.017  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.303      ;
; 1.027  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.313      ;
; 1.129  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.415      ;
; 1.174  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[0]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.460      ;
; 1.176  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.457      ;
; 1.187  ; BUFFREG:Step3|output[15]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]     ; clock        ; clock       ; 0.000        ; 0.476      ; 1.949      ;
; 1.194  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[12]                                                         ; clock        ; clock       ; 0.000        ; 0.494      ; 1.974      ;
; 1.197  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.478      ;
; 1.204  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 1.487      ;
; 1.216  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 1.498      ;
; 1.232  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2] ; clock        ; clock       ; 0.000        ; 0.010      ; 1.528      ;
; 1.297  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.580      ;
; 1.304  ; BUFFREG:Step3|output[11]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]     ; clock        ; clock       ; 0.000        ; -0.004     ; 1.586      ;
; 1.321  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Cout                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 1.604      ;
; 1.330  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                   ; clock        ; clock       ; 0.000        ; -0.003     ; 1.613      ;
; 1.334  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4] ; clock        ; clock       ; 0.000        ; -0.003     ; 1.617      ;
; 1.335  ; BUFFREG:Step3|output[7]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]      ; clock        ; clock       ; 0.000        ; -0.004     ; 1.617      ;
; 1.343  ; BUFFREG:Step3|output[6]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; 0.000        ; -0.005     ; 1.624      ;
; 1.395  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9] ; clock        ; clock       ; 0.000        ; 0.000      ; 1.681      ;
; 1.448  ; CU:Step1|c_select[0]                                                              ; CU:Step1|c_select[0]                                                             ; clock        ; clock       ; 0.000        ; 0.000      ; 1.734      ;
; 1.450  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.736      ;
; 1.454  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[13]                                                         ; clock        ; clock       ; 0.000        ; 0.466      ; 2.206      ;
; 1.459  ; BUFFREG:Step3|output[14]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[14]     ; clock        ; clock       ; 0.000        ; 0.476      ; 2.221      ;
; 1.483  ; CU:Step1|pc_select                                                                ; CU:Step1|pc_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.769      ;
; 1.492  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.778      ;
; 1.492  ; CU:Step1|inc_select                                                               ; CU:Step1|inc_select                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.778      ;
+--------+-----------------------------------------------------------------------------------+----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 168.177 ; 168.177 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 3.855   ; 3.855   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.085   ; 4.085   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 3.346   ; 3.346   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.001   ; 4.001   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.085   ; 4.085   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 3.927   ; 3.927   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 1.025   ; 1.025   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.046   ; 0.046   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.342  ; -0.342  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.280  ; -0.280  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.352   ; 0.352   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.289  ; -0.289  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.158  ; -0.158  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.202   ; 0.202   ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 1.025   ; 1.025   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.190  ; -0.190  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.386   ; 0.386   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -8.077 ; -8.077 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -3.607 ; -3.607 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -3.098 ; -3.098 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -3.098 ; -3.098 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -3.753 ; -3.753 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -3.837 ; -3.837 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -3.679 ; -3.679 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.590  ; 0.590  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.202  ; 0.202  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.590  ; 0.590  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.528  ; 0.528  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.104 ; -0.104 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.537  ; 0.537  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.406  ; 0.406  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.046  ; 0.046  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.777 ; -0.777 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.438  ; 0.438  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.138 ; -0.138 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 5.851  ; 5.851  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 5.851  ; 5.851  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 14.112 ; 14.112 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 16.990 ; 16.990 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 14.808 ; 14.808 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 14.410 ; 14.410 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.249 ; 15.249 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 16.454 ; 16.454 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 16.990 ; 16.990 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 15.340 ; 15.340 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 14.570 ; 14.570 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 15.299 ; 15.299 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 14.497 ; 14.497 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 13.422 ; 13.422 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 15.299 ; 15.299 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 12.898 ; 12.898 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 14.397 ; 14.397 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 13.207 ; 13.207 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 14.636 ; 14.636 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 16.149 ; 16.149 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 15.161 ; 15.161 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 14.191 ; 14.191 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 14.410 ; 14.410 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 14.822 ; 14.822 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 15.361 ; 15.361 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 16.149 ; 16.149 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 14.600 ; 14.600 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 16.726 ; 16.726 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 13.883 ; 13.883 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 16.726 ; 16.726 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 14.208 ; 14.208 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 12.697 ; 12.697 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 14.507 ; 14.507 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 13.327 ; 13.327 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 15.405 ; 15.405 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 15.026 ; 15.026 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 14.522 ; 14.522 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.439 ; 14.439 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 12.725 ; 12.725 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.058 ; 14.058 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.113 ; 14.113 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 15.026 ; 15.026 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 13.733 ; 13.733 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 12.866 ; 12.866 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 16.240 ; 16.240 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 13.326 ; 13.326 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 13.754 ; 13.754 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 13.126 ; 13.126 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 15.042 ; 15.042 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.717 ; 14.717 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 15.048 ; 15.048 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 16.240 ; 16.240 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 13.360 ; 13.360 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 12.528 ; 12.528 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 12.987 ; 12.987 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 5.851  ; 5.851  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 5.851  ; 5.851  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 14.112 ; 14.112 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 14.410 ; 14.410 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 14.808 ; 14.808 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 14.410 ; 14.410 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.249 ; 15.249 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 16.454 ; 16.454 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 16.990 ; 16.990 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 15.340 ; 15.340 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 14.570 ; 14.570 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 12.898 ; 12.898 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 14.497 ; 14.497 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 13.422 ; 13.422 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 15.299 ; 15.299 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 12.898 ; 12.898 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 14.397 ; 14.397 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 13.207 ; 13.207 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 14.636 ; 14.636 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 14.191 ; 14.191 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 15.161 ; 15.161 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 14.191 ; 14.191 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 14.410 ; 14.410 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 14.822 ; 14.822 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 15.361 ; 15.361 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 16.149 ; 16.149 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 14.600 ; 14.600 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 12.697 ; 12.697 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 13.883 ; 13.883 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 16.726 ; 16.726 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 14.208 ; 14.208 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 12.697 ; 12.697 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 14.507 ; 14.507 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 13.327 ; 13.327 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 15.405 ; 15.405 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 12.725 ; 12.725 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 14.522 ; 14.522 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.439 ; 14.439 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 12.725 ; 12.725 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.058 ; 14.058 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.113 ; 14.113 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 15.026 ; 15.026 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 13.733 ; 13.733 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 12.866 ; 12.866 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 12.528 ; 12.528 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 13.326 ; 13.326 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 13.754 ; 13.754 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 13.126 ; 13.126 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 15.042 ; 15.042 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.717 ; 14.717 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 15.048 ; 15.048 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 16.240 ; 16.240 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 13.360 ; 13.360 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 12.528 ; 12.528 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 12.987 ; 12.987 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -63.563 ; -4055.905     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.716 ; -53.779       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -952.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                 ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -63.563 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.593     ;
; -63.563 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.593     ;
; -63.563 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.591     ;
; -63.563 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.591     ;
; -63.541 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.571     ;
; -63.541 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.571     ;
; -63.541 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.002     ; 64.571     ;
; -63.541 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.569     ;
; -63.541 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.569     ;
; -63.541 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.004     ; 64.569     ;
; -63.459 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.159     ; 64.332     ;
; -63.459 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.161     ; 64.330     ;
; -63.451 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.479     ;
; -63.451 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.479     ;
; -63.429 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.457     ;
; -63.429 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.457     ;
; -63.429 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.004     ; 64.457     ;
; -63.347 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.161     ; 64.218     ;
; -63.341 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.375     ;
; -63.341 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.002      ; 64.375     ;
; -63.341 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.375     ;
; -63.341 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.373     ;
; -63.341 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.373     ;
; -63.341 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.373     ;
; -63.229 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.261     ;
; -63.229 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.000      ; 64.261     ;
; -63.229 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.261     ;
; -63.213 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.000      ; 64.245     ;
; -63.213 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.002     ; 64.243     ;
; -63.165 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.001      ; 64.198     ;
; -63.165 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.001     ; 64.196     ;
; -63.101 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.002     ; 64.131     ;
; -63.072 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.104     ;
; -63.072 ; CU:Step1|stage[0]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.102     ;
; -63.063 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.091     ;
; -63.063 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.091     ;
; -63.061 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.002      ; 64.095     ;
; -63.061 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 64.093     ;
; -63.053 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; -0.001     ; 64.084     ;
; -63.041 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.069     ;
; -63.041 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 64.069     ;
; -63.041 ; CU:Step1|stage[3]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.004     ; 64.069     ;
; -63.005 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.000      ; 64.037     ;
; -63.005 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 64.035     ;
; -62.990 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.167     ; 63.855     ;
; -62.990 ; CU:Step1|stage[0]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.169     ; 63.853     ;
; -62.968 ; CU:Step1|stage[31] ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.001     ; 63.999     ;
; -62.968 ; CU:Step1|stage[0]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.003     ; 63.997     ;
; -62.960 ; CU:Step1|stage[1]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.990     ;
; -62.959 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.002      ; 63.993     ;
; -62.959 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.161     ; 63.830     ;
; -62.959 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.991     ;
; -62.949 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.981     ;
; -62.924 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.001     ; 63.955     ;
; -62.924 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.003     ; 63.953     ;
; -62.914 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.942     ;
; -62.914 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.942     ;
; -62.893 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; -0.002     ; 63.923     ;
; -62.892 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.920     ;
; -62.892 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.920     ;
; -62.892 ; CU:Step1|stage[4]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.004     ; 63.920     ;
; -62.882 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.910     ;
; -62.882 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.910     ;
; -62.878 ; CU:Step1|stage[1]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.169     ; 63.741     ;
; -62.860 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.888     ;
; -62.860 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.888     ;
; -62.860 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.004     ; 63.888     ;
; -62.857 ; CU:Step1|stage[6]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.885     ;
; -62.857 ; CU:Step1|stage[6]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.885     ;
; -62.856 ; CU:Step1|stage[1]  ; CU:Step1|ir_enable   ; clock        ; clock       ; 1.000        ; -0.003     ; 63.885     ;
; -62.847 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.879     ;
; -62.841 ; CU:Step1|stage[3]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.873     ;
; -62.841 ; CU:Step1|stage[3]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.000      ; 63.873     ;
; -62.841 ; CU:Step1|stage[3]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.000      ; 63.873     ;
; -62.835 ; CU:Step1|stage[7]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.863     ;
; -62.835 ; CU:Step1|stage[7]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.863     ;
; -62.835 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.863     ;
; -62.835 ; CU:Step1|stage[6]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.863     ;
; -62.835 ; CU:Step1|stage[6]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.004     ; 63.863     ;
; -62.822 ; CU:Step1|stage[5]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.850     ;
; -62.822 ; CU:Step1|stage[5]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.850     ;
; -62.813 ; CU:Step1|stage[7]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.841     ;
; -62.813 ; CU:Step1|stage[7]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.841     ;
; -62.813 ; CU:Step1|stage[7]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.004     ; 63.841     ;
; -62.812 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; -0.003     ; 63.841     ;
; -62.810 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.161     ; 63.681     ;
; -62.800 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.828     ;
; -62.800 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.828     ;
; -62.800 ; CU:Step1|stage[5]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; -0.004     ; 63.828     ;
; -62.778 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.161     ; 63.649     ;
; -62.753 ; CU:Step1|stage[6]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.161     ; 63.624     ;
; -62.731 ; CU:Step1|stage[7]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.161     ; 63.602     ;
; -62.720 ; CU:Step1|stage[8]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.748     ;
; -62.720 ; CU:Step1|stage[8]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.748     ;
; -62.718 ; CU:Step1|stage[5]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.161     ; 63.589     ;
; -62.713 ; CU:Step1|stage[3]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; -0.002     ; 63.743     ;
; -62.706 ; CU:Step1|stage[31] ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; 0.001      ; 63.739     ;
; -62.706 ; CU:Step1|stage[0]  ; CU:Step1|mem_select  ; clock        ; clock       ; 1.000        ; -0.001     ; 63.737     ;
; -62.698 ; CU:Step1|stage[8]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.726     ;
; -62.698 ; CU:Step1|stage[8]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; -0.004     ; 63.726     ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.716 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 2.737      ; 0.673      ;
; -1.713 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 2.530      ; 0.469      ;
; -1.642 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[6]     ; clock        ; clock       ; -0.500       ; 2.732      ; 0.742      ;
; -1.636 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 2.654      ; 0.670      ;
; -1.545 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 2.646      ; 0.753      ;
; -1.540 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[4]     ; clock        ; clock       ; -0.500       ; 2.610      ; 0.722      ;
; -1.532 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[0]             ; clock        ; clock       ; -0.500       ; 2.548      ; 0.668      ;
; -1.517 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[3]             ; clock        ; clock       ; -0.500       ; 2.541      ; 0.676      ;
; -1.497 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 2.613      ; 0.768      ;
; -1.478 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[4]    ; clock        ; clock       ; -0.500       ; 2.549      ; 0.723      ;
; -1.451 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[6]    ; clock        ; clock       ; -0.500       ; 2.540      ; 0.741      ;
; -1.443 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[2]    ; clock        ; clock       ; -0.500       ; 2.544      ; 0.753      ;
; -1.431 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[1]             ; clock        ; clock       ; -0.500       ; 2.548      ; 0.769      ;
; -1.368 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 2.656      ; 0.940      ;
; -1.357 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 2.643      ; 0.938      ;
; -1.355 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 2.535      ; 0.832      ;
; -1.341 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[6]     ; clock        ; clock       ; -0.500       ; 2.603      ; 0.914      ;
; -1.334 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[5]     ; clock        ; clock       ; -0.500       ; 2.738      ; 1.056      ;
; -1.252 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[6]             ; clock        ; clock       ; -0.500       ; 2.537      ; 0.937      ;
; -1.246 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 2.536      ; 0.942      ;
; -1.231 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 2.656      ; 1.077      ;
; -1.220 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 2.646      ; 1.078      ;
; -1.137 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[5]             ; clock        ; clock       ; -0.500       ; 2.542      ; 1.057      ;
; -1.125 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 2.728      ; 1.255      ;
; -1.111 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 2.536      ; 1.077      ;
; -1.099 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 2.526      ; 1.079      ;
; -1.094 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 2.737      ; 1.295      ;
; -1.069 ; BUFFREG:Step5|output[9]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[9]             ; clock        ; clock       ; -0.500       ; 2.563      ; 1.146      ;
; -1.059 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[1]     ; clock        ; clock       ; -0.500       ; 2.740      ; 1.333      ;
; -1.051 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[7]             ; clock        ; clock       ; -0.500       ; 2.541      ; 1.142      ;
; -1.050 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY8|lpm_ff:lpm_ff_component|dffs[4]     ; clock        ; clock       ; -0.500       ; 2.742      ; 1.344      ;
; -1.037 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 2.527      ; 1.142      ;
; -0.995 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[2]     ; clock        ; clock       ; -0.500       ; 2.597      ; 1.254      ;
; -0.972 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 2.662      ; 1.342      ;
; -0.971 ; BUFFREG:Step5|output[8]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[8]             ; clock        ; clock       ; -0.500       ; 2.541      ; 1.222      ;
; -0.956 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[0]     ; clock        ; clock       ; -0.500       ; 2.612      ; 1.308      ;
; -0.895 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[0]    ; clock        ; clock       ; -0.500       ; 2.551      ; 1.308      ;
; -0.867 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[1]    ; clock        ; clock       ; -0.500       ; 2.548      ; 1.333      ;
; -0.851 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[4]             ; clock        ; clock       ; -0.500       ; 2.546      ; 1.347      ;
; -0.850 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 2.542      ; 1.344      ;
; -0.799 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:SWITCHES1|lpm_ff:lpm_ff_component|dffs[0]        ; clock        ; clock       ; -0.500       ; 1.983      ; 0.836      ;
; -0.784 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[3]     ; clock        ; clock       ; -0.500       ; 2.597      ; 1.465      ;
; -0.723 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[3]    ; clock        ; clock       ; -0.500       ; 2.536      ; 1.465      ;
; -0.565 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED4|lpm_ff:lpm_ff_component|dffs[2]             ; clock        ; clock       ; -0.500       ; 2.537      ; 1.624      ;
; -0.550 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 2.523      ; 1.625      ;
; -0.190 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY9|lpm_ff:lpm_ff_component|dffs[5]     ; clock        ; clock       ; -0.500       ; 2.600      ; 2.062      ;
; -0.134 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY10|lpm_ff:lpm_ff_component|dffs[5]    ; clock        ; clock       ; -0.500       ; 2.539      ; 2.057      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_select                                                                 ; CU:Step1|b_select                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.244  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.245  ; BUFFREG:Step4|output[6]                                                           ; BUFFREG:Step5|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.281  ; BUFFREG:Step7|output[12]                                                          ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.180      ; 0.613      ;
; 0.318  ; BUFFREG:Step4|output[7]                                                           ; BUFFREG:Step5|output[7]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.470      ;
; 0.322  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.474      ;
; 0.327  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.479      ;
; 0.332  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.484      ;
; 0.333  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.485      ;
; 0.359  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.371  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.409  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.409  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.411  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.563      ;
; 0.412  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.564      ;
; 0.414  ; BUFFREG:Step7|output[15]                                                          ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.167      ; 0.733      ;
; 0.416  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.568      ;
; 0.421  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.573      ;
; 0.421  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; 0.000      ; 0.573      ;
; 0.424  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.576      ;
; 0.443  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[15]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; clock        ; clock       ; 0.000        ; 0.186      ; 0.781      ;
; 0.449  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.597      ;
; 0.451  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.602      ;
; 0.455  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.603      ;
; 0.463  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.611      ;
; 0.468  ; BUFFREG:Step3|output[14]                                                          ; PS:Step11|Nout                                                                    ; clock        ; clock       ; 0.000        ; -0.002     ; 0.618      ;
; 0.478  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; clock        ; clock       ; 0.000        ; 0.009      ; 0.639      ;
; 0.481  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.186      ; 0.819      ;
; 0.502  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Cout                                                                    ; clock        ; clock       ; 0.000        ; -0.002     ; 0.652      ;
; 0.508  ; BUFFREG:Step3|output[15]                                                          ; PS:Step11|Vout                                                                    ; clock        ; clock       ; 0.000        ; -0.002     ; 0.658      ;
; 0.522  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.672      ;
; 0.527  ; CU:Step1|c_select[0]                                                              ; CU:Step1|c_select[0]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.679      ;
; 0.538  ; CU:Step1|inc_select                                                               ; CU:Step1|inc_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.690      ;
; 0.539  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; BUFFREG:Step3|output[7]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; clock        ; clock       ; 0.000        ; -0.004     ; 0.688      ;
; 0.540  ; CU:Step1|pc_select                                                                ; CU:Step1|pc_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; BUFFREG:Step3|output[11]                                                          ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; clock        ; clock       ; 0.000        ; -0.004     ; 0.689      ;
; 0.543  ; BUFFREG:Step3|output[6]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; clock        ; clock       ; 0.000        ; -0.005     ; 0.690      ;
; 0.565  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.565  ; BUFFREG:Step4|output[15]                                                          ; PS:Step11|Vout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.716      ;
; 0.566  ; BUFFREG:Step7|output[14]                                                          ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.161      ; 0.879      ;
; 0.567  ; BUFFREG:Step4|output[15]                                                          ; PS:Step11|Cout                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.719      ;
; 0.580  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.732      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 65.839 ; 65.839 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 1.772  ; 1.772  ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 1.872  ; 1.872  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 1.559  ; 1.559  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 1.835  ; 1.835  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 1.872  ; 1.872  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 1.838  ; 1.838  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.015  ; 0.015  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.460 ; -0.460 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.692 ; -0.692 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.633 ; -0.633 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.354 ; -0.354 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.658 ; -0.658 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.581 ; -0.581 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.459 ; -0.459 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.015  ; 0.015  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.598 ; -0.598 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.319 ; -0.319 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.305 ; -3.305 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -1.652 ; -1.652 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.439 ; -1.439 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.439 ; -1.439 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.715 ; -1.715 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.752 ; -1.752 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.718 ; -1.718 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.812  ; 0.812  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.580  ; 0.580  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.812  ; 0.812  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.753  ; 0.753  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.474  ; 0.474  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.778  ; 0.778  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.701  ; 0.701  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.579  ; 0.579  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.105  ; 0.105  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.718  ; 0.718  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.439  ; 0.439  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 2.916 ; 2.916 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 2.916 ; 2.916 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.299 ; 6.299 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 8.112 ; 8.112 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 7.130 ; 7.130 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.240 ; 7.240 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 7.744 ; 7.744 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 8.112 ; 8.112 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.240 ; 7.240 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.962 ; 6.962 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 7.213 ; 7.213 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 6.885 ; 6.885 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 6.464 ; 6.464 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 7.213 ; 7.213 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 6.275 ; 6.275 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 6.923 ; 6.923 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 6.416 ; 6.416 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 7.005 ; 7.005 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 7.548 ; 7.548 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 7.174 ; 7.174 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 6.795 ; 6.795 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 6.892 ; 6.892 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 7.133 ; 7.133 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 7.315 ; 7.315 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 7.548 ; 7.548 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 7.048 ; 7.048 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 7.851 ; 7.851 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 6.702 ; 6.702 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 7.851 ; 7.851 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 6.849 ; 6.849 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 6.190 ; 6.190 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 6.942 ; 6.942 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 6.444 ; 6.444 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 7.289 ; 7.289 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 7.142 ; 7.142 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.947 ; 6.947 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.961 ; 6.961 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.208 ; 6.208 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.755 ; 6.755 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.790 ; 6.790 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 7.142 ; 7.142 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.679 ; 6.679 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.294 ; 6.294 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 7.578 ; 7.578 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 6.467 ; 6.467 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 6.605 ; 6.605 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 6.358 ; 6.358 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 7.169 ; 7.169 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 7.118 ; 7.118 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 7.224 ; 7.224 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.578 ; 7.578 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 6.503 ; 6.503 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 6.275 ; 6.275 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 2.916 ; 2.916 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 2.916 ; 2.916 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.299 ; 6.299 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 7.130 ; 7.130 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.240 ; 7.240 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 7.744 ; 7.744 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 8.112 ; 8.112 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.240 ; 7.240 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.962 ; 6.962 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 6.275 ; 6.275 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 6.885 ; 6.885 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 6.464 ; 6.464 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 7.213 ; 7.213 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 6.275 ; 6.275 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 6.923 ; 6.923 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 6.416 ; 6.416 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 7.005 ; 7.005 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 6.795 ; 6.795 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 7.174 ; 7.174 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 6.795 ; 6.795 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 6.892 ; 6.892 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 7.133 ; 7.133 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 7.315 ; 7.315 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 7.548 ; 7.548 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 7.048 ; 7.048 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 6.190 ; 6.190 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 6.702 ; 6.702 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 7.851 ; 7.851 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 6.849 ; 6.849 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 6.190 ; 6.190 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 6.942 ; 6.942 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 6.444 ; 6.444 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 7.289 ; 7.289 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.208 ; 6.208 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.947 ; 6.947 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.961 ; 6.961 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.208 ; 6.208 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.755 ; 6.755 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.790 ; 6.790 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 7.142 ; 7.142 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.679 ; 6.679 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.294 ; 6.294 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 6.467 ; 6.467 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 6.605 ; 6.605 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 6.358 ; 6.358 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 7.169 ; 7.169 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 7.118 ; 7.118 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 7.224 ; 7.224 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.578 ; 7.578 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 6.503 ; 6.503 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 6.275 ; 6.275 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                 ;
+------------------+------------+----------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+----------+----------+---------+---------------------+
; Worst-case Slack ; -164.645   ; -4.709   ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -164.645   ; -4.709   ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -10838.443 ; -152.692 ; 0.0      ; 0.0     ; -1077.113           ;
;  clock           ; -10838.443 ; -152.692 ; N/A      ; N/A     ; -1077.113           ;
+------------------+------------+----------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 168.177 ; 168.177 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; 3.855   ; 3.855   ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; 4.085   ; 4.085   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 3.346   ; 3.346   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.001   ; 4.001   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.085   ; 4.085   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 3.927   ; 3.927   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 1.025   ; 1.025   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.046   ; 0.046   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.342  ; -0.342  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.280  ; -0.280  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.352   ; 0.352   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.289  ; -0.289  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.158  ; -0.158  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.202   ; 0.202   ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 1.025   ; 1.025   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.190  ; -0.190  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.386   ; 0.386   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.305 ; -3.305 ; Rise       ; clock           ;
; GPIOIn       ; clock      ; -1.652 ; -1.652 ; Fall       ; clock           ;
; IOPush[*]    ; clock      ; -1.439 ; -1.439 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.439 ; -1.439 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.715 ; -1.715 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.752 ; -1.752 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -1.718 ; -1.718 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.812  ; 0.812  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.580  ; 0.580  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.812  ; 0.812  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.753  ; 0.753  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.474  ; 0.474  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.778  ; 0.778  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.701  ; 0.701  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.579  ; 0.579  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.105  ; 0.105  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.718  ; 0.718  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.439  ; 0.439  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; ClockCheck ; clock      ; 5.851  ; 5.851  ; Rise       ; clock           ;
; ClockCheck ; clock      ; 5.851  ; 5.851  ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 14.112 ; 14.112 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 16.990 ; 16.990 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 14.808 ; 14.808 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 14.410 ; 14.410 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 15.249 ; 15.249 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 16.454 ; 16.454 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 16.990 ; 16.990 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 15.340 ; 15.340 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 14.570 ; 14.570 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 15.299 ; 15.299 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 14.497 ; 14.497 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 13.422 ; 13.422 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 15.299 ; 15.299 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 12.898 ; 12.898 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 14.397 ; 14.397 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 13.207 ; 13.207 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 14.636 ; 14.636 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 16.149 ; 16.149 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 15.161 ; 15.161 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 14.191 ; 14.191 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 14.410 ; 14.410 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 14.822 ; 14.822 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 15.361 ; 15.361 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 16.149 ; 16.149 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 14.600 ; 14.600 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 16.726 ; 16.726 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 13.883 ; 13.883 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 16.726 ; 16.726 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 14.208 ; 14.208 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 12.697 ; 12.697 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 14.507 ; 14.507 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 13.327 ; 13.327 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 15.405 ; 15.405 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 15.026 ; 15.026 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 14.522 ; 14.522 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 14.439 ; 14.439 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 12.725 ; 12.725 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 14.058 ; 14.058 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 14.113 ; 14.113 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 15.026 ; 15.026 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 13.733 ; 13.733 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 12.866 ; 12.866 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 16.240 ; 16.240 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 13.326 ; 13.326 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 13.754 ; 13.754 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 13.126 ; 13.126 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 15.042 ; 15.042 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 14.717 ; 14.717 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 15.048 ; 15.048 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 16.240 ; 16.240 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 13.360 ; 13.360 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 12.528 ; 12.528 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 12.987 ; 12.987 ; Fall       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; ClockCheck ; clock      ; 2.916 ; 2.916 ; Rise       ; clock           ;
; ClockCheck ; clock      ; 2.916 ; 2.916 ; Fall       ; clock           ;
; GPIOOut    ; clock      ; 6.299 ; 6.299 ; Fall       ; clock           ;
; IOHEX0[*]  ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  IOHEX0[0] ; clock      ; 7.130 ; 7.130 ; Fall       ; clock           ;
;  IOHEX0[1] ; clock      ; 6.925 ; 6.925 ; Fall       ; clock           ;
;  IOHEX0[2] ; clock      ; 7.240 ; 7.240 ; Fall       ; clock           ;
;  IOHEX0[3] ; clock      ; 7.744 ; 7.744 ; Fall       ; clock           ;
;  IOHEX0[4] ; clock      ; 8.112 ; 8.112 ; Fall       ; clock           ;
;  IOHEX0[5] ; clock      ; 7.240 ; 7.240 ; Fall       ; clock           ;
;  IOHEX0[6] ; clock      ; 6.962 ; 6.962 ; Fall       ; clock           ;
; IOHEX1[*]  ; clock      ; 6.275 ; 6.275 ; Fall       ; clock           ;
;  IOHEX1[0] ; clock      ; 6.885 ; 6.885 ; Fall       ; clock           ;
;  IOHEX1[1] ; clock      ; 6.464 ; 6.464 ; Fall       ; clock           ;
;  IOHEX1[2] ; clock      ; 7.213 ; 7.213 ; Fall       ; clock           ;
;  IOHEX1[3] ; clock      ; 6.275 ; 6.275 ; Fall       ; clock           ;
;  IOHEX1[4] ; clock      ; 6.923 ; 6.923 ; Fall       ; clock           ;
;  IOHEX1[5] ; clock      ; 6.416 ; 6.416 ; Fall       ; clock           ;
;  IOHEX1[6] ; clock      ; 7.005 ; 7.005 ; Fall       ; clock           ;
; IOHEX2[*]  ; clock      ; 6.795 ; 6.795 ; Fall       ; clock           ;
;  IOHEX2[0] ; clock      ; 7.174 ; 7.174 ; Fall       ; clock           ;
;  IOHEX2[1] ; clock      ; 6.795 ; 6.795 ; Fall       ; clock           ;
;  IOHEX2[2] ; clock      ; 6.892 ; 6.892 ; Fall       ; clock           ;
;  IOHEX2[3] ; clock      ; 7.133 ; 7.133 ; Fall       ; clock           ;
;  IOHEX2[4] ; clock      ; 7.315 ; 7.315 ; Fall       ; clock           ;
;  IOHEX2[5] ; clock      ; 7.548 ; 7.548 ; Fall       ; clock           ;
;  IOHEX2[6] ; clock      ; 7.048 ; 7.048 ; Fall       ; clock           ;
; IOHEX3[*]  ; clock      ; 6.190 ; 6.190 ; Fall       ; clock           ;
;  IOHEX3[0] ; clock      ; 6.702 ; 6.702 ; Fall       ; clock           ;
;  IOHEX3[1] ; clock      ; 7.851 ; 7.851 ; Fall       ; clock           ;
;  IOHEX3[2] ; clock      ; 6.849 ; 6.849 ; Fall       ; clock           ;
;  IOHEX3[3] ; clock      ; 6.190 ; 6.190 ; Fall       ; clock           ;
;  IOHEX3[4] ; clock      ; 6.942 ; 6.942 ; Fall       ; clock           ;
;  IOHEX3[5] ; clock      ; 6.444 ; 6.444 ; Fall       ; clock           ;
;  IOHEX3[6] ; clock      ; 7.289 ; 7.289 ; Fall       ; clock           ;
; IOLEDG[*]  ; clock      ; 6.208 ; 6.208 ; Fall       ; clock           ;
;  IOLEDG[0] ; clock      ; 6.947 ; 6.947 ; Fall       ; clock           ;
;  IOLEDG[1] ; clock      ; 6.961 ; 6.961 ; Fall       ; clock           ;
;  IOLEDG[2] ; clock      ; 6.208 ; 6.208 ; Fall       ; clock           ;
;  IOLEDG[3] ; clock      ; 6.755 ; 6.755 ; Fall       ; clock           ;
;  IOLEDG[4] ; clock      ; 6.790 ; 6.790 ; Fall       ; clock           ;
;  IOLEDG[5] ; clock      ; 7.142 ; 7.142 ; Fall       ; clock           ;
;  IOLEDG[6] ; clock      ; 6.679 ; 6.679 ; Fall       ; clock           ;
;  IOLEDG[7] ; clock      ; 6.294 ; 6.294 ; Fall       ; clock           ;
; IOLEDR[*]  ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOLEDR[0] ; clock      ; 6.467 ; 6.467 ; Fall       ; clock           ;
;  IOLEDR[1] ; clock      ; 6.605 ; 6.605 ; Fall       ; clock           ;
;  IOLEDR[2] ; clock      ; 6.358 ; 6.358 ; Fall       ; clock           ;
;  IOLEDR[3] ; clock      ; 7.169 ; 7.169 ; Fall       ; clock           ;
;  IOLEDR[4] ; clock      ; 7.118 ; 7.118 ; Fall       ; clock           ;
;  IOLEDR[5] ; clock      ; 7.224 ; 7.224 ; Fall       ; clock           ;
;  IOLEDR[6] ; clock      ; 7.578 ; 7.578 ; Fall       ; clock           ;
;  IOLEDR[7] ; clock      ; 6.503 ; 6.503 ; Fall       ; clock           ;
;  IOLEDR[8] ; clock      ; 6.121 ; 6.121 ; Fall       ; clock           ;
;  IOLEDR[9] ; clock      ; 6.275 ; 6.275 ; Fall       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 967      ; 6515     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 967      ; 6515     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 17    ; 17   ;
; Unconstrained Input Port Paths  ; 448   ; 448  ;
; Unconstrained Output Ports      ; 48    ; 48   ;
; Unconstrained Output Port Paths ; 48    ; 48   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 27 12:42:23 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -164.645
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -164.645    -10838.443 clock 
Info (332146): Worst-case hold slack is -4.709
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.709      -152.692 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1077.113 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 48 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ClockCheck" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIOOut" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -63.563
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -63.563     -4055.905 clock 
Info (332146): Worst-case hold slack is -1.716
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.716       -53.779 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -952.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 738 megabytes
    Info: Processing ended: Mon Nov 27 12:43:28 2017
    Info: Elapsed time: 00:01:05
    Info: Total CPU time (on all processors): 00:01:03


