/*Device: MK63F12
 Version: 1.6
 Description: MK63F12 Freescale Microcontroller
*/


/*
*********ATTENTION**********: 
The following MACRO items may missed in MK63F12.h:



*/
#include "../chip/chip.h"
#include "../inc/logic.h"


struct DATA ADC_REG_DATA[] = {
	{"OFFSET(AXBS_MemMap, PRS)", OFFSET(AXBS_MemMap,PRS[0]), 0},
	{"OFFSET(AXBS_MemMap, CRS)", OFFSET(AXBS_MemMap,CRS[0]), 16},
	{"OFFSET(AXBS_MemMap, MGPCR0)", OFFSET(AXBS_MemMap,MGPCR0), 2048},
	{"OFFSET(AXBS_MemMap, MGPCR1)", OFFSET(AXBS_MemMap,MGPCR1), 2304},
	{"OFFSET(AXBS_MemMap, MGPCR2)", OFFSET(AXBS_MemMap,MGPCR2), 2560},
	{"OFFSET(AXBS_MemMap, MGPCR3)", OFFSET(AXBS_MemMap,MGPCR3), 2816},
	{"OFFSET(AXBS_MemMap, MGPCR4)", OFFSET(AXBS_MemMap,MGPCR4), 3072},
	{"OFFSET(AXBS_MemMap, MGPCR5)", OFFSET(AXBS_MemMap,MGPCR5), 3328},
	{"sizeof(AXBS_MemMap)", sizeof(struct AXBS_MemMap), 3332}
};

struct DATA ADC_BITFIELD_DATA[] = {
	{"AXBS_PRS_M0_MASK", AXBS_PRS_M0_MASK, MASK(0,3)},
	{"AXBS_PRS_M0_SHIFT", AXBS_PRS_M0_SHIFT, SHIFT(0)},
	{"AXBS_PRS_M0_VALUE", AXBS_PRS_M0(1), SHIFT_VALUE(0)},
	{"AXBS_PRS_M1_MASK", AXBS_PRS_M1_MASK, MASK(4,3)},
	{"AXBS_PRS_M1_SHIFT", AXBS_PRS_M1_SHIFT, SHIFT(4)},
	{"AXBS_PRS_M1_VALUE", AXBS_PRS_M1(1), SHIFT_VALUE(4)},
	{"AXBS_PRS_M2_MASK", AXBS_PRS_M2_MASK, MASK(8,3)},
	{"AXBS_PRS_M2_SHIFT", AXBS_PRS_M2_SHIFT, SHIFT(8)},
	{"AXBS_PRS_M2_VALUE", AXBS_PRS_M2(1), SHIFT_VALUE(8)},
	{"AXBS_PRS_M3_MASK", AXBS_PRS_M3_MASK, MASK(12,3)},
	{"AXBS_PRS_M3_SHIFT", AXBS_PRS_M3_SHIFT, SHIFT(12)},
	{"AXBS_PRS_M3_VALUE", AXBS_PRS_M3(1), SHIFT_VALUE(12)},
	{"AXBS_PRS_M4_MASK", AXBS_PRS_M4_MASK, MASK(16,3)},
	{"AXBS_PRS_M4_SHIFT", AXBS_PRS_M4_SHIFT, SHIFT(16)},
	{"AXBS_PRS_M4_VALUE", AXBS_PRS_M4(1), SHIFT_VALUE(16)},
	{"AXBS_PRS_M5_MASK", AXBS_PRS_M5_MASK, MASK(20,3)},
	{"AXBS_PRS_M5_SHIFT", AXBS_PRS_M5_SHIFT, SHIFT(20)},
	{"AXBS_PRS_M5_VALUE", AXBS_PRS_M5(1), SHIFT_VALUE(20)},
	{"AXBS_CRS_PARK_MASK", AXBS_CRS_PARK_MASK, MASK(0,3)},
	{"AXBS_CRS_PARK_SHIFT", AXBS_CRS_PARK_SHIFT, SHIFT(0)},
	{"AXBS_CRS_PARK_VALUE", AXBS_CRS_PARK(1), SHIFT_VALUE(0)},
	{"AXBS_CRS_PCTL_MASK", AXBS_CRS_PCTL_MASK, MASK(4,2)},
	{"AXBS_CRS_PCTL_SHIFT", AXBS_CRS_PCTL_SHIFT, SHIFT(4)},
	{"AXBS_CRS_PCTL_VALUE", AXBS_CRS_PCTL(1), SHIFT_VALUE(4)},
	{"AXBS_CRS_ARB_MASK", AXBS_CRS_ARB_MASK, MASK(8,2)},
	{"AXBS_CRS_ARB_SHIFT", AXBS_CRS_ARB_SHIFT, SHIFT(8)},
	{"AXBS_CRS_ARB_VALUE", AXBS_CRS_ARB(1), SHIFT_VALUE(8)},
	{"AXBS_CRS_HLP_MASK", AXBS_CRS_HLP_MASK, MASK(30,1)},
	{"AXBS_CRS_HLP_SHIFT", AXBS_CRS_HLP_SHIFT, SHIFT(30)},
	{"AXBS_CRS_RO_MASK", AXBS_CRS_RO_MASK, MASK(31,1)},
	{"AXBS_CRS_RO_SHIFT", AXBS_CRS_RO_SHIFT, SHIFT(31)},
	{"AXBS_MGPCR0_AULB_MASK", AXBS_MGPCR0_AULB_MASK, MASK(0,3)},
	{"AXBS_MGPCR0_AULB_SHIFT", AXBS_MGPCR0_AULB_SHIFT, SHIFT(0)},
	{"AXBS_MGPCR0_AULB_VALUE", AXBS_MGPCR0_AULB(1), SHIFT_VALUE(0)},
	{"AXBS_MGPCR1_AULB_MASK", AXBS_MGPCR1_AULB_MASK, MASK(0,3)},
	{"AXBS_MGPCR1_AULB_SHIFT", AXBS_MGPCR1_AULB_SHIFT, SHIFT(0)},
	{"AXBS_MGPCR1_AULB_VALUE", AXBS_MGPCR1_AULB(1), SHIFT_VALUE(0)},
	{"AXBS_MGPCR2_AULB_MASK", AXBS_MGPCR2_AULB_MASK, MASK(0,3)},
	{"AXBS_MGPCR2_AULB_SHIFT", AXBS_MGPCR2_AULB_SHIFT, SHIFT(0)},
	{"AXBS_MGPCR2_AULB_VALUE", AXBS_MGPCR2_AULB(1), SHIFT_VALUE(0)},
	{"AXBS_MGPCR3_AULB_MASK", AXBS_MGPCR3_AULB_MASK, MASK(0,3)},
	{"AXBS_MGPCR3_AULB_SHIFT", AXBS_MGPCR3_AULB_SHIFT, SHIFT(0)},
	{"AXBS_MGPCR3_AULB_VALUE", AXBS_MGPCR3_AULB(1), SHIFT_VALUE(0)},
	{"AXBS_MGPCR4_AULB_MASK", AXBS_MGPCR4_AULB_MASK, MASK(0,3)},
	{"AXBS_MGPCR4_AULB_SHIFT", AXBS_MGPCR4_AULB_SHIFT, SHIFT(0)},
	{"AXBS_MGPCR4_AULB_VALUE", AXBS_MGPCR4_AULB(1), SHIFT_VALUE(0)},
	{"AXBS_MGPCR5_AULB_MASK", AXBS_MGPCR5_AULB_MASK, MASK(0,3)},
	{"AXBS_MGPCR5_AULB_SHIFT", AXBS_MGPCR5_AULB_SHIFT, SHIFT(0)},
	{"AXBS_MGPCR5_AULB_VALUE", AXBS_MGPCR5_AULB(1), SHIFT_VALUE(0)}
};