fsm sram_vector_00 {
  in  u1 i;
  out u8 o;

  sram u2[2][2] storage[2];

  void main() {
    storage.read(i);
    fence;
    fence;
    o = storage.rdata;
    storage.write(i, {8{i}});
    fence;
    fence;
  }
}
// @fec/mode: bmc
// @fec/depth: 50
// @fec/smtc {{{
//  initial
//  assume (= [golden.storage_q] [alogic.sram__storage.storage_q])
//  assume (or (not [alogic.rst]) (not [alogic.sram__storage.ce]))
// }}}
// @fec/golden {{{
//  module sram_vector_00(
//    input wire       clk,
//    input wire       rst,
//    input wire       i,
//    output reg [7:0] o
//  );
//    reg [1:0] state_q;
//    reg       addr_q;
//    reg [7:0] storage_q [1:0];
//    reg [7:0] rdata_q;
//
//    always @(posedge clk) begin
//      if (rst) begin
//        state_q <= 2'b0;
//        o <= 8'd0;
//      end else begin
//        case (state_q)
//          2'd0: begin
//            state_q <= 2'd1;
//            addr_q <= i;
//          end
//          2'd1: begin
//            state_q <= 2'd2;
//            rdata_q <= storage_q[addr_q];
//          end
//          2'd2: begin
//            state_q <= 2'd3;
//            o <= rdata_q;
//            storage_q[i] <= {8{i}};
//          end
//          default: begin
//            state_q <= 2'd0;
//          end
//        endcase
//      end
//    end
//
//  endmodule
// }}}
