============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 28 2024  10:39:37 pm
  Module:                 UART
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

      Instance                Module           Cell Count  Cell Area  Net Area   Total Area   Wireload  
--------------------------------------------------------------------------------------------------------
UART                                                  321    905.616     0.000      905.616 <none> (D)  
  U0_UART_RX         UART_RX                          240    629.622     0.000      629.622 <none> (D)  
    U0_data_sampling data_sampling                     56    106.704     0.000      106.704 <none> (D)  
    U0_deserializer  deserializer_DATA_WIDTH8          35    104.310     0.000      104.310 <none> (D)  
    U0_par_chk       par_chk_DATA_WIDTH8               11     30.438     0.000       30.438 <none> (D)  
    U0_stp_chk       stp_chk                            2      9.234     0.000        9.234 <none> (D)  
    U0_strt_chk      strt_chk                           1      8.208     0.000        8.208 <none> (D)  
  U0_UART_TX         UART_TX_DATA_WIDTH8               81    275.994     0.000      275.994 <none> (D)  
    U0_Serializer    Serializer_WIDTH8                 37    111.150     0.000      111.150 <none> (D)  
    U0_fsm           uart_tx_fsm                       20     47.538     0.000       47.538 <none> (D)  
    U0_mux           mux                                5     22.230     0.000       22.230 <none> (D)  
    U0_parity_calc   parity_calc_WIDTH8                19     95.076     0.000       95.076 <none> (D)  
  (D) = wireload is default in technology library
