[[3.2.1 SRAM和DRAM]]
命中率：CPU访问的信息已在Cache中的比率
缺失（未命中）率：M=1-H
Cache--主存 系统的平均访问时间t为：
+ 先访问Cache，若Cache未命中再访问主存
$$t=Ht_c+(1-H)(t_c+t_m)$$
+ 同时访问Cache和主存，若Cache命中则立即停止访问主存
$$t=Ht_c+(1-H)t_m$$

>[!info] 基于局部性原理，可以把CPU目前访问的地址“周围”的部分数据放到Cache中，如何界定“周围”
>将主存的存储空间”分块“，主存与Cache之间以”块“**为单位进行数据交换**

+ 如何区分Cache与主存的数据块对应关系：Cache和主存的映射方式[[3.5.3 Cache和主存的映射方式]]
+ Cahce很小，主存很大，如果Cache满了怎么办？：替换算法[[3.5.4 Cache替换算法]]
+ CPU修改了Cache的数据副本，如何确保主存中数据母本的一致性：Cache写策略[[3.5.5 Cache写策略]]

>[!info] 每次被访问的主存块，一定会被立即调入Cache

