//	********************************************************************************
//	模块名：clk_rst
//	功  能：产生工程所需的时钟和复位信号
//	资	源：
//	********************************************************************************
module clk_rst (
	
	//	输入信号                                     	
	input	i_clk		,	//	输入时钟

	//	输出信号
	output	o_clk		,	//	输出时钟
	output	o_rst_sync		//	o_clk时钟域，复位同步
	);
	
	
	//  ===============================================================================================
	//	参数、信号、函数说明
	//  ===============================================================================================
	//  -------------------------------------------------------------------------------------
	//	信号说明
	//  -------------------------------------------------------------------------------------
	wire	mmcm_locked	;	//	MMCM锁住	
		
		
	//  ===============================================================================================
	//	时钟、复位模块例化
	//  ===============================================================================================	
	//  -------------------------------------------------------------------------------------
	//	时钟模块例化
	//  -------------------------------------------------------------------------------------
	clk_gen clk_gen_inst(
		.i_clk			(i_clk			),	//	输入时钟
		.o_clk			(o_clk			),	//	输出时钟
		.o_mmcm_locked	(mmcm_locked	)	//	输出MMCM锁定
	);
	
	//  -------------------------------------------------------------------------------------
	//	复位模块例化
	//  -------------------------------------------------------------------------------------
	rst_sync rst_sync_inst(
		.clk				(o_clk			),	//	模块工作时钟信号
		.i_rst_async		(~mmcm_locked	),	//	复位异步
		.i_rst_sync_en		(1'b1			),	//	复位同步使能
		.o_rst_sync			(o_rst_sync		)	//	clk时钟域，复位同步
	);
	
endmodule