[Inputs]
mclk
[Outputs]
clk_out
[BiDir]
[ATTRIBUTES]
VeriModel divide

