#notemd
# Daily Meeting

# Special Lecture, Test Team (中嶋さん)

<http://www.cad.t.u-tokyo.ac.jp/~timcheng/NOTES/03_Furukawa_guest_lecture.pdf>

ADVANTEST

  - 歩留まりは上がっていく \> basically price is down
  - Brand Premium or Defamation
  - DPM :: Defect Per Million

## Two stage of Tests

  - Wafer Test

  - FT  
    final teset

## Definition of Test

  - Customer's design is NOT Test target
  - delay by analog disable :: register, wiring

## 

  - PB  
    Performance Board

## テストの種類

Alchip はテストハウスを持っている test all products

### 導通テスト

  - ISVM

  - DCテスト :: static, current, voltage test

  - Functional Test :: desire function and output?
    
    RTLが意図通りに動くかどうかのテスト、SoCではSCANテストで補うことが多 い

  - ACテスト 今はあまりやらない、SCANテストで補うことが多い?

  - SCANテスト :: DFT, Structual test

複数のスキャンチェーンを使うと、入力パターンをフリップフロップ(FF)に直接書込み、内部状態を設定可能
また、FFでの出力パターンをスキャンチェーンを通してテスタに読出すことにより内部状態を観測する

  - AC Scan  
    実周波数のクロックを2回入れる

  - AC Test

<!-- end list -->

  - 電源関連のテスト
      - <https://www.cqpub.co.jp/dwm/contents/0040/dwm004000850.pdf>
      - IDDq Test :: CMOS 回路の故障を見つけるためのテスト. Transisterが
        スイッチング動作をしていない静止時に，チップの電源電流IDDがごくわ
        ずかしか流れません（静止時のリーク電流はμA ～nA）．ところがチップ
        に故障が発生すると，大きな電流が流れます．この現象に着目し，静止時
        の電源電流を測定して故障の有無を判別する手法がIDDQ テストです

## メモリテスト

  - cell stuck 双方向性セル間干渉 一方向性セル間干渉
    
    ![](./img/data-corruption.png)
    
    多重選択 無選択

  - Checker board

  - Marching Pattern

  - Diagonal Walking XY-Galloping Galloping Walking

## Analog Test

<https://contents.zaikostore.com/semiconductor/5117/> Driver /
Comparater 何を比較する機器なのかというと、電流・電圧です。

オペアンプ同様に非反転入力端子と反転入力端子に電圧印加されますが、コン パレータではこの二つの端子それぞれの電位差(印加された電圧あるいは流れ
た電流)を比較し、どちらの値が大きいか・小さいかによって出力電圧が変化 することになります。

## Alchip

  - Wafer test  
    CP Circuit Probe
    
      - Slide probe, probe card has needles which connect between bumps
        on chip and tester
      - Very Expensive

## Tester

  - ATE  
    Automated Test Equipment

<!-- end list -->

  - manufacturing tester
      - Handler  
        automatic change chips from tray to tester
    <!-- end list -->
      - Load Board
      - Socket

## Test program

  - Test Program

  - pattern generation by DFT team

  - Probe/Load card Design

  - Characterization :: スペックに対して十分動作マージンがあるかどうか見るテスト

# Self Study

## オペアンプ(=Operational Amplifier、演算増幅器)

微弱な電気信号を増幅することができる集積回路(=IC)です。 オペアンプには
2本の入力端子と1本の出力端子があり、入力端子間の電圧の差を増幅し出力す
るのがオペアンプの基本的な性質といえます。

## DC Synthesis Workshop Student Guide

## TFUPlus file

### <http://kawaiihaseigi.blogspot.com/2018/09/tlu.html>

TFU+ file = IC Compiler で配置配線する際に，配線容量を考慮した配置配線
を行う．そのために配線層の寄生容量のモデルが必要であり，IC
Compilerで はTable Look Up Plus (TLU+)を使う．TLU+はInterconnect Technology
File (ITF)から作る．ITFでは，プロセスの縦構造を定義する，つまり各配線層の幅，
ピッチ，厚み，および誘電率を定義できる．誘電率は途中で変える事もできる．

<http://vlsi-concept.blogspot.com/2009/01/interconnect-technology-file-itf.html>

  - Cell libraries  
    contain physical layout descriptions of standard cells, macros and
    IO pad cells.
  - A design library  
    is a container that holds the physical design or layout, and all the
    associated physical data.

## Prasitic extraction

  - PEX  
    prasitic extraction

  - Parasite  
    寄生生物
    
    The Parasitic Capacitive Effect

When two conductive elements on a PCBA are close to each other and at
different voltage levels they form an intrinsic and typically unwanted
capacitor. This is known as the parasitic capacitive effect.

## TCL command

  - collection vs list  
    Tcl lists are structures to store user-defined data, Collections are
    used to access database data

## Target/Link library

  - Target library  
    RTL -\> map standard cell -\> netlist
  - Link library  
    standard cell on RTL -\> netlist
