Fitter report for top
Tue Mar 18 19:37:50 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. I/O Assignment Warnings
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Fitter RAM Summary
 25. Routing Usage Summary
 26. I/O Rules Summary
 27. I/O Rules Details
 28. I/O Rules Matrix
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Estimated Delay Added for Hold Timing Summary
 32. Estimated Delay Added for Hold Timing Details
 33. Fitter Messages
 34. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+---------------------------------+------------------------------------------------+
; Fitter Status                   ; Successful - Tue Mar 18 19:37:50 2025          ;
; Quartus Prime Version           ; 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Revision Name                   ; top                                            ;
; Top-level Entity Name           ; top                                            ;
; Family                          ; Cyclone V                                      ;
; Device                          ; 5CEBA4F23C7                                    ;
; Timing Models                   ; Final                                          ;
; Logic utilization (in ALMs)     ; 2,219 / 18,480 ( 12 % )                        ;
; Total registers                 ; 2104                                           ;
; Total pins                      ; 103 / 224 ( 46 % )                             ;
; Total virtual pins              ; 0                                              ;
; Total block memory bits         ; 2,099,232 / 3,153,920 ( 67 % )                 ;
; Total RAM Blocks                ; 262 / 308 ( 85 % )                             ;
; Total DSP Blocks                ; 0 / 66 ( 0 % )                                 ;
; Total HSSI RX PCSs              ; 0                                              ;
; Total HSSI PMA RX Deserializers ; 0                                              ;
; Total HSSI TX PCSs              ; 0                                              ;
; Total HSSI PMA TX Serializers   ; 0                                              ;
; Total PLLs                      ; 0 / 4 ( 0 % )                                  ;
; Total DLLs                      ; 0 / 4 ( 0 % )                                  ;
+---------------------------------+------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; 5CEBA4F23C7         ;                                       ;
; Maximum processors allowed for parallel compilation                ; 4                   ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Advanced Physical Optimization                                     ; Off                 ; On                                    ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                  ; On                                    ;
; Enable compact report table                                        ; Off                 ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                 ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC         ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                  ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                  ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal              ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Synchronizer Identification                                        ; Auto                ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz         ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
; Clamping Diode                                                     ; Off                 ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.44        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  15.8%      ;
;     Processor 3            ;  14.1%      ;
;     Processor 4            ;  13.9%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                        ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                      ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; muxed_clk_raw~CLKENA0                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; clk1_50~inputCLKENA0                                                                        ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; key[0]~inputCLKENA0                                                                         ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; ps2k_clk~inputCLKENA0                                                                       ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                       ;                  ;                       ;
; altsyncram:vga_mem0_1_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; altsyncram:vga_mem0_1_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]~DUPLICATE                 ;                  ;                       ;
; altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]~DUPLICATE                 ;                  ;                       ;
; altsyncram:vga_mem2_0_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; altsyncram:vga_mem2_0_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]~DUPLICATE                 ;                  ;                       ;
; altsyncram:vga_mem2_1_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; altsyncram:vga_mem2_1_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]~DUPLICATE                 ;                  ;                       ;
; altsyncram:vga_mem3_1_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; altsyncram:vga_mem3_1_rtl_0|altsyncram_6dn1:auto_generated|address_reg_b[0]~DUPLICATE                 ;                  ;                       ;
; mem_addr_reg[6]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_addr_reg[6]~DUPLICATE                                                                             ;                  ;                       ;
; mem_addr_reg[7]                                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; mem_addr_reg[7]~DUPLICATE                                                                             ;                  ;                       ;
; timer[4]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer[4]~DUPLICATE                                                                                    ;                  ;                       ;
; timer[5]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer[5]~DUPLICATE                                                                                    ;                  ;                       ;
; timer[6]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer[6]~DUPLICATE                                                                                    ;                  ;                       ;
; timer[8]                                                                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer[8]~DUPLICATE                                                                                    ;                  ;                       ;
; timer[12]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer[12]~DUPLICATE                                                                                   ;                  ;                       ;
; timer[13]                                                                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; timer[13]~DUPLICATE                                                                                   ;                  ;                       ;
; vga:i_vga|clk_en_cnt[0]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:i_vga|clk_en_cnt[0]~DUPLICATE                                                                     ;                  ;                       ;
; vga:i_vga|clk_en_cnt[1]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:i_vga|clk_en_cnt[1]~DUPLICATE                                                                     ;                  ;                       ;
; vga:i_vga|clk_en_cnt[2]                                                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:i_vga|clk_en_cnt[2]~DUPLICATE                                                                     ;                  ;                       ;
; vga:i_vga|hpos[2]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:i_vga|hpos[2]~DUPLICATE                                                                           ;                  ;                       ;
; vga:i_vga|hpos[7]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:i_vga|hpos[7]~DUPLICATE                                                                           ;                  ;                       ;
; vga:i_vga|vpos[0]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:i_vga|vpos[0]~DUPLICATE                                                                           ;                  ;                       ;
; vga:i_vga|vpos[2]                                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; vga:i_vga|vpos[2]~DUPLICATE                                                                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[1]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[2]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[1]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[2]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[0]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[1]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[2]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[0] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[0]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[1] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[1]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[2] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|address_reg_b[2]~DUPLICATE ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[10]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_data_reg[10]~DUPLICATE                                                         ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[12]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_data_reg[12]~DUPLICATE                                                         ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[13]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_data_reg[13]~DUPLICATE                                                         ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[15]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_data_reg[15]~DUPLICATE                                                         ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[16]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_data_reg[16]~DUPLICATE                                                         ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[20]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_data_reg[20]~DUPLICATE                                                         ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[21]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_data_reg[21]~DUPLICATE                                                         ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_data_reg[22]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_data_reg[22]~DUPLICATE                                                         ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[10]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[10]~DUPLICATE                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[14]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[14]~DUPLICATE                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[16]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[16]~DUPLICATE                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[0]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[0]~DUPLICATE                               ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[1]                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[1]~DUPLICATE                               ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[13]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[13]~DUPLICATE                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[23]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_data[23]~DUPLICATE                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[6]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[6]~DUPLICATE                        ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[7]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[7]~DUPLICATE                        ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[10]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[10]~DUPLICATE                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[13]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[13]~DUPLICATE                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[18]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[18]~DUPLICATE                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[19]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[19]~DUPLICATE                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[22]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[22]~DUPLICATE                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[23]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[23]~DUPLICATE                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[26]                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[26]~DUPLICATE                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|byte_data[0]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|byte_data[0]~DUPLICATE                        ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[0]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[0]~DUPLICATE                          ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[4]                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|counter[4]~DUPLICATE                          ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[2]                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[2]~DUPLICATE                        ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|mem_addr_reg[5]                                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|mem_addr_reg[5]~DUPLICATE                                                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|mem_addr_reg[14]                                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|mem_addr_reg[14]~DUPLICATE                                                          ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|port0_reg[1]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|port0_reg[1]~DUPLICATE                                                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|port0_reg[5]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|port0_reg[5]~DUPLICATE                                                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|port2_reg[3]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|port2_reg[3]~DUPLICATE                                                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|port3_reg[15]                                                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|port3_reg[15]~DUPLICATE                                                             ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|port6_reg[9]                                                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|port6_reg[9]~DUPLICATE                                                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|ser_divcnt[6]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|ser_divcnt[6]~DUPLICATE                                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|ser_divcnt[7]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|ser_divcnt[7]~DUPLICATE                                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|bufr_full                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|bufr_full~DUPLICATE                                ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[0]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[0]~DUPLICATE                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[2]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[2]~DUPLICATE                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[3]                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|divider_reg[3]~DUPLICATE                           ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[0]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[0]~DUPLICATE                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[6]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[6]~DUPLICATE                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[7]                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|shft_reg[7]~DUPLICATE                              ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alta_5_reg                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alta_5_reg~DUPLICATE                                        ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altb_5_reg                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altb_5_reg~DUPLICATE                                        ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[1]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[2]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[2]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[3]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[17]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[17]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[18]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[18]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[20]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[20]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[4]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[4]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[19]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[19]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[20]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[20]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[31]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[31]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[1]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[4]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[4]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[14]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[14]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[23]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dst_6d_data[23]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|flush_5_reg                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|flush_5_reg~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[0]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[0]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[1]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[2]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_5_reg[1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_5_reg[1]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_5_reg[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_5_reg[3]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_5_reg[4]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_5_reg[4]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_6_reg[0]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_6_reg[0]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_6_reg[1]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_6_reg[1]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[0]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[0]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[4]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[4]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[6]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[6]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[10]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[10]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[18]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[18]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[20]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[20]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|irq_5_reg[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|irq_5_reg[3]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[18]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[18]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[20]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[20]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[22]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[22]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[31]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[31]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[0]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[0]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[1]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[2]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[3]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[3]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[7]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[7]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[8]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[8]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[9]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[9]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[10]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[10]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[12]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[12]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[15]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[15]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[18]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[18]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[20]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[20]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[23]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[23]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[1]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[2]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[2]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[8]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[8]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[13]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[13]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[24]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[24]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[27]                                   ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[27]~DUPLICATE                                   ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_ph_reg[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_ph_reg[3]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[0]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[0]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[1]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[1]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mepc_reg[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mepc_reg[3]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mepc_reg[5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mepc_reg[5]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|opc_5_reg[6]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|opc_5_reg[6]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[9]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[9]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[19]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[19]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[22]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[22]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[27]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_1_reg[27]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_2_reg[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_2_reg[1]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_2_reg[10]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_2_reg[10]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_2_reg[13]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_2_reg[13]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_2_reg[15]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_2_reg[15]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_3_reg[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_3_reg[1]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_3_reg[19]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_3_reg[19]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_3_reg[24]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_3_reg[24]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_4_reg[7]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_4_reg[7]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_4_reg[27]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_4_reg[27]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[1]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[2]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[2]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[3]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[3]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[4]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[4]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[5]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[5]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[13]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[13]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[24]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[24]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[25]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[25]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[30]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[30]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rd_5_reg[1]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rd_5_reg[1]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rd_5_reg[2]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rd_5_reg[2]~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdata_reg[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdata_reg[3]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdata_reg[8]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdata_reg[8]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdata_reg[15]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdata_reg[15]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdelay_reg[7]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rdelay_reg[7]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rs1_4_reg[3]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rs1_4_reg[3]~DUPLICATE                                      ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|shfti_5_reg                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|shfti_5_reg~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[1]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[1]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[4]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[4]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[14]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[14]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src2_5_reg[1]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src2_5_reg[1]~DUPLICATE                                     ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src2_5_reg[13]                                    ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src2_5_reg[13]~DUPLICATE                                    ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|trap_5_reg                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|trap_5_reg~DUPLICATE                                        ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_5_reg                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_5_reg~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_6_reg                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_6_reg~DUPLICATE                                       ;                  ;                       ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mtvec_reg[8]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mtvec_reg[8]~DUPLICATE                                      ;                  ;                       ;
+---------------------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; buzzer     ; PIN_V10       ; QSF Assignment ;
; Location ;                ;              ; key[2]     ; PIN_M7        ; QSF Assignment ;
; Location ;                ;              ; key[3]     ; PIN_M6        ; QSF Assignment ;
; Location ;                ;              ; lpt_error  ; PIN_M16       ; QSF Assignment ;
; Location ;                ;              ; reset_in   ; PIN_P22       ; QSF Assignment ;
; Location ;                ;              ; tx         ; PIN_K16       ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 5783 ) ; 0.00 % ( 0 / 5783 )        ; 0.00 % ( 0 / 5783 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 5783 ) ; 0.00 % ( 0 / 5783 )        ; 0.00 % ( 0 / 5783 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 5783 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/run/top.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,219 / 18,480        ; 12 %  ;
; ALMs needed [=A-B+C]                                        ; 2,219                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,451 / 18,480        ; 13 %  ;
;         [a] ALMs used for LUT logic and registers           ; 572                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,491                 ;       ;
;         [c] ALMs used for registers                         ; 388                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 300 / 18,480          ; 2 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 68 / 18,480           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 3                     ;       ;
;         [c] Due to LAB input limits                         ; 65                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 294 / 1,848           ; 16 %  ;
;     -- Logic LABs                                           ; 294                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,293                 ;       ;
;     -- 7 input functions                                    ; 57                    ;       ;
;     -- 6 input functions                                    ; 943                   ;       ;
;     -- 5 input functions                                    ; 761                   ;       ;
;     -- 4 input functions                                    ; 576                   ;       ;
;     -- <=3 input functions                                  ; 956                   ;       ;
; Combinational ALUT usage for route-throughs                 ; 222                   ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 2,104                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 1,920 / 36,960        ; 5 %   ;
;         -- Secondary logic registers                        ; 184 / 36,960          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 1,930                 ;       ;
;         -- Routing optimization registers                   ; 174                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 103 / 224             ; 46 %  ;
;     -- Clock pins                                           ; 5 / 9                 ; 56 %  ;
;     -- Dedicated input pins                                 ; 0 / 11                ; 0 %   ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 262 / 308             ; 85 %  ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,099,232 / 3,153,920 ; 67 %  ;
; Total block memory implementation bits                      ; 2,682,880 / 3,153,920 ; 85 %  ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 66                ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 4                 ; 0 %   ;
; Global signals                                              ; 4                     ;       ;
;     -- Global clocks                                        ; 4 / 16                ; 25 %  ;
;     -- Quadrant clocks                                      ; 0 / 88                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 68                ; 0 %   ;
; SERDES Receivers                                            ; 0 / 68                ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 3                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 12.6% / 12.3% / 13.4% ;       ;
; Peak interconnect usage (total/H/V)                         ; 51.2% / 51.6% / 49.9% ;       ;
; Maximum fan-out                                             ; 1779                  ;       ;
; Highest non-global fan-out                                  ; 1124                  ;       ;
; Total fan-out                                               ; 30608                 ;       ;
; Average fan-out                                             ; 5.03                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2219 / 18480 ( 12 % ) ; 0 / 18480 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2219                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2451 / 18480 ( 13 % ) ; 0 / 18480 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 572                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1491                  ; 0                              ;
;         [c] ALMs used for registers                         ; 388                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 300 / 18480 ( 2 % )   ; 0 / 18480 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 68 / 18480 ( < 1 % )  ; 0 / 18480 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 3                     ; 0                              ;
;         [c] Due to LAB input limits                         ; 65                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 294 / 1848 ( 16 % )   ; 0 / 1848 ( 0 % )               ;
;     -- Logic LABs                                           ; 294                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3293                  ; 0                              ;
;     -- 7 input functions                                    ; 57                    ; 0                              ;
;     -- 6 input functions                                    ; 943                   ; 0                              ;
;     -- 5 input functions                                    ; 761                   ; 0                              ;
;     -- 4 input functions                                    ; 576                   ; 0                              ;
;     -- <=3 input functions                                  ; 956                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 222                   ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 1920 / 36960 ( 5 % )  ; 0 / 36960 ( 0 % )              ;
;         -- Secondary logic registers                        ; 184 / 36960 ( < 1 % ) ; 0 / 36960 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 1930                  ; 0                              ;
;         -- Routing optimization registers                   ; 174                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 103                   ; 0                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 2099232               ; 0                              ;
; Total block memory implementation bits                      ; 2682880               ; 0                              ;
; M10K block                                                  ; 262 / 308 ( 85 % )    ; 0 / 308 ( 0 % )                ;
; Clock enable block                                          ; 4 / 104 ( 3 % )       ; 0 / 104 ( 0 % )                ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 0                     ; 0                              ;
;     -- Registered Input Connections                         ; 0                     ; 0                              ;
;     -- Output Connections                                   ; 0                     ; 0                              ;
;     -- Registered Output Connections                        ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 34456                 ; 0                              ;
;     -- Registered Connections                               ; 9849                  ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 20                    ; 0                              ;
;     -- Output Ports                                         ; 83                    ; 0                              ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                               ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk1_50   ; M9    ; 3B       ; 22           ; 0            ; 0            ; 543                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; key[0]    ; U7    ; 3A       ; 10           ; 0            ; 91           ; 424                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; key[1]    ; W9    ; 3A       ; 11           ; 0            ; 34           ; 47                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; lpt_ACK   ; K19   ; 7A       ; 52           ; 45           ; 17           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; lpt_BUSY  ; K17   ; 5B       ; 54           ; 20           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; lpt_POUT  ; L19   ; 5B       ; 54           ; 21           ; 3            ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; lpt_SEL   ; L17   ; 5B       ; 54           ; 20           ; 20           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; ps2k_clk  ; D3    ; 2A       ; 0            ; 20           ; 3            ; 12                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; ps2k_data ; G2    ; 2A       ; 0            ; 21           ; 3            ; 11                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; rx        ; J17   ; 7A       ; 44           ; 45           ; 34           ; 2                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[0]     ; U13   ; 4A       ; 33           ; 0            ; 40           ; 74                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[1]     ; V13   ; 4A       ; 33           ; 0            ; 57           ; 50                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[2]     ; T13   ; 4A       ; 34           ; 0            ; 0            ; 26                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[3]     ; T12   ; 4A       ; 34           ; 0            ; 17           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[4]     ; AA15  ; 4A       ; 36           ; 0            ; 34           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[5]     ; AB15  ; 4A       ; 36           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[6]     ; AA14  ; 4A       ; 34           ; 0            ; 51           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[7]     ; AA13  ; 4A       ; 34           ; 0            ; 34           ; 26                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[8]     ; AB13  ; 4A       ; 33           ; 0            ; 91           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
; sw[9]     ; AB12  ; 4A       ; 33           ; 0            ; 74           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; --                        ; User                 ; no        ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; hex0[0]      ; U21   ; 4A       ; 52           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[1]      ; V21   ; 4A       ; 51           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[2]      ; W22   ; 4A       ; 48           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[3]      ; W21   ; 4A       ; 50           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[4]      ; Y22   ; 4A       ; 48           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[5]      ; Y21   ; 4A       ; 50           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[6]      ; AA22  ; 4A       ; 46           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex0[7]      ; Y9    ; 3B       ; 23           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; hex1[0]      ; AA20  ; 4A       ; 44           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[1]      ; AB20  ; 4A       ; 40           ; 0            ; 91           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[2]      ; AA19  ; 4A       ; 44           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[3]      ; AA18  ; 4A       ; 43           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[4]      ; AB18  ; 4A       ; 38           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[5]      ; AA17  ; 4A       ; 43           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[6]      ; U22   ; 4A       ; 51           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex1[7]      ; AB8   ; 3B       ; 19           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; hex2[0]      ; Y19   ; 4A       ; 48           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[1]      ; AB17  ; 4A       ; 38           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[2]      ; AA10  ; 3B       ; 22           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[3]      ; Y14   ; 4A       ; 36           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[4]      ; V14   ; 4A       ; 38           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[5]      ; AB22  ; 4A       ; 46           ; 0            ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[6]      ; AB21  ; 4A       ; 40           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex2[7]      ; R9    ; 3B       ; 23           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; hex3[0]      ; Y16   ; 4A       ; 40           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[1]      ; W16   ; 4A       ; 46           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[2]      ; Y17   ; 4A       ; 40           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[3]      ; V16   ; 4A       ; 46           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[4]      ; U17   ; 4A       ; 52           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[5]      ; V18   ; 4A       ; 51           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[6]      ; V19   ; 4A       ; 51           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex3[7]      ; T7    ; 3A       ; 12           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; hex4[0]      ; U20   ; 4A       ; 52           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[1]      ; Y20   ; 4A       ; 48           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[2]      ; V20   ; 4A       ; 44           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[3]      ; U16   ; 4A       ; 52           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[4]      ; U15   ; 4A       ; 43           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[5]      ; Y15   ; 4A       ; 36           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[6]      ; P9    ; 3B       ; 29           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex4[7]      ; D7    ; 8A       ; 10           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; hex5[0]      ; N9    ; 3B       ; 29           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[1]      ; M8    ; 3B       ; 22           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[2]      ; T14   ; 4A       ; 43           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[3]      ; P14   ; 4A       ; 50           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[4]      ; C1    ; 2A       ; 0            ; 21           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[5]      ; C2    ; 2A       ; 0            ; 21           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[6]      ; W19   ; 4A       ; 44           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; hex5[7]      ; G13   ; 7A       ; 38           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; led[0]       ; AA2   ; 2A       ; 0            ; 18           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]       ; AA1   ; 2A       ; 0            ; 18           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]       ; W2    ; 2A       ; 0            ; 18           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]       ; Y3    ; 2A       ; 0            ; 18           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[4]       ; N2    ; 2A       ; 0            ; 19           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[5]       ; N1    ; 2A       ; 0            ; 19           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[6]       ; U2    ; 2A       ; 0            ; 19           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[7]       ; U1    ; 2A       ; 0            ; 19           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[8]       ; L2    ; 2A       ; 0            ; 20           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[9]       ; L1    ; 2A       ; 0            ; 20           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_AUTOFEED ; L18   ; 5B       ; 54           ; 21           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_STROBE   ; T15   ; 5A       ; 54           ; 15           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_data[0]  ; T17   ; 5A       ; 54           ; 14           ; 60           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_data[1]  ; T18   ; 5A       ; 54           ; 14           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_data[2]  ; T19   ; 5A       ; 54           ; 14           ; 77           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_data[3]  ; T20   ; 5A       ; 54           ; 14           ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_data[4]  ; R16   ; 5A       ; 54           ; 16           ; 3            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_data[5]  ; R17   ; 5A       ; 54           ; 16           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_data[6]  ; R15   ; 5A       ; 54           ; 15           ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_data[7]  ; P18   ; 5A       ; 54           ; 17           ; 54           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; lpt_reset    ; C16   ; 7A       ; 52           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[0]     ; B6    ; 8A       ; 14           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[1]     ; B7    ; 8A       ; 14           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[2]     ; A8    ; 8A       ; 12           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_b[3]     ; A7    ; 8A       ; 12           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[0]     ; L7    ; 8A       ; 22           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[1]     ; K7    ; 8A       ; 22           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[2]     ; J7    ; 8A       ; 20           ; 45           ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_g[3]     ; J8    ; 8A       ; 20           ; 45           ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_hs       ; H8    ; 8A       ; 20           ; 45           ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[0]     ; A9    ; 8A       ; 18           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[1]     ; B10   ; 8A       ; 16           ; 45           ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[2]     ; C9    ; 8A       ; 16           ; 45           ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_r[3]     ; A5    ; 8A       ; 16           ; 45           ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; vga_vs       ; G8    ; 8A       ; 20           ; 45           ; 51           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 16mA             ; Off         ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+--------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; 2A       ; 14 / 16 ( 88 % ) ; 3.3V          ; --           ; 3.3V          ;
; 3A       ; 3 / 16 ( 19 % )  ; 3.3V          ; --           ; 3.3V          ;
; 3B       ; 8 / 32 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 4A       ; 46 / 48 ( 96 % ) ; 3.3V          ; --           ; 3.3V          ;
; 5A       ; 9 / 16 ( 56 % )  ; 3.3V          ; --           ; 3.3V          ;
; 5B       ; 4 / 16 ( 25 % )  ; 3.3V          ; --           ; 3.3V          ;
; 7A       ; 4 / 48 ( 8 % )   ; 3.3V          ; --           ; 3.3V          ;
; 8A       ; 15 / 32 ( 47 % ) ; 3.3V          ; --           ; 3.3V          ;
+----------+------------------+---------------+--------------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                   ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage         ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A2       ; 288        ; 9A       ; ^MSEL2                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ;            ; --       ; VCCBAT                 ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; A4       ; 290        ; 9A       ; ^nCONFIG               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A5       ; 264        ; 8A       ; vga_r[3]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A6       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A7       ; 273        ; 8A       ; vga_b[3]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A8       ; 271        ; 8A       ; vga_b[2]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A9       ; 262        ; 8A       ; vga_r[0]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; A10      ; 260        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A12      ; 242        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A13      ; 230        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A14      ; 218        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A15      ; 216        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; A16      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; A17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 29         ; 2A       ; led[1]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA2      ; 31         ; 2A       ; led[0]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA3      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ; 53         ; 3A       ; ^AS_DATA2, DATA2       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AA6      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ; 79         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA8      ; 82         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA9      ; 89         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA10     ; 87         ; 3B       ; hex2[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA11     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 105        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AA13     ; 113        ; 4A       ; sw[7]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA14     ; 111        ; 4A       ; sw[6]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA15     ; 116        ; 4A       ; sw[4]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA16     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA17     ; 127        ; 4A       ; hex1[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA18     ; 129        ; 4A       ; hex1[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA19     ; 130        ; 4A       ; hex1[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA20     ; 132        ; 4A       ; hex1[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AA21     ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; AA22     ; 137        ; 4A       ; hex0[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB1      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 55         ; 3A       ; ^AS_DATA1, DATA1       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB4      ; 57         ; 3A       ; ^AS_DATA0, ASDO, DATA0 ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB5      ; 76         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB6      ; 74         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB7      ; 81         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB8      ; 84         ; 3B       ; hex1[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB9      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ; 98         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB11     ; 100        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; AB12     ; 108        ; 4A       ; sw[9]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB13     ; 106        ; 4A       ; sw[8]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB14     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB15     ; 114        ; 4A       ; sw[5]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB16     ;            ; 4A       ; VREFB4AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AB17     ; 119        ; 4A       ; hex2[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB18     ; 121        ; 4A       ; hex1[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB19     ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ; 122        ; 4A       ; hex1[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB21     ; 124        ; 4A       ; hex2[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AB22     ; 135        ; 4A       ; hex2[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B3       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B4       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B5       ; 266        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B6       ; 268        ; 8A       ; vga_b[0]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B7       ; 270        ; 8A       ; vga_b[1]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B8       ;            ; 8A       ; VREFB8AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ; 263        ; 8A       ; vga_r[1]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; B11      ; 250        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B12      ; 240        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B13      ; 228        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 225        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B16      ; 204        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; B17      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B19      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; B20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C1       ; 16         ; 2A       ; hex5[4]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C2       ; 18         ; 2A       ; hex5[5]                ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; C3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C5       ; 292        ; 9A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C6       ; 272        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C8       ; 278        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C9       ; 265        ; 8A       ; vga_r[2]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C10      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C11      ; 248        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C12      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; C13      ; 241        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C14      ;            ; 7A       ; VREFB7AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; C15      ; 223        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; C16      ; 206        ; 7A       ; lpt_reset              ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; C17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D3       ; 22         ; 2A       ; ps2k_clk               ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; D4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D6       ; 274        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D7       ; 276        ; 8A       ; hex4[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; D8       ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D9       ; 277        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D11      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D12      ; 247        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D13      ; 239        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D14      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D15      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D16      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; D17      ; 207        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; D18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E1       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E2       ; 20         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; E3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E5       ; 289        ; 9A       ; ^MSEL3                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E6       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E7       ; 282        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E8       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E9       ; 275        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E10      ; 267        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E11      ;            ; 7A, 8A   ; VCCPD7A8A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E12      ; 249        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E14      ; 231        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E15      ; 215        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E16      ; 209        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; E17      ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E18      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; E19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 291        ; 9A       ; ^MSEL4                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F7       ; 280        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; F9       ; 269        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F10      ; 253        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F11      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F12      ; 238        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F13      ; 233        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F14      ; 226        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F15      ; 217        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; F16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F17      ; 202        ; 7A       ; ^GND                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F19      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F21      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; F22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G1       ; 17         ; 2A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; G2       ; 19         ; 2A       ; ps2k_data              ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 287        ; 9A       ; ^nCE                   ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 279        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G7       ;            ; 8A       ; VCCIO8A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G8       ; 258        ; 8A       ; vga_vs                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; G9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G10      ; 251        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G11      ; 236        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G12      ; 245        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G13      ; 237        ; 7A       ; hex5[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; G14      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; G15      ; 224        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G16      ; 210        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G17      ; 208        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G18      ; 211        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; G19      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ; 286        ; 9A       ; ^nSTATUS               ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ; 281        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H8       ; 256        ; 8A       ; vga_hs                 ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; H9       ; 261        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H10      ; 234        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H11      ; 243        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H13      ; 235        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H14      ; 227        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H15      ; 221        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H16      ; 219        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H17      ;            ; 7A       ; VCCIO7A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; H18      ; 213        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; H19      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H20      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 285        ; 9A       ; ^MSEL1                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 255        ; 8A       ; vga_g[2]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J8       ; 257        ; 8A       ; vga_g[3]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J9       ; 259        ; 8A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J11      ; 232        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J13      ; 229        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; J17      ; 220        ; 7A       ; rx                     ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; J18      ; 214        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J19      ; 212        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; J20      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J21      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J22      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K6       ; 284        ; 9A       ; ^CONF_DONE             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 254        ; 8A       ; vga_g[1]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K8       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K9       ; 246        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; K16      ; 222        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K17      ; 178        ; 5B       ; lpt_BUSY               ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; K18      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; K19      ; 205        ; 7A       ; lpt_ACK                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; K20      ; 203        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; K21      ; 183        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; K22      ; 185        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; L1       ; 21         ; 2A       ; led[9]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L2       ; 23         ; 2A       ; led[8]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L6       ; 283        ; 9A       ; ^MSEL0                 ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 252        ; 8A       ; vga_g[0]               ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; L8       ; 244        ; 7A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; L9       ;            ;          ; DNU                    ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ; 180        ; 5B       ; lpt_SEL                ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L18      ; 184        ; 5B       ; lpt_AUTOFEED           ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L19      ; 182        ; 5B       ; lpt_POUT               ; input  ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; L20      ;            ; 5B       ; VREFB5BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; L21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L22      ; 177        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ; 48         ; 3A       ; #TDO                   ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ; 70         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M7       ; 72         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; M8       ; 86         ; 3B       ; hex5[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M9       ; 88         ; 3B       ; clk1_50                ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; M10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ; 172        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M17      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M18      ; 176        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M19      ;            ; 5B       ; VCCIO5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; M20      ; 179        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M21      ; 181        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; M22      ; 175        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N1       ; 24         ; 2A       ; led[5]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N2       ; 26         ; 2A       ; led[4]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; N3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N6       ; 64         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N8       ; 80         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; N9       ; 104        ; 3B       ; hex5[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; N10      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 170        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ;            ; 5B       ; VCCPD5B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; N19      ; 174        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N20      ; 171        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N21      ; 173        ; 5B       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; N22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ; 50         ; 3A       ; #TMS                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ; 62         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P7       ; 73         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P8       ; 78         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P9       ; 102        ; 3B       ; hex4[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P10      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ; 97         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; P13      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ; 142        ; 4A       ; hex5[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; P15      ;            ; --       ; VCC                    ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ; 167        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P17      ; 169        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P18      ; 168        ; 5A       ; lpt_data[7]            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; P19      ; 166        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; P20      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P21      ;            ; 5A       ; VCCPD5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; P22      ; 164        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R1       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R2       ;            ; 1A, 2A   ; VCCPD1A2A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ; 49         ; 3A       ; ^nCSO, DATA4           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; R5       ; 60         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R6       ; 58         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R7       ; 71         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R8       ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R9       ; 93         ; 3B       ; hex2[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; R10      ; 99         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R11      ; 101        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R12      ; 95         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R13      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ; 144        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; R15      ; 161        ; 5A       ; lpt_data[6]            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R16      ; 163        ; 5A       ; lpt_data[4]            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R17      ; 165        ; 5A       ; lpt_data[5]            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; R18      ;            ; 5A       ; VCCIO5A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; R19      ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; R20      ;            ; 5A       ; VREFB5AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; R21      ; 162        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; R22      ; 160        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; T1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T4       ; 51         ; 3A       ; ^AS_DATA3, DATA3       ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; T5       ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T6       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T7       ; 66         ; 3A       ; hex3[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; T8       ; 68         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T9       ; 83         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T10      ; 91         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; T11      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; T12      ; 110        ; 4A       ; sw[3]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T13      ; 112        ; 4A       ; sw[2]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T14      ; 126        ; 4A       ; hex5[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; T15      ; 159        ; 5A       ; lpt_STROBE             ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T16      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ; 157        ; 5A       ; lpt_data[0]            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T18      ; 155        ; 5A       ; lpt_data[1]            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T19      ; 154        ; 5A       ; lpt_data[2]            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T20      ; 156        ; 5A       ; lpt_data[3]            ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; T21      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T22      ; 158        ; 5A       ; RESERVED_INPUT         ;        ;              ;                     ; Row I/O      ;                 ; no       ; Off          ;
; U1       ; 25         ; 2A       ; led[7]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U2       ; 27         ; 2A       ; led[6]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; U3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U6       ; 67         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U7       ; 59         ; 3A       ; key[0]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U8       ; 61         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U9       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ; 85         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U11      ; 94         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U12      ; 96         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; U13      ; 109        ; 4A       ; sw[0]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U14      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U15      ; 128        ; 4A       ; hex4[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U16      ; 150        ; 4A       ; hex4[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U17      ; 152        ; 4A       ; hex3[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U18      ;            ; --       ; VCCA_FPLL              ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; U20      ; 153        ; 4A       ; hex4[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U21      ; 151        ; 4A       ; hex0[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; U22      ; 146        ; 4A       ; hex1[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 56         ; 3A       ; ^DCLK                  ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; V4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ; 52         ; 3A       ; #TCK                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ; 69         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V7       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --       ; VCCPGM                 ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; V9       ; 75         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V10      ; 77         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V11      ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ; 107        ; 4A       ; sw[1]                  ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V14      ; 118        ; 4A       ; hex2[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V15      ; 120        ; 4A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; V16      ; 134        ; 4A       ; hex3[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V17      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V18      ; 149        ; 4A       ; hex3[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V19      ; 147        ; 4A       ; hex3[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V20      ; 131        ; 4A       ; hex4[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V21      ; 148        ; 4A       ; hex0[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; V22      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W1       ;            ; 2A       ; VREFB2AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 28         ; 2A       ; led[2]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W3       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ; 54         ; 3A       ; #TDI                   ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; W6       ;            ; 3A       ; VCCPD3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W7       ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W8       ; 63         ; 3A       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; W9       ; 65         ; 3A       ; key[1]                 ; input  ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W10      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W11      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W12      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W13      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W14      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W15      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W16      ; 136        ; 4A       ; hex3[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W17      ;            ; 3B, 4A   ; VCCPD3B4A              ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W18      ;            ; --       ; VCC_AUX                ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W19      ; 133        ; 4A       ; hex5[6]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W20      ;            ; 4A       ; VCCIO4A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; W21      ; 145        ; 4A       ; hex0[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; W22      ; 140        ; 4A       ; hex0[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y1       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 30         ; 2A       ; led[3]                 ; output ; 3.3-V LVTTL  ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y4       ;            ; 2A       ; VCCIO2A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ;          ; NC                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y7       ;            ; 3A       ; VREFB3AN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ; 3A       ; VCCIO3A                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y9       ; 92         ; 3B       ; hex0[7]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; N               ; no       ; Off          ;
; Y10      ; 90         ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y11      ; 103        ; 3B       ; RESERVED_INPUT         ;        ;              ;                     ; Column I/O   ;                 ; no       ; Off          ;
; Y12      ;            ; 3B       ; VREFB3BN0              ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; 3B       ; VCCIO3B                ; power  ;              ; 3.3V                ; --           ;                 ; --       ; --           ;
; Y14      ; 115        ; 4A       ; hex2[3]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y15      ; 117        ; 4A       ; hex4[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y16      ; 123        ; 4A       ; hex3[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y17      ; 125        ; 4A       ; hex3[2]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y18      ;            ;          ; GND                    ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y19      ; 141        ; 4A       ; hex2[0]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y20      ; 139        ; 4A       ; hex4[1]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y21      ; 143        ; 4A       ; hex0[5]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; Y22      ; 138        ; 4A       ; hex0[4]                ; output ; 3.3-V LVTTL  ;                     ; Column I/O   ; Y               ; no       ; Off          ;
+----------+------------+----------+------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------+
; I/O Assignment Warnings                             ;
+--------------+--------------------------------------+
; Pin Name     ; Reason                               ;
+--------------+--------------------------------------+
; led[0]       ; Missing drive strength and slew rate ;
; led[1]       ; Missing drive strength and slew rate ;
; led[2]       ; Missing drive strength and slew rate ;
; led[3]       ; Missing drive strength and slew rate ;
; led[4]       ; Missing drive strength and slew rate ;
; led[5]       ; Missing drive strength and slew rate ;
; led[6]       ; Missing drive strength and slew rate ;
; led[7]       ; Missing drive strength and slew rate ;
; led[8]       ; Missing drive strength and slew rate ;
; led[9]       ; Missing drive strength and slew rate ;
; hex0[0]      ; Missing drive strength and slew rate ;
; hex0[1]      ; Missing drive strength and slew rate ;
; hex0[2]      ; Missing drive strength and slew rate ;
; hex0[3]      ; Missing drive strength and slew rate ;
; hex0[4]      ; Missing drive strength and slew rate ;
; hex0[5]      ; Missing drive strength and slew rate ;
; hex0[6]      ; Missing drive strength and slew rate ;
; hex0[7]      ; Missing drive strength and slew rate ;
; hex1[0]      ; Missing drive strength and slew rate ;
; hex1[1]      ; Missing drive strength and slew rate ;
; hex1[2]      ; Missing drive strength and slew rate ;
; hex1[3]      ; Missing drive strength and slew rate ;
; hex1[4]      ; Missing drive strength and slew rate ;
; hex1[5]      ; Missing drive strength and slew rate ;
; hex1[6]      ; Missing drive strength and slew rate ;
; hex1[7]      ; Missing drive strength and slew rate ;
; hex2[0]      ; Missing drive strength and slew rate ;
; hex2[1]      ; Missing drive strength and slew rate ;
; hex2[2]      ; Missing drive strength and slew rate ;
; hex2[3]      ; Missing drive strength and slew rate ;
; hex2[4]      ; Missing drive strength and slew rate ;
; hex2[5]      ; Missing drive strength and slew rate ;
; hex2[6]      ; Missing drive strength and slew rate ;
; hex2[7]      ; Missing drive strength and slew rate ;
; hex3[0]      ; Missing drive strength and slew rate ;
; hex3[1]      ; Missing drive strength and slew rate ;
; hex3[2]      ; Missing drive strength and slew rate ;
; hex3[3]      ; Missing drive strength and slew rate ;
; hex3[4]      ; Missing drive strength and slew rate ;
; hex3[5]      ; Missing drive strength and slew rate ;
; hex3[6]      ; Missing drive strength and slew rate ;
; hex3[7]      ; Missing drive strength and slew rate ;
; hex4[0]      ; Missing drive strength and slew rate ;
; hex4[1]      ; Missing drive strength and slew rate ;
; hex4[2]      ; Missing drive strength and slew rate ;
; hex4[3]      ; Missing drive strength and slew rate ;
; hex4[4]      ; Missing drive strength and slew rate ;
; hex4[5]      ; Missing drive strength and slew rate ;
; hex4[6]      ; Missing drive strength and slew rate ;
; hex4[7]      ; Missing drive strength and slew rate ;
; hex5[0]      ; Missing drive strength and slew rate ;
; hex5[1]      ; Missing drive strength and slew rate ;
; hex5[2]      ; Missing drive strength and slew rate ;
; hex5[3]      ; Missing drive strength and slew rate ;
; hex5[4]      ; Missing drive strength and slew rate ;
; hex5[5]      ; Missing drive strength and slew rate ;
; hex5[6]      ; Missing drive strength and slew rate ;
; hex5[7]      ; Missing drive strength and slew rate ;
; vga_hs       ; Missing drive strength and slew rate ;
; vga_vs       ; Missing drive strength and slew rate ;
; vga_r[0]     ; Missing drive strength and slew rate ;
; vga_r[1]     ; Missing drive strength and slew rate ;
; vga_r[2]     ; Missing drive strength and slew rate ;
; vga_r[3]     ; Missing drive strength and slew rate ;
; vga_g[0]     ; Missing drive strength and slew rate ;
; vga_g[1]     ; Missing drive strength and slew rate ;
; vga_g[2]     ; Missing drive strength and slew rate ;
; vga_g[3]     ; Missing drive strength and slew rate ;
; vga_b[0]     ; Missing drive strength and slew rate ;
; vga_b[1]     ; Missing drive strength and slew rate ;
; vga_b[2]     ; Missing drive strength and slew rate ;
; vga_b[3]     ; Missing drive strength and slew rate ;
; lpt_STROBE   ; Missing drive strength and slew rate ;
; lpt_data[0]  ; Missing drive strength and slew rate ;
; lpt_data[1]  ; Missing drive strength and slew rate ;
; lpt_data[2]  ; Missing drive strength and slew rate ;
; lpt_data[3]  ; Missing drive strength and slew rate ;
; lpt_data[4]  ; Missing drive strength and slew rate ;
; lpt_data[5]  ; Missing drive strength and slew rate ;
; lpt_data[6]  ; Missing drive strength and slew rate ;
; lpt_data[7]  ; Missing drive strength and slew rate ;
; lpt_AUTOFEED ; Missing drive strength and slew rate ;
; lpt_reset    ; Missing drive strength and slew rate ;
; hex0[7]      ; Missing location assignment          ;
; hex1[7]      ; Missing location assignment          ;
; hex2[7]      ; Missing location assignment          ;
; hex3[7]      ; Missing location assignment          ;
; hex4[7]      ; Missing location assignment          ;
; hex5[7]      ; Missing location assignment          ;
+--------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+----------------------+--------------+
; Compilation Hierarchy Node                      ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                     ; Entity Name          ; Library Name ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+----------------------+--------------+
; |top                                            ; 2218.5 (245.6)       ; 2450.5 (313.5)                   ; 300.0 (68.0)                                      ; 68.0 (0.1)                       ; 0.0 (0.0)            ; 3293 (350)          ; 2104 (414)                ; 0 (0)         ; 2099232           ; 262   ; 0          ; 103  ; 0            ; |top                                                                                                    ; top                  ; work         ;
;    |altsyncram:vga_mem0_0_rtl_0|                ; 4.4 (0.0)            ; 5.0 (0.0)                        ; 0.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 1 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem0_0_rtl_0                                                                        ; altsyncram           ; work         ;
;       |altsyncram_6dn1:auto_generated|          ; 4.4 (0.2)            ; 5.0 (0.5)                        ; 0.6 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 1 (1)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem0_0_rtl_0|altsyncram_6dn1:auto_generated                                         ; altsyncram_6dn1      ; work         ;
;          |decode_5la:decode2|                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem0_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2                      ; decode_5la           ; work         ;
;          |mux_lfb:mux3|                         ; 3.4 (3.4)            ; 3.8 (3.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem0_0_rtl_0|altsyncram_6dn1:auto_generated|mux_lfb:mux3                            ; mux_lfb              ; work         ;
;    |altsyncram:vga_mem0_1_rtl_0|                ; 4.8 (0.0)            ; 5.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem0_1_rtl_0                                                                        ; altsyncram           ; work         ;
;       |altsyncram_6dn1:auto_generated|          ; 4.8 (0.2)            ; 5.2 (0.4)                        ; 0.4 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem0_1_rtl_0|altsyncram_6dn1:auto_generated                                         ; altsyncram_6dn1      ; work         ;
;          |decode_5la:decode2|                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem0_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2                      ; decode_5la           ; work         ;
;          |mux_lfb:mux3|                         ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem0_1_rtl_0|altsyncram_6dn1:auto_generated|mux_lfb:mux3                            ; mux_lfb              ; work         ;
;    |altsyncram:vga_mem1_0_rtl_0|                ; 5.0 (0.0)            ; 5.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem1_0_rtl_0                                                                        ; altsyncram           ; work         ;
;       |altsyncram_6dn1:auto_generated|          ; 5.0 (0.3)            ; 5.0 (0.4)                        ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated                                         ; altsyncram_6dn1      ; work         ;
;          |decode_5la:decode2|                   ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2                      ; decode_5la           ; work         ;
;          |mux_lfb:mux3|                         ; 3.6 (3.6)            ; 3.6 (3.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated|mux_lfb:mux3                            ; mux_lfb              ; work         ;
;    |altsyncram:vga_mem1_1_rtl_0|                ; 4.9 (0.0)            ; 5.2 (0.0)                        ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 1 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem1_1_rtl_0                                                                        ; altsyncram           ; work         ;
;       |altsyncram_6dn1:auto_generated|          ; 4.9 (0.3)            ; 5.2 (0.5)                        ; 0.3 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 1 (1)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem1_1_rtl_0|altsyncram_6dn1:auto_generated                                         ; altsyncram_6dn1      ; work         ;
;          |decode_5la:decode2|                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem1_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2                      ; decode_5la           ; work         ;
;          |mux_lfb:mux3|                         ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem1_1_rtl_0|altsyncram_6dn1:auto_generated|mux_lfb:mux3                            ; mux_lfb              ; work         ;
;    |altsyncram:vga_mem2_0_rtl_0|                ; 4.8 (0.0)            ; 4.8 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem2_0_rtl_0                                                                        ; altsyncram           ; work         ;
;       |altsyncram_6dn1:auto_generated|          ; 4.8 (0.3)            ; 4.8 (0.4)                        ; 0.0 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem2_0_rtl_0|altsyncram_6dn1:auto_generated                                         ; altsyncram_6dn1      ; work         ;
;          |decode_5la:decode2|                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem2_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2                      ; decode_5la           ; work         ;
;          |mux_lfb:mux3|                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem2_0_rtl_0|altsyncram_6dn1:auto_generated|mux_lfb:mux3                            ; mux_lfb              ; work         ;
;    |altsyncram:vga_mem2_1_rtl_0|                ; 4.8 (0.0)            ; 5.1 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem2_1_rtl_0                                                                        ; altsyncram           ; work         ;
;       |altsyncram_6dn1:auto_generated|          ; 4.8 (0.3)            ; 5.1 (0.7)                        ; 0.2 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem2_1_rtl_0|altsyncram_6dn1:auto_generated                                         ; altsyncram_6dn1      ; work         ;
;          |decode_5la:decode2|                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem2_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2                      ; decode_5la           ; work         ;
;          |mux_lfb:mux3|                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem2_1_rtl_0|altsyncram_6dn1:auto_generated|mux_lfb:mux3                            ; mux_lfb              ; work         ;
;    |altsyncram:vga_mem3_0_rtl_0|                ; 4.7 (0.0)            ; 4.7 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 1 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem3_0_rtl_0                                                                        ; altsyncram           ; work         ;
;       |altsyncram_6dn1:auto_generated|          ; 4.7 (0.2)            ; 4.7 (0.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 1 (1)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem3_0_rtl_0|altsyncram_6dn1:auto_generated                                         ; altsyncram_6dn1      ; work         ;
;          |decode_5la:decode2|                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem3_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2                      ; decode_5la           ; work         ;
;          |mux_lfb:mux3|                         ; 3.8 (3.8)            ; 3.8 (3.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem3_0_rtl_0|altsyncram_6dn1:auto_generated|mux_lfb:mux3                            ; mux_lfb              ; work         ;
;    |altsyncram:vga_mem3_1_rtl_0|                ; 4.7 (0.0)            ; 5.2 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (0)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem3_1_rtl_0                                                                        ; altsyncram           ; work         ;
;       |altsyncram_6dn1:auto_generated|          ; 4.7 (0.2)            ; 5.2 (0.5)                        ; 0.5 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (0)              ; 2 (2)                     ; 0 (0)         ; 131072            ; 16    ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem3_1_rtl_0|altsyncram_6dn1:auto_generated                                         ; altsyncram_6dn1      ; work         ;
;          |decode_5la:decode2|                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem3_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2                      ; decode_5la           ; work         ;
;          |mux_lfb:mux3|                         ; 3.8 (3.8)            ; 4.0 (4.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 8 (8)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|altsyncram:vga_mem3_1_rtl_0|altsyncram_6dn1:auto_generated|mux_lfb:mux3                            ; mux_lfb              ; work         ;
;    |display_static_digit:gen[4].i_digit|        ; 3.2 (3.2)            ; 4.0 (4.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|display_static_digit:gen[4].i_digit                                                                ; display_static_digit ; work         ;
;    |display_static_digit:gen[5].i_digit|        ; 4.0 (4.0)            ; 5.0 (5.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|display_static_digit:gen[5].i_digit                                                                ; display_static_digit ; work         ;
;    |ps2scan:ps2scan|                            ; 31.2 (31.2)          ; 32.7 (32.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (44)             ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|ps2scan:ps2scan                                                                                    ; ps2scan              ; work         ;
;    |vga:i_vga|                                  ; 29.0 (29.0)          ; 30.0 (30.0)                      ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 50 (50)             ; 35 (35)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|vga:i_vga                                                                                          ; vga                  ; work         ;
;    |yrv_mcu:i_yrv_mcu|                          ; 1867.4 (109.9)       ; 2025.1 (147.5)                   ; 225.6 (38.9)                                      ; 67.9 (1.2)                       ; 0.0 (0.0)            ; 2755 (171)          ; 1610 (182)                ; 0 (0)         ; 1050656           ; 134   ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu                                                                                  ; yrv_mcu              ; work         ;
;       |altsyncram:mcu_mem0_rtl_0|               ; 12.3 (0.0)           ; 15.0 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 5 (0)                     ; 0 (0)         ; 262152            ; 33    ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0                                                        ; altsyncram           ; work         ;
;          |altsyncram_gaq1:auto_generated|       ; 12.3 (1.0)           ; 15.0 (1.5)                       ; 2.7 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 5 (5)                     ; 0 (0)         ; 262152            ; 33    ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated                         ; altsyncram_gaq1      ; work         ;
;             |decode_ala:decode2|                ; 2.8 (2.8)            ; 4.7 (4.7)                        ; 1.8 (1.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2      ; decode_ala           ; work         ;
;             |mux_qfb:mux3|                      ; 8.5 (8.5)            ; 8.8 (8.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|mux_qfb:mux3            ; mux_qfb              ; work         ;
;       |altsyncram:mcu_mem1_rtl_0|               ; 13.3 (0.0)           ; 16.0 (0.0)                       ; 2.8 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 5 (0)                     ; 0 (0)         ; 262152            ; 33    ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0                                                        ; altsyncram           ; work         ;
;          |altsyncram_gaq1:auto_generated|       ; 13.3 (1.0)           ; 16.0 (1.5)                       ; 2.8 (0.5)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 5 (5)                     ; 0 (0)         ; 262152            ; 33    ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated                         ; altsyncram_gaq1      ; work         ;
;             |decode_ala:decode2|                ; 2.8 (2.8)            ; 3.7 (3.7)                        ; 1.0 (1.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2      ; decode_ala           ; work         ;
;             |mux_qfb:mux3|                      ; 9.5 (9.5)            ; 10.8 (10.8)                      ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|mux_qfb:mux3            ; mux_qfb              ; work         ;
;       |altsyncram:mcu_mem2_rtl_0|               ; 14.4 (0.0)           ; 16.5 (0.0)                       ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 6 (0)                     ; 0 (0)         ; 262152            ; 33    ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0                                                        ; altsyncram           ; work         ;
;          |altsyncram_gaq1:auto_generated|       ; 14.4 (1.0)           ; 16.5 (1.7)                       ; 2.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 6 (6)                     ; 0 (0)         ; 262152            ; 33    ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated                         ; altsyncram_gaq1      ; work         ;
;             |decode_ala:decode2|                ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2      ; decode_ala           ; work         ;
;             |mux_qfb:mux3|                      ; 10.9 (10.9)          ; 11.3 (11.3)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|mux_qfb:mux3            ; mux_qfb              ; work         ;
;       |altsyncram:mcu_mem3_rtl_0|               ; 15.4 (0.0)           ; 15.3 (0.0)                       ; 0.5 (0.0)                                         ; 0.5 (0.0)                        ; 0.0 (0.0)            ; 22 (0)              ; 6 (0)                     ; 0 (0)         ; 262152            ; 33    ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0                                                        ; altsyncram           ; work         ;
;          |altsyncram_gaq1:auto_generated|       ; 15.4 (1.1)           ; 15.3 (1.7)                       ; 0.5 (0.7)                                         ; 0.5 (0.1)                        ; 0.0 (0.0)            ; 22 (0)              ; 6 (6)                     ; 0 (0)         ; 262152            ; 33    ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated                         ; altsyncram_gaq1      ; work         ;
;             |decode_ala:decode2|                ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2      ; decode_ala           ; work         ;
;             |mux_qfb:mux3|                      ; 11.6 (11.6)          ; 11.2 (11.2)                      ; 0.0 (0.0)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 17 (17)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|mux_qfb:mux3            ; mux_qfb              ; work         ;
;       |boot_hex_parser:BOOT_HEX_PARSER|         ; 43.8 (43.8)          ; 54.4 (54.4)                      ; 10.6 (10.6)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 79 (79)             ; 96 (96)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER                                                  ; boot_hex_parser      ; work         ;
;       |boot_uart_receiver:BOOT_UART_RECEIVER|   ; 21.5 (21.5)          ; 22.0 (22.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 39 (39)             ; 34 (34)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER                                            ; boot_uart_receiver   ; work         ;
;       |serial_top:SERIAL|                       ; 48.4 (9.1)           ; 57.8 (9.1)                       ; 9.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (19)             ; 84 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|serial_top:SERIAL                                                                ; serial_top           ; work         ;
;          |serial_rx:RXCV|                       ; 24.4 (24.4)          ; 28.0 (28.0)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (47)             ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV                                                 ; serial_rx            ; work         ;
;          |serial_tx:XMIT|                       ; 14.8 (14.8)          ; 20.8 (20.8)                      ; 6.0 (6.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 27 (27)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT                                                 ; serial_tx            ; work         ;
;       |yrv_top:YRV|                             ; 1588.4 (0.0)         ; 1680.5 (0.0)                     ; 158.1 (0.0)                                       ; 65.9 (0.0)                       ; 0.0 (0.0)            ; 2282 (0)            ; 1192 (0)                  ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|yrv_top:YRV                                                                      ; yrv_top              ; work         ;
;          |yrv_cpu:CPU|                          ; 1515.0 (1515.0)      ; 1598.5 (1598.5)                  ; 148.1 (148.1)                                     ; 64.6 (64.6)                      ; 0.0 (0.0)            ; 2210 (2210)         ; 1032 (1032)               ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU                                                          ; yrv_cpu              ; work         ;
;             |altsyncram:regf_mem_rtl_0|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_0                                ; altsyncram           ; work         ;
;                |altsyncram_qvp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_0|altsyncram_qvp1:auto_generated ; altsyncram_qvp1      ; work         ;
;             |altsyncram:regf_mem_rtl_1|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_1                                ; altsyncram           ; work         ;
;                |altsyncram_qvp1:auto_generated| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_1|altsyncram_qvp1:auto_generated ; altsyncram_qvp1      ; work         ;
;          |yrv_csr:CSR|                          ; 69.5 (69.5)          ; 77.5 (77.5)                      ; 9.3 (9.3)                                         ; 1.3 (1.3)                        ; 0.0 (0.0)            ; 65 (65)             ; 156 (156)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR                                                          ; yrv_csr              ; work         ;
;          |yrv_int:INT|                          ; 3.8 (3.8)            ; 4.5 (4.5)                        ; 0.8 (0.8)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 7 (7)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |top|yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_int:INT                                                          ; yrv_int              ; work         ;
+-------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------+----------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                         ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name         ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; led[0]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[4]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[5]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[6]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[7]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[8]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[9]       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex0[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex1[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex2[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex3[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex4[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[4]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[5]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[6]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; hex5[7]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_hs       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_vs       ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_r[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_g[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[0]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[1]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[2]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; vga_b[3]     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_STROBE   ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_data[0]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_data[1]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_data[2]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_data[3]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_data[4]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_data[5]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_data[6]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_data[7]  ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_AUTOFEED ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; lpt_ACK      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lpt_BUSY     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lpt_POUT     ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lpt_SEL      ; Input    ; -- ; --   ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; lpt_reset    ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; key[1]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[7]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[2]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[3]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[4]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[5]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[6]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[0]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[1]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[8]        ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sw[9]        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; key[0]       ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk1_50      ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; rx           ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ps2k_data    ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; ps2k_clk     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+--------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                            ;
+-----------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                         ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------+-------------------+---------+
; lpt_ACK                                                                     ;                   ;         ;
; lpt_BUSY                                                                    ;                   ;         ;
; lpt_POUT                                                                    ;                   ;         ;
; lpt_SEL                                                                     ;                   ;         ;
; key[1]                                                                      ;                   ;         ;
;      - concat~0                                                             ; 1                 ; 0       ;
;      - concat~1                                                             ; 1                 ; 0       ;
;      - concat~2                                                             ; 1                 ; 0       ;
;      - concat~3                                                             ; 1                 ; 0       ;
;      - concat~4                                                             ; 1                 ; 0       ;
;      - concat~5                                                             ; 1                 ; 0       ;
;      - concat~6                                                             ; 1                 ; 0       ;
;      - concat~7                                                             ; 1                 ; 0       ;
;      - concat~8                                                             ; 1                 ; 0       ;
;      - concat~9                                                             ; 1                 ; 0       ;
;      - concat~10                                                            ; 1                 ; 0       ;
;      - concat~11                                                            ; 1                 ; 0       ;
;      - concat~12                                                            ; 1                 ; 0       ;
;      - concat~13                                                            ; 1                 ; 0       ;
;      - concat~14                                                            ; 1                 ; 0       ;
;      - concat~15                                                            ; 1                 ; 0       ;
;      - concat~16                                                            ; 1                 ; 0       ;
;      - concat~17                                                            ; 1                 ; 0       ;
;      - concat~18                                                            ; 1                 ; 0       ;
;      - concat~19                                                            ; 1                 ; 0       ;
;      - concat~20                                                            ; 1                 ; 0       ;
;      - concat~21                                                            ; 1                 ; 0       ;
;      - concat~22                                                            ; 1                 ; 0       ;
;      - concat~23                                                            ; 1                 ; 0       ;
;      - concat~24                                                            ; 1                 ; 0       ;
;      - concat~25                                                            ; 1                 ; 0       ;
;      - concat~26                                                            ; 1                 ; 0       ;
;      - concat~27                                                            ; 1                 ; 0       ;
;      - concat~28                                                            ; 1                 ; 0       ;
;      - concat~29                                                            ; 1                 ; 0       ;
;      - concat~30                                                            ; 1                 ; 0       ;
;      - concat~31                                                            ; 1                 ; 0       ;
;      - display_static_digit:gen[4].i_digit|WideOr6~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[4].i_digit|WideOr5~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[4].i_digit|WideOr4~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[4].i_digit|WideOr3~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[4].i_digit|WideOr2~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[4].i_digit|WideOr1~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[4].i_digit|WideOr0~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[5].i_digit|WideOr6~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[5].i_digit|WideOr5~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[5].i_digit|WideOr4~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[5].i_digit|WideOr3~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[5].i_digit|WideOr2~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[5].i_digit|WideOr1~0                        ; 1                 ; 0       ;
;      - display_static_digit:gen[5].i_digit|WideOr0~0                        ; 1                 ; 0       ;
;      - muxed_clk_raw                                                        ; 1                 ; 0       ;
; sw[7]                                                                       ;                   ;         ;
;      - Equal0~2                                                             ; 0                 ; 0       ;
;      - Selector23~4                                                         ; 0                 ; 0       ;
;      - Selector22~4                                                         ; 0                 ; 0       ;
;      - WideNor2                                                             ; 0                 ; 0       ;
;      - Selector21~0                                                         ; 0                 ; 0       ;
;      - Selector20~0                                                         ; 0                 ; 0       ;
;      - Selector19~0                                                         ; 0                 ; 0       ;
;      - Selector18~0                                                         ; 0                 ; 0       ;
;      - Selector17~0                                                         ; 0                 ; 0       ;
;      - Selector16~0                                                         ; 0                 ; 0       ;
;      - Selector15~0                                                         ; 0                 ; 0       ;
;      - Selector14~0                                                         ; 0                 ; 0       ;
;      - Selector13~0                                                         ; 0                 ; 0       ;
;      - Selector12~0                                                         ; 0                 ; 0       ;
;      - Selector11~0                                                         ; 0                 ; 0       ;
;      - Selector10~0                                                         ; 0                 ; 0       ;
;      - Selector9~0                                                          ; 0                 ; 0       ;
;      - Selector8~0                                                          ; 0                 ; 0       ;
;      - Selector7~0                                                          ; 0                 ; 0       ;
;      - Selector6~0                                                          ; 0                 ; 0       ;
;      - Selector5~0                                                          ; 0                 ; 0       ;
;      - Selector4~0                                                          ; 0                 ; 0       ;
;      - Selector3~0                                                          ; 0                 ; 0       ;
;      - Selector2~0                                                          ; 0                 ; 0       ;
;      - Selector1~0                                                          ; 0                 ; 0       ;
;      - Selector0~0                                                          ; 0                 ; 0       ;
; sw[2]                                                                       ;                   ;         ;
;      - Equal0~0                                                             ; 0                 ; 0       ;
;      - Selector23~0                                                         ; 0                 ; 0       ;
;      - WideNor2~0                                                           ; 0                 ; 0       ;
;      - Selector22~0                                                         ; 0                 ; 0       ;
;      - Selector21~1                                                         ; 0                 ; 0       ;
;      - Selector20~1                                                         ; 0                 ; 0       ;
;      - Selector19~1                                                         ; 0                 ; 0       ;
;      - Selector18~1                                                         ; 0                 ; 0       ;
;      - Selector17~1                                                         ; 0                 ; 0       ;
;      - Selector16~1                                                         ; 0                 ; 0       ;
;      - Selector15~1                                                         ; 0                 ; 0       ;
;      - Selector14~1                                                         ; 0                 ; 0       ;
;      - Selector13~1                                                         ; 0                 ; 0       ;
;      - Selector12~1                                                         ; 0                 ; 0       ;
;      - Selector11~1                                                         ; 0                 ; 0       ;
;      - Selector10~1                                                         ; 0                 ; 0       ;
;      - Selector9~1                                                          ; 0                 ; 0       ;
;      - Selector8~1                                                          ; 0                 ; 0       ;
;      - Selector7~1                                                          ; 0                 ; 0       ;
;      - Selector6~1                                                          ; 0                 ; 0       ;
;      - Selector5~1                                                          ; 0                 ; 0       ;
;      - Selector4~1                                                          ; 0                 ; 0       ;
;      - Selector3~1                                                          ; 0                 ; 0       ;
;      - Selector2~1                                                          ; 0                 ; 0       ;
;      - Selector1~1                                                          ; 0                 ; 0       ;
;      - Selector0~1                                                          ; 0                 ; 0       ;
; sw[3]                                                                       ;                   ;         ;
;      - Equal0~0                                                             ; 0                 ; 0       ;
; sw[4]                                                                       ;                   ;         ;
;      - Equal0~0                                                             ; 0                 ; 0       ;
; sw[5]                                                                       ;                   ;         ;
;      - Equal0~0                                                             ; 1                 ; 0       ;
; sw[6]                                                                       ;                   ;         ;
;      - Equal0~0                                                             ; 1                 ; 0       ;
; sw[0]                                                                       ;                   ;         ;
;      - Equal0~1                                                             ; 0                 ; 0       ;
;      - Selector23~0                                                         ; 0                 ; 0       ;
;      - Selector23~1                                                         ; 0                 ; 0       ;
;      - Selector23~2                                                         ; 0                 ; 0       ;
;      - WideNor2~0                                                           ; 0                 ; 0       ;
;      - Selector22~0                                                         ; 0                 ; 0       ;
;      - Selector22~1                                                         ; 0                 ; 0       ;
;      - Selector22~2                                                         ; 0                 ; 0       ;
;      - Selector21~1                                                         ; 0                 ; 0       ;
;      - Selector21~2                                                         ; 0                 ; 0       ;
;      - Selector21~3                                                         ; 0                 ; 0       ;
;      - Selector20~1                                                         ; 0                 ; 0       ;
;      - Selector20~2                                                         ; 0                 ; 0       ;
;      - Selector20~3                                                         ; 0                 ; 0       ;
;      - Selector19~1                                                         ; 0                 ; 0       ;
;      - Selector19~2                                                         ; 0                 ; 0       ;
;      - Selector19~3                                                         ; 0                 ; 0       ;
;      - Selector18~1                                                         ; 0                 ; 0       ;
;      - Selector18~2                                                         ; 0                 ; 0       ;
;      - Selector18~3                                                         ; 0                 ; 0       ;
;      - Selector17~1                                                         ; 0                 ; 0       ;
;      - Selector17~2                                                         ; 0                 ; 0       ;
;      - Selector17~3                                                         ; 0                 ; 0       ;
;      - Selector16~1                                                         ; 0                 ; 0       ;
;      - Selector16~2                                                         ; 0                 ; 0       ;
;      - Selector16~3                                                         ; 0                 ; 0       ;
;      - Selector15~1                                                         ; 0                 ; 0       ;
;      - Selector15~2                                                         ; 0                 ; 0       ;
;      - Selector15~3                                                         ; 0                 ; 0       ;
;      - Selector14~1                                                         ; 0                 ; 0       ;
;      - Selector14~2                                                         ; 0                 ; 0       ;
;      - Selector14~3                                                         ; 0                 ; 0       ;
;      - Selector13~1                                                         ; 0                 ; 0       ;
;      - Selector13~2                                                         ; 0                 ; 0       ;
;      - Selector13~3                                                         ; 0                 ; 0       ;
;      - Selector12~1                                                         ; 0                 ; 0       ;
;      - Selector12~2                                                         ; 0                 ; 0       ;
;      - Selector12~3                                                         ; 0                 ; 0       ;
;      - Selector11~1                                                         ; 0                 ; 0       ;
;      - Selector11~2                                                         ; 0                 ; 0       ;
;      - Selector11~3                                                         ; 0                 ; 0       ;
;      - Selector10~1                                                         ; 0                 ; 0       ;
;      - Selector10~2                                                         ; 0                 ; 0       ;
;      - Selector10~3                                                         ; 0                 ; 0       ;
;      - Selector9~1                                                          ; 0                 ; 0       ;
;      - Selector9~2                                                          ; 0                 ; 0       ;
;      - Selector9~3                                                          ; 0                 ; 0       ;
;      - Selector8~1                                                          ; 0                 ; 0       ;
;      - Selector8~2                                                          ; 0                 ; 0       ;
;      - Selector8~3                                                          ; 0                 ; 0       ;
;      - Selector7~1                                                          ; 0                 ; 0       ;
;      - Selector7~2                                                          ; 0                 ; 0       ;
;      - Selector7~3                                                          ; 0                 ; 0       ;
;      - Selector6~1                                                          ; 0                 ; 0       ;
;      - Selector6~2                                                          ; 0                 ; 0       ;
;      - Selector6~3                                                          ; 0                 ; 0       ;
;      - Selector5~1                                                          ; 0                 ; 0       ;
;      - Selector5~2                                                          ; 0                 ; 0       ;
;      - Selector5~3                                                          ; 0                 ; 0       ;
;      - Selector4~1                                                          ; 0                 ; 0       ;
;      - Selector4~2                                                          ; 0                 ; 0       ;
;      - Selector4~3                                                          ; 0                 ; 0       ;
;      - Selector3~1                                                          ; 0                 ; 0       ;
;      - Selector3~2                                                          ; 0                 ; 0       ;
;      - Selector3~3                                                          ; 0                 ; 0       ;
;      - Selector2~1                                                          ; 0                 ; 0       ;
;      - Selector2~2                                                          ; 0                 ; 0       ;
;      - Selector2~3                                                          ; 0                 ; 0       ;
;      - Selector1~1                                                          ; 0                 ; 0       ;
;      - Selector1~2                                                          ; 0                 ; 0       ;
;      - Selector1~3                                                          ; 0                 ; 0       ;
;      - Selector0~1                                                          ; 0                 ; 0       ;
;      - Selector0~2                                                          ; 0                 ; 0       ;
;      - Selector0~3                                                          ; 0                 ; 0       ;
; sw[1]                                                                       ;                   ;         ;
;      - Equal0~1                                                             ; 1                 ; 0       ;
;      - Selector23~0                                                         ; 1                 ; 0       ;
;      - Selector23~1                                                         ; 1                 ; 0       ;
;      - WideNor2~0                                                           ; 1                 ; 0       ;
;      - Selector22~0                                                         ; 1                 ; 0       ;
;      - Selector22~1                                                         ; 1                 ; 0       ;
;      - Selector21~1                                                         ; 1                 ; 0       ;
;      - Selector21~2                                                         ; 1                 ; 0       ;
;      - Selector20~1                                                         ; 1                 ; 0       ;
;      - Selector20~2                                                         ; 1                 ; 0       ;
;      - Selector19~1                                                         ; 1                 ; 0       ;
;      - Selector19~2                                                         ; 1                 ; 0       ;
;      - Selector18~1                                                         ; 1                 ; 0       ;
;      - Selector18~2                                                         ; 1                 ; 0       ;
;      - Selector17~1                                                         ; 1                 ; 0       ;
;      - Selector17~2                                                         ; 1                 ; 0       ;
;      - Selector16~1                                                         ; 1                 ; 0       ;
;      - Selector16~2                                                         ; 1                 ; 0       ;
;      - Selector15~1                                                         ; 1                 ; 0       ;
;      - Selector15~2                                                         ; 1                 ; 0       ;
;      - Selector14~1                                                         ; 1                 ; 0       ;
;      - Selector14~2                                                         ; 1                 ; 0       ;
;      - Selector13~1                                                         ; 1                 ; 0       ;
;      - Selector13~2                                                         ; 1                 ; 0       ;
;      - Selector12~1                                                         ; 1                 ; 0       ;
;      - Selector12~2                                                         ; 1                 ; 0       ;
;      - Selector11~1                                                         ; 1                 ; 0       ;
;      - Selector11~2                                                         ; 1                 ; 0       ;
;      - Selector10~1                                                         ; 1                 ; 0       ;
;      - Selector10~2                                                         ; 1                 ; 0       ;
;      - Selector9~1                                                          ; 1                 ; 0       ;
;      - Selector9~2                                                          ; 1                 ; 0       ;
;      - Selector8~1                                                          ; 1                 ; 0       ;
;      - Selector8~2                                                          ; 1                 ; 0       ;
;      - Selector7~1                                                          ; 1                 ; 0       ;
;      - Selector7~2                                                          ; 1                 ; 0       ;
;      - Selector6~1                                                          ; 1                 ; 0       ;
;      - Selector6~2                                                          ; 1                 ; 0       ;
;      - Selector5~1                                                          ; 1                 ; 0       ;
;      - Selector5~2                                                          ; 1                 ; 0       ;
;      - Selector4~1                                                          ; 1                 ; 0       ;
;      - Selector4~2                                                          ; 1                 ; 0       ;
;      - Selector3~1                                                          ; 1                 ; 0       ;
;      - Selector3~2                                                          ; 1                 ; 0       ;
;      - Selector2~1                                                          ; 1                 ; 0       ;
;      - Selector2~2                                                          ; 1                 ; 0       ;
;      - Selector1~1                                                          ; 1                 ; 0       ;
;      - Selector1~2                                                          ; 1                 ; 0       ;
;      - Selector0~1                                                          ; 1                 ; 0       ;
;      - Selector0~2                                                          ; 1                 ; 0       ;
; sw[8]                                                                       ;                   ;         ;
;      - Equal0~1                                                             ; 1                 ; 0       ;
; sw[9]                                                                       ;                   ;         ;
;      - Equal0~1                                                             ; 0                 ; 0       ;
; key[0]                                                                      ;                   ;         ;
;      - yrv_mcu:i_yrv_mcu|top_resetb~0                                       ; 1                 ; 0       ;
;      - vga_wr_reg_1                                                         ; 1                 ; 0       ;
;      - clk_cnt[23]                                                          ; 1                 ; 0       ;
;      - ps2scan:ps2scan|ps2_byte_r[0]~0                                      ; 1                 ; 0       ;
;      - yrv_mcu:i_yrv_mcu|port7_reg[2]~0                                     ; 1                 ; 0       ;
;      - key[0]~inputCLKENA0                                                  ; 1                 ; 0       ;
; clk1_50                                                                     ;                   ;         ;
;      - muxed_clk_raw                                                        ; 1                 ; 0       ;
;      - clk_cnt[23]                                                          ; 1                 ; 0       ;
; rx                                                                          ;                   ;         ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|byte_data[7] ; 0                 ; 0       ;
;      - yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|rx_sync1~0   ; 0                 ; 0       ;
; ps2k_data                                                                   ;                   ;         ;
;      - ps2scan:ps2scan|temp_data[6]~0                                       ; 1                 ; 0       ;
;      - ps2scan:ps2scan|temp_data[4]~1                                       ; 1                 ; 0       ;
;      - ps2scan:ps2scan|temp_data[0]~2                                       ; 1                 ; 0       ;
;      - ps2scan:ps2scan|temp_data[5]~3                                       ; 1                 ; 0       ;
;      - ps2scan:ps2scan|temp_data[7]~4                                       ; 1                 ; 0       ;
;      - ps2scan:ps2scan|temp_data[3]~5                                       ; 1                 ; 0       ;
;      - ps2scan:ps2scan|temp_data[2]~6                                       ; 1                 ; 0       ;
;      - ps2scan:ps2scan|temp_data[1]~7                                       ; 1                 ; 0       ;
;      - ps2scan:ps2scan|num[0]~1                                             ; 1                 ; 0       ;
;      - ps2scan:ps2scan|num[3]~2                                             ; 1                 ; 0       ;
;      - ps2scan:ps2scan|num[1]~3                                             ; 1                 ; 0       ;
; ps2k_clk                                                                    ;                   ;         ;
;      - ps2k_clk~inputCLKENA0                                                ; 0                 ; 0       ;
+-----------------------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                           ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; altsyncram:vga_mem0_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[0]                       ; LABCELL_X25_Y16_N12  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem0_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[1]                       ; LABCELL_X25_Y16_N33  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem0_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[0]                       ; LABCELL_X25_Y16_N54  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem0_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[1]                       ; LABCELL_X25_Y16_N51  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[0]                       ; LABCELL_X25_Y16_N39  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[1]                       ; LABCELL_X31_Y17_N9   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem1_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[0]                       ; LABCELL_X25_Y16_N30  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem1_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[1]                       ; LABCELL_X25_Y16_N15  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem2_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[0]                       ; LABCELL_X25_Y16_N0   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem2_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[1]                       ; LABCELL_X25_Y16_N21  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem2_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[0]                       ; LABCELL_X25_Y16_N18  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem2_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[1]                       ; LABCELL_X25_Y16_N57  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem3_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[0]                       ; LABCELL_X25_Y16_N42  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem3_0_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[1]                       ; LABCELL_X25_Y16_N27  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem3_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[0]                       ; LABCELL_X25_Y16_N24  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; altsyncram:vga_mem3_1_rtl_0|altsyncram_6dn1:auto_generated|decode_5la:decode2|eq_node[1]                       ; LABCELL_X25_Y16_N9   ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; clk1_50                                                                                                        ; PIN_M9               ; 3       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk1_50                                                                                                        ; PIN_M9               ; 541     ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; clk_cnt[23]                                                                                                    ; FF_X23_Y23_N38       ; 23      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; key[0]                                                                                                         ; PIN_U7               ; 419     ; Async. clear               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; key[0]                                                                                                         ; PIN_U7               ; 6       ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; muxed_clk_raw                                                                                                  ; MLABCELL_X23_Y23_N48 ; 1779    ; Clock                      ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; ps2k_clk                                                                                                       ; PIN_D3               ; 12      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; ps2scan:ps2scan|WideNor0                                                                                       ; LABCELL_X19_Y18_N9   ; 13      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; ps2scan:ps2scan|ps2_asci[3]~6                                                                                  ; LABCELL_X19_Y20_N45  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ps2scan:ps2scan|ps2_byte_r[0]~0                                                                                ; MLABCELL_X18_Y20_N12 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga:i_vga|clk_en                                                                                               ; FF_X36_Y15_N2        ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga:i_vga|d_vpos[7]~0                                                                                          ; LABCELL_X35_Y14_N15  ; 86      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode347w[3]~0 ; MLABCELL_X23_Y31_N0  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode364w[3]~0 ; MLABCELL_X23_Y31_N39 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode374w[3]~0 ; MLABCELL_X23_Y31_N15 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode384w[3]~0 ; MLABCELL_X23_Y31_N51 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode394w[3]~0 ; MLABCELL_X23_Y28_N6  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode347w[3]~0 ; MLABCELL_X23_Y28_N24 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode364w[3]~0 ; MLABCELL_X23_Y28_N21 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode374w[3]~0 ; MLABCELL_X23_Y28_N54 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode384w[3]~0 ; MLABCELL_X23_Y28_N57 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode394w[3]~0 ; MLABCELL_X23_Y28_N42 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode347w[3]~0 ; MLABCELL_X23_Y31_N30 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode364w[3]~0 ; MLABCELL_X23_Y31_N9  ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode374w[3]~0 ; MLABCELL_X23_Y31_N42 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode384w[3]~0 ; MLABCELL_X23_Y31_N45 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode394w[3]~0 ; MLABCELL_X23_Y31_N27 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode347w[3]~0 ; MLABCELL_X23_Y31_N18 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode364w[3]~0 ; MLABCELL_X23_Y31_N21 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode374w[3]~0 ; MLABCELL_X23_Y31_N54 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode384w[3]~0 ; MLABCELL_X23_Y31_N57 ; 8       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|decode_ala:decode2|w_anode394w[3]~0 ; MLABCELL_X23_Y31_N24 ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|Equal1~0                                                     ; MLABCELL_X23_Y23_N51 ; 23      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_counter[2]~1                                          ; LABCELL_X36_Y21_N51  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|nibble_valid~1                                               ; LABCELL_X36_Y21_N33  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|timeout_counter[19]~0                                        ; LABCELL_X39_Y21_N30  ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1[0]                                           ; FF_X36_Y21_N5        ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shifted_1~2                                            ; LABCELL_X36_Y21_N45  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|boot_uart_receiver:BOOT_UART_RECEIVER|shift~0                                                ; LABCELL_X36_Y21_N42  ; 25      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|mem_trans[0]~1                                                                               ; LABCELL_X24_Y25_N36  ; 154     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port0_reg[15]~1                                                                              ; MLABCELL_X23_Y18_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port0_reg[6]~0                                                                               ; MLABCELL_X23_Y18_N54 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[0]                                                                                 ; FF_X23_Y22_N32       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[0]~0                                                                               ; MLABCELL_X23_Y18_N33 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[15]~1                                                                              ; MLABCELL_X23_Y18_N15 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[1]                                                                                 ; FF_X25_Y14_N50       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[2]                                                                                 ; FF_X26_Y14_N56       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port1_reg[3]                                                                                 ; FF_X25_Y14_N58       ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port2_reg[0]~0                                                                               ; MLABCELL_X23_Y18_N21 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port2_reg[15]~1                                                                              ; MLABCELL_X23_Y18_N51 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port3_reg[0]~1                                                                               ; LABCELL_X24_Y21_N48  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port3_reg[8]~0                                                                               ; MLABCELL_X23_Y18_N9  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port6_reg[15]~1                                                                              ; MLABCELL_X23_Y18_N48 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port6_reg[1]                                                                                 ; FF_X36_Y19_N35       ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port6_reg[1]~0                                                                               ; MLABCELL_X23_Y18_N57 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port6_reg[3]                                                                                 ; FF_X29_Y20_N11       ; 70      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|port7_reg[2]~0                                                                               ; LABCELL_X24_Y21_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|WideNor0                                                                   ; LABCELL_X31_Y15_N48  ; 15      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|always2~0                                                   ; LABCELL_X26_Y19_N36  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|always4~0                                                   ; LABCELL_X26_Y18_N3   ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_rx:RXCV|ld_bufr                                                     ; LABCELL_X31_Y22_N18  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|always3~0                                                   ; MLABCELL_X34_Y18_N24 ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|always5~0                                                   ; MLABCELL_X23_Y15_N27 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|top_resetb~0                                                                                 ; LABCELL_X40_Y21_N0   ; 1124    ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|WideOr20~0                                                           ; LABCELL_X21_Y26_N24  ; 8       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always4~0                                                            ; LABCELL_X43_Y26_N30  ; 42      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always4~1                                                            ; LABCELL_X43_Y26_N18  ; 75      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always8~0                                                            ; MLABCELL_X28_Y23_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always9~0                                                            ; LABCELL_X43_Y26_N57  ; 45      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always9~1                                                            ; MLABCELL_X28_Y23_N21 ; 38      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|always9~2                                                            ; MLABCELL_X28_Y23_N3  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[31]~0                                                     ; LABCELL_X29_Y27_N15  ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrop_5_reg[3]                                                       ; FF_X41_Y27_N11       ; 32      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrop_6_reg[4]                                                       ; FF_X44_Y27_N17       ; 36      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dbg_type[2]~0                                                        ; MLABCELL_X42_Y30_N51 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|debug_mode                                                           ; FF_X43_Y25_N5        ; 16      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|dpc_wr                                                               ; MLABCELL_X42_Y30_N42 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|imm_3_out~1                                                          ; LABCELL_X21_Y26_N18  ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[17]~1                                                     ; MLABCELL_X23_Y26_N42 ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_3_reg[1]~3                                                      ; MLABCELL_X23_Y26_N54 ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|inst_5_ret                                                           ; LABCELL_X41_Y25_N51  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ld_pc                                                                ; LABCELL_X25_Y25_N6   ; 35      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mcause_wr                                                            ; MLABCELL_X42_Y22_N57 ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mem_wdata[20]~2                                                      ; LABCELL_X31_Y24_N57  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mepc_wr                                                              ; LABCELL_X39_Y22_N33  ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|regf_mem~0                                                           ; MLABCELL_X28_Y30_N18 ; 38      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rs1z_4_reg                                                           ; FF_X21_Y30_N47       ; 35      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rs2z_4_reg                                                           ; FF_X21_Y21_N29       ; 34      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|run_dec~0                                                            ; LABCELL_X29_Y27_N3   ; 26      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|run_exe~0                                                            ; MLABCELL_X23_Y26_N6  ; 459     ; Clock enable, Read enable  ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|run_mem~0                                                            ; LABCELL_X24_Y25_N30  ; 72      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_0_reg                                                          ; FF_X24_Y25_N44       ; 71      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_1_reg                                                          ; FF_X29_Y27_N2        ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|valid_3_reg                                                          ; FF_X24_Y25_N20       ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|always1~0                                                            ; MLABCELL_X42_Y30_N0  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dcsr_wr                                                              ; MLABCELL_X42_Y22_N15 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscr0_wr                                                             ; LABCELL_X40_Y23_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|dscr1_wr                                                             ; LABCELL_X36_Y23_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mcinh_wr                                                             ; LABCELL_X40_Y23_N36  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mie_wr                                                               ; LABCELL_X44_Y22_N27  ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mscr_wr                                                              ; MLABCELL_X42_Y30_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_csr:CSR|mtvec_wr                                                             ; MLABCELL_X42_Y22_N27 ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                          ;
+---------------+----------------------+---------+----------------------+------------------+---------------------------+
; Name          ; Location             ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------+----------------------+---------+----------------------+------------------+---------------------------+
; clk1_50       ; PIN_M9               ; 541     ; Global Clock         ; GCLK7            ; --                        ;
; key[0]        ; PIN_U7               ; 419     ; Global Clock         ; GCLK5            ; --                        ;
; muxed_clk_raw ; MLABCELL_X23_Y23_N48 ; 1779    ; Global Clock         ; GCLK1            ; --                        ;
; ps2k_clk      ; PIN_D3               ; 12      ; Global Clock         ; GCLK3            ; --                        ;
+---------------+----------------------+---------+----------------------+------------------+---------------------------+


+------------------------------------------+
; Non-Global High Fan-Out Signals          ;
+--------------------------------+---------+
; Name                           ; Fan-Out ;
+--------------------------------+---------+
; yrv_mcu:i_yrv_mcu|top_resetb~0 ; 1124    ;
+--------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                          ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size   ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF  ; Location                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; altsyncram:vga_mem0_0_rtl_0|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; None ; M10K_X22_Y9_N0, M10K_X11_Y6_N0, M10K_X11_Y3_N0, M10K_X30_Y2_N0, M10K_X51_Y17_N0, M10K_X30_Y3_N0, M10K_X51_Y18_N0, M10K_X11_Y10_N0, M10K_X46_Y10_N0, M10K_X51_Y7_N0, M10K_X11_Y8_N0, M10K_X3_Y14_N0, M10K_X46_Y4_N0, M10K_X46_Y8_N0, M10K_X46_Y40_N0, M10K_X11_Y13_N0                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:vga_mem0_1_rtl_0|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; None ; M10K_X38_Y8_N0, M10K_X38_Y20_N0, M10K_X38_Y2_N0, M10K_X38_Y11_N0, M10K_X46_Y21_N0, M10K_X51_Y6_N0, M10K_X11_Y11_N0, M10K_X22_Y11_N0, M10K_X46_Y20_N0, M10K_X30_Y7_N0, M10K_X38_Y15_N0, M10K_X46_Y13_N0, M10K_X38_Y17_N0, M10K_X51_Y19_N0, M10K_X38_Y19_N0, M10K_X11_Y12_N0                                                                                                                                                                                                                                                                                                   ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; None ; M10K_X11_Y7_N0, M10K_X51_Y13_N0, M10K_X3_Y6_N0, M10K_X22_Y1_N0, M10K_X51_Y28_N0, M10K_X51_Y4_N0, M10K_X11_Y5_N0, M10K_X30_Y14_N0, M10K_X51_Y16_N0, M10K_X46_Y36_N0, M10K_X46_Y38_N0, M10K_X46_Y15_N0, M10K_X46_Y35_N0, M10K_X46_Y39_N0, M10K_X51_Y23_N0, M10K_X46_Y11_N0                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:vga_mem1_1_rtl_0|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; None ; M10K_X51_Y14_N0, M10K_X38_Y6_N0, M10K_X11_Y1_N0, M10K_X30_Y1_N0, M10K_X30_Y11_N0, M10K_X3_Y13_N0, M10K_X22_Y7_N0, M10K_X38_Y7_N0, M10K_X46_Y17_N0, M10K_X46_Y18_N0, M10K_X51_Y29_N0, M10K_X30_Y16_N0, M10K_X46_Y3_N0, M10K_X30_Y18_N0, M10K_X3_Y17_N0, M10K_X38_Y4_N0                                                                                                                                                                                                                                                                                                        ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:vga_mem2_0_rtl_0|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; None ; M10K_X46_Y9_N0, M10K_X38_Y10_N0, M10K_X30_Y9_N0, M10K_X30_Y8_N0, M10K_X38_Y12_N0, M10K_X3_Y15_N0, M10K_X30_Y6_N0, M10K_X51_Y30_N0, M10K_X51_Y20_N0, M10K_X51_Y12_N0, M10K_X51_Y33_N0, M10K_X38_Y14_N0, M10K_X51_Y31_N0, M10K_X51_Y21_N0, M10K_X11_Y4_N0, M10K_X30_Y12_N0                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:vga_mem2_1_rtl_0|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; None ; M10K_X46_Y12_N0, M10K_X46_Y16_N0, M10K_X30_Y10_N0, M10K_X30_Y13_N0, M10K_X30_Y15_N0, M10K_X51_Y15_N0, M10K_X11_Y9_N0, M10K_X22_Y8_N0, M10K_X38_Y16_N0, M10K_X51_Y10_N0, M10K_X3_Y18_N0, M10K_X51_Y24_N0, M10K_X30_Y17_N0, M10K_X51_Y9_N0, M10K_X46_Y7_N0, M10K_X30_Y5_N0                                                                                                                                                                                                                                                                                                     ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:vga_mem3_0_rtl_0|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; None ; M10K_X38_Y1_N0, M10K_X46_Y32_N0, M10K_X46_Y37_N0, M10K_X51_Y11_N0, M10K_X38_Y18_N0, M10K_X38_Y5_N0, M10K_X46_Y31_N0, M10K_X51_Y5_N0, M10K_X3_Y11_N0, M10K_X38_Y13_N0, M10K_X3_Y4_N0, M10K_X30_Y4_N0, M10K_X46_Y34_N0, M10K_X3_Y16_N0, M10K_X22_Y4_N0, M10K_X3_Y12_N0                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; altsyncram:vga_mem3_1_rtl_0|altsyncram_6dn1:auto_generated|ALTSYNCRAM                                         ; AUTO ; Simple Dual Port ; Single Clock ; 16384        ; 8            ; 16384        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 131072 ; 16384                       ; 8                           ; 16384                       ; 8                           ; 131072              ; 16          ; 0     ; None ; M10K_X38_Y9_N0, M10K_X22_Y3_N0, M10K_X46_Y19_N0, M10K_X51_Y8_N0, M10K_X51_Y22_N0, M10K_X46_Y14_N0, M10K_X46_Y22_N0, M10K_X46_Y6_N0, M10K_X38_Y3_N0, M10K_X22_Y2_N0, M10K_X22_Y5_N0, M10K_X46_Y5_N0, M10K_X51_Y32_N0, M10K_X22_Y10_N0, M10K_X22_Y6_N0, M10K_X3_Y10_N0                                                                                                                                                                                                                                                                                                         ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem0_rtl_0|altsyncram_gaq1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 32769        ; 8            ; 32769        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262152 ; 32769                       ; 8                           ; 32769                       ; 8                           ; 262152              ; 33          ; 0     ; None ; M10K_X22_Y25_N0, M10K_X30_Y40_N0, M10K_X22_Y27_N0, M10K_X38_Y34_N0, M10K_X38_Y38_N0, M10K_X22_Y13_N0, M10K_X30_Y19_N0, M10K_X38_Y24_N0, M10K_X30_Y25_N0, M10K_X22_Y38_N0, M10K_X11_Y38_N0, M10K_X3_Y28_N0, M10K_X38_Y39_N0, M10K_X22_Y28_N0, M10K_X46_Y28_N0, M10K_X22_Y19_N0, M10K_X11_Y26_N0, M10K_X11_Y14_N0, M10K_X22_Y20_N0, M10K_X38_Y21_N0, M10K_X22_Y15_N0, M10K_X30_Y34_N0, M10K_X38_Y36_N0, M10K_X11_Y15_N0, M10K_X22_Y17_N0, M10K_X3_Y25_N0, M10K_X30_Y20_N0, M10K_X11_Y31_N0, M10K_X46_Y26_N0, M10K_X11_Y18_N0, M10K_X38_Y37_N0, M10K_X30_Y33_N0, M10K_X3_Y36_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem1_rtl_0|altsyncram_gaq1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 32769        ; 8            ; 32769        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262152 ; 32769                       ; 8                           ; 32769                       ; 8                           ; 262152              ; 33          ; 0     ; None ; M10K_X22_Y23_N0, M10K_X30_Y36_N0, M10K_X11_Y33_N0, M10K_X38_Y25_N0, M10K_X46_Y25_N0, M10K_X38_Y30_N0, M10K_X11_Y29_N0, M10K_X11_Y16_N0, M10K_X22_Y41_N0, M10K_X11_Y40_N0, M10K_X22_Y40_N0, M10K_X22_Y16_N0, M10K_X11_Y39_N0, M10K_X38_Y22_N0, M10K_X30_Y35_N0, M10K_X11_Y17_N0, M10K_X3_Y35_N0, M10K_X22_Y39_N0, M10K_X11_Y36_N0, M10K_X30_Y41_N0, M10K_X38_Y26_N0, M10K_X30_Y42_N0, M10K_X22_Y24_N0, M10K_X30_Y27_N0, M10K_X22_Y42_N0, M10K_X11_Y23_N0, M10K_X3_Y22_N0, M10K_X3_Y23_N0, M10K_X11_Y22_N0, M10K_X11_Y28_N0, M10K_X3_Y30_N0, M10K_X51_Y27_N0, M10K_X30_Y28_N0  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 32769        ; 8            ; 32769        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262152 ; 32769                       ; 8                           ; 32769                       ; 8                           ; 262152              ; 33          ; 0     ; None ; M10K_X22_Y22_N0, M10K_X22_Y12_N0, M10K_X30_Y26_N0, M10K_X11_Y24_N0, M10K_X11_Y27_N0, M10K_X22_Y14_N0, M10K_X22_Y35_N0, M10K_X11_Y25_N0, M10K_X11_Y35_N0, M10K_X3_Y38_N0, M10K_X30_Y37_N0, M10K_X51_Y26_N0, M10K_X46_Y23_N0, M10K_X22_Y37_N0, M10K_X22_Y36_N0, M10K_X51_Y25_N0, M10K_X38_Y28_N0, M10K_X38_Y29_N0, M10K_X38_Y35_N0, M10K_X11_Y21_N0, M10K_X30_Y38_N0, M10K_X22_Y30_N0, M10K_X22_Y29_N0, M10K_X11_Y37_N0, M10K_X38_Y40_N0, M10K_X30_Y21_N0, M10K_X30_Y22_N0, M10K_X22_Y21_N0, M10K_X11_Y20_N0, M10K_X3_Y29_N0, M10K_X46_Y30_N0, M10K_X11_Y30_N0, M10K_X3_Y32_N0 ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem3_rtl_0|altsyncram_gaq1:auto_generated|ALTSYNCRAM                         ; AUTO ; Simple Dual Port ; Single Clock ; 32769        ; 8            ; 32769        ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 262152 ; 32769                       ; 8                           ; 32769                       ; 8                           ; 262152              ; 33          ; 0     ; None ; M10K_X30_Y24_N0, M10K_X3_Y27_N0, M10K_X3_Y26_N0, M10K_X3_Y20_N0, M10K_X3_Y21_N0, M10K_X3_Y24_N0, M10K_X46_Y33_N0, M10K_X30_Y32_N0, M10K_X3_Y34_N0, M10K_X38_Y41_N0, M10K_X22_Y32_N0, M10K_X22_Y34_N0, M10K_X46_Y29_N0, M10K_X30_Y39_N0, M10K_X30_Y29_N0, M10K_X3_Y33_N0, M10K_X11_Y19_N0, M10K_X38_Y31_N0, M10K_X38_Y32_N0, M10K_X22_Y31_N0, M10K_X38_Y33_N0, M10K_X11_Y32_N0, M10K_X46_Y27_N0, M10K_X3_Y19_N0, M10K_X3_Y31_N0, M10K_X46_Y24_N0, M10K_X22_Y33_N0, M10K_X11_Y34_N0, M10K_X30_Y23_N0, M10K_X22_Y26_N0, M10K_X22_Y18_N0, M10K_X38_Y27_N0, M10K_X38_Y23_N0       ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_0|altsyncram_qvp1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X30_Y30_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|altsyncram:regf_mem_rtl_1|altsyncram_qvp1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024   ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; None ; M10K_X30_Y31_N0                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
+---------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+--------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+----------------------------------------------------------+
; Routing Usage Summary                                    ;
+------------------------------+---------------------------+
; Routing Resource Type        ; Usage                     ;
+------------------------------+---------------------------+
; Block interconnects          ; 15,955 / 140,056 ( 11 % ) ;
; C12 interconnects            ; 692 / 6,048 ( 11 % )      ;
; C2 interconnects             ; 6,367 / 54,648 ( 12 % )   ;
; C4 interconnects             ; 3,617 / 25,920 ( 14 % )   ;
; DQS bus muxes                ; 0 / 17 ( 0 % )            ;
; DQS-18 I/O buses             ; 0 / 17 ( 0 % )            ;
; DQS-9 I/O buses              ; 0 / 17 ( 0 % )            ;
; Direct links                 ; 468 / 140,056 ( < 1 % )   ;
; Global clocks                ; 4 / 16 ( 25 % )           ;
; Local interconnects          ; 1,538 / 36,960 ( 4 % )    ;
; Quadrant clocks              ; 0 / 88 ( 0 % )            ;
; R14 interconnects            ; 924 / 5,984 ( 15 % )      ;
; R14/C12 interconnect drivers ; 1,254 / 9,504 ( 13 % )    ;
; R3 interconnects             ; 7,912 / 60,192 ( 13 % )   ;
; R6 interconnects             ; 12,809 / 127,072 ( 10 % ) ;
; Spine clocks                 ; 13 / 120 ( 11 % )         ;
; Wire stub REs                ; 0 / 7,344 ( 0 % )         ;
+------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 6     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 22    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                  ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 97           ; 0            ; 97           ; 0            ; 0            ; 103       ; 97           ; 0            ; 103       ; 103       ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 6            ; 103          ; 6            ; 103          ; 103          ; 0         ; 6            ; 103          ; 0         ; 0         ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ; 103          ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; led[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[4]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[5]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[6]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[7]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[8]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; led[9]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex0[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex1[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex2[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex3[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex4[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[0]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[1]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[2]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[3]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[4]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[5]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[6]            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; hex5[7]            ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_hs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_vs             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_r[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_r[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_r[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_r[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_g[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_g[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_g[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_g[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_b[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_b[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_b[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; vga_b[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_STROBE         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_data[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_data[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_data[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_data[3]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_data[4]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_data[5]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_data[6]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_data[7]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_AUTOFEED       ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_ACK            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_BUSY           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_POUT           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_SEL            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; lpt_reset          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[7]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[2]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[3]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[4]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[5]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[6]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[0]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[8]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; sw[9]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; key[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk1_50            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rx                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2k_data          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; ps2k_clk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; clk1_50         ; clk1_50              ; 659.4             ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                      ;
+------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                  ; Destination Register                                                                                        ; Delay Added in ns ;
+------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
; key_code[6]                                                      ; yrv_mcu:i_yrv_mcu|port4_reg[6]                                                                              ; 7.842             ;
; key_code[2]                                                      ; yrv_mcu:i_yrv_mcu|port4_reg[2]                                                                              ; 7.733             ;
; key_code[4]                                                      ; yrv_mcu:i_yrv_mcu|port4_reg[4]                                                                              ; 7.627             ;
; key_code[5]                                                      ; yrv_mcu:i_yrv_mcu|port4_reg[5]                                                                              ; 7.340             ;
; key_code[3]                                                      ; yrv_mcu:i_yrv_mcu|port4_reg[3]                                                                              ; 7.316             ;
; key_code[1]                                                      ; yrv_mcu:i_yrv_mcu|port4_reg[1]                                                                              ; 7.279             ;
; key_code[0]                                                      ; yrv_mcu:i_yrv_mcu|port4_reg[0]                                                                              ; 7.219             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[3]            ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.923             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[3]           ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.909             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[31]           ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.802             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[13]           ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.551             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrop_6_reg[1]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.424             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[6]            ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.423             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrop_6_reg[2]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.418             ;
; clk_cnt[20]                                                      ; clk_cnt[22]                                                                                                 ; 1.403             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[31]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[31]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_type_reg[2]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[7]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[23]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[15]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[31]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|jal_6_reg              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrop_6_reg[0]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ld_6_reg               ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[1]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_sadd_reg[0]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_type_reg[0]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_type_reg[1]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|mem32_reg              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|amo_6_reg              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.391             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|ser_clk                      ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|strt_reg                                                 ; 1.388             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[5]            ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.350             ;
; clk_cnt[21]                                                      ; clk_cnt[22]                                                                                                 ; 1.331             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[2]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.320             ;
; clk_cnt[22]                                                      ; clk_cnt[22]                                                                                                 ; 1.320             ;
; clk_cnt[19]                                                      ; clk_cnt[22]                                                                                                 ; 1.302             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[10]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.300             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[15]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.287             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_st_reg              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[23]                                                   ; 1.256             ;
; clk_cnt[18]                                                      ; clk_cnt[22]                                                                                                 ; 1.244             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[4]            ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.241             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[13]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.234             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[13]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.234             ;
; vga:i_vga|hpos[4]                                                ; vga:i_vga|vsync                                                                                             ; 1.232             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[0]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.207             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[7]            ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.179             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[13]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.162             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|rol_5_reg              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.156             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[12]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.140             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[19]           ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.129             ;
; clk_cnt[17]                                                      ; clk_cnt[22]                                                                                                 ; 1.129             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ifull_3_reg[0]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.121             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[9]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.118             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ror_5_reg              ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.108             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[19]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.106             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|running_reg   ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|strt_reg                                                 ; 1.097             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[5]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.096             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[1]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.092             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[8]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.089             ;
; clk_cnt[16]                                                      ; clk_cnt[22]                                                                                                 ; 1.084             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[4]           ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.071             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[18]           ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.063             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[14]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.063             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s5byp2_reg             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.060             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[16]           ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.053             ;
; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|strt_reg      ; yrv_mcu:i_yrv_mcu|serial_top:SERIAL|serial_tx:XMIT|strt_reg                                                 ; 1.053             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[29]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.048             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[5]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.048             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[21]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.048             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din1_reg[13]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.048             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[5]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.048             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[21]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.048             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[13]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.048             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_din2_reg[29]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.048             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[18]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.047             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[29]         ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.040             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|instu_3_reg[11]        ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|s4byp1_reg                                                        ; 1.034             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|runcsr_reg[2]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[18]                                                    ; 1.034             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[16]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.030             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|src1_5_reg[1]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.016             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|a_or_5_reg             ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 1.006             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|runcsr_reg[1]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[18]                                                    ; 1.003             ;
; vga:i_vga|hpos[3]                                                ; vga:i_vga|vsync                                                                                             ; 0.997             ;
; vga:i_vga|hpos[2]                                                ; vga:i_vga|vsync                                                                                             ; 0.997             ;
; vga:i_vga|hpos[1]                                                ; vga:i_vga|vsync                                                                                             ; 0.997             ;
; vga:i_vga|hpos[0]                                                ; vga:i_vga|vsync                                                                                             ; 0.997             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|runcsr_reg[0]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|csrdat_reg[18]                                                    ; 0.997             ;
; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[2] ; yrv_mcu:i_yrv_mcu|boot_hex_parser:BOOT_HEX_PARSER|out_address[16]                                           ; 0.984             ;
; mem_addr_reg[7]                                                  ; altsyncram:vga_mem1_1_rtl_0|altsyncram_6dn1:auto_generated|ram_block1a2~porta_address_reg0                  ; 0.977             ;
; mem_addr_reg[9]                                                  ; altsyncram:vga_mem1_1_rtl_0|altsyncram_6dn1:auto_generated|ram_block1a2~porta_address_reg0                  ; 0.977             ;
; mem_addr_reg[3]                                                  ; altsyncram:vga_mem1_0_rtl_0|altsyncram_6dn1:auto_generated|ram_block1a4~porta_address_reg0                  ; 0.972             ;
; vga:i_vga|hpos[9]                                                ; vga:i_vga|vsync                                                                                             ; 0.969             ;
; vga:i_vga|hpos[8]                                                ; vga:i_vga|vsync                                                                                             ; 0.969             ;
; vga:i_vga|hpos[7]                                                ; vga:i_vga|vsync                                                                                             ; 0.969             ;
; vga:i_vga|hpos[6]                                                ; vga:i_vga|vsync                                                                                             ; 0.969             ;
; vga:i_vga|hpos[5]                                                ; vga:i_vga|vsync                                                                                             ; 0.969             ;
; yrv_mcu:i_yrv_mcu|mem_addr_reg[3]                                ; yrv_mcu:i_yrv_mcu|altsyncram:mcu_mem2_rtl_0|altsyncram_gaq1:auto_generated|ram_block1a13~porta_address_reg0 ; 0.966             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|pc_5_reg[8]            ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[8]                                                      ; 0.963             ;
; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|alu_6_reg[17]          ; yrv_mcu:i_yrv_mcu|yrv_top:YRV|yrv_cpu:CPU|ls_addr_reg[2]                                                    ; 0.959             ;
+------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 4 processors
Warning (20031): Parallel compilation is enabled for 4 processors, but there are only 2 processors in the system. Runtime may increase due to over usage of the processor space.
Info (119006): Selected device 5CEBA4F23C7 for design "top"
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 6 pins of 103 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11178): Promoted 1 clock (1 global)
    Info (11162): muxed_clk_raw~CLKENA0 with 1708 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Info (11191): Automatically promoted 3 clocks (3 global)
    Info (11162): clk1_50~inputCLKENA0 with 534 fanout uses global clock CLKCTRL_G7
    Info (11162): key[0]~inputCLKENA0 with 382 fanout uses global clock CLKCTRL_G6
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): ps2k_clk~inputCLKENA0 with 12 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
Warning (16406): 2 global input pin(s) will use non-dedicated clock routing
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver key[0]~inputCLKENA0, placed at CLKCTRL_G6
        Info (179012): Refclk input I/O pad key[0] is placed onto PIN_U7
    Warning (16407): Source REFCLK I/O is not placed onto a dedicated REFCLK input pin for global clock driver ps2k_clk~inputCLKENA0, placed at CLKCTRL_G2
        Info (179012): Refclk input I/O pad ps2k_clk is placed onto PIN_D3
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332104): Reading SDC File: '../top.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332174): Ignored filter at top.sdc(18): reset could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 18
Warning (332049): Ignored set_false_path at top.sdc(18): Argument <from> is not an object ID File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 18
    Info (332050): set_false_path -from reset -to [all_clocks] File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 18
Warning (332174): Ignored filter at top.sdc(27): tx could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 27
Warning (332049): Ignored set_false_path at top.sdc(27): Argument <to> is not an object ID File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 27
    Info (332050): set_false_path -from * -to tx File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 27
Warning (332174): Ignored filter at top.sdc(30): lpt_data could not be matched with a clock or keeper or register or port or pin or cell or partition File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 30
Warning (332049): Ignored set_false_path at top.sdc(30): Argument <to> is not an object ID File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 30
    Info (332050): set_false_path -from * -to lpt_data File: C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/top.sdc Line: 30
Warning (332060): Node: clk_cnt[23] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register timer[14] is being clocked by clk_cnt[23]
Warning (332060): Node: ps2scan:ps2scan|num[0] was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ps2scan:ps2scan|ps2_byte_r[4] is being clocked by ps2scan:ps2scan|num[0]
Warning (332060): Node: ps2k_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register ps2scan:ps2scan|temp_data[1] is being clocked by ps2k_clk
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000      clk1_50
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "buzzer" is assigned to location or region, but does not exist in design
    Warning (15706): Node "key[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "key[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "lpt_error" is assigned to location or region, but does not exist in design
    Warning (15706): Node "reset_in" is assigned to location or region, but does not exist in design
    Warning (15706): Node "tx" is assigned to location or region, but does not exist in design
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:17
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:22
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X33_Y23 to location X43_Y33
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:26
Info (11888): Total time spent on timing analysis during the Fitter is 11.49 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:46
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/run/top.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 24 warnings
    Info: Peak virtual memory: 6110 megabytes
    Info: Processing ended: Tue Mar 18 19:37:56 2025
    Info: Elapsed time: 00:02:46
    Info: Total CPU time (on all processors): 00:04:05


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/_Development/yrv-plus_warlock/Plus/boards/de0-cv/run/top.fit.smsg.


