## Сумма ряда

В модуле Addition-Subtraction реализована логика сложения и выитания чисел с плавающей запятой.
Сложение происходит, если на вход AddBar_Sub приходит 0.

В разработанном мной модуле вычисление суммы последовательности происходит с задержкой в 1 такт. Сумма вместе с битом валидности выводится только 1 раз, после прихода последнего бита последовательности в остальное время выводится 0. Задержку можно убрать, если считать  и выводить сумму непрерывно, а бит валидности непрерывно присваивать к флагу последнего бита (s_valid <= last).
