TimeQuest Timing Analyzer report for DE2_70_VGA
Sat Jun 22 00:10:26 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'iCLK_50'
 12. Slow Model Setup: 'clock_25:vga_clock|pixel_reg'
 13. Slow Model Hold: 'iCLK_50'
 14. Slow Model Hold: 'clock_25:vga_clock|pixel_reg'
 15. Slow Model Recovery: 'clock_25:vga_clock|pixel_reg'
 16. Slow Model Recovery: 'iCLK_50'
 17. Slow Model Removal: 'clock_25:vga_clock|pixel_reg'
 18. Slow Model Removal: 'iCLK_50'
 19. Slow Model Minimum Pulse Width: 'iCLK_50'
 20. Slow Model Minimum Pulse Width: 'clock_25:vga_clock|pixel_reg'
 21. Clock to Output Times
 22. Minimum Clock to Output Times
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'iCLK_50'
 29. Fast Model Setup: 'clock_25:vga_clock|pixel_reg'
 30. Fast Model Hold: 'iCLK_50'
 31. Fast Model Hold: 'clock_25:vga_clock|pixel_reg'
 32. Fast Model Recovery: 'clock_25:vga_clock|pixel_reg'
 33. Fast Model Recovery: 'iCLK_50'
 34. Fast Model Removal: 'clock_25:vga_clock|pixel_reg'
 35. Fast Model Removal: 'iCLK_50'
 36. Fast Model Minimum Pulse Width: 'iCLK_50'
 37. Fast Model Minimum Pulse Width: 'clock_25:vga_clock|pixel_reg'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Multicorner Timing Analysis Summary
 41. Clock to Output Times
 42. Minimum Clock to Output Times
 43. Setup Transfers
 44. Hold Transfers
 45. Recovery Transfers
 46. Removal Transfers
 47. Report TCCS
 48. Report RSKM
 49. Unconstrained Paths
 50. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; DE2_70_VGA                                                         ;
; Device Family      ; Cyclone II                                                         ;
; Device Name        ; EP2C70F896C6                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Combined                                                           ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clock_25:vga_clock|pixel_reg ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_25:vga_clock|pixel_reg } ;
; iCLK_50                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { iCLK_50 }                      ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 279.64 MHz ; 279.64 MHz      ; iCLK_50                      ;      ;
; 371.47 MHz ; 371.47 MHz      ; clock_25:vga_clock|pixel_reg ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -2.576 ; -49.605       ;
; clock_25:vga_clock|pixel_reg ; -1.692 ; -33.361       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -2.727 ; -2.727        ;
; clock_25:vga_clock|pixel_reg ; 0.391  ; 0.000         ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Recovery Summary                           ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clock_25:vga_clock|pixel_reg ; -0.296 ; -3.948        ;
; iCLK_50                      ; -0.269 ; -0.269        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow Model Removal Summary                           ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clock_25:vga_clock|pixel_reg ; 0.819 ; 0.000         ;
; iCLK_50                      ; 1.039 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -1.380 ; -23.380       ;
; clock_25:vga_clock|pixel_reg ; -0.500 ; -24.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                                      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.576 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.612      ;
; -2.576 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.612      ;
; -2.545 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.581      ;
; -2.545 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.581      ;
; -2.545 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.581      ;
; -2.545 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.581      ;
; -2.545 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.581      ;
; -2.545 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.581      ;
; -2.545 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.581      ;
; -2.545 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.581      ;
; -2.429 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.465      ;
; -2.429 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.465      ;
; -2.418 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.452      ;
; -2.418 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.452      ;
; -2.418 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.452      ;
; -2.418 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.452      ;
; -2.418 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.452      ;
; -2.418 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.452      ;
; -2.418 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.452      ;
; -2.418 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.452      ;
; -2.388 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.422      ;
; -2.388 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.422      ;
; -2.386 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.420      ;
; -2.386 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.420      ;
; -2.386 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.420      ;
; -2.386 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.420      ;
; -2.386 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.420      ;
; -2.386 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.420      ;
; -2.386 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.420      ;
; -2.386 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.420      ;
; -2.370 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.406      ;
; -2.364 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.398      ;
; -2.364 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.398      ;
; -2.336 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.372      ;
; -2.304 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.340      ;
; -2.304 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.340      ;
; -2.304 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.340      ;
; -2.304 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.340      ;
; -2.304 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.340      ;
; -2.304 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.340      ;
; -2.304 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.340      ;
; -2.304 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.340      ;
; -2.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.332      ;
; -2.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.332      ;
; -2.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.332      ;
; -2.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.332      ;
; -2.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.332      ;
; -2.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.332      ;
; -2.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.332      ;
; -2.296 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 3.332      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.289 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.002      ; 3.327      ;
; -2.282 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
; -2.282 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.002     ; 3.316      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_25:vga_clock|pixel_reg'                                                                                                                            ;
+--------+-----------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.692 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.725      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.655 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.688      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.632 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.665      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.607 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.640      ;
; -1.604 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 2.642      ;
; -1.587 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 2.625      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.575 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.608      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.570 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.603      ;
; -1.565 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 2.603      ;
; -1.548 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 2.586      ;
; -1.474 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.001     ; 2.509      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.461 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 2.494      ;
; -1.458 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 2.496      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.442 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.478      ;
; -1.441 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.002      ; 2.479      ;
; -1.437 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.001     ; 2.472      ;
; -1.432 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.001     ; 2.467      ;
; -1.414 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.001     ; 2.449      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
; -1.412 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 2.448      ;
+--------+-----------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                 ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.727 ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; iCLK_50     ; 0.000        ; 2.868      ; 0.657      ;
; -2.227 ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; iCLK_50     ; -0.500       ; 2.868      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.522  ; Reset_Delay:r0|Cont[19]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.788      ;
; 0.806  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[1]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.812  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[3]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.078      ;
; 0.813  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.813  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.814  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; Reset_Delay:r0|Cont[17]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.081      ;
; 0.815  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.081      ;
; 0.830  ; Reset_Delay:r0|Cont[18]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.096      ;
; 0.838  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[1]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.104      ;
; 0.844  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[2]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.845  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.111      ;
; 0.846  ; Reset_Delay:r0|Cont[6]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.846  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.112      ;
; 0.847  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.113      ;
; 1.195  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.461      ;
; 1.196  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.462      ;
; 1.196  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.463      ;
; 1.197  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.463      ;
; 1.198  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.464      ;
; 1.216  ; Reset_Delay:r0|Cont[18]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.482      ;
; 1.230  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[3]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.497      ;
; 1.231  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; Reset_Delay:r0|Cont[6]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.499      ;
; 1.266  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.532      ;
; 1.267  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.533      ;
; 1.267  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.534      ;
; 1.269  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.535      ;
; 1.281  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[2]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.547      ;
; 1.290  ; Reset_Delay:r0|Cont[17]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.556      ;
; 1.301  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.567      ;
; 1.302  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.568      ;
; 1.302  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.568      ;
; 1.303  ; Reset_Delay:r0|Cont[6]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.569      ;
; 1.303  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.569      ;
; 1.315  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[2]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.581      ;
; 1.337  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.603      ;
; 1.338  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.604      ;
; 1.338  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.604      ;
; 1.340  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.606      ;
; 1.352  ; Reset_Delay:r0|Cont[19]      ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.002      ; 1.620      ;
; 1.352  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[3]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.618      ;
; 1.361  ; Reset_Delay:r0|Cont[17]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.627      ;
; 1.372  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.638      ;
; 1.373  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.639      ;
; 1.373  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.639      ;
; 1.374  ; Reset_Delay:r0|Cont[6]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.640      ;
; 1.386  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[3]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.652      ;
; 1.392  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.658      ;
; 1.408  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.674      ;
; 1.409  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.675      ;
; 1.409  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.675      ;
; 1.423  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.689      ;
; 1.433  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.697      ;
; 1.443  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.709      ;
; 1.444  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.710      ;
; 1.444  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.710      ;
; 1.457  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.723      ;
; 1.462  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.728      ;
; 1.463  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.729      ;
; 1.479  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.745      ;
; 1.480  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.746      ;
; 1.486  ; Reset_Delay:r0|Cont[18]      ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.002      ; 1.754      ;
; 1.487  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.751      ;
; 1.494  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.760      ;
; 1.499  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.765      ;
; 1.504  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.768      ;
; 1.514  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.780      ;
; 1.515  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.781      ;
; 1.528  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.794      ;
; 1.533  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.799      ;
; 1.550  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.816      ;
; 1.558  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.822      ;
; 1.558  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.822      ;
; 1.565  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.831      ;
; 1.570  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.836      ;
; 1.575  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.839      ;
; 1.585  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.851      ;
; 1.599  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.865      ;
; 1.603  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.869      ;
; 1.619  ; Reset_Delay:r0|Cont[17]      ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.002      ; 1.887      ;
; 1.629  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.893      ;
; 1.629  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.893      ;
; 1.636  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.902      ;
; 1.639  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.905      ;
; 1.646  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.910      ;
; 1.650  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.002      ; 1.918      ;
; 1.655  ; Reset_Delay:r0|Cont[11]      ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.002     ; 1.919      ;
; 1.656  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 1.922      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_25:vga_clock|pixel_reg'                                                                                                                              ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; VGA_Controller:u1|oVGA_V_SYNC ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.549 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.815      ;
; 0.659 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.925      ;
; 0.803 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.069      ;
; 0.810 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.076      ;
; 0.815 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.081      ;
; 0.818 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.084      ;
; 0.824 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.090      ;
; 0.825 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.091      ;
; 0.829 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.095      ;
; 0.829 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.095      ;
; 0.835 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.101      ;
; 0.835 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.101      ;
; 0.848 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.114      ;
; 0.853 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.119      ;
; 0.856 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.122      ;
; 0.858 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.124      ;
; 0.862 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.128      ;
; 0.864 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.130      ;
; 0.864 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.130      ;
; 0.871 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.137      ;
; 0.877 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.143      ;
; 0.965 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.231      ;
; 1.005 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.002      ; 1.273      ;
; 1.034 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.002      ; 1.302      ;
; 1.077 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.343      ;
; 1.175 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.441      ;
; 1.186 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.452      ;
; 1.193 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.459      ;
; 1.198 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.464      ;
; 1.201 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.467      ;
; 1.207 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.473      ;
; 1.208 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.474      ;
; 1.218 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.484      ;
; 1.224 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.001     ; 1.489      ;
; 1.234 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.500      ;
; 1.242 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.508      ;
; 1.244 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.510      ;
; 1.248 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.514      ;
; 1.250 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.516      ;
; 1.250 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.516      ;
; 1.257 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.523      ;
; 1.257 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.523      ;
; 1.263 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.530      ;
; 1.270 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.536      ;
; 1.272 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.538      ;
; 1.278 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.544      ;
; 1.279 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.545      ;
; 1.289 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.555      ;
; 1.289 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.555      ;
; 1.304 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.570      ;
; 1.304 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.570      ;
; 1.305 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.571      ;
; 1.315 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.581      ;
; 1.321 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.587      ;
; 1.321 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.587      ;
; 1.328 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.594      ;
; 1.328 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.594      ;
; 1.335 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.601      ;
; 1.343 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.609      ;
; 1.349 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.615      ;
; 1.350 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.616      ;
; 1.360 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.626      ;
; 1.360 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.626      ;
; 1.375 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.641      ;
; 1.375 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.641      ;
; 1.392 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.658      ;
; 1.392 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.658      ;
; 1.396 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.001     ; 1.661      ;
; 1.399 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.665      ;
; 1.406 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.672      ;
; 1.407 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.673      ;
; 1.414 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.680      ;
; 1.420 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.686      ;
; 1.422 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.688      ;
; 1.431 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.697      ;
; 1.446 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.712      ;
; 1.463 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.729      ;
; 1.463 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.729      ;
; 1.470 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.736      ;
; 1.474 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.740      ;
; 1.477 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.743      ;
; 1.478 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.744      ;
; 1.485 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.751      ;
; 1.487 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.753      ;
; 1.491 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.757      ;
; 1.493 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.759      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.496 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.762      ;
; 1.502 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.768      ;
; 1.509 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 1.775      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clock_25:vga_clock|pixel_reg'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.296 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.395      ; 1.727      ;
; -0.290 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.397      ; 1.723      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.059 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.398      ; 1.493      ;
; -0.049 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.400      ; 1.485      ;
+--------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'iCLK_50'                                                                                                      ;
+--------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; -0.269 ; Reset_Delay:r0|oRESET ; clock_25:vga_clock|pixel_reg ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.305      ;
+--------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clock_25:vga_clock|pixel_reg'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.819 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.400      ; 1.485      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 0.829 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.398      ; 1.493      ;
; 1.060 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.397      ; 1.723      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
; 1.066 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.395      ; 1.727      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'iCLK_50'                                                                                                      ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 1.039 ; Reset_Delay:r0|oRESET ; clock_25:vga_clock|pixel_reg ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 1.305      ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|oRESET|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|oRESET|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; vga_clock|pixel_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; vga_clock|pixel_reg|clk      ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_25:vga_clock|pixel_reg'                                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|Cur_Color_G[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|Cur_Color_G[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|G_G[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|G_G[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|oVGA_H_SYNC        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|oVGA_H_SYNC        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|oVGA_V_SYNC        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|oVGA_V_SYNC        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|Cur_Color_G[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|Cur_Color_G[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|G_G[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|G_G[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|oVGA_H_SYNC|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|oVGA_H_SYNC|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|oVGA_V_SYNC|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|oVGA_V_SYNC|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; vga_clock|pixel_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; vga_clock|pixel_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; vga_clock|pixel_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; vga_clock|pixel_reg~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 8.242 ; 8.242 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 4.834 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 8.121 ; 8.121 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 8.121 ; 8.121 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 7.865 ; 7.865 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 7.627 ; 7.627 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 4.834 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 7.730 ; 7.730 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 4.834 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 8.121 ; 8.121 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 8.121 ; 8.121 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 7.865 ; 7.865 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 7.627 ; 7.627 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 4.834 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -0.700 ; -12.503       ;
; clock_25:vga_clock|pixel_reg ; -0.324 ; -4.541        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -1.713 ; -1.713        ;
; clock_25:vga_clock|pixel_reg ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast Model Recovery Summary                          ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clock_25:vga_clock|pixel_reg ; 0.223 ; 0.000         ;
; iCLK_50                      ; 0.296 ; 0.000         ;
+------------------------------+-------+---------------+


+------------------------------------------------------+
; Fast Model Removal Summary                           ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clock_25:vga_clock|pixel_reg ; 0.543 ; 0.000         ;
; iCLK_50                      ; 0.584 ; 0.000         ;
+------------------------------+-------+---------------+


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; iCLK_50                      ; -1.380 ; -23.380       ;
; clock_25:vga_clock|pixel_reg ; -0.500 ; -24.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                                      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.700 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.732      ;
; -0.700 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.732      ;
; -0.687 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.719      ;
; -0.687 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.719      ;
; -0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.674      ;
; -0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.674      ;
; -0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.674      ;
; -0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.674      ;
; -0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.674      ;
; -0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.674      ;
; -0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.674      ;
; -0.643 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.674      ;
; -0.640 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.672      ;
; -0.640 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.672      ;
; -0.630 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.661      ;
; -0.630 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.661      ;
; -0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.659      ;
; -0.628 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.659      ;
; -0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.653      ;
; -0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.653      ;
; -0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.653      ;
; -0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.653      ;
; -0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.653      ;
; -0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.653      ;
; -0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.653      ;
; -0.622 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.653      ;
; -0.592 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.623      ;
; -0.592 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.623      ;
; -0.592 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.623      ;
; -0.592 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.623      ;
; -0.592 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.623      ;
; -0.592 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.623      ;
; -0.592 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.623      ;
; -0.592 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.623      ;
; -0.591 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.622      ;
; -0.591 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.622      ;
; -0.591 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.622      ;
; -0.591 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.622      ;
; -0.591 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.622      ;
; -0.591 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.622      ;
; -0.591 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.622      ;
; -0.591 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.622      ;
; -0.577 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.608      ;
; -0.577 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.608      ;
; -0.577 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.608      ;
; -0.577 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.608      ;
; -0.577 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.608      ;
; -0.577 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.608      ;
; -0.577 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.608      ;
; -0.577 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.001     ; 1.608      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[1]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[2]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[3]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[4]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[5]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[6]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[8]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.572 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.001      ; 1.605      ;
; -0.564 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.596      ;
; -0.564 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.596      ;
; -0.560 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 1.592      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_25:vga_clock|pixel_reg'                                                                                                                            ;
+--------+-----------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.324 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.353      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.314 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.343      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.291 ; VGA_Controller:u1|H_Cont[5] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.320      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.262 ; VGA_Controller:u1|H_Cont[8] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.291      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[6] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.252 ; VGA_Controller:u1|H_Cont[9] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.281      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.176 ; VGA_Controller:u1|H_Cont[0] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.205      ;
; -0.174 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.001      ; 1.207      ;
; -0.167 ; VGA_Controller:u1|V_Cont[4] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.001      ; 1.200      ;
; -0.163 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.001      ; 1.196      ;
; -0.156 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.001      ; 1.189      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.153 ; VGA_Controller:u1|V_Cont[2] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.185      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.144 ; VGA_Controller:u1|V_Cont[3] ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.000      ; 1.176      ;
; -0.142 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.002     ; 1.172      ;
; -0.132 ; VGA_Controller:u1|H_Cont[7] ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.002     ; 1.162      ;
; -0.127 ; VGA_Controller:u1|H_Cont[1] ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.156      ;
; -0.127 ; VGA_Controller:u1|H_Cont[1] ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.156      ;
; -0.127 ; VGA_Controller:u1|H_Cont[1] ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.156      ;
; -0.127 ; VGA_Controller:u1|H_Cont[1] ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 1.000        ; -0.003     ; 1.156      ;
+--------+-----------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                 ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.713 ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; iCLK_50     ; 0.000        ; 1.787      ; 0.367      ;
; -1.213 ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; iCLK_50     ; -0.500       ; 1.787      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.240  ; Reset_Delay:r0|Cont[19]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.392      ;
; 0.366  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[1]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[3]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.368  ; Reset_Delay:r0|Cont[17]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.368  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; Reset_Delay:r0|Cont[18]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.374  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[1]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.377  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[2]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.529      ;
; 0.378  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:r0|Cont[6]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.378  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.504  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.656      ;
; 0.504  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.505  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.658      ;
; 0.509  ; Reset_Delay:r0|Cont[18]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.517  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[3]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.669      ;
; 0.517  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.669      ;
; 0.518  ; Reset_Delay:r0|Cont[6]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.670      ;
; 0.518  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.670      ;
; 0.539  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.691      ;
; 0.540  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.692      ;
; 0.540  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.692      ;
; 0.541  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.693      ;
; 0.552  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.704      ;
; 0.552  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.704      ;
; 0.553  ; Reset_Delay:r0|Cont[6]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.705      ;
; 0.553  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.705      ;
; 0.556  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[2]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.708      ;
; 0.561  ; Reset_Delay:r0|Cont[17]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.713      ;
; 0.568  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[2]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.574  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.726      ;
; 0.575  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.727      ;
; 0.576  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.728      ;
; 0.587  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.739      ;
; 0.587  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.739      ;
; 0.588  ; Reset_Delay:r0|Cont[6]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.740      ;
; 0.591  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[3]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.743      ;
; 0.593  ; Reset_Delay:r0|Cont[19]      ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.001      ; 0.746      ;
; 0.596  ; Reset_Delay:r0|Cont[17]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.748      ;
; 0.603  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[3]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.755      ;
; 0.609  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.761      ;
; 0.609  ; Reset_Delay:r0|Cont[5]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.761      ;
; 0.610  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[16]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.762      ;
; 0.612  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.764      ;
; 0.622  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.774      ;
; 0.622  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.774      ;
; 0.622  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.774      ;
; 0.623  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.774      ;
; 0.626  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.778      ;
; 0.638  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[4]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.790      ;
; 0.644  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.796      ;
; 0.645  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[17]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.647  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.799      ;
; 0.647  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.799      ;
; 0.657  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.809      ;
; 0.657  ; Reset_Delay:r0|Cont[4]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.809      ;
; 0.658  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.809      ;
; 0.661  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.813      ;
; 0.663  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.814      ;
; 0.669  ; Reset_Delay:r0|Cont[18]      ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.001      ; 0.822      ;
; 0.670  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.822      ;
; 0.673  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[5]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.825      ;
; 0.679  ; Reset_Delay:r0|Cont[3]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.831      ;
; 0.682  ; Reset_Delay:r0|Cont[15]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.834      ;
; 0.692  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[8]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.844      ;
; 0.693  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.844      ;
; 0.696  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.848      ;
; 0.698  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.849      ;
; 0.698  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.849      ;
; 0.705  ; Reset_Delay:r0|Cont[14]      ; Reset_Delay:r0|Cont[19]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.857      ;
; 0.707  ; Reset_Delay:r0|Cont[11]      ; Reset_Delay:r0|Cont[12]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.858      ;
; 0.708  ; Reset_Delay:r0|Cont[0]       ; Reset_Delay:r0|Cont[6]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.860      ;
; 0.716  ; Reset_Delay:r0|Cont[13]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.868      ;
; 0.727  ; Reset_Delay:r0|Cont[17]      ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.001      ; 0.880      ;
; 0.727  ; Reset_Delay:r0|Cont[2]       ; Reset_Delay:r0|Cont[9]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.879      ;
; 0.728  ; Reset_Delay:r0|Cont[9]       ; Reset_Delay:r0|Cont[15]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.879      ;
; 0.731  ; Reset_Delay:r0|Cont[1]       ; Reset_Delay:r0|Cont[7]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.883      ;
; 0.733  ; Reset_Delay:r0|Cont[8]       ; Reset_Delay:r0|Cont[14]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.884      ;
; 0.733  ; Reset_Delay:r0|Cont[7]       ; Reset_Delay:r0|Cont[13]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; -0.001     ; 0.884      ;
; 0.739  ; Reset_Delay:r0|Cont[12]      ; Reset_Delay:r0|Cont[18]      ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.000      ; 0.891      ;
; 0.740  ; Reset_Delay:r0|Cont[16]      ; Reset_Delay:r0|Cont[0]       ; iCLK_50                      ; iCLK_50     ; 0.000        ; 0.001      ; 0.893      ;
+--------+------------------------------+------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_25:vga_clock|pixel_reg'                                                                                                                              ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u1|oVGA_V_SYNC ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.405      ;
; 0.313 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.465      ;
; 0.359 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.511      ;
; 0.365 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[0]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.533      ;
; 0.385 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.537      ;
; 0.385 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.541      ;
; 0.392 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.544      ;
; 0.449 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.601      ;
; 0.461 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|oVGA_V_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 0.614      ;
; 0.462 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.001      ; 0.615      ;
; 0.487 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.639      ;
; 0.497 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.649      ;
; 0.503 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[1]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.655      ;
; 0.505 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.658      ;
; 0.509 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.662      ;
; 0.516 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.668      ;
; 0.520 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.672      ;
; 0.520 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.672      ;
; 0.525 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.677      ;
; 0.525 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.681      ;
; 0.532 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.684      ;
; 0.538 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[2]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.690      ;
; 0.540 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.692      ;
; 0.544 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 0.694      ;
; 0.544 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.696      ;
; 0.545 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.697      ;
; 0.551 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.703      ;
; 0.555 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.708      ;
; 0.560 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.712      ;
; 0.560 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.712      ;
; 0.561 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.713      ;
; 0.564 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.720      ;
; 0.569 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.721      ;
; 0.573 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[3]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.725      ;
; 0.575 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.727      ;
; 0.578 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|oVGA_H_SYNC ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.730      ;
; 0.579 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.732      ;
; 0.586 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.738      ;
; 0.595 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.747      ;
; 0.596 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.748      ;
; 0.602 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; VGA_Controller:u1|H_Cont[7]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.755      ;
; 0.604 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.756      ;
; 0.608 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[4]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.762      ;
; 0.614 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.766      ;
; 0.619 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; VGA_Controller:u1|H_Cont[9]   ; VGA_Controller:u1|G_G[7]      ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; -0.002     ; 0.771      ;
; 0.621 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.773      ;
; 0.626 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.778      ;
; 0.630 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.782      ;
; 0.631 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.783      ;
; 0.637 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.789      ;
; 0.639 ; VGA_Controller:u1|V_Cont[6]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.791      ;
; 0.643 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[5]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.797      ;
; 0.649 ; VGA_Controller:u1|H_Cont[2]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.801      ;
; 0.654 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.654 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.806      ;
; 0.656 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.810      ;
; 0.661 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.813      ;
; 0.672 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.824      ;
; 0.674 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.826      ;
; 0.678 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[6]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.830      ;
; 0.680 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.832      ;
; 0.680 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.832      ;
; 0.689 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; VGA_Controller:u1|V_Cont[4]   ; VGA_Controller:u1|V_Cont[8]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.841      ;
; 0.693 ; VGA_Controller:u1|H_Cont[5]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.845      ;
; 0.707 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[7]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.859      ;
; 0.709 ; VGA_Controller:u1|H_Cont[4]   ; VGA_Controller:u1|H_Cont[9]   ; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.000      ; 0.861      ;
+-------+-------------------------------+-------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clock_25:vga_clock|pixel_reg'                                                                                                     ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.223 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.116      ; 0.925      ;
; 0.224 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.117      ; 0.925      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.331 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.119      ; 0.820      ;
; 0.337 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 1.000        ; 0.122      ; 0.817      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'iCLK_50'                                                                                                     ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; Reset_Delay:r0|oRESET ; clock_25:vga_clock|pixel_reg ; iCLK_50      ; iCLK_50     ; 1.000        ; 0.000      ; 0.736      ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clock_25:vga_clock|pixel_reg'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+
; 0.543 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.122      ; 0.817      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.549 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.119      ; 0.820      ;
; 0.656 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.117      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
; 0.657 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; clock_25:vga_clock|pixel_reg ; 0.000        ; 0.116      ; 0.925      ;
+-------+-----------------------+----------------------------------+--------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'iCLK_50'                                                                                                      ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+
; 0.584 ; Reset_Delay:r0|oRESET ; clock_25:vga_clock|pixel_reg ; iCLK_50      ; iCLK_50     ; 0.000        ; 0.000      ; 0.736      ;
+-------+-----------------------+------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50|combout              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50|combout              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|inclk[0]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; iCLK_50~clkctrl|outclk       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[16]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[17]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[18]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[19]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|Cont[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|Cont[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; r0|oRESET|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; r0|oRESET|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; iCLK_50 ; Rise       ; vga_clock|pixel_reg|clk      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; vga_clock|pixel_reg|clk      ;
+--------+--------------+----------------+------------------+---------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_25:vga_clock|pixel_reg'                                                                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|Cur_Color_G[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|Cur_Color_G[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|G_G[7]             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|G_G[7]             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|H_Cont[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[8]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[8]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[9]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|V_Cont[9]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|oVGA_H_SYNC        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|oVGA_H_SYNC        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|oVGA_V_SYNC        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; VGA_Controller:u1|oVGA_V_SYNC        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|Cur_Color_G[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|Cur_Color_G[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|G_G[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|G_G[7]|clk                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|H_Cont[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[0]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[1]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[2]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[3]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[4]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[5]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[6]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[7]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[8]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|V_Cont[9]|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|oVGA_H_SYNC|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|oVGA_H_SYNC|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|oVGA_V_SYNC|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; u1|oVGA_V_SYNC|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; vga_clock|pixel_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; vga_clock|pixel_reg|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_25:vga_clock|pixel_reg ; Rise       ; vga_clock|pixel_reg~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_25:vga_clock|pixel_reg ; Rise       ; vga_clock|pixel_reg~clkctrl|inclk[0] ;
+--------+--------------+----------------+------------------+------------------------------+------------+--------------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 4.452 ; 4.452 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 2.483 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 4.425 ; 4.425 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 4.425 ; 4.425 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 4.327 ; 4.327 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 4.221 ; 4.221 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 2.483 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 4.206 ; 4.206 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 2.483 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 4.425 ; 4.425 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 4.425 ; 4.425 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 4.327 ; 4.327 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 4.221 ; 4.221 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 2.483 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                         ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -2.576  ; -2.727 ; -0.296   ; 0.543   ; -1.380              ;
;  clock_25:vga_clock|pixel_reg ; -1.692  ; 0.215  ; -0.296   ; 0.543   ; -0.500              ;
;  iCLK_50                      ; -2.576  ; -2.727 ; -0.269   ; 0.584   ; -1.380              ;
; Design-wide TNS               ; -82.966 ; -2.727 ; -4.217   ; 0.0     ; -47.38              ;
;  clock_25:vga_clock|pixel_reg ; -33.361 ; 0.000  ; -3.948   ; 0.000   ; -24.000             ;
;  iCLK_50                      ; -49.605 ; -2.727 ; -0.269   ; 0.000   ; -23.380             ;
+-------------------------------+---------+--------+----------+---------+---------------------+


+---------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                   ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 8.242 ; 8.242 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 4.834 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 8.121 ; 8.121 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 8.121 ; 8.121 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 7.865 ; 7.865 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 7.627 ; 7.627 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 4.834 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                           ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port    ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+--------------+------------------------------+-------+-------+------------+------------------------------+
; oVGA_BLANK_N ; clock_25:vga_clock|pixel_reg ; 4.206 ; 4.206 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ; 2.483 ;       ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_G[*]    ; clock_25:vga_clock|pixel_reg ; 4.425 ; 4.425 ; Rise       ; clock_25:vga_clock|pixel_reg ;
;  oVGA_G[7]   ; clock_25:vga_clock|pixel_reg ; 4.425 ; 4.425 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_HS      ; clock_25:vga_clock|pixel_reg ; 4.327 ; 4.327 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_VS      ; clock_25:vga_clock|pixel_reg ; 4.221 ; 4.221 ; Rise       ; clock_25:vga_clock|pixel_reg ;
; oVGA_CLOCK   ; clock_25:vga_clock|pixel_reg ;       ; 2.483 ; Fall       ; clock_25:vga_clock|pixel_reg ;
+--------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 414      ; 0        ; 0        ; 0        ;
; clock_25:vga_clock|pixel_reg ; iCLK_50                      ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                      ; iCLK_50                      ; 630      ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clock_25:vga_clock|pixel_reg ; clock_25:vga_clock|pixel_reg ; 414      ; 0        ; 0        ; 0        ;
; clock_25:vga_clock|pixel_reg ; iCLK_50                      ; 1        ; 1        ; 0        ; 0        ;
; iCLK_50                      ; iCLK_50                      ; 630      ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Recovery Transfers                                                                    ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; iCLK_50    ; clock_25:vga_clock|pixel_reg ; 23       ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                      ; 1        ; 0        ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------+
; Removal Transfers                                                                     ;
+------------+------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------------------------+----------+----------+----------+----------+
; iCLK_50    ; clock_25:vga_clock|pixel_reg ; 23       ; 0        ; 0        ; 0        ;
; iCLK_50    ; iCLK_50                      ; 1        ; 0        ; 0        ; 0        ;
+------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Jun 22 00:10:25 2024
Info: Command: quartus_sta DE2_70_VGA -c DE2_70_VGA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_70_VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock_25:vga_clock|pixel_reg clock_25:vga_clock|pixel_reg
    Info (332105): create_clock -period 1.000 -name iCLK_50 iCLK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.576
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.576       -49.605 iCLK_50 
    Info (332119):    -1.692       -33.361 clock_25:vga_clock|pixel_reg 
Info (332146): Worst-case hold slack is -2.727
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.727        -2.727 iCLK_50 
    Info (332119):     0.391         0.000 clock_25:vga_clock|pixel_reg 
Info (332146): Worst-case recovery slack is -0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.296        -3.948 clock_25:vga_clock|pixel_reg 
    Info (332119):    -0.269        -0.269 iCLK_50 
Info (332146): Worst-case removal slack is 0.819
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.819         0.000 clock_25:vga_clock|pixel_reg 
    Info (332119):     1.039         0.000 iCLK_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -23.380 iCLK_50 
    Info (332119):    -0.500       -24.000 clock_25:vga_clock|pixel_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.700
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.700       -12.503 iCLK_50 
    Info (332119):    -0.324        -4.541 clock_25:vga_clock|pixel_reg 
Info (332146): Worst-case hold slack is -1.713
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.713        -1.713 iCLK_50 
    Info (332119):     0.215         0.000 clock_25:vga_clock|pixel_reg 
Info (332146): Worst-case recovery slack is 0.223
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.223         0.000 clock_25:vga_clock|pixel_reg 
    Info (332119):     0.296         0.000 iCLK_50 
Info (332146): Worst-case removal slack is 0.543
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.543         0.000 clock_25:vga_clock|pixel_reg 
    Info (332119):     0.584         0.000 iCLK_50 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -23.380 iCLK_50 
    Info (332119):    -0.500       -24.000 clock_25:vga_clock|pixel_reg 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4562 megabytes
    Info: Processing ended: Sat Jun 22 00:10:26 2024
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


