#########################################################################
#
# 最大时钟频率(FMAX)报告
#
#########################################################################
#
# 注意: FMAX 的计算仅针对在同一时钟域内的寄存器到寄存器路径，
# 多周期路径、跨时钟域路径(包括主时钟及其生成时钟之间的路径)都将
# 被忽略。对于一个时钟及其反向时钟之间的路径， FMAX的计算通过按
# 频宽比(duty cycle)等比例扩展路径延迟得到。例如，假设有一
# 条路径的起点由时钟上升沿驱动而终点由同一时钟的下降沿驱动，
# 如果该时钟的频宽比为50，则计算FMAX时，路径延迟将乘以2(即
# 除以50%)。
#
# ***********************************************************************
# 时钟         : clk1
# 最小时钟周期 : 5391.6 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : led_wf1/cnt[18]/BMUX [激发时钟: clk1, 上升沿1]
终点     : osc_c6_pin_MGIOL/CE  [捕获时钟: clk1, 上升沿2] 
数据产生路径
===============================================================================================================
|            节点             |  单元   |  延迟  |     类型      |   位置   |           连线           | 扇出 |
===============================================================================================================
| CLOCK'clk1                  |   N/A   |      0 |               |          | N/A                      |      |
| clk_25M                     |   top   |      0 | clock_latency |          | clk_25M                  | 1    |
| clk_25M/PAD#bidir_in        |   PIO   |      0 |      net      | PT79A    | clk_25M                  | 1    |
| clk_25M/PADDI               |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c                | 12   |
| led_wf1/cnt[18]/CLK         | SLICEL  | 1735.4 |      net      | R6C101L  | clk_25M_c                |      |
| --                          |   --    |     -- |      --       | --       | --                       | --   |
| led_wf1/cnt[18]/BMUX        | SLICEL  |   47.7 |    Tshcko     |          | led_wf1/cnt[10]          | 2    |
| led_wf1/cnt[8]/C5           | SLICEL  |  664.1 |      net      | R6C100L  | led_wf1/cnt[10]          |      |
| led_wf1/cnt[8]/C            | SLICEL  |   75.1 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_14 | 1    |
| led_wf1/cnt[8]/D4           | SLICEL  |  209.9 |      net      | R6C100L  | led_wf1/_i_2/_i_0_rkd_14 |      |
| led_wf1/cnt[8]/D            | SLICEL  |   75.1 |     Tilo      |          | led_wf1/_i_2/_i_0_rkd_19 | 1    |
| led_wf1/_i_2/_i_0_rkd_12/B1 | SLICEL  |  486.4 |      net      | R6C99L   | led_wf1/_i_2/_i_0_rkd_19 |      |
| led_wf1/_i_2/_i_0_rkd_12/B  | SLICEL  |   75.1 |     Tilo      |          | _n_1090                  | 1    |
| led_wf1/_i_2/_i_0_rkd_12/D5 | SLICEL  |  950.3 |      net      | R6C99L   | _n_1090                  |      |
| led_wf1/_i_2/_i_0_rkd_12/D  | SLICEL  |   75.1 |     Tilo      |          | _n_1089                  | 21   |
| osc_c6_pin_MGIOL/CE         | IOLOGIC | 2648.8 |      net      | IOL_T43C | _n_1089                  |      |
===============================================================================================================
时钟路径延迟         = 2826.4    
数据路径延迟         = 5307.6     (Tdatp)
     clock-to-q 延迟 = 47.7 
        总的单元延迟 = 300.4 
        总的连线延迟 = 4959.5 
        逻辑级数     = 4 
[数据捕获路径]
=========================================================================================
|         节点         |  单元   |  延迟  |     类型      |   位置   |   连线    | 扇出 |
=========================================================================================
| CLOCK'clk1           |   N/A   |      0 |               |          | N/A       |      |
| clk_25M              |   top   |      0 | clock_latency |          | clk_25M   | 1    |
| clk_25M/PAD#bidir_in |   PIO   |      0 |      net      | PT79A    | clk_25M   | 1    |
| clk_25M/PADDI        |   PIO   |   1091 |   PADI_DEL    |          | clk_25M_c | 12   |
| osc_c6_pin_MGIOL/CLK | IOLOGIC | 1672.4 |      net      | IOL_T43C | clk_25M_c |      |
=========================================================================================
时钟路径延迟         = 2763.4    
    时钟偏差         = -63 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 5307.6     + 21         - 0          - -63        
       = 5391.6
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
# ***********************************************************************
# 时钟         : clk3
# 最小时钟周期 : 8253.1 ps
# ***********************************************************************
********************
* 路径 1
********************
起点     : cm3inst/inst/TARGEXP0HTRANS1 [激发时钟: clk3, 上升沿1]
终点     : SRAM_nLB_MGIOL/TXDATA0       [捕获时钟: clk3, 上升沿2] 
数据产生路径
==================================================================================================================================================
|                 节点                  |  单元   |  延迟  |         类型          |   位置   |                   连线                    | 扇出 |
==================================================================================================================================================
| CLOCK'clk3                            |   N/A   |      0 |                       |          | N/A                                       |      |
| PLL_25to200_1/PLLInst_0/CLKOS         | PLL_25K |      0 |     clock_latency     |          | clk_100M                                  | 52   |
| cm3inst/inst/CIBCLK                   |   CM3   | 1096.4 |          net          | CM3      | clk_100M                                  |      |
| --                                    |   --    |     -- |          --           | --       | --                                        | --   |
| cm3inst/inst/TARGEXP0HTRANS1          |   CM3   |   1321 | Tcq_TARGEXP0HTRANS[1] |          | cm3inst/TARGEXP0HTRANS[1]                 | 2    |
| cm3inst/ahb_sram1/n_53/D2             | SLICEL  | 2695.3 |          net          | R30C55L  | cm3inst/TARGEXP0HTRANS[1]                 |      |
| cm3inst/ahb_sram1/n_53/D              | SLICEL  |   75.1 |         Tilo          |          | cm3inst/ahb_sram1/n_246_CE_AND_O_CE_AND_O | 26   |
| cm3inst/ahb_sram1/reg_rd_req/B2       | SLICEL  |  635.6 |          net          | R30C53L  | cm3inst/ahb_sram1/n_246_CE_AND_O_CE_AND_O |      |
| cm3inst/ahb_sram1/reg_rd_req/B        | SLICEL  |   75.1 |         Tilo          |          | cm3inst/ahb_sram1/WRREQ                   | 6    |
| cm3inst/ahb_sram1/n_119/C3            | SLICEL  |  294.3 |          net          | R30C53M  | cm3inst/ahb_sram1/WRREQ                   |      |
| cm3inst/ahb_sram1/n_119/C             | SLICEL  |   75.1 |         Tilo          |          | cm3inst/ahb_sram1/_i_182_decomp           | 1    |
| cm3inst/ahb_sram1/n_119/D4            | SLICEL  |  209.9 |          net          | R30C53M  | cm3inst/ahb_sram1/_i_182_decomp           |      |
| cm3inst/ahb_sram1/n_119/D             | SLICEL  |   75.1 |         Tilo          |          | cm3inst/ahb_sram1/nxt_ce_n                | 3    |
| cm3inst/ahb_sram1/reg_byte_mask[0]/B2 | SLICEL  |  497.4 |          net          | R30C51L  | cm3inst/ahb_sram1/nxt_ce_n                |      |
| cm3inst/ahb_sram1/reg_byte_mask[0]/B  | SLICEL  |   75.1 |         Tilo          |          | cm3inst/ahb_sram1/nxt_bs_n[0]             | 1    |
| SRAM_nLB_MGIOL/TXDATA0                | IOLOGIC |   1883 |          net          | IOL_B82C | cm3inst/ahb_sram1/nxt_bs_n[0]             |      |
==================================================================================================================================================
时钟路径延迟         = 1096.4    
数据路径延迟         = 7912.1     (Tdatp)
     clock-to-q 延迟 = 1321 
        总的单元延迟 = 375.5 
        总的连线延迟 = 6215.6 
        逻辑级数     = 5 
[数据捕获路径]
=================================================================================================
|             节点              |  单元   |  延迟  |     类型      |   位置   |   连线   | 扇出 |
=================================================================================================
| CLOCK'clk3                    |   N/A   |      0 |               |          | N/A      |      |
| PLL_25to200_1/PLLInst_0/CLKOS | PLL_25K |      0 | clock_latency |          | clk_100M | 52   |
| SRAM_nLB_MGIOL/CLK            | IOLOGIC | 1057.4 |      net      | IOL_B82C | clk_100M |      |
=================================================================================================
时钟路径延迟         = 1057.4    
    时钟偏差         = -39 (Tcksw)
[延迟计算]
======================================================================
总延迟 = Tdatap     + Tsu        - Tckpm      - Tcksw
       = 7912.1     + 302        - 0          - -39        
       = 8253.1
======================================================================
Tdatp -- 数据路径延迟 
Tsu   -- 库单元建立时间 
Tckpm -- 时钟悲观补偿 
#########################################################################
# 时钟频率总结
#########################################################################
最慢时钟     : clk3
最小时钟周期 : 8253.1 ps
最大时钟频率 : 121.2 MHz
#########################################################################
clk1 : 185.5 Mhz
clk3 : 121.2 Mhz
