TimeQuest Timing Analyzer report for multiplier_8_2
Fri Feb 23 15:50:40 2018
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'Clk'
 13. Slow 1200mV 85C Model Hold: 'Clk'
 14. Slow 1200mV 85C Model Recovery: 'Clk'
 15. Slow 1200mV 85C Model Removal: 'Clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Slow 1200mV 85C Model Metastability Summary
 22. Slow 1200mV 0C Model Fmax Summary
 23. Slow 1200mV 0C Model Setup Summary
 24. Slow 1200mV 0C Model Hold Summary
 25. Slow 1200mV 0C Model Recovery Summary
 26. Slow 1200mV 0C Model Removal Summary
 27. Slow 1200mV 0C Model Minimum Pulse Width Summary
 28. Slow 1200mV 0C Model Setup: 'Clk'
 29. Slow 1200mV 0C Model Hold: 'Clk'
 30. Slow 1200mV 0C Model Recovery: 'Clk'
 31. Slow 1200mV 0C Model Removal: 'Clk'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Slow 1200mV 0C Model Metastability Summary
 38. Fast 1200mV 0C Model Setup Summary
 39. Fast 1200mV 0C Model Hold Summary
 40. Fast 1200mV 0C Model Recovery Summary
 41. Fast 1200mV 0C Model Removal Summary
 42. Fast 1200mV 0C Model Minimum Pulse Width Summary
 43. Fast 1200mV 0C Model Setup: 'Clk'
 44. Fast 1200mV 0C Model Hold: 'Clk'
 45. Fast 1200mV 0C Model Recovery: 'Clk'
 46. Fast 1200mV 0C Model Removal: 'Clk'
 47. Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Fast 1200mV 0C Model Metastability Summary
 53. Multicorner Timing Analysis Summary
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Board Trace Model Assignments
 59. Input Transition Times
 60. Signal Integrity Metrics (Slow 1200mv 0c Model)
 61. Signal Integrity Metrics (Slow 1200mv 85c Model)
 62. Signal Integrity Metrics (Fast 1200mv 0c Model)
 63. Setup Transfers
 64. Hold Transfers
 65. Recovery Transfers
 66. Removal Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; multiplier_8_2                                     ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29C7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 235.4 MHz ; 235.4 MHz       ; Clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; Clk   ; -3.248 ; -74.657            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; Clk   ; 0.384 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; Clk   ; -0.830 ; -10.075               ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; Clk   ; 0.944 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; Clk   ; -3.000 ; -64.680                          ;
+-------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'Clk'                                                                                                                                                                                                ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.248 ; control:control_unit|curr_state.SUBT                                    ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.081     ; 4.165      ;
; -3.165 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 4.081      ;
; -3.165 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 4.081      ;
; -3.165 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 4.081      ;
; -3.165 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 4.081      ;
; -3.114 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.596      ;
; -3.114 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.596      ;
; -3.114 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.596      ;
; -3.114 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.596      ;
; -3.082 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.564      ;
; -3.082 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.564      ;
; -3.082 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.564      ;
; -3.082 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.564      ;
; -3.010 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.926      ;
; -3.010 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.926      ;
; -3.010 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.926      ;
; -3.010 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.926      ;
; -2.923 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.840      ;
; -2.923 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.840      ;
; -2.923 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.840      ;
; -2.894 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.811      ;
; -2.887 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.804      ;
; -2.873 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.790      ;
; -2.872 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.355      ;
; -2.872 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.355      ;
; -2.872 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.355      ;
; -2.871 ; control:control_unit|curr_state.SHIFT3                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.787      ;
; -2.840 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.323      ;
; -2.840 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.323      ;
; -2.840 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.323      ;
; -2.820 ; sync:Switch_sync[0]|q                                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.737      ;
; -2.820 ; control:control_unit|curr_state.PRERUN                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.302      ;
; -2.811 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.293      ;
; -2.811 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.293      ;
; -2.811 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.293      ;
; -2.811 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.293      ;
; -2.788 ; control:control_unit|curr_state.HOLD                                    ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.270      ;
; -2.784 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.700      ;
; -2.784 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.700      ;
; -2.784 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.700      ;
; -2.784 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.700      ;
; -2.780 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.262      ;
; -2.780 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.262      ;
; -2.780 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.262      ;
; -2.780 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.516     ; 3.262      ;
; -2.768 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.768 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.768 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.685      ;
; -2.758 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.331      ; 4.087      ;
; -2.722 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.638      ;
; -2.722 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.638      ;
; -2.722 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.638      ;
; -2.722 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.638      ;
; -2.716 ; control:control_unit|curr_state.SHIFT1                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.632      ;
; -2.707 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.103     ; 3.602      ;
; -2.696 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.696 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.615      ;
; -2.677 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.594      ;
; -2.675 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.103     ; 3.570      ;
; -2.636 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.552      ;
; -2.631 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.332      ; 3.961      ;
; -2.619 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.535      ;
; -2.619 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.535      ;
; -2.619 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.535      ;
; -2.619 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.535      ;
; -2.603 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.331      ; 3.932      ;
; -2.593 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.509      ;
; -2.593 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.509      ;
; -2.593 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.509      ;
; -2.593 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.509      ;
; -2.580 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.063      ;
; -2.580 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.063      ;
; -2.580 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.063      ;
; -2.549 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.032      ;
; -2.549 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.032      ;
; -2.549 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.515     ; 3.032      ;
; -2.542 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.459      ;
; -2.542 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.459      ;
; -2.542 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.459      ;
; -2.535 ; control:control_unit|curr_state.ADDS1                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 1.000        ; -0.099     ; 3.434      ;
; -2.533 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.450      ;
; -2.528 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.447      ;
; -2.528 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.447      ;
; -2.528 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.447      ;
; -2.528 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.079     ; 3.447      ;
; -2.519 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.436      ;
; -2.509 ; control:control_unit|curr_state.CLRA_LDB                                ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.516     ; 2.991      ;
; -2.493 ; control:control_unit|curr_state.RESET                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.516     ; 2.975      ;
; -2.490 ; control:control_unit|curr_state.SHIFT6                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.406      ;
; -2.483 ; control:control_unit|curr_state.SHIFT8                                  ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 1.000        ; 0.335      ; 3.816      ;
; -2.480 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.397      ;
; -2.480 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.397      ;
; -2.480 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.397      ;
; -2.478 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.394      ;
; -2.466 ; sync:Switch_sync[0]|q                                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.383      ;
; -2.452 ; sync:Switch_sync[1]|q                                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.081     ; 3.369      ;
; -2.432 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.080     ; 3.350      ;
; -2.428 ; control:control_unit|curr_state.SHIFT4                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.082     ; 3.344      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'Clk'                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; control:control_unit|curr_state.CLRA_LDB                                 ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.384 ; control:control_unit|curr_state.RESET                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.099      ; 0.669      ;
; 0.459 ; control:control_unit|curr_state.SHIFT4                                   ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.726      ;
; 0.499 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.767      ;
; 0.500 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.768      ;
; 0.504 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.772      ;
; 0.523 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.220      ;
; 0.573 ; sync:Switch_sync[7]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.841      ;
; 0.575 ; control:control_unit|curr_state.ADDS4                                    ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.842      ;
; 0.576 ; sync:Switch_sync[6]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.844      ;
; 0.591 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 0.858      ;
; 0.594 ; control:control_unit|curr_state.SHIFT2                                   ; control:control_unit|curr_state.ADDS3                                    ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.862      ;
; 0.624 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.080      ; 0.890      ;
; 0.672 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.ADDS1                                    ; Clk          ; Clk         ; 0.000        ; 0.099      ; 0.957      ;
; 0.715 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.983      ;
; 0.723 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 0.991      ;
; 0.738 ; control:control_unit|curr_state.SHIFT3                                   ; control:control_unit|curr_state.ADDS4                                    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.005      ;
; 0.740 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.008      ;
; 0.820 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.513      ; 1.519      ;
; 0.842 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; control:control_unit|curr_state.ADDS1                                    ; Clk          ; Clk         ; 0.000        ; 0.513      ; 1.541      ;
; 0.866 ; control:control_unit|curr_state.SHIFT5                                   ; control:control_unit|curr_state.ADDS6                                    ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.134      ;
; 0.876 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.513      ; 1.575      ;
; 0.879 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.146      ;
; 0.879 ; control:control_unit|curr_state.SHIFT3                                   ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.146      ;
; 0.911 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.178      ;
; 0.932 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.513      ; 1.631      ;
; 0.950 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.221      ;
; 0.965 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.236      ;
; 0.976 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.HOLD                                     ; Clk          ; Clk         ; 0.000        ; 0.513      ; 1.675      ;
; 0.986 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.683      ;
; 0.993 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.098      ; 1.277      ;
; 1.012 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.513      ; 1.711      ;
; 1.020 ; sync:Switch_sync[1]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.291      ;
; 1.028 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.513      ; 1.727      ;
; 1.028 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.513      ; 1.727      ;
; 1.106 ; sync:Switch_sync[6]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.508      ; 1.800      ;
; 1.108 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.805      ;
; 1.112 ; sync:Switch_sync[2]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.383      ;
; 1.130 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.401      ;
; 1.150 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.418      ;
; 1.152 ; control:control_unit|curr_state.ADDS3                                    ; control:control_unit|curr_state.SHIFT3                                   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.418      ;
; 1.165 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.436      ;
; 1.168 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.435      ;
; 1.173 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.440      ;
; 1.177 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 1.874      ;
; 1.209 ; Xreg:x_register|Xout                                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.476      ;
; 1.212 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS6                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.478      ;
; 1.212 ; Xreg:x_register|Xout                                                     ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.479      ;
; 1.228 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.495      ;
; 1.231 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.496      ;
; 1.240 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS4                                    ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.505      ;
; 1.267 ; control:control_unit|curr_state.RESET                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.099      ; 1.552      ;
; 1.269 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; -0.332     ; 1.123      ;
; 1.275 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.510      ; 1.971      ;
; 1.276 ; control:control_unit|curr_state.SHIFT6                                   ; control:control_unit|curr_state.ADDS7                                    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.977      ;
; 1.279 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.546      ;
; 1.282 ; control:control_unit|curr_state.SHIFT1                                   ; control:control_unit|curr_state.ADDS2                                    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.983      ;
; 1.282 ; control:control_unit|curr_state.SUBT                                     ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.549      ;
; 1.285 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.552      ;
; 1.316 ; control:control_unit|curr_state.SHIFT8                                   ; control:control_unit|curr_state.HOLD                                     ; Clk          ; Clk         ; 0.000        ; 0.515      ; 2.017      ;
; 1.319 ; control:control_unit|curr_state.SHIFT4                                   ; control:control_unit|curr_state.ADDS5                                    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 2.020      ;
; 1.347 ; control:control_unit|curr_state.ADDS6                                    ; control:control_unit|curr_state.SHIFT6                                   ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.613      ;
; 1.348 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.615      ;
; 1.367 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS3                                    ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.633      ;
; 1.370 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 2.067      ;
; 1.380 ; sync:Switch_sync[0]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.085      ; 1.651      ;
; 1.385 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.515      ; 2.086      ;
; 1.387 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.655      ;
; 1.387 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.654      ;
; 1.401 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.515      ; 2.102      ;
; 1.407 ; sync:Switch_sync[2]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.675      ;
; 1.408 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.516      ; 2.110      ;
; 1.425 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.516      ; 2.127      ;
; 1.428 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.516      ; 2.130      ;
; 1.429 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.696      ;
; 1.432 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.699      ;
; 1.433 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.700      ;
; 1.434 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.701      ;
; 1.441 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.709      ;
; 1.442 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.710      ;
; 1.443 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.711      ;
; 1.462 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.099      ; 1.747      ;
; 1.462 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS7                                    ; Clk          ; Clk         ; 0.000        ; 0.513      ; 2.161      ;
; 1.470 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.737      ;
; 1.475 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.743      ;
; 1.479 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.099      ; 1.764      ;
; 1.482 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.099      ; 1.767      ;
; 1.488 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; 0.079      ; 1.753      ;
; 1.501 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 2.202      ;
; 1.508 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; -0.332     ; 1.362      ;
; 1.524 ; control:control_unit|curr_state.ADDS5                                    ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; -0.335     ; 1.375      ;
; 1.539 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.511      ; 2.236      ;
; 1.544 ; control:control_unit|curr_state.SHIFT7                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.811      ;
; 1.545 ; control:control_unit|curr_state.SHIFT7                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.812      ;
; 1.546 ; control:control_unit|curr_state.SHIFT7                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.551 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; -0.332     ; 1.405      ;
; 1.559 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; -0.332     ; 1.413      ;
; 1.562 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; -0.332     ; 1.416      ;
; 1.563 ; control:control_unit|curr_state.ADDS2                                    ; control:control_unit|curr_state.SHIFT2                                   ; Clk          ; Clk         ; 0.000        ; -0.335     ; 1.414      ;
; 1.563 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; -0.332     ; 1.417      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'Clk'                                                                                                           ;
+--------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.830 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS3    ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.748      ;
; -0.830 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS6    ; Clk          ; Clk         ; 1.000        ; -0.080     ; 1.748      ;
; -0.685 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SUBT     ; Clk          ; Clk         ; 1.000        ; -0.082     ; 1.601      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT5   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT3   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT2   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT7   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT8   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS4    ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT6   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT4   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.490 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT1   ; Clk          ; Clk         ; 1.000        ; -0.081     ; 1.407      ;
; -0.415 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS5    ; Clk          ; Clk         ; 1.000        ; 0.335      ; 1.748      ;
; -0.415 ; sync:button_sync[2]|q ; control:control_unit|curr_state.CLRA_LDB ; Clk          ; Clk         ; 1.000        ; 0.335      ; 1.748      ;
; -0.415 ; sync:button_sync[2]|q ; control:control_unit|curr_state.PRERUN   ; Clk          ; Clk         ; 1.000        ; 0.335      ; 1.748      ;
; -0.415 ; sync:button_sync[2]|q ; control:control_unit|curr_state.RESET    ; Clk          ; Clk         ; 1.000        ; 0.335      ; 1.748      ;
; -0.415 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS2    ; Clk          ; Clk         ; 1.000        ; 0.335      ; 1.748      ;
; -0.415 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS7    ; Clk          ; Clk         ; 1.000        ; 0.335      ; 1.748      ;
; -0.415 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS1    ; Clk          ; Clk         ; 1.000        ; 0.335      ; 1.748      ;
; -0.415 ; sync:button_sync[2]|q ; control:control_unit|curr_state.HOLD     ; Clk          ; Clk         ; 1.000        ; 0.335      ; 1.748      ;
+--------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'Clk'                                                                                                           ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.944 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS5    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.645      ;
; 0.944 ; sync:button_sync[2]|q ; control:control_unit|curr_state.CLRA_LDB ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.645      ;
; 0.944 ; sync:button_sync[2]|q ; control:control_unit|curr_state.PRERUN   ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.645      ;
; 0.944 ; sync:button_sync[2]|q ; control:control_unit|curr_state.RESET    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.645      ;
; 0.944 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS2    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.645      ;
; 0.944 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS7    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.645      ;
; 0.944 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS1    ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.645      ;
; 0.944 ; sync:button_sync[2]|q ; control:control_unit|curr_state.HOLD     ; Clk          ; Clk         ; 0.000        ; 0.515      ; 1.645      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT5   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT3   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT2   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT7   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT8   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS4    ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT6   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT4   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.000 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT1   ; Clk          ; Clk         ; 0.000        ; 0.081      ; 1.267      ;
; 1.206 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SUBT     ; Clk          ; Clk         ; 0.000        ; 0.080      ; 1.472      ;
; 1.377 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS3    ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.645      ;
; 1.377 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS6    ; Clk          ; Clk         ; 0.000        ; 0.082      ; 1.645      ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'Clk'                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Xreg:x_register|Xout                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS1                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS2                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS3                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS4                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS5                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS6                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS7                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.CLRA_LDB                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.HOLD                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.PRERUN                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.RESET                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT1                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT2                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT3                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT4                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT5                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT6                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT7                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT8                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SUBT                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[0]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[1]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[2]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[3]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[4]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[5]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[6]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[7]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:button_sync[0]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:button_sync[1]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:button_sync[2]|q                                                    ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS1                                    ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS2                                    ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS5                                    ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS7                                    ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.CLRA_LDB                                 ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.HOLD                                     ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.PRERUN                                   ;
; 0.252  ; 0.440        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.RESET                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; Xreg:x_register|Xout                                                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS3                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS4                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS6                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT1                                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT2                                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT3                                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT4                                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT5                                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT6                                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT7                                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT8                                   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SUBT                                     ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[0]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[1]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[2]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[3]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[4]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[5]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[6]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[7]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:button_sync[0]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:button_sync[1]|q                                                    ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; sync:button_sync[2]|q                                                    ;
; 0.261  ; 0.449        ; 0.188          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; 0.330  ; 0.550        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; Xreg:x_register|Xout                                                     ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS3                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 1.814 ; 2.137 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 2.462 ; 2.848 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.257 ; 1.581 ; Rise       ; Clk             ;
; S[*]         ; Clk        ; 2.425 ; 2.782 ; Rise       ; Clk             ;
;  S[0]        ; Clk        ; 2.140 ; 2.482 ; Rise       ; Clk             ;
;  S[1]        ; Clk        ; 2.063 ; 2.402 ; Rise       ; Clk             ;
;  S[2]        ; Clk        ; 2.063 ; 2.414 ; Rise       ; Clk             ;
;  S[3]        ; Clk        ; 1.865 ; 2.261 ; Rise       ; Clk             ;
;  S[4]        ; Clk        ; 2.425 ; 2.757 ; Rise       ; Clk             ;
;  S[5]        ; Clk        ; 2.399 ; 2.782 ; Rise       ; Clk             ;
;  S[6]        ; Clk        ; 2.000 ; 2.377 ; Rise       ; Clk             ;
;  S[7]        ; Clk        ; 1.915 ; 2.266 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.337 ; -1.658 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -1.984 ; -2.356 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.803 ; -1.124 ; Rise       ; Clk             ;
; S[*]         ; Clk        ; -1.413 ; -1.773 ; Rise       ; Clk             ;
;  S[0]        ; Clk        ; -1.677 ; -2.006 ; Rise       ; Clk             ;
;  S[1]        ; Clk        ; -1.603 ; -1.929 ; Rise       ; Clk             ;
;  S[2]        ; Clk        ; -1.603 ; -1.941 ; Rise       ; Clk             ;
;  S[3]        ; Clk        ; -1.413 ; -1.794 ; Rise       ; Clk             ;
;  S[4]        ; Clk        ; -1.950 ; -2.270 ; Rise       ; Clk             ;
;  S[5]        ; Clk        ; -1.925 ; -2.293 ; Rise       ; Clk             ;
;  S[6]        ; Clk        ; -1.527 ; -1.880 ; Rise       ; Clk             ;
;  S[7]        ; Clk        ; -1.445 ; -1.773 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 9.826  ; 9.703  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 9.419  ; 9.340  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 9.826  ; 9.703  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 9.722  ; 9.685  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 9.666  ; 9.543  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 9.733  ; 9.583  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 9.483  ; 9.395  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 9.370  ; 9.472  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.396 ; 11.550 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 9.772  ; 9.664  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 9.336  ; 9.232  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.396 ; 11.550 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 10.132 ; 10.066 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 11.156 ; 11.062 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.993  ; 9.980  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 11.018 ; 11.115 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 13.692 ; 13.811 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 12.149 ; 12.187 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 11.012 ; 11.223 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 12.561 ; 12.660 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 9.735  ; 9.855  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 11.396 ; 11.362 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 9.277  ; 9.382  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 9.966  ; 10.081 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 13.692 ; 13.811 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 14.332 ; 14.295 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 13.426 ; 13.399 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 13.559 ; 13.607 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 13.894 ; 13.871 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.921  ; 8.884  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.788  ; 8.732  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 14.332 ; 14.295 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 12.707 ; 12.777 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 10.016 ; 10.071 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.670  ; 8.603  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.100  ; 8.050  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.437  ; 8.302  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.131  ; 8.079  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 8.721  ; 8.688  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 10.016 ; 10.071 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.454  ; 9.420  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 12.701 ; 12.748 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 12.701 ; 12.748 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 8.691  ; 8.767  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 9.682  ; 9.757  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 9.668  ; 9.585  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 9.156  ; 9.196  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 8.344  ; 8.432  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 9.204  ; 9.293  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 11.684 ; 11.587 ; Rise       ; Clk             ;
; X         ; Clk        ; 12.146 ; 12.035 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.335  ; 8.315  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.387  ; 8.315  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.771  ; 8.718  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 8.744  ; 8.644  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.628  ; 8.516  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.685  ; 8.608  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.447  ; 8.367  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.335  ; 8.430  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 7.683  ; 7.564  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.087  ; 7.972  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 7.683  ; 7.564  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 9.750  ; 9.877  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 8.436  ; 8.361  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 9.525  ; 9.348  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 8.332  ; 8.308  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.283  ; 9.395  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 8.952  ; 9.050  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 11.708 ; 11.743 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 10.672 ; 10.877 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 12.104 ; 12.198 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 9.392  ; 9.505  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 10.987 ; 10.953 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 8.952  ; 9.050  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 9.614  ; 9.723  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 13.244 ; 13.361 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.976  ; 7.884  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 10.740 ; 10.764 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 10.931 ; 11.041 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 11.184 ; 11.315 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.093  ; 8.022  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 7.976  ; 7.884  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 11.701 ; 11.692 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 10.111 ; 10.136 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 7.292  ; 7.208  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 7.848  ; 7.747  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.292  ; 7.208  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.625  ; 7.596  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.328  ; 7.243  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 8.015  ; 7.837  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.220  ; 9.217  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.618  ; 8.618  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 8.055  ; 8.138  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 12.240 ; 12.283 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 8.388  ; 8.459  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 9.339  ; 9.410  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 9.326  ; 9.245  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 8.834  ; 8.872  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 8.055  ; 8.138  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 8.882  ; 8.966  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 11.262 ; 11.167 ; Rise       ; Clk             ;
; X         ; Clk        ; 11.706 ; 11.598 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 260.89 MHz ; 250.0 MHz       ; Clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -2.833 ; -65.353           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.337 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; Clk   ; -0.645 ; -7.003               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; Clk   ; 0.862 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -64.680                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.833 ; control:control_unit|curr_state.SUBT                                    ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.759      ;
; -2.813 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.739      ;
; -2.813 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.739      ;
; -2.813 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.739      ;
; -2.813 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.739      ;
; -2.797 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.323      ;
; -2.797 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.323      ;
; -2.797 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.323      ;
; -2.797 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.323      ;
; -2.769 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.295      ;
; -2.769 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.295      ;
; -2.769 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.295      ;
; -2.769 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.295      ;
; -2.683 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.683 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.683 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.683 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.609      ;
; -2.577 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.504      ;
; -2.577 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.504      ;
; -2.577 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.504      ;
; -2.562 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.488      ;
; -2.561 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.472     ; 3.088      ;
; -2.561 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.472     ; 3.088      ;
; -2.561 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.472     ; 3.088      ;
; -2.533 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.472     ; 3.060      ;
; -2.533 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.472     ; 3.060      ;
; -2.533 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.472     ; 3.060      ;
; -2.522 ; control:control_unit|curr_state.SHIFT3                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.448      ;
; -2.511 ; sync:Switch_sync[0]|q                                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.437      ;
; -2.507 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.433      ;
; -2.506 ; control:control_unit|curr_state.PRERUN                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.032      ;
; -2.495 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.021      ;
; -2.495 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.021      ;
; -2.495 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.021      ;
; -2.495 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.021      ;
; -2.489 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.415      ;
; -2.484 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.010      ;
; -2.484 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.010      ;
; -2.484 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.010      ;
; -2.484 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.010      ;
; -2.478 ; control:control_unit|curr_state.HOLD                                    ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.473     ; 3.004      ;
; -2.461 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.387      ;
; -2.461 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.387      ;
; -2.461 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.387      ;
; -2.461 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.387      ;
; -2.447 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.374      ;
; -2.447 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.374      ;
; -2.447 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.374      ;
; -2.439 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 3.744      ;
; -2.428 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.354      ;
; -2.428 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.354      ;
; -2.428 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.354      ;
; -2.428 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.354      ;
; -2.423 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.094     ; 3.328      ;
; -2.421 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.350      ;
; -2.421 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.350      ;
; -2.421 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.350      ;
; -2.421 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.350      ;
; -2.395 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.094     ; 3.300      ;
; -2.392 ; control:control_unit|curr_state.SHIFT1                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.318      ;
; -2.336 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.262      ;
; -2.330 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.256      ;
; -2.330 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.256      ;
; -2.330 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.256      ;
; -2.330 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.256      ;
; -2.309 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 3.614      ;
; -2.300 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.226      ;
; -2.300 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.226      ;
; -2.300 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.226      ;
; -2.300 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.226      ;
; -2.283 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.306      ; 3.588      ;
; -2.275 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.201      ;
; -2.259 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.472     ; 2.786      ;
; -2.259 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.472     ; 2.786      ;
; -2.259 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.472     ; 2.786      ;
; -2.255 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.184      ;
; -2.255 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.184      ;
; -2.255 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.184      ;
; -2.255 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.070     ; 3.184      ;
; -2.248 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.472     ; 2.775      ;
; -2.248 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.472     ; 2.775      ;
; -2.248 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.472     ; 2.775      ;
; -2.229 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.155      ;
; -2.225 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.152      ;
; -2.225 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.152      ;
; -2.204 ; control:control_unit|curr_state.RESET                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.473     ; 2.730      ;
; -2.200 ; control:control_unit|curr_state.ADDS1                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 1.000        ; -0.089     ; 3.110      ;
; -2.193 ; control:control_unit|curr_state.CLRA_LDB                                ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.473     ; 2.719      ;
; -2.192 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.119      ;
; -2.192 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.119      ;
; -2.192 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.072     ; 3.119      ;
; -2.187 ; control:control_unit|curr_state.SHIFT8                                  ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 1.000        ; 0.311      ; 3.497      ;
; -2.178 ; sync:Switch_sync[0]|q                                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.104      ;
; -2.171 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.097      ;
; -2.170 ; sync:Switch_sync[1]|q                                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.096      ;
; -2.170 ; control:control_unit|curr_state.SHIFT6                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.096      ;
; -2.167 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.093      ;
; -2.137 ; control:control_unit|curr_state.SHIFT4                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 3.063      ;
; -2.121 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.094     ; 3.026      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.337 ; control:control_unit|curr_state.CLRA_LDB                                 ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.337 ; control:control_unit|curr_state.RESET                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.089      ; 0.597      ;
; 0.423 ; control:control_unit|curr_state.SHIFT4                                   ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.666      ;
; 0.458 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.702      ;
; 0.464 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.708      ;
; 0.467 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.711      ;
; 0.493 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.131      ;
; 0.526 ; sync:Switch_sync[7]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.770      ;
; 0.527 ; control:control_unit|curr_state.ADDS4                                    ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.770      ;
; 0.528 ; sync:Switch_sync[6]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.772      ;
; 0.543 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.787      ;
; 0.549 ; control:control_unit|curr_state.SHIFT2                                   ; control:control_unit|curr_state.ADDS3                                    ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.793      ;
; 0.585 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.828      ;
; 0.613 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.ADDS1                                    ; Clk          ; Clk         ; 0.000        ; 0.089      ; 0.873      ;
; 0.655 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.899      ;
; 0.659 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.903      ;
; 0.673 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 0.917      ;
; 0.689 ; control:control_unit|curr_state.SHIFT3                                   ; control:control_unit|curr_state.ADDS4                                    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 0.932      ;
; 0.763 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; control:control_unit|curr_state.ADDS1                                    ; Clk          ; Clk         ; 0.000        ; 0.470      ; 1.404      ;
; 0.764 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.471      ; 1.406      ;
; 0.772 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.471      ; 1.414      ;
; 0.778 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.022      ;
; 0.800 ; control:control_unit|curr_state.SHIFT5                                   ; control:control_unit|curr_state.ADDS6                                    ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.044      ;
; 0.814 ; control:control_unit|curr_state.SHIFT3                                   ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.057      ;
; 0.824 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.471      ; 1.466      ;
; 0.831 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.075      ;
; 0.874 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.121      ;
; 0.876 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.514      ;
; 0.889 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.136      ;
; 0.899 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.471      ; 1.541      ;
; 0.906 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.HOLD                                     ; Clk          ; Clk         ; 0.000        ; 0.471      ; 1.548      ;
; 0.913 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.088      ; 1.172      ;
; 0.917 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.471      ; 1.559      ;
; 0.917 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.471      ; 1.559      ;
; 0.953 ; sync:Switch_sync[1]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.200      ;
; 0.997 ; sync:Switch_sync[6]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.464      ; 1.632      ;
; 1.013 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.651      ;
; 1.025 ; sync:Switch_sync[2]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.272      ;
; 1.034 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.278      ;
; 1.035 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.673      ;
; 1.036 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.283      ;
; 1.047 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.294      ;
; 1.051 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.294      ;
; 1.057 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.301      ;
; 1.074 ; control:control_unit|curr_state.ADDS3                                    ; control:control_unit|curr_state.SHIFT3                                   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.316      ;
; 1.085 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS6                                    ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.327      ;
; 1.091 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.335      ;
; 1.108 ; Xreg:x_register|Xout                                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.352      ;
; 1.112 ; Xreg:x_register|Xout                                                     ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.356      ;
; 1.121 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS4                                    ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.362      ;
; 1.141 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.382      ;
; 1.147 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.466      ; 1.784      ;
; 1.149 ; control:control_unit|curr_state.RESET                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.089      ; 1.409      ;
; 1.153 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.397      ;
; 1.154 ; control:control_unit|curr_state.SHIFT6                                   ; control:control_unit|curr_state.ADDS7                                    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.797      ;
; 1.157 ; control:control_unit|curr_state.SHIFT1                                   ; control:control_unit|curr_state.ADDS2                                    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.800      ;
; 1.172 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; -0.306     ; 1.037      ;
; 1.179 ; control:control_unit|curr_state.SHIFT4                                   ; control:control_unit|curr_state.ADDS5                                    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.822      ;
; 1.180 ; control:control_unit|curr_state.SUBT                                     ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.424      ;
; 1.182 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.426      ;
; 1.187 ; control:control_unit|curr_state.SHIFT8                                   ; control:control_unit|curr_state.HOLD                                     ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.830      ;
; 1.192 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.436      ;
; 1.239 ; control:control_unit|curr_state.ADDS6                                    ; control:control_unit|curr_state.SHIFT6                                   ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.481      ;
; 1.240 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.878      ;
; 1.248 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.492      ;
; 1.250 ; sync:Switch_sync[0]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.076      ; 1.497      ;
; 1.263 ; sync:Switch_sync[2]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.507      ;
; 1.263 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.906      ;
; 1.264 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS3                                    ; Clk          ; Clk         ; 0.000        ; 0.071      ; 1.506      ;
; 1.266 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.909      ;
; 1.267 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.511      ;
; 1.280 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.473      ; 1.924      ;
; 1.295 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.539      ;
; 1.300 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.473      ; 1.944      ;
; 1.304 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.547      ;
; 1.304 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.473      ; 1.948      ;
; 1.304 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.547      ;
; 1.306 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.549      ;
; 1.310 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS7                                    ; Clk          ; Clk         ; 0.000        ; 0.470      ; 1.951      ;
; 1.312 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.556      ;
; 1.319 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.563      ;
; 1.319 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.563      ;
; 1.321 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.565      ;
; 1.336 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.089      ; 1.596      ;
; 1.338 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.981      ;
; 1.339 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.583      ;
; 1.355 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; 0.070      ; 1.596      ;
; 1.355 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.089      ; 1.615      ;
; 1.358 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.089      ; 1.618      ;
; 1.361 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.467      ; 1.999      ;
; 1.387 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; -0.306     ; 1.252      ;
; 1.394 ; control:control_unit|curr_state.ADDS5                                    ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; -0.311     ; 1.254      ;
; 1.398 ; control:control_unit|curr_state.SHIFT7                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.641      ;
; 1.399 ; control:control_unit|curr_state.SHIFT7                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.642      ;
; 1.400 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; -0.308     ; 1.263      ;
; 1.400 ; control:control_unit|curr_state.SHIFT7                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.643      ;
; 1.417 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; -0.308     ; 1.280      ;
; 1.417 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.661      ;
; 1.420 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; -0.308     ; 1.283      ;
; 1.421 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; -0.308     ; 1.284      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'Clk'                                                                                                            ;
+--------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.645 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS3    ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.573      ;
; -0.645 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS6    ; Clk          ; Clk         ; 1.000        ; -0.071     ; 1.573      ;
; -0.513 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SUBT     ; Clk          ; Clk         ; 1.000        ; -0.073     ; 1.439      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT5   ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT3   ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT2   ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT7   ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT8   ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS4    ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT6   ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT4   ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.344 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT1   ; Clk          ; Clk         ; 1.000        ; -0.072     ; 1.271      ;
; -0.263 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS5    ; Clk          ; Clk         ; 1.000        ; 0.311      ; 1.573      ;
; -0.263 ; sync:button_sync[2]|q ; control:control_unit|curr_state.CLRA_LDB ; Clk          ; Clk         ; 1.000        ; 0.311      ; 1.573      ;
; -0.263 ; sync:button_sync[2]|q ; control:control_unit|curr_state.PRERUN   ; Clk          ; Clk         ; 1.000        ; 0.311      ; 1.573      ;
; -0.263 ; sync:button_sync[2]|q ; control:control_unit|curr_state.RESET    ; Clk          ; Clk         ; 1.000        ; 0.311      ; 1.573      ;
; -0.263 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS2    ; Clk          ; Clk         ; 1.000        ; 0.311      ; 1.573      ;
; -0.263 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS7    ; Clk          ; Clk         ; 1.000        ; 0.311      ; 1.573      ;
; -0.263 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS1    ; Clk          ; Clk         ; 1.000        ; 0.311      ; 1.573      ;
; -0.263 ; sync:button_sync[2]|q ; control:control_unit|curr_state.HOLD     ; Clk          ; Clk         ; 1.000        ; 0.311      ; 1.573      ;
+--------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'Clk'                                                                                                            ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.862 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS5    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.505      ;
; 0.862 ; sync:button_sync[2]|q ; control:control_unit|curr_state.CLRA_LDB ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.505      ;
; 0.862 ; sync:button_sync[2]|q ; control:control_unit|curr_state.PRERUN   ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.505      ;
; 0.862 ; sync:button_sync[2]|q ; control:control_unit|curr_state.RESET    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.505      ;
; 0.862 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS2    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.505      ;
; 0.862 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS7    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.505      ;
; 0.862 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS1    ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.505      ;
; 0.862 ; sync:button_sync[2]|q ; control:control_unit|curr_state.HOLD     ; Clk          ; Clk         ; 0.000        ; 0.472      ; 1.505      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT5   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT3   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT2   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT7   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT8   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS4    ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT6   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT4   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 0.905 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT1   ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.148      ;
; 1.104 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SUBT     ; Clk          ; Clk         ; 0.000        ; 0.072      ; 1.347      ;
; 1.261 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS3    ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.505      ;
; 1.261 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS6    ; Clk          ; Clk         ; 0.000        ; 0.073      ; 1.505      ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; Clk   ; Rise       ; Clk                                                                      ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; Xreg:x_register|Xout                                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS1                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS2                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS3                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS4                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS5                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS6                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS7                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.CLRA_LDB                                 ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.HOLD                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.PRERUN                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.RESET                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT1                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT2                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT3                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT4                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT5                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT6                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT7                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT8                                   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; control:control_unit|curr_state.SUBT                                     ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[0]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[1]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[2]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[3]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[4]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[5]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[6]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:Switch_sync[7]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:button_sync[0]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:button_sync[1]|q                                                    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; Clk   ; Rise       ; sync:button_sync[2]|q                                                    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:button_sync[0]|q                                                    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:button_sync[1]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; Xreg:x_register|Xout                                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS3                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS4                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS6                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT1                                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT2                                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT3                                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT4                                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT5                                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT6                                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT7                                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT8                                   ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.SUBT                                     ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[0]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[1]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[2]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[3]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[4]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[5]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[6]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:Switch_sync[7]|q                                                    ;
; 0.279  ; 0.465        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; sync:button_sync[2]|q                                                    ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS1                                    ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS2                                    ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS5                                    ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS7                                    ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.CLRA_LDB                                 ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.HOLD                                     ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.PRERUN                                   ;
; 0.289  ; 0.475        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; control:control_unit|curr_state.RESET                                    ;
; 0.295  ; 0.481        ; 0.186          ; Low Pulse Width  ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; 0.299  ; 0.517        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS1                                    ;
; 0.304  ; 0.522        ; 0.218          ; High Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS2                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 1.591 ; 1.788 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 2.158 ; 2.473 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.067 ; 1.283 ; Rise       ; Clk             ;
; S[*]         ; Clk        ; 2.158 ; 2.359 ; Rise       ; Clk             ;
;  S[0]        ; Clk        ; 1.894 ; 2.095 ; Rise       ; Clk             ;
;  S[1]        ; Clk        ; 1.823 ; 2.026 ; Rise       ; Clk             ;
;  S[2]        ; Clk        ; 1.828 ; 2.037 ; Rise       ; Clk             ;
;  S[3]        ; Clk        ; 1.636 ; 1.906 ; Rise       ; Clk             ;
;  S[4]        ; Clk        ; 2.158 ; 2.338 ; Rise       ; Clk             ;
;  S[5]        ; Clk        ; 2.141 ; 2.359 ; Rise       ; Clk             ;
;  S[6]        ; Clk        ; 1.767 ; 1.985 ; Rise       ; Clk             ;
;  S[7]        ; Clk        ; 1.694 ; 1.889 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -1.166 ; -1.361 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -1.733 ; -2.034 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.663 ; -0.876 ; Rise       ; Clk             ;
; S[*]         ; Clk        ; -1.233 ; -1.452 ; Rise       ; Clk             ;
;  S[0]        ; Clk        ; -1.481 ; -1.672 ; Rise       ; Clk             ;
;  S[1]        ; Clk        ; -1.413 ; -1.606 ; Rise       ; Clk             ;
;  S[2]        ; Clk        ; -1.417 ; -1.617 ; Rise       ; Clk             ;
;  S[3]        ; Clk        ; -1.233 ; -1.491 ; Rise       ; Clk             ;
;  S[4]        ; Clk        ; -1.734 ; -1.905 ; Rise       ; Clk             ;
;  S[5]        ; Clk        ; -1.718 ; -1.925 ; Rise       ; Clk             ;
;  S[6]        ; Clk        ; -1.345 ; -1.545 ; Rise       ; Clk             ;
;  S[7]        ; Clk        ; -1.274 ; -1.452 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 8.897  ; 8.722  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 8.521  ; 8.387  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 8.897  ; 8.722  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 8.872  ; 8.696  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 8.751  ; 8.574  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 8.811  ; 8.661  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 8.579  ; 8.433  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 8.419  ; 8.572  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 10.241 ; 10.369 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 8.880  ; 8.731  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 8.449  ; 8.350  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 10.241 ; 10.369 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 9.189  ; 9.092  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 10.181 ; 9.928  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.095  ; 8.946  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 9.976  ; 10.061 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 12.497 ; 12.340 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 11.130 ; 10.957 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 9.978  ; 10.012 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 11.524 ; 11.368 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 8.875  ; 8.854  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 10.436 ; 10.227 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 8.443  ; 8.417  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 9.106  ; 9.050  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 12.497 ; 12.340 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 13.109 ; 12.772 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 12.337 ; 12.261 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 12.379 ; 12.376 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 12.576 ; 12.671 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.107  ; 7.978  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 7.997  ; 7.831  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 13.109 ; 12.772 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 11.629 ; 11.685 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 9.048  ; 8.978  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 7.848  ; 7.723  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 7.331  ; 7.217  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 7.636  ; 7.488  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 7.366  ; 7.244  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.941  ; 7.800  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 9.048  ; 8.978  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 8.418  ; 8.469  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 11.661 ; 11.462 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 11.661 ; 11.462 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 7.877  ; 7.873  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 8.799  ; 8.765  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 8.807  ; 8.626  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 8.339  ; 8.256  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 7.570  ; 7.565  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 8.397  ; 8.338  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 10.721 ; 10.418 ; Rise       ; Clk             ;
; X         ; Clk        ; 11.148 ; 10.828 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 7.513  ; 7.490  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 7.592  ; 7.490  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 7.977  ; 7.812  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 7.925  ; 7.791  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 7.819  ; 7.675  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 7.870  ; 7.750  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 7.647  ; 7.532  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 7.513  ; 7.633  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.943  ; 6.799  ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 7.345  ; 7.164  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 6.943  ; 6.799  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 8.789  ; 8.810  ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 7.640  ; 7.510  ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 8.632  ; 8.413  ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 7.551  ; 7.468  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 8.363  ; 8.541  ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 8.129  ; 8.103  ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 10.708 ; 10.541 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 9.650  ; 9.685  ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 11.088 ; 10.937 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 8.546  ; 8.524  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 10.045 ; 9.843  ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 8.129  ; 8.103  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 8.767  ; 8.712  ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 12.069 ; 11.919 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.220  ; 7.069  ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 9.792  ; 9.759  ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 9.891  ; 9.899  ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 10.227 ; 10.128 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 7.319  ; 7.195  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 7.220  ; 7.069  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 10.616 ; 10.524 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 9.103  ; 9.231  ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 6.588  ; 6.461  ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 7.089  ; 6.953  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 6.588  ; 6.461  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 6.904  ; 6.806  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 6.626  ; 6.493  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 7.254  ; 7.036  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 8.292  ; 8.212  ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 7.667  ; 7.728  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 7.291  ; 7.286  ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 11.221 ; 11.029 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 7.586  ; 7.581  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 8.471  ; 8.438  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 8.478  ; 8.304  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 8.029  ; 7.949  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 7.291  ; 7.286  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 8.086  ; 8.029  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 10.317 ; 10.025 ; Rise       ; Clk             ;
; X         ; Clk        ; 10.727 ; 10.419 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; Clk   ; -1.080 ; -18.157           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; Clk   ; 0.173 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; Clk   ; 0.076 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; Clk   ; 0.448 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; Clk   ; -3.000 ; -54.154                         ;
+-------+--------+---------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'Clk'                                                                                                                                                                                                 ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                               ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.080 ; control:control_unit|curr_state.SUBT                                    ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 2.025      ;
; -0.966 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.911      ;
; -0.966 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.911      ;
; -0.966 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.911      ;
; -0.966 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.911      ;
; -0.956 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.697      ;
; -0.956 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.697      ;
; -0.956 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.697      ;
; -0.956 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.697      ;
; -0.938 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.679      ;
; -0.938 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.679      ;
; -0.938 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.679      ;
; -0.938 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.679      ;
; -0.908 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.853      ;
; -0.898 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.843      ;
; -0.894 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.839      ;
; -0.890 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.835      ;
; -0.890 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.835      ;
; -0.876 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.617      ;
; -0.876 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.617      ;
; -0.876 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.617      ;
; -0.876 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.617      ;
; -0.862 ; sync:Switch_sync[0]|q                                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.807      ;
; -0.859 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.600      ;
; -0.859 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.600      ;
; -0.859 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.600      ;
; -0.859 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.600      ;
; -0.856 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.801      ;
; -0.856 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.801      ;
; -0.856 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.801      ;
; -0.839 ; control:control_unit|curr_state.SHIFT3                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.784      ;
; -0.833 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.574      ;
; -0.833 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.574      ;
; -0.833 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.574      ;
; -0.816 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.763      ;
; -0.816 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.763      ;
; -0.816 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.763      ;
; -0.816 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.763      ;
; -0.815 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.556      ;
; -0.815 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.556      ;
; -0.815 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.556      ;
; -0.805 ; control:control_unit|curr_state.PRERUN                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.546      ;
; -0.799 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.744      ;
; -0.799 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.744      ;
; -0.799 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.744      ;
; -0.799 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.744      ;
; -0.789 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.734      ;
; -0.789 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.152      ; 1.928      ;
; -0.787 ; control:control_unit|curr_state.HOLD                                    ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.528      ;
; -0.785 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.730      ;
; -0.774 ; control:control_unit|curr_state.SHIFT3                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.152      ; 1.913      ;
; -0.771 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.716      ;
; -0.771 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.716      ;
; -0.769 ; control:control_unit|curr_state.PRERUN                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.052     ; 1.704      ;
; -0.754 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; control:control_unit|curr_state.SHIFT2                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.699      ;
; -0.754 ; control:control_unit|curr_state.SHIFT1                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.699      ;
; -0.753 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.494      ;
; -0.753 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.494      ;
; -0.753 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.494      ;
; -0.751 ; control:control_unit|curr_state.HOLD                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.052     ; 1.686      ;
; -0.750 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.695      ;
; -0.750 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.695      ;
; -0.750 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.695      ;
; -0.750 ; control:control_unit|curr_state.SHIFT4                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.695      ;
; -0.736 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.477      ;
; -0.736 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.477      ;
; -0.736 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.477      ;
; -0.731 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.678      ;
; -0.731 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.678      ;
; -0.731 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.678      ;
; -0.731 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.040     ; 1.678      ;
; -0.726 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.671      ;
; -0.722 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.667      ;
; -0.716 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.661      ;
; -0.708 ; control:control_unit|curr_state.RESET                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.449      ;
; -0.703 ; control:control_unit|curr_state.SHIFT1                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; 0.152      ; 1.842      ;
; -0.695 ; control:control_unit|curr_state.ADDS1                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 1.000        ; -0.050     ; 1.632      ;
; -0.694 ; control:control_unit|curr_state.SHIFT8                                  ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 1.000        ; 0.154      ; 1.835      ;
; -0.692 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.637      ;
; -0.692 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.637      ;
; -0.692 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.637      ;
; -0.692 ; control:control_unit|curr_state.SHIFT5                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.637      ;
; -0.690 ; sync:Switch_sync[0]|q                                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.635      ;
; -0.689 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.634      ;
; -0.689 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.634      ;
; -0.689 ; control:control_unit|curr_state.SHIFT6                                  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.634      ;
; -0.689 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.052     ; 1.624      ;
; -0.685 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.630      ;
; -0.682 ; sync:Switch_sync[1]|q                                                   ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.627      ;
; -0.677 ; control:control_unit|curr_state.SUBT                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.622      ;
; -0.677 ; control:control_unit|curr_state.CLRA_LDB                                ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.246     ; 1.418      ;
; -0.672 ; control:control_unit|curr_state.SHIFT6                                  ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 1.617      ;
; -0.672 ; control:control_unit|curr_state.RESET                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 1.000        ; -0.052     ; 1.607      ;
; -0.654 ; control:control_unit|curr_state.CLRA_LDB                                ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 1.000        ; -0.244     ; 1.397      ;
+--------+-------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'Clk'                                                                                                                                                                                                  ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                ; To Node                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; control:control_unit|curr_state.CLRA_LDB                                 ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.173 ; control:control_unit|curr_state.RESET                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.307      ;
; 0.204 ; control:control_unit|curr_state.SHIFT4                                   ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.330      ;
; 0.227 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.353      ;
; 0.229 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.355      ;
; 0.231 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.357      ;
; 0.233 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.561      ;
; 0.258 ; sync:Switch_sync[7]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.384      ;
; 0.258 ; control:control_unit|curr_state.SHIFT2                                   ; control:control_unit|curr_state.ADDS3                                    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.384      ;
; 0.258 ; control:control_unit|curr_state.ADDS4                                    ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.384      ;
; 0.261 ; sync:Switch_sync[6]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.387      ;
; 0.268 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.394      ;
; 0.274 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.400      ;
; 0.311 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.ADDS1                                    ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.445      ;
; 0.327 ; control:control_unit|curr_state.SHIFT3                                   ; control:control_unit|curr_state.ADDS4                                    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.453      ;
; 0.331 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.457      ;
; 0.333 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.459      ;
; 0.341 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.467      ;
; 0.353 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.245      ; 0.682      ;
; 0.382 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; control:control_unit|curr_state.ADDS1                                    ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.710      ;
; 0.386 ; control:control_unit|curr_state.SHIFT5                                   ; control:control_unit|curr_state.ADDS6                                    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.512      ;
; 0.399 ; control:control_unit|curr_state.SHIFT3                                   ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.525      ;
; 0.401 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.527      ;
; 0.412 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.538      ;
; 0.418 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.245      ; 0.747      ;
; 0.424 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.HOLD                                     ; Clk          ; Clk         ; 0.000        ; 0.245      ; 0.753      ;
; 0.425 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.552      ;
; 0.431 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.558      ;
; 0.446 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.774      ;
; 0.449 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.583      ;
; 0.457 ; sync:button_sync[1]|q                                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.245      ; 0.786      ;
; 0.467 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.245      ; 0.796      ;
; 0.472 ; sync:Switch_sync[1]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.600      ;
; 0.489 ; sync:Switch_sync[6]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.243      ; 0.816      ;
; 0.491 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.245      ; 0.820      ;
; 0.495 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.823      ;
; 0.495 ; sync:button_sync[0]|q                                                    ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.245      ; 0.824      ;
; 0.498 ; control:control_unit|curr_state.ADDS3                                    ; control:control_unit|curr_state.SHIFT3                                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.624      ;
; 0.515 ; sync:Switch_sync[2]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.643      ;
; 0.519 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.645      ;
; 0.520 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.647      ;
; 0.521 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.649      ;
; 0.524 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.043      ; 0.651      ;
; 0.526 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.652      ;
; 0.526 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.854      ;
; 0.553 ; Xreg:x_register|Xout                                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.679      ;
; 0.555 ; control:control_unit|curr_state.SHIFT6                                   ; control:control_unit|curr_state.ADDS7                                    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.885      ;
; 0.556 ; control:control_unit|curr_state.SHIFT1                                   ; control:control_unit|curr_state.ADDS2                                    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.886      ;
; 0.556 ; Xreg:x_register|Xout                                                     ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.682      ;
; 0.557 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.683      ;
; 0.559 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS6                                    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.683      ;
; 0.568 ; control:control_unit|curr_state.SHIFT8                                   ; control:control_unit|curr_state.HOLD                                     ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.898      ;
; 0.569 ; control:control_unit|curr_state.SHIFT4                                   ; control:control_unit|curr_state.ADDS5                                    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.899      ;
; 0.573 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS4                                    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.697      ;
; 0.575 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.701      ;
; 0.576 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.SHIFT4                                   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.700      ;
; 0.576 ; control:control_unit|curr_state.SUBT                                     ; Xreg:x_register|Xout                                                     ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.702      ;
; 0.579 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; -0.152     ; 0.511      ;
; 0.583 ; sync:Switch_sync[5]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.709      ;
; 0.589 ; control:control_unit|curr_state.ADDS6                                    ; control:control_unit|curr_state.SHIFT6                                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.715      ;
; 0.598 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.926      ;
; 0.600 ; control:control_unit|curr_state.RESET                                    ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.734      ;
; 0.606 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.732      ;
; 0.610 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.938      ;
; 0.624 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.750      ;
; 0.630 ; sync:Switch_sync[0]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ; Clk          ; Clk         ; 0.000        ; 0.044      ; 0.758      ;
; 0.632 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.758      ;
; 0.633 ; sync:Switch_sync[2]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.759      ;
; 0.633 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.759      ;
; 0.636 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS3                                    ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.760      ;
; 0.647 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.977      ;
; 0.652 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.ADDS7                                    ; Clk          ; Clk         ; 0.000        ; 0.244      ; 0.980      ;
; 0.653 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.779      ;
; 0.655 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.781      ;
; 0.656 ; control:control_unit|curr_state.SUBT                                     ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.782      ;
; 0.656 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.782      ;
; 0.657 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.987      ;
; 0.657 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.987      ;
; 0.659 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.989      ;
; 0.663 ; control:control_unit|curr_state.SUBT                                     ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.993      ;
; 0.663 ; sync:Switch_sync[4]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.789      ;
; 0.671 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.797      ;
; 0.672 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.798      ;
; 0.674 ; control:control_unit|curr_state.SHIFT8                                   ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.800      ;
; 0.677 ; control:control_unit|curr_state.SHIFT7                                   ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 1.007      ;
; 0.683 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.CLRA_LDB                                 ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.817      ;
; 0.685 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.RESET                                    ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.819      ;
; 0.686 ; control:control_unit|curr_state.ADDS5                                    ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; -0.154     ; 0.616      ;
; 0.687 ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; -0.152     ; 0.619      ;
; 0.689 ; control:control_unit|curr_state.PRERUN                                   ; control:control_unit|curr_state.PRERUN                                   ; Clk          ; Clk         ; 0.000        ; 0.050      ; 0.823      ;
; 0.691 ; sync:Switch_sync[3]|q                                                    ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; 0.244      ; 1.019      ;
; 0.693 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ; control:control_unit|curr_state.SHIFT5                                   ; Clk          ; Clk         ; 0.000        ; 0.040      ; 0.817      ;
; 0.694 ; control:control_unit|curr_state.ADDS2                                    ; control:control_unit|curr_state.SHIFT2                                   ; Clk          ; Clk         ; 0.000        ; -0.154     ; 0.624      ;
; 0.696 ; control:control_unit|curr_state.SHIFT2                                   ; control:control_unit|curr_state.SHIFT3                                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.822      ;
; 0.707 ; control:control_unit|curr_state.SHIFT6                                   ; control:control_unit|curr_state.SHIFT7                                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.833      ;
; 0.712 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ; Clk          ; Clk         ; 0.000        ; -0.153     ; 0.643      ;
; 0.713 ; control:control_unit|curr_state.SHIFT1                                   ; control:control_unit|curr_state.SHIFT2                                   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.839      ;
; 0.714 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ; Clk          ; Clk         ; 0.000        ; -0.153     ; 0.645      ;
; 0.717 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ; Clk          ; Clk         ; 0.000        ; -0.153     ; 0.648      ;
; 0.718 ; control:control_unit|curr_state.CLRA_LDB                                 ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ; Clk          ; Clk         ; 0.000        ; -0.153     ; 0.649      ;
+-------+--------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'Clk'                                                                                                           ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.076 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS3    ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.869      ;
; 0.076 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS6    ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.869      ;
; 0.156 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SUBT     ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.789      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT5   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT3   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT2   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT7   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT8   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS4    ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT6   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT4   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.258 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT1   ; Clk          ; Clk         ; 1.000        ; -0.042     ; 0.687      ;
; 0.272 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS5    ; Clk          ; Clk         ; 1.000        ; 0.154      ; 0.869      ;
; 0.272 ; sync:button_sync[2]|q ; control:control_unit|curr_state.CLRA_LDB ; Clk          ; Clk         ; 1.000        ; 0.154      ; 0.869      ;
; 0.272 ; sync:button_sync[2]|q ; control:control_unit|curr_state.PRERUN   ; Clk          ; Clk         ; 1.000        ; 0.154      ; 0.869      ;
; 0.272 ; sync:button_sync[2]|q ; control:control_unit|curr_state.RESET    ; Clk          ; Clk         ; 1.000        ; 0.154      ; 0.869      ;
; 0.272 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS2    ; Clk          ; Clk         ; 1.000        ; 0.154      ; 0.869      ;
; 0.272 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS7    ; Clk          ; Clk         ; 1.000        ; 0.154      ; 0.869      ;
; 0.272 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS1    ; Clk          ; Clk         ; 1.000        ; 0.154      ; 0.869      ;
; 0.272 ; sync:button_sync[2]|q ; control:control_unit|curr_state.HOLD     ; Clk          ; Clk         ; 1.000        ; 0.154      ; 0.869      ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'Clk'                                                                                                            ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.448 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS5    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.778      ;
; 0.448 ; sync:button_sync[2]|q ; control:control_unit|curr_state.CLRA_LDB ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.778      ;
; 0.448 ; sync:button_sync[2]|q ; control:control_unit|curr_state.PRERUN   ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.778      ;
; 0.448 ; sync:button_sync[2]|q ; control:control_unit|curr_state.RESET    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.778      ;
; 0.448 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS2    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.778      ;
; 0.448 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS7    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.778      ;
; 0.448 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS1    ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.778      ;
; 0.448 ; sync:button_sync[2]|q ; control:control_unit|curr_state.HOLD     ; Clk          ; Clk         ; 0.000        ; 0.246      ; 0.778      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT5   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT3   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT2   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT7   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT8   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS4    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT6   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT4   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.487 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SHIFT1   ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.613      ;
; 0.572 ; sync:button_sync[2]|q ; control:control_unit|curr_state.SUBT     ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.698      ;
; 0.652 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS3    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.778      ;
; 0.652 ; sync:button_sync[2]|q ; control:control_unit|curr_state.ADDS6    ; Clk          ; Clk         ; 0.000        ; 0.042      ; 0.778      ;
+-------+-----------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'Clk'                                                                                                          ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                   ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; Clk   ; Rise       ; Clk                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; Xreg:x_register|Xout                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS1                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS2                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS3                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS4                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS5                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS6                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS7                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.CLRA_LDB                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.HOLD                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.PRERUN                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.RESET                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT1                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT2                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT3                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT4                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT5                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT6                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT7                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT8                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; control:control_unit|curr_state.SUBT                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:Switch_sync[0]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:Switch_sync[1]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:Switch_sync[2]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:Switch_sync[3]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:Switch_sync[4]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:Switch_sync[5]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:Switch_sync[6]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:Switch_sync[7]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:button_sync[0]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:button_sync[1]|q                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; Clk   ; Rise       ; sync:button_sync[2]|q                                                    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS1                                    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS2                                    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS5                                    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS7                                    ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.CLRA_LDB                                 ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.HOLD                                     ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.PRERUN                                   ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.RESET                                    ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS3                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS4                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.ADDS6                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT1                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT2                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT3                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT4                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT5                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT6                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT7                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SHIFT8                                   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[0] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[2] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[2]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_B|reg_4:reg_A_last_four_bits|Data_Out[3]  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:Switch_sync[6]|q                                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:Switch_sync[7]|q                                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:button_sync[0]|q                                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:button_sync[1]|q                                                    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:button_sync[2]|q                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; Xreg:x_register|Xout                                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; control:control_unit|curr_state.SUBT                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[1] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_first_four_bits|Data_Out[3] ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[0]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; reg_16:a_and_b|reg_8:shift_reg_A|reg_4:reg_A_last_four_bits|Data_Out[1]  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:Switch_sync[0]|q                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:Switch_sync[1]|q                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:Switch_sync[2]|q                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:Switch_sync[3]|q                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:Switch_sync[4]|q                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; Clk   ; Rise       ; sync:Switch_sync[5]|q                                                    ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_unit|curr_state.ADDS1|clk                                        ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_unit|curr_state.ADDS2|clk                                        ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width ; Clk   ; Rise       ; control_unit|curr_state.ADDS5|clk                                        ;
+--------+--------------+----------------+-----------------+-------+------------+--------------------------------------------------------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 0.831 ; 1.434 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 1.165 ; 1.687 ; Rise       ; Clk             ;
; Run          ; Clk        ; 0.533 ; 1.109 ; Rise       ; Clk             ;
; S[*]         ; Clk        ; 1.109 ; 1.763 ; Rise       ; Clk             ;
;  S[0]        ; Clk        ; 0.979 ; 1.610 ; Rise       ; Clk             ;
;  S[1]        ; Clk        ; 0.950 ; 1.566 ; Rise       ; Clk             ;
;  S[2]        ; Clk        ; 0.949 ; 1.574 ; Rise       ; Clk             ;
;  S[3]        ; Clk        ; 0.874 ; 1.498 ; Rise       ; Clk             ;
;  S[4]        ; Clk        ; 1.107 ; 1.757 ; Rise       ; Clk             ;
;  S[5]        ; Clk        ; 1.109 ; 1.763 ; Rise       ; Clk             ;
;  S[6]        ; Clk        ; 0.923 ; 1.577 ; Rise       ; Clk             ;
;  S[7]        ; Clk        ; 0.878 ; 1.519 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.589 ; -1.192 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -0.922 ; -1.439 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.303 ; -0.880 ; Rise       ; Clk             ;
; S[*]         ; Clk        ; -0.644 ; -1.260 ; Rise       ; Clk             ;
;  S[0]        ; Clk        ; -0.746 ; -1.368 ; Rise       ; Clk             ;
;  S[1]        ; Clk        ; -0.718 ; -1.326 ; Rise       ; Clk             ;
;  S[2]        ; Clk        ; -0.716 ; -1.334 ; Rise       ; Clk             ;
;  S[3]        ; Clk        ; -0.645 ; -1.260 ; Rise       ; Clk             ;
;  S[4]        ; Clk        ; -0.868 ; -1.509 ; Rise       ; Clk             ;
;  S[5]        ; Clk        ; -0.870 ; -1.514 ; Rise       ; Clk             ;
;  S[6]        ; Clk        ; -0.687 ; -1.325 ; Rise       ; Clk             ;
;  S[7]        ; Clk        ; -0.644 ; -1.269 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 5.232 ; 5.336 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 5.026 ; 5.113 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 5.232 ; 5.336 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 5.053 ; 5.321 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 5.139 ; 5.226 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 5.169 ; 5.123 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 5.052 ; 5.139 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 5.149 ; 5.069 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 6.238 ; 6.316 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 5.149 ; 5.221 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.912 ; 4.968 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 6.238 ; 6.316 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 5.312 ; 5.410 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 5.730 ; 6.036 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 5.159 ; 5.409 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 5.987 ; 5.849 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 7.312 ; 7.801 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.324 ; 6.745 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 5.994 ; 6.337 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.529 ; 7.006 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 5.133 ; 5.427 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 5.930 ; 6.299 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 4.881 ; 5.136 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 5.220 ; 5.485 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.312 ; 7.801 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 7.562 ; 8.024 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 7.248 ; 7.376 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 7.562 ; 7.606 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 7.472 ; 7.265 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.670 ; 4.799 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.539 ; 4.703 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 7.546 ; 8.024 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 6.915 ; 6.906 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 5.411 ; 5.635 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.549 ; 4.653 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 4.270 ; 4.356 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 4.429 ; 4.446 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 4.291 ; 4.372 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.548 ; 4.726 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.411 ; 5.635 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 5.288 ; 5.171 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 6.601 ; 7.075 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.601 ; 7.075 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 4.572 ; 4.789 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 5.071 ; 5.354 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 5.063 ; 5.278 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 4.805 ; 5.036 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 4.413 ; 4.593 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 4.845 ; 5.077 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 6.061 ; 6.419 ; Rise       ; Clk             ;
; X         ; Clk        ; 6.281 ; 6.670 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.373 ; 4.406 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.373 ; 4.460 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.568 ; 4.755 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.550 ; 4.657 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.488 ; 4.575 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.507 ; 4.616 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.397 ; 4.484 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.487 ; 4.406 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 4.005 ; 4.063 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.226 ; 4.321 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.005 ; 4.063 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.333 ; 5.534 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.381 ; 4.499 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.995 ; 5.101 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.377 ; 4.498 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 5.067 ; 4.902 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 4.711 ; 4.957 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.097 ; 6.501 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 5.817 ; 6.149 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.294 ; 6.752 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 4.954 ; 5.236 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 5.720 ; 6.074 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 4.711 ; 4.957 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 5.038 ; 5.293 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.082 ; 7.554 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.172 ; 4.267 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.577 ; 5.720 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.897 ; 6.017 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 5.768 ; 6.090 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.241 ; 4.352 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.172 ; 4.267 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.254 ; 6.379 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.330 ; 5.234 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.837 ; 3.907 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.115 ; 4.201 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 3.837 ; 3.907 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.999 ; 4.127 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 3.865 ; 3.930 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.226 ; 4.278 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.042 ; 5.185 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 4.844 ; 4.744 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 4.263 ; 4.436 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.365 ; 6.821 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 4.416 ; 4.624 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 4.895 ; 5.166 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 4.886 ; 5.093 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 4.639 ; 4.861 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 4.263 ; 4.436 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 4.679 ; 4.901 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 5.845 ; 6.190 ; Rise       ; Clk             ;
; X         ; Clk        ; 6.057 ; 6.430 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.248  ; 0.173 ; -0.830   ; 0.448   ; -3.000              ;
;  Clk             ; -3.248  ; 0.173 ; -0.830   ; 0.448   ; -3.000              ;
; Design-wide TNS  ; -74.657 ; 0.0   ; -10.075  ; 0.0     ; -64.68              ;
;  Clk             ; -74.657 ; 0.000 ; -10.075  ; 0.000   ; -64.680             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; ClearA_LoadB ; Clk        ; 1.814 ; 2.137 ; Rise       ; Clk             ;
; Reset        ; Clk        ; 2.462 ; 2.848 ; Rise       ; Clk             ;
; Run          ; Clk        ; 1.257 ; 1.581 ; Rise       ; Clk             ;
; S[*]         ; Clk        ; 2.425 ; 2.782 ; Rise       ; Clk             ;
;  S[0]        ; Clk        ; 2.140 ; 2.482 ; Rise       ; Clk             ;
;  S[1]        ; Clk        ; 2.063 ; 2.402 ; Rise       ; Clk             ;
;  S[2]        ; Clk        ; 2.063 ; 2.414 ; Rise       ; Clk             ;
;  S[3]        ; Clk        ; 1.865 ; 2.261 ; Rise       ; Clk             ;
;  S[4]        ; Clk        ; 2.425 ; 2.757 ; Rise       ; Clk             ;
;  S[5]        ; Clk        ; 2.399 ; 2.782 ; Rise       ; Clk             ;
;  S[6]        ; Clk        ; 2.000 ; 2.377 ; Rise       ; Clk             ;
;  S[7]        ; Clk        ; 1.915 ; 2.266 ; Rise       ; Clk             ;
+--------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; ClearA_LoadB ; Clk        ; -0.589 ; -1.192 ; Rise       ; Clk             ;
; Reset        ; Clk        ; -0.922 ; -1.439 ; Rise       ; Clk             ;
; Run          ; Clk        ; -0.303 ; -0.876 ; Rise       ; Clk             ;
; S[*]         ; Clk        ; -0.644 ; -1.260 ; Rise       ; Clk             ;
;  S[0]        ; Clk        ; -0.746 ; -1.368 ; Rise       ; Clk             ;
;  S[1]        ; Clk        ; -0.718 ; -1.326 ; Rise       ; Clk             ;
;  S[2]        ; Clk        ; -0.716 ; -1.334 ; Rise       ; Clk             ;
;  S[3]        ; Clk        ; -0.645 ; -1.260 ; Rise       ; Clk             ;
;  S[4]        ; Clk        ; -0.868 ; -1.509 ; Rise       ; Clk             ;
;  S[5]        ; Clk        ; -0.870 ; -1.514 ; Rise       ; Clk             ;
;  S[6]        ; Clk        ; -0.687 ; -1.325 ; Rise       ; Clk             ;
;  S[7]        ; Clk        ; -0.644 ; -1.269 ; Rise       ; Clk             ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; AhexL[*]  ; Clk        ; 9.826  ; 9.703  ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 9.419  ; 9.340  ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 9.826  ; 9.703  ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 9.722  ; 9.685  ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 9.666  ; 9.543  ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 9.733  ; 9.583  ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 9.483  ; 9.395  ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 9.370  ; 9.472  ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 11.396 ; 11.550 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 9.772  ; 9.664  ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 9.336  ; 9.232  ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 11.396 ; 11.550 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 10.132 ; 10.066 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 11.156 ; 11.062 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 9.993  ; 9.980  ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 11.018 ; 11.115 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 13.692 ; 13.811 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 12.149 ; 12.187 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 11.012 ; 11.223 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 12.561 ; 12.660 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 9.735  ; 9.855  ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 11.396 ; 11.362 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 9.277  ; 9.382  ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 9.966  ; 10.081 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 13.692 ; 13.811 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 14.332 ; 14.295 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 13.426 ; 13.399 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 13.559 ; 13.607 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 13.894 ; 13.871 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 8.921  ; 8.884  ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 8.788  ; 8.732  ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 14.332 ; 14.295 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 12.707 ; 12.777 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 10.016 ; 10.071 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 8.670  ; 8.603  ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 8.100  ; 8.050  ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 8.437  ; 8.302  ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 8.131  ; 8.079  ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 8.721  ; 8.688  ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 10.016 ; 10.071 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 9.454  ; 9.420  ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 12.701 ; 12.748 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 12.701 ; 12.748 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 8.691  ; 8.767  ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 9.682  ; 9.757  ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 9.668  ; 9.585  ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 9.156  ; 9.196  ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 8.344  ; 8.432  ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 9.204  ; 9.293  ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 11.684 ; 11.587 ; Rise       ; Clk             ;
; X         ; Clk        ; 12.146 ; 12.035 ; Rise       ; Clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; AhexL[*]  ; Clk        ; 4.373 ; 4.406 ; Rise       ; Clk             ;
;  AhexL[0] ; Clk        ; 4.373 ; 4.460 ; Rise       ; Clk             ;
;  AhexL[1] ; Clk        ; 4.568 ; 4.755 ; Rise       ; Clk             ;
;  AhexL[2] ; Clk        ; 4.550 ; 4.657 ; Rise       ; Clk             ;
;  AhexL[3] ; Clk        ; 4.488 ; 4.575 ; Rise       ; Clk             ;
;  AhexL[4] ; Clk        ; 4.507 ; 4.616 ; Rise       ; Clk             ;
;  AhexL[5] ; Clk        ; 4.397 ; 4.484 ; Rise       ; Clk             ;
;  AhexL[6] ; Clk        ; 4.487 ; 4.406 ; Rise       ; Clk             ;
; AhexU[*]  ; Clk        ; 4.005 ; 4.063 ; Rise       ; Clk             ;
;  AhexU[0] ; Clk        ; 4.226 ; 4.321 ; Rise       ; Clk             ;
;  AhexU[1] ; Clk        ; 4.005 ; 4.063 ; Rise       ; Clk             ;
;  AhexU[2] ; Clk        ; 5.333 ; 5.534 ; Rise       ; Clk             ;
;  AhexU[3] ; Clk        ; 4.381 ; 4.499 ; Rise       ; Clk             ;
;  AhexU[4] ; Clk        ; 4.995 ; 5.101 ; Rise       ; Clk             ;
;  AhexU[5] ; Clk        ; 4.377 ; 4.498 ; Rise       ; Clk             ;
;  AhexU[6] ; Clk        ; 5.067 ; 4.902 ; Rise       ; Clk             ;
; Aval[*]   ; Clk        ; 4.711 ; 4.957 ; Rise       ; Clk             ;
;  Aval[0]  ; Clk        ; 6.097 ; 6.501 ; Rise       ; Clk             ;
;  Aval[1]  ; Clk        ; 5.817 ; 6.149 ; Rise       ; Clk             ;
;  Aval[2]  ; Clk        ; 6.294 ; 6.752 ; Rise       ; Clk             ;
;  Aval[3]  ; Clk        ; 4.954 ; 5.236 ; Rise       ; Clk             ;
;  Aval[4]  ; Clk        ; 5.720 ; 6.074 ; Rise       ; Clk             ;
;  Aval[5]  ; Clk        ; 4.711 ; 4.957 ; Rise       ; Clk             ;
;  Aval[6]  ; Clk        ; 5.038 ; 5.293 ; Rise       ; Clk             ;
;  Aval[7]  ; Clk        ; 7.082 ; 7.554 ; Rise       ; Clk             ;
; BhexL[*]  ; Clk        ; 4.172 ; 4.267 ; Rise       ; Clk             ;
;  BhexL[0] ; Clk        ; 5.577 ; 5.720 ; Rise       ; Clk             ;
;  BhexL[1] ; Clk        ; 5.897 ; 6.017 ; Rise       ; Clk             ;
;  BhexL[2] ; Clk        ; 5.768 ; 6.090 ; Rise       ; Clk             ;
;  BhexL[3] ; Clk        ; 4.241 ; 4.352 ; Rise       ; Clk             ;
;  BhexL[4] ; Clk        ; 4.172 ; 4.267 ; Rise       ; Clk             ;
;  BhexL[5] ; Clk        ; 6.254 ; 6.379 ; Rise       ; Clk             ;
;  BhexL[6] ; Clk        ; 5.330 ; 5.234 ; Rise       ; Clk             ;
; BhexU[*]  ; Clk        ; 3.837 ; 3.907 ; Rise       ; Clk             ;
;  BhexU[0] ; Clk        ; 4.115 ; 4.201 ; Rise       ; Clk             ;
;  BhexU[1] ; Clk        ; 3.837 ; 3.907 ; Rise       ; Clk             ;
;  BhexU[2] ; Clk        ; 3.999 ; 4.127 ; Rise       ; Clk             ;
;  BhexU[3] ; Clk        ; 3.865 ; 3.930 ; Rise       ; Clk             ;
;  BhexU[4] ; Clk        ; 4.226 ; 4.278 ; Rise       ; Clk             ;
;  BhexU[5] ; Clk        ; 5.042 ; 5.185 ; Rise       ; Clk             ;
;  BhexU[6] ; Clk        ; 4.844 ; 4.744 ; Rise       ; Clk             ;
; Bval[*]   ; Clk        ; 4.263 ; 4.436 ; Rise       ; Clk             ;
;  Bval[0]  ; Clk        ; 6.365 ; 6.821 ; Rise       ; Clk             ;
;  Bval[1]  ; Clk        ; 4.416 ; 4.624 ; Rise       ; Clk             ;
;  Bval[2]  ; Clk        ; 4.895 ; 5.166 ; Rise       ; Clk             ;
;  Bval[3]  ; Clk        ; 4.886 ; 5.093 ; Rise       ; Clk             ;
;  Bval[4]  ; Clk        ; 4.639 ; 4.861 ; Rise       ; Clk             ;
;  Bval[5]  ; Clk        ; 4.263 ; 4.436 ; Rise       ; Clk             ;
;  Bval[6]  ; Clk        ; 4.679 ; 4.901 ; Rise       ; Clk             ;
;  Bval[7]  ; Clk        ; 5.845 ; 6.190 ; Rise       ; Clk             ;
; X         ; Clk        ; 6.057 ; 6.430 ; Rise       ; Clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; AhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; AhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexU[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[4]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[5]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; BhexL[6]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Aval[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Bval[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; X             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; Clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[4]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[3]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[2]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[1]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[0]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[5]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[6]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S[7]                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ClearA_LoadB            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; Run                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.37 V              ; -0.00994 V          ; 0.186 V                              ; 0.028 V                              ; 4.98e-10 s                  ; 4.96e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.37 V             ; -0.00994 V         ; 0.186 V                             ; 0.028 V                             ; 4.98e-10 s                 ; 4.96e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.35 V              ; -0.00942 V          ; 0.116 V                              ; 0.033 V                              ; 6.66e-10 s                  ; 6.27e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.35 V             ; -0.00942 V         ; 0.116 V                             ; 0.033 V                             ; 6.66e-10 s                 ; 6.27e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; AhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; AhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; AhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; AhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexU[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; BhexU[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexU[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; BhexL[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[4]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; BhexL[5]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; BhexL[6]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; Aval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Aval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Aval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Aval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Aval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Aval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Aval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Aval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; Bval[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bval[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bval[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bval[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bval[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bval[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bval[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Bval[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; X             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 720      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 720      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; Clk        ; Clk      ; 20       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 11    ; 11   ;
; Unconstrained Output Ports      ; 45    ; 45   ;
; Unconstrained Output Port Paths ; 129   ; 129  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Fri Feb 23 15:50:37 2018
Info: Command: quartus_sta multiplier_8_2 -c multiplier_8_2
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier_8_2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name Clk Clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.248             -74.657 Clk 
Info (332146): Worst-case hold slack is 0.384
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.384               0.000 Clk 
Info (332146): Worst-case recovery slack is -0.830
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.830             -10.075 Clk 
Info (332146): Worst-case removal slack is 0.944
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.944               0.000 Clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.680 Clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.833
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.833             -65.353 Clk 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 Clk 
Info (332146): Worst-case recovery slack is -0.645
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.645              -7.003 Clk 
Info (332146): Worst-case removal slack is 0.862
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.862               0.000 Clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -64.680 Clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.080
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.080             -18.157 Clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 Clk 
Info (332146): Worst-case recovery slack is 0.076
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.076               0.000 Clk 
Info (332146): Worst-case removal slack is 0.448
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.448               0.000 Clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -54.154 Clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 872 megabytes
    Info: Processing ended: Fri Feb 23 15:50:40 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:02


