# lab 1 отчет
---
## 1. Сделайте сравнительный анализ тактовой частоты примера без конвейеризации и примера с конвейеризацией. Какой из примеров быстрее, почему?

схема конвейеризированная

![](../pic/pipilined_pow.png)

схема комбинаторного

![](../pic/single_cicle_pow.png)


ради интереса попробовал синтез в вивадо и получил максимальный критический путь(без задания ограничений):

### конвейер = 9.259

```rpt
Max Delay Paths
--------------------------------------------------------------------------------------
Slack:                    inf
  Source:                 pow_data_o_OBUF[39]_inst_i_2/C
                            (rising edge-triggered cell FDCE)
  Destination:            pow_data_o[34]
                            (output port)
  Path Group:             (none)
  Path Type:              Max at Slow Process Corner
  Data Path Delay:        9.259ns  (logic 3.499ns (37.792%)  route 5.760ns (62.208%))
  Logic Levels:           3  (FDCE=1 LUT2=1 OBUF=1)
```

получается ориентировочно 108 Мгц

### комб = 23.832

```rpt
Slack:                    inf
  Source:                 pow_input_ff_reg[7]/C
                            (rising edge-triggered cell FDCE)
  Destination:            pow_output_ff_reg[8]/D
  Path Group:             (none)
  Path Type:              Max at Slow Process Corner
  Data Path Delay:        23.832ns  (logic 14.584ns (61.194%)  route 9.248ns (38.806%))
  Logic Levels:           12  (CARRY4=4 DSP48E1=3 FDCE=1 LUT2=1 LUT4=1 LUT6=2)
```
получается ориентировочно 41 Мгц

соответственно разница в скоростях близко к трехкратной, хотя в идеале должна стремится к четырехкратной, т.к. стадий 4

---
## 2. Добавьте clock gating для регистров с данными в пример исходного кода по ссылке. Напишите тестбенч и убедитесь в том, что дизайн работает корректно после правок.

>объединен с третьим номером

---
## 3. Уберите лишние ресеты в примере исходного кода по ссылке. Напишите тестбенч и убедитесь в том, что дизайн работает корректно после правок.

до изменения:


```rpt
Max Delay Paths
--------------------------------------------------------------------------------------
Slack:                    inf
  Source:                 pow_data_o_OBUF[39]_inst_i_2/C
                            (rising edge-triggered cell FDCE)
  Destination:            pow_output_ff_reg[7]/D
  Path Group:             (none)
  Path Type:              Max at Slow Process Corner
  Data Path Delay:        7.790ns  (logic 4.421ns (56.754%)  route 3.369ns (43.246%))
  Logic Levels:           3  (DSP48E1=1 FDCE=1 LUT2=1)

  1. Slice Logic
--------------

+-------------------------+------+-------+------------+-----------+-------+
|        Site Type        | Used | Fixed | Prohibited | Available | Util% |
+-------------------------+------+-------+------------+-----------+-------+
| Slice LUTs*             |  122 |     0 |          0 |     63400 |  0.19 |
|   LUT as Logic          |  122 |     0 |          0 |     63400 |  0.19 |
|   LUT as Memory         |    0 |     0 |          0 |     19000 |  0.00 |
| Slice Registers         |   69 |     0 |          0 |    126800 |  0.05 |
|   Register as Flip Flop |   69 |     0 |          0 |    126800 |  0.05 |
|   Register as Latch     |    0 |     0 |          0 |    126800 |  0.00 |
| F7 Muxes                |    0 |     0 |          0 |     31700 |  0.00 |
| F8 Muxes                |    0 |     0 |          0 |     15850 |  0.00 |
+-------------------------+------+-------+------------+-----------+-------+
```
после изменения:

```rpt
1. Slice Logic
--------------

+-------------------------+------+-------+------------+-----------+-------+
|        Site Type        | Used | Fixed | Prohibited | Available | Util% |
+-------------------------+------+-------+------------+-----------+-------+
| Slice LUTs              |   53 |     0 |          0 |     63400 |  0.08 |
|   LUT as Logic          |   53 |     0 |          0 |     63400 |  0.08 |
|   LUT as Memory         |    0 |     0 |          0 |     19000 |  0.00 |
| Slice Registers         |   38 |     0 |          0 |    126800 |  0.03 |
|   Register as Flip Flop |   38 |     0 |          0 |    126800 |  0.03 |
|   Register as Latch     |    0 |     0 |          0 |    126800 |  0.00 |
| F7 Muxes                |    0 |     0 |          0 |     31700 |  0.00 |
| F8 Muxes                |    0 |     0 |          0 |     15850 |  0.00 |
+-------------------------+------+-------+------------+-----------+-------+
Max Delay Paths
--------------------------------------------------------------------------------------
Slack:                    inf
  Source:                 pow_input_ff_reg[0]/C
                            (rising edge-triggered cell FDRE)
  Destination:            pow_data_stage_2_ff_reg/A[15]
  Path Group:             (none)
  Path Type:              Max at Slow Process Corner
  Data Path Delay:        7.748ns  (logic 2.819ns (36.385%)  route 4.929ns (63.615%))
  Logic Levels:           9  (CARRY4=4 FDRE=1 LUT4=1 LUT6=3)
```

написав тестбенч столкнулся с проблемой, описанной в одном коммите:

>исправил проблему, что валид о приходил на один такт раньше чем сами данные, это было связано с тем:
>так как данные проталкивались по конвейеру только при наличии валида, а я брал на первую стадию конвейера валид, регистрированный, из-за этого я получал отставание на один такт, так как приходилось этот такт ждать этот валид

все проходит, вот пример результата

в тб использовал примерную структуру показанную в школе цифрового синтеза в 3 уроке, 2 сезона. С мейлбоксами и структурами

```
[455000] OK: input_data=230, pow5=643634300000
[465000] OK: input_data=130, pow5=37129300000
[475000] OK: input_data=196, pow5=289254654976
[485000] OK: input_data=239, pow5=779811265199
[495000] OK: input_data=213, pow5=438427732293
[505000] OK: input_data=97, pow5=8587340257
[515000] OK: input_data=28, pow5=17210368
[525000] OK: input_data=187, pow5=228669389707
[535000] OK: input_data=228, pow5=616132666368
```
---
## 4. Откройте файл по ссылке. В этом файле находится пример систолического массива размером 2x2. Увеличьте размер массива до 2x3 (2 в высоту, 3 в ширину, как в рассмотренных примерах), добавив ещё два узла. Напишите тестбенч и убедитесь в том, что дизайн работает корректно после правок.


### 1. нужно подключить два узла систолического массива
>это не вызывает никаких сложностей т.к нужно все подключить буквально по этой картинке

![](../pic/syst_signals.png)

### 2. написать на это все тест
а вот с написание тестов они возникли и я перешел на выполнение главы по верификации. Там было задание проверефицировать устройство с помощью тасков и их параллельного запуска.
Я его сделал для этого задания, хоть и с небольшими сложностями, так как пример был для AXI устройства и надо было вырезать slave функционал

### 3. кратенькое описание теста
