{
  "BASE_DIR":"~/projects/ibuilder_project",
  "board":"tx1_pcie",
  "PROJECT_NAME":"example_project",
  "TEMPLATE":"wishbone_template.json",
  "INTERFACE":{
    "filename":"tx1_pcie_host_interface.v",
    "bind":{
    }
  },
  "SLAVES":{
    "pcie":{
      "filename":"wb_tx1_pcie.v",
      "constraint_files":[
        "kintex7_pcie.ucf"
      ],
      "cores":[
        "pcie_data_ingress.ngc",
        "pcie_data_egress.ngc"
      ],
      "bind":{
        "o_pcie_exp_tx_p":{
          "loc":"o_pcie_phy_tx_p",
          "direction":"output"
        },
        "o_pcie_exp_tx_n":{
          "loc":"o_pcie_phy_tx_n",
          "direction":"output"
        },
        "i_pcie_exp_rx_p":{
          "loc":"i_pcie_phy_rx_p",
          "direction":"input"
        },
        "i_pcie_exp_rx_n":{
          "loc":"i_pcie_phy_rx_n",
          "direction":"input"
        },
        "i_pcie_clk_p":{
          "loc":"i_pcie_phy_clk_p",
          "direction":"input"
        },
        "i_pcie_clk_n":{
          "loc":"i_pcie_phy_clk_n",
          "direction":"input"
        },
        "i_pcie_reset_n":{
          "loc":"i_pcie_reset_n",
          "direction":"input"
        },
        "i_pcie_wake_n":{
          "loc":"i_pcie_wake_n",
          "direction":"input"
        },
        "o_pcie_clkreq":{
          "loc":"o_pcie_clkreq",
          "direction":"output"
        }
      }
    }
  },
  "MEMORY":{
  },
  "bind":{
      "clk":{
          "direction":"input",
          "loc":"clk"
      },
      "rst":{
          "direction":"input",
          "loc":"rst"
      }
  },
  "internal_bind":{
    "i_sys_rst":{
      "signal":"pcie_o_pcie_reset"
    },
    "i_pcie_per_fifo_sel":{
      "signal":"pcie_o_pcie_per_fifo_sel"
    },
    "i_pcie_mem_fifo_sel":{
      "signal":"pcie_o_pcie_mem_fifo_sel"
    },
    "i_pcie_dma_fifo_sel":{
      "signal":"pcie_o_pcie_dma_fifo_sel"
    },
    "pcie_i_pcie_write_fin":{
      "signal":"o_pcie_write_fin"
    },
    "pcie_i_pcie_read_fin":{
      "signal":"o_pcie_read_fin"
    },
    "i_pcie_data_size":{
      "signal":"pcie_o_pcie_data_size"
    },
    "i_pcie_data_address":{
      "signal":"pcie_o_pcie_data_address"
    },
    "i_pcie_data_fifo_flg":{
      "signal":"pcie_o_pcie_data_fifo_flg"
    },
    "i_pcie_data_read_flg":{
      "signal":"pcie_o_pcie_data_read_flg"
    },
    "i_pcie_data_write_flg":{
      "signal":"pcie_o_pcie_data_write_flg"
    },
    "pcie_i_pcie_interrupt_stb":{
      "signal":"o_pcie_interrupt_stb"
    },
    "pcie_i_pcie_interrupt_value":{
      "signal":"o_pcie_interrupt_value"
    },
    "pcie_i_pcie_data_clk":{
      "signal":"o_pcie_data_clk"
    },
    "i_pcie_ingress_fifo_rdy":{
      "signal":"pcie_o_pcie_ingress_fifo_rdy"
    },
    "pcie_i_pcie_ingress_fifo_act":{
      "signal":"o_pcie_ingress_fifo_act"
    },
    "i_pcie_ingress_fifo_size":{
      "signal":"pcie_o_pcie_ingress_fifo_size"
    },
    "pcie_i_pcie_ingress_fifo_stb":{
      "signal":"o_pcie_ingress_fifo_stb"
    },
    "i_pcie_ingress_fifo_data":{
      "signal":"pcie_o_pcie_ingress_fifo_data"
    },
    "i_pcie_ingress_fifo_idle":{
      "signal":"pcie_o_pcie_ingress_fifo_idle"
    },
    "i_pcie_egress_fifo_rdy":{
      "signal":"pcie_o_pcie_egress_fifo_rdy"
    },
    "pcie_i_pcie_egress_fifo_act":{
      "signal":"o_pcie_egress_fifo_act"
    },
    "i_pcie_egress_fifo_size":{
      "signal":"pcie_o_pcie_egress_fifo_size"
    },
    "pcie_i_pcie_egress_fifo_stb":{
      "signal":"o_pcie_egress_fifo_stb"
    },
    "pcie_i_pcie_egress_fifo_data":{
      "signal":"o_pcie_egress_fifo_data"
    },
    "i_usr_interrupt_value":{
      "signal":"o_pcie_interrupt_value"
    },

    "i_idma_enable":{
      "signal":"1'b0"
    },
    "dma_i_src0_ready":{
      "signal":"o_idma_ready"
    },
    "dma_i_src0_size":{
      "signal":"0"
    },
    "i_idma_stb":{
      "signal":"1'b0"
    },
    "i_odma_enable":{
      "signal":"1'b0"
    },
    "i_odma_flush":{
      "signal":"1'b0"
    },
    "i_odma_activate":{
      "signal":"0"
    },
    "i_odma_data":{
      "signal":"32'h0"
    },
    "i_odma_stb":{
      "signal":"1'b0"
    }
  },
  "constraint_files":[
    "tx1_pcie_constraints.ucf"
  ]
}
