askoRV32 - Изучаем процессор RISC-V
======================================

#### Описание и функционал
- RV32I - Реализован набор целочисленных иснтрукций RISC-V
- Однотактный и конвейерный процессор - Возможность переключения
- Синтезированная и BSRAM память - Возможность переключения
- BSRAM 8/16/32 кБайт - Возможность переключения
- Подключение пользовательских периферийных устройств

#### Текущие задачи
1. Добавить поддержку прерываний в процессор. Создать тестовый скрипт на СИ для проверки прерываний.
2. Использовать железный блок DSP для организации АЛУ. Сделать возможность выбора между синтезированным АЛУ и железным АЛУ.
3. Создать утилиту для обобщённой подготовки данных для синтезированной памяти данних и синтезированной памяти инструкций. Использовать уменьшенный стек для синтезированной памяти данных!
4. Настроить возможность раздельной настройки типа памяти данных и инструкций. Допустим одна память синтезированная, а вторая BSRAM.
5. Поправить утилиту MERGETOOL: при выдаче статистической информации добавить размеры секторов .bss и .stack к размеру памяти данных.

#### Полезные ссылки
1. [Дополнительные материалы к серии книг Дэвид М. Харрис и Сара Л. Харрис "Цифровая схемотехника и архитектура компьютера"](https://pages.hmc.edu/harris/ddca/)