---
layout: post
title: 2022-01-29-Verilog学习笔记（一）—— 逻辑门
tags: Verilog 
date:    2022-01-29 
categories: [学习] 
---

常见的逻辑门有：

 1. 与门（AND）
 2. 或门 （OR）
 3. 非门 （NO）
 4. 异或门 （XOR）
 5. 同或门，也叫异或非门（XNOR）

位运算中的四种逻辑运算为

 1. 按位与（&）
 2. 按位或（ \| ）
 3. 按位异或（^）
 4. 按位同或（~^）
 5. 按位取反（~）

用于在条件语句中进行判断的逻辑操作符有三种

 1. 与 （&&）
 2. 或 （ \|\| )
 3. 非 （!）
  

在Veriog中各种门的写法如下

````
module top_module(
		input a,
		input b,
		output out);
		
		assign out = a & b; //与门
		assign out = a | b; //或门
		assign out = ~a;   //非门
		assign out = a ^ b; //异或门
		assign out = a ~^ b;//同或门
endmodule
````

异或门可以用来制作加法器，两bit相加相当于对两个数进行异或（不考虑进位的话）

在使用多个按位操作符时，与“|” 或“&” 的优先级相同，可以直接连续使用，例如
a & b | c & a | c & b 	
(加法器中计算进位的一种写法)
