TimeQuest Timing Analyzer report for bus_ia
Fri Nov 23 10:26:11 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'reset'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Propagation Delay
 22. Minimum Propagation Delay
 23. Fast Model Setup Summary
 24. Fast Model Hold Summary
 25. Fast Model Recovery Summary
 26. Fast Model Removal Summary
 27. Fast Model Minimum Pulse Width Summary
 28. Fast Model Setup: 'clk'
 29. Fast Model Hold: 'clk'
 30. Fast Model Recovery: 'clk'
 31. Fast Model Removal: 'clk'
 32. Fast Model Minimum Pulse Width: 'clk'
 33. Fast Model Minimum Pulse Width: 'reset'
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Propagation Delay
 39. Minimum Propagation Delay
 40. Multicorner Timing Analysis Summary
 41. Setup Times
 42. Hold Times
 43. Clock to Output Times
 44. Minimum Clock to Output Times
 45. Progagation Delay
 46. Minimum Progagation Delay
 47. Setup Transfers
 48. Hold Transfers
 49. Recovery Transfers
 50. Removal Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; bus_ia                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; reset      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 161.55 MHz ; 161.55 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -5.190 ; -583.999      ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.125 ; -0.348        ;
+-------+--------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.017 ; -0.068        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.235 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -431.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.190 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.225      ;
; -4.977 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 6.012      ;
; -4.794 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.829      ;
; -4.792 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.827      ;
; -4.702 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.737      ;
; -4.581 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.616      ;
; -4.579 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.614      ;
; -4.562 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.597      ;
; -4.558 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.593      ;
; -4.504 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.539      ;
; -4.349 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.384      ;
; -4.347 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.382      ;
; -4.306 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.341      ;
; -4.304 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.339      ;
; -4.162 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.197      ;
; -4.160 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.195      ;
; -4.108 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.143      ;
; -4.106 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 5.141      ;
; -4.074 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 5.109      ;
; -3.956 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.009     ; 4.983      ;
; -3.951 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.986      ;
; -3.949 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.984      ;
; -3.930 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.965      ;
; -3.904 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.939      ;
; -3.876 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.911      ;
; -3.863 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.898      ;
; -3.861 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.896      ;
; -3.719 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.754      ;
; -3.691 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.726      ;
; -3.658 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.694      ;
; -3.650 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.685      ;
; -3.604 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 4.640      ;
; -3.602 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 4.638      ;
; -3.577 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.613      ;
; -3.575 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.611      ;
; -3.573 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.609      ;
; -3.560 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.009     ; 4.587      ;
; -3.558 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.009     ; 4.585      ;
; -3.465 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.500      ;
; -3.463 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.498      ;
; -3.460 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.495      ;
; -3.416 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.451      ;
; -3.375 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.410      ;
; -3.366 ; initiateur:inst|R_tft[28]            ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; 0.004      ; 4.406      ;
; -3.364 ; initiateur:inst|R_tft[28]            ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.004      ; 4.404      ;
; -3.360 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.396      ;
; -3.328 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.009     ; 4.355      ;
; -3.272 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.307      ;
; -3.262 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.298      ;
; -3.260 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 4.296      ;
; -3.235 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.271      ;
; -3.233 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.268      ;
; -3.233 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.268      ;
; -3.231 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.266      ;
; -3.218 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.253      ;
; -3.212 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[2]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.248      ;
; -3.210 ; h100:inst15|R[15]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.229      ;
; -3.177 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.212      ;
; -3.170 ; h100:inst15|R[13]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.189      ;
; -3.166 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.011     ; 4.191      ;
; -3.154 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[1]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.190      ;
; -3.150 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[4]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.186      ;
; -3.147 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[7]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.183      ;
; -3.137 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[3]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.173      ;
; -3.116 ; initiateur:inst|R_32[29]             ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; -0.008     ; 4.144      ;
; -3.114 ; initiateur:inst|R_32[29]             ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.008     ; 4.142      ;
; -3.108 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.013     ; 4.131      ;
; -3.106 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.013     ; 4.129      ;
; -3.097 ; initiateur:inst|R_tft[31]            ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; 0.004      ; 4.137      ;
; -3.095 ; initiateur:inst|R_tft[31]            ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.004      ; 4.135      ;
; -3.085 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.121      ;
; -3.079 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[6]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.115      ;
; -3.076 ; h100:inst15|R[14]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.017     ; 4.095      ;
; -3.066 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.005     ; 4.097      ;
; -3.064 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.099      ;
; -3.064 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.005     ; 4.095      ;
; -3.064 ; initiateur:inst|R_32[28]             ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; -0.008     ; 4.092      ;
; -3.064 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.005     ; 4.095      ;
; -3.062 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.001     ; 4.097      ;
; -3.062 ; initiateur:inst|R_32[28]             ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.008     ; 4.090      ;
; -3.062 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.005     ; 4.093      ;
; -3.061 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.096      ;
; -3.060 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[0]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 4.096      ;
; -3.034 ; h100:inst15|R[6]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.010     ; 4.060      ;
; -3.030 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.066      ;
; -3.022 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 4.058      ;
; -3.020 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.001     ; 4.055      ;
; -3.007 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[5]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 4.043      ;
; -2.983 ; h100:inst15|R[7]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.010     ; 4.009      ;
; -2.980 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|state                     ; clk          ; clk         ; 1.000        ; 0.000      ; 4.016      ;
; -2.977 ; h100:inst15|R[2]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.010     ; 4.003      ;
; -2.945 ; wrapper:inst11|R_tft[30]             ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; -0.014     ; 3.967      ;
; -2.941 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.977      ;
; -2.935 ; h100:inst15|R[3]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.010     ; 3.961      ;
; -2.931 ; h100:inst15|R[12]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.017     ; 3.950      ;
; -2.918 ; h100:inst15|R[15]                    ; h100:inst15|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.017     ; 3.937      ;
; -2.900 ; h100:inst15|R[4]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.010     ; 3.926      ;
; -2.887 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 3.923      ;
; -2.886 ; h100:inst15|R[8]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.010     ; 3.912      ;
; -2.885 ; h100:inst15|R[11]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.010     ; 3.911      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.125 ; hprog:inst1|C[2]~9                    ; hprog:inst1|C[2]~_emulated            ; reset        ; clk         ; 0.000        ; 0.663      ; 0.804      ;
; -0.120 ; hprog:inst1|C[1]~13                   ; hprog:inst1|C[1]~_emulated            ; reset        ; clk         ; 0.000        ; 0.886      ; 1.032      ;
; -0.103 ; hprog:inst1|C[0]~17                   ; hprog:inst1|C[0]~_emulated            ; reset        ; clk         ; 0.000        ; 0.661      ; 0.824      ;
; 0.316  ; hprog:inst1|C[4]~1                    ; hprog:inst1|C[4]~_emulated            ; reset        ; clk         ; 0.000        ; 0.662      ; 1.244      ;
; 0.391  ; initiateur:inst|R_i[0]                ; initiateur:inst|R_i[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_i[1]                ; initiateur:inst|R_i[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_NDATA_WRITE  ; initiateur:inst|state.ST_NDATA_WRITE  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_WRITE_SUM       ; plus12:inst2|state.ST_WRITE_SUM       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_FIN          ; rs232in:inst4|state.WAIT_FIN          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|rx_R                    ; rs232in:inst4|rx_R                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_StartBit     ; rs232in:inst4|state.WAIT_StartBit     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1P5B         ; rs232in:inst4|state.WAIT_1P5B         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[3]                  ; rs232in:inst4|R_i[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|state.WAIT_1B           ; rs232in:inst4|state.WAIT_1B           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[0]                  ; rs232in:inst4|R_i[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[1]                  ; rs232in:inst4|R_i[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232in:inst4|R_i[2]                  ; rs232in:inst4|R_i[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|R_pulse               ; initiateur:inst|R_pulse               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; initiateur:inst|state.ST_BUSIN_LOADED ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; wrapper:inst11|state.ST_WRITE_OUT     ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_COMPUTE         ; plus12:inst2|state.ST_COMPUTE         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; plus12:inst2|state.ST_READ            ; plus12:inst2|state.ST_READ            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[0]         ; terminateurSplit:inst5|R_i[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[1]         ; terminateurSplit:inst5|R_i[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; terminateurSplit:inst5|R_i[2]         ; terminateurSplit:inst5|R_i[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[0]                 ; rs232out:inst6|R_i[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[1]                 ; rs232out:inst6|R_i[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[3]                 ; rs232out:inst6|R_i[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_ATT           ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|state.ST_BEGIN         ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_i[2]                 ; rs232out:inst6|R_i[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; dispacher:inst17|state                ; dispacher:inst17|state                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; rs232out:inst6|R_data[8]              ; rs232out:inst6|R_data[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; hprog:inst1|R                         ; hprog:inst1|R                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.518  ; wrapper:inst11|R_Msg[11]              ; dispacher:inst17|R_Msg[11]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.784      ;
; 0.519  ; rs232in:inst4|rx_fifo_R[0]            ; rs232in:inst4|rx_fifo_R[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.519  ; terminateurSplit:inst5|R[19]          ; terminateurSplit:inst5|R[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.785      ;
; 0.520  ; initiateur:inst|R_32[17]              ; initiateur:inst|R_32[9]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.520  ; terminateurSplit:inst5|R[23]          ; terminateurSplit:inst5|R[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.786      ;
; 0.521  ; rs232in:inst4|rx_fifo_R[1]            ; rs232in:inst4|rx_fifo_R[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; rs232in:inst4|R_sh[1]                 ; initiateur:inst|R_data[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.521  ; rs232out:inst6|R_baud[12]             ; rs232out:inst6|R_baud[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.787      ;
; 0.522  ; rs232in:inst4|R_sh[6]                 ; initiateur:inst|R_data[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; rs232in:inst4|R_sh[0]                 ; initiateur:inst|R_data[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; initiateur:inst|R_32[29]              ; initiateur:inst|R_32[21]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.522  ; initiateur:inst|R_32[13]              ; initiateur:inst|R_32[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.788      ;
; 0.523  ; rs232in:inst4|R_sh[6]                 ; rs232in:inst4|R_sh[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[16]              ; initiateur:inst|R_32[8]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; plus12:inst2|R_res[2]                 ; terminateur:inst3|R_tft[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; initiateur:inst|R_32[10]              ; initiateur:inst|R_32[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.523  ; terminateurSplit:inst5|R[14]          ; terminateurSplit:inst5|R[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.789      ;
; 0.524  ; initiateur:inst|R_32[27]              ; initiateur:inst|R_32[19]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.524  ; initiateur:inst|R_32[12]              ; initiateur:inst|R_32[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.525  ; rs232in:inst4|R_sh[1]                 ; rs232in:inst4|R_sh[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.791      ;
; 0.526  ; initiateur:inst|R_32[30]              ; initiateur:inst|R_32[22]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; rs232in:inst4|rx_fifo_R[0]            ; rs232in:inst4|rx_R                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.526  ; rs232in:inst4|R_i[1]                  ; rs232in:inst4|R_i[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.527  ; terminateurSplit:inst5|R[40]          ; terminateurSplit:inst5|R[32]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.793      ;
; 0.528  ; rs232in:inst4|R_sh[5]                 ; rs232in:inst4|R_sh[4]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528  ; rs232in:inst4|R_sh[2]                 ; initiateur:inst|R_data[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529  ; rs232in:inst4|R_sh[4]                 ; rs232in:inst4|R_sh[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; rs232in:inst4|R_sh[2]                 ; rs232in:inst4|R_sh[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; initiateur:inst|R_32[18]              ; initiateur:inst|R_32[10]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.529  ; wrapper:inst11|R_tft[10]              ; plus12:inst2|R_tft[10]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530  ; initiateur:inst|R_32[28]              ; initiateur:inst|R_32[20]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530  ; initiateur:inst|R_32[31]              ; initiateur:inst|R_32[23]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; rs232in:inst4|R_sh[4]                 ; initiateur:inst|R_data[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.531  ; initiateur:inst|R_32[14]              ; initiateur:inst|R_32[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532  ; rs232in:inst4|R_sh[5]                 ; initiateur:inst|R_data[5]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; initiateur:inst|R_32[18]              ; wrapper:inst11|R_tft[18]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; terminateurSplit:inst5|R[38]          ; terminateurSplit:inst5|R[30]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; terminateurSplit:inst5|R[5]           ; rs232out:inst6|R_data[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.535  ; terminateurSplit:inst5|R_i[1]         ; terminateurSplit:inst5|R_i[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.537  ; initiateur:inst|R_32[19]              ; initiateur:inst|R_32[11]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; initiateur:inst|R_32[11]              ; initiateur:inst|R_32[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; initiateur:inst|R_i[0]                ; initiateur:inst|R_i[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.537  ; terminateurSplit:inst5|R_i[0]         ; terminateurSplit:inst5|R_i[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.539  ; initiateur:inst|R_32[26]              ; wrapper:inst11|R_tft[26]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.539  ; h100:inst15|R[23]                     ; h100:inst15|R[23]                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540  ; plus12:inst2|R_tft[32]                ; terminateur:inst3|R_tft[32]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.540  ; rs232out:inst6|R_i[0]                 ; rs232out:inst6|R_i[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.541  ; initiateur:inst|R_32[26]              ; initiateur:inst|R_32[18]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.545  ; plus12:inst2|state.ST_COMPUTE         ; plus12:inst2|state.ST_READ            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.552  ; plus12:inst2|state.ST_READ            ; wrapper:inst11|state.ST_READ_BUSIN    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.583  ; rs232in:inst4|state.MainLoop          ; rs232in:inst4|R_baud[0]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.849      ;
; 0.586  ; rs232in:inst4|state.MainLoop          ; rs232in:inst4|R_baud[3]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.852      ;
; 0.587  ; rs232in:inst4|state.MainLoop          ; rs232in:inst4|R_baud[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.853      ;
; 0.647  ; terminateurSplit:inst5|R[20]          ; terminateurSplit:inst5|R[12]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.913      ;
; 0.650  ; terminateurSplit:inst5|R[27]          ; terminateurSplit:inst5|R[19]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.650  ; terminateurSplit:inst5|R[22]          ; terminateurSplit:inst5|R[14]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.916      ;
; 0.653  ; plus12:inst2|R_res[4]                 ; terminateur:inst3|R_tft[4]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.919      ;
; 0.656  ; terminateurSplit:inst5|R[2]           ; rs232out:inst6|R_data[3]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.922      ;
; 0.657  ; wrapper:inst11|R_Msg[7]               ; dispacher:inst17|R_Msg[7]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.657  ; plus12:inst2|R_tft[40]                ; terminateur:inst3|R_tft[40]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.658  ; terminateurSplit:inst5|R[3]           ; rs232out:inst6|R_data[4]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.924      ;
; 0.660  ; wrapper:inst11|R_Msg[14]              ; dispacher:inst17|R_Msg[14]            ; clk          ; clk         ; 0.000        ; 0.001      ; 0.927      ;
; 0.661  ; initiateur:inst|R_data[6]             ; initiateur:inst|R_32[30]              ; clk          ; clk         ; 0.000        ; 0.001      ; 0.928      ;
; 0.661  ; initiateur:inst|R_32[9]               ; initiateur:inst|R_32[1]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.927      ;
; 0.663  ; rs232in:inst4|R_sh[3]                 ; rs232in:inst4|R_sh[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.663  ; plus12:inst2|R_tft[20]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                 ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.017 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.202      ;
; -0.017 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.202      ;
; -0.017 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.202      ;
; -0.017 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 2.649      ; 3.202      ;
; 0.003  ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; dispacher:inst17|R_N_CLOCK[13]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; dispacher:inst17|R_N_CLOCK[15]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; dispacher:inst17|R_N_CLOCK[20]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; h100:inst15|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.003  ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.183      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; wrapper:inst11|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; wrapper:inst11|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.014  ; reset     ; wrapper:inst11|state.ST_WRITE_MSG               ; reset        ; clk         ; 0.500        ; 2.649      ; 3.171      ;
; 0.015  ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; hprog:inst1|C[5]                                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; hprog:inst1|C[6]                                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; hprog:inst1|C[7]                                ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[18]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[0]                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[1]                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[5]                   ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[10]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[14]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[16]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[17]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.015  ; reset     ; dispacher:inst17|R_N_CLOCK[19]                  ; reset        ; clk         ; 0.500        ; 2.650      ; 3.171      ;
; 0.018  ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 2.660      ; 3.178      ;
; 0.018  ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 2.660      ; 3.178      ;
; 0.018  ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.178      ;
; 0.018  ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 2.660      ; 3.178      ;
; 0.018  ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 2.660      ; 3.178      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[2]                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[3]                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[4]                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[6]                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[7]                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[8]                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[9]                   ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[11]                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.034  ; reset     ; dispacher:inst17|R_N_CLOCK[12]                  ; reset        ; clk         ; 0.500        ; 2.660      ; 3.162      ;
; 0.035  ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 2.650      ; 3.151      ;
; 0.035  ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 2.650      ; 3.151      ;
; 0.035  ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.151      ;
; 0.035  ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.151      ;
; 0.035  ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; 0.500        ; 2.650      ; 3.151      ;
; 0.035  ; reset     ; h100:inst15|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.151      ;
; 0.035  ; reset     ; h100:inst15|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 2.650      ; 3.151      ;
; 0.035  ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.500        ; 2.650      ; 3.151      ;
; 0.483  ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 1.000        ; 2.649      ; 3.202      ;
; 0.483  ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 1.000        ; 2.649      ; 3.202      ;
; 0.483  ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 1.000        ; 2.649      ; 3.202      ;
; 0.483  ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 1.000        ; 2.649      ; 3.202      ;
; 0.503  ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; dispacher:inst17|R_N_CLOCK[13]                  ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; dispacher:inst17|R_N_CLOCK[15]                  ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; dispacher:inst17|R_N_CLOCK[20]                  ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; h100:inst15|state.ST_TICK                       ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.503  ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 1.000        ; 2.650      ; 3.183      ;
; 0.514  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; wrapper:inst11|state.ST_WRITE_OUT               ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; wrapper:inst11|state.ST_READ_BUSIN              ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.514  ; reset     ; wrapper:inst11|state.ST_WRITE_MSG               ; reset        ; clk         ; 1.000        ; 2.649      ; 3.171      ;
; 0.515  ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 1.000        ; 2.650      ; 3.171      ;
; 0.515  ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 1.000        ; 2.650      ; 3.171      ;
; 0.515  ; reset     ; hprog:inst1|C[5]                                ; reset        ; clk         ; 1.000        ; 2.650      ; 3.171      ;
; 0.515  ; reset     ; hprog:inst1|C[6]                                ; reset        ; clk         ; 1.000        ; 2.650      ; 3.171      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                 ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.235 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 2.650      ; 3.151      ;
; 0.235 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.151      ;
; 0.235 ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.151      ;
; 0.235 ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.151      ;
; 0.235 ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; 0.000        ; 2.650      ; 3.151      ;
; 0.235 ; reset     ; h100:inst15|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.151      ;
; 0.235 ; reset     ; h100:inst15|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.151      ;
; 0.235 ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.151      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[2]                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[3]                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[4]                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[6]                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[7]                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[8]                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[9]                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[11]                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.236 ; reset     ; dispacher:inst17|R_N_CLOCK[12]                  ; reset        ; clk         ; 0.000        ; 2.660      ; 3.162      ;
; 0.252 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 2.660      ; 3.178      ;
; 0.252 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 2.660      ; 3.178      ;
; 0.252 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 2.660      ; 3.178      ;
; 0.252 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 2.660      ; 3.178      ;
; 0.252 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 2.660      ; 3.178      ;
; 0.255 ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; hprog:inst1|C[5]                                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; hprog:inst1|C[6]                                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; hprog:inst1|C[7]                                ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[18]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[0]                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[1]                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[5]                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[10]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[14]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[16]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[17]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.255 ; reset     ; dispacher:inst17|R_N_CLOCK[19]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.171      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; wrapper:inst11|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; wrapper:inst11|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.256 ; reset     ; wrapper:inst11|state.ST_WRITE_MSG               ; reset        ; clk         ; 0.000        ; 2.649      ; 3.171      ;
; 0.267 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; dispacher:inst17|R_N_CLOCK[13]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; dispacher:inst17|R_N_CLOCK[15]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; dispacher:inst17|R_N_CLOCK[20]                  ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; h100:inst15|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.267 ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 0.000        ; 2.650      ; 3.183      ;
; 0.287 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 2.649      ; 3.202      ;
; 0.287 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 2.649      ; 3.202      ;
; 0.287 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 2.649      ; 3.202      ;
; 0.287 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 2.649      ; 3.202      ;
; 0.735 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; -0.500       ; 2.650      ; 3.151      ;
; 0.735 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; -0.500       ; 2.650      ; 3.151      ;
; 0.735 ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.151      ;
; 0.735 ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.151      ;
; 0.735 ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; -0.500       ; 2.650      ; 3.151      ;
; 0.735 ; reset     ; h100:inst15|state.ST_LOAD                       ; reset        ; clk         ; -0.500       ; 2.650      ; 3.151      ;
; 0.735 ; reset     ; h100:inst15|state.ST_DECR                       ; reset        ; clk         ; -0.500       ; 2.650      ; 3.151      ;
; 0.735 ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.151      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[2]                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[3]                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[4]                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[6]                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[7]                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[8]                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[9]                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[11]                  ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.736 ; reset     ; dispacher:inst17|R_N_CLOCK[12]                  ; reset        ; clk         ; -0.500       ; 2.660      ; 3.162      ;
; 0.752 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; -0.500       ; 2.660      ; 3.178      ;
; 0.752 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; -0.500       ; 2.660      ; 3.178      ;
; 0.752 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; -0.500       ; 2.660      ; 3.178      ;
; 0.752 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; -0.500       ; 2.660      ; 3.178      ;
; 0.752 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; -0.500       ; 2.660      ; 3.178      ;
; 0.755 ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; hprog:inst1|C[5]                                ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; hprog:inst1|C[6]                                ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; hprog:inst1|C[7]                                ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; dispacher:inst17|R_N_CLOCK[18]                  ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; dispacher:inst17|R_N_CLOCK[0]                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; dispacher:inst17|R_N_CLOCK[1]                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; dispacher:inst17|R_N_CLOCK[5]                   ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; dispacher:inst17|R_N_CLOCK[10]                  ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; dispacher:inst17|R_N_CLOCK[14]                  ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
; 0.755 ; reset     ; dispacher:inst17|R_N_CLOCK[16]                  ; reset        ; clk         ; -0.500       ; 2.650      ; 3.171      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|state         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|state         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst15|R[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst15|R[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst15|R[10]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst15|R[10]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst15|R[11]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst15|R[11]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst15|R[12]              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'reset'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[0]~17|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[0]~17|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[1]~13|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[1]~13|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[2]~9|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[2]~9|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[3]~5|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[3]~5|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[4]~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[4]~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 3.349 ; 3.349 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.075 ; 3.075 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
; reset     ; clk        ; 1.635 ; 1.635 ; Rise       ; clk             ;
; rx        ; clk        ; 3.187 ; 3.187 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 3.403 ; 3.403 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 3.420 ; 3.420 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 4.156 ; 4.156 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; -0.371 ; -0.371 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.039  ; 0.039  ; Rise       ; clk             ;
; ivdf2     ; clk        ; -1.132 ; -1.132 ; Rise       ; clk             ;
; reset     ; clk        ; -0.753 ; -0.753 ; Rise       ; clk             ;
; rx        ; clk        ; -2.957 ; -2.957 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -1.219 ; -1.219 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -1.080 ; -1.080 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -1.980 ; -1.980 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dvdf      ; clk        ; 8.244 ; 8.244 ; Rise       ; clk             ;
; tx        ; clk        ; 7.959 ; 7.959 ; Rise       ; clk             ;
; diode     ; reset      ; 9.925 ; 9.925 ; Rise       ; reset           ;
; diode     ; reset      ; 9.925 ; 9.925 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dvdf      ; clk        ; 8.244 ; 8.244 ; Rise       ; clk             ;
; tx        ; clk        ; 7.740 ; 7.740 ; Rise       ; clk             ;
; diode     ; reset      ; 9.925 ; 9.925 ; Rise       ; reset           ;
; diode     ; reset      ; 9.925 ; 9.925 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.153 ;    ;    ; 5.153 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.153 ;    ;    ; 5.153 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.663 ; -77.658       ;
+-------+--------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.408 ; -1.380        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.446 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Fast Model Removal Summary     ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.109 ; -6.054        ;
+-------+--------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -431.380              ;
; reset ; -1.222 ; -1.222                ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                     ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.663 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.693      ;
; -1.569 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.599      ;
; -1.498 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.528      ;
; -1.496 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.526      ;
; -1.450 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.480      ;
; -1.419 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.449      ;
; -1.404 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.434      ;
; -1.404 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.434      ;
; -1.402 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.432      ;
; -1.372 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.402      ;
; -1.312 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.342      ;
; -1.310 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.340      ;
; -1.285 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.315      ;
; -1.283 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.313      ;
; -1.254 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.284      ;
; -1.252 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.282      ;
; -1.207 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.237      ;
; -1.205 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.235      ;
; -1.191 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.221      ;
; -1.160 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.190      ;
; -1.158 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.009     ; 2.181      ;
; -1.147 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.177      ;
; -1.145 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.175      ;
; -1.126 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.156      ;
; -1.124 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 2.154      ;
; -1.113 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.143      ;
; -1.110 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.140      ;
; -1.070 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.102      ;
; -1.068 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; 0.000      ; 2.100      ;
; -1.068 ; initiateur:inst|state.ST_NDATA_WRITE ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.000      ; 2.100      ;
; -1.068 ; plus12:inst2|state.ST_WRITE_SUM      ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; 0.000      ; 2.100      ;
; -1.053 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.083      ;
; -1.032 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.062      ;
; -1.023 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; 0.000      ; 2.055      ;
; -1.016 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 2.046      ;
; -1.002 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 2.034      ;
; -0.993 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.009     ; 2.016      ;
; -0.991 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.009     ; 2.014      ;
; -0.965 ; initiateur:inst|R_tft[28]            ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; 0.005      ; 2.002      ;
; -0.963 ; initiateur:inst|R_tft[28]            ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.005      ; 2.000      ;
; -0.959 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 1.989      ;
; -0.957 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 1.987      ;
; -0.956 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 1.986      ;
; -0.916 ; h100:inst15|R[15]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.932      ;
; -0.913 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.943      ;
; -0.908 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.940      ;
; -0.904 ; h100:inst15|R[13]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.920      ;
; -0.899 ; plus12:inst2|R_tft[4]                ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.009     ; 1.922      ;
; -0.897 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.927      ;
; -0.882 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.912      ;
; -0.874 ; plus12:inst2|R_tft[0]                ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.906      ;
; -0.867 ; initiateur:inst|R_32[29]             ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; -0.006     ; 1.893      ;
; -0.866 ; plus12:inst2|R_tft[13]               ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.896      ;
; -0.865 ; plus12:inst2|R_tft[14]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.895      ;
; -0.865 ; initiateur:inst|R_32[29]             ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.006     ; 1.891      ;
; -0.861 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[2]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.893      ;
; -0.860 ; plus12:inst2|R_tft[6]                ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.002     ; 1.890      ;
; -0.858 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.890      ;
; -0.856 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; 0.000      ; 1.888      ;
; -0.852 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[7]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.884      ;
; -0.850 ; h100:inst15|R[6]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.874      ;
; -0.849 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.011     ; 1.870      ;
; -0.849 ; plus12:inst2|R_tft[32]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.011     ; 1.870      ;
; -0.846 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[4]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.878      ;
; -0.846 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|state                     ; clk          ; clk         ; 1.000        ; 0.000      ; 1.878      ;
; -0.844 ; initiateur:inst|R_32[28]             ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; -0.006     ; 1.870      ;
; -0.842 ; initiateur:inst|R_32[28]             ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; -0.006     ; 1.868      ;
; -0.836 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[1]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.868      ;
; -0.835 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.865      ;
; -0.833 ; h100:inst15|R[14]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.849      ;
; -0.832 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[3]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.864      ;
; -0.830 ; h100:inst15|R[7]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.854      ;
; -0.825 ; plus12:inst2|R_tft[17]               ; plus12:inst2|R_res[12]                ; clk          ; clk         ; 1.000        ; -0.012     ; 1.845      ;
; -0.820 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.848      ;
; -0.820 ; plus12:inst2|R_tft[38]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 1.848      ;
; -0.820 ; h100:inst15|R[2]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.844      ;
; -0.819 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[6]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.851      ;
; -0.819 ; plus12:inst2|R_tft[2]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.849      ;
; -0.816 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_OUT  ; clk          ; clk         ; 1.000        ; -0.004     ; 1.844      ;
; -0.816 ; plus12:inst2|R_tft[24]               ; terminateur:inst3|state.ST_WRITE_DUMP ; clk          ; clk         ; 1.000        ; -0.004     ; 1.844      ;
; -0.816 ; initiateur:inst|R_tft[31]            ; wrapper:inst11|state.ST_WRITE_MSG     ; clk          ; clk         ; 1.000        ; 0.005      ; 1.853      ;
; -0.815 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[0]~_emulated            ; clk          ; clk         ; 1.000        ; 0.000      ; 1.847      ;
; -0.814 ; initiateur:inst|R_tft[31]            ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 1.000        ; 0.005      ; 1.851      ;
; -0.808 ; h100:inst15|R[3]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.832      ;
; -0.791 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[11]                ; clk          ; clk         ; 1.000        ; -0.002     ; 1.821      ;
; -0.789 ; plus12:inst2|R_tft[15]               ; plus12:inst2|R_res[10]                ; clk          ; clk         ; 1.000        ; -0.002     ; 1.819      ;
; -0.789 ; plus12:inst2|R_tft[1]                ; plus12:inst2|R_res[6]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.821      ;
; -0.789 ; h100:inst15|R[8]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.813      ;
; -0.787 ; h100:inst15|R[15]                    ; h100:inst15|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.803      ;
; -0.784 ; hprog:inst1|C[0]~_emulated           ; hprog:inst1|C[5]                      ; clk          ; clk         ; 1.000        ; 0.000      ; 1.816      ;
; -0.780 ; plus12:inst2|R_tft[12]               ; plus12:inst2|R_res[5]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.812      ;
; -0.775 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[8]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.805      ;
; -0.775 ; h100:inst15|R[13]                    ; h100:inst15|state.ST_TICK             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.791      ;
; -0.774 ; wrapper:inst11|R_tft[30]             ; plus12:inst2|state.ST_WRITE_TFT       ; clk          ; clk         ; 1.000        ; -0.012     ; 1.794      ;
; -0.773 ; h100:inst15|R[12]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.016     ; 1.789      ;
; -0.772 ; h100:inst15|R[9]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.796      ;
; -0.768 ; h100:inst15|R[11]                    ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.792      ;
; -0.767 ; h100:inst15|R[4]                     ; h100:inst15|state.ST_DECR             ; clk          ; clk         ; 1.000        ; -0.008     ; 1.791      ;
; -0.764 ; plus12:inst2|R_tft[16]               ; plus12:inst2|R_res[9]                 ; clk          ; clk         ; 1.000        ; 0.000      ; 1.796      ;
; -0.759 ; plus12:inst2|R_tft[3]                ; plus12:inst2|R_res[7]                 ; clk          ; clk         ; 1.000        ; -0.002     ; 1.789      ;
+--------+--------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                       ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.408 ; hprog:inst1|C[1]~13                   ; hprog:inst1|C[1]~_emulated            ; reset        ; clk         ; 0.000        ; 0.695      ; 0.439      ;
; -0.389 ; hprog:inst1|C[2]~9                    ; hprog:inst1|C[2]~_emulated            ; reset        ; clk         ; 0.000        ; 0.583      ; 0.346      ;
; -0.381 ; hprog:inst1|C[0]~17                   ; hprog:inst1|C[0]~_emulated            ; reset        ; clk         ; 0.000        ; 0.581      ; 0.352      ;
; -0.202 ; hprog:inst1|C[4]~1                    ; hprog:inst1|C[4]~_emulated            ; reset        ; clk         ; 0.000        ; 0.582      ; 0.532      ;
; -0.028 ; reset                                 ; hprog:inst1|C[4]~_emulated            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.753      ;
; 0.001  ; reset                                 ; hprog:inst1|C[3]~_emulated            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.782      ;
; 0.015  ; reset                                 ; hprog:inst1|C[5]                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.796      ;
; 0.050  ; reset                                 ; hprog:inst1|C[6]                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.831      ;
; 0.060  ; reset                                 ; hprog:inst1|C[2]~_emulated            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.841      ;
; 0.068  ; reset                                 ; hprog:inst1|state                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.849      ;
; 0.075  ; reset                                 ; hprog:inst1|C[1]~_emulated            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.856      ;
; 0.077  ; hprog:inst1|C[3]~5                    ; hprog:inst1|C[3]~_emulated            ; reset        ; clk         ; 0.000        ; 0.582      ; 0.811      ;
; 0.083  ; reset                                 ; hprog:inst1|C[7]                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.864      ;
; 0.168  ; hprog:inst1|C[1]~13                   ; hprog:inst1|C[5]                      ; reset        ; clk         ; 0.000        ; 0.695      ; 1.015      ;
; 0.184  ; reset                                 ; hprog:inst1|C[0]~_emulated            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.965      ;
; 0.203  ; hprog:inst1|C[1]~13                   ; hprog:inst1|C[6]                      ; reset        ; clk         ; 0.000        ; 0.695      ; 1.050      ;
; 0.209  ; hprog:inst1|C[3]~5                    ; hprog:inst1|C[5]                      ; reset        ; clk         ; 0.000        ; 0.582      ; 0.943      ;
; 0.212  ; reset                                 ; dispacher:inst17|R_Msg[23]            ; reset        ; clk         ; 0.000        ; 1.636      ; 2.000      ;
; 0.212  ; reset                                 ; dispacher:inst17|R_Msg[22]            ; reset        ; clk         ; 0.000        ; 1.636      ; 2.000      ;
; 0.212  ; reset                                 ; dispacher:inst17|R_Msg[21]            ; reset        ; clk         ; 0.000        ; 1.636      ; 2.000      ;
; 0.212  ; reset                                 ; dispacher:inst17|R_Msg[0]             ; reset        ; clk         ; 0.000        ; 1.636      ; 2.000      ;
; 0.212  ; reset                                 ; dispacher:inst17|R_Msg[2]             ; reset        ; clk         ; 0.000        ; 1.636      ; 2.000      ;
; 0.212  ; reset                                 ; dispacher:inst17|R_Msg[3]             ; reset        ; clk         ; 0.000        ; 1.636      ; 2.000      ;
; 0.212  ; reset                                 ; dispacher:inst17|R_Msg[7]             ; reset        ; clk         ; 0.000        ; 1.636      ; 2.000      ;
; 0.212  ; reset                                 ; dispacher:inst17|R_Msg[11]            ; reset        ; clk         ; 0.000        ; 1.636      ; 2.000      ;
; 0.215  ; initiateur:inst|R_i[0]                ; initiateur:inst|R_i[0]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_i[1]                ; initiateur:inst|R_i[1]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_NDATA_WRITE  ; initiateur:inst|state.ST_NDATA_WRITE  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_WRITE_SUM       ; plus12:inst2|state.ST_WRITE_SUM       ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_FIN          ; rs232in:inst4|state.WAIT_FIN          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|rx_R                    ; rs232in:inst4|rx_R                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_StartBit     ; rs232in:inst4|state.WAIT_StartBit     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1P5B         ; rs232in:inst4|state.WAIT_1P5B         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[3]                  ; rs232in:inst4|R_i[3]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|state.WAIT_1B           ; rs232in:inst4|state.WAIT_1B           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[0]                  ; rs232in:inst4|R_i[0]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[1]                  ; rs232in:inst4|R_i[1]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232in:inst4|R_i[2]                  ; rs232in:inst4|R_i[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|R_pulse               ; initiateur:inst|R_pulse               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; initiateur:inst|state.ST_BUSIN_LOADED ; initiateur:inst|state.ST_BUSIN_LOADED ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; wrapper:inst11|state.ST_WRITE_OUT     ; wrapper:inst11|state.ST_WRITE_OUT     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_COMPUTE         ; plus12:inst2|state.ST_COMPUTE         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; plus12:inst2|state.ST_READ            ; plus12:inst2|state.ST_READ            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[0]         ; terminateurSplit:inst5|R_i[0]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[1]         ; terminateurSplit:inst5|R_i[1]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; terminateurSplit:inst5|R_i[2]         ; terminateurSplit:inst5|R_i[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[0]                 ; rs232out:inst6|R_i[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[1]                 ; rs232out:inst6|R_i[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[3]                 ; rs232out:inst6|R_i[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_ATT           ; rs232out:inst6|state.ST_ATT           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|state.ST_BEGIN         ; rs232out:inst6|state.ST_BEGIN         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_i[2]                 ; rs232out:inst6|R_i[2]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; dispacher:inst17|state                ; dispacher:inst17|state                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; rs232out:inst6|R_data[8]              ; rs232out:inst6|R_data[8]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; hprog:inst1|R                         ; hprog:inst1|R                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.216  ; hprog:inst1|C[1]~13                   ; hprog:inst1|C[3]~_emulated            ; reset        ; clk         ; 0.000        ; 0.695      ; 1.063      ;
; 0.223  ; hprog:inst1|C[1]~13                   ; hprog:inst1|state                     ; reset        ; clk         ; 0.000        ; 0.695      ; 1.070      ;
; 0.230  ; hprog:inst1|C[1]~13                   ; hprog:inst1|C[4]~_emulated            ; reset        ; clk         ; 0.000        ; 0.695      ; 1.077      ;
; 0.236  ; hprog:inst1|C[1]~13                   ; hprog:inst1|C[7]                      ; reset        ; clk         ; 0.000        ; 0.695      ; 1.083      ;
; 0.238  ; rs232out:inst6|R_baud[12]             ; rs232out:inst6|R_baud[12]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; initiateur:inst|R_32[17]              ; initiateur:inst|R_32[9]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.238  ; initiateur:inst|R_32[13]              ; initiateur:inst|R_32[5]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.390      ;
; 0.239  ; rs232in:inst4|rx_fifo_R[0]            ; rs232in:inst4|rx_fifo_R[1]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; initiateur:inst|R_32[16]              ; initiateur:inst|R_32[8]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; initiateur:inst|R_32[10]              ; initiateur:inst|R_32[2]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; wrapper:inst11|R_Msg[11]              ; dispacher:inst17|R_Msg[11]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateurSplit:inst5|R[23]          ; terminateurSplit:inst5|R[15]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.239  ; terminateurSplit:inst5|R[19]          ; terminateurSplit:inst5|R[11]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; rs232in:inst4|rx_fifo_R[1]            ; rs232in:inst4|rx_fifo_R[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; rs232in:inst4|R_sh[0]                 ; initiateur:inst|R_data[0]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.240  ; rs232in:inst4|R_sh[1]                 ; initiateur:inst|R_data[1]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.392      ;
; 0.241  ; rs232in:inst4|R_sh[6]                 ; initiateur:inst|R_data[6]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[29]              ; initiateur:inst|R_32[21]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; plus12:inst2|R_res[2]                 ; terminateur:inst3|R_tft[2]            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[27]              ; initiateur:inst|R_32[19]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; initiateur:inst|R_32[12]              ; initiateur:inst|R_32[4]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; terminateurSplit:inst5|R[14]          ; terminateurSplit:inst5|R[6]           ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.241  ; hprog:inst1|C[2]~9                    ; hprog:inst1|C[5]                      ; reset        ; clk         ; 0.000        ; 0.583      ; 0.976      ;
; 0.242  ; rs232in:inst4|R_sh[6]                 ; rs232in:inst4|R_sh[5]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; initiateur:inst|R_32[30]              ; initiateur:inst|R_32[22]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243  ; wrapper:inst11|R_tft[10]              ; plus12:inst2|R_tft[10]                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244  ; rs232in:inst4|R_sh[5]                 ; rs232in:inst4|R_sh[4]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; initiateur:inst|R_32[28]              ; initiateur:inst|R_32[20]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; terminateurSplit:inst5|R[40]          ; terminateurSplit:inst5|R[32]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244  ; hprog:inst1|C[3]~5                    ; hprog:inst1|C[6]                      ; reset        ; clk         ; 0.000        ; 0.582      ; 0.978      ;
; 0.245  ; rs232in:inst4|R_sh[4]                 ; rs232in:inst4|R_sh[3]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; rs232in:inst4|R_sh[1]                 ; rs232in:inst4|R_sh[0]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; rs232in:inst4|R_sh[2]                 ; initiateur:inst|R_data[2]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; initiateur:inst|R_32[18]              ; initiateur:inst|R_32[10]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; initiateur:inst|R_32[31]              ; initiateur:inst|R_32[23]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; terminateurSplit:inst5|R[38]          ; terminateurSplit:inst5|R[30]          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; rs232in:inst4|rx_fifo_R[0]            ; rs232in:inst4|rx_R                    ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; rs232in:inst4|R_i[1]                  ; rs232in:inst4|R_i[2]                  ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245  ; hprog:inst1|C[1]~13                   ; hprog:inst1|C[2]~_emulated            ; reset        ; clk         ; 0.000        ; 0.695      ; 1.092      ;
; 0.246  ; rs232in:inst4|R_sh[2]                 ; rs232in:inst4|R_sh[1]                 ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; initiateur:inst|R_32[14]              ; initiateur:inst|R_32[6]               ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.246  ; terminateurSplit:inst5|R[5]           ; rs232out:inst6|R_data[6]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.398      ;
; 0.247  ; rs232in:inst4|R_sh[4]                 ; initiateur:inst|R_data[4]             ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; initiateur:inst|R_32[18]              ; wrapper:inst11|R_tft[18]              ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247  ; terminateurSplit:inst5|R_i[1]         ; terminateurSplit:inst5|R_i[2]         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
+--------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.446 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.714      ;
; 0.446 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.714      ;
; 0.446 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.714      ;
; 0.446 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.500        ; 1.628      ; 1.714      ;
; 0.462 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; dispacher:inst17|R_N_CLOCK[13]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; dispacher:inst17|R_N_CLOCK[15]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; dispacher:inst17|R_N_CLOCK[20]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; h100:inst15|state.ST_TICK                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.462 ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.699      ;
; 0.468 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.500        ; 1.638      ; 1.702      ;
; 0.468 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.500        ; 1.638      ; 1.702      ;
; 0.468 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.702      ;
; 0.468 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.500        ; 1.638      ; 1.702      ;
; 0.468 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.500        ; 1.638      ; 1.702      ;
; 0.468 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; wrapper:inst11|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; wrapper:inst11|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.468 ; reset     ; wrapper:inst11|state.ST_WRITE_MSG               ; reset        ; clk         ; 0.500        ; 1.628      ; 1.692      ;
; 0.473 ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; hprog:inst1|C[5]                                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; hprog:inst1|C[6]                                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; hprog:inst1|C[7]                                ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[18]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[0]                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[1]                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[5]                   ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[10]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[14]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[16]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[17]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.473 ; reset     ; dispacher:inst17|R_N_CLOCK[19]                  ; reset        ; clk         ; 0.500        ; 1.629      ; 1.688      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[2]                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[3]                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[4]                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[6]                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[7]                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[8]                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[9]                   ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[11]                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.486 ; reset     ; dispacher:inst17|R_N_CLOCK[12]                  ; reset        ; clk         ; 0.500        ; 1.638      ; 1.684      ;
; 0.489 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.500        ; 1.629      ; 1.672      ;
; 0.489 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.500        ; 1.629      ; 1.672      ;
; 0.489 ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.672      ;
; 0.489 ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.672      ;
; 0.489 ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; 0.500        ; 1.629      ; 1.672      ;
; 0.489 ; reset     ; h100:inst15|state.ST_LOAD                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.672      ;
; 0.489 ; reset     ; h100:inst15|state.ST_DECR                       ; reset        ; clk         ; 0.500        ; 1.629      ; 1.672      ;
; 0.489 ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.500        ; 1.629      ; 1.672      ;
; 0.946 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 1.000        ; 1.628      ; 1.714      ;
; 0.946 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 1.000        ; 1.628      ; 1.714      ;
; 0.946 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 1.000        ; 1.628      ; 1.714      ;
; 0.946 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 1.000        ; 1.628      ; 1.714      ;
; 0.962 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; dispacher:inst17|R_N_CLOCK[13]                  ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; dispacher:inst17|R_N_CLOCK[15]                  ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; dispacher:inst17|R_N_CLOCK[20]                  ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; h100:inst15|state.ST_TICK                       ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.962 ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 1.000        ; 1.629      ; 1.699      ;
; 0.968 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 1.000        ; 1.638      ; 1.702      ;
; 0.968 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 1.000        ; 1.638      ; 1.702      ;
; 0.968 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 1.000        ; 1.638      ; 1.702      ;
; 0.968 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 1.000        ; 1.638      ; 1.702      ;
; 0.968 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 1.000        ; 1.638      ; 1.702      ;
; 0.968 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; wrapper:inst11|state.ST_WRITE_OUT               ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; wrapper:inst11|state.ST_READ_BUSIN              ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
; 0.968 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 1.000        ; 1.628      ; 1.692      ;
+-------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                  ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.109 ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; 0.000        ; 1.629      ; 1.672      ;
; -0.109 ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.672      ;
; -0.109 ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.672      ;
; -0.109 ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.672      ;
; -0.109 ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; 0.000        ; 1.629      ; 1.672      ;
; -0.109 ; reset     ; h100:inst15|state.ST_LOAD                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.672      ;
; -0.109 ; reset     ; h100:inst15|state.ST_DECR                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.672      ;
; -0.109 ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.672      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[2]                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[3]                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[4]                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[6]                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[7]                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[8]                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[9]                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[11]                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.106 ; reset     ; dispacher:inst17|R_N_CLOCK[12]                  ; reset        ; clk         ; 0.000        ; 1.638      ; 1.684      ;
; -0.093 ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; hprog:inst1|C[5]                                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; hprog:inst1|C[6]                                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; hprog:inst1|C[7]                                ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[18]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[0]                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[1]                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[5]                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[10]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[14]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[16]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[17]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.093 ; reset     ; dispacher:inst17|R_N_CLOCK[19]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.688      ;
; -0.088 ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; 0.000        ; 1.638      ; 1.702      ;
; -0.088 ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; 0.000        ; 1.638      ; 1.702      ;
; -0.088 ; reset     ; rs232in:inst4|state.WAIT_1P5B                   ; reset        ; clk         ; 0.000        ; 1.638      ; 1.702      ;
; -0.088 ; reset     ; rs232in:inst4|state.WAIT_1B                     ; reset        ; clk         ; 0.000        ; 1.638      ; 1.702      ;
; -0.088 ; reset     ; rs232in:inst4|state.MainLoop                    ; reset        ; clk         ; 0.000        ; 1.638      ; 1.702      ;
; -0.088 ; reset     ; plus12:inst2|state.ST_WRITE_TFT                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; initiateur:inst|state.ST_BUSIN_LOADED           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; wrapper:inst11|state.ST_WRITE_OUT               ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; plus12:inst2|state.ST_COMPUTE                   ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; plus12:inst2|state.ST_READ                      ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; wrapper:inst11|state.ST_READ_BUSIN              ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; initiateur:inst|state.ST_EndLoop                ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; initiateur:inst|state.ST_WAIT_BUSIN_OR_NDATA    ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; terminateur:inst3|state.ST_READ_BUSIN           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; terminateurSplit:inst5|state.ST_WAIT_NOBUSY     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; rs232out:inst6|state.ST_ADV                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; rs232out:inst6|state.ST_ATT                     ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; rs232out:inst6|state.ST_BEGIN                   ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.088 ; reset     ; wrapper:inst11|state.ST_WRITE_MSG               ; reset        ; clk         ; 0.000        ; 1.628      ; 1.692      ;
; -0.082 ; reset     ; initiateur:inst|state.ST_INIT                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; rs232in:inst4|state.ECRIRE                      ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; rs232in:inst4|state.GEN_PULSE                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; initiateur:inst|state.ST_BUSIN_AND_NDATA_LOADED ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; initiateur:inst|state.ST_NDATA_LOADED           ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; rs232out:inst6|state.ST_FOR                     ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; dispacher:inst17|R_N_CLOCK[13]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; dispacher:inst17|R_N_CLOCK[15]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; dispacher:inst17|R_N_CLOCK[20]                  ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; h100:inst15|state.ST_TICK                       ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.082 ; reset     ; hprog:inst1|R                                   ; reset        ; clk         ; 0.000        ; 1.629      ; 1.699      ;
; -0.066 ; reset     ; plus12:inst2|state.ST_WRITE_SUM                 ; reset        ; clk         ; 0.000        ; 1.628      ; 1.714      ;
; -0.066 ; reset     ; terminateur:inst3|state.ST_WRITE_OUT            ; reset        ; clk         ; 0.000        ; 1.628      ; 1.714      ;
; -0.066 ; reset     ; terminateur:inst3|state.ST_WRITE_DUMP           ; reset        ; clk         ; 0.000        ; 1.628      ; 1.714      ;
; -0.066 ; reset     ; terminateurSplit:inst5|state.ST_READ_BUSIN      ; reset        ; clk         ; 0.000        ; 1.628      ; 1.714      ;
; 0.391  ; reset     ; terminateurSplit:inst5|state.ST_LOOP            ; reset        ; clk         ; -0.500       ; 1.629      ; 1.672      ;
; 0.391  ; reset     ; terminateurSplit:inst5|state.ST_WRITE           ; reset        ; clk         ; -0.500       ; 1.629      ; 1.672      ;
; 0.391  ; reset     ; hprog:inst1|C[1]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.672      ;
; 0.391  ; reset     ; hprog:inst1|C[2]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.672      ;
; 0.391  ; reset     ; hprog:inst1|state                               ; reset        ; clk         ; -0.500       ; 1.629      ; 1.672      ;
; 0.391  ; reset     ; h100:inst15|state.ST_LOAD                       ; reset        ; clk         ; -0.500       ; 1.629      ; 1.672      ;
; 0.391  ; reset     ; h100:inst15|state.ST_DECR                       ; reset        ; clk         ; -0.500       ; 1.629      ; 1.672      ;
; 0.391  ; reset     ; hprog:inst1|C[0]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.672      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[2]                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[3]                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[4]                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[6]                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[7]                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[8]                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[9]                   ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[11]                  ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.394  ; reset     ; dispacher:inst17|R_N_CLOCK[12]                  ; reset        ; clk         ; -0.500       ; 1.638      ; 1.684      ;
; 0.407  ; reset     ; hprog:inst1|C[3]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; hprog:inst1|C[4]~_emulated                      ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; hprog:inst1|C[5]                                ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; hprog:inst1|C[6]                                ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; hprog:inst1|C[7]                                ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[18]                  ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[0]                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[1]                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[5]                   ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[10]                  ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[14]                  ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[16]                  ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[17]                  ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.407  ; reset     ; dispacher:inst17|R_N_CLOCK[19]                  ; reset        ; clk         ; -0.500       ; 1.629      ; 1.688      ;
; 0.412  ; reset     ; initiateur:inst|state.ST_NDATA_WRITE            ; reset        ; clk         ; -0.500       ; 1.628      ; 1.692      ;
; 0.412  ; reset     ; rs232in:inst4|state.WAIT_FIN                    ; reset        ; clk         ; -0.500       ; 1.638      ; 1.702      ;
; 0.412  ; reset     ; rs232in:inst4|state.WAIT_StartBit               ; reset        ; clk         ; -0.500       ; 1.638      ; 1.702      ;
+--------+-----------+-------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                           ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[10]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[10]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[11]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[11]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[12]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[12]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[13]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[13]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[14]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[14]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[15]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[15]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[16]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[16]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[17]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[17]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[18]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[18]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[19]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[19]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[20]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[20]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[21]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[21]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[22]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[22]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[23]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[23]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[7]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[8]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[8]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_Msg[9]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_Msg[9]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|R_N_CLOCK[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; dispacher:inst17|state         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; dispacher:inst17|state         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst15|R[0]               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst15|R[0]               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst15|R[10]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst15|R[10]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst15|R[11]              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; h100:inst15|R[11]              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; h100:inst15|R[12]              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'reset'                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; reset ; Rise       ; reset               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[0]~17 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[1]~13 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[2]~9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[3]~5  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; hprog:inst1|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; hprog:inst1|C[4]~1  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[0]~17|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[0]~17|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[1]~13|datad ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[1]~13|datad ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[2]~9|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[2]~9|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[3]~5|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[3]~5|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; inst1|C[4]~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; inst1|C[4]~1|datad  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset ; Rise       ; reset|combout       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset ; Rise       ; reset|combout       ;
+--------+--------------+----------------+------------------+-------+------------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 1.128 ; 1.128 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.972 ; 0.972 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 1.418 ; 1.418 ; Rise       ; clk             ;
; reset     ; clk        ; 0.379 ; 0.379 ; Rise       ; clk             ;
; rx        ; clk        ; 1.780 ; 1.780 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 1.502 ; 1.502 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 1.479 ; 1.479 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 1.929 ; 1.929 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; 0.159  ; 0.159  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.356  ; 0.356  ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.266 ; -0.266 ; Rise       ; clk             ;
; reset     ; clk        ; 0.028  ; 0.028  ; Rise       ; clk             ;
; rx        ; clk        ; -1.660 ; -1.660 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.537 ; -0.537 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.458 ; -0.458 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.962 ; -0.962 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dvdf      ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
; tx        ; clk        ; 4.342 ; 4.342 ; Rise       ; clk             ;
; diode     ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode     ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dvdf      ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
; tx        ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
; diode     ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode     ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.808 ;    ;    ; 2.808 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.808 ;    ;    ; 2.808 ;
+------------+-------------+-------+----+----+-------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+----------+--------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack ; -5.190   ; -0.408 ; -0.017   ; -0.109  ; -1.380              ;
;  clk             ; -5.190   ; -0.408 ; -0.017   ; -0.109  ; -1.380              ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS  ; -583.999 ; -1.38  ; -0.068   ; -6.054  ; -432.602            ;
;  clk             ; -583.999 ; -1.380 ; -0.068   ; -6.054  ; -431.380            ;
;  reset           ; N/A      ; N/A    ; N/A      ; N/A     ; -1.222              ;
+------------------+----------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; ivdf0     ; clk        ; 3.349 ; 3.349 ; Rise       ; clk             ;
; ivdf1     ; clk        ; 3.075 ; 3.075 ; Rise       ; clk             ;
; ivdf2     ; clk        ; 3.815 ; 3.815 ; Rise       ; clk             ;
; reset     ; clk        ; 1.635 ; 1.635 ; Rise       ; clk             ;
; rx        ; clk        ; 3.187 ; 3.187 ; Rise       ; clk             ;
; ivdf0     ; reset      ; 3.403 ; 3.403 ; Rise       ; reset           ;
; ivdf1     ; reset      ; 3.420 ; 3.420 ; Rise       ; reset           ;
; ivdf2     ; reset      ; 4.156 ; 4.156 ; Rise       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; ivdf0     ; clk        ; 0.159  ; 0.159  ; Rise       ; clk             ;
; ivdf1     ; clk        ; 0.356  ; 0.356  ; Rise       ; clk             ;
; ivdf2     ; clk        ; -0.266 ; -0.266 ; Rise       ; clk             ;
; reset     ; clk        ; 0.028  ; 0.028  ; Rise       ; clk             ;
; rx        ; clk        ; -1.660 ; -1.660 ; Rise       ; clk             ;
; ivdf0     ; reset      ; -0.537 ; -0.537 ; Rise       ; reset           ;
; ivdf1     ; reset      ; -0.458 ; -0.458 ; Rise       ; reset           ;
; ivdf2     ; reset      ; -0.962 ; -0.962 ; Rise       ; reset           ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dvdf      ; clk        ; 8.244 ; 8.244 ; Rise       ; clk             ;
; tx        ; clk        ; 7.959 ; 7.959 ; Rise       ; clk             ;
; diode     ; reset      ; 9.925 ; 9.925 ; Rise       ; reset           ;
; diode     ; reset      ; 9.925 ; 9.925 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; dvdf      ; clk        ; 4.532 ; 4.532 ; Rise       ; clk             ;
; tx        ; clk        ; 4.235 ; 4.235 ; Rise       ; clk             ;
; diode     ; reset      ; 5.719 ; 5.719 ; Rise       ; reset           ;
; diode     ; reset      ; 5.719 ; 5.719 ; Fall       ; reset           ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Progagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 5.611 ;    ;    ; 5.611 ;
; ivdf1      ; dvdf1       ; 5.673 ;    ;    ; 5.673 ;
; ivdf2      ; dvdf2       ; 5.153 ;    ;    ; 5.153 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; ivdf0      ; dvdf0       ; 2.994 ;    ;    ; 2.994 ;
; ivdf1      ; dvdf1       ; 3.023 ;    ;    ; 3.023 ;
; ivdf2      ; dvdf2       ; 2.808 ;    ;    ; 2.808 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2847     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 99       ; 59       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 2847     ; 0        ; 0        ; 0        ;
; reset      ; clk      ; 99       ; 59       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 66       ; 66       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset      ; clk      ; 66       ; 66       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 44    ; 44   ;
; Unconstrained Output Ports      ; 6     ; 6    ;
; Unconstrained Output Port Paths ; 7     ; 7    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 23 10:26:08 2018
Info: Command: quartus_sta bus_ia -c bus_ia
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 5 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'bus_ia.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name reset reset
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.190      -583.999 clk 
Info (332146): Worst-case hold slack is -0.125
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.125        -0.348 clk 
Info (332146): Worst-case recovery slack is -0.017
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.017        -0.068 clk 
Info (332146): Worst-case removal slack is 0.235
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.235         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -431.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.663
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.663       -77.658 clk 
Info (332146): Worst-case hold slack is -0.408
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.408        -1.380 clk 
Info (332146): Worst-case recovery slack is 0.446
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.446         0.000 clk 
Info (332146): Worst-case removal slack is -0.109
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.109        -6.054 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -431.380 clk 
    Info (332119):    -1.222        -1.222 reset 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 505 megabytes
    Info: Processing ended: Fri Nov 23 10:26:11 2018
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


