Una vez definidos los puertos y la MAE que se implementa, se está en condiciones de describirlo en un formato que sea sintetizable en una FPGA. El formato utilizado es el lenguaje VHDL (acrónimo del ingles {\it Very high speed Hardware Description Language}). A su vez, para sintetizar la descripción realizada, se recurre al programa ISE de Xilinx.

Considerando las señales descriptas en la Figura \ref{fpga:variables}, se obtendría un sistema que cumple con las especificaciones. Sin embargo, a fin de no dejar señales provistas por la interfaz al aire, se agregan todos FLAGS que brinda el controlador FX2LP en la entidad descripta. Además, se incorporan tres constantes para modificar a criterio del desarrollador las direcciones de entrada y salida, y el ancho del bus de datos, que puede ser de 8 o 16 bits. Por defecto, se utilizan las direcciones y ancho de bus. especificados en el Capitulo \ref{cap:cy}, es decir $''11''$ y $''00''$ como puertos de entrada y salida respectivamente y 16 bits de ancho de bus.

De lo anterior, podemos declarar la entidad que tiene los puertos detallados a continuación:

\begin{lstlisting}[language=VHDL,backgroundcolor=\color{gray!30}]
entity fx2lp_interfaz is
	generic(
		constant in_ep_addr:  std_logic_vector(1 downto 0) := "00";
		constant out_ep_addr: std_logic_vector(1 downto 0) := "11";
		constant port_width:  integer := 16
	);
	port(
		reloj: in std_logic;
		reset: in std_logic;
	-- desde y hacia la interfaz
	fdata:    inout std_logic_vector(port_width-1 downto 0);
	fifoaddr: out	std_logic_vector(1 downto 0);
	sloe: 	  out	std_logic;
	slrd:     out	std_logic;
	slwr:     out	std_logic;
	pktend:   out	std_logic;
	-- EP2 isoc in (hacia pc)
	-- EP8 bulk out (desde pc)
	flaga: in	std_logic;   -- EP2_full--->FLAG_Lleno
	flagb: in	std_logic;   -- EP8_empty-->FLAG_Vacio
	flagc: in	std_logic;   -- EP8_full--->sin uso
	flagd: in	std_logic;   -- EP2_empty-->sin uso
	-- desde y hacia el sistema
	enviar_dato: in  std_logic;
	d_recivido:  out std_logic_vector(port_width-1 downto 0);
	d_a_enviar:  in  std_logic_vector(port_width-1 downto 0)
);
end fx2lp_interfaz;
\end{lstlisting}

Luego, se describe el comportamiento de la máquina de estados que se implementa. El estilo elegido para la descripción cuenta con un registro que determina el estado próximo de la MAE a través de un proceso secuencial. El valor de dicho registro, es volcado a otro que indica el estado actual de la MAE, a través de los flancos del reloj, en una secuencia diferente. Las señales de salida son implementadas en forma concurrente, de manera externa a los procesos que comanda la MEA. Las señales de entrada se encuentran incorporadas en el proceso que determina el estado próximo.
La MEA es descripta a través del código que se muestra a continuación:

\begin{lstlisting}[language=VHDL,backgroundcolor=\color{gray!30}]
architecture Behavioral of fx2lp_interfaz is
	-- maquina de estados de la interfaz
	type estados_mea is
	(
		inicio,
		lec_direccion, lectura,
		esc_direccion, escritura
	);
	signal estado_actual, prox_estado: estados_mea := inicio;
begin
	--implementacion de la maquina de estados
	interfaz_mea: process(estado_actual, flag_lleno,
	 flag_vacio, enviar_dato)
	begin
		case estado_actual is
			when inicio =>
				if flag_vacio = '0' then
					prox_estado <= lectura;
				elsif enviar_dato = '1' then
					if flag_lleno = '0' then
						prox_estado <= escritura;
					else
						prox_estado <= inicio;
					end if;
				else
					prox_estado <= inicio;
				end if;

			when lec_direccion =>
				prox_estado <= lectura;

			when lectura =>
				if flag_vacio = '0' then
					prox_estado <= lec_direccion;
				else
					prox_estado <= inicio;
				end if;

			when esc_direccion =>
				prox_estado <= escritura;

			when escritura =>
				if enviar_dato = '1' then
					if flag_vacio = '1' and flag_lleno = '0' then
						prox_estado <= esc_direccion;
					else
						prox_estado <= inicio;
					end if;
				else
					prox_estado <= inicio;
				end if;

			when others =>
				prox_estado <= inicio;
		end case;
	end process interfaz_fsm;
end Behavioral;
\end{lstlisting}

En la descripción detallada anteriormente, los flags no coinciden con los puertos declarados. Para salvar esta inconsistencia, se declaran las señales utilizadas, {\it flag\_lleno} y {\it flag\_vacío} y se las asigna de forma concurrente a las señales {\it flaga} y {\it flagb}, respectivamente. Además, se coloca un inversor para hacer las señales activas en alto. Todo esto apunta a facilitar la lectura y el desarrollo de la descripción.

\begin{lstlisting}[language=VHDL,backgroundcolor=\color{gray!30}]
architecture Behavioral of fx2lp_interfaz is
	signal flag_vacio: std_logic;
	signal flag_lleno: std_logic;
begin
	flag_lleno  <= not flaga;
	flag_vacio <= not flagb;
end Behavioral;	
\end{lstlisting}

A su vez, también son necesarias señales que sirvan como conectores internos desde los puertos hacia los diferentes componentes que se describen.

\begin{lstlisting}[language=VHDL,backgroundcolor=\color{gray!30}]
architecture Behavioral of fx2lp_interfaz is
	signal slwr_int:  	 std_logic := '1';
	signal slrd_int:  	 std_logic := '1';
	signal sloe_int:  	 std_logic := '1';
	signal pktend_int:	 std_logic := '1';
	signal faddr_int:	 std_logic_vector(1 downto 0) := "ZZ";
	signal fdata_sal:	 std_logic_vector(port_width-1 downto 0);
	signal fdata_inent:	 std_logic_vector(port_width-1 downto 0);
	signal reloj_sitema: std_logic;
begin
	reloj_sistema <= reloj;
	slwr   <= slwr_int;
	slrd   <= slrd_int;
	sloe   <= sloe_int;
	faddr  <= faddr_int;
	pktend <= pktend_int;
	d_recibido <= fdata_ent;
	fdata_sal <= d_a_enviar;
	
end Behavioral
\end{lstlisting}

Con todas las señales definidas y asignadas, y la maquina de estados que se detalló anteriormente, se pueden asignar las señales de salida:

\begin{lstlisting}[language=VHDL,backgroundcolor=\color{gray!30}]
architecture Behavioral of fx2lp_interfaz is
	with estado_actual select
		faddr_int <=	out_ep_addr when lec_direccion | lectura,
						in_ep_addr  when esc_direccion | escritura,
						(others => 'Z') when others;
	
	slwr_int <=	'0' when prox_estado = esc_direccion else
				'1';
	
	slrd_int <= '0' when estado_actual = lec_direccion else
	'1';
	
	pktend_int <= ((not falg_vacio) or enviar_dato);
	
	with estado_actual select
	sloe_int <=	'0' when lectura | lec_direccion,
				'1' when others;
	
	with estado_actual select
		fdata <=	fdata_sal        when escritura | esc_direccion,
					(others => 'Z')  when others;
	
	with estado_actual select
		fdata_ent <=	fdata     when lectura | lec_direccion,
						fdata_ent  when others;
end Behavioral
\end{lstlisting}

Finalmente, resta el reloj que hace avanzar la MAE. A este reloj, se le acoplan dos temporizadores de habilitación. Esto se debe a que se espera que el sistema trabaje a 50 MHz. Sin embargo, para respetar los tiempos de establecimiento y ancho de pulso de las distintas señales\cite{Cypress2017}, cuando el próximo estado es esc\_dirección se deben esperar tres ciclos de reloj y en el caso de que el próximo estado sea escritura, lec\_direccion o lectura, se debe esperar dos ciclos de reloj.
Esto se implementa con dos contadores diferentes, los cuales habilitan o no el cambio de estado. Esto se detalla a continuación:

\begin{lstlisting}[language=VHDL,backgroundcolor=\color{gray!30}]
architecture Behavioral of fx2lp_interfaz is
	signal cont3:	 natural range 0 to 4 := 0;
	signal cont2:	 natural range 0 to 3 := 0;
	signal disparo3: std_logic := '0';
	signal disparo2: std_logic := '0';
begin
	contador3: process(reloj_sistema, reset, disparo3)
	begin
		if reset = '0' then
			cont3 <= 0;
		elsif rising_edge(reloj_sistema) then
			if cont3 > 0 then
				cont3 <= cont3 - 1;
			elsif disparo3 = '1' then
				cont3 <= 4;
			end if;
		end if;
	end process contador3;

	disparo3 <= '1' when (prox_estado = esc_direccion) else '0';
	
	counter2: process(reloj_sistema, reset, disparo2)
	begin
		if reset = '0' then
			cont2 <= 0;
		elsif rising_edge(reloj_sistema)then
			if cont2 > 0 then
				cont2 <= count2 - 1;
			elsif disparo2 = '1' then
				cont2 <= 3;
			end if;
		end if;
	end process contador2;
	
	with prox_estado select
	disparo2 <=	'1' when lec_direccion | lectura | esc_direccion,
				'0' when others;

	reloj_mea: process (reloj_sistema, reset)
	begin
		if reset = '0' then
				estado_actual <= idle;
		elsif rising_edge(reloj_sistema) then
			if cont2 = 0 and cont3 = 0 then
				estado_actual <= prox_estado;
			end if;
		end if;
	end process reloj_mea;
end Behavioral
\end{lstlisting}

El código completo se puede encontrar en el Anexo \ref{ap:vhdl}
