{
   "ExpandedHierarchyInLayout":"",
   "guistr":"# # String gsaved with Nlview 7.0.19  2019-03-26 bk=1.5019 VDI=41 GEI=35 GUI=JA:9.0 non-TLS
#  -string -flagsOSRD
preplace port CT_DATA -pg 1 -lvl 0 -x 0 -y 1030 -defaultsOSRD
preplace port CT_UTIL -pg 1 -lvl 0 -x 0 -y 810 -defaultsOSRD
preplace port WAITING -pg 1 -lvl 9 -x 2400 -y 560 -defaultsOSRD
preplace port ARMED -pg 1 -lvl 9 -x 2400 -y 400 -defaultsOSRD
preplace port MCLK -pg 1 -lvl 0 -x 0 -y 460 -defaultsOSRD
preplace port aclk -pg 1 -lvl 0 -x 0 -y 830 -defaultsOSRD
preplace port aresetn -pg 1 -lvl 0 -x 0 -y 850 -defaultsOSRD
preplace portBus T1 -pg 1 -lvl 0 -x 0 -y 520 -defaultsOSRD
preplace portBus T2 -pg 1 -lvl 0 -x 0 -y 540 -defaultsOSRD
preplace inst DATA -pg 1 -lvl 4 -x 1020 -y 1050 -defaultsOSRD
preplace inst UTIL -pg 1 -lvl 1 -x 170 -y 830 -defaultsOSRD
preplace inst SDDR_CT_0 -pg 1 -lvl 6 -x 1650 -y 530 -defaultsOSRD
preplace inst fifo_generator_0 -pg 1 -lvl 8 -x 2190 -y 710 -defaultsOSRD
preplace inst CT_FIFO_R_CT_0 -pg 1 -lvl 5 -x 1320 -y 430 -defaultsOSRD
preplace inst xlconcat_0 -pg 1 -lvl 7 -x 1890 -y 480 -defaultsOSRD
preplace inst util_vector_logic_0 -pg 1 -lvl 5 -x 1320 -y 240 -defaultsOSRD
preplace inst util_vector_logic_1 -pg 1 -lvl 4 -x 1020 -y 250 -defaultsOSRD
preplace inst ct_capacity_controll_0 -pg 1 -lvl 3 -x 720 -y 110 -defaultsOSRD
preplace inst util_vector_logic_2 -pg 1 -lvl 3 -x 720 -y 240 -defaultsOSRD
preplace inst util_vector_logic_3 -pg 1 -lvl 3 -x 720 -y 800 -defaultsOSRD
preplace inst xlconcat_1 -pg 1 -lvl 6 -x 1650 -y 250 -defaultsOSRD
preplace inst CTA_SPLIT_0 -pg 1 -lvl 2 -x 430 -y 360 -defaultsOSRD
preplace inst xlslice_0 -pg 1 -lvl 4 -x 1020 -y 920 -defaultsOSRD
preplace inst xlslice_1 -pg 1 -lvl 4 -x 1020 -y 1180 -defaultsOSRD
preplace netloc UTIL_gpio_io_o 1 1 1 310 360n
preplace netloc CTA_SPLIT_0_OUT1_1 1 2 4 N 340 NJ 340 NJ 340 1500J
preplace netloc CTA_SPLIT_0_OUT2_2 1 2 4 560 350 NJ 350 NJ 350 1480J
preplace netloc SDDR_CT_0_WAITING 1 6 3 NJ 560 NJ 560 NJ
preplace netloc SDDR_CT_0_ARMED 1 6 3 1780J 400 NJ 400 NJ
preplace netloc T1_1 1 0 6 NJ 520 NJ 520 NJ 520 NJ 520 NJ 520 NJ
preplace netloc T2_1 1 0 6 NJ 540 NJ 540 NJ 540 NJ 540 NJ 540 NJ
preplace netloc MCLK_1 1 0 8 NJ 460 NJ 460 550 420 NJ 420 1170 510 1530 780 NJ 780 NJ
preplace netloc aclk_1 1 0 4 30 1050 NJ 1050 NJ 1050 NJ
preplace netloc aresetn_1 1 0 4 20 920 NJ 920 560 1070 NJ
preplace netloc SDDR_CT_0_DRDY 1 2 6 570 330 NJ 330 NJ 330 NJ 330 1770 390 2000
preplace netloc util_vector_logic_1_Res 1 4 1 N 250
preplace netloc util_vector_logic_0_Res 1 5 1 1540 240n
preplace netloc CTA_SPLIT_0_OUT0_0 1 2 3 560 320 NJ 320 1170J
preplace netloc ct_capacity_controll_0_run 1 3 1 870 110n
preplace netloc util_vector_logic_2_Res 1 3 1 NJ 240
preplace netloc xlconcat_0_dout 1 7 1 1990 480n
preplace netloc SDDR_CT_0_D1 1 6 1 N 500
preplace netloc SDDR_CT_0_D0 1 6 1 N 480
preplace netloc SDDR_CT_0_CTIME 1 6 1 1790 460n
preplace netloc fifo_generator_0_full 1 2 6 570 20 NJ 20 NJ 20 1510 640 NJ 640 NJ
preplace netloc fifo_generator_0_empty 1 2 6 560 10 NJ 10 NJ 10 1520 720 NJ 720 NJ
preplace netloc util_vector_logic_3_Res 1 3 5 NJ 800 NJ 800 NJ 800 NJ 800 NJ
preplace netloc CT_FIFO_R_CT_0_read_en 1 5 3 1470 760 NJ 760 NJ
preplace netloc CT_FIFO_R_CT_0_valid 1 5 1 1490 230n
preplace netloc xlconcat_1_dout 1 1 6 NJ 860 NJ 860 NJ 860 NJ 860 NJ 860 1760
preplace netloc CTA_SPLIT_0_OUT3_3 1 2 3 570 450 NJ 450 NJ
preplace netloc CTA_SPLIT_0_OUT4_4 1 2 3 560 430 NJ 430 NJ
preplace netloc Net 1 3 5 870 740 NJ 740 NJ 740 NJ 740 NJ
preplace netloc xlslice_0_Dout 1 4 1 1170 920n
preplace netloc xlslice_1_Dout 1 4 1 1170 1080n
preplace netloc CT_DATA_1 1 0 4 NJ 1030 NJ 1030 NJ 1030 NJ
preplace netloc CT_UTIL_1 1 0 1 NJ 810
levelinfo -pg 1 0 170 430 720 1020 1320 1650 1890 2190 2400
pagesize -pg 1 -db -bbox -sgen -120 0 2510 1240
"
}
0
