Timing Analyzer report for top_module
Thu Jan 16 22:24:41 2025
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'CLK'
 14. Slow 1200mV 85C Model Hold: 'CLK'
 15. Slow 1200mV 85C Model Metastability Summary
 16. Slow 1200mV 0C Model Fmax Summary
 17. Slow 1200mV 0C Model Setup Summary
 18. Slow 1200mV 0C Model Hold Summary
 19. Slow 1200mV 0C Model Recovery Summary
 20. Slow 1200mV 0C Model Removal Summary
 21. Slow 1200mV 0C Model Minimum Pulse Width Summary
 22. Slow 1200mV 0C Model Setup: 'CLK'
 23. Slow 1200mV 0C Model Hold: 'CLK'
 24. Slow 1200mV 0C Model Metastability Summary
 25. Fast 1200mV 0C Model Setup Summary
 26. Fast 1200mV 0C Model Hold Summary
 27. Fast 1200mV 0C Model Recovery Summary
 28. Fast 1200mV 0C Model Removal Summary
 29. Fast 1200mV 0C Model Minimum Pulse Width Summary
 30. Fast 1200mV 0C Model Setup: 'CLK'
 31. Fast 1200mV 0C Model Hold: 'CLK'
 32. Fast 1200mV 0C Model Metastability Summary
 33. Multicorner Timing Analysis Summary
 34. Board Trace Model Assignments
 35. Input Transition Times
 36. Signal Integrity Metrics (Slow 1200mv 0c Model)
 37. Signal Integrity Metrics (Slow 1200mv 85c Model)
 38. Signal Integrity Metrics (Fast 1200mv 0c Model)
 39. Setup Transfers
 40. Hold Transfers
 41. Report TCCS
 42. Report RSKM
 43. Unconstrained Paths Summary
 44. Clock Status Summary
 45. Unconstrained Input Ports
 46. Unconstrained Output Ports
 47. Unconstrained Input Ports
 48. Unconstrained Output Ports
 49. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; top_module                                          ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.26        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.4%      ;
;     Processor 3            ;   7.8%      ;
;     Processor 4            ;   6.9%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; db/SDC3.sdc   ; OK     ; Thu Jan 16 22:24:39 2025 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 5.000  ; 200.0 MHz ; 0.000 ; 2.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 151.06 MHz ; 151.06 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -1.620 ; -106.488           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.432 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; CLK   ; 0.799 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK'                                                                                                                                                                                                                             ;
+--------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.620 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.587     ; 6.054      ;
; -1.612 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.550      ;
; -1.586 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.524      ;
; -1.578 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.090     ; 6.509      ;
; -1.564 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.587     ; 5.998      ;
; -1.512 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.091     ; 6.442      ;
; -1.486 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.091     ; 6.416      ;
; -1.423 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.187     ; 6.304      ;
; -1.418 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.090     ; 6.349      ;
; -1.412 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.091     ; 6.342      ;
; -1.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.186     ; 6.282      ;
; -1.362 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.300      ;
; -1.337 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.117     ; 6.241      ;
; -1.336 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.274      ;
; -1.316 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.581     ; 5.756      ;
; -1.313 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 6.253      ;
; -1.309 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.247      ;
; -1.303 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.117     ; 6.207      ;
; -1.300 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.079     ; 6.242      ;
; -1.289 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.227      ;
; -1.281 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.696      ;
; -1.266 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.309      ; 6.643      ;
; -1.265 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.116     ; 6.170      ;
; -1.264 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.091     ; 6.194      ;
; -1.258 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.310      ; 6.636      ;
; -1.255 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.670      ;
; -1.240 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.309      ; 6.617      ;
; -1.235 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.311      ; 6.614      ;
; -1.226 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.641      ;
; -1.222 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.310      ; 6.600      ;
; -1.218 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.156      ;
; -1.218 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.117     ; 6.122      ;
; -1.213 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.150      ;
; -1.211 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.626      ;
; -1.208 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.117     ; 6.112      ;
; -1.202 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.187     ; 6.083      ;
; -1.200 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.615      ;
; -1.192 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.130      ;
; -1.188 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.310      ; 6.566      ;
; -1.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.309      ; 6.563      ;
; -1.185 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.600      ;
; -1.179 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.186     ; 6.061      ;
; -1.157 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.581     ; 5.597      ;
; -1.127 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.117     ; 6.031      ;
; -1.127 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.114     ; 6.034      ;
; -1.124 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.312      ; 6.504      ;
; -1.120 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 6.058      ;
; -1.118 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.082     ; 6.057      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[0]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.117 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.054      ;
; -1.115 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.309      ; 6.492      ;
; -1.105 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.116     ; 6.010      ;
; -1.103 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.310      ; 6.481      ;
; -1.098 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.310      ; 6.476      ;
; -1.093 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.079     ; 6.035      ;
; -1.093 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.310      ; 6.471      ;
; -1.093 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.117     ; 5.997      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[2]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 6.031      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[0]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.091 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.028      ;
; -1.090 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.082     ; 6.029      ;
; -1.087 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]           ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.077     ; 6.031      ;
; -1.083 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.586     ; 5.518      ;
; -1.081 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.496      ;
; -1.075 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.311      ; 6.454      ;
; -1.063 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 6.003      ;
; -1.059 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 5.997      ;
; -1.057 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]                                                               ; CLK          ; CLK         ; 5.000        ; -0.077     ; 6.001      ;
; -1.057 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.OUT_DATA ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.115     ; 5.963      ;
; -1.055 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.085     ; 5.991      ;
; -1.055 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.470      ;
; -1.054 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.OUT_DATA ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.311      ; 6.433      ;
; -1.053 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.084     ; 5.990      ;
; -1.048 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[6]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.079     ; 5.990      ;
; -1.032 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.085     ; 5.968      ;
; -1.029 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.085     ; 5.965      ;
; -1.022 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]           ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.077     ; 5.966      ;
; -1.012 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.313      ; 6.393      ;
; -1.008 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.117     ; 5.912      ;
; -1.001 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]           ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.077     ; 5.945      ;
; -0.998 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.117     ; 5.902      ;
; -0.997 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.412      ;
; -0.990 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[0]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.081     ; 5.930      ;
; -0.982 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.396      ; 6.399      ;
; -0.978 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.394      ; 6.393      ;
; -0.975 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.083     ; 5.913      ;
+--------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK'                                                                                                                                                                   ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.432 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; CLK          ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; CLK          ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.432 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; CLK          ; CLK         ; 0.000        ; 0.102      ; 0.746      ;
; 0.433 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|done_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|done_o              ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; CLK          ; CLK         ; 0.000        ; 0.101      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|tx_o                                      ; uart_tx:UART_TX|tx_o                                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][3]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][3]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][3]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][3]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][0]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][0]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][0]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][0]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][1]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][1]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][1]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][1]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][2]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][2]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][2]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][2]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][7]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][7]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][7]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][7]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][4]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][4]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][4]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][4]         ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[8]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[8]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|state.s_stop                              ; uart_tx:UART_TX|state.s_stop                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|state.s_wr                                ; uart_tx:UART_TX|state.s_wr                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|tx_bits[3]                                ; uart_tx:UART_TX|tx_bits[3]                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|tx_bits[2]                                ; uart_tx:UART_TX|tx_bits[2]                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|tx_bits[1]                                ; uart_tx:UART_TX|tx_bits[1]                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|state.s_idle                              ; uart_tx:UART_TX|state.s_idle                              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|tx_done_o                                 ; uart_tx:UART_TX|tx_done_o                                 ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|state.s_start1                            ; uart_tx:UART_TX|state.s_start1                            ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; uart_tx:UART_TX|tx_bits[0]                                ; uart_tx:UART_TX|tx_bits[0]                                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT          ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd               ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.452 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]        ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][6]         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][6]         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][6]         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][6]         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][5]         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][5]         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][5]         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][5]         ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|data_mem[0][16]                   ; INVERT_ADDR:INVERT_ADDR|data_mem[0][16]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|data_mem[1][16]                   ; INVERT_ADDR:INVERT_ADDR|data_mem[1][16]                   ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[0]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[0]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[0]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[0]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[1]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[1]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[1]                    ; INVERT_ADDR:INVERT_ADDR|rd_ptr_temp[1]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; INVERT_ADDR:INVERT_ADDR|invert_addr[6]                    ; INVERT_ADDR:INVERT_ADDR|invert_addr[6]                    ; CLK          ; CLK         ; 0.000        ; 0.081      ; 0.746      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 16
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 6.193 ns




+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 159.82 MHz ; 159.82 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.257 ; -43.257           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 0.799 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                              ;
+--------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.257 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.195      ;
; -1.246 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.550     ; 5.718      ;
; -1.213 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.550     ; 5.685      ;
; -1.145 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.085     ; 6.082      ;
; -1.112 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.050      ;
; -1.101 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.084     ; 6.039      ;
; -1.018 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.085     ; 5.955      ;
; -0.999 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.270      ; 6.328      ;
; -0.991 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.938      ;
; -0.990 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.271      ; 6.320      ;
; -0.983 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.108     ; 5.897      ;
; -0.966 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.074     ; 5.914      ;
; -0.955 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.196     ; 5.818      ;
; -0.946 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.195     ; 5.810      ;
; -0.939 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.107     ; 5.854      ;
; -0.937 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.084     ; 5.875      ;
; -0.926 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.068     ; 5.880      ;
; -0.924 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.270      ; 6.253      ;
; -0.921 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.269      ; 6.249      ;
; -0.897 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.107     ; 5.812      ;
; -0.896 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.270      ; 6.225      ;
; -0.887 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.196     ; 5.750      ;
; -0.878 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.195     ; 5.742      ;
; -0.856 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.078     ; 5.800      ;
; -0.843 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.270      ; 6.172      ;
; -0.838 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.271      ; 6.168      ;
; -0.837 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.270      ; 6.166      ;
; -0.834 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.271      ; 6.164      ;
; -0.821 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.107     ; 5.736      ;
; -0.814 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.OUT_DATA ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.274      ; 6.147      ;
; -0.813 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.108     ; 5.727      ;
; -0.812 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.544     ; 5.290      ;
; -0.810 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.108     ; 5.724      ;
; -0.783 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.107     ; 5.698      ;
; -0.780 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.275      ; 6.114      ;
; -0.770 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.269      ; 6.098      ;
; -0.762 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.271      ; 6.092      ;
; -0.761 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.270      ; 6.090      ;
; -0.755 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.702      ;
; -0.750 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.068     ; 5.704      ;
; -0.746 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.073     ; 5.695      ;
; -0.744 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.544     ; 5.222      ;
; -0.741 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.072     ; 5.691      ;
; -0.739 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.OUT_DATA ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.103     ; 5.658      ;
; -0.730 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.074     ; 5.678      ;
; -0.728 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.547     ; 5.203      ;
; -0.727 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.107     ; 5.642      ;
; -0.723 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.670      ;
; -0.705 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.102     ; 5.625      ;
; -0.703 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[6]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.068     ; 5.657      ;
; -0.700 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.078     ; 5.644      ;
; -0.688 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.073     ; 5.637      ;
; -0.680 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.OUT_DATA ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.275      ; 6.014      ;
; -0.669 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.373      ; 6.064      ;
; -0.655 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.079     ; 5.598      ;
; -0.646 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.370      ; 6.038      ;
; -0.646 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.074     ; 5.594      ;
; -0.646 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.276      ; 5.981      ;
; -0.644 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.374      ; 6.040      ;
; -0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.108     ; 5.554      ;
; -0.640 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.084     ; 5.578      ;
; -0.637 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.107     ; 5.552      ;
; -0.632 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.373      ; 6.027      ;
; -0.631 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.578      ;
; -0.630 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.078     ; 5.574      ;
; -0.629 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[8]           ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.066     ; 5.585      ;
; -0.622 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                        ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                                                                                    ; CLK          ; CLK         ; 5.000        ; -0.080     ; 5.564      ;
; -0.621 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                        ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                                                                                    ; CLK          ; CLK         ; 5.000        ; -0.080     ; 5.563      ;
; -0.621 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.371      ; 6.014      ;
; -0.619 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                        ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                                                                                    ; CLK          ; CLK         ; 5.000        ; -0.080     ; 5.561      ;
; -0.618 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|cnt[9]           ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.066     ; 5.574      ;
; -0.615 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                        ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                                                                                    ; CLK          ; CLK         ; 5.000        ; -0.080     ; 5.557      ;
; -0.614 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                        ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                                                                                    ; CLK          ; CLK         ; 5.000        ; -0.080     ; 5.556      ;
; -0.612 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                        ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                                                                                    ; CLK          ; CLK         ; 5.000        ; -0.080     ; 5.554      ;
; -0.609 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.074     ; 5.557      ;
; -0.607 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.374      ; 6.003      ;
; -0.606 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.084     ; 5.544      ;
; -0.606 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.074     ; 5.554      ;
; -0.604 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.275      ; 5.938      ;
; -0.598 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.079     ; 5.541      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[0]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.597 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.076     ; 5.543      ;
; -0.580 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]                                                               ; CLK          ; CLK         ; 5.000        ; -0.066     ; 5.536      ;
; -0.578 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Re_rtl_0_bypass[2]                                                                 ; CLK          ; CLK         ; 5.000        ; 0.369      ; 5.969      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[0]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
; -0.572 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.075     ; 5.519      ;
+--------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                    ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|done_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|done_o              ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; CLK          ; CLK         ; 0.000        ; 0.092      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|tx_o                                      ; uart_tx:UART_TX|tx_o                                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|state.s_stop                              ; uart_tx:UART_TX|state.s_stop                              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; uart_tx:UART_TX|state.s_wr                                ; uart_tx:UART_TX|state.s_wr                                ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.400 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; CLK          ; CLK         ; 0.000        ; 0.074      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][3]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][3]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][3]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][3]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][0]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][0]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][0]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][0]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][1]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][1]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][1]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][1]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][2]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][2]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][2]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][2]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][7]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][7]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][7]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][7]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][4]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][4]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][4]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][4]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][6]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][6]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][6]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][6]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][5]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][5]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][5]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][5]         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[8]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[8]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem         ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_bits[3]                                ; uart_tx:UART_TX|tx_bits[3]                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_bits[2]                                ; uart_tx:UART_TX|tx_bits[2]                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_bits[1]                                ; uart_tx:UART_TX|tx_bits[1]                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|state.s_idle                              ; uart_tx:UART_TX|state.s_idle                              ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_done_o                                 ; uart_tx:UART_TX|tx_done_o                                 ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|state.s_start1                            ; uart_tx:UART_TX|state.s_start1                            ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart_tx:UART_TX|tx_bits[0]                                ; uart_tx:UART_TX|tx_bits[0]                                ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|finish_FFT          ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_rd               ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[1] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE      ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[9]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[9]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[5]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[5]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[0]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[6]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[6]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[7]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                         ; INVERT_ADDR:INVERT_ADDR|rd_ptr[8]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[2]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[2]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[6]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[6]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[7]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                         ; INVERT_ADDR:INVERT_ADDR|wr_ptr[8]                         ; CLK          ; CLK         ; 0.000        ; 0.073      ; 0.669      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 16
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 6.444 ns




+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 2.171 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.178 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; CLK   ; 1.000 ; 0.000                            ;
+-------+-------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK'                                                                                                                                                                                                                             ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2.171 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.248     ; 2.588      ;
; 2.182 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.787      ;
; 2.184 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.065     ; 2.780      ;
; 2.195 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.774      ;
; 2.214 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.064     ; 2.751      ;
; 2.238 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.047     ; 2.722      ;
; 2.244 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.248     ; 2.515      ;
; 2.253 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.047     ; 2.707      ;
; 2.265 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.OUT_DATA ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.139      ; 2.903      ;
; 2.276 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.OUT_DATA ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.058     ; 2.673      ;
; 2.278 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.691      ;
; 2.278 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.241     ; 2.488      ;
; 2.284 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.685      ;
; 2.288 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[3]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.140      ; 2.881      ;
; 2.289 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.137      ; 2.877      ;
; 2.291 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.678      ;
; 2.297 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.137      ; 2.869      ;
; 2.299 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[3]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.057     ; 2.651      ;
; 2.300 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.060     ; 2.647      ;
; 2.302 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.034     ; 2.671      ;
; 2.307 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.136      ; 2.858      ;
; 2.308 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.156      ; 2.855      ;
; 2.308 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.060     ; 2.639      ;
; 2.309 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.137      ; 2.857      ;
; 2.311 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.065     ; 2.653      ;
; 2.313 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.OUT_DATA ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.138      ; 2.854      ;
; 2.316 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.046     ; 2.645      ;
; 2.317 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.140      ; 2.852      ;
; 2.320 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.060     ; 2.627      ;
; 2.320 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.136      ; 2.845      ;
; 2.321 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.156      ; 2.842      ;
; 2.327 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.642      ;
; 2.328 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.155      ; 2.834      ;
; 2.328 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.057     ; 2.622      ;
; 2.329 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.137      ; 2.837      ;
; 2.339 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.136      ; 2.826      ;
; 2.341 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.156      ; 2.822      ;
; 2.341 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.136      ; 2.824      ;
; 2.341 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; -0.064     ; 2.624      ;
; 2.341 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.155      ; 2.821      ;
; 2.342 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.629      ;
; 2.345 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.624      ;
; 2.345 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.137      ; 2.821      ;
; 2.348 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.139      ; 2.820      ;
; 2.354 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.156      ; 2.809      ;
; 2.356 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.060     ; 2.591      ;
; 2.358 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.611      ;
; 2.359 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.138      ; 2.808      ;
; 2.368 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[3]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.139      ; 2.800      ;
; 2.370 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.037     ; 2.600      ;
; 2.372 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]                                                               ; CLK          ; CLK         ; 5.000        ; -0.032     ; 2.603      ;
; 2.378 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.047     ; 2.582      ;
; 2.380 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.047     ; 2.580      ;
; 2.380 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.589      ;
; 2.382 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.044     ; 2.581      ;
; 2.385 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.060     ; 2.562      ;
; 2.388 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.046     ; 2.573      ;
; 2.392 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.034     ; 2.581      ;
; 2.393 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.060     ; 2.554      ;
; 2.395 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[8]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.046     ; 2.566      ;
; 2.401 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.137      ; 2.765      ;
; 2.405 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.241     ; 2.361      ;
; 2.405 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[6]                                                                 ; CLK          ; CLK         ; 5.000        ; -0.060     ; 2.542      ;
; 2.407 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.140      ; 2.762      ;
; 2.408 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.156      ; 2.755      ;
; 2.408 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a0~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.137      ; 2.758      ;
; 2.410 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.156      ; 2.753      ;
; 2.412 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.555      ;
; 2.413 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.559      ;
; 2.413 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[5]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.035     ; 2.559      ;
; 2.416 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[6]          ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.034     ; 2.557      ;
; 2.418 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|mem_Im_rtl_0_bypass[10]                                                                ; CLK          ; CLK         ; 5.000        ; -0.057     ; 2.532      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[0]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.548      ;
; 2.421 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.156      ; 2.742      ;
; 2.423 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.546      ;
; 2.423 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.039     ; 2.545      ;
; 2.425 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.542      ;
; 2.430 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                                                                           ; CLK          ; CLK         ; 5.000        ; 0.155      ; 2.732      ;
; 2.431 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[6]          ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.140      ; 2.738      ;
; 2.431 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|altsyncram:mem_Im_rtl_0|altsyncram_60h1:auto_generated|ram_block1a8~portb_address_reg0 ; CLK          ; CLK         ; 5.000        ; 0.138      ; 2.736      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[2]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[0]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[3]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[4]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[6]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[7]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.434 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[8]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.038     ; 2.535      ;
; 2.435 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|rd_ptr[7]                                                                      ; CLK          ; CLK         ; 5.000        ; -0.040     ; 2.532      ;
; 2.436 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]       ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[3]                                                                   ; CLK          ; CLK         ; 5.000        ; -0.037     ; 2.534      ;
; 2.438 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|k[1]               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                                                                           ; CLK          ; CLK         ; 5.000        ; -0.036     ; 2.533      ;
+-------+----------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK'                                                                                                                                                                    ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                 ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.178 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|done_o              ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|done_o              ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[4]                ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[6]                ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[7]                ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[8]                ; CLK          ; CLK         ; 0.000        ; 0.045      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[0]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[1]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[2]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[3]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[4]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[5]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[6]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|data_temp[7]      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o         ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_done_o         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_o                                      ; uart_tx:UART_TX|tx_o                                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][0]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][1]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][1]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][1]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][1]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][1]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][2]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][2]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][2]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][2]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][2]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][7]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][7]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][7]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][7]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][7]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][4]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][4]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][4]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][4]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][4]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][6]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][6]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][6]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][6]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][6]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][5]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][5]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][5]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][5]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][5]         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[8]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[8]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[7]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[3]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[1]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[0]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[2]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[4]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[5]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|tw_ptr_delay1[6]    ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem         ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|en_back_mem         ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay               ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|delay               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_stop                              ; uart_tx:UART_TX|state.s_stop                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_wr                                ; uart_tx:UART_TX|state.s_wr                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[3]                                ; uart_tx:UART_TX|tx_bits[3]                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[2]                                ; uart_tx:UART_TX|tx_bits[2]                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[1]                                ; uart_tx:UART_TX|tx_bits[1]                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_idle                              ; uart_tx:UART_TX|state.s_idle                              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_done_o                                 ; uart_tx:UART_TX|tx_done_o                                 ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|state.s_start1                            ; uart_tx:UART_TX|state.s_start1                            ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; uart_tx:UART_TX|tx_bits[0]                                ; uart_tx:UART_TX|tx_bits[0]                                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; PROCESS_O_DATA:PROCESS_O_DATA|en_o                        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[1]                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[0]                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; PROCESS_O_DATA:PROCESS_O_DATA|rd_ptr[2]                   ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.WAIT              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; PROCESS_O_DATA:PROCESS_O_DATA|cur_state.IDLE              ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH               ; MODIFY_FFT:MODIFY_FFT|RAM:RAM|state2.FINISH               ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[0]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[1]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|stage_FFT[2]        ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[1]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[2]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[3]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|i[5]                ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[2] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[0] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[3] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[4] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[6] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[5] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[7] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|O_data_ptr_delay[8] ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.IDLE      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; MODIFY_FFT:MODIFY_FFT|CONTROL:CONTROL|cur_state.WAIT      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; PROCESS_O_DATA:PROCESS_O_DATA|done_o                      ; CLK          ; CLK         ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[1]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[2]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[0]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[4]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[5]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[6]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[7]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]        ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|rx_bits[3]        ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt            ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|en_cnt            ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start     ; INVERT_ADDR:INVERT_ADDR|uart_rx:UART_RX|state.s_start     ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[3][3]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][3]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[1][3]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][3]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[2][3]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][0]         ; PROCESS_O_DATA:PROCESS_O_DATA|data_out_temp[0][0]         ; CLK          ; CLK         ; 0.000        ; 0.036      ; 0.307      ;
+-------+-----------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
The design MTBF is not calculated because there are no specified synchronizers in the design.
Number of Synchronizer Chains Found: 16
Shortest Synchronizer Chain: 2 Registers
Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
Worst Case Available Settling Time: 8.289 ns




+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.620   ; 0.178 ; N/A      ; N/A     ; 0.799               ;
;  CLK             ; -1.620   ; 0.178 ; N/A      ; N/A     ; 0.799               ;
; Design-wide TNS  ; -106.488 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLK             ; -106.488 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx_o          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; RST_N                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; data_in                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx_o          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 15535    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 15535    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 1     ; 1    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 602   ; 602  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+---------------------------------------------------------------------+
; Clock Status Summary                                                ;
+--------------------------------------+-------+------+---------------+
; Target                               ; Clock ; Type ; Status        ;
+--------------------------------------+-------+------+---------------+
; CLK                                  ; CLK   ; Base ; Constrained   ;
; MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2 ;       ; Base ; Unconstrained ;
+--------------------------------------+-------+------+---------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; RST_N      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; data_in    ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; tx_o        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 19.1.0 Build 670 09/22/2019 SJ Lite Edition
    Info: Processing started: Thu Jan 16 22:24:38 2025
Info: Command: quartus_sta top_module -c top_module
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): The Timing Analyzer is analyzing 192 combinational loops as latches. For more details, run the Check Timing command in the Timing Analyzer or view the "User-Specified and Inferred Latches" table in the Analysis & Synthesis report.
Info (332104): Reading SDC File: 'db/SDC3.sdc'
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|MODIFY_RADIX2:MODIFY_RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.620
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.620            -106.488 CLK 
Info (332146): Worst-case hold slack is 0.432
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.432               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 CLK 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 16
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 6.193 ns
    Info (332114): 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|MODIFY_RADIX2:MODIFY_RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.257
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.257             -43.257 CLK 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 0.799
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.799               0.000 CLK 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 16
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 6.444 ns
    Info (332114): 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2 was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Latch MODIFY_FFT:MODIFY_FFT|MODIFY_RADIX2:MODIFY_RADIX2|Re_o1[21] is being clocked by MODIFY_FFT:MODIFY_FFT|RAM:RAM|en_o_2
Critical Warning (332168): The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning (332169): From CLK (Rise) to CLK (Rise) (setup and hold)
Info (332146): Worst-case setup slack is 2.171
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.171               0.000 CLK 
Info (332146): Worst-case hold slack is 0.178
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.178               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 1.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.000               0.000 CLK 
Info (332114): Report Metastability: Found 16 synchronizer chains.
    Info (332114): The design MTBF is not calculated because there are no specified synchronizers in the design.
    Info (332114): Number of Synchronizer Chains Found: 16
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Fraction of Chains for which MTBFs Could Not be Calculated: 1.000
    Info (332114): Worst Case Available Settling Time: 8.289 ns
    Info (332114): 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 13 warnings
    Info: Peak virtual memory: 4813 megabytes
    Info: Processing ended: Thu Jan 16 22:24:41 2025
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:04


