title: 理论上Verilog传奇第一章后半部分
Date: 2019-11-18 23:48
Modified: 2019-11-19 00:30
Category: vivado
Tags: verilog, vivado约束文件
Slug: 并不是verilog传奇第一章后半部分(UCF->XDC)
Authors: rcjiang
Summary: 本blog讲的是verilog约束文件  

###并不是verilog传奇第一章后半部分(UCF->XDC)  
###我这个初学者关于Xilinx的IDE及其约束文件的区别  
&emsp;&emsp;首先Xilinx公司是个优秀的公司，尤其他们公司的论坛，简直是高端客服，不管你在论坛上提什么搞笑的问题，都会有人及时解答，给我的感觉像是这帮人轮班倒，24小时给你解答问题。**但是**，他们这个IDE给我的感觉就是，公司本来有一个挺好的团队开发IDE，并且把IDE起名叫做ISE，然后过了段时间，出了几款新的FPGA，但这个时候呢，可能是开发ISE的团队人员离开了，也可能他们在忙别的项目，没法在原来的IDE里加入新的FPGA的综合和实现工具了😂，么得办法，为了这新款的FPGA，就只能再开发一款IDE叫做VIVADO，而且这东西和前面的ISE在约束文件的写法不兼容，于是开发vivado的大哥找来了当年开发ISE的二哥，大哥和二哥在一起商讨了几天留下了几页。于是乎就有了这个[转换文档](https://www.xilinx.com/support/documentation/sw_manuals/xilinx2019_1/ug911-vivado-migration.pdf)。而且大哥发现自己的约束文件需要的语法越来越丰富，所以每年都会去找二哥商讨几天，就这样这个文档每年几乎都会更新。  
&emsp;&emsp;光有这个文档是不够的，还是会有一些零碎的小问题。有几个注意事项需要明确的说明，首先一般而言,在ISE中这样写就算把LED放在A18引脚就行了
```verilog  
NET "led[0]" LOC = "A18";
```  
在VIVADO中需要写两行(这个两行才能通过综合也可能是因为我在vivado上用的是ZYNQ，而上面用的是spartan6)
```verilog
set_property PACKAGEPACKAGE_PIN A18 [get_ports {(led[0])}]
set_property IOSTANDARD LVCMOSXX [get_ports {led[0]}]
#上面那行的LVCMOSXX的XX在下面会介绍，算了有时间再介绍吧，有点困，那个还要上传图片很麻烦的。  
```  
接着说说还有什么区别，暂时突然想不起来的，满脑子都是熬夜会猝死😂  
那就说说一些共同，看起来不重要，但实际上非常重要的点吧。
*首先是该空格的地方一定要空格
*没有行尾注释，只能在行首注释
```verilog
#这样是对的
NET "led[0]" LOC = "A18";#这样是错的
```  
然后目前我先写这些吧，一来是有点困，二来还是有点困。先把文档看一遍，其实基本上剩下的就是些零碎的小问题。
