********************************************
* VIA App: getModIO.tcl
* Report : getModIO.log
* Date   : 2015-11-15 21:14:41
********************************************

================================================================================
Target Modules: *
================================================================================

Module: LVDCTL_TOP (LVDCTL_TOP)
--------------------------------------------------------------------------------
   1) Input : PCLK             (Size: 1)
   2) Input : PRESETn          (Size: 1)
   3) Input : PSEL             (Size: 1)
   4) Input : PENABLE          (Size: 1)
   5) Input : PWRITE           (Size: 1)
   6) Input : PADDR            (Size: 11)
   7) Input : PSIZE            (Size: 2)
   8) Input : PWDATA           (Size: 32)
   9) Output: PRDATA           (Size: 32)
  10) Output: PREADY           (Size: 1)
  11) Input : TMC_LVDT         (Size: 1)
  12) Input : LVDT_STOP        (Size: 1)
  13) Input : LVDT_DETR        (Size: 1)
  14) Input : LVDT_DETI        (Size: 1)
  15) Input : LVDT_PD_IGEN     (Size: 1)
  16) Input : LVDT_PD_RGEN     (Size: 1)
  17) Input : LVDT_DET_LIDAT   (Size: 4)
  18) Input : LVDT_DET_LRDAT   (Size: 4)
  19) Output: LVDT_LVRO        (Size: 1)
  20) Output: LVDT_LVIO        (Size: 1)
  21) Input : LVD_DETI         (Size: 1)
  22) Input : LVD_DETR         (Size: 1)
  23) Output: LVD_IPD          (Size: 1)
  24) Output: LVD_RPD          (Size: 1)
  25) Output: LVD_ISET         (Size: 4)
  26) Output: LVD_RSET         (Size: 4)
  27) Output: LVD_RSTn_O       (Size: 1)
  28) Output: LVD_IRQ_O        (Size: 1)

Module: LVDCTL_TOP.uLVDCTL_APBIF (LVDCTL_APBIF)
--------------------------------------------------------------------------------
   1) Input : PCLK             (Size: 1)
   2) Input : PSEL             (Size: 1)
   3) Input : PENABLE          (Size: 1)
   4) Input : PWRITE           (Size: 1)
   5) Input : PADDR            (Size: 12)
   6) Input : PSIZE            (Size: 2)
   7) Input : PWDATA           (Size: 32)
   8) Output: PRDATA           (Size: 32)
   9) Output: PREADY           (Size: 1)
  10) Output: BYTE0_EN         (Size: 1)
  11) Output: BYTE1_EN         (Size: 1)
  12) Output: BYTE2_EN         (Size: 1)
  13) Output: BYTE3_EN         (Size: 1)
  14) Output: REGWR_EN         (Size: 1)
  15) Output: PADDR_O          (Size: 12)
  16) Output: PWDATA_O         (Size: 32)
  17) Output: PCLK_REG         (Size: 1)
  18) Output: PCLK_SYS         (Size: 1)
  19) Input : PRTC_FLG         (Size: 1)
  20) Input : REG_RE           (Size: 1)
  21) Input : REG_IE           (Size: 1)
  22) Input : REG_LRDAT        (Size: 4)
  23) Input : REG_LIDAT        (Size: 4)
  24) Input : REG_INTF         (Size: 1)
  25) Input : REG_IRDY         (Size: 1)
  26) Input : REG_RRDY         (Size: 1)
  27) Input : REG_IDLYCNT      (Size: 8)
  28) Input : REG_RDLYCNT      (Size: 8)

Module: LVDCTL_TOP.uLVDCTL_APBIF.uCLK_GATE_LATCH1 (CLK_GATE_LATCH1)
--------------------------------------------------------------------------------
   1) Input : EN               (Size: 1)
   2) Input : CKIN             (Size: 1)
   3) Input : DFT_MODE         (Size: 1)
   4) Output: CKOUT            (Size: 1)

Module: LVDCTL_TOP.uLVDCTL_WREGS (LVDCTL_WREGS)
--------------------------------------------------------------------------------
   1) Input : PRESETn          (Size: 1)
   2) Input : BYTE0_EN         (Size: 1)
   3) Input : BYTE1_EN         (Size: 1)
   4) Input : BYTE2_EN         (Size: 1)
   5) Input : BYTE3_EN         (Size: 1)
   6) Input : REGWR_EN         (Size: 1)
   7) Input : PADDR_I          (Size: 12)
   8) Input : PWDATA_I         (Size: 32)
   9) Input : PCLK_REG         (Size: 1)
  10) Output: PRTC_FLG         (Size: 1)
  11) Output: REG_RE           (Size: 1)
  12) Output: REG_IE           (Size: 1)
  13) Output: REG_LRDAT        (Size: 4)
  14) Output: REG_LIDAT        (Size: 4)
  15) Output: REG_IDLYCNT      (Size: 8)
  16) Output: REG_RDLYCNT      (Size: 8)
  17) Output: INTF_CLR         (Size: 1)

Module: LVDCTL_TOP.uLVDCTL_CORE (LVDCTL_CORE)
--------------------------------------------------------------------------------
   1) Input : PCLK_SYS         (Size: 1)
   2) Input : PRESETn          (Size: 1)
   3) Input : LVD_DETI         (Size: 1)
   4) Input : LVD_DETR         (Size: 1)
   5) Output: LVD_PD_IGEN      (Size: 1)
   6) Output: LVD_PD_RGEN      (Size: 1)
   7) Output: LVD_DET_LIDAT    (Size: 4)
   8) Output: LVD_DET_LRDAT    (Size: 4)
   9) Input : REG_RE           (Size: 1)
  10) Input : REG_IE           (Size: 1)
  11) Input : REG_LRDAT        (Size: 4)
  12) Input : REG_LIDAT        (Size: 4)
  13) Input : REG_IDLYCNT      (Size: 8)
  14) Input : REG_RDLYCNT      (Size: 8)
  15) Input : INTF_CLR         (Size: 1)
  16) Output: REG_IRDY         (Size: 1)
  17) Output: REG_RRDY         (Size: 1)
  18) Output: REG_INTF         (Size: 1)
  19) Output: LVD_RSTn         (Size: 1)
  20) Output: LVD_IRQ          (Size: 1)

Module: LVDCTL_TOP.uLVDCTL_MUX (LVDCTL_MUX)
--------------------------------------------------------------------------------
   1) Input : TMC_LVDT         (Size: 1)
   2) Input : LVDT_STOP        (Size: 1)
   3) Input : LVDT_DETR        (Size: 1)
   4) Input : LVDT_DETI        (Size: 1)
   5) Input : LVDT_PD_IGEN     (Size: 1)
   6) Input : LVDT_PD_RGEN     (Size: 1)
   7) Input : LVDT_DET_LIDAT   (Size: 4)
   8) Input : LVDT_DET_LRDAT   (Size: 4)
   9) Output: LVDT_LVRO        (Size: 1)
  10) Output: LVDT_LVIO        (Size: 1)
  11) Input : LVDCTL_PD_IGEN   (Size: 1)
  12) Input : LVDCTL_PD_RGEN   (Size: 1)
  13) Input : LVDCTL_DET_LIDAT (Size: 4)
  14) Input : LVDCTL_DET_LRDAT (Size: 4)
  15) Input : LVDCTL_RSTn      (Size: 1)
  16) Input : LVDCTL_IRQ       (Size: 1)
  17) Output: LVD_PD_IGEN_MUXO (Size: 1)
  18) Output: LVD_PD_RGEN_MUXO (Size: 1)
  19) Output: LVD_DET_LIDAT_MUXO (Size: 4)
  20) Output: LVD_DET_LRDAT_MUXO (Size: 4)
  21) Output: LVD_RSTn_MUXO    (Size: 1)
  22) Output: LVD_IRQ_MUXO     (Size: 1)

Module: BCLKSTOP_TOP (BCLKSTOP_TOP)
--------------------------------------------------------------------------------
   1) Input : PRESETn          (Size: 1)
   2) Input : PCLK             (Size: 1)
   3) Input : PSEL             (Size: 1)
   4) Input : PENABLE          (Size: 1)
   5) Input : PWRITE           (Size: 1)
   6) Input : PADDR            (Size: 12)
   7) Input : PSIZE            (Size: 2)
   8) Input : PWDATA           (Size: 32)
   9) Output: PRDATA           (Size: 32)
  10) Output: PREADY           (Size: 1)
  11) Output: CLKGENR0         (Size: 32)
  12) Output: RSTGENR0         (Size: 32)
  13) Output: CLKGENR1         (Size: 32)
  14) Output: RSTGENR1         (Size: 32)
  15) Output: CLKGENR2         (Size: 32)
  16) Output: RSTGENR2         (Size: 32)
  17) Output: CLKGENR3         (Size: 32)
  18) Output: RSTGENR3         (Size: 32)
  19) Output: PPDCTL           (Size: 32)

Module: BCLKSTOP_TOP.uBCLKSTOP_PPDCTLR (BCLKSTOP_PPDCTLR)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: PPDCTLR          (Size: 32)

Module: BCLKSTOP_TOP.uBCLKSTOP_REG0 (BCLKSTOP_REGX)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: CLKGENRx         (Size: 32)
  11) Output: RSTGENRx         (Size: 32)

Module: BCLKSTOP_TOP.uBCLKSTOP_REG1 (BCLKSTOP_REGX)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: CLKGENRx         (Size: 32)
  11) Output: RSTGENRx         (Size: 32)

Module: BPORT_WRAP_TOP (BPORT_WRAP_TOP)
--------------------------------------------------------------------------------
   1) Input : PCLK             (Size: 1)
   2) Input : PRESETn          (Size: 1)
   3) Input : PSEL             (Size: 1)
   4) Input : PENABLE          (Size: 1)
   5) Input : PWRITE           (Size: 1)
   6) Input : PADDR            (Size: 12)
   7) Input : PSIZE            (Size: 2)
   8) Input : PWDATA           (Size: 32)
   9) Output: PRDATA           (Size: 32)
  10) Output: PREADY           (Size: 1)
  11) Input : HCLK             (Size: 1)
  12) Input : HRESETn          (Size: 1)
  13) Input : IOADDR           (Size: 32)
  14) Input : IOSIZE           (Size: 2)
  15) Input : IOTRANS          (Size: 1)
  16) Input : IOWRITE          (Size: 1)
  17) Input : IOWDATA          (Size: 32)
  18) Output: IORDATA          (Size: 32)
  19) Input : BM_GPIDAT        (Size: 256)
  20) Output: BM_GPODAT        (Size: 256)
  21) Input : GIOCKE           (Size: 1)
  22) Input : GIORST           (Size: 1)
  23) Output: BM_GPCTLR0       (Size: 64)
  24) Output: BM_GPCTLR1       (Size: 64)
  25) Output: BM_GPCTLR2       (Size: 64)
  26) Output: BM_GPCTLR3       (Size: 64)
  27) Output: BM_GPCTLR4       (Size: 64)
  28) Output: BM_GPCTLR5       (Size: 64)
  29) Output: BM_GPCTLR6       (Size: 64)
  30) Output: BM_GPCTLR7       (Size: 64)
  31) Output: BM_GPCTLR8       (Size: 64)
  32) Output: BM_GPCTLR9       (Size: 64)
  33) Output: BM_GPCTLRA       (Size: 64)
  34) Output: BM_GPCTLRB       (Size: 64)
  35) Output: BM_GPCTLRC       (Size: 64)
  36) Output: BM_GPCTLRD       (Size: 64)
  37) Output: BM_GPCTLRE       (Size: 64)
  38) Output: BM_GPCTLRF       (Size: 64)
  39) Output: BM_PFSR0         (Size: 64)
  40) Output: BM_PFSR1         (Size: 64)
  41) Output: BM_PFSR2         (Size: 64)
  42) Output: BM_PFSR3         (Size: 64)
  43) Output: BM_PFSR4         (Size: 64)
  44) Output: BM_PFSR5         (Size: 64)
  45) Output: BM_PFSR6         (Size: 64)
  46) Output: BM_PFSR7         (Size: 64)
  47) Output: BM_PFSR8         (Size: 64)
  48) Output: BM_PFSR9         (Size: 64)
  49) Output: BM_PFSRA         (Size: 64)
  50) Output: BM_PFSRB         (Size: 64)
  51) Output: BM_PFSRC         (Size: 64)
  52) Output: BM_PFSRD         (Size: 64)
  53) Output: BM_PFSRE         (Size: 64)
  54) Output: BM_PFSRF         (Size: 64)
  55) Input : DFT_MODE         (Size: 1)
  56) Output: BP_SPSR_MAINXC   (Size: 2)
  57) Output: BP_PFCTEST       (Size: 32)
  58) Input : BP_MODR          (Size: 32)

Module: BPORT_WRAP_TOP.uCLOCK_GATING_PCLK (CLOCK_GATING_TOP)
--------------------------------------------------------------------------------
   1) Input : CLK_IN           (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : GIOCKE           (Size: 1)
   4) Input : GIORST           (Size: 1)
   5) Input : DFT_MODE         (Size: 1)
   6) Output: CLK_OUT          (Size: 1)
   7) Output: RSTn_SYN_OUT     (Size: 1)

Module: BPORT_WRAP_TOP.uCLOCK_GATING_PCLK.uCLK_GATE_1_LATCH (CLK_GATE_1_LATCH)
--------------------------------------------------------------------------------
   1) Input : EN               (Size: 1)
   2) Input : CKIN             (Size: 1)
   3) Input : DFT_MODE         (Size: 1)
   4) Output: CKOUT            (Size: 1)

Module: BPORT_WRAP_TOP.uCLOCK_GATING_HCLK (CLOCK_GATING_TOP)
--------------------------------------------------------------------------------
   1) Input : CLK_IN           (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : GIOCKE           (Size: 1)
   4) Input : GIORST           (Size: 1)
   5) Input : DFT_MODE         (Size: 1)
   6) Output: CLK_OUT          (Size: 1)
   7) Output: RSTn_SYN_OUT     (Size: 1)

Module: BPORT_WRAP_TOP.uCLOCK_GATING_HCLK.uCLK_GATE_1_LATCH (CLK_GATE_1_LATCH)
--------------------------------------------------------------------------------
   1) Input : EN               (Size: 1)
   2) Input : CKIN             (Size: 1)
   3) Input : DFT_MODE         (Size: 1)
   4) Output: CKOUT            (Size: 1)

Module: BPORT_WRAP_TOP.uBPORT_GPIO_TOP (BPORT_GPIO_TOP)
--------------------------------------------------------------------------------
   1) Input : PRESETn          (Size: 1)
   2) Input : PCLK             (Size: 1)
   3) Input : PSEL             (Size: 1)
   4) Input : PENABLE          (Size: 1)
   5) Input : PWRITE           (Size: 1)
   6) Input : PADDR            (Size: 12)
   7) Input : PSIZE            (Size: 2)
   8) Input : PWDATA           (Size: 32)
   9) Output: PRDATA           (Size: 32)
  10) Output: PREADY           (Size: 1)
  11) Input : BM_GPIDAT        (Size: 256)
  12) Output: BM_GPODAT        (Size: 256)
  13) Output: FPSEL            (Size: 256)
  14) Output: BM_GPCTLR0       (Size: 64)
  15) Output: BM_GPCTLR1       (Size: 64)
  16) Output: BM_GPCTLR2       (Size: 64)
  17) Output: BM_GPCTLR3       (Size: 64)
  18) Output: BM_GPCTLR4       (Size: 64)
  19) Output: BM_GPCTLR5       (Size: 64)
  20) Output: BM_GPCTLR6       (Size: 64)
  21) Output: BM_GPCTLR7       (Size: 64)
  22) Output: BM_GPCTLR8       (Size: 64)
  23) Output: BM_GPCTLR9       (Size: 64)
  24) Output: BM_GPCTLRA       (Size: 64)
  25) Output: BM_GPCTLRB       (Size: 64)
  26) Output: BM_GPCTLRC       (Size: 64)
  27) Output: BM_GPCTLRD       (Size: 64)
  28) Output: BM_GPCTLRE       (Size: 64)
  29) Output: BM_GPCTLRF       (Size: 64)
  30) Output: BM_PFSR0         (Size: 64)
  31) Output: BM_PFSR1         (Size: 64)
  32) Output: BM_PFSR2         (Size: 64)
  33) Output: BM_PFSR3         (Size: 64)
  34) Output: BM_PFSR4         (Size: 64)
  35) Output: BM_PFSR5         (Size: 64)
  36) Output: BM_PFSR6         (Size: 64)
  37) Output: BM_PFSR7         (Size: 64)
  38) Output: BM_PFSR8         (Size: 64)
  39) Output: BM_PFSR9         (Size: 64)
  40) Output: BM_PFSRA         (Size: 64)
  41) Output: BM_PFSRB         (Size: 64)
  42) Output: BM_PFSRC         (Size: 64)
  43) Output: BM_PFSRD         (Size: 64)
  44) Output: BM_PFSRE         (Size: 64)
  45) Output: BM_PFSRF         (Size: 64)
  46) Output: BP_SPSR_MAINXC   (Size: 2)
  47) Output: BP_PFCTEST       (Size: 32)
  48) Input : BP_MODR          (Size: 32)

Module: BPORT_WRAP_TOP.uBPORT_GPIO_TOP.uBPORT_PFCTEST_REG (BPORT_PFCTEST_REG)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: PFCTEST          (Size: 32)

Module: BPORT_WRAP_TOP.uBPORT_GPIO_TOP.uBPORT_SPSR_REG (BPORT_SPSR_REG)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Output: SPSR             (Size: 2)

Module: BPORT_WRAP_TOP.uBPORT_GPIO_TOP.uBPORT_GPIO0_REG (BPORT_GPIOX_REG)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: GPDORx           (Size: 16)
  11) Output: GPCTLRxL         (Size: 32)
  12) Output: GPCTLRxH         (Size: 32)
  13) Output: PFSRxL           (Size: 32)
  14) Output: PFSRxH           (Size: 32)
  15) Output: FPSELx           (Size: 16)

Module: BPORT_WRAP_TOP.uBPORT_GPIO_TOP.uBPORT_GPIO1_REG (BPORT_GPIOX_REG)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: GPDORx           (Size: 16)
  11) Output: GPCTLRxL         (Size: 32)
  12) Output: GPCTLRxH         (Size: 32)
  13) Output: PFSRxL           (Size: 32)
  14) Output: PFSRxH           (Size: 32)
  15) Output: FPSELx           (Size: 16)

Module: BPORT_WRAP_TOP.uBPORT_GPIO_TOP.uBPORT_GPIO2_REG (BPORT_GPIOX_REG)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: GPDORx           (Size: 16)
  11) Output: GPCTLRxL         (Size: 32)
  12) Output: GPCTLRxH         (Size: 32)
  13) Output: PFSRxL           (Size: 32)
  14) Output: PFSRxH           (Size: 32)
  15) Output: FPSELx           (Size: 16)

Module: BPORT_WRAP_TOP.uBPORT_GPIO_TOP.uBPORT_GPIO3_REG (BPORT_GPIOX_REG)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: GPDORx           (Size: 16)
  11) Output: GPCTLRxL         (Size: 32)
  12) Output: GPCTLRxH         (Size: 32)
  13) Output: PFSRxL           (Size: 32)
  14) Output: PFSRxH           (Size: 32)
  15) Output: FPSELx           (Size: 16)

Module: BPORT_WRAP_TOP.uBPORT_GPIO_TOP.uBPORT_GPIO4_REG (BPORT_GPIOX_REG)
--------------------------------------------------------------------------------
   1) Input : CLK              (Size: 1)
   2) Input : RESETn           (Size: 1)
   3) Input : ADDR             (Size: 10)
   4) Input : WDATA            (Size: 32)
   5) Input : REGWR            (Size: 1)
   6) Input : BYTE0_EN         (Size: 1)
   7) Input : BYTE1_EN         (Size: 1)
   8) Input : BYTE2_EN         (Size: 1)
   9) Input : BYTE3_EN         (Size: 1)
  10) Output: GPDORx           (Size: 16)
  11) Output: GPCTLRxL         (Size: 32)
  12) Output: GPCTLRxH         (Size: 32)
  13) Output: PFSRxL           (Size: 32)
  14) Output: PFSRxH           (Size: 32)
  15) Output: FPSELx           (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar (BFPORT_TOP_nightjar)
--------------------------------------------------------------------------------
   1) Input : BP_GIO_X2        (Size: 256)
   2) Output: FPDOR            (Size: 256)
   3) Input : HRESETn          (Size: 1)
   4) Input : HCLK             (Size: 1)
   5) Input : IOADDR           (Size: 32)
   6) Input : IOTRANS          (Size: 1)
   7) Input : IOSIZE           (Size: 2)
   8) Input : IOWRITE          (Size: 1)
   9) Input : PWDATA           (Size: 32)
  10) Output: IORDATA          (Size: 32)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT0 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT1 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT2 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT3 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT4 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT5 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT6 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT7 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT8 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORT9 (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORTA (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORTB (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORTC (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORTD (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORTE (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.FPORTF (BFPORT_GPIOX)
--------------------------------------------------------------------------------
   1) Input : FPDIR_IN         (Size: 16)
   2) Input : IOADDR           (Size: 32)
   3) Input : IOTRANS          (Size: 1)
   4) Input : IOSIZE           (Size: 2)
   5) Input : IOWRITE          (Size: 1)
   6) Input : PWDATA           (Size: 32)
   7) Input : HRESETn          (Size: 1)
   8) Input : HCLK             (Size: 1)
   9) Input : PWDATA_MIR       (Size: 16)
  10) Input : SEL_MIR_FPDOR    (Size: 16)
  11) Output: FPDIR_REG        (Size: 16)
  12) Output: FPDIR_MSK        (Size: 16)
  13) Output: FPDOR_REG        (Size: 16)
  14) Output: FPDOR_MSK        (Size: 16)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL0 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL1 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL2 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL3 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL4 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL5 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL6 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL7 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL8 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTL9 (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTLA (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTLB (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTLC (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTLD (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTLE (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: BPORT_WRAP_TOP.uBFPORT_TOP_nightjar.MWCTLF (MW_CTL)
--------------------------------------------------------------------------------
   1) Input : IOADDR           (Size: 32)
   2) Input : IOTRANS          (Size: 1)
   3) Input : IOSIZE           (Size: 2)
   4) Input : IOWRITE          (Size: 1)
   5) Input : PWDATA           (Size: 32)
   6) Output: MDATA            (Size: 8)
   7) Output: M_SEL            (Size: 8)

Module: DAC_TOP (DAC_TOP)
--------------------------------------------------------------------------------
   1) Input : PCLK             (Size: 1)
   2) Input : PRST_N           (Size: 1)
   3) Input : PSEL             (Size: 1)
   4) Input : PENABLE          (Size: 1)
   5) Input : PSIZE            (Size: 2)
   6) Input : PWRITE           (Size: 1)
   7) Input : PADDR            (Size: 12)
   8) Input : PWDATA           (Size: 32)
   9) Output: PRDATA           (Size: 32)
  10) Output: PREADY           (Size: 1)
  11) Input : DFT_MOD          (Size: 1)
  12) Input : DAC_FPD          (Size: 1)
  13) Input : DAT_MOD          (Size: 1)
  14) Input : DAT_CLK          (Size: 1)
  15) Input : DAT_DI           (Size: 12)
  16) Input : DAT_TS           (Size: 1)
  17) Input : DAT_PD           (Size: 1)
  18) Input : ADT_LOOP         (Size: 1)
  19) Input : ADT_CLK          (Size: 1)
  20) Input : ADT_DATA         (Size: 12)
  21) Output: PD_1V2_O         (Size: 1)
  22) Input : PD_3V_I          (Size: 1)
  23) Input : VDD              (Size: 1)
  24) Output: VSS              (Size: 1)
  25) Input : AVDD             (Size: 1)
  26) Output: AVSS             (Size: 1)
  27) Output: DA_ANA           (Size: 1)

Module: DAC_TOP.uAPB_IF (APB_IF)
--------------------------------------------------------------------------------
   1) Input : PCLK             (Size: 1)
   2) Input : PRST_N           (Size: 1)
   3) Input : PSEL             (Size: 1)
   4) Input : PENABLE          (Size: 1)
   5) Input : PSIZE            (Size: 2)
   6) Input : PWRITE           (Size: 1)
   7) Input : PADDR            (Size: 12)
   8) Input : PWDATA           (Size: 32)
   9) Output: PRDATA           (Size: 32)
  10) Output: PREADY           (Size: 1)
  11) Input : PRDY_FLG         (Size: 1)
  12) Output: WRDI             (Size: 1)
  13) Output: DADAT            (Size: 12)
  14) Output: PD               (Size: 1)
  15) Output: PRDY             (Size: 1)
  16) Output: TS               (Size: 1)
  17) Output: PWCNT            (Size: 8)

Module: DAC_TOP.uCONTROL (CONTROL)
--------------------------------------------------------------------------------
   1) Input : PCLK             (Size: 1)
   2) Input : PRST_N           (Size: 1)
   3) Input : WRDI             (Size: 1)
   4) Input : DADAT            (Size: 12)
   5) Input : PD               (Size: 1)
   6) Input : PRDY             (Size: 1)
   7) Input : TS               (Size: 1)
   8) Input : PWCNT            (Size: 8)
   9) Output: PRDY_FLG         (Size: 1)
  10) Output: DA_CLK           (Size: 1)
  11) Output: DA_DI            (Size: 12)
  12) Output: DA_PD            (Size: 1)
  13) Output: DA_TS            (Size: 1)

Module: DAC_TOP.uTEST_MUX (TEST_MUX)
--------------------------------------------------------------------------------
   1) Input : PCLK             (Size: 1)
   2) Input : PRST_N           (Size: 1)
   3) Input : DA_CLK           (Size: 1)
   4) Input : DA_DI            (Size: 12)
   5) Input : DA_PD            (Size: 1)
   6) Input : DA_TS            (Size: 1)
   7) Input : DFT_MOD          (Size: 1)
   8) Input : DAC_FPD          (Size: 1)
   9) Input : DAT_MOD          (Size: 1)
  10) Input : DAT_CLK          (Size: 1)
  11) Input : DAT_DI           (Size: 12)
  12) Input : DAT_TS           (Size: 1)
  13) Input : DAT_PD           (Size: 1)
  14) Input : ADT_LOOP         (Size: 1)
  15) Input : ADT_CLK          (Size: 1)
  16) Input : ADT_DATA         (Size: 12)
  17) Output: DA_CLK_O         (Size: 1)
  18) Output: DA_DI_O          (Size: 12)
  19) Output: DA_PD_O          (Size: 1)
  20) Output: DA_TS_O          (Size: 1)

Module: DAC_TOP.uDAC_ANA (DAC_ANA)
--------------------------------------------------------------------------------
   1) Input : DA_CLK           (Size: 1)
   2) Input : DA_DAT           (Size: 12)
   3) Input : DA_TS            (Size: 1)
   4) Input : DA_PD            (Size: 1)
   5) Input : VDD              (Size: 1)
   6) Output: VSS              (Size: 1)
   7) Input : AVDD             (Size: 1)
   8) Output: AVSS             (Size: 1)
   9) Output: DA_ANA           (Size: 1)

