# 实验三：步进电机（状态机）

专业班级：

姓名：     

学号：     

## 实验名称

步进电机（状态机）

## 实验目的：

- 了解步进电机（状态机）的功能要求及设计方法；
- 了解CPLD/FPGA的一般结构及开发步骤；
- 掌握ISE 13.4软件的使用；
- 熟悉用FPGA器件取代传统的中规模集成器件实现数字电路与系统的方法。

## 实验仪器

***Vivado2022.2，Nexys4 DDR 开发板，Visual Studio Code***

## 实验任务

- 试用 Verilog HDL设计一个能够自启动、具有正反转功能的三相六拍步进电机脉冲分配器电路。

- 当M=0时，按顺时针方向转；

- 当M=1时，则按反时针方向转
  此电路的状态转换图如图所示

  ![image-20240318213553693](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240318213553693.png)

要求：

① 新建一个工程项目。
② 使用Verilog HDL设计电路，并进行仿真分析。
③ 用FPGA开发板实现步进电机脉冲分配器，并实际测试逻辑功能。（A、B、C用发光二极管代替）
④ 根据实验流程和实验结果，写出实验总结报告，并对波形图和实验现象进行说明。

## 实验代码

```verilog
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/03/18 21:20:55
// Design Name: 
// Module Name: motor
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module motor(
    input M,
    input nCR,
    input CP,
    output A,
    output B,
    output C
);

reg [2:0] current_state,next_state;
parameter S0 = 3'b000;
parameter S1 = 3'b001;
parameter S2 = 3'b010;
parameter S3 = 3'b011;
parameter S4 = 3'b100;
parameter S5 = 3'b101;
parameter S6 = 3'b110;
parameter S7 = 3'b111;

always @(posedge CP, posedge nCR) begin
    if(nCR) begin current_state <= S0; end
    else begin
        current_state <= next_state;
    end
end


always @(current_state) begin
    case (current_state)
        S7: next_state = S0;
        S0: next_state = S6;
        S1: next_state = (M == 0)?S5:S3;
        S2: next_state = (M == 0)?S3:S6;
        S3: next_state = (M == 0)?S1:S2;
        S4: next_state = (M == 0)?S6:S5;
        S5: next_state = (M == 0)?S4:S1;
        S6: next_state = (M == 0)?S2:S4;
        default: next_state = S7;
    endcase
end

assign {A,B,C} = current_state;

endmodule

```



仿真代码

```verilog
`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 2024/03/18 21:22:41
// Design Name: 
// Module Name: test_motor
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module test_motor();
reg M,nCR,CP;
wire A,B,C;

motor t1(
    .M(M),
    .nCR(nCR),
    .CP(CP),
    .A(A),
    .B(B),
    .C(C)
);

initial begin
    CP = 1;
    M = 1;
    nCR = 0;
    #1
    nCR = 1;
    #1
    nCR = 0;
    #1000
    M = 0;
    #1000
    $stop;
end

always begin
    #1 CP <= ~CP;
end

endmodule

```


M等于1

![image-20240318213913535](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240318213913535.png)


M等于0

![image-20240318213932182](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240318213932182.png)


实际使用时，需要加上分频模块，使得灯的闪烁可见，对50MHZ频率进行分频，分为10HZ的可见频率。



## 下载烧录

查询手册，找到LED灯的引脚定义
![image-20240310234021424](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240310234021424.png)

引脚分配

注意E3为时钟

![image-20240318214547337](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240318214547337.png)

![image-20240318215009424](https://cdn.jsdelivr.net/gh/SHR-sky/Picture@main/Pic/image-20240318215009424.png)