Fitter report for xiyiji
Sun Nov 27 20:18:53 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Input Pins
 12. Output Pins
 13. Dual Purpose and Dedicated Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Output Pin Default Load For Reported TCO
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Interconnect Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing
 36. Advanced Data - General
 37. Advanced Data - Placement Preparation
 38. Advanced Data - Placement
 39. Advanced Data - Routing
 40. Fitter Messages
 41. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Sun Nov 27 20:18:53 2016         ;
; Quartus II Version                 ; 9.0 Build 235 06/17/2009 SP 2 SJ Full Version ;
; Revision Name                      ; xiyiji                                        ;
; Top-level Entity Name              ; top                                           ;
; Family                             ; Cyclone III                                   ;
; Device                             ; EP3C25F324C8                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 511 / 24,624 ( 2 % )                          ;
;     Total combinational functions  ; 500 / 24,624 ( 2 % )                          ;
;     Dedicated logic registers      ; 76 / 24,624 ( < 1 % )                         ;
; Total registers                    ; 76                                            ;
; Total pins                         ; 32 / 216 ( 15 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 608,256 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 132 ( 0 % )                               ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                 ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                  ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Option                                                             ; Setting             ; Default Value                         ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+
; Device                                                             ; EP3C25F324C8        ;                                       ;
; Nominal Core Supply Voltage                                        ; 1.2V                ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                   ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                   ; 0.0                                   ;
; Device I/O Standard                                                ; 2.5 V               ;                                       ;
; Reserve all unused pins                                            ; As input tri-stated ; As input tri-stated with weak pull-up ;
; Use smart compilation                                              ; Off                 ; Off                                   ;
; Use TimeQuest Timing Analyzer                                      ; On                  ; On                                    ;
; Router Timing Optimization Level                                   ; Normal              ; Normal                                ;
; Placement Effort Multiplier                                        ; 1.0                 ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                 ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths           ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; Off                 ; Off                                   ;
; PowerPlay Power Optimization                                       ; Normal compilation  ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                 ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation  ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                 ; Off                                   ;
; Regenerate full fit report during ECO compiles                     ; Off                 ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; On                  ; On                                    ;
; Limit to One Fitting Attempt                                       ; Off                 ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically       ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically       ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                   ; 1                                     ;
; PCI I/O                                                            ; Off                 ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                 ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                 ; Off                                   ;
; Auto Packed Registers                                              ; Auto                ; Auto                                  ;
; Auto Delay Chains                                                  ; On                  ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                 ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                 ; Off                                   ;
; Auto Merge PLLs                                                    ; On                  ; On                                    ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                 ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                 ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                 ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                 ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                 ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                 ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit            ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal              ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                ; Auto                                  ;
; Auto Global Clock                                                  ; On                  ; On                                    ;
; Auto Global Register Control Signals                               ; On                  ; On                                    ;
; Stop After Congestion Map Generation                               ; Off                 ; Off                                   ;
; Save Intermediate Fitting Results                                  ; Off                 ; Off                                   ;
; Synchronizer Identification                                        ; Off                 ; Off                                   ;
; Enable Beneficial Skew Optimization                                ; On                  ; On                                    ;
; Optimize Design for Metastability                                  ; On                  ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                 ; Off                                   ;
+--------------------------------------------------------------------+---------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.29        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;  16.7%      ;
;     3-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; buzzer   ; Missing drive strength and slew rate ;
; A[4]     ; Missing drive strength and slew rate ;
; A[3]     ; Missing drive strength and slew rate ;
; A[2]     ; Missing drive strength and slew rate ;
; A[1]     ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[0]   ; Missing drive strength and slew rate ;
; M[3]     ; Missing drive strength and slew rate ;
; M[2]     ; Missing drive strength and slew rate ;
; M[1]     ; Missing drive strength and slew rate ;
; M[0]     ; Missing drive strength and slew rate ;
; D[15]    ; Missing drive strength and slew rate ;
; D[14]    ; Missing drive strength and slew rate ;
; D[13]    ; Missing drive strength and slew rate ;
; D[12]    ; Missing drive strength and slew rate ;
; D[11]    ; Missing drive strength and slew rate ;
; D[10]    ; Missing drive strength and slew rate ;
; D[9]     ; Missing drive strength and slew rate ;
; D[8]     ; Missing drive strength and slew rate ;
; D[7]     ; Missing drive strength and slew rate ;
; D[6]     ; Missing drive strength and slew rate ;
; D[5]     ; Missing drive strength and slew rate ;
; D[4]     ; Missing drive strength and slew rate ;
; D[3]     ; Missing drive strength and slew rate ;
; D[2]     ; Missing drive strength and slew rate ;
; D[1]     ; Missing drive strength and slew rate ;
; D[0]     ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+-------------------------+--------------------+
; Type                    ; Value              ;
+-------------------------+--------------------+
; Placement               ;                    ;
;     -- Requested        ; 0 / 655 ( 0.00 % ) ;
;     -- Achieved         ; 0 / 655 ( 0.00 % ) ;
;                         ;                    ;
; Routing (by Connection) ;                    ;
;     -- Requested        ; 0 / 0 ( 0.00 % )   ;
;     -- Achieved         ; 0 / 0 ( 0.00 % )   ;
+-------------------------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                       ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Partition Name ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+
; Top            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;          ;
+----------------+----------------+-------------------+-------------------------+------------------------+------------------------------+----------+


+--------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                             ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Partition Name ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+----------------+---------+-------------------+-------------------------+-------------------+
; Top            ; 655     ; 0                 ; N/A                     ; Source File       ;
+----------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/quartus/xiyiji/xiyiji.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 511 / 24,624 ( 2 % )         ;
;     -- Combinational with no register       ; 435                          ;
;     -- Register only                        ; 11                           ;
;     -- Combinational with a register        ; 65                           ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 115                          ;
;     -- 3 input functions                    ; 126                          ;
;     -- <=2 input functions                  ; 259                          ;
;     -- Register only                        ; 11                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 366                          ;
;     -- arithmetic mode                      ; 134                          ;
;                                             ;                              ;
; Total registers*                            ; 76 / 25,629 ( < 1 % )        ;
;     -- Dedicated logic registers            ; 76 / 24,624 ( < 1 % )        ;
;     -- I/O registers                        ; 0 / 1,005 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 43 / 1,539 ( 3 % )           ;
; User inserted logic elements                ; 0                            ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 32 / 216 ( 15 % )            ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )                ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
; Global signals                              ; 6                            ;
; M9Ks                                        ; 0 / 66 ( 0 % )               ;
; Total block memory bits                     ; 0 / 608,256 ( 0 % )          ;
; Total block memory implementation bits      ; 0 / 608,256 ( 0 % )          ;
; Embedded Multiplier 9-bit elements          ; 0 / 132 ( 0 % )              ;
; PLLs                                        ; 0 / 4 ( 0 % )                ;
; Global clocks                               ; 6 / 20 ( 30 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                 ;
; Peak interconnect usage (total/H/V)         ; 4% / 4% / 5%                 ;
; Maximum fan-out node                        ; data_bus:inst2|SW[1]~clkctrl ;
; Maximum fan-out                             ; 50                           ;
; Highest non-global fan-out signal           ; data_bus:inst2|Mtemp[2]      ;
; Highest non-global fan-out                  ; 20                           ;
; Total fan-out                               ; 1651                         ;
; Average fan-out                             ; 2.17                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; clk_1Mhz ; T4    ; 3        ; 3            ; 0            ; 21           ; 11                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_1hz  ; T3    ; 2        ; 0            ; 6            ; 21           ; 46                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk_5khz ; R4    ; 2        ; 0            ; 4            ; 21           ; 16                    ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                       ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Load ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+
; A[1]   ; B2    ; 1        ; 0            ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[2]   ; C2    ; 1        ; 0            ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[3]   ; C1    ; 1        ; 0            ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; A[4]   ; D1    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; M[0]   ; P11   ; 4        ; 36           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; M[1]   ; U11   ; 4        ; 29           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; M[2]   ; R11   ; 4        ; 38           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; M[3]   ; N11   ; 4        ; 40           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; buzzer ; R5    ; 2        ; 0            ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[0] ; N9    ; 3        ; 11           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[1] ; R8    ; 3        ; 16           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[2] ; N10   ; 4        ; 40           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
; led[3] ; P10   ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; 0 pF ;
+--------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                             ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; Location ; Pin Name                                 ; Reserved As            ; User Signal Name ; Pin Type                  ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+
; C3       ; nRESET                                   ; As input tri-stated    ; ~ALTERA_nRESET~  ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L3n, DATA1, ASDO                  ; Use as regular IO      ; A[4]             ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L4p, FLASH_nCE, nCSO              ; Use as regular IO      ; D[0]             ; Dual Purpose Pin          ;
; G5       ; nSTATUS                                  ; -                      ; -                ; Dedicated Programming Pin ;
; H3       ; DATA0                                    ; Use as regular IO      ; D[12]            ; Dual Purpose Pin          ;
; H5       ; nCONFIG                                  ; -                      ; -                ; Dedicated Programming Pin ;
; K6       ; nCE                                      ; -                      ; -                ; Dedicated Programming Pin ;
; K14      ; CONF_DONE                                ; -                      ; -                ; Dedicated Programming Pin ;
; K13      ; MSEL0                                    ; -                      ; -                ; Dedicated Programming Pin ;
; J18      ; MSEL1                                    ; -                      ; -                ; Dedicated Programming Pin ;
; J17      ; MSEL2                                    ; -                      ; -                ; Dedicated Programming Pin ;
; J14      ; MSEL3                                    ; -                      ; -                ; Dedicated Programming Pin ;
; E18      ; DIFFIO_R4n, nCEO                         ; Use as programming pin ; ~ALTERA_nCEO~    ; Dual Purpose Pin          ;
; D18      ; DIFFIO_R3n, nWE                          ; As input tri-stated    ; ~ALTERA_nWE~     ; Dual Purpose Pin          ;
; D17      ; DIFFIO_R3p, nOE                          ; As input tri-stated    ; ~ALTERA_nOE~     ; Dual Purpose Pin          ;
; H14      ; nAVD                                     ; As input tri-stated    ; ~ALTERA_nAVD~    ; Dual Purpose Pin          ;
; G14      ; PADD23                                   ; As input tri-stated    ; ~ALTERA_PADD23~  ; Dual Purpose Pin          ;
; C18      ; DIFFIO_R2n, PADD22                       ; As input tri-stated    ; ~ALTERA_PADD22~  ; Dual Purpose Pin          ;
; C17      ; DIFFIO_R2p, PADD21                       ; As input tri-stated    ; ~ALTERA_PADD21~  ; Dual Purpose Pin          ;
; B18      ; DIFFIO_R1n, PADD20, DQS2R/CQ3R,CDPCLK5   ; As input tri-stated    ; ~ALTERA_PADD20~  ; Dual Purpose Pin          ;
; E12      ; DIFFIO_T20p, PADD0                       ; As input tri-stated    ; ~ALTERA_PADD0~   ; Dual Purpose Pin          ;
; A16      ; DIFFIO_T19n, PADD1                       ; As input tri-stated    ; ~ALTERA_PADD1~   ; Dual Purpose Pin          ;
; B16      ; DIFFIO_T19p, PADD2                       ; As input tri-stated    ; ~ALTERA_PADD2~   ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T17n, PADD3                       ; As input tri-stated    ; ~ALTERA_PADD3~   ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T17p, PADD4, DQS2T/CQ3T,DPCLK8    ; As input tri-stated    ; ~ALTERA_PADD4~   ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T16n, PADD5                       ; As input tri-stated    ; ~ALTERA_PADD5~   ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T16p, PADD6                       ; As input tri-stated    ; ~ALTERA_PADD6~   ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T15n, PADD7                       ; As input tri-stated    ; ~ALTERA_PADD7~   ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T15p, PADD8                       ; As input tri-stated    ; ~ALTERA_PADD8~   ; Dual Purpose Pin          ;
; A12      ; DIFFIO_T14n, PADD9                       ; As input tri-stated    ; ~ALTERA_PADD9~   ; Dual Purpose Pin          ;
; B12      ; DIFFIO_T14p, PADD10                      ; As input tri-stated    ; ~ALTERA_PADD10~  ; Dual Purpose Pin          ;
; A11      ; DIFFIO_T13n, PADD11                      ; As input tri-stated    ; ~ALTERA_PADD11~  ; Dual Purpose Pin          ;
; B11      ; DIFFIO_T13p, PADD12, DQS4T/CQ5T,DPCLK9   ; As input tri-stated    ; ~ALTERA_PADD12~  ; Dual Purpose Pin          ;
; C10      ; DIFFIO_T12n, PADD13                      ; As input tri-stated    ; ~ALTERA_PADD13~  ; Dual Purpose Pin          ;
; D10      ; DIFFIO_T12p, PADD14                      ; As input tri-stated    ; ~ALTERA_PADD14~  ; Dual Purpose Pin          ;
; E10      ; PADD15                                   ; As input tri-stated    ; ~ALTERA_PADD15~  ; Dual Purpose Pin          ;
; C9       ; DIFFIO_T11n, PADD16                      ; As input tri-stated    ; ~ALTERA_PADD16~  ; Dual Purpose Pin          ;
; D9       ; DIFFIO_T11p, PADD17, DQS5T/CQ5T#,DPCLK10 ; As input tri-stated    ; ~ALTERA_PADD17~  ; Dual Purpose Pin          ;
; A8       ; DIFFIO_T10n, DATA2                       ; As input tri-stated    ; ~ALTERA_DATA2~   ; Dual Purpose Pin          ;
; B8       ; DIFFIO_T10p, DATA3                       ; As input tri-stated    ; ~ALTERA_DATA3~   ; Dual Purpose Pin          ;
; A7       ; DIFFIO_T9n, PADD18                       ; As input tri-stated    ; ~ALTERA_PADD18~  ; Dual Purpose Pin          ;
; B7       ; DIFFIO_T9p, DATA4                        ; As input tri-stated    ; ~ALTERA_DATA4~   ; Dual Purpose Pin          ;
; A6       ; DIFFIO_T8n, PADD19                       ; As input tri-stated    ; ~ALTERA_PADD19~  ; Dual Purpose Pin          ;
; B6       ; DIFFIO_T8p, DATA15                       ; As input tri-stated    ; ~ALTERA_DATA15~  ; Dual Purpose Pin          ;
; A5       ; DIFFIO_T7n, DATA14, DQS3T/CQ3T#,DPCLK11  ; As input tri-stated    ; ~ALTERA_DATA14~  ; Dual Purpose Pin          ;
; B5       ; DIFFIO_T7p, DATA13                       ; As input tri-stated    ; ~ALTERA_DATA13~  ; Dual Purpose Pin          ;
; C5       ; DATA5                                    ; As input tri-stated    ; ~ALTERA_DATA5~   ; Dual Purpose Pin          ;
; E8       ; DIFFIO_T6p, DATA6                        ; As input tri-stated    ; ~ALTERA_DATA6~   ; Dual Purpose Pin          ;
; A4       ; DIFFIO_T5n, DATA7                        ; As input tri-stated    ; ~ALTERA_DATA7~   ; Dual Purpose Pin          ;
; B4       ; DIFFIO_T5p, DATA8                        ; As input tri-stated    ; ~ALTERA_DATA8~   ; Dual Purpose Pin          ;
; E7       ; DIFFIO_T4n, DATA9                        ; As input tri-stated    ; ~ALTERA_DATA9~   ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10                       ; As input tri-stated    ; ~ALTERA_DATA10~  ; Dual Purpose Pin          ;
; B3       ; DIFFIO_T3p, DATA11                       ; As input tri-stated    ; ~ALTERA_DATA11~  ; Dual Purpose Pin          ;
; D5       ; DATA12, DQS1T/CQ1T#,CDPCLK7              ; As input tri-stated    ; ~ALTERA_DATA12~  ; Dual Purpose Pin          ;
+----------+------------------------------------------+------------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination                ; Termination Control Block ; Location assigned by ; Load ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+
; D[0]  ; E2    ; 1        ; 0            ; 25           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; User                 ; 0 pF ;
; D[10] ; L2    ; 2        ; 0            ; 13           ; 14           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[11] ; K1    ; 2        ; 0            ; 15           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[12] ; H3    ; 1        ; 0            ; 22           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; no              ; no         ; no       ; On           ; 2.5 V        ; Default          ; Off                               ; --                        ; User                 ; 0 pF ;
; D[13] ; H1    ; 1        ; 0            ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[14] ; G1    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[15] ; E1    ; 1        ; 0            ; 25           ; 7            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[1]  ; F3    ; 1        ; 0            ; 26           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[2]  ; G2    ; 1        ; 0            ; 24           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[3]  ; H2    ; 1        ; 0            ; 23           ; 14           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[4]  ; K2    ; 2        ; 0            ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[5]  ; L3    ; 2        ; 0            ; 12           ; 7            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[6]  ; K5    ; 2        ; 0            ; 14           ; 0            ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[7]  ; M3    ; 2        ; 0            ; 10           ; 21           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; yes        ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[8]  ; M2    ; 2        ; 0            ; 11           ; 0            ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
; D[9]  ; L1    ; 2        ; 0            ; 13           ; 21           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; User                 ; 0 pF ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------+------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 14 / 20 ( 70 % ) ; 2.5V          ; --           ;
; 2        ; 11 / 25 ( 44 % ) ; 2.5V          ; --           ;
; 3        ; 3 / 31 ( 10 % )  ; 2.5V          ; --           ;
; 4        ; 6 / 32 ( 19 % )  ; 2.5V          ; --           ;
; 5        ; 0 / 23 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 8 / 20 ( 40 % )  ; 2.5V          ; --           ;
; 7        ; 15 / 33 ( 45 % ) ; 2.5V          ; --           ;
; 8        ; 19 / 32 ( 59 % ) ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                         ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                             ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ; 245        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A2       ; 246        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A3       ; 236        ; 8        ; ~ALTERA_DATA10~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 232        ; 8        ; ~ALTERA_DATA7~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A5       ; 225        ; 8        ; ~ALTERA_DATA14~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A6       ; 222        ; 8        ; ~ALTERA_PADD19~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A7       ; 220        ; 8        ; ~ALTERA_PADD18~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 218        ; 8        ; ~ALTERA_DATA2~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 211        ; 8        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A10      ; 209        ; 7        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A11      ; 204        ; 7        ; ~ALTERA_PADD11~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 202        ; 7        ; ~ALTERA_PADD9~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A13      ; 200        ; 7        ; ~ALTERA_PADD7~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 198        ; 7        ; ~ALTERA_PADD5~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 196        ; 7        ; ~ALTERA_PADD3~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 191        ; 7        ; ~ALTERA_PADD1~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 180        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 179        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B1       ; 1          ; 1        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B2       ; 0          ; 1        ; A[1]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 237        ; 8        ; ~ALTERA_DATA11~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B4       ; 233        ; 8        ; ~ALTERA_DATA8~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B5       ; 226        ; 8        ; ~ALTERA_DATA13~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B6       ; 223        ; 8        ; ~ALTERA_DATA15~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B7       ; 221        ; 8        ; ~ALTERA_DATA4~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 219        ; 8        ; ~ALTERA_DATA3~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 212        ; 8        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B10      ; 210        ; 7        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B11      ; 205        ; 7        ; ~ALTERA_PADD12~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 203        ; 7        ; ~ALTERA_PADD10~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 201        ; 7        ; ~ALTERA_PADD8~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 199        ; 7        ; ~ALTERA_PADD6~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 197        ; 7        ; ~ALTERA_PADD4~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 192        ; 7        ; ~ALTERA_PADD2~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 174        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B18      ; 173        ; 6        ; ~ALTERA_PADD20~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C1       ; 3          ; 1        ; A[3]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 2          ; 1        ; A[2]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 4          ; 1        ; ~ALTERA_nRESET~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C4       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ; 227        ; 8        ; ~ALTERA_DATA5~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C6       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C7       ; 224        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 214        ; 8        ; ~ALTERA_PADD16~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 207        ; 7        ; ~ALTERA_PADD13~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ; 195        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C13      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 181        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 177        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 172        ; 6        ; ~ALTERA_PADD21~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; C18      ; 171        ; 6        ; ~ALTERA_PADD22~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D1       ; 7          ; 1        ; A[4]                                       ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; D2       ; 6          ; 1        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 5          ; 1        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ; 242        ; 8        ; ~ALTERA_DATA12~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D6       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D7       ; 228        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ;            ; 8        ; VCCIO8                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D9       ; 215        ; 8        ; ~ALTERA_PADD17~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 208        ; 7        ; ~ALTERA_PADD14~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ; 190        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D13      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D14      ; 182        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ;            ; 7        ; VCCIO7                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D16      ; 178        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ; 166        ; 6        ; ~ALTERA_nOE~ / RESERVED_INPUT              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; D18      ; 165        ; 6        ; ~ALTERA_nWE~ / RESERVED_INPUT              ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; E1       ; 10         ; 1        ; D[15]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 9          ; 1        ; D[0]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; E3       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ; --       ; VCCA3                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E5       ;            ;          ; GNDA3                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E6       ; 238        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E7       ; 234        ; 8        ; ~ALTERA_DATA9~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E8       ; 231        ; 8        ; ~ALTERA_DATA6~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 216        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ; 213        ; 8        ; ~ALTERA_PADD15~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ; 206        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 189        ; 7        ; ~ALTERA_PADD0~ / RESERVED_INPUT            ; input  ; 2.5 V        ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ; 184        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E14      ; 183        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ;            ;          ; VCCD_PLL2                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ; 163        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E18      ; 162        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; F1       ; 26         ; 1        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F2       ; 25         ; 1        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F3       ; 8          ; 1        ; D[1]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; VCCD_PLL3                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F6       ; 241        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F7       ; 239        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F8       ; 235        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 230        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 194        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F11      ; 193        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F12      ; 187        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 175        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ;            ; --       ; VCCA2                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F15      ;            ;          ; GNDA2                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F16      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F17      ; 151        ; 6        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F18      ; 150        ; 6        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G1       ; 14         ; 1        ; D[14]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G2       ; 13         ; 1        ; D[2]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G3       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G5       ; 11         ; 1        ; ^nSTATUS                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G6       ; 247        ; 8        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G13      ; 176        ; 7        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 170        ; 6        ; ~ALTERA_PADD23~ / RESERVED_INPUT           ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; G15      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G17      ; 160        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 159        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 16         ; 1        ; D[13]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 15         ; 1        ; D[3]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 18         ; 1        ; D[12]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; On           ;
; H4       ; 17         ; 1        ; ~ALTERA_DCLK~                              ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; H5       ; 19         ; 1        ; ^nCONFIG                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 12         ; 1        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H13      ; 169        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H14      ; 168        ; 6        ; ~ALTERA_nAVD~ / RESERVED_INPUT             ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; H15      ; 167        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H16      ; 164        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 158        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 157        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 21         ; 1        ; #TCK                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J2       ; 22         ; 1        ; #TMS                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ;            ; 1        ; VCCIO1                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J5       ; 23         ; 1        ; #TDO                                       ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 20         ; 1        ; #TDI                                       ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ; 161        ; 6        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J14      ; 156        ; 6        ; ^MSEL3                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J15      ;            ; 6        ; VCCIO6                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J17      ; 155        ; 6        ; ^MSEL2                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J18      ; 154        ; 6        ; ^MSEL1                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K1       ; 30         ; 2        ; D[11]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 29         ; 2        ; D[4]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; D[6]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K6       ; 24         ; 1        ; ^nCE                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ; 153        ; 6        ; ^MSEL0                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ; 152        ; 6        ; ^CONF_DONE                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ; 146        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K18      ; 145        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 35         ; 2        ; D[9]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 34         ; 2        ; D[10]                                      ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ; 37         ; 2        ; D[5]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L4       ; 36         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L5       ; 32         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L6       ; 33         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L8       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ; 136        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L14      ; 138        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L15      ; 137        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L16      ; 141        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L17      ; 143        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L18      ; 144        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M1       ; 39         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M2       ; 38         ; 2        ; D[8]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M3       ; 40         ; 2        ; D[7]                                       ; bidir  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M4       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M5       ; 49         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 54         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M7       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; VCCINT                                     ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M13      ; 121        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; M14      ; 135        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M15      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 140        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M18      ; 142        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N1       ; 28         ; 2        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 27         ; 2        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ;            ; --       ; VCCA1                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N6       ; 55         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N7       ; 63         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N8       ; 64         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N9       ; 70         ; 3        ; led[0]                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N10      ; 109        ; 4        ; led[2]                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N11      ; 110        ; 4        ; M[3]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; N12      ; 118        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N13      ; 122        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; N14      ;            ; --       ; VCCA4                                      ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N15      ; 125        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ; 134        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N17      ; 149        ; 5        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N18      ; 148        ; 5        ; GND+                                       ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 42         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 41         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P4       ;            ;          ; VCCD_PLL1                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GNDA1                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 59         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P7       ; 66         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P8       ; 78         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 79         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ; 98         ; 4        ; led[3]                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P11      ; 99         ; 4        ; M[0]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; P12      ; 105        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P13      ; 117        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P14      ;            ;          ; GNDA4                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCD_PLL4                                  ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 133        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 132        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R1       ; 44         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 43         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 48         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 51         ; 2        ; clk_5khz                                   ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R5       ; 50         ; 2        ; buzzer                                     ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R6       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R7       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R8       ; 76         ; 3        ; led[1]                                     ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R9       ;            ; 3        ; VCCIO3                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R10      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R11      ; 104        ; 4        ; M[2]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R13      ; 116        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ;            ; 4        ; VCCIO4                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R15      ;            ; 5        ; VCCIO5                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R16      ; 127        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R17      ; 131        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 130        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 46         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 45         ; 2        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 47         ; 2        ; clk_1hz                                    ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T4       ; 56         ; 3        ; clk_1Mhz                                   ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; T5       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 67         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T7       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T8       ; 77         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 106        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T12      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ; 111        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T14      ; 112        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T15      ;            ;          ; GND                                        ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ; 126        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T17      ; 129        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 128        ; 5        ; RESERVED_INPUT                             ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 52         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U2       ; 60         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U3       ; 68         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U4       ; 71         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U5       ; 73         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U6       ; 80         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U7       ; 82         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U8       ; 84         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 86         ; 3        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U10      ; 88         ; 4        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U11      ; 90         ; 4        ; M[1]                                       ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 92         ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ; 96         ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 100        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 102        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ; 107        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U17      ; 113        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 119        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V1       ; 53         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V2       ; 61         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V3       ; 69         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V4       ; 72         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V5       ; 74         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V6       ; 81         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V7       ; 83         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V8       ; 85         ; 3        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 87         ; 3        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 89         ; 4        ; GND+                                       ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V11      ; 91         ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 93         ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V13      ; 97         ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 101        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 103        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ; 108        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V17      ; 114        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 120        ; 4        ; RESERVED_INPUT                             ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+--------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.0-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.0-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 3.0-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.0-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 1.2 V                            ; 0 pF  ; Not Available                      ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class I  ; 0 pF  ; (See SSTL-2)                       ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; 1.2-V HSTL Class I               ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class I  ; 0 pF  ; Not Available                      ;
; 1.2-V HSTL Class II              ; 0 pF  ; Not Available                      ;
; Differential 1.2-V HSTL Class II ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; LVDS_E_3R                        ; 0 pF  ; Not Available                      ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS_E_1R                        ; 0 pF  ; Not Available                      ;
; RSDS_E_3R                        ; 0 pF  ; Not Available                      ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS_E_3R                   ; 0 pF  ; Not Available                      ;
; PPDS                             ; 0 pF  ; Not Available                      ;
; PPDS_E_3R                        ; 0 pF  ; Not Available                      ;
; Bus LVDS                         ; 0 pF  ; Not Available                      ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                          ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                 ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
; |top                                      ; 511 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 32   ; 0            ; 435 (0)      ; 11 (0)            ; 65 (0)           ; |top                                                                                                                ; work         ;
;    |Counter:inst12|                       ; 450 (122)   ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 398 (70)     ; 0 (0)             ; 52 (52)          ; |top|Counter:inst12                                                                                                 ; work         ;
;       |lpm_divide:Div0|                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_6gm:auto_generated|  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div0|lpm_divide_6gm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_7kh:divider| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider                       ; work         ;
;                |alt_u_div_p2f:divider|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div0|lpm_divide_6gm:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider ; work         ;
;       |lpm_divide:Div1|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div1                                                                                 ; work         ;
;          |lpm_divide_agm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;       |lpm_divide:Div2|                   ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div2                                                                                 ; work         ;
;          |lpm_divide_agm:auto_generated|  ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div2|lpm_divide_agm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_bkh:divider| ; 56 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider                       ; work         ;
;                |alt_u_div_13f:divider|    ; 56 (56)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider ; work         ;
;       |lpm_divide:Mod1|                   ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod1                                                                                 ; work         ;
;          |lpm_divide_98m:auto_generated|  ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod1|lpm_divide_98m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_7kh:divider| ; 4 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider                       ; work         ;
;                |alt_u_div_p2f:divider|    ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod1|lpm_divide_98m:auto_generated|sign_div_unsign_7kh:divider|alt_u_div_p2f:divider ; work         ;
;       |lpm_divide:Mod2|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod2                                                                                 ; work         ;
;          |lpm_divide_h8m:auto_generated|  ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod2|lpm_divide_h8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider| ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_93f:divider|    ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider ; work         ;
;       |lpm_divide:Mod3|                   ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod3                                                                                 ; work         ;
;          |lpm_divide_h8m:auto_generated|  ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod3|lpm_divide_h8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider| ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod3|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_93f:divider|    ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod3|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider ; work         ;
;       |lpm_divide:Mod4|                   ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod4                                                                                 ; work         ;
;          |lpm_divide_h8m:auto_generated|  ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod4|lpm_divide_h8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider| ; 28 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod4|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_93f:divider|    ; 28 (28)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod4|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider ; work         ;
;       |lpm_divide:Mod5|                   ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod5                                                                                 ; work         ;
;          |lpm_divide_h8m:auto_generated|  ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod5|lpm_divide_h8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_fkh:divider| ; 76 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (0)       ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod5|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider                       ; work         ;
;                |alt_u_div_93f:divider|    ; 76 (76)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 76 (76)      ; 0 (0)             ; 0 (0)            ; |top|Counter:inst12|lpm_divide:Mod5|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider ; work         ;
;    |SCAN_LED:inst4|                       ; 29 (29)     ; 15 (15)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 5 (5)             ; 10 (10)          ; |top|SCAN_LED:inst4                                                                                                 ; work         ;
;    |SetingTime:inst11|                    ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |top|SetingTime:inst11                                                                                              ; work         ;
;    |buzzer:inst|                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |top|buzzer:inst                                                                                                    ; work         ;
;    |data_bus:inst2|                       ; 33 (33)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 6 (6)             ; 5 (5)            ; |top|data_bus:inst2                                                                                                 ; work         ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; buzzer   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; A[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; led[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; M[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; D[15]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D[14]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D[13]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D[12]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D[11]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D[10]    ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D[9]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D[8]     ; Bidir    ; --            ; --            ; --                    ; --  ; --   ;
; D[7]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; D[6]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; D[5]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; D[4]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; D[3]     ; Bidir    ; 6             ; --            ; --                    ; --  ; --   ;
; D[2]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; D[1]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; D[0]     ; Bidir    ; --            ; 6             ; --                    ; --  ; --   ;
; clk_5khz ; Input    ; 0             ; 6             ; --                    ; --  ; --   ;
; clk_1hz  ; Input    ; --            ; 0             ; --                    ; --  ; --   ;
; clk_1Mhz ; Input    ; --            ; 0             ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                ;
+---------------------------------+-------------------+---------+
; Source Pin / Fanout             ; Pad To Core Index ; Setting ;
+---------------------------------+-------------------+---------+
; D[15]                           ;                   ;         ;
; D[14]                           ;                   ;         ;
; D[13]                           ;                   ;         ;
; D[12]                           ;                   ;         ;
; D[11]                           ;                   ;         ;
; D[10]                           ;                   ;         ;
; D[9]                            ;                   ;         ;
; D[8]                            ;                   ;         ;
; D[7]                            ;                   ;         ;
;      - data_bus:inst2|SWtemp[8] ; 0                 ; 6       ;
; D[6]                            ;                   ;         ;
;      - data_bus:inst2|SWtemp[7] ; 0                 ; 6       ;
; D[5]                            ;                   ;         ;
;      - data_bus:inst2|SWtemp[6] ; 0                 ; 6       ;
; D[4]                            ;                   ;         ;
;      - data_bus:inst2|SWtemp[5] ; 0                 ; 6       ;
; D[3]                            ;                   ;         ;
;      - data_bus:inst2|SWtemp[4] ; 0                 ; 6       ;
; D[2]                            ;                   ;         ;
;      - data_bus:inst2|SWtemp[3] ; 1                 ; 6       ;
; D[1]                            ;                   ;         ;
;      - data_bus:inst2|SWtemp[2] ; 1                 ; 6       ;
; D[0]                            ;                   ;         ;
;      - data_bus:inst2|SWtemp[1] ; 1                 ; 6       ;
; clk_5khz                        ;                   ;         ;
;      - buzzer:inst|inst         ; 1                 ; 6       ;
;      - clk_5khz~inputclkctrl    ; 0                 ; 0       ;
; clk_1hz                         ;                   ;         ;
;      - clk_1hz~inputclkctrl     ; 1                 ; 0       ;
; clk_1Mhz                        ;                   ;         ;
;      - data_bus:inst2|CQI[2]    ; 1                 ; 0       ;
;      - clk_1Mhz~inputclkctrl    ; 1                 ; 0       ;
+---------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                       ;
+--------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Counter:inst12|roll_status_led_v[3]~30     ; LCCOMB_X39_Y15_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Counter:inst12|time_count_first_60s[7]~64  ; LCCOMB_X40_Y16_N6  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Counter:inst12|time_count_second_60s[7]~64 ; LCCOMB_X41_Y13_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Counter:inst12|time_current_dis_h_v[3]~49  ; LCCOMB_X39_Y15_N22 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_1Mhz                                   ; PIN_T4             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk_1Mhz                                   ; PIN_T4             ; 10      ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; clk_1hz                                    ; PIN_T3             ; 46      ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; clk_5khz                                   ; PIN_R4             ; 15      ; Clock                      ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; data_bus:inst2|Mux35~0                     ; LCCOMB_X4_Y14_N26  ; 4       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; data_bus:inst2|Mux44~0                     ; LCCOMB_X4_Y14_N10  ; 12      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; data_bus:inst2|Mux46~0                     ; LCCOMB_X4_Y14_N2   ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; data_bus:inst2|Mux67~0                     ; LCCOMB_X4_Y14_N16  ; 3       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; data_bus:inst2|SW[1]                       ; FF_X39_Y15_N1      ; 50      ; Async. clear, Latch enable ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; data_bus:inst2|SW[2]                       ; FF_X40_Y16_N25     ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; data_bus:inst2|SW[8]                       ; FF_X51_Y16_N5      ; 4       ; Clock                      ; yes    ; Global Clock         ; GCLK5            ; --                        ;
+--------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                      ;
+------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                   ; Location         ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; clk_1Mhz               ; PIN_T4           ; 10      ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; clk_1hz                ; PIN_T3           ; 46      ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; clk_5khz               ; PIN_R4           ; 15      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; data_bus:inst2|Mux46~0 ; LCCOMB_X4_Y14_N2 ; 8       ; 0                                    ; Global Clock         ; GCLK2            ; --                        ;
; data_bus:inst2|SW[1]   ; FF_X39_Y15_N1    ; 50      ; 0                                    ; Global Clock         ; GCLK8            ; --                        ;
; data_bus:inst2|SW[8]   ; FF_X51_Y16_N5    ; 4       ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
+------------------------+------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; data_bus:inst2|Mtemp[2]                                                                                                                   ; 20      ;
; Counter:inst12|lpm_divide:Mod5|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[6]~10 ; 17      ;
; Counter:inst12|lpm_divide:Mod3|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_5_result_int[6]~10 ; 17      ;
; Counter:inst12|Equal2~2                                                                                                                   ; 16      ;
; Counter:inst12|Equal0~0                                                                                                                   ; 15      ;
; Counter:inst12|lpm_divide:Mod5|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~12 ; 14      ;
; Counter:inst12|lpm_divide:Mod5|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[5]~8  ; 14      ;
; Counter:inst12|lpm_divide:Mod3|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~12 ; 14      ;
; Counter:inst12|lpm_divide:Mod3|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_4_result_int[5]~8  ; 14      ;
; Counter:inst12|lpm_divide:Mod4|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~12 ; 14      ;
; Counter:inst12|Equal1~0                                                                                                                   ; 13      ;
; Counter:inst12|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 13      ;
; Counter:inst12|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 13      ;
; SCAN_LED:inst4|CNT8[0]                                                                                                                    ; 12      ;
; data_bus:inst2|Mux44~0                                                                                                                    ; 12      ;
; Counter:inst12|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; Counter:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_5_result_int[5]~8  ; 12      ;
; Counter:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_4_result_int[5]~8  ; 12      ;
; Counter:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_3_result_int[4]~6  ; 12      ;
; SCAN_LED:inst4|CNT8[1]                                                                                                                    ; 11      ;
; Counter:inst12|lpm_divide:Mod5|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; Counter:inst12|lpm_divide:Mod3|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; Counter:inst12|lpm_divide:Div2|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 11      ;
; Counter:inst12|lpm_divide:Mod2|lpm_divide_h8m:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_93f:divider|add_sub_6_result_int[7]~12 ; 11      ;
; Counter:inst12|Equal4~2                                                                                                                   ; 10      ;
; Counter:inst12|time_count_second_60s[3]                                                                                                   ; 10      ;
; Counter:inst12|time_count_second_60s[4]                                                                                                   ; 10      ;
; Counter:inst12|time_count_first_60s[3]                                                                                                    ; 10      ;
; Counter:inst12|time_count_first_60s[4]                                                                                                    ; 10      ;
; Counter:inst12|Equal3~0                                                                                                                   ; 10      ;
; data_bus:inst2|SW[2]                                                                                                                      ; 10      ;
; Counter:inst12|lpm_divide:Div1|lpm_divide_agm:auto_generated|sign_div_unsign_bkh:divider|alt_u_div_13f:divider|add_sub_6_result_int[5]~8  ; 10      ;
; Counter:inst12|time_current_dis_l_v[2]~30                                                                                                 ; 9       ;
; Counter:inst12|time_count_second_60s[6]                                                                                                   ; 9       ;
; Counter:inst12|time_count_first_60s[6]                                                                                                    ; 9       ;
; Counter:inst12|time_count_second_60s[7]~64                                                                                                ; 8       ;
; Counter:inst12|time_count_first_60s[7]~64                                                                                                 ; 8       ;
; Counter:inst12|roll_status_led_v[3]~30                                                                                                    ; 8       ;
; Counter:inst12|time_count_second_60s[1]                                                                                                   ; 8       ;
; Counter:inst12|time_count_second_60s[2]                                                                                                   ; 8       ;
; Counter:inst12|time_count_second_60s[5]                                                                                                   ; 8       ;
; Counter:inst12|time_count_second_60s[7]                                                                                                   ; 8       ;
; Counter:inst12|time_count_first_60s[1]                                                                                                    ; 8       ;
; Counter:inst12|time_count_first_60s[2]                                                                                                    ; 8       ;
; Counter:inst12|time_count_first_60s[5]                                                                                                    ; 8       ;
; Counter:inst12|time_count_first_60s[7]                                                                                                    ; 8       ;
; SCAN_LED:inst4|Mux4~1                                                                                                                     ; 7       ;
; SCAN_LED:inst4|Mux5~1                                                                                                                     ; 7       ;
; SCAN_LED:inst4|Mux6~1                                                                                                                     ; 7       ;
; SCAN_LED:inst4|Mux7~1                                                                                                                     ; 7       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------+
; Interconnect Usage Summary                          ;
+----------------------------+------------------------+
; Interconnect Resource Type ; Usage                  ;
+----------------------------+------------------------+
; Block interconnects        ; 589 / 71,559 ( < 1 % ) ;
; C16 interconnects          ; 17 / 2,597 ( < 1 % )   ;
; C4 interconnects           ; 294 / 46,848 ( < 1 % ) ;
; Direct links               ; 160 / 71,559 ( < 1 % ) ;
; Global clocks              ; 6 / 20 ( 30 % )        ;
; Local interconnects        ; 219 / 24,624 ( < 1 % ) ;
; R24 interconnects          ; 38 / 2,496 ( 2 % )     ;
; R4 interconnects           ; 400 / 62,424 ( < 1 % ) ;
+----------------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.88) ; Number of LABs  (Total = 43) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 3                            ;
; 3                                           ; 2                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 0                            ;
; 7                                           ; 1                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 0                            ;
; 11                                          ; 0                            ;
; 12                                          ; 1                            ;
; 13                                          ; 0                            ;
; 14                                          ; 1                            ;
; 15                                          ; 0                            ;
; 16                                          ; 28                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.09) ; Number of LABs  (Total = 43) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 15                           ;
; 1 Clock                            ; 12                           ;
; 1 Clock enable                     ; 12                           ;
; 2 Clocks                           ; 8                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 12.86) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 4                            ;
; 3                                            ; 2                            ;
; 4                                            ; 2                            ;
; 5                                            ; 1                            ;
; 6                                            ; 0                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 1                            ;
; 12                                           ; 3                            ;
; 13                                           ; 0                            ;
; 14                                           ; 6                            ;
; 15                                           ; 1                            ;
; 16                                           ; 9                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 3                            ;
; 20                                           ; 2                            ;
; 21                                           ; 0                            ;
; 22                                           ; 2                            ;
; 23                                           ; 0                            ;
; 24                                           ; 1                            ;
; 25                                           ; 1                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.33) ; Number of LABs  (Total = 43) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 7                            ;
; 2                                               ; 2                            ;
; 3                                               ; 1                            ;
; 4                                               ; 3                            ;
; 5                                               ; 3                            ;
; 6                                               ; 2                            ;
; 7                                               ; 4                            ;
; 8                                               ; 3                            ;
; 9                                               ; 3                            ;
; 10                                              ; 4                            ;
; 11                                              ; 2                            ;
; 12                                              ; 4                            ;
; 13                                              ; 1                            ;
; 14                                              ; 2                            ;
; 15                                              ; 0                            ;
; 16                                              ; 2                            ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 11.35) ; Number of LABs  (Total = 43) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 1                            ;
; 3                                            ; 5                            ;
; 4                                            ; 3                            ;
; 5                                            ; 4                            ;
; 6                                            ; 0                            ;
; 7                                            ; 2                            ;
; 8                                            ; 2                            ;
; 9                                            ; 3                            ;
; 10                                           ; 3                            ;
; 11                                           ; 0                            ;
; 12                                           ; 2                            ;
; 13                                           ; 2                            ;
; 14                                           ; 1                            ;
; 15                                           ; 1                            ;
; 16                                           ; 1                            ;
; 17                                           ; 3                            ;
; 18                                           ; 2                            ;
; 19                                           ; 1                            ;
; 20                                           ; 0                            ;
; 21                                           ; 0                            ;
; 22                                           ; 1                            ;
; 23                                           ; 2                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 0                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 15    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 15    ;
+----------------------------------+-------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                          ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                     ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.             ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.              ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.             ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.          ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                 ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.         ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                            ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+-------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 32        ; 0            ; 32        ; 0            ; 0            ; 32        ; 32        ; 0            ; 32        ; 32        ; 0            ; 26           ; 0            ; 3            ; 17           ; 0            ; 26           ; 17           ; 3            ; 0            ; 1            ; 26           ; 0            ; 0            ; 0            ; 0            ; 0            ; 32        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 32           ; 0         ; 32           ; 32           ; 0         ; 0         ; 32           ; 0         ; 0         ; 32           ; 6            ; 32           ; 29           ; 15           ; 32           ; 6            ; 15           ; 29           ; 32           ; 31           ; 6            ; 32           ; 32           ; 32           ; 32           ; 32           ; 0         ; 32           ; 32           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; buzzer             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; A[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; M[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[15]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[14]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[13]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[12]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[11]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[10]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[9]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[8]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[7]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[6]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[5]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[4]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[3]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[2]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[1]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; D[0]               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_5khz           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_1hz            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk_1Mhz           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; Enable Open Drain on CRC Error pin           ; Off                      ;
; Configuration Voltage Level                  ; Auto                     ;
; Force Configuration Voltage Level            ; Off                      ;
; nCEO                                         ; As output driving ground ;
; Data[0]                                      ; Unreserved               ;
; Data[1]/ASDO                                 ; Unreserved               ;
; Data[7..2]                                   ; As input tri-stated      ;
; FLASH_nCE/nCSO                               ; Unreserved               ;
; Other Active Parallel pins                   ; As input tri-stated      ;
; DCLK                                         ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                                 ;
+------------------------------------------------------------+----------------------+-------------------+
; Source Clock(s)                                            ; Destination Clock(s) ; Delay Added in ns ;
+------------------------------------------------------------+----------------------+-------------------+
; clk_1Mhz,data_bus:inst2|SW[1],clk_1hz,data_bus:inst2|SW[8] ; clk_1hz              ; 94.6721           ;
+------------------------------------------------------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                    ;
+------------------------------------------------------------------+-----------------------+
; Name                                                             ; Value                 ;
+------------------------------------------------------------------+-----------------------+
; Auto Fit Point 1 - Fit Attempt 1                                 ; ff                    ;
; Mid Wire Use - Fit Attempt 1                                     ; 1                     ;
; Mid Slack - Fit Attempt 1                                        ; -19341                ;
; Internal Atom Count - Fit Attempt 1                              ; 576                   ;
; LE/ALM Count - Fit Attempt 1                                     ; 512                   ;
; LAB Count - Fit Attempt 1                                        ; 44                    ;
; Outputs per Lab - Fit Attempt 1                                  ; 7.182                 ;
; Inputs per LAB - Fit Attempt 1                                   ; 10.182                ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.977                 ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:43;1:1              ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:28;1:16             ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:27;1:2;2:15         ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:38;1:5;2:1          ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:23;1:3;2:10;3:5;4:3 ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:28;1:16             ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:28;1:16             ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:24;1:6;2:14         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:24;1:14;2:6         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:38;1:6              ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:44                  ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:44                  ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:28;2:10;3:4;4:1 ;
; LEs in Chains - Fit Attempt 1                                    ; 162                   ;
; LEs in Long Chains - Fit Attempt 1                               ; 0                     ;
; LABs with Chains - Fit Attempt 1                                 ; 21                    ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 7                     ;
; Time - Fit Attempt 1                                             ; 0                     ;
+------------------------------------------------------------------+-----------------------+


+----------------------------------------------+
; Advanced Data - Placement                    ;
+-------------------------------------+--------+
; Name                                ; Value  ;
+-------------------------------------+--------+
; Auto Fit Point 2 - Fit Attempt 1    ; ff     ;
; Early Wire Use - Fit Attempt 1      ; 0      ;
; Early Slack - Fit Attempt 1         ; -19634 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 1      ;
; Mid Slack - Fit Attempt 1           ; -16701 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 4 - Fit Attempt 1    ; f      ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff     ;
; Mid Wire Use - Fit Attempt 1        ; 1      ;
; Mid Slack - Fit Attempt 1           ; -16701 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff     ;
; Late Wire Use - Fit Attempt 1       ; 1      ;
; Late Slack - Fit Attempt 1          ; -17387 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000  ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff     ;
; Time - Fit Attempt 1                ; 1      ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.016  ;
+-------------------------------------+--------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Auto Fit Point 8 - Fit Attempt 1    ; f0          ;
; Early Slack - Fit Attempt 1         ; -17150      ;
; Early Wire Use - Fit Attempt 1      ; 1           ;
; Peak Regional Wire - Fit Attempt 1  ; 4           ;
; Mid Slack - Fit Attempt 1           ; -17181      ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 1           ;
; Time - Fit Attempt 1                ; 1           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.172       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Full Version
    Info: Processing started: Sun Nov 27 20:18:48 2016
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off xiyiji -c xiyiji
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Selected device EP3C25F324C8 for design "xiyiji"
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP3C40F324C8 is compatible
Info: Fitter converted 44 user pins into dedicated programming pins
    Info: Pin ~ALTERA_nRESET~ is reserved at location C3
    Info: Pin ~ALTERA_DCLK~ is reserved at location H4
    Info: Pin ~ALTERA_nCEO~ is reserved at location E18
    Info: Pin ~ALTERA_nWE~ is reserved at location D18
    Info: Pin ~ALTERA_nOE~ is reserved at location D17
    Info: Pin ~ALTERA_nAVD~ is reserved at location H14
    Info: Pin ~ALTERA_PADD23~ is reserved at location G14
    Info: Pin ~ALTERA_PADD22~ is reserved at location C18
    Info: Pin ~ALTERA_PADD21~ is reserved at location C17
    Info: Pin ~ALTERA_PADD20~ is reserved at location B18
    Info: Pin ~ALTERA_PADD0~ is reserved at location E12
    Info: Pin ~ALTERA_PADD1~ is reserved at location A16
    Info: Pin ~ALTERA_PADD2~ is reserved at location B16
    Info: Pin ~ALTERA_PADD3~ is reserved at location A15
    Info: Pin ~ALTERA_PADD4~ is reserved at location B15
    Info: Pin ~ALTERA_PADD5~ is reserved at location A14
    Info: Pin ~ALTERA_PADD6~ is reserved at location B14
    Info: Pin ~ALTERA_PADD7~ is reserved at location A13
    Info: Pin ~ALTERA_PADD8~ is reserved at location B13
    Info: Pin ~ALTERA_PADD9~ is reserved at location A12
    Info: Pin ~ALTERA_PADD10~ is reserved at location B12
    Info: Pin ~ALTERA_PADD11~ is reserved at location A11
    Info: Pin ~ALTERA_PADD12~ is reserved at location B11
    Info: Pin ~ALTERA_PADD13~ is reserved at location C10
    Info: Pin ~ALTERA_PADD14~ is reserved at location D10
    Info: Pin ~ALTERA_PADD15~ is reserved at location E10
    Info: Pin ~ALTERA_PADD16~ is reserved at location C9
    Info: Pin ~ALTERA_PADD17~ is reserved at location D9
    Info: Pin ~ALTERA_DATA2~ is reserved at location A8
    Info: Pin ~ALTERA_DATA3~ is reserved at location B8
    Info: Pin ~ALTERA_PADD18~ is reserved at location A7
    Info: Pin ~ALTERA_DATA4~ is reserved at location B7
    Info: Pin ~ALTERA_PADD19~ is reserved at location A6
    Info: Pin ~ALTERA_DATA15~ is reserved at location B6
    Info: Pin ~ALTERA_DATA14~ is reserved at location A5
    Info: Pin ~ALTERA_DATA13~ is reserved at location B5
    Info: Pin ~ALTERA_DATA5~ is reserved at location C5
    Info: Pin ~ALTERA_DATA6~ is reserved at location E8
    Info: Pin ~ALTERA_DATA7~ is reserved at location A4
    Info: Pin ~ALTERA_DATA8~ is reserved at location B4
    Info: Pin ~ALTERA_DATA9~ is reserved at location E7
    Info: Pin ~ALTERA_DATA10~ is reserved at location A3
    Info: Pin ~ALTERA_DATA11~ is reserved at location B3
    Info: Pin ~ALTERA_DATA12~ is reserved at location D5
Info: DATA[0] dual-purpose pin not reserved
Warning: Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info: Fitter is using the TimeQuest Timing Analyzer
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "inst2|SWtemp[1]|combout" is a latch
    Warning: Node "inst2|Mtemp[0]|combout" is a latch
    Warning: Node "inst2|Mtemp[2]|combout" is a latch
    Warning: Node "inst2|Mtemp[1]|combout" is a latch
    Warning: Node "inst2|SWtemp[2]|combout" is a latch
    Warning: Node "inst12|time_set_v[3]~latch|combout" is a latch
    Warning: Node "inst12|time_set_v[2]~latch|combout" is a latch
    Warning: Node "inst12|time_set_v[1]~latch|combout" is a latch
    Warning: Node "inst12|time_set_v[0]~latch|combout" is a latch
    Warning: Node "inst2|SWtemp[3]|combout" is a latch
    Warning: Node "inst2|SWtemp[8]|combout" is a latch
    Warning: Node "inst2|SWtemp[7]|combout" is a latch
    Warning: Node "inst2|SWtemp[6]|combout" is a latch
    Warning: Node "inst2|SWtemp[5]|combout" is a latch
    Warning: Node "inst2|SWtemp[4]|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'xiyiji.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design.
Critical Warning: The following clock transfers have no clock uncertainty assignment. For more accurate results, apply clock uncertainty assignments or use the derive_clock_uncertainty command.
    Critical Warning: From clk_1hz (Rise) to clk_1hz (Rise) (setup and hold)
    Critical Warning: From clk_1Mhz (Fall) to clk_1hz (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|SW[8] (Rise) to clk_1hz (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|SW[1] (Rise) to clk_1hz (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|SW[1] (Fall) to clk_1hz (Rise) (setup and hold)
    Critical Warning: From clk_1Mhz (Rise) to clk_1Mhz (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Rise) to clk_1Mhz (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Fall) to clk_1Mhz (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|Mtemp[0] (Fall) to clk_1Mhz (Fall) (setup and hold)
    Critical Warning: From clk_1Mhz (Fall) to data_bus:inst2|SW[8] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|Mtemp[0] (Fall) to data_bus:inst2|SW[8] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|Mtemp[0] (Fall) to data_bus:inst2|SW[8] (Fall) (setup and hold)
    Critical Warning: From clk_5khz (Rise) to clk_5khz (Rise) (setup and hold)
    Critical Warning: From clk_1hz (Rise) to clk_5khz (Fall) (setup and hold)
    Critical Warning: From clk_1Mhz (Rise) to data_bus:inst2|Mtemp[0] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Rise) to data_bus:inst2|Mtemp[0] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Fall) to data_bus:inst2|Mtemp[0] (Rise) (setup and hold)
    Critical Warning: From clk_1Mhz (Rise) to data_bus:inst2|Mtemp[0] (Fall) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Rise) to data_bus:inst2|Mtemp[0] (Fall) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Fall) to data_bus:inst2|Mtemp[0] (Fall) (setup and hold)
    Critical Warning: From clk_1Mhz (Rise) to data_bus:inst2|CQI[1] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Rise) to data_bus:inst2|CQI[1] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Fall) to data_bus:inst2|CQI[1] (Rise) (setup and hold)
    Critical Warning: From clk_1Mhz (Rise) to data_bus:inst2|CQI[1] (Fall) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Rise) to data_bus:inst2|CQI[1] (Fall) (setup and hold)
    Critical Warning: From data_bus:inst2|CQI[1] (Fall) to data_bus:inst2|CQI[1] (Fall) (setup and hold)
    Critical Warning: From clk_1Mhz (Fall) to data_bus:inst2|SW[1] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|SW[8] (Rise) to data_bus:inst2|SW[1] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|Mtemp[0] (Fall) to data_bus:inst2|SW[1] (Rise) (setup and hold)
    Critical Warning: From data_bus:inst2|Mtemp[0] (Fall) to data_bus:inst2|SW[1] (Fall) (setup and hold)
Info: Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info: Automatically promoted node clk_1hz~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Pin clk_1hz~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node clk_5khz~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node buzzer:inst|inst
Info: Pin clk_5khz~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node clk_1Mhz~input 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node data_bus:inst2|CQI[2]
Info: Pin clk_1Mhz~input drives global or regional clock Global Clock, but is not placed in a dedicated clock pin position
Info: Automatically promoted node data_bus:inst2|Mux46~0 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node data_bus:inst2|SW[1] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node Counter:inst12|time_set_v[3]~head_lut
        Info: Destination node Counter:inst12|time_set_v[2]~head_lut
        Info: Destination node Counter:inst12|time_set_v[1]~head_lut
        Info: Destination node Counter:inst12|time_set_v[0]~head_lut
Info: Automatically promoted node data_bus:inst2|SW[8] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: No registers were packed into other blocks
Info: Fitter preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Average interconnect usage is 0% of the available device resources
    Info: Peak interconnect usage is 3% of the available device resources in the region that extends from location X32_Y11 to location X42_Y22
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Following 2 pins must use external clamping diodes.
    Info: Pin D[12] uses I/O standard 2.5 V at H3
    Info: Pin D[0] uses I/O standard 2.5 V at E2
Warning: Following 5 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin A[4] has GND driving its datain port
    Info: Pin A[3] has GND driving its datain port
    Info: Pin A[2] has GND driving its datain port
    Info: Pin A[1] has GND driving its datain port
    Info: Pin M[3] has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: data_bus:inst2|Mux44~0 (inverted)
        Info: Type bi-directional pin D[15] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[13] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[11] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[9] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[3] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[1] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[14] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[12] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[10] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[8] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[2] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[0] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: data_bus:inst2|Mux35~0 (inverted)
        Info: Type bi-directional pin D[7] uses the 2.5 V I/O standard
    Info: Following pins have the same output enable: data_bus:inst2|Mux35~0
        Info: Type bi-directional pin D[5] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[6] uses the 2.5 V I/O standard
        Info: Type bi-directional pin D[4] uses the 2.5 V I/O standard
Info: Generated suppressed messages file F:/quartus/xiyiji/xiyiji.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 51 warnings
    Info: Peak virtual memory: 383 megabytes
    Info: Processing ended: Sun Nov 27 20:18:53 2016
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:06


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/quartus/xiyiji/xiyiji.fit.smsg.


