Fitter report for final_project
Wed Apr 15 03:52:55 2020
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Fitter Resource Usage Summary
  7. Input Pins
  8. Output Pins
  9. Bidir Pins
 10. Dual Purpose and Dedicated Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. Fitter Resource Utilization by Entity
 16. Delay Chain Summary
 17. Pad To Core Delay Chain Fanout
 18. Control Signals
 19. Non-Global High Fan-Out Signals
 20. Fitter RAM Summary
 21. |lab8|final_soc:nios_system|final_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_vvg1:auto_generated|ALTSYNCRAM
 22. Fitter DSP Block Usage Summary
 23. DSP Block Details
 24. Fitter Device Options
 25. Operating Settings and Conditions
 26. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+----------------------------------------------------------------------------------+
; Fitter Summary                                                                   ;
+------------------------------------+---------------------------------------------+
; Fitter Status                      ; Failed - Wed Apr 15 03:52:55 2020           ;
; Quartus Prime Version              ; 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Revision Name                      ; final_project                               ;
; Top-level Entity Name              ; lab8                                        ;
; Family                             ; Cyclone IV E                                ;
; Device                             ; EP4CE6F17C6                                 ;
; Timing Models                      ; Final                                       ;
; Total logic elements               ; 3,632 / 6,272 ( 58 % )                      ;
;     Total combinational functions  ; 2,638 / 6,272 ( 42 % )                      ;
;     Dedicated logic registers      ; 2,177 / 6,272 ( 35 % )                      ;
; Total registers                    ; 2177                                        ;
; Total pins                         ; 128 / 180 ( 71 % )                          ;
; Total virtual pins                 ; 0                                           ;
; Total memory bits                  ; 11,392 / 276,480 ( 4 % )                    ;
; Embedded Multiplier 9-bit elements ; 4 / 30 ( 13 % )                             ;
; Total PLLs                         ; 2 / 2 ( 100 % )                             ;
+------------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; AUTO                                  ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                       ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                  ;
+---------------------+-----------------+--------------+------------------+---------------+----------------------------+
; Name                ; Ignored Entity  ; Ignored From ; Ignored To       ; Ignored Value ; Ignored Source             ;
+---------------------+-----------------+--------------+------------------+---------------+----------------------------+
; Location            ;                 ;              ; AUD_ADCDAT       ; PIN_D2        ; QSF Assignment             ;
; Location            ;                 ;              ; AUD_ADCLRCK      ; PIN_C2        ; QSF Assignment             ;
; Location            ;                 ;              ; AUD_BCLK         ; PIN_F2        ; QSF Assignment             ;
; Location            ;                 ;              ; AUD_DACDAT       ; PIN_D1        ; QSF Assignment             ;
; Location            ;                 ;              ; AUD_DACLRCK      ; PIN_E3        ; QSF Assignment             ;
; Location            ;                 ;              ; AUD_XCK          ; PIN_E1        ; QSF Assignment             ;
; Location            ;                 ;              ; CLOCK2_50        ; PIN_AG14      ; QSF Assignment             ;
; Location            ;                 ;              ; CLOCK3_50        ; PIN_AG15      ; QSF Assignment             ;
; Location            ;                 ;              ; EEP_I2C_SCLK     ; PIN_D14       ; QSF Assignment             ;
; Location            ;                 ;              ; EEP_I2C_SDAT     ; PIN_E14       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_GTX_CLK    ; PIN_A17       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_INT_N      ; PIN_A21       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_LINK100    ; PIN_C14       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_MDC        ; PIN_C20       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_MDIO       ; PIN_B21       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RST_N      ; PIN_C19       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_CLK     ; PIN_A15       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_COL     ; PIN_E15       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_CRS     ; PIN_D15       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_DATA[0] ; PIN_C16       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_DATA[1] ; PIN_D16       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_DATA[2] ; PIN_D17       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_DATA[3] ; PIN_C15       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_DV      ; PIN_C17       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_RX_ER      ; PIN_D18       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_TX_CLK     ; PIN_B17       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_TX_DATA[0] ; PIN_C18       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_TX_DATA[1] ; PIN_D19       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_TX_DATA[2] ; PIN_A19       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_TX_DATA[3] ; PIN_B19       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_TX_EN      ; PIN_A18       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET0_TX_ER      ; PIN_B18       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_GTX_CLK    ; PIN_C23       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_INT_N      ; PIN_D24       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_LINK100    ; PIN_D13       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_MDC        ; PIN_D23       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_MDIO       ; PIN_D25       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RST_N      ; PIN_D22       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_CLK     ; PIN_B15       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_COL     ; PIN_B22       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_CRS     ; PIN_D20       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_DATA[0] ; PIN_B23       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_DATA[1] ; PIN_C21       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_DATA[2] ; PIN_A23       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_DATA[3] ; PIN_D21       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_DV      ; PIN_A22       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_RX_ER      ; PIN_C24       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_TX_CLK     ; PIN_C22       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_TX_DATA[0] ; PIN_C25       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_TX_DATA[1] ; PIN_A26       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_TX_DATA[2] ; PIN_B26       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_TX_DATA[3] ; PIN_C26       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_TX_EN      ; PIN_B25       ; QSF Assignment             ;
; Location            ;                 ;              ; ENET1_TX_ER      ; PIN_A25       ; QSF Assignment             ;
; Location            ;                 ;              ; ENETCLK_25       ; PIN_A14       ; QSF Assignment             ;
; Location            ;                 ;              ; EX_IO[0]         ; PIN_J10       ; QSF Assignment             ;
; Location            ;                 ;              ; EX_IO[1]         ; PIN_J14       ; QSF Assignment             ;
; Location            ;                 ;              ; EX_IO[2]         ; PIN_H13       ; QSF Assignment             ;
; Location            ;                 ;              ; EX_IO[3]         ; PIN_H14       ; QSF Assignment             ;
; Location            ;                 ;              ; EX_IO[4]         ; PIN_F14       ; QSF Assignment             ;
; Location            ;                 ;              ; EX_IO[5]         ; PIN_E10       ; QSF Assignment             ;
; Location            ;                 ;              ; EX_IO[6]         ; PIN_D9        ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[0]       ; PIN_AG12      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[10]      ; PIN_AE9       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[11]      ; PIN_AF9       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[12]      ; PIN_AA10      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[13]      ; PIN_AD8       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[14]      ; PIN_AC8       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[15]      ; PIN_Y10       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[16]      ; PIN_AA8       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[17]      ; PIN_AH12      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[18]      ; PIN_AC12      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[19]      ; PIN_AD12      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[1]       ; PIN_AH7       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[20]      ; PIN_AE10      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[21]      ; PIN_AD10      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[22]      ; PIN_AD11      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[2]       ; PIN_Y13       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[3]       ; PIN_Y14       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[4]       ; PIN_Y12       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[5]       ; PIN_AA13      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[6]       ; PIN_AA12      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[7]       ; PIN_AB13      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[8]       ; PIN_AB12      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_ADDR[9]       ; PIN_AB10      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_CE_N          ; PIN_AG7       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_DQ[0]         ; PIN_AH8       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_DQ[1]         ; PIN_AF10      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_DQ[2]         ; PIN_AG10      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_DQ[3]         ; PIN_AH10      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_DQ[4]         ; PIN_AF11      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_DQ[5]         ; PIN_AG11      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_DQ[6]         ; PIN_AH11      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_DQ[7]         ; PIN_AF12      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_OE_N          ; PIN_AG8       ; QSF Assignment             ;
; Location            ;                 ;              ; FL_RST_N         ; PIN_AE11      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_RY            ; PIN_Y1        ; QSF Assignment             ;
; Location            ;                 ;              ; FL_WE_N          ; PIN_AC10      ; QSF Assignment             ;
; Location            ;                 ;              ; FL_WP_N          ; PIN_AE12      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[0]          ; PIN_AB22      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[10]         ; PIN_AC19      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[11]         ; PIN_AF16      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[12]         ; PIN_AD19      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[13]         ; PIN_AF15      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[14]         ; PIN_AF24      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[15]         ; PIN_AE21      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[16]         ; PIN_AF25      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[17]         ; PIN_AC22      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[18]         ; PIN_AE22      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[19]         ; PIN_AF21      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[1]          ; PIN_AC15      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[20]         ; PIN_AF22      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[21]         ; PIN_AD22      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[22]         ; PIN_AG25      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[23]         ; PIN_AD25      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[24]         ; PIN_AH25      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[25]         ; PIN_AE25      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[26]         ; PIN_AG22      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[27]         ; PIN_AE24      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[28]         ; PIN_AH22      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[29]         ; PIN_AF26      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[2]          ; PIN_AB21      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[30]         ; PIN_AE20      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[31]         ; PIN_AG23      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[32]         ; PIN_AF20      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[33]         ; PIN_AH26      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[34]         ; PIN_AH23      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[35]         ; PIN_AG26      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[3]          ; PIN_Y17       ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[4]          ; PIN_AC21      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[5]          ; PIN_Y16       ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[6]          ; PIN_AD21      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[7]          ; PIN_AE16      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[8]          ; PIN_AD15      ; QSF Assignment             ;
; Location            ;                 ;              ; GPIO[9]          ; PIN_AE15      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX2[0]          ; PIN_AA25      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX2[1]          ; PIN_AA26      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX2[2]          ; PIN_Y25       ; QSF Assignment             ;
; Location            ;                 ;              ; HEX2[3]          ; PIN_W26       ; QSF Assignment             ;
; Location            ;                 ;              ; HEX2[4]          ; PIN_Y26       ; QSF Assignment             ;
; Location            ;                 ;              ; HEX2[5]          ; PIN_W27       ; QSF Assignment             ;
; Location            ;                 ;              ; HEX2[6]          ; PIN_W28       ; QSF Assignment             ;
; Location            ;                 ;              ; HEX3[0]          ; PIN_V21       ; QSF Assignment             ;
; Location            ;                 ;              ; HEX3[1]          ; PIN_U21       ; QSF Assignment             ;
; Location            ;                 ;              ; HEX3[2]          ; PIN_AB20      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX3[3]          ; PIN_AA21      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX3[4]          ; PIN_AD24      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX3[5]          ; PIN_AF23      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX3[6]          ; PIN_Y19       ; QSF Assignment             ;
; Location            ;                 ;              ; HEX4[0]          ; PIN_AB19      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX4[1]          ; PIN_AA19      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX4[2]          ; PIN_AG21      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX4[3]          ; PIN_AH21      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX4[4]          ; PIN_AE19      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX4[5]          ; PIN_AF19      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX4[6]          ; PIN_AE18      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX5[0]          ; PIN_AD18      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX5[1]          ; PIN_AC18      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX5[2]          ; PIN_AB18      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX5[3]          ; PIN_AH19      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX5[4]          ; PIN_AG19      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX5[5]          ; PIN_AF18      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX5[6]          ; PIN_AH18      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX6[0]          ; PIN_AA17      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX6[1]          ; PIN_AB16      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX6[2]          ; PIN_AA16      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX6[3]          ; PIN_AB17      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX6[4]          ; PIN_AB15      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX6[5]          ; PIN_AA15      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX6[6]          ; PIN_AC17      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX7[0]          ; PIN_AD17      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX7[1]          ; PIN_AE17      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX7[2]          ; PIN_AG17      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX7[3]          ; PIN_AH17      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX7[4]          ; PIN_AF17      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX7[5]          ; PIN_AG18      ; QSF Assignment             ;
; Location            ;                 ;              ; HEX7[6]          ; PIN_AA14      ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKIN0      ; PIN_AH15      ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKIN_N1    ; PIN_J28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKIN_N2    ; PIN_Y28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKIN_P1    ; PIN_J27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKIN_P2    ; PIN_Y27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKOUT0     ; PIN_AD28      ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKOUT_N1   ; PIN_G24       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKOUT_N2   ; PIN_V24       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKOUT_P1   ; PIN_G23       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_CLKOUT_P2   ; PIN_V23       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_D[0]        ; PIN_AE26      ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_D[1]        ; PIN_AE28      ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_D[2]        ; PIN_AE27      ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_D[3]        ; PIN_AF27      ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[0]   ; PIN_F25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[10]  ; PIN_U26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[11]  ; PIN_L22       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[12]  ; PIN_N26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[13]  ; PIN_P26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[14]  ; PIN_R21       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[15]  ; PIN_R23       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[16]  ; PIN_T22       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[1]   ; PIN_C27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[2]   ; PIN_E26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[3]   ; PIN_G26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[4]   ; PIN_H26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[5]   ; PIN_K26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[6]   ; PIN_L24       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[7]   ; PIN_M26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[8]   ; PIN_R26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_N[9]   ; PIN_T26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[0]   ; PIN_F24       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[10]  ; PIN_U25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[11]  ; PIN_L21       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[12]  ; PIN_N25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[13]  ; PIN_P25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[14]  ; PIN_P21       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[15]  ; PIN_R22       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[16]  ; PIN_T21       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[1]   ; PIN_D26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[2]   ; PIN_F26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[3]   ; PIN_G25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[4]   ; PIN_H25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[5]   ; PIN_K25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[6]   ; PIN_L23       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[7]   ; PIN_M25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[8]   ; PIN_R25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_RX_D_P[9]   ; PIN_T25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[0]   ; PIN_D28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[10]  ; PIN_J26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[11]  ; PIN_L28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[12]  ; PIN_V26       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[13]  ; PIN_R28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[14]  ; PIN_U28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[15]  ; PIN_V28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[16]  ; PIN_V22       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[1]   ; PIN_E28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[2]   ; PIN_F28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[3]   ; PIN_G28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[4]   ; PIN_K28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[5]   ; PIN_M28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[6]   ; PIN_K22       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[7]   ; PIN_H24       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[8]   ; PIN_J24       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_N[9]   ; PIN_P28       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[0]   ; PIN_D27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[10]  ; PIN_J25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[11]  ; PIN_L27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[12]  ; PIN_V25       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[13]  ; PIN_R27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[14]  ; PIN_U27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[15]  ; PIN_V27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[16]  ; PIN_U22       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[1]   ; PIN_E27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[2]   ; PIN_F27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[3]   ; PIN_G27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[4]   ; PIN_K27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[5]   ; PIN_M27       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[6]   ; PIN_K21       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[7]   ; PIN_H23       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[8]   ; PIN_J23       ; QSF Assignment             ;
; Location            ;                 ;              ; HSMC_TX_D_P[9]   ; PIN_P27       ; QSF Assignment             ;
; Location            ;                 ;              ; I2C_SCLK         ; PIN_B7        ; QSF Assignment             ;
; Location            ;                 ;              ; I2C_SDAT         ; PIN_A8        ; QSF Assignment             ;
; Location            ;                 ;              ; IRDA_RXD         ; PIN_Y15       ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_BLON         ; PIN_L6        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_DATA[0]      ; PIN_L3        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_DATA[1]      ; PIN_L1        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_DATA[2]      ; PIN_L2        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_DATA[3]      ; PIN_K7        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_DATA[4]      ; PIN_K1        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_DATA[5]      ; PIN_K2        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_DATA[6]      ; PIN_M3        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_DATA[7]      ; PIN_M5        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_EN           ; PIN_L4        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_ON           ; PIN_L5        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_RS           ; PIN_M2        ; QSF Assignment             ;
; Location            ;                 ;              ; LCD_RW           ; PIN_M1        ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[0]          ; PIN_E21       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[1]          ; PIN_E22       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[2]          ; PIN_E25       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[3]          ; PIN_E24       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[4]          ; PIN_H21       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[5]          ; PIN_G20       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[6]          ; PIN_G22       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[7]          ; PIN_G21       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDG[8]          ; PIN_F17       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[0]          ; PIN_G19       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[10]         ; PIN_J15       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[11]         ; PIN_H16       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[12]         ; PIN_J16       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[13]         ; PIN_H17       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[14]         ; PIN_F15       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[15]         ; PIN_G15       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[16]         ; PIN_G16       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[17]         ; PIN_H15       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[1]          ; PIN_F19       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[2]          ; PIN_E19       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[3]          ; PIN_F21       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[4]          ; PIN_F18       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[5]          ; PIN_E18       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[6]          ; PIN_J19       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[7]          ; PIN_H19       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[8]          ; PIN_J17       ; QSF Assignment             ;
; Location            ;                 ;              ; LEDR[9]          ; PIN_G17       ; QSF Assignment             ;
; Location            ;                 ;              ; OTG_DREQ[0]      ; PIN_J1        ; QSF Assignment             ;
; Location            ;                 ;              ; PS2_CLK          ; PIN_G6        ; QSF Assignment             ;
; Location            ;                 ;              ; PS2_CLK2         ; PIN_G5        ; QSF Assignment             ;
; Location            ;                 ;              ; PS2_DAT          ; PIN_H5        ; QSF Assignment             ;
; Location            ;                 ;              ; PS2_DAT2         ; PIN_F5        ; QSF Assignment             ;
; Location            ;                 ;              ; SD_CLK           ; PIN_AE13      ; QSF Assignment             ;
; Location            ;                 ;              ; SD_CMD           ; PIN_AD14      ; QSF Assignment             ;
; Location            ;                 ;              ; SD_DAT[0]        ; PIN_AE14      ; QSF Assignment             ;
; Location            ;                 ;              ; SD_DAT[1]        ; PIN_AF13      ; QSF Assignment             ;
; Location            ;                 ;              ; SD_DAT[2]        ; PIN_AB14      ; QSF Assignment             ;
; Location            ;                 ;              ; SD_DAT[3]        ; PIN_AC14      ; QSF Assignment             ;
; Location            ;                 ;              ; SD_WP_N          ; PIN_AF14      ; QSF Assignment             ;
; Location            ;                 ;              ; SMA_CLKIN        ; PIN_AH14      ; QSF Assignment             ;
; Location            ;                 ;              ; SMA_CLKOUT       ; PIN_AE23      ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[0]     ; PIN_AB7       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[10]    ; PIN_AF2       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[11]    ; PIN_AD3       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[12]    ; PIN_AB4       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[13]    ; PIN_AC3       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[14]    ; PIN_AA4       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[15]    ; PIN_AB11      ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[16]    ; PIN_AC11      ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[17]    ; PIN_AB9       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[18]    ; PIN_AB8       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[19]    ; PIN_T8        ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[1]     ; PIN_AD7       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[2]     ; PIN_AE7       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[3]     ; PIN_AC7       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[4]     ; PIN_AB6       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[5]     ; PIN_AE6       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[6]     ; PIN_AB5       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[7]     ; PIN_AC5       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[8]     ; PIN_AF5       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_ADDR[9]     ; PIN_T7        ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_CE_N        ; PIN_AF8       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[0]       ; PIN_AH3       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[10]      ; PIN_AE2       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[11]      ; PIN_AE1       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[12]      ; PIN_AE3       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[13]      ; PIN_AE4       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[14]      ; PIN_AF3       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[15]      ; PIN_AG3       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[1]       ; PIN_AF4       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[2]       ; PIN_AG4       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[3]       ; PIN_AH4       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[4]       ; PIN_AF6       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[5]       ; PIN_AG6       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[6]       ; PIN_AH6       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[7]       ; PIN_AF7       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[8]       ; PIN_AD1       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_DQ[9]       ; PIN_AD2       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_LB_N        ; PIN_AD4       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_OE_N        ; PIN_AD5       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_UB_N        ; PIN_AC4       ; QSF Assignment             ;
; Location            ;                 ;              ; SRAM_WE_N        ; PIN_AE8       ; QSF Assignment             ;
; Location            ;                 ;              ; SW[0]            ; PIN_AB28      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[10]           ; PIN_AC24      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[11]           ; PIN_AB24      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[12]           ; PIN_AB23      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[13]           ; PIN_AA24      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[14]           ; PIN_AA23      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[15]           ; PIN_AA22      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[16]           ; PIN_Y24       ; QSF Assignment             ;
; Location            ;                 ;              ; SW[17]           ; PIN_Y23       ; QSF Assignment             ;
; Location            ;                 ;              ; SW[1]            ; PIN_AC28      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[2]            ; PIN_AC27      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[3]            ; PIN_AD27      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[4]            ; PIN_AB27      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[5]            ; PIN_AC26      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[6]            ; PIN_AD26      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[7]            ; PIN_AB26      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[8]            ; PIN_AC25      ; QSF Assignment             ;
; Location            ;                 ;              ; SW[9]            ; PIN_AB25      ; QSF Assignment             ;
; Location            ;                 ;              ; TD_CLK27         ; PIN_B14       ; QSF Assignment             ;
; Location            ;                 ;              ; TD_DATA[0]       ; PIN_E8        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_DATA[1]       ; PIN_A7        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_DATA[2]       ; PIN_D8        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_DATA[3]       ; PIN_C7        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_DATA[4]       ; PIN_D7        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_DATA[5]       ; PIN_D6        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_DATA[6]       ; PIN_E7        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_DATA[7]       ; PIN_F7        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_HS            ; PIN_E5        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_RESET_N       ; PIN_G7        ; QSF Assignment             ;
; Location            ;                 ;              ; TD_VS            ; PIN_E4        ; QSF Assignment             ;
; Location            ;                 ;              ; UART_CTS         ; PIN_G14       ; QSF Assignment             ;
; Location            ;                 ;              ; UART_RTS         ; PIN_J13       ; QSF Assignment             ;
; Location            ;                 ;              ; UART_RXD         ; PIN_G12       ; QSF Assignment             ;
; Location            ;                 ;              ; UART_TXD         ; PIN_G9        ; QSF Assignment             ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[0]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[10]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[11]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[12]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[13]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[14]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[15]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[16]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[17]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[18]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[19]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[1]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[20]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[21]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[22]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[23]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[24]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[25]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[26]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[27]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[28]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[29]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[2]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[30]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[31]~reg0 ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[3]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[4]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[5]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[6]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[7]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[8]~reg0  ; ON            ; Compiler or HDL Assignment ;
; Fast Input Register ; final_soc_sdram ;              ; za_data[9]~reg0  ; ON            ; Compiler or HDL Assignment ;
+---------------------+-----------------+--------------+------------------+---------------+----------------------------+


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,632 / 6,272 ( 58 % )    ;
;     -- Combinational with no register       ; 1455                      ;
;     -- Register only                        ; 994                       ;
;     -- Combinational with a register        ; 1183                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1363                      ;
;     -- 3 input functions                    ; 782                       ;
;     -- <=2 input functions                  ; 493                       ;
;     -- Register only                        ; 994                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2414                      ;
;     -- arithmetic mode                      ; 224                       ;
;                                             ;                           ;
; Total registers*                            ; 2,177 / 7,124 ( 31 % )    ;
;     -- Dedicated logic registers            ; 2,177 / 6,272 ( 35 % )    ;
;     -- I/O registers                        ; 0 / 852 ( 0 % )           ;
;                                             ;                           ;
; Total LABs                                  ; Not available             ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 128 / 180 ( 71 % )        ;
;     -- Clock pins                           ; 0 / 3 ( 0 % )             ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; M9Ks                                        ; 6 / 30 ( 20 % )           ;
; Total block memory bits                     ; 11,392 / 276,480 ( 4 % )  ;
; Total block memory implementation bits      ; 55,296 / 276,480 ( 20 % ) ;
; Embedded Multiplier 9-bit elements          ; 4 / 30 ( 13 % )           ;
; PLLs                                        ; 2 / 2 ( 100 % )           ;
; Global signals                              ; 0                         ;
;     -- Global clocks                        ; 0 / 10 ( 0 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Maximum fan-out                             ; 1264                      ;
; Highest non-global fan-out                  ; 1264                      ;
; Total fan-out                               ; 18045                     ;
; Average fan-out                             ; 3.42                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                        ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name     ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; CLOCK_50 ; Unassigned ; --       ; 1264                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[0]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[1]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[2]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; KEY[3]   ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
; OTG_INT  ; Unassigned ; --       ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; None         ; --                        ; User                 ; no        ;
+----------+------------+----------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                      ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin #      ; I/O Bank ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; DRAM_ADDR[0]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[10] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[11] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[12] ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[1]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[2]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[3]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[4]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[5]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[6]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[7]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[8]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_ADDR[9]  ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[0]    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_BA[1]    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CAS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CKE      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CLK      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_CS_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[0]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[1]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[2]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_DQM[3]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_RAS_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DRAM_WE_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[0]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_ADDR[1]   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_CS_N      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RD_N      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_RST_N     ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; OTG_WR_N      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_BLANK_N   ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[0]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[1]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[4]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[5]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[6]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[7]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_CLK       ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[4]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[5]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[6]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[7]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[4]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[5]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[6]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[7]      ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_SYNC_N    ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS        ; Unassigned ; --       ; no              ; no                     ; no            ; no        ; no              ; no         ; no            ; no       ; Off          ; None         ; Default          ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+------------+----------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------+
; Name         ; Pin #      ; I/O Bank ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                       ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------+
; DRAM_DQ[0]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[10]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[11]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[12]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[13]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[14]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[15]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[16]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[17]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[18]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[19]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[1]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[20]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[21]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[22]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[23]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[24]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[25]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[26]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[27]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[28]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[29]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[2]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[30]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[31]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[3]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[4]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[5]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[6]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[7]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[8]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; DRAM_DQ[9]   ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; final_soc:nios_system|final_soc_sdram:sdram|oe (inverted) ;
; OTG_DATA[0]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[10] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[11] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[12] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[13] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[14] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[15] ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[1]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[2]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[3]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[4]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[5]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[6]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[7]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[8]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
; OTG_DATA[9]  ; Unassigned ; --       ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no        ; no              ; no         ; no       ; Off          ; None         ; Default          ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; hpi_io_intf:hpi_io_inst|OTG_DATA~16 (inverted)            ;
+--------------+------------+----------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+-----------------------------------------------------------+


+-----------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                   ;
+----------+-----------+-------------+------------------+---------------------------+
; Location ; Pin Name  ; Reserved As ; User Signal Name ; Pin Type                  ;
+----------+-----------+-------------+------------------+---------------------------+
; F4       ; nSTATUS   ; -           ; -                ; Dedicated Programming Pin ;
; H5       ; nCONFIG   ; -           ; -                ; Dedicated Programming Pin ;
; J3       ; nCE       ; -           ; -                ; Dedicated Programming Pin ;
; H14      ; CONF_DONE ; -           ; -                ; Dedicated Programming Pin ;
; H13      ; MSEL0     ; -           ; -                ; Dedicated Programming Pin ;
; H12      ; MSEL1     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL2     ; -           ; -                ; Dedicated Programming Pin ;
; G12      ; MSEL3     ; -           ; -                ; Dedicated Programming Pin ;
+----------+-----------+-------------+------------------+---------------------------+


+----------------------------------------------------------+
; I/O Bank Usage                                           ;
+----------+----------------+---------------+--------------+
; I/O Bank ; Usage          ; VCCIO Voltage ; VREF Voltage ;
+----------+----------------+---------------+--------------+
; 1        ; 0 / 17 ( 0 % ) ; --            ; --           ;
; 2        ; 0 / 19 ( 0 % ) ; --            ; --           ;
; 3        ; 0 / 26 ( 0 % ) ; --            ; --           ;
; 4        ; 0 / 27 ( 0 % ) ; --            ; --           ;
; 5        ; 0 / 25 ( 0 % ) ; --            ; --           ;
; 6        ; 0 / 14 ( 0 % ) ; --            ; --           ;
; 7        ; 0 / 26 ( 0 % ) ; --            ; --           ;
; 8        ; 0 / 26 ( 0 % ) ; --            ; --           ;
; Unknown  ; 132            ; --            ;              ;
+----------+----------------+---------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                              ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ; 194        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A3       ; 200        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 196        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 192        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 188        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 183        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 177        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 175        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 168        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 161        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 159        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ; 153        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 155        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 167        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 201        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 197        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 195        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 189        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 184        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 178        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 176        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 169        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 162        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ; 160        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B13      ; 154        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 156        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B16      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 202        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 187        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C7       ;            ; 8        ; VCCIO8                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C8       ; 179        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 172        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C11      ; 163        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ;            ; 7        ; VCCIO7                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; C14      ; 149        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 147        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C16      ; 146        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ; 203        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D4       ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D5       ; 198        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 199        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ; 180        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 151        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 152        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ;            ;          ; VCCD_PLL2                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 150        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 144        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D16      ; 143        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 24         ; 1        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E3       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E6       ; 191        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 190        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 181        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ; 174        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E10      ; 158        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 157        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ;            ;          ; GNDA2                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E14      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; E15      ; 128        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; E16      ; 127        ; 6        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F1       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F4       ; 9          ; 1        ; ^nSTATUS                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; F5       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ; 185        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F7       ; 186        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 182        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 164        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 166        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ;            ; --       ; VCCA2                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; F13      ; 138        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F14      ; 142        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F15      ; 140        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F16      ; 139        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ;            ; 1        ; VCCIO1                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G9       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 145        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G12      ; 132        ; 6        ; ^MSEL2                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G12      ; 133        ; 6        ; ^MSEL3                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 6        ; VCCIO6                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; G15      ; 137        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G16      ; 136        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; On           ;
; H2       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ; 19         ; 1        ; #TCK                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ; 18         ; 1        ; #TDI                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; H5       ; 17         ; 1        ; ^nCONFIG                        ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H11      ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; H12      ; 131        ; 6        ; ^MSEL1                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H13      ; 130        ; 6        ; ^MSEL0                          ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ; 129        ; 6        ; ^CONF_DONE                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H16      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 28         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 27         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 22         ; 1        ; ^nCE                            ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 21         ; 1        ; #TDO                            ; output ;              ;         ; --         ;                 ; --       ; --           ;
; J5       ; 20         ; 1        ; #TMS                            ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 29         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J11      ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J12      ; 123        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J13      ; 124        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J14      ; 122        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J15      ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 33         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 32         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K6       ; 30         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K7       ;            ;          ; VCCINT                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ; 60         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K9       ; 76         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K10      ; 87         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; K11      ; 110        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K12      ; 105        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 35         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ;            ; --       ; VCCA1                           ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 65         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L8       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L9       ; 77         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L10      ; 88         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L11      ; 99         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; L12      ; 104        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L13      ; 114        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L14      ; 113        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L15      ; 116        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 115        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 26         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M2       ; 25         ; 2        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 2        ; VCCIO2                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ;            ;          ; GNDA1                           ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M6       ; 57         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M7       ; 59         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M8       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M9       ; 78         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M10      ; 93         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M11      ; 100        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; M12      ; 103        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M13      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ; 5        ; VCCIO5                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ; 126        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M16      ; 125        ; 5        ; GND+                            ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 38         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 37         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N4       ;            ;          ; VCCD_PLL1                       ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ; 55         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N6       ; 56         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N7       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N9       ; 79         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N10      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ; 94         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N12      ; 101        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; N13      ; 102        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N14      ; 106        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 112        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 111        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P4       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P7       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 71         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P9       ; 89         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P10      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ; 90         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ; 98         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; P15      ; 107        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 108        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R3       ; 47         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R4       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R5       ; 61         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R6       ; 63         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R7       ; 66         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R8       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R9       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 85         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 91         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 97         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ;            ;          ; GND                             ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ; 109        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 3        ; VCCIO3                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
; T2       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T3       ; 48         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T4       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T5       ; 62         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T6       ; 64         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T7       ; 67         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T8       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 81         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 86         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ; 92         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T14      ; 95         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 96         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ;            ; 4        ; VCCIO4                          ; power  ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+---------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                                                        ;
+-------------------------------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+
; Name                          ; vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|pll1 ; final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|pll7 ;
+-------------------------------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+
; SDC pin name                  ; vga_clk_instance|altpll_component|auto_generated|pll1                               ; nios_system|sdram_pll|sd1|pll7                                                               ;
; PLL mode                      ; Normal                                                                              ; Normal                                                                                       ;
; Compensate clock              ; clock0                                                                              ; clock0                                                                                       ;
; Compensated input/output pins ; --                                                                                  ; --                                                                                           ;
; Switchover type               ; --                                                                                  ; --                                                                                           ;
; Input frequency 0             ; 50.0 MHz                                                                            ; 50.0 MHz                                                                                     ;
; Input frequency 1             ; --                                                                                  ; --                                                                                           ;
; Nominal PFD frequency         ; 50.0 MHz                                                                            ; 50.0 MHz                                                                                     ;
; Nominal VCO frequency         ; 600.0 MHz                                                                           ; 500.0 MHz                                                                                    ;
; VCO post scale K counter      ; 2                                                                                   ; 2                                                                                            ;
; VCO frequency control         ; Auto                                                                                ; Auto                                                                                         ;
; VCO phase shift step          ; 208 ps                                                                              ; 250 ps                                                                                       ;
; VCO multiply                  ; --                                                                                  ; --                                                                                           ;
; VCO divide                    ; --                                                                                  ; --                                                                                           ;
; Freq min lock                 ; 25.0 MHz                                                                            ; 30.0 MHz                                                                                     ;
; Freq max lock                 ; 54.18 MHz                                                                           ; 65.02 MHz                                                                                    ;
; M VCO Tap                     ; 0                                                                                   ; 4                                                                                            ;
; M Initial                     ; 1                                                                                   ; 2                                                                                            ;
; M value                       ; 12                                                                                  ; 10                                                                                           ;
; N value                       ; 1                                                                                   ; 1                                                                                            ;
; Charge pump current           ; setting 1                                                                           ; setting 1                                                                                    ;
; Loop filter resistance        ; setting 27                                                                          ; setting 27                                                                                   ;
; Loop filter capacitance       ; setting 0                                                                           ; setting 0                                                                                    ;
; Bandwidth                     ; 680 kHz to 980 kHz                                                                  ; 1.03 MHz to 1.97 MHz                                                                         ;
; Bandwidth type                ; Medium                                                                              ; Medium                                                                                       ;
; Real time reconfigurable      ; Off                                                                                 ; Off                                                                                          ;
; Scan chain MIF file           ; --                                                                                  ; --                                                                                           ;
; Preserve PLL counter order    ; Off                                                                                 ; Off                                                                                          ;
; PLL location                  ; Unassigned                                                                          ; Unassigned                                                                                   ;
; Inclk0 signal                 ; CLOCK_50                                                                            ; CLOCK_50                                                                                     ;
; Inclk1 signal                 ; --                                                                                  ; --                                                                                           ;
; Inclk0 signal type            ; Dedicated Pin                                                                       ; Dedicated Pin                                                                                ;
; Inclk1 signal type            ; --                                                                                  ; --                                                                                           ;
+-------------------------------+-------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                                          ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+
; Name                                                                                                     ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                                 ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+
; vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|wire_pll1_clk[0]          ; clock0       ; 1    ; 2   ; 25.0 MHz         ; 0 (0 ps)       ; 1.88 (208 ps)    ; 50/50      ; C0      ; 24            ; 12/12 Even ; --            ; 1       ; 0       ; vga_clk_instance|altpll_component|auto_generated|pll1|clk[0] ;
; final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|wire_pll7_clk[0] ; clock0       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C0      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; nios_system|sdram_pll|sd1|pll7|clk[0]                        ;
; final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|wire_pll7_clk[1] ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 4.50 (250 ps)    ; 50/50      ; C1      ; 10            ; 5/5 Even   ; --            ; 1       ; 0       ; nios_system|sdram_pll|sd1|pll7|clk[1]                        ;
+----------------------------------------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+--------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                              ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                 ; Entity Name                                       ; Library Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
; |lab8                                                                                                                                   ; 0 (0)       ; 2177 (1)                  ; 0 (0)         ; 11392       ; 4            ; 0       ; 2         ; 128  ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8                                                                                                                                                                                                                                                                                                                                                                                                                               ; lab8                                              ; work         ;
;    |HexDriver:hex_inst_0|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|HexDriver:hex_inst_0                                                                                                                                                                                                                                                                                                                                                                                                          ; HexDriver                                         ; work         ;
;    |HexDriver:hex_inst_1|                                                                                                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|HexDriver:hex_inst_1                                                                                                                                                                                                                                                                                                                                                                                                          ; HexDriver                                         ; work         ;
;    |VGA_controller:vga_controller_instance|                                                                                             ; 0 (0)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|VGA_controller:vga_controller_instance                                                                                                                                                                                                                                                                                                                                                                                        ; VGA_controller                                    ; work         ;
;    |ball:ball_instance|                                                                                                                 ; 0 (0)       ; 26 (26)                   ; 0 (0)         ; 0           ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|ball:ball_instance                                                                                                                                                                                                                                                                                                                                                                                                            ; ball                                              ; work         ;
;       |lpm_mult:Mult0|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|ball:ball_instance|lpm_mult:Mult0                                                                                                                                                                                                                                                                                                                                                                                             ; lpm_mult                                          ; work         ;
;          |mult_p5t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|ball:ball_instance|lpm_mult:Mult0|mult_p5t:auto_generated                                                                                                                                                                                                                                                                                                                                                                     ; mult_p5t                                          ; work         ;
;       |lpm_mult:Mult1|                                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|ball:ball_instance|lpm_mult:Mult1                                                                                                                                                                                                                                                                                                                                                                                             ; lpm_mult                                          ; work         ;
;          |mult_p5t:auto_generated|                                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|ball:ball_instance|lpm_mult:Mult1|mult_p5t:auto_generated                                                                                                                                                                                                                                                                                                                                                                     ; mult_p5t                                          ; work         ;
;    |color_mapper:color_instance|                                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|color_mapper:color_instance                                                                                                                                                                                                                                                                                                                                                                                                   ; color_mapper                                      ; work         ;
;    |final_soc:nios_system|                                                                                                              ; 0 (0)       ; 2004 (0)                  ; 0 (0)         ; 11392       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system                                                                                                                                                                                                                                                                                                                                                                                                         ; final_soc                                         ; final_soc    ;
;       |altera_reset_controller:rst_controller_001|                                                                                      ; 0 (0)       ; 16 (10)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|altera_reset_controller:rst_controller_001                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                           ; final_soc    ;
;          |altera_reset_synchronizer:alt_rst_req_sync_uq1|                                                                               ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_req_sync_uq1                                                                                                                                                                                                                                                                                                               ; altera_reset_synchronizer                         ; final_soc    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|altera_reset_controller:rst_controller_001|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; final_soc    ;
;       |altera_reset_controller:rst_controller_002|                                                                                      ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                                                              ; altera_reset_controller                           ; final_soc    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                   ; altera_reset_synchronizer                         ; final_soc    ;
;       |altera_reset_controller:rst_controller|                                                                                          ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                  ; altera_reset_controller                           ; final_soc    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                                   ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                       ; altera_reset_synchronizer                         ; final_soc    ;
;       |final_soc_jtag_uart_0:jtag_uart_0|                                                                                               ; 0 (0)       ; 113 (13)                  ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                                                       ; final_soc_jtag_uart_0                             ; final_soc    ;
;          |alt_jtag_atlantic:final_soc_jtag_uart_0_alt_jtag_atlantic|                                                                    ; 0 (0)       ; 60 (60)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:final_soc_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                                                             ; alt_jtag_atlantic                                 ; work         ;
;          |final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|                                                            ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                                                     ; final_soc_jtag_uart_0_scfifo_r                    ; final_soc    ;
;             |scfifo:rfifo|                                                                                                              ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                                                        ; scfifo                                            ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                             ; scfifo_jr21                                       ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                        ; a_dpfifo_l011                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                ; a_fefifo_7cf                                      ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                           ; cntr_do7                                          ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                ; altsyncram_nio1                                   ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                  ; cntr_1ob                                          ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                        ; cntr_1ob                                          ; work         ;
;          |final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|                                                            ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                                                     ; final_soc_jtag_uart_0_scfifo_w                    ; final_soc    ;
;             |scfifo:wfifo|                                                                                                              ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                                                        ; scfifo                                            ; work         ;
;                |scfifo_jr21:auto_generated|                                                                                             ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated                                                                                                                                                                                                                                                             ; scfifo_jr21                                       ; work         ;
;                   |a_dpfifo_l011:dpfifo|                                                                                                ; 0 (0)       ; 20 (0)                    ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo                                                                                                                                                                                                                                        ; a_dpfifo_l011                                     ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                          ; 0 (0)       ; 8 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                                                ; a_fefifo_7cf                                      ; work         ;
;                         |cntr_do7:count_usedw|                                                                                          ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|cntr_do7:count_usedw                                                                                                                                                                                           ; cntr_do7                                          ; work         ;
;                      |altsyncram_nio1:FIFOram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram                                                                                                                                                                                                                ; altsyncram_nio1                                   ; work         ;
;                      |cntr_1ob:rd_ptr_count|                                                                                            ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:rd_ptr_count                                                                                                                                                                                                                  ; cntr_1ob                                          ; work         ;
;                      |cntr_1ob:wr_ptr|                                                                                                  ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|cntr_1ob:wr_ptr                                                                                                                                                                                                                        ; cntr_1ob                                          ; work         ;
;       |final_soc_keycode:keycode|                                                                                                       ; 0 (0)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_keycode:keycode                                                                                                                                                                                                                                                                                                                                                                               ; final_soc_keycode                                 ; final_soc    ;
;       |final_soc_mm_interconnect_0:mm_interconnect_0|                                                                                   ; 0 (0)       ; 893 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                           ; final_soc_mm_interconnect_0                       ; final_soc    ;
;          |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo|                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:keycode_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|                                                            ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|                                                                     ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:otg_hpi_address_s1_agent_rsp_fifo|                                                                      ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_address_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:otg_hpi_cs_s1_agent_rsp_fifo|                                                                           ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_cs_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                        ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:otg_hpi_data_s1_agent_rsp_fifo|                                                                         ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_data_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                      ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:otg_hpi_r_s1_agent_rsp_fifo|                                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_r_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:otg_hpi_reset_s1_agent_rsp_fifo|                                                                        ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_reset_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:otg_hpi_w_s1_agent_rsp_fifo|                                                                            ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:otg_hpi_w_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                         ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|                                                                     ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                                  ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|                                                                              ; 0 (0)       ; 330 (330)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo                                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|                                                                                ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo                                                                                                                                                                                                                                                                                                             ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|                                                              ; 0 (0)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo                                                                                                                                                                                                                                                                                           ; altera_avalon_sc_fifo                             ; final_soc    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_001|                                                                         ; 0 (0)       ; 70 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001                                                                                                                                                                                                                                                                                                      ; altera_avalon_st_handshake_clock_crosser          ; final_soc    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 0 (0)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                             ; altera_avalon_st_clock_crosser                    ; final_soc    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; final_soc    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; final_soc    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_002|                                                                         ; 0 (0)       ; 70 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002                                                                                                                                                                                                                                                                                                      ; altera_avalon_st_handshake_clock_crosser          ; final_soc    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 0 (0)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                             ; altera_avalon_st_clock_crosser                    ; final_soc    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; final_soc    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; final_soc    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser_003|                                                                         ; 0 (0)       ; 70 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003                                                                                                                                                                                                                                                                                                      ; altera_avalon_st_handshake_clock_crosser          ; final_soc    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 0 (0)       ; 70 (66)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                             ; altera_avalon_st_clock_crosser                    ; final_soc    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; final_soc    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                        ; altera_std_synchronizer_nocut                     ; final_soc    ;
;          |altera_avalon_st_handshake_clock_crosser:crosser|                                                                             ; 0 (0)       ; 136 (0)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser                                                                                                                                                                                                                                                                                                          ; altera_avalon_st_handshake_clock_crosser          ; final_soc    ;
;             |altera_avalon_st_clock_crosser:clock_xer|                                                                                  ; 0 (0)       ; 136 (132)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer                                                                                                                                                                                                                                                                 ; altera_avalon_st_clock_crosser                    ; final_soc    ;
;                |altera_std_synchronizer_nocut:in_to_out_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:in_to_out_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                     ; final_soc    ;
;                |altera_std_synchronizer_nocut:out_to_in_synchronizer|                                                                   ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|altera_std_synchronizer_nocut:out_to_in_synchronizer                                                                                                                                                                                                            ; altera_std_synchronizer_nocut                     ; final_soc    ;
;          |altera_merlin_master_agent:nios2_gen2_0_data_master_agent|                                                                    ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_data_master_agent                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_agent                        ; final_soc    ;
;          |altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent|                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:nios2_gen2_0_instruction_master_agent                                                                                                                                                                                                                                                                                          ; altera_merlin_master_agent                        ; final_soc    ;
;          |altera_merlin_master_translator:nios2_gen2_0_data_master_translator|                                                          ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_data_master_translator                                                                                                                                                                                                                                                                                       ; altera_merlin_master_translator                   ; final_soc    ;
;          |altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator|                                                   ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:nios2_gen2_0_instruction_master_translator                                                                                                                                                                                                                                                                                ; altera_merlin_master_translator                   ; final_soc    ;
;          |altera_merlin_slave_agent:keycode_s1_agent|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:keycode_s1_agent                                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                         ; final_soc    ;
;          |altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:nios2_gen2_0_debug_mem_slave_agent                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_agent                         ; final_soc    ;
;          |altera_merlin_slave_agent:onchip_memory2_0_s1_agent|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:onchip_memory2_0_s1_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                         ; final_soc    ;
;          |altera_merlin_slave_agent:sdram_pll_pll_slave_agent|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_pll_pll_slave_agent                                                                                                                                                                                                                                                                                                       ; altera_merlin_slave_agent                         ; final_soc    ;
;          |altera_merlin_slave_agent:sdram_s1_agent|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sdram_s1_agent                                                                                                                                                                                                                                                                                                                  ; altera_merlin_slave_agent                         ; final_soc    ;
;          |altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent|                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:sysid_qsys_0_control_slave_agent                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_agent                         ; final_soc    ;
;          |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                      ; 0 (0)       ; 23 (23)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:keycode_s1_translator|                                                                         ; 0 (0)       ; 11 (11)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:keycode_s1_translator                                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator|                                                       ; 0 (0)       ; 33 (33)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:nios2_gen2_0_debug_mem_slave_translator                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:onchip_memory2_0_s1_translator|                                                                ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:onchip_memory2_0_s1_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:otg_hpi_address_s1_translator|                                                                 ; 0 (0)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_address_s1_translator                                                                                                                                                                                                                                                                                              ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:otg_hpi_cs_s1_translator|                                                                      ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_cs_s1_translator                                                                                                                                                                                                                                                                                                   ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:otg_hpi_data_s1_translator|                                                                    ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_data_s1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:otg_hpi_r_s1_translator|                                                                       ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_r_s1_translator                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:otg_hpi_reset_s1_translator|                                                                   ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_reset_s1_translator                                                                                                                                                                                                                                                                                                ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:otg_hpi_w_s1_translator|                                                                       ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:otg_hpi_w_s1_translator                                                                                                                                                                                                                                                                                                    ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:sdram_pll_pll_slave_translator|                                                                ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sdram_pll_pll_slave_translator                                                                                                                                                                                                                                                                                             ; altera_merlin_slave_translator                    ; final_soc    ;
;          |altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator|                                                         ; 0 (0)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_translator:sysid_qsys_0_control_slave_translator                                                                                                                                                                                                                                                                                      ; altera_merlin_slave_translator                    ; final_soc    ;
;          |final_soc_mm_interconnect_0_cmd_demux:cmd_demux|                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_demux:cmd_demux                                                                                                                                                                                                                                                                                                           ; final_soc_mm_interconnect_0_cmd_demux             ; final_soc    ;
;          |final_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_demux_001:cmd_demux_001                                                                                                                                                                                                                                                                                                   ; final_soc_mm_interconnect_0_cmd_demux_001         ; final_soc    ;
;          |final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|                                                                          ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001                                                                                                                                                                                                                                                                                                       ; final_soc_mm_interconnect_0_cmd_mux_001           ; final_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; final_soc    ;
;          |final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|                                                                          ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002                                                                                                                                                                                                                                                                                                       ; final_soc_mm_interconnect_0_cmd_mux_001           ; final_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; final_soc    ;
;          |final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|                                                                          ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003                                                                                                                                                                                                                                                                                                       ; final_soc_mm_interconnect_0_cmd_mux_001           ; final_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; final_soc    ;
;          |final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|                                                                          ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004                                                                                                                                                                                                                                                                                                       ; final_soc_mm_interconnect_0_cmd_mux_001           ; final_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; final_soc    ;
;          |final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|                                                                          ; 0 (0)       ; 5 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005                                                                                                                                                                                                                                                                                                       ; final_soc_mm_interconnect_0_cmd_mux_001           ; final_soc    ;
;             |altera_merlin_arbitrator:arb|                                                                                              ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                          ; altera_merlin_arbitrator                          ; final_soc    ;
;          |final_soc_mm_interconnect_0_router:router|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_router:router                                                                                                                                                                                                                                                                                                                 ; final_soc_mm_interconnect_0_router                ; final_soc    ;
;          |final_soc_mm_interconnect_0_router_001:router_001|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_router_001:router_001                                                                                                                                                                                                                                                                                                         ; final_soc_mm_interconnect_0_router_001            ; final_soc    ;
;          |final_soc_mm_interconnect_0_router_003:router_007|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_router_003:router_007                                                                                                                                                                                                                                                                                                         ; final_soc_mm_interconnect_0_router_003            ; final_soc    ;
;          |final_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_002                                                                                                                                                                                                                                                                                                   ; final_soc_mm_interconnect_0_rsp_demux_001         ; final_soc    ;
;          |final_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_003|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_003                                                                                                                                                                                                                                                                                                   ; final_soc_mm_interconnect_0_rsp_demux_001         ; final_soc    ;
;          |final_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_004                                                                                                                                                                                                                                                                                                   ; final_soc_mm_interconnect_0_rsp_demux_001         ; final_soc    ;
;          |final_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_005|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_rsp_demux_001:rsp_demux_005                                                                                                                                                                                                                                                                                                   ; final_soc_mm_interconnect_0_rsp_demux_001         ; final_soc    ;
;          |final_soc_mm_interconnect_0_rsp_mux:rsp_mux|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_rsp_mux:rsp_mux                                                                                                                                                                                                                                                                                                               ; final_soc_mm_interconnect_0_rsp_mux               ; final_soc    ;
;          |final_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001|                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_rsp_mux_001:rsp_mux_001                                                                                                                                                                                                                                                                                                       ; final_soc_mm_interconnect_0_rsp_mux_001           ; final_soc    ;
;       |final_soc_nios2_gen2_0:nios2_gen2_0|                                                                                             ; 0 (0)       ; 587 (0)                   ; 0 (0)         ; 10240       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0                                                                                                                                                                                                                                                                                                                                                                     ; final_soc_nios2_gen2_0                            ; final_soc    ;
;          |final_soc_nios2_gen2_0_cpu:cpu|                                                                                               ; 0 (0)       ; 587 (318)                 ; 0 (0)         ; 10240       ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu                                                                                                                                                                                                                                                                                                                                      ; final_soc_nios2_gen2_0_cpu                        ; final_soc    ;
;             |final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|                                             ; 0 (0)       ; 269 (80)                  ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci                                                                                                                                                                                                                                                        ; final_soc_nios2_gen2_0_cpu_nios2_oci              ; final_soc    ;
;                |final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|                      ; 0 (0)       ; 96 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper                                                                                                                                                      ; final_soc_nios2_gen2_0_cpu_debug_slave_wrapper    ; final_soc    ;
;                   |final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk|                     ; 0 (0)       ; 49 (45)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk                                                      ; final_soc_nios2_gen2_0_cpu_debug_slave_sysclk     ; final_soc    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer3|                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer4|                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; altera_std_synchronizer                           ; work         ;
;                   |final_soc_nios2_gen2_0_cpu_debug_slave_tck:the_final_soc_nios2_gen2_0_cpu_debug_slave_tck|                           ; 0 (0)       ; 47 (43)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_tck:the_final_soc_nios2_gen2_0_cpu_debug_slave_tck                                                            ; final_soc_nios2_gen2_0_cpu_debug_slave_tck        ; final_soc    ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer1|                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_tck:the_final_soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; altera_std_synchronizer                           ; work         ;
;                      |altera_std_synchronizer:the_altera_std_synchronizer2|                                                             ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_tck:the_final_soc_nios2_gen2_0_cpu_debug_slave_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; altera_std_synchronizer                           ; work         ;
;                   |sld_virtual_jtag_basic:final_soc_nios2_gen2_0_cpu_debug_slave_phy|                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:final_soc_nios2_gen2_0_cpu_debug_slave_phy                                                                                    ; sld_virtual_jtag_basic                            ; work         ;
;                |final_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_final_soc_nios2_gen2_0_cpu_nios2_avalon_reg|                            ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_final_soc_nios2_gen2_0_cpu_nios2_avalon_reg                                                                                                                                                            ; final_soc_nios2_gen2_0_cpu_nios2_avalon_reg       ; final_soc    ;
;                |final_soc_nios2_gen2_0_cpu_nios2_oci_break:the_final_soc_nios2_gen2_0_cpu_nios2_oci_break|                              ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_oci_break:the_final_soc_nios2_gen2_0_cpu_nios2_oci_break                                                                                                                                                              ; final_soc_nios2_gen2_0_cpu_nios2_oci_break        ; final_soc    ;
;                |final_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_final_soc_nios2_gen2_0_cpu_nios2_oci_debug|                              ; 0 (0)       ; 9 (7)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_final_soc_nios2_gen2_0_cpu_nios2_oci_debug                                                                                                                                                              ; final_soc_nios2_gen2_0_cpu_nios2_oci_debug        ; final_soc    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer|                                                                 ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_final_soc_nios2_gen2_0_cpu_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                          ; altera_std_synchronizer                           ; work         ;
;                |final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|                                    ; 0 (0)       ; 49 (49)                   ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem                                                                                                                                                                    ; final_soc_nios2_gen2_0_cpu_nios2_ocimem           ; final_soc    ;
;                   |final_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:final_soc_nios2_gen2_0_cpu_ociram_sp_ram|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|final_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:final_soc_nios2_gen2_0_cpu_ociram_sp_ram                                                                           ; final_soc_nios2_gen2_0_cpu_ociram_sp_ram_module   ; final_soc    ;
;                      |altsyncram:the_altsyncram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|final_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:final_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram                                                 ; altsyncram                                        ; work         ;
;                         |altsyncram_ac71:auto_generated|                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|final_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:final_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated                  ; altsyncram_ac71                                   ; work         ;
;             |final_soc_nios2_gen2_0_cpu_register_bank_a_module:final_soc_nios2_gen2_0_cpu_register_bank_a|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_register_bank_a_module:final_soc_nios2_gen2_0_cpu_register_bank_a                                                                                                                                                                                                                                         ; final_soc_nios2_gen2_0_cpu_register_bank_a_module ; final_soc    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_register_bank_a_module:final_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_register_bank_a_module:final_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                ; altsyncram_6mc1                                   ; work         ;
;             |final_soc_nios2_gen2_0_cpu_register_bank_b_module:final_soc_nios2_gen2_0_cpu_register_bank_b|                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_register_bank_b_module:final_soc_nios2_gen2_0_cpu_register_bank_b                                                                                                                                                                                                                                         ; final_soc_nios2_gen2_0_cpu_register_bank_b_module ; final_soc    ;
;                |altsyncram:the_altsyncram|                                                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_register_bank_b_module:final_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                               ; altsyncram                                        ; work         ;
;                   |altsyncram_6mc1:auto_generated|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_register_bank_b_module:final_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated                                                                                                                                                                                ; altsyncram_6mc1                                   ; work         ;
;       |final_soc_onchip_memory2_0:onchip_memory2_0|                                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_onchip_memory2_0:onchip_memory2_0                                                                                                                                                                                                                                                                                                                                                             ; final_soc_onchip_memory2_0                        ; final_soc    ;
;          |altsyncram:the_altsyncram|                                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram                                                                                                                                                                                                                                                                                                                                   ; altsyncram                                        ; work         ;
;             |altsyncram_vvg1:auto_generated|                                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 128         ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_vvg1:auto_generated                                                                                                                                                                                                                                                                                                    ; altsyncram_vvg1                                   ; work         ;
;       |final_soc_otg_hpi_address:otg_hpi_address|                                                                                       ; 0 (0)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_otg_hpi_address:otg_hpi_address                                                                                                                                                                                                                                                                                                                                                               ; final_soc_otg_hpi_address                         ; final_soc    ;
;       |final_soc_otg_hpi_cs:otg_hpi_cs|                                                                                                 ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_otg_hpi_cs:otg_hpi_cs                                                                                                                                                                                                                                                                                                                                                                         ; final_soc_otg_hpi_cs                              ; final_soc    ;
;       |final_soc_otg_hpi_cs:otg_hpi_reset|                                                                                              ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_otg_hpi_cs:otg_hpi_reset                                                                                                                                                                                                                                                                                                                                                                      ; final_soc_otg_hpi_cs                              ; final_soc    ;
;       |final_soc_otg_hpi_cs:otg_hpi_r|                                                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_otg_hpi_cs:otg_hpi_r                                                                                                                                                                                                                                                                                                                                                                          ; final_soc_otg_hpi_cs                              ; final_soc    ;
;       |final_soc_otg_hpi_cs:otg_hpi_w|                                                                                                  ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_otg_hpi_cs:otg_hpi_w                                                                                                                                                                                                                                                                                                                                                                          ; final_soc_otg_hpi_cs                              ; final_soc    ;
;       |final_soc_otg_hpi_data:otg_hpi_data|                                                                                             ; 0 (0)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_otg_hpi_data:otg_hpi_data                                                                                                                                                                                                                                                                                                                                                                     ; final_soc_otg_hpi_data                            ; final_soc    ;
;       |final_soc_sdram:sdram|                                                                                                           ; 0 (0)       ; 337 (209)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_sdram:sdram                                                                                                                                                                                                                                                                                                                                                                                   ; final_soc_sdram                                   ; final_soc    ;
;          |final_soc_sdram_input_efifo_module:the_final_soc_sdram_input_efifo_module|                                                    ; 0 (0)       ; 128 (128)                 ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_sdram:sdram|final_soc_sdram_input_efifo_module:the_final_soc_sdram_input_efifo_module                                                                                                                                                                                                                                                                                                         ; final_soc_sdram_input_efifo_module                ; final_soc    ;
;       |final_soc_sdram_pll:sdram_pll|                                                                                                   ; 0 (0)       ; 6 (2)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_sdram_pll:sdram_pll                                                                                                                                                                                                                                                                                                                                                                           ; final_soc_sdram_pll                               ; final_soc    ;
;          |final_soc_sdram_pll_altpll_l0b2:sd1|                                                                                          ; 0 (0)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1                                                                                                                                                                                                                                                                                                                                       ; final_soc_sdram_pll_altpll_l0b2                   ; final_soc    ;
;          |final_soc_sdram_pll_stdsync_sv6:stdsync2|                                                                                     ; 0 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_stdsync_sv6:stdsync2                                                                                                                                                                                                                                                                                                                                  ; final_soc_sdram_pll_stdsync_sv6                   ; final_soc    ;
;             |final_soc_sdram_pll_dffpipe_l2c:dffpipe3|                                                                                  ; 0 (0)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_stdsync_sv6:stdsync2|final_soc_sdram_pll_dffpipe_l2c:dffpipe3                                                                                                                                                                                                                                                                                         ; final_soc_sdram_pll_dffpipe_l2c                   ; final_soc    ;
;    |hpi_io_intf:hpi_io_inst|                                                                                                            ; 0 (0)       ; 38 (38)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|hpi_io_intf:hpi_io_inst                                                                                                                                                                                                                                                                                                                                                                                                       ; hpi_io_intf                                       ; work         ;
;    |sld_hub:auto_hub|                                                                                                                   ; 0 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                                                              ; sld_hub                                           ; altera_sld   ;
;       |alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric| ; 0 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric                                                                                                                                                                                                                                                                              ; alt_sld_fab_with_jtag_input                       ; altera_sld   ;
;          |alt_sld_fab:instrumentation_fabric|                                                                                           ; 0 (0)       ; 85 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric                                                                                                                                                                                                                                           ; alt_sld_fab                                       ; alt_sld_fab  ;
;             |alt_sld_fab_alt_sld_fab:alt_sld_fab|                                                                                       ; 0 (0)       ; 85 (6)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab                                                                                                                                                                                                       ; alt_sld_fab_alt_sld_fab                           ; alt_sld_fab  ;
;                |alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|                                                                            ; 0 (0)       ; 79 (0)                    ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric                                                                                                                                                           ; alt_sld_fab_alt_sld_fab_sldfabric                 ; alt_sld_fab  ;
;                   |sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|                                                                        ; 0 (0)       ; 79 (51)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub                                                                                                              ; sld_jtag_hub                                      ; work         ;
;                      |sld_rom_sr:hub_info_reg|                                                                                          ; 0 (0)       ; 9 (9)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg                                                                                      ; sld_rom_sr                                        ; work         ;
;                      |sld_shadow_jsm:shadow_jsm|                                                                                        ; 0 (0)       ; 19 (19)                   ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm                                                                                    ; sld_shadow_jsm                                    ; altera_sld   ;
;    |vga_clk:vga_clk_instance|                                                                                                           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|vga_clk:vga_clk_instance                                                                                                                                                                                                                                                                                                                                                                                                      ; vga_clk                                           ; work         ;
;       |altpll:altpll_component|                                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|vga_clk:vga_clk_instance|altpll:altpll_component                                                                                                                                                                                                                                                                                                                                                                              ; altpll                                            ; work         ;
;          |vga_clk_altpll:auto_generated|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |lab8|vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated                                                                                                                                                                                                                                                                                                                                                ; vga_clk_altpll                                    ; work         ;
+-----------------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                           ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+
; KEY[1]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]        ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_SYNC_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_BLANK_N   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_ADDR[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_CS_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RD_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_WR_N      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_RST_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_INT       ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_BA[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_DQM[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; OTG_DATA[0]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[1]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[2]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[3]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[4]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[5]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[6]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[7]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[8]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[9]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[10]  ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[11]  ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[12]  ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[13]  ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[14]  ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; OTG_DATA[15]  ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[0]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[1]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[2]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[3]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[4]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[5]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[6]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[7]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[8]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[9]    ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[10]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[11]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[12]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[13]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[14]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[15]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[16]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[17]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[18]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[19]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[20]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[21]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[22]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[23]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[24]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[25]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[26]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[27]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[28]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[29]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[30]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; DRAM_DQ[31]   ; Bidir    ; 0             ; --            ; --                    ; --  ; --   ;
; CLOCK_50      ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
; KEY[0]        ; Input    ; 0             ; --            ; --                    ; --  ; --   ;
+---------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------+
; Pad To Core Delay Chain Fanout                    ;
+---------------------+-------------------+---------+
; Source Pin / Fanout ; Pad To Core Index ; Setting ;
+---------------------+-------------------+---------+
; KEY[1]              ;                   ;         ;
; KEY[2]              ;                   ;         ;
; KEY[3]              ;                   ;         ;
; OTG_INT             ;                   ;         ;
; OTG_DATA[0]         ;                   ;         ;
; OTG_DATA[1]         ;                   ;         ;
; OTG_DATA[2]         ;                   ;         ;
; OTG_DATA[3]         ;                   ;         ;
; OTG_DATA[4]         ;                   ;         ;
; OTG_DATA[5]         ;                   ;         ;
; OTG_DATA[6]         ;                   ;         ;
; OTG_DATA[7]         ;                   ;         ;
; OTG_DATA[8]         ;                   ;         ;
; OTG_DATA[9]         ;                   ;         ;
; OTG_DATA[10]        ;                   ;         ;
; OTG_DATA[11]        ;                   ;         ;
; OTG_DATA[12]        ;                   ;         ;
; OTG_DATA[13]        ;                   ;         ;
; OTG_DATA[14]        ;                   ;         ;
; OTG_DATA[15]        ;                   ;         ;
; DRAM_DQ[0]          ;                   ;         ;
; DRAM_DQ[1]          ;                   ;         ;
; DRAM_DQ[2]          ;                   ;         ;
; DRAM_DQ[3]          ;                   ;         ;
; DRAM_DQ[4]          ;                   ;         ;
; DRAM_DQ[5]          ;                   ;         ;
; DRAM_DQ[6]          ;                   ;         ;
; DRAM_DQ[7]          ;                   ;         ;
; DRAM_DQ[8]          ;                   ;         ;
; DRAM_DQ[9]          ;                   ;         ;
; DRAM_DQ[10]         ;                   ;         ;
; DRAM_DQ[11]         ;                   ;         ;
; DRAM_DQ[12]         ;                   ;         ;
; DRAM_DQ[13]         ;                   ;         ;
; DRAM_DQ[14]         ;                   ;         ;
; DRAM_DQ[15]         ;                   ;         ;
; DRAM_DQ[16]         ;                   ;         ;
; DRAM_DQ[17]         ;                   ;         ;
; DRAM_DQ[18]         ;                   ;         ;
; DRAM_DQ[19]         ;                   ;         ;
; DRAM_DQ[20]         ;                   ;         ;
; DRAM_DQ[21]         ;                   ;         ;
; DRAM_DQ[22]         ;                   ;         ;
; DRAM_DQ[23]         ;                   ;         ;
; DRAM_DQ[24]         ;                   ;         ;
; DRAM_DQ[25]         ;                   ;         ;
; DRAM_DQ[26]         ;                   ;         ;
; DRAM_DQ[27]         ;                   ;         ;
; DRAM_DQ[28]         ;                   ;         ;
; DRAM_DQ[29]         ;                   ;         ;
; DRAM_DQ[30]         ;                   ;         ;
; DRAM_DQ[31]         ;                   ;         ;
; CLOCK_50            ;                   ;         ;
; KEY[0]              ;                   ;         ;
+---------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                            ; Location   ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 1248    ; Clock                      ; no     ; --                   ; --               ; --                        ;
; Reset_h                                                                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 49      ; Sync. clear, Sync. load    ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 171     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; ball:ball_instance|Ball_X_Motion[0]~6                                                                                                                                                                                                                                                                                                                                                           ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ball:ball_instance|Ball_X_Pos[7]~12                                                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 20      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|altera_reset_controller:rst_controller_001|r_early_rst                                                                                                                                                                                                                                                                                                                    ; Unassigned ; 33      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|altera_reset_controller:rst_controller_001|r_sync_rst                                                                                                                                                                                                                                                                                                                     ; Unassigned ; 592     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                             ; Unassigned ; 405     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                 ; Unassigned ; 210     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:final_soc_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                                                       ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:final_soc_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                                                 ; Unassigned ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:final_soc_jtag_uart_0_alt_jtag_atlantic|wdata[1]~3                                                                                                                                                                                                                                                                    ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:final_soc_jtag_uart_0_alt_jtag_atlantic|write_stalled~3                                                                                                                                                                                                                                                               ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                                               ; Unassigned ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 22      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                                              ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                                              ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|ien_AE~2                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                                                 ; Unassigned ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                                                ; Unassigned ; 20      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_keycode:keycode|always0~2                                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:nios2_gen2_0_debug_mem_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                             ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:onchip_memory2_0_s1_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_pll_pll_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                                      ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                        ; Unassigned ; 37      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~416                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~417                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~418                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~419                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~420                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~421                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~422                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|mem~423                                                                                                                                                                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rdata_fifo|write                                                                                                                                                                                                                                                                       ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                     ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                     ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                     ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                     ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                     ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                     ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                     ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sdram_s1_agent_rsp_fifo|mem_used[6]~2                                                                                                                                                                                                                                                                 ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:sysid_qsys_0_control_slave_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                               ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_001|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                  ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_002|altera_avalon_st_clock_crosser:clock_xer|take_in_data~0                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser_003|altera_avalon_st_clock_crosser:clock_xer|take_in_data~1                                                                                                                                                                                                                ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|altera_avalon_st_handshake_clock_crosser:crosser|altera_avalon_st_clock_crosser:clock_xer|take_in_data                                                                                                                                                                                                                      ; Unassigned ; 65      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                      ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_001|update_grant~1                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                      ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_002|update_grant~1                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                      ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_003|update_grant~1                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|altera_merlin_arbitrator:arb|top_priority_reg[0]~1                                                                                                                                                                                                                      ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_004|update_grant~1                                                                                                                                                                                                                                                          ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[0]~4                                                                                                                                                                                                                      ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_mm_interconnect_0:mm_interconnect_0|final_soc_mm_interconnect_0_cmd_mux_001:cmd_mux_005|update_grant~0                                                                                                                                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|D_ctrl_mem8~1                                                                                                                                                                                                                                                                                          ; Unassigned ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|D_iw[2]                                                                                                                                                                                                                                                                                                ; Unassigned ; 26      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|E_alu_result~0                                                                                                                                                                                                                                                                                         ; Unassigned ; 62      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|E_new_inst                                                                                                                                                                                                                                                                                             ; Unassigned ; 42      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|E_valid_from_R                                                                                                                                                                                                                                                                                         ; Unassigned ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|F_valid~0                                                                                                                                                                                                                                                                                              ; Unassigned ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                        ; Unassigned ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                       ; Unassigned ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|R_src1~11                                                                                                                                                                                                                                                                                              ; Unassigned ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|R_src2_hi~0                                                                                                                                                                                                                                                                                            ; Unassigned ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|W_rf_wren                                                                                                                                                                                                                                                                                              ; Unassigned ; 64      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|W_valid                                                                                                                                                                                                                                                                                                ; Unassigned ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|av_ld_byte0_data[4]~0                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                                  ; Unassigned ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                        ; Unassigned ; 29      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|address[8]                                                                                                                                                                                                               ; Unassigned ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk|jxuir                  ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a   ; Unassigned ; 5       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_a~0 ; Unassigned ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk|take_action_ocimem_b   ; Unassigned ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_sysclk:the_final_soc_nios2_gen2_0_cpu_debug_slave_sysclk|update_jdo_strobe      ; Unassigned ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_tck:the_final_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[29]~21                    ; Unassigned ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_tck:the_final_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[36]~29                    ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|final_soc_nios2_gen2_0_cpu_debug_slave_tck:the_final_soc_nios2_gen2_0_cpu_debug_slave_tck|sr[6]~13                     ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:final_soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_sdr~0                                  ; Unassigned ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_debug_slave_wrapper:the_final_soc_nios2_gen2_0_cpu_debug_slave_wrapper|sld_virtual_jtag_basic:final_soc_nios2_gen2_0_cpu_debug_slave_phy|virtual_state_uir~0                                  ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_avalon_reg:the_final_soc_nios2_gen2_0_cpu_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                              ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_oci_break:the_final_soc_nios2_gen2_0_cpu_nios2_oci_break|break_readreg[15]~1                                                                                                            ; Unassigned ; 61      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_oci_debug:the_final_soc_nios2_gen2_0_cpu_nios2_oci_debug|resetrequest                                                                                                                   ; Unassigned ; 6       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[0]~12                                                                                                                        ; Unassigned ; 30      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|MonDReg[28]~28                                                                                                                       ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_reset_req                                                                                                                     ; Unassigned ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|ociram_wr_en~1                                                                                                                       ; Unassigned ; 32      ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_onchip_memory2_0:onchip_memory2_0|wren~0                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 32      ; Read enable, Write enable  ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_otg_hpi_address:otg_hpi_address|always0~1                                                                                                                                                                                                                                                                                                                       ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_otg_hpi_data:otg_hpi_data|always1~1                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|Selector27~7                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|Selector34~5                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                                                          ; Unassigned ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|active_rnw~2                                                                                                                                                                                                                                                                                                                                        ; Unassigned ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|final_soc_sdram_input_efifo_module:the_final_soc_sdram_input_efifo_module|entry_0[61]~0                                                                                                                                                                                                                                                             ; Unassigned ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|final_soc_sdram_input_efifo_module:the_final_soc_sdram_input_efifo_module|entry_1[61]~0                                                                                                                                                                                                                                                             ; Unassigned ; 62      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                                                         ; Unassigned ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 42      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                                                   ; Unassigned ; 19      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram:sdram|oe                                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 32      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|wire_pll7_clk[0]                                                                                                                                                                                                                                                                                        ; Unassigned ; 880     ; Clock                      ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|wire_pll7_locked                                                                                                                                                                                                                                                                                        ; Unassigned ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; final_soc:nios_system|final_soc_sdram_pll:sdram_pll|prev_reset                                                                                                                                                                                                                                                                                                                                  ; Unassigned ; 3       ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; hpi_io_intf:hpi_io_inst|OTG_DATA~16                                                                                                                                                                                                                                                                                                                                                             ; Unassigned ; 16      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                        ; Unassigned ; 59      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|design_hash_proc~0                                                             ; Unassigned ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena                                                               ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg_ena~0                                                             ; Unassigned ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[0]~1                                                ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][0]~9                                                                ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[2]~16                                                                 ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~15                                                  ; Unassigned ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[2]~16                                                  ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|node_ena~4                                                                     ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|reset_ena_reg_proc~0                                                           ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][0]~7                                                         ; Unassigned ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|WORD_SR[0]~19                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~22                                     ; Unassigned ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_rom_sr:hub_info_reg|word_counter[2]~23                                     ; Unassigned ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[0]                                             ; Unassigned ; 15      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[11]                                            ; Unassigned ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[3]                                             ; Unassigned ; 33      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|sld_shadow_jsm:shadow_jsm|state[4]                                             ; Unassigned ; 50      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_dr_scan_proc~0                                                      ; Unassigned ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|alt_sld_fab_alt_sld_fab_sldfabric:sldfabric|sld_jtag_hub:\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                            ; Unassigned ; 31      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|alt_sld_fab_with_jtag_input:\instrumentation_fabric_with_node_gen:fabric_gen_new_way:with_jtag_input_gen:instrumentation_fabric|alt_sld_fab:instrumentation_fabric|alt_sld_fab_alt_sld_fab:alt_sld_fab|sldfabric_ident_writedata[0]~0                                                                                                                                          ; Unassigned ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|wire_pll1_clk[0]                                                                                                                                                                                                                                                                                                 ; Unassigned ; 24      ; Clock                      ; no     ; --                   ; --               ; --                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                    ;
+----------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                     ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------+---------+
; CLOCK_50~input                                                                                           ; 1264    ;
; final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|wire_pll7_clk[0] ; 880     ;
; final_soc:nios_system|altera_reset_controller:rst_controller_001|r_sync_rst                              ; 592     ;
+----------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF                            ; Location   ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_r:the_final_soc_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                           ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; final_soc:nios_system|final_soc_jtag_uart_0:jtag_uart_0|final_soc_jtag_uart_0_scfifo_w:the_final_soc_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_jr21:auto_generated|a_dpfifo_l011:dpfifo|altsyncram_nio1:FIFOram|ALTSYNCRAM                                                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512  ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                           ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_nios2_oci:the_final_soc_nios2_gen2_0_cpu_nios2_oci|final_soc_nios2_gen2_0_cpu_nios2_ocimem:the_final_soc_nios2_gen2_0_cpu_nios2_ocimem|final_soc_nios2_gen2_0_cpu_ociram_sp_ram_module:final_soc_nios2_gen2_0_cpu_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_ac71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 1    ; None                           ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_register_bank_a_module:final_soc_nios2_gen2_0_cpu_register_bank_a|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                           ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; final_soc:nios_system|final_soc_nios2_gen2_0:nios2_gen2_0|final_soc_nios2_gen2_0_cpu:cpu|final_soc_nios2_gen2_0_cpu_register_bank_b_module:final_soc_nios2_gen2_0_cpu_register_bank_b|altsyncram:the_altsyncram|altsyncram_6mc1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; None                           ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
; final_soc:nios_system|final_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_vvg1:auto_generated|ALTSYNCRAM                                                                                                                                                                                                                                                                                   ; AUTO ; Single Port      ; Single Clock ; 4            ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 4                           ; 32                          ; --                          ; --                          ; 128                 ; 1    ; final_soc_onchip_memory2_0.hex ; Unassigned ; Don't care           ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; Yes           ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+--------------------------------+------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |lab8|final_soc:nios_system|final_soc_onchip_memory2_0:onchip_memory2_0|altsyncram:the_altsyncram|altsyncram_vvg1:auto_generated|ALTSYNCRAM                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(00000000000000000000000000000000) (0) (0) (00)    ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;(00000000000000000000000000000000) (0) (0) (00)   ;


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 30                ;
; Simple Multipliers (18-bit)           ; 2           ; 1                   ; 15                ;
; Embedded Multiplier Blocks            ; --          ; --                  ; 15                ;
; Embedded Multiplier 9-bit elements    ; 4           ; 2                   ; 30                ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+
Note: number of Embedded Multiplier Blocks used is only available after a successful fit.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                             ;
+------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                   ; Mode                       ; Location   ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; ball:ball_instance|lpm_mult:Mult0|mult_p5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ball:ball_instance|lpm_mult:Mult0|mult_p5t:auto_generated|mac_mult1 ;                            ; Unassigned ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; ball:ball_instance|lpm_mult:Mult1|mult_p5t:auto_generated|mac_out2     ; Simple Multiplier (18-bit) ; Unassigned ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    ball:ball_instance|lpm_mult:Mult1|mult_p5t:auto_generated|mac_mult1 ;                            ; Unassigned ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+------------------------------------------------------------------------+----------------------------+------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119004): Automatically selected device EP4CE6F17C6 for design final_project
Info (119005): Fitting design with smaller device may be possible, but smaller device must be specified
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Info (15535): Implemented PLL "vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|pll1" as Cyclone IV E PLL type File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/db/vga_clk_altpll.v Line: 43
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 0 degrees (0 ps) for vga_clk:vga_clk_instance|altpll:altpll_component|vga_clk_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/db/vga_clk_altpll.v Line: 43
Info (15535): Implemented PLL "final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|pll7" as Cyclone IV E PLL type File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/final_soc/synthesis/submodules/final_soc_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|wire_pll7_clk[0] port File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/final_soc/synthesis/submodules/final_soc_sdram_pll.v Line: 150
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for final_soc:nios_system|final_soc_sdram_pll:sdram_pll|final_soc_sdram_pll_altpll_l0b2:sd1|wire_pll7_clk[1] port File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/final_soc/synthesis/submodules/final_soc_sdram_pll.v Line: 150
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Error (171016): Can't place node "KEY[1]" -- illegal location assignment PIN_M21 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 17
Error (171016): Can't place node "KEY[2]" -- illegal location assignment PIN_N21 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 17
Error (171016): Can't place node "KEY[3]" -- illegal location assignment PIN_R24 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 17
Error (171016): Can't place node "HEX0[0]" -- illegal location assignment PIN_G18 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX0[1]" -- illegal location assignment PIN_F22 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX0[2]" -- illegal location assignment PIN_E17 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX0[3]" -- illegal location assignment PIN_L26 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX0[4]" -- illegal location assignment PIN_L25 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX0[5]" -- illegal location assignment PIN_J22 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX0[6]" -- illegal location assignment PIN_H22 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX1[0]" -- illegal location assignment PIN_M24 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX1[1]" -- illegal location assignment PIN_Y22 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX1[2]" -- illegal location assignment PIN_W21 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX1[3]" -- illegal location assignment PIN_W22 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX1[4]" -- illegal location assignment PIN_W25 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX1[5]" -- illegal location assignment PIN_U23 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "HEX1[6]" -- illegal location assignment PIN_U24 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 18
Error (171016): Can't place node "VGA_R[0]" -- illegal location assignment PIN_E12 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 20
Error (171016): Can't place node "VGA_R[2]" -- illegal location assignment PIN_D10 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 20
Error (171016): Can't place node "VGA_R[3]" -- illegal location assignment PIN_F12 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 20
Error (171016): Can't place node "VGA_R[4]" -- illegal location assignment PIN_G10 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 20
Error (171016): Can't place node "VGA_R[6]" -- illegal location assignment PIN_H8 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 20
Error (171016): Can't place node "VGA_R[7]" -- illegal location assignment PIN_H10 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 20
Error (171016): Can't place node "VGA_G[0]" -- illegal location assignment PIN_G8 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 21
Error (171016): Can't place node "VGA_B[5]" -- illegal location assignment PIN_C12 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 22
Error (171016): Can't place node "VGA_SYNC_N" -- illegal location assignment PIN_C10 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 24
Error (171016): Can't place node "VGA_VS" -- illegal location assignment PIN_C13 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 26
Error (171016): Can't place node "VGA_HS" -- illegal location assignment PIN_G13 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 27
Error (171016): Can't place node "OTG_ADDR[0]" -- illegal location assignment PIN_H7 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 30
Error (171016): Can't place node "OTG_RST_N" -- illegal location assignment PIN_C5 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 34
Error (171016): Can't place node "DRAM_ADDR[1]" -- illegal location assignment PIN_V8 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[2]" -- illegal location assignment PIN_U8 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[4]" -- illegal location assignment PIN_V5 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[5]" -- illegal location assignment PIN_W8 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[6]" -- illegal location assignment PIN_W7 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[7]" -- illegal location assignment PIN_AA7 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[8]" -- illegal location assignment PIN_Y5 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[9]" -- illegal location assignment PIN_Y6 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[11]" -- illegal location assignment PIN_AA5 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_ADDR[12]" -- illegal location assignment PIN_Y7 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 37
Error (171016): Can't place node "DRAM_BA[0]" -- illegal location assignment PIN_U7 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 39
Error (171016): Can't place node "DRAM_DQM[0]" -- illegal location assignment PIN_U2 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 40
Error (171016): Can't place node "DRAM_DQM[1]" -- illegal location assignment PIN_W4 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 40
Error (171016): Can't place node "DRAM_RAS_N" -- illegal location assignment PIN_U6 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 41
Error (171016): Can't place node "DRAM_CAS_N" -- illegal location assignment PIN_V7 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 42
Error (171016): Can't place node "DRAM_CKE" -- illegal location assignment PIN_AA6 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 43
Error (171016): Can't place node "DRAM_WE_N" -- illegal location assignment PIN_V6 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 44
Error (171016): Can't place node "DRAM_CLK" -- illegal location assignment PIN_AE5 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 47
Error (171016): Can't place node "OTG_DATA[1]" -- illegal location assignment PIN_K4 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 29
Error (171016): Can't place node "OTG_DATA[3]" -- illegal location assignment PIN_K3 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 29
Error (171016): Can't place node "OTG_DATA[6]" -- illegal location assignment PIN_J7 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 29
Error (171016): Can't place node "OTG_DATA[7]" -- illegal location assignment PIN_H6 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 29
Error (171016): Can't place node "OTG_DATA[12]" -- illegal location assignment PIN_G3 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 29
Error (171016): Can't place node "OTG_DATA[15]" -- illegal location assignment PIN_G4 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 29
Error (171016): Can't place node "DRAM_DQ[0]" -- illegal location assignment PIN_W3 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[1]" -- illegal location assignment PIN_W2 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[2]" -- illegal location assignment PIN_V4 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[3]" -- illegal location assignment PIN_W1 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[4]" -- illegal location assignment PIN_V3 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[5]" -- illegal location assignment PIN_V2 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[6]" -- illegal location assignment PIN_V1 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[7]" -- illegal location assignment PIN_U3 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[8]" -- illegal location assignment PIN_Y3 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[9]" -- illegal location assignment PIN_Y4 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[10]" -- illegal location assignment PIN_AB1 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[11]" -- illegal location assignment PIN_AA3 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[12]" -- illegal location assignment PIN_AB2 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[13]" -- illegal location assignment PIN_AC1 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[14]" -- illegal location assignment PIN_AB3 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[15]" -- illegal location assignment PIN_AC2 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[20]" -- illegal location assignment PIN_N4 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[21]" -- illegal location assignment PIN_M4 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[24]" -- illegal location assignment PIN_U5 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[27]" -- illegal location assignment PIN_R2 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[30]" -- illegal location assignment PIN_U4 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "DRAM_DQ[31]" -- illegal location assignment PIN_U1 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 38
Error (171016): Can't place node "CLOCK_50" -- illegal location assignment PIN_Y2 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 16
Error (171016): Can't place node "KEY[0]" -- illegal location assignment PIN_M23 File: C:/Users/hz13/Desktop/ECE_385/385_final/final_project/lab8.sv Line: 17
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Error (171000): Can't fit design in device
Error: Quartus Prime Fitter was unsuccessful. 79 errors, 3 warnings
    Error: Peak virtual memory: 4943 megabytes
    Error: Processing ended: Wed Apr 15 03:52:56 2020
    Error: Elapsed time: 00:00:04
    Error: Total CPU time (on all processors): 00:00:04


