Fitter report for zi
Thu May 08 16:41:47 2008
Version 6.0 Build 178 04/27/2006 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Carry Chains
 11. Cascade Chains
 12. Non-Global High Fan-Out Signals
 13. Peripheral Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pin-Out File
 24. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2006 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------+
; Fitter Summary                                                   ;
+-----------------------+------------------------------------------+
; Fitter Status         ; Successful - Thu May 08 16:41:47 2008    ;
; Quartus II Version    ; 6.0 Build 178 04/27/2006 SJ Full Version ;
; Revision Name         ; zi                                       ;
; Top-level Entity Name ; zi                                       ;
; Family                ; ACEX1K                                   ;
; Device                ; EP1K30QC208-3                            ;
; Timing Models         ; Final                                    ;
; Total logic elements  ; 932 / 1,728 ( 54 % )                     ;
; Total pins            ; 36 / 147 ( 24 % )                        ;
; Total memory bits     ; 0 / 24,576 ( 0 % )                       ;
; Total PLLs            ; 0                                        ;
+-----------------------+------------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; EP1K30QC208-3      ;                    ;
; Use smart compilation                                      ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Fitter Effort                                              ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                               ;
+--------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name   ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+--------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; modkey ; 191   ; --  ; 23   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; clk    ; 79    ; --  ; --   ; 99      ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; key1   ; 192   ; --  ; 24   ; 11      ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; key2   ; 193   ; --  ; 25   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+--------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                           ;
+---------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name    ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+---------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; dis[0]  ; 67    ; --  ; 25   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; dis[1]  ; 65    ; --  ; 26   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; dis[2]  ; 64    ; --  ; 26   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; dis[3]  ; 63    ; --  ; 27   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; dis[4]  ; 68    ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; dis[5]  ; 69    ; --  ; 23   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; dis[6]  ; 70    ; --  ; 22   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; leg[0]  ; 61    ; --  ; 29   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; leg[1]  ; 58    ; --  ; 31   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; leg[2]  ; 56    ; --  ; 33   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; leg[3]  ; 55    ; --  ; 34   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; leg[4]  ; 57    ; --  ; 32   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; leg[5]  ; 60    ; --  ; 30   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; leg[6]  ; 39    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; leg[7]  ; 37    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; line[0] ; 31    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; line[1] ; 30    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; line[2] ; 29    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; line[3] ; 28    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; line[4] ; 24    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; line[5] ; 25    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; line[6] ; 26    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; line[7] ; 27    ;  D  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[0]  ; 36    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[1]  ; 38    ;  E  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[2]  ; 18    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[3]  ; 15    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[4]  ; 14    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[5]  ; 12    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[6]  ; 13    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; row[7]  ; 17    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; dis[7]  ; 71    ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+---------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; GND_INT    ;              ;
; 7     ; GND*       ;              ;
; 8     ; GND*       ;              ;
; 9     ; GND*       ;              ;
; 10    ; GND*       ;              ;
; 11    ; GND*       ;              ;
; 12    ; row[5]     ; LVTTL/LVCMOS ;
; 13    ; row[6]     ; LVTTL/LVCMOS ;
; 14    ; row[4]     ; LVTTL/LVCMOS ;
; 15    ; row[3]     ; LVTTL/LVCMOS ;
; 16    ; GND*       ;              ;
; 17    ; row[7]     ; LVTTL/LVCMOS ;
; 18    ; row[2]     ; LVTTL/LVCMOS ;
; 19    ; GND*       ;              ;
; 20    ; GND_INT    ;              ;
; 21    ; VCC_INT    ;              ;
; 22    ; VCC_IO     ;              ;
; 23    ; GND_INT    ;              ;
; 24    ; line[4]    ; LVTTL/LVCMOS ;
; 25    ; line[5]    ; LVTTL/LVCMOS ;
; 26    ; line[6]    ; LVTTL/LVCMOS ;
; 27    ; line[7]    ; LVTTL/LVCMOS ;
; 28    ; line[3]    ; LVTTL/LVCMOS ;
; 29    ; line[2]    ; LVTTL/LVCMOS ;
; 30    ; line[1]    ; LVTTL/LVCMOS ;
; 31    ; line[0]    ; LVTTL/LVCMOS ;
; 32    ; GND_INT    ;              ;
; 33    ; VCC_INT    ;              ;
; 34    ; VCC_IO     ;              ;
; 35    ; GND_INT    ;              ;
; 36    ; row[0]     ; LVTTL/LVCMOS ;
; 37    ; leg[7]     ; LVTTL/LVCMOS ;
; 38    ; row[1]     ; LVTTL/LVCMOS ;
; 39    ; leg[6]     ; LVTTL/LVCMOS ;
; 40    ; GND*       ;              ;
; 41    ; GND*       ;              ;
; 42    ; VCC_IO     ;              ;
; 43    ; GND_INT    ;              ;
; 44    ; GND*       ;              ;
; 45    ; GND*       ;              ;
; 46    ; GND*       ;              ;
; 47    ; GND*       ;              ;
; 48    ; VCC_INT    ;              ;
; 49    ; GND_INT    ;              ;
; 50    ; #TMS       ;              ;
; 51    ; #TRST      ;              ;
; 52    ; ^nSTATUS   ;              ;
; 53    ; GND*       ;              ;
; 54    ; GND*       ;              ;
; 55    ; leg[3]     ; LVTTL/LVCMOS ;
; 56    ; leg[2]     ; LVTTL/LVCMOS ;
; 57    ; leg[4]     ; LVTTL/LVCMOS ;
; 58    ; leg[1]     ; LVTTL/LVCMOS ;
; 59    ; GND_INT    ;              ;
; 60    ; leg[5]     ; LVTTL/LVCMOS ;
; 61    ; leg[0]     ; LVTTL/LVCMOS ;
; 62    ; GND*       ;              ;
; 63    ; dis[3]     ; LVTTL/LVCMOS ;
; 64    ; dis[2]     ; LVTTL/LVCMOS ;
; 65    ; dis[1]     ; LVTTL/LVCMOS ;
; 66    ; VCC_IO     ;              ;
; 67    ; dis[0]     ; LVTTL/LVCMOS ;
; 68    ; dis[4]     ; LVTTL/LVCMOS ;
; 69    ; dis[5]     ; LVTTL/LVCMOS ;
; 70    ; dis[6]     ; LVTTL/LVCMOS ;
; 71    ; dis[7]     ; LVTTL/LVCMOS ;
; 72    ; VCC_INT    ;              ;
; 73    ; GND*       ;              ;
; 74    ; GND*       ;              ;
; 75    ; GND*       ;              ;
; 76    ; GND_INT    ;              ;
; 77    ; VCC_CKLK   ;              ;
; 78    ; GND+       ;              ;
; 79    ; clk        ; LVTTL/LVCMOS ;
; 80    ; GND+       ;              ;
; 81    ; GND_CKLK   ;              ;
; 82    ; GND_INT    ;              ;
; 83    ; GND*       ;              ;
; 84    ; VCC_IO     ;              ;
; 85    ; GND*       ;              ;
; 86    ; GND*       ;              ;
; 87    ; GND*       ;              ;
; 88    ; GND*       ;              ;
; 89    ; GND*       ;              ;
; 90    ; GND*       ;              ;
; 91    ; VCC_INT    ;              ;
; 92    ; GND*       ;              ;
; 93    ; GND*       ;              ;
; 94    ; GND*       ;              ;
; 95    ; GND*       ;              ;
; 96    ; GND*       ;              ;
; 97    ; GND*       ;              ;
; 98    ; VCC_IO     ;              ;
; 99    ; GND*       ;              ;
; 100   ; GND*       ;              ;
; 101   ; GND*       ;              ;
; 102   ; GND*       ;              ;
; 103   ; GND*       ;              ;
; 104   ; GND*       ;              ;
; 105   ; ^nCONFIG   ;              ;
; 106   ; VCC_INT    ;              ;
; 107   ; ^MSEL1     ;              ;
; 108   ; ^MSEL0     ;              ;
; 109   ; GND_INT    ;              ;
; 110   ; VCC_IO     ;              ;
; 111   ; GND*       ;              ;
; 112   ; GND*       ;              ;
; 113   ; GND*       ;              ;
; 114   ; GND*       ;              ;
; 115   ; GND*       ;              ;
; 116   ; GND*       ;              ;
; 117   ; GND_INT    ;              ;
; 118   ; VCC_IO     ;              ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; GND*       ;              ;
; 122   ; GND*       ;              ;
; 123   ; GND_INT    ;              ;
; 124   ; VCC_INT    ;              ;
; 125   ; GND*       ;              ;
; 126   ; GND*       ;              ;
; 127   ; GND*       ;              ;
; 128   ; GND*       ;              ;
; 129   ; GND_INT    ;              ;
; 130   ; VCC_INT    ;              ;
; 131   ; GND*       ;              ;
; 132   ; GND*       ;              ;
; 133   ; GND*       ;              ;
; 134   ; GND*       ;              ;
; 135   ; GND*       ;              ;
; 136   ; GND*       ;              ;
; 137   ; GND_INT    ;              ;
; 138   ; VCC_IO     ;              ;
; 139   ; GND*       ;              ;
; 140   ; GND*       ;              ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; GND*       ;              ;
; 144   ; GND*       ;              ;
; 145   ; GND_INT    ;              ;
; 146   ; VCC_IO     ;              ;
; 147   ; GND*       ;              ;
; 148   ; GND*       ;              ;
; 149   ; GND*       ;              ;
; 150   ; GND*       ;              ;
; 151   ; GND_INT    ;              ;
; 152   ; VCC_INT    ;              ;
; 153   ; #TDI       ;              ;
; 154   ; ^nCE       ;              ;
; 155   ; ^DCLK      ;              ;
; 156   ; ^DATA0     ;              ;
; 157   ; GND*       ;              ;
; 158   ; GND*       ;              ;
; 159   ; GND*       ;              ;
; 160   ; GND*       ;              ;
; 161   ; GND*       ;              ;
; 162   ; GND*       ;              ;
; 163   ; GND*       ;              ;
; 164   ; GND*       ;              ;
; 165   ; VCC_IO     ;              ;
; 166   ; GND*       ;              ;
; 167   ; GND*       ;              ;
; 168   ; GND*       ;              ;
; 169   ; GND*       ;              ;
; 170   ; GND*       ;              ;
; 171   ; GND_INT    ;              ;
; 172   ; GND*       ;              ;
; 173   ; GND*       ;              ;
; 174   ; GND*       ;              ;
; 175   ; GND*       ;              ;
; 176   ; GND*       ;              ;
; 177   ; GND*       ;              ;
; 178   ; VCC_IO     ;              ;
; 179   ; GND*       ;              ;
; 180   ; GND*       ;              ;
; 181   ; GND_INT    ;              ;
; 182   ; GND+       ;              ;
; 183   ; GND+       ;              ;
; 184   ; GND+       ;              ;
; 185   ; VCC_INT    ;              ;
; 186   ; GND*       ;              ;
; 187   ; GND*       ;              ;
; 188   ; GND_INT    ;              ;
; 189   ; GND*       ;              ;
; 190   ; GND*       ;              ;
; 191   ; modkey     ; LVTTL/LVCMOS ;
; 192   ; key1       ; LVTTL/LVCMOS ;
; 193   ; key2       ; LVTTL/LVCMOS ;
; 194   ; VCC_IO     ;              ;
; 195   ; GND*       ;              ;
; 196   ; GND*       ;              ;
; 197   ; GND*       ;              ;
; 198   ; GND*       ;              ;
; 199   ; GND*       ;              ;
; 200   ; GND*       ;              ;
; 201   ; VCC_INT    ;              ;
; 202   ; GND*       ;              ;
; 203   ; GND*       ;              ;
; 204   ; GND*       ;              ;
; 205   ; GND*       ;              ;
; 206   ; GND*       ;              ;
; 207   ; GND*       ;              ;
; 208   ; GND*       ;              ;
+-------+------------+--------------+


+------------------------------------------------------------------------------+
; Control Signals                                                              ;
+----------------------------+---------+---------+--------------+--------------+
; Name                       ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+----------------------------+---------+---------+--------------+--------------+
; zhuangtai:comb_4|mkoo[1]~1 ; LC7_B24 ; 2       ; Clock enable ; Non-global   ;
; clk                        ; 79      ; 99      ; Clock        ; Pin          ;
; fenpin:fen|f               ; LC1_E9  ; 157     ; Clock        ; Internal     ;
; fenpin:fen|f1Hz            ; LC5_C18 ; 47      ; Clock        ; Non-global   ;
; fenpin:fen|f100Hz          ; LC5_A36 ; 25      ; Clock        ; Non-global   ;
; paobiao:pao|k1[0]~56       ; LC1_D25 ; 2       ; Clock enable ; Non-global   ;
; naozhong:nao|k1[1]~87      ; LC8_B28 ; 1       ; Clock enable ; Non-global   ;
; paobiao:pao|k2[1]~22       ; LC2_D25 ; 2       ; Clock enable ; Non-global   ;
; print1:p1|Equal4~43        ; LC7_D25 ; 2       ; Clock enable ; Non-global   ;
; jishi:ji|Equal12~31        ; LC6_F22 ; 4       ; Sync. load   ; Non-global   ;
; naozhong:nao|linerow       ; LC3_B5  ; 19      ; Clock enable ; Non-global   ;
; print1:p1|Equal4~41        ; LC8_B24 ; 7       ; Clock enable ; Non-global   ;
; print1:p1|Equal4~42        ; LC2_B24 ; 18      ; Clock enable ; Non-global   ;
; naozhong:nao|cc[0]~11      ; LC4_B29 ; 5       ; Clock enable ; Non-global   ;
; print1:p1|Equal0~360       ; LC4_F15 ; 5       ; Clock enable ; Non-global   ;
; fenpin:fen|Equal2~339      ; LC1_E5  ; 6       ; Clock enable ; Non-global   ;
; naozhong:nao|dd[0]~11      ; LC3_B29 ; 4       ; Clock enable ; Non-global   ;
; print3:p3|Equal0~360       ; LC5_D10 ; 5       ; Clock enable ; Non-global   ;
; jishi:ji|always1~89        ; LC8_F1  ; 6       ; Sync. load   ; Non-global   ;
; fenpin:fen|Equal0~339      ; LC7_C18 ; 9       ; Clock enable ; Non-global   ;
; fenpin:fen|Equal1~339      ; LC6_A27 ; 7       ; Clock enable ; Non-global   ;
+----------------------------+---------+---------+--------------+--------------+


+------------------------------------------+
; Global & Other Fast Signals              ;
+--------------+--------+---------+--------+
; Name         ; Pin #  ; Fan-Out ; Global ;
+--------------+--------+---------+--------+
; clk          ; 79     ; 99      ; yes    ;
; fenpin:fen|f ; LC1_E9 ; 157     ; yes    ;
+--------------+--------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0 - 2              ; 0                      ;
; 3 - 5              ; 10                     ;
; 6 - 8              ; 0                      ;
; 9 - 11             ; 0                      ;
; 12 - 14            ; 0                      ;
; 15 - 17            ; 0                      ;
; 18 - 20            ; 0                      ;
; 21 - 23            ; 0                      ;
; 24 - 26            ; 0                      ;
; 27 - 29            ; 0                      ;
; 30 - 32            ; 5                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 3      ; 5     ;
; 2      ; 47    ;
+--------+-------+


+-----------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                               ;
+-------------------------------------------------------------------------------------+---------+
; Name                                                                                ; Fan-Out ;
+-------------------------------------------------------------------------------------+---------+
; print1:p1|o[0]~148                                                                  ; 56      ;
; print1:p1|o[1]~147                                                                  ; 50      ;
; fenpin:fen|f1Hz~1                                                                   ; 47      ;
; print1:p1|o[2]~149                                                                  ; 46      ;
; fenpin:fen|f100Hz~1                                                                 ; 25      ;
; jishi:ji|e[3]~618                                                                   ; 20      ;
; jishi:ji|e[1]~617                                                                   ; 20      ;
; naozhong:nao|linerow~2                                                              ; 19      ;
; print4:p4|r[0]~63                                                                   ; 19      ;
; jishi:ji|e[2]~619                                                                   ; 19      ;
; naozhong:nao|ee[3]~975                                                              ; 19      ;
; jishi:ji|lpm_counter:c_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT    ; 18      ;
; jishi:ji|e[0]~620                                                                   ; 18      ;
; jishi:ji|lpm_counter:c_rtl_0|alt_counter_f10ke:wysi_counter|q[3]~3                  ; 18      ;
; print1:p1|Equal4~45                                                                 ; 18      ;
; naozhong:nao|ee[1]~972                                                              ; 18      ;
; jishi:ji|a[3]~121                                                                   ; 17      ;
; naozhong:nao|cc[1]~188                                                              ; 16      ;
; naozhong:nao|cc[3]~191                                                              ; 16      ;
; print4:p4|r[2]~65                                                                   ; 16      ;
; zhuangtai:comb_4|mkoo[0]~4                                                          ; 16      ;
; jishi:ji|lpm_counter:c_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT    ; 16      ;
; jishi:ji|a[1]~123                                                                   ; 16      ;
; naozhong:nao|ee[0]~973                                                              ; 16      ;
; naozhong:nao|ee[2]~974                                                              ; 16      ;
; paobiao:pao|always1~116                                                             ; 15      ;
; zhuangtai:comb_4|mkoo[1]~3                                                          ; 15      ;
; print4:p4|r[1]~64                                                                   ; 15      ;
; jishi:ji|lpm_counter:c_rtl_0|alt_counter_f10ke:wysi_counter|counter_cell[0]~COUT    ; 15      ;
; jishi:ji|a[2]~124                                                                   ; 15      ;
; naozhong:nao|cc[2]~190                                                              ; 14      ;
; paobiao:pao|lpm_counter:e_rtl_6|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 13      ;
; paobiao:pao|lpm_counter:e_rtl_6|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 13      ;
; paobiao:pao|lpm_counter:a_rtl_2|alt_counter_f10ke:wysi_counter|q[3]~2               ; 13      ;
; paobiao:pao|lpm_counter:c_rtl_4|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 13      ;
; paobiao:pao|lpm_counter:b_rtl_3|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 13      ;
; paobiao:pao|lpm_counter:b_rtl_3|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 13      ;
; naozhong:nao|cc[0]~189                                                              ; 13      ;
; paobiao:pao|lpm_counter:b_rtl_3|alt_counter_f10ke:wysi_counter|q[3]~2               ; 13      ;
; paobiao:pao|lpm_counter:e_rtl_6|alt_counter_f10ke:wysi_counter|q[3]~3               ; 13      ;
; jishi:ji|a[0]~122                                                                   ; 13      ;
; paobiao:pao|lpm_counter:c_rtl_4|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 13      ;
; paobiao:pao|lpm_counter:c_rtl_4|alt_counter_f10ke:wysi_counter|q[3]~3               ; 13      ;
; paobiao:pao|lpm_counter:a_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[1]~COUT ; 12      ;
; paobiao:pao|lpm_counter:a_rtl_2|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 12      ;
; jishi:ji|d[2]~171                                                                   ; 12      ;
; paobiao:pao|lpm_counter:d_rtl_5|alt_counter_f10ke:wysi_counter|counter_cell[2]~COUT ; 11      ;
; paobiao:pao|lpm_counter:d_rtl_5|alt_counter_f10ke:wysi_counter|q[3]~2               ; 11      ;
; jishi:ji|d[3]~169                                                                   ; 11      ;
; naozhong:nao|dd[1]~206                                                              ; 11      ;
+-------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------+
; Peripheral Signals                                                                          ;
+-------------------+--------+-------+-----------------+---------------------------+----------+
; Peripheral Signal ; Source ; Usage ; Dedicated Clock ; Peripheral Control Signal ; Polarity ;
+-------------------+--------+-------+-----------------+---------------------------+----------+
; fenpin:fen|f      ; LC1_E9 ; Clock ; no              ; yes                       ; +ve      ;
+-------------------+--------+-------+-----------------+---------------------------+----------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 34             ;
; 1                        ; 55             ;
; 2                        ; 14             ;
; 3                        ; 3              ;
; 4                        ; 5              ;
; 5                        ; 2              ;
; 6                        ; 2              ;
; 7                        ; 10             ;
; 8                        ; 91             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 117            ;
; 1                           ; 14             ;
; 2                           ; 10             ;
; 3                           ; 6              ;
; 4                           ; 16             ;
; 5                           ; 8              ;
; 6                           ; 27             ;
; 7                           ; 13             ;
; 8                           ; 5              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 85             ;
; 2 - 3                      ; 19             ;
; 4 - 5                      ; 18             ;
; 6 - 7                      ; 15             ;
; 8 - 9                      ; 37             ;
; 10 - 11                    ; 14             ;
; 12 - 13                    ; 10             ;
; 14 - 15                    ; 6              ;
; 16 - 17                    ; 5              ;
; 18 - 19                    ; 6              ;
; 20 - 21                    ; 1              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  75 / 144 ( 52 % )  ;  0 / 72 ( 0 % )             ;  1 / 72 ( 1 % )              ;
;  B    ;  108 / 144 ( 75 % ) ;  13 / 72 ( 18 % )           ;  17 / 72 ( 24 % )            ;
;  C    ;  69 / 144 ( 48 % )  ;  2 / 72 ( 3 % )             ;  5 / 72 ( 7 % )              ;
;  D    ;  84 / 144 ( 58 % )  ;  3 / 72 ( 4 % )             ;  16 / 72 ( 22 % )            ;
;  E    ;  106 / 144 ( 74 % ) ;  14 / 72 ( 19 % )           ;  26 / 72 ( 36 % )            ;
;  F    ;  114 / 144 ( 79 % ) ;  12 / 72 ( 17 % )           ;  27 / 72 ( 38 % )            ;
; Total ;  556 / 864 ( 64 % ) ;  44 / 432 ( 10 % )          ;  92 / 432 ( 21 % )           ;
+-------+---------------------+-----------------------------+------------------------------+


+-----------------------------+
; LAB Column Interconnect     ;
+-------+---------------------+
; Col.  ; Interconnect Used   ;
+-------+---------------------+
; 1     ;  1 / 24 ( 4 % )     ;
; 2     ;  2 / 24 ( 8 % )     ;
; 3     ;  1 / 24 ( 4 % )     ;
; 4     ;  3 / 24 ( 13 % )    ;
; 5     ;  4 / 24 ( 17 % )    ;
; 6     ;  7 / 24 ( 29 % )    ;
; 7     ;  3 / 24 ( 13 % )    ;
; 8     ;  5 / 24 ( 21 % )    ;
; 9     ;  6 / 24 ( 25 % )    ;
; 10    ;  2 / 24 ( 8 % )     ;
; 11    ;  6 / 24 ( 25 % )    ;
; 12    ;  1 / 24 ( 4 % )     ;
; 13    ;  5 / 24 ( 21 % )    ;
; 14    ;  1 / 24 ( 4 % )     ;
; 15    ;  3 / 24 ( 13 % )    ;
; 16    ;  3 / 24 ( 13 % )    ;
; 17    ;  1 / 24 ( 4 % )     ;
; 18    ;  4 / 24 ( 17 % )    ;
; 19    ;  3 / 24 ( 13 % )    ;
; 20    ;  5 / 24 ( 21 % )    ;
; 21    ;  7 / 24 ( 29 % )    ;
; 22    ;  1 / 24 ( 4 % )     ;
; 23    ;  6 / 24 ( 25 % )    ;
; 24    ;  10 / 24 ( 42 % )   ;
; 25    ;  3 / 24 ( 13 % )    ;
; 26    ;  3 / 24 ( 13 % )    ;
; 27    ;  3 / 24 ( 13 % )    ;
; 28    ;  4 / 24 ( 17 % )    ;
; 29    ;  1 / 24 ( 4 % )     ;
; 30    ;  3 / 24 ( 13 % )    ;
; 31    ;  3 / 24 ( 13 % )    ;
; 32    ;  2 / 24 ( 8 % )     ;
; 33    ;  2 / 24 ( 8 % )     ;
; 34    ;  3 / 24 ( 13 % )    ;
; 35    ;  3 / 24 ( 13 % )    ;
; 36    ;  3 / 24 ( 13 % )    ;
; Total ;  123 / 864 ( 14 % ) ;
+-------+---------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  0 / 48 ( 0 % )   ;
; Total ;  0 / 48 ( 0 % )   ;
+-------+-------------------+


+----------------------------------------------------------+
; Fitter Resource Usage Summary                            ;
+-----------------------------------+----------------------+
; Resource                          ; Usage                ;
+-----------------------------------+----------------------+
; Registers                         ; 325 / 1,728 ( 19 % ) ;
; Total LABs                        ; 0 / 216 ( 0 % )      ;
; Logic elements in carry chains    ; 200                  ;
; User inserted logic elements      ; 0                    ;
; I/O pins                          ; 36 / 147 ( 24 % )    ;
;     -- Clock pins                 ; 1                    ;
;     -- Dedicated input pins       ; 0 / 4 ( 0 % )        ;
; Global signals                    ; 2                    ;
; EABs                              ; 0 / 6 ( 0 % )        ;
; Total memory bits                 ; 0 / 24,576 ( 0 % )   ;
; Total RAM block bits              ; 0 / 24,576 ( 0 % )   ;
; Maximum fan-out node              ; fenpin:fen|f         ;
; Maximum fan-out                   ; 157                  ;
; Highest non-global fan-out signal ; print1:p1|o[0]       ;
; Highest non-global fan-out        ; 56                   ;
; Total fan-out                     ; 3032                 ;
; Average fan-out                   ; 3.13                 ;
+-----------------------------------+----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                    ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------+
; Compilation Hierarchy Node                ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                   ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------+
; |zi                                       ; 932 (0)     ; 325          ; 0           ; 36   ; 607 (0)      ; 146 (0)           ; 179 (0)          ; 200 (0)         ; 0 (0)      ; |zi                                                                   ;
;    |fenpin:fen|                           ; 219 (126)   ; 99           ; 0           ; 0    ; 120 (27)     ; 74 (74)           ; 25 (25)          ; 96 (3)          ; 0 (0)      ; |zi|fenpin:fen                                                        ;
;       |lpm_add_sub:Add0|                  ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add0                                       ;
;          |addcore:adder|                  ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add0|addcore:adder                         ;
;             |a_csnbuffer:result_node|     ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node ;
;       |lpm_add_sub:Add1|                  ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add1                                       ;
;          |addcore:adder|                  ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add1|addcore:adder                         ;
;             |a_csnbuffer:result_node|     ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node ;
;       |lpm_add_sub:Add2|                  ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add2                                       ;
;          |addcore:adder|                  ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add2|addcore:adder                         ;
;             |a_csnbuffer:result_node|     ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |zi|fenpin:fen|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node ;
;    |jishi:ji|                             ; 72 (56)     ; 40           ; 0           ; 0    ; 32 (24)      ; 4 (4)             ; 36 (28)          ; 16 (0)          ; 0 (0)      ; |zi|jishi:ji                                                          ;
;       |lpm_add_sub:Add2|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |zi|jishi:ji|lpm_add_sub:Add2                                         ;
;          |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |zi|jishi:ji|lpm_add_sub:Add2|addcore:adder                           ;
;             |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |zi|jishi:ji|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node   ;
;       |lpm_add_sub:Add4|                  ; 4 (0)       ; 0            ; 0           ; 0    ; 4 (0)        ; 0 (0)             ; 0 (0)            ; 4 (0)           ; 0 (0)      ; |zi|jishi:ji|lpm_add_sub:Add4                                         ;
;          |addcore:adder|                  ; 4 (1)       ; 0            ; 0           ; 0    ; 4 (1)        ; 0 (0)             ; 0 (0)            ; 4 (1)           ; 0 (0)      ; |zi|jishi:ji|lpm_add_sub:Add4|addcore:adder                           ;
;             |a_csnbuffer:result_node|     ; 3 (3)       ; 0            ; 0           ; 0    ; 3 (3)        ; 0 (0)             ; 0 (0)            ; 3 (3)           ; 0 (0)      ; |zi|jishi:ji|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node   ;
;       |lpm_counter:c_rtl_0|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |zi|jishi:ji|lpm_counter:c_rtl_0                                      ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |zi|jishi:ji|lpm_counter:c_rtl_0|alt_counter_f10ke:wysi_counter       ;
;       |lpm_counter:f_rtl_1|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |zi|jishi:ji|lpm_counter:f_rtl_1                                      ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |zi|jishi:ji|lpm_counter:f_rtl_1|alt_counter_f10ke:wysi_counter       ;
;    |modchose:mc|                          ; 22 (22)     ; 15           ; 0           ; 0    ; 7 (7)        ; 8 (8)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |zi|modchose:mc                                                       ;
;    |naozhong:nao|                         ; 77 (77)     ; 22           ; 0           ; 0    ; 55 (55)      ; 4 (4)             ; 18 (18)          ; 0 (0)           ; 0 (0)      ; |zi|naozhong:nao                                                      ;
;    |paobiao:pao|                          ; 52 (28)     ; 30           ; 0           ; 0    ; 22 (22)      ; 0 (0)             ; 30 (6)           ; 24 (0)          ; 0 (0)      ; |zi|paobiao:pao                                                       ;
;       |lpm_counter:a_rtl_2|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:a_rtl_2                                   ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:a_rtl_2|alt_counter_f10ke:wysi_counter    ;
;       |lpm_counter:b_rtl_3|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:b_rtl_3                                   ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:b_rtl_3|alt_counter_f10ke:wysi_counter    ;
;       |lpm_counter:c_rtl_4|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:c_rtl_4                                   ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:c_rtl_4|alt_counter_f10ke:wysi_counter    ;
;       |lpm_counter:d_rtl_5|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:d_rtl_5                                   ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:d_rtl_5|alt_counter_f10ke:wysi_counter    ;
;       |lpm_counter:e_rtl_6|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:e_rtl_6                                   ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:e_rtl_6|alt_counter_f10ke:wysi_counter    ;
;       |lpm_counter:f_rtl_7|               ; 4 (0)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (0)            ; 4 (0)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:f_rtl_7                                   ;
;          |alt_counter_f10ke:wysi_counter| ; 4 (4)       ; 4            ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 4 (4)            ; 4 (4)           ; 0 (0)      ; |zi|paobiao:pao|lpm_counter:f_rtl_7|alt_counter_f10ke:wysi_counter    ;
;    |print1:p1|                            ; 204 (173)   ; 51           ; 0           ; 0    ; 153 (122)    ; 28 (28)           ; 23 (23)          ; 32 (1)          ; 0 (0)      ; |zi|print1:p1                                                         ;
;       |lpm_add_sub:Add0|                  ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |zi|print1:p1|lpm_add_sub:Add0                                        ;
;          |addcore:adder|                  ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |zi|print1:p1|lpm_add_sub:Add0|addcore:adder                          ;
;             |a_csnbuffer:result_node|     ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |zi|print1:p1|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node  ;
;    |print2:p2|                            ; 117 (117)   ; 7            ; 0           ; 0    ; 110 (110)    ; 0 (0)             ; 7 (7)            ; 0 (0)           ; 0 (0)      ; |zi|print2:p2                                                         ;
;    |print3:p3|                            ; 147 (116)   ; 40           ; 0           ; 0    ; 107 (76)     ; 28 (28)           ; 12 (12)          ; 32 (1)          ; 0 (0)      ; |zi|print3:p3                                                         ;
;       |lpm_add_sub:Add0|                  ; 31 (0)      ; 0            ; 0           ; 0    ; 31 (0)       ; 0 (0)             ; 0 (0)            ; 31 (0)          ; 0 (0)      ; |zi|print3:p3|lpm_add_sub:Add0                                        ;
;          |addcore:adder|                  ; 31 (1)      ; 0            ; 0           ; 0    ; 31 (1)       ; 0 (0)             ; 0 (0)            ; 31 (1)          ; 0 (0)      ; |zi|print3:p3|lpm_add_sub:Add0|addcore:adder                          ;
;             |a_csnbuffer:result_node|     ; 30 (30)     ; 0            ; 0           ; 0    ; 30 (30)      ; 0 (0)             ; 0 (0)            ; 30 (30)         ; 0 (0)      ; |zi|print3:p3|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node  ;
;    |print4:p4|                            ; 19 (19)     ; 19           ; 0           ; 0    ; 0 (0)        ; 0 (0)             ; 19 (19)          ; 0 (0)           ; 0 (0)      ; |zi|print4:p4                                                         ;
;    |zhuangtai:comb_4|                     ; 3 (3)       ; 2            ; 0           ; 0    ; 1 (1)        ; 0 (0)             ; 2 (2)            ; 0 (0)           ; 0 (0)      ; |zi|zhuangtai:comb_4                                                  ;
+-------------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+-----------------------------------------------------------------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------+
; Delay Chain Summary              ;
+---------+----------+-------------+
; Name    ; Pin Type ; Pad to Core ;
+---------+----------+-------------+
; modkey  ; Input    ; ON          ;
; clk     ; Input    ; OFF         ;
; key1    ; Input    ; ON          ;
; key2    ; Input    ; ON          ;
; dis[0]  ; Output   ; OFF         ;
; dis[1]  ; Output   ; OFF         ;
; dis[2]  ; Output   ; OFF         ;
; dis[3]  ; Output   ; OFF         ;
; dis[4]  ; Output   ; OFF         ;
; dis[5]  ; Output   ; OFF         ;
; dis[6]  ; Output   ; OFF         ;
; dis[7]  ; Output   ; OFF         ;
; leg[0]  ; Output   ; OFF         ;
; leg[1]  ; Output   ; OFF         ;
; leg[2]  ; Output   ; OFF         ;
; leg[3]  ; Output   ; OFF         ;
; leg[4]  ; Output   ; OFF         ;
; leg[5]  ; Output   ; OFF         ;
; leg[6]  ; Output   ; OFF         ;
; leg[7]  ; Output   ; OFF         ;
; line[0] ; Output   ; OFF         ;
; line[1] ; Output   ; OFF         ;
; line[2] ; Output   ; OFF         ;
; line[3] ; Output   ; OFF         ;
; line[4] ; Output   ; OFF         ;
; line[5] ; Output   ; OFF         ;
; line[6] ; Output   ; OFF         ;
; line[7] ; Output   ; OFF         ;
; row[0]  ; Output   ; OFF         ;
; row[1]  ; Output   ; OFF         ;
; row[2]  ; Output   ; OFF         ;
; row[3]  ; Output   ; OFF         ;
; row[4]  ; Output   ; OFF         ;
; row[5]  ; Output   ; OFF         ;
; row[6]  ; Output   ; OFF         ;
; row[7]  ; Output   ; OFF         ;
+---------+----------+-------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/STUDY PROGRAMS//zi/zi.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 6.0 Build 178 04/27/2006 SJ Full Version
    Info: Processing started: Thu May 08 16:41:21 2008
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off zi -c zi
Info: Selected device EP1K30QC208-3 for design "zi"
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 4 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Thu May 08 2008 at 16:41:23
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:09
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:10
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:01
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Processing ended: Thu May 08 16:41:47 2008
    Info: Elapsed time: 00:00:26


