# Trabalho-Pratico-RISC-V
Implementação em Verilog de um subconjunto de instruções do processador RISC-V, como parte do Trabalho Prático 1 da disciplina CSI509 – Organização e Arquitetura de Computadores II (UFOP – Engenharia da Computação). Inclui testbench, síntese no FPGA Mercúrio IV e documentação em formato SBC.
