TimeQuest Timing Analyzer report for WrapperULA
Thu Oct  5 01:45:41 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Setup: 'KEY0'
 13. Slow Model Setup: 'Control:ctrlMicro|Wen'
 14. Slow Model Hold: 'KEY0'
 15. Slow Model Hold: 'CLK'
 16. Slow Model Hold: 'Control:ctrlMicro|Wen'
 17. Slow Model Minimum Pulse Width: 'CLK'
 18. Slow Model Minimum Pulse Width: 'KEY0'
 19. Slow Model Minimum Pulse Width: 'Control:ctrlMicro|Wen'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'CLK'
 30. Fast Model Setup: 'KEY0'
 31. Fast Model Setup: 'Control:ctrlMicro|Wen'
 32. Fast Model Hold: 'CLK'
 33. Fast Model Hold: 'KEY0'
 34. Fast Model Hold: 'Control:ctrlMicro|Wen'
 35. Fast Model Minimum Pulse Width: 'CLK'
 36. Fast Model Minimum Pulse Width: 'KEY0'
 37. Fast Model Minimum Pulse Width: 'Control:ctrlMicro|Wen'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; WrapperULA                                                        ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                       ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; Clock Name            ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                   ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+
; CLK                   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK }                   ;
; Control:ctrlMicro|Wen ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { Control:ctrlMicro|Wen } ;
; KEY0                  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { KEY0 }                  ;
+-----------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                   ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 195.39 MHz ; 195.39 MHz      ; CLK        ;                                                               ;
; 593.12 MHz ; 450.05 MHz      ; KEY0       ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------------------+
; Slow Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; CLK                   ; -6.935 ; -1920.654     ;
; KEY0                  ; -0.343 ; -0.469        ;
; Control:ctrlMicro|Wen ; -0.257 ; -1.144        ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Slow Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; KEY0                  ; -2.126 ; -3.937        ;
; CLK                   ; -1.095 ; -150.867      ;
; Control:ctrlMicro|Wen ; 0.504  ; 0.000         ;
+-----------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------+
; Slow Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; CLK                   ; -1.380 ; -317.380      ;
; KEY0                  ; -1.222 ; -1.222        ;
; Control:ctrlMicro|Wen ; -0.500 ; -16.000       ;
+-----------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.935 ; opC[1]    ; RegisterBank:regBank|RegBank[1][10]  ; KEY0         ; CLK         ; 0.500        ; -4.012     ; 3.459      ;
; -6.880 ; opC[1]    ; RegisterBank:regBank|RegBank[1][9]   ; KEY0         ; CLK         ; 0.500        ; -4.016     ; 3.400      ;
; -6.880 ; opC[1]    ; RegisterBank:regBank|RegBank[1][11]  ; KEY0         ; CLK         ; 0.500        ; -4.016     ; 3.400      ;
; -6.880 ; opC[1]    ; RegisterBank:regBank|RegBank[1][13]  ; KEY0         ; CLK         ; 0.500        ; -4.016     ; 3.400      ;
; -6.880 ; opC[1]    ; RegisterBank:regBank|RegBank[1][15]  ; KEY0         ; CLK         ; 0.500        ; -4.016     ; 3.400      ;
; -6.880 ; opC[1]    ; RegisterBank:regBank|RegBank[1][0]   ; KEY0         ; CLK         ; 0.500        ; -4.016     ; 3.400      ;
; -6.879 ; opC[1]    ; RegisterBank:regBank|RegBank[4][9]   ; KEY0         ; CLK         ; 0.500        ; -3.996     ; 3.419      ;
; -6.862 ; opC[1]    ; RegisterBank:regBank|RegBank[1][2]   ; KEY0         ; CLK         ; 0.500        ; -4.003     ; 3.395      ;
; -6.862 ; opC[1]    ; RegisterBank:regBank|RegBank[1][3]   ; KEY0         ; CLK         ; 0.500        ; -4.003     ; 3.395      ;
; -6.862 ; opC[1]    ; RegisterBank:regBank|RegBank[1][5]   ; KEY0         ; CLK         ; 0.500        ; -4.003     ; 3.395      ;
; -6.862 ; opC[1]    ; RegisterBank:regBank|RegBank[1][7]   ; KEY0         ; CLK         ; 0.500        ; -4.003     ; 3.395      ;
; -6.808 ; opC[1]    ; RegisterBank:regBank|RegBank[1][4]   ; KEY0         ; CLK         ; 0.500        ; -3.993     ; 3.351      ;
; -6.808 ; opC[1]    ; RegisterBank:regBank|RegBank[1][8]   ; KEY0         ; CLK         ; 0.500        ; -3.993     ; 3.351      ;
; -6.808 ; opC[1]    ; RegisterBank:regBank|RegBank[1][12]  ; KEY0         ; CLK         ; 0.500        ; -3.993     ; 3.351      ;
; -6.755 ; opC[1]    ; RegisterBank:regBank|RegBank[2][2]   ; KEY0         ; CLK         ; 0.500        ; -4.015     ; 3.276      ;
; -6.755 ; opC[1]    ; RegisterBank:regBank|RegBank[2][6]   ; KEY0         ; CLK         ; 0.500        ; -4.015     ; 3.276      ;
; -6.755 ; opC[1]    ; RegisterBank:regBank|RegBank[2][14]  ; KEY0         ; CLK         ; 0.500        ; -4.015     ; 3.276      ;
; -6.730 ; opC[3]    ; RegisterBank:regBank|RegBank[0][8]   ; KEY0         ; CLK         ; 0.500        ; -4.008     ; 3.258      ;
; -6.730 ; opC[3]    ; RegisterBank:regBank|RegBank[0][10]  ; KEY0         ; CLK         ; 0.500        ; -4.008     ; 3.258      ;
; -6.730 ; opC[3]    ; RegisterBank:regBank|RegBank[0][12]  ; KEY0         ; CLK         ; 0.500        ; -4.008     ; 3.258      ;
; -6.727 ; opC[0]    ; RegisterBank:regBank|RegBank[0][8]   ; KEY0         ; CLK         ; 0.500        ; -4.010     ; 3.253      ;
; -6.727 ; opC[0]    ; RegisterBank:regBank|RegBank[0][10]  ; KEY0         ; CLK         ; 0.500        ; -4.010     ; 3.253      ;
; -6.727 ; opC[0]    ; RegisterBank:regBank|RegBank[0][12]  ; KEY0         ; CLK         ; 0.500        ; -4.010     ; 3.253      ;
; -6.719 ; opC[3]    ; RegisterBank:regBank|RegBank[1][10]  ; KEY0         ; CLK         ; 0.500        ; -4.011     ; 3.244      ;
; -6.709 ; opC[3]    ; RegisterBank:regBank|RegBank[14][5]  ; KEY0         ; CLK         ; 0.500        ; -3.999     ; 3.246      ;
; -6.709 ; opC[3]    ; RegisterBank:regBank|RegBank[14][9]  ; KEY0         ; CLK         ; 0.500        ; -3.999     ; 3.246      ;
; -6.708 ; opC[1]    ; RegisterBank:regBank|RegBank[14][5]  ; KEY0         ; CLK         ; 0.500        ; -4.000     ; 3.244      ;
; -6.708 ; opC[1]    ; RegisterBank:regBank|RegBank[14][9]  ; KEY0         ; CLK         ; 0.500        ; -4.000     ; 3.244      ;
; -6.698 ; opC[3]    ; RegisterBank:regBank|RegBank[0][9]   ; KEY0         ; CLK         ; 0.500        ; -3.995     ; 3.239      ;
; -6.696 ; opC[0]    ; RegisterBank:regBank|RegBank[13][13] ; KEY0         ; CLK         ; 0.500        ; -4.006     ; 3.226      ;
; -6.695 ; opC[0]    ; RegisterBank:regBank|RegBank[0][9]   ; KEY0         ; CLK         ; 0.500        ; -3.997     ; 3.234      ;
; -6.689 ; opC[1]    ; RegisterBank:regBank|RegBank[7][1]   ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.211      ;
; -6.689 ; opC[1]    ; RegisterBank:regBank|RegBank[7][0]   ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.211      ;
; -6.689 ; opC[1]    ; RegisterBank:regBank|RegBank[7][2]   ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.211      ;
; -6.689 ; opC[1]    ; RegisterBank:regBank|RegBank[7][3]   ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.211      ;
; -6.689 ; opC[1]    ; RegisterBank:regBank|RegBank[7][7]   ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.211      ;
; -6.689 ; opC[1]    ; RegisterBank:regBank|RegBank[7][15]  ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.211      ;
; -6.686 ; opC[3]    ; RegisterBank:regBank|RegBank[13][13] ; KEY0         ; CLK         ; 0.500        ; -4.004     ; 3.218      ;
; -6.676 ; opC[0]    ; RegisterBank:regBank|RegBank[13][8]  ; KEY0         ; CLK         ; 0.500        ; -4.024     ; 3.188      ;
; -6.666 ; opC[3]    ; RegisterBank:regBank|RegBank[13][8]  ; KEY0         ; CLK         ; 0.500        ; -4.022     ; 3.180      ;
; -6.664 ; opC[3]    ; RegisterBank:regBank|RegBank[1][9]   ; KEY0         ; CLK         ; 0.500        ; -4.015     ; 3.185      ;
; -6.664 ; opC[3]    ; RegisterBank:regBank|RegBank[1][11]  ; KEY0         ; CLK         ; 0.500        ; -4.015     ; 3.185      ;
; -6.664 ; opC[3]    ; RegisterBank:regBank|RegBank[1][13]  ; KEY0         ; CLK         ; 0.500        ; -4.015     ; 3.185      ;
; -6.664 ; opC[3]    ; RegisterBank:regBank|RegBank[1][15]  ; KEY0         ; CLK         ; 0.500        ; -4.015     ; 3.185      ;
; -6.664 ; opC[3]    ; RegisterBank:regBank|RegBank[1][0]   ; KEY0         ; CLK         ; 0.500        ; -4.015     ; 3.185      ;
; -6.663 ; opC[3]    ; RegisterBank:regBank|RegBank[4][9]   ; KEY0         ; CLK         ; 0.500        ; -3.995     ; 3.204      ;
; -6.655 ; opC[0]    ; RegisterBank:regBank|RegBank[2][2]   ; KEY0         ; CLK         ; 0.500        ; -4.016     ; 3.175      ;
; -6.655 ; opC[0]    ; RegisterBank:regBank|RegBank[2][6]   ; KEY0         ; CLK         ; 0.500        ; -4.016     ; 3.175      ;
; -6.655 ; opC[0]    ; RegisterBank:regBank|RegBank[2][14]  ; KEY0         ; CLK         ; 0.500        ; -4.016     ; 3.175      ;
; -6.651 ; opC[2]    ; RegisterBank:regBank|RegBank[7][1]   ; KEY0         ; CLK         ; 0.500        ; -4.013     ; 3.174      ;
; -6.651 ; opC[2]    ; RegisterBank:regBank|RegBank[7][0]   ; KEY0         ; CLK         ; 0.500        ; -4.013     ; 3.174      ;
; -6.651 ; opC[2]    ; RegisterBank:regBank|RegBank[7][2]   ; KEY0         ; CLK         ; 0.500        ; -4.013     ; 3.174      ;
; -6.651 ; opC[2]    ; RegisterBank:regBank|RegBank[7][3]   ; KEY0         ; CLK         ; 0.500        ; -4.013     ; 3.174      ;
; -6.651 ; opC[2]    ; RegisterBank:regBank|RegBank[7][7]   ; KEY0         ; CLK         ; 0.500        ; -4.013     ; 3.174      ;
; -6.651 ; opC[2]    ; RegisterBank:regBank|RegBank[7][15]  ; KEY0         ; CLK         ; 0.500        ; -4.013     ; 3.174      ;
; -6.647 ; opC[1]    ; RegisterBank:regBank|RegBank[0][8]   ; KEY0         ; CLK         ; 0.500        ; -4.009     ; 3.174      ;
; -6.647 ; opC[1]    ; RegisterBank:regBank|RegBank[0][10]  ; KEY0         ; CLK         ; 0.500        ; -4.009     ; 3.174      ;
; -6.647 ; opC[1]    ; RegisterBank:regBank|RegBank[0][12]  ; KEY0         ; CLK         ; 0.500        ; -4.009     ; 3.174      ;
; -6.646 ; opC[3]    ; RegisterBank:regBank|RegBank[1][2]   ; KEY0         ; CLK         ; 0.500        ; -4.002     ; 3.180      ;
; -6.646 ; opC[3]    ; RegisterBank:regBank|RegBank[1][3]   ; KEY0         ; CLK         ; 0.500        ; -4.002     ; 3.180      ;
; -6.646 ; opC[3]    ; RegisterBank:regBank|RegBank[1][5]   ; KEY0         ; CLK         ; 0.500        ; -4.002     ; 3.180      ;
; -6.646 ; opC[3]    ; RegisterBank:regBank|RegBank[1][7]   ; KEY0         ; CLK         ; 0.500        ; -4.002     ; 3.180      ;
; -6.632 ; opC[3]    ; RegisterBank:regBank|RegBank[14][7]  ; KEY0         ; CLK         ; 0.500        ; -3.997     ; 3.171      ;
; -6.632 ; opC[3]    ; RegisterBank:regBank|RegBank[14][15] ; KEY0         ; CLK         ; 0.500        ; -3.997     ; 3.171      ;
; -6.631 ; opC[1]    ; RegisterBank:regBank|RegBank[14][7]  ; KEY0         ; CLK         ; 0.500        ; -3.998     ; 3.169      ;
; -6.631 ; opC[1]    ; RegisterBank:regBank|RegBank[14][15] ; KEY0         ; CLK         ; 0.500        ; -3.998     ; 3.169      ;
; -6.628 ; opC[1]    ; RegisterBank:regBank|RegBank[15][0]  ; KEY0         ; CLK         ; 0.500        ; -4.011     ; 3.153      ;
; -6.628 ; opC[1]    ; RegisterBank:regBank|RegBank[15][5]  ; KEY0         ; CLK         ; 0.500        ; -4.011     ; 3.153      ;
; -6.628 ; opC[1]    ; RegisterBank:regBank|RegBank[15][7]  ; KEY0         ; CLK         ; 0.500        ; -4.011     ; 3.153      ;
; -6.628 ; opC[1]    ; RegisterBank:regBank|RegBank[15][13] ; KEY0         ; CLK         ; 0.500        ; -4.011     ; 3.153      ;
; -6.628 ; opC[1]    ; RegisterBank:regBank|RegBank[15][15] ; KEY0         ; CLK         ; 0.500        ; -4.011     ; 3.153      ;
; -6.619 ; opC[0]    ; RegisterBank:regBank|RegBank[13][6]  ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.163      ;
; -6.619 ; opC[0]    ; RegisterBank:regBank|RegBank[13][10] ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.163      ;
; -6.619 ; opC[0]    ; RegisterBank:regBank|RegBank[13][11] ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.163      ;
; -6.619 ; opC[0]    ; RegisterBank:regBank|RegBank[13][12] ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.163      ;
; -6.619 ; opC[0]    ; RegisterBank:regBank|RegBank[13][14] ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.163      ;
; -6.619 ; opC[0]    ; RegisterBank:regBank|RegBank[13][15] ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.163      ;
; -6.618 ; opC[0]    ; RegisterBank:regBank|RegBank[1][10]  ; KEY0         ; CLK         ; 0.500        ; -4.013     ; 3.141      ;
; -6.615 ; opC[1]    ; RegisterBank:regBank|RegBank[0][9]   ; KEY0         ; CLK         ; 0.500        ; -3.996     ; 3.155      ;
; -6.609 ; opC[3]    ; RegisterBank:regBank|RegBank[13][6]  ; KEY0         ; CLK         ; 0.500        ; -3.990     ; 3.155      ;
; -6.609 ; opC[3]    ; RegisterBank:regBank|RegBank[13][10] ; KEY0         ; CLK         ; 0.500        ; -3.990     ; 3.155      ;
; -6.609 ; opC[3]    ; RegisterBank:regBank|RegBank[13][11] ; KEY0         ; CLK         ; 0.500        ; -3.990     ; 3.155      ;
; -6.609 ; opC[3]    ; RegisterBank:regBank|RegBank[13][12] ; KEY0         ; CLK         ; 0.500        ; -3.990     ; 3.155      ;
; -6.609 ; opC[3]    ; RegisterBank:regBank|RegBank[13][14] ; KEY0         ; CLK         ; 0.500        ; -3.990     ; 3.155      ;
; -6.609 ; opC[3]    ; RegisterBank:regBank|RegBank[13][15] ; KEY0         ; CLK         ; 0.500        ; -3.990     ; 3.155      ;
; -6.596 ; opC[2]    ; RegisterBank:regBank|RegBank[15][0]  ; KEY0         ; CLK         ; 0.500        ; -4.010     ; 3.122      ;
; -6.596 ; opC[2]    ; RegisterBank:regBank|RegBank[15][5]  ; KEY0         ; CLK         ; 0.500        ; -4.010     ; 3.122      ;
; -6.596 ; opC[2]    ; RegisterBank:regBank|RegBank[15][7]  ; KEY0         ; CLK         ; 0.500        ; -4.010     ; 3.122      ;
; -6.596 ; opC[2]    ; RegisterBank:regBank|RegBank[15][13] ; KEY0         ; CLK         ; 0.500        ; -4.010     ; 3.122      ;
; -6.596 ; opC[2]    ; RegisterBank:regBank|RegBank[15][15] ; KEY0         ; CLK         ; 0.500        ; -4.010     ; 3.122      ;
; -6.592 ; opC[3]    ; RegisterBank:regBank|RegBank[1][4]   ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.136      ;
; -6.592 ; opC[3]    ; RegisterBank:regBank|RegBank[1][8]   ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.136      ;
; -6.592 ; opC[3]    ; RegisterBank:regBank|RegBank[1][12]  ; KEY0         ; CLK         ; 0.500        ; -3.992     ; 3.136      ;
; -6.592 ; opC[1]    ; RegisterBank:regBank|RegBank[13][13] ; KEY0         ; CLK         ; 0.500        ; -4.005     ; 3.123      ;
; -6.572 ; opC[1]    ; RegisterBank:regBank|RegBank[13][8]  ; KEY0         ; CLK         ; 0.500        ; -4.023     ; 3.085      ;
; -6.565 ; opC[2]    ; RegisterBank:regBank|RegBank[2][2]   ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.087      ;
; -6.565 ; opC[2]    ; RegisterBank:regBank|RegBank[2][6]   ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.087      ;
; -6.565 ; opC[2]    ; RegisterBank:regBank|RegBank[2][14]  ; KEY0         ; CLK         ; 0.500        ; -4.014     ; 3.087      ;
; -6.563 ; opC[0]    ; RegisterBank:regBank|RegBank[1][9]   ; KEY0         ; CLK         ; 0.500        ; -4.017     ; 3.082      ;
; -6.563 ; opC[0]    ; RegisterBank:regBank|RegBank[1][11]  ; KEY0         ; CLK         ; 0.500        ; -4.017     ; 3.082      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'KEY0'                                                                                         ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+
; -0.343 ; KEY0                    ; opA[3]  ; KEY0         ; KEY0        ; 0.500        ; 4.750      ; 4.259      ;
; -0.045 ; KEY0                    ; opA[0]  ; KEY0         ; KEY0        ; 0.500        ; 4.663      ; 4.240      ;
; -0.045 ; KEY0                    ; opA[1]  ; KEY0         ; KEY0        ; 0.500        ; 4.663      ; 4.222      ;
; -0.036 ; KEY0                    ; opA[2]  ; KEY0         ; KEY0        ; 0.500        ; 4.662      ; 4.206      ;
; 0.157  ; KEY0                    ; opA[3]  ; KEY0         ; KEY0        ; 1.000        ; 4.750      ; 4.259      ;
; 0.455  ; KEY0                    ; opA[0]  ; KEY0         ; KEY0        ; 1.000        ; 4.663      ; 4.240      ;
; 0.455  ; KEY0                    ; opA[1]  ; KEY0         ; KEY0        ; 1.000        ; 4.663      ; 4.222      ;
; 0.464  ; KEY0                    ; opA[2]  ; KEY0         ; KEY0        ; 1.000        ; 4.662      ; 4.206      ;
; 2.023  ; Control:ctrlMicro|Ready ; start   ; CLK          ; KEY0        ; 0.500        ; 3.339      ; 0.713      ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'Control:ctrlMicro|Wen'                                                                                   ;
+--------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+
; -0.257 ; ULA:modULA|Res[11] ; resultado[11] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.145      ; 1.438      ;
; -0.241 ; ULA:modULA|Res[6]  ; resultado[6]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.146      ; 1.423      ;
; -0.226 ; ULA:modULA|Res[15] ; resultado[15] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.172      ; 1.434      ;
; -0.211 ; ULA:modULA|Res[3]  ; resultado[3]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.175      ; 1.422      ;
; -0.121 ; ULA:modULA|Res[1]  ; resultado[1]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.146      ; 1.303      ;
; -0.088 ; ULA:modULA|Res[9]  ; resultado[9]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.149      ; 1.273      ;
; 0.004  ; ULA:modULA|Res[2]  ; resultado[2]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.198      ; 1.230      ;
; 0.050  ; ULA:modULA|Res[10] ; resultado[10] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.149      ; 1.135      ;
; 0.260  ; ULA:modULA|Res[5]  ; resultado[5]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.159      ; 0.935      ;
; 0.260  ; ULA:modULA|Res[8]  ; resultado[8]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.159      ; 0.935      ;
; 0.262  ; ULA:modULA|Res[13] ; resultado[13] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.160      ; 0.934      ;
; 0.263  ; ULA:modULA|Res[0]  ; resultado[0]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.160      ; 0.933      ;
; 0.263  ; ULA:modULA|Res[14] ; resultado[14] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.160      ; 0.933      ;
; 0.264  ; ULA:modULA|Res[12] ; resultado[12] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.159      ; 0.931      ;
; 0.265  ; ULA:modULA|Res[7]  ; resultado[7]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.159      ; 0.930      ;
; 0.266  ; ULA:modULA|Res[4]  ; resultado[4]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.159      ; 0.929      ;
+--------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'KEY0'                                                                                          ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+
; -2.126 ; Control:ctrlMicro|Ready ; start   ; CLK          ; KEY0        ; -0.500       ; 3.339      ; 0.713      ;
; -0.491 ; KEY0                    ; opA[3]  ; KEY0         ; KEY0        ; 0.000        ; 4.750      ; 4.259      ;
; -0.456 ; KEY0                    ; opA[2]  ; KEY0         ; KEY0        ; 0.000        ; 4.662      ; 4.206      ;
; -0.441 ; KEY0                    ; opA[1]  ; KEY0         ; KEY0        ; 0.000        ; 4.663      ; 4.222      ;
; -0.423 ; KEY0                    ; opA[0]  ; KEY0         ; KEY0        ; 0.000        ; 4.663      ; 4.240      ;
; 0.009  ; KEY0                    ; opA[3]  ; KEY0         ; KEY0        ; -0.500       ; 4.750      ; 4.259      ;
; 0.044  ; KEY0                    ; opA[2]  ; KEY0         ; KEY0        ; -0.500       ; 4.662      ; 4.206      ;
; 0.059  ; KEY0                    ; opA[1]  ; KEY0         ; KEY0        ; -0.500       ; 4.663      ; 4.222      ;
; 0.077  ; KEY0                    ; opA[0]  ; KEY0         ; KEY0        ; -0.500       ; 4.663      ; 4.240      ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                               ;
+--------+-----------------------+--------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -1.095 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][1]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.661      ; 2.082      ;
; -1.095 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][0]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.661      ; 2.082      ;
; -1.095 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][2]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.661      ; 2.082      ;
; -1.095 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][3]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.661      ; 2.082      ;
; -1.095 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][4]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.661      ; 2.082      ;
; -1.095 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][5]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.661      ; 2.082      ;
; -1.095 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][7]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.661      ; 2.082      ;
; -1.095 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][9]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.661      ; 2.082      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][1]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][0]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][2]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][3]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][4]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][6]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][10] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][11] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][13] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.072 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][14] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.660      ; 2.104      ;
; -1.028 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[1][1]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.153      ;
; -1.028 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[1][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.153      ;
; -1.028 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[1][14]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.153      ;
; -1.027 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][1]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.154      ;
; -1.027 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][4]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.154      ;
; -1.027 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][5]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.154      ;
; -1.027 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][7]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.154      ;
; -1.027 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][8]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.154      ;
; -1.027 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][9]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.154      ;
; -1.027 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.154      ;
; -1.027 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][12]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.154      ;
; -0.816 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegA[8]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.631      ; 2.331      ;
; -0.816 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegB[8]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.631      ; 2.331      ;
; -0.816 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegA[9]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.631      ; 2.331      ;
; -0.816 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegB[9]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.631      ; 2.331      ;
; -0.816 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegB[13]        ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.631      ; 2.331      ;
; -0.816 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegA[13]        ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.631      ; 2.331      ;
; -0.780 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][1]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.656      ; 2.392      ;
; -0.780 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][3]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.656      ; 2.392      ;
; -0.780 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][5]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.656      ; 2.392      ;
; -0.780 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][7]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.656      ; 2.392      ;
; -0.780 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.656      ; 2.392      ;
; -0.780 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][13]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.656      ; 2.392      ;
; -0.780 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][15]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.656      ; 2.392      ;
; -0.764 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][3]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.642      ; 2.394      ;
; -0.764 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][4]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.642      ; 2.394      ;
; -0.764 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][5]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.642      ; 2.394      ;
; -0.764 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][11] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.642      ; 2.394      ;
; -0.764 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][13] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.642      ; 2.394      ;
; -0.764 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][15] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.642      ; 2.394      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][1]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][2]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][3]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][5]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][10]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][13]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][14]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.753 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][15]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.669      ; 2.432      ;
; -0.750 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][0]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.412      ;
; -0.750 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][2]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.412      ;
; -0.750 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][4]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.412      ;
; -0.750 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.412      ;
; -0.750 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][14]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.412      ;
; -0.738 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][1]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.631      ; 2.409      ;
; -0.738 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][8]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.631      ; 2.409      ;
; -0.722 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][2]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.440      ;
; -0.722 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][5]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.440      ;
; -0.722 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.440      ;
; -0.722 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.440      ;
; -0.722 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][12]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.646      ; 2.440      ;
; -0.635 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][12] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.658      ; 2.539      ;
; -0.624 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][0]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.667      ; 2.559      ;
; -0.624 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][3]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.667      ; 2.559      ;
; -0.624 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][9]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.667      ; 2.559      ;
; -0.624 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][12] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.667      ; 2.559      ;
; -0.624 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][14] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.667      ; 2.559      ;
; -0.614 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][2]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.664      ; 2.566      ;
; -0.614 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][4]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.664      ; 2.566      ;
; -0.614 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][6]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.664      ; 2.566      ;
; -0.614 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][8]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.664      ; 2.566      ;
; -0.614 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][10] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.664      ; 2.566      ;
; -0.614 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][14] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.664      ; 2.566      ;
; -0.610 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][4]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.571      ;
; -0.610 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.571      ;
; -0.610 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][10]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.571      ;
; -0.610 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.571      ;
; -0.610 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][12]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.571      ;
; -0.610 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][14]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.665      ; 2.571      ;
; -0.609 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegA[0]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.639      ; 2.546      ;
; -0.609 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegB[2]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.639      ; 2.546      ;
; -0.609 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegB[5]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.639      ; 2.546      ;
; -0.599 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][12] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 2.662      ; 2.579      ;
; -0.595 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][1]  ; Control:ctrlMicro|Wen ; CLK         ; -0.500       ; 2.661      ; 2.082      ;
; -0.595 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][0]  ; Control:ctrlMicro|Wen ; CLK         ; -0.500       ; 2.661      ; 2.082      ;
; -0.595 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][2]  ; Control:ctrlMicro|Wen ; CLK         ; -0.500       ; 2.661      ; 2.082      ;
; -0.595 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][3]  ; Control:ctrlMicro|Wen ; CLK         ; -0.500       ; 2.661      ; 2.082      ;
; -0.595 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][4]  ; Control:ctrlMicro|Wen ; CLK         ; -0.500       ; 2.661      ; 2.082      ;
; -0.595 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][5]  ; Control:ctrlMicro|Wen ; CLK         ; -0.500       ; 2.661      ; 2.082      ;
; -0.595 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][7]  ; Control:ctrlMicro|Wen ; CLK         ; -0.500       ; 2.661      ; 2.082      ;
; -0.595 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][9]  ; Control:ctrlMicro|Wen ; CLK         ; -0.500       ; 2.661      ; 2.082      ;
+--------+-----------------------+--------------------------------------+-----------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'Control:ctrlMicro|Wen'                                                                                   ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+
; 0.504 ; ULA:modULA|Res[4]  ; resultado[4]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.159      ; 0.929      ;
; 0.505 ; ULA:modULA|Res[7]  ; resultado[7]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.159      ; 0.930      ;
; 0.506 ; ULA:modULA|Res[12] ; resultado[12] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.159      ; 0.931      ;
; 0.507 ; ULA:modULA|Res[0]  ; resultado[0]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.160      ; 0.933      ;
; 0.507 ; ULA:modULA|Res[14] ; resultado[14] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.160      ; 0.933      ;
; 0.508 ; ULA:modULA|Res[13] ; resultado[13] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.160      ; 0.934      ;
; 0.510 ; ULA:modULA|Res[5]  ; resultado[5]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.159      ; 0.935      ;
; 0.510 ; ULA:modULA|Res[8]  ; resultado[8]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.159      ; 0.935      ;
; 0.720 ; ULA:modULA|Res[10] ; resultado[10] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.149      ; 1.135      ;
; 0.766 ; ULA:modULA|Res[2]  ; resultado[2]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.198      ; 1.230      ;
; 0.858 ; ULA:modULA|Res[9]  ; resultado[9]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.149      ; 1.273      ;
; 0.891 ; ULA:modULA|Res[1]  ; resultado[1]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.146      ; 1.303      ;
; 0.981 ; ULA:modULA|Res[3]  ; resultado[3]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.175      ; 1.422      ;
; 0.996 ; ULA:modULA|Res[15] ; resultado[15] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.172      ; 1.434      ;
; 1.011 ; ULA:modULA|Res[6]  ; resultado[6]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.146      ; 1.423      ;
; 1.027 ; ULA:modULA|Res[11] ; resultado[11] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.145      ; 1.438      ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|Ready             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|Ready             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|Wen               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|Wen               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Decoder:instdecode|OpALU[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Decoder:instdecode|OpALU[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Decoder:instdecode|OpALU[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Decoder:instdecode|OpALU[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Decoder:instdecode|OpALU[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Decoder:instdecode|OpALU[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Decoder:instdecode|isImm            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Decoder:instdecode|isImm            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][14] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'KEY0'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY0  ; Rise       ; KEY0                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; KEY0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; KEY0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; OpCode[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; OpCode[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; OpCode[0]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; OpCode[0]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; OpCode[1]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; OpCode[1]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; OpCode[1]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; OpCode[1]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; OpCode[2]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; OpCode[2]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; OpCode[2]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; OpCode[2]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; OpCode[3]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; OpCode[3]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; OpCode[3]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; OpCode[3]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; always0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; always0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; always0~0|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; always0~0|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opA[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opA[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opA[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opA[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opA[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opA[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opA[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opA[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opA[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opA[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opA[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opA[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opA[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opA[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opA[3]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opA[3]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opB[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opB[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opB[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opB[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opB[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opB[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opB[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opB[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opC[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opC[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opC[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opC[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opC[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opC[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opC[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opC[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; start                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; start                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; start|datab              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; start|datab              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'Control:ctrlMicro|Wen'                                                                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[9]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[9]|clk               ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GO        ; CLK        ; 4.739  ; 4.739  ; Rise       ; CLK             ;
; RST       ; CLK        ; 7.254  ; 7.254  ; Rise       ; CLK             ;
; KEY0      ; KEY0       ; 0.843  ; 0.843  ; Fall       ; KEY0            ;
; KEY3      ; KEY0       ; 4.896  ; 4.896  ; Fall       ; KEY0            ;
; SW0       ; KEY0       ; 0.150  ; 0.150  ; Fall       ; KEY0            ;
; SW1       ; KEY0       ; 0.096  ; 0.096  ; Fall       ; KEY0            ;
; SW2       ; KEY0       ; -0.046 ; -0.046 ; Fall       ; KEY0            ;
; SW3       ; KEY0       ; -0.024 ; -0.024 ; Fall       ; KEY0            ;
; SW4       ; KEY0       ; -0.900 ; -0.900 ; Fall       ; KEY0            ;
; SW5       ; KEY0       ; -0.900 ; -0.900 ; Fall       ; KEY0            ;
; SW6       ; KEY0       ; -1.298 ; -1.298 ; Fall       ; KEY0            ;
; SW7       ; KEY0       ; -0.025 ; -0.025 ; Fall       ; KEY0            ;
; SW8       ; KEY0       ; 0.528  ; 0.528  ; Fall       ; KEY0            ;
; SW9       ; KEY0       ; 0.349  ; 0.349  ; Fall       ; KEY0            ;
; SW10      ; KEY0       ; 0.563  ; 0.563  ; Fall       ; KEY0            ;
; SW11      ; KEY0       ; 0.280  ; 0.280  ; Fall       ; KEY0            ;
; SW12      ; KEY0       ; -2.209 ; -2.209 ; Fall       ; KEY0            ;
; SW13      ; KEY0       ; 0.911  ; 0.911  ; Fall       ; KEY0            ;
; SW14      ; KEY0       ; 1.055  ; 1.055  ; Fall       ; KEY0            ;
; SW15      ; KEY0       ; 1.207  ; 1.207  ; Fall       ; KEY0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GO        ; CLK        ; -3.839 ; -3.839 ; Rise       ; CLK             ;
; RST       ; CLK        ; -4.349 ; -4.349 ; Rise       ; CLK             ;
; KEY0      ; KEY0       ; 0.491  ; 0.491  ; Fall       ; KEY0            ;
; KEY3      ; KEY0       ; -3.562 ; -3.562 ; Fall       ; KEY0            ;
; SW0       ; KEY0       ; 0.818  ; 0.818  ; Fall       ; KEY0            ;
; SW1       ; KEY0       ; 0.890  ; 0.890  ; Fall       ; KEY0            ;
; SW2       ; KEY0       ; 1.038  ; 1.038  ; Fall       ; KEY0            ;
; SW3       ; KEY0       ; 1.358  ; 1.358  ; Fall       ; KEY0            ;
; SW4       ; KEY0       ; 1.755  ; 1.755  ; Fall       ; KEY0            ;
; SW5       ; KEY0       ; 1.760  ; 1.760  ; Fall       ; KEY0            ;
; SW6       ; KEY0       ; 2.007  ; 2.007  ; Fall       ; KEY0            ;
; SW7       ; KEY0       ; 1.091  ; 1.091  ; Fall       ; KEY0            ;
; SW8       ; KEY0       ; 3.162  ; 3.162  ; Fall       ; KEY0            ;
; SW9       ; KEY0       ; 2.828  ; 2.828  ; Fall       ; KEY0            ;
; SW10      ; KEY0       ; 2.991  ; 2.991  ; Fall       ; KEY0            ;
; SW11      ; KEY0       ; 3.631  ; 3.631  ; Fall       ; KEY0            ;
; SW12      ; KEY0       ; 3.097  ; 3.097  ; Fall       ; KEY0            ;
; SW13      ; KEY0       ; -0.051 ; -0.051 ; Fall       ; KEY0            ;
; SW14      ; KEY0       ; -0.349 ; -0.349 ; Fall       ; KEY0            ;
; SW15      ; KEY0       ; -0.352 ; -0.352 ; Fall       ; KEY0            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Hex4D0    ; CLK                   ; 10.208 ; 10.208 ; Rise       ; CLK                   ;
; Hex4D1    ; CLK                   ; 10.019 ; 10.019 ; Rise       ; CLK                   ;
; Hex4D2    ; CLK                   ; 9.870  ; 9.870  ; Rise       ; CLK                   ;
; Hex4D3    ; CLK                   ; 8.625  ; 8.625  ; Rise       ; CLK                   ;
; Hex4D4    ; CLK                   ; 9.644  ; 9.644  ; Rise       ; CLK                   ;
; Hex4D5    ; CLK                   ; 8.762  ; 8.762  ; Rise       ; CLK                   ;
; Hex4D6    ; CLK                   ; 9.863  ; 9.863  ; Rise       ; CLK                   ;
; Hex5D0    ; CLK                   ; 9.348  ; 9.348  ; Rise       ; CLK                   ;
; Hex5D1    ; CLK                   ; 8.926  ; 8.926  ; Rise       ; CLK                   ;
; Hex5D2    ; CLK                   ; 8.710  ; 8.710  ; Rise       ; CLK                   ;
; Hex5D3    ; CLK                   ; 9.050  ; 9.050  ; Rise       ; CLK                   ;
; Hex5D4    ; CLK                   ; 10.027 ; 10.027 ; Rise       ; CLK                   ;
; Hex5D5    ; CLK                   ; 10.041 ; 10.041 ; Rise       ; CLK                   ;
; Hex5D6    ; CLK                   ; 10.333 ; 10.333 ; Rise       ; CLK                   ;
; Hex6D0    ; CLK                   ; 10.059 ; 10.059 ; Rise       ; CLK                   ;
; Hex6D1    ; CLK                   ; 10.045 ; 10.045 ; Rise       ; CLK                   ;
; Hex6D2    ; CLK                   ; 10.046 ; 10.046 ; Rise       ; CLK                   ;
; Hex6D3    ; CLK                   ; 10.584 ; 10.584 ; Rise       ; CLK                   ;
; Hex6D4    ; CLK                   ; 10.575 ; 10.575 ; Rise       ; CLK                   ;
; Hex6D5    ; CLK                   ; 10.661 ; 10.661 ; Rise       ; CLK                   ;
; Hex6D6    ; CLK                   ; 10.557 ; 10.557 ; Rise       ; CLK                   ;
; Hex7D0    ; CLK                   ; 10.598 ; 10.598 ; Rise       ; CLK                   ;
; Hex7D1    ; CLK                   ; 10.612 ; 10.612 ; Rise       ; CLK                   ;
; Hex7D2    ; CLK                   ; 10.549 ; 10.549 ; Rise       ; CLK                   ;
; Hex7D3    ; CLK                   ; 10.569 ; 10.569 ; Rise       ; CLK                   ;
; Hex7D4    ; CLK                   ; 10.566 ; 10.566 ; Rise       ; CLK                   ;
; Hex7D5    ; CLK                   ; 10.899 ; 10.899 ; Rise       ; CLK                   ;
; Hex7D6    ; CLK                   ; 10.592 ; 10.592 ; Rise       ; CLK                   ;
; Hex0D0    ; Control:ctrlMicro|Wen ; 8.613  ; 8.613  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D1    ; Control:ctrlMicro|Wen ; 8.594  ; 8.594  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D2    ; Control:ctrlMicro|Wen ; 8.583  ; 8.583  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D3    ; Control:ctrlMicro|Wen ; 8.358  ; 8.358  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D4    ; Control:ctrlMicro|Wen ; 8.465  ; 8.465  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D5    ; Control:ctrlMicro|Wen ; 8.339  ; 8.339  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D6    ; Control:ctrlMicro|Wen ; 8.350  ; 8.350  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D0    ; Control:ctrlMicro|Wen ; 10.912 ; 10.912 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D1    ; Control:ctrlMicro|Wen ; 10.412 ; 10.412 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D2    ; Control:ctrlMicro|Wen ; 9.847  ; 9.847  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D3    ; Control:ctrlMicro|Wen ; 9.916  ; 9.916  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D4    ; Control:ctrlMicro|Wen ; 10.305 ; 10.305 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D5    ; Control:ctrlMicro|Wen ; 9.171  ; 9.171  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D6    ; Control:ctrlMicro|Wen ; 9.276  ; 9.276  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D0    ; Control:ctrlMicro|Wen ; 9.899  ; 9.899  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D1    ; Control:ctrlMicro|Wen ; 10.082 ; 10.082 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D2    ; Control:ctrlMicro|Wen ; 9.335  ; 9.335  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D3    ; Control:ctrlMicro|Wen ; 9.853  ; 9.853  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D4    ; Control:ctrlMicro|Wen ; 10.154 ; 10.154 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D5    ; Control:ctrlMicro|Wen ; 10.215 ; 10.215 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D6    ; Control:ctrlMicro|Wen ; 10.130 ; 10.130 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D0    ; Control:ctrlMicro|Wen ; 9.870  ; 9.870  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D1    ; Control:ctrlMicro|Wen ; 9.521  ; 9.521  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D2    ; Control:ctrlMicro|Wen ; 10.470 ; 10.470 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D3    ; Control:ctrlMicro|Wen ; 9.103  ; 9.103  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D4    ; Control:ctrlMicro|Wen ; 9.020  ; 9.020  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D5    ; Control:ctrlMicro|Wen ; 8.577  ; 8.577  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D6    ; Control:ctrlMicro|Wen ; 9.447  ; 9.447  ; Rise       ; Control:ctrlMicro|Wen ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                            ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Hex4D0    ; CLK                   ; 9.185  ; 9.185  ; Rise       ; CLK                   ;
; Hex4D1    ; CLK                   ; 8.995  ; 8.995  ; Rise       ; CLK                   ;
; Hex4D2    ; CLK                   ; 8.957  ; 8.957  ; Rise       ; CLK                   ;
; Hex4D3    ; CLK                   ; 7.634  ; 7.634  ; Rise       ; CLK                   ;
; Hex4D4    ; CLK                   ; 8.654  ; 8.654  ; Rise       ; CLK                   ;
; Hex4D5    ; CLK                   ; 7.767  ; 7.767  ; Rise       ; CLK                   ;
; Hex4D6    ; CLK                   ; 8.871  ; 8.871  ; Rise       ; CLK                   ;
; Hex5D0    ; CLK                   ; 8.771  ; 8.771  ; Rise       ; CLK                   ;
; Hex5D1    ; CLK                   ; 8.341  ; 8.341  ; Rise       ; CLK                   ;
; Hex5D2    ; CLK                   ; 8.152  ; 8.152  ; Rise       ; CLK                   ;
; Hex5D3    ; CLK                   ; 8.464  ; 8.464  ; Rise       ; CLK                   ;
; Hex5D4    ; CLK                   ; 9.442  ; 9.442  ; Rise       ; CLK                   ;
; Hex5D5    ; CLK                   ; 9.469  ; 9.469  ; Rise       ; CLK                   ;
; Hex5D6    ; CLK                   ; 9.750  ; 9.750  ; Rise       ; CLK                   ;
; Hex6D0    ; CLK                   ; 9.100  ; 9.100  ; Rise       ; CLK                   ;
; Hex6D1    ; CLK                   ; 9.119  ; 9.119  ; Rise       ; CLK                   ;
; Hex6D2    ; CLK                   ; 9.119  ; 9.119  ; Rise       ; CLK                   ;
; Hex6D3    ; CLK                   ; 9.652  ; 9.652  ; Rise       ; CLK                   ;
; Hex6D4    ; CLK                   ; 9.605  ; 9.605  ; Rise       ; CLK                   ;
; Hex6D5    ; CLK                   ; 9.693  ; 9.693  ; Rise       ; CLK                   ;
; Hex6D6    ; CLK                   ; 9.620  ; 9.620  ; Rise       ; CLK                   ;
; Hex7D0    ; CLK                   ; 8.962  ; 8.962  ; Rise       ; CLK                   ;
; Hex7D1    ; CLK                   ; 8.967  ; 8.967  ; Rise       ; CLK                   ;
; Hex7D2    ; CLK                   ; 8.918  ; 8.918  ; Rise       ; CLK                   ;
; Hex7D3    ; CLK                   ; 8.925  ; 8.925  ; Rise       ; CLK                   ;
; Hex7D4    ; CLK                   ; 8.923  ; 8.923  ; Rise       ; CLK                   ;
; Hex7D5    ; CLK                   ; 9.264  ; 9.264  ; Rise       ; CLK                   ;
; Hex7D6    ; CLK                   ; 8.941  ; 8.941  ; Rise       ; CLK                   ;
; Hex0D0    ; Control:ctrlMicro|Wen ; 8.302  ; 8.302  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D1    ; Control:ctrlMicro|Wen ; 8.284  ; 8.284  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D2    ; Control:ctrlMicro|Wen ; 8.271  ; 8.271  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D3    ; Control:ctrlMicro|Wen ; 8.048  ; 8.048  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D4    ; Control:ctrlMicro|Wen ; 8.153  ; 8.153  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D5    ; Control:ctrlMicro|Wen ; 8.027  ; 8.027  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D6    ; Control:ctrlMicro|Wen ; 8.039  ; 8.039  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D0    ; Control:ctrlMicro|Wen ; 10.431 ; 10.431 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D1    ; Control:ctrlMicro|Wen ; 9.931  ; 9.931  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D2    ; Control:ctrlMicro|Wen ; 9.365  ; 9.365  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D3    ; Control:ctrlMicro|Wen ; 9.435  ; 9.435  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D4    ; Control:ctrlMicro|Wen ; 9.824  ; 9.824  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D5    ; Control:ctrlMicro|Wen ; 8.690  ; 8.690  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D6    ; Control:ctrlMicro|Wen ; 8.794  ; 8.794  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D0    ; Control:ctrlMicro|Wen ; 9.469  ; 9.469  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D1    ; Control:ctrlMicro|Wen ; 9.653  ; 9.653  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D2    ; Control:ctrlMicro|Wen ; 8.926  ; 8.926  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D3    ; Control:ctrlMicro|Wen ; 9.421  ; 9.421  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D4    ; Control:ctrlMicro|Wen ; 9.723  ; 9.723  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D5    ; Control:ctrlMicro|Wen ; 9.785  ; 9.785  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D6    ; Control:ctrlMicro|Wen ; 9.693  ; 9.693  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D0    ; Control:ctrlMicro|Wen ; 9.085  ; 9.085  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D1    ; Control:ctrlMicro|Wen ; 8.737  ; 8.737  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D2    ; Control:ctrlMicro|Wen ; 9.687  ; 9.687  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D3    ; Control:ctrlMicro|Wen ; 8.318  ; 8.318  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D4    ; Control:ctrlMicro|Wen ; 8.236  ; 8.236  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D5    ; Control:ctrlMicro|Wen ; 7.792  ; 7.792  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D6    ; Control:ctrlMicro|Wen ; 8.662  ; 8.662  ; Rise       ; Control:ctrlMicro|Wen ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+------------------------------------------------+
; Fast Model Setup Summary                       ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; CLK                   ; -3.057 ; -825.887      ;
; KEY0                  ; 0.315  ; 0.000         ;
; Control:ctrlMicro|Wen ; 0.342  ; 0.000         ;
+-----------------------+--------+---------------+


+------------------------------------------------+
; Fast Model Hold Summary                        ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; CLK                   ; -0.881 ; -177.922      ;
; KEY0                  ; -0.660 ; -2.197        ;
; Control:ctrlMicro|Wen ; 0.280  ; 0.000         ;
+-----------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+------------------------------------------------+
; Fast Model Minimum Pulse Width Summary         ;
+-----------------------+--------+---------------+
; Clock                 ; Slack  ; End Point TNS ;
+-----------------------+--------+---------------+
; CLK                   ; -1.380 ; -317.380      ;
; KEY0                  ; -1.222 ; -1.222        ;
; Control:ctrlMicro|Wen ; -0.500 ; -16.000       ;
+-----------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.057 ; opC[1]    ; RegisterBank:regBank|RegBank[1][10]  ; KEY0         ; CLK         ; 0.500        ; -1.953     ; 1.636      ;
; -3.027 ; opC[1]    ; RegisterBank:regBank|RegBank[1][9]   ; KEY0         ; CLK         ; 0.500        ; -1.959     ; 1.600      ;
; -3.027 ; opC[1]    ; RegisterBank:regBank|RegBank[1][11]  ; KEY0         ; CLK         ; 0.500        ; -1.959     ; 1.600      ;
; -3.027 ; opC[1]    ; RegisterBank:regBank|RegBank[1][13]  ; KEY0         ; CLK         ; 0.500        ; -1.959     ; 1.600      ;
; -3.027 ; opC[1]    ; RegisterBank:regBank|RegBank[1][15]  ; KEY0         ; CLK         ; 0.500        ; -1.959     ; 1.600      ;
; -3.027 ; opC[1]    ; RegisterBank:regBank|RegBank[1][0]   ; KEY0         ; CLK         ; 0.500        ; -1.959     ; 1.600      ;
; -3.018 ; opC[1]    ; RegisterBank:regBank|RegBank[4][9]   ; KEY0         ; CLK         ; 0.500        ; -1.939     ; 1.611      ;
; -3.009 ; opC[1]    ; RegisterBank:regBank|RegBank[1][2]   ; KEY0         ; CLK         ; 0.500        ; -1.943     ; 1.598      ;
; -3.009 ; opC[1]    ; RegisterBank:regBank|RegBank[1][3]   ; KEY0         ; CLK         ; 0.500        ; -1.943     ; 1.598      ;
; -3.009 ; opC[1]    ; RegisterBank:regBank|RegBank[1][5]   ; KEY0         ; CLK         ; 0.500        ; -1.943     ; 1.598      ;
; -3.009 ; opC[1]    ; RegisterBank:regBank|RegBank[1][7]   ; KEY0         ; CLK         ; 0.500        ; -1.943     ; 1.598      ;
; -2.974 ; opC[3]    ; RegisterBank:regBank|RegBank[14][5]  ; KEY0         ; CLK         ; 0.500        ; -1.940     ; 1.566      ;
; -2.974 ; opC[3]    ; RegisterBank:regBank|RegBank[14][9]  ; KEY0         ; CLK         ; 0.500        ; -1.940     ; 1.566      ;
; -2.971 ; opC[3]    ; RegisterBank:regBank|RegBank[0][8]   ; KEY0         ; CLK         ; 0.500        ; -1.949     ; 1.554      ;
; -2.971 ; opC[3]    ; RegisterBank:regBank|RegBank[0][10]  ; KEY0         ; CLK         ; 0.500        ; -1.949     ; 1.554      ;
; -2.971 ; opC[3]    ; RegisterBank:regBank|RegBank[0][12]  ; KEY0         ; CLK         ; 0.500        ; -1.949     ; 1.554      ;
; -2.970 ; opC[1]    ; RegisterBank:regBank|RegBank[1][4]   ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.566      ;
; -2.970 ; opC[1]    ; RegisterBank:regBank|RegBank[1][8]   ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.566      ;
; -2.970 ; opC[1]    ; RegisterBank:regBank|RegBank[1][12]  ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.566      ;
; -2.970 ; opC[3]    ; RegisterBank:regBank|RegBank[1][10]  ; KEY0         ; CLK         ; 0.500        ; -1.952     ; 1.550      ;
; -2.969 ; opC[0]    ; RegisterBank:regBank|RegBank[0][8]   ; KEY0         ; CLK         ; 0.500        ; -1.951     ; 1.550      ;
; -2.969 ; opC[0]    ; RegisterBank:regBank|RegBank[0][10]  ; KEY0         ; CLK         ; 0.500        ; -1.951     ; 1.550      ;
; -2.969 ; opC[0]    ; RegisterBank:regBank|RegBank[0][12]  ; KEY0         ; CLK         ; 0.500        ; -1.951     ; 1.550      ;
; -2.959 ; opC[3]    ; RegisterBank:regBank|RegBank[0][9]   ; KEY0         ; CLK         ; 0.500        ; -1.938     ; 1.553      ;
; -2.957 ; opC[0]    ; RegisterBank:regBank|RegBank[0][9]   ; KEY0         ; CLK         ; 0.500        ; -1.940     ; 1.549      ;
; -2.954 ; opC[1]    ; RegisterBank:regBank|RegBank[2][2]   ; KEY0         ; CLK         ; 0.500        ; -1.957     ; 1.529      ;
; -2.954 ; opC[1]    ; RegisterBank:regBank|RegBank[2][6]   ; KEY0         ; CLK         ; 0.500        ; -1.957     ; 1.529      ;
; -2.954 ; opC[1]    ; RegisterBank:regBank|RegBank[2][14]  ; KEY0         ; CLK         ; 0.500        ; -1.957     ; 1.529      ;
; -2.954 ; opC[1]    ; RegisterBank:regBank|RegBank[14][5]  ; KEY0         ; CLK         ; 0.500        ; -1.941     ; 1.545      ;
; -2.954 ; opC[1]    ; RegisterBank:regBank|RegBank[14][9]  ; KEY0         ; CLK         ; 0.500        ; -1.941     ; 1.545      ;
; -2.941 ; opC[0]    ; RegisterBank:regBank|RegBank[13][13] ; KEY0         ; CLK         ; 0.500        ; -1.949     ; 1.524      ;
; -2.940 ; opC[3]    ; RegisterBank:regBank|RegBank[1][9]   ; KEY0         ; CLK         ; 0.500        ; -1.958     ; 1.514      ;
; -2.940 ; opC[3]    ; RegisterBank:regBank|RegBank[1][11]  ; KEY0         ; CLK         ; 0.500        ; -1.958     ; 1.514      ;
; -2.940 ; opC[3]    ; RegisterBank:regBank|RegBank[1][13]  ; KEY0         ; CLK         ; 0.500        ; -1.958     ; 1.514      ;
; -2.940 ; opC[3]    ; RegisterBank:regBank|RegBank[1][15]  ; KEY0         ; CLK         ; 0.500        ; -1.958     ; 1.514      ;
; -2.940 ; opC[3]    ; RegisterBank:regBank|RegBank[1][0]   ; KEY0         ; CLK         ; 0.500        ; -1.958     ; 1.514      ;
; -2.939 ; opC[3]    ; RegisterBank:regBank|RegBank[13][13] ; KEY0         ; CLK         ; 0.500        ; -1.947     ; 1.524      ;
; -2.938 ; opC[0]    ; RegisterBank:regBank|RegBank[13][8]  ; KEY0         ; CLK         ; 0.500        ; -1.964     ; 1.506      ;
; -2.936 ; opC[3]    ; RegisterBank:regBank|RegBank[13][8]  ; KEY0         ; CLK         ; 0.500        ; -1.962     ; 1.506      ;
; -2.935 ; opC[3]    ; RegisterBank:regBank|RegBank[14][7]  ; KEY0         ; CLK         ; 0.500        ; -1.940     ; 1.527      ;
; -2.935 ; opC[3]    ; RegisterBank:regBank|RegBank[14][15] ; KEY0         ; CLK         ; 0.500        ; -1.940     ; 1.527      ;
; -2.932 ; opC[3]    ; RegisterBank:regBank|RegBank[4][9]   ; KEY0         ; CLK         ; 0.500        ; -1.938     ; 1.526      ;
; -2.930 ; opC[0]    ; RegisterBank:regBank|RegBank[2][2]   ; KEY0         ; CLK         ; 0.500        ; -1.958     ; 1.504      ;
; -2.930 ; opC[0]    ; RegisterBank:regBank|RegBank[2][6]   ; KEY0         ; CLK         ; 0.500        ; -1.958     ; 1.504      ;
; -2.930 ; opC[0]    ; RegisterBank:regBank|RegBank[2][14]  ; KEY0         ; CLK         ; 0.500        ; -1.958     ; 1.504      ;
; -2.927 ; opC[1]    ; RegisterBank:regBank|RegBank[7][1]   ; KEY0         ; CLK         ; 0.500        ; -1.954     ; 1.505      ;
; -2.927 ; opC[1]    ; RegisterBank:regBank|RegBank[7][0]   ; KEY0         ; CLK         ; 0.500        ; -1.954     ; 1.505      ;
; -2.927 ; opC[1]    ; RegisterBank:regBank|RegBank[7][2]   ; KEY0         ; CLK         ; 0.500        ; -1.954     ; 1.505      ;
; -2.927 ; opC[1]    ; RegisterBank:regBank|RegBank[7][3]   ; KEY0         ; CLK         ; 0.500        ; -1.954     ; 1.505      ;
; -2.927 ; opC[1]    ; RegisterBank:regBank|RegBank[7][7]   ; KEY0         ; CLK         ; 0.500        ; -1.954     ; 1.505      ;
; -2.927 ; opC[1]    ; RegisterBank:regBank|RegBank[7][15]  ; KEY0         ; CLK         ; 0.500        ; -1.954     ; 1.505      ;
; -2.926 ; opC[0]    ; RegisterBank:regBank|RegBank[1][10]  ; KEY0         ; CLK         ; 0.500        ; -1.954     ; 1.504      ;
; -2.922 ; opC[3]    ; RegisterBank:regBank|RegBank[1][2]   ; KEY0         ; CLK         ; 0.500        ; -1.942     ; 1.512      ;
; -2.922 ; opC[3]    ; RegisterBank:regBank|RegBank[1][3]   ; KEY0         ; CLK         ; 0.500        ; -1.942     ; 1.512      ;
; -2.922 ; opC[3]    ; RegisterBank:regBank|RegBank[1][5]   ; KEY0         ; CLK         ; 0.500        ; -1.942     ; 1.512      ;
; -2.922 ; opC[3]    ; RegisterBank:regBank|RegBank[1][7]   ; KEY0         ; CLK         ; 0.500        ; -1.942     ; 1.512      ;
; -2.915 ; opC[1]    ; RegisterBank:regBank|RegBank[14][7]  ; KEY0         ; CLK         ; 0.500        ; -1.941     ; 1.506      ;
; -2.915 ; opC[1]    ; RegisterBank:regBank|RegBank[14][15] ; KEY0         ; CLK         ; 0.500        ; -1.941     ; 1.506      ;
; -2.910 ; opC[1]    ; RegisterBank:regBank|RegBank[0][8]   ; KEY0         ; CLK         ; 0.500        ; -1.950     ; 1.492      ;
; -2.910 ; opC[1]    ; RegisterBank:regBank|RegBank[0][10]  ; KEY0         ; CLK         ; 0.500        ; -1.950     ; 1.492      ;
; -2.910 ; opC[1]    ; RegisterBank:regBank|RegBank[0][12]  ; KEY0         ; CLK         ; 0.500        ; -1.950     ; 1.492      ;
; -2.908 ; opC[2]    ; RegisterBank:regBank|RegBank[7][1]   ; KEY0         ; CLK         ; 0.500        ; -1.953     ; 1.487      ;
; -2.908 ; opC[2]    ; RegisterBank:regBank|RegBank[7][0]   ; KEY0         ; CLK         ; 0.500        ; -1.953     ; 1.487      ;
; -2.908 ; opC[2]    ; RegisterBank:regBank|RegBank[7][2]   ; KEY0         ; CLK         ; 0.500        ; -1.953     ; 1.487      ;
; -2.908 ; opC[2]    ; RegisterBank:regBank|RegBank[7][3]   ; KEY0         ; CLK         ; 0.500        ; -1.953     ; 1.487      ;
; -2.908 ; opC[2]    ; RegisterBank:regBank|RegBank[7][7]   ; KEY0         ; CLK         ; 0.500        ; -1.953     ; 1.487      ;
; -2.908 ; opC[2]    ; RegisterBank:regBank|RegBank[7][15]  ; KEY0         ; CLK         ; 0.500        ; -1.953     ; 1.487      ;
; -2.901 ; opC[1]    ; RegisterBank:regBank|RegBank[15][0]  ; KEY0         ; CLK         ; 0.500        ; -1.951     ; 1.482      ;
; -2.901 ; opC[1]    ; RegisterBank:regBank|RegBank[15][5]  ; KEY0         ; CLK         ; 0.500        ; -1.951     ; 1.482      ;
; -2.901 ; opC[1]    ; RegisterBank:regBank|RegBank[15][7]  ; KEY0         ; CLK         ; 0.500        ; -1.951     ; 1.482      ;
; -2.901 ; opC[1]    ; RegisterBank:regBank|RegBank[15][13] ; KEY0         ; CLK         ; 0.500        ; -1.951     ; 1.482      ;
; -2.901 ; opC[1]    ; RegisterBank:regBank|RegBank[15][15] ; KEY0         ; CLK         ; 0.500        ; -1.951     ; 1.482      ;
; -2.898 ; opC[1]    ; RegisterBank:regBank|RegBank[0][9]   ; KEY0         ; CLK         ; 0.500        ; -1.939     ; 1.491      ;
; -2.896 ; opC[0]    ; RegisterBank:regBank|RegBank[1][9]   ; KEY0         ; CLK         ; 0.500        ; -1.960     ; 1.468      ;
; -2.896 ; opC[0]    ; RegisterBank:regBank|RegBank[1][11]  ; KEY0         ; CLK         ; 0.500        ; -1.960     ; 1.468      ;
; -2.896 ; opC[0]    ; RegisterBank:regBank|RegBank[1][13]  ; KEY0         ; CLK         ; 0.500        ; -1.960     ; 1.468      ;
; -2.896 ; opC[0]    ; RegisterBank:regBank|RegBank[1][15]  ; KEY0         ; CLK         ; 0.500        ; -1.960     ; 1.468      ;
; -2.896 ; opC[0]    ; RegisterBank:regBank|RegBank[1][0]   ; KEY0         ; CLK         ; 0.500        ; -1.960     ; 1.468      ;
; -2.890 ; opC[2]    ; RegisterBank:regBank|RegBank[15][0]  ; KEY0         ; CLK         ; 0.500        ; -1.950     ; 1.472      ;
; -2.890 ; opC[2]    ; RegisterBank:regBank|RegBank[15][5]  ; KEY0         ; CLK         ; 0.500        ; -1.950     ; 1.472      ;
; -2.890 ; opC[2]    ; RegisterBank:regBank|RegBank[15][7]  ; KEY0         ; CLK         ; 0.500        ; -1.950     ; 1.472      ;
; -2.890 ; opC[2]    ; RegisterBank:regBank|RegBank[15][13] ; KEY0         ; CLK         ; 0.500        ; -1.950     ; 1.472      ;
; -2.890 ; opC[2]    ; RegisterBank:regBank|RegBank[15][15] ; KEY0         ; CLK         ; 0.500        ; -1.950     ; 1.472      ;
; -2.888 ; opC[0]    ; RegisterBank:regBank|RegBank[13][6]  ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.484      ;
; -2.888 ; opC[0]    ; RegisterBank:regBank|RegBank[13][10] ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.484      ;
; -2.888 ; opC[0]    ; RegisterBank:regBank|RegBank[13][11] ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.484      ;
; -2.888 ; opC[0]    ; RegisterBank:regBank|RegBank[13][12] ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.484      ;
; -2.888 ; opC[0]    ; RegisterBank:regBank|RegBank[13][14] ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.484      ;
; -2.888 ; opC[0]    ; RegisterBank:regBank|RegBank[13][15] ; KEY0         ; CLK         ; 0.500        ; -1.936     ; 1.484      ;
; -2.886 ; opC[3]    ; RegisterBank:regBank|RegBank[13][6]  ; KEY0         ; CLK         ; 0.500        ; -1.934     ; 1.484      ;
; -2.886 ; opC[3]    ; RegisterBank:regBank|RegBank[13][10] ; KEY0         ; CLK         ; 0.500        ; -1.934     ; 1.484      ;
; -2.886 ; opC[3]    ; RegisterBank:regBank|RegBank[13][11] ; KEY0         ; CLK         ; 0.500        ; -1.934     ; 1.484      ;
; -2.886 ; opC[3]    ; RegisterBank:regBank|RegBank[13][12] ; KEY0         ; CLK         ; 0.500        ; -1.934     ; 1.484      ;
; -2.886 ; opC[3]    ; RegisterBank:regBank|RegBank[13][14] ; KEY0         ; CLK         ; 0.500        ; -1.934     ; 1.484      ;
; -2.886 ; opC[3]    ; RegisterBank:regBank|RegBank[13][15] ; KEY0         ; CLK         ; 0.500        ; -1.934     ; 1.484      ;
; -2.883 ; opC[3]    ; RegisterBank:regBank|RegBank[1][4]   ; KEY0         ; CLK         ; 0.500        ; -1.935     ; 1.480      ;
; -2.883 ; opC[3]    ; RegisterBank:regBank|RegBank[1][8]   ; KEY0         ; CLK         ; 0.500        ; -1.935     ; 1.480      ;
; -2.883 ; opC[3]    ; RegisterBank:regBank|RegBank[1][12]  ; KEY0         ; CLK         ; 0.500        ; -1.935     ; 1.480      ;
; -2.878 ; opC[0]    ; RegisterBank:regBank|RegBank[1][2]   ; KEY0         ; CLK         ; 0.500        ; -1.944     ; 1.466      ;
; -2.878 ; opC[0]    ; RegisterBank:regBank|RegBank[1][3]   ; KEY0         ; CLK         ; 0.500        ; -1.944     ; 1.466      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'KEY0'                                                                                        ;
+-------+-------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+---------+--------------+-------------+--------------+------------+------------+
; 0.315 ; KEY0                    ; opA[3]  ; KEY0         ; KEY0        ; 0.500        ; 2.562      ; 2.165      ;
; 0.465 ; KEY0                    ; opA[0]  ; KEY0         ; KEY0        ; 0.500        ; 2.517      ; 2.152      ;
; 0.474 ; KEY0                    ; opA[1]  ; KEY0         ; KEY0        ; 0.500        ; 2.517      ; 2.133      ;
; 0.478 ; KEY0                    ; opA[2]  ; KEY0         ; KEY0        ; 0.500        ; 2.515      ; 2.124      ;
; 0.815 ; KEY0                    ; opA[3]  ; KEY0         ; KEY0        ; 1.000        ; 2.562      ; 2.165      ;
; 0.965 ; KEY0                    ; opA[0]  ; KEY0         ; KEY0        ; 1.000        ; 2.517      ; 2.152      ;
; 0.974 ; KEY0                    ; opA[1]  ; KEY0         ; KEY0        ; 1.000        ; 2.517      ; 2.133      ;
; 0.978 ; KEY0                    ; opA[2]  ; KEY0         ; KEY0        ; 1.000        ; 2.515      ; 2.124      ;
; 1.185 ; Control:ctrlMicro|Ready ; start   ; CLK          ; KEY0        ; 0.500        ; 1.514      ; 0.354      ;
+-------+-------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'Control:ctrlMicro|Wen'                                                                                  ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+
; 0.342 ; ULA:modULA|Res[11] ; resultado[11] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.034      ; 0.724      ;
; 0.356 ; ULA:modULA|Res[6]  ; resultado[6]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.032      ; 0.708      ;
; 0.367 ; ULA:modULA|Res[15] ; resultado[15] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.054      ; 0.719      ;
; 0.376 ; ULA:modULA|Res[3]  ; resultado[3]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.057      ; 0.713      ;
; 0.431 ; ULA:modULA|Res[1]  ; resultado[1]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.032      ; 0.633      ;
; 0.459 ; ULA:modULA|Res[9]  ; resultado[9]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.036      ; 0.609      ;
; 0.495 ; ULA:modULA|Res[10] ; resultado[10] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.036      ; 0.573      ;
; 0.520 ; ULA:modULA|Res[2]  ; resultado[2]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.079      ; 0.591      ;
; 0.596 ; ULA:modULA|Res[5]  ; resultado[5]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.045      ; 0.481      ;
; 0.597 ; ULA:modULA|Res[8]  ; resultado[8]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.046      ; 0.481      ;
; 0.598 ; ULA:modULA|Res[13] ; resultado[13] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.046      ; 0.480      ;
; 0.599 ; ULA:modULA|Res[0]  ; resultado[0]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.046      ; 0.479      ;
; 0.599 ; ULA:modULA|Res[4]  ; resultado[4]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.044      ; 0.477      ;
; 0.599 ; ULA:modULA|Res[14] ; resultado[14] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.046      ; 0.479      ;
; 0.600 ; ULA:modULA|Res[7]  ; resultado[7]  ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.045      ; 0.477      ;
; 0.600 ; ULA:modULA|Res[12] ; resultado[12] ; CLK          ; Control:ctrlMicro|Wen ; 1.000        ; 0.046      ; 0.478      ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                               ;
+--------+-----------------------+--------------------------------------+-----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock          ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+-----------------------+-------------+--------------+------------+------------+
; -0.881 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][1]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.641      ; 1.053      ;
; -0.881 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][0]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.641      ; 1.053      ;
; -0.881 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][2]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.641      ; 1.053      ;
; -0.881 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][3]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.641      ; 1.053      ;
; -0.881 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][4]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.641      ; 1.053      ;
; -0.881 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][5]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.641      ; 1.053      ;
; -0.881 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][7]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.641      ; 1.053      ;
; -0.881 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[13][9]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.641      ; 1.053      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][1]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][0]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][2]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][3]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][4]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][6]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][10] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][11] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][13] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.880 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][14] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.639      ; 1.052      ;
; -0.852 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][1]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.083      ;
; -0.852 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][4]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.083      ;
; -0.852 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][5]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.083      ;
; -0.852 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][7]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.083      ;
; -0.852 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][8]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.083      ;
; -0.852 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][9]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.083      ;
; -0.852 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.083      ;
; -0.852 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[5][12]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.083      ;
; -0.851 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[1][1]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.084      ;
; -0.851 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[1][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.084      ;
; -0.851 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[1][14]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.084      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][1]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][2]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][3]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][5]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][10]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][13]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][14]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.744 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[4][15]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.646      ; 1.195      ;
; -0.738 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegA[8]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.612      ; 1.167      ;
; -0.738 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegB[8]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.612      ; 1.167      ;
; -0.738 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegA[9]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.612      ; 1.167      ;
; -0.738 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegB[9]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.612      ; 1.167      ;
; -0.738 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegB[13]        ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.612      ; 1.167      ;
; -0.738 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegA[13]        ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.612      ; 1.167      ;
; -0.736 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][1]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.193      ;
; -0.736 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][3]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.193      ;
; -0.736 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][5]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.193      ;
; -0.736 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][7]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.193      ;
; -0.736 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.193      ;
; -0.736 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][13]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.193      ;
; -0.736 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][15]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.193      ;
; -0.723 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][3]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.623      ; 1.193      ;
; -0.723 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][4]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.623      ; 1.193      ;
; -0.723 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][5]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.623      ; 1.193      ;
; -0.723 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][11] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.623      ; 1.193      ;
; -0.723 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][13] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.623      ; 1.193      ;
; -0.723 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][15] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.623      ; 1.193      ;
; -0.703 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][1]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.612      ; 1.202      ;
; -0.703 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][0]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.214      ;
; -0.703 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][2]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.214      ;
; -0.703 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][4]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.214      ;
; -0.703 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.214      ;
; -0.703 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[11][8]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.612      ; 1.202      ;
; -0.703 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[0][14]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.214      ;
; -0.694 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][2]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.223      ;
; -0.694 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][5]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.223      ;
; -0.694 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.223      ;
; -0.694 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.223      ;
; -0.694 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][12]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.624      ; 1.223      ;
; -0.684 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[14][12] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.638      ; 1.247      ;
; -0.679 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][4]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.645      ; 1.259      ;
; -0.679 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][6]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.645      ; 1.259      ;
; -0.679 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][10]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.645      ; 1.259      ;
; -0.679 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][11]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.645      ; 1.259      ;
; -0.679 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][12]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.645      ; 1.259      ;
; -0.679 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[7][14]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.645      ; 1.259      ;
; -0.678 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][2]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.643      ; 1.258      ;
; -0.678 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][4]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.643      ; 1.258      ;
; -0.678 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][6]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.643      ; 1.258      ;
; -0.678 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][8]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.643      ; 1.258      ;
; -0.678 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][10] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.643      ; 1.258      ;
; -0.678 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][14] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.643      ; 1.258      ;
; -0.677 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][0]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.644      ; 1.260      ;
; -0.677 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][3]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.644      ; 1.260      ;
; -0.677 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][9]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.644      ; 1.260      ;
; -0.677 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][12] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.644      ; 1.260      ;
; -0.677 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][14] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.644      ; 1.260      ;
; -0.669 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[15][12] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.642      ; 1.266      ;
; -0.662 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][0]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.635      ; 1.266      ;
; -0.662 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][4]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.635      ; 1.266      ;
; -0.662 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][8]   ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.635      ; 1.266      ;
; -0.662 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[6][10]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.635      ; 1.266      ;
; -0.658 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][1]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.271      ;
; -0.658 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][5]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.271      ;
; -0.658 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][7]  ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.271      ;
; -0.658 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][11] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.271      ;
; -0.658 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][13] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.271      ;
; -0.658 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegBank[12][15] ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.636      ; 1.271      ;
; -0.655 ; Control:ctrlMicro|Wen ; RegisterBank:regBank|RegA[0]         ; Control:ctrlMicro|Wen ; CLK         ; 0.000        ; 1.620      ; 1.258      ;
+--------+-----------------------+--------------------------------------+-----------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'KEY0'                                                                                          ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+
; -0.660 ; Control:ctrlMicro|Ready ; start   ; CLK          ; KEY0        ; -0.500       ; 1.514      ; 0.354      ;
; -0.397 ; KEY0                    ; opA[3]  ; KEY0         ; KEY0        ; 0.000        ; 2.562      ; 2.165      ;
; -0.391 ; KEY0                    ; opA[2]  ; KEY0         ; KEY0        ; 0.000        ; 2.515      ; 2.124      ;
; -0.384 ; KEY0                    ; opA[1]  ; KEY0         ; KEY0        ; 0.000        ; 2.517      ; 2.133      ;
; -0.365 ; KEY0                    ; opA[0]  ; KEY0         ; KEY0        ; 0.000        ; 2.517      ; 2.152      ;
; 0.103  ; KEY0                    ; opA[3]  ; KEY0         ; KEY0        ; -0.500       ; 2.562      ; 2.165      ;
; 0.109  ; KEY0                    ; opA[2]  ; KEY0         ; KEY0        ; -0.500       ; 2.515      ; 2.124      ;
; 0.116  ; KEY0                    ; opA[1]  ; KEY0         ; KEY0        ; -0.500       ; 2.517      ; 2.133      ;
; 0.135  ; KEY0                    ; opA[0]  ; KEY0         ; KEY0        ; -0.500       ; 2.517      ; 2.152      ;
+--------+-------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'Control:ctrlMicro|Wen'                                                                                   ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node       ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+
; 0.280 ; ULA:modULA|Res[7]  ; resultado[7]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.045      ; 0.477      ;
; 0.280 ; ULA:modULA|Res[12] ; resultado[12] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.046      ; 0.478      ;
; 0.281 ; ULA:modULA|Res[0]  ; resultado[0]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.046      ; 0.479      ;
; 0.281 ; ULA:modULA|Res[4]  ; resultado[4]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.044      ; 0.477      ;
; 0.281 ; ULA:modULA|Res[14] ; resultado[14] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.046      ; 0.479      ;
; 0.282 ; ULA:modULA|Res[13] ; resultado[13] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.046      ; 0.480      ;
; 0.283 ; ULA:modULA|Res[8]  ; resultado[8]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.046      ; 0.481      ;
; 0.284 ; ULA:modULA|Res[5]  ; resultado[5]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.045      ; 0.481      ;
; 0.360 ; ULA:modULA|Res[2]  ; resultado[2]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.079      ; 0.591      ;
; 0.385 ; ULA:modULA|Res[10] ; resultado[10] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.036      ; 0.573      ;
; 0.421 ; ULA:modULA|Res[9]  ; resultado[9]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.036      ; 0.609      ;
; 0.449 ; ULA:modULA|Res[1]  ; resultado[1]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.032      ; 0.633      ;
; 0.504 ; ULA:modULA|Res[3]  ; resultado[3]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.057      ; 0.713      ;
; 0.513 ; ULA:modULA|Res[15] ; resultado[15] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.054      ; 0.719      ;
; 0.524 ; ULA:modULA|Res[6]  ; resultado[6]  ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.032      ; 0.708      ;
; 0.538 ; ULA:modULA|Res[11] ; resultado[11] ; CLK          ; Control:ctrlMicro|Wen ; 0.000        ; 0.034      ; 0.724      ;
+-------+--------------------+---------------+--------------+-----------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|Ready             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|Ready             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S0          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S0          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S4          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S4          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|State.S5          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|State.S5          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Control:ctrlMicro|Wen               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Control:ctrlMicro|Wen               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Decoder:instdecode|OpALU[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Decoder:instdecode|OpALU[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Decoder:instdecode|OpALU[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Decoder:instdecode|OpALU[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Decoder:instdecode|OpALU[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Decoder:instdecode|OpALU[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; Decoder:instdecode|isImm            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; Decoder:instdecode|isImm            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegA[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegA[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[2]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[3]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[4]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[4]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[5]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[5]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[6]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[6]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[7]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[7]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[8]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[8]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegB[9]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegB[9]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; RegisterBank:regBank|RegBank[0][14] ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'KEY0'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; KEY0  ; Rise       ; KEY0                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; KEY0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; KEY0|combout             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; OpCode[0]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; OpCode[0]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; OpCode[0]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; OpCode[0]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; OpCode[1]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; OpCode[1]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; OpCode[1]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; OpCode[1]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; OpCode[2]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; OpCode[2]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; OpCode[2]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; OpCode[2]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; OpCode[3]                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; OpCode[3]                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; OpCode[3]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; OpCode[3]|datad          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; always0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; always0~0|combout        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; always0~0|datac          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; always0~0|datac          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opA[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opA[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opA[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opA[0]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opA[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opA[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opA[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opA[1]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opA[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opA[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opA[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opA[2]|datac             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opA[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opA[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opA[3]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opA[3]|datab             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opB[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opB[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[0]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[0]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opB[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opB[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opB[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opB[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opB[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opB[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opB[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opB[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opC[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opC[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[0]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opC[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opC[1]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]~0clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]~0clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]~0|combout         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[1]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[1]~0|datac           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opC[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opC[2]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[2]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; opC[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; opC[3]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; opC[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; opC[3]|datad             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Fall       ; start                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Fall       ; start                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; KEY0  ; Rise       ; start|datab              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; KEY0  ; Rise       ; start|datab              ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'Control:ctrlMicro|Wen'                                                                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[0]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[10]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[11]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[12]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[13]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[14]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[15]                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[1]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[2]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[3]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[4]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[5]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[6]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[7]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[8]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[9]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[9]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; ctrlMicro|Wen~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[0]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[10]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[11]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[12]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[13]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[14]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[15]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[1]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[2]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[3]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[4]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[5]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[6]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[7]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[8]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; Control:ctrlMicro|Wen ; Rise       ; resultado[9]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; Control:ctrlMicro|Wen ; Rise       ; resultado[9]|clk               ;
+--------+--------------+----------------+------------------+-----------------------+------------+--------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GO        ; CLK        ; 2.540  ; 2.540  ; Rise       ; CLK             ;
; RST       ; CLK        ; 3.765  ; 3.765  ; Rise       ; CLK             ;
; KEY0      ; KEY0       ; 0.185  ; 0.185  ; Fall       ; KEY0            ;
; KEY3      ; KEY0       ; 2.630  ; 2.630  ; Fall       ; KEY0            ;
; SW0       ; KEY0       ; -0.213 ; -0.213 ; Fall       ; KEY0            ;
; SW1       ; KEY0       ; -0.243 ; -0.243 ; Fall       ; KEY0            ;
; SW2       ; KEY0       ; -0.310 ; -0.310 ; Fall       ; KEY0            ;
; SW3       ; KEY0       ; -0.286 ; -0.286 ; Fall       ; KEY0            ;
; SW4       ; KEY0       ; -0.696 ; -0.696 ; Fall       ; KEY0            ;
; SW5       ; KEY0       ; -0.682 ; -0.682 ; Fall       ; KEY0            ;
; SW6       ; KEY0       ; -0.883 ; -0.883 ; Fall       ; KEY0            ;
; SW7       ; KEY0       ; -0.179 ; -0.179 ; Fall       ; KEY0            ;
; SW8       ; KEY0       ; 0.066  ; 0.066  ; Fall       ; KEY0            ;
; SW9       ; KEY0       ; -0.068 ; -0.068 ; Fall       ; KEY0            ;
; SW10      ; KEY0       ; -0.038 ; -0.038 ; Fall       ; KEY0            ;
; SW11      ; KEY0       ; -0.133 ; -0.133 ; Fall       ; KEY0            ;
; SW12      ; KEY0       ; -1.340 ; -1.340 ; Fall       ; KEY0            ;
; SW13      ; KEY0       ; 0.649  ; 0.649  ; Fall       ; KEY0            ;
; SW14      ; KEY0       ; 0.720  ; 0.720  ; Fall       ; KEY0            ;
; SW15      ; KEY0       ; 0.779  ; 0.779  ; Fall       ; KEY0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GO        ; CLK        ; -2.131 ; -2.131 ; Rise       ; CLK             ;
; RST       ; CLK        ; -2.391 ; -2.391 ; Rise       ; CLK             ;
; KEY0      ; KEY0       ; 0.397  ; 0.397  ; Fall       ; KEY0            ;
; KEY3      ; KEY0       ; -2.048 ; -2.048 ; Fall       ; KEY0            ;
; SW0       ; KEY0       ; 0.613  ; 0.613  ; Fall       ; KEY0            ;
; SW1       ; KEY0       ; 0.653  ; 0.653  ; Fall       ; KEY0            ;
; SW2       ; KEY0       ; 0.723  ; 0.723  ; Fall       ; KEY0            ;
; SW3       ; KEY0       ; 0.868  ; 0.868  ; Fall       ; KEY0            ;
; SW4       ; KEY0       ; 1.058  ; 1.058  ; Fall       ; KEY0            ;
; SW5       ; KEY0       ; 1.046  ; 1.046  ; Fall       ; KEY0            ;
; SW6       ; KEY0       ; 1.170  ; 1.170  ; Fall       ; KEY0            ;
; SW7       ; KEY0       ; 0.627  ; 0.627  ; Fall       ; KEY0            ;
; SW8       ; KEY0       ; 1.700  ; 1.700  ; Fall       ; KEY0            ;
; SW9       ; KEY0       ; 1.614  ; 1.614  ; Fall       ; KEY0            ;
; SW10      ; KEY0       ; 1.746  ; 1.746  ; Fall       ; KEY0            ;
; SW11      ; KEY0       ; 2.020  ; 2.020  ; Fall       ; KEY0            ;
; SW12      ; KEY0       ; 1.710  ; 1.710  ; Fall       ; KEY0            ;
; SW13      ; KEY0       ; -0.286 ; -0.286 ; Fall       ; KEY0            ;
; SW14      ; KEY0       ; -0.430 ; -0.430 ; Fall       ; KEY0            ;
; SW15      ; KEY0       ; -0.420 ; -0.420 ; Fall       ; KEY0            ;
+-----------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------+
; Clock to Output Times                                                                  ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Hex4D0    ; CLK                   ; 5.358 ; 5.358 ; Rise       ; CLK                   ;
; Hex4D1    ; CLK                   ; 5.284 ; 5.284 ; Rise       ; CLK                   ;
; Hex4D2    ; CLK                   ; 5.184 ; 5.184 ; Rise       ; CLK                   ;
; Hex4D3    ; CLK                   ; 4.677 ; 4.677 ; Rise       ; CLK                   ;
; Hex4D4    ; CLK                   ; 5.096 ; 5.096 ; Rise       ; CLK                   ;
; Hex4D5    ; CLK                   ; 4.733 ; 4.733 ; Rise       ; CLK                   ;
; Hex4D6    ; CLK                   ; 5.184 ; 5.184 ; Rise       ; CLK                   ;
; Hex5D0    ; CLK                   ; 4.967 ; 4.967 ; Rise       ; CLK                   ;
; Hex5D1    ; CLK                   ; 4.775 ; 4.775 ; Rise       ; CLK                   ;
; Hex5D2    ; CLK                   ; 4.700 ; 4.700 ; Rise       ; CLK                   ;
; Hex5D3    ; CLK                   ; 4.855 ; 4.855 ; Rise       ; CLK                   ;
; Hex5D4    ; CLK                   ; 5.397 ; 5.397 ; Rise       ; CLK                   ;
; Hex5D5    ; CLK                   ; 5.411 ; 5.411 ; Rise       ; CLK                   ;
; Hex5D6    ; CLK                   ; 5.540 ; 5.540 ; Rise       ; CLK                   ;
; Hex6D0    ; CLK                   ; 5.444 ; 5.444 ; Rise       ; CLK                   ;
; Hex6D1    ; CLK                   ; 5.437 ; 5.437 ; Rise       ; CLK                   ;
; Hex6D2    ; CLK                   ; 5.436 ; 5.436 ; Rise       ; CLK                   ;
; Hex6D3    ; CLK                   ; 5.722 ; 5.722 ; Rise       ; CLK                   ;
; Hex6D4    ; CLK                   ; 5.718 ; 5.718 ; Rise       ; CLK                   ;
; Hex6D5    ; CLK                   ; 5.746 ; 5.746 ; Rise       ; CLK                   ;
; Hex6D6    ; CLK                   ; 5.699 ; 5.699 ; Rise       ; CLK                   ;
; Hex7D0    ; CLK                   ; 5.618 ; 5.618 ; Rise       ; CLK                   ;
; Hex7D1    ; CLK                   ; 5.628 ; 5.628 ; Rise       ; CLK                   ;
; Hex7D2    ; CLK                   ; 5.578 ; 5.578 ; Rise       ; CLK                   ;
; Hex7D3    ; CLK                   ; 5.592 ; 5.592 ; Rise       ; CLK                   ;
; Hex7D4    ; CLK                   ; 5.591 ; 5.591 ; Rise       ; CLK                   ;
; Hex7D5    ; CLK                   ; 5.752 ; 5.752 ; Rise       ; CLK                   ;
; Hex7D6    ; CLK                   ; 5.614 ; 5.614 ; Rise       ; CLK                   ;
; Hex0D0    ; Control:ctrlMicro|Wen ; 4.649 ; 4.649 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D1    ; Control:ctrlMicro|Wen ; 4.620 ; 4.620 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D2    ; Control:ctrlMicro|Wen ; 4.622 ; 4.622 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D3    ; Control:ctrlMicro|Wen ; 4.525 ; 4.525 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D4    ; Control:ctrlMicro|Wen ; 4.582 ; 4.582 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D5    ; Control:ctrlMicro|Wen ; 4.507 ; 4.507 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D6    ; Control:ctrlMicro|Wen ; 4.515 ; 4.515 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D0    ; Control:ctrlMicro|Wen ; 5.886 ; 5.886 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D1    ; Control:ctrlMicro|Wen ; 5.576 ; 5.576 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D2    ; Control:ctrlMicro|Wen ; 5.256 ; 5.256 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D3    ; Control:ctrlMicro|Wen ; 5.283 ; 5.283 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D4    ; Control:ctrlMicro|Wen ; 5.475 ; 5.475 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D5    ; Control:ctrlMicro|Wen ; 4.952 ; 4.952 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D6    ; Control:ctrlMicro|Wen ; 4.975 ; 4.975 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D0    ; Control:ctrlMicro|Wen ; 5.178 ; 5.178 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D1    ; Control:ctrlMicro|Wen ; 5.223 ; 5.223 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D2    ; Control:ctrlMicro|Wen ; 4.951 ; 4.951 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D3    ; Control:ctrlMicro|Wen ; 5.169 ; 5.169 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D4    ; Control:ctrlMicro|Wen ; 5.289 ; 5.289 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D5    ; Control:ctrlMicro|Wen ; 5.314 ; 5.314 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D6    ; Control:ctrlMicro|Wen ; 5.262 ; 5.262 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D0    ; Control:ctrlMicro|Wen ; 5.191 ; 5.191 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D1    ; Control:ctrlMicro|Wen ; 5.096 ; 5.096 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D2    ; Control:ctrlMicro|Wen ; 5.616 ; 5.616 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D3    ; Control:ctrlMicro|Wen ; 4.898 ; 4.898 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D4    ; Control:ctrlMicro|Wen ; 4.866 ; 4.866 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D5    ; Control:ctrlMicro|Wen ; 4.620 ; 4.620 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D6    ; Control:ctrlMicro|Wen ; 5.025 ; 5.025 ; Rise       ; Control:ctrlMicro|Wen ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Hex4D0    ; CLK                   ; 4.902 ; 4.902 ; Rise       ; CLK                   ;
; Hex4D1    ; CLK                   ; 4.834 ; 4.834 ; Rise       ; CLK                   ;
; Hex4D2    ; CLK                   ; 4.763 ; 4.763 ; Rise       ; CLK                   ;
; Hex4D3    ; CLK                   ; 4.215 ; 4.215 ; Rise       ; CLK                   ;
; Hex4D4    ; CLK                   ; 4.635 ; 4.635 ; Rise       ; CLK                   ;
; Hex4D5    ; CLK                   ; 4.267 ; 4.267 ; Rise       ; CLK                   ;
; Hex4D6    ; CLK                   ; 4.723 ; 4.723 ; Rise       ; CLK                   ;
; Hex5D0    ; CLK                   ; 4.706 ; 4.706 ; Rise       ; CLK                   ;
; Hex5D1    ; CLK                   ; 4.510 ; 4.510 ; Rise       ; CLK                   ;
; Hex5D2    ; CLK                   ; 4.435 ; 4.435 ; Rise       ; CLK                   ;
; Hex5D3    ; CLK                   ; 4.591 ; 4.591 ; Rise       ; CLK                   ;
; Hex5D4    ; CLK                   ; 5.133 ; 5.133 ; Rise       ; CLK                   ;
; Hex5D5    ; CLK                   ; 5.147 ; 5.147 ; Rise       ; CLK                   ;
; Hex5D6    ; CLK                   ; 5.279 ; 5.279 ; Rise       ; CLK                   ;
; Hex6D0    ; CLK                   ; 4.873 ; 4.873 ; Rise       ; CLK                   ;
; Hex6D1    ; CLK                   ; 4.869 ; 4.869 ; Rise       ; CLK                   ;
; Hex6D2    ; CLK                   ; 4.872 ; 4.872 ; Rise       ; CLK                   ;
; Hex6D3    ; CLK                   ; 5.153 ; 5.153 ; Rise       ; CLK                   ;
; Hex6D4    ; CLK                   ; 5.144 ; 5.144 ; Rise       ; CLK                   ;
; Hex6D5    ; CLK                   ; 5.172 ; 5.172 ; Rise       ; CLK                   ;
; Hex6D6    ; CLK                   ; 5.123 ; 5.123 ; Rise       ; CLK                   ;
; Hex7D0    ; CLK                   ; 4.862 ; 4.862 ; Rise       ; CLK                   ;
; Hex7D1    ; CLK                   ; 4.861 ; 4.861 ; Rise       ; CLK                   ;
; Hex7D2    ; CLK                   ; 4.825 ; 4.825 ; Rise       ; CLK                   ;
; Hex7D3    ; CLK                   ; 4.828 ; 4.828 ; Rise       ; CLK                   ;
; Hex7D4    ; CLK                   ; 4.826 ; 4.826 ; Rise       ; CLK                   ;
; Hex7D5    ; CLK                   ; 4.999 ; 4.999 ; Rise       ; CLK                   ;
; Hex7D6    ; CLK                   ; 4.847 ; 4.847 ; Rise       ; CLK                   ;
; Hex0D0    ; Control:ctrlMicro|Wen ; 4.521 ; 4.521 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D1    ; Control:ctrlMicro|Wen ; 4.492 ; 4.492 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D2    ; Control:ctrlMicro|Wen ; 4.494 ; 4.494 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D3    ; Control:ctrlMicro|Wen ; 4.397 ; 4.397 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D4    ; Control:ctrlMicro|Wen ; 4.454 ; 4.454 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D5    ; Control:ctrlMicro|Wen ; 4.379 ; 4.379 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D6    ; Control:ctrlMicro|Wen ; 4.387 ; 4.387 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D0    ; Control:ctrlMicro|Wen ; 5.624 ; 5.624 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D1    ; Control:ctrlMicro|Wen ; 5.316 ; 5.316 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D2    ; Control:ctrlMicro|Wen ; 4.997 ; 4.997 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D3    ; Control:ctrlMicro|Wen ; 5.022 ; 5.022 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D4    ; Control:ctrlMicro|Wen ; 5.214 ; 5.214 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D5    ; Control:ctrlMicro|Wen ; 4.691 ; 4.691 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D6    ; Control:ctrlMicro|Wen ; 4.715 ; 4.715 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D0    ; Control:ctrlMicro|Wen ; 4.994 ; 4.994 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D1    ; Control:ctrlMicro|Wen ; 5.045 ; 5.045 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D2    ; Control:ctrlMicro|Wen ; 4.768 ; 4.768 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D3    ; Control:ctrlMicro|Wen ; 4.991 ; 4.991 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D4    ; Control:ctrlMicro|Wen ; 5.105 ; 5.105 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D5    ; Control:ctrlMicro|Wen ; 5.130 ; 5.130 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D6    ; Control:ctrlMicro|Wen ; 5.083 ; 5.083 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D0    ; Control:ctrlMicro|Wen ; 4.807 ; 4.807 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D1    ; Control:ctrlMicro|Wen ; 4.712 ; 4.712 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D2    ; Control:ctrlMicro|Wen ; 5.236 ; 5.236 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D3    ; Control:ctrlMicro|Wen ; 4.515 ; 4.515 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D4    ; Control:ctrlMicro|Wen ; 4.482 ; 4.482 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D5    ; Control:ctrlMicro|Wen ; 4.233 ; 4.233 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D6    ; Control:ctrlMicro|Wen ; 4.642 ; 4.642 ; Rise       ; Control:ctrlMicro|Wen ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                      ;
+------------------------+-----------+----------+----------+---------+---------------------+
; Clock                  ; Setup     ; Hold     ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------+-----------+----------+----------+---------+---------------------+
; Worst-case Slack       ; -6.935    ; -2.126   ; N/A      ; N/A     ; -1.380              ;
;  CLK                   ; -6.935    ; -1.095   ; N/A      ; N/A     ; -1.380              ;
;  Control:ctrlMicro|Wen ; -0.257    ; 0.280    ; N/A      ; N/A     ; -0.500              ;
;  KEY0                  ; -0.343    ; -2.126   ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS        ; -1922.267 ; -180.119 ; 0.0      ; 0.0     ; -334.602            ;
;  CLK                   ; -1920.654 ; -177.922 ; N/A      ; N/A     ; -317.380            ;
;  Control:ctrlMicro|Wen ; -1.144    ; 0.000    ; N/A      ; N/A     ; -16.000             ;
;  KEY0                  ; -0.469    ; -3.937   ; N/A      ; N/A     ; -1.222              ;
+------------------------+-----------+----------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GO        ; CLK        ; 4.739  ; 4.739  ; Rise       ; CLK             ;
; RST       ; CLK        ; 7.254  ; 7.254  ; Rise       ; CLK             ;
; KEY0      ; KEY0       ; 0.843  ; 0.843  ; Fall       ; KEY0            ;
; KEY3      ; KEY0       ; 4.896  ; 4.896  ; Fall       ; KEY0            ;
; SW0       ; KEY0       ; 0.150  ; 0.150  ; Fall       ; KEY0            ;
; SW1       ; KEY0       ; 0.096  ; 0.096  ; Fall       ; KEY0            ;
; SW2       ; KEY0       ; -0.046 ; -0.046 ; Fall       ; KEY0            ;
; SW3       ; KEY0       ; -0.024 ; -0.024 ; Fall       ; KEY0            ;
; SW4       ; KEY0       ; -0.696 ; -0.696 ; Fall       ; KEY0            ;
; SW5       ; KEY0       ; -0.682 ; -0.682 ; Fall       ; KEY0            ;
; SW6       ; KEY0       ; -0.883 ; -0.883 ; Fall       ; KEY0            ;
; SW7       ; KEY0       ; -0.025 ; -0.025 ; Fall       ; KEY0            ;
; SW8       ; KEY0       ; 0.528  ; 0.528  ; Fall       ; KEY0            ;
; SW9       ; KEY0       ; 0.349  ; 0.349  ; Fall       ; KEY0            ;
; SW10      ; KEY0       ; 0.563  ; 0.563  ; Fall       ; KEY0            ;
; SW11      ; KEY0       ; 0.280  ; 0.280  ; Fall       ; KEY0            ;
; SW12      ; KEY0       ; -1.340 ; -1.340 ; Fall       ; KEY0            ;
; SW13      ; KEY0       ; 0.911  ; 0.911  ; Fall       ; KEY0            ;
; SW14      ; KEY0       ; 1.055  ; 1.055  ; Fall       ; KEY0            ;
; SW15      ; KEY0       ; 1.207  ; 1.207  ; Fall       ; KEY0            ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; GO        ; CLK        ; -2.131 ; -2.131 ; Rise       ; CLK             ;
; RST       ; CLK        ; -2.391 ; -2.391 ; Rise       ; CLK             ;
; KEY0      ; KEY0       ; 0.491  ; 0.491  ; Fall       ; KEY0            ;
; KEY3      ; KEY0       ; -2.048 ; -2.048 ; Fall       ; KEY0            ;
; SW0       ; KEY0       ; 0.818  ; 0.818  ; Fall       ; KEY0            ;
; SW1       ; KEY0       ; 0.890  ; 0.890  ; Fall       ; KEY0            ;
; SW2       ; KEY0       ; 1.038  ; 1.038  ; Fall       ; KEY0            ;
; SW3       ; KEY0       ; 1.358  ; 1.358  ; Fall       ; KEY0            ;
; SW4       ; KEY0       ; 1.755  ; 1.755  ; Fall       ; KEY0            ;
; SW5       ; KEY0       ; 1.760  ; 1.760  ; Fall       ; KEY0            ;
; SW6       ; KEY0       ; 2.007  ; 2.007  ; Fall       ; KEY0            ;
; SW7       ; KEY0       ; 1.091  ; 1.091  ; Fall       ; KEY0            ;
; SW8       ; KEY0       ; 3.162  ; 3.162  ; Fall       ; KEY0            ;
; SW9       ; KEY0       ; 2.828  ; 2.828  ; Fall       ; KEY0            ;
; SW10      ; KEY0       ; 2.991  ; 2.991  ; Fall       ; KEY0            ;
; SW11      ; KEY0       ; 3.631  ; 3.631  ; Fall       ; KEY0            ;
; SW12      ; KEY0       ; 3.097  ; 3.097  ; Fall       ; KEY0            ;
; SW13      ; KEY0       ; -0.051 ; -0.051 ; Fall       ; KEY0            ;
; SW14      ; KEY0       ; -0.349 ; -0.349 ; Fall       ; KEY0            ;
; SW15      ; KEY0       ; -0.352 ; -0.352 ; Fall       ; KEY0            ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                    ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise   ; Fall   ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+--------+--------+------------+-----------------------+
; Hex4D0    ; CLK                   ; 10.208 ; 10.208 ; Rise       ; CLK                   ;
; Hex4D1    ; CLK                   ; 10.019 ; 10.019 ; Rise       ; CLK                   ;
; Hex4D2    ; CLK                   ; 9.870  ; 9.870  ; Rise       ; CLK                   ;
; Hex4D3    ; CLK                   ; 8.625  ; 8.625  ; Rise       ; CLK                   ;
; Hex4D4    ; CLK                   ; 9.644  ; 9.644  ; Rise       ; CLK                   ;
; Hex4D5    ; CLK                   ; 8.762  ; 8.762  ; Rise       ; CLK                   ;
; Hex4D6    ; CLK                   ; 9.863  ; 9.863  ; Rise       ; CLK                   ;
; Hex5D0    ; CLK                   ; 9.348  ; 9.348  ; Rise       ; CLK                   ;
; Hex5D1    ; CLK                   ; 8.926  ; 8.926  ; Rise       ; CLK                   ;
; Hex5D2    ; CLK                   ; 8.710  ; 8.710  ; Rise       ; CLK                   ;
; Hex5D3    ; CLK                   ; 9.050  ; 9.050  ; Rise       ; CLK                   ;
; Hex5D4    ; CLK                   ; 10.027 ; 10.027 ; Rise       ; CLK                   ;
; Hex5D5    ; CLK                   ; 10.041 ; 10.041 ; Rise       ; CLK                   ;
; Hex5D6    ; CLK                   ; 10.333 ; 10.333 ; Rise       ; CLK                   ;
; Hex6D0    ; CLK                   ; 10.059 ; 10.059 ; Rise       ; CLK                   ;
; Hex6D1    ; CLK                   ; 10.045 ; 10.045 ; Rise       ; CLK                   ;
; Hex6D2    ; CLK                   ; 10.046 ; 10.046 ; Rise       ; CLK                   ;
; Hex6D3    ; CLK                   ; 10.584 ; 10.584 ; Rise       ; CLK                   ;
; Hex6D4    ; CLK                   ; 10.575 ; 10.575 ; Rise       ; CLK                   ;
; Hex6D5    ; CLK                   ; 10.661 ; 10.661 ; Rise       ; CLK                   ;
; Hex6D6    ; CLK                   ; 10.557 ; 10.557 ; Rise       ; CLK                   ;
; Hex7D0    ; CLK                   ; 10.598 ; 10.598 ; Rise       ; CLK                   ;
; Hex7D1    ; CLK                   ; 10.612 ; 10.612 ; Rise       ; CLK                   ;
; Hex7D2    ; CLK                   ; 10.549 ; 10.549 ; Rise       ; CLK                   ;
; Hex7D3    ; CLK                   ; 10.569 ; 10.569 ; Rise       ; CLK                   ;
; Hex7D4    ; CLK                   ; 10.566 ; 10.566 ; Rise       ; CLK                   ;
; Hex7D5    ; CLK                   ; 10.899 ; 10.899 ; Rise       ; CLK                   ;
; Hex7D6    ; CLK                   ; 10.592 ; 10.592 ; Rise       ; CLK                   ;
; Hex0D0    ; Control:ctrlMicro|Wen ; 8.613  ; 8.613  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D1    ; Control:ctrlMicro|Wen ; 8.594  ; 8.594  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D2    ; Control:ctrlMicro|Wen ; 8.583  ; 8.583  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D3    ; Control:ctrlMicro|Wen ; 8.358  ; 8.358  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D4    ; Control:ctrlMicro|Wen ; 8.465  ; 8.465  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D5    ; Control:ctrlMicro|Wen ; 8.339  ; 8.339  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D6    ; Control:ctrlMicro|Wen ; 8.350  ; 8.350  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D0    ; Control:ctrlMicro|Wen ; 10.912 ; 10.912 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D1    ; Control:ctrlMicro|Wen ; 10.412 ; 10.412 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D2    ; Control:ctrlMicro|Wen ; 9.847  ; 9.847  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D3    ; Control:ctrlMicro|Wen ; 9.916  ; 9.916  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D4    ; Control:ctrlMicro|Wen ; 10.305 ; 10.305 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D5    ; Control:ctrlMicro|Wen ; 9.171  ; 9.171  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D6    ; Control:ctrlMicro|Wen ; 9.276  ; 9.276  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D0    ; Control:ctrlMicro|Wen ; 9.899  ; 9.899  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D1    ; Control:ctrlMicro|Wen ; 10.082 ; 10.082 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D2    ; Control:ctrlMicro|Wen ; 9.335  ; 9.335  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D3    ; Control:ctrlMicro|Wen ; 9.853  ; 9.853  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D4    ; Control:ctrlMicro|Wen ; 10.154 ; 10.154 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D5    ; Control:ctrlMicro|Wen ; 10.215 ; 10.215 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D6    ; Control:ctrlMicro|Wen ; 10.130 ; 10.130 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D0    ; Control:ctrlMicro|Wen ; 9.870  ; 9.870  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D1    ; Control:ctrlMicro|Wen ; 9.521  ; 9.521  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D2    ; Control:ctrlMicro|Wen ; 10.470 ; 10.470 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D3    ; Control:ctrlMicro|Wen ; 9.103  ; 9.103  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D4    ; Control:ctrlMicro|Wen ; 9.020  ; 9.020  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D5    ; Control:ctrlMicro|Wen ; 8.577  ; 8.577  ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D6    ; Control:ctrlMicro|Wen ; 9.447  ; 9.447  ; Rise       ; Control:ctrlMicro|Wen ;
+-----------+-----------------------+--------+--------+------------+-----------------------+


+----------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                          ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Data Port ; Clock Port            ; Rise  ; Fall  ; Clock Edge ; Clock Reference       ;
+-----------+-----------------------+-------+-------+------------+-----------------------+
; Hex4D0    ; CLK                   ; 4.902 ; 4.902 ; Rise       ; CLK                   ;
; Hex4D1    ; CLK                   ; 4.834 ; 4.834 ; Rise       ; CLK                   ;
; Hex4D2    ; CLK                   ; 4.763 ; 4.763 ; Rise       ; CLK                   ;
; Hex4D3    ; CLK                   ; 4.215 ; 4.215 ; Rise       ; CLK                   ;
; Hex4D4    ; CLK                   ; 4.635 ; 4.635 ; Rise       ; CLK                   ;
; Hex4D5    ; CLK                   ; 4.267 ; 4.267 ; Rise       ; CLK                   ;
; Hex4D6    ; CLK                   ; 4.723 ; 4.723 ; Rise       ; CLK                   ;
; Hex5D0    ; CLK                   ; 4.706 ; 4.706 ; Rise       ; CLK                   ;
; Hex5D1    ; CLK                   ; 4.510 ; 4.510 ; Rise       ; CLK                   ;
; Hex5D2    ; CLK                   ; 4.435 ; 4.435 ; Rise       ; CLK                   ;
; Hex5D3    ; CLK                   ; 4.591 ; 4.591 ; Rise       ; CLK                   ;
; Hex5D4    ; CLK                   ; 5.133 ; 5.133 ; Rise       ; CLK                   ;
; Hex5D5    ; CLK                   ; 5.147 ; 5.147 ; Rise       ; CLK                   ;
; Hex5D6    ; CLK                   ; 5.279 ; 5.279 ; Rise       ; CLK                   ;
; Hex6D0    ; CLK                   ; 4.873 ; 4.873 ; Rise       ; CLK                   ;
; Hex6D1    ; CLK                   ; 4.869 ; 4.869 ; Rise       ; CLK                   ;
; Hex6D2    ; CLK                   ; 4.872 ; 4.872 ; Rise       ; CLK                   ;
; Hex6D3    ; CLK                   ; 5.153 ; 5.153 ; Rise       ; CLK                   ;
; Hex6D4    ; CLK                   ; 5.144 ; 5.144 ; Rise       ; CLK                   ;
; Hex6D5    ; CLK                   ; 5.172 ; 5.172 ; Rise       ; CLK                   ;
; Hex6D6    ; CLK                   ; 5.123 ; 5.123 ; Rise       ; CLK                   ;
; Hex7D0    ; CLK                   ; 4.862 ; 4.862 ; Rise       ; CLK                   ;
; Hex7D1    ; CLK                   ; 4.861 ; 4.861 ; Rise       ; CLK                   ;
; Hex7D2    ; CLK                   ; 4.825 ; 4.825 ; Rise       ; CLK                   ;
; Hex7D3    ; CLK                   ; 4.828 ; 4.828 ; Rise       ; CLK                   ;
; Hex7D4    ; CLK                   ; 4.826 ; 4.826 ; Rise       ; CLK                   ;
; Hex7D5    ; CLK                   ; 4.999 ; 4.999 ; Rise       ; CLK                   ;
; Hex7D6    ; CLK                   ; 4.847 ; 4.847 ; Rise       ; CLK                   ;
; Hex0D0    ; Control:ctrlMicro|Wen ; 4.521 ; 4.521 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D1    ; Control:ctrlMicro|Wen ; 4.492 ; 4.492 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D2    ; Control:ctrlMicro|Wen ; 4.494 ; 4.494 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D3    ; Control:ctrlMicro|Wen ; 4.397 ; 4.397 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D4    ; Control:ctrlMicro|Wen ; 4.454 ; 4.454 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D5    ; Control:ctrlMicro|Wen ; 4.379 ; 4.379 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex0D6    ; Control:ctrlMicro|Wen ; 4.387 ; 4.387 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D0    ; Control:ctrlMicro|Wen ; 5.624 ; 5.624 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D1    ; Control:ctrlMicro|Wen ; 5.316 ; 5.316 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D2    ; Control:ctrlMicro|Wen ; 4.997 ; 4.997 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D3    ; Control:ctrlMicro|Wen ; 5.022 ; 5.022 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D4    ; Control:ctrlMicro|Wen ; 5.214 ; 5.214 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D5    ; Control:ctrlMicro|Wen ; 4.691 ; 4.691 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex1D6    ; Control:ctrlMicro|Wen ; 4.715 ; 4.715 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D0    ; Control:ctrlMicro|Wen ; 4.994 ; 4.994 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D1    ; Control:ctrlMicro|Wen ; 5.045 ; 5.045 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D2    ; Control:ctrlMicro|Wen ; 4.768 ; 4.768 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D3    ; Control:ctrlMicro|Wen ; 4.991 ; 4.991 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D4    ; Control:ctrlMicro|Wen ; 5.105 ; 5.105 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D5    ; Control:ctrlMicro|Wen ; 5.130 ; 5.130 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex2D6    ; Control:ctrlMicro|Wen ; 5.083 ; 5.083 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D0    ; Control:ctrlMicro|Wen ; 4.807 ; 4.807 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D1    ; Control:ctrlMicro|Wen ; 4.712 ; 4.712 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D2    ; Control:ctrlMicro|Wen ; 5.236 ; 5.236 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D3    ; Control:ctrlMicro|Wen ; 4.515 ; 4.515 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D4    ; Control:ctrlMicro|Wen ; 4.482 ; 4.482 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D5    ; Control:ctrlMicro|Wen ; 4.233 ; 4.233 ; Rise       ; Control:ctrlMicro|Wen ;
; Hex3D6    ; Control:ctrlMicro|Wen ; 4.642 ; 4.642 ; Rise       ; Control:ctrlMicro|Wen ;
+-----------+-----------------------+-------+-------+------------+-----------------------+


+-------------------------------------------------------------------------------------------+
; Setup Transfers                                                                           ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; CLK                   ; CLK                   ; 1652     ; 0        ; 0        ; 0        ;
; Control:ctrlMicro|Wen ; CLK                   ; 288      ; 288      ; 0        ; 0        ;
; KEY0                  ; CLK                   ; 0        ; 1608     ; 0        ; 0        ;
; CLK                   ; Control:ctrlMicro|Wen ; 16       ; 0        ; 0        ; 0        ;
; CLK                   ; KEY0                  ; 0        ; 0        ; 1        ; 0        ;
; KEY0                  ; KEY0                  ; 0        ; 0        ; 4        ; 4        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------+
; Hold Transfers                                                                            ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; From Clock            ; To Clock              ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------+-----------------------+----------+----------+----------+----------+
; CLK                   ; CLK                   ; 1652     ; 0        ; 0        ; 0        ;
; Control:ctrlMicro|Wen ; CLK                   ; 288      ; 288      ; 0        ; 0        ;
; KEY0                  ; CLK                   ; 0        ; 1608     ; 0        ; 0        ;
; CLK                   ; Control:ctrlMicro|Wen ; 16       ; 0        ; 0        ; 0        ;
; CLK                   ; KEY0                  ; 0        ; 0        ; 1        ; 0        ;
; KEY0                  ; KEY0                  ; 0        ; 0        ; 4        ; 4        ;
+-----------------------+-----------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 19    ; 19   ;
; Unconstrained Input Port Paths  ; 322   ; 322  ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 224   ; 224  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Oct  5 01:45:40 2017
Info: Command: quartus_sta WrapperULA -c WrapperULA
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 17 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'WrapperULA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
    Info (332105): create_clock -period 1.000 -name KEY0 KEY0
    Info (332105): create_clock -period 1.000 -name Control:ctrlMicro|Wen Control:ctrlMicro|Wen
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: opB[0]~0  from: datac  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.935
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.935     -1920.654 CLK 
    Info (332119):    -0.343        -0.469 KEY0 
    Info (332119):    -0.257        -1.144 Control:ctrlMicro|Wen 
Info (332146): Worst-case hold slack is -2.126
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.126        -3.937 KEY0 
    Info (332119):    -1.095      -150.867 CLK 
    Info (332119):     0.504         0.000 Control:ctrlMicro|Wen 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -317.380 CLK 
    Info (332119):    -1.222        -1.222 KEY0 
    Info (332119):    -0.500       -16.000 Control:ctrlMicro|Wen 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: opB[0]~0  from: datac  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.057
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.057      -825.887 CLK 
    Info (332119):     0.315         0.000 KEY0 
    Info (332119):     0.342         0.000 Control:ctrlMicro|Wen 
Info (332146): Worst-case hold slack is -0.881
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.881      -177.922 CLK 
    Info (332119):    -0.660        -2.197 KEY0 
    Info (332119):     0.280         0.000 Control:ctrlMicro|Wen 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -317.380 CLK 
    Info (332119):    -1.222        -1.222 KEY0 
    Info (332119):    -0.500       -16.000 Control:ctrlMicro|Wen 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 513 megabytes
    Info: Processing ended: Thu Oct  5 01:45:41 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


