#Build: Fabric Compiler 2022.2-SP1-Lite, Build 132640, Aug 18 15:12 2023
#Install: E:\pango\PDS_2022.2-SP1-Lite\bin
#Application name: pds_shell.exe
#OS: Windows 10 10.0.22631
#Hostname: YLJ
Generated by Fabric Compiler (version 2022.2-SP1-Lite build 132640) at Sat Nov  9 21:01:23 2024
#Build: Fabric Compiler 2022.2-SP1-Lite, Build 132640, Aug 18 15:12 2023
#Install: E:\pango\PDS_2022.2-SP1-Lite\bin
#Application name: pds_shell.exe
#OS: Windows 10 10.0.22631
#Hostname: YLJ
Generated by Fabric Compiler (version 2022.2-SP1-Lite build 132640) at Sat Nov  9 21:01:10 2024
# pvf -action compile

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/lane_sync_1_ff 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/P_LANE_SYNC_1 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/lane_sync_en_1_ff 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/P_LANE_SYNC_EN_1 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispctrl 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/pcs_tx_dispsel 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/wr_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit0_ff 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit1_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/U_fifo_128depth_16_width/U_ipml_fifo_fifo_128depth_16_width/U_ipml_sdpram/rd_cs_bit2_bus_ff[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[15] 0

# pvf -action synthesize

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/phy_addr_s1[2] -deleted u_yt_ctrl/u_reg_ctrl/phy_addr_s1[3]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/phy_addr_s1[2] -deleted u_yt_ctrl/u_reg_ctrl/phy_addr_s1[4]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/reg_addr_s1[1] -deleted u_yt_ctrl/u_reg_ctrl/reg_addr_s1[2]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/reg_addr_s1[1] -deleted u_yt_ctrl/u_reg_ctrl/reg_addr_s1[3]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[2]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[3]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[4]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[5]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[6]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[7]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[8]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[9]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[10]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[11]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[12]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[0] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[14]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/write_data_s1[13] -deleted u_yt_ctrl/u_reg_ctrl/write_data_s1[15]

.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[10] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[9] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[8] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[7] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[6] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[5] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[4] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[0]
.begin
0000 00000000001
0001 00000000010
0010 00000000100
0011 00000001000
0100 00000010000
0101 00000100000
0110 00001000000
0111 00010000000
1000 00100000000
1001 01000000000
1010 10000000000
.end


.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[10] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[9] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[8] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[7] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[6] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[5] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[4] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[0]
.begin
0000 00000000001
0001 00000000010
0010 00000000100
0011 00000001000
0100 00000010000
0101 00000100000
0110 00001000000
0111 00010000000
1000 00100000000
1001 01000000000
1010 10000000000
.end


.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[10] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[9] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[8] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[7] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[6] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[5] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[4] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[0]
.begin
0000 00000000001
0001 00000000010
0010 00000000100
0011 00000001000
0100 00000010000
0101 00000100000
0110 00001000000
0111 00010000000
1000 00100000000
1001 01000000000
1010 10000000000
.end


.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[10] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[9] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[8] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[7] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[6] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[5] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[4] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[0]
.begin
0000 00000000001
0001 00000000010
0010 00000000100
0011 00000001000
0100 00000010000
0101 00000100000
0110 00001000000
0111 00010000000
1000 00100000000
1001 01000000000
1010 10000000000
.end


.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg[4] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg[0]
.begin
000 00001
001 00010
011 00100
100 01000
101 10000
.end


.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm_reg[4] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm_reg[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm_reg[0]
.begin
000 00001
001 00010
011 00100
100 01000
101 10000
.end


.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm_reg[4] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm_reg[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm_reg[0]
.begin
000 00001
001 00010
011 00100
100 01000
101 10000
.end


.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm_reg[4] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm_reg[3] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm_reg[0]
.begin
000 00001
001 00010
011 00100
100 01000
101 10000
.end


.fromstates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/pll_fsm[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/pll_fsm[0]
.tostates u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/pll_fsm_reg[2] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/pll_fsm_reg[1] u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll_rst_fsm_0/pll_fsm_reg[0]
.begin
00 001
01 010
10 100
.end


.fromstates u_yt_ctrl/u_reg_ctrl/state_c[1] u_yt_ctrl/u_reg_ctrl/state_c[0]
.tostates u_yt_ctrl/u_reg_ctrl/state_c_reg[2] u_yt_ctrl/u_reg_ctrl/state_c_reg[1] u_yt_ctrl/u_reg_ctrl/state_c_reg[0]
.begin
00 001
01 010
10 100
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count[1] qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count[0]
.tostates qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[3] qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[2] qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[1] qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[0]
.begin
00 0001
01 0010
10 0100
11 1000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count[1] qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count[0]
.tostates qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[3] qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[2] qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[1] qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[0]
.begin
00 0001
01 0010
10 0100
11 1000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count[1] qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count[0]
.tostates qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[3] qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[2] qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[1] qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[0]
.begin
00 0001
01 0010
10 0100
11 1000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[0]
.begin
0000 000000001
0001 000000010
0010 000000100
0011 000001000
0100 000010000
0101 000100000
0110 001000000
0111 010000000
1000 100000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[17] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[16] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[15] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[14] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[13] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[12] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[11] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[10] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_rx_sm/RS_CS_reg[0]
.begin
00000 000000000000000001
00001 000000000000000010
00010 000000000000000100
00011 000000000000001000
00100 000000000000010000
00101 000000000000100000
00110 000000000001000000
00111 000000000010000000
01000 000000000100000000
01001 000000001000000000
01010 000000010000000000
01011 000000100000000000
01100 000001000000000000
01101 000010000000000000
01110 000100000000000000
01111 001000000000000000
10000 010000000000000000
10001 100000000000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[22] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[21] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[20] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[19] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[18] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[17] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[16] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[15] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[14] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[13] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[12] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[11] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[10] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/TS_CS_reg[0]
.begin
00001 00000000000000000000001
00010 00000000000000000000010
00011 00000000000000000000100
00100 00000000000000000001000
00101 00000000000000000010000
00110 00000000000000000100000
00111 00000000000000001000000
01000 00000000000000010000000
01001 00000000000000100000000
01010 00000000000001000000000
01011 00000000000010000000000
01100 00000000000100000000000
01101 00000000001000000000000
01110 00000000010000000000000
01111 00000000100000000000000
10000 00000001000000000000000
10001 00000010000000000000000
10010 00000100000000000000000
10011 00001000000000000000000
10100 00010000000000000000000
10101 00100000000000000000000
10110 01000000000000000000000
10111 10000000000000000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_apb_master/APB_CS_reg[0]
.begin
00001 0001
00010 0010
00100 0100
01000 1000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[9] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[8] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[7] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[6] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[5] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[4] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[9] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[8] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[7] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[6] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[5] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[4] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/MDI_CS_reg[0]
.begin
0000000001 0000000001
0000000010 0000000010
0000000100 0000000100
0000001000 0000001000
0000010000 0000010000
0000100000 0000100000
0001000000 0001000000
0010000000 0010000000
0100000000 0100000000
1000000000 1000000000
.end


.fromstates qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count[1] qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count[0]
.tostates qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[3] qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[2] qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[1] qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_sw/port_count_reg[0]
.begin
00 0001
01 0010
10 0100
11 1000
.end


pvf_reg_constant u_yt_ctrl/u_mdio_master_driver/ta_code[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_4B[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[8] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[10] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc_1[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_miim_slave/U_ips_sgmii_mdio_slave/reg_din_s[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[3].rxlane_rstn_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[1].rxlane_rstn_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[2].rxlane_rstn_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[0].rxlane_rstn_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/i_rx_rate_chng_ff[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/i_rx_rate_chng_ff[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/i_rxckdiv_ff[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/i_rx_rate_chng_ff[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/i_rx_rate_chng_ff[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/i_rxckdiv_ff[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/i_rx_rate_chng_ff[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/i_rx_rate_chng_ff[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/i_rxckdiv_ff[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/i_rx_rate_chng_ff[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/i_rx_rate_chng_ff[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/i_rxckdiv_ff[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/SYNC_TXLANE[1].txlane_rstn_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/rate_change_tclk_on_1_ff 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/SYNC_TXLANE[2].txlane_rstn_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/SYNC_TXLANE[3].txlane_rstn_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/SYNC_TXLANE[0].txlane_rstn_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/i_txckdiv_ff[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/i_tx_rate_chng_ff[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/i_tx_rate_chng_ff[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/i_txckdiv_ff[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/i_tx_rate_chng_ff[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/i_tx_rate_chng_ff[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/i_txckdiv_ff[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/i_tx_rate_chng_ff[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/i_tx_rate_chng_ff[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/i_txckdiv_ff[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/i_tx_rate_chng_ff[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/i_tx_rate_chng_ff[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE3_ENABLE.lane_pd_n_3_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.lane_pd_n_0_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.lane_pd_n_2_sync/sig_async_ff 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE1_ENABLE.lane_pd_n_1_sync/sig_async_ff 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[9] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[3].rxlane_rstn_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[1].rxlane_rstn_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[2].rxlane_rstn_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/SYNC_RXLANE[0].rxlane_rstn_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/SYNC_TXLANE[1].txlane_rstn_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/P_RATE_CHANGE_TCLK_ON_1 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/SYNC_TXLANE[2].txlane_rstn_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/SYNC_TXLANE[3].txlane_rstn_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/SYNC_TXLANE[0].txlane_rstn_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txckdiv[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE3_ENABLE.lane_pd_n_3_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.lane_pd_n_0_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.lane_pd_n_2_sync/sig_synced 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE1_ENABLE.lane_pd_n_1_sync/sig_synced 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/lp_pause[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/remote_fault_encode[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/addr[4] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxckdiv[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxckdiv[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxckdiv[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxckdiv[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxckdiv[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxckdiv[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxckdiv[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxckdiv[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxckdiv[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxckdiv[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxckdiv[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxckdiv[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txckdiv[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txckdiv[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txckdiv[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txckdiv[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txckdiv[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txckdiv[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txckdiv[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txckdiv[1] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txckdiv[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txckdiv[0] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txckdiv[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/wdata[15] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/P_TX_RATE[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[14] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[15] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/P_RX_RATE[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/P_RX_RATE[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/P_RX_RATE[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/P_RX_RATE[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_RATE[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/P_TX_RATE[2] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/P_TX_RATE[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[5] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/vender_spc[6] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[6] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/np_transmit[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_unidir_en_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/loopback_sync/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[5] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[8] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[1] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/data_buf[2] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/data_buf[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r1[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[1] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/min_ipg_rxsync/des_data[2] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[0] 1

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/np_tx_sync/des_data[13] 1

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_loopback_rxs/sig_async_r2[0] 0

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived u_yt_ctrl/u_mdio_master_driver/reset_n_done_r -deleted u_yt_ctrl/u_reg_ctrl/reset_n_done_r

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/i_rxckdiv_ff[2:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/i_txckdiv_ff[2:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/i_rxckdiv_ff[2:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/i_txckdiv_ff[2:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/i_rxckdiv_ff[2:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/i_txckdiv_ff[2:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/loopback_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/tx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/i_rxckdiv_ff[2:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/i_txckdiv_ff[2:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/rx_rstn_syn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/tx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/rx_rstn_syn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived buf_sfp1_2_u2/ch0_rx_rstn_d1 -deleted buf_sfp1_2_u2/ch1_rx_rstn_d1

pvf_reg_merging  -survived buf_sfp1_2_u2/ch0_rx_rstn_d1 -deleted buf_sfp1_2_u2/ch2_rx_rstn_d1

pvf_reg_merging  -survived buf_sfp1_2_u2/ch0_rx_rstn_d1 -deleted buf_sfp1_2_u2/ch3_rx_rstn_d1

pvf_reg_merging  -survived buf_u2_2_sfp1/ch0_rx_rstn_d1 -deleted buf_u2_2_sfp1/ch1_rx_rstn_d1

pvf_reg_merging  -survived buf_u2_2_sfp1/ch0_rx_rstn_d1 -deleted buf_u2_2_sfp1/ch2_rx_rstn_d1

pvf_reg_merging  -survived buf_u2_2_sfp1/ch0_rx_rstn_d1 -deleted buf_u2_2_sfp1/ch3_rx_rstn_d1

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived buf_u10_2_sfp0/ch0_rx_rstn_d1 -deleted buf_u10_2_sfp0/ch1_rx_rstn_d1

pvf_reg_merging  -survived buf_u10_2_sfp0/ch0_rx_rstn_d1 -deleted buf_u10_2_sfp0/ch2_rx_rstn_d1

pvf_reg_merging  -survived buf_u10_2_sfp0/ch0_rx_rstn_d1 -deleted buf_u10_2_sfp0/ch3_rx_rstn_d1

pvf_reg_merging  -survived buf_sfp0_2_u10/ch0_rx_rstn_d1 -deleted buf_sfp0_2_u10/ch1_rx_rstn_d1

pvf_reg_merging  -survived buf_sfp0_2_u10/ch0_rx_rstn_d1 -deleted buf_sfp0_2_u10/ch2_rx_rstn_d1

pvf_reg_merging  -survived buf_sfp0_2_u10/ch0_rx_rstn_d1 -deleted buf_sfp0_2_u10/ch3_rx_rstn_d1

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived buf_sfp1_2_u2/ch0_tx_rstn -deleted buf_sfp1_2_u2/ch1_tx_rstn

pvf_reg_merging  -survived buf_sfp1_2_u2/ch0_tx_rstn -deleted buf_sfp1_2_u2/ch2_tx_rstn

pvf_reg_merging  -survived buf_sfp1_2_u2/ch0_tx_rstn -deleted buf_sfp1_2_u2/ch3_tx_rstn

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/an_adv[15:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived buf_u10_2_sfp0/ch0_tx_rstn -deleted buf_u10_2_sfp0/ch1_tx_rstn

pvf_reg_merging  -survived buf_u10_2_sfp0/ch0_tx_rstn -deleted buf_u10_2_sfp0/ch2_tx_rstn

pvf_reg_merging  -survived buf_u10_2_sfp0/ch0_tx_rstn -deleted buf_u10_2_sfp0/ch3_tx_rstn

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived buf_u2_2_sfp1/ch0_tx_rstn -deleted buf_u2_2_sfp1/ch1_tx_rstn

pvf_reg_merging  -survived buf_u2_2_sfp1/ch0_tx_rstn -deleted buf_u2_2_sfp1/ch2_tx_rstn

pvf_reg_merging  -survived buf_u2_2_sfp1/ch0_tx_rstn -deleted buf_u2_2_sfp1/ch3_tx_rstn

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r1[0]

pvf_reg_merging  -survived buf_sfp0_2_u10/ch0_tx_rstn -deleted buf_sfp0_2_u10/ch1_tx_rstn

pvf_reg_merging  -survived buf_sfp0_2_u10/ch0_tx_rstn -deleted buf_sfp0_2_u10/ch2_tx_rstn

pvf_reg_merging  -survived buf_sfp0_2_u10/ch0_tx_rstn -deleted buf_sfp0_2_u10/ch3_tx_rstn

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_mode_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rstn_txsync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/rx_rec_rstn_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_an_enable_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/auto_rst

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1 -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/mr_an_enable_reg1

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/pcs_lsm_pcs_rxsyn/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_restart_an

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r1[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/mr_restart_an_sync/sig_async_r2[0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_rstn_sync/sig_async_ff

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/hsst_cfg_rstn_sync/sig_async_r2[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_pll/pll0_rstn_sync/sig_synced

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[2]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10]

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[9] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[9] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[9] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[9] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[1] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[3] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[4] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[6] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[9] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[15] 0

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[1]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[2]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[3]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[4]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[5]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[6]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr1[7]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[1]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[2]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[3]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[4]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[5]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[6]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr1[7]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[1]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[2]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[3]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[4]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[5]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[6]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr1[7]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[1]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[2]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[3]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[4]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[5]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[6]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr1[7]

pvf_reg_merging  -survived u_led_test/led_light_cnt[24] -deleted u_led_test/led_light_cnt[25]

pvf_reg_merging  -survived u_yt_ctrl/u_reset_n_delay/cnt[24] -deleted u_yt_ctrl/u_reset_n_delay/cnt[25]

pvf_reg_merging  -survived u_yt_ctrl/u_reset_n_delay/cnt[24] -deleted u_yt_ctrl/u_reset_n_delay/cnt[26]

pvf_reg_merging  -survived u_yt_ctrl/u_reset_n_delay/cnt[24] -deleted u_yt_ctrl/u_reset_n_delay/cnt[27]

pvf_reg_merging  -survived u_yt_ctrl/u_reset_n_delay/cnt[24] -deleted u_yt_ctrl/u_reset_n_delay/cnt[28]

pvf_reg_merging  -survived u_yt_ctrl/u_reset_n_delay/cnt[24] -deleted u_yt_ctrl/u_reset_n_delay/cnt[29]

pvf_reg_merging  -survived u_yt_ctrl/u_reset_n_delay/cnt[24] -deleted u_yt_ctrl/u_reset_n_delay/cnt[30]

pvf_reg_merging  -survived u_yt_ctrl/u_reset_n_delay/cnt[24] -deleted u_yt_ctrl/u_reset_n_delay/cnt[31]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/cnt2[20] -deleted u_yt_ctrl/u_reg_ctrl/cnt2[21]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/cnt2[20] -deleted u_yt_ctrl/u_reg_ctrl/cnt2[22]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/cnt2[20] -deleted u_yt_ctrl/u_reg_ctrl/cnt2[23]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/cnt2[20] -deleted u_yt_ctrl/u_reg_ctrl/cnt2[24]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/cnt4[4] -deleted u_yt_ctrl/u_reg_ctrl/cnt4[5]

pvf_reg_merging  -survived u_yt_ctrl/u_reg_ctrl/cnt4[4] -deleted u_yt_ctrl/u_reg_ctrl/cnt4[6]

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/cntr0[12] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/cntr1[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/cntr2[14] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/cntr3[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/cntr5[4] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/i_rx_rate_chng_posedge 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/cntr0[12] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/cntr1[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/cntr2[14] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/cntr3[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/cntr5[4] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/i_rx_rate_chng_posedge 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/cntr0[12] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/cntr1[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/cntr2[14] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/cntr3[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/cntr5[4] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/i_rx_rate_chng_posedge 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/cntr0[12] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/cntr1[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/cntr2[14] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/cntr3[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/cntr5[4] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/i_rx_rate_chng_posedge 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr0[13] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr2[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/cntr3[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/i_tx_rate_chng_posedge 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/i_tx_rate_chng_posedge 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr0[13] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr2[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr3[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/i_tx_rate_chng_posedge 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr0[13] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr2[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr3[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/i_tx_rate_chng_posedge 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr0[13] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr2[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr3[7] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.cntr0[13] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE1_ENABLE.cntr1[13] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.cntr2[13] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE3_ENABLE.cntr3[13] 0

pvf_reg_constant u_led_test/led_light_cnt[24] 0

pvf_reg_constant u_yt_ctrl/u_reset_n_delay/cnt[24] 0

pvf_reg_constant u_yt_ctrl/u_mdio_master_driver/counter[7] 0

pvf_reg_constant u_yt_ctrl/u_reg_ctrl/cnt2[20] 0

pvf_reg_constant u_yt_ctrl/u_reg_ctrl/cnt4[4] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/AN_CS_reg[2] 0

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[13]

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[12] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[11] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[13] 0

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.o_lane_pd_0 -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE1_ENABLE.o_lane_pd_1

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.cntr0[13:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE1_ENABLE.cntr1[13:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.o_lane_pd_0 -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.o_lane_pd_2

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.cntr0[13:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.cntr2[13:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.o_lane_pd_0 -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE3_ENABLE.o_lane_pd_3

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.cntr0[13:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE3_ENABLE.cntr3[13:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.o_lane_rst_0 -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE1_ENABLE.o_lane_rst_1

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.o_lane_rst_0 -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE2_ENABLE.o_lane_rst_2

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE0_ENABLE.o_lane_rst_0 -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_lane_powerup/LANE3_ENABLE.o_lane_rst_3

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/lp_adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_LANE_PD -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/P_TX_LANE_PD

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/txlane_rst_fsm_reg

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr0[13:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr0[13:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr3[7:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr3[7:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr2[7:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/cntr2[7:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_LANE_PD -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/P_TX_LANE_PD

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/txlane_rst_fsm_reg

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr0[13:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr0[13:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr3[7:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr3[7:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/cntr2[7:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/cntr2[7:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_txsync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/sgmii_speed_rx_rec_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_PCS_TX_RST -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/P_PCS_TX_RST

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_PCS_TX_RST -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/P_PCS_TX_RST

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/lane_sync_en -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/lane_sync_en

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/lane_sync_en -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/lane_sync_en

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/o_txlane_done -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/o_txlane_done

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/o_txlane_done -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/o_txlane_done

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/lane_sync -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/lane_sync

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/lane_sync -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/lane_sync

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/rate_change_on -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/rate_change_on

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/rate_change_on -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/rate_change_on

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_PMA_RST -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/P_TX_PMA_RST

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_PMA_RST -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/P_TX_PMA_RST

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe_dly[1:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_strobe

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/xmit_sync/update_ack_dly[1:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_en

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_1_25_cnt[3:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_RATE[2:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE1_ENABLE.txlane_rst_fsm1/P_TX_RATE[2:0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_RATE[2:0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE2_ENABLE.txlane_rst_fsm2/P_TX_RATE[2:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_cnt[3:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[15:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[15:0]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_clk_gen/tx_clk_12_5_en

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[10] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm_reg[4] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg[4] 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/rate_change_on 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/rate_change_on 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/lane_sync_en 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/lane_sync_en 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/lane_sync_en_0_ff 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/P_LANE_SYNC_EN_0 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/P_RX_RATE[0] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/P_RX_RATE[1] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/P_RX_RATE[0] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/P_RX_RATE[1] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/P_RX_RATE[0] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/P_RX_RATE[1] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/P_RX_RATE[0] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/P_RX_RATE[1] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/P_TX_RATE[0] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/P_TX_RATE[1] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/lane_sync 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/lane_sync 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_RATE[0] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/P_TX_RATE[1] 1

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/lane_sync_0_ff 0

pvf_reg_constant u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/P_LANE_SYNC_0 0

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[8]

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[0] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_constant qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[7] 0

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxk_dly -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxk_dly -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxk_dly -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxk_dly -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxk_dly -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxk_dly -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxk_dly -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxk_dly -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxk_dly -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxk_dly -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxk_dly -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxk_dly -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txk_dly -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txk_dly -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txk_dly -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txk_dly -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxk_dly -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxk_dly -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txk_dly -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txk_out

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txk_dly -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txk_out

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txk_dly -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txk_out

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txk_dly -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxk_dly -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txk_dly -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txk_dly -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txk_dly -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txk_dly -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txk_out

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txk_dly -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txk_out

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txk_dly -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txk_out

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txk_dly -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txk_out

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txk_dly -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txk_out

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxk_dly -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxk_out

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/min_ipg_sel[4]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/control[12] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/U_ips_sgmii_ge_rd_controller/dispin_6B[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_dly[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p2_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_dly[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p3_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_dly[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p1_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/mr_adv_ability[0] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_manage_reg/sgmii_mode_reg

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[5]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_dly[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p0_pcs_txd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_dly[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_tx/U_qsgmii_tx_adapt/p1_pcs_txd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[1] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[3] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[6] -deleted qsgmii_u10_lane2/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[6]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE1_ENABLE.rxlane_fsm1/rxlane_rst_fsm_reg[0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE2_ENABLE.rxlane_fsm2/rxlane_rst_fsm_reg[0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE3_ENABLE.rxlane_fsm3/rxlane_rst_fsm_reg[0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE3_ENABLE.txlane_rst_fsm3/txlane_rst_fsm_reg[0]

pvf_reg_merging  -survived u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_rx/RXLANE0_ENABLE.rxlane_fsm0/rxlane_rst_fsm_reg[0] -deleted u_hsst_test/U_IPML_HSST_RST/AUTO_MODE.ipml_hsst_rst_tx/TXLANE0_ENABLE.txlane_rst_fsm0/txlane_rst_fsm_reg[0]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[1] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[3] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[6] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[1] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[3] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_dly[6] -deleted qsgmii_u2_lane3/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p2_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/rx_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_dly[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p3_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[1] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[1]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[3] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[3]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[5]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_dly[6] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/U_qsgmii_rx/U_qsgmii_rx_adapt/p0_pcs_rxd_out[6]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/data_buf[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/adv_ability_sync/des_data[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly1[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[10]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_rx_elastic_buffer/c2i_data_dly2[9]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_auto_neg/tx_config_reg[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[3].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[0].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u10_lane2/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp1_lane0/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_sfp0_lane1/U_qsgmii_core0/port[2].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[7]

pvf_reg_merging  -survived qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[5] -deleted qsgmii_u2_lane3/U_qsgmii_core0/port[1].U_qsgmii_port/u_sgmii_lane0/U_ips_sgmii_ge_pcs_tx_sm/tx_config_reg_syn[8]
