1. 微处理器的外部结构表现为______，它们构成了微处理器级总线。
2. 微处理器级总线经过形成电路之后形成了_______。
3. 简述总线的定义及在计算机系统中采用标准化总线的优点。
4. 在微型计算机应用系统中，按功能层次可以把总线分成哪几类。
5. 简述 RESET 信号的有效形式和系统复位后的启动地址。
6. 8086 CPU 的 M/IO# 信号在访问存储器时为 _____ 电平，访问 I/O 端口时为 _____ 电平。
7. 在 8086 系统总线结构中，为什么要有地址锁存器？
8. 根据传送信息的种类不同，系统总线分为 _____ 、 _____ 和 _____ 。
9. 三态逻辑电路输出信号的三个状态是 _____ 、 _____ 和 _____ 。
10. 在 8086 的基本读总线周期中， 在_____状态开始输出有效的 ALE信号；在 _______ 状态开始输出低电平的 RD# 信号，相应的 DEN# 为___电平，DT/R# 为______电平；引脚 AD15 ~ AD0上在_____状态期间给出地址信息，在____状态完成数据的读入。
11.  利用常用芯片 74LS373 构成 8086 系统的地址总线， 74LS245 作为总线收发器构成数据总线，画出 8086 最小方式系统总线形成电路。
12. 微机中的控制总线提供___。<br>
    A. 数据信号流；<br>
    B. 存储器和 I/O 设备的地址码；<br>
    C. 所有存储器和 I/O 设备的时序信号；<br>
    D. 所有存储器和 I/O 设备的控制信号；<br>
    E. 来自存储器和 I/O 设备的响应信号；<br>
    F. 上述各项；<br>
    G. 上述 C，D 两项；<br>
    H. 上述 C，D 和 E 三项。<br>
13.  微机中读写控制信号的作用是___。<br>
    A． 决定数据总线上数据流的方向；<br>
    B． 控制存储器操作读 / 写的类型；<br>
    C． 控制流入、流出存储器信息的方向；<br>
    D． 控制流入、流出 I/O 端口信息的方向；<br>
    E． 以上所有。<br>
14.  8086 CPU 工作在最大方式，引脚 MN/MX# 应接 ____。
15.  RESET信号在至少保持____个时钟周期的___电平时才有效，该信号结束后， CPU内部的 CS为 _____ ， IP 为 _____ ，程序从 _____ 地址开始执行。
16.   在构成 8086 最小系统总线时， 地址锁存器74LS373的选通信号 G 应接CPU的____信号，输出允许端 OE 应接____；数据收发器 74LS245 的 方向控制端 DIR 应接_____信号，输出允许端 E# 应接_____信号。
17.  8086 CPU在读写一个字节时，只需要使用 16 条数据线中的 8 条，在____个总线周期内完成； 在读写一个字时， 自然要用到 16 条数据线， 当字的存储对准时， 可在____个总线周期内完成；当字的存储为未对准时，则要在_____个总线周期内完成。
18.  CPU在___状态开始检查 READY信号， ___电平时有效，说明存储器或 I/O 端口准备就绪，下一个时钟周期可进行数据的读写；否则， CPU可自动插入一个或几个 _____ ，以延长总线周期，从而保证快速的 CPU与慢速的存储器或 I/O 端口之间协调地进行数据传送。
19.  8086 最大系统的系统总线结构较最小系统的系统总线结构多一个_________.
20. 微机在执行指令 MOV [DI] ，AL 时，将送出的有效信号有__________ 。<br>
    A．RESET <br>
    B. 高电平的M/IO#信号 <br>
    C. WR <br>
    D. RD <br>
21.  设指令 MOV AX， DATA 已被取到 CPU的指令队列中准备执行，并假定 DATA为偶地址，
试画出下列情况该指令执行的总线时序图 :<br>
    （1）没有等待的 8086 最小方式 ; <br>
    （2）有一个等待周期的 8086 最小方式。<br>

22.  上题中如果指令分别为：<br>
    （1） MOV DATA+1 ， AX <br>
    （2） MOV DATA+1 ， AL <br>
    （3） OUT DX ，AX （DX 的内容为偶数 ）<br>
    （4） IN AL ，0F5H <br>
    重做上题（ 1）。<br>
23. 8086 最小方式下，读总线周期和写总线周期相同之处是：在____状态开始使ALE信号变为有效____电平， 并输出_____信号来确定是访问存储器还是访问 I/O 端口，同时送出 20 位有效地址， 在_____状态的后部，ALE信号变为____电平，利用其下降沿将 20 位地址和 BHE# 的状态锁存在地址锁存器中；相异之处从_____状态开始的数据传送阶段。
