TimeQuest Timing Analyzer report for mp0
Tue Sep  1 19:00:35 2015
Quartus II 32-bit Version 13.1.4 Build 182 03/12/2014 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1100mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1100mV 85C Model Setup Summary
  9. Slow 1100mV 85C Model Hold Summary
 10. Slow 1100mV 85C Model Recovery Summary
 11. Slow 1100mV 85C Model Removal Summary
 12. Slow 1100mV 85C Model Minimum Pulse Width Summary
 13. Setup Times
 14. Hold Times
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1100mV 85C Model Metastability Report
 18. Slow 1100mV 0C Model Fmax Summary
 19. Slow 1100mV 0C Model Setup Summary
 20. Slow 1100mV 0C Model Hold Summary
 21. Slow 1100mV 0C Model Recovery Summary
 22. Slow 1100mV 0C Model Removal Summary
 23. Slow 1100mV 0C Model Minimum Pulse Width Summary
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Slow 1100mV 0C Model Metastability Report
 29. Fast 1100mV 0C Model Setup Summary
 30. Fast 1100mV 0C Model Hold Summary
 31. Fast 1100mV 0C Model Recovery Summary
 32. Fast 1100mV 0C Model Removal Summary
 33. Fast 1100mV 0C Model Minimum Pulse Width Summary
 34. Setup Times
 35. Hold Times
 36. Clock to Output Times
 37. Minimum Clock to Output Times
 38. Fast 1100mV 0C Model Metastability Report
 39. Multicorner Timing Analysis Summary
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Slow Corner Signal Integrity Metrics
 47. Fast Corner Signal Integrity Metrics
 48. Setup Transfers
 49. Hold Transfers
 50. Report TCCS
 51. Report RSKM
 52. Unconstrained Paths
 53. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                        ;
+--------------------+-----------------------------------------------------+
; Quartus II Version ; Version 13.1.4 Build 182 03/12/2014 SJ Full Version ;
; Revision Name      ; mp0                                                 ;
; Device Family      ; Stratix III                                         ;
; Device Name        ; EP3SE50F780C2                                       ;
; Timing Models      ; Final                                               ;
; Delay Model        ; Combined                                            ;
; Rise/Fall Delays   ; Enabled                                             ;
+--------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; mp0.out.sdc   ; OK     ; Tue Sep  1 19:00:32 2015 ;
+---------------+--------+--------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                         ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1100mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 131.98 MHz ; 131.98 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1100mV 85C Model Setup Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 2.423 ; 0.000               ;
+-------+-------+---------------------+


+------------------------------------+
; Slow 1100mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.305 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1100mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1100mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1100mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 4.376 ; 0.000                             ;
+-------+-------+-----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.644 ; 3.474 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.185 ; 2.982 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.225 ; 3.049 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.477 ; 3.302 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.416 ; 3.233 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.186 ; 3.024 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.260 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.144 ; 2.933 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.060 ; 2.874 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.893 ; 2.721 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.975 ; 2.825 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.273 ; 3.078 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.912 ; 2.736 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.617 ; 3.474 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.254 ; 3.080 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.313 ; 3.129 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.644 ; 3.353 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.901 ; 3.570 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.372 ; -2.192 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.644 ; -2.435 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.686 ; -2.502 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.904 ; -2.705 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.843 ; -2.637 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.626 ; -2.440 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.719 ; -2.511 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.610 ; -2.394 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.508 ; -2.299 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.372 ; -2.192 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.425 ; -2.251 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.730 ; -2.528 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.390 ; -2.207 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -3.036 ; -2.868 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.689 ; -2.492 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.767 ; -2.577 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -3.083 ; -2.790 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -3.179 ; -2.890 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.557 ; 7.444 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.264 ; 6.194 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 7.062 ; 6.923 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 7.009 ; 6.888 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.207 ; 6.167 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 7.012 ; 6.862 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.975 ; 6.813 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.546 ; 6.457 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.242 ; 6.186 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.542 ; 6.468 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.980 ; 6.824 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 7.079 ; 6.949 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.529 ; 6.451 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.604 ; 6.475 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.961 ; 6.807 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 7.557 ; 7.444 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.949 ; 6.793 ; Rise       ; clk             ;
; mem_read         ; clk        ; 7.140 ; 7.233 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.359 ; 7.231 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.263 ; 6.215 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.302 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.263 ; 6.194 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 7.204 ; 7.056 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 7.359 ; 7.190 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.576 ; 6.538 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 7.325 ; 7.231 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.020 ; 5.964 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 7.095 ; 6.977 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.792 ; 6.687 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.256 ; 6.187 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.087 ; 6.039 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.890 ; 6.821 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.290 ; 6.214 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.629 ; 6.541 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.994 ; 6.910 ; Rise       ; clk             ;
; mem_write        ; clk        ; 7.166 ; 7.062 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.898 ; 5.857 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.952 ; 5.882 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.729 ; 6.594 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.678 ; 6.561 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.898 ; 5.857 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.682 ; 6.536 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.644 ; 6.487 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.220 ; 6.132 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.929 ; 5.873 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.215 ; 6.142 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.649 ; 6.498 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.745 ; 6.619 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.204 ; 6.127 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.295 ; 6.169 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.632 ; 6.483 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 7.200 ; 7.090 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.620 ; 6.469 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.694 ; 6.754 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.739 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.949 ; 5.901 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.988 ; 5.913 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.971 ; 5.902 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.862 ; 6.719 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 7.010 ; 6.847 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.249 ; 6.210 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.977 ; 6.886 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.739 ; 5.684 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.761 ; 6.646 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.472 ; 6.370 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.965 ; 5.896 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.805 ; 5.755 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.568 ; 6.499 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.997 ; 5.922 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.300 ; 6.213 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.646 ; 6.563 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.827 ; 6.725 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1100mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 138.91 MHz ; 138.91 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 2.801 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Slow 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.279 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.375 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.412 ; 3.227 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.965 ; 2.789 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.015 ; 2.851 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.211 ; 3.035 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.174 ; 3.016 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.946 ; 2.790 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.047 ; 2.874 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.936 ; 2.756 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 2.840 ; 2.680 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.698 ; 2.547 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.757 ; 2.636 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.058 ; 2.883 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.718 ; 2.567 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.362 ; 3.227 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.014 ; 2.855 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.085 ; 2.909 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.412 ; 3.168 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.670 ; 3.359 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -2.254 ; -2.093 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -2.503 ; -2.320 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -2.554 ; -2.381 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -2.718 ; -2.519 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -2.682 ; -2.499 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -2.467 ; -2.286 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -2.585 ; -2.403 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -2.479 ; -2.291 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -2.367 ; -2.182 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -2.254 ; -2.093 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -2.287 ; -2.139 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -2.592 ; -2.409 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -2.273 ; -2.112 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.861 ; -2.700 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -2.528 ; -2.344 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -2.617 ; -2.432 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.929 ; -2.680 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -3.033 ; -2.762 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.179 ; 7.071 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.919 ; 5.861 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.708 ; 6.584 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.644 ; 6.547 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.853 ; 5.805 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.642 ; 6.522 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.622 ; 6.477 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.186 ; 6.098 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.897 ; 5.847 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.185 ; 6.114 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.608 ; 6.486 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.726 ; 6.613 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.178 ; 6.106 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.228 ; 6.147 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.595 ; 6.468 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 7.179 ; 7.071 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.582 ; 6.457 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.723 ; 6.839 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 6.986 ; 6.877 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.899 ; 5.854 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.969 ; 5.903 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.908 ; 5.831 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.833 ; 6.680 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.986 ; 6.831 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.229 ; 6.183 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.957 ; 6.877 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.665 ; 5.616 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.712 ; 6.609 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.435 ; 6.353 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.901 ; 5.828 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.734 ; 5.692 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.498 ; 6.412 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.942 ; 5.861 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.288 ; 6.208 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.597 ; 6.500 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.796 ; 6.709 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.570 ; 5.525 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 5.633 ; 5.577 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 6.401 ; 6.283 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 6.340 ; 6.248 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 5.570 ; 5.525 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 6.339 ; 6.225 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.317 ; 6.179 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 5.886 ; 5.802 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 5.610 ; 5.562 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 5.884 ; 5.816 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.304 ; 6.188 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 6.418 ; 6.311 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 5.879 ; 5.810 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 5.946 ; 5.869 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.292 ; 6.173 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 6.850 ; 6.747 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.280 ; 6.161 ; Rise       ; clk             ;
; mem_read         ; clk        ; 6.315 ; 6.397 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.412 ; 5.366 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 5.612 ; 5.570 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 5.681 ; 5.618 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 5.642 ; 5.569 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 6.519 ; 6.374 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 6.665 ; 6.519 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 5.929 ; 5.885 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 6.637 ; 6.561 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 5.412 ; 5.366 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 6.405 ; 6.308 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.142 ; 6.064 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 5.635 ; 5.566 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 5.478 ; 5.437 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.203 ; 6.121 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 5.674 ; 5.597 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 5.983 ; 5.907 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.276 ; 6.184 ; Rise       ; clk             ;
; mem_write        ; clk        ; 6.484 ; 6.401 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1100mV 0C Model Setup Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 4.597 ; 0.000              ;
+-------+-------+--------------------+


+-----------------------------------+
; Fast 1100mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.183 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1100mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1100mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1100mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 4.655 ; 0.000                            ;
+-------+-------+----------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 2.450 ; 2.407 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 2.071 ; 2.048 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 2.153 ; 2.150 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 2.193 ; 2.200 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 2.194 ; 2.200 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 2.007 ; 1.998 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 2.170 ; 2.151 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 2.059 ; 2.036 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 1.947 ; 1.934 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 1.899 ; 1.877 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 1.881 ; 1.899 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 2.160 ; 2.149 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 1.906 ; 1.892 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 2.346 ; 2.366 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 2.050 ; 2.055 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 2.160 ; 2.133 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 2.450 ; 2.407 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 2.615 ; 2.565 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.563 ; -1.567 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.757 ; -1.734 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.838 ; -1.833 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.860 ; -1.852 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.859 ; -1.852 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.683 ; -1.661 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.854 ; -1.835 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.750 ; -1.726 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.628 ; -1.601 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.598 ; -1.575 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.563 ; -1.567 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.843 ; -1.831 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.605 ; -1.590 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.005 ; -2.010 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.722 ; -1.713 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.841 ; -1.815 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.119 ; -2.077 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.175 ; -2.131 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 5.312 ; 5.383 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.324 ; 4.330 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.987 ; 5.018 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.948 ; 4.979 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.281 ; 4.305 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.938 ; 4.974 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.894 ; 4.923 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.509 ; 4.534 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.337 ; 4.355 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.575 ; 4.574 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.901 ; 4.936 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 5.005 ; 5.036 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.511 ; 4.534 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.603 ; 4.560 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.895 ; 4.925 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.312 ; 5.383 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.885 ; 4.915 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.995 ; 4.993 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 5.175 ; 5.251 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.354 ; 4.361 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.386 ; 4.382 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.356 ; 4.364 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 5.058 ; 5.109 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 5.156 ; 5.221 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.589 ; 4.604 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 5.175 ; 5.251 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 4.116 ; 4.102 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.979 ; 5.021 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.780 ; 4.820 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.351 ; 4.346 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 4.178 ; 4.179 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.754 ; 4.802 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.375 ; 4.383 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.639 ; 4.657 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.818 ; 4.848 ; Rise       ; clk             ;
; mem_write        ; clk        ; 5.043 ; 5.099 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.067 ; 4.089 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.108 ; 4.113 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.756 ; 4.785 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.719 ; 4.747 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.067 ; 4.089 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.711 ; 4.743 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.666 ; 4.692 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.285 ; 4.307 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.120 ; 4.137 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.348 ; 4.346 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.672 ; 4.705 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.774 ; 4.803 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.286 ; 4.308 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.391 ; 4.350 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.668 ; 4.695 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.067 ; 5.133 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.658 ; 4.685 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.695 ; 4.688 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.928 ; 3.916 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.138 ; 4.143 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.167 ; 4.163 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.157 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.823 ; 4.871 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.917 ; 4.979 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.362 ; 4.375 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.936 ; 5.007 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 3.928 ; 3.916 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.750 ; 4.789 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.560 ; 4.598 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.152 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.534 ; 4.580 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.175 ; 4.182 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.410 ; 4.425 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.579 ; 4.607 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.809 ; 4.861 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1100mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                         ;
+------------------+-------+-------+----------+---------+---------------------+
; Clock            ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack ; 2.423 ; 0.183 ; N/A      ; N/A     ; 4.375               ;
;  clk             ; 2.423 ; 0.183 ; N/A      ; N/A     ; 4.375               ;
; Design-wide TNS  ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+-------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; mem_rdata[*]   ; clk        ; 3.644 ; 3.474 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; 3.185 ; 2.982 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; 3.225 ; 3.049 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; 3.477 ; 3.302 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; 3.416 ; 3.233 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; 3.186 ; 3.024 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; 3.260 ; 3.058 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; 3.144 ; 2.933 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; 3.060 ; 2.874 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; 2.893 ; 2.721 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; 2.975 ; 2.825 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; 3.273 ; 3.078 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; 2.912 ; 2.736 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; 3.617 ; 3.474 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; 3.254 ; 3.080 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; 3.313 ; 3.129 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; 3.644 ; 3.353 ; Rise       ; clk             ;
; mem_resp       ; clk        ; 3.901 ; 3.570 ; Rise       ; clk             ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; mem_rdata[*]   ; clk        ; -1.563 ; -1.567 ; Rise       ; clk             ;
;  mem_rdata[0]  ; clk        ; -1.757 ; -1.734 ; Rise       ; clk             ;
;  mem_rdata[1]  ; clk        ; -1.838 ; -1.833 ; Rise       ; clk             ;
;  mem_rdata[2]  ; clk        ; -1.860 ; -1.852 ; Rise       ; clk             ;
;  mem_rdata[3]  ; clk        ; -1.859 ; -1.852 ; Rise       ; clk             ;
;  mem_rdata[4]  ; clk        ; -1.683 ; -1.661 ; Rise       ; clk             ;
;  mem_rdata[5]  ; clk        ; -1.854 ; -1.835 ; Rise       ; clk             ;
;  mem_rdata[6]  ; clk        ; -1.750 ; -1.726 ; Rise       ; clk             ;
;  mem_rdata[7]  ; clk        ; -1.628 ; -1.601 ; Rise       ; clk             ;
;  mem_rdata[8]  ; clk        ; -1.598 ; -1.575 ; Rise       ; clk             ;
;  mem_rdata[9]  ; clk        ; -1.563 ; -1.567 ; Rise       ; clk             ;
;  mem_rdata[10] ; clk        ; -1.843 ; -1.831 ; Rise       ; clk             ;
;  mem_rdata[11] ; clk        ; -1.605 ; -1.590 ; Rise       ; clk             ;
;  mem_rdata[12] ; clk        ; -2.005 ; -2.010 ; Rise       ; clk             ;
;  mem_rdata[13] ; clk        ; -1.722 ; -1.713 ; Rise       ; clk             ;
;  mem_rdata[14] ; clk        ; -1.841 ; -1.815 ; Rise       ; clk             ;
;  mem_rdata[15] ; clk        ; -2.119 ; -2.077 ; Rise       ; clk             ;
; mem_resp       ; clk        ; -2.175 ; -2.131 ; Rise       ; clk             ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 7.557 ; 7.444 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 6.264 ; 6.194 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 7.062 ; 6.923 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 7.009 ; 6.888 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 6.207 ; 6.167 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 7.012 ; 6.862 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 6.975 ; 6.813 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 6.546 ; 6.457 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 6.242 ; 6.186 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 6.542 ; 6.468 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 6.980 ; 6.824 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 7.079 ; 6.949 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 6.529 ; 6.451 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 6.604 ; 6.475 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 6.961 ; 6.807 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 7.557 ; 7.444 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 6.949 ; 6.793 ; Rise       ; clk             ;
; mem_read         ; clk        ; 7.140 ; 7.233 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 7.359 ; 7.231 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 6.263 ; 6.215 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 6.302 ; 6.227 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 6.263 ; 6.194 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 7.204 ; 7.056 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 7.359 ; 7.190 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 6.576 ; 6.538 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 7.325 ; 7.231 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 6.020 ; 5.964 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 7.095 ; 6.977 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 6.792 ; 6.687 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 6.256 ; 6.187 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 6.087 ; 6.039 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 6.890 ; 6.821 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 6.290 ; 6.214 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 6.629 ; 6.541 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 6.994 ; 6.910 ; Rise       ; clk             ;
; mem_write        ; clk        ; 7.166 ; 7.062 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; mem_address[*]   ; clk        ; 4.067 ; 4.089 ; Rise       ; clk             ;
;  mem_address[0]  ; clk        ; 4.108 ; 4.113 ; Rise       ; clk             ;
;  mem_address[1]  ; clk        ; 4.756 ; 4.785 ; Rise       ; clk             ;
;  mem_address[2]  ; clk        ; 4.719 ; 4.747 ; Rise       ; clk             ;
;  mem_address[3]  ; clk        ; 4.067 ; 4.089 ; Rise       ; clk             ;
;  mem_address[4]  ; clk        ; 4.711 ; 4.743 ; Rise       ; clk             ;
;  mem_address[5]  ; clk        ; 4.666 ; 4.692 ; Rise       ; clk             ;
;  mem_address[6]  ; clk        ; 4.285 ; 4.307 ; Rise       ; clk             ;
;  mem_address[7]  ; clk        ; 4.120 ; 4.137 ; Rise       ; clk             ;
;  mem_address[8]  ; clk        ; 4.348 ; 4.346 ; Rise       ; clk             ;
;  mem_address[9]  ; clk        ; 4.672 ; 4.705 ; Rise       ; clk             ;
;  mem_address[10] ; clk        ; 4.774 ; 4.803 ; Rise       ; clk             ;
;  mem_address[11] ; clk        ; 4.286 ; 4.308 ; Rise       ; clk             ;
;  mem_address[12] ; clk        ; 4.391 ; 4.350 ; Rise       ; clk             ;
;  mem_address[13] ; clk        ; 4.668 ; 4.695 ; Rise       ; clk             ;
;  mem_address[14] ; clk        ; 5.067 ; 5.133 ; Rise       ; clk             ;
;  mem_address[15] ; clk        ; 4.658 ; 4.685 ; Rise       ; clk             ;
; mem_read         ; clk        ; 4.695 ; 4.688 ; Rise       ; clk             ;
; mem_wdata[*]     ; clk        ; 3.928 ; 3.916 ; Rise       ; clk             ;
;  mem_wdata[0]    ; clk        ; 4.138 ; 4.143 ; Rise       ; clk             ;
;  mem_wdata[1]    ; clk        ; 4.167 ; 4.163 ; Rise       ; clk             ;
;  mem_wdata[2]    ; clk        ; 4.157 ; 4.164 ; Rise       ; clk             ;
;  mem_wdata[3]    ; clk        ; 4.823 ; 4.871 ; Rise       ; clk             ;
;  mem_wdata[4]    ; clk        ; 4.917 ; 4.979 ; Rise       ; clk             ;
;  mem_wdata[5]    ; clk        ; 4.362 ; 4.375 ; Rise       ; clk             ;
;  mem_wdata[6]    ; clk        ; 4.936 ; 5.007 ; Rise       ; clk             ;
;  mem_wdata[7]    ; clk        ; 3.928 ; 3.916 ; Rise       ; clk             ;
;  mem_wdata[8]    ; clk        ; 4.750 ; 4.789 ; Rise       ; clk             ;
;  mem_wdata[9]    ; clk        ; 4.560 ; 4.598 ; Rise       ; clk             ;
;  mem_wdata[10]   ; clk        ; 4.152 ; 4.146 ; Rise       ; clk             ;
;  mem_wdata[11]   ; clk        ; 3.987 ; 3.987 ; Rise       ; clk             ;
;  mem_wdata[12]   ; clk        ; 4.534 ; 4.580 ; Rise       ; clk             ;
;  mem_wdata[13]   ; clk        ; 4.175 ; 4.182 ; Rise       ; clk             ;
;  mem_wdata[14]   ; clk        ; 4.410 ; 4.425 ; Rise       ; clk             ;
;  mem_wdata[15]   ; clk        ; 4.579 ; 4.607 ; Rise       ; clk             ;
; mem_write        ; clk        ; 4.809 ; 4.861 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; mem_read           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_write          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[0] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_byte_enable[1] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[10]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[11]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[12]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[13]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[14]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_address[15]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[7]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[8]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[9]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[10]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[11]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[12]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[13]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[14]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mem_wdata[15]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+--------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; mem_resp       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[0]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[1]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[2]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[3]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[4]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[5]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[6]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[7]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[8]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[9]   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[10]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[11]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[12]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[13]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[14]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mem_rdata[15]  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
+----------------+--------------+-----------------+-----------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 4.13e-06 V                   ; 2.38 V              ; -0.00313 V          ; 0.163 V                              ; 0.05 V                               ; 4.73e-10 s                  ; 4.44e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 4.13e-06 V                  ; 2.38 V             ; -0.00313 V         ; 0.163 V                             ; 0.05 V                              ; 4.73e-10 s                 ; 4.44e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.2e-06 V                    ; 2.38 V              ; -0.00321 V          ; 0.162 V                              ; 0.052 V                              ; 4.72e-10 s                  ; 4.46e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.2e-06 V                   ; 2.38 V             ; -0.00321 V         ; 0.162 V                             ; 0.052 V                             ; 4.72e-10 s                 ; 4.46e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.37 V                       ; 2.21e-06 V                   ; 2.38 V              ; -0.00587 V          ; 0.177 V                              ; 0.064 V                              ; 6.08e-10 s                  ; 5.69e-10 s                  ; Yes                        ; Yes                        ; 2.37 V                      ; 2.21e-06 V                  ; 2.38 V             ; -0.00587 V         ; 0.177 V                             ; 0.064 V                             ; 6.08e-10 s                 ; 5.69e-10 s                 ; Yes                       ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; mem_read           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_write          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[0] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_byte_enable[1] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[10]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[11]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_address[12]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_address[13]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[14]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_address[15]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[7]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[8]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[9]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 8.9e-07 V                    ; 2.64 V              ; -0.0167 V           ; 0.147 V                              ; 0.258 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 8.9e-07 V                   ; 2.64 V             ; -0.0167 V          ; 0.147 V                             ; 0.258 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[10]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[11]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[12]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[13]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.38e-07 V                   ; 2.64 V              ; -0.0188 V           ; 0.148 V                              ; 0.264 V                              ; 3.49e-10 s                  ; 2.77e-10 s                  ; No                         ; No                         ; 2.62 V                      ; 5.38e-07 V                  ; 2.64 V             ; -0.0188 V          ; 0.148 V                             ; 0.264 V                             ; 3.49e-10 s                 ; 2.77e-10 s                 ; No                        ; No                        ;
; mem_wdata[14]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
; mem_wdata[15]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 5.4e-07 V                    ; 2.66 V              ; -0.025 V            ; 0.258 V                              ; 0.201 V                              ; 3.9e-10 s                   ; 3.75e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 5.4e-07 V                   ; 2.66 V             ; -0.025 V           ; 0.258 V                             ; 0.201 V                             ; 3.9e-10 s                  ; 3.75e-10 s                 ; No                        ; Yes                       ;
+--------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73216    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 73216    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.1.4 Build 182 03/12/2014 SJ Full Version
    Info: Processing started: Tue Sep  1 19:00:30 2015
Info: Command: quartus_sta mp0 -c mp0
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.1V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'mp0.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1100mV 85C Model
Info (332146): Worst-case setup slack is 2.423
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.423               0.000 clk 
Info (332146): Worst-case hold slack is 0.305
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.305               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.376
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.376               0.000 clk 
Info: Analyzing Slow 1100mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 2.801
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     2.801               0.000 clk 
Info (332146): Worst-case hold slack is 0.279
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.279               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.375
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.375               0.000 clk 
Info: Analyzing Fast 1100mV 0C Model
Info (332146): Worst-case setup slack is 4.597
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.597               0.000 clk 
Info (332146): Worst-case hold slack is 0.183
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.183               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.655
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     4.655               0.000 clk 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 508 megabytes
    Info: Processing ended: Tue Sep  1 19:00:35 2015
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


