bin/verilog_sim.mli:
