ερ1.\
Τα βασικά χαρακτηριστικά του συστήματος, όπως προκύπτουν από το [starter_se.py](https://github.com/Stebonacci/archlab01/blob/main/starter_se.py) είναι τα εξής 
* clock  = 1GHz
* cache_line_size = 64
* voltage="3.3V"
* cpu_types = 
    * "atomic" AtomicSimpleCPU 
    * "minor" MinorCPU
    * "hpi" HPI.HPI
* DRAM
    * default="DDR3_1600_8x8" (type)
    * default=2 (channels) 
    * default="2GB" (size)
    
ερ2.\
a)
 από το αρχείο [config.ini](https://github.com/Stebonacci/archlab01/blob/main/config.ini) επαληθεύουμε τις τιμές:
    * clock=1000
    * cache_line_size=64
    * voltage=3.3
    * type=MinorCPU
    
 από το αρχείο [config.dot](https://github.com/Stebonacci/archlab01/blob/main/config.dot) επαληθεύουμε τις τιμές:
    * label="mem_ctrls1 \n: DDR3_1600_8x8" 

b) 
* sim_insts      : ο αριθμός εντολών που προσομοιώθηκαν
* sim_seconds    : η χρονική διάρκεια σε δευτερόλεπτα της προσομοίωσης
* host_inst_rate : ο αριθμός των εντώλων που εκτελούνται ανα δευτερόλεπτο

c)
system.cpu_cluster.cpus.committedInsts  5027 

d)
system.cpu_cluster.l2.overall_accesses::total          474 

3. \
_από το [documentation](https://www.gem5.org/documentation/general_docs/cpu_models/SimpleCPU)_ 
* ο **SimpleCPU** είναι ένα καθαρά λειτουργικό in-order μοντέλο, κατάλληλο για περιπτώσεις που δεν χρειάζεται αναλυτικό μοντέλο και έχει τις εξής παραλλαγές:
  * BaseSimpleCPU: Ορίζει συναρτήσεις για έλεγχο εισόδων, ελέγχει το pre-execute setup & post-execute actions και ετιμάζει το PC για την επόμενη εντολή.
   Χρησιμοποιείται ως υπερκλάση για τους AtomicSimpleCPU & TimingSimpleCPU. 
     * AtomicSimpleCPU: Χρησιμοποεί atomic memory accesses και μέσω ττων καθυστερήσεων από τα atomic accessesυπολογίζει το συνολικό cache access time. Ακόμα υπλοποιεί συναρτήσεις read/write memory, καθώς και συναρτήσεις tick, που ορίζουν τι γίνεται σε έναν κύκλο CPU. Τέλος ορίζει την θύρα που ενώνεται  στην μνήμη και συνδέει τον  CPU με την cache.
     * TimingSimpleCPU: Χρησιμοποιεί timing memory accesses και αναβάλλει τα cache accesses περιμένοντας την μνήμη να ανταποκριθεί πριν προχωρήσει. Τέλος ορίζει την θύρα που ενώνεται  στην μνήμη και συνδέει τον  CPU με την cache.
* ο **MinorCPU** είναι και αυτός ένα in-order μοντέλο με προκαθορισμένο pipeline μεταβλητά data structures. Έχει σχεδιαστεί για να έπιτρέπει το visualisation της θέσης της εντολίς στο pipeline μέσω του MinorTrace/minorview.py format/tool. 
