# divider
分频器Verilog
改变CNT_MAX实现任意时钟频率的偶数分频哦
奇数分频的话吗，可产生奇数分频的标志信号（cnt_flag）（哈哈哈，书上说的）
