隨著半導體製程技術的演進，製程變動(process variation)
所造成元件之間的不匹配(mismatch)與導線寄生效應
(parasitic effect)的相對應變異也越來越嚴重。然而在類
比電路上為了降低設計時的高錯誤率、高複雜度及容易出錯
的佈局操作所花費的時間與繁瑣的任務和昂貴的設計成本，
所以佈局的自動化設計將成為類比設計過程中一個關鍵的角
色。且由於敏感的寄生電容效應、元件的不匹配、製程變動
與梯度效應都將導致佈局結果可能是一個不好的佈局，也造
成了產品的不準確性與良率的降低。多數類比電路像是類比
數位/數位類比轉換器或濾波器等等，其性能都依賴於準確的
電容比值。對於要求準確的電容比值大都會使用多顆單位電
容並聯取代單一顆大電容並考慮繞線引起的寄生效應，以減
少一些不匹配的影響。 
本報告中提出一種維持比值良率的繞線方法在電容陣列佈局
的應用上。透過四個步驟分別為通道分配、導線建立、導線
連接與極板伸出，以進行平衡導線的繞線長度與電容導線上
相對應的 via 個數和減少由於交錯或重疊的寄生電容。對於
多個特定電容所組成的電容陣列此繞線也能自動化實現完
成。這裡舉出兩個例子藉由空間相關性提供的電容陣列的擺
放結果來說明繞線的過程與影響。一個是由兩個特定電容組
成的陣列其比值為 1:1，而另一個陣列是由多個特定電容組
成其比值為 1:2:16:45。佈局完成後透過 Calibre 萃取寄生
電容並送入 SPICE 做驗證，結果顯示電容比值的準確度是非
常接近所要求的。最後用一個交換式電容電路其電容值分別
為 3pF、4pF 和 5pF 來介紹繞線後對比值偏移的補償方式及
重新調整部分單位電容之參數以藉此將良率提高。 
中文關鍵詞： 良率提昇,容忍設計,自動佈局,製程變動, 隨機與系統性不匹
配，良率分析,蒙地卡羅方法,類比陣列區塊,先進虛擬擺置，
製程設計套件 
英 文 摘 要 ：  
英文關鍵詞： Yield Enhancement, Tolerance Design, Automatic 
Layout, Process Variation, Random and Systematic 
Mismatches, Yield Analysis, Monte Carlo Method, 
Analog Array Blocks, Advanced Virtual Placement 
(AVP), Process Design Kit (PDK) 
 
良率導向之類比陣列區塊電路自動產生器(II) 
Yield-aware Automatic Generator for Analog Regular Array Blocks (II) 
計畫編號︰ NSC99-2221-E-008-038 
執行期限︰ 100/8/1~101/7/31 
計畫主持人︰ 陳竹一  副教授  中央大學 電機系 
 
一､ 中英文摘要 
本計劃完成下列工作： 
（1）ARBa: 任意排列之串聯電阻陣列的平
衡寄生阻值自動化繞線 
隨著半導體製程技術的演進，元件尺寸
微縮、彼此間距離逐漸接近，因製程變動
(process variation)引發的元件不匹配與導線
寄生效應的變動也隨之劇烈，此外，類比電
路在設計上複雜度的提高也使其成為整體
混合訊號電路設計的瓶頸，故其是否能有可
靠的自動化實現將會成為提升整體電路設
計之效率的關鍵點。電阻串聯式數位/類比
轉換器電路中，串聯電阻陣列用以提供轉換
電路連續參考偏壓，藉由電阻串陣列的排列
與其元件間的空間相關性提昇電阻本身在
抑制製程變異的能力，可以有效的降低電路
的隨機誤差(random error)，然而，電阻串聯
式數位/類比轉換器的高精確度及電阻串陣
列本身的排列擺置，皆會提高其在實體佈
局、繞線上的困難度，導線寄生阻值的不一
致性將會引起電路的系統誤差(systematic 
error)，增加積分非線性誤差，在這樣的考量
下，一個好的排列，若未能在實體佈局層面
上自動化實現與寄生效應平衡，其終將功虧
一簣，故自動化繞線與連接線(interconnect)
阻值平衡已然不可或缺。 
本報告中，針對這樣的問題，首先定義
串聯電阻陣列繞線問題的矩陣模型，在此模
型的基礎上，我們可以確保每一條電阻間的
導線均具有相同的水平、垂直金屬層分配
(IC-level channel routing)、相同的 VIA 個數、
一致的電阻連接形式，接著我們提出一個自
動化導線寄生阻值平衡繞線演算法，應用於
任意排列、任意位元數之電阻串的自動化佈
局、繞線上，將其實現在極度不規則的探戈
行軍式蛇行、螺旋電阻陣列排法中，並平衡
不同導線長度下的寄生電阻值，同時開發一
個圖型使用者介面(GUI)工具，提供使用者
做繞線資訊的設定，並清楚的呈現整個繞線
中每一條連接導線的寄生阻值分析。 
（2）陣列 MiM 電容的平衡接點之通道繞線
法 
 隨著半導體製程的縮小，製程變動的問
題造成元件之間不匹配是日益嚴重。本論文
提出 Balanced-Via Channel Routing (BVCR)
的繞線佈局法，可實現相關性電容的良率評
估器所得到最佳佈局擺放，並依據既定的繞
線方式達到所要求的元件匹配。BVCR 遵照
設計規則(design rule)且著重於每個元件間
的繞線的長度平衡。除此之外，BVCR 的自
動繞線機制可大幅降低佈局時間及人力成
本，以加速產品上市的時效。 
 
 (3) 應用於電容陣列區塊之維持比值良率
的通道繞線法 
 
隨著半導體製程技術的演進，製程變動
(process variation)所造成元件之間的不匹配
(mismatch)與導線寄生效應(parasitic effect)的
相對應變異也越來越嚴重。然而在類比電路
上為了降低設計時的高錯誤率、高複雜度及
容易出錯的佈局操作所花費的時間與繁瑣
的任務和昂貴的設計成本，所以佈局的自動
化設計將成為類比設計過程中一個關鍵的
角色。且由於敏感的寄生電容效應、元件的
不匹配、製程變動與梯度效應都將導致佈局
結果可能是一個不好的佈局，也造成了產品
的不準確性與良率的降低。多數類比電路像
是類比數位/數位類比轉換器或濾波器等
等，其性能都依賴於準確的電容比值。對於
要求準確的電容比值大都會使用多顆單位
電容並聯取代單一顆大電容並考慮繞線引
起的寄生效應，以減少一些不匹配的影響。 
本報告中提出一種維持比值良率的繞線
方法在電容陣列佈局的應用上。透過四個步
驟分別為通道分配、導線建立、導線連接與
time-consuming and expensive design 
iterations.  Poor layout due to its sensitivity 
to parasitic capacitance, device mismatching, 
process variations and gradient errors will 
result in both the product inaccuracy and yield 
loss.  The performance of many types of 
analog circuits, like ADC, DAC, filters, etc., 
relies on the implementation of accurate 
capacitor array ratios, which are determined 
by properly arranging the identical unit-size 
capacitors and considering the effect of 
routing induced capacitances. 
In this report, a yield-aware ratio-keeping 
channel router is proposed for capacitor array 
block creation.  The 4-step channel router 
including channel allocation, wire 
establishment, wire link, and plate 
outstretching, is performed ordinarily to 
balance the routing wire length and the 
number of wire contact via’s of the 
corresponding array capacitors and to reduce 
the parasitic capacitances due to extra 
insertions and overlapping.  The router can 
be not only applied to the case of a pair of two 
target capacitors but also to the one of 
multiple target capacitors.  By the 
conjunction of an array assignment using of 
spatial correlation feature, one case are used 
as examples to demonstrate the array 
assignment-routing flow of two targets with a 
ratio of 1:1. It is shown that both the final 
results are very close to the desired, where the 
target and parasitic capacitances are extracted 
from post-layouts by Calibre and they are fed 
into SPICE to verify the desired ratios.  A 
switched-capacitor filter with three target 
capacitors of the values of 3 pF, 4 pF and 5 pF 
is used to leverage the compensation effect for 
yield improvement by re-adjusting the fraction 
of unit-capacitor after routing. 
 
 
Keywords: Yield Enhancement, Tolerance 
Design, Automatic Layout, Process Variation, 
Random and Systematic Mismatches, Yield 
Analysis, Monte Carlo Method, Analog Array 
Blocks, Advanced Virtual Placement (AVP), 
Process Design Kit (PDK) 
 
二､計劃緣由與目的 
隨著積體電路製程技術的進步，複雜
的單晶片系統(SoC)設計被應用在許多通訊
以及多媒體IC[1]。這些整合系統都含有或多
或少的類比與混合訊號電路；此外也有許多
無線通訊產品需要便宜但高規格的類比電
路。元件尺寸不斷的縮減，為了降低熱能消
耗，以及維持相當電場強度，供應電壓越來
越小，對數位電路而言是可以得到好處，高
密度、高性能、低功率伴隨可容忍的低抗雜
訊 度 [2~5] ； 對 類 比 電 路 則 不 一 定 有 利
[6~8]，雖然元件縮小可得到性能的增進，但
面積未必縮小。當製程技術微縮到奈米後
（90 nm以下）物理量子效應，在過去可能
是不相關的，則會變得重要，例如不可忽略
的漏電流是其中一例；其次縮小的元件尺
寸，在穩定性的控制上日益艱難及許多製程
上衍生的效應，元件參數的變動性變大，於
先前設計時並未充分考量，且元件之間的變
異與不匹配關係影響電路與系統的問題越
來越劇烈，使得IC的良率提昇的速度在開始
受到明顯的影響。所以對類比與混合訊號積
體電路設計是一大挑戰。 
在更先進的製程技術，元件縮小主要
帶來包括次臨界漏電流、閘漏電流、聯結線
延遲、以及變動性變大，無論對數位電路或
類比電路都有極大影響[9]，而這個三年計劃
的目標，吾人希望針對參數變動性對類比陣
列區塊電路設計良率之影響，做深入的探
索，發展良率設計最佳化相關的自動化技
術，進而提昇電路的設計良率。 
一個良率設計最佳化[10~18]的設計
流程，第一個步驟在根據應用規格，決定合
適的電路架構，所謂Architecture Design，對
設計而言這是最上乘的功夫，不容易自動
化；第二個步驟是根據所定的電路架構，決
定合適的名目值(中心點)，所謂Parameter 
Design或Nominal Design或Design Centering 
[19]，此步驟是靠調整元件參數值以合適於
應用規格，這牽涉到應用規格空間轉換到元
件參數空間的問題，這是相當難的，在應用
規格空間邊界清楚但不易調整元件參數，轉
換到元件參數空間，雖然比較容易調整元件
參數了，但卻不知在元件參數空間的邊界，
所以可說是”摸邊找中間”，現已有歐美等研
究團隊在探討，本總計畫之子計畫二劉教授
團隊也有多年鑽研經驗；接續第二個步驟，
第三個步驟考量元件參數的變動，以尋求設
計 良 率 最 佳 化 ， 所 謂 Tolerance Design 或
有關元件匹配相關性特性之探討，從參考論
文中可看出，依然是 IBM 領先貢獻其研究
成 果 。 尤 其 是 測 試 電 路 設 計 (Testkey 
design)、晶圓生產、元件量測到參數萃取分
析，這都不是吾人的研究團隊所能。目前
CIC 沒有提供這方面的訊息，雖然沒有確切
的數值，吾人只需探求相關系數全域範圍
(0<ρ<1)的電路特性趨勢即可。計畫執行之
深度端賴我們的思維構想以及有機會不斷
地嘗試，從失敗或不成熟中尋找可行的途
徑。 
積體電路製程中，元件參數間具有相
關性的另外一種說法是，類比電路設計常用
對稱匹配，可以用就是因為有製程相關，若
沒有製程相關何來匹配?這觀念非常重要，
這影響整個電路的最差狀況電路模擬分
析，所以才會有需要跑非常多種組合的
Corners，即使跑完成所有組合，也不一定猜
中最差狀況[53]。最差狀況電路模擬分析也
是目前熱門的研究題材，所以考量相關性的
最差狀況電路模擬也是本計畫的目標之一。 
再者，歐洲的 EDA 逐漸興起[54]，
欲在次 45-nm 時代積極扮演一重要角色，尤
其 是 DfY/DfR (Design-for-Yield/ 
Design-for-Reliability)上。IC 品質(良率與可
靠度)對未來國內要發展的生醫電子與汽車
電子產業有絕對重要的影響，要如何有效的
通過認證，DfY/DfR 是一個良策；在數論文
之際，為什麼不能有人多想想?多看看?有
EDA 的 Design 產業，才是有體有神的。上
個月在德國慕尼黑舉行的一個會議中[55]，
日本 STARC (類似我國 CIC)提出對類比電
路設計自動化的其中之一個考量是最佳化
工具應考量實體佈局的效應。吾人也認為自
動化實體佈局對更先進之製程是必要的，高
達上千條的設計規則(Design Rule)，考量包
括 DFM 等，而且可能是相牴觸的 soft rules，
人工來實施是相當費時且可能是無助的。 
在本計畫中，研究包括三項主題，分
三年執行：(1)良率導向之電容電阻陣列產生
器，(2)良率導向之區塊式電晶體產生器，和
(3)整合驗證與中型類比電路的自動化佈局
產生器。所以計畫的目標希望能開發一考量
變動，使用相依變動警覺模擬的自動佈局平
台，其中運用元件間存在的相關特性，在元
件實體佈局中，因空間位置不同及製程變
動，所造成的匹配或不匹配現象，以統計量
線性相關系數來做為此匹配或不匹配的數
學模型，尤其是適用於類比陣列區塊電路，
利用同質且等向隨機的空間相關性，能為多
分段 (Multi-Segmentation)特質的實體層設
計，建構一新穎的評量，進而提出元件擺置
方法，此種能利用製程設計套件(Process 
Design Kit, PDK)，能在數分鐘產生的先進虛
擬擺置(Advanced Virtual Placement, AVP)，
因為原本要等待數天或數星期直到佈局工
程師完成佈局後才可進行分析評估，現在可
以提供在設計早先階段能預估其相對應的
電路良率，這對一個非佈局專長的電路設計
者而言，這是一個很新穎的構想，也是非常
有助益的。 
據此，再配合類比陣列區塊電路自動
佈局擺置和繞線平台的開發，產生完整的區
塊實體佈局，以達到混合訊號積體電路設計
快速、高精確度、高良率的需求，同時亦可
依製程設計套件(PDK)要件規範，經製程驗
證後，建構為新資料庫單元細胞，可利重複
始用以及系統整合。因此，可以大幅降低設
計上的修改成本，並加速產品上市時間。 
吾人欲以 Matlab 為發展平台，整合各
個目前設計流程中的模擬設計工具，例如線
路模擬器 HSpice，佈局軟體 Laker，電阻電
容參數萃取軟體 Calibre 等。並以常見的開
關電容架構式之類比電路以及直串電阻式
數位類比轉換器電路為實例，實際測試所開
發的分析設計平台。 
與其他子計畫之相關性:本子計畫將
配合子計畫一、二的電路可行性設計與名
目設計，利用空間相關性所產生的佈局擺
置和繞線訊息，在實體層設計時進一步提
昇設計良率。與子計劃三在可製造性研發
的合作。並與子計畫四搭配，進行整體電
路的自動化佈局與繞線。 
本計畫『良率導向之類比陣列區塊電路
自動產生器(II)』為『良率導向之類比陣列
區塊電路自動產生器(I)』的延續計畫。在本
五､參考文獻 
[1] “International Technology Roadmap for 
Semiconductors 2007,” http://public.itrs.net. 
[2] D. Frank,"Parameter variations in sub-100nm 
technology," ISSCC microprocessor 
workshop, San Fransico, February 2004. 
[3] D. Frank, et al, “Simulation of Stochastic 
Doping Effects in Si MOSFETs ,” IWCE, 
2000. 
[4] T. Kobayashi et al., “Self-adjusting 
thresholdvoltage scheme (SATS) for 
low-voltage high-speed operation,”proc. 
CICC, pp.271-274, May 1994. 
[5] T. Sakurai, “Adaptive Circuit Techniques for 
Managing Variations,” ISSCC 
microprocessor workshop, San Fransico, 
February 2004. 
[6] P. Kinget, M. Steyaert, “Impact of transistor 
mismatch on the speed-accuracy-power 
trade-off of analog CMOS circuits,” proc. 
CICC, pp. 333-336, May 1996. 
[7] S. Director, P. Feldmann, K. Krishna, 
“Statistical integrated circuit design,” IEEE 
Journal of Solid-State Circuits, Vol. 28, No. 3, 
pp. 193-202, March 1993. 
[8] G. Gielen, R. Rutenbar, “Computer-aided 
design of analog and mixed-signal integrated 
circuits,” Proceedings of the IEEE, Vol. 88, 
No. 12, pp. 1825-1854, December 2000. 
[9] Panel: “Tomorrow’s Analog: Just Dead or Just 
Different?”, DAC, pp. 709-710, 2006. 
[10] A. Ripp, et al, “DATE 2006 Special Session: 
DFM/DFY Design for Manufacturability and 
Yield - influence of process variations in 
digital, analog and mixed-signal circuit 
design”, Design, Automation and Test in 
Europe Conference, pp. 1-6, 2006. 
[11] G. Stehr, et al, “Initial sizing of analog 
integrated circuits by centering within 
topology-given implicit specifications”, 
International Conference on 
Computer-Aided Design, Nov. 2003. 
[12] B. De Smedt, G. Gielen “HOLMES: 
capturing the yield-optimized design space 
boundaries of analog and RF integrated 
circuits”, Design, Automation and Test in 
Europe Conference, pp. 256-261, 2003. 
[13] Jing Ming-e, Hao Yue, Zhou Dian, Zeng 
Xuan, “A Novel Optimization Method for 
Parametric Yield: Uniform Design Mapping 
Distance Algorithm”, IEEE TCAD, 2006. 
[14] Yu Lin, Degang Chen, R. Geiger, “Yield 
enhancement with optimal area allocation 
for ratio-critical analog circuits”, IEEE 
TCAS- I, vol. 53, pp. 534–553, March 2006. 
[15] Xin Li, T. Lawrence, “Efficient Parametric 
Yield Extraction for Multiple Correlated 
Non-Normal Performance Distributions of 
Analog/RF Circuits”, Design Automation 
Conference, pp. 928–933, June 2007. 
[16] A. Somani, et al, “A model-based hybrid 
evolutionary algorithm for fast 
yield-inclusive design space exploration of 
analog circuits”, IEEE ISCAS, pp. 21-24, 
May 2006 
[17] R.J. Pratap, et al, Laskar, “Neurogenetic 
design centering”, IEEE Trans. on 
Semiconductor Manufacturing, Vol. 19,  pp. 
173-182, May 2006. 
[18] M. Yaser, A. Khalifa, “Design centering of 
analog circuits using GA and the 
regionalization method”, ICECS,. 2002. 
[19] H.E. Graeb, Analog Design Centering and 
Sizing, Springer, 2007. 
[20] Robert R. Boyd, Node List Tolerance 
Analysis, CRC Press, 2006. 
[21]  F. Eschenkel, et al, “A fast method for 
identifying matching-relevant transistor 
pairs,” CICC, pp. 361-364. May 2001 
[22] S. Hammouda, et al, “Chameleon ART: A 
Non-Optimization Based Analog Design 
Migration Framework,” DAC, July 2006.  
[23] P. H. Lin, et al, “A Matching-based Placement 
and Routing System for Analog Design,” 
VLSI-DAT, pp. 1-4, Apr. 2007. 
[24] M. J. M. Pelgrom, et al, “Matching properties 
of MOS transistors,” IEEE J. Solid-State 
Circuits, vol. 24, pp. 1433-1439, Oct. 1989.  
[25] G. S. Samudra, et al, “Yield optimization by 
design centering and worst-case distance 
analysis,” ICCD, pp. 289-290, Oct 1999. 
[26] F. Schenkel, et al, “Mismatch analysis and 
direct yield optimization by spec-wise 
linearization and feasibility-guided search,” 
DAC, pp. 858-863, June 2001. 
[27] J. Xiong, V. Zolotov and L. He, “Robust 
extraction of spatial correlation,” IEEE Trans. 
Comput.-Aided Design Integr. Circuits Syst., 
vol. 26, no. 4, pp. 619-630, Apr. 2007. 
[28] R. A. Rutenbar and J. M. Cohn, “Layout tools 
for analog ICs and mixed-signal SoCs: a 
survey,” ISPD, pp. 137-142, May 2000. 
[29] C. Du, et al, "A Shortest-Path-Search 
Algorithm with Symmetric Constraints for 
Analog Circuit Routing," ASICON,. 2005. 
[30] L. Zhang, et al, "An Automated Design Tool 
for Analog Layouts," IEEE Trans. on VLSI 
Systems, vol. 14, pp. 881-894, Aug. 2006. 
[31] G. V. D. Plas, et al, "Mondriaan: a tool for 
automated layout synthesis of array-type 
analog blocks," CICC., May. 1998 
[32] N. Fu, et al, " Multi-SP: a representation with 
united rectangles for analog placement and 
routing," ISVLSI, pp. 6-12, March. 2006. 
[33] C. S. G. Conroy, et al, “Statistical design 
techniques for D/A converters,” IEEE JSSC. 
vol.24, no. 4, pp. 1118-1127, Aug. 1989. 
[34] M.J.V. Dort and D.B.M. Klaassen, “Circuit 
sensitivity analysis in terms of process 
parameters,” IEEE IEDM, pp. 941-944, 1995. 
[35] J. S. Doh, et al, ”A unified statistical model 
for inter-die and intra-die process variation,” 
SISPAD, pp. 131-134, Sept. 2005. 
[36] P. Friedberg, et al, "Modeling within-die 
spatial correlation effects for process-design 
co-optimization," ISQED, pp.516 –521. 2005. 
國科會補助計畫衍生研發成果推廣資料表
日期:2012/11/01
國科會補助計畫
計畫名稱: 良率導向之類比陣列區塊電路自動產生器(II)
計畫主持人: 陳竹一
計畫編號: 100-2221-E-008-038- 學門領域: 積體電路及系統設計
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
作 品 ＇ Yield-Award SAR ADC Capacitor Array Platform for Laker 
Application＇榮獲 2012 CAD 競賽 SpringSoft APPs 佳作。 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
