![[support/img/Pasted image 20231213193731.png]]
(1)
**时钟周期:** 要求在在一个时钟上升沿到来的时候, 信号经过critical path能够满足Reg2的建立时间. 因此有:
$$T_{c2q1}+T_{comb2}+T_{comb3}<T-T_{s2}$$

得到:$$T>1+0.2+10+0.4=11.6ns$$
**Logic1最小延时:** 要求不能在上一个信号的保持时间还没结束时, 下一个信号沿最短路径就到达.因此有:$$T_{c2q1}+T_{comb1}+T_{comb3}>T_{h2}$$
得到:$$T_{comb1}>1-0.2-0.4=0.4ns$$
(2)
**时钟周期:** 先做定性分析, 到达第二个寄存器的时间变晚了0.2s, 肯定是更容易满足建立时间了, 因此在结果上来看, 时钟周期可以减少. 因此有$$T>11.6-0.2=11.4ns$$
定量公式如下: $$T_{c2q1}+T_{comb2}+T_{comb3}<T+0.2-T_{s2}$$
因此有: $$T>11.4$$
**Logic1最小延时:** 先做定性分析, 到达第二个寄存器的时间变晚了0.2s, 也更容易满足保持时间了, 因此Logic1最小延时可以增加, 因此有:$$T_{comb1}>0.4+0.2=0.6ns$$定量公式如下:$$T_{c2q1}+T_{comb1}+T_{comb3}>T_{h2}+0.2$$
因此有:$$T_{comb1}>1-0.2-0.4+0.2=0.6ns$$
(3)
和(2)中的分析方法相同,因此直接有$$T>11.2$$$$T_{comb1}>0.4-0.2=0.2ns$$
![[support/img/Pasted image 20231215232331.png]]
$V_{in}=0\rightarrow1:$
- 0: 当输入为0的时候, 首先可以确定的是M1,M2为截止, M4为导通. 此时假设$V_{out}$为0的话, 由于M4导通, M6和M3的栅极电压都为0,因此都导通, 输出也会被拉升至VDD.因此此时M3线性导通, 输出$V_{out}=VDD$.此时M6截止, M5导通, X处的电压为$V_{DD}-V_{T5}$.
- 逐渐升高至$V_{T1}$以上时, M1打开,此时X处的电压会被逐渐拉低. 此时的M2还开启不了, 因为其S端的电压为X处的电压, 大于0. 因此M2要求的$V_{In}$开启电压要大于M1的开启电压,而又因只有M1和M2同时导通时, 输出才会被拉倒0.
- 随着$V_{In}$逐渐升高,M2逐渐开启,一旦M2开启, 输出会被拉低到0, 此时M5逐渐关断,X处的电压逐渐降低,M2会处于更加深度的开启状态,因此有陡峭的的过渡转化区.因此可以把阈值当做M2刚开启的时候$V_{In}$当做阈值电压. 
- 分析M2刚开启的时候, M5肯定是处于饱和区, 而此时X的电压在M2还未导通的时候为$V_{DD}-V_{T5}$, 因此此时的M1也是饱和导通状态. 因此此时$V_{DD}$通过M5和M1接到地.
$V_{in}=0\rightarrow1:$
- 同上述分析, M3会晚于M4导通, 因此会形成滞后, 这也是类似于磁滞回线的原因. 而陡峭的原因也是因为正反馈的存在, 其中M6在M4的S级产生的反馈点将会带来正反馈, 产生输出的翻转.
假设处于速度饱和, 因此带入以下公式,:$$I_{D}=k\left(V_{GT}V_{min}-\frac{V_{min}^{2}}{2}\right)\left(1+\lambda V_{DS}\right)$$
其中, $V_{min}=V_{DSAT},\lambda =0$.
计算过程如下:![[support/img/Pasted image 20231217230351.png]]
![[support/img/Pasted image 20231217225838.png]]
![[support/img/Pasted image 20231217225844.png]]
![[support/img/Pasted image 20231217230403.png]]

![[support/img/Pasted image 20231217225818.png]]
![[support/img/Pasted image 20231217230415.png]]
![[support/img/Pasted image 20231217230419.png]]
![[support/img/Pasted image 20231217230430.png]]
以8位为例,由于需要减少部分积相加的个数,因此选择使用以8为基, 由于需要参考位,因此需要看四位, 因此编码表如下![[support/img/Pasted image 20231217230507.png]]
可以看到,即使经过了四位的参考, 仍然会计算3x, 同样的情况也发生在基16波兹编码乘法器以16位为例,其编码表如下![[support/img/Pasted image 20231217231130.png|400]]
可见, 可以直接移位得到结果的只占少数, 因此这大大限制了高基编码器的应用. 
因此,虽然移位可以大大减少部分积的个数, 比如基4可以减少为原来个数的1/2, 基8可以减少为原来个数的1/3, 但是从效率上来看, 提高基数减少的数量随着基数的增大而效率下降, 但因此而产生诸如计算非2的次方的数的倍数等过程,会导致硬件的逻辑极为复杂,因此限制了应用. 
因此针对以上应用有诸多优化方法,例如:
`H. Jiang, J. Han, F. Qiao and F. Lombardi, "Approximate Radix-8 Booth Multipliers for Low-Power and High-Performance Operation," in IEEE Transactions on Computers, vol. 65, no. 8, pp. 2638-2644, 1 Aug. 2016, doi: 10.1109/TC.2015.2493547.`
提出了一种对部分积进行截断的方法来对基8波兹编码乘法器进行优化.
![[support/img/Pasted image 20231217232226.png]]
![[support/img/Pasted image 20231217235127.png]]
![[support/img/Pasted image 20231217235136.png]]

