Report.sources['./../../../SynthWorks/Dev/_osvvm/OsvvmLibraries/AXI4/AxiStream/testbench/TbStream.vhd'] = '--\n--&nbsp;&nbsp;File&nbsp;Name:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TbStream.vhd\n--&nbsp;&nbsp;Design&nbsp;Unit&nbsp;Name:&nbsp;&nbsp;TbStream\n--&nbsp;&nbsp;Revision:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;OSVVM&nbsp;MODELS&nbsp;STANDARD&nbsp;VERSION\n--\n--&nbsp;&nbsp;Maintainer:&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;email:&nbsp;&nbsp;jim@synthworks.com\n--&nbsp;&nbsp;Contributor(s):\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Jim&nbsp;Lewis&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;jim@synthworks.com\n--\n--\n--&nbsp;&nbsp;Description:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Top&nbsp;level&nbsp;testbench&nbsp;for&nbsp;AxiStreamTransmitter&nbsp;and&nbsp;AxiStreamReceiver\n--\n--\n--&nbsp;&nbsp;Developed&nbsp;by:\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;VHDL&nbsp;Training&nbsp;Classes\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;http://www.SynthWorks.com\n--\n--&nbsp;&nbsp;Revision&nbsp;History:\n--&nbsp;&nbsp;&nbsp;&nbsp;Date&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Version&nbsp;&nbsp;&nbsp;&nbsp;Description\n--&nbsp;&nbsp;&nbsp;&nbsp;01/2023&nbsp;&nbsp;&nbsp;2023.01&nbsp;&nbsp;&nbsp;&nbsp;Added&nbsp;DUT&nbsp;(pass&nbsp;thru)\n--&nbsp;&nbsp;&nbsp;&nbsp;10/2020&nbsp;&nbsp;&nbsp;2020.10&nbsp;&nbsp;&nbsp;&nbsp;Updated&nbsp;name&nbsp;to&nbsp;be&nbsp;TbStream.vhd&nbsp;in&nbsp;conjunction&nbsp;with&nbsp;Model&nbsp;Indepenedent&nbsp;Transactions\n--&nbsp;&nbsp;&nbsp;&nbsp;01/2020&nbsp;&nbsp;&nbsp;2020.01&nbsp;&nbsp;&nbsp;&nbsp;Updated&nbsp;license&nbsp;notice\n--&nbsp;&nbsp;&nbsp;&nbsp;05/2018&nbsp;&nbsp;&nbsp;2018.05&nbsp;&nbsp;&nbsp;&nbsp;Initial&nbsp;revision\n--\n--\n--&nbsp;&nbsp;This&nbsp;file&nbsp;is&nbsp;part&nbsp;of&nbsp;OSVVM.\n--&nbsp;&nbsp;\n--&nbsp;&nbsp;Copyright&nbsp;(c)&nbsp;2018&nbsp;-&nbsp;2020&nbsp;by&nbsp;SynthWorks&nbsp;Design&nbsp;Inc.&nbsp;&nbsp;\n--&nbsp;&nbsp;\n--&nbsp;&nbsp;Licensed&nbsp;under&nbsp;the&nbsp;Apache&nbsp;License,&nbsp;Version&nbsp;2.0&nbsp;(the&nbsp;&quot;License&quot;);\n--&nbsp;&nbsp;you&nbsp;may&nbsp;not&nbsp;use&nbsp;this&nbsp;file&nbsp;except&nbsp;in&nbsp;compliance&nbsp;with&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;You&nbsp;may&nbsp;obtain&nbsp;a&nbsp;copy&nbsp;of&nbsp;the&nbsp;License&nbsp;at\n--&nbsp;&nbsp;\n--&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;https://www.apache.org/licenses/LICENSE-2.0\n--&nbsp;&nbsp;\n--&nbsp;&nbsp;Unless&nbsp;required&nbsp;by&nbsp;applicable&nbsp;law&nbsp;or&nbsp;agreed&nbsp;to&nbsp;in&nbsp;writing,&nbsp;software\n--&nbsp;&nbsp;distributed&nbsp;under&nbsp;the&nbsp;License&nbsp;is&nbsp;distributed&nbsp;on&nbsp;an&nbsp;&quot;AS&nbsp;IS&quot;&nbsp;BASIS,\n--&nbsp;&nbsp;WITHOUT&nbsp;WARRANTIES&nbsp;OR&nbsp;CONDITIONS&nbsp;OF&nbsp;ANY&nbsp;KIND,&nbsp;either&nbsp;express&nbsp;or&nbsp;implied.\n--&nbsp;&nbsp;See&nbsp;the&nbsp;License&nbsp;for&nbsp;the&nbsp;specific&nbsp;language&nbsp;governing&nbsp;permissions&nbsp;and\n--&nbsp;&nbsp;limitations&nbsp;under&nbsp;the&nbsp;License.\n--&nbsp;&nbsp;\nlibrary&nbsp;ieee&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.std_logic_1164.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std.all&nbsp;;\n&nbsp;&nbsp;use&nbsp;ieee.numeric_std_unsigned.all&nbsp;;\n&nbsp;\nlibrary&nbsp;osvvm&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;context&nbsp;osvvm.OsvvmContext&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;\nlibrary&nbsp;osvvm_AXI4&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;context&nbsp;osvvm_AXI4.AxiStreamContext&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;\nentity&nbsp;TbStream&nbsp;is\nend&nbsp;entity&nbsp;TbStream&nbsp;;&nbsp;\narchitecture&nbsp;TestHarness&nbsp;of&nbsp;TbStream&nbsp;is\n&nbsp;\n&nbsp;&nbsp;constant&nbsp;tperiod_Clk&nbsp;:&nbsp;time&nbsp;:=&nbsp;10&nbsp;ns&nbsp;;&nbsp;\n&nbsp;&nbsp;constant&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;time&nbsp;:=&nbsp;2&nbsp;ns&nbsp;;&nbsp;\n&nbsp;\n&nbsp;&nbsp;signal&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;signal&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;\n&nbsp;&nbsp;constant&nbsp;AXI_DATA_WIDTH&nbsp;&nbsp;&nbsp;:&nbsp;integer&nbsp;:=&nbsp;32&nbsp;;\n&nbsp;&nbsp;constant&nbsp;AXI_BYTE_WIDTH&nbsp;&nbsp;&nbsp;:&nbsp;integer&nbsp;:=&nbsp;AXI_DATA_WIDTH/8&nbsp;;&nbsp;\n&nbsp;&nbsp;constant&nbsp;TID_MAX_WIDTH&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;integer&nbsp;:=&nbsp;8&nbsp;;\n&nbsp;&nbsp;constant&nbsp;TDEST_MAX_WIDTH&nbsp;&nbsp;:&nbsp;integer&nbsp;:=&nbsp;4&nbsp;;\n&nbsp;&nbsp;constant&nbsp;TUSER_MAX_WIDTH&nbsp;&nbsp;:&nbsp;integer&nbsp;:=&nbsp;4&nbsp;;\n&nbsp;\n&nbsp;&nbsp;constant&nbsp;INIT_ID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(TID_MAX_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;&nbsp;&nbsp;:=&nbsp;(others&nbsp;=&gt;&nbsp;&apos;0&apos;)&nbsp;;&nbsp;\n&nbsp;&nbsp;constant&nbsp;INIT_DEST&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(TDEST_MAX_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;:=&nbsp;(others&nbsp;=&gt;&nbsp;&apos;0&apos;)&nbsp;;&nbsp;\n&nbsp;&nbsp;constant&nbsp;INIT_USER&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(TUSER_MAX_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;:=&nbsp;(others&nbsp;=&gt;&nbsp;&apos;0&apos;)&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;signal&nbsp;TxTValid,&nbsp;RxTValid&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;\n&nbsp;&nbsp;signal&nbsp;TxTReady,&nbsp;RxTReady&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;signal&nbsp;TxTID&nbsp;&nbsp;&nbsp;,&nbsp;RxTID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(TID_MAX_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;signal&nbsp;TxTDest&nbsp;,&nbsp;RxTDest&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(TDEST_MAX_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;signal&nbsp;TxTUser&nbsp;,&nbsp;RxTUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(TUSER_MAX_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;signal&nbsp;TxTData&nbsp;,&nbsp;RxTData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(AXI_DATA_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;signal&nbsp;TxTStrb&nbsp;,&nbsp;RxTStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(AXI_BYTE_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;signal&nbsp;TxTKeep&nbsp;,&nbsp;RxTKeep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic_vector(AXI_BYTE_WIDTH-1&nbsp;downto&nbsp;0)&nbsp;;&nbsp;\n&nbsp;&nbsp;signal&nbsp;TxTLast&nbsp;,&nbsp;RxTLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;std_logic&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;constant&nbsp;AXI_PARAM_WIDTH&nbsp;:&nbsp;integer&nbsp;:=&nbsp;TID_MAX_WIDTH&nbsp;+&nbsp;TDEST_MAX_WIDTH&nbsp;+&nbsp;TUSER_MAX_WIDTH&nbsp;+&nbsp;1&nbsp;;\n&nbsp;\n&nbsp;&nbsp;signal&nbsp;StreamTxRec,&nbsp;StreamRxRec&nbsp;:&nbsp;StreamRecType(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DataToModel&nbsp;&nbsp;&nbsp;(AXI_DATA_WIDTH-1&nbsp;&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DataFromModel&nbsp;(AXI_DATA_WIDTH-1&nbsp;&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ParamToModel&nbsp;&nbsp;(AXI_PARAM_WIDTH-1&nbsp;downto&nbsp;0),\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ParamFromModel(AXI_PARAM_WIDTH-1&nbsp;downto&nbsp;0)\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;&nbsp;&nbsp;\n&nbsp;&nbsp;\n&nbsp;\n&nbsp;&nbsp;component&nbsp;TestCtrl&nbsp;is\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;(&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;ID_LEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;integer&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;DEST_LEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;integer&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;USER_LEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;integer&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Global&nbsp;Signal&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;In&nbsp;&nbsp;&nbsp;&nbsp;std_logic&nbsp;;\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Transaction&nbsp;Interfaces\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;StreamTxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;StreamRecType&nbsp;;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;StreamRxRec&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;:&nbsp;inout&nbsp;StreamRecType&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;end&nbsp;component&nbsp;TestCtrl&nbsp;;\n&nbsp;\n&nbsp;&nbsp;\nbegin\n&nbsp;\n&nbsp;&nbsp;DUT&nbsp;:&nbsp;entity&nbsp;work.AxiStreamDut&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Transmitter&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTValid&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTValid,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTReady&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTReady,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTID&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTDest&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTDest&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTUser&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTData&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTStrb&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTKeep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTKeep&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TxTLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;TxTLast&nbsp;,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Receiver&nbsp;Functional&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTValid&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTValid,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTReady&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTReady,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTID&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTDest&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTDest&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTUser&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTData&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTStrb&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTKeep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTKeep&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;RxTLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;&nbsp;&nbsp;RxTLast&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;\n&nbsp;&nbsp;--&nbsp;create&nbsp;Clock&nbsp;\n&nbsp;&nbsp;Osvvm.TbUtilPkg.CreateClock&nbsp;(&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Tperiod_Clk&nbsp;\n&nbsp;&nbsp;)&nbsp;&nbsp;;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;--&nbsp;create&nbsp;nReset&nbsp;\n&nbsp;&nbsp;Osvvm.TbUtilPkg.CreateReset&nbsp;(&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;Reset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;&nbsp;&nbsp;&nbsp;ResetActive&nbsp;=&gt;&nbsp;&apos;0&apos;,\n&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;Period&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;7&nbsp;*&nbsp;tperiod_Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;tpd&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;tpd\n&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;\n&nbsp;&nbsp;Transmitter_1&nbsp;:&nbsp;AxiStreamTransmitter&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INIT_ID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;INIT_ID&nbsp;&nbsp;,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INIT_DEST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;INIT_DEST,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INIT_USER&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;INIT_USER,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INIT_LAST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;0,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tperiod_Clk&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;tperiod_Clk,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TValid&nbsp;=&gt;&nbsp;tpd,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TID&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;tpd,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TDest&nbsp;&nbsp;=&gt;&nbsp;tpd,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TUser&nbsp;&nbsp;=&gt;&nbsp;tpd,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TData&nbsp;&nbsp;=&gt;&nbsp;tpd,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TStrb&nbsp;&nbsp;=&gt;&nbsp;tpd,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TKeep&nbsp;&nbsp;=&gt;&nbsp;tpd,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TLast&nbsp;&nbsp;=&gt;&nbsp;tpd&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Stream&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;From&nbsp;TB&nbsp;Transmitter&nbsp;to&nbsp;DUT&nbsp;Receiver\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TValid&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTValid,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TReady&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTReady,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTID&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TDest&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTDest&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTUser&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTData&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTStrb&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TKeep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTKeep&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;RxTLast&nbsp;,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;=&gt;&nbsp;StreamTxRec\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;\n&nbsp;&nbsp;Receiver_1&nbsp;:&nbsp;AxiStreamReceiver\n&nbsp;&nbsp;&nbsp;&nbsp;generic&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tperiod_Clk&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;tperiod_Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INIT_ID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;INIT_ID&nbsp;&nbsp;,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INIT_DEST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;INIT_DEST,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INIT_USER&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;INIT_USER,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;INIT_LAST&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;0,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;tpd_Clk_TReady&nbsp;=&gt;&nbsp;tpd&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;port&nbsp;map&nbsp;(\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;Clk&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;Clk,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;AXI&nbsp;Stream&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;From&nbsp;TB&nbsp;Receiver&nbsp;to&nbsp;DUT&nbsp;Transmitter\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TValid&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTValid,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TReady&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTReady,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TID&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTID&nbsp;&nbsp;&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TDest&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTDest&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TUser&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTUser&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TData&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTData&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TStrb&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTStrb&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TKeep&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTKeep&nbsp;,\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TLast&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTLast&nbsp;,\n&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interface\n&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;TransRec&nbsp;&nbsp;=&gt;&nbsp;StreamRxRec\n&nbsp;&nbsp;&nbsp;&nbsp;)&nbsp;;\n&nbsp;&nbsp;\n&nbsp;&nbsp;\n&nbsp;&nbsp;TestCtrl_1&nbsp;:&nbsp;TestCtrl\n&nbsp;&nbsp;generic&nbsp;map&nbsp;(&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;ID_LEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTID&apos;length,\n&nbsp;&nbsp;&nbsp;&nbsp;DEST_LEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTDest&apos;length,\n&nbsp;&nbsp;&nbsp;&nbsp;USER_LEN&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;TxTUser&apos;length\n&nbsp;&nbsp;)&nbsp;\n&nbsp;&nbsp;port&nbsp;map&nbsp;(&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Globals\n&nbsp;&nbsp;&nbsp;&nbsp;nReset&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;&nbsp;=&gt;&nbsp;nReset,\n&nbsp;&nbsp;&nbsp;&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;--&nbsp;Testbench&nbsp;Transaction&nbsp;Interfaces\n&nbsp;&nbsp;&nbsp;&nbsp;StreamTxRec&nbsp;&nbsp;=&gt;&nbsp;StreamTxRec,&nbsp;\n&nbsp;&nbsp;&nbsp;&nbsp;StreamRxRec&nbsp;&nbsp;=&gt;&nbsp;StreamRxRec&nbsp;&nbsp;\n&nbsp;&nbsp;)&nbsp;;&nbsp;\n&nbsp;\nend&nbsp;architecture&nbsp;TestHarness&nbsp;;';
Report.brushes['./../../../SynthWorks/Dev/_osvvm/OsvvmLibraries/AXI4/AxiStream/testbench/TbStream.vhd'] = 'vhdl'
