- IC設計中的基本邏輯閘
- 容易製作
- 表現傑出
- 發展許久，可以實踐許多邏輯閘-->也稱為「[萬用閘](萬用閘.md)」([Universal Gate](Universal%20Gate.md))

```verilog
```

通常會通過「[反相器](反相器.md)」([NOT](NOT.md))的組合方式達到，以下是最小單元[AND](AND.md)跟[OR](OR.md)使用[NAND](NAND.md)與[NOT](NOT.md)實現。

# 轉換方式

1. 最簡[[布林函數]]，使用[[積項和]]
1. 轉換成[NAND](NAND.md)，[AND](AND.md)用[NAND](NAND.md)，[OR](OR.md)用[OR-NOT](OR-NOT.md)


---

Tag: #數位邏輯設計 #數位邏輯 #digital-logic #digital-logic-design #DigitalLogic #DigitalLogicDesign #digitallogic #digitallogicdesign 
