 2
行政院國家科學委員會專題研究計畫成果報告 
嵌入式多核心平台開放系統與應用軟體開發 
計畫編號：NSC 98-2220-E-006 -019 
執行期限：2009/08/01 ~ 2010/07/31   
主持人： 
  楊竹星 教授 國立成功大學電機工程學系 
共同主持人： 
楊中平 副教授 國立成功大學資訊工程學系 
張大緯 助理教授 國立成功大學 資訊工程學系 
黃悅民 教授  國立成功大學工程科學系 
陳敬 助理教授 國立成功大學 電腦與通信工程研究所 
 
 
一、中文摘要 
 
隨著多核心處理器技術的持續發展，
多核心平台架構下之系統軟體與硬體的有
效整合，儼然已成為目前以及未來重要的
一項研究與發展議題。本計畫規劃為期三
年之研究，擬以多核心處理器為平台，研
究、發展與建置有效整合底層硬體平台、
系統軟體、以及上層應用之整體系統，並
將研究成果以自由軟體方式提供台灣學術
界與產業界相關領域作進一步之發展與應
用。 
本計畫原訂為三年期之跨校計畫，整
合三校十位教授成立多核心平台研究團
隊，但因計畫經費核定不足，故將七個部
分的計畫縮減為三個核心部分的子計畫。
本計畫中的三個部分將針對多核心平台作
業系統相關議題進行研究開發。首先第一
部分將開發一套多核心異質性嵌入式作業
系統環境，使得系統擁有不同核心可以執
行不同作業系統之能力，以符合各核心不
同之應用需求，並亦進一步達成兼顧即時
與非即時系統之作業能力。第二部分則將
以同質性作業系統為方向，研究移植合適
版本之現行Linux作業系統於計畫所選定
之多核心平台，並開發多核心系統上相關
裝置之驅動程式。第三部分則針對多核心
平台作業系統之排程進行研究，此排程主
要將考量兩個重要目標作設計，其一為多
核心系統下的工作負載平衡，其二則是透
過排程作為電力有效節能之方法，透過排
程機制兼顧整體多核心系統之工作效率與
節能功效。 
 
關鍵詞：多核心處理器平台、嵌入式系統、
自由軟體、MicroC/OS-II 
 
Abstract 
 
Due to the growing development of 
multi-core processor, the efficient integration 
of system software and hardware on the 
multi-core platform gradually becomes a 
significant research issue. In this proposal, 
 4
3.1.1 ARM 端共享記憶體動態管理機制 
 
 在 PAC Duo 開發版上有 128MB 的
SDRAM 記憶體及 128MB 的 DDR2 記憶
體，其中 SDRAM 主要作為 linux 的主記憶
體及 LCD 螢幕的 frame buffer，DDR2 記憶
體主要做為盛載 DSP 程式、跨核心溝通等
用途。我們目前將 DDR2 後半 64MB 的記憶
體區段規劃為跨核心共享記憶體區段。 
 考量 PAC Duo 為異質性多核心系統，
而其中 ARM 端 linux 作業系統有啟用記憶
體 管 理 單 元 ， 另 外 兩 個 DSP 端 的
MicroC/OS-II 則無，我們在 linux 上利用其
完整的同步管理機制，實做出一個跨核心
共享記憶體資源動態管理模組，處理虛擬
記憶體位址和實體記憶體位址間的轉換，
並模仿 System V 的共享記憶體介面，提供
對此區段的記憶體做動態配置、歸還之
API，可以讓 user-mode 應用程式或是其他
作業系統核心模組依需要叫用。此模組有
和跨核心溝通模組整合，針對 DSP 端動態
之跨核心共享記憶體要求，由跨核心溝通
模組來傳遞操作要求及執行結果。目前所
制定的 API 皆已經依照設計規格的需求完
成實做，提供作業系統動態管理共享記憶
體資源之功能。 
 
 
圖二、共享記憶體管理模組架構圖。 
 
3.1.2 DSP 端中斷分配機制 
 
在DSP端的 interrupt 來源會有多個以
上，所以 interrupt dispatcher 主要功能是將 
各種不同的 interrupt 來源區分，並且分配
對應的工作讓程式執行。 
由於在 DSP 上是 MicroC/OS-II 在做
TASK 的管理控制，一般程式中約有兩個
以上的 TASK 處於欲執行的狀態，所以對
於中斷的處理必須將各種可能的情況納入
考慮。ISR(Interrupt Service Routine)主要負
責 interrupt 發生時的處理，我們將 interrupt 
dispatcher 部分建構於 ISR 中，以便判斷各
種 不 同 的 interrupt 來 源 。 我 們 在
MicroC/OS-II 中支援二種中斷處理，第一
種是 Timer Interrupt，第二種是 Mailbox 
Interrupt。Timer 是 MicroC/OS-II 提供計
算 時 間 功 能 的 必 要 元 件 ， 我 們 使
MicroC/OS-II 擁有計算時間的功能並且另
外支援 Mailbox 中斷處理，因為 Mailbox
是我們 IPC 機制中傳遞訊息的元件，
MicroC/OS-II 必須要能夠接收 Mailbox 所
傳遞的訊息。 
 
 
      圖三、ISR 的架構圖。 
 
3.1.3 IPC 端訊息傳遞與管理機制設計 
 
 在 ARM 與 DSPs 端之間實現一行程溝
通(Inter-Process Communication)機制，使
ARM 與 DSPs 之間能進行訊息傳遞，進而
達到核心間行程溝通功能。 
 在此設計下，針對訊息傳遞與接收功
能，於每個核心中皆提供 Non-Blocking 與
 6
 
圖六、D_ondemand 之調頻策略。 
 
D_ondemand，藉由考量平台所能給予的調
頻範圍，訂定出適合的調頻門檻值，將原
始的靜態門檻值改成能依平台不同而動態
優化，使 CPU 能盡可能的運行在較低頻率，
演算法移植至國產的 PAC 平台進行驗證，
結果顯示，D_ondemand 能確實比原始策略
ondemand 達到節能效果的增進，在 MP3 播
放程式中更能再進一步節省 10%以上的能
量消耗。 
由於固定的負載門檻值設定失去了對
不同 CPU 頻率支援調整的彈性，使其策略
趨於保守而無法達到較佳節能效果，因此
為了達到真正的動態調頻節能，在升降頻
門檻值方面，為因應各種不同 CPU 所提供
的調頻範圍，我們擷取 CPU 能支援的調頻
頻率並藉此運算出相對應的降頻門檻值，
在比較 CPU 負載值是否達到降頻標準時便
是依此作為依據，系統運行時只有當負載
降至有支援的頻率時，才真正做調頻的動
作，可減少多餘的計算及頻率轉換，利用
動態門檻值也可達到節能效果的優化，讓
系統運行在最適當的頻率下來達到最大節
能效果，舉例來說，設共有 44、132、264
三種頻率，則使用其相鄰頻率的頻率比率
來做為可降頻門檻值，設負載最高值為
100，當運轉在 132 的頻率時，目前負載需
小於門檻值 33，才真正可以降頻，且降頻
後不會使 CPU 過載而影響工作的執行時
間，比起原始的固定門檻值而言，實際考
量了硬體方面所給予的資源限制而使每次
調頻皆能符合所需，如表 1。 
  
表 1 頻率與相應降頻門檻值計算 
支援頻率 降頻門檻值 
44 0*100/44 = 0 
132 44*100/132 = 33 
264 132*100/264 = 50 
 
修改後而成的調頻策略如下： 
 不同的運行頻率給予不同的降頻門檻
值(threshold)。 
 為避免負載計算的誤差值影響，當(目
前負載) < (門檻值 － 5)時，才真的
進行降頻的動作，以避免頻率來回升
降。 
 降頻時，目標頻率=(目前頻率 × 目前
負載 ÷ 100)，然後選取比目標頻率高
的最小可調頻率來得到能支援目前運
算的最低頻率值。 
 升頻時，當目前頻率運算負載超過 95
時，升高一級頻率。 
詳細策略如圖六所示。 
 
3.3.2 DSP 端節能排程 
 
本研究計畫提出一通用化的節能排程
演算法，解決過去針對特定應用的節能設
計難以實作，且不適用於現今多元應用的
問題。我們將提出的演算法實作在
MicroC/OS-II 上，並移植至 PAC Duo 這個
嵌入式開發平台上以進行驗證，藉由本計
畫所提出的節能排程演算法，以軟性工作
 8
表 2 計畫之研究成果 
種類 成果 
論文 卓粳茂、梁春鴻、黃俊穎、楊竹星，＂嵌入式系統之通用化節能設計
與實作＂，TANET 2010 臺灣網際網路研討會。(submitted) 
論文 黃俊穎、梁春鴻、卓粳茂、楊竹星，＂動態門檻值調頻節能演算法＂，
TANET 2010 臺灣網際網路研討會。(submitted) 
論文 Jing Chen, Chung-Ping Young, Da-Wei Chang, Guan-Ying Huang, 
Chung-Yuan Ke, Shih-Tun Yen and Tsang-Shuo Kuo, “Building 
Multi-Kernel Embedded System on PACMulti-Core Platform,＂ The 
First Workshop on Embedded System Software development and 
Quality Assurance, 2010. 
論文 Jing Chen, Chung-Ping Young, Da-Wei Chang, Yen-Chang Chen, 
Min-Han Hsieh, Guan-Ying Huang, Chung-Yuan Ke and Chien-Yu Liu, 
“Building Dual Kernel Embedded System on Embedded Multi-Core 
Platform,＂ The 3rd Asia-Pacific Embedded Systems Education and 
Research Conference, 2009. 
競賽 陳彥彰、劉建佑、柯仲遠、黃冠穎，＂異質多核心平台多核心作業系
統之設計與開發＂，98 學年度全國微電腦應用系統設計製作競賽 第
三名。 
競賽 卓粳茂、梁春鴻、黃俊穎、楊竹星，＂異質多核心嵌入式平台之節能
設計＂，2010 大學校院嵌入式系統設計競賽 開放源碼組 優等。 
 
間單位都處在忙碌的狀態下，隱含著系統
負載過重，可能會逾時(miss deadline)的危
機，所以在逾時之前將系統操作頻率提
高，避免逾時的發生。第二個調頻的時機
是當逾時發生的時候，此時需要調高處理
器的頻率，使工作可以盡快完成。第三個
調頻時機為若系統連續β個時間單位都沒
有發生逾時的情況，表示目前的操作模式
可完全滿足所有工作，可嘗試降低處理器
之操作電壓頻率來節省能量。最後一個調
頻的時機是當系統目前沒有即時性工作
時，即將操作頻率降回預設頻率 fd，以節
省能量的消耗。 
 
3.3.3 多顆 DSP 時的負載平衡 
 
    目前關於負載平衡方面，以與子計畫
一之成員合作完成 DSP 之間的工作遷移機
制，當有任何 DSP 處於閒置狀態，此 DSP
會自動以中斷的方式通知 ARM 端，接著由
ARM 端的 ISR 判斷是否要進行工作遷移的
動作，如果決定要進行遷移，則 ARM 會通
知要將工作移出的 DSP 進行遷移動作，接
著就由兩個 DSP 自行溝通進行後續的工作
遷移，待遷移完成後再通知 ARM 端是否成
功即可。透過此一機制可以避免工作全部
集中在特定 DSP 上，而其他 DSP 卻閒置的
狀態，經過實驗證明，加入此一負載平衡
機制後，可以有效的提高系統工作效能，
實驗結果最高可提高 19%的效能。 
 
四、計畫成果自評 
 
本計劃於第二年完成大致架構的雛
形，及平台與所提出的各種演算法與機制
的基本測試與驗證，結果也都顯示加入了
本計畫所提出的方法後，不論是對於節能
或是系統效能的提升都有所幫助。目前已
有之研究成果包含兩篇送審之會議論文與
兩篇已發表之會議論文以及兩項比賽獲
 10
URL:http://www.ksu.edu/year2000/workshop/techiy2k/tsld025.htm 
[16] Karim Yaghmour,“Building Embedded Linux 
Systems,”O’Reilly, 2003 
[17] Robert Love, "Linux Kernel Development 2ed", Novell Press, 
2005. 
[18] John L. Hennessy & David A. Patterson, “Computer 
Architectures Third Edition“, CA, USA: Morgan Kaufmann 
Publishers, 2003 
 
 Dynamic and Power Saving Scheduling for  
Embedded Multi-core Platform  
[1] Kaushik Roy, Sharat C. Prasad, “Low-power CMOS VLSI 
circuit design” 
[2] Ching-Long Su, Chi-Ying Tsui, and Alvin M. Despain “Low 
Power Architecture Design and   Compilation Techiques for 
High-Performance Processors” 
[3] Kyu-won Choi and Abhijit Chatterjee “Efficient 
Instruction-Level Optimization Methodology for Low-Power 
Embedded Systems” 
[4] Yann-Hang Lee, Krishna P Reddy, “Scheduling Technoques for 
Reducing Leakage Power in Hard Real-Time Systems”, Proceedings 
of 15th Euromicro Conference on Real-Time Systems (ECRTS’03), 
2004.  
[5] Yann-Hang Lee and C.M.Krishna, “Voltage-Clock Scaling for 
Low Energy Consumption in Real-time Embedded Systems”, in 
Real-Time Computing Systems and Applications, 1999. RTCSA '99. 
Sixth International Conference on 13-15 Dec. 1999, 1999, pp. 
272–279. 
[6] Daniel Bovet, Marco Cesati,“Understanding of Linux Kernel, 
3/e” 
[7] Pravanjan Choudhury,“Hybrid Scheduling of Dynamic Task 
Graphs with Selective Duplication for Multiprocessors under 
Memory and Time Constraints” 
[8] Xiao Qin, Member,“An available-aware task scheduling strategy 
for heterogeneous systems” 
[9] Luca Benini, slides of “System-Level Power Optimization” in 
Design Techniques & CAD Tools, ADSD 2006, pp.86. 
[10] Luca Benini, slides of “System-Level Power Optimization” in 
Design Techniques & CAD Tools, ADSD 2006, pp.97. 
[11] Venkat Rao1,Nicolas Navetl,“Battery aware dynamic 
scheduling for periodic task graph” 
[12] Cong Du, Xian-He Sun, and Ming Wu,“Dynamic Scheduling 
with Process Migration” 
[13] Robert Love,“Linux Kernel Development, 2/e” 
[14] Liang-Teh Lee, Hung-Yuan Chang,“A Dynamic Scheduling 
Algorithm in Heterogeneous Computing environments. 
98年度專題研究計畫研究成果彙整表 
計畫主持人：楊竹星 計畫編號：98-2220-E-006-019- 
計畫名稱：嵌入式多核心平台開放系統與應用軟體開發 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 9 9 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 2 2 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
