../../../../design/synth_Default_RTL_Group/RTLDB/RhinoDb/Gate/dccm_ram.db