##### RISC-V 명령어로 산술 , 논리 연산을 나타내보자.
##### 어셈블리어란?
cpu가 이해할 수 있는 기계어에 가까운 저수준 프로그래밍 언어이다. 

어셈블리어는 컴퓨터 구조에 따라 다르며 우리가 다룰 RISC-V 아키텍쳐의 어셈블리어를 배워보자 

#####  RISC-V 명령어는 크게 3종류
연산, 이동(data transfer) , 제어 ( control)

##### Arithmetic 연산 산술 연산 by ALU

![[Pasted image 20240918122309.png]]RISC-V 아키텍쳐에서 instruction(명령어)에서 데이터 지정 방식
1. 값 
2. REGISTER 
3. 메모리 위치 MEM[rs+imm] 
4. (현재 수행되는 명령어의 주소)pc+imm
3.는 load 또는 store 에서만 사용 가능=> loadstore architecture라 한다.
RISC-V 는 loadstore architecture 이다. 

![[Pasted image 20240918150321.png]]

(a0) a0 레지스터에 있는 값을 메모리 상 주소로 갖음 
#### la a2 f 뜻
![[Pasted image 20240918150747.png]]

산술이나 논리 연산에서 사용할 수 있는 피연산자는 상수 혹은 register (1 or 2)

![[Pasted image 20240918124542.png]]
##### 명령어의 type
R : 피연산자 모두 register
I : 상수가 피연산자에 포함된 경우
U : (upper) 상수를 왼쪽 shift 로 더 큰 값으로 바꾸는 연산이 포함된 경우

add : source register 2개를 더해 destination register에
add immediate : imm12 는?
![[Pasted image 20240918124042.png]]
register 에 있는 상위 12 bit의 상수 값이 주어질거고, 이 약속에 따라 상수 값을 읽어와서 연산

sltu : register 를 비교할때 unsigined ( 모든 것이 +로 가정하고)로 비교

sltiu : 상수가 포함, unsigned로 비교![[Pasted image 20240918125357.png]]

imm20 : 20 bit의 상수 값이 주어짐 , 왼쪽으로 12 bit 만큼 이동시키고 0으로 채움
![[Pasted image 20240918125336.png]]
![[Pasted image 20240918125209.png]]
해서 32 bit로 만들고 해당 값을 32 bit register 에 적어줌

![[Pasted image 20240918132429.png]]

하드웨어 설계 규칙
1. 규칙적으로 설계해야 성능이 향상된다.

![[Pasted image 20240918132659.png]]

RISC-V 는 32 개의 레지스터 가지고 있다. 자주 사용되는 데이터를 register에 올린다. 
32개의 레지스터에 64-bit data 담길 때 "double word"

하드웨어 설계 규칙
2. register 는 작을수록 빠르다. => 캐시가 원래 1개였다가 점점 더 작은 캐시를 위로 올려 계층적 캐시가 됨


![[Pasted image 20240918133050.png]]
load 명령어 4개가 선행됨 
la x20 g
la x21 h
la x22 i
la x23 j
store 명령어 1개 후행됨
sw x19 f ( 여기선 첫번째 피연산자가 source , 두번째 피연산자가 destination)

temporaries register x5
![[Pasted image 20240918134143.png]]

##### 레지스터와 상수를 계산해 레지스터에 넣는 것
i 를 이용하면 장점
1. 레지스터 한 개를 아낄 수 있다. => 레지스터 덜 쓰는 게 좋은 코딩 방식
2. 명령어 자체에 4라는 숫자를 적기에 load를 통해 메모리에서 레지스터로 값을 불러올 필요 없다.
단점
	 명령어 fomat 상 12 bit로 표현 가능한 상수 값만 이용 가능하다. 

![[Pasted image 20240918135100.png]]
##### lui ( load upper immediate)
20bit 로 주어지는 상수를 왼쪽으로 12 bit shift한 뒤 destination register에 넣어주는 과정

32bit risc-v 이면
x19 에 16진수 숫자 1개가 4bit  4*8= 32bits 
32 bit 는 12 bit 에 안 담기므로 load upper immmediate 이용

64bit risc-v 이면 앞 32개가 sign bit 0로 채워짐

![[Pasted image 20240918141333.png]]


![[Pasted image 20240918135438.png]]
arugment 는 32 개 레지스터 중 a0~a7 (function arguments)에 들어오고 이들은 x10~x17에 매핑

RISC-V 산술 연산중엔 곱셈 나눗셈이 없다. ( 복잡한 명령어라 단순한게 성능 빠르다는 디자인 규칙에 위반)

t3=x+4 는 12bit 이내의 상수라 addi

X4 는 x<<2 shift 연산으로 가능

48은 2의 제곱으로 표현이 불가해서
16x3으로 표현하자

a0 x10은 return value 담는다.
ret는 RISC-V가 지원하는 명령어는 아니지만 수행은 한다 = pseudo instruction
![[Pasted image 20240918141350.png]]

#### logical operations 논리 연산
![[Pasted image 20240918144323.png]]
###### ori, xori
register에 있는 데이터는 32bit ,imm12 는 12bit 라 sign extension 한다. 
즉, 양수면 앞 20개를 0으로 음수면 앞 20개를 1로 채운 뒤 비트들끼리 비교한다. 

###### sll, srl, sra
shift left logical <<3 끝 3비트를 모두 0으로 채움
shift right logical 왼쪽에 0 채움
shift right arithmetic 왼쪽에 최상위 비트 복사본 채움



![[Pasted image 20240918144609.png]]
0->1 1->0 NOT 은 1 XOR 하면 됨 (같으면 0)

##### 각 연산의 기능
![[Pasted image 20240918144623.png]]
10 11 12 13 만 뽑아내고 싶을 때 ( 나머지 다 0으로 )
X11에 10 11 12 13 에 1담은 수랑 AND 연산

![[Pasted image 20240918144857.png]]
특정 비트만 1로 바꾸고 싶을 때 => X11에 특정 비트만 1로 채운다. 
나머진 그대로 => X11에 0 채운다.

![[Pasted image 20240918145209.png]]
1로 채우면 => NOT 연산

##### 논리 연산 c => risc-v 
![[Pasted image 20240918145537.png]]
argument x, y (a0, a1)
shift right arithemetic immediate 
(1<<8-7) 은 컴파일러가 코드를 명령어로 바꾸는 게 아니라 256-7=249로 연산해줌


nor nand는 있는 거 조합해서 만든다. 
곱셈 못 만드는거 있음 =>부동 소수점.
x0 제외하곤 