# Chisel工具简介

## Generator
Chisel最大的特点不在于编写一个实例，而是在于编写一个生成器（用来生成电路描述的代码），也就是说无论生成器写的多复杂，我们仍然在描述电路。(模板概念)



## 连接
根据字段名称会进行连接


## 函数式编程/面向对象
支持用函数表示硬件，继承与重载


## 黑盒
当我们有一个Verilog写的Ip核需要引入到Chisel设计中，或者是一些Chisel无法表达的语义，那么我们可以构建一个BlackBox模块
```java
class dut extends BlackBox {
    val io = IO(new Bundle() {
        ...// 定义与Verilog相同的输入输出接口
    })
}
```

## 内嵌
可以直接在Chisel中使用Verilog代码


## ChiselTest
提供了测试的方法，整体来讲会更符合编程逻辑。
- poke()：输入引脚信号
- expect(): 引脚信号值断言
- step(): 周期推进

对于更复杂的设计，chisel tester可以生成包含所有寄存器和io信号的波形图。