Fitter report for RISC-V
Thu Mar  2 18:53:02 2023
Quartus Prime Version 21.1.1 Build 850 06/23/2022 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. I/O Assignment Warnings
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Fitter DSP Block Usage Summary
 25. DSP Block Details
 26. Routing Usage Summary
 27. I/O Rules Summary
 28. I/O Rules Details
 29. I/O Rules Matrix
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Estimated Delay Added for Hold Timing Summary
 33. Estimated Delay Added for Hold Timing Details
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Thu Mar  2 18:53:01 2023       ;
; Quartus Prime Version           ; 21.1.1 Build 850 06/23/2022 SJ Lite Edition ;
; Revision Name                   ; RISC-V                                      ;
; Top-level Entity Name           ; RISC_V_Multi_Cycle_1Hz                      ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSXFC6D6F31C6                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 19,791 / 41,910 ( 47 % )                    ;
; Total registers                 ; 33315                                       ;
; Total pins                      ; 23 / 499 ( 5 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 2,048 / 5,662,720 ( < 1 % )                 ;
; Total RAM Blocks                ; 2 / 553 ( < 1 % )                           ;
; Total DSP Blocks                ; 2 / 112 ( 2 % )                             ;
; Total HSSI RX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA RX Deserializers ; 0 / 9 ( 0 % )                               ;
; Total HSSI TX PCSs              ; 0 / 9 ( 0 % )                               ;
; Total HSSI PMA TX Serializers   ; 0 / 9 ( 0 % )                               ;
; Total PLLs                      ; 0 / 15 ( 0 % )                              ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSXFC6D6F31C6                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   4.9%      ;
;     Processor 3            ;   4.6%      ;
;     Processor 4            ;   4.5%      ;
;     Processor 5            ;   3.8%      ;
;     Processor 6            ;   3.7%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                  ;
+-------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                          ; Action     ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                        ; Destination Port ; Destination Port Name ;
+-------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------+------------------+-----------------------+
; Clk_Div:comb_3|out_clk~CLKENA0                                                ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                         ;                  ;                       ;
; clk~inputCLKENA0                                                              ; Created    ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                         ;                  ;                       ;
; Clk_Div:comb_3|cnt[0]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[0]~DUPLICATE                                                         ;                  ;                       ;
; Clk_Div:comb_3|cnt[5]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[5]~DUPLICATE                                                         ;                  ;                       ;
; Clk_Div:comb_3|cnt[6]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[6]~DUPLICATE                                                         ;                  ;                       ;
; Clk_Div:comb_3|cnt[7]                                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[7]~DUPLICATE                                                         ;                  ;                       ;
; Clk_Div:comb_3|cnt[12]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[12]~DUPLICATE                                                        ;                  ;                       ;
; Clk_Div:comb_3|cnt[13]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[13]~DUPLICATE                                                        ;                  ;                       ;
; Clk_Div:comb_3|cnt[15]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[15]~DUPLICATE                                                        ;                  ;                       ;
; Clk_Div:comb_3|cnt[16]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[16]~DUPLICATE                                                        ;                  ;                       ;
; Clk_Div:comb_3|cnt[18]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[18]~DUPLICATE                                                        ;                  ;                       ;
; Clk_Div:comb_3|cnt[19]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[19]~DUPLICATE                                                        ;                  ;                       ;
; Clk_Div:comb_3|cnt[20]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[20]~DUPLICATE                                                        ;                  ;                       ;
; Clk_Div:comb_3|cnt[21]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[21]~DUPLICATE                                                        ;                  ;                       ;
; Clk_Div:comb_3|cnt[23]                                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; Clk_Div:comb_3|cnt[23]~DUPLICATE                                                        ;                  ;                       ;
; RISC_V_Core:CORE|Control_Unit:CU|Counter_Param:uart_dummy_wait_counter|cnt[3] ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Control_Unit:CU|Counter_Param:uart_dummy_wait_counter|cnt[3]~DUPLICATE ;                  ;                       ;
; RISC_V_Core:CORE|Control_Unit:CU|State.BRANCH                                 ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Control_Unit:CU|State.BRANCH~DUPLICATE                                 ;                  ;                       ;
; RISC_V_Core:CORE|Control_Unit:CU|State.IMMI_EXE                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Control_Unit:CU|State.IMMI_EXE~DUPLICATE                               ;                  ;                       ;
; RISC_V_Core:CORE|Control_Unit:CU|State.MEM_ADDR                               ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Control_Unit:CU|State.MEM_ADDR~DUPLICATE                               ;                  ;                       ;
; RISC_V_Core:CORE|Control_Unit:CU|State.MEM_WRBACK                             ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Control_Unit:CU|State.MEM_WRBACK~DUPLICATE                             ;                  ;                       ;
; RISC_V_Core:CORE|Control_Unit:CU|State.MEM_WRITE                              ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Control_Unit:CU|State.MEM_WRITE~DUPLICATE                              ;                  ;                       ;
; RISC_V_Core:CORE|Control_Unit:CU|State.REG_EXE                                ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Control_Unit:CU|State.REG_EXE~DUPLICATE                                ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[14]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[14]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[17]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[17]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[18]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[18]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[30]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[30]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[33]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[33]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[46]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[46]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[54]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[54]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[55]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[55]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[57]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[57]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[68]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[68]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[69]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[69]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[74]                  ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_0_bypass[74]~DUPLICATE                  ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[1]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[1]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[2]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[2]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[3]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[3]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[5]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[5]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[6]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[6]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[8]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[8]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[10]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[10]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[11]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[11]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[12]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[12]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[19]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[19]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[20]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[20]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[21]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[21]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[22]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[22]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[23]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[23]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[24]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[24]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[25]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[25]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[26]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[26]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[28]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[28]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[29]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[29]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[3]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[3]~DUPLICATE                                            ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[4]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[4]~DUPLICATE                                            ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[5]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[5]~DUPLICATE                                            ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[6]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[6]~DUPLICATE                                            ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[8]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[8]~DUPLICATE                                            ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[9]                                            ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[9]~DUPLICATE                                            ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[10]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[10]~DUPLICATE                                           ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[14]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[14]~DUPLICATE                                           ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[16]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[16]~DUPLICATE                                           ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[23]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[23]~DUPLICATE                                           ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[24]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[24]~DUPLICATE                                           ;                  ;                       ;
; RISC_V_Core:CORE|Reg_PC:PCREG|Q[28]                                           ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[28]~DUPLICATE                                           ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[5]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[5]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[7]                                        ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[7]~DUPLICATE                                        ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[10]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[10]~DUPLICATE                                       ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[11]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[11]~DUPLICATE                                       ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[16]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[16]~DUPLICATE                                       ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[23]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[23]~DUPLICATE                                       ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[24]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[24]~DUPLICATE                                       ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[29]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[29]~DUPLICATE                                       ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[30]                                       ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[30]~DUPLICATE                                       ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[4]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[4]~DUPLICATE                                          ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[13]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[13]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[16]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[16]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[18]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[18]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[20]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[20]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[21]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[21]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[24]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[24]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[27]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[27]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[28]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[28]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:AREG|Q[31]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:AREG|Q[31]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[3]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[3]~DUPLICATE                                          ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[8]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[8]~DUPLICATE                                          ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[9]                                          ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[9]~DUPLICATE                                          ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[12]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[12]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[15]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[15]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[16]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[16]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[25]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[25]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[29]                                         ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:BREG|Q[29]~DUPLICATE                                         ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[9]                                      ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[9]~DUPLICATE                                      ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[10]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[10]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[11]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[11]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[12]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[12]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[15]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[15]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[16]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[16]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[18]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[18]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[19]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[19]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[20]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[20]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[21]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[21]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[22]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[22]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[23]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[23]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[24]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[24]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[25]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[25]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[26]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[26]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[27]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[27]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[28]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[28]~DUPLICATE                                     ;                  ;                       ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[29]                                     ; Duplicated ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[29]~DUPLICATE                                     ;                  ;                       ;
+-------------------------------------------------------------------------------+------------+---------------------------------------------------+----------------------------+-----------+----------------+-----------------------------------------------------------------------------------------+------------------+-----------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 46677 ) ; 0.00 % ( 0 / 46677 )       ; 0.00 % ( 0 / 46677 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 46677 ) ; 0.00 % ( 0 / 46677 )       ; 0.00 % ( 0 / 46677 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 46677 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 0 )      ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in D:/Quartus21/projects/RISC-V_Jorge-Padilla/output_files/RISC-V.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 19,791 / 41,910       ; 47 %  ;
; ALMs needed [=A-B+C]                                        ; 19,791                ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 23,165 / 41,910       ; 55 %  ;
;         [a] ALMs used for LUT logic and registers           ; 4,010                 ;       ;
;         [b] ALMs used for LUT logic                         ; 6,879                 ;       ;
;         [c] ALMs used for registers                         ; 12,276                ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 7,179 / 41,910        ; 17 %  ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3,805 / 41,910        ; 9 %   ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 3,739                 ;       ;
;         [c] Due to LAB input limits                         ; 66                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 3,932 / 4,191         ; 94 %  ;
;     -- Logic LABs                                           ; 3,932                 ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 13,421                ;       ;
;     -- 7 input functions                                    ; 15                    ;       ;
;     -- 6 input functions                                    ; 11,522                ;       ;
;     -- 5 input functions                                    ; 325                   ;       ;
;     -- 4 input functions                                    ; 159                   ;       ;
;     -- <=3 input functions                                  ; 1,400                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 12,722                ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 33,315                ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 32,571 / 83,820       ; 39 %  ;
;         -- Secondary logic registers                        ; 744 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 33,206                ;       ;
;         -- Routing optimization registers                   ; 109                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 23 / 499              ; 5 %   ;
;     -- Clock pins                                           ; 3 / 11                ; 27 %  ;
;     -- Dedicated input pins                                 ; 0 / 39                ; 0 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 2 / 553               ; < 1 % ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 2,048 / 5,662,720     ; < 1 % ;
; Total block memory implementation bits                      ; 20,480 / 5,662,720    ; < 1 % ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 2 / 112               ; 2 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 2                     ;       ;
;     -- Global clocks                                        ; 2 / 16                ; 13 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 0 / 2                 ; 0 %   ;
; Standard RX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA RX Deserializers                                   ; 0 / 9                 ; 0 %   ;
; Standard TX PCSs                                            ; 0 / 9                 ; 0 %   ;
; HSSI PMA TX Serializers                                     ; 0 / 9                 ; 0 %   ;
; Channel PLLs                                                ; 0 / 9                 ; 0 %   ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 34.0% / 30.5% / 44.8% ;       ;
; Peak interconnect usage (total/H/V)                         ; 59.7% / 62.3% / 73.5% ;       ;
; Maximum fan-out                                             ; 33281                 ;       ;
; Highest non-global fan-out                                  ; 2286                  ;       ;
; Total fan-out                                               ; 187260                ;       ;
; Average fan-out                                             ; 3.15                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                           ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Statistic                                                   ; Top                    ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+------------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 19791 / 41910 ( 47 % ) ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 19791                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 23165 / 41910 ( 55 % ) ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 4010                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 6879                   ; 0                              ;
;         [c] ALMs used for registers                         ; 12276                  ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                      ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 7179 / 41910 ( 17 % )  ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 3805 / 41910 ( 9 % )   ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                      ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 3739                   ; 0                              ;
;         [c] Due to LAB input limits                         ; 66                     ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Difficulty packing design                                   ; Low                    ; Low                            ;
;                                                             ;                        ;                                ;
; Total LABs:  partially or completely used                   ; 3932 / 4191 ( 94 % )   ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 3932                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Combinational ALUT usage for logic                          ; 13421                  ; 0                              ;
;     -- 7 input functions                                    ; 15                     ; 0                              ;
;     -- 6 input functions                                    ; 11522                  ; 0                              ;
;     -- 5 input functions                                    ; 325                    ; 0                              ;
;     -- 4 input functions                                    ; 159                    ; 0                              ;
;     -- <=3 input functions                                  ; 1400                   ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 12722                  ; 0                              ;
; Memory ALUT usage                                           ; 0                      ; 0                              ;
;     -- 64-address deep                                      ; 0                      ; 0                              ;
;     -- 32-address deep                                      ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Dedicated logic registers                                   ; 0                      ; 0                              ;
;     -- By type:                                             ;                        ;                                ;
;         -- Primary logic registers                          ; 32571 / 83820 ( 39 % ) ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 744 / 83820 ( < 1 % )  ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                        ;                                ;
;         -- Design implementation registers                  ; 33206                  ; 0                              ;
;         -- Routing optimization registers                   ; 109                    ; 0                              ;
;                                                             ;                        ;                                ;
;                                                             ;                        ;                                ;
; Virtual pins                                                ; 0                      ; 0                              ;
; I/O pins                                                    ; 23                     ; 0                              ;
; I/O registers                                               ; 0                      ; 0                              ;
; Total block memory bits                                     ; 2048                   ; 0                              ;
; Total block memory implementation bits                      ; 20480                  ; 0                              ;
; M10K block                                                  ; 2 / 553 ( < 1 % )      ; 0 / 553 ( 0 % )                ;
; DSP block                                                   ; 2 / 112 ( 1 % )        ; 0 / 112 ( 0 % )                ;
; Clock enable block                                          ; 2 / 116 ( 1 % )        ; 0 / 116 ( 0 % )                ;
;                                                             ;                        ;                                ;
; Connections                                                 ;                        ;                                ;
;     -- Input Connections                                    ; 0                      ; 0                              ;
;     -- Registered Input Connections                         ; 0                      ; 0                              ;
;     -- Output Connections                                   ; 0                      ; 0                              ;
;     -- Registered Output Connections                        ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Internal Connections                                        ;                        ;                                ;
;     -- Total Connections                                    ; 187276                 ; 0                              ;
;     -- Registered Connections                               ; 67085                  ; 0                              ;
;                                                             ;                        ;                                ;
; External Connections                                        ;                        ;                                ;
;     -- Top                                                  ; 0                      ; 0                              ;
;     -- hard_block:auto_generated_inst                       ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Partition Interface                                         ;                        ;                                ;
;     -- Input Ports                                          ; 10                     ; 0                              ;
;     -- Output Ports                                         ; 13                     ; 0                              ;
;     -- Bidir Ports                                          ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Registered Ports                                            ;                        ;                                ;
;     -- Registered Input Ports                               ; 0                      ; 0                              ;
;     -- Registered Output Ports                              ; 0                      ; 0                              ;
;                                                             ;                        ;                                ;
; Port Connectivity                                           ;                        ;                                ;
;     -- Input Ports driven by GND                            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND                           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                      ; 0                              ;
;     -- Input Ports with no Source                           ; 0                      ; 0                              ;
;     -- Output Ports with no Source                          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout                          ; 0                      ; 0                              ;
+-------------------------------------------------------------+------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                     ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Termination Control Block ; Location assigned by ; Slew Rate ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+
; clk             ; AF14  ; 3B       ; 32           ; 0            ; 0            ; 39                    ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; gpio_port_in[0] ; AB30  ; 5B       ; 89           ; 21           ; 3            ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; gpio_port_in[1] ; Y27   ; 5B       ; 89           ; 25           ; 20           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; gpio_port_in[2] ; AB28  ; 5B       ; 89           ; 21           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; gpio_port_in[3] ; AC30  ; 5B       ; 89           ; 25           ; 54           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; gpio_port_in[4] ; W25   ; 5B       ; 89           ; 20           ; 43           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; gpio_port_in[5] ; V25   ; 5B       ; 89           ; 20           ; 60           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; gpio_port_in[6] ; AC28  ; 5B       ; 89           ; 20           ; 77           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; gpio_port_in[7] ; AD30  ; 5B       ; 89           ; 25           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
; rst             ; AJ4   ; 3B       ; 22           ; 0            ; 34           ; 156                   ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off         ; --                        ; User                 ; no        ;
+-----------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------+---------------------------+----------------------+-----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; CU_State[0]      ; AE19  ; 4A       ; 66           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CU_State[1]      ; AG22  ; 4A       ; 66           ; 0            ; 74           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CU_State[2]      ; AB17  ; 4A       ; 56           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; CU_State[3]      ; AE18  ; 4A       ; 66           ; 0            ; 40           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; Fitter               ; -                    ; -                   ;
; clk_out          ; AC22  ; 4A       ; 86           ; 0            ; 0            ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpio_port_out[0] ; AA24  ; 5A       ; 89           ; 11           ; 43           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpio_port_out[1] ; AB23  ; 5A       ; 89           ; 9            ; 20           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpio_port_out[2] ; AC23  ; 4A       ; 86           ; 0            ; 17           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpio_port_out[3] ; AD24  ; 4A       ; 88           ; 0            ; 35           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpio_port_out[4] ; AG25  ; 4A       ; 78           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpio_port_out[5] ; AF25  ; 4A       ; 86           ; 0            ; 34           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpio_port_out[6] ; AE24  ; 4A       ; 88           ; 0            ; 52           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; gpio_port_out[7] ; AF24  ; 4A       ; 74           ; 0            ; 57           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------+
; I/O Bank Usage                                                             ;
+----------+------------------+---------------+--------------+---------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+------------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; B0L      ; 0 / 14 ( 0 % )   ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 2 / 48 ( 4 % )   ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 11 / 80 ( 14 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 2 / 32 ( 6 % )   ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 8 / 16 ( 50 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )   ; 2.5V          ; --           ; 2.5V          ;
+----------+------------------+---------------+--------------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                  ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage             ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; gpio_port_out[0]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;                     ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; CU_State[2]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; gpio_port_out[1]                ; output ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AB28     ; 249        ; 5B             ; gpio_port_in[2]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; gpio_port_in[0]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; clk_out                         ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC23     ; 205        ; 4A             ; gpio_port_out[2]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; gpio_port_in[6]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; gpio_port_in[3]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD4      ; 37         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; gpio_port_out[3]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; gpio_port_in[7]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; AE1      ; 39         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE2      ; 38         ; B0L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; CU_State[3]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE19     ; 165        ; 4A             ; CU_State[0]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; gpio_port_out[6]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; clk                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; gpio_port_out[7]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF25     ; 206        ; 4A             ; gpio_port_out[5]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; CU_State[1]                     ; output ; 2.5 V        ;                     ; Column I/O   ; N               ; no       ; Off          ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; gpio_port_out[4]                ; output ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; rst                             ; input  ; 2.5 V        ;                     ; Column I/O   ; Y               ; no       ; Off          ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;                     ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;                     ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V                ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 1.8V/2.5V/3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;                     ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;                     ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; gpio_port_in[5]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W8       ; 40         ; B0L            ; GND                             ;        ;              ;                     ; Row I/O      ;                 ; --       ; --           ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; gpio_port_in[4]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;                     ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V                ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V                ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; gpio_port_in[1]                 ; input  ; 2.5 V        ;                     ; Row I/O      ; Y               ; no       ; Off          ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;                     ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;                     ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+---------------------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------+
; I/O Assignment Warnings                          ;
+------------------+-------------------------------+
; Pin Name         ; Reason                        ;
+------------------+-------------------------------+
; gpio_port_out[0] ; Incomplete set of assignments ;
; gpio_port_out[1] ; Incomplete set of assignments ;
; gpio_port_out[2] ; Incomplete set of assignments ;
; gpio_port_out[3] ; Incomplete set of assignments ;
; gpio_port_out[4] ; Incomplete set of assignments ;
; gpio_port_out[5] ; Incomplete set of assignments ;
; gpio_port_out[6] ; Incomplete set of assignments ;
; gpio_port_out[7] ; Incomplete set of assignments ;
; clk_out          ; Incomplete set of assignments ;
; CU_State[0]      ; Incomplete set of assignments ;
; CU_State[1]      ; Incomplete set of assignments ;
; CU_State[2]      ; Incomplete set of assignments ;
; CU_State[3]      ; Incomplete set of assignments ;
; rst              ; Incomplete set of assignments ;
; clk              ; Incomplete set of assignments ;
; gpio_port_in[6]  ; Incomplete set of assignments ;
; gpio_port_in[3]  ; Incomplete set of assignments ;
; gpio_port_in[0]  ; Incomplete set of assignments ;
; gpio_port_in[1]  ; Incomplete set of assignments ;
; gpio_port_in[4]  ; Incomplete set of assignments ;
; gpio_port_in[2]  ; Incomplete set of assignments ;
; gpio_port_in[5]  ; Incomplete set of assignments ;
; gpio_port_in[7]  ; Incomplete set of assignments ;
; CU_State[0]      ; Missing location assignment   ;
; CU_State[1]      ; Missing location assignment   ;
; CU_State[2]      ; Missing location assignment   ;
; CU_State[3]      ; Missing location assignment   ;
+------------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; Compilation Hierarchy Node                       ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                 ; Entity Name            ; Library Name ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
; |RISC_V_Multi_Cycle_1Hz                          ; 19791.2 (0.5)        ; 23165.9 (0.5)                    ; 7179.8 (0.0)                                      ; 3805.0 (0.0)                     ; 0.0 (0.0)            ; 13421 (1)           ; 33315 (0)                 ; 0 (0)         ; 2048              ; 2     ; 2          ; 23   ; 0            ; |RISC_V_Multi_Cycle_1Hz                                                                                             ; RISC_V_Multi_Cycle_1Hz ; work         ;
;    |Clk_Div:comb_3|                              ; 18.5 (18.5)          ; 19.0 (19.0)                      ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 32 (32)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|Clk_Div:comb_3                                                                              ; Clk_Div                ; work         ;
;    |GPIO:IO|                                     ; 2.7 (2.7)            ; 4.0 (4.0)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 8 (8)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|GPIO:IO                                                                                     ; GPIO                   ; work         ;
;    |Mem_Map_Controler:MM|                        ; 39.8 (25.8)          ; 42.1 (26.7)                      ; 4.3 (2.8)                                         ; 2.0 (1.9)                        ; 0.0 (0.0)            ; 71 (34)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|Mem_Map_Controler:MM                                                                        ; Mem_Map_Controler      ; work         ;
;       |Mux_4_1:MUX|                              ; 14.0 (0.0)           ; 15.4 (0.0)                       ; 1.5 (0.0)                                         ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 37 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|Mem_Map_Controler:MM|Mux_4_1:MUX                                                            ; Mux_4_1                ; work         ;
;          |Mux_2_1:M2|                            ; 14.0 (14.0)          ; 15.4 (15.4)                      ; 1.5 (1.5)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 37 (37)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2                                                 ; Mux_2_1                ; work         ;
;    |RAM_Single_Port:RAM|                         ; 18833.2 (18833.2)    ; 22171.3 (22171.3)                ; 7112.3 (7112.3)                                   ; 3774.3 (3774.3)                  ; 0.0 (0.0)            ; 12053 (12053)       ; 32768 (32768)             ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RAM_Single_Port:RAM                                                                         ; RAM_Single_Port        ; work         ;
;    |RISC_V_Core:CORE|                            ; 886.5 (0.0)          ; 919.1 (0.0)                      ; 61.3 (0.0)                                        ; 28.8 (0.0)                       ; 0.0 (0.0)            ; 1244 (0)            ; 500 (0)                   ; 0 (0)         ; 2048              ; 2     ; 2          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE                                                                            ; RISC_V_Core            ; work         ;
;       |ALU:ALURISCV|                             ; 502.0 (502.0)        ; 476.6 (476.6)                    ; 0.0 (0.0)                                         ; 25.4 (25.4)                      ; 0.0 (0.0)            ; 653 (653)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 2          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|ALU:ALURISCV                                                               ; ALU                    ; work         ;
;       |Control_Unit:CU|                          ; 37.8 (28.5)          ; 39.9 (30.3)                      ; 2.5 (2.2)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 70 (53)             ; 37 (22)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Control_Unit:CU                                                            ; Control_Unit           ; work         ;
;          |Counter_Param:uart_dummy_wait_counter| ; 9.3 (9.3)            ; 9.7 (9.7)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 15 (15)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Control_Unit:CU|Counter_Param:uart_dummy_wait_counter                      ; Counter_Param          ; work         ;
;       |Mux_2_1:PCMUX|                            ; 5.6 (5.6)            ; 5.3 (5.3)                        ; 0.0 (0.0)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 11 (11)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Mux_2_1:PCMUX                                                              ; Mux_2_1                ; work         ;
;       |Mux_2_1:PCOUTMUX|                         ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Mux_2_1:PCOUTMUX                                                           ; Mux_2_1                ; work         ;
;       |Mux_4_1:AMUX|                             ; 99.0 (0.0)           ; 98.4 (0.0)                       ; 0.0 (0.0)                                         ; 0.6 (0.0)                        ; 0.0 (0.0)            ; 168 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Mux_4_1:AMUX                                                               ; Mux_4_1                ; work         ;
;          |Mux_2_1:M2|                            ; 99.0 (99.0)          ; 98.4 (98.4)                      ; 0.0 (0.0)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 168 (168)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Mux_4_1:AMUX|Mux_2_1:M2                                                    ; Mux_2_1                ; work         ;
;       |Mux_4_1:BMUX|                             ; 66.3 (0.0)           ; 67.3 (0.0)                       ; 1.3 (0.0)                                         ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 112 (0)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Mux_4_1:BMUX                                                               ; Mux_4_1                ; work         ;
;          |Mux_2_1:M2|                            ; 66.3 (66.3)          ; 67.3 (67.3)                      ; 1.3 (1.3)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 112 (112)           ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Mux_4_1:BMUX|Mux_2_1:M2                                                    ; Mux_2_1                ; work         ;
;       |PC_Enable:PCE|                            ; 2.5 (2.5)            ; 2.3 (2.3)                        ; 0.0 (0.0)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|PC_Enable:PCE                                                              ; PC_Enable              ; work         ;
;       |Reg_File:REGFILE|                         ; 79.2 (79.2)          ; 123.3 (123.3)                    ; 44.1 (44.1)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 201 (201)           ; 162 (162)                 ; 0 (0)         ; 2048              ; 2     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_File:REGFILE                                                           ; Reg_File               ; work         ;
;          |altsyncram:registers_rtl_0|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_0                                ; altsyncram             ; work         ;
;             |altsyncram_2ho1:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_0|altsyncram_2ho1:auto_generated ; altsyncram_2ho1        ; work         ;
;          |altsyncram:registers_rtl_1|            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1                                ; altsyncram             ; work         ;
;             |altsyncram_2ho1:auto_generated|     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 1     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated ; altsyncram_2ho1        ; work         ;
;       |Reg_PC:PCBRAREG|                          ; 10.7 (10.7)          ; 13.8 (13.8)                      ; 3.2 (3.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 51 (51)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_PC:PCBRAREG                                                            ; Reg_PC                 ; work         ;
;       |Reg_PC:PCREG|                             ; 14.6 (14.6)          ; 15.2 (15.2)                      ; 1.5 (1.5)                                         ; 0.9 (0.9)                        ; 0.0 (0.0)            ; 0 (0)               ; 44 (44)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_PC:PCREG                                                               ; Reg_PC                 ; work         ;
;       |Reg_Param:ALUREG|                         ; 10.9 (10.9)          ; 13.4 (13.4)                      ; 3.2 (3.2)                                         ; 0.6 (0.6)                        ; 0.0 (0.0)            ; 0 (0)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_Param:ALUREG                                                           ; Reg_Param              ; work         ;
;       |Reg_Param:AREG|                           ; 10.7 (10.7)          ; 13.7 (13.7)                      ; 3.1 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 42 (42)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_Param:AREG                                                             ; Reg_Param              ; work         ;
;       |Reg_Param:BREG|                           ; 8.3 (8.3)            ; 10.8 (10.8)                      ; 2.5 (2.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 41 (41)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_Param:BREG                                                             ; Reg_Param              ; work         ;
;       |Reg_Param:DATAREG|                        ; 9.3 (9.3)            ; 9.8 (9.8)                        ; 0.6 (0.6)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 0 (0)               ; 32 (32)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_Param:DATAREG                                                          ; Reg_Param              ; work         ;
;       |Reg_Param:INSTRREG|                       ; 10.1 (10.1)          ; 13.5 (13.5)                      ; 3.4 (3.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 50 (50)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Reg_Param:INSTRREG                                                         ; Reg_Param              ; work         ;
;       |Shift_Unit:SU|                            ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Shift_Unit:SU                                                              ; Shift_Unit             ; work         ;
;          |Mux_4_1:MUX|                           ; 0.3 (0.0)            ; 0.3 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Shift_Unit:SU|Mux_4_1:MUX                                                  ; Mux_4_1                ; work         ;
;             |Mux_2_1:M2|                         ; 0.3 (0.3)            ; 0.3 (0.3)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Shift_Unit:SU|Mux_4_1:MUX|Mux_2_1:M2                                       ; Mux_2_1                ; work         ;
;       |Sign_Ext_Unit:SEU|                        ; 13.3 (0.0)           ; 14.7 (0.0)                       ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 24 (0)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Sign_Ext_Unit:SEU                                                          ; Sign_Ext_Unit          ; work         ;
;          |Mux_2_1:MUX|                           ; 13.0 (13.0)          ; 14.2 (14.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (23)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Sign_Ext_Unit:SEU|Mux_2_1:MUX                                              ; Mux_2_1                ; work         ;
;          |Mux_4_1:MUX12|                         ; 0.3 (0.0)            ; 0.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Sign_Ext_Unit:SEU|Mux_4_1:MUX12                                            ; Mux_4_1                ; work         ;
;             |Mux_2_1:M2|                         ; 0.3 (0.3)            ; 0.5 (0.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|RISC_V_Core:CORE|Sign_Ext_Unit:SEU|Mux_4_1:MUX12|Mux_2_1:M2                                 ; Mux_2_1                ; work         ;
;    |ROM_Single_Port:ROM|                         ; 10.0 (10.0)          ; 10.0 (10.0)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |RISC_V_Multi_Cycle_1Hz|ROM_Single_Port:ROM                                                                         ; ROM_Single_Port        ; work         ;
+--------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------+------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                             ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name             ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; gpio_port_out[0] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_port_out[1] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_port_out[2] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_port_out[3] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_port_out[4] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_port_out[5] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_port_out[6] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; gpio_port_out[7] ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; clk_out          ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CU_State[0]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CU_State[1]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CU_State[2]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; CU_State[3]      ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; rst              ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; clk              ; Input    ; -- ; (0)  ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gpio_port_in[6]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gpio_port_in[3]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gpio_port_in[0]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gpio_port_in[1]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gpio_port_in[4]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gpio_port_in[2]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gpio_port_in[5]  ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; gpio_port_in[7]  ; Input    ; -- ; --   ; (0)  ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+------------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+--------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                   ;
+--------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                ; Pad To Core Index ; Setting ;
+--------------------------------------------------------------------+-------------------+---------+
; rst                                                                ;                   ;         ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[5]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[24]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[23]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[21]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[20]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[3]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[19]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[18]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[1]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[2]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[0]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[4]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[16]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[6]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[7]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[8]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[9]                          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[10]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[11]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[12]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[13]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[14]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[15]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[17]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[31]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[30]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[29]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[28]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[27]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[26]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[25]                         ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[13]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[8]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[9]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[10]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[11]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[12]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[14]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[24]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[23]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[22]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[21]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[20]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[19]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[18]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[17]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[16]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[15]                                      ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[0]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[1]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[2]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[3]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[4]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[5]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[6]                                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[7]                                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.FETCH                ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.DECODE               ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.MEM_ADDR             ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.MEM_READ             ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.MEM_WRBACK           ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.MEM_WRITE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.REG_EXE              ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.REG_WRBACK           ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.BRANCH               ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.IMMI_EXE             ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.IMMI_WRBACK          ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.JUMP                 ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.UART_TX_INIT         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.UART_TX_WAIT         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.UART_DUMMY_WAIT      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[22]                         ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.STALL                ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[16]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[17]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[18]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[19]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[20]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[21]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[22]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[23]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[24]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[25]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[26]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[27]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[31]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[28]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[29]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[30]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[0]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[15]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[14]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[13]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[12]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[11]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[10]                      ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[9]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[8]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[7]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[6]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[5]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[4]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[3]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[2]                       ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[1]                       ; 1                 ; 0       ;
;      - Clk_Div:comb_3|out_clk~1                                    ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[16]~DUPLICATE               ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[23]~DUPLICATE               ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[24]~DUPLICATE               ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[4]~DUPLICATE                ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[5]~DUPLICATE                ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[14]~DUPLICATE               ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[28]~DUPLICATE               ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[6]~DUPLICATE                ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[9]~DUPLICATE                ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[10]~DUPLICATE               ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[8]~DUPLICATE                ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCREG|Q[3]~DUPLICATE                ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[20]~DUPLICATE                            ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[7]~DUPLICATE                             ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[5]~DUPLICATE                             ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[6]~DUPLICATE                             ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[19]~DUPLICATE                            ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[18]~DUPLICATE                            ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[16]~DUPLICATE                            ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[15]~DUPLICATE                            ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[0]~DUPLICATE                             ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[13]~DUPLICATE                            ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[12]~DUPLICATE                            ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[23]~DUPLICATE                            ; 1                 ; 0       ;
;      - Clk_Div:comb_3|cnt[21]~DUPLICATE                            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.MEM_ADDR~DUPLICATE   ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.REG_EXE~DUPLICATE    ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.MEM_WRBACK~DUPLICATE ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.BRANCH~DUPLICATE     ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.MEM_WRITE~DUPLICATE  ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Control_Unit:CU|State.IMMI_EXE~DUPLICATE   ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[19]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[20]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[21]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[22]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[23]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[24]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[25]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[26]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[28]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[29]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[12]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[11]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[10]~DUPLICATE            ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[8]~DUPLICATE             ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[6]~DUPLICATE             ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[5]~DUPLICATE             ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[3]~DUPLICATE             ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[2]~DUPLICATE             ; 1                 ; 0       ;
;      - RISC_V_Core:CORE|Reg_PC:PCBRAREG|Q[1]~DUPLICATE             ; 1                 ; 0       ;
; clk                                                                ;                   ;         ;
;      - Clk_Div:comb_3|out_clk                                      ; 1                 ; 0       ;
; gpio_port_in[6]                                                    ;                   ;         ;
;      - Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2|Q[6]~3          ; 1                 ; 0       ;
; gpio_port_in[3]                                                    ;                   ;         ;
;      - Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2|Q[3]~4          ; 1                 ; 0       ;
; gpio_port_in[0]                                                    ;                   ;         ;
;      - Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2|Q[0]~5          ; 0                 ; 0       ;
; gpio_port_in[1]                                                    ;                   ;         ;
;      - Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2|Q[1]~6          ; 0                 ; 0       ;
; gpio_port_in[4]                                                    ;                   ;         ;
;      - Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2|Q[4]~7          ; 1                 ; 0       ;
; gpio_port_in[2]                                                    ;                   ;         ;
;      - Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2|Q[2]~9          ; 1                 ; 0       ;
; gpio_port_in[5]                                                    ;                   ;         ;
;      - Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2|Q[5]~10         ; 0                 ; 0       ;
; gpio_port_in[7]                                                    ;                   ;         ;
;      - Mem_Map_Controler:MM|Mux_4_1:MUX|Mux_2_1:M2|Q[7]~33         ; 1                 ; 0       ;
+--------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                              ;
+---------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                            ; Location             ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Clk_Div:comb_3|Equal0~4                                                         ; LABCELL_X1_Y2_N21    ; 38      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; Clk_Div:comb_3|out_clk                                                          ; FF_X1_Y2_N11         ; 33279   ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; Mem_Map_Controler:MM|weGPIO                                                     ; LABCELL_X63_Y11_N30  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43681                                                   ; MLABCELL_X25_Y43_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43683                                                   ; LABCELL_X40_Y41_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43685                                                   ; MLABCELL_X39_Y27_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43687                                                   ; MLABCELL_X39_Y36_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43689                                                   ; MLABCELL_X34_Y44_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43690                                                   ; LABCELL_X40_Y41_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43691                                                   ; MLABCELL_X39_Y27_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43692                                                   ; MLABCELL_X39_Y28_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43694                                                   ; MLABCELL_X25_Y43_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43695                                                   ; LABCELL_X33_Y42_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43696                                                   ; LABCELL_X40_Y26_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43697                                                   ; LABCELL_X42_Y37_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43699                                                   ; MLABCELL_X25_Y43_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43700                                                   ; LABCELL_X40_Y41_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43701                                                   ; LABCELL_X40_Y28_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43702                                                   ; MLABCELL_X39_Y36_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43704                                                   ; LABCELL_X35_Y53_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43706                                                   ; LABCELL_X50_Y45_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43708                                                   ; LABCELL_X35_Y53_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43710                                                   ; LABCELL_X36_Y54_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43711                                                   ; MLABCELL_X39_Y54_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43712                                                   ; LABCELL_X50_Y45_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43713                                                   ; LABCELL_X35_Y53_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43714                                                   ; LABCELL_X37_Y50_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43715                                                   ; LABCELL_X40_Y38_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43716                                                   ; LABCELL_X45_Y44_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43717                                                   ; MLABCELL_X39_Y50_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43718                                                   ; MLABCELL_X39_Y50_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43719                                                   ; LABCELL_X45_Y38_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43720                                                   ; LABCELL_X40_Y36_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43721                                                   ; MLABCELL_X39_Y43_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43722                                                   ; LABCELL_X37_Y50_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43724                                                   ; LABCELL_X45_Y27_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43726                                                   ; LABCELL_X50_Y38_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43728                                                   ; LABCELL_X42_Y26_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43730                                                   ; LABCELL_X45_Y33_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43731                                                   ; LABCELL_X45_Y27_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43732                                                   ; LABCELL_X50_Y33_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43733                                                   ; LABCELL_X42_Y26_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43734                                                   ; LABCELL_X45_Y33_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43735                                                   ; LABCELL_X45_Y27_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43736                                                   ; LABCELL_X53_Y30_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43737                                                   ; LABCELL_X40_Y26_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43738                                                   ; LABCELL_X45_Y33_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43739                                                   ; LABCELL_X45_Y27_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43740                                                   ; LABCELL_X50_Y38_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43741                                                   ; LABCELL_X42_Y35_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43742                                                   ; LABCELL_X45_Y33_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43744                                                   ; LABCELL_X43_Y43_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43746                                                   ; LABCELL_X45_Y43_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43748                                                   ; LABCELL_X42_Y43_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43750                                                   ; LABCELL_X42_Y45_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43751                                                   ; LABCELL_X43_Y43_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43752                                                   ; LABCELL_X45_Y43_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43753                                                   ; LABCELL_X42_Y42_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43754                                                   ; LABCELL_X43_Y46_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43755                                                   ; LABCELL_X46_Y39_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43756                                                   ; LABCELL_X50_Y36_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43757                                                   ; LABCELL_X43_Y41_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43758                                                   ; LABCELL_X43_Y46_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43759                                                   ; LABCELL_X43_Y43_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43760                                                   ; LABCELL_X45_Y35_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43761                                                   ; LABCELL_X42_Y42_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43762                                                   ; LABCELL_X42_Y45_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43764                                                   ; LABCELL_X66_Y22_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43765                                                   ; LABCELL_X48_Y25_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43766                                                   ; MLABCELL_X39_Y27_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43767                                                   ; MLABCELL_X34_Y37_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43769                                                   ; LABCELL_X66_Y22_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43770                                                   ; LABCELL_X51_Y27_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43771                                                   ; MLABCELL_X39_Y27_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43772                                                   ; MLABCELL_X39_Y36_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43774                                                   ; LABCELL_X66_Y22_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43775                                                   ; LABCELL_X40_Y41_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43776                                                   ; MLABCELL_X39_Y27_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43777                                                   ; MLABCELL_X39_Y28_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43779                                                   ; LABCELL_X66_Y22_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43780                                                   ; LABCELL_X51_Y27_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43781                                                   ; MLABCELL_X39_Y27_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43782                                                   ; MLABCELL_X39_Y36_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43783                                                   ; LABCELL_X45_Y44_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43784                                                   ; LABCELL_X45_Y44_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43785                                                   ; MLABCELL_X39_Y50_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43786                                                   ; LABCELL_X37_Y50_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43787                                                   ; LABCELL_X45_Y44_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43788                                                   ; LABCELL_X45_Y44_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43789                                                   ; LABCELL_X37_Y50_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43790                                                   ; LABCELL_X37_Y50_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43791                                                   ; LABCELL_X40_Y38_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43792                                                   ; LABCELL_X48_Y33_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43793                                                   ; MLABCELL_X39_Y43_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43794                                                   ; LABCELL_X36_Y43_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43795                                                   ; LABCELL_X40_Y38_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43796                                                   ; LABCELL_X48_Y33_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43797                                                   ; LABCELL_X40_Y35_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43798                                                   ; LABCELL_X37_Y50_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43799                                                   ; MLABCELL_X65_Y24_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43800                                                   ; LABCELL_X50_Y38_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43801                                                   ; MLABCELL_X65_Y24_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43802                                                   ; MLABCELL_X65_Y33_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43803                                                   ; MLABCELL_X39_Y31_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43804                                                   ; LABCELL_X45_Y33_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43805                                                   ; LABCELL_X42_Y27_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43806                                                   ; LABCELL_X45_Y33_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43807                                                   ; MLABCELL_X65_Y24_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43808                                                   ; LABCELL_X57_Y32_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43809                                                   ; MLABCELL_X65_Y24_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43810                                                   ; LABCELL_X53_Y33_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43811                                                   ; LABCELL_X40_Y26_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43812                                                   ; LABCELL_X43_Y37_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43813                                                   ; LABCELL_X42_Y35_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43814                                                   ; LABCELL_X45_Y33_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43815                                                   ; LABCELL_X43_Y43_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43816                                                   ; LABCELL_X46_Y36_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43817                                                   ; LABCELL_X42_Y39_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43818                                                   ; LABCELL_X51_Y34_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43819                                                   ; MLABCELL_X47_Y41_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43820                                                   ; LABCELL_X43_Y46_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43821                                                   ; LABCELL_X42_Y42_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43822                                                   ; LABCELL_X42_Y41_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43823                                                   ; LABCELL_X45_Y42_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43824                                                   ; LABCELL_X45_Y35_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43825                                                   ; LABCELL_X43_Y39_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43826                                                   ; LABCELL_X51_Y34_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43827                                                   ; LABCELL_X42_Y42_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43828                                                   ; LABCELL_X42_Y42_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43829                                                   ; LABCELL_X40_Y41_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43830                                                   ; MLABCELL_X34_Y41_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43832                                                   ; MLABCELL_X25_Y43_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43833                                                   ; MLABCELL_X21_Y46_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43834                                                   ; MLABCELL_X39_Y27_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43835                                                   ; MLABCELL_X39_Y36_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43836                                                   ; LABCELL_X45_Y27_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43837                                                   ; LABCELL_X50_Y38_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43838                                                   ; LABCELL_X42_Y26_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43839                                                   ; LABCELL_X45_Y33_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43841                                                   ; LABCELL_X31_Y38_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43842                                                   ; LABCELL_X40_Y41_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43843                                                   ; LABCELL_X40_Y28_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43844                                                   ; MLABCELL_X39_Y28_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43845                                                   ; LABCELL_X45_Y27_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43846                                                   ; LABCELL_X50_Y38_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43847                                                   ; LABCELL_X42_Y26_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43848                                                   ; LABCELL_X42_Y35_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43850                                                   ; MLABCELL_X25_Y43_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43851                                                   ; LABCELL_X40_Y41_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43853                                                   ; MLABCELL_X34_Y44_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43854                                                   ; LABCELL_X40_Y41_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43855                                                   ; MLABCELL_X39_Y27_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43856                                                   ; MLABCELL_X39_Y36_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43857                                                   ; MLABCELL_X39_Y27_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43858                                                   ; MLABCELL_X39_Y36_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43859                                                   ; LABCELL_X45_Y27_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43860                                                   ; LABCELL_X50_Y38_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43861                                                   ; LABCELL_X45_Y27_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43862                                                   ; LABCELL_X50_Y38_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43863                                                   ; LABCELL_X42_Y26_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43864                                                   ; LABCELL_X45_Y33_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43865                                                   ; MLABCELL_X39_Y31_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43866                                                   ; LABCELL_X46_Y34_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43867                                                   ; LABCELL_X40_Y52_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43868                                                   ; MLABCELL_X39_Y52_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43869                                                   ; LABCELL_X35_Y53_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43870                                                   ; LABCELL_X37_Y50_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43871                                                   ; LABCELL_X45_Y52_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43872                                                   ; LABCELL_X45_Y49_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43873                                                   ; LABCELL_X36_Y46_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43874                                                   ; LABCELL_X43_Y46_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43875                                                   ; LABCELL_X27_Y49_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43876                                                   ; LABCELL_X36_Y50_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43877                                                   ; LABCELL_X40_Y50_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43878                                                   ; LABCELL_X37_Y50_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43879                                                   ; LABCELL_X43_Y43_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43880                                                   ; LABCELL_X40_Y46_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43881                                                   ; LABCELL_X42_Y42_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43882                                                   ; LABCELL_X43_Y46_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43883                                                   ; MLABCELL_X39_Y54_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43884                                                   ; LABCELL_X36_Y54_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43885                                                   ; LABCELL_X37_Y52_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43886                                                   ; LABCELL_X45_Y44_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43887                                                   ; LABCELL_X36_Y46_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43888                                                   ; LABCELL_X40_Y52_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43889                                                   ; MLABCELL_X39_Y43_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43890                                                   ; MLABCELL_X39_Y44_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43891                                                   ; LABCELL_X43_Y43_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43892                                                   ; LABCELL_X46_Y54_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43893                                                   ; LABCELL_X43_Y43_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43894                                                   ; LABCELL_X40_Y43_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43895                                                   ; LABCELL_X29_Y43_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43896                                                   ; LABCELL_X43_Y46_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43897                                                   ; LABCELL_X43_Y46_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43898                                                   ; LABCELL_X43_Y46_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43900                                                   ; LABCELL_X37_Y41_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43901                                                   ; LABCELL_X40_Y41_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43903                                                   ; LABCELL_X31_Y38_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43904                                                   ; LABCELL_X40_Y41_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43905                                                   ; MLABCELL_X39_Y27_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43906                                                   ; MLABCELL_X39_Y36_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43907                                                   ; LABCELL_X37_Y26_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43908                                                   ; MLABCELL_X39_Y36_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43910                                                   ; LABCELL_X31_Y32_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43911                                                   ; LABCELL_X51_Y27_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43913                                                   ; LABCELL_X31_Y32_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43914                                                   ; LABCELL_X48_Y25_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43915                                                   ; MLABCELL_X39_Y27_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43916                                                   ; MLABCELL_X39_Y36_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43917                                                   ; MLABCELL_X39_Y27_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43918                                                   ; MLABCELL_X39_Y28_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43919                                                   ; LABCELL_X35_Y38_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43920                                                   ; MLABCELL_X39_Y52_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43921                                                   ; LABCELL_X45_Y44_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43922                                                   ; LABCELL_X45_Y44_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43923                                                   ; MLABCELL_X39_Y50_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43924                                                   ; MLABCELL_X39_Y50_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43925                                                   ; LABCELL_X40_Y44_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43926                                                   ; LABCELL_X36_Y45_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43927                                                   ; LABCELL_X45_Y44_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43928                                                   ; LABCELL_X45_Y44_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43929                                                   ; LABCELL_X45_Y44_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43930                                                   ; LABCELL_X45_Y44_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43931                                                   ; MLABCELL_X39_Y50_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43932                                                   ; MLABCELL_X39_Y50_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43933                                                   ; MLABCELL_X39_Y50_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43934                                                   ; LABCELL_X37_Y50_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43935                                                   ; LABCELL_X45_Y27_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43936                                                   ; LABCELL_X50_Y38_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43937                                                   ; LABCELL_X42_Y26_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43938                                                   ; LABCELL_X42_Y35_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43939                                                   ; LABCELL_X45_Y27_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43940                                                   ; LABCELL_X50_Y38_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43941                                                   ; LABCELL_X42_Y26_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43942                                                   ; LABCELL_X45_Y33_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43943                                                   ; MLABCELL_X47_Y27_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43944                                                   ; LABCELL_X51_Y34_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43945                                                   ; LABCELL_X42_Y35_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43946                                                   ; LABCELL_X45_Y33_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43947                                                   ; LABCELL_X48_Y25_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43948                                                   ; LABCELL_X55_Y33_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43949                                                   ; LABCELL_X40_Y26_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43950                                                   ; LABCELL_X45_Y33_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43951                                                   ; LABCELL_X43_Y43_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43952                                                   ; LABCELL_X45_Y35_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43953                                                   ; LABCELL_X46_Y39_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43954                                                   ; LABCELL_X40_Y43_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43955                                                   ; LABCELL_X42_Y42_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43956                                                   ; LABCELL_X43_Y46_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43957                                                   ; LABCELL_X43_Y46_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43958                                                   ; LABCELL_X43_Y46_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43959                                                   ; LABCELL_X43_Y43_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43960                                                   ; LABCELL_X51_Y34_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43961                                                   ; LABCELL_X43_Y43_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43962                                                   ; MLABCELL_X47_Y40_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43963                                                   ; LABCELL_X42_Y42_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43964                                                   ; LABCELL_X42_Y41_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43965                                                   ; LABCELL_X42_Y42_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43966                                                   ; MLABCELL_X34_Y42_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43968                                                   ; LABCELL_X19_Y9_N54   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43969                                                   ; LABCELL_X24_Y12_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43970                                                   ; LABCELL_X19_Y9_N24   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43971                                                   ; MLABCELL_X28_Y16_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43973                                                   ; LABCELL_X24_Y27_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43974                                                   ; LABCELL_X24_Y27_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43975                                                   ; MLABCELL_X25_Y18_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43976                                                   ; MLABCELL_X25_Y16_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43978                                                   ; MLABCELL_X21_Y18_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43979                                                   ; MLABCELL_X28_Y15_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43980                                                   ; MLABCELL_X21_Y18_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43981                                                   ; MLABCELL_X21_Y18_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43983                                                   ; LABCELL_X23_Y27_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43984                                                   ; MLABCELL_X25_Y29_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43985                                                   ; MLABCELL_X25_Y29_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43986                                                   ; MLABCELL_X25_Y29_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43988                                                   ; MLABCELL_X25_Y30_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43989                                                   ; MLABCELL_X25_Y29_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43990                                                   ; LABCELL_X19_Y31_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43991                                                   ; LABCELL_X19_Y31_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43993                                                   ; LABCELL_X22_Y43_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43994                                                   ; LABCELL_X22_Y43_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43995                                                   ; MLABCELL_X28_Y43_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43996                                                   ; LABCELL_X22_Y43_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43998                                                   ; LABCELL_X19_Y39_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~43999                                                   ; LABCELL_X19_Y39_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44000                                                   ; LABCELL_X19_Y39_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44001                                                   ; LABCELL_X19_Y39_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44003                                                   ; MLABCELL_X28_Y47_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44004                                                   ; LABCELL_X22_Y50_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44005                                                   ; LABCELL_X22_Y50_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44006                                                   ; LABCELL_X22_Y50_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44008                                                   ; LABCELL_X22_Y8_N42   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44009                                                   ; LABCELL_X22_Y8_N36   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44010                                                   ; LABCELL_X22_Y8_N54   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44011                                                   ; LABCELL_X22_Y8_N39   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44013                                                   ; LABCELL_X33_Y21_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44014                                                   ; LABCELL_X33_Y21_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44015                                                   ; LABCELL_X37_Y21_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44016                                                   ; LABCELL_X37_Y21_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44018                                                   ; LABCELL_X31_Y15_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44019                                                   ; LABCELL_X31_Y15_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44020                                                   ; LABCELL_X31_Y15_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44021                                                   ; LABCELL_X31_Y15_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44023                                                   ; LABCELL_X33_Y23_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44024                                                   ; LABCELL_X33_Y23_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44025                                                   ; LABCELL_X33_Y23_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44026                                                   ; LABCELL_X33_Y23_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44028                                                   ; LABCELL_X23_Y30_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44029                                                   ; MLABCELL_X21_Y32_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44030                                                   ; LABCELL_X23_Y29_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44031                                                   ; LABCELL_X23_Y30_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44033                                                   ; MLABCELL_X25_Y42_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44034                                                   ; MLABCELL_X25_Y42_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44035                                                   ; MLABCELL_X25_Y42_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44036                                                   ; MLABCELL_X25_Y43_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44038                                                   ; LABCELL_X22_Y35_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44039                                                   ; LABCELL_X22_Y35_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44040                                                   ; LABCELL_X22_Y35_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44041                                                   ; MLABCELL_X28_Y40_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44043                                                   ; MLABCELL_X21_Y49_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44044                                                   ; LABCELL_X22_Y44_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44045                                                   ; LABCELL_X30_Y44_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44046                                                   ; MLABCELL_X25_Y44_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44047                                                   ; LABCELL_X37_Y18_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44048                                                   ; LABCELL_X37_Y18_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44049                                                   ; LABCELL_X27_Y16_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44050                                                   ; MLABCELL_X28_Y16_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44051                                                   ; MLABCELL_X25_Y16_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44052                                                   ; LABCELL_X22_Y19_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44053                                                   ; LABCELL_X27_Y20_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44054                                                   ; LABCELL_X24_Y23_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44055                                                   ; MLABCELL_X21_Y18_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44056                                                   ; LABCELL_X35_Y17_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44057                                                   ; LABCELL_X35_Y17_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44058                                                   ; LABCELL_X35_Y17_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44059                                                   ; MLABCELL_X28_Y23_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44060                                                   ; LABCELL_X22_Y26_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44061                                                   ; LABCELL_X23_Y24_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44062                                                   ; MLABCELL_X25_Y29_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44063                                                   ; LABCELL_X19_Y31_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44064                                                   ; LABCELL_X23_Y30_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44065                                                   ; LABCELL_X19_Y31_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44066                                                   ; LABCELL_X23_Y30_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44067                                                   ; LABCELL_X23_Y43_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44068                                                   ; LABCELL_X22_Y43_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44069                                                   ; LABCELL_X22_Y43_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44070                                                   ; LABCELL_X22_Y43_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44071                                                   ; LABCELL_X19_Y38_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44072                                                   ; MLABCELL_X25_Y39_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44073                                                   ; LABCELL_X19_Y39_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44074                                                   ; LABCELL_X40_Y38_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44075                                                   ; MLABCELL_X28_Y47_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44076                                                   ; LABCELL_X22_Y50_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44077                                                   ; LABCELL_X23_Y42_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44078                                                   ; LABCELL_X22_Y50_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44079                                                   ; LABCELL_X22_Y8_N0    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44080                                                   ; LABCELL_X36_Y20_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44081                                                   ; LABCELL_X36_Y20_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44082                                                   ; LABCELL_X36_Y20_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44083                                                   ; LABCELL_X37_Y21_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44084                                                   ; LABCELL_X33_Y21_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44085                                                   ; LABCELL_X37_Y21_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44086                                                   ; LABCELL_X37_Y21_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44087                                                   ; LABCELL_X33_Y18_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44088                                                   ; MLABCELL_X39_Y14_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44089                                                   ; LABCELL_X31_Y15_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44090                                                   ; MLABCELL_X39_Y16_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44091                                                   ; LABCELL_X33_Y23_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44092                                                   ; LABCELL_X33_Y23_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44093                                                   ; LABCELL_X33_Y23_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44094                                                   ; MLABCELL_X34_Y27_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44095                                                   ; MLABCELL_X21_Y32_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44096                                                   ; LABCELL_X23_Y30_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44097                                                   ; LABCELL_X22_Y30_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44098                                                   ; LABCELL_X23_Y30_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44099                                                   ; LABCELL_X24_Y42_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44100                                                   ; MLABCELL_X25_Y42_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44101                                                   ; MLABCELL_X25_Y42_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44102                                                   ; MLABCELL_X25_Y42_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44103                                                   ; LABCELL_X22_Y35_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44104                                                   ; LABCELL_X27_Y32_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44105                                                   ; LABCELL_X22_Y35_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44106                                                   ; LABCELL_X22_Y35_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44107                                                   ; LABCELL_X37_Y42_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44108                                                   ; LABCELL_X22_Y44_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44109                                                   ; MLABCELL_X34_Y43_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44110                                                   ; LABCELL_X30_Y47_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44111                                                   ; LABCELL_X24_Y12_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44112                                                   ; LABCELL_X22_Y15_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44113                                                   ; LABCELL_X19_Y9_N6    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44114                                                   ; LABCELL_X19_Y11_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44115                                                   ; LABCELL_X18_Y16_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44116                                                   ; LABCELL_X24_Y27_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44117                                                   ; LABCELL_X23_Y24_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44118                                                   ; LABCELL_X24_Y23_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44119                                                   ; LABCELL_X22_Y11_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44120                                                   ; LABCELL_X31_Y22_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44121                                                   ; MLABCELL_X21_Y18_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44122                                                   ; LABCELL_X22_Y11_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44123                                                   ; MLABCELL_X25_Y29_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44124                                                   ; MLABCELL_X25_Y29_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44125                                                   ; LABCELL_X22_Y26_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44126                                                   ; MLABCELL_X28_Y26_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44127                                                   ; LABCELL_X19_Y31_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44128                                                   ; LABCELL_X27_Y49_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44129                                                   ; LABCELL_X19_Y31_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44130                                                   ; LABCELL_X22_Y43_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44131                                                   ; LABCELL_X19_Y38_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44132                                                   ; LABCELL_X23_Y45_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44133                                                   ; LABCELL_X19_Y39_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44134                                                   ; LABCELL_X22_Y50_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44135                                                   ; LABCELL_X22_Y31_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44136                                                   ; LABCELL_X19_Y49_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44137                                                   ; LABCELL_X19_Y31_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44138                                                   ; LABCELL_X30_Y46_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44139                                                   ; LABCELL_X19_Y39_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44140                                                   ; MLABCELL_X25_Y48_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44141                                                   ; LABCELL_X19_Y38_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44142                                                   ; LABCELL_X22_Y50_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44143                                                   ; LABCELL_X22_Y8_N33   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44144                                                   ; LABCELL_X23_Y10_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44145                                                   ; LABCELL_X22_Y8_N15   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44146                                                   ; LABCELL_X23_Y10_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44147                                                   ; LABCELL_X37_Y22_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44148                                                   ; LABCELL_X37_Y21_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44149                                                   ; LABCELL_X37_Y22_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44150                                                   ; LABCELL_X37_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44151                                                   ; LABCELL_X31_Y15_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44152                                                   ; MLABCELL_X39_Y14_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44153                                                   ; LABCELL_X31_Y15_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44154                                                   ; LABCELL_X31_Y15_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44155                                                   ; LABCELL_X33_Y23_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44156                                                   ; LABCELL_X33_Y23_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44157                                                   ; LABCELL_X33_Y23_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44158                                                   ; MLABCELL_X34_Y27_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44159                                                   ; LABCELL_X19_Y31_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44160                                                   ; LABCELL_X24_Y43_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44161                                                   ; MLABCELL_X21_Y32_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44162                                                   ; MLABCELL_X25_Y42_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44163                                                   ; LABCELL_X22_Y35_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44164                                                   ; MLABCELL_X21_Y42_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44165                                                   ; LABCELL_X22_Y35_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44166                                                   ; LABCELL_X29_Y44_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44167                                                   ; MLABCELL_X21_Y32_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44168                                                   ; MLABCELL_X25_Y42_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44169                                                   ; LABCELL_X19_Y32_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44170                                                   ; LABCELL_X24_Y44_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44171                                                   ; LABCELL_X22_Y35_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44172                                                   ; LABCELL_X36_Y45_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44173                                                   ; LABCELL_X22_Y35_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44174                                                   ; LABCELL_X29_Y44_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44175                                                   ; LABCELL_X19_Y9_N9    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44176                                                   ; LABCELL_X23_Y26_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44177                                                   ; LABCELL_X19_Y9_N57   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44178                                                   ; LABCELL_X27_Y20_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44179                                                   ; MLABCELL_X25_Y21_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44180                                                   ; MLABCELL_X25_Y29_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44181                                                   ; MLABCELL_X21_Y16_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44182                                                   ; MLABCELL_X25_Y29_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44183                                                   ; LABCELL_X23_Y10_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44184                                                   ; LABCELL_X37_Y21_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44185                                                   ; LABCELL_X22_Y8_N57   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44186                                                   ; LABCELL_X37_Y21_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44187                                                   ; LABCELL_X31_Y15_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44188                                                   ; LABCELL_X33_Y23_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44189                                                   ; LABCELL_X27_Y18_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44190                                                   ; LABCELL_X33_Y23_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44191                                                   ; LABCELL_X19_Y31_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44192                                                   ; MLABCELL_X25_Y29_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44193                                                   ; MLABCELL_X25_Y29_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44194                                                   ; LABCELL_X23_Y30_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44195                                                   ; LABCELL_X22_Y45_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44196                                                   ; MLABCELL_X25_Y42_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44197                                                   ; LABCELL_X22_Y43_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44198                                                   ; LABCELL_X24_Y42_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44199                                                   ; LABCELL_X19_Y39_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44200                                                   ; LABCELL_X22_Y35_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44201                                                   ; LABCELL_X19_Y38_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44202                                                   ; MLABCELL_X28_Y40_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44203                                                   ; LABCELL_X22_Y50_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44204                                                   ; MLABCELL_X34_Y44_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44205                                                   ; LABCELL_X23_Y42_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44206                                                   ; LABCELL_X30_Y45_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44207                                                   ; LABCELL_X24_Y12_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44208                                                   ; LABCELL_X22_Y19_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44209                                                   ; LABCELL_X23_Y10_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44210                                                   ; LABCELL_X37_Y21_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44211                                                   ; LABCELL_X31_Y22_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44212                                                   ; MLABCELL_X25_Y29_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44213                                                   ; LABCELL_X31_Y15_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44214                                                   ; LABCELL_X33_Y23_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44215                                                   ; LABCELL_X19_Y9_N27   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44216                                                   ; LABCELL_X24_Y27_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44217                                                   ; LABCELL_X30_Y10_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44218                                                   ; MLABCELL_X39_Y22_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44219                                                   ; MLABCELL_X34_Y17_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44220                                                   ; LABCELL_X22_Y26_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44221                                                   ; LABCELL_X31_Y15_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44222                                                   ; LABCELL_X33_Y23_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44223                                                   ; MLABCELL_X25_Y30_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44224                                                   ; LABCELL_X22_Y43_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44225                                                   ; LABCELL_X36_Y29_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44226                                                   ; LABCELL_X22_Y43_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44227                                                   ; LABCELL_X33_Y39_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44228                                                   ; LABCELL_X22_Y50_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44229                                                   ; LABCELL_X19_Y39_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44230                                                   ; LABCELL_X22_Y50_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44231                                                   ; LABCELL_X23_Y30_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44232                                                   ; LABCELL_X36_Y45_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44233                                                   ; LABCELL_X23_Y29_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44234                                                   ; MLABCELL_X39_Y43_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44235                                                   ; LABCELL_X22_Y35_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44236                                                   ; LABCELL_X36_Y45_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44237                                                   ; LABCELL_X22_Y35_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44238                                                   ; LABCELL_X24_Y44_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44240                                                   ; LABCELL_X40_Y21_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44242                                                   ; LABCELL_X51_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44244                                                   ; LABCELL_X40_Y20_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44246                                                   ; MLABCELL_X39_Y27_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44247                                                   ; LABCELL_X40_Y21_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44248                                                   ; LABCELL_X51_Y21_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44249                                                   ; LABCELL_X42_Y20_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44250                                                   ; MLABCELL_X39_Y27_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44251                                                   ; LABCELL_X40_Y21_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44252                                                   ; LABCELL_X45_Y48_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44253                                                   ; LABCELL_X40_Y19_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44254                                                   ; MLABCELL_X39_Y30_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44255                                                   ; LABCELL_X40_Y21_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44256                                                   ; MLABCELL_X47_Y29_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44257                                                   ; LABCELL_X40_Y20_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44258                                                   ; MLABCELL_X39_Y27_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44260                                                   ; LABCELL_X42_Y39_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44262                                                   ; LABCELL_X40_Y45_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44264                                                   ; MLABCELL_X39_Y46_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44266                                                   ; LABCELL_X45_Y43_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44267                                                   ; LABCELL_X42_Y39_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44268                                                   ; MLABCELL_X47_Y31_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44269                                                   ; MLABCELL_X39_Y46_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44270                                                   ; LABCELL_X45_Y42_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44271                                                   ; LABCELL_X42_Y39_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44272                                                   ; LABCELL_X45_Y52_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44273                                                   ; MLABCELL_X39_Y46_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44274                                                   ; LABCELL_X37_Y46_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44275                                                   ; LABCELL_X42_Y39_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44276                                                   ; LABCELL_X40_Y45_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44277                                                   ; LABCELL_X42_Y35_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44278                                                   ; LABCELL_X37_Y46_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44280                                                   ; LABCELL_X51_Y19_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44282                                                   ; LABCELL_X48_Y20_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44284                                                   ; LABCELL_X40_Y19_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44286                                                   ; LABCELL_X51_Y23_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44287                                                   ; LABCELL_X51_Y19_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44288                                                   ; LABCELL_X63_Y18_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44289                                                   ; LABCELL_X43_Y17_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44290                                                   ; LABCELL_X51_Y23_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44291                                                   ; LABCELL_X51_Y19_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44292                                                   ; LABCELL_X48_Y20_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44293                                                   ; LABCELL_X43_Y17_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44294                                                   ; MLABCELL_X39_Y17_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44295                                                   ; LABCELL_X51_Y19_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44296                                                   ; LABCELL_X45_Y23_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44297                                                   ; LABCELL_X43_Y17_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44298                                                   ; LABCELL_X51_Y19_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44300                                                   ; LABCELL_X57_Y32_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44302                                                   ; LABCELL_X57_Y31_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44304                                                   ; LABCELL_X42_Y38_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44306                                                   ; LABCELL_X55_Y33_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44307                                                   ; LABCELL_X48_Y33_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44308                                                   ; LABCELL_X57_Y31_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44309                                                   ; LABCELL_X42_Y38_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44310                                                   ; LABCELL_X50_Y38_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44311                                                   ; LABCELL_X48_Y33_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44312                                                   ; LABCELL_X46_Y52_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44313                                                   ; LABCELL_X42_Y38_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44314                                                   ; LABCELL_X37_Y46_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44315                                                   ; LABCELL_X48_Y33_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44316                                                   ; LABCELL_X46_Y52_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44317                                                   ; LABCELL_X42_Y38_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44318                                                   ; LABCELL_X37_Y46_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44319                                                   ; LABCELL_X40_Y21_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44320                                                   ; LABCELL_X51_Y21_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44321                                                   ; LABCELL_X45_Y15_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44322                                                   ; LABCELL_X40_Y26_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44323                                                   ; LABCELL_X42_Y39_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44324                                                   ; LABCELL_X40_Y45_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44325                                                   ; LABCELL_X42_Y35_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44326                                                   ; LABCELL_X45_Y43_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44327                                                   ; LABCELL_X51_Y19_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44328                                                   ; LABCELL_X48_Y20_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44329                                                   ; LABCELL_X43_Y17_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44330                                                   ; LABCELL_X51_Y23_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44331                                                   ; MLABCELL_X52_Y33_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44332                                                   ; LABCELL_X57_Y31_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44333                                                   ; LABCELL_X42_Y38_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44334                                                   ; LABCELL_X55_Y33_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44335                                                   ; LABCELL_X40_Y21_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44336                                                   ; LABCELL_X51_Y27_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44337                                                   ; LABCELL_X40_Y17_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44338                                                   ; LABCELL_X42_Y26_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44339                                                   ; LABCELL_X42_Y39_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44340                                                   ; LABCELL_X40_Y45_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44341                                                   ; MLABCELL_X39_Y46_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44342                                                   ; LABCELL_X45_Y43_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44343                                                   ; LABCELL_X51_Y19_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44344                                                   ; LABCELL_X48_Y20_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44345                                                   ; LABCELL_X43_Y17_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44346                                                   ; MLABCELL_X39_Y17_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44347                                                   ; LABCELL_X48_Y33_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44348                                                   ; LABCELL_X43_Y40_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44349                                                   ; LABCELL_X42_Y38_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44350                                                   ; LABCELL_X40_Y46_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44351                                                   ; LABCELL_X51_Y12_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44352                                                   ; LABCELL_X51_Y21_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44353                                                   ; LABCELL_X40_Y20_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44354                                                   ; LABCELL_X40_Y26_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44355                                                   ; LABCELL_X42_Y30_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44356                                                   ; MLABCELL_X47_Y31_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44357                                                   ; LABCELL_X42_Y35_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44358                                                   ; LABCELL_X45_Y43_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44359                                                   ; MLABCELL_X52_Y9_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44360                                                   ; LABCELL_X63_Y18_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44361                                                   ; LABCELL_X43_Y17_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44362                                                   ; LABCELL_X51_Y23_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44363                                                   ; LABCELL_X57_Y32_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44364                                                   ; LABCELL_X57_Y31_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44365                                                   ; LABCELL_X45_Y33_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44366                                                   ; LABCELL_X55_Y33_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44367                                                   ; LABCELL_X40_Y21_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44368                                                   ; MLABCELL_X47_Y25_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44369                                                   ; LABCELL_X40_Y30_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44370                                                   ; LABCELL_X46_Y33_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44371                                                   ; LABCELL_X40_Y17_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44372                                                   ; MLABCELL_X34_Y28_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44373                                                   ; LABCELL_X42_Y35_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44374                                                   ; LABCELL_X45_Y43_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44375                                                   ; LABCELL_X51_Y19_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44376                                                   ; LABCELL_X48_Y20_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44377                                                   ; LABCELL_X48_Y33_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44378                                                   ; LABCELL_X51_Y33_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44379                                                   ; LABCELL_X40_Y17_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44380                                                   ; LABCELL_X51_Y23_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44381                                                   ; MLABCELL_X47_Y34_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44382                                                   ; LABCELL_X50_Y33_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44383                                                   ; LABCELL_X40_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44384                                                   ; LABCELL_X51_Y21_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44385                                                   ; LABCELL_X40_Y19_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44386                                                   ; LABCELL_X40_Y26_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44387                                                   ; LABCELL_X43_Y9_N33   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44388                                                   ; LABCELL_X51_Y21_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44389                                                   ; LABCELL_X40_Y17_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44390                                                   ; LABCELL_X40_Y26_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44391                                                   ; MLABCELL_X52_Y36_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44392                                                   ; MLABCELL_X52_Y36_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44393                                                   ; LABCELL_X40_Y20_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44394                                                   ; MLABCELL_X39_Y37_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44395                                                   ; LABCELL_X40_Y21_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44396                                                   ; LABCELL_X45_Y27_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44397                                                   ; LABCELL_X42_Y19_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44398                                                   ; LABCELL_X40_Y26_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44399                                                   ; LABCELL_X42_Y39_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44400                                                   ; LABCELL_X40_Y45_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44401                                                   ; MLABCELL_X39_Y46_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44402                                                   ; LABCELL_X45_Y43_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44403                                                   ; LABCELL_X42_Y39_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44404                                                   ; LABCELL_X46_Y33_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44405                                                   ; MLABCELL_X39_Y46_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44406                                                   ; LABCELL_X43_Y43_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44407                                                   ; LABCELL_X42_Y38_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44408                                                   ; LABCELL_X42_Y48_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44409                                                   ; MLABCELL_X39_Y38_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44410                                                   ; MLABCELL_X47_Y49_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44411                                                   ; LABCELL_X42_Y39_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44412                                                   ; LABCELL_X42_Y48_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44413                                                   ; MLABCELL_X39_Y38_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44414                                                   ; LABCELL_X35_Y49_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44415                                                   ; LABCELL_X51_Y19_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44416                                                   ; LABCELL_X51_Y19_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44417                                                   ; LABCELL_X43_Y17_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44418                                                   ; LABCELL_X51_Y23_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44419                                                   ; LABCELL_X56_Y13_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44420                                                   ; LABCELL_X61_Y18_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44421                                                   ; LABCELL_X43_Y17_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44422                                                   ; LABCELL_X51_Y23_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44423                                                   ; LABCELL_X51_Y19_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44424                                                   ; LABCELL_X48_Y20_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44425                                                   ; LABCELL_X43_Y17_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44426                                                   ; LABCELL_X51_Y23_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44427                                                   ; LABCELL_X51_Y19_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44428                                                   ; LABCELL_X48_Y20_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44429                                                   ; LABCELL_X43_Y17_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44430                                                   ; LABCELL_X43_Y24_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44431                                                   ; LABCELL_X48_Y33_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44432                                                   ; LABCELL_X51_Y33_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44433                                                   ; LABCELL_X42_Y38_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44434                                                   ; LABCELL_X51_Y33_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44435                                                   ; LABCELL_X57_Y32_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44436                                                   ; LABCELL_X57_Y31_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44437                                                   ; MLABCELL_X47_Y34_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44438                                                   ; LABCELL_X55_Y33_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44439                                                   ; MLABCELL_X47_Y36_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44440                                                   ; LABCELL_X46_Y52_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44441                                                   ; LABCELL_X42_Y38_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44442                                                   ; LABCELL_X40_Y46_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44443                                                   ; LABCELL_X48_Y33_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44444                                                   ; LABCELL_X48_Y46_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44445                                                   ; LABCELL_X42_Y38_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44446                                                   ; LABCELL_X45_Y38_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44447                                                   ; LABCELL_X40_Y21_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44448                                                   ; LABCELL_X51_Y21_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44449                                                   ; LABCELL_X42_Y39_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44450                                                   ; LABCELL_X40_Y45_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44451                                                   ; LABCELL_X40_Y19_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44452                                                   ; LABCELL_X40_Y26_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44453                                                   ; LABCELL_X42_Y35_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44454                                                   ; LABCELL_X45_Y42_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44455                                                   ; LABCELL_X51_Y19_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44456                                                   ; LABCELL_X48_Y20_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44457                                                   ; LABCELL_X48_Y30_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44458                                                   ; LABCELL_X57_Y31_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44459                                                   ; LABCELL_X43_Y17_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44460                                                   ; LABCELL_X51_Y23_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44461                                                   ; LABCELL_X42_Y38_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44462                                                   ; LABCELL_X55_Y33_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44463                                                   ; LABCELL_X40_Y21_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44464                                                   ; LABCELL_X46_Y34_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44465                                                   ; LABCELL_X42_Y39_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44466                                                   ; LABCELL_X40_Y45_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44467                                                   ; LABCELL_X42_Y17_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44468                                                   ; LABCELL_X40_Y26_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44469                                                   ; MLABCELL_X39_Y46_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44470                                                   ; LABCELL_X45_Y43_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44471                                                   ; LABCELL_X51_Y19_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44472                                                   ; LABCELL_X48_Y20_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44473                                                   ; LABCELL_X48_Y30_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44474                                                   ; LABCELL_X46_Y52_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44475                                                   ; LABCELL_X43_Y17_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44476                                                   ; LABCELL_X50_Y26_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44477                                                   ; LABCELL_X42_Y38_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44478                                                   ; LABCELL_X51_Y33_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44479                                                   ; LABCELL_X40_Y21_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44480                                                   ; MLABCELL_X59_Y23_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44481                                                   ; LABCELL_X40_Y30_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44482                                                   ; MLABCELL_X47_Y31_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44483                                                   ; LABCELL_X42_Y19_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44484                                                   ; LABCELL_X40_Y26_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44485                                                   ; LABCELL_X42_Y35_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44486                                                   ; LABCELL_X45_Y42_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44487                                                   ; MLABCELL_X52_Y9_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44488                                                   ; LABCELL_X61_Y18_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44489                                                   ; MLABCELL_X52_Y31_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44490                                                   ; LABCELL_X57_Y31_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44491                                                   ; LABCELL_X43_Y19_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44492                                                   ; LABCELL_X56_Y18_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44493                                                   ; LABCELL_X29_Y36_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44494                                                   ; LABCELL_X53_Y33_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44495                                                   ; LABCELL_X40_Y21_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44496                                                   ; LABCELL_X48_Y25_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44497                                                   ; LABCELL_X40_Y30_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44498                                                   ; LABCELL_X46_Y33_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44499                                                   ; LABCELL_X40_Y17_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44500                                                   ; LABCELL_X40_Y26_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44501                                                   ; LABCELL_X42_Y35_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44502                                                   ; LABCELL_X45_Y43_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44503                                                   ; LABCELL_X51_Y19_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44504                                                   ; LABCELL_X55_Y24_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44505                                                   ; LABCELL_X53_Y31_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44506                                                   ; LABCELL_X51_Y33_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44507                                                   ; LABCELL_X42_Y17_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44508                                                   ; LABCELL_X55_Y24_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44509                                                   ; LABCELL_X42_Y38_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44510                                                   ; LABCELL_X55_Y33_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44512                                                   ; LABCELL_X27_Y12_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44514                                                   ; LABCELL_X30_Y28_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44515                                                   ; LABCELL_X30_Y11_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44516                                                   ; LABCELL_X22_Y31_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44518                                                   ; MLABCELL_X39_Y23_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44520                                                   ; LABCELL_X37_Y39_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44521                                                   ; MLABCELL_X25_Y36_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44522                                                   ; MLABCELL_X25_Y46_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44523                                                   ; LABCELL_X35_Y8_N27   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44524                                                   ; LABCELL_X30_Y28_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44525                                                   ; MLABCELL_X25_Y9_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44526                                                   ; LABCELL_X22_Y31_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44527                                                   ; LABCELL_X45_Y15_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44528                                                   ; LABCELL_X37_Y39_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44529                                                   ; MLABCELL_X25_Y36_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44530                                                   ; LABCELL_X37_Y39_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44532                                                   ; LABCELL_X35_Y8_N9    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44534                                                   ; LABCELL_X31_Y19_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44535                                                   ; LABCELL_X37_Y8_N36   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44536                                                   ; MLABCELL_X25_Y27_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44538                                                   ; LABCELL_X42_Y17_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44540                                                   ; LABCELL_X30_Y31_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44541                                                   ; LABCELL_X42_Y17_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44542                                                   ; LABCELL_X36_Y29_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44543                                                   ; LABCELL_X35_Y8_N0    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44544                                                   ; LABCELL_X31_Y19_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44545                                                   ; LABCELL_X31_Y27_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44546                                                   ; LABCELL_X31_Y27_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44547                                                   ; LABCELL_X43_Y17_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44548                                                   ; LABCELL_X30_Y31_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44549                                                   ; LABCELL_X42_Y17_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44550                                                   ; LABCELL_X30_Y31_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44552                                                   ; LABCELL_X19_Y11_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44554                                                   ; LABCELL_X19_Y33_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44555                                                   ; LABCELL_X19_Y11_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44556                                                   ; LABCELL_X19_Y33_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44558                                                   ; LABCELL_X23_Y24_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44560                                                   ; LABCELL_X31_Y42_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44561                                                   ; LABCELL_X22_Y26_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44562                                                   ; LABCELL_X31_Y42_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44563                                                   ; MLABCELL_X21_Y12_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44564                                                   ; LABCELL_X23_Y29_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44565                                                   ; MLABCELL_X21_Y12_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44566                                                   ; LABCELL_X31_Y33_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44567                                                   ; LABCELL_X23_Y24_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44568                                                   ; LABCELL_X30_Y39_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44569                                                   ; LABCELL_X23_Y24_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44570                                                   ; LABCELL_X31_Y38_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44572                                                   ; MLABCELL_X39_Y12_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44574                                                   ; LABCELL_X24_Y25_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44575                                                   ; MLABCELL_X39_Y12_N57 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44576                                                   ; MLABCELL_X25_Y27_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44578                                                   ; LABCELL_X45_Y23_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44580                                                   ; MLABCELL_X34_Y38_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44581                                                   ; LABCELL_X36_Y22_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44582                                                   ; MLABCELL_X34_Y38_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44583                                                   ; MLABCELL_X39_Y12_N42 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44584                                                   ; LABCELL_X33_Y27_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44585                                                   ; MLABCELL_X39_Y12_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44586                                                   ; LABCELL_X33_Y27_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44587                                                   ; LABCELL_X45_Y23_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44588                                                   ; LABCELL_X40_Y37_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44589                                                   ; LABCELL_X45_Y23_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44590                                                   ; MLABCELL_X34_Y37_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44591                                                   ; LABCELL_X35_Y8_N45   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44592                                                   ; LABCELL_X35_Y8_N57   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44593                                                   ; LABCELL_X30_Y11_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44594                                                   ; LABCELL_X31_Y12_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44595                                                   ; LABCELL_X40_Y32_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44596                                                   ; LABCELL_X46_Y10_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44597                                                   ; MLABCELL_X39_Y23_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44598                                                   ; LABCELL_X50_Y22_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44599                                                   ; MLABCELL_X39_Y11_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44600                                                   ; LABCELL_X37_Y12_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44601                                                   ; LABCELL_X37_Y12_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44602                                                   ; LABCELL_X31_Y12_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44603                                                   ; LABCELL_X23_Y24_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44604                                                   ; LABCELL_X23_Y24_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44605                                                   ; LABCELL_X23_Y24_N0   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44606                                                   ; LABCELL_X37_Y23_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44607                                                   ; LABCELL_X35_Y8_N12   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44608                                                   ; MLABCELL_X39_Y12_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44609                                                   ; LABCELL_X37_Y8_N48   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44610                                                   ; MLABCELL_X39_Y12_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44611                                                   ; LABCELL_X48_Y25_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44612                                                   ; LABCELL_X45_Y23_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44613                                                   ; LABCELL_X42_Y17_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44614                                                   ; LABCELL_X45_Y23_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44615                                                   ; LABCELL_X35_Y8_N15   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44616                                                   ; LABCELL_X37_Y12_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44617                                                   ; LABCELL_X35_Y8_N3    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44618                                                   ; MLABCELL_X39_Y11_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44619                                                   ; LABCELL_X46_Y15_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44620                                                   ; LABCELL_X36_Y22_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44621                                                   ; LABCELL_X43_Y17_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44622                                                   ; LABCELL_X45_Y23_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44623                                                   ; LABCELL_X30_Y28_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44624                                                   ; LABCELL_X37_Y39_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44625                                                   ; LABCELL_X30_Y28_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44626                                                   ; LABCELL_X57_Y32_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44627                                                   ; LABCELL_X37_Y27_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44628                                                   ; LABCELL_X31_Y42_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44629                                                   ; LABCELL_X37_Y27_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44630                                                   ; MLABCELL_X34_Y34_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44631                                                   ; LABCELL_X30_Y31_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44632                                                   ; LABCELL_X37_Y39_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44633                                                   ; MLABCELL_X34_Y28_N51 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44634                                                   ; LABCELL_X46_Y33_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44635                                                   ; LABCELL_X37_Y27_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44636                                                   ; LABCELL_X33_Y41_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44637                                                   ; LABCELL_X37_Y26_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44638                                                   ; LABCELL_X30_Y39_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44639                                                   ; LABCELL_X31_Y19_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44640                                                   ; MLABCELL_X47_Y31_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44641                                                   ; LABCELL_X31_Y19_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44642                                                   ; LABCELL_X66_Y22_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44643                                                   ; LABCELL_X33_Y27_N30  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44644                                                   ; MLABCELL_X34_Y38_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44645                                                   ; MLABCELL_X28_Y26_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44646                                                   ; LABCELL_X33_Y36_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44647                                                   ; LABCELL_X33_Y27_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44648                                                   ; LABCELL_X30_Y31_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44649                                                   ; LABCELL_X31_Y19_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44650                                                   ; LABCELL_X30_Y31_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44651                                                   ; LABCELL_X33_Y27_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44652                                                   ; LABCELL_X33_Y36_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44653                                                   ; LABCELL_X30_Y27_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44654                                                   ; LABCELL_X30_Y38_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44655                                                   ; LABCELL_X30_Y11_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44656                                                   ; LABCELL_X30_Y28_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44657                                                   ; LABCELL_X27_Y12_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44658                                                   ; MLABCELL_X21_Y32_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44659                                                   ; MLABCELL_X39_Y23_N48 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44660                                                   ; LABCELL_X37_Y39_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44661                                                   ; LABCELL_X33_Y37_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44662                                                   ; MLABCELL_X25_Y46_N15 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44663                                                   ; LABCELL_X30_Y11_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44664                                                   ; LABCELL_X30_Y28_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44665                                                   ; LABCELL_X30_Y11_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44666                                                   ; LABCELL_X22_Y31_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44667                                                   ; LABCELL_X45_Y10_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44668                                                   ; LABCELL_X37_Y39_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44669                                                   ; MLABCELL_X39_Y23_N39 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44670                                                   ; LABCELL_X37_Y39_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44671                                                   ; LABCELL_X35_Y8_N6    ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44672                                                   ; LABCELL_X42_Y17_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44673                                                   ; LABCELL_X31_Y19_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44674                                                   ; LABCELL_X30_Y31_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44675                                                   ; LABCELL_X22_Y10_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44676                                                   ; LABCELL_X43_Y17_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44677                                                   ; LABCELL_X31_Y19_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44678                                                   ; LABCELL_X30_Y31_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44679                                                   ; LABCELL_X35_Y8_N33   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44680                                                   ; LABCELL_X42_Y17_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44681                                                   ; LABCELL_X31_Y19_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44682                                                   ; LABCELL_X30_Y31_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44683                                                   ; LABCELL_X22_Y10_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44684                                                   ; LABCELL_X42_Y17_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44685                                                   ; LABCELL_X31_Y19_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44686                                                   ; LABCELL_X30_Y31_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44687                                                   ; LABCELL_X19_Y11_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44688                                                   ; LABCELL_X37_Y27_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44689                                                   ; MLABCELL_X21_Y12_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44690                                                   ; LABCELL_X19_Y33_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44691                                                   ; LABCELL_X37_Y23_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44692                                                   ; LABCELL_X31_Y42_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44693                                                   ; LABCELL_X22_Y26_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44694                                                   ; LABCELL_X30_Y39_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44695                                                   ; MLABCELL_X34_Y11_N3  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44696                                                   ; LABCELL_X37_Y27_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44697                                                   ; LABCELL_X19_Y11_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44698                                                   ; LABCELL_X29_Y33_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44699                                                   ; LABCELL_X23_Y24_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44700                                                   ; LABCELL_X31_Y42_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44701                                                   ; LABCELL_X42_Y22_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44702                                                   ; LABCELL_X31_Y42_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44703                                                   ; LABCELL_X30_Y11_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44704                                                   ; LABCELL_X33_Y27_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44705                                                   ; LABCELL_X31_Y14_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44706                                                   ; LABCELL_X33_Y27_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44707                                                   ; LABCELL_X45_Y23_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44708                                                   ; MLABCELL_X34_Y38_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44709                                                   ; LABCELL_X36_Y22_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44710                                                   ; LABCELL_X33_Y36_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44711                                                   ; MLABCELL_X39_Y12_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44712                                                   ; LABCELL_X33_Y27_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44713                                                   ; MLABCELL_X39_Y12_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44714                                                   ; LABCELL_X33_Y27_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44715                                                   ; LABCELL_X45_Y21_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44716                                                   ; MLABCELL_X34_Y37_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44717                                                   ; LABCELL_X35_Y23_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44718                                                   ; MLABCELL_X34_Y38_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44719                                                   ; LABCELL_X43_Y9_N27   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44720                                                   ; MLABCELL_X39_Y23_N9  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44721                                                   ; LABCELL_X37_Y9_N24   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44722                                                   ; LABCELL_X46_Y15_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44723                                                   ; LABCELL_X40_Y11_N39  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44724                                                   ; MLABCELL_X39_Y23_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44725                                                   ; MLABCELL_X39_Y26_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44726                                                   ; LABCELL_X43_Y25_N48  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44727                                                   ; LABCELL_X40_Y6_N51   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44728                                                   ; LABCELL_X46_Y10_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44729                                                   ; LABCELL_X40_Y6_N24   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44730                                                   ; MLABCELL_X47_Y17_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44731                                                   ; LABCELL_X31_Y12_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44732                                                   ; LABCELL_X42_Y25_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44733                                                   ; LABCELL_X37_Y9_N30   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44734                                                   ; LABCELL_X48_Y25_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44735                                                   ; MLABCELL_X39_Y10_N45 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44736                                                   ; MLABCELL_X39_Y11_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44737                                                   ; MLABCELL_X39_Y10_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44738                                                   ; LABCELL_X40_Y11_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44739                                                   ; LABCELL_X22_Y26_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44740                                                   ; LABCELL_X45_Y23_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44741                                                   ; LABCELL_X23_Y24_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44742                                                   ; LABCELL_X36_Y22_N33  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44743                                                   ; LABCELL_X33_Y9_N18   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44744                                                   ; MLABCELL_X39_Y12_N0  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44745                                                   ; LABCELL_X33_Y9_N21   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44746                                                   ; LABCELL_X40_Y12_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44747                                                   ; LABCELL_X37_Y25_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44748                                                   ; LABCELL_X45_Y21_N24  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44749                                                   ; LABCELL_X42_Y25_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44750                                                   ; LABCELL_X36_Y22_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44751                                                   ; LABCELL_X33_Y29_N36  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44752                                                   ; LABCELL_X31_Y19_N3   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44753                                                   ; MLABCELL_X34_Y28_N6  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44754                                                   ; LABCELL_X31_Y19_N15  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44755                                                   ; LABCELL_X45_Y42_N51  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44756                                                   ; MLABCELL_X52_Y29_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44757                                                   ; LABCELL_X57_Y32_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44758                                                   ; LABCELL_X66_Y22_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44759                                                   ; MLABCELL_X34_Y28_N24 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44760                                                   ; LABCELL_X31_Y19_N27  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44761                                                   ; MLABCELL_X34_Y28_N18 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44762                                                   ; LABCELL_X31_Y19_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44763                                                   ; LABCELL_X37_Y39_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44764                                                   ; LABCELL_X30_Y31_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44765                                                   ; LABCELL_X45_Y42_N21  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44766                                                   ; LABCELL_X30_Y31_N45  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44767                                                   ; MLABCELL_X39_Y27_N33 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44768                                                   ; LABCELL_X31_Y42_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44769                                                   ; LABCELL_X33_Y27_N6   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44770                                                   ; MLABCELL_X34_Y38_N12 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44771                                                   ; LABCELL_X37_Y26_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44772                                                   ; LABCELL_X33_Y41_N42  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44773                                                   ; MLABCELL_X28_Y26_N36 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44774                                                   ; MLABCELL_X34_Y38_N27 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44775                                                   ; LABCELL_X37_Y27_N18  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44776                                                   ; MLABCELL_X34_Y34_N21 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44777                                                   ; LABCELL_X33_Y27_N57  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44778                                                   ; MLABCELL_X34_Y38_N54 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44779                                                   ; LABCELL_X37_Y27_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44780                                                   ; LABCELL_X31_Y42_N54  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44781                                                   ; LABCELL_X33_Y27_N9   ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RAM_Single_Port:RAM|ram~44782                                                   ; LABCELL_X40_Y36_N12  ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISC_V_Core:CORE|Control_Unit:CU|Counter_Param:uart_dummy_wait_counter|Equal0~2 ; LABCELL_X66_Y3_N54   ; 17      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; RISC_V_Core:CORE|Control_Unit:CU|PCSrc~0                                        ; MLABCELL_X65_Y3_N0   ; 46      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; RISC_V_Core:CORE|Control_Unit:CU|Selector5~0                                    ; MLABCELL_X65_Y3_N21  ; 4       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; RISC_V_Core:CORE|Control_Unit:CU|State.FETCH                                    ; FF_X63_Y10_N26       ; 88      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISC_V_Core:CORE|Control_Unit:CU|State.UART_DUMMY_WAIT                          ; FF_X66_Y3_N44        ; 19      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; RISC_V_Core:CORE|PC_Enable:PCE|PCEn                                             ; MLABCELL_X59_Y6_N36  ; 95      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RISC_V_Core:CORE|Reg_File:REGFILE|Equal2~0                                      ; MLABCELL_X65_Y8_N39  ; 101     ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; clk                                                                             ; PIN_AF14             ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; clk                                                                             ; PIN_AF14             ; 38      ; Clock                      ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; rst                                                                             ; PIN_AJ4              ; 156     ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------------+----------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                           ;
+------------------------+--------------+---------+----------------------+------------------+---------------------------+
; Name                   ; Location     ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+--------------+---------+----------------------+------------------+---------------------------+
; Clk_Div:comb_3|out_clk ; FF_X1_Y2_N11 ; 33279   ; Global Clock         ; GCLK3            ; --                        ;
; clk                    ; PIN_AF14     ; 38      ; Global Clock         ; GCLK4            ; --                        ;
+------------------------+--------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------+
; Non-Global High Fan-Out Signals                           ;
+-------------------------------------------------+---------+
; Name                                            ; Fan-Out ;
+-------------------------------------------------+---------+
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[3]~6           ; 2286    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[2]~7           ; 2273    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[6]~10          ; 2271    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[7]~9           ; 2256    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[4]~1           ; 2243    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[5]~2           ; 2243    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[9]~3           ; 2213    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[8]~8           ; 2211    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[10]~4          ; 2195    ;
; RISC_V_Core:CORE|Mux_2_1:PCMUX|Q[11]~5          ; 2195    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[19]           ; 1028    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[18]           ; 1028    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[14]           ; 1028    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[13]           ; 1028    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[15]~DUPLICATE ; 1027    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[0]            ; 1027    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[20]           ; 1027    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[4]            ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[2]            ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[1]            ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[30]           ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[28]           ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[27]           ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[26]           ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[24]           ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[23]           ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[22]           ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[21]           ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[7]            ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[6]            ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[5]            ; 1026    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[3]~DUPLICATE  ; 1025    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[29]~DUPLICATE ; 1025    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[31]           ; 1025    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[11]           ; 1025    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[10]           ; 1025    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[8]~DUPLICATE  ; 1024    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[9]            ; 1024    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[25]~DUPLICATE ; 1022    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]~DUPLICATE ; 1022    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[12]~DUPLICATE ; 1019    ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[16]           ; 974     ;
+-------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
; Name                                                                                                   ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                                      ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs               ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_0|altsyncram_2ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; db/RISC-V.ram0_Reg_File_2801358d.hdl.mif ; M10K_X69_Y7_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage ;
; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1           ; 0     ; db/RISC-V.ram0_Reg_File_2801358d.hdl.mif ; M10K_X69_Y8_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Port Usage ;
+--------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+------------------------------------------+----------------+----------------------+-----------------+-----------------+----------+------------------------+-----------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------+
; Fitter DSP Block Usage Summary                ;
+---------------------------------+-------------+
; Statistic                       ; Number Used ;
+---------------------------------+-------------+
; Two Independent 18x18           ; 1           ;
; Sum of two 18x18                ; 1           ;
; Total number of DSP blocks      ; 2           ;
;                                 ;             ;
; Fixed Point Unsigned Multiplier ; 3           ;
+---------------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; Name                                    ; Mode                  ; Location      ; Sign Representation ; Data AX Input Register ; Data AY Input Register ; Data AZ Input Register ; Data BX Input Register ; Data BY Input Register ; Data BZ Input Register ; Output Register ; Dedicated Shift Register Chain ; Dedicated Pre-Adder ; Dedicated Coefficient Storage ; Dedicated Output Adder Chain ; Dedicated Output Accumulator ;
+-----------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+
; RISC_V_Core:CORE|ALU:ALURISCV|Mult0~8   ; Two Independent 18x18 ; DSP_X54_Y8_N0 ; Unsigned            ; no                     ; no                     ; --                     ; --                     ; --                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
; RISC_V_Core:CORE|ALU:ALURISCV|Mult0~405 ; Sum of two 18x18      ; DSP_X54_Y6_N0 ; Unsigned            ; no                     ; no                     ; --                     ; no                     ; no                     ; --                     ; no              ; no                             ; no                  ; no                            ; no                           ; no                           ;
+-----------------------------------------+-----------------------+---------------+---------------------+------------------------+------------------------+------------------------+------------------------+------------------------+------------------------+-----------------+--------------------------------+---------------------+-------------------------------+------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 75,610 / 289,320 ( 26 % ) ;
; C12 interconnects                           ; 7,067 / 13,420 ( 53 % )   ;
; C2 interconnects                            ; 33,879 / 119,108 ( 28 % ) ;
; C4 interconnects                            ; 27,282 / 56,300 ( 48 % )  ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 2,811 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 2 / 16 ( 13 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 10,379 / 84,580 ( 12 % )  ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 6,439 / 12,676 ( 51 % )   ;
; R14/C12 interconnect drivers                ; 12,150 / 20,720 ( 59 % )  ;
; R3 interconnects                            ; 37,117 / 130,992 ( 28 % ) ;
; R6 interconnects                            ; 64,939 / 266,960 ( 24 % ) ;
; Spine clocks                                ; 13 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 19    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                 ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000034    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+
; Total Pass         ; 19           ; 0            ; 19           ; 0            ; 0            ; 23        ; 19           ; 0            ; 23        ; 23        ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 13           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 23           ; 4            ; 23           ; 23           ; 0         ; 4            ; 23           ; 0         ; 0         ; 23           ; 10           ; 23           ; 23           ; 23           ; 23           ; 10           ; 23           ; 23           ; 23           ; 23           ; 10           ; 23           ; 23           ; 23           ; 23           ; 23           ; 23           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ;
; gpio_port_out[0]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_out[1]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_out[2]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_out[3]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_out[4]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_out[5]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_out[6]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_out[7]   ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk_out            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CU_State[0]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CU_State[1]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CU_State[2]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; CU_State[3]        ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; rst                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; clk                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_in[6]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_in[3]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_in[0]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_in[1]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_in[4]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_in[2]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_in[5]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
; gpio_port_in[7]    ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Passive Serial              ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                       ;
+------------------------+------------------------+-------------------+
; Source Clock(s)        ; Destination Clock(s)   ; Delay Added in ns ;
+------------------------+------------------------+-------------------+
; Clk_Div:comb_3|out_clk ; Clk_Div:comb_3|out_clk ; 644.4             ;
+------------------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                ; Destination Register                                                                                                         ; Delay Added in ns ;
+--------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Clk_Div:comb_3|out_clk                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 6.258             ;
; Clk_Div:comb_3|cnt[24]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[23]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[22]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[20]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[19]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[18]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[17]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[16]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[15]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[14]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[13]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[12]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[11]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[10]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[9]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[8]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[6]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[5]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[4]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[3]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[2]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[1]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; rst                                                                            ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[0]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[21]                                                         ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; Clk_Div:comb_3|cnt[7]                                                          ; Clk_Div:comb_3|out_clk                                                                                                       ; 2.682             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[22]                                      ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 1.372             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[21]                                      ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 1.253             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[24]                                      ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 1.055             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[8]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ram_block1a9~porta_address_reg0  ; 1.054             ;
; RISC_V_Core:CORE|Reg_Param:DATAREG|Q[19]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ram_block1a19~porta_datain_reg0  ; 0.962             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[20]                                      ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 0.956             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[11]                                      ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_0|altsyncram_2ho1:auto_generated|ram_block1a19~porta_address_reg0 ; 0.913             ;
; RISC_V_Core:CORE|Reg_Param:DATAREG|Q[26]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ram_block1a26~porta_datain_reg0  ; 0.902             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[9]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ram_block1a10~porta_address_reg0 ; 0.896             ;
; RISC_V_Core:CORE|Reg_Param:DATAREG|Q[23]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ram_block1a23~porta_datain_reg0  ; 0.895             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[23]                                      ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 0.883             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[7]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ram_block1a9~porta_address_reg0  ; 0.871             ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[7]                                           ; RAM_Single_Port:RAM|ram~27271                                                                                                ; 0.845             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[26]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[7]                                                                                         ; 0.836             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[70]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[29]                                                                                        ; 0.836             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[1]                                       ; RISC_V_Core:CORE|Control_Unit:CU|State.FETCH                                                                                 ; 0.828             ;
; RISC_V_Core:CORE|Reg_Param:DATAREG|Q[22]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ram_block1a22~porta_datain_reg0  ; 0.827             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[42]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[15]                                                                                        ; 0.822             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[36]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[12]                                                                                        ; 0.821             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[60]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[24]                                                                                        ; 0.821             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[50]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[19]                                                                                        ; 0.820             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[64]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[26]                                                                                        ; 0.820             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[40]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[14]                                                                                        ; 0.820             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[48]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[18]                                                                                        ; 0.820             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[56]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[22]                                                                                        ; 0.819             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[68]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[28]                                                                                        ; 0.819             ;
; RISC_V_Core:CORE|Reg_Param:DATAREG|Q[31]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_0|altsyncram_2ho1:auto_generated|ram_block1a31~porta_datain_reg0  ; 0.810             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[20]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[4]                                                                                         ; 0.810             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[41]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[15]                                                                                        ; 0.809             ;
; RISC_V_Core:CORE|Control_Unit:CU|State.DECODE                                  ; RISC_V_Core:CORE|Control_Unit:CU|State.IMMI_EXE                                                                              ; 0.809             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[54]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[21]                                                                                        ; 0.808             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[66]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[27]                                                                                        ; 0.808             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[28]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[8]                                                                                         ; 0.808             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[24]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[6]                                                                                         ; 0.808             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[32]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[10]                                                                                        ; 0.808             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[14]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[1]                                                                                         ; 0.802             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[0]                                       ; RISC_V_Core:CORE|Control_Unit:CU|State.FETCH                                                                                 ; 0.801             ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[22]                                        ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[22]                                                                                          ; 0.798             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[35]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[12]                                                                                        ; 0.784             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[13]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[1]                                                                                         ; 0.783             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[39]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[14]                                                                                        ; 0.783             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[47]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[18]                                                                                        ; 0.783             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[59]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[24]                                                                                        ; 0.783             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[63]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[26]                                                                                        ; 0.783             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[71]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[30]                                                                                        ; 0.783             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[67]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[28]                                                                                        ; 0.782             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[55]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[22]                                                                                        ; 0.782             ;
; RISC_V_Core:CORE|Control_Unit:CU|Counter_Param:uart_dummy_wait_counter|cnt[11] ; RISC_V_Core:CORE|Control_Unit:CU|State.UART_DUMMY_WAIT                                                                       ; 0.779             ;
; RISC_V_Core:CORE|Reg_Param:DATAREG|Q[18]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_0|altsyncram_2ho1:auto_generated|ram_block1a18~porta_datain_reg0  ; 0.776             ;
; RISC_V_Core:CORE|Reg_Param:DATAREG|Q[21]                                       ; RISC_V_Core:CORE|Reg_File:REGFILE|altsyncram:registers_rtl_1|altsyncram_2ho1:auto_generated|ram_block1a21~porta_datain_reg0  ; 0.776             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[25]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[7]                                                                                         ; 0.768             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[73]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[31]                                                                                        ; 0.768             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[69]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[29]                                                                                        ; 0.768             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[27]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[8]                                                                                         ; 0.767             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[23]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[6]                                                                                         ; 0.767             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[51]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[20]                                                                                        ; 0.767             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[57]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[23]                                                                                        ; 0.767             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[53]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[21]                                                                                        ; 0.767             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[5]                    ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 0.756             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[6]                    ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 0.756             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[7]                    ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 0.756             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[8]                    ; RISC_V_Core:CORE|Reg_Param:BREG|Q[17]                                                                                        ; 0.756             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[22]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[5]                                                                                         ; 0.744             ;
; RISC_V_Core:CORE|Reg_File:REGFILE|registers_rtl_1_bypass[72]                   ; RISC_V_Core:CORE|Reg_Param:BREG|Q[30]                                                                                        ; 0.741             ;
; RISC_V_Core:CORE|Control_Unit:CU|Counter_Param:uart_dummy_wait_counter|cnt[8]  ; RISC_V_Core:CORE|Control_Unit:CU|State.UART_DUMMY_WAIT                                                                       ; 0.736             ;
; RISC_V_Core:CORE|Reg_Param:INSTRREG|Q[4]                                       ; RISC_V_Core:CORE|Control_Unit:CU|State.IMMI_EXE                                                                              ; 0.732             ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[24]                                        ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[24]                                                                                          ; 0.721             ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[17]                                        ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[17]                                                                                          ; 0.721             ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[0]                                         ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[0]                                                                                           ; 0.720             ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[16]                                        ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[16]                                                                                          ; 0.720             ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[26]                                        ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[26]                                                                                          ; 0.720             ;
; RISC_V_Core:CORE|Reg_Param:ALUREG|Q[20]                                        ; RISC_V_Core:CORE|Reg_PC:PCREG|Q[20]                                                                                          ; 0.719             ;
; RISC_V_Core:CORE|Reg_Param:BREG|Q[29]                                          ; RAM_Single_Port:RAM|ram~20189                                                                                                ; 0.717             ;
+--------------------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info (119006): Selected device 5CSXFC6D6F31C6 for design "RISC-V"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 23 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (184020): Starting Fitter periphery placement operations
Info (11191): Automatically promoted 2 clocks (2 global)
    Info (11162): Clk_Div:comb_3|out_clk~CLKENA0 with 33309 fanout uses global clock CLKCTRL_G3
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): clk~inputCLKENA0 with 25 fanout uses global clock CLKCTRL_G4
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:01
Info (176233): Starting register packing
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RISC-V.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:20
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:03:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:45
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 30% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 50% of the available device resources in the region that extends from location X56_Y0 to location X66_Y10
Info (170202): The Fitter performed an Auto Fit compilation.  No optimizations were skipped because the design's timing and routability requirements required full optimization.
Info (170194): Fitter routing operations ending: elapsed time is 00:07:10
Info (11888): Total time spent on timing analysis during the Fitter is 64.25 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:01:07
Info (144001): Generated suppressed messages file D:/Quartus21/projects/RISC-V_Jorge-Padilla/output_files/RISC-V.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 7419 megabytes
    Info: Processing ended: Thu Mar  2 18:53:11 2023
    Info: Elapsed time: 00:18:14
    Info: Total CPU time (on all processors): 00:12:26


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in D:/Quartus21/projects/RISC-V_Jorge-Padilla/output_files/RISC-V.fit.smsg.


