void F_1 ( T_1 * V_1 , const T_2 * V_2 )\r\n{\r\n#ifndef F_2\r\nregister T_1 V_3 , V_4 ;\r\nregister const T_1 * V_5 , * V_6 ;\r\nV_5 = V_2 -> V_7 ;\r\nV_6 = & ( V_2 -> V_8 [ 0 ] ) ;\r\nV_3 = V_1 [ 0 ] ;\r\nV_4 = V_1 [ 1 ] ;\r\nV_3 ^= V_5 [ 0 ] ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 1 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 2 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 3 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 4 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 5 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 6 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 7 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 8 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 9 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 10 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 11 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 12 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 13 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 14 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 15 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 16 ] ) ;\r\n#if V_9 == 20\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 17 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 18 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 19 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 20 ] ) ;\r\n#endif\r\nV_4 ^= V_5 [ V_9 + 1 ] ;\r\nV_1 [ 1 ] = V_3 & 0xffffffffL ;\r\nV_1 [ 0 ] = V_4 & 0xffffffffL ;\r\n#else\r\nregister T_1 V_3 , V_4 , V_10 , * V_11 ;\r\nV_3 = V_1 [ 0 ] ;\r\nV_4 = V_1 [ 1 ] ;\r\nV_11 = ( T_1 * ) V_2 ;\r\nV_3 ^= V_11 [ 0 ] ;\r\nF_3 ( V_4 , V_3 , V_11 , 1 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 2 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 3 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 4 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 5 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 6 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 7 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 8 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 9 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 10 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 11 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 12 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 13 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 14 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 15 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 16 ) ;\r\n#if V_9 == 20\r\nF_3 ( V_4 , V_3 , V_11 , 17 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 18 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 19 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 20 ) ;\r\n#endif\r\nV_4 ^= V_11 [ V_9 + 1 ] ;\r\nV_1 [ 1 ] = V_3 & 0xffffffffL ;\r\nV_1 [ 0 ] = V_4 & 0xffffffffL ;\r\n#endif\r\n}\r\nvoid F_4 ( T_1 * V_1 , const T_2 * V_2 )\r\n{\r\n#ifndef F_2\r\nregister T_1 V_3 , V_4 ;\r\nregister const T_1 * V_5 , * V_6 ;\r\nV_5 = V_2 -> V_7 ;\r\nV_6 = & ( V_2 -> V_8 [ 0 ] ) ;\r\nV_3 = V_1 [ 0 ] ;\r\nV_4 = V_1 [ 1 ] ;\r\nV_3 ^= V_5 [ V_9 + 1 ] ;\r\n#if V_9 == 20\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 20 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 19 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 18 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 17 ] ) ;\r\n#endif\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 16 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 15 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 14 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 13 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 12 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 11 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 10 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 9 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 8 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 7 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 6 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 5 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 4 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 3 ] ) ;\r\nF_3 ( V_4 , V_3 , V_6 , V_5 [ 2 ] ) ;\r\nF_3 ( V_3 , V_4 , V_6 , V_5 [ 1 ] ) ;\r\nV_4 ^= V_5 [ 0 ] ;\r\nV_1 [ 1 ] = V_3 & 0xffffffffL ;\r\nV_1 [ 0 ] = V_4 & 0xffffffffL ;\r\n#else\r\nregister T_1 V_3 , V_4 , V_10 , * V_11 ;\r\nV_3 = V_1 [ 0 ] ;\r\nV_4 = V_1 [ 1 ] ;\r\nV_11 = ( T_1 * ) V_2 ;\r\nV_3 ^= V_11 [ V_9 + 1 ] ;\r\n#if V_9 == 20\r\nF_3 ( V_4 , V_3 , V_11 , 20 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 19 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 18 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 17 ) ;\r\n#endif\r\nF_3 ( V_4 , V_3 , V_11 , 16 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 15 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 14 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 13 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 12 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 11 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 10 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 9 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 8 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 7 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 6 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 5 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 4 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 3 ) ;\r\nF_3 ( V_4 , V_3 , V_11 , 2 ) ;\r\nF_3 ( V_3 , V_4 , V_11 , 1 ) ;\r\nV_4 ^= V_11 [ 0 ] ;\r\nV_1 [ 1 ] = V_3 & 0xffffffffL ;\r\nV_1 [ 0 ] = V_4 & 0xffffffffL ;\r\n#endif\r\n}\r\nvoid F_5 ( const unsigned char * V_12 , unsigned char * V_13 , long V_14 ,\r\nconst T_2 * V_15 , unsigned char * V_16 , int V_17 )\r\n{\r\nregister T_1 V_18 , V_19 ;\r\nregister T_1 V_20 , V_21 , V_22 , V_23 ;\r\nregister long V_3 = V_14 ;\r\nT_1 V_24 [ 2 ] ;\r\nif ( V_17 )\r\n{\r\nF_6 ( V_16 , V_20 ) ;\r\nF_6 ( V_16 , V_21 ) ;\r\nV_16 -= 8 ;\r\nfor ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 )\r\n{\r\nF_6 ( V_12 , V_18 ) ;\r\nF_6 ( V_12 , V_19 ) ;\r\nV_18 ^= V_20 ;\r\nV_19 ^= V_21 ;\r\nV_24 [ 0 ] = V_18 ;\r\nV_24 [ 1 ] = V_19 ;\r\nF_1 ( V_24 , V_15 ) ;\r\nV_20 = V_24 [ 0 ] ;\r\nV_21 = V_24 [ 1 ] ;\r\nF_7 ( V_20 , V_13 ) ;\r\nF_7 ( V_21 , V_13 ) ;\r\n}\r\nif ( V_3 != - 8 )\r\n{\r\nF_8 ( V_12 , V_18 , V_19 , V_3 + 8 ) ;\r\nV_18 ^= V_20 ;\r\nV_19 ^= V_21 ;\r\nV_24 [ 0 ] = V_18 ;\r\nV_24 [ 1 ] = V_19 ;\r\nF_1 ( V_24 , V_15 ) ;\r\nV_20 = V_24 [ 0 ] ;\r\nV_21 = V_24 [ 1 ] ;\r\nF_7 ( V_20 , V_13 ) ;\r\nF_7 ( V_21 , V_13 ) ;\r\n}\r\nF_7 ( V_20 , V_16 ) ;\r\nF_7 ( V_21 , V_16 ) ;\r\n}\r\nelse\r\n{\r\nF_6 ( V_16 , V_22 ) ;\r\nF_6 ( V_16 , V_23 ) ;\r\nV_16 -= 8 ;\r\nfor ( V_3 -= 8 ; V_3 >= 0 ; V_3 -= 8 )\r\n{\r\nF_6 ( V_12 , V_18 ) ;\r\nF_6 ( V_12 , V_19 ) ;\r\nV_24 [ 0 ] = V_18 ;\r\nV_24 [ 1 ] = V_19 ;\r\nF_4 ( V_24 , V_15 ) ;\r\nV_20 = V_24 [ 0 ] ^ V_22 ;\r\nV_21 = V_24 [ 1 ] ^ V_23 ;\r\nF_7 ( V_20 , V_13 ) ;\r\nF_7 ( V_21 , V_13 ) ;\r\nV_22 = V_18 ;\r\nV_23 = V_19 ;\r\n}\r\nif ( V_3 != - 8 )\r\n{\r\nF_6 ( V_12 , V_18 ) ;\r\nF_6 ( V_12 , V_19 ) ;\r\nV_24 [ 0 ] = V_18 ;\r\nV_24 [ 1 ] = V_19 ;\r\nF_4 ( V_24 , V_15 ) ;\r\nV_20 = V_24 [ 0 ] ^ V_22 ;\r\nV_21 = V_24 [ 1 ] ^ V_23 ;\r\nF_9 ( V_20 , V_21 , V_13 , V_3 + 8 ) ;\r\nV_22 = V_18 ;\r\nV_23 = V_19 ;\r\n}\r\nF_7 ( V_22 , V_16 ) ;\r\nF_7 ( V_23 , V_16 ) ;\r\n}\r\nV_18 = V_19 = V_20 = V_21 = V_22 = V_23 = 0 ;\r\nV_24 [ 0 ] = V_24 [ 1 ] = 0 ;\r\n}
