TimeQuest Timing Analyzer report for top_level
Wed Sep 04 23:18:27 2013
Quartus II 32-bit Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'controle:controlador|PC_en'
 12. Slow Model Setup: 'bloco_dados:bloco|ULA:ULA1|saida[0]'
 13. Slow Model Setup: 'clk_master'
 14. Slow Model Hold: 'clk_master'
 15. Slow Model Hold: 'bloco_dados:bloco|ULA:ULA1|saida[0]'
 16. Slow Model Hold: 'controle:controlador|PC_en'
 17. Slow Model Minimum Pulse Width: 'clk_master'
 18. Slow Model Minimum Pulse Width: 'bloco_dados:bloco|ULA:ULA1|saida[0]'
 19. Slow Model Minimum Pulse Width: 'controle:controlador|PC_en'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Fast Model Setup Summary
 25. Fast Model Hold Summary
 26. Fast Model Recovery Summary
 27. Fast Model Removal Summary
 28. Fast Model Minimum Pulse Width Summary
 29. Fast Model Setup: 'controle:controlador|PC_en'
 30. Fast Model Setup: 'bloco_dados:bloco|ULA:ULA1|saida[0]'
 31. Fast Model Setup: 'clk_master'
 32. Fast Model Hold: 'clk_master'
 33. Fast Model Hold: 'bloco_dados:bloco|ULA:ULA1|saida[0]'
 34. Fast Model Hold: 'controle:controlador|PC_en'
 35. Fast Model Minimum Pulse Width: 'clk_master'
 36. Fast Model Minimum Pulse Width: 'bloco_dados:bloco|ULA:ULA1|saida[0]'
 37. Fast Model Minimum Pulse Width: 'controle:controlador|PC_en'
 38. Setup Times
 39. Hold Times
 40. Clock to Output Times
 41. Minimum Clock to Output Times
 42. Multicorner Timing Analysis Summary
 43. Setup Times
 44. Hold Times
 45. Clock to Output Times
 46. Minimum Clock to Output Times
 47. Setup Transfers
 48. Hold Transfers
 49. Report TCCS
 50. Report RSKM
 51. Unconstrained Paths
 52. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top_level                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                   ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; Clock Name                          ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                 ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+
; bloco_dados:bloco|ULA:ULA1|saida[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { bloco_dados:bloco|ULA:ULA1|saida[0] } ;
; clk_master                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_master }                          ;
; controle:controlador|PC_en          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { controle:controlador|PC_en }          ;
+-------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                           ;
+------------+-----------------+------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                  ;
+------------+-----------------+------------+-------------------------------------------------------+
; 343.17 MHz ; 200.0 MHz       ; clk_master ; limit due to high minimum pulse width violation (tch) ;
+------------+-----------------+------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------------------------+
; Slow Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; controle:controlador|PC_en          ; -6.284 ; -44.933       ;
; bloco_dados:bloco|ULA:ULA1|saida[0] ; -3.408 ; -25.817       ;
; clk_master                          ; -1.914 ; -15.599       ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk_master                          ; -2.557 ; -23.493       ;
; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.165  ; 0.000         ;
; controle:controlador|PC_en          ; 4.425  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk_master                          ; -2.000 ; -113.380      ;
; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.500  ; 0.000         ;
; controle:controlador|PC_en          ; 0.500  ; 0.000         ;
+-------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'controle:controlador|PC_en'                                                                                                                                  ;
+--------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                             ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+
; -6.284 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.048     ; 2.944      ;
; -6.193 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.048     ; 2.853      ;
; -6.099 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.048     ; 2.759      ;
; -6.066 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.048     ; 2.726      ;
; -5.991 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.048     ; 2.651      ;
; -5.982 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.048     ; 2.642      ;
; -5.918 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 3.098      ;
; -5.827 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 3.007      ;
; -5.733 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.913      ;
; -5.700 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.880      ;
; -5.652 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.804      ;
; -5.648 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.194     ; 2.897      ;
; -5.625 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.805      ;
; -5.579 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.048     ; 2.239      ;
; -5.561 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.713      ;
; -5.557 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.194     ; 2.806      ;
; -5.516 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.951      ;
; -5.467 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.619      ;
; -5.425 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.860      ;
; -5.359 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.511      ;
; -5.333 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.045     ; 2.920      ;
; -5.331 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.766      ;
; -5.318 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.943      ;
; -5.304 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.484      ;
; -5.298 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.733      ;
; -5.264 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.193     ; 2.711      ;
; -5.242 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.045     ; 2.829      ;
; -5.227 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.852      ;
; -5.223 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.658      ;
; -5.214 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.649      ;
; -5.177 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.193     ; 2.624      ;
; -5.133 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.758      ;
; -5.123 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.558      ;
; -5.119 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.046     ; 2.271      ;
; -5.100 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.725      ;
; -5.043 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.194     ; 2.292      ;
; -5.040 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.045     ; 2.627      ;
; -5.025 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.650      ;
; -5.016 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.641      ;
; -4.925 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.550      ;
; -4.864 ; bloco_dados:bloco|registrador:RegPC|temp[6] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.299      ;
; -4.836 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -2.045     ; 2.423      ;
; -4.618 ; bloco_dados:bloco|registrador:RegPC|temp[7] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 2.053      ;
; -4.354 ; bloco_dados:bloco|registrador:RegPC|temp[6] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.946     ; 1.979      ;
+--------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'bloco_dados:bloco|ULA:ULA1|saida[0]'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -3.408 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.574      ; 4.007      ;
; -3.408 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.574      ; 4.007      ;
; -3.408 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.574      ; 4.007      ;
; -3.408 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.574      ; 4.007      ;
; -3.408 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.574      ; 4.007      ;
; -3.408 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.574      ; 4.007      ;
; -3.408 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.574      ; 4.007      ;
; -3.408 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.574      ; 4.007      ;
; -3.378 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.573      ; 4.009      ;
; -3.378 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.573      ; 4.009      ;
; -3.378 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.573      ; 4.009      ;
; -3.378 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.573      ; 4.009      ;
; -3.378 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.573      ; 4.009      ;
; -3.378 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.573      ; 4.009      ;
; -3.378 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.573      ; 4.009      ;
; -3.378 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.573      ; 4.009      ;
; -3.278 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.438      ; 3.892      ;
; -3.278 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.438      ; 3.892      ;
; -3.278 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.438      ; 3.892      ;
; -3.278 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.438      ; 3.892      ;
; -3.278 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.438      ; 3.892      ;
; -3.278 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.438      ; 3.892      ;
; -3.278 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.438      ; 3.892      ;
; -3.278 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.438      ; 3.892      ;
; -3.239 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.436      ; 3.847      ;
; -3.239 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.436      ; 3.847      ;
; -3.239 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.436      ; 3.847      ;
; -3.239 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.436      ; 3.847      ;
; -3.239 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.436      ; 3.847      ;
; -3.239 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.436      ; 3.847      ;
; -3.239 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.436      ; 3.847      ;
; -3.239 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.436      ; 3.847      ;
; -3.154 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.769      ;
; -3.154 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.769      ;
; -3.154 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.769      ;
; -3.154 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.769      ;
; -3.154 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.769      ;
; -3.154 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.769      ;
; -3.154 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.769      ;
; -3.154 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.769      ;
; -3.126 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.765      ;
; -3.126 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.765      ;
; -3.126 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.765      ;
; -3.126 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.765      ;
; -3.126 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.765      ;
; -3.126 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.765      ;
; -3.126 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.765      ;
; -3.126 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.765      ;
; -3.121 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.759      ;
; -3.121 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.759      ;
; -3.121 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.759      ;
; -3.121 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.759      ;
; -3.121 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.759      ;
; -3.121 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.759      ;
; -3.121 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.759      ;
; -3.121 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.591      ; 3.759      ;
; -3.113 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.757      ;
; -3.113 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.757      ;
; -3.113 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.757      ;
; -3.113 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.757      ;
; -3.113 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.757      ;
; -3.113 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.757      ;
; -3.113 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.757      ;
; -3.113 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.592      ; 3.757      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_master'                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node                                                                                                                   ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.914 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg0 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg1 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg2 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg3 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg4 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg5 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg6 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.025     ; 2.854      ;
; -1.914 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg7 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.025     ; 2.854      ;
; -0.083 ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 1.119      ;
; -0.071 ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 1.107      ;
; -0.068 ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 1.104      ;
; -0.066 ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 1.102      ;
; -0.065 ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 1.101      ;
; -0.056 ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 1.092      ;
; -0.043 ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 1.079      ;
; 0.106  ; controle:controlador|proximo_estado.S0                                                                                   ; controle:controlador|estado_atual.S0                                                                                      ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.930      ;
; 0.106  ; controle:controlador|proximo_estado.S1                                                                                   ; controle:controlador|estado_atual.S1                                                                                      ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.930      ;
; 0.110  ; controle:controlador|proximo_estado.S2                                                                                   ; controle:controlador|estado_atual.S2                                                                                      ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.926      ;
; 0.203  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|PC_en                                                                                                ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.833      ;
; 0.223  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.813      ;
; 0.224  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.812      ;
; 0.226  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.810      ;
; 0.227  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.809      ;
; 0.379  ; controle:controlador|proximo_estado.S1                                                                                   ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; controle:controlador|ULA_ctrl[1]                                                                                         ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; controle:controlador|proximo_estado.S2                                                                                   ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; controle:controlador|proximo_estado.S0                                                                                   ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.657      ;
; 1.027  ; bloco_dados:bloco|ULA:ULA1|saida[5]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.048      ; 1.557      ;
; 1.258  ; bloco_dados:bloco|ULA:ULA1|saida[6]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.001      ; 1.208      ;
; 1.273  ; bloco_dados:bloco|ULA:ULA1|saida[4]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.101      ; 1.293      ;
; 1.279  ; bloco_dados:bloco|ULA:ULA1|saida[7]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.001      ; 1.187      ;
; 1.349  ; bloco_dados:bloco|ULA:ULA1|saida[5]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.103      ; 1.219      ;
; 1.355  ; bloco_dados:bloco|ULA:ULA1|saida[3]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.101      ; 1.211      ;
; 1.400  ; bloco_dados:bloco|ULA:ULA1|saida[2]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.100      ; 1.165      ;
; 1.449  ; bloco_dados:bloco|ULA:ULA1|saida[6]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.946      ; 1.033      ;
; 1.466  ; bloco_dados:bloco|ULA:ULA1|saida[7]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.946      ; 1.016      ;
; 1.513  ; bloco_dados:bloco|ULA:ULA1|saida[3]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.046      ; 1.069      ;
; 1.542  ; bloco_dados:bloco|ULA:ULA1|saida[1]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.249      ; 1.172      ;
; 1.672  ; bloco_dados:bloco|ULA:ULA1|saida[1]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.194      ; 1.058      ;
; 1.946  ; bloco_dados:bloco|ULA:ULA1|saida[2]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.045      ; 0.635      ;
; 1.950  ; bloco_dados:bloco|ULA:ULA1|saida[4]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.046      ; 0.632      ;
; 1.984  ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 0.500        ; 2.753      ; 1.234      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 1.399      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 1.399      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 1.399      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 1.399      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 1.399      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 1.399      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 1.399      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 1.399      ;
; 2.409  ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 0.500        ; 2.698      ; 0.825      ;
; 2.484  ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 1.000        ; 2.753      ; 1.234      ;
; 2.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 1.399      ;
; 2.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 1.399      ;
; 2.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 1.399      ;
; 2.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 1.399      ;
; 2.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 1.399      ;
; 2.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 1.399      ;
; 2.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 1.399      ;
; 2.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 1.399      ;
; 2.827  ; controle:controlador|PC_en                                                                                               ; controle:controlador|PC_en                                                                                                ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 2.698      ; 0.657      ;
; 2.909  ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 1.000        ; 2.698      ; 0.825      ;
; 3.327  ; controle:controlador|PC_en                                                                                               ; controle:controlador|PC_en                                                                                                ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 2.698      ; 0.657      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_master'                                                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node                                                                                                                   ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -2.557 ; controle:controlador|PC_en                                                                                               ; controle:controlador|PC_en                                                                                                ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 0.657      ;
; -2.139 ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 0.000        ; 2.698      ; 0.825      ;
; -2.057 ; controle:controlador|PC_en                                                                                               ; controle:controlador|PC_en                                                                                                ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 0.657      ;
; -1.815 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 1.399      ;
; -1.815 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 1.399      ;
; -1.815 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 1.399      ;
; -1.815 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 1.399      ;
; -1.815 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 1.399      ;
; -1.815 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 1.399      ;
; -1.815 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 1.399      ;
; -1.815 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 2.698      ; 1.399      ;
; -1.753 ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 0.000        ; 2.753      ; 1.234      ;
; -1.639 ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; -0.500       ; 2.698      ; 0.825      ;
; -1.315 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 1.399      ;
; -1.315 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 1.399      ;
; -1.315 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 1.399      ;
; -1.315 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 1.399      ;
; -1.315 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 1.399      ;
; -1.315 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 1.399      ;
; -1.315 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 1.399      ;
; -1.315 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.698      ; 1.399      ;
; -1.253 ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; -0.500       ; 2.753      ; 1.234      ;
; -1.180 ; bloco_dados:bloco|ULA:ULA1|saida[4]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.046      ; 0.632      ;
; -1.176 ; bloco_dados:bloco|ULA:ULA1|saida[2]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.045      ; 0.635      ;
; -0.902 ; bloco_dados:bloco|ULA:ULA1|saida[1]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.194      ; 1.058      ;
; -0.811 ; bloco_dados:bloco|ULA:ULA1|saida[1]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.249      ; 1.172      ;
; -0.743 ; bloco_dados:bloco|ULA:ULA1|saida[3]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.046      ; 1.069      ;
; -0.696 ; bloco_dados:bloco|ULA:ULA1|saida[7]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.946      ; 1.016      ;
; -0.679 ; bloco_dados:bloco|ULA:ULA1|saida[6]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.946      ; 1.033      ;
; -0.669 ; bloco_dados:bloco|ULA:ULA1|saida[2]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.100      ; 1.165      ;
; -0.624 ; bloco_dados:bloco|ULA:ULA1|saida[3]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.101      ; 1.211      ;
; -0.618 ; bloco_dados:bloco|ULA:ULA1|saida[5]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.103      ; 1.219      ;
; -0.548 ; bloco_dados:bloco|ULA:ULA1|saida[7]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.001      ; 1.187      ;
; -0.542 ; bloco_dados:bloco|ULA:ULA1|saida[4]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.101      ; 1.293      ;
; -0.527 ; bloco_dados:bloco|ULA:ULA1|saida[6]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.001      ; 1.208      ;
; -0.257 ; bloco_dados:bloco|ULA:ULA1|saida[5]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 2.048      ; 1.557      ;
; 0.391  ; controle:controlador|proximo_estado.S2                                                                                   ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:controlador|proximo_estado.S0                                                                                   ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:controlador|proximo_estado.S1                                                                                   ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; controle:controlador|ULA_ctrl[1]                                                                                         ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.657      ;
; 0.543  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.809      ;
; 0.544  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.810      ;
; 0.546  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.812      ;
; 0.547  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.813      ;
; 0.567  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|PC_en                                                                                                ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.833      ;
; 0.660  ; controle:controlador|proximo_estado.S2                                                                                   ; controle:controlador|estado_atual.S2                                                                                      ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.926      ;
; 0.664  ; controle:controlador|proximo_estado.S0                                                                                   ; controle:controlador|estado_atual.S0                                                                                      ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.930      ;
; 0.664  ; controle:controlador|proximo_estado.S1                                                                                   ; controle:controlador|estado_atual.S1                                                                                      ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.930      ;
; 0.813  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 1.079      ;
; 0.826  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 1.092      ;
; 0.835  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 1.101      ;
; 0.836  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 1.102      ;
; 0.838  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 1.104      ;
; 0.841  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 1.107      ;
; 0.853  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 1.119      ;
; 2.645  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg0 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg1 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg2 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg3 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg4 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg5 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg6 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.025     ; 2.854      ;
; 2.645  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg7 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.025     ; 2.854      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'bloco_dados:bloco|ULA:ULA1|saida[0]'                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                 ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 3.165 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.757      ;
; 3.165 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.757      ;
; 3.165 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.757      ;
; 3.165 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.757      ;
; 3.165 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.757      ;
; 3.165 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.757      ;
; 3.165 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.757      ;
; 3.165 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.757      ;
; 3.168 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.759      ;
; 3.168 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.759      ;
; 3.168 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.759      ;
; 3.168 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.759      ;
; 3.168 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.759      ;
; 3.168 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.759      ;
; 3.168 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.759      ;
; 3.168 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.759      ;
; 3.173 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.765      ;
; 3.173 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.765      ;
; 3.173 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.765      ;
; 3.173 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.765      ;
; 3.173 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.765      ;
; 3.173 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.765      ;
; 3.173 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.765      ;
; 3.173 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.592      ; 3.765      ;
; 3.178 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.769      ;
; 3.178 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.769      ;
; 3.178 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.769      ;
; 3.178 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.769      ;
; 3.178 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.769      ;
; 3.178 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.769      ;
; 3.178 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.769      ;
; 3.178 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.591      ; 3.769      ;
; 3.411 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.436      ; 3.847      ;
; 3.411 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.436      ; 3.847      ;
; 3.411 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.436      ; 3.847      ;
; 3.411 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.436      ; 3.847      ;
; 3.411 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.436      ; 3.847      ;
; 3.411 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.436      ; 3.847      ;
; 3.411 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.436      ; 3.847      ;
; 3.411 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.436      ; 3.847      ;
; 3.433 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.574      ; 4.007      ;
; 3.433 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.574      ; 4.007      ;
; 3.433 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.574      ; 4.007      ;
; 3.433 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.574      ; 4.007      ;
; 3.433 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.574      ; 4.007      ;
; 3.433 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.574      ; 4.007      ;
; 3.433 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.574      ; 4.007      ;
; 3.433 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.574      ; 4.007      ;
; 3.436 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.573      ; 4.009      ;
; 3.436 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.573      ; 4.009      ;
; 3.436 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.573      ; 4.009      ;
; 3.436 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.573      ; 4.009      ;
; 3.436 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.573      ; 4.009      ;
; 3.436 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.573      ; 4.009      ;
; 3.436 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.573      ; 4.009      ;
; 3.436 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.573      ; 4.009      ;
; 3.454 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.438      ; 3.892      ;
; 3.454 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.438      ; 3.892      ;
; 3.454 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.438      ; 3.892      ;
; 3.454 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.438      ; 3.892      ;
; 3.454 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.438      ; 3.892      ;
; 3.454 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.438      ; 3.892      ;
; 3.454 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.438      ; 3.892      ;
; 3.454 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.438      ; 3.892      ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'controle:controlador|PC_en'                                                                                                                                  ;
+-------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                             ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+
; 4.425 ; bloco_dados:bloco|registrador:RegPC|temp[6] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 1.979      ;
; 4.499 ; bloco_dados:bloco|registrador:RegPC|temp[7] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.053      ;
; 4.745 ; bloco_dados:bloco|registrador:RegPC|temp[6] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.299      ;
; 4.787 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.048     ; 2.239      ;
; 4.817 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.271      ;
; 4.968 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.045     ; 2.423      ;
; 4.986 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.194     ; 2.292      ;
; 4.996 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.550      ;
; 5.004 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.558      ;
; 5.030 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.484      ;
; 5.057 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.511      ;
; 5.087 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.641      ;
; 5.095 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.649      ;
; 5.096 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.650      ;
; 5.104 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.658      ;
; 5.165 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.619      ;
; 5.171 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.725      ;
; 5.172 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.045     ; 2.627      ;
; 5.179 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.733      ;
; 5.190 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.048     ; 2.642      ;
; 5.199 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.048     ; 2.651      ;
; 5.204 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.758      ;
; 5.212 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.766      ;
; 5.259 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.713      ;
; 5.274 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.048     ; 2.726      ;
; 5.298 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.852      ;
; 5.306 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.860      ;
; 5.307 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.048     ; 2.759      ;
; 5.317 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.193     ; 2.624      ;
; 5.350 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.804      ;
; 5.351 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.805      ;
; 5.374 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.045     ; 2.829      ;
; 5.389 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.943      ;
; 5.397 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.946     ; 2.951      ;
; 5.401 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.048     ; 2.853      ;
; 5.404 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.193     ; 2.711      ;
; 5.426 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.880      ;
; 5.459 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 2.913      ;
; 5.465 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.045     ; 2.920      ;
; 5.492 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.048     ; 2.944      ;
; 5.500 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.194     ; 2.806      ;
; 5.553 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 3.007      ;
; 5.591 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.194     ; 2.897      ;
; 5.644 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -2.046     ; 3.098      ;
+-------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_master'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_master ; Rise       ; clk_master                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|PC_en                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|PC_en                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|ULA_ctrl[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|ULA_ctrl[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|estado_atual.S0                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|estado_atual.S0                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|estado_atual.S1                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|estado_atual.S1                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|estado_atual.S2                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|estado_atual.S2                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|proximo_estado.S0                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|proximo_estado.S0                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|proximo_estado.S1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|proximo_estado.S1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|proximo_estado.S2                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|proximo_estado.S2                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RAM1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RAM1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[0]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[0]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[1]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[1]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[2]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[2]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[3]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[3]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[4]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[4]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[5]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[5]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[6]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[6]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[7]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[7]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; clk_master|combout                                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'bloco_dados:bloco|ULA:ULA1|saida[0]'                                                                                 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|ULA1|saida[0]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|ULA1|saida[0]|combout             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'controle:controlador|PC_en'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[4]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[4]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[5]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[5]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[6]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[6]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[7]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[7]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; controlador|PC_en|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; controlador|PC_en|regout            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; reset     ; controle:controlador|PC_en ; 5.437 ; 5.437 ; Fall       ; controle:controlador|PC_en ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; reset     ; controle:controlador|PC_en ; -3.266 ; -3.266 ; Fall       ; controle:controlador|PC_en ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; RAM_OUT[*]  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.963 ; 6.963 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.944 ; 6.944 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[1] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.688 ; 6.688 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[2] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.703 ; 6.703 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[3] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.922 ; 6.922 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[4] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.736 ; 6.736 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[5] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.963 ; 6.963 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[6] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.566 ; 6.566 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[7] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.570 ; 6.570 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; PC[*]       ; clk_master                          ; 6.840 ; 6.840 ; Rise       ; clk_master                          ;
;  PC[0]      ; clk_master                          ; 6.836 ; 6.836 ; Rise       ; clk_master                          ;
;  PC[1]      ; clk_master                          ; 6.393 ; 6.393 ; Rise       ; clk_master                          ;
;  PC[2]      ; clk_master                          ; 6.409 ; 6.409 ; Rise       ; clk_master                          ;
;  PC[3]      ; clk_master                          ; 6.399 ; 6.399 ; Rise       ; clk_master                          ;
;  PC[4]      ; clk_master                          ; 6.840 ; 6.840 ; Rise       ; clk_master                          ;
;  PC[5]      ; clk_master                          ; 6.586 ; 6.586 ; Rise       ; clk_master                          ;
;  PC[6]      ; clk_master                          ; 6.379 ; 6.379 ; Rise       ; clk_master                          ;
;  PC[7]      ; clk_master                          ; 6.588 ; 6.588 ; Rise       ; clk_master                          ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; RAM_OUT[*]  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.566 ; 6.566 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.944 ; 6.944 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[1] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.688 ; 6.688 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[2] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.703 ; 6.703 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[3] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.922 ; 6.922 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[4] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.736 ; 6.736 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[5] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.963 ; 6.963 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[6] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.566 ; 6.566 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[7] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.570 ; 6.570 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; PC[*]       ; clk_master                          ; 6.379 ; 6.379 ; Rise       ; clk_master                          ;
;  PC[0]      ; clk_master                          ; 6.836 ; 6.836 ; Rise       ; clk_master                          ;
;  PC[1]      ; clk_master                          ; 6.393 ; 6.393 ; Rise       ; clk_master                          ;
;  PC[2]      ; clk_master                          ; 6.409 ; 6.409 ; Rise       ; clk_master                          ;
;  PC[3]      ; clk_master                          ; 6.399 ; 6.399 ; Rise       ; clk_master                          ;
;  PC[4]      ; clk_master                          ; 6.840 ; 6.840 ; Rise       ; clk_master                          ;
;  PC[5]      ; clk_master                          ; 6.586 ; 6.586 ; Rise       ; clk_master                          ;
;  PC[6]      ; clk_master                          ; 6.379 ; 6.379 ; Rise       ; clk_master                          ;
;  PC[7]      ; clk_master                          ; 6.588 ; 6.588 ; Rise       ; clk_master                          ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+--------------------------------------------------------------+
; Fast Model Setup Summary                                     ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; controle:controlador|PC_en          ; -2.945 ; -21.137       ;
; bloco_dados:bloco|ULA:ULA1|saida[0] ; -1.796 ; -13.720       ;
; clk_master                          ; -1.460 ; -11.680       ;
+-------------------------------------+--------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk_master                          ; -1.597 ; -16.341       ;
; bloco_dados:bloco|ULA:ULA1|saida[0] ; 2.273  ; 0.000         ;
; controle:controlador|PC_en          ; 2.711  ; 0.000         ;
+-------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+--------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                       ;
+-------------------------------------+--------+---------------+
; Clock                               ; Slack  ; End Point TNS ;
+-------------------------------------+--------+---------------+
; clk_master                          ; -2.000 ; -113.380      ;
; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.500  ; 0.000         ;
; controle:controlador|PC_en          ; 0.500  ; 0.000         ;
+-------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'controle:controlador|PC_en'                                                                                                                                  ;
+--------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack  ; From Node                                   ; To Node                             ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+
; -2.945 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.362     ; 1.301      ;
; -2.912 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.362     ; 1.268      ;
; -2.856 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.362     ; 1.212      ;
; -2.835 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.362     ; 1.191      ;
; -2.811 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.362     ; 1.167      ;
; -2.803 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.362     ; 1.159      ;
; -2.770 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.365      ;
; -2.737 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.332      ;
; -2.681 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.276      ;
; -2.660 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.255      ;
; -2.653 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.362     ; 1.009      ;
; -2.650 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.436     ; 1.271      ;
; -2.648 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.232      ;
; -2.636 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.231      ;
; -2.617 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.436     ; 1.238      ;
; -2.615 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.199      ;
; -2.613 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 1.316      ;
; -2.580 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 1.283      ;
; -2.559 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.143      ;
; -2.525 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.120      ;
; -2.524 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 1.227      ;
; -2.517 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.318     ; 1.307      ;
; -2.514 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.098      ;
; -2.503 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 1.206      ;
; -2.498 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.359     ; 1.280      ;
; -2.496 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.435     ; 1.207      ;
; -2.484 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.318     ; 1.274      ;
; -2.479 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 1.182      ;
; -2.471 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 1.174      ;
; -2.468 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.435     ; 1.179      ;
; -2.465 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.359     ; 1.247      ;
; -2.433 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.360     ; 1.017      ;
; -2.428 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.318     ; 1.218      ;
; -2.424 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 1.127      ;
; -2.413 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.436     ; 1.034      ;
; -2.407 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.318     ; 1.197      ;
; -2.383 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.318     ; 1.173      ;
; -2.375 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.318     ; 1.165      ;
; -2.364 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.359     ; 1.146      ;
; -2.328 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.318     ; 1.118      ;
; -2.306 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.359     ; 1.088      ;
; -2.302 ; bloco_dados:bloco|registrador:RegPC|temp[6] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 1.005      ;
; -2.231 ; bloco_dados:bloco|registrador:RegPC|temp[7] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.315     ; 0.934      ;
; -2.103 ; bloco_dados:bloco|registrador:RegPC|temp[6] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; 0.500        ; -1.318     ; 0.893      ;
+--------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'bloco_dados:bloco|ULA:ULA1|saida[0]'                                                                                                                                                                                                                  ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                 ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; -1.796 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.001     ; 2.397      ;
; -1.796 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.001     ; 2.397      ;
; -1.796 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.001     ; 2.397      ;
; -1.796 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.001     ; 2.397      ;
; -1.796 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.001     ; 2.397      ;
; -1.796 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.001     ; 2.397      ;
; -1.796 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.001     ; 2.397      ;
; -1.796 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.001     ; 2.397      ;
; -1.788 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.002     ; 2.399      ;
; -1.788 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.002     ; 2.399      ;
; -1.788 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.002     ; 2.399      ;
; -1.788 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.002     ; 2.399      ;
; -1.788 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.002     ; 2.399      ;
; -1.788 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.002     ; 2.399      ;
; -1.788 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.002     ; 2.399      ;
; -1.788 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.002     ; 2.399      ;
; -1.735 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.056     ; 2.333      ;
; -1.735 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.056     ; 2.333      ;
; -1.735 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.056     ; 2.333      ;
; -1.735 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.056     ; 2.333      ;
; -1.735 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.056     ; 2.333      ;
; -1.735 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.056     ; 2.333      ;
; -1.735 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.056     ; 2.333      ;
; -1.735 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.056     ; 2.333      ;
; -1.726 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.057     ; 2.320      ;
; -1.726 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.057     ; 2.320      ;
; -1.726 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.057     ; 2.320      ;
; -1.726 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.057     ; 2.320      ;
; -1.726 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.057     ; 2.320      ;
; -1.726 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.057     ; 2.320      ;
; -1.726 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.057     ; 2.320      ;
; -1.726 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; -0.057     ; 2.320      ;
; -1.678 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.289      ;
; -1.678 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.289      ;
; -1.678 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.289      ;
; -1.678 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.289      ;
; -1.678 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.289      ;
; -1.678 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.289      ;
; -1.678 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.289      ;
; -1.678 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.289      ;
; -1.668 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.286      ;
; -1.668 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.286      ;
; -1.668 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.286      ;
; -1.668 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.286      ;
; -1.668 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.286      ;
; -1.668 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.286      ;
; -1.668 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.286      ;
; -1.668 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.286      ;
; -1.667 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.008      ; 2.283      ;
; -1.667 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.008      ; 2.283      ;
; -1.667 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.008      ; 2.283      ;
; -1.667 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.008      ; 2.283      ;
; -1.667 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.008      ; 2.283      ;
; -1.667 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.008      ; 2.283      ;
; -1.667 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.008      ; 2.283      ;
; -1.667 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.008      ; 2.283      ;
; -1.662 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.282      ;
; -1.662 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.282      ;
; -1.662 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.282      ;
; -1.662 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.282      ;
; -1.662 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.282      ;
; -1.662 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.282      ;
; -1.662 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.282      ;
; -1.662 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 1.000        ; 0.009      ; 2.282      ;
+--------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_master'                                                                                                                                                                                                                                                                                                                             ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node                                                                                                                   ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.460 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg0 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg1 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg2 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg3 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg4 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg5 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg6 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg7 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_master                          ; clk_master  ; 1.000        ; -0.017     ; 2.442      ;
; 0.495  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.537      ;
; 0.496  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.536      ;
; 0.497  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.535      ;
; 0.497  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.535      ;
; 0.497  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.535      ;
; 0.498  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.534      ;
; 0.499  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.533      ;
; 0.552  ; controle:controlador|proximo_estado.S0                                                                                   ; controle:controlador|estado_atual.S0                                                                                      ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.480      ;
; 0.553  ; controle:controlador|proximo_estado.S1                                                                                   ; controle:controlador|estado_atual.S1                                                                                      ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.479      ;
; 0.555  ; controle:controlador|proximo_estado.S2                                                                                   ; controle:controlador|estado_atual.S2                                                                                      ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.477      ;
; 0.595  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|PC_en                                                                                                ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.437      ;
; 0.622  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.410      ;
; 0.624  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.408      ;
; 0.627  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.405      ;
; 0.628  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.404      ;
; 0.665  ; controle:controlador|proximo_estado.S2                                                                                   ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; controle:controlador|ULA_ctrl[1]                                                                                         ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; controle:controlador|proximo_estado.S0                                                                                   ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.367      ;
; 0.665  ; controle:controlador|proximo_estado.S1                                                                                   ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 1.000        ; 0.000      ; 0.367      ;
; 1.173  ; bloco_dados:bloco|ULA:ULA1|saida[5]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.362      ; 0.721      ;
; 1.320  ; bloco_dados:bloco|ULA:ULA1|saida[4]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.420      ; 0.599      ;
; 1.333  ; bloco_dados:bloco|ULA:ULA1|saida[6]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.378      ; 0.544      ;
; 1.341  ; bloco_dados:bloco|ULA:ULA1|saida[7]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.375      ; 0.533      ;
; 1.363  ; bloco_dados:bloco|ULA:ULA1|saida[5]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.422      ; 0.558      ;
; 1.369  ; bloco_dados:bloco|ULA:ULA1|saida[3]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.420      ; 0.550      ;
; 1.370  ; bloco_dados:bloco|ULA:ULA1|saida[7]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.315      ; 0.477      ;
; 1.377  ; bloco_dados:bloco|ULA:ULA1|saida[6]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.318      ; 0.473      ;
; 1.390  ; bloco_dados:bloco|ULA:ULA1|saida[2]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.419      ; 0.528      ;
; 1.396  ; bloco_dados:bloco|ULA:ULA1|saida[3]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.360      ; 0.496      ;
; 1.471  ; bloco_dados:bloco|ULA:ULA1|saida[1]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.496      ; 0.524      ;
; 1.480  ; bloco_dados:bloco|ULA:ULA1|saida[1]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.436      ; 0.488      ;
; 1.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.759      ;
; 1.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.759      ;
; 1.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.759      ;
; 1.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.759      ;
; 1.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.759      ;
; 1.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.759      ;
; 1.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.759      ;
; 1.585  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.759      ;
; 1.592  ; bloco_dados:bloco|ULA:ULA1|saida[2]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.359      ; 0.299      ;
; 1.594  ; bloco_dados:bloco|ULA:ULA1|saida[4]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.360      ; 0.298      ;
; 1.670  ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 0.500        ; 1.731      ; 0.560      ;
; 1.820  ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 0.500        ; 1.671      ; 0.383      ;
; 1.977  ; controle:controlador|PC_en                                                                                               ; controle:controlador|PC_en                                                                                                ; controle:controlador|PC_en          ; clk_master  ; 0.500        ; 1.671      ; 0.367      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.759      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.759      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.759      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.759      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.759      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.759      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.759      ;
; 2.085  ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.759      ;
; 2.170  ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 1.000        ; 1.731      ; 0.560      ;
; 2.320  ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 1.000        ; 1.671      ; 0.383      ;
; 2.477  ; controle:controlador|PC_en                                                                                               ; controle:controlador|PC_en                                                                                                ; controle:controlador|PC_en          ; clk_master  ; 1.000        ; 1.671      ; 0.367      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_master'                                                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                ; To Node                                                                                                                   ; Launch Clock                        ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+
; -1.597 ; controle:controlador|PC_en                                                                                               ; controle:controlador|PC_en                                                                                                ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.367      ;
; -1.440 ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 0.000        ; 1.671      ; 0.383      ;
; -1.309 ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; 0.000        ; 1.731      ; 0.560      ;
; -1.205 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.759      ;
; -1.205 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.759      ;
; -1.205 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.759      ;
; -1.205 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.759      ;
; -1.205 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.759      ;
; -1.205 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.759      ;
; -1.205 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.759      ;
; -1.205 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; 0.000        ; 1.671      ; 0.759      ;
; -1.097 ; controle:controlador|PC_en                                                                                               ; controle:controlador|PC_en                                                                                                ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.367      ;
; -0.940 ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; -0.500       ; 1.671      ; 0.383      ;
; -0.809 ; bloco_dados:bloco|ULA:ULA1|saida[0]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master  ; -0.500       ; 1.731      ; 0.560      ;
; -0.714 ; bloco_dados:bloco|ULA:ULA1|saida[4]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.360      ; 0.298      ;
; -0.712 ; bloco_dados:bloco|ULA:ULA1|saida[2]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.359      ; 0.299      ;
; -0.705 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.759      ;
; -0.705 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.759      ;
; -0.705 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.759      ;
; -0.705 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.759      ;
; -0.705 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.759      ;
; -0.705 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.759      ;
; -0.705 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.759      ;
; -0.705 ; controle:controlador|PC_en                                                                                               ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.671      ; 0.759      ;
; -0.610 ; bloco_dados:bloco|ULA:ULA1|saida[1]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.496      ; 0.524      ;
; -0.600 ; bloco_dados:bloco|ULA:ULA1|saida[1]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.436      ; 0.488      ;
; -0.529 ; bloco_dados:bloco|ULA:ULA1|saida[2]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.419      ; 0.528      ;
; -0.516 ; bloco_dados:bloco|ULA:ULA1|saida[3]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.360      ; 0.496      ;
; -0.508 ; bloco_dados:bloco|ULA:ULA1|saida[3]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.420      ; 0.550      ;
; -0.502 ; bloco_dados:bloco|ULA:ULA1|saida[5]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.422      ; 0.558      ;
; -0.497 ; bloco_dados:bloco|ULA:ULA1|saida[6]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.318      ; 0.473      ;
; -0.490 ; bloco_dados:bloco|ULA:ULA1|saida[7]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.315      ; 0.477      ;
; -0.480 ; bloco_dados:bloco|ULA:ULA1|saida[7]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.375      ; 0.533      ;
; -0.472 ; bloco_dados:bloco|ULA:ULA1|saida[6]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.378      ; 0.544      ;
; -0.459 ; bloco_dados:bloco|ULA:ULA1|saida[4]                                                                                      ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.420      ; 0.599      ;
; -0.293 ; bloco_dados:bloco|ULA:ULA1|saida[5]                                                                                      ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ; controle:controlador|PC_en          ; clk_master  ; -0.500       ; 1.362      ; 0.721      ;
; 0.215  ; controle:controlador|proximo_estado.S2                                                                                   ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:controlador|proximo_estado.S0                                                                                   ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:controlador|proximo_estado.S1                                                                                   ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; controle:controlador|ULA_ctrl[1]                                                                                         ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.367      ;
; 0.252  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.405      ;
; 0.256  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.408      ;
; 0.258  ; controle:controlador|estado_atual.S1                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.410      ;
; 0.285  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|PC_en                                                                                                ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.437      ;
; 0.325  ; controle:controlador|proximo_estado.S2                                                                                   ; controle:controlador|estado_atual.S2                                                                                      ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.477      ;
; 0.327  ; controle:controlador|proximo_estado.S1                                                                                   ; controle:controlador|estado_atual.S1                                                                                      ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.479      ;
; 0.328  ; controle:controlador|proximo_estado.S0                                                                                   ; controle:controlador|estado_atual.S0                                                                                      ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.480      ;
; 0.381  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.533      ;
; 0.382  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.534      ;
; 0.383  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S0                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; controle:controlador|estado_atual.S2                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.535      ;
; 0.383  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S1                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.535      ;
; 0.384  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|ULA_ctrl[1]                                                                                          ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.536      ;
; 0.385  ; controle:controlador|estado_atual.S0                                                                                     ; controle:controlador|proximo_estado.S2                                                                                    ; clk_master                          ; clk_master  ; 0.000        ; 0.000      ; 0.537      ;
; 2.321  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg0 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg1 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a1~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg2 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a2~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg3 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a3~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg4 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a4~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg5 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a5~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg6 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a6~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.017     ; 2.442      ;
; 2.321  ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg7 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a7~porta_memory_reg0  ; clk_master                          ; clk_master  ; 0.000        ; -0.017     ; 2.442      ;
+--------+--------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------+-------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'bloco_dados:bloco|ULA:ULA1|saida[0]'                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                 ; To Node                               ; Launch Clock ; Latch Clock                         ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+
; 2.273 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.282      ;
; 2.273 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.282      ;
; 2.273 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.282      ;
; 2.273 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.282      ;
; 2.273 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.282      ;
; 2.273 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.282      ;
; 2.273 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.282      ;
; 2.273 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.282      ;
; 2.275 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.008      ; 2.283      ;
; 2.275 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.008      ; 2.283      ;
; 2.275 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.008      ; 2.283      ;
; 2.275 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.008      ; 2.283      ;
; 2.275 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.008      ; 2.283      ;
; 2.275 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.008      ; 2.283      ;
; 2.275 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.008      ; 2.283      ;
; 2.275 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.008      ; 2.283      ;
; 2.277 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.286      ;
; 2.277 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.286      ;
; 2.277 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.286      ;
; 2.277 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.286      ;
; 2.277 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.286      ;
; 2.277 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.286      ;
; 2.277 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.286      ;
; 2.277 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.286      ;
; 2.280 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.289      ;
; 2.280 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.289      ;
; 2.280 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.289      ;
; 2.280 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.289      ;
; 2.280 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.289      ;
; 2.280 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.289      ;
; 2.280 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.289      ;
; 2.280 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; 0.009      ; 2.289      ;
; 2.377 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.057     ; 2.320      ;
; 2.377 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.057     ; 2.320      ;
; 2.377 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.057     ; 2.320      ;
; 2.377 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.057     ; 2.320      ;
; 2.377 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.057     ; 2.320      ;
; 2.377 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.057     ; 2.320      ;
; 2.377 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.057     ; 2.320      ;
; 2.377 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.057     ; 2.320      ;
; 2.389 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.056     ; 2.333      ;
; 2.389 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.056     ; 2.333      ;
; 2.389 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.056     ; 2.333      ;
; 2.389 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.056     ; 2.333      ;
; 2.389 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.056     ; 2.333      ;
; 2.389 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.056     ; 2.333      ;
; 2.389 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.056     ; 2.333      ;
; 2.389 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.056     ; 2.333      ;
; 2.398 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.398 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.398 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.398 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.398 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.398 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.398 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.398 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.001     ; 2.397      ;
; 2.401 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.002     ; 2.399      ;
; 2.401 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.002     ; 2.399      ;
; 2.401 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.002     ; 2.399      ;
; 2.401 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.002     ; 2.399      ;
; 2.401 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.002     ; 2.399      ;
; 2.401 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.002     ; 2.399      ;
; 2.401 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.002     ; 2.399      ;
; 2.401 ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2] ; clk_master   ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 0.000        ; -0.002     ; 2.399      ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------+--------------+-------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'controle:controlador|PC_en'                                                                                                                                  ;
+-------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+
; Slack ; From Node                                   ; To Node                             ; Launch Clock ; Latch Clock                ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+
; 2.711 ; bloco_dados:bloco|registrador:RegPC|temp[6] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.318     ; 0.893      ;
; 2.749 ; bloco_dados:bloco|registrador:RegPC|temp[7] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 0.934      ;
; 2.820 ; bloco_dados:bloco|registrador:RegPC|temp[6] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 1.005      ;
; 2.871 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.362     ; 1.009      ;
; 2.877 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.017      ;
; 2.936 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.318     ; 1.118      ;
; 2.942 ; bloco_dados:bloco|registrador:RegPC|temp[5] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 1.127      ;
; 2.947 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.359     ; 1.088      ;
; 2.958 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.098      ;
; 2.970 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.436     ; 1.034      ;
; 2.980 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.120      ;
; 2.983 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.318     ; 1.165      ;
; 2.989 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 1.174      ;
; 2.991 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.318     ; 1.173      ;
; 2.997 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 1.182      ;
; 3.003 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.143      ;
; 3.005 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.359     ; 1.146      ;
; 3.015 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.318     ; 1.197      ;
; 3.021 ; bloco_dados:bloco|registrador:RegPC|temp[4] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.362     ; 1.159      ;
; 3.021 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 1.206      ;
; 3.029 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.362     ; 1.167      ;
; 3.036 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.318     ; 1.218      ;
; 3.042 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 1.227      ;
; 3.053 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.362     ; 1.191      ;
; 3.059 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.199      ;
; 3.074 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.362     ; 1.212      ;
; 3.091 ; bloco_dados:bloco|registrador:RegPC|temp[1] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.231      ;
; 3.092 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.318     ; 1.274      ;
; 3.092 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[3] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.232      ;
; 3.098 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 1.283      ;
; 3.106 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.359     ; 1.247      ;
; 3.114 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.435     ; 1.179      ;
; 3.115 ; bloco_dados:bloco|registrador:RegPC|temp[3] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.255      ;
; 3.125 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[6] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.318     ; 1.307      ;
; 3.130 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.362     ; 1.268      ;
; 3.131 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[7] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.315     ; 1.316      ;
; 3.136 ; bloco_dados:bloco|registrador:RegPC|temp[2] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.276      ;
; 3.139 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[2] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.359     ; 1.280      ;
; 3.142 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.435     ; 1.207      ;
; 3.163 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[5] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.362     ; 1.301      ;
; 3.174 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.436     ; 1.238      ;
; 3.192 ; controle:controlador|ULA_ctrl[1]            ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.332      ;
; 3.207 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[1] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.436     ; 1.271      ;
; 3.225 ; bloco_dados:bloco|registrador:RegPC|temp[0] ; bloco_dados:bloco|ULA:ULA1|saida[4] ; clk_master   ; controle:controlador|PC_en ; -0.500       ; -1.360     ; 1.365      ;
+-------+---------------------------------------------+-------------------------------------+--------------+----------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_master'                                                                                                                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                                                    ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|RAM:RAM1|altsyncram:altsyncram_component|altsyncram_5pa1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_master ; Rise       ; clk_master                                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[0]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[1]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[2]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[3]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[4]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[5]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[6]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco_dados:bloco|registrador:RegPC|temp[7]                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|PC_en                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|PC_en                                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|ULA_ctrl[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|ULA_ctrl[1]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|estado_atual.S0                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|estado_atual.S0                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|estado_atual.S1                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|estado_atual.S1                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|estado_atual.S2                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|estado_atual.S2                                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|proximo_estado.S0                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|proximo_estado.S0                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|proximo_estado.S1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|proximo_estado.S1                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_master ; Rise       ; controle:controlador|proximo_estado.S2                                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_master ; Rise       ; controle:controlador|proximo_estado.S2                                                                                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RAM1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RAM1|altsyncram_component|auto_generated|ram_block1a0|clk0                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[0]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[0]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[1]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[1]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[2]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[2]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[3]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[3]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[4]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[4]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[5]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[5]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[6]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[6]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; bloco|RegPC|temp[7]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_master ; Rise       ; bloco|RegPC|temp[7]|clk                                                                                                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_master ; Rise       ; clk_master|combout                                                                                                        ;
+--------+--------------+----------------+------------------+------------+------------+---------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'bloco_dados:bloco|ULA:ULA1|saida[0]'                                                                                 ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                               ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[0]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[1]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[2]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[3]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[4]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[5]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[6]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7]   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco_dados:bloco|RAM:RAM1|RAM_OUT[7]   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[0]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[1]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[2]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[3]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[4]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[5]|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[6]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]|datad             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~1|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~1|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2|combout         ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|RAM1|RAM_OUT[7]~2|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|ULA1|saida[0]|combout             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; Rise       ; bloco|ULA1|saida[0]|combout             ;
+-------+--------------+----------------+------------------+-------------------------------------+------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'controle:controlador|PC_en'                                                                             ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                      ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[1] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[1] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[2] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[2] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[3] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[3] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[4] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[4] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[5] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[5] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[6] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[6] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[7] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Fall       ; bloco_dados:bloco|ULA:ULA1|saida[7] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[0]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[1]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[2]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[3]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[4]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[4]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[5]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[5]|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[6]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[6]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[7]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; bloco|ULA1|saida[7]|datab           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; controle:controlador|PC_en ; Rise       ; controlador|PC_en|regout            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; controle:controlador|PC_en ; Rise       ; controlador|PC_en|regout            ;
+-------+--------------+----------------+------------------+----------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; reset     ; controle:controlador|PC_en ; 2.632 ; 2.632 ; Fall       ; controle:controlador|PC_en ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; reset     ; controle:controlador|PC_en ; -1.678 ; -1.678 ; Fall       ; controle:controlador|PC_en ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; RAM_OUT[*]  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.650 ; 3.650 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.635 ; 3.635 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[1] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.507 ; 3.507 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[2] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.521 ; 3.521 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[3] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.614 ; 3.614 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[4] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.548 ; 3.548 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[5] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.650 ; 3.650 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[6] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.469 ; 3.469 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[7] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.471 ; 3.471 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; PC[*]       ; clk_master                          ; 3.868 ; 3.868 ; Rise       ; clk_master                          ;
;  PC[0]      ; clk_master                          ; 3.856 ; 3.856 ; Rise       ; clk_master                          ;
;  PC[1]      ; clk_master                          ; 3.666 ; 3.666 ; Rise       ; clk_master                          ;
;  PC[2]      ; clk_master                          ; 3.688 ; 3.688 ; Rise       ; clk_master                          ;
;  PC[3]      ; clk_master                          ; 3.678 ; 3.678 ; Rise       ; clk_master                          ;
;  PC[4]      ; clk_master                          ; 3.868 ; 3.868 ; Rise       ; clk_master                          ;
;  PC[5]      ; clk_master                          ; 3.746 ; 3.746 ; Rise       ; clk_master                          ;
;  PC[6]      ; clk_master                          ; 3.659 ; 3.659 ; Rise       ; clk_master                          ;
;  PC[7]      ; clk_master                          ; 3.748 ; 3.748 ; Rise       ; clk_master                          ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; RAM_OUT[*]  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.469 ; 3.469 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.635 ; 3.635 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[1] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.507 ; 3.507 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[2] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.521 ; 3.521 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[3] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.614 ; 3.614 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[4] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.548 ; 3.548 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[5] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.650 ; 3.650 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[6] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.469 ; 3.469 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[7] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.471 ; 3.471 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; PC[*]       ; clk_master                          ; 3.659 ; 3.659 ; Rise       ; clk_master                          ;
;  PC[0]      ; clk_master                          ; 3.856 ; 3.856 ; Rise       ; clk_master                          ;
;  PC[1]      ; clk_master                          ; 3.666 ; 3.666 ; Rise       ; clk_master                          ;
;  PC[2]      ; clk_master                          ; 3.688 ; 3.688 ; Rise       ; clk_master                          ;
;  PC[3]      ; clk_master                          ; 3.678 ; 3.678 ; Rise       ; clk_master                          ;
;  PC[4]      ; clk_master                          ; 3.868 ; 3.868 ; Rise       ; clk_master                          ;
;  PC[5]      ; clk_master                          ; 3.746 ; 3.746 ; Rise       ; clk_master                          ;
;  PC[6]      ; clk_master                          ; 3.659 ; 3.659 ; Rise       ; clk_master                          ;
;  PC[7]      ; clk_master                          ; 3.748 ; 3.748 ; Rise       ; clk_master                          ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+--------------------------------------+---------+---------+----------+---------+---------------------+
; Clock                                ; Setup   ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------+---------+---------+----------+---------+---------------------+
; Worst-case Slack                     ; -6.284  ; -2.557  ; N/A      ; N/A     ; -2.000              ;
;  bloco_dados:bloco|ULA:ULA1|saida[0] ; -3.408  ; 2.273   ; N/A      ; N/A     ; 0.500               ;
;  clk_master                          ; -1.914  ; -2.557  ; N/A      ; N/A     ; -2.000              ;
;  controle:controlador|PC_en          ; -6.284  ; 2.711   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                      ; -86.349 ; -23.493 ; 0.0      ; 0.0     ; -113.38             ;
;  bloco_dados:bloco|ULA:ULA1|saida[0] ; -25.817 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  clk_master                          ; -15.599 ; -23.493 ; N/A      ; N/A     ; -113.380            ;
;  controle:controlador|PC_en          ; -44.933 ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------+---------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------+
; Setup Times                                                                                      ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise  ; Fall  ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+-------+-------+------------+----------------------------+
; reset     ; controle:controlador|PC_en ; 5.437 ; 5.437 ; Fall       ; controle:controlador|PC_en ;
+-----------+----------------------------+-------+-------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Hold Times                                                                                         ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; Data Port ; Clock Port                 ; Rise   ; Fall   ; Clock Edge ; Clock Reference            ;
+-----------+----------------------------+--------+--------+------------+----------------------------+
; reset     ; controle:controlador|PC_en ; -1.678 ; -1.678 ; Fall       ; controle:controlador|PC_en ;
+-----------+----------------------------+--------+--------+------------+----------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; RAM_OUT[*]  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.963 ; 6.963 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.944 ; 6.944 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[1] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.688 ; 6.688 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[2] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.703 ; 6.703 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[3] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.922 ; 6.922 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[4] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.736 ; 6.736 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[5] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.963 ; 6.963 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[6] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.566 ; 6.566 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[7] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 6.570 ; 6.570 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; PC[*]       ; clk_master                          ; 6.840 ; 6.840 ; Rise       ; clk_master                          ;
;  PC[0]      ; clk_master                          ; 6.836 ; 6.836 ; Rise       ; clk_master                          ;
;  PC[1]      ; clk_master                          ; 6.393 ; 6.393 ; Rise       ; clk_master                          ;
;  PC[2]      ; clk_master                          ; 6.409 ; 6.409 ; Rise       ; clk_master                          ;
;  PC[3]      ; clk_master                          ; 6.399 ; 6.399 ; Rise       ; clk_master                          ;
;  PC[4]      ; clk_master                          ; 6.840 ; 6.840 ; Rise       ; clk_master                          ;
;  PC[5]      ; clk_master                          ; 6.586 ; 6.586 ; Rise       ; clk_master                          ;
;  PC[6]      ; clk_master                          ; 6.379 ; 6.379 ; Rise       ; clk_master                          ;
;  PC[7]      ; clk_master                          ; 6.588 ; 6.588 ; Rise       ; clk_master                          ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                        ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; Data Port   ; Clock Port                          ; Rise  ; Fall  ; Clock Edge ; Clock Reference                     ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+
; RAM_OUT[*]  ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.469 ; 3.469 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[0] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.635 ; 3.635 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[1] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.507 ; 3.507 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[2] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.521 ; 3.521 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[3] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.614 ; 3.614 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[4] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.548 ; 3.548 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[5] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.650 ; 3.650 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[6] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.469 ; 3.469 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
;  RAM_OUT[7] ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 3.471 ; 3.471 ; Rise       ; bloco_dados:bloco|ULA:ULA1|saida[0] ;
; PC[*]       ; clk_master                          ; 3.659 ; 3.659 ; Rise       ; clk_master                          ;
;  PC[0]      ; clk_master                          ; 3.856 ; 3.856 ; Rise       ; clk_master                          ;
;  PC[1]      ; clk_master                          ; 3.666 ; 3.666 ; Rise       ; clk_master                          ;
;  PC[2]      ; clk_master                          ; 3.688 ; 3.688 ; Rise       ; clk_master                          ;
;  PC[3]      ; clk_master                          ; 3.678 ; 3.678 ; Rise       ; clk_master                          ;
;  PC[4]      ; clk_master                          ; 3.868 ; 3.868 ; Rise       ; clk_master                          ;
;  PC[5]      ; clk_master                          ; 3.746 ; 3.746 ; Rise       ; clk_master                          ;
;  PC[6]      ; clk_master                          ; 3.659 ; 3.659 ; Rise       ; clk_master                          ;
;  PC[7]      ; clk_master                          ; 3.748 ; 3.748 ; Rise       ; clk_master                          ;
+-------------+-------------------------------------+-------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                       ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk_master                          ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 64       ; 0        ; 0        ; 0        ;
; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master                          ; 2        ; 2        ; 0        ; 0        ;
; clk_master                          ; clk_master                          ; 27       ; 0        ; 0        ; 0        ;
; controle:controlador|PC_en          ; clk_master                          ; 9        ; 23       ; 0        ; 0        ;
; clk_master                          ; controle:controlador|PC_en          ; 0        ; 0        ; 44       ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; From Clock                          ; To Clock                            ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
; clk_master                          ; bloco_dados:bloco|ULA:ULA1|saida[0] ; 64       ; 0        ; 0        ; 0        ;
; bloco_dados:bloco|ULA:ULA1|saida[0] ; clk_master                          ; 2        ; 2        ; 0        ; 0        ;
; clk_master                          ; clk_master                          ; 27       ; 0        ; 0        ; 0        ;
; controle:controlador|PC_en          ; clk_master                          ; 9        ; 23       ; 0        ; 0        ;
; clk_master                          ; controle:controlador|PC_en          ; 0        ; 0        ; 44       ; 0        ;
+-------------------------------------+-------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 21    ; 21   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 12.0 Build 232 07/05/2012 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 04 23:18:22 2013
Info: Command: quartus_sta top_level -c top_level
Info: qsta_default_script.tcl version: #2
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'top_level.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_master clk_master
    Info (332105): create_clock -period 1.000 -name controle:controlador|PC_en controle:controlador|PC_en
    Info (332105): create_clock -period 1.000 -name bloco_dados:bloco|ULA:ULA1|saida[0] bloco_dados:bloco|ULA:ULA1|saida[0]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.284
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.284       -44.933 controle:controlador|PC_en 
    Info (332119):    -3.408       -25.817 bloco_dados:bloco|ULA:ULA1|saida[0] 
    Info (332119):    -1.914       -15.599 clk_master 
Info (332146): Worst-case hold slack is -2.557
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.557       -23.493 clk_master 
    Info (332119):     3.165         0.000 bloco_dados:bloco|ULA:ULA1|saida[0] 
    Info (332119):     4.425         0.000 controle:controlador|PC_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -113.380 clk_master 
    Info (332119):     0.500         0.000 bloco_dados:bloco|ULA:ULA1|saida[0] 
    Info (332119):     0.500         0.000 controle:controlador|PC_en 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.945
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.945       -21.137 controle:controlador|PC_en 
    Info (332119):    -1.796       -13.720 bloco_dados:bloco|ULA:ULA1|saida[0] 
    Info (332119):    -1.460       -11.680 clk_master 
Info (332146): Worst-case hold slack is -1.597
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.597       -16.341 clk_master 
    Info (332119):     2.273         0.000 bloco_dados:bloco|ULA:ULA1|saida[0] 
    Info (332119):     2.711         0.000 controle:controlador|PC_en 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -113.380 clk_master 
    Info (332119):     0.500         0.000 bloco_dados:bloco|ULA:ULA1|saida[0] 
    Info (332119):     0.500         0.000 controle:controlador|PC_en 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 307 megabytes
    Info: Processing ended: Wed Sep 04 23:18:27 2013
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:02


