# SoC-Digital-Embedded-System-

这是我做的嵌入式课设，基于FPGA设计了一个SoC，它主要分为两个模块，C语言写的软件和Verilog语言描述的硬件电路部分。具体设计可见 RTL逻辑设计图。
由于硬件部分文件太多，我就把他们都压缩了。

.jpeg文件是程序和电路的设计图，由于最后的report学校有copyright所以不能附上，实在抱歉。
