基于"一生一芯"的工程项目进行二次开发
原项目为RiscV软件模拟器开发提供了基础框架，为开发RiscV底层库、操作系统提供了支持，最终本项目完成了这部分的全部工作。
另外，添加的npc文件夹中，通过Verilog编写了RiscV的RTL实现代码，并支持通过Makefile_npc控制仿真，其中，HDMI、DDR等模块基于DPI-C编写了仿真专用模块，支持在Verilator下直接仿真整个工程，目前可以载入RiscV基本驱动样例，尚未进行操作系统测试。
