TimeQuest Timing Analyzer report for TimeMachine
Sat Oct 12 17:24:32 2019
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'C7M'
 12. Hold: 'C7M'
 13. Minimum Pulse Width: 'C7M'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Output Enable Times
 21. Minimum Output Enable Times
 22. Output Disable Times
 23. Minimum Output Disable Times
 24. Setup Transfers
 25. Hold Transfers
 26. Report TCCS
 27. Report RSKM
 28. Unconstrained Paths
 29. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; TimeMachine                                                       ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128SLC84-15                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; C7M        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { C7M } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 20.83 MHz ; 20.83 MHz       ; C7M        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; C7M   ; -47.000 ; -1580.000     ;
+-------+---------+---------------+


+-------------------------------+
; Hold Summary                  ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; C7M   ; 5.000 ; 0.000         ;
+-------+-------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; C7M   ; -4.500 ; -360.000      ;
+-------+--------+---------------+


+------------------------------------------------------------------------------------------------------+
; Setup: 'C7M'                                                                                         ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+
; -47.000 ; REGEN     ; IncAddrL ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[0]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[1]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[16] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[17] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[9]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[10] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[18] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[2]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[3]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[19] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[11] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[12] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[4]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[5]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[13] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[14] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[6]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[7]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; IncAddrM ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Addr[8]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[1]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[2]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[3]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[4]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[5]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[6]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[7]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -47.000 ; REGEN     ; Bank[0]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 44.000     ;
; -46.000 ; S[1]      ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; S[0]      ; IncAddrM ; C7M          ; C7M         ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; IncAddrM  ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; IncAddrL  ; IncAddrM ; C7M          ; C7M         ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; S[2]      ; IncAddrM ; C7M          ; C7M         ; 1.000        ; 0.000      ; 43.000     ;
; -46.000 ; S[1]      ; IncAddrM ; C7M          ; C7M         ; 1.000        ; 0.000      ; 43.000     ;
; -25.000 ; S[0]      ; REGEN    ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; REGEN    ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; REGEN    ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; CSDBEN   ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; IncAddrL ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; IncAddrL ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; IncAddrL ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IncAddrL  ; IncAddrL ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[0]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[0]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[0]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[0]   ; Addr[0]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IncAddrL  ; Addr[0]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[1]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[1]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[1]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[1]   ; Addr[1]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IncAddrL  ; Addr[1]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[0]   ; Addr[1]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[15]  ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IncAddrM  ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[14]  ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[13]  ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[12]  ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[11]  ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[10]  ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[9]   ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[8]   ; Addr[15] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IncAddrH  ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[15]  ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[14]  ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[13]  ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[12]  ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[11]  ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[10]  ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[9]   ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[8]   ; IncAddrH ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[16] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[16] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[16] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[16]  ; Addr[16] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IncAddrH  ; Addr[16] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[17] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[17] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[17] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[17]  ; Addr[17] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IncAddrH  ; Addr[17] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[16]  ; Addr[17] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[9]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[9]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[9]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[9]   ; Addr[9]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; IncAddrM  ; Addr[9]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[8]   ; Addr[9]  ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[1]      ; Addr[10] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[2]      ; Addr[10] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; S[0]      ; Addr[10] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
; -25.000 ; Addr[10]  ; Addr[10] ; C7M          ; C7M         ; 1.000        ; 0.000      ; 22.000     ;
+---------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Hold: 'C7M'                                                                                         ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+
; 5.000  ; PHI1reg   ; S[2]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI0seen  ; S[2]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]      ; S[2]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]      ; S[2]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]      ; S[2]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI1reg   ; S[1]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI0seen  ; S[1]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]      ; S[1]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]      ; S[1]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]      ; S[1]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI1reg   ; S[0]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; PHI0seen  ; S[0]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]      ; S[0]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]      ; S[0]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]      ; S[0]     ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; IOROMEN   ; IOROMEN  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[2]      ; IOROMEN  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[1]      ; IOROMEN  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; S[0]      ; IOROMEN  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[0]   ; Addr[0]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[1]   ; Addr[1]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[15]  ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[16]  ; Addr[16] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[17]  ; Addr[17] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[9]   ; Addr[9]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[10]  ; Addr[10] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[18]  ; Addr[18] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[2]   ; Addr[2]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[3]   ; Addr[3]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[19]  ; Addr[19] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[11]  ; Addr[11] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[12]  ; Addr[12] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[4]   ; Addr[4]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[5]   ; Addr[5]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[13]  ; Addr[13] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[14]  ; Addr[14] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[6]   ; Addr[6]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[7]   ; Addr[7]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; Addr[8]   ; Addr[8]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 9.000      ;
; 18.000 ; S[0]      ; REGEN    ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; REGEN    ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; REGEN    ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; CSDBEN   ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; IncAddrL ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; IncAddrL ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; IncAddrL ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrL  ; IncAddrL ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; Addr[0]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; Addr[0]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; Addr[0]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrL  ; Addr[0]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; Addr[1]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; Addr[1]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; Addr[1]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrL  ; Addr[1]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[0]   ; Addr[1]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrM  ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[14]  ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[13]  ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[12]  ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[11]  ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[10]  ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[9]   ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[8]   ; Addr[15] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrH  ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[15]  ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[14]  ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[13]  ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[12]  ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[11]  ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[10]  ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[9]   ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[8]   ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrM  ; IncAddrH ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; Addr[16] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; Addr[16] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; Addr[16] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrH  ; Addr[16] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; Addr[17] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; Addr[17] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; Addr[17] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrH  ; Addr[17] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[16]  ; Addr[17] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; Addr[9]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; Addr[9]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; Addr[9]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrM  ; Addr[9]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[8]   ; Addr[9]  ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[1]      ; Addr[10] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[2]      ; Addr[10] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; S[0]      ; Addr[10] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; IncAddrM  ; Addr[10] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[9]   ; Addr[10] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
; 18.000 ; Addr[8]   ; Addr[10] ; C7M          ; C7M         ; 0.000        ; 0.000      ; 22.000     ;
+--------+-----------+----------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'C7M'                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target       ;
+--------+--------------+----------------+------------------+-------+------------+--------------+
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[0]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[0]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[10]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[10]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[11]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[11]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[12]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[12]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[13]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[13]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[14]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[14]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[15]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[15]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[16]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[16]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[17]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[17]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[18]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[18]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[19]     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[19]     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[1]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[1]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[2]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[2]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[3]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[3]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[4]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[4]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[5]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[5]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[6]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[6]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[7]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[7]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[8]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[8]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[9]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[9]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[0]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[0]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[1]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[1]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[2]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[2]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[3]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[3]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[4]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[4]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[5]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[5]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[6]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[6]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; Bank[7]      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; Bank[7]      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; CSDBEN       ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; CSDBEN       ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; FullIOEN     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; FullIOEN     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; IOROMEN      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; IOROMEN      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; IncAddrH     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; IncAddrH     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; IncAddrL     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; IncAddrL     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; IncAddrM     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; IncAddrM     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; PHI0seen     ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; PHI0seen     ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; PHI1reg      ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; PHI1reg      ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; REGEN        ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; REGEN        ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; S[0]         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; S[0]         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; S[1]         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; S[1]         ;
; -4.500 ; 0.500        ; 5.000          ; High Pulse Width ; C7M   ; Rise       ; S[2]         ;
; -4.500 ; 0.500        ; 5.000          ; Low Pulse Width  ; C7M   ; Rise       ; S[2]         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[0]|clk  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[10]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[11]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[12]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[13]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[14]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[15]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[16]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[17]|clk ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; C7M   ; Rise       ; Addr[18]|clk ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; C7M   ; Rise       ; Addr[18]|clk ;
+--------+--------------+----------------+------------------+-------+------------+--------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; A[*]      ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[0]     ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[1]     ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[2]     ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[3]     ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
;  A[4]     ; C7M        ; 11.000  ; 11.000  ; Rise       ; C7M             ;
;  A[5]     ; C7M        ; 11.000  ; 11.000  ; Rise       ; C7M             ;
;  A[6]     ; C7M        ; 11.000  ; 11.000  ; Rise       ; C7M             ;
;  A[7]     ; C7M        ; 11.000  ; 11.000  ; Rise       ; C7M             ;
;  A[8]     ; C7M        ; 11.000  ; 11.000  ; Rise       ; C7M             ;
;  A[9]     ; C7M        ; 11.000  ; 11.000  ; Rise       ; C7M             ;
;  A[10]    ; C7M        ; 11.000  ; 11.000  ; Rise       ; C7M             ;
; D[*]      ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
; PHI1in    ; C7M        ; 101.000 ; 101.000 ; Rise       ; C7M             ;
; nDEVSEL   ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
; nIOSEL    ; C7M        ; 24.000  ; 24.000  ; Rise       ; C7M             ;
; nIOSTRB   ; C7M        ; 11.000  ; 11.000  ; Rise       ; C7M             ;
; nWE       ; C7M        ; 46.000  ; 46.000  ; Rise       ; C7M             ;
+-----------+------------+---------+---------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-----------+------------+---------+---------+------------+-----------------+
; Data Port ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+-----------+------------+---------+---------+------------+-----------------+
; A[*]      ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[0]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[1]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[2]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[3]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[4]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[5]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[6]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[7]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[8]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[9]     ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
;  A[10]    ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
; D[*]      ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
; PHI1in    ; C7M        ; -12.000 ; -12.000 ; Rise       ; C7M             ;
; nDEVSEL   ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
; nIOSEL    ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
; nIOSTRB   ; C7M        ; -3.000  ; -3.000  ; Rise       ; C7M             ;
; nWE       ; C7M        ; -16.000 ; -16.000 ; Rise       ; C7M             ;
+-----------+------------+---------+---------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
; RA[*]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[0]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[1]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[2]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[3]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[4]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[5]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[6]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[7]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[8]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[9]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[10]   ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[11]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[12]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[13]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[14]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[15]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[16]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[17]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[18]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[19]   ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
; RAMCS     ; C7M        ; 56.000 ; 56.000 ; Rise       ; C7M             ;
; nRAMROMCS ; C7M        ; 56.000 ; 56.000 ; Rise       ; C7M             ;
; nROMCS    ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; D[*]      ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
; RA[*]     ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[0]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[1]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[2]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[3]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[4]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[5]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[6]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[7]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[8]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[9]    ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[10]   ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
;  RA[11]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[12]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[13]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[14]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[15]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[16]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[17]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[18]   ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
;  RA[19]   ; C7M        ; 12.000 ; 12.000 ; Rise       ; C7M             ;
; RAMCS     ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
; nRAMROMCS ; C7M        ; 56.000 ; 56.000 ; Rise       ; C7M             ;
; nROMCS    ; C7M        ; 34.000 ; 34.000 ; Rise       ; C7M             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; D[0]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[0]       ; D[1]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[0]       ; D[2]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[0]       ; D[3]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[0]       ; D[4]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[0]       ; D[5]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[0]       ; D[6]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[0]       ; D[7]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[0]       ; RAMCS       ; 54.000 ;        ;        ; 54.000 ;
; A[0]       ; nRAMROMCS   ;        ; 54.000 ; 54.000 ;        ;
; A[1]       ; D[0]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[1]       ; D[1]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[1]       ; D[2]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[1]       ; D[3]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[1]       ; D[4]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[1]       ; D[5]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[1]       ; D[6]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[1]       ; D[7]        ; 32.000 ; 61.000 ; 61.000 ; 32.000 ;
; A[1]       ; RAMCS       ; 54.000 ;        ;        ; 54.000 ;
; A[1]       ; nRAMROMCS   ;        ; 54.000 ; 54.000 ;        ;
; A[2]       ; D[0]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[1]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[2]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[3]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[4]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[5]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[6]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[7]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; RAMCS       ;        ; 54.000 ; 54.000 ;        ;
; A[2]       ; nRAMROMCS   ; 54.000 ;        ;        ; 54.000 ;
; A[3]       ; D[0]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[1]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[2]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[3]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[4]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[5]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[6]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[7]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; RAMCS       ;        ; 54.000 ; 54.000 ;        ;
; A[3]       ; nRAMROMCS   ; 54.000 ;        ;        ; 54.000 ;
; D[0]       ; RD[0]       ; 32.000 ;        ;        ; 32.000 ;
; D[1]       ; RD[1]       ; 32.000 ;        ;        ; 32.000 ;
; D[2]       ; RD[2]       ; 32.000 ;        ;        ; 32.000 ;
; D[3]       ; RD[3]       ; 32.000 ;        ;        ; 32.000 ;
; D[4]       ; RD[4]       ; 32.000 ;        ;        ; 32.000 ;
; D[5]       ; RD[5]       ; 32.000 ;        ;        ; 32.000 ;
; D[6]       ; RD[6]       ; 32.000 ;        ;        ; 32.000 ;
; D[7]       ; RD[7]       ; 32.000 ;        ;        ; 32.000 ;
; RAMROMCSgb ; D[0]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[1]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[2]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[3]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[4]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[5]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[6]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[7]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; nROMCS      ; 32.000 ;        ;        ; 32.000 ;
; RD[0]      ; D[0]        ; 32.000 ;        ;        ; 32.000 ;
; RD[1]      ; D[1]        ; 32.000 ;        ;        ; 32.000 ;
; RD[2]      ; D[2]        ; 32.000 ;        ;        ; 32.000 ;
; RD[3]      ; D[3]        ; 32.000 ;        ;        ; 32.000 ;
; RD[4]      ; D[4]        ; 32.000 ;        ;        ; 32.000 ;
; RD[5]      ; D[5]        ; 32.000 ;        ;        ; 32.000 ;
; RD[6]      ; D[6]        ; 32.000 ;        ;        ; 32.000 ;
; RD[7]      ; D[7]        ; 32.000 ;        ;        ; 32.000 ;
; nDEVSEL    ; D[0]        ; 61.000 ; 39.000 ; 39.000 ; 61.000 ;
; nDEVSEL    ; D[1]        ; 61.000 ; 39.000 ; 39.000 ; 61.000 ;
; nDEVSEL    ; D[2]        ; 61.000 ; 39.000 ; 39.000 ; 61.000 ;
; nDEVSEL    ; D[3]        ; 61.000 ; 39.000 ; 39.000 ; 61.000 ;
; nDEVSEL    ; D[4]        ; 61.000 ; 39.000 ; 39.000 ; 61.000 ;
; nDEVSEL    ; D[5]        ; 61.000 ; 39.000 ; 39.000 ; 61.000 ;
; nDEVSEL    ; D[6]        ; 61.000 ; 39.000 ; 39.000 ; 61.000 ;
; nDEVSEL    ; D[7]        ; 61.000 ; 39.000 ; 39.000 ; 61.000 ;
; nDEVSEL    ; RAMCS       ;        ; 54.000 ; 54.000 ;        ;
; nDEVSEL    ; nRAMROMCS   ; 54.000 ;        ;        ; 54.000 ;
; nIOSEL     ; D[0]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[1]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[2]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[3]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[4]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[5]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[6]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[7]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; RA[11]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[12]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[13]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[14]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[15]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[16]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[17]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[18]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; nRAMROMCS   ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; nROMCS      ;        ; 32.000 ; 32.000 ;        ;
; nIOSTRB    ; D[0]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[1]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[2]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[3]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[4]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[5]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[6]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[7]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; RA[11]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[12]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[13]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[14]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[15]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[16]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[17]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[18]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; nROMCS      ;        ; 32.000 ; 32.000 ;        ;
; nWE        ; D[0]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[1]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[2]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[3]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[4]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[5]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[6]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[7]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; RD[0]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[1]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[2]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[3]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[4]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[5]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[6]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[7]       ;        ; 39.000 ; 39.000 ;        ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[0]       ; D[0]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[0]       ; D[1]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[0]       ; D[2]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[0]       ; D[3]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[0]       ; D[4]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[0]       ; D[5]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[0]       ; D[6]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[0]       ; D[7]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[0]       ; RAMCS       ; 54.000 ;        ;        ; 54.000 ;
; A[0]       ; nRAMROMCS   ;        ; 54.000 ; 54.000 ;        ;
; A[1]       ; D[0]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[1]       ; D[1]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[1]       ; D[2]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[1]       ; D[3]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[1]       ; D[4]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[1]       ; D[5]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[1]       ; D[6]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[1]       ; D[7]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; A[1]       ; RAMCS       ; 54.000 ;        ;        ; 54.000 ;
; A[1]       ; nRAMROMCS   ;        ; 54.000 ; 54.000 ;        ;
; A[2]       ; D[0]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[1]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[2]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[3]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[4]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[5]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[6]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; D[7]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[2]       ; RAMCS       ;        ; 54.000 ; 54.000 ;        ;
; A[2]       ; nRAMROMCS   ; 54.000 ;        ;        ; 54.000 ;
; A[3]       ; D[0]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[1]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[2]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[3]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[4]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[5]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[6]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; D[7]        ; 61.000 ; 32.000 ; 32.000 ; 61.000 ;
; A[3]       ; RAMCS       ;        ; 54.000 ; 54.000 ;        ;
; A[3]       ; nRAMROMCS   ; 54.000 ;        ;        ; 54.000 ;
; D[0]       ; RD[0]       ; 32.000 ;        ;        ; 32.000 ;
; D[1]       ; RD[1]       ; 32.000 ;        ;        ; 32.000 ;
; D[2]       ; RD[2]       ; 32.000 ;        ;        ; 32.000 ;
; D[3]       ; RD[3]       ; 32.000 ;        ;        ; 32.000 ;
; D[4]       ; RD[4]       ; 32.000 ;        ;        ; 32.000 ;
; D[5]       ; RD[5]       ; 32.000 ;        ;        ; 32.000 ;
; D[6]       ; RD[6]       ; 32.000 ;        ;        ; 32.000 ;
; D[7]       ; RD[7]       ; 32.000 ;        ;        ; 32.000 ;
; RAMROMCSgb ; D[0]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[1]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[2]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[3]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[4]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[5]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[6]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; D[7]        ; 39.000 ;        ;        ; 39.000 ;
; RAMROMCSgb ; nROMCS      ; 32.000 ;        ;        ; 32.000 ;
; RD[0]      ; D[0]        ; 32.000 ;        ;        ; 32.000 ;
; RD[1]      ; D[1]        ; 32.000 ;        ;        ; 32.000 ;
; RD[2]      ; D[2]        ; 32.000 ;        ;        ; 32.000 ;
; RD[3]      ; D[3]        ; 32.000 ;        ;        ; 32.000 ;
; RD[4]      ; D[4]        ; 32.000 ;        ;        ; 32.000 ;
; RD[5]      ; D[5]        ; 32.000 ;        ;        ; 32.000 ;
; RD[6]      ; D[6]        ; 32.000 ;        ;        ; 32.000 ;
; RD[7]      ; D[7]        ; 32.000 ;        ;        ; 32.000 ;
; nDEVSEL    ; D[0]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nDEVSEL    ; D[1]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nDEVSEL    ; D[2]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nDEVSEL    ; D[3]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nDEVSEL    ; D[4]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nDEVSEL    ; D[5]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nDEVSEL    ; D[6]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nDEVSEL    ; D[7]        ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nDEVSEL    ; RAMCS       ;        ; 54.000 ; 54.000 ;        ;
; nDEVSEL    ; nRAMROMCS   ; 54.000 ;        ;        ; 54.000 ;
; nIOSEL     ; D[0]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[1]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[2]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[3]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[4]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[5]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[6]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; D[7]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSEL     ; RA[11]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[12]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[13]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[14]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[15]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[16]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[17]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; RA[18]      ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; nRAMROMCS   ; 32.000 ;        ;        ; 32.000 ;
; nIOSEL     ; nROMCS      ;        ; 32.000 ; 32.000 ;        ;
; nIOSTRB    ; D[0]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[1]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[2]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[3]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[4]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[5]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[6]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; D[7]        ;        ; 39.000 ; 39.000 ;        ;
; nIOSTRB    ; RA[11]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[12]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[13]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[14]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[15]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[16]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[17]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; RA[18]      ; 32.000 ; 32.000 ; 32.000 ; 32.000 ;
; nIOSTRB    ; nROMCS      ;        ; 32.000 ; 32.000 ;        ;
; nWE        ; D[0]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[1]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[2]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[3]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[4]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[5]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[6]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; D[7]        ; 39.000 ;        ;        ; 39.000 ;
; nWE        ; RD[0]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[1]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[2]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[3]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[4]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[5]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[6]       ;        ; 39.000 ; 39.000 ;        ;
; nWE        ; RD[7]       ;        ; 39.000 ; 39.000 ;        ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 63.000 ;      ; Rise       ; C7M             ;
; RD[*]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[0]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[1]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[2]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[3]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[4]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[5]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[6]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[7]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
; RD[*]     ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[0]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[1]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[2]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[3]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[4]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[5]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[6]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
;  RD[7]    ; C7M        ; 41.000 ;      ; Rise       ; C7M             ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 63.000    ;           ; Rise       ; C7M             ;
; RD[*]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[0]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[1]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[2]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[3]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[4]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[5]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[6]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[7]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  D[0]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  D[1]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  D[2]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  D[3]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  D[4]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  D[5]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  D[6]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  D[7]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
; RD[*]     ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[0]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[1]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[2]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[3]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[4]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[5]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[6]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
;  RD[7]    ; C7M        ; 41.000    ;           ; Rise       ; C7M             ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C7M        ; C7M      ; 505      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; C7M        ; C7M      ; 505      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 34    ; 34   ;
; Unconstrained Input Port Paths  ; 414   ; 414  ;
; Unconstrained Output Ports      ; 39    ; 39   ;
; Unconstrained Output Port Paths ; 247   ; 247  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Oct 12 17:24:31 2019
Info: Command: quartus_sta TimeMachine -c TimeMachine
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TimeMachine.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name C7M C7M
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -47.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -47.000     -1580.000 C7M 
Info (332146): Worst-case hold slack is 5.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     5.000         0.000 C7M 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -4.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.500      -360.000 C7M 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4530 megabytes
    Info: Processing ended: Sat Oct 12 17:24:32 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


