TimeQuest Timing Analyzer report for NoES
Sun Oct 15 13:08:44 2017
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLOCK_50'
 26. Fast Model Hold: 'CLOCK_50'
 27. Fast Model Minimum Pulse Width: 'CLOCK_50'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; NoES                                               ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C20F484C7                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 205.89 MHz ; 205.89 MHz      ; CLOCK_50   ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------+
; Slow Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -3.857 ; -201.382      ;
+----------+--------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.445 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.631 ; -77.395            ;
+----------+--------+--------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                    ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.857 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.886      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.832 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.861      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.796 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.009     ; 4.825      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.734 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.772      ;
; -3.688 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.727      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.668 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.706      ;
; -3.663 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.702      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.638 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.676      ;
; -3.627 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 4.666      ;
; -3.561 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.010      ; 4.609      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
; -3.558 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 4.596      ;
+--------+-------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.445 ; newData                          ; newData                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; UartTransmit:uart|transmitReg[9] ; UartTransmit:uart|transmitReg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; UartTransmit:uart|transmitReg[0] ; UartTransmit:uart|transmitReg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.445 ; UartTransmit:uart|tx             ; UartTransmit:uart|tx             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.731      ;
; 0.620 ; UartTransmit:uart|divider[26]    ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.906      ;
; 0.637 ; address[14]                      ; address[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.771 ; UartTransmit:uart|transmitReg[4] ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.787 ; UartTransmit:uart|transmitReg[1] ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.073      ;
; 0.789 ; UartTransmit:uart|transmitReg[6] ; UartTransmit:uart|transmitReg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.791 ; UartTransmit:uart|transmitReg[3] ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.966 ; UartTransmit:uart|divider[13]    ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.252      ;
; 0.968 ; data[3]                          ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.254      ;
; 0.971 ; UartTransmit:uart|transmitReg[2] ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.257      ;
; 0.975 ; UartTransmit:uart|divider[14]    ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.975 ; address[0]                       ; address[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.261      ;
; 0.976 ; UartTransmit:uart|divider[1]     ; UartTransmit:uart|divider[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; UartTransmit:uart|divider[4]     ; UartTransmit:uart|divider[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; address[1]                       ; address[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; address[8]                       ; address[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.976 ; UartTransmit:uart|transmitReg[0] ; UartTransmit:uart|tx             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.262      ;
; 0.977 ; UartTransmit:uart|divider[11]    ; UartTransmit:uart|divider[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; UartTransmit:uart|divider[12]    ; UartTransmit:uart|divider[12]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; UartTransmit:uart|divider[10]    ; UartTransmit:uart|divider[10]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; address[3]                       ; address[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; address[6]                       ; address[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.977 ; address[10]                      ; address[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.263      ;
; 0.979 ; UartTransmit:uart|divider[6]     ; UartTransmit:uart|divider[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.265      ;
; 0.980 ; UartTransmit:uart|divider[8]     ; UartTransmit:uart|divider[8]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.980 ; UartTransmit:uart|divider[22]    ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.266      ;
; 0.981 ; UartTransmit:uart|divider[24]    ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; address[12]                      ; address[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.981 ; address[13]                      ; address[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.267      ;
; 0.984 ; UartTransmit:uart|divider[15]    ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.270      ;
; 0.985 ; UartTransmit:uart|divider[17]    ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.985 ; UartTransmit:uart|divider[20]    ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.271      ;
; 0.994 ; UartTransmit:uart|transmitReg[3] ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.280      ;
; 1.007 ; UartTransmit:uart|transmitReg[5] ; UartTransmit:uart|transmitReg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.293      ;
; 1.008 ; UartTransmit:uart|transmitReg[8] ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.294      ;
; 1.015 ; UartTransmit:uart|divider[21]    ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.015 ; address[7]                       ; address[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.301      ;
; 1.016 ; UartTransmit:uart|divider[23]    ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; UartTransmit:uart|divider[25]    ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[2]                       ; address[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[4]                       ; address[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[5]                       ; address[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[9]                       ; address[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.016 ; address[11]                      ; address[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.302      ;
; 1.017 ; UartTransmit:uart|transmitReg[7] ; UartTransmit:uart|transmitReg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.303      ;
; 1.019 ; UartTransmit:uart|divider[3]     ; UartTransmit:uart|divider[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.019 ; UartTransmit:uart|divider[18]    ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.305      ;
; 1.020 ; UartTransmit:uart|divider[19]    ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.306      ;
; 1.021 ; UartTransmit:uart|divider[5]     ; UartTransmit:uart|divider[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.307      ;
; 1.022 ; UartTransmit:uart|divider[0]     ; UartTransmit:uart|divider[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; UartTransmit:uart|divider[7]     ; UartTransmit:uart|divider[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.022 ; UartTransmit:uart|divider[9]     ; UartTransmit:uart|divider[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.308      ;
; 1.024 ; UartTransmit:uart|divider[2]     ; UartTransmit:uart|divider[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.024 ; UartTransmit:uart|transmitReg[8] ; UartTransmit:uart|transmitReg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.310      ;
; 1.193 ; UartTransmit:uart|divider[16]    ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.479      ;
; 1.204 ; data[0]                          ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.216 ; UartTransmit:uart|transmitReg[2] ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.502      ;
; 1.218 ; UartTransmit:uart|transmitReg[6] ; UartTransmit:uart|transmitReg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.504      ;
; 1.220 ; UartTransmit:uart|transmitReg[4] ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.506      ;
; 1.221 ; UartTransmit:uart|transmitReg[9] ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.507      ;
; 1.226 ; newData                          ; UartTransmit:uart|transmitReg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.512      ;
; 1.236 ; data[2]                          ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.236 ; data[7]                          ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.522      ;
; 1.240 ; data[1]                          ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; UartTransmit:uart|transmitReg[7] ; UartTransmit:uart|transmitReg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.548      ;
; 1.367 ; newData                          ; data[0]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[3]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[5]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[6]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[7]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[4]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[2]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.367 ; newData                          ; data[1]                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.653      ;
; 1.398 ; UartTransmit:uart|divider[13]    ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.684      ;
; 1.407 ; address[0]                       ; address[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.693      ;
; 1.407 ; UartTransmit:uart|divider[14]    ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.693      ;
; 1.408 ; address[1]                       ; address[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; address[8]                       ; address[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.408 ; UartTransmit:uart|divider[1]     ; UartTransmit:uart|divider[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.694      ;
; 1.409 ; UartTransmit:uart|divider[10]    ; UartTransmit:uart|divider[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; UartTransmit:uart|divider[11]    ; UartTransmit:uart|divider[12]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; address[3]                       ; address[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.409 ; address[10]                      ; address[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.695      ;
; 1.411 ; UartTransmit:uart|divider[6]     ; UartTransmit:uart|divider[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.697      ;
; 1.412 ; UartTransmit:uart|divider[22]    ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.412 ; UartTransmit:uart|divider[8]     ; UartTransmit:uart|divider[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.698      ;
; 1.413 ; address[13]                      ; address[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; address[12]                      ; address[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.413 ; UartTransmit:uart|divider[24]    ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.699      ;
; 1.416 ; UartTransmit:uart|divider[15]    ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.702      ;
; 1.417 ; UartTransmit:uart|divider[17]    ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.703      ;
; 1.419 ; address[14]                      ; newData                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 1.704      ;
; 1.448 ; address[7]                       ; address[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.448 ; UartTransmit:uart|divider[21]    ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.734      ;
; 1.449 ; UartTransmit:uart|divider[25]    ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; address[2]                       ; address[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
; 1.449 ; address[5]                       ; address[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.735      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.631 ; 1.000        ; 2.631          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                         ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[0]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[0]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[10]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[10]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[11]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[11]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[12]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[12]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[13]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[13]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[14]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[14]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[15]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[15]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[16]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[16]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[17]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[17]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[18]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[18]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[19]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[19]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[1]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[1]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[20]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[20]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[21]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[21]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[22]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[22]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[23]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[23]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[24]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[24]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[25]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[25]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[26]    ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[26]    ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[2]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[2]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[3]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[3]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[4]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[4]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[5]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[5]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[6]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[6]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[7]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[7]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[8]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[8]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[9]     ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[9]     ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[0] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[0] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[1] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[1] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[2] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[2] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[3] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[3] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[4] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[4] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[5] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[5] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[6] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[6] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[7] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[7] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[8] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[8] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[9] ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[9] ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|tx             ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|tx             ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[0]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[10]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[10]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[11]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[11]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[12]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[12]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[13]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[13]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[14]                      ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[14]                      ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[1]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[1]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[2]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[2]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[3]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[3]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[4]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[4]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[5]                       ;
; -0.611 ; 0.500        ; 1.111          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[5]                       ;
; -0.611 ; 0.500        ; 1.111          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[6]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; 5.083 ; 5.083 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; 3.932 ; 3.932 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; 3.969 ; 3.969 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; 5.083 ; 5.083 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; 4.552 ; 4.552 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; 4.179 ; 4.179 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; 4.689 ; 4.689 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; 3.889 ; 3.889 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.166 ; 1.166 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.166 ; 1.166 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; -3.641 ; -3.641 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; -3.684 ; -3.684 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; -3.721 ; -3.721 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; -4.835 ; -4.835 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; -4.119 ; -4.119 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; -4.304 ; -4.304 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; -3.931 ; -3.931 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; -4.441 ; -4.441 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; -3.641 ; -3.641 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.032  ; 0.032  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.032  ; 0.032  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 7.527 ; 7.527 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 6.885 ; 6.885 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 6.911 ; 6.911 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 7.030 ; 7.030 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 6.882 ; 6.882 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 6.883 ; 6.883 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 6.915 ; 6.915 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 6.860 ; 6.860 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 6.913 ; 6.913 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 7.083 ; 7.083 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 6.896 ; 6.896 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 7.527 ; 7.527 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 6.885 ; 6.885 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 6.911 ; 6.911 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 7.030 ; 7.030 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 6.882 ; 6.882 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 6.883 ; 6.883 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 6.915 ; 6.915 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 6.860 ; 6.860 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 6.913 ; 6.913 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 7.083 ; 7.083 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 6.896 ; 6.896 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Propagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; PPU_D[0]   ; LEDG[0]     ; 9.502  ;    ;    ; 9.502  ;
; PPU_D[1]   ; LEDG[1]     ; 10.017 ;    ;    ; 10.017 ;
; PPU_D[2]   ; LEDG[2]     ; 10.326 ;    ;    ; 10.326 ;
; PPU_D[3]   ; LEDG[3]     ; 10.324 ;    ;    ; 10.324 ;
; PPU_D[4]   ; LEDG[4]     ; 10.358 ;    ;    ; 10.358 ;
; PPU_D[5]   ; LEDG[5]     ; 10.290 ;    ;    ; 10.290 ;
; PPU_D[6]   ; LEDG[6]     ; 10.236 ;    ;    ; 10.236 ;
; PPU_D[7]   ; LEDG[7]     ; 9.968  ;    ;    ; 9.968  ;
+------------+-------------+--------+----+----+--------+


+------------------------------------------------------+
; Minimum Propagation Delay                            ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; PPU_D[0]   ; LEDG[0]     ; 9.502  ;    ;    ; 9.502  ;
; PPU_D[1]   ; LEDG[1]     ; 10.017 ;    ;    ; 10.017 ;
; PPU_D[2]   ; LEDG[2]     ; 10.326 ;    ;    ; 10.326 ;
; PPU_D[3]   ; LEDG[3]     ; 10.324 ;    ;    ; 10.324 ;
; PPU_D[4]   ; LEDG[4]     ; 10.358 ;    ;    ; 10.358 ;
; PPU_D[5]   ; LEDG[5]     ; 10.290 ;    ;    ; 10.290 ;
; PPU_D[6]   ; LEDG[6]     ; 10.236 ;    ;    ; 10.236 ;
; PPU_D[7]   ; LEDG[7]     ; 9.968  ;    ;    ; 9.968  ;
+------------+-------------+--------+----+----+--------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -0.882 ; -40.424       ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.215 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -63.380            ;
+----------+--------+--------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.882 ; UartTransmit:uart|divider[3]  ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.908      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.873 ; UartTransmit:uart|divider[2]  ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.899      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.868 ; UartTransmit:uart|divider[1]  ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.006     ; 1.894      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.838 ; UartTransmit:uart|divider[21] ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.870      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.835 ; UartTransmit:uart|divider[22] ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.867      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.816 ; UartTransmit:uart|divider[24] ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.848      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.806 ; UartTransmit:uart|divider[16] ; UartTransmit:uart|divider[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.838      ;
; -0.803 ; UartTransmit:uart|divider[18] ; UartTransmit:uart|divider[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.835      ;
; -0.803 ; UartTransmit:uart|divider[18] ; UartTransmit:uart|divider[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.835      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                       ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; newData                          ; newData                          ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UartTransmit:uart|transmitReg[9] ; UartTransmit:uart|transmitReg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UartTransmit:uart|transmitReg[0] ; UartTransmit:uart|transmitReg[0] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; UartTransmit:uart|tx             ; UartTransmit:uart|tx             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; UartTransmit:uart|divider[26]    ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.247 ; address[14]                      ; address[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.399      ;
; 0.326 ; UartTransmit:uart|transmitReg[4] ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.335 ; UartTransmit:uart|transmitReg[1] ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; UartTransmit:uart|transmitReg[6] ; UartTransmit:uart|transmitReg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.488      ;
; 0.340 ; UartTransmit:uart|transmitReg[3] ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.492      ;
; 0.357 ; UartTransmit:uart|divider[13]    ; UartTransmit:uart|divider[13]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.359 ; address[0]                       ; address[0]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; address[1]                       ; address[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; address[8]                       ; address[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; address[10]                      ; address[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; UartTransmit:uart|divider[11]    ; UartTransmit:uart|divider[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UartTransmit:uart|divider[12]    ; UartTransmit:uart|divider[12]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UartTransmit:uart|divider[14]    ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; UartTransmit:uart|divider[10]    ; UartTransmit:uart|divider[10]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; address[3]                       ; address[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; address[6]                       ; address[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; UartTransmit:uart|divider[22]    ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; UartTransmit:uart|divider[1]     ; UartTransmit:uart|divider[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UartTransmit:uart|divider[6]     ; UartTransmit:uart|divider[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; UartTransmit:uart|divider[24]    ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; address[12]                      ; address[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; address[13]                      ; address[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; data[3]                          ; UartTransmit:uart|transmitReg[4] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; UartTransmit:uart|divider[4]     ; UartTransmit:uart|divider[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; UartTransmit:uart|divider[8]     ; UartTransmit:uart|divider[8]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; UartTransmit:uart|transmitReg[0] ; UartTransmit:uart|tx             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.367 ; UartTransmit:uart|divider[15]    ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; UartTransmit:uart|divider[17]    ; UartTransmit:uart|divider[17]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; UartTransmit:uart|divider[20]    ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; UartTransmit:uart|divider[21]    ; UartTransmit:uart|divider[21]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; UartTransmit:uart|divider[23]    ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; address[2]                       ; address[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; address[7]                       ; address[7]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; address[9]                       ; address[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; UartTransmit:uart|divider[25]    ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; address[4]                       ; address[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; address[5]                       ; address[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; address[11]                      ; address[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; UartTransmit:uart|transmitReg[8] ; UartTransmit:uart|transmitReg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; UartTransmit:uart|divider[0]     ; UartTransmit:uart|divider[0]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[2]     ; UartTransmit:uart|divider[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[3]     ; UartTransmit:uart|divider[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[5]     ; UartTransmit:uart|divider[5]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[18]    ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; UartTransmit:uart|divider[19]    ; UartTransmit:uart|divider[19]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; UartTransmit:uart|divider[7]     ; UartTransmit:uart|divider[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; UartTransmit:uart|divider[9]     ; UartTransmit:uart|divider[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; UartTransmit:uart|transmitReg[3] ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.531      ;
; 0.411 ; UartTransmit:uart|transmitReg[5] ; UartTransmit:uart|transmitReg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.413 ; UartTransmit:uart|transmitReg[8] ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.565      ;
; 0.414 ; UartTransmit:uart|transmitReg[2] ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.566      ;
; 0.420 ; UartTransmit:uart|transmitReg[7] ; UartTransmit:uart|transmitReg[7] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.572      ;
; 0.437 ; UartTransmit:uart|divider[16]    ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.589      ;
; 0.449 ; UartTransmit:uart|transmitReg[6] ; UartTransmit:uart|transmitReg[5] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; data[0]                          ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.602      ;
; 0.453 ; UartTransmit:uart|transmitReg[9] ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.605      ;
; 0.455 ; UartTransmit:uart|transmitReg[4] ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; data[7]                          ; UartTransmit:uart|transmitReg[8] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; data[2]                          ; UartTransmit:uart|transmitReg[3] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.610      ;
; 0.459 ; newData                          ; UartTransmit:uart|transmitReg[9] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; data[1]                          ; UartTransmit:uart|transmitReg[2] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.611      ;
; 0.459 ; UartTransmit:uart|transmitReg[2] ; UartTransmit:uart|transmitReg[1] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.611      ;
; 0.463 ; UartTransmit:uart|transmitReg[7] ; UartTransmit:uart|transmitReg[6] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.615      ;
; 0.495 ; UartTransmit:uart|divider[13]    ; UartTransmit:uart|divider[14]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; address[0]                       ; address[1]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; address[1]                       ; address[2]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; address[8]                       ; address[9]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; address[10]                      ; address[11]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; UartTransmit:uart|divider[10]    ; UartTransmit:uart|divider[11]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; UartTransmit:uart|divider[11]    ; UartTransmit:uart|divider[12]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; UartTransmit:uart|divider[14]    ; UartTransmit:uart|divider[15]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; address[3]                       ; address[4]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; UartTransmit:uart|divider[22]    ; UartTransmit:uart|divider[23]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501 ; address[13]                      ; address[14]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; address[12]                      ; address[13]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; UartTransmit:uart|divider[24]    ; UartTransmit:uart|divider[25]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; UartTransmit:uart|divider[1]     ; UartTransmit:uart|divider[2]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; UartTransmit:uart|divider[6]     ; UartTransmit:uart|divider[7]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; UartTransmit:uart|divider[8]     ; UartTransmit:uart|divider[9]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.505 ; UartTransmit:uart|divider[15]    ; UartTransmit:uart|divider[16]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.506 ; UartTransmit:uart|divider[17]    ; UartTransmit:uart|divider[18]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.511 ; address[7]                       ; address[8]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; address[9]                       ; address[10]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; address[2]                       ; address[3]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; UartTransmit:uart|divider[21]    ; UartTransmit:uart|divider[22]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; UartTransmit:uart|divider[23]    ; UartTransmit:uart|divider[24]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; UartTransmit:uart|divider[25]    ; UartTransmit:uart|divider[26]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; address[5]                       ; address[6]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; address[11]                      ; address[12]                      ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; address[4]                       ; address[5]                       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.516 ; UartTransmit:uart|divider[0]     ; UartTransmit:uart|divider[1]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UartTransmit:uart|divider[5]     ; UartTransmit:uart|divider[6]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UartTransmit:uart|divider[3]     ; UartTransmit:uart|divider[4]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UartTransmit:uart|divider[19]    ; UartTransmit:uart|divider[20]    ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; UartTransmit:uart|divider[2]     ; UartTransmit:uart|divider[3]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
+-------+----------------------------------+----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[10]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[10]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[11]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[11]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[12]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[12]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[13]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[13]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[14]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[14]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[15]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[15]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[16]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[16]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[17]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[17]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[18]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[18]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[19]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[19]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[20]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[20]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[21]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[21]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[22]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[22]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[23]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[23]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[24]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[24]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[25]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[25]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[26]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[26]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[3]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[4]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[4]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[5]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[5]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[6]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[6]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[7]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[7]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[8]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[8]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[9]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|divider[9]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|transmitReg[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UartTransmit:uart|tx             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UartTransmit:uart|tx             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[0]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[10]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[11]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[11]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[12]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[12]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[13]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[13]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[14]                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[14]                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[1]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[2]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[3]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[4]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; address[5]                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; address[6]                       ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; 2.330  ; 2.330  ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; 1.789  ; 1.789  ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; 1.803  ; 1.803  ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; 2.330  ; 2.330  ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; 1.958  ; 1.958  ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; 2.091  ; 2.091  ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; 1.867  ; 1.867  ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; 2.092  ; 2.092  ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; 1.756  ; 1.756  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; -0.027 ; -0.027 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.027 ; -0.027 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; -1.636 ; -1.636 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; -1.669 ; -1.669 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; -1.683 ; -1.683 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; -2.210 ; -2.210 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; -1.838 ; -1.838 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; -1.971 ; -1.971 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; -1.747 ; -1.747 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; -1.972 ; -1.972 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; -1.636 ; -1.636 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.589  ; 0.589  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.589  ; 0.589  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 4.017 ; 4.017 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 3.861 ; 3.861 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 3.725 ; 3.725 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 3.824 ; 3.824 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 3.707 ; 3.707 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 3.682 ; 3.682 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 3.702 ; 3.702 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 3.861 ; 3.861 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 3.734 ; 3.734 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 4.017 ; 4.017 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 3.725 ; 3.725 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 3.824 ; 3.824 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 3.707 ; 3.707 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 3.682 ; 3.682 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 3.702 ; 3.702 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 3.861 ; 3.861 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 3.734 ; 3.734 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; PPU_D[0]   ; LEDG[0]     ; 5.029 ;    ;    ; 5.029 ;
; PPU_D[1]   ; LEDG[1]     ; 5.206 ;    ;    ; 5.206 ;
; PPU_D[2]   ; LEDG[2]     ; 5.366 ;    ;    ; 5.366 ;
; PPU_D[3]   ; LEDG[3]     ; 5.364 ;    ;    ; 5.364 ;
; PPU_D[4]   ; LEDG[4]     ; 5.394 ;    ;    ; 5.394 ;
; PPU_D[5]   ; LEDG[5]     ; 5.352 ;    ;    ; 5.352 ;
; PPU_D[6]   ; LEDG[6]     ; 5.319 ;    ;    ; 5.319 ;
; PPU_D[7]   ; LEDG[7]     ; 5.235 ;    ;    ; 5.235 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; PPU_D[0]   ; LEDG[0]     ; 5.029 ;    ;    ; 5.029 ;
; PPU_D[1]   ; LEDG[1]     ; 5.206 ;    ;    ; 5.206 ;
; PPU_D[2]   ; LEDG[2]     ; 5.366 ;    ;    ; 5.366 ;
; PPU_D[3]   ; LEDG[3]     ; 5.364 ;    ;    ; 5.364 ;
; PPU_D[4]   ; LEDG[4]     ; 5.394 ;    ;    ; 5.394 ;
; PPU_D[5]   ; LEDG[5]     ; 5.352 ;    ;    ; 5.352 ;
; PPU_D[6]   ; LEDG[6]     ; 5.319 ;    ;    ; 5.319 ;
; PPU_D[7]   ; LEDG[7]     ; 5.235 ;    ;    ; 5.235 ;
+------------+-------------+-------+----+----+-------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.857   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
;  CLOCK_50        ; -3.857   ; 0.215 ; N/A      ; N/A     ; -1.631              ;
; Design-wide TNS  ; -201.382 ; 0.0   ; 0.0      ; 0.0     ; -77.395             ;
;  CLOCK_50        ; -201.382 ; 0.000 ; N/A      ; N/A     ; -77.395             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; 5.083 ; 5.083 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; 3.932 ; 3.932 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; 3.969 ; 3.969 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; 5.083 ; 5.083 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; 4.367 ; 4.367 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; 4.552 ; 4.552 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; 4.179 ; 4.179 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; 4.689 ; 4.689 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; 3.889 ; 3.889 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 1.166 ; 1.166 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 1.166 ; 1.166 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; PPU_D[*]  ; CLOCK_50   ; -1.636 ; -1.636 ; Rise       ; CLOCK_50        ;
;  PPU_D[0] ; CLOCK_50   ; -1.669 ; -1.669 ; Rise       ; CLOCK_50        ;
;  PPU_D[1] ; CLOCK_50   ; -1.683 ; -1.683 ; Rise       ; CLOCK_50        ;
;  PPU_D[2] ; CLOCK_50   ; -2.210 ; -2.210 ; Rise       ; CLOCK_50        ;
;  PPU_D[3] ; CLOCK_50   ; -1.838 ; -1.838 ; Rise       ; CLOCK_50        ;
;  PPU_D[4] ; CLOCK_50   ; -1.971 ; -1.971 ; Rise       ; CLOCK_50        ;
;  PPU_D[5] ; CLOCK_50   ; -1.747 ; -1.747 ; Rise       ; CLOCK_50        ;
;  PPU_D[6] ; CLOCK_50   ; -1.972 ; -1.972 ; Rise       ; CLOCK_50        ;
;  PPU_D[7] ; CLOCK_50   ; -1.636 ; -1.636 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.589  ; 0.589  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.589  ; 0.589  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 7.527 ; 7.527 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 6.902 ; 6.902 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 6.885 ; 6.885 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 6.911 ; 6.911 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 7.030 ; 7.030 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 6.882 ; 6.882 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 6.883 ; 6.883 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 6.915 ; 6.915 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 6.839 ; 6.839 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 6.860 ; 6.860 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 6.913 ; 6.913 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 7.083 ; 7.083 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 7.133 ; 7.133 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 6.896 ; 6.896 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; CON1_D1    ; CLOCK_50   ; 4.017 ; 4.017 ; Rise       ; CLOCK_50        ;
; PPU_A[*]   ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[0]  ; CLOCK_50   ; 3.728 ; 3.728 ; Rise       ; CLOCK_50        ;
;  PPU_A[1]  ; CLOCK_50   ; 3.725 ; 3.725 ; Rise       ; CLOCK_50        ;
;  PPU_A[2]  ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[3]  ; CLOCK_50   ; 3.824 ; 3.824 ; Rise       ; CLOCK_50        ;
;  PPU_A[4]  ; CLOCK_50   ; 3.681 ; 3.681 ; Rise       ; CLOCK_50        ;
;  PPU_A[5]  ; CLOCK_50   ; 3.707 ; 3.707 ; Rise       ; CLOCK_50        ;
;  PPU_A[6]  ; CLOCK_50   ; 3.708 ; 3.708 ; Rise       ; CLOCK_50        ;
;  PPU_A[7]  ; CLOCK_50   ; 3.742 ; 3.742 ; Rise       ; CLOCK_50        ;
;  PPU_A[8]  ; CLOCK_50   ; 3.682 ; 3.682 ; Rise       ; CLOCK_50        ;
;  PPU_A[9]  ; CLOCK_50   ; 3.702 ; 3.702 ; Rise       ; CLOCK_50        ;
;  PPU_A[10] ; CLOCK_50   ; 3.737 ; 3.737 ; Rise       ; CLOCK_50        ;
;  PPU_A[11] ; CLOCK_50   ; 3.861 ; 3.861 ; Rise       ; CLOCK_50        ;
;  PPU_A[12] ; CLOCK_50   ; 3.817 ; 3.817 ; Rise       ; CLOCK_50        ;
;  PPU_A[13] ; CLOCK_50   ; 3.734 ; 3.734 ; Rise       ; CLOCK_50        ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------+
; Progagation Delay                                    ;
+------------+-------------+--------+----+----+--------+
; Input Port ; Output Port ; RR     ; RF ; FR ; FF     ;
+------------+-------------+--------+----+----+--------+
; PPU_D[0]   ; LEDG[0]     ; 9.502  ;    ;    ; 9.502  ;
; PPU_D[1]   ; LEDG[1]     ; 10.017 ;    ;    ; 10.017 ;
; PPU_D[2]   ; LEDG[2]     ; 10.326 ;    ;    ; 10.326 ;
; PPU_D[3]   ; LEDG[3]     ; 10.324 ;    ;    ; 10.324 ;
; PPU_D[4]   ; LEDG[4]     ; 10.358 ;    ;    ; 10.358 ;
; PPU_D[5]   ; LEDG[5]     ; 10.290 ;    ;    ; 10.290 ;
; PPU_D[6]   ; LEDG[6]     ; 10.236 ;    ;    ; 10.236 ;
; PPU_D[7]   ; LEDG[7]     ; 9.968  ;    ;    ; 9.968  ;
+------------+-------------+--------+----+----+--------+


+----------------------------------------------------+
; Minimum Progagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; PPU_D[0]   ; LEDG[0]     ; 5.029 ;    ;    ; 5.029 ;
; PPU_D[1]   ; LEDG[1]     ; 5.206 ;    ;    ; 5.206 ;
; PPU_D[2]   ; LEDG[2]     ; 5.366 ;    ;    ; 5.366 ;
; PPU_D[3]   ; LEDG[3]     ; 5.364 ;    ;    ; 5.364 ;
; PPU_D[4]   ; LEDG[4]     ; 5.394 ;    ;    ; 5.394 ;
; PPU_D[5]   ; LEDG[5]     ; 5.352 ;    ;    ; 5.352 ;
; PPU_D[6]   ; LEDG[6]     ; 5.319 ;    ;    ; 5.319 ;
; PPU_D[7]   ; LEDG[7]     ; 5.235 ;    ;    ; 5.235 ;
+------------+-------------+-------+----+----+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 2716     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 2716     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 40    ; 40   ;
; Unconstrained Output Ports      ; 23    ; 23   ;
; Unconstrained Output Port Paths ; 23    ; 23   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Sun Oct 15 13:08:43 2017
Info: Command: quartus_sta NoES -c NoES
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'NoES.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info (332122): write_sdc -pt
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.857
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.857      -201.382 CLOCK_50 
Info (332146): Worst-case hold slack is 0.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.445         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.631
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.631       -77.395 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.882
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.882       -40.424 CLOCK_50 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -63.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 388 megabytes
    Info: Processing ended: Sun Oct 15 13:08:44 2017
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


