`timescale 1ns / 1ps
module half_adder(
    input a,
    input b,
    output s,
    output c
    );
xor xor_gate(s,a,b);
and and_gate(c,a,b);     
endmodule

