cache_data = 1
cache_timeout = 60.0
ip_address_and_port = 'pico23.niddk.nih.gov:2002'
optimize_queue = 0
sequencer_fs = True
prefix = u'TESTBENCH:TIMING.'
use_CA = True
all_register_names = ['ver', 'cmcad', 'clk_src', 'sbclk_src', 'clk_on', 'clk_div', 'clk_dfs_mode', 'clk_dll_mode', 'clk_mul', 'clk_locked', 'clk_autolock', 'psod2', 'clk_shift_readback', 'clk_shift_auto_reset', 'clk_shift_reset', 'psod1', 'psod3', 'clk_shift_locked', 'hlcnd', 'hlc_src', 'cmc_src', 'hlctd', 'hlcad', 'p0fd2', 'p0d2', 'cmctd', 'p0fd', 'p0d', 'p0afd', 'p0ad', 'clkled', 'p0led', 'hlcled', 'cmcled', 'diag1', 'diag2', 'hlcnt', 'inton', 'inton_sync', 'cmcnd', 'intcount', 'tclk_count', 'xdet_count', 'image_number', 'pass_number', 'pulses', 'image_number_inc', 'pass_number_inc', 'pulses_inc', 'clk_88Hz_div_1kHz', 'p0_phase_1kHz', 'p0_div_1kHz', 'ch1_delay', 'ch1_fine', 'ch1_enable', 'ch1_state', 'ch1_pulse', 'ch1_input', 'ch1_override', 'ch1_override_state', 'ch1_specout', 'ch2_delay', 'ch2_fine', 'ch2_enable', 'ch2_state', 'ch2_pulse', 'ch2_input', 'ch2_override', 'ch2_override_state', 'ch2_specout', 'ch3_delay', 'ch3_fine', 'ch3_enable', 'ch3_state', 'ch3_pulse', 'ch3_input', 'ch3_override', 'ch3_override_state', 'ch3_specout', 'ch4_delay', 'ch4_fine', 'ch4_enable', 'ch4_state', 'ch4_pulse', 'ch4_input', 'ch4_override', 'ch4_override_state', 'ch4_specout', 'ch5_delay', 'ch5_fine', 'ch5_enable', 'ch5_state', 'ch5_pulse', 'ch5_input', 'ch5_override', 'ch5_override_state', 'ch5_specout', 'ch6_delay', 'ch6_fine', 'ch6_enable', 'ch6_state', 'ch6_pulse', 'ch6_input', 'ch6_override', 'ch6_override_state', 'ch6_specout', 'ch7_delay', 'ch7_fine', 'ch7_enable', 'ch7_state', 'ch7_pulse', 'ch7_input', 'ch7_override', 'ch7_override_state', 'ch7_specout', 'ch8_delay', 'ch8_fine', 'ch8_enable', 'ch8_state', 'ch8_pulse', 'ch8_input', 'ch8_override', 'ch8_override_state', 'ch8_specout', 'ch9_delay', 'ch9_fine', 'ch9_enable', 'ch9_state', 'ch9_pulse', 'ch9_input', 'ch9_override', 'ch9_override_state', 'ch9_specout', 'ch10_delay', 'ch10_fine', 'ch10_enable', 'ch10_state', 'ch10_pulse', 'ch10_input', 'ch10_override', 'ch10_override_state', 'ch10_specout', 'ch11_delay', 'ch11_fine', 'ch11_enable', 'ch11_state', 'ch11_pulse', 'ch11_input', 'ch11_override', 'ch11_override_state', 'ch11_specout', 'ch12_delay', 'ch12_fine', 'ch12_enable', 'ch12_state', 'ch12_pulse', 'ch12_input', 'ch12_override', 'ch12_override_state', 'ch12_specout', 'ch13_delay', 'ch13_fine', 'ch13_enable', 'ch13_state', 'ch13_pulse', 'ch13_input', 'ch13_override', 'ch13_override_state', 'ch13_specout', 'ch14_delay', 'ch14_fine', 'ch14_enable', 'ch14_state', 'ch14_pulse', 'ch14_input', 'ch14_override', 'ch14_override_state', 'ch14_specout', 'ch15_delay', 'ch15_fine', 'ch15_enable', 'ch15_state', 'ch15_pulse', 'ch15_input', 'ch15_override', 'ch15_override_state', 'ch15_specout', 'ch16_delay', 'ch16_fine', 'ch16_enable', 'ch16_state', 'ch16_pulse', 'ch16_input', 'ch16_override', 'ch16_override_state', 'ch16_specout', 'ch17_delay', 'ch17_fine', 'ch17_enable', 'ch17_state', 'ch17_pulse', 'ch17_input', 'ch17_override', 'ch17_override_state', 'ch17_specout', 'ch18_delay', 'ch18_fine', 'ch18_enable', 'ch18_state', 'ch18_pulse', 'ch18_input', 'ch18_override', 'ch18_override_state', 'ch18_specout', 'ch19_delay', 'ch19_fine', 'ch19_enable', 'ch19_state', 'ch19_pulse', 'ch19_input', 'ch19_override', 'ch19_override_state', 'ch19_specout', 'ch20_delay', 'ch20_fine', 'ch20_enable', 'ch20_state', 'ch20_pulse', 'ch20_input', 'ch20_override', 'ch20_override_state', 'ch20_specout', 'ch21_delay', 'ch21_fine', 'ch21_enable', 'ch21_state', 'ch21_pulse', 'ch21_input', 'ch21_override', 'ch21_override_state', 'ch21_specout', 'ch22_delay', 'ch22_fine', 'ch22_enable', 'ch22_state', 'ch22_pulse', 'ch22_input', 'ch22_override', 'ch22_override_state', 'ch22_specout', 'ch23_delay', 'ch23_fine', 'ch23_enable', 'ch23_state', 'ch23_pulse', 'ch23_input', 'ch23_override', 'ch23_override_state', 'ch23_specout', 'ch24_delay', 'ch24_fine', 'ch24_enable', 'ch24_state', 'ch24_pulse', 'ch24_input', 'ch24_override', 'ch24_override_state', 'ch24_specout', 'IPIRE', 'DEVICE_GIE', 'IPIER', 'acquiring', 'ch1_trig_count', 'ch1_acq_count', 'ch1_acq', 'ch2_trig_count', 'ch2_acq_count', 'ch2_acq', 'ch3_trig_count', 'ch3_acq_count', 'ch3_acq', 'ch4_trig_count', 'ch4_acq_count', 'ch4_acq', 'ch5_trig_count', 'ch5_acq_count', 'ch5_acq', 'ch6_trig_count', 'ch6_acq_count', 'ch6_acq', 'ch7_trig_count', 'ch7_acq_count', 'ch7_acq', 'ch8_trig_count', 'ch8_acq_count', 'ch8_acq', 'ch9_trig_count', 'ch9_acq_count', 'ch9_acq', 'ch10_trig_count', 'ch10_acq_count', 'ch10_acq', 'ch11_trig_count', 'ch11_acq_count', 'ch11_acq', 'ch12_trig_count', 'ch12_acq_count', 'ch12_acq', 'ch13_trig_count', 'ch13_acq_count', 'ch13_acq', 'ch14_trig_count', 'ch14_acq_count', 'ch14_acq', 'ch15_trig_count', 'ch15_acq_count', 'ch15_acq', 'ch16_trig_count', 'ch16_acq_count', 'ch16_acq', 'ch17_trig_count', 'ch17_acq_count', 'ch17_acq', 'ch18_trig_count', 'ch18_acq_count', 'ch18_acq', 'ch19_trig_count', 'ch19_acq_count', 'ch19_acq', 'ch20_trig_count', 'ch20_acq_count', 'ch20_acq', 'ch21_trig_count', 'ch21_acq_count', 'ch21_acq', 'ch22_trig_count', 'ch22_acq_count', 'ch22_acq', 'ch23_trig_count', 'ch23_acq_count', 'ch23_acq', 'ch24_trig_count', 'ch24_acq_count', 'ch24_acq']
port = u'2002'