
"smart_sources:2025/arqui1/lab/VHDL I.md": {"path":"2025/arqui1/lab/VHDL I.md","last_embed":{"hash":null},"embeddings":{},"last_read":{"hash":"19fdlac","at":1757888045893},"class_name":"SmartSource","last_import":{"mtime":1748573217251,"size":18915,"at":1757888045918,"hash":"19fdlac"},"blocks":{"#":[1,8],"##{1}":[6,6],"##{2}":[7,8],"###historia":[9,15],"###historia#{1}":[10,10],"###historia#{2}":[11,11],"###historia#{3}":[12,12],"###historia#{4}":[13,13],"###historia#{5}":[14,15],"###comparacion con otros lenguajes":[16,27],"###comparacion con otros lenguajes#{1}":[17,20],"###comparacion con otros lenguajes#{2}":[21,25],"###comparacion con otros lenguajes#{3}":[26,27],"##uso de VHDL":[28,36],"##uso de VHDL#{1}":[29,29],"##uso de VHDL#{2}":[30,30],"##uso de VHDL#{3}":[31,33],"##uso de VHDL#{4}":[34,36],"##ventajas":[37,57],"##ventajas#{1}":[38,40],"##ventajas#{2}":[41,42],"##ventajas#{3}":[43,43],"##ventajas#{4}":[44,48],"##ventajas#descripcion de VHDL":[49,52],"##ventajas#descripcion de VHDL#{1}":[50,52],"##ventajas#estructura de un diseno VHDL":[53,57],"##ventajas#estructura de un diseno VHDL#{1}":[54,56],"##ventajas#estructura de un diseno VHDL#{2}":[57,57],"##entidad y arquitectura":[58,138],"##entidad y arquitectura#{1}":[59,63],"##entidad y arquitectura#{2}":[64,65],"##entidad y arquitectura#{3}":[66,67],"##entidad y arquitectura#{4}":[68,69],"##entidad y arquitectura#ports: puertos de una entidad":[70,77],"##entidad y arquitectura#ports: puertos de una entidad#{1}":[71,71],"##entidad y arquitectura#ports: puertos de una entidad#{2}":[72,72],"##entidad y arquitectura#ports: puertos de una entidad#{3}":[73,75],"##entidad y arquitectura#ports: puertos de una entidad#{4}":[76,77],"##entidad y arquitectura#tipos":[78,90],"##entidad y arquitectura#tipos#{1}":[79,79],"##entidad y arquitectura#tipos#{2}":[80,80],"##entidad y arquitectura#tipos#{3}":[81,81],"##entidad y arquitectura#tipos#{4}":[82,86],"##entidad y arquitectura#tipos#{5}":[87,90],"##entidad y arquitectura#tipos basicos":[91,99],"##entidad y arquitectura#tipos basicos#{1}":[92,92],"##entidad y arquitectura#tipos basicos#{2}":[93,93],"##entidad y arquitectura#tipos basicos#{3}":[94,94],"##entidad y arquitectura#tipos basicos#{4}":[95,95],"##entidad y arquitectura#tipos basicos#{5}":[96,96],"##entidad y arquitectura#tipos basicos#{6}":[97,99],"##entidad y arquitectura#tipo std_logic":[100,112],"##entidad y arquitectura#tipo std_logic#{1}":[101,101],"##entidad y arquitectura#tipo std_logic#{2}":[102,103],"##entidad y arquitectura#tipo std_logic#{3}":[104,105],"##entidad y arquitectura#tipo std_logic#{4}":[106,106],"##entidad y arquitectura#tipo std_logic#{5}":[107,107],"##entidad y arquitectura#tipo std_logic#{6}":[108,108],"##entidad y arquitectura#tipo std_logic#{7}":[109,112],"##entidad y arquitectura#arrays":[113,121],"##entidad y arquitectura#arrays#{1}":[114,121],"##entidad y arquitectura#ports: modos de un puerto":[122,131],"##entidad y arquitectura#ports: modos de un puerto#{1}":[123,123],"##entidad y arquitectura#ports: modos de un puerto#{2}":[124,124],"##entidad y arquitectura#ports: modos de un puerto#{3}":[125,125],"##entidad y arquitectura#ports: modos de un puerto#{4}":[126,126],"##entidad y arquitectura#ports: modos de un puerto#{5}":[127,128],"##entidad y arquitectura#ports: modos de un puerto#descripcion de entidad: ejemplo":[129,131],"##entidad y arquitectura#ports: modos de un puerto#descripcion de entidad: ejemplo#{1}":[130,131],"##entidad y arquitectura#estructura de un diseno VHDL":[132,138],"##entidad y arquitectura#estructura de un diseno VHDL#{1}":[133,138],"##senal (signal)":[139,172],"##senal (signal)#{1}":[140,140],"##senal (signal)#{2}":[141,141],"##senal (signal)#{3}":[142,142],"##senal (signal)#{4}":[143,145],"##senal (signal)#fundamentos: conceptos de senal":[146,150],"##senal (signal)#fundamentos: conceptos de senal#{1}":[147,147],"##senal (signal)#fundamentos: conceptos de senal#{2}":[148,148],"##senal (signal)#fundamentos: conceptos de senal#{3}":[149,150],"##senal (signal)#fundamentos: tipos de retardo":[151,154],"##senal (signal)#fundamentos: tipos de retardo#{1}":[152,152],"##senal (signal)#fundamentos: tipos de retardo#{2}":[153,154],"##senal (signal)#operadores definidos":[155,163],"##senal (signal)#operadores definidos#{1}":[156,156],"##senal (signal)#operadores definidos#{2}":[157,157],"##senal (signal)#operadores definidos#{3}":[158,158],"##senal (signal)#operadores definidos#{4}":[159,159],"##senal (signal)#operadores definidos#{5}":[160,160],"##senal (signal)#operadores definidos#{6}":[161,161],"##senal (signal)#operadores definidos#{7}":[162,163],"##senal (signal)#diseno concurrente en VHDL":[164,172],"##senal (signal)#diseno concurrente en VHDL#{1}":[165,165],"##senal (signal)#diseno concurrente en VHDL#{2}":[166,169],"##senal (signal)#diseno concurrente en VHDL#{3}":[170,170],"##senal (signal)#diseno concurrente en VHDL#{4}":[171,172],"##construcciones basicas":[173,184],"##construcciones basicas#{1}":[174,174],"##construcciones basicas#{2}":[175,177],"##construcciones basicas#{3}":[178,180],"##construcciones basicas#{4}":[181,184],"##procesos: ejecucion":[185,197],"##procesos: ejecucion#{1}":[186,186],"##procesos: ejecucion#{2}":[187,187],"##procesos: ejecucion#{3}":[188,189],"##procesos: ejecucion#{4}":[190,190],"##procesos: ejecucion#{5}":[191,191],"##procesos: ejecucion#{6}":[192,192],"##procesos: ejecucion#{7}":[193,193],"##procesos: ejecucion#{8}":[194,197],"##procesos":[198,242],"##procesos#{1}":[199,200],"##procesos#{2}":[201,204],"##procesos#{3}":[205,207],"##procesos##senales y procesos: ejemplo":[208,211],"##procesos##senales y procesos: ejemplo#{1}":[210,211],"##procesos#instrucciones concurrentes":[212,218],"##procesos#instrucciones concurrentes#{1}":[213,214],"##procesos#instrucciones concurrentes#{2}":[215,215],"##procesos#instrucciones concurrentes#{3}":[216,216],"##procesos#instrucciones concurrentes#{4}":[217,218],"##procesos#asignaciones concurrentes":[219,226],"##procesos#asignaciones concurrentes#{1}":[220,221],"##procesos#asignaciones concurrentes#{2}":[222,222],"##procesos#asignaciones concurrentes#{3}":[223,223],"##procesos#asignaciones concurrentes#{4}":[224,226],"##procesos#asignaciones condicionales":[227,242],"##procesos#asignaciones condicionales#{1}":[228,242],"##instrucciones secuenciales":[243,302],"##instrucciones secuenciales#{1}":[244,244],"##instrucciones secuenciales#{2}":[245,245],"##instrucciones secuenciales#{3}":[246,246],"##instrucciones secuenciales#{4}":[247,247],"##instrucciones secuenciales#{5}":[248,248],"##instrucciones secuenciales#{6}":[249,251],"##instrucciones secuenciales#sentencias secuenciales IF-THEN-ELSE":[252,266],"##instrucciones secuenciales#sentencias secuenciales IF-THEN-ELSE#{1}":[253,266],"##instrucciones secuenciales#sentencias secuenciales CASE":[267,285],"##instrucciones secuenciales#sentencias secuenciales CASE#{1}":[268,285],"##instrucciones secuenciales#bucles secuenciales: LOOP":[286,302],"##instrucciones secuenciales#bucles secuenciales: LOOP#{1}":[288,302],"##asignacion de senales: ejemplo":[303,348],"##asignacion de senales: ejemplo#{1}":[304,328],"##asignacion de senales: ejemplo##solucion":[329,348],"##asignacion de senales: ejemplo##solucion#{1}":[330,348],"##resumen: procesos y senales":[349,380],"##resumen: procesos y senales#{1}":[350,350],"##resumen: procesos y senales#{2}":[351,351],"##resumen: procesos y senales#{3}":[352,352],"##resumen: procesos y senales#{4}":[353,353],"##resumen: procesos y senales#{5}":[354,355],"##resumen: procesos y senales#variables":[356,363],"##resumen: procesos y senales#variables#{1}":[357,357],"##resumen: procesos y senales#variables#{2}":[358,358],"##resumen: procesos y senales#variables#{3}":[359,359],"##resumen: procesos y senales#variables#{4}":[360,360],"##resumen: procesos y senales#variables#{5}":[361,363],"##resumen: procesos y senales#asignacion de senales: solucion con variable":[364,380],"##resumen: procesos y senales#asignacion de senales: solucion con variable#{1}":[365,380],"##objetos disponibles en VHDL":[381,390],"##objetos disponibles en VHDL#{1}":[382,390],"##senales vs variables":[391,441],"##senales vs variables#{1}":[394,399],"##senales vs variables#asignacion de senales en buses":[400,411],"##senales vs variables#asignacion de senales en buses#{1}":[401,411],"##senales vs variables#uso correcto de las asignaciones a senales":[412,441],"##senales vs variables#uso correcto de las asignaciones a senales#{1}":[413,420],"##senales vs variables#uso correcto de las asignaciones a senales#{2}":[421,421],"##senales vs variables#uso correcto de las asignaciones a senales#{3}":[422,425],"##senales vs variables#uso correcto de las asignaciones a senales#{4}":[426,426],"##senales vs variables#uso correcto de las asignaciones a senales#{5}":[427,429],"##senales vs variables#uso correcto de las asignaciones a senales#{6}":[430,430],"##senales vs variables#uso correcto de las asignaciones a senales#{7}":[431,438],"##senales vs variables#uso correcto de las asignaciones a senales#{8}":[439,439],"##senales vs variables#uso correcto de las asignaciones a senales#{9}":[440,441],"##niveles de abstraccion":[442,593],"##niveles de abstraccion#{1}":[443,443],"##niveles de abstraccion#{2}":[444,447],"##niveles de abstraccion#{3}":[448,451],"##niveles de abstraccion#{4}":[452,456],"##niveles de abstraccion#RTL: register transfer level":[457,464],"##niveles de abstraccion#RTL: register transfer level#{1}":[458,459],"##niveles de abstraccion#RTL: register transfer level#{2}":[460,460],"##niveles de abstraccion#RTL: register transfer level#{3}":[461,461],"##niveles de abstraccion#RTL: register transfer level#{4}":[462,464],"##niveles de abstraccion#estilos de modelado: algoritmico":[465,486],"##niveles de abstraccion#estilos de modelado: algoritmico#{1}":[466,466],"##niveles de abstraccion#estilos de modelado: algoritmico#{2}":[467,486],"##niveles de abstraccion#estilos de modelado: algoritmico#{3}":[469,486],"##niveles de abstraccion#estilos de modelado: flujo de datos":[487,503],"##niveles de abstraccion#estilos de modelado: flujo de datos#{1}":[488,488],"##niveles de abstraccion#estilos de modelado: flujo de datos#{2}":[489,503],"##niveles de abstraccion#estilos de modelado: flujo de datos#{3}":[491,503],"##niveles de abstraccion#estilos de modelado: estructural":[504,531],"##niveles de abstraccion#estilos de modelado: estructural#{1}":[505,505],"##niveles de abstraccion#estilos de modelado: estructural#{2}":[506,531],"##niveles de abstraccion#estilos de modelado: estructural#{3}":[508,531],"##niveles de abstraccion#nivel abstraccion/estilo de modelado":[532,534],"##niveles de abstraccion#nivel abstraccion/estilo de modelado#{1}":[533,534],"##niveles de abstraccion#paquetes":[535,584],"##niveles de abstraccion#paquetes#{1}":[536,536],"##niveles de abstraccion#paquetes#{2}":[537,542],"##niveles de abstraccion#paquetes#{3}":[543,544],"##niveles de abstraccion#paquetes#paquete: ejemplo":[545,584],"##niveles de abstraccion#paquetes#paquete: ejemplo#{1}":[546,584],"##niveles de abstraccion#librerias":[585,593],"##niveles de abstraccion#librerias#{1}":[586,586],"##niveles de abstraccion#librerias#{2}":[587,592],"##niveles de abstraccion#librerias#{3}":[593,593]},"outlinks":[{"title":"Pasted image 20250529115522.png","target":"Pasted image 20250529115522.png","line":26},{"title":"Pasted image 20250529115718.png","target":"Pasted image 20250529115718.png","line":50},{"title":"Pasted image 20250529115835.png","target":"Pasted image 20250529115835.png","line":57},{"title":"Pasted image 20250529115937.png","target":"Pasted image 20250529115937.png","line":64},{"title":"Pasted image 20250529120243.png","target":"Pasted image 20250529120243.png","line":68},{"title":"Pasted image 20250529120957.png","target":"Pasted image 20250529120957.png","line":104},{"title":"Pasted image 20250529125526.png","target":"Pasted image 20250529125526.png","line":130},{"title":"Pasted image 20250529131221.png","target":"Pasted image 20250529131221.png","line":136},{"title":"Pasted image 20250529131631.png","target":"Pasted image 20250529131631.png","line":149},{"title":"Pasted image 20250529131712.png","target":"Pasted image 20250529131712.png","line":153},{"title":"Pasted image 20250529173045.png","target":"Pasted image 20250529173045.png","line":174},{"title":"Pasted image 20250529173302.png","target":"Pasted image 20250529173302.png","line":177},{"title":"Pasted image 20250529173335.png","target":"Pasted image 20250529173335.png","line":180},{"title":"Pasted image 20250529173407.png","target":"Pasted image 20250529173407.png","line":183},{"title":"Pasted image 20250529173542.png","target":"Pasted image 20250529173542.png","line":194},{"title":"Pasted image 20250529173648.png","target":"Pasted image 20250529173648.png","line":200},{"title":"Pasted image 20250529173701.png","target":"Pasted image 20250529173701.png","line":202},{"title":"Pasted image 20250529173753.png","target":"Pasted image 20250529173753.png","line":206},{"title":"Pasted image 20250529221559.png","target":"Pasted image 20250529221559.png","line":210},{"title":"Pasted image 20250529221730.png","target":"Pasted image 20250529221730.png","line":213},{"title":"Pasted image 20250529221852.png","target":"Pasted image 20250529221852.png","line":220},{"title":"Pasted image 20250529222125.png","target":"Pasted image 20250529222125.png","line":228},{"title":"Pasted image 20250529222157.png","target":"Pasted image 20250529222157.png","line":233},{"title":"Pasted image 20250529222829.png","target":"Pasted image 20250529222829.png","line":249},{"title":"Pasted image 20250529223432.png","target":"Pasted image 20250529223432.png","line":253},{"title":"Pasted image 20250529223734.png","target":"Pasted image 20250529223734.png","line":268},{"title":"Pasted image 20250529225159.png","target":"Pasted image 20250529225159.png","line":304},{"title":"Pasted image 20250529230439.png","target":"Pasted image 20250529230439.png","line":366},{"title":"Pasted image 20250529232821.png","target":"Pasted image 20250529232821.png","line":443},{"title":"Pasted image 20250529233131.png","target":"Pasted image 20250529233131.png","line":459},{"title":"Pasted image 20250529234026.png","target":"Pasted image 20250529234026.png","line":533}],"task_lines":[]},