Pontifícia Universidade Católica de Minas Gerais
ARQ1 – ATIVIDADE PRÁTICA 10
Data de entrega: 06-10/10/2008

Tema: Circuitos lógicos

Os comandos básicos em Verilog incluem:
- definir estrutura de um módulo
- definir métodos principals (init, main_process) 
  com dados e ações a serem executadas
- definir armazenadores de dados (posições de memória): 
  constantes e variáveis
- definir estruturas para auxílio à depuração:
  saídas de registradores e de conteúdos de memória
- definir componentes (portas lógicas)
- conter diagrama feito no LogiSim e relatório de testes.

Proposição básica

01.) Implementar um gerador de pulsos com freqüência igual 
     à metade (1/2) da freqüência (dobro do período) do "clock".
     Gerar a carta de tempo do circuito para ambos os sinais.
     DICA: Escolher uma variação de "clock" com vários múltiplos.

02.) Implementar um gerador de pulsos com freqüência igual 
     ao triplo (3x) a freqüência do "clock".
     Gerar a carta de tempo do circuito para ambos os sinais.
     DICA: Escolher uma variação de "clock" com vários múltiplos.

03.) Implementar um gerador de pulsos sincronizado com as
     variações (subida e descida) de "clock" e
     duração de 4 unidades de tempo.
     Gerar a carta de tempo do circuito para ambos os sinais.
     DICA: Escolher uma variação de "clock" com vários múltiplos.

Extras

04.) Implementar um gerador de pulsos sincronizado apenas 
     com as variações de subida de "clock" e
     duração de 4 unidades de tempo.
     Gerar a carta de tempo do circuito para ambos os sinais.

05.) Implementar um gerador de pulsos sincronizado apenas 
     com as variações de subida de "clock" e
     duração do dobro da freqüência do "clock".
     Gerar a carta de tempo do circuito para ambos os sinais.


Instruções para ver as cartas de tempo:

01.) Abrir o módulo de visualização (IVI)

02.) Selecionar a pasta de trabalho:
     File
      Open
       Signal DB
        Browse (Signal Database File)
         testeclock06a (.vcd)

03.) Selecionar os sinais desejados:
     File
      New
       Waveform Window
        Structure
         clk    (sinal a ser visto)
         clock  (botão da direita -> Add Select)
       Waveform



