# Базовый гайд по SystemVerilog
***
## Введение
Этот гайд предназначен для людей, уже знакомых с программированием, которые хотят освоить язык SystemVerilog и научиться программировать FPGA.

### Структура гайда
**Основы языка**
- Основы синтаксиса SystemVerilog.
- Написание базовых программ в симуляторе.
- Разработка проектов на симуляторе.

**Разработка программ для симулятора**
- Подробное изучение работы с симулятором.
- Особенности программирования для симулятора и FPGA.

**Программирование для FPGA**
- Обзор и изучение FPGA модели Tang Nano 1K.
- Разработка программ для Tang Nano.

***


## Основы языка
### Введение
В данном разделе мы рассмотрим базовые конструкции языка SystemVerilog, научимся писать и синтезировать код.

### Инструменты
Для прохождения этого модуля не требуется установка дополнительного программного обеспечения. Код будем писать и синтезировать на платформе [EDA Playground](https://edaplayground.com/home). Для начала работы необходимо создать аккаунт и настроить параметры синтеза:
1. В разделе **Languages & Libraries** найдите поле **Testbench + Design** и выберите **SystemVerilog/Verilog**.
2. В разделе **Tools & Simulators** выберите симулятор в первом поле, установите его значение на **Icarus Verilog**.

### Базовые понятия 
1. **Дизайн** - это описание цифровой схемы или системы, которая выполняет определенную функцию. 
Дизайн включает в себя описание структуры и поведения схемы, используя модули, порты и логические выражения. 

2. **Тестбенч** - это набор инструментов и методов для проверки правильности работы дизайна. 
Тестбенч генерирует тестовые сигналы, подает их на входы модуля и проверяет выходные сигналы на соответствие ожидаемым результатам.

Простыми словами **_Дизайном_** называют код в неком файле .sv в котором нет фунции main,
**_Тестбенчем_** называют тест кейс в который программист тестирует работу дизайна, который в будущем превратиться в схему или систему
 
### Структура программы


### Пример простой программы 
Итак, давайте рассмотрим следующий код, что бы понимать как как устроена простая программа на systemVerilog:

Для начала напишем простой модуль который будет описывает логику обработку входных данных, это и есть наш **Дизайн**

```verilog
module double_value (
    input int in_value,  // Входное значение
    output int out_value // Выходное значение
);
    assign out_value = in_value * 2; // Умножение на 2
endmodule
```

Теперь что бы проверить что наш дизайн спроектирован правильно и работает корректно, нам потребуется **Тестбенч**

```verilog
module testbench;
    int in_value;  // Входное значение
    int out_value; // Выходное значение

    // Экземпляр модуля double_value
    double_value uut (
        .in_value(in_value),
        .out_value(out_value)
    );

    initial begin
        // Проверка значения 1
        in_value = 1; #10;
        $display("in_value=%0d, out_value=%0d", in_value, out_value); // Ожидается out_value=2

        // Проверка значения 2
        in_value = 2; #10;
        $display("in_value=%0d, out_value=%0d", in_value, out_value); // Ожидается out_value=4

        $finish;
    end
endmodule
```

