# State of the Project

```vhdl
rom0_select  <= -- 0x0***
uart0_select <= -- 0x4***
ram0_select  <= -- 0x6***
ram1_select  <= -- 0x8***
```


                   ?????????????    
        T3  ? A18 ?? 1      32 ?? VCC   
        R4  ? A16 ?? 2      31 ?? A15 ? P4    
        N6  ? A14 ?? 3      30 ?? A17 ? T5    
        L7  ? A12 ?? 4      29 ?? /WE ? R6    
        P7  ? A7  ?? 5      28 ?? A13 ? T7    
        R7  ? A6  ?? 6      27 ?? A8  ? R8    
        P8  ? A5  ?? 7      26 ?? A9  ? M6    
        T8  ? A4  ?? 8      25 ?? A11 ? L8    
        P9  ? A3  ?? 9      24 ?? /OE ? M8    
        T9  ? A2  ?? 10     23 ?? A10 ? N9    
        R9  ? A1  ?? 11     22 ?? /CE ? R10     
        T10 ? A0  ?? 12     21 ?? DQ7 ? P10     
        P11 ? DQ0 ?? 13     20 ?? DQ6 ? N10     
        T11 ? DQ1 ?? 14     19 ?? DQ5 ? M11     
        R11 ? AQ1 ?? 15     18 ?? DQ4 ? R13     
              GND ?? 16     17 ?? DQ3 ? T14     
                   ?????????????    

Roadmap:
1. Implement sync/serial debug port
2. Implement RAM read/write debug port
3. Fix RAM read/write access