Simulator report for frequency_divider
Tue Nov 08 21:10:49 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 192 nodes    ;
; Simulation Coverage         ;       0.52 % ;
; Total Number of Transitions ; 99           ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Cyclone III  ;
+-----------------------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                                                                                       ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------+
; Option                                                                                     ; Setting                                                                     ; Default Value ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------+
; Simulation mode                                                                            ; Functional                                                                  ; Timing        ;
; Start time                                                                                 ; 0 ns                                                                        ; 0 ns          ;
; Simulation results format                                                                  ; VWF                                                                         ;               ;
; Vector input source                                                                        ; C:/altera/Experiment4/exp4_project1/frequency_divider/frequency_divider.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                                                                          ; On            ;
; Check outputs                                                                              ; Off                                                                         ; Off           ;
; Report simulation coverage                                                                 ; On                                                                          ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                                                                          ; On            ;
; Display missing 1-value coverage report                                                    ; On                                                                          ; On            ;
; Display missing 0-value coverage report                                                    ; On                                                                          ; On            ;
; Detect setup and hold time violations                                                      ; Off                                                                         ; Off           ;
; Detect glitches                                                                            ; Off                                                                         ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                                                                         ; Off           ;
; Generate Signal Activity File                                                              ; Off                                                                         ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                                                                         ; Off           ;
; Group bus channels in simulation results                                                   ; Off                                                                         ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                                                                          ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE                                                                  ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                                                                         ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off                                                                         ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                                                                        ; Auto          ;
; Interconnect Delay Model Type                                                              ; Transport                                                                   ; Transport     ;
; Cell Delay Model Type                                                                      ; Transport                                                                   ; Transport     ;
+--------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II 64-Bit to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       0.52 % ;
; Total nodes checked                                 ; 192          ;
; Total output ports checked                          ; 192          ;
; Total output ports with complete 1/0-value coverage ; 1            ;
; Total output ports with no 1/0-value coverage       ; 191          ;
; Total output ports with no 1-value coverage         ; 191          ;
; Total output ports with no 0-value coverage         ; 191          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+--------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                    ;
+------------------------------+------------------------------+------------------+
; Node Name                    ; Output Port Name             ; Output Port Type ;
+------------------------------+------------------------------+------------------+
; |frequency_divider|clk_50mhz ; |frequency_divider|clk_50mhz ; out              ;
+------------------------------+------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+--------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                             ;
+---------------------------------+---------------------------------+------------------+
; Node Name                       ; Output Port Name                ; Output Port Type ;
+---------------------------------+---------------------------------+------------------+
; |frequency_divider|cnt1~0       ; |frequency_divider|cnt1~0       ; out              ;
; |frequency_divider|cnt1~1       ; |frequency_divider|cnt1~1       ; out              ;
; |frequency_divider|cnt1~2       ; |frequency_divider|cnt1~2       ; out              ;
; |frequency_divider|cnt1~3       ; |frequency_divider|cnt1~3       ; out              ;
; |frequency_divider|cnt1~4       ; |frequency_divider|cnt1~4       ; out              ;
; |frequency_divider|cnt1~5       ; |frequency_divider|cnt1~5       ; out              ;
; |frequency_divider|cnt1~6       ; |frequency_divider|cnt1~6       ; out              ;
; |frequency_divider|cnt1~7       ; |frequency_divider|cnt1~7       ; out              ;
; |frequency_divider|cnt1~8       ; |frequency_divider|cnt1~8       ; out              ;
; |frequency_divider|cnt1~9       ; |frequency_divider|cnt1~9       ; out              ;
; |frequency_divider|cnt1~10      ; |frequency_divider|cnt1~10      ; out              ;
; |frequency_divider|cnt1~11      ; |frequency_divider|cnt1~11      ; out              ;
; |frequency_divider|cnt1~12      ; |frequency_divider|cnt1~12      ; out              ;
; |frequency_divider|cnt1~13      ; |frequency_divider|cnt1~13      ; out              ;
; |frequency_divider|cnt1~14      ; |frequency_divider|cnt1~14      ; out              ;
; |frequency_divider|cnt1~15      ; |frequency_divider|cnt1~15      ; out              ;
; |frequency_divider|cnt1~16      ; |frequency_divider|cnt1~16      ; out              ;
; |frequency_divider|cnt1~17      ; |frequency_divider|cnt1~17      ; out              ;
; |frequency_divider|cnt1~18      ; |frequency_divider|cnt1~18      ; out              ;
; |frequency_divider|cnt1~19      ; |frequency_divider|cnt1~19      ; out              ;
; |frequency_divider|cnt1~20      ; |frequency_divider|cnt1~20      ; out              ;
; |frequency_divider|cnt1~21      ; |frequency_divider|cnt1~21      ; out              ;
; |frequency_divider|cnt1~22      ; |frequency_divider|cnt1~22      ; out              ;
; |frequency_divider|cnt1~23      ; |frequency_divider|cnt1~23      ; out              ;
; |frequency_divider|cnt1~24      ; |frequency_divider|cnt1~24      ; out              ;
; |frequency_divider|cnt1~25      ; |frequency_divider|cnt1~25      ; out              ;
; |frequency_divider|cnt1~26      ; |frequency_divider|cnt1~26      ; out              ;
; |frequency_divider|cnt1~27      ; |frequency_divider|cnt1~27      ; out              ;
; |frequency_divider|cnt1~28      ; |frequency_divider|cnt1~28      ; out              ;
; |frequency_divider|cnt1~29      ; |frequency_divider|cnt1~29      ; out              ;
; |frequency_divider|cnt1~30      ; |frequency_divider|cnt1~30      ; out              ;
; |frequency_divider|cnt1~31      ; |frequency_divider|cnt1~31      ; out              ;
; |frequency_divider|clk_1hz~0    ; |frequency_divider|clk_1hz~0    ; out              ;
; |frequency_divider|cnt1~32      ; |frequency_divider|cnt1~32      ; out              ;
; |frequency_divider|cnt1~33      ; |frequency_divider|cnt1~33      ; out              ;
; |frequency_divider|cnt1~34      ; |frequency_divider|cnt1~34      ; out              ;
; |frequency_divider|cnt1~35      ; |frequency_divider|cnt1~35      ; out              ;
; |frequency_divider|cnt1~36      ; |frequency_divider|cnt1~36      ; out              ;
; |frequency_divider|cnt1~37      ; |frequency_divider|cnt1~37      ; out              ;
; |frequency_divider|cnt1~38      ; |frequency_divider|cnt1~38      ; out              ;
; |frequency_divider|cnt1~39      ; |frequency_divider|cnt1~39      ; out              ;
; |frequency_divider|cnt1~40      ; |frequency_divider|cnt1~40      ; out              ;
; |frequency_divider|cnt1~41      ; |frequency_divider|cnt1~41      ; out              ;
; |frequency_divider|cnt1~42      ; |frequency_divider|cnt1~42      ; out              ;
; |frequency_divider|cnt1~43      ; |frequency_divider|cnt1~43      ; out              ;
; |frequency_divider|cnt1~44      ; |frequency_divider|cnt1~44      ; out              ;
; |frequency_divider|cnt1~45      ; |frequency_divider|cnt1~45      ; out              ;
; |frequency_divider|cnt1~46      ; |frequency_divider|cnt1~46      ; out              ;
; |frequency_divider|cnt1~47      ; |frequency_divider|cnt1~47      ; out              ;
; |frequency_divider|cnt1~48      ; |frequency_divider|cnt1~48      ; out              ;
; |frequency_divider|cnt1~49      ; |frequency_divider|cnt1~49      ; out              ;
; |frequency_divider|cnt1~50      ; |frequency_divider|cnt1~50      ; out              ;
; |frequency_divider|cnt1~51      ; |frequency_divider|cnt1~51      ; out              ;
; |frequency_divider|cnt1~52      ; |frequency_divider|cnt1~52      ; out              ;
; |frequency_divider|cnt1~53      ; |frequency_divider|cnt1~53      ; out              ;
; |frequency_divider|cnt1~54      ; |frequency_divider|cnt1~54      ; out              ;
; |frequency_divider|cnt1~55      ; |frequency_divider|cnt1~55      ; out              ;
; |frequency_divider|cnt1~56      ; |frequency_divider|cnt1~56      ; out              ;
; |frequency_divider|cnt1~57      ; |frequency_divider|cnt1~57      ; out              ;
; |frequency_divider|cnt1~58      ; |frequency_divider|cnt1~58      ; out              ;
; |frequency_divider|cnt1~59      ; |frequency_divider|cnt1~59      ; out              ;
; |frequency_divider|cnt1~60      ; |frequency_divider|cnt1~60      ; out              ;
; |frequency_divider|cnt1~61      ; |frequency_divider|cnt1~61      ; out              ;
; |frequency_divider|cnt1~62      ; |frequency_divider|cnt1~62      ; out              ;
; |frequency_divider|cnt1~63      ; |frequency_divider|cnt1~63      ; out              ;
; |frequency_divider|clk_1hz~1    ; |frequency_divider|clk_1hz~1    ; out              ;
; |frequency_divider|clk_1hz~reg0 ; |frequency_divider|clk_1hz~reg0 ; regout           ;
; |frequency_divider|cnt1[0]      ; |frequency_divider|cnt1[0]      ; regout           ;
; |frequency_divider|cnt1[1]      ; |frequency_divider|cnt1[1]      ; regout           ;
; |frequency_divider|cnt1[2]      ; |frequency_divider|cnt1[2]      ; regout           ;
; |frequency_divider|cnt1[3]      ; |frequency_divider|cnt1[3]      ; regout           ;
; |frequency_divider|cnt1[4]      ; |frequency_divider|cnt1[4]      ; regout           ;
; |frequency_divider|cnt1[5]      ; |frequency_divider|cnt1[5]      ; regout           ;
; |frequency_divider|cnt1[6]      ; |frequency_divider|cnt1[6]      ; regout           ;
; |frequency_divider|cnt1[7]      ; |frequency_divider|cnt1[7]      ; regout           ;
; |frequency_divider|cnt1[8]      ; |frequency_divider|cnt1[8]      ; regout           ;
; |frequency_divider|cnt1[9]      ; |frequency_divider|cnt1[9]      ; regout           ;
; |frequency_divider|cnt1[10]     ; |frequency_divider|cnt1[10]     ; regout           ;
; |frequency_divider|cnt1[11]     ; |frequency_divider|cnt1[11]     ; regout           ;
; |frequency_divider|cnt1[12]     ; |frequency_divider|cnt1[12]     ; regout           ;
; |frequency_divider|cnt1[13]     ; |frequency_divider|cnt1[13]     ; regout           ;
; |frequency_divider|cnt1[14]     ; |frequency_divider|cnt1[14]     ; regout           ;
; |frequency_divider|cnt1[15]     ; |frequency_divider|cnt1[15]     ; regout           ;
; |frequency_divider|cnt1[16]     ; |frequency_divider|cnt1[16]     ; regout           ;
; |frequency_divider|cnt1[17]     ; |frequency_divider|cnt1[17]     ; regout           ;
; |frequency_divider|cnt1[18]     ; |frequency_divider|cnt1[18]     ; regout           ;
; |frequency_divider|cnt1[19]     ; |frequency_divider|cnt1[19]     ; regout           ;
; |frequency_divider|cnt1[20]     ; |frequency_divider|cnt1[20]     ; regout           ;
; |frequency_divider|cnt1[21]     ; |frequency_divider|cnt1[21]     ; regout           ;
; |frequency_divider|cnt1[22]     ; |frequency_divider|cnt1[22]     ; regout           ;
; |frequency_divider|cnt1[23]     ; |frequency_divider|cnt1[23]     ; regout           ;
; |frequency_divider|cnt1[24]     ; |frequency_divider|cnt1[24]     ; regout           ;
; |frequency_divider|cnt1[25]     ; |frequency_divider|cnt1[25]     ; regout           ;
; |frequency_divider|cnt1[26]     ; |frequency_divider|cnt1[26]     ; regout           ;
; |frequency_divider|cnt1[27]     ; |frequency_divider|cnt1[27]     ; regout           ;
; |frequency_divider|cnt1[28]     ; |frequency_divider|cnt1[28]     ; regout           ;
; |frequency_divider|cnt1[29]     ; |frequency_divider|cnt1[29]     ; regout           ;
; |frequency_divider|cnt1[30]     ; |frequency_divider|cnt1[30]     ; regout           ;
; |frequency_divider|cnt1[31]     ; |frequency_divider|cnt1[31]     ; regout           ;
; |frequency_divider|rst          ; |frequency_divider|rst          ; out              ;
; |frequency_divider|clk_1hz      ; |frequency_divider|clk_1hz      ; pin_out          ;
; |frequency_divider|LessThan0~0  ; |frequency_divider|LessThan0~0  ; out0             ;
; |frequency_divider|LessThan0~1  ; |frequency_divider|LessThan0~1  ; out0             ;
; |frequency_divider|LessThan0~2  ; |frequency_divider|LessThan0~2  ; out0             ;
; |frequency_divider|LessThan0~3  ; |frequency_divider|LessThan0~3  ; out0             ;
; |frequency_divider|LessThan0~4  ; |frequency_divider|LessThan0~4  ; out0             ;
; |frequency_divider|LessThan0~5  ; |frequency_divider|LessThan0~5  ; out0             ;
; |frequency_divider|LessThan0~6  ; |frequency_divider|LessThan0~6  ; out0             ;
; |frequency_divider|LessThan0~7  ; |frequency_divider|LessThan0~7  ; out0             ;
; |frequency_divider|LessThan0~8  ; |frequency_divider|LessThan0~8  ; out0             ;
; |frequency_divider|LessThan0~9  ; |frequency_divider|LessThan0~9  ; out0             ;
; |frequency_divider|LessThan0~10 ; |frequency_divider|LessThan0~10 ; out0             ;
; |frequency_divider|LessThan0~11 ; |frequency_divider|LessThan0~11 ; out0             ;
; |frequency_divider|LessThan0~12 ; |frequency_divider|LessThan0~12 ; out0             ;
; |frequency_divider|LessThan0~13 ; |frequency_divider|LessThan0~13 ; out0             ;
; |frequency_divider|LessThan0~14 ; |frequency_divider|LessThan0~14 ; out0             ;
; |frequency_divider|LessThan0~15 ; |frequency_divider|LessThan0~15 ; out0             ;
; |frequency_divider|LessThan0~16 ; |frequency_divider|LessThan0~16 ; out0             ;
; |frequency_divider|LessThan0~17 ; |frequency_divider|LessThan0~17 ; out0             ;
; |frequency_divider|LessThan0~18 ; |frequency_divider|LessThan0~18 ; out0             ;
; |frequency_divider|LessThan0~19 ; |frequency_divider|LessThan0~19 ; out0             ;
; |frequency_divider|LessThan0~20 ; |frequency_divider|LessThan0~20 ; out0             ;
; |frequency_divider|LessThan0~21 ; |frequency_divider|LessThan0~21 ; out0             ;
; |frequency_divider|LessThan0~22 ; |frequency_divider|LessThan0~22 ; out0             ;
; |frequency_divider|LessThan0~23 ; |frequency_divider|LessThan0~23 ; out0             ;
; |frequency_divider|LessThan0~24 ; |frequency_divider|LessThan0~24 ; out0             ;
; |frequency_divider|LessThan0~25 ; |frequency_divider|LessThan0~25 ; out0             ;
; |frequency_divider|LessThan0~26 ; |frequency_divider|LessThan0~26 ; out0             ;
; |frequency_divider|LessThan0~27 ; |frequency_divider|LessThan0~27 ; out0             ;
; |frequency_divider|LessThan0~28 ; |frequency_divider|LessThan0~28 ; out0             ;
; |frequency_divider|Add0~0       ; |frequency_divider|Add0~0       ; out0             ;
; |frequency_divider|Add0~1       ; |frequency_divider|Add0~1       ; out0             ;
; |frequency_divider|Add0~2       ; |frequency_divider|Add0~2       ; out0             ;
; |frequency_divider|Add0~3       ; |frequency_divider|Add0~3       ; out0             ;
; |frequency_divider|Add0~4       ; |frequency_divider|Add0~4       ; out0             ;
; |frequency_divider|Add0~5       ; |frequency_divider|Add0~5       ; out0             ;
; |frequency_divider|Add0~6       ; |frequency_divider|Add0~6       ; out0             ;
; |frequency_divider|Add0~7       ; |frequency_divider|Add0~7       ; out0             ;
; |frequency_divider|Add0~8       ; |frequency_divider|Add0~8       ; out0             ;
; |frequency_divider|Add0~9       ; |frequency_divider|Add0~9       ; out0             ;
; |frequency_divider|Add0~10      ; |frequency_divider|Add0~10      ; out0             ;
; |frequency_divider|Add0~11      ; |frequency_divider|Add0~11      ; out0             ;
; |frequency_divider|Add0~12      ; |frequency_divider|Add0~12      ; out0             ;
; |frequency_divider|Add0~13      ; |frequency_divider|Add0~13      ; out0             ;
; |frequency_divider|Add0~14      ; |frequency_divider|Add0~14      ; out0             ;
; |frequency_divider|Add0~15      ; |frequency_divider|Add0~15      ; out0             ;
; |frequency_divider|Add0~16      ; |frequency_divider|Add0~16      ; out0             ;
; |frequency_divider|Add0~17      ; |frequency_divider|Add0~17      ; out0             ;
; |frequency_divider|Add0~18      ; |frequency_divider|Add0~18      ; out0             ;
; |frequency_divider|Add0~19      ; |frequency_divider|Add0~19      ; out0             ;
; |frequency_divider|Add0~20      ; |frequency_divider|Add0~20      ; out0             ;
; |frequency_divider|Add0~21      ; |frequency_divider|Add0~21      ; out0             ;
; |frequency_divider|Add0~22      ; |frequency_divider|Add0~22      ; out0             ;
; |frequency_divider|Add0~23      ; |frequency_divider|Add0~23      ; out0             ;
; |frequency_divider|Add0~24      ; |frequency_divider|Add0~24      ; out0             ;
; |frequency_divider|Add0~25      ; |frequency_divider|Add0~25      ; out0             ;
; |frequency_divider|Add0~26      ; |frequency_divider|Add0~26      ; out0             ;
; |frequency_divider|Add0~27      ; |frequency_divider|Add0~27      ; out0             ;
; |frequency_divider|Add0~28      ; |frequency_divider|Add0~28      ; out0             ;
; |frequency_divider|Add0~29      ; |frequency_divider|Add0~29      ; out0             ;
; |frequency_divider|Add0~30      ; |frequency_divider|Add0~30      ; out0             ;
; |frequency_divider|Add0~31      ; |frequency_divider|Add0~31      ; out0             ;
; |frequency_divider|Add0~32      ; |frequency_divider|Add0~32      ; out0             ;
; |frequency_divider|Add0~33      ; |frequency_divider|Add0~33      ; out0             ;
; |frequency_divider|Add0~34      ; |frequency_divider|Add0~34      ; out0             ;
; |frequency_divider|Add0~35      ; |frequency_divider|Add0~35      ; out0             ;
; |frequency_divider|Add0~36      ; |frequency_divider|Add0~36      ; out0             ;
; |frequency_divider|Add0~37      ; |frequency_divider|Add0~37      ; out0             ;
; |frequency_divider|Add0~38      ; |frequency_divider|Add0~38      ; out0             ;
; |frequency_divider|Add0~39      ; |frequency_divider|Add0~39      ; out0             ;
; |frequency_divider|Add0~40      ; |frequency_divider|Add0~40      ; out0             ;
; |frequency_divider|Add0~41      ; |frequency_divider|Add0~41      ; out0             ;
; |frequency_divider|Add0~42      ; |frequency_divider|Add0~42      ; out0             ;
; |frequency_divider|Add0~43      ; |frequency_divider|Add0~43      ; out0             ;
; |frequency_divider|Add0~44      ; |frequency_divider|Add0~44      ; out0             ;
; |frequency_divider|Add0~45      ; |frequency_divider|Add0~45      ; out0             ;
; |frequency_divider|Add0~46      ; |frequency_divider|Add0~46      ; out0             ;
; |frequency_divider|Add0~47      ; |frequency_divider|Add0~47      ; out0             ;
; |frequency_divider|Add0~48      ; |frequency_divider|Add0~48      ; out0             ;
; |frequency_divider|Add0~49      ; |frequency_divider|Add0~49      ; out0             ;
; |frequency_divider|Add0~50      ; |frequency_divider|Add0~50      ; out0             ;
; |frequency_divider|Add0~51      ; |frequency_divider|Add0~51      ; out0             ;
; |frequency_divider|Add0~52      ; |frequency_divider|Add0~52      ; out0             ;
; |frequency_divider|Add0~53      ; |frequency_divider|Add0~53      ; out0             ;
; |frequency_divider|Add0~54      ; |frequency_divider|Add0~54      ; out0             ;
; |frequency_divider|Add0~55      ; |frequency_divider|Add0~55      ; out0             ;
; |frequency_divider|Add0~56      ; |frequency_divider|Add0~56      ; out0             ;
; |frequency_divider|Add0~57      ; |frequency_divider|Add0~57      ; out0             ;
; |frequency_divider|Add0~58      ; |frequency_divider|Add0~58      ; out0             ;
; |frequency_divider|Add0~59      ; |frequency_divider|Add0~59      ; out0             ;
; |frequency_divider|Add0~60      ; |frequency_divider|Add0~60      ; out0             ;
+---------------------------------+---------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+--------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                             ;
+---------------------------------+---------------------------------+------------------+
; Node Name                       ; Output Port Name                ; Output Port Type ;
+---------------------------------+---------------------------------+------------------+
; |frequency_divider|cnt1~0       ; |frequency_divider|cnt1~0       ; out              ;
; |frequency_divider|cnt1~1       ; |frequency_divider|cnt1~1       ; out              ;
; |frequency_divider|cnt1~2       ; |frequency_divider|cnt1~2       ; out              ;
; |frequency_divider|cnt1~3       ; |frequency_divider|cnt1~3       ; out              ;
; |frequency_divider|cnt1~4       ; |frequency_divider|cnt1~4       ; out              ;
; |frequency_divider|cnt1~5       ; |frequency_divider|cnt1~5       ; out              ;
; |frequency_divider|cnt1~6       ; |frequency_divider|cnt1~6       ; out              ;
; |frequency_divider|cnt1~7       ; |frequency_divider|cnt1~7       ; out              ;
; |frequency_divider|cnt1~8       ; |frequency_divider|cnt1~8       ; out              ;
; |frequency_divider|cnt1~9       ; |frequency_divider|cnt1~9       ; out              ;
; |frequency_divider|cnt1~10      ; |frequency_divider|cnt1~10      ; out              ;
; |frequency_divider|cnt1~11      ; |frequency_divider|cnt1~11      ; out              ;
; |frequency_divider|cnt1~12      ; |frequency_divider|cnt1~12      ; out              ;
; |frequency_divider|cnt1~13      ; |frequency_divider|cnt1~13      ; out              ;
; |frequency_divider|cnt1~14      ; |frequency_divider|cnt1~14      ; out              ;
; |frequency_divider|cnt1~15      ; |frequency_divider|cnt1~15      ; out              ;
; |frequency_divider|cnt1~16      ; |frequency_divider|cnt1~16      ; out              ;
; |frequency_divider|cnt1~17      ; |frequency_divider|cnt1~17      ; out              ;
; |frequency_divider|cnt1~18      ; |frequency_divider|cnt1~18      ; out              ;
; |frequency_divider|cnt1~19      ; |frequency_divider|cnt1~19      ; out              ;
; |frequency_divider|cnt1~20      ; |frequency_divider|cnt1~20      ; out              ;
; |frequency_divider|cnt1~21      ; |frequency_divider|cnt1~21      ; out              ;
; |frequency_divider|cnt1~22      ; |frequency_divider|cnt1~22      ; out              ;
; |frequency_divider|cnt1~23      ; |frequency_divider|cnt1~23      ; out              ;
; |frequency_divider|cnt1~24      ; |frequency_divider|cnt1~24      ; out              ;
; |frequency_divider|cnt1~25      ; |frequency_divider|cnt1~25      ; out              ;
; |frequency_divider|cnt1~26      ; |frequency_divider|cnt1~26      ; out              ;
; |frequency_divider|cnt1~27      ; |frequency_divider|cnt1~27      ; out              ;
; |frequency_divider|cnt1~28      ; |frequency_divider|cnt1~28      ; out              ;
; |frequency_divider|cnt1~29      ; |frequency_divider|cnt1~29      ; out              ;
; |frequency_divider|cnt1~30      ; |frequency_divider|cnt1~30      ; out              ;
; |frequency_divider|cnt1~31      ; |frequency_divider|cnt1~31      ; out              ;
; |frequency_divider|clk_1hz~0    ; |frequency_divider|clk_1hz~0    ; out              ;
; |frequency_divider|cnt1~32      ; |frequency_divider|cnt1~32      ; out              ;
; |frequency_divider|cnt1~33      ; |frequency_divider|cnt1~33      ; out              ;
; |frequency_divider|cnt1~34      ; |frequency_divider|cnt1~34      ; out              ;
; |frequency_divider|cnt1~35      ; |frequency_divider|cnt1~35      ; out              ;
; |frequency_divider|cnt1~36      ; |frequency_divider|cnt1~36      ; out              ;
; |frequency_divider|cnt1~37      ; |frequency_divider|cnt1~37      ; out              ;
; |frequency_divider|cnt1~38      ; |frequency_divider|cnt1~38      ; out              ;
; |frequency_divider|cnt1~39      ; |frequency_divider|cnt1~39      ; out              ;
; |frequency_divider|cnt1~40      ; |frequency_divider|cnt1~40      ; out              ;
; |frequency_divider|cnt1~41      ; |frequency_divider|cnt1~41      ; out              ;
; |frequency_divider|cnt1~42      ; |frequency_divider|cnt1~42      ; out              ;
; |frequency_divider|cnt1~43      ; |frequency_divider|cnt1~43      ; out              ;
; |frequency_divider|cnt1~44      ; |frequency_divider|cnt1~44      ; out              ;
; |frequency_divider|cnt1~45      ; |frequency_divider|cnt1~45      ; out              ;
; |frequency_divider|cnt1~46      ; |frequency_divider|cnt1~46      ; out              ;
; |frequency_divider|cnt1~47      ; |frequency_divider|cnt1~47      ; out              ;
; |frequency_divider|cnt1~48      ; |frequency_divider|cnt1~48      ; out              ;
; |frequency_divider|cnt1~49      ; |frequency_divider|cnt1~49      ; out              ;
; |frequency_divider|cnt1~50      ; |frequency_divider|cnt1~50      ; out              ;
; |frequency_divider|cnt1~51      ; |frequency_divider|cnt1~51      ; out              ;
; |frequency_divider|cnt1~52      ; |frequency_divider|cnt1~52      ; out              ;
; |frequency_divider|cnt1~53      ; |frequency_divider|cnt1~53      ; out              ;
; |frequency_divider|cnt1~54      ; |frequency_divider|cnt1~54      ; out              ;
; |frequency_divider|cnt1~55      ; |frequency_divider|cnt1~55      ; out              ;
; |frequency_divider|cnt1~56      ; |frequency_divider|cnt1~56      ; out              ;
; |frequency_divider|cnt1~57      ; |frequency_divider|cnt1~57      ; out              ;
; |frequency_divider|cnt1~58      ; |frequency_divider|cnt1~58      ; out              ;
; |frequency_divider|cnt1~59      ; |frequency_divider|cnt1~59      ; out              ;
; |frequency_divider|cnt1~60      ; |frequency_divider|cnt1~60      ; out              ;
; |frequency_divider|cnt1~61      ; |frequency_divider|cnt1~61      ; out              ;
; |frequency_divider|cnt1~62      ; |frequency_divider|cnt1~62      ; out              ;
; |frequency_divider|cnt1~63      ; |frequency_divider|cnt1~63      ; out              ;
; |frequency_divider|clk_1hz~1    ; |frequency_divider|clk_1hz~1    ; out              ;
; |frequency_divider|clk_1hz~reg0 ; |frequency_divider|clk_1hz~reg0 ; regout           ;
; |frequency_divider|cnt1[0]      ; |frequency_divider|cnt1[0]      ; regout           ;
; |frequency_divider|cnt1[1]      ; |frequency_divider|cnt1[1]      ; regout           ;
; |frequency_divider|cnt1[2]      ; |frequency_divider|cnt1[2]      ; regout           ;
; |frequency_divider|cnt1[3]      ; |frequency_divider|cnt1[3]      ; regout           ;
; |frequency_divider|cnt1[4]      ; |frequency_divider|cnt1[4]      ; regout           ;
; |frequency_divider|cnt1[5]      ; |frequency_divider|cnt1[5]      ; regout           ;
; |frequency_divider|cnt1[6]      ; |frequency_divider|cnt1[6]      ; regout           ;
; |frequency_divider|cnt1[7]      ; |frequency_divider|cnt1[7]      ; regout           ;
; |frequency_divider|cnt1[8]      ; |frequency_divider|cnt1[8]      ; regout           ;
; |frequency_divider|cnt1[9]      ; |frequency_divider|cnt1[9]      ; regout           ;
; |frequency_divider|cnt1[10]     ; |frequency_divider|cnt1[10]     ; regout           ;
; |frequency_divider|cnt1[11]     ; |frequency_divider|cnt1[11]     ; regout           ;
; |frequency_divider|cnt1[12]     ; |frequency_divider|cnt1[12]     ; regout           ;
; |frequency_divider|cnt1[13]     ; |frequency_divider|cnt1[13]     ; regout           ;
; |frequency_divider|cnt1[14]     ; |frequency_divider|cnt1[14]     ; regout           ;
; |frequency_divider|cnt1[15]     ; |frequency_divider|cnt1[15]     ; regout           ;
; |frequency_divider|cnt1[16]     ; |frequency_divider|cnt1[16]     ; regout           ;
; |frequency_divider|cnt1[17]     ; |frequency_divider|cnt1[17]     ; regout           ;
; |frequency_divider|cnt1[18]     ; |frequency_divider|cnt1[18]     ; regout           ;
; |frequency_divider|cnt1[19]     ; |frequency_divider|cnt1[19]     ; regout           ;
; |frequency_divider|cnt1[20]     ; |frequency_divider|cnt1[20]     ; regout           ;
; |frequency_divider|cnt1[21]     ; |frequency_divider|cnt1[21]     ; regout           ;
; |frequency_divider|cnt1[22]     ; |frequency_divider|cnt1[22]     ; regout           ;
; |frequency_divider|cnt1[23]     ; |frequency_divider|cnt1[23]     ; regout           ;
; |frequency_divider|cnt1[24]     ; |frequency_divider|cnt1[24]     ; regout           ;
; |frequency_divider|cnt1[25]     ; |frequency_divider|cnt1[25]     ; regout           ;
; |frequency_divider|cnt1[26]     ; |frequency_divider|cnt1[26]     ; regout           ;
; |frequency_divider|cnt1[27]     ; |frequency_divider|cnt1[27]     ; regout           ;
; |frequency_divider|cnt1[28]     ; |frequency_divider|cnt1[28]     ; regout           ;
; |frequency_divider|cnt1[29]     ; |frequency_divider|cnt1[29]     ; regout           ;
; |frequency_divider|cnt1[30]     ; |frequency_divider|cnt1[30]     ; regout           ;
; |frequency_divider|cnt1[31]     ; |frequency_divider|cnt1[31]     ; regout           ;
; |frequency_divider|rst          ; |frequency_divider|rst          ; out              ;
; |frequency_divider|clk_1hz      ; |frequency_divider|clk_1hz      ; pin_out          ;
; |frequency_divider|LessThan0~0  ; |frequency_divider|LessThan0~0  ; out0             ;
; |frequency_divider|LessThan0~1  ; |frequency_divider|LessThan0~1  ; out0             ;
; |frequency_divider|LessThan0~2  ; |frequency_divider|LessThan0~2  ; out0             ;
; |frequency_divider|LessThan0~3  ; |frequency_divider|LessThan0~3  ; out0             ;
; |frequency_divider|LessThan0~4  ; |frequency_divider|LessThan0~4  ; out0             ;
; |frequency_divider|LessThan0~5  ; |frequency_divider|LessThan0~5  ; out0             ;
; |frequency_divider|LessThan0~6  ; |frequency_divider|LessThan0~6  ; out0             ;
; |frequency_divider|LessThan0~7  ; |frequency_divider|LessThan0~7  ; out0             ;
; |frequency_divider|LessThan0~8  ; |frequency_divider|LessThan0~8  ; out0             ;
; |frequency_divider|LessThan0~9  ; |frequency_divider|LessThan0~9  ; out0             ;
; |frequency_divider|LessThan0~10 ; |frequency_divider|LessThan0~10 ; out0             ;
; |frequency_divider|LessThan0~11 ; |frequency_divider|LessThan0~11 ; out0             ;
; |frequency_divider|LessThan0~12 ; |frequency_divider|LessThan0~12 ; out0             ;
; |frequency_divider|LessThan0~13 ; |frequency_divider|LessThan0~13 ; out0             ;
; |frequency_divider|LessThan0~14 ; |frequency_divider|LessThan0~14 ; out0             ;
; |frequency_divider|LessThan0~15 ; |frequency_divider|LessThan0~15 ; out0             ;
; |frequency_divider|LessThan0~16 ; |frequency_divider|LessThan0~16 ; out0             ;
; |frequency_divider|LessThan0~17 ; |frequency_divider|LessThan0~17 ; out0             ;
; |frequency_divider|LessThan0~18 ; |frequency_divider|LessThan0~18 ; out0             ;
; |frequency_divider|LessThan0~19 ; |frequency_divider|LessThan0~19 ; out0             ;
; |frequency_divider|LessThan0~20 ; |frequency_divider|LessThan0~20 ; out0             ;
; |frequency_divider|LessThan0~21 ; |frequency_divider|LessThan0~21 ; out0             ;
; |frequency_divider|LessThan0~22 ; |frequency_divider|LessThan0~22 ; out0             ;
; |frequency_divider|LessThan0~23 ; |frequency_divider|LessThan0~23 ; out0             ;
; |frequency_divider|LessThan0~24 ; |frequency_divider|LessThan0~24 ; out0             ;
; |frequency_divider|LessThan0~25 ; |frequency_divider|LessThan0~25 ; out0             ;
; |frequency_divider|LessThan0~26 ; |frequency_divider|LessThan0~26 ; out0             ;
; |frequency_divider|LessThan0~27 ; |frequency_divider|LessThan0~27 ; out0             ;
; |frequency_divider|LessThan0~28 ; |frequency_divider|LessThan0~28 ; out0             ;
; |frequency_divider|Add0~0       ; |frequency_divider|Add0~0       ; out0             ;
; |frequency_divider|Add0~1       ; |frequency_divider|Add0~1       ; out0             ;
; |frequency_divider|Add0~2       ; |frequency_divider|Add0~2       ; out0             ;
; |frequency_divider|Add0~3       ; |frequency_divider|Add0~3       ; out0             ;
; |frequency_divider|Add0~4       ; |frequency_divider|Add0~4       ; out0             ;
; |frequency_divider|Add0~5       ; |frequency_divider|Add0~5       ; out0             ;
; |frequency_divider|Add0~6       ; |frequency_divider|Add0~6       ; out0             ;
; |frequency_divider|Add0~7       ; |frequency_divider|Add0~7       ; out0             ;
; |frequency_divider|Add0~8       ; |frequency_divider|Add0~8       ; out0             ;
; |frequency_divider|Add0~9       ; |frequency_divider|Add0~9       ; out0             ;
; |frequency_divider|Add0~10      ; |frequency_divider|Add0~10      ; out0             ;
; |frequency_divider|Add0~11      ; |frequency_divider|Add0~11      ; out0             ;
; |frequency_divider|Add0~12      ; |frequency_divider|Add0~12      ; out0             ;
; |frequency_divider|Add0~13      ; |frequency_divider|Add0~13      ; out0             ;
; |frequency_divider|Add0~14      ; |frequency_divider|Add0~14      ; out0             ;
; |frequency_divider|Add0~15      ; |frequency_divider|Add0~15      ; out0             ;
; |frequency_divider|Add0~16      ; |frequency_divider|Add0~16      ; out0             ;
; |frequency_divider|Add0~17      ; |frequency_divider|Add0~17      ; out0             ;
; |frequency_divider|Add0~18      ; |frequency_divider|Add0~18      ; out0             ;
; |frequency_divider|Add0~19      ; |frequency_divider|Add0~19      ; out0             ;
; |frequency_divider|Add0~20      ; |frequency_divider|Add0~20      ; out0             ;
; |frequency_divider|Add0~21      ; |frequency_divider|Add0~21      ; out0             ;
; |frequency_divider|Add0~22      ; |frequency_divider|Add0~22      ; out0             ;
; |frequency_divider|Add0~23      ; |frequency_divider|Add0~23      ; out0             ;
; |frequency_divider|Add0~24      ; |frequency_divider|Add0~24      ; out0             ;
; |frequency_divider|Add0~25      ; |frequency_divider|Add0~25      ; out0             ;
; |frequency_divider|Add0~26      ; |frequency_divider|Add0~26      ; out0             ;
; |frequency_divider|Add0~27      ; |frequency_divider|Add0~27      ; out0             ;
; |frequency_divider|Add0~28      ; |frequency_divider|Add0~28      ; out0             ;
; |frequency_divider|Add0~29      ; |frequency_divider|Add0~29      ; out0             ;
; |frequency_divider|Add0~30      ; |frequency_divider|Add0~30      ; out0             ;
; |frequency_divider|Add0~31      ; |frequency_divider|Add0~31      ; out0             ;
; |frequency_divider|Add0~32      ; |frequency_divider|Add0~32      ; out0             ;
; |frequency_divider|Add0~33      ; |frequency_divider|Add0~33      ; out0             ;
; |frequency_divider|Add0~34      ; |frequency_divider|Add0~34      ; out0             ;
; |frequency_divider|Add0~35      ; |frequency_divider|Add0~35      ; out0             ;
; |frequency_divider|Add0~36      ; |frequency_divider|Add0~36      ; out0             ;
; |frequency_divider|Add0~37      ; |frequency_divider|Add0~37      ; out0             ;
; |frequency_divider|Add0~38      ; |frequency_divider|Add0~38      ; out0             ;
; |frequency_divider|Add0~39      ; |frequency_divider|Add0~39      ; out0             ;
; |frequency_divider|Add0~40      ; |frequency_divider|Add0~40      ; out0             ;
; |frequency_divider|Add0~41      ; |frequency_divider|Add0~41      ; out0             ;
; |frequency_divider|Add0~42      ; |frequency_divider|Add0~42      ; out0             ;
; |frequency_divider|Add0~43      ; |frequency_divider|Add0~43      ; out0             ;
; |frequency_divider|Add0~44      ; |frequency_divider|Add0~44      ; out0             ;
; |frequency_divider|Add0~45      ; |frequency_divider|Add0~45      ; out0             ;
; |frequency_divider|Add0~46      ; |frequency_divider|Add0~46      ; out0             ;
; |frequency_divider|Add0~47      ; |frequency_divider|Add0~47      ; out0             ;
; |frequency_divider|Add0~48      ; |frequency_divider|Add0~48      ; out0             ;
; |frequency_divider|Add0~49      ; |frequency_divider|Add0~49      ; out0             ;
; |frequency_divider|Add0~50      ; |frequency_divider|Add0~50      ; out0             ;
; |frequency_divider|Add0~51      ; |frequency_divider|Add0~51      ; out0             ;
; |frequency_divider|Add0~52      ; |frequency_divider|Add0~52      ; out0             ;
; |frequency_divider|Add0~53      ; |frequency_divider|Add0~53      ; out0             ;
; |frequency_divider|Add0~54      ; |frequency_divider|Add0~54      ; out0             ;
; |frequency_divider|Add0~55      ; |frequency_divider|Add0~55      ; out0             ;
; |frequency_divider|Add0~56      ; |frequency_divider|Add0~56      ; out0             ;
; |frequency_divider|Add0~57      ; |frequency_divider|Add0~57      ; out0             ;
; |frequency_divider|Add0~58      ; |frequency_divider|Add0~58      ; out0             ;
; |frequency_divider|Add0~59      ; |frequency_divider|Add0~59      ; out0             ;
; |frequency_divider|Add0~60      ; |frequency_divider|Add0~60      ; out0             ;
+---------------------------------+---------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Simulator
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Nov 08 21:10:48 2022
Info: Command: quartus_sim --simulation_results_format=VWF frequency_divider -c frequency_divider
Info (324025): Using vector source file "C:/altera/Experiment4/exp4_project1/frequency_divider/frequency_divider.vwf"
Info (310003): Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info (310004): Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info (310002): Simulation partitioned into 1 sub-simulations
Info (328053): Simulation coverage is       0.52 %
Info (328052): Number of transitions in simulation is 99
Info (324045): Vector file frequency_divider.sim.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II 64-Bit Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4444 megabytes
    Info: Processing ended: Tue Nov 08 21:10:49 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


