

================================================================
== Vitis HLS Report for 'conv1'
================================================================
* Date:           Thu Oct 16 01:19:25 2025

* Version:        2023.1 (Build 3854077 on May  4 2023)
* Project:        srcnn_hls
* Solution:       solution1 (Vivado IP Flow Target)
* Product family: zynquplus
* Target device:  xck26-sfvc784-2LV-c


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+----------+----------+------------+
    |  Clock |  Target  | Estimated| Uncertainty|
    +--------+----------+----------+------------+
    |ap_clk  |  10.00 ns|  7.016 ns|     2.70 ns|
    +--------+----------+----------+------------+

+ Latency: 
    * Summary: 
    +----------+------------+-----------+------------+----------+------------+---------+
    |    Latency (cycles)   |   Latency (absolute)   |        Interval       | Pipeline|
    |    min   |     max    |    min    |     max    |    min   |     max    |   Type  |
    +----------+------------+-----------+------------+----------+------------+---------+
    |  24214673|  3161554065|  0.242 sec|  31.616 sec|  24214673|  3161554065|       no|
    +----------+------------+-----------+------------+----------+------------+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +---------------------------------+----------+------------+---------------------+-----------+-----------+------+----------+
        |                                 |    Latency (cycles)   |      Iteration      |  Initiation Interval  | Trip |          |
        |            Loop Name            |    min   |     max    |       Latency       |  achieved |   target  | Count| Pipelined|
        +---------------------------------+----------+------------+---------------------+-----------+-----------+------+----------+
        |- outputFeatureTile              |  24214672|  3161554064|  3026834 ~ 395194258|          -|          -|     8|        no|
        | + outputHeightTile              |   3026832|   395194256|    378354 ~ 49399282|          -|          -|     8|        no|
        |  ++ outputWidthTile             |    378352|    49399280|      47294 ~ 6174910|          -|          -|     8|        no|
        |   +++ initializeWithBias        |      8728|        8728|                 1091|          -|          -|     8|        no|
        |    ++++ VITIS_LOOP_42_1         |      1088|        1088|                   34|          -|          -|    32|        no|
        |     +++++ VITIS_LOOP_43_2       |        32|          32|                    1|          -|          -|    32|        no|
        |   +++ VITIS_LOOP_58_3           |      3280|        3280|                   82|          -|          -|    40|        no|
        |    ++++ VITIS_LOOP_59_4         |        80|          80|                    2|          -|          -|    40|        no|
        |   +++ loadWeightTile            |      1456|        1456|                  182|          -|          -|     8|        no|
        |    ++++ VITIS_LOOP_74_6         |       180|         180|                   20|          -|          -|     9|        no|
        |     +++++ VITIS_LOOP_75_7       |        18|          18|                    2|          -|          -|     9|        no|
        |   +++ VITIS_LOOP_81_8           |     16912|     6144528|        2114 ~ 768066|          -|          -|     8|        no|
        |    ++++ VITIS_LOOP_82_9         |      2112|      768064|           66 ~ 24002|          -|          -|    32|        no|
        |     +++++ VITIS_LOOP_83_10      |        64|       24000|              2 ~ 750|          -|          -|    32|        no|
        |      ++++++ VITIS_LOOP_88_12    |       747|         747|                   83|          -|          -|     9|        no|
        |       +++++++ VITIS_LOOP_90_13  |        81|          81|                    9|          -|          -|     9|        no|
        |   +++ tileWritewBack            |     16912|       16912|                 2114|          -|          -|     8|        no|
        |    ++++ VITIS_LOOP_102_14       |      2112|        2112|                   66|          -|          -|    32|        no|
        |     +++++ VITIS_LOOP_103_15     |        64|          64|                    2|          -|          -|    32|        no|
        +---------------------------------+----------+------------+---------------------+-----------+-----------+------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+-----------------+---------+------+--------+--------+-----+
|       Name      | BRAM_18K|  DSP |   FF   |   LUT  | URAM|
+-----------------+---------+------+--------+--------+-----+
|DSP              |        -|     -|       -|       -|    -|
|Expression       |        -|     -|       0|    1451|    -|
|FIFO             |        -|     -|       -|       -|    -|
|Instance         |        -|     -|       -|       -|    -|
|Memory           |       22|     -|       0|       0|    0|
|Multiplexer      |        -|     -|       -|     412|    -|
|Register         |        -|     -|     730|       -|    -|
+-----------------+---------+------+--------+--------+-----+
|Total            |       22|     0|     730|    1863|    0|
+-----------------+---------+------+--------+--------+-----+
|Available        |      288|  1248|  234240|  117120|   64|
+-----------------+---------+------+--------+--------+-----+
|Utilization (%)  |        7|     0|      ~0|       1|    0|
+-----------------+---------+------+--------+--------+-----+

+ Detail: 
    * Instance: 
    N/A

    * DSP: 
    N/A

    * Memory: 
    +-------------+-------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |    Memory   |             Module            | BRAM_18K| FF| LUT| URAM| Words| Bits| Banks| W*Bits*Banks|
    +-------------+-------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |in_tile_0_U  |conv1_in_tile_0_RAM_AUTO_1R1W  |        4|  0|   0|    0|  1600|   32|     1|        51200|
    |out_tile_U   |conv1_out_tile_RAM_AUTO_1R1W   |       16|  0|   0|    0|  8192|   32|     1|       262144|
    |w_tile_0_U   |conv1_w_tile_0_RAM_AUTO_1R1W   |        2|  0|   0|    0|   648|   32|     1|        20736|
    +-------------+-------------------------------+---------+---+----+-----+------+-----+------+-------------+
    |Total        |                               |       22|  0|   0|    0| 10440|   96|     3|       334080|
    +-------------+-------------------------------+---------+---+----+-----+------+-----+------+-------------+

    * FIFO: 
    N/A

    * Expression: 
    +-----------------------------------+----------+----+---+----+------------+------------+
    |           Variable Name           | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |add_ln101_fu_1504_p2               |         +|   0|  0|  12|           4|           1|
    |add_ln102_fu_1576_p2               |         +|   0|  0|  13|           6|           1|
    |add_ln103_fu_1652_p2               |         +|   0|  0|  13|           6|           1|
    |add_ln105_1_fu_1549_p2             |         +|   0|  0|  15|           8|           8|
    |add_ln105_2_fu_1597_p2             |         +|   0|  0|  23|          16|          16|
    |add_ln105_3_fu_1628_p2             |         +|   0|  0|  20|          13|          13|
    |add_ln105_4_fu_1678_p2             |         +|   0|  0|  29|          22|          22|
    |add_ln105_fu_1668_p2               |         +|   0|  0|  16|           9|           9|
    |add_ln11_fu_991_p2                 |         +|   0|  0|  17|          10|          10|
    |add_ln31_fu_592_p2                 |         +|   0|  0|  14|           7|           4|
    |add_ln34_fu_550_p2                 |         +|   0|  0|  16|           9|           6|
    |add_ln37_fu_612_p2                 |         +|   0|  0|  16|           9|           6|
    |add_ln41_fu_670_p2                 |         +|   0|  0|  12|           4|           1|
    |add_ln42_fu_738_p2                 |         +|   0|  0|  13|           6|           1|
    |add_ln43_fu_773_p2                 |         +|   0|  0|  13|           6|           1|
    |add_ln45_1_fu_753_p2               |         +|   0|  0|  20|          13|          13|
    |add_ln45_fu_715_p2                 |         +|   0|  0|  15|           8|           8|
    |add_ln58_fu_829_p2                 |         +|   0|  0|  13|           6|           1|
    |add_ln59_fu_946_p2                 |         +|   0|  0|  13|           6|           1|
    |add_ln62_1_fu_972_p2               |         +|   0|  0|  17|          10|          10|
    |add_ln62_fu_962_p2                 |         +|   0|  0|  14|           7|           4|
    |add_ln63_1_fu_922_p2               |         +|   0|  0|  18|          11|          11|
    |add_ln63_2_fu_1030_p2              |         +|   0|  0|  23|          16|          16|
    |add_ln63_fu_809_p2                 |         +|   0|  0|  18|          11|          11|
    |add_ln71_fu_1077_p2                |         +|   0|  0|  12|           4|           1|
    |add_ln74_fu_1178_p2                |         +|   0|  0|  12|           4|           1|
    |add_ln75_fu_1218_p2                |         +|   0|  0|  12|           4|           1|
    |add_ln76_1_fu_1108_p2              |         +|   0|  0|  17|          10|          10|
    |add_ln76_2_fu_1122_p2              |         +|   0|  0|  15|           8|           8|
    |add_ln76_3_fu_1143_p2              |         +|   0|  0|  17|          10|          10|
    |add_ln76_4_fu_1149_p2              |         +|   0|  0|  17|          10|          10|
    |add_ln76_5_fu_1166_p2              |         +|   0|  0|  20|          13|          13|
    |add_ln76_6_fu_1192_p2              |         +|   0|  0|  17|          10|          10|
    |add_ln76_7_fu_1202_p2              |         +|   0|  0|  20|          13|          13|
    |add_ln76_fu_1061_p2                |         +|   0|  0|  15|           8|           8|
    |add_ln81_fu_1269_p2                |         +|   0|  0|  12|           4|           1|
    |add_ln82_fu_1302_p2                |         +|   0|  0|  13|           6|           1|
    |add_ln83_fu_1337_p2                |         +|   0|  0|  13|           6|           1|
    |add_ln85_1_fu_1317_p2              |         +|   0|  0|  20|          13|          13|
    |add_ln85_fu_1279_p2                |         +|   0|  0|  15|           8|           8|
    |add_ln88_fu_1394_p2                |         +|   0|  0|  12|           4|           1|
    |add_ln90_fu_1456_p2                |         +|   0|  0|  12|           4|           1|
    |add_ln91_1_fu_1257_p2              |         +|   0|  0|  15|           8|           8|
    |add_ln91_2_fu_1357_p2              |         +|   0|  0|  15|           8|           8|
    |add_ln91_3_fu_1378_p2              |         +|   0|  0|  17|          10|          10|
    |add_ln91_4_fu_1426_p2              |         +|   0|  0|  18|          11|          11|
    |add_ln91_5_fu_1436_p2              |         +|   0|  0|  17|          10|          10|
    |add_ln91_6_fu_1472_p2              |         +|   0|  0|  18|          11|          11|
    |add_ln91_fu_1462_p2                |         +|   0|  0|  13|           6|           6|
    |empty_44_fu_850_p2                 |         +|   0|  0|  17|          10|          10|
    |empty_45_fu_873_p2                 |         +|   0|  0|  15|           8|           8|
    |empty_47_fu_1086_p2                |         +|   0|  0|  13|           6|           6|
    |empty_48_fu_1400_p2                |         +|   0|  0|  13|           6|           6|
    |empty_49_fu_1513_p2                |         +|   0|  0|  13|           6|           6|
    |empty_50_fu_1587_p2                |         +|   0|  0|  16|           9|           9|
    |sub77_fu_586_p2                    |         +|   0|  0|  16|           9|           4|
    |sub81_fu_702_p2                    |         +|   0|  0|  16|           9|           4|
    |tmp_fu_840_p2                      |         +|   0|  0|  14|           7|           4|
    |sub_ln105_1_fu_1618_p2             |         -|   0|  0|  29|          22|          22|
    |sub_ln105_fu_1535_p2               |         -|   0|  0|  22|          15|          15|
    |sub_ln63_fu_912_p2                 |         -|   0|  0|  23|          16|          16|
    |and_ln104_fu_1663_p2               |       and|   0|  0|   2|           1|           1|
    |and_ln44_fu_784_p2                 |       and|   0|  0|   2|           1|           1|
    |and_ln60_fu_957_p2                 |       and|   0|  0|   2|           1|           1|
    |and_ln84_fu_1348_p2                |       and|   0|  0|   2|           1|           1|
    |cmp182_fu_1308_p2                  |      icmp|   0|  0|  15|           8|           8|
    |cmp1_i_fu_863_p2                   |      icmp|   0|  0|  17|          10|           8|
    |cmp266_fu_1582_p2                  |      icmp|   0|  0|  15|           8|           8|
    |cmp37_fu_744_p2                    |      icmp|   0|  0|  15|           8|           8|
    |cmp78_fu_835_p2                    |      icmp|   0|  0|  16|           9|           9|
    |icmp_ln101_fu_1498_p2              |      icmp|   0|  0|  12|           4|           5|
    |icmp_ln102_fu_1570_p2              |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln103_fu_1646_p2              |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln104_fu_1658_p2              |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln11_fu_985_p2                |      icmp|   0|  0|  17|          10|           8|
    |icmp_ln33_fu_544_p2                |      icmp|   0|  0|  16|           9|           8|
    |icmp_ln36_fu_606_p2                |      icmp|   0|  0|  16|           9|           8|
    |icmp_ln41_fu_664_p2                |      icmp|   0|  0|  12|           4|           5|
    |icmp_ln42_fu_732_p2                |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln43_fu_767_p2                |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln44_fu_779_p2                |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln58_fu_823_p2                |      icmp|   0|  0|  13|           6|           6|
    |icmp_ln59_fu_940_p2                |      icmp|   0|  0|  13|           6|           6|
    |icmp_ln60_fu_952_p2                |      icmp|   0|  0|  16|           9|           9|
    |icmp_ln71_fu_1071_p2               |      icmp|   0|  0|  12|           4|           5|
    |icmp_ln74_fu_1172_p2               |      icmp|   0|  0|  12|           4|           4|
    |icmp_ln75_fu_1212_p2               |      icmp|   0|  0|  12|           4|           4|
    |icmp_ln81_fu_1263_p2               |      icmp|   0|  0|  12|           4|           5|
    |icmp_ln82_fu_1296_p2               |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln83_fu_1331_p2               |      icmp|   0|  0|  14|           6|           7|
    |icmp_ln84_fu_1343_p2               |      icmp|   0|  0|  15|           8|           8|
    |icmp_ln88_fu_1388_p2               |      icmp|   0|  0|  12|           4|           4|
    |icmp_ln90_fu_1450_p2               |      icmp|   0|  0|  12|           4|           4|
    |empty_46_fu_886_p2                 |        or|   0|  0|   2|           1|           1|
    |or_ln10_fu_1012_p2                 |        or|   0|  0|   2|           1|           1|
    |gx_fu_1018_p3                      |    select|   0|  0|  10|           1|          10|
    |gy_fu_892_p3                       |    select|   0|  0|   8|           1|           8|
    |select_ln10_fu_1004_p3             |    select|   0|  0|   8|           1|           1|
    |spec_select_i_cast_cast_fu_878_p3  |    select|   0|  0|   3|           1|           1|
    |tH_fu_574_p3                       |    select|   0|  0|   8|           1|           8|
    |tW_fu_640_p3                       |    select|   0|  0|   8|           1|           8|
    |xor_ln34_fu_568_p2                 |       xor|   0|  0|   8|           8|           2|
    |xor_ln37_fu_634_p2                 |       xor|   0|  0|   8|           8|           2|
    +-----------------------------------+----------+----+---+----+------------+------------+
    |Total                              |          |   0|  0|1451|         761|         694|
    +-----------------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +--------------------+-----+-----------+-----+-----------+
    |        Name        | LUT | Input Size| Bits| Total Bits|
    +--------------------+-----+-----------+-----+-----------+
    |acc_7_reg_448       |    9|          2|   32|         64|
    |acc_8_reg_470       |    9|          2|   32|         64|
    |ap_NS_fsm           |  155|         34|    1|         34|
    |h_reg_290           |    9|          2|    9|         18|
    |ih_reg_347          |    9|          2|    6|         12|
    |in_tile_0_address0  |   14|          3|   11|         33|
    |iw_reg_358          |    9|          2|    6|         12|
    |kh_1_reg_437        |    9|          2|    4|          8|
    |kh_reg_380          |    9|          2|    4|          8|
    |kw_1_reg_459        |    9|          2|    4|          8|
    |kw_reg_391          |    9|          2|    4|          8|
    |n_fu_164            |    9|          2|    7|         14|
    |out_tile_address0   |   26|          5|   13|         65|
    |out_tile_d0         |   14|          3|   32|         96|
    |th_1_reg_413        |    9|          2|    6|         12|
    |th_2_reg_493        |    9|          2|    6|         12|
    |th_reg_325          |    9|          2|    6|         12|
    |tn_1_reg_369        |    9|          2|    4|          8|
    |tn_2_reg_402        |    9|          2|    4|          8|
    |tn_3_reg_482        |    9|          2|    4|          8|
    |tn_reg_314          |    9|          2|    4|          8|
    |tw_1_reg_425        |    9|          2|    6|         12|
    |tw_2_reg_504        |    9|          2|    6|         12|
    |tw_reg_336          |    9|          2|    6|         12|
    |w_reg_302           |    9|          2|    9|         18|
    |w_tile_0_address0   |   14|          3|   10|         30|
    +--------------------+-----+-----------+-----+-----------+
    |Total               |  412|         90|  236|        596|
    +--------------------+-----+-----------+-----+-----------+

    * Register: 
    +--------------------------+----+----+-----+-----------+
    |           Name           | FF | LUT| Bits| Const Bits|
    +--------------------------+----+----+-----+-----------+
    |acc_7_reg_448             |  32|   0|   32|          0|
    |acc_8_reg_470             |  32|   0|   32|          0|
    |add_ln101_reg_2042        |   4|   0|    4|          0|
    |add_ln102_reg_2060        |   6|   0|    6|          0|
    |add_ln103_reg_2083        |   6|   0|    6|          0|
    |add_ln105_4_reg_2092      |  22|   0|   22|          0|
    |add_ln34_reg_1712         |   9|   0|    9|          0|
    |add_ln37_reg_1742         |   9|   0|    9|          0|
    |add_ln41_reg_1772         |   4|   0|    4|          0|
    |add_ln42_reg_1800         |   6|   0|    6|          0|
    |add_ln58_reg_1829         |   6|   0|    6|          0|
    |add_ln59_reg_1852         |   6|   0|    6|          0|
    |add_ln63_reg_1821         |   8|   0|   11|          3|
    |add_ln71_reg_1874         |   4|   0|    4|          0|
    |add_ln74_reg_1897         |   4|   0|    4|          0|
    |add_ln75_reg_1915         |   4|   0|    4|          0|
    |add_ln76_1_reg_1879       |  10|   0|   10|          0|
    |add_ln76_3_reg_1884       |  10|   0|   10|          0|
    |add_ln76_5_reg_1889       |  13|   0|   13|          0|
    |add_ln76_reg_1866         |   8|   0|    8|          0|
    |add_ln81_reg_1933         |   4|   0|    4|          0|
    |add_ln82_reg_1946         |   6|   0|    6|          0|
    |add_ln83_reg_1964         |   6|   0|    6|          0|
    |add_ln88_reg_1986         |   4|   0|    4|          0|
    |add_ln90_reg_2004         |   4|   0|    4|          0|
    |add_ln91_1_reg_1925       |   8|   0|    8|          0|
    |add_ln91_3_reg_1978       |  10|   0|   10|          0|
    |add_ln91_4_reg_1991       |   8|   0|   11|          3|
    |and_ln104_reg_2088        |   1|   0|    1|          0|
    |and_ln60_reg_1857         |   1|   0|    1|          0|
    |and_ln84_reg_1969         |   1|   0|    1|          0|
    |ap_CS_fsm                 |  33|   0|   33|          0|
    |bitcast_ln45_reg_1787     |  32|   0|   32|          0|
    |cmp182_reg_1951           |   1|   0|    1|          0|
    |cmp266_reg_2065           |   1|   0|    1|          0|
    |cmp37_reg_1805            |   1|   0|    1|          0|
    |cmp78_reg_1834            |   1|   0|    1|          0|
    |h_reg_290                 |   9|   0|    9|          0|
    |ih_reg_347                |   6|   0|    6|          0|
    |in_tile_0_addr_reg_1844   |  11|   0|   11|          0|
    |in_tile_0_load_reg_2019   |  32|   0|   32|          0|
    |iw_reg_358                |   6|   0|    6|          0|
    |kh_1_reg_437              |   4|   0|    4|          0|
    |kh_reg_380                |   4|   0|    4|          0|
    |kw_1_reg_459              |   4|   0|    4|          0|
    |kw_reg_391                |   4|   0|    4|          0|
    |mul_reg_2024              |  32|   0|   32|          0|
    |n_1_reg_1694              |   7|   0|    7|          0|
    |n_fu_164                  |   7|   0|    7|          0|
    |out_tile_addr_1_reg_1956  |  13|   0|   13|          0|
    |sext_ln102_reg_2047       |  16|   0|   16|          0|
    |sub77_reg_1729            |   9|   0|    9|          0|
    |sub81_reg_1782            |   9|   0|    9|          0|
    |sub_ln105_1_reg_2070      |  22|   0|   22|          0|
    |sub_ln63_reg_1839         |  16|   0|   16|          0|
    |tH_reg_1722               |   8|   0|    8|          0|
    |tW_reg_1752               |   8|   0|    8|          0|
    |th_1_reg_413              |   6|   0|    6|          0|
    |th_2_reg_493              |   6|   0|    6|          0|
    |th_reg_325                |   6|   0|    6|          0|
    |tmp_16_cast_reg_1764      |   3|   0|    8|          5|
    |tmp_16_reg_1938           |   8|   0|   13|          5|
    |tmp_18_reg_2052           |   8|   0|   13|          5|
    |tmp_24_cast_reg_1920      |   3|   0|    8|          5|
    |tmp_28_cast_reg_2034      |   3|   0|    8|          5|
    |tmp_3_reg_1792            |   8|   0|   13|          5|
    |tn_1_reg_369              |   4|   0|    4|          0|
    |tn_2_reg_402              |   4|   0|    4|          0|
    |tn_3_reg_482              |   4|   0|    4|          0|
    |tn_reg_314                |   4|   0|    4|          0|
    |trunc_ln34_reg_1717       |   8|   0|    8|          0|
    |tw_1_reg_425              |   6|   0|    6|          0|
    |tw_2_reg_504              |   6|   0|    6|          0|
    |tw_reg_336                |   6|   0|    6|          0|
    |w_reg_302                 |   9|   0|    9|          0|
    |w_tile_0_addr_reg_1902    |  10|   0|   10|          0|
    |w_tile_0_load_reg_2014    |  32|   0|   32|          0|
    |zext_ln33_reg_1704        |   9|   0|   10|          1|
    |zext_ln36_reg_1734        |   9|   0|   10|          1|
    |zext_ln37_1_reg_1759      |   8|   0|    9|          1|
    |zext_ln37_reg_1747        |   8|   0|   10|          2|
    +--------------------------+----+----+-----+-----------+
    |Total                     | 730|   0|  771|         41|
    +--------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+------------------------+-----+-----+------------+---------------+--------------+
|        RTL Ports       | Dir | Bits|  Protocol  | Source Object |    C Type    |
+------------------------+-----+-----+------------+---------------+--------------+
|ap_clk                  |   in|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_rst                  |   in|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_start                |   in|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_done                 |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_idle                 |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|ap_ready                |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_din0       |  out|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_din1       |  out|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_opcode     |  out|    2|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_dout0      |   in|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_704_p_ce         |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_708_p_din0       |  out|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_708_p_din1       |  out|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_708_p_dout0      |   in|   32|  ap_ctrl_hs|          conv1|  return value|
|grp_fu_708_p_ce         |  out|    1|  ap_ctrl_hs|          conv1|  return value|
|input_ftmap_address0    |  out|   16|   ap_memory|    input_ftmap|         array|
|input_ftmap_ce0         |  out|    1|   ap_memory|    input_ftmap|         array|
|input_ftmap_q0          |   in|   32|   ap_memory|    input_ftmap|         array|
|conv1_weights_address0  |  out|   13|   ap_memory|  conv1_weights|         array|
|conv1_weights_ce0       |  out|    1|   ap_memory|  conv1_weights|         array|
|conv1_weights_q0        |   in|   32|   ap_memory|  conv1_weights|         array|
|conv1_biases_address0   |  out|    6|   ap_memory|   conv1_biases|         array|
|conv1_biases_ce0        |  out|    1|   ap_memory|   conv1_biases|         array|
|conv1_biases_q0         |   in|   32|   ap_memory|   conv1_biases|         array|
|feat1_address0          |  out|   22|   ap_memory|          feat1|         array|
|feat1_ce0               |  out|    1|   ap_memory|          feat1|         array|
|feat1_we0               |  out|    1|   ap_memory|          feat1|         array|
|feat1_d0                |  out|   32|   ap_memory|          feat1|         array|
+------------------------+-----+-----+------------+---------------+--------------+

