

<!DOCTYPE html>
<html class="writer-html5" lang="zh-CN" >
<head>
  <meta charset="utf-8" />
  <meta name="generator" content="Docutils 0.19: https://docutils.sourceforge.io/" />

  <meta name="viewport" content="width=device-width, initial-scale=1.0" />
  
  <title>《第十七章》AD7606 多通道波形显示实验 &mdash; ZYNQ MPSoC开发平台FPGA教程 1.0 文档</title>
  

  
  <link rel="stylesheet" href="../_static/css/theme.css" type="text/css" />
  <link rel="stylesheet" href="../_static/pygments.css" type="text/css" />
  <link rel="stylesheet" href="../_static/pygments.css" type="text/css" />
  <link rel="stylesheet" href="../_static/css/theme.css" type="text/css" />

  
  

  
  

  

  
  <!--[if lt IE 9]>
    <script src="../_static/js/html5shiv.min.js"></script>
  <![endif]-->
  
    
      <script type="text/javascript" id="documentation_options" data-url_root="../" src="../_static/documentation_options.js"></script>
        <script data-url_root="../" id="documentation_options" src="../_static/documentation_options.js"></script>
        <script src="../_static/doctools.js"></script>
        <script src="../_static/sphinx_highlight.js"></script>
        <script src="../_static/translations.js"></script>
    
    <script type="text/javascript" src="../_static/js/theme.js"></script>

    
    <link rel="index" title="索引" href="../genindex.html" />
    <link rel="search" title="搜索" href="../search.html" />
    <link rel="next" title="《第十八章》AD9238 双通道波形显示实验" href="ad9238_d.html" />
    <link rel="prev" title="《第十六章》7 寸液晶屏显示实验" href="7lcd.html" /> 
</head>

<body class="wy-body-for-nav">

   
  <div class="wy-grid-for-nav">
    
    <nav data-toggle="wy-nav-shift" class="wy-nav-side">
      <div class="wy-side-scroll">
        <div class="wy-side-nav-search" >
          

          
            <a href="../index.html" class="icon icon-home"> ZYNQ MPSoC开发平台FPGA教程
          

          
          </a>

          
            
            
          

          
<div role="search">
  <form id="rtd-search-form" class="wy-form" action="../search.html" method="get">
    <input type="text" name="q" placeholder="在文档中搜索" />
    <input type="hidden" name="check_keywords" value="yes" />
    <input type="hidden" name="area" value="default" />
  </form>
</div>

          
        </div>

        
        <div class="wy-menu wy-menu-vertical" data-spy="affix" role="navigation" aria-label="main navigation">
          
            
            
              
            
            
              <p class="caption" role="heading"><span class="caption-text">公司简介</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="about_alinx.html">关于ALINX</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">AXU3EG型号板卡教程</span></p>
<ul class="current">
<li class="toctree-l1"><a class="reference internal" href="introduction.html">引文</a></li>
<li class="toctree-l1"><a class="reference internal" href="Ultrascale_MPSoC.html">《第一章》Ultrascale+ MPSoC 介绍</a></li>
<li class="toctree-l1"><a class="reference internal" href="Hardware_introduction.html">《第二章》开发板硬件介绍</a></li>
<li class="toctree-l1"><a class="reference internal" href="verilog_base.html">《第三章》Verilog 基础模块介绍</a></li>
<li class="toctree-l1"><a class="reference internal" href="pl_led.html">《第四章》PL的“Hello world”LED 实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="pll.html">《第五章》Vivado 下 PLL 实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="ram.html">《第六章》FPGA 片内 RAM 测试实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="rom.html">《第七章》FPGA 片内 ROM 测试实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="fifo.html">《第八章》FPGA 片内 FIFO 读写测试实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="key.html">《第九章》Vivado 下按键实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="pwm.html">《第十章》PWM 呼吸灯实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="uart.html">《第十一章》UART 实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="rs485.html">《第十二章》RS485 实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="pl_ddr4.html">《第十三章》PL 端 DDR4 读写测试实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="hdmi_out.html">《第十四章》HDMI 输出实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="hdmi_char.html">《第十五章》HDMI 字符显示实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="7lcd.html">《第十六章》7 寸液晶屏显示实验</a></li>
<li class="toctree-l1 current"><a class="current reference internal" href="#">《第十七章》AD7606 多通道波形显示实验</a><ul>
<li class="toctree-l2"><a class="reference internal" href="#id1">17.1实验原理</a><ul>
<li class="toctree-l3"><a class="reference internal" href="#id2">17.1.1 AD7606时序</a></li>
<li class="toctree-l3"><a class="reference internal" href="#id3">17.1.2 AD7606配置</a></li>
<li class="toctree-l3"><a class="reference internal" href="#ad7606-ad">17.1.3 AD7606 AD转换</a></li>
</ul>
</li>
<li class="toctree-l2"><a class="reference internal" href="#id4">17.2程序设计</a></li>
<li class="toctree-l2"><a class="reference internal" href="#id5">17.3实验现象</a></li>
</ul>
</li>
<li class="toctree-l1"><a class="reference internal" href="ad9238_d.html">《第十八章》AD9238 双通道波形显示实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="adda.html">《第十九章》ADDA 测试实验</a></li>
<li class="toctree-l1"><a class="reference internal" href="ad9767_d.html">《第二十章》AD9767 双通道正弦波产生实验</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">AXU3EG常见问题</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="problem.html">PROBLEM</a></li>
</ul>
<p class="caption" role="heading"><span class="caption-text">Alinx版权</span></p>
<ul>
<li class="toctree-l1"><a class="reference internal" href="IP.html">版权说明</a></li>
</ul>

            
          
        </div>
        
      </div>
    </nav>

    <section data-toggle="wy-nav-shift" class="wy-nav-content-wrap">

      
      <nav class="wy-nav-top" aria-label="top navigation">
        
          <i data-toggle="wy-nav-top" class="fa fa-bars"></i>
          <a href="../index.html">ZYNQ MPSoC开发平台FPGA教程</a>
        
      </nav>


      <div class="wy-nav-content">
        
        <div class="rst-content">
        
          

















<div role="navigation" aria-label="breadcrumbs navigation">

  <ul class="wy-breadcrumbs">
    
      <li><a href="../index.html" class="icon icon-home"></a> &raquo;</li>
        
      <li>《第十七章》AD7606 多通道波形显示实验</li>
    
    
      <li class="wy-breadcrumbs-aside">
        
          
            <a href="../_sources/src/ad7606.rst.txt" rel="nofollow"> 查看页面源码</a>
          
        
      </li>
    
  </ul>

  
  <hr/>
</div>
          <div role="main" class="document" itemscope="itemscope" itemtype="http://schema.org/Article">
           <div itemprop="articleBody">
            
  <img alt="../_images/88.png" src="../_images/88.png" />
<section id="ad7606">
<h1>《第十七章》AD7606 多通道波形显示实验<a class="headerlink" href="#ad7606" title="此标题的永久链接">¶</a></h1>
<p><strong>实验Vivado工程为“ad7606_hdmi_test”。</strong></p>
<p>本实验练习使用ADC,实验中使用的ADC模块型号为AN706,最大采样率200Khz,精度为16位。实验中把AN706的2路输入以波形方式在HDMI上显示出来,我们可以用更加直观的方式观察波形,是一个数字示波器雏形。</p>
<img alt="../_images/image113.png" class="align-center" src="../_images/image113.png" />
<p>8路200K采样16位ADC模块</p>
<img alt="../_images/image212.png" class="align-center" src="../_images/image212.png" />
<p>实验预期结果</p>
<section id="id1">
<h2>17.1实验原理<a class="headerlink" href="#id1" title="此标题的永久链接">¶</a></h2>
<ul class="simple">
<li><p>AD7606是一款集成式8通道同步采样数据采集系统,片内集成输入放大器、过压保护电路、二阶模拟抗混叠滤波器、模拟多路复用器、16位200 kSPS SAR ADC和一个数字滤波器, 2.5 V基准电压源、基准电压缓冲以及高速串行和并行接口。</p></li>
<li><p>AD7606采用+5V单电源供电, 可以处理±10V和±5V真双极性输入信号, 同时所有通道均以高达200KSPS的吞吐速率采样。输入钳位保护电路可以耐受最高达±16.5V的电压。</p></li>
<li><p>无论以何种采样频率工作, AD7606的模拟输入阻抗均为1M欧姆。它采用单电源工作方式, 具有片内滤波和高输入阻抗, 因此无需驱动运算放大器和外部双极性电源。</p></li>
<li><p>AD7606抗混叠滤波器的3dB截至频率为22kHz; 当采样速率为200kSPS时, 它具有40dB抗混叠抑制特性。灵活的数字滤波器采用引脚驱动, 可以改善信噪比(SNR), 并降低3dB带宽。</p></li>
</ul>
<img alt="../_images/image36.png" class="align-center" src="../_images/image36.png" />
<section id="id2">
<h3>17.1.1 AD7606时序<a class="headerlink" href="#id2" title="此标题的永久链接">¶</a></h3>
<img alt="../_images/image43.png" class="align-center" src="../_images/image43.png" />
<p>AD7606可以对所有8路的模拟输入通道进行同步采样。当两个CONVST引脚(CONVSTA和CONVSTB)连在一起时, 所有通道同步采样。此共用CONVST信号的上升沿启动对所有模拟输入通道的同步采样(V1至V8)。</p>
<p>AD7606内置一个片内振荡器用于转换。所有ADC通道的转换时间为tCONV。BUSY信号告知用户正在进行转换, 因此当施加CONVST上升沿时,BUSY变为逻辑高电平, 在整个转换过程结束时变成低电平。BUSY信号下降沿用来使所有八个采样保持放大器返回跟踪模式。BUSY下降沿还表示,现在可以从并行总线DB[15:0]读取8个通道的数据。</p>
</section>
<section id="id3">
<h3>17.1.2 AD7606配置<a class="headerlink" href="#id3" title="此标题的永久链接">¶</a></h3>
<p>在AN706 8通道的AD模块硬件电路设计中,我们对AD7606的3个配置Pin脚通过加上拉或下拉电阻来设置AD7606的工作模式。</p>
<p>AD7606这款芯片支持外部基准电压输入或内部基准电压。如果使用外部基准电压,芯片的REFIN/REFOUT需要外接一个2.5V的基准源。如果使用内部的基准电压。REFIN/REFOUT引脚为2.5V的内部基准电压输出。REF SELECT引脚用于选择内部基准电压或外部基准电压。在本模块中,因为考虑到AD7606的内部基准电压的精度也非常高(2.49V~2.505V),所以电路设计选择使用了内部的基准电压。</p>
<table class="docutils align-default">
<colgroup>
<col style="width: 33.3%" />
<col style="width: 16.7%" />
<col style="width: 50.0%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>Pin脚名</p></th>
<th class="head"><p>设置电平</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>REF SELECT</p></td>
<td><p>高电平</p></td>
<td><p>使用内部的基准电压2.5V</p></td>
</tr>
</tbody>
</table>
<p>AD7606的AD转换数据采集可以采用并行模式或者串行模式, 用户可以通过设置PAR/SER/BYTE SEL引脚电平来设置通信的模式。我们在设计的时候,选择并行模式读取AD7606的AD数据。</p>
<table class="docutils align-default">
<colgroup>
<col style="width: 33.3%" />
<col style="width: 16.7%" />
<col style="width: 50.0%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>Pin脚名</p></th>
<th class="head"><p>设置电平</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>PAR/SER/BYTE SEL</p></td>
<td><p>低电平</p></td>
<td><p>选择并行接口</p></td>
</tr>
</tbody>
</table>
<p>AD7606的AD模拟信号的输入范围可以设置为±5V或者是±10V,当设置±5V输入范围时,1LSB=152.58uV;当设置±10V输入范围时,1LSB=305.175uV 。用户可以通过设置RANGE引脚电平来设置模拟输入电压的范围。我们在设计的时候,选择±5V的模拟电压输入范围。</p>
<table class="docutils align-default">
<colgroup>
<col style="width: 33.3%" />
<col style="width: 16.7%" />
<col style="width: 50.0%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>Pin脚名</p></th>
<th class="head"><p>设置电平</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>RANGE</p></td>
<td><p>低电平</p></td>
<td><p>模拟信号输入范围选择:±5V</p></td>
</tr>
</tbody>
</table>
<p>AD7606内置一个可选的数字一阶sinc滤波器,在使用较低吞吐率或需要更高信噪比的应用中,应使用滤波器。数字滤波器的过采样倍率由过采样引脚OS[2:0]控制。下表提供了用来选择不同过采样倍率的过采样位解码。</p>
<img alt="../_images/image53.png" class="align-center" src="../_images/image53.png" />
<p>在AN706模块的硬件设计中, OS[2:0] 已经引到外部的接口中,FPGA或CPU可以通过控制OS[2:0]的管脚电平来选择是否使用滤波器,以达到更高的测量精度。</p>
</section>
<section id="ad7606-ad">
<h3>17.1.3 AD7606 AD转换<a class="headerlink" href="#ad7606-ad" title="此标题的永久链接">¶</a></h3>
<p>AD7606的输出编码方式为二进制补码。所设计的码转换在连续LSB整数的中间(既1/2LSB和3/2LSB)进行。AD7606的LSB大小为FSR/65536。AD7606的理想传递特性如下图所示:</p>
<img alt="../_images/image63.png" class="align-center" src="../_images/image63.png" />
</section>
</section>
<section id="id4">
<h2>17.2程序设计<a class="headerlink" href="#id4" title="此标题的永久链接">¶</a></h2>
<p>本实验显示部分是基于前面的HDMI显示彩条的实验,在彩条上叠加网格线和波形, 整个项目的框图如下图所示:</p>
<img alt="../_images/image73.png" class="align-center" src="../_images/image73.png" />
<p>ad7606_if模块为AN706的接口模块,完成AD706输入的8路AD的数据采集,按照AD706芯片的时序产生AD转换信号ad_convstab,等待ADC忙信号无效后,产生片选信号,依次读取8路AD数据。</p>
<table class="docutils align-default">
<colgroup>
<col style="width: 28.6%" />
<col style="width: 14.3%" />
<col style="width: 14.3%" />
<col style="width: 42.9%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>信号名称</p></th>
<th class="head"><p>方向</p></th>
<th class="head"><p>宽度(bit)</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>clk</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>系统时钟</p></td>
</tr>
<tr class="row-odd"><td><p>rst_n</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>异步复位,低复位</p></td>
</tr>
<tr class="row-even"><td><p>adc_data</p></td>
<td><p>in</p></td>
<td><p>16</p></td>
<td><p>ADC数据输入</p></td>
</tr>
<tr class="row-odd"><td><p>ad_busy</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>ADC忙信号</p></td>
</tr>
<tr class="row-even"><td><p>first_data</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>第一通道数据指示信号</p></td>
</tr>
<tr class="row-odd"><td><p>ad_os</p></td>
<td><p>out</p></td>
<td><p>3</p></td>
<td><p>ADC过采样</p></td>
</tr>
<tr class="row-even"><td><p>ad_cs</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>ADC片选</p></td>
</tr>
<tr class="row-odd"><td><p>ad_rd</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>ADC读信号</p></td>
</tr>
<tr class="row-even"><td><p>ad_reset</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>ADC复位信号</p></td>
</tr>
<tr class="row-odd"><td><p>ad_convstab</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>ADC转换信号</p></td>
</tr>
<tr class="row-even"><td><p>adc_data_valid</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>ADC数据有效</p></td>
</tr>
<tr class="row-odd"><td><p>ad_ch1</p></td>
<td><p>out</p></td>
<td><p>16</p></td>
<td><p>ADC通道1数据</p></td>
</tr>
<tr class="row-even"><td><p>ad_ch2</p></td>
<td><p>out</p></td>
<td><p>16</p></td>
<td><p>ADC通道2数据</p></td>
</tr>
<tr class="row-odd"><td><p>ad_ch3</p></td>
<td><p>out</p></td>
<td><p>16</p></td>
<td><p>ADC通道3数据</p></td>
</tr>
<tr class="row-even"><td><p>ad_ch4</p></td>
<td><p>out</p></td>
<td><p>16</p></td>
<td><p>ADC通道4数据</p></td>
</tr>
<tr class="row-odd"><td><p>ad_ch5</p></td>
<td><p>out</p></td>
<td><p>16</p></td>
<td><p>ADC通道5数据</p></td>
</tr>
<tr class="row-even"><td><p>ad_ch6</p></td>
<td><p>out</p></td>
<td><p>16</p></td>
<td><p>ADC通道6数据</p></td>
</tr>
<tr class="row-odd"><td><p>ad_ch7</p></td>
<td><p>out</p></td>
<td><p>16</p></td>
<td><p>ADC通道7数据</p></td>
</tr>
<tr class="row-even"><td><p>ad_ch8</p></td>
<td><p>out</p></td>
<td><p>16</p></td>
<td><p>ADC通道8数据</p></td>
</tr>
</tbody>
</table>
<p>ad7606_sample模块主要完成ad706的单路数据转换。首先需要对输入数据转换为无符号数,最后的数据只取高8位的数据,数据宽度转换到8bit(为了跟其它8位的AD模块程序兼容)。另外每次采集1280个数据,然后等待一段时间再继续采集下面的1280个数据。</p>
<table class="docutils align-default">
<colgroup>
<col style="width: 28.6%" />
<col style="width: 14.3%" />
<col style="width: 14.3%" />
<col style="width: 42.9%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>信号名称</p></th>
<th class="head"><p>方向</p></th>
<th class="head"><p>宽度(bit)</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>adc_clk</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>adc系统时钟</p></td>
</tr>
<tr class="row-odd"><td><p>rst</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>异步复位,高复位</p></td>
</tr>
<tr class="row-even"><td><p>adc_data</p></td>
<td><p>in</p></td>
<td><p>16</p></td>
<td><p>ADC数据输入</p></td>
</tr>
<tr class="row-odd"><td><p>adc_data_valid</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>adc数据有效</p></td>
</tr>
<tr class="row-even"><td><p>adc_buf_wr</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>ADC数据写使能</p></td>
</tr>
<tr class="row-odd"><td><p>adc_buf_addr</p></td>
<td><p>out</p></td>
<td><p>12</p></td>
<td><p>ADC数据写地址</p></td>
</tr>
<tr class="row-even"><td><p>adc_buf_data</p></td>
<td><p>out</p></td>
<td><p>8</p></td>
<td><p>无符号8位ADC数据</p></td>
</tr>
</tbody>
</table>
<p>ad7606_sample模块端口</p>
<p>grid_display模块主要完成视频图像的网格线叠加,本实验将彩条视频输入,然后叠加一个网格后输出, 这一块网格区域提供给后面的波形显示模块使用,这个网格区域是位于显示器水平方向(从左到右)从9到1018,垂直方向(从上到下)从9到308的视频显示位置。</p>
<img alt="../_images/image82.png" class="align-center" src="../_images/image82.png" />
<table class="docutils align-default">
<colgroup>
<col style="width: 28.6%" />
<col style="width: 14.3%" />
<col style="width: 14.3%" />
<col style="width: 42.9%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>信号名称</p></th>
<th class="head"><p>方向</p></th>
<th class="head"><p>宽度(bit)</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>pclk</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>像素时钟</p></td>
</tr>
<tr class="row-odd"><td><p>rst_n</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>异步复位,低电平复位</p></td>
</tr>
<tr class="row-even"><td><p>i_hs</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频行同步输入</p></td>
</tr>
<tr class="row-odd"><td><p>i_vs</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频场同步输入</p></td>
</tr>
<tr class="row-even"><td><p>i_de</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频数据有效输入</p></td>
</tr>
<tr class="row-odd"><td><p>i_data</p></td>
<td><p>in</p></td>
<td><p>24</p></td>
<td><p>视频数据输入</p></td>
</tr>
<tr class="row-even"><td><p>o_hs</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>带网格视频行同步输出</p></td>
</tr>
<tr class="row-odd"><td><p>o_vs</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>带网格视频场同步输出</p></td>
</tr>
<tr class="row-even"><td><p>o_de</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>带网格视频数据有效输出</p></td>
</tr>
<tr class="row-odd"><td><p>o_data</p></td>
<td><p>out</p></td>
<td><p>24</p></td>
<td><p>带网格视频数据输出</p></td>
</tr>
</tbody>
</table>
<p>grid_display模块端口</p>
<p>wav_display显示模块主要是完成波形数据的叠加显示,模块内含有一个双口ram,写端口是由ADC采集模块写入,读端口是显示模块。在网格显示区域有效的时候,每行显示都会读取RAM中存储的AD数据值,跟Y坐标比较来判断显示波形或者不显示。</p>
<img alt="../_images/image92.png" class="align-center" src="../_images/image92.png" />
<table class="docutils align-default">
<colgroup>
<col style="width: 28.6%" />
<col style="width: 14.3%" />
<col style="width: 14.3%" />
<col style="width: 42.9%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>信号名称</p></th>
<th class="head"><p>方向</p></th>
<th class="head"><p>宽度(bit)</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>pclk</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>像素时钟</p></td>
</tr>
<tr class="row-odd"><td><p>rst_n</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>异步复位,低电平复位</p></td>
</tr>
<tr class="row-even"><td><p>wave_color</p></td>
<td><p>in</p></td>
<td><p>24</p></td>
<td><p>波形颜色,rgb</p></td>
</tr>
<tr class="row-odd"><td><p>adc_clk</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>adc模块时钟</p></td>
</tr>
<tr class="row-even"><td><p>adc_buf_wr</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>adc数据写使能</p></td>
</tr>
<tr class="row-odd"><td><p>adc_buf_addr</p></td>
<td><p>in</p></td>
<td><p>12</p></td>
<td><p>adc数据写地址</p></td>
</tr>
<tr class="row-even"><td><p>adc_buf_data</p></td>
<td><p>in</p></td>
<td><p>8</p></td>
<td><p>adc数据,无符号数</p></td>
</tr>
<tr class="row-odd"><td><p>i_hs</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频行同步输入</p></td>
</tr>
<tr class="row-even"><td><p>i_vs</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频场同步输入</p></td>
</tr>
<tr class="row-odd"><td><p>i_de</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频数据有效输入</p></td>
</tr>
<tr class="row-even"><td><p>i_data</p></td>
<td><p>in</p></td>
<td><p>24</p></td>
<td><p>视频数据输入</p></td>
</tr>
<tr class="row-odd"><td><p>o_hs</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>带网格视频行同步输出</p></td>
</tr>
<tr class="row-even"><td><p>o_vs</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>带网格视频场同步输出</p></td>
</tr>
<tr class="row-odd"><td><p>o_de</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>带网格视频数据有效输出</p></td>
</tr>
<tr class="row-even"><td><p>o_data</p></td>
<td><p>out</p></td>
<td><p>24</p></td>
<td><p>带网格视频数据输出</p></td>
</tr>
</tbody>
</table>
<p>wav_display模块端口</p>
<p>RAM的配置如下:</p>
<img alt="../_images/image102.png" class="align-center" src="../_images/image102.png" />
<img alt="../_images/image114.png" class="align-center" src="../_images/image114.png" />
<img alt="../_images/image121.png" class="align-center" src="../_images/image121.png" />
<p>timing_gen_xy模块为其它模块的子模块,完成视频图像的坐标生成,x坐标,从左到右增大,y坐标从上到下增大。</p>
<table class="docutils align-default">
<colgroup>
<col style="width: 28.6%" />
<col style="width: 14.3%" />
<col style="width: 14.3%" />
<col style="width: 42.9%" />
</colgroup>
<thead>
<tr class="row-odd"><th class="head"><p>信号名称</p></th>
<th class="head"><p>方向</p></th>
<th class="head"><p>宽度(bit)</p></th>
<th class="head"><p>说明</p></th>
</tr>
</thead>
<tbody>
<tr class="row-even"><td><p>clk</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>系统时钟</p></td>
</tr>
<tr class="row-odd"><td><p>rst_n</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>异步复位,低电平复位</p></td>
</tr>
<tr class="row-even"><td><p>i_hs</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频行同步输入</p></td>
</tr>
<tr class="row-odd"><td><p>i_vs</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频场同步输入</p></td>
</tr>
<tr class="row-even"><td><p>i_de</p></td>
<td><p>in</p></td>
<td><p>1</p></td>
<td><p>视频数据有效输入</p></td>
</tr>
<tr class="row-odd"><td><p>i_data</p></td>
<td><p>in</p></td>
<td><p>24</p></td>
<td><p>视频数据输入</p></td>
</tr>
<tr class="row-even"><td><p>o_hs</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>视频行同步输出</p></td>
</tr>
<tr class="row-odd"><td><p>o_vs</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>视频场同步输出</p></td>
</tr>
<tr class="row-even"><td><p>o_de</p></td>
<td><p>out</p></td>
<td><p>1</p></td>
<td><p>视频数据有效输出</p></td>
</tr>
<tr class="row-odd"><td><p>o_data</p></td>
<td><p>out</p></td>
<td><p>24</p></td>
<td><p>视频数据输出</p></td>
</tr>
<tr class="row-even"><td><p>x</p></td>
<td><p>out</p></td>
<td><p>12</p></td>
<td><p>坐标x输出</p></td>
</tr>
<tr class="row-odd"><td><p>y</p></td>
<td><p>out</p></td>
<td><p>12</p></td>
<td><p>坐标y输出</p></td>
</tr>
</tbody>
</table>
<p>timing_gen_xy模块端口</p>
</section>
<section id="id5">
<h2>17.3实验现象<a class="headerlink" href="#id5" title="此标题的永久链接">¶</a></h2>
<p>连接电路如下,插入AN706模块,连接SMA到波形发生器,为了方便观察显示效果,波形发生器采样频率设置范围为500Hz~10KHz,电压幅度最大为10V,结果即为本章最前面的效果图。</p>
<img alt="../_images/image131.png" class="align-center" src="../_images/image131.png" />
<p>硬件连接图</p>
<img alt="../_images/888.png" src="../_images/888.png" />
<p><em>ZYNQ MPSoC开发平台FPGA教程</em>    - <a class="reference external" href="http://www.alinx.com">Alinx官方网站</a></p>
</section>
</section>


           </div>
           
          </div>
          <footer>
    <div class="rst-footer-buttons" role="navigation" aria-label="footer navigation">
        <a href="ad9238_d.html" class="btn btn-neutral float-right" title="《第十八章》AD9238 双通道波形显示实验" accesskey="n" rel="next">下一页 <span class="fa fa-arrow-circle-right" aria-hidden="true"></span></a>
        <a href="7lcd.html" class="btn btn-neutral float-left" title="《第十六章》7 寸液晶屏显示实验" accesskey="p" rel="prev"><span class="fa fa-arrow-circle-left" aria-hidden="true"></span> 上一页</a>
    </div>

  <hr/>

  <div role="contentinfo">
    <p>
        &#169; 版权所有 2023, ALINX       http://www.alinx.com.

    </p>
  </div>
    
    
    
    利用 <a href="https://www.sphinx-doc.org/">Sphinx</a> 构建，使用了 
    
    <a href="https://github.com/readthedocs/sphinx_rtd_theme">主题</a>
    
    由 <a href="https://readthedocs.org">Read the Docs</a>开发. 

</footer>
        </div>
      </div>

    </section>

  </div>
  

  <script type="text/javascript">
      jQuery(function () {
          SphinxRtdTheme.Navigation.enable(true);
      });
  </script>

  
  
    
   

</body>
</html>