
****************
Macro Parameters
****************

Name                            : FIFO_FIFO_0_LSRAM_top
Family                          : SmartFusion2
Output Format                   : VERILOG
Type                            : RAM
Write Block Enable              : Active High
Read Block Enable               : Active High
A_DOUT_EN                       : Active High
B_DOUT_EN                       : None
A_DOUT_SRST_N                   : Active Low
B_DOUT_SRST_N                   : None
A_DOUT_ARST_N                   : None
B_DOUT_ARST_N                   : None
A_DOUT_CLK                      : None
B_DOUT_CLK                      : None
Reset Polarity                  : Active Low
Read Clock                      : Rising
Write Clock                     : Rising
A_REN                           : None
B_REN                           : None
Write Depth                     : 480
Write Width                     : 32
Read Depth                      : 480
Read Width                      : 32
Portname DataIn                 : WD
Portname DataOut                : RD
Portname WClock                 : WCLK
Portname RClock                 : RCLK
Portname WAddress               : WADDR
Portname RAddress               : RADDR
Portname Clock                  : CLK
Portname Reset                  : ARST_N
Portname DataAIn                : 
Portname DataBIn                : 
Portname DataAOut               : 
Portname DataBOut               : 
Portname AddressA               : 
Portname AddressB               : 
Portname CLKA                   : 
Portname CLKB                   : 
Portname RWA                    : 
Portname RWB                    : 
Portname BLKA                   : 
Portname BLKB                   : 
Portname A_DOUT_EN              : RD_EN
Portname B_DOUT_EN              : 
Portname A_DOUT_SRST_N          : RD_SRST_N
Portname B_DOUT_SRST_N          : 
Portname A_DOUT_ARST_N          : 
Portname B_DOUT_ARST_N          : 
Portname A_DOUT_CLK             : 
Portname B_DOUT_CLK             : 
Portname Write Enable           : WEN
Portname Read Enable            : REN
Portname A_WBYTE_EN             : 
Portname B_WBYTE_EN             : 
Portname A_REN                  : 
Portname B_REN                  : 
LPM_HINT                        : 
Device                          : 5000
RAM Type                        : Two Port
Optimized for                   : Speed
Initialize RAM                  : False
Clocks                          : Single Read/Write Clock
Byte Enables                    : No
Read Pipeline A                 : No
Read Pipeline B                 : Yes
Write Mode A                    : Hold Data
Write Mode B                    : Hold Data
ECC Type                        : Disabled
SET Mitigation                  : Off
SII Lock                        : Off
Busy Flag                       : Disabled

Cascade Configuration: 
     Write Port configuration   : 512x36
     Read Port configuration    : 512x36
     Number of blocks depth wise: 1
     Number of blocks width wise: 1

Wrote Verilog netlist to C:/igloo/soc/z/component/work/FIFO/FIFO_0/rtl\vlog\core\FIFO_FIFO_0_LSRAM_top.v.
