éîæïòíáôéëá é å¿ ðòéíåîåîéñ, 2014. ô. 8. ÷ÙÐ. 1. ó. 4570

БАЗИС РЕАЛИЗАЦИИ СУПЕР-ЭВМ ЭКСАФЛОПСНОГО КЛАССА∗

И. А. Соколов1, Ю. А. Степченков2, С. Г. Бобков3, В. Н. Захаров4, Ю. Г. Дьяченко5,
Ю. В. Рождественский6, А. В. Сурков7

Аннотация: Статья посвящена выбору схемотехнического базиса реализации микропроцессоров и ком-
муникационных сред супер-ЭВМ эксафлопсного класса. Проведен сравнительный анализ характеристик
цифровых устройств различной сложности, реализованных в синхронном (С) и самосинхронном (СС,
self-timed) базисе. Подтверждены основные преимущества СС-схем по сравнению с синхронными анало-
гами: отсутствие гонок, максимально возможный диапазон работоспособности, высокое быстродействие,
относительно низкая мощность потребления. В результате перехода от синхронной к квазисамосинхрон-
ной и самосинхронной реализации зона работоспособности устройства расширяется независимо от его
сложности. В наибольшей степени эти преимущества проявляются при использовании СС-схем для
проектирования надежной цифровой аппаратуры. Рассмотрены различные методологии проектирования
СС-схем. Проведен сравнительный анализ реализации СС-схем в обобщенном базисе схем, нечувстви-
тельных к задержкам, развиваемом авторами, и в базисе NCL (NULL Convention Logic) схем. Показано,
что предлагаемый базис обеспечивает получение схем с лучшими параметрами по быстродействию, аппа-
ратным затратам и энергопотреблению при проектировании типовых цифровых устройств, составляющих
основу для построения современных вычислительных систем и комплексов.

Ключевые слова: синхронные схемы; самосинхронные схемы; нечувствительность к задержкам; NULL
Convention Logic; быстродействие; энергопотребление; отказоустойчивость

DOI: 10.14357/19922264140106

1 Введение фективного и надежного функционирования 108–
109 процессорных ядер и преодоление физических

В настоящее время потенциал инженерных тех- ограничений, обусловленных энергопотреблением,
нологий, опирающихся на теории микроскопиче- надежностью и конструктивными размерами. По
ского взаимодействия в рамках моделей сплошной оценкам авторов, энергопотребление супер-ЭВМ,
среды, практически исчерпан. Дальнейшее разви- созданной по имеющимся технологиям и облада-
тие ядерной и термоядерной энергетики, электро- ющей производительностью 10 PFLOPS, составит
ники, авиастроения, биотехнологий и др. становит- около 30 МВт. Для создания такой супер-ЭВМ эк-
ся невозможным без проведения полномасштабных сафлопсной производительности потребуется уже
инженерных расчетов сложных технических и био- строить рядом с ЭВМ небольшую электростанцию.
логических систем с учетом атомно-молекулярного
взаимодействия. А это требует уже в среднесрочной Решение проблем создания супер-ЭВМ экс-

перспективе (до 2020 г.) использования супер-ЭВМ афлопсной производительности невозможно без

эксафлопсного класса (1018 оп/с). Только те стра- разработки фундаментальных основ повышения

ны, которые будут иметь такие ЭВМ и соответству- надежности и снижения потребления питания тре-

ющее программное обеспечение, способны будут буемых супер-ЭВМ. Используемые современные

создавать принципиально новые изделия. Таким технологии не позволяют создать супер-ЭВМ экса-

образом, создание супер-ЭВМ является одним из флопсной производительности.

актуальнейших направлений развития техники. Повышение надежности и снижение потребле-
Основные трудности в достижении эксафлопс- ния питания требуемых супер-ЭВМ можно реали-

ной производительности — необходимость эф- зовать только за счет реализации комплекса архи-
∗Исследование выполнено при финансовой поддержке РФФИ (проекты 13-07-12062 офи м и 13-07-12068 офи м), а также при

частичной финансовой поддержке Программы фундаментальных исследований ОНИТ РАН за 2013 г. (проект 1.5).
1Институт проблем информатики Российской академии наук, ISokolov@ipiran.ru
2Институт проблем информатики Российской академии наук, YStepchenkov@ipiran.ru
3Научно-исследовательский институт системных исследований Российской академии наук, bobkov@cs.niisi.ras.ru
4Институт проблем информатики Российской академии наук, VZakharov@ipiran.ru
5Институт проблем информатики Российской академии наук, diaura@mail.ru
6Институт проблем информатики Российской академии наук, YRogdest@ipiran.ru
7Научно-исследовательский институт системных исследований Российской академии наук, surkov@cs.niisi.ras.ru

45



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

тектурных, схемотехнических, технологических и технологической базы также пошло в направлении
конструктивных решений. синхронной схемотехники. В конце XX в. абсо-

Проблемы, встающие перед разработчиками со- лютное большинство выпускаемых серийно БИС
временной вычислительной техники (низкое энер- проектировалось по синхронному маршруту.
гопотребление, надежность работы в меняющихся В последние годы неуклонное развитие техно-
условиях эксплуатации и т. д.), заставляют по-но- логий и растущие требования выявляют все боль-
вому взглянуть на принципы проектирования циф- ше сложностей в проектировании С-схем, сталки-
ровой аппаратуры и в первую очередь на задачу вая разработчиков со все большим спектром задач,
синхронизации. Синхронизация — одна из важ- ранее не изученных. Так, непрерывное увеличе-
нейших задач в цифровых системах, решающая ние производительности влечет за собой посто-
проблему координации событий (сигналов, опе- янную борьбу за снижение энергопотребления, а
раций или процессов) в аппаратуре и связанная в также соблюдение жестких требований к надеж-
основном с обеспечением интерфейса между физи- ности и помехозащищенности схем [15]. Поиск
ческим (естественным) и логическим (искусствен- методов и решений этих проблем возродил инте-
ным) временем [1]. Координация событий отражает рес к НЗ-схемотехнике, лишенной части недостат-
причинно-следственные связи между ними и обыч- ков С-схем, таких как, к примеру, избыточное по-
но определяется последовательностью множества требление вследствие использования тактирующих
событий, происходящих в системе. цепей. Однако, несмотря на многочисленные по-

В середине 1950-х гг. активно исследовались аль- тенциальные преимущества НЗ-схем, коммерчески
тернативные методологии синхронизации элемен- выпускаемых НЗ-изделий по-прежнему мало.
тов в аппаратуре: синхронная и самосинхронная. В печати приводятся результаты разработки
В С-методологии интерфейс между физическим функционально-законченных нетактируемых из-
и логическим (системным) временем определяет- делий вплоть до уровня цифровых сигнальных про-
ся системными часами: все события в синхрон- цессоров (DSP — digital signal processor) [15, 16], со-
ной системе могут инициироваться только син- процессоров [17], самосинхронной машины потока
хроимпульсами внешних часов. Действительная данных DDM2 (MIT). Разработан широкий спектр
длительность инициированных событий никак не нетактируемых микропроцессоров с архитектура-
отслеживается. Чтобы синхронизируемая аппара- ми ARM (AMULET 1-3 [18], ARM996HS [19]),
тура работала корректно, период синхроимпульсов MIPS (MiniMIPS [20]), Intel (HT80C51 [21]), а
выбирается из расчета на наихудший случай — мак- также RISC-архитектур собственной разработки
симально возможное время переключения отдель- (ASPRO [22], TengYue-1 [23] и др.). Некоторые
ных элементов при неблагоприятных сочетаниях из перечисленных устройств выпускаются серий-
условий функционирования (напряжения питания, но. Относительно недавно начато производст-
температуры, параметров и характера распределе- во первой в мире асинхронной ПЛИС фирмы
ния нагрузки и т. п.). В результате заведомо ухудша- Achronix [24]. Параллельно ведутся разработки
ется быстродействие синхронной аппаратуры — до асинхронных САПР, а в ведущих институтах Аме-
130% [2] по сравнению с номинально возможным рики, Англии и Китая студентам читают образова-
быстродействием. тельные курсы по асинхронным автоматам.

Механизмы, обеспечивающие системное вре- Однако эти реализации в действительности не
мя в СС-подходе, включены в модель системного являются НЗ-схемами. Они используют запрос-
поведения и должны быть разработаны вместе с со- ответное взаимодействие (handshake) между функ-
зданием начальной поведенческой спецификации. циональными блоками вместо «дерева» тактового
Корректные СС-системы базируются на механизме сигнала и за счет этого существенно сокращают
фиксации действительного окончания всех иници- потребление энергии и расширяют область рабо-
ированных процессов. При этом обеспечивается тоспособности. Но они не содержат реального
их правильное функционирование независимо от контроля окончания переходных процессов при пе-
задержек распространения сигналов в элементах реключениях схемы, присущего НЗ-схемам. Кон-
схемы, отчего они также называются нечувстви- троль заменен элементами задержки [19], эмулиру-
тельными к задержкам — НЗ (delay-insensitive, DI). ющими реальные задержки обработки данных на

С момента появления теории Маллера [3, 4] соответствующих участках вычислительного трак-
проектирование НЗ-схем было областью активных та. Такой подход обеспечивает аппаратные затраты
исследований [5–14]. Однако ввиду сравнитель- на уровне синхронных аналогов, но не исключает
ной сложности их проектирования популярными возможности появления сбоев в работе схемы при
стали лишь С-схемы. Развитие средств автомати- разбросе параметров транзисторов и элементов схе-
зации проектирования (САПР), образовательной и мы, обусловленных технологическими и эксплуата-

46 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

ционными факторами, а следовательно, не может Единственный недостаток НЗ-схем — большие
быть признан действительно нечувствительным к аппаратные затраты. В зависимости от клас-
задержкам. са рассматриваемого цифрового устройства его

В России активным пропагандистом НЗ-под- НЗ статическая КМОП (комплементарная струк-
хода был коллектив под руководством д.т.н. тура металл–оксид–полупроводник) реализация
В. И. Варшавского. В работах [1, 25–28], разви- требует в 1,3–2,5 раза больше транзисторов, чем
вающих положения теории Маллера, убедитель- аналогичная синхронная реализация. Наихуд-
но доказана целесообразность внедрения принци- шее соотношение аппаратных затрат наблюдает-
па самосинхронизации в практику проектирования ся в комбинационных схемах из-за необходимости
цифровых СБИС. С 1980-х гг. это направление про- использования дуального представления каждой
ектирования аппаратуры активно поддерживается функции и добавления схемы контроля оконча-
и развивается в ИПИ РАН [29–57]. ния всех переходных процессов при переключениях

Реализации НЗ-схем обладают рядом преиму- схемы.
ществ по сравнению с синхронными аналога- В данной статье рассматривается возможность
ми [29]: существенного улучшения требуемых характери-

– устойчивая работа — отсутствие сбоев при лю- стик (до 50%) высокопроизводительных вычисли-
бых возможных условиях эксплуатации; тельных систем за счет перехода от синхронной

– безопасная работа — прекращение всех пере- схемотехники к самосинхронной. Возможность
ключений в момент появления отказа любого снижения потребления питания основывается на
элемента (константной неисправности, при ко- следующем:
торой выход элемента «залипает» в одном со-
стоянии); – в современных высокопроизводительных мик-

ропроцессорах потребление дерева синхрони-
– отсутствие периодов вынужденного простоя в

зации составляет от 30% до 50% потребления
ожидании очередного синхроимпульса.

всей схемы, в СС-схемах не используется дере-
Практические следствия этих преимуществ НЗ- во синхронизации;

схем:
– естественная устойчивость к параметрическим – имеется значительный разброс параметров

отказам, вызываемым изменением параметров транзисторов на расстояниях свыше 1 мм для
элементов из-за процессов старения и неблаго- технологических норм 28 нм и ниже, что при-
приятных воздействий окружающей среды; водит к необходимости дополнительных тех-

– естественная стопроцентная самопроверя- нических решений, приводящих к повышению
емость и самодиагностируемость по отноше- потребления питания в С-схемах, в НЗ-схемах
нию к множественным константным неисправ- разброс параметров учитывается автоматиче-
ностям; ски в силу базовых НЗ решений;

– безопасность функционирования на основе
– наибольшие производительности достигнуты в

бестестовой локализации неисправностей, т. е. графических процессорах компаний Nvidia и
прекращение работы в момент отказа элемента, AMD, где вычисления организуются как пото-
исключающее выдачу недостоверной инфор- ковые процессы; НЗ-логика наилучшим обра-
мации, с одновременной локализацией места зом согласуется с потоковыми машинами, по-
события; скольку в них обоих используются состояния

– максимально возможная область эксплуатации готовности; подобное свойство позволяет из-
(диапазон работоспособности), определяемая бежать дополнительных накладных расходов на
только физическим сохранением переключа- организацию вычислений и снизить энергопо-
тельных свойств активных элементов базиса требление.
реализации;

– максимально возможное в текущих условиях Ресурс повышения надежности в НЗ-схемах по
эксплуатации быстродействие; сравнению с С-схемами обеспечивается их базо-

– отсутствие накладных аппаратных и энерге- выми решениями, в которые закладывается допол-
тических расходов, связанных с реализацией нительная информация для их функционирования,
«клокового дерева» — разветвленной системы используемая и для повышения надежности.
синхронизации, обеспечивающей строгую од- Схемы, нечувствительные к задержкам, орга-
новременность событий в разных местах про- нично вписываются в концепцию создания со-
ектируемой схемы. временных вычислительных систем, обеспечивая

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 47



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

низкое энергопотребление и сохранение работо- обработки информации. За счет этого многораз-
способности в изменяющихся условиях эксплуата- рядные КНЗЭ-схемы оказываются более быстро-
ции оборудования. Данная работа посвящена срав- действующими и менее сложными. Но они не
нительному анализу вариантов реализации типовых дают стопроцентной гарантии сохранения рабо-
представителей основных классов вычислительных тоспособности схемы при изменении в широком
устройств и обоснованию выбора схемотехническо- диапазоне условий эксплуатации: напряжения пи-
го базиса реализации микропроцессоров и ком- тания, температуры — и при воздействии экстре-
муникационных сред супер-ЭВМ эксафлопсного мальных факторов.
класса. В работе [55] представлены результаты сравни-

тельных испытаний С-, КНЗЭ- и НЗЭ-вариантов
реализации цифровых устройств различной слож-

2 Сравнительный анализ ности:

синхронных – 4-разрядного микроядра [33], аналога ядра
микроконтроллера PIC16 фирмы Microchip,

и нечувствительных США, включающего типовые арифметико-ло-

к задержкам схем гические устройства: регистровую память, ап-
паратный умножитель, сдвигатель, счетчики;

С практической точки зрения наиболее инте- – 8-разрядного отказоустойчивого последова-
ресным является подкласс схем, нечувствительных тельно-параллельного (ПП) порта, эмулиру-
к задержкам в элементах (НЗЭ). В пределах экви- ющего последовательный интерфейс между
хронной зоны [27] они обладают всеми свойствами двумя цифровыми устройствами [34];
и преимуществами НЗ-схем. Только при передаче – 64-разрядного сопроцессора — устройства де-
информации отдаленному приемнику вне преде- ления и извлечения квадратного корня [37,
лов эквихронной зоны необходимо предпринимать 38, 49, 51] в соответствии со стандартом
дополнительные меры по обеспечению нечувстви- IEEE754 [58].
тельности к задержкам в соединительных проводах. Сравнение С-, КНЗЭ- и НЗЭ-вариантов реали-
При микронных нормах проектирования тополо- зации перечисленных цифровых устройств прово-
гии микросхем эквихронная зона измерялась мил- дилось на основе оценки быстродействия в реаль-
лиметрами и практически покрывала всю площадь ных условиях эксплуатации. Частота тактирования
кристалла БИС, так как задержки переключения С-устройств устанавливалась из расчета на наихуд-
элементов превалировали над задержками распро- ший случай в пределах допустимой области экс-
странения сигналов в соединительных проводах. плуатации. Быстродействие же НЗЭ-схем опре-
Поэтому НЗЭ-схема в рамках одного кристалла делялось реальными, а не наихудшими условиями
БИС фактически являлась НЗ-схемой. эксплуатации. Именно поэтому НЗЭ-устройства

Однако с переходом к субмикронным нормам в нормальных условиях оказываются, как прави-
проектирования БИС размер эквихронной зоны ло, быстрее С-аналогов, что и было подтверждено
существенно сократился из-за того, что задержки результатами испытаний перечисленных выше ва-
переключения элементов многократно уменьши- риантов цифровых устройств.
лись и стали сравнимы и даже меньше задержек В табл. 1 приведены аппаратные затраты С- и
распространения сигналов в проводах. В современ- НЗЭ-вариантов реализации микроядра и ПП-порта
ных цифровых СБИС эквихронная зона покрывает в вентилях базового матричного кристалла (БМК)
лишь малую часть площади кристалла. Поэтому серии 5503 (МИЭТ, Технологический центр). Мик-
НЗЭ-схемы могут считаться НЗ-схемами, если свя- роядро НЗЭ, содержащее большую комбинацион-
занные друг с другом функциональные блоки име- ную схему — умножитель 4 × 4, построенный по
ют соответствующие небольшие размеры и распо- модифицированному алгоритму Бута, оказалось
ложены относительно близко друг к другу. в 1,43 раза сложнее своего синхронного аналога.

Практически целесообразными являются также Благодаря заметному сокращению общего числа
квази-НЗЭ (КНЗЭ) схемы. Основное отличие НЗЭ-

Таблица 1 Аппаратные затраты
схем от КНЗЭ-схем состоит в том, что НЗЭ-схемы
контролируют с помощью индикаторной подсхе- Цифровое

С-вариант НЗЭ-вариант
мы окончание переключения каждого элемента в устройство
схеме, в то время как КНЗЭ-схемы имеют спеку- Микроядро 970 1390
лятивную индикацию — обеспечивают индикацию ПП-порт 443 370

только элементов, стоящих на критических путях

48 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

Производительность С-реализаций микроядра
при фиксированной частоте тактирования, рассчи-
танной на наихудший случай, и выполнении смеси
операций постоянна для всех возможных условий
эксплуатации в пределах гарантированной области
работоспособности и составила 4 MOPS. Быстро-
действие же НЗЭ-микроядра широко изменяется в
зависимости от условий эксплуатации. Например, в
зоне работоспособности, гарантированной изгото-
вителем БМК, его производительность изменяется
от 10,9 MOPS (5,5 В, −63 ◦C) до 5,2 MOPS (4,5 В,
+125 ◦C). В среднем во всем реальном диапазоне
работоспособности она оказалась выше произво-
дительности С-микроядра почти в 2 раза.

Рис. 1 Зона работоспособности НЗЭ- (1) и С-образ- На рис. 2, а приведен график зависимости тока
цов (2) микроядра потребления (Icc) С- и НЗЭ-вариантов реализации

микроядра от величины напряжения питания при
устройств в составе отказоустойчивого НЗЭ-ПП- температуре T = +27 ◦C. При одном и том же
порта по сравнению с синхронным [55], его сум- напряжении питания НЗЭ-вариант потребляет не-
марные затраты оказались на 20% меньше, чем в сколько больше, чем синхронный, что объясняется
С-варианте. Аналогичные характеристики могут его более высокой производительностью.
быть получены и при реализации данных устройств Для более корректной оценки сравнительного
в виде функциональных блоков заказной БИС. потребления энергии на рис. 2, б приведен график

На рис. 1 приведены результаты эксперимента энергетической эффективности, который показы-
по проверке работоспособности всех НЗЭ- и С-об- вает ток потребления микроядра при выполнении
разцов в диапазоне изменяющихся напряжения пи- операций с производительностью 1 MOPS. Чем
тания и температуры при пороговых напряжениях меньше величина E, тем более эффективна реа-
транзисторов на уровне 0,8 В. Частота синхрони- лизация. Из рис. 2 видно, что НЗЭ-реализация
зации С-образцов подбиралась для каждой пары микроядра более эффективна, чем его С-вариант.
значений «напряжение питания – температура». Из Например, при номинальном напряжении пита-
рис. 1 видно, что НЗЭ-образцы оказались работо- ния 5 В энергетическая эффективность составляет
способными в более широком диапазоне условий 1,2 мА/MOPS для НЗЭ-образца и 1,8 мА/MOPS
эксплуатации, причем все без исключения. Син- для С-образца. При напряжении питания 12 В
хронные же образцы продемонстрировали разброс имеет место двукратное превосходство НЗЭ-реа-
параметров зоны работоспособности из-за флукту- лизаций. Сочетание возможности КМОП-НЗЭ-
ации технологических параметров при изготовле- схем работать (и потреблять энергию) только «по
нии микросхем. требованию» с низким потреблением пассивной

Рис. 2 Энергетические параметры НЗЭ- (1) и С-вариантов (2) микроядра при T = 27 ◦C

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 49



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

Рис. 3 Результаты испытаний вариантов сопроцессора

логики создает хорошие предпосылки для созда- варианте, реализующем алгоритм SRT Radix2. Все
ния энергетически эффективных аппаратных ре- варианты сопроцессора были реализованы в со-
шений. ставе тестовой микросхемы по стандартной 0,18-

Ценой повышения производительности и рас- микронной КМОП-технологии с шестью слоями
ширения зоны работоспособности НЗЭ-варианта металлизации.
микроядра является увеличение его аппаратных Сравнительные результаты испытаний вариан-
затрат. В качестве интегральной оценки эффек- тов сопроцессора показаны на рис. 3. Произво-
тивности (добротности) реализации цифрового дительность измерялась при нормальных условиях
устройства может служить отношение произве- работы (напряжение питания = 1,8 В, T = 27 ◦C).
дения производительности при номинальном Зона работоспособности определялась как произ-
питании на ширину зоны работоспособности к ведение диапазонов напряжения питания и тем-
аппаратным затратам. Суммарное преимущество пературы, в которых сопроцессор демонстрировал
НЗЭ-микроядра в сравнении с синхронным анало- устойчивую работу.
гом по этому параметру с учетом гарантирован- Таким образом, реализация микроядра, ПП-
ной производителем области работоспособности порта и сопроцессора в виде НЗЭ- или КНЗЭ-
С-устройств по напряжению питания (номинал ± устройства обеспечивает их устойчивую работу
± 10%) составляет 17,6 раза. при любых допустимых условиях эксплуатации.

В качестве способа построения отказоустойчи- Устройства НЗЭ и КНЗЭ экспериментально под-
вого НЗЭ-ПП-порта было выбрано дублирование твердили свои неоспоримые преимущества по про-
его основной функциональной части — регистра изводительности и зоне работоспособности по
сдвига, а в С-варианте — троирование регистра сравнению с синхронными аналогами, поэтому
сдвига. Один из дубликатов изначально является такой схемотехнический базис целесообразно ис-
рабочим, остальные — контрольными и/или ре- пользовать и для разработки современных вычис-
зервными. Во всех случаях применяется посто- лительных устройств и комплексов.
янный контроль одинаковости результата, кото-
рый получается независимо каждым устройством
на основе общих входных данных и позволяет вы- 3 Варианты методологии
явить возникшее несовпадение. «Ремонт» схемы
состоит в мультиплексировании на выход заведомо проектирования схем,
исправного устройства. Такой способ обеспечивает нечувствительных к задержкам
оперативный саморемонт одного отказа в сдвиго-
вом регистре ПП-порта и достоверность определе-

В работе [13] рассмотрено 10 различных методо-
ния работоспособности всех частей схемы.

логий проектирования асинхронных и, в частности,
Результаты измерения показали [55], что отказо-

СС-схем. Их можно разделить на две группы:
устойчивый НЗЭ-ПП-порт по сравнению с С-вари-
антом имеет существенно лучшие характеристики: (I) методологии, базирующиеся на модели с
в 2,4 раза по быстродействию; в 1,2 раза по ап- ограниченной задержкой, например схемы
паратным затратам; в 1,3 раза по энергетической Haffman’а и микроконвейеры. Некоторые
эффективности; в 18 раз по добротности. из них предназначены для проектирования

Сравнение вариантов сопроцессора проводи- НЗ-схем (например, I-net), однако объ-
лось на С-вариантах, реализующих алгоритмы единение таких схем требует использова-
Ньютона (С-N) и SRT Radix4 (С-SRT), и КНЗЭ- ния либо линий задержки в цепях обратной

50 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

связи, либо системы локальной синхрони- свойствами обладают только НЗ-схемы. Данное
зации. Подобно С-схемам, они вынужде- свойство (нечувствительность) относится к задерж-
ны ориентироваться на наихудший случай кам распространения сигналов через логические
условий работы схемы. Такие схемотехни- элементы и по соединительным проводам.
ческие решения фактически являются ква- Типичными представителями НЗ-схем среди за-
зисамосинхронными. Большинство наибо- рубежных СС-устройств являются NCL-схемы [14,
лее известных зарубежных СС-микросхем и 62–68]. Методология NCL была предложена в
реализованных проектов относится именно 1990-х гг. [14]. В настоящее время она развивается
к этому классу [15–24, 59–61]; в основном усилиями компании Theseus Research,

(II) подходы, базирующиеся на модели элемен- Inc. (TR) и университета в Арканзасе (University of
тов и соединительных проводов с неограни- Arkansas).
ченной задержкой до точки разветвления. Ниже представлен сравнительный анализ
При этом предполагается, что разница в за- основных принципов проектирования НЗ-схем,
держке проводов после разветвления мень- разрабатываемых в соответствии с методологиями
ше, чем минимальная задержка элемента. ИПИ РАН и NCL. В дальнейшем будем называть
Примеры таких методологий: графы сиг- первые просто НЗ-схемами, а последние — NCL-
нальных переходов (STG — signal transition схемами.
graph), диаграммы изменений (CD —
change diagrams) и трансляция процессов 3.1 Дисциплина сигналов
связи Martin’а [7, 9]. При необходимости
эти методологии могут быть расширены для Схемотехника NCL основана на парафазном с
разработки схем, не удовлетворяющих тре- нулевым спейсером кодировании всех информаци-
бованию изохронности ветвления, путем онных сигналов. Любая функция, выполняемая
введения индикаторов переходных процес- устройствами внутри схемы, реализуется путем ее
сов в непосредственной близости к прием- дуального представления. Состояние каждого ин-
нику сигнала. формационного сигнала A представляется комби-

нацией двух компонентов {A,AB}. В спейсерной
Методология, разрабатываемая в ИПИ РАН, от- фазе (фазе NULL)A = AB = 0, в рабочей фазе (фа-

носится ко второй группе. Она имеет следующие зе DATA) {A = 0, AB = 1} или {A = 1, AB = 0}.
особенностий: Состояние A = AB = 1 запрещено и при нормаль-

– на концептуальном уровне она базируется на ной работе схемы никогда не формируется. Пере-
теории Маллера [3, 4]. Правильная работа по- ключение информационного сигнала из текущего
строенных по данной методологии схем не за- рабочего состояния в следующее всегда происходит
висит от задержек составляющих их элементов через спейсерное состояние, даже если текущее и
(задержка любого элемента схемы, например следующее рабочие состояния совпадают.
инвертора, может быть любой, но конечной Дисциплина информационных сигналов в ме-
величины); тодологии проектирования НЗ-схем более гибкая.

– на схемотехническом уровне использование до- Она включает использование как парафазных сиг-
полнительных логических и топологических налов со спейсером, аналогичных сигналам NCL-
приемов позволяет обеспечить правильную ра- схем, так и других сигналов: парафазных без спей-
боту СС-схем независимо от задержек в соеди- сера, бифазных (выходов бистабильной ячейки),
нительных проводах; унарных, управляющих (аналогов тактовых сигна-

лов в С-схемотехнике), мультифазных (например,
– на уровне взаимодействия с внешней средой и сигналов выборки мультиплексоров). Это позволя-

другими СС-схемами используется асинхрон- ет строить более компактные схемы.
ный (запрос-ответный) принцип с фиксацией Парафазные сигналы со спейсером своим зна-
действительного окончания любого иници- чением отображают собственную фазу и закодиро-
ированного переходного процесса. Генераторы ванный бит данных. Остальные информационные
могут использоваться только для сугубо второ- сигналы своим статическим значением отображают
степенных целей, например для создания внут- только заложенный в них бит информации. По-
ренних таймеров. этому для фазового регулирования парафазные без

Перечисленные выше свойства СС-схем пред- спейсера, унарные и бифазные информационные
определяют высокую эффективность создания на- сигналы в обязательном порядке сопровождают-
дежных изделий на их основе, в том числе и от- ся сигналом управления. Сигнал управления пе-
казоустойчивых. Однако в полной мере данными реходит в рабочую фазу только после того, как

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 51



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

сопровождаемый им информационный сигнал пе- димости, обеспечивающих переключение элемента
реключился в следующее рабочее состояние, тем в обе фазы работы и хранение текущего состояния
самым давая знать приемнику информационного до момента появления комбинации входов, вызы-
сигнала, что соответствующий информационный вающей переключение в противоположное состо-
вход можно использовать. Переключение сигнала яние. При этом функции, реализуемые частями
управления в спейсер инициируется приемника- «Переход в NULL» и «Переход в DATA» и обеспе-
ми сопровождаемого им информационного сигна- чивающие соединение выхода элемента с источни-
ла и является подтверждением факта «доставки по ками активных уровней (питание и «земля»), орто-
назначению» соответствующего информационного гональны: при любой комбинации входов на выход
сигнала. Информационный сигнал может изменять элемента коммутируется только один источник ло-
свое состояние только во время спейсера сопровож- гического уровня.
дающего его сигнала управления. Полустатическая (semistatic) реализация

(рис. 4, б) использует слабый инвертор в качестве

3.2 Схемотехнический базис обратной связи для организации хранения состо-
яния NULL или DATA. Она обладает меньшей

Успех проектирования цифровых схем любого помехоустойчивостью и характеризуется протека-
типа не в последнюю очередь определяется соста- нием сквозного тока при переключении NCL-схе-
вом библиотеки элементов, на основе которой ве- мы из текущего состояния в противоположное.
дется проектирование. Качество CC-схем зависит В дальнейшем будем считать, что для реализации
от этого даже в большей степени, чем качество NCL-схемы используется статический вариант, по-
С-схем. казанный на рис. 4, а.

Схемотехника NCL-схем основана на исполь- Статическая реализация NCL-схемы факти-
зовании функциональных схем, показанных на чески является гистерезисным триггером [27] со
рис. 4. Разработчики NCL-схем называют элемен- сложной функциональной начинкой. В методо-
ты схемотехнического базиса пороговыми элемента- логии проектирования СС-устройств ИПИ РАН
ми (threshold gates). Термин «пороговые» в данном гистерезисный триггер (Г-триггер) играет роль ин-
случае относится не к потенциальному уровню сиг- дикаторного элемента. Нагрузка его дополнитель-
налов на входе и выходе элемента, а к количеству ными функциями позволяет в ряде случаев умень-
входов, которые должны переключиться из спей- шить сложность реализации схемы, но является
сера (NULL) в рабочее состояние (DATA), чтобы скорее исключением из правил, нежели типовым
выход элемента тоже переключился в рабочее со- приемом проектирования СС-схем.
стояние. Обратное переключение в спейсер воз- Схемотехнический базис NCL-схем состоит из
можно только тогда, когда все входы перейдут в фундаментальных элементов ТНmn. Имя элемента
спейсер. обозначает «пороговый элемент сn входами и поро-

Статическая реализация (рис. 4, а) состоит из гом m». Они воплощают в себе один из принципов
подсхем на КМОП-транзисторахn- иp-типа прово- проектирования NCL-схем: «реализация любого

Рис. 4 Функциональная схема NCL-элемента: статическая (а) и полустатическая (б)

52 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

NCL-элемента и любой NCL-схемы должна обес-
печивать переключение выходов в спейсер (NULL)
только после того, как все входы перешли в спей-
сер, и переключение выходов в рабочее состояние
(DATA) только тогда, когда не меньше порогово-
го числа входов у элемента или схемы перешли в
рабочее состояние». Некоторые элементы имеют
дополнение к имени в виде окончания «wXXX».
Цифры после буквы «w» показывают вес соответ- Рис. 5 Условное графическое обозначение элемента
ствующей по порядку входной переменной. Если THmn
порог элемента равен m, а вход A имеет вес k,
то для переключения элемента в фазу достаточно Фундаментальные элементы NCL-базиса слу-
переключения входа A и еще каких-нибудь (m–k) жат основой для синтеза производных от них эле-
входов, если вес остальных входов единичный, или ментов, необходимых для проектирования практи-
переключения любыхm входов, кроме входаA. Об- ческих цифровых устройств, например триггеров с
щее число фундаментальных элементов равно 27. асинхронным сбросом или установкой.
Они перечислены в табл. 2 [65]. Там же указаны Схемотехника НЗ-схем основана на использо-
выполняемые ими функции и количество КМОП- вании классических КМОП принципиальных схем.
транзисторов, необходимых для их реализации. Необходимость индицировать окончание пере-

Функции, показанные в табл. 2, описывают ходных процессов в элементах НЗ-схемы делает
блок «Переход в DATA» функциональной схемы нежелательной сильную функциональную деком-
на рис. 4, а. Условное графическое обозначение позицию. Она приводит к появлению в схеме мно-
(УГО) фундаментальных NCL-элементов показано жества «мелких» логических элементов, каждый из
на рис. 5. которых требует дополнительных аппаратных за-

трат для реализации его индикации. Это делает
Таблица 2 Состав библиотеки NCL-элементов целесообразной разработку библиотеки с широкой

номенклатурой логических, триггерных и индика-
Число

Имя торных элементов. При этом функциональный со-
Выполняемая функция транзи-

элемента став библиотеки определяется, в первую очередь,
сторов

TH12 A + B 6 целесообразностью использования тех или иных
TH22 AB 12 элементов в НЗ-схемах, а во вторую очередь, тех-
TH13 A + B + C 8 нологическим базисом реализации проектируемой
TH23 AB + AC + BC 18 БИС.
TH33 ABC 16 При проектировании НЗ-схем используется
TH23w2 A + BC 14 библиотека элементов, содержащая 260 еди-
TH33w2 AB + AC 14 ниц [69–71] и являющаяся самосинхронным до-
TH14 A + B + C + D 10 полнением типовых библиотек стандартных эле-
TH24 AB + AC + AD + BC + BD + CD 26 ментов. Библиотека включает логические элементы
TH34 ABC + ABD + ACD + BCD 24 для формирования комбинационных схем, мульти-
TH44 ABCD 20

плексоры, триггеры (D, RS, счетные), сумматоры,
TH24w2 A + BC + BD + CD 20
TH34w2 AB + AC + AD + BCD 22 преобразователи сигналов. Условные графические
TH44w2 ABC + ABD + ACD 23 обозначения элементов схемотехнического базиса
TH34w3 A + BCD 18 НЗ-схем — традиционные для С-схемотехники, и
TH44w3 AB + AC + AD 16 лишь отсутствующие в последней элементы имеют
TH24w22 A + B + CD 16 характерные графические обозначения. В качестве
TH34w22 AB + AC + AD + BC + BD 22 примера на рис. 6 показаны УГО трехвходового
TH44w22 AB + ACD + BCD 22 Г-триггера (GI3) и индикаторного элемента
TH54w22 ABC + ABD 18 G0B3I2, индицирующего входы и состояние двух
TH34w32 A + BC + BD 17 связанных друг с другом бистабильных ячеек.
TH54w32 AB + ACD 20

Элементы, аналогичные ТН22, используются
TH44w322 AB + AC + AD + BC 20
TH54w322 AB + AC + BCD 21 в качестве индикаторных элементов, обеспечива-
THxor0 AB + CD 20 ющих контроль окончания переключений в НЗ-
THand0 AB + BC + AD 19 схеме.
TH24comp AC + BC + AD + BD 18 Ряд триггеров разработанной библиотеки имеет

уникальные свойства, обеспечивающие эффектив-

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 53



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

мационных выходах [72] и триггер с единичным
непарафазным информационным входом [48].

Библиотека элементов для проектирования НЗ-
схем включена в состав САПР «Ковчег» (Техноло-
гический центр, МИЭТ) и позволяет разрабатывать
НЗ-схемы различной степени сложности с исполь-
зованием БМК серий 5503, 5507, 5508, 5509.

Разработанная библиотека внедрена также в
САПР фирмы Cadence для КМОП-технологии
0,18 мкм [73] и 65 нм (для проектирования заказных
БИС). Она включает схемотехнические, топологи-
ческие представления, а также Verilog и VHDL-мо-
дели. Топология элементов для проектирования

Рис. 6 Условные графические обозначения Г-триггера заказных БИС может быть отмасштабирована до

GI3 ( уровня 45 нм. Для их характеризации использо-
а) и индикаторного элемента G0B3I2 (б)

вались стандартные программные средства фирмы

ное решение корректными средствами двух проб- Cadence и разработанный в ИПИ РАН програм-

лем: мный комплекс СТЕРХ [74]. Разработанная библи-
отека успешно прошла апробацию на ряде полуза-

(1) большой нагрузочной способности выходов казных и заказных БИС.
триггеров;

(2) упрощенной реализации входного интерфейса
с С-формирователями входных данных. 3.3 Принципы построения схемы

Использование таких триггеров в составе НЗ-схем В NCL-методологии любая схема строится в ви-
гарантирует сохранение их свойств в полном объ- де конвейера (рис. 7). Элементы ТН22 на вхо-
еме при приемлемых потребительских характери- дах каждого комбинационного блока формируют
стиках: быстродействии и сложности реализации. парафазный код на основе парафазного выхода
К числу таких триггеров относятся, в первую оче- предыдущей ступени конвейера и сигнала разре-
редь, триггер с мощными инверторами на инфор- шения, выдаваемого индикатором следующей ступ-

Рис. 7 Конвейер NCL

54 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

ни. Схема индикации, функционально эквивалент- сования информационных, управляющих и инди-
ная элементу ТН48, формирует фазовый сигнал, каторных сигналов НЗ-схем:
обеспечивающий взаимодействие соседних ступе-

– информационные сигналы формируются с ис-
ней конвейера.

пользованием одного из видов СС-кодирова-
Рисунок 8 демонстрирует реализацию последо- ния (парафазного со спейсером, бифазного с

вательной NCL-схемы. Здесь регистры присутству- управляющим сигналом и т. д.). Число вариан-
ют и на входе схемы, и на ее выходе. Кроме того, тов кодирования в пределах одной НЗ-схемы
используется регистр обратной связи, обеспечива- не ограничено;
ющий корректное хранение состояния переменных
памяти в схеме. – каждый рабочий набор кодированного сигнала

Спейсер NULL одинаков для всех элементов в обязательном порядке чередуется со специ-
и устройств NCL-схемы: нулевое значение обеих альным самосинхронным промежуточным ко-
составляющих каждого парафазного сигнала. Все дом — спейсером. Тип спейсера (нулевой или
элементы схемы, кроме элементов индикаторной единичный) может быть произвольным, управ-
подсхемы, имеют неинверсные выходы. С од- ляющие сигналы схемы и ее окружения подчи-
ной стороны, это упрощает согласование соседних няются запрос-ответной дисциплине;
устройств в тракте обработки данных; с другой сто- – все информационные и управляющие сигна-
роны, создает дополнительную задержку, которая лы схемы должны индицироваться на ее вы-
не всегда оправдана. ходах, т. е. любое переключение каждого сиг-

В НЗ-методологии элементы библиотеки нала должно в конечном итоге приводить к
объединяются в более сложные НЗ-схемы в со- переключению одного или нескольких выхо-
ответствии с дисциплиной формирования и согла- дов схемы.

Рис. 8 Последовательная NCL-схема

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 55



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

56 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

На рис. 9 показана реализация умножителя observability) и ограниченной номенклатурой схе-
4×4 [55] в виде НЗ-схемы. Здесь регистр R1R10 ис- мотехнического базиса. На рис. 10 показаны две ре-
пользуется только на выходе схемы. Основной блок ализации схемы, выполняющей функциюZ = X⊕Y
SSMULT является комбинационной схемой, так же («неравнозначность»): (а) без индицируемости вхо-
как и схема МХ22 преобразования бифазного сиг- дов на выходе и (б) с индицируемостью [65]. С точки
нала {B[3..0],NB[3..0]} в парафазный. Остальные зрения булевой алгебры обе эти реализации оказы-
элементы схемы обеспечивают индицирование схе- ваются избыточными даже с учетом парафазного
мы умножителя и запрос-ответное взаимодействие кодирования входов и выходов. Сложность их со-
блоков умножителя с его окружением. ставляет 68 (см. рис. 10, а) и 76 (см. рис. 10, б)

Использование разных типов кодирования сиг- КМОП-транзисторов в соответствии с табл. 2.
налов и произвольного типа спейсера позволяют Для сравнения на рис. 11 приведена функцио-
в большинстве случаев получить менее сложную нальная схема НЗ-элемента, идентичного по вы-
реализацию НЗ-схемы с более высоким быстро- полняемым функциям и степени индицируемости
действием. входов и выходов схеме на рис. 10, а, и его реализа-

ция на КМОП-транзисторах.

3.4 Сложность реализации Как видно из рис. 11, б, сложность адекватного
НЗ-элемента составляет всего лишь 16 транзисто-

Сложность реализации NCL-схемы определяет- ров. Функциональная схема НЗ-элемента, анало-
ся характером индицируемости (наблюдаемости — гичного схеме на рис. 10, б, показана на рис. 12.

Рис. 10 Схема NCL-элемента «неравнозначность»: без индицируемости входов на выходах (а) и с индицируемостью
входов (б)

Рис. 11 Функциональная (а) и принципиальная (б) НЗ-схемы «неравнозначность» без индикации входов и выходов

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 57



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

Рис. 12 Схема НЗ «неравнозначность» с индикацией входов и выходов

Сложность ее реализации равна 40 КМОП-тран- рядного полного сумматора (рис. 14) реализуется
зисторам. Но по сравнению со схемой рис. 10, б на 40 транзисторах, что в 2 раза меньше, чем в
она формирует дополнительный выход I, индици- NCL-схеме сумматора.
рующий все ее входы и выходы. Если схему на Следует отметить, что НЗ-реализация суммато-
рис. 10, б дополнить аналогичной индикацией (эле- ра на рис. 14 индицирует на своих выходах только
мент ТН12), то ее сложность возрастет до 82 тран- рабочие состояния входных сигналов. Практика
зисторов. проектирования показала, что этого в ряде случаев

Схемы на рис. 11 и 12 имеют парафазные входы достаточно для обеспечения нечувствительности к
и выходы. Спейсеры входов и выходов совпадают. задержкам схемы с сумматором, так как зачастую
Спейсер входов и выходов схемы на рис. 11 может входы сумматора в полном объеме или в фазе спей-
быть любым: единичным или нулевым. Спейсер сера индицируются в другом месте.
сигналов в схеме на рис. 12 может быть только На рис. 15 показаны соответственно NCL- и
нулевым. Это определяется элементами NOR4 и НЗ-реализации полного сумматора, имеющие вы-
NOR2, индицирующими входы и выходы схемы. ход I, индицирующий все входы и выходы схемы
Если эти элементы заменить элементами NAND4 в полном объеме. Их сравнение показывает, что
и NAND2 соответственно, то тип спейсера станет NCL-реализация содержит 100 транзисторов про-
единичным. тив 84 у НЗ-реализации.

Таким образом, НЗ-реализация элемента «не-
равнозначность» оказывается проще NCL-реали-
зации в 2,05–4,25 раза в зависимости от степени
индицируемости входов и выходов.

На рис. 13 представлена оптимизированная
функциональная NCL-схема полного одноразряд-
ного сумматора [65]. Она реализуется схемой из
80 транзисторов, в то время как НЗ-схема однораз-

Рис. 13 Функциональная NCL-схема одноразрядного Рис. 14 Функциональная НЗ-схема одноразрядного сум-
сумматора матора

58 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

Рис. 15 Схемы сумматора с полной индикацией: (а) NCL; (б) НЗ

Таким образом, реализация полного однораз- тов (разветвляются). Поэтому гораздо эффектив-
рядного сумматора в виде НЗ-схемы оказывается нее индицировать их именно как парафазные входы
проще NCL-аналога в 1,19–2 раза в зависимости от схемы, а не как входы отдельных элементов. Это
степени индицируемости входов и выходов в самой дает неоспоримое преимущество НЗ-схемам, по-
схеме. скольку их элементный базис не избыточен в этом

Комбинационные схемы в NCL-базисе наибо- отношении.
лее избыточны в случае, если не требуется инди- Рассмотрим NCL- и НЗ-реализации последова-
цировать входы на выходах элемента. На практике тельных схем. Однотактный триггер в NCL-схемах
в комбинационных схемах все или часть входных реализуется на двух 2-входовых С-элементах со
сигналов служат входами сразу нескольких элемен- сбросом и элементе 2ИЛИ-НЕ в качестве индикато-

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 59



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

Рис. 16 Функциональная схема однотактного NCL-триггера (а) и НЗ-триггера с парафазными входами и выходами (б)

ного триггера требует 24 транзистора — в 1,33 раза
меньше, чем NCL-реализация.

Двухтактный NCL-триггер реализуется на двух
однотактных триггерах. И в этом случае НЗ-реа-
лизация оказывается в 1,33 раза проще по числу
транзисторов. Следовательно, регистры хранения
и сдвига, реализуемые на однотактных и двухтакт-
ных триггерах, в НЗ-исполнении будут примерно
на треть проще, чем в NCL-исполнении.

Рисунок 18 демонстрирует NCL-схему двоично-
го счетчика [75, рис. 36]. Она вынужденно включает
в себя комбинационную схему увеличения текуще-
го состояния счетчика на «1» и три регистра на
однотактных триггерах с асинхронным сбросом.

На рис. 19 показана оптимизированная NCL-
реализация комбинационной части счетчика. От-
сутствие счетных триггеров в составе библиотеки
NCL-элементов приводит к существенным аппа-

Рис. 17 Функциональная схема однотактного НЗ-триг- ратным затратам при реализации счетчика. Анало-
гера с бифазными входами и выходами гичный четырехразрядный двоичный НЗ-счетчик

показан на рис. 20. В нем используется счетный
ра, всего 32 транзистора в статическом исполнении триггер C0R [69], функциональная схема которого
(рис. 16, а). Однотактный триггер НЗ с аналогичны- показана на рис. 21. Сравнительный анализ схем
ми свойствами показан на рис. 16,б. Его реализация NCL- и НЗ-счетчиков показывает, что по числу
содержит 32 транзистора, как и NCL-аналог. транзисторов, требующихся для реализации счет-

Однако в НЗ-схемах обычно используется дру- чика, НЗ-вариант проще NCL-варианта в 4,49 раза
гой принцип хранения и передачи информации (134 транзистора против 602), так как использова-
между соседними устройствами: бифазные или ние триггера C0R в составе счетчика исключило
унарные информационные сигналы с сопровожда- необходимость применения регистров для накоп-
ющим их сигналом управления. Поэтому одно- ления и хранения результата. Следовательно, и по
тактный триггер имеет другую схемотехническую энергопотреблению он будет намного эффектив-
реализацию, представленную на рис. 17. У не- нее.
го бифазные информационные входы (R, S), вход Сравнение реализаций аппаратного однотакт-
асинхронного сброса (Res) и вход управления (Е), ного умножителя 4× 4 без знака в NCL [75, рис. 59]
бифазный информационный выход (Q, QB) и ин- и НЗ [55] базисах также подтверждает преимуще-
дикаторный выход (I). Такая реализация однотакт- ство НЗ-варианта, сложность которого составляет

60 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

Рис. 18 Функциональная NCL-схема четырехразрядного счетчика

Рис. 19 Комбинационная часть NCL-счетчика (блок Increment circuitry)

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 61



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

Рис. 20 Функциональная схема НЗ-счетчика

3. Благодаря использованию единственного спо-
соба кодирования информационных сигналов и
единственного спейсера процесс проектирова-
ния NCL-схем легче поддается формализации
и автоматизации. В настоящее время уже су-
ществует как минимум два программных сред-
ства синтеза NCL-схем по формальному опи-
санию на специальном языке — BALSA [76] и
UNCLE [77].

Однако NCL-схемы обладают и существенными
недостатками по сравнению с НЗ-схемами:

1. Индикация входов на выходах в каждом эле-
менте приводит к большой избыточности аппа-

Рис. 21 Функциональная схема НЗ-элемента C0R ратных затрат.

2. Ограниченность элементного базиса, исполь-
1558 транзисторов, в то время как сложность NCL- зование единственного способа кодирования
варианта равна 1766 транзисторам. информационных сигналов и единственного

Таким образом, проектирование арифметиче- спейсера не позволяют получать более компакт-
ских устройств в НЗ-базисе оказывается намно- ные реализации последовательных схем.
го эффективнее, чем в NCL-базисе. Из-за огра-
ниченности функционального элементного базиса 3. Вследствие аппаратной избыточности и на-
и типов кодирования информационных сигналов личия инвертора на выходе каждого элемен-
NCL-схемы получаются более сложными (четырех- та ухудшается быстродействие и увеличивается
разрядный счетчик — в 4,49 раза, умножитель 4× 4 энергопотребление.
без знака — в 1,13 раза), а следовательно, и более
энергопотребляющими.

Схемы NCL имеют неоспоримые преимущества 4 Заключение
в сравнении с НЗ-схемами:

Несмотря на изначально более сложную аппа-
1. При реализации комбинационных схем они не ратную реализацию НЗ-схем по сравнению с син-

требуют индикации каждого элемента схемы. хронными аналогами (до 2,1 раза для регистро-
Достаточно проиндицировать только ее послед- вых структур и до 2,5 раза для комбинационных
ние ярусы, если каждый элемент полностью структур), НЗ-схемы обеспечивают более высокое
индицирует все свои входы на своих выходах. быстродействие аппаратуры в реальных условиях.

2. Строгое соблюдение парафазной дисциплины с В ряде случаев они обладают и существенно мень-
нулевым спейсером (NULL) существенно упро- шим энергопотреблением. Поэтому применение
щает построение сложных NCL-схем. НЗ-схемотехники может быть оправдано даже в

62 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

областях, где высокая надежность функционирова- Схемы НЗ, разрабатываемые в соответствии с
ния не является определяющей, но требуется вы- методологией, продвигаемой ИПИ РАН, облада-
сокое реальное быстродействие или низкое энерго- ют меньшими аппаратными затратами (в 4,49 раза
потребление. при реализации двоичного счетчика, в 1,13 раза

Типовые вычислительные устройства, реализо- при реализации умножителя 4 × 4, до 2 раз при
ванные в базисе НЗ-схем, оказываются в 1,5–2 раза реализации более простых логических схем), боль-
лучше своих синхронных аналогов по энергетиче- шей производительностью и меньшим энергопо-
ской эффективности (отношению энергии потреб- треблением по сравнению с NCL-схемами. По-
ления к производительности) и в 1,7–2,6 раза луч- этому именно их целесообразно использовать в
ше по производительности в реальных условиях. качестве схемотехнического базиса для проекти-
По добротности, учитывающей энергию потребле- рования и изготовления супер-ЭВМ эксафлопсно-
ния, производительность и допустимые диапазоны го класса: они обеспечат пониженное энергопо-
напряжения питания и температуры окружающей требление и высокую надежность проектируемых
среды, НЗ-схемы оказываются лучше синхронных цифровых устройств любой сложности.
аналогов в 15–18 раз.

Наиболее предпочтительно применение НЗ-
схемотехники в высоконадежных отказоустойчи- Литература
вых системах реального времени. Результаты ис-
пытаний отказоустойчивых вариантов исполнения 1. Varshavsky V. Time, timing and clock in massively paral-
ПП-порта показали, что НЗ-исполнение по срав- lel computing systems // Conference (International) on

нению с синхронной реализацией характеризует- Massively Parallel Computing Systems Proceedings. —

ся лучшими показателями по всем параметрам: Colorado Springs, 1998. P. 100–106.

в 1,2 раза по быстродействию и по аппаратным 2. Beerel P., Cortadella J., Kondratyev A. Bridging the gap

затратам, в 1,3 раза по энергетической эффектив- between asynchronous design and designers (Tutorial) //
VLSI Design Conference Proceedings. — Mumbai, 2004.

ности и в 18 раз по добротности.
P. 18–20.

Независимо от сложности реализации НЗ-схе-
3. Muller D., Bartky W. A theory of asynchronous circuits //

мы зона ее работоспособности определяется фи-
Annals of Computation Laboratory of Harvard University,

зическими характеристиками транзисторов. Она 1959. Vol. 29. P. 204–243.
гораздо шире зоны работоспособности традици-

4. Muller D. E. Asynchronous logics and application to in-
онных С-схем с фиксированной частотой синхро- formation processing // Switching theory in space tech-
низации и превышает аналогичную зону С-схем с nology. — Stanford, CA: Stanford University Press, 1963.
адаптивной частотой синхронизации. P. 289–297.

Маршрут проектирования НЗ-схем поддержи- 5. Seitz C. L. System timing // Introduction to VLSI Sys-
вается разработанными в ИПИ РАН программны- tems. — Reading, MA: Addison-Wesley, 1980. P. 218–262.
ми средствами: 6. Singh N. P. A design methodology for self-timed systems.

Master’s Thesis. MIT/LCS/TR-258. — MIT, Laboratory
– синтеза относительно простых НЗ-схем

for Computer Science, 1981. 98 p.
(СИНТАБИБ, СИНКОМБ);

7. Martin A. J. Compiling communicating processes into
– анализа разрабатываемой схемы на возмож- delay-insensitive VLSI circuits // Distrib. Comput., 1986.

ное нарушение принципов построения НЗ- Vol. 1. No. 4. P. 226–234.
схем (АСИАН [78], АСПЕКТ [50], САМАН, 8. Anantharaman T. S. A delay insensitive regular expression
ФАЗАН). recognizer // IEEE VLSI Techn. Bull., 1986. Vol. 1. No. 2.

P. 4.
Эти программные средства обеспечивают без-

9. Martin A. J. Programming in VLSI // Development in con-
ошибочное проектирование НЗ-устройств и гаран- currency and communication. — Reading, MA: Addison-
тируют принадлежность разрабатываемой схемы к Wesley, 1990. P. 1–64.
классу НЗ-схем. Программы анализа способны 10. Van Berkel K. Beware the isochronic fork // Integration,
обработать достаточно сложные цифровые устрой- VLSI J., 1992. Vol. 13. No. 2. P. 103–128.
ства, например 64-разрядное АЛУ. 11. David I., Ginosar R., Yoeli M. An efficient implementation

Результаты практических исследований пред- of Boolean functions as self-timed circuits // IEEE Trans.
ставителей различных подклассов СС-схем под- Comput., 1992. Vol. 41. No. 1. P. 2–10.
твердили декларированные теоретически преиму- 12. Sparso J., Staunstrup J., Dantzer-Sorensen M. Design of
щества НЗ-схем по зоне работоспособности, delay insensitive circuits using multi-ring structures //
быстродействию и энергетической эффективности European Design Automation Conference Proceedings,
по сравнению с синхронными аналогами. 1992. P. 15–20.

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 63



И. А. Соколов, Ю. А. Степченков, С. Г. Бобков и др.

13. Hauck S. Asynchronous design methodologies: An 30. Степченков Ю. А., Дьяченко Ю. Г., Петрухин В. С., Фи-
overview // Proc. IEEE, 1995. Vol. 83. No. 1. P. 69–93. лин А. В. Цена реализации уникальных свойств само-

14. Fant K. M., Brandt S. A. NULL convention logic: A com- синхронных схем // Системы и средства информати-
plete and consistent logic for asynchronous digital circuit ки, 1999. Вып. 9. C. 261–292.
synthesis // Conference (International) on Application 31. Степченков Ю. А., Дьяченко Ю. Г., Петрухин В. С.,
Specific Systems, Architectures, and Processors Proceed- Филин А. В. Самосинхронная схемотехника — аль-
ings, 1996. P. 261–273. тернатива синхронной // Электронный сборник

15. Paver N. C., Day P., Farnsworth C., Jackson D. L., научных трудов сотрудников ОИВТА РАН. Разд.
Lien W. A., Liu J. A low-power, low-noise, configurable Элементная база, 1999. 10 с. http://samosinhron.ru/
self-timed DSP // ASYNC’98: 4th Symposium (Interna- ¦les/articles/native/sss alternative 1999.DOC.
tional) on Advanced Research in Asynchronous Circuits 32. Плеханов Л. П., Степченков Ю. А. Экспериментальная
and Systems Proceedings, 1998. P. 32–42. проверка некоторых свойств строго самосинхронных

16. Laiho M., Vianio O. A full-custom self-timed DSP pro- электронных схем // Системы и средства информа-
cessor implementation // European Solid-State Circuits тики, 2006. Вып. 16. С. 476–485.
Conference Proceedings, 1997. http://www.imec.be/ 33. Степченков Ю. А., Петрухин В. С., Дьяченко Ю. Г.
esscirc/papers-97/172.pdf. Опыт разработки самосинхронного ядра микрокон-

17. Matsubara G., Ide N., Tago H., Suzuki S., Goto N. 30-m троллера на базовом матричном кристалле // Нано-
55-b shared Radix 2 Division and square root using a self- и микросистемная техника, 2006. № 5. С. 29–36.
timed circuit // ARITH’95: 12th Symposium on Com- 34. Степченков Ю. А., Дьяченко Ю. Г., Петрухин В. С. Са-
puter Arithmetic Proceedings, 1995. P. 98–105. мосинхронные последовательностные схемы: опыт

18. Garside J. D., Bainbridge W. J., Bardsley A., et al. разработки и рекомендации по проектированию //
AMULET3i — an asynchronous system-on-chip // Системы и средства информатики, 2007. Вып. 17.
ASYNC-2000 Proceedings. — Eilat, Israil, 2000. P. 162– С. 503–529.
175.

35. Соколов И. А., Степченков Ю. А., Петрухин В. С., Дья-
19. Bink A., York R. ARM996HS: The first licensable, clock- ченко Ю. Г., Захаров В. Н. Самосинхронная схемо-

less 32-bit processor core // IEEE Micro, 2007. Vol. 27. техника — перспективный путь реализации аппара-
No. 2. P. 58–68. туры // Системы высокой доступности, 2007. Т. 3.

20. Martin A. J., Nystrom M., Wong C. G. Three generations of № 1-2. С. 61–72.
asynchronous microprocessors // IEEE Des. Test Com-

36. Степченков Ю. А., Дьяченко Ю. Г., Петрухин В. С.,
put., 2003. Vol. 20. No. 6. P. 9–17.

Плеханов Л. П. Самосинхронные схемы — ключ к
21. Handshake Solutions HT80C51 User Manual. http:// построению эффективной и надежной аппаратуры
www.keil.com/dd/docs/datashts/handshake/ht80c51 долговременного действия // Системы высокой до-
um.pdf. ступности, 2007. Т. 3. № 1-2. С. 73–88.

22. TIMA Laboratory Annual Report 2006. 2007. http:// 37. Дьяченко Ю. Г., Степченков Ю. А., Бобков С. Г. Ква-
tima.imag.fr/publications/¦les reports/ann-rep-06.pdf. зисамосинхронный вычислитель: методологические

23. Gang J., Lei W., Zhiying W. The design of asynchronous и алгоритмические аспекты // Проблемы разработки
microprocessor based on optimized NCL X design-flow // перспективных микро- и наноэлектронных систем:
IEEE Conference (International) on Networking, Archi- Мат-лы конф. — М.: ИППМ РАН, 2008. С. 441–446.
tecture and Storage Proceedings, 2009. P. 357–364.

38. Stepchenkov Y., Diachenko Y., Zakharov V., Rogdestvens-
24. Ramaswamy S., Rockett L., Patel D., Danziger S., ki Y., Morozov N., Stepchenkov D. Quasi-delay-insensitive

Manohar R., Kelly C. W., Holt J. L., Ekanayake V., Elft- computing device: Methodological aspects and practical
mann D. A radiation hardened reconfigurable FPGA // implementation // PATMOS’2009: Workshop (Interna-
IEEE Aerospace Conference Proceedings, 2009. P. 1–10. tional) on Power and Timing Modeling, Optimization and

25. Апериодические автоматы / Под ред. В. И. Варшав- Simulation Proceedings. — Delft, The Netherlands, 2009.
ского. — М.: Наука, 1976. 424 c. P. 276–285.

26. Автоматное управление асинхронными процессами 39. Степченков Ю. А., Дьяченко Ю. Г., Плеханов Л. П.,
в ЭВМ и дискретных системах / Под ред. В. И. Вар- Гринфельд Ф. И., Степченков Д. Ю. Самосинхронный
шавского. — М.: Наука, 1986. 400 с. двухтактный D-триггер с высоким активным уров-

27. Varshavsky V., Kishinevsky M., Marakhovsky V., et al. Self- нем сигнала управления: Патент РФ № 2365031 //
timed control of concurrent processes. — Dordrecht, The Офиц. бюлл. «Изобретения (заявки и патенты)». —
Netherlands: Kluwer Acad. Publs., 1990. 245 p. М.: ВНИИПИ, 2009. № 23. 9 с.

28. Kishinevsky M., Kondratyev A., Taubin A., Varshavsky V. 40. Степченков Ю. А., Дьяченко Ю. Г., Рождественске-
Concurrent hardware: The theory and practice of self- не А. В., Морозов Н. В., Петрухин В. С. Самосин-
timed design. — N.Y.: John Wiley & Sons, 1994. 368 p. хронный двухтактный D-триггер с низким активным

29. Филин А. В., Степченков Ю. А. Компьютеры без син- уровнем сигнала управления: Патент на изобретение
хронизации // Системы и средства информатики, № 2366080 // Офиц. бюлл. «Изобретения (заявки и
1999. Вып. 9. C. 247–261. патенты)». — М.: ВНИИПИ, 2009. № 24. 9 с.

64 ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014



Базис реализации супер-ЭВМ эксафлопсного класса

41. Дьяченко Ю. Г., Степченков Ю. А., Гринфельд Ф. И. 52. Плеханов Л. П. Разработка самосинхронных схем:
Г-триггер с парафазными входами с нулевым спей- функциональный подход // Проблемы разработки
сером: Патент на изобретение № 2366081 // Офиц. перспективных микро- и наноэлектронных систем:
бюлл. «Изобретения (заявки и патенты)». — М.: IV Всеросс. науч.-технич. конф. (МЭС-2010): Сб. на-
ВНИИПИ, 2009. № 24. 7 с. уч. тр. — М.: ИППМ РАН, 2010. С. 424–429.

42. Степченков Ю. А., Дьяченко Ю. Г., Плеханов Л. П., 53. Соколов И. А., Степченков Ю. А., Дьяченко Ю. Г. Са-
Денисов А. Н., Филимоненко О. П. Самосинхронный мосинхронный RS-триггер с повышенной помехо-
триггер для связи с удаленным приемником: Патент устойчивостью (варианты): Патент РФ № 2427955 //
РФ № 2382487 // Офиц. бюлл. «Изобретения (заявки Офиц. бюлл. «Изобретения (заявки и патенты)». —
и патенты)». — М.: ВНИИПИ, 2010. № 5. 7 с. М.: ВНИИПИ, 2011. № 24. 42 с.

43. Степченков Ю. А., Дьяченко Ю. Г., Рождествен- 54. Степченков Ю. А., Дьяченко Ю. Г., Плеханов Л. П.,
ский Ю. Г., Петрухин В. С. Однотактный само- Петрухин В. С., Степченков Д. Ю. Комбинирован-
синхронный RS-триггер с предустановкой: Патент ный Г-триггер с единичным спейсером: Патент РФ
№ 2390092 // Офиц. бюлл. «Изобретения (заявки и № 2434318 // Офиц. бюлл. «Изобретения (заявки и
патенты)». — М.: ВНИИПИ, 2010. № 14. 18 с. патенты)». — М.: ВНИИПИ, 2011. № 32. 10 с.

44. Степченков Ю. А., Дьяченко Ю. Г., Захаров В. Н., Грин- 55. Степченков Ю. А., Дьяченко Ю. Г., Горелкин Г. А. Само-
фельд Ф. И. Двухтактный самосинхронный RS-триг- синхронные схемы — будущее микроэлектроники //
гер с предустановкой и входом управления: Патент Вопросы радиоэлектроники, 2011. Вып. 2. С. 153–
РФ № 2390093 // Офиц. бюлл. «Изобретения (заявки 184.
и патенты)». — М.: ВНИИПИ, 2010. № 14. 20 с.

56. Степченков Ю. А., Дьяченко Ю. Г., Рождествен-
45. Степченков Ю. А., Дьяченко Ю. Г., Степченков Д. Ю.,

ский Ю. В., Морозов Н. В. Анализ на самосинхрон-
Плеханов Л. П. Двухтактный самосинхронный RS- ность некоторых типов цифровых устройств // Сис-
триггер с предустановкой: Патент РФ № 2390923 // темы и средства информатики, 2011. Вып. 21. № 1.
Офиц. бюлл. «Изобретения (заявки и патенты)». —

С. 74–83.
М.: ВНИИПИ, 2010. № 15. 20 с.

57. Плеханов Л. П. Основы самосинхронных электрон-
46. Степченков Ю. А., Дьяченко Ю. Г., Морозов Н. В., Фи-

ных схем. — М.: Бином, 2013. 208 с.
лин А. В. Однотактный самосинхронный RS-триггер
с предустановкой и входом управления: Патент РФ 58. IEEE Computer Society. IEEE Standard for Floating-
№ 2391772 // Офиц. бюлл. «Изобретения (заявки и Point Arithmetic IEEE Std 754-2008. doi:10.1109/
патенты)». — М.: ВНИИПИ, 2010. № 16. 18 с. IEEESTD.2008.4610935.

47. Степченков Ю. А., Дьяченко Ю. Г., Плеханов Л. П. Дво- 59. Karthik S., de Souza I., Rahmeh J., Abraham J. Interlock
ичный самосинхронный счетчик с предустановкой: schemes for micropipelines: Application to a self-timed
Патент РФ № 2392735 // Офиц. бюлл. «Изобретения rebound sorter // Conference (International) on Comput-
(заявки и патенты)». — М.: ВНИИПИ, 2010. № 17. er Design Proceedings. — Cambridge, 1991. P. 393–396.
11 с. 60. Liebchen A., Gopalakrishnan G. Dynamic reordering

48. Соколов И. А., Степченков Ю. А., Дьяченко Ю. Г. Са- of high latency transactions using a modified mi-
мосинхронный триггер с однофазным информаци- cropipeline // Conference (International) on Computer
онным входом: Патент № 2405246 // Офиц. бюлл. Design Proceedings. — Cambridge, 1992. P. 336–340.
«Изобретения (заявки и патенты)». — М.: ВНИИПИ, 61. Payne R. Self-timed FPGA systems // 5th Workshop (In-
2010. № 33. 32 с. ternational) on Field Programmable Logic and Applica-

49. Степченков Ю. А., Дьяченко Ю. Г., Рождествен- tions Proceedings. — Berlin/Heidelberg: Springer, 1995.
ский Ю. В., Морозов Н. В., Степченков Д. Ю. Разра- P. 21–35.
ботка вычислителя, не зависящего от задержек эле-

62. Sobelman G. E., Fant K. CMOS circuit design of thresh-
ментов // Системы и средства информатики, 2010.

old gates with hysteresis // Symposium (International) on
Вып. 20. № 1. С. 5–23.

Circuits and Systems Proceedings, 1998. P. 61–64.
50. Рождественский Ю. В., Морозов Н. В., Рождествен-

скене А. В. АСПЕКТ: Подсистема событийного ана- 63. Weng N., Yuan J. S., DeMara R. F., Ferguson D., Hage-

лиза самосинхронных схем // Проблемы разработки dorn M. Glitch power reduction for low power IC design //

перспективных микро- и наноэлектронных систем: 9th Annual NASA Symposium on VLSI Design Proceed-

IV Всеросс. науч.-технич. конф. (МЭС-2010): Сб. на- ings. — Albuquerque, 2000. P. 7.5.1–7.5.7.

уч. тр. — М.: ИППМ РАН, 2010. С. 26–31. 64. Smith S. C. Completion-completeness for NULL con-
51. Степченков Ю. А., Дьяченко Ю. Г., Рождествен- vention digital circuits utilizing the bit-wise completion

ский Ю. В., Морозов Н. В., Степченков Д. Ю. Са- strategy // Conference (International) on VLSI Proceed-
мосинхронный вычислитель для высоконадежных ings. — Las Vegas, 2003. P. 143–149.
применений // Проблемы разработки перспектив- 65. Smith S. C., DeMara R. F., Yuan J. S., Ferguson D.,
ных микро- и наноэлектронных систем: IV Всеросс. Lamb D. Optimization of NULL convention self-timed
науч.-технич. конф. (МЭС-2010): Сб. науч. тр. — М.: circuits // Integration, VLSI J., 2004. Vol. 37. No. 3.
ИППМ РАН, 2010. С. 418–423. P. 135–165.

ИНФОРМАТИКА И ЕЁ ПРИМЕНЕНИЯ том 8 выпуск 1 2014 65



I. Sokolov et al.

66. Fant K. M. Logically determined design: Clockless sys- 73. Artisan Components. Chartered Semiconductor 0.18 µm
tem design with NULL convention logic. — N.Y.: John IB Process 1.8-Volt SAGE-XTM Standard Cell Library
Wiley & Sons, 2005. 292 p. Databook. Release 1.0. 2003. 313 p.

67. Smith S. C. Development of a large word-width high-speed 74. Дьяченко Ю. Г., Морозов Н. В., Степченков Д. Ю.
asynchronous multiply and accumulate unit // Integra- Характеризация псевдодинамических элементов //
tion, VLSI J., 2005. Vol. 39. No. 1. P. 12–28. Проблемы разработки перспективных микро- и на-

68. Smith S. C., Jia Di. Designing asynchronous circuits using ноэлектронных систем: IV Всеросс. науч.-технич.
NULL Convention Logic (NCL) // Synthesis Lectures конф. (МЭС-2010): Сб. науч. тр. — М.: ИППМ РАН,
Digital Circuits Syst., 2009. Vol. 4. No. 1. P. 61–73. 2010. С. 32–35.

69. Степченков Ю. А., Денисов А. Н., Дьяченко Ю. Г., Грин- 75. Gate and throughput optimizations for null convention
фельд Ф. И., Филимоненко О. П., Фомин Ю. П. Библио- self timed digital circuits. http://citeseerx.ist.psu.edu/
тека элементов БМК для критических областей при- viewdoc/download?doi=10.1.1.118.7825&rep=rep1&
менения // Системы и средства информатики, 2004. type= pdf.
Вып. 14. С. 318–361.

76. Edwards D., Bardsley A., Jani L., Plana L., Toms W.
70. Степченков Ю. А., Денисов А. Н., Дьяченко Ю. Г. и др.

Balsa: A tutorial guide. Version V3.5 — Manch-
Библиотека самосинхронных элементов для техно-

ester, 19/5/06. 157 p. ftp://ftp.cs.man.ac.uk/pub/apt/
логии БМК // Проблемы разработки перспективных balsa/3.5/BalsaManual3.5.pdf.
микроэлектронных систем — 2006. — М.: ИППМ
РАН, 2006. С. 259–264. 77. Reese R. B. UNCLE (Unified NCL Environment):

71. Морозов Н. В., Степченков Ю. А., Дьяченко Ю. Г., Technical Report MSU-ECE-10-001. http://www.ece.
Степченков Д. Ю. Функциональная полузаказная msstate.edu/∼reese/uncle/UNCLE.pdf.
библиотека самосинхронных элементов ML03: Свид. 78. Рождественский Ю. В., Морозов Н. В., Степчен-
№ 2010611908 от 12.03.10. ков Ю. А., Рождественскене А. В. Универсальная под-

72. Sokolov I. A., Stepchenkov Y. A., Dyachenko Y. G. Self- система анализа самосинхронных схем // Системы и
timed RS-trigger with the enhanced noise immunity: U.S. средства информатики. — М.: Наука, 2006. Вып. 16.
Patent No. 8232825. 31 p. С. 463–475.

Поступила в редакцию 29.08.13

IMPLEMENTATION BASIS OF EXAFLOPS CLASS SUPERCOMPUTER

I. Sokolov1, Y. Stepchenkov1, S. Bobkov2, V. Zakharov1, Y. Diachenko1, Y. Rogdestvenski1,
and A. Surkov2

1Institute of Informatics Problems, Russian Academy of Sciences, Moscow 119333, 44-2 Vavilov Str., Russian
Federation
2Scientific Research Institute for System Studies, Russian Academy of Sciences, 36 bld. 1, Nakhimovsky Prosp.,
Moscow 117218, Russian Federation

Abstract: The paper deals with choice of a circuitry basis for implementation of microprocessors and communication
environment of exaflops supercomputers. A comparative analysis of the characteristics of the digital circuits with
different complexity which are implemented in the synchronous basis as well as in the self-timed (ST) one was
performed. It has proved the fundamental advantages of ST circuits comparing to synchronous analogues: absence
of hazards, a maximum reachable operability range, high performance, and relatively low power consumption.
Transforming any synchronous circuit into its quasi-ST or ST implementation leads to extension of its operability
range independently of its complexity. The advantages of ST circuits show up to the maximum extent when
they are used for designing reliable equipment. Various methodologies of ST circuits development are discussed.
A comparative analysis of ST circuit implementation in the generic basis of the delay-insensitive circuits that is
suggested by the authors and in the NULL Convention Logic circuit basis is performed. It is demonstrated that the
suggested basis makes it possible to synthesize the circuits with the best parameters of performance, complexity, and
power consumption while developing standard digital circuits serving as the basis for designing high end computing
systems and hardware.

Keywords: synchronous circuits; self-timed circuits; delay-insensitivity; NULL Convention Logic; performance;
power consumption; fault tolerance

DOI: 10.14357/19922264140106

66 INFORMATIKA I EE PRIMENENIYA — INFORMATICS AND APPLICATIONS 2014 volume 8 issue 1



I. Sokolov et al.

66. Fant K. M. Logically determined design: Clockless sys- 73. Artisan Components. Chartered Semiconductor 0.18 µm
tem design with NULL convention logic. — N.Y.: John IB Process 1.8-Volt SAGE-XTM Standard Cell Library
Wiley & Sons, 2005. 292 p. Databook. Release 1.0. 2003. 313 p.

67. Smith S. C. Development of a large word-width high-speed 74. Дьяченко Ю. Г., Морозов Н. В., Степченков Д. Ю.
asynchronous multiply and accumulate unit // Integra- Характеризация псевдодинамических элементов //
tion, VLSI J., 2005. Vol. 39. No. 1. P. 12–28. Проблемы разработки перспективных микро- и на-

68. Smith S. C., Jia Di. Designing asynchronous circuits using ноэлектронных систем: IV Всеросс. науч.-технич.
NULL Convention Logic (NCL) // Synthesis Lectures конф. (МЭС-2010): Сб. науч. тр. — М.: ИППМ РАН,
Digital Circuits Syst., 2009. Vol. 4. No. 1. P. 61–73. 2010. С. 32–35.

69. Степченков Ю. А., Денисов А. Н., Дьяченко Ю. Г., Грин- 75. Gate and throughput optimizations for null convention
фельд Ф. И., Филимоненко О. П., Фомин Ю. П. Библио- self timed digital circuits. http://citeseerx.ist.psu.edu/
тека элементов БМК для критических областей при- viewdoc/download?doi=10.1.1.118.7825&rep=rep1&
менения // Системы и средства информатики, 2004. type= pdf.
Вып. 14. С. 318–361.

76. Edwards D., Bardsley A., Jani L., Plana L., Toms W.
70. Степченков Ю. А., Денисов А. Н., Дьяченко Ю. Г. и др.

Balsa: A tutorial guide. Version V3.5 — Manch-
Библиотека самосинхронных элементов для техно-

ester, 19/5/06. 157 p. ftp://ftp.cs.man.ac.uk/pub/apt/
логии БМК // Проблемы разработки перспективных balsa/3.5/BalsaManual3.5.pdf.
микроэлектронных систем — 2006. — М.: ИППМ
РАН, 2006. С. 259–264. 77. Reese R. B. UNCLE (Unified NCL Environment):

71. Морозов Н. В., Степченков Ю. А., Дьяченко Ю. Г., Technical Report MSU-ECE-10-001. http://www.ece.
Степченков Д. Ю. Функциональная полузаказная msstate.edu/∼reese/uncle/UNCLE.pdf.
библиотека самосинхронных элементов ML03: Свид. 78. Рождественский Ю. В., Морозов Н. В., Степчен-
№ 2010611908 от 12.03.10. ков Ю. А., Рождественскене А. В. Универсальная под-

72. Sokolov I. A., Stepchenkov Y. A., Dyachenko Y. G. Self- система анализа самосинхронных схем // Системы и
timed RS-trigger with the enhanced noise immunity: U.S. средства информатики. — М.: Наука, 2006. Вып. 16.
Patent No. 8232825. 31 p. С. 463–475.

Поступила в редакцию 29.08.13

IMPLEMENTATION BASIS OF EXAFLOPS CLASS SUPERCOMPUTER

I. Sokolov1, Y. Stepchenkov1, S. Bobkov2, V. Zakharov1, Y. Diachenko1, Y. Rogdestvenski1,
and A. Surkov2

1Institute of Informatics Problems, Russian Academy of Sciences, Moscow 119333, 44-2 Vavilov Str., Russian
Federation
2Scientific Research Institute for System Studies, Russian Academy of Sciences, 36 bld. 1, Nakhimovsky Prosp.,
Moscow 117218, Russian Federation

Abstract: The paper deals with choice of a circuitry basis for implementation of microprocessors and communication
environment of exaflops supercomputers. A comparative analysis of the characteristics of the digital circuits with
different complexity which are implemented in the synchronous basis as well as in the self-timed (ST) one was
performed. It has proved the fundamental advantages of ST circuits comparing to synchronous analogues: absence
of hazards, a maximum reachable operability range, high performance, and relatively low power consumption.
Transforming any synchronous circuit into its quasi-ST or ST implementation leads to extension of its operability
range independently of its complexity. The advantages of ST circuits show up to the maximum extent when
they are used for designing reliable equipment. Various methodologies of ST circuits development are discussed.
A comparative analysis of ST circuit implementation in the generic basis of the delay-insensitive circuits that is
suggested by the authors and in the NULL Convention Logic circuit basis is performed. It is demonstrated that the
suggested basis makes it possible to synthesize the circuits with the best parameters of performance, complexity, and
power consumption while developing standard digital circuits serving as the basis for designing high end computing
systems and hardware.

Keywords: synchronous circuits; self-timed circuits; delay-insensitivity; NULL Convention Logic; performance;
power consumption; fault tolerance

DOI: 10.14357/19922264140106

66 INFORMATIKA I EE PRIMENENIYA — INFORMATICS AND APPLICATIONS 2014 volume 8 issue 1



Implementation basis of exaflops class supercomputer

Acknowledgments
This project was financially supported by the Russian Foundation for Basic Research (projects 13-07-12062 ofi m
and 13-07-12068 ofi m) and partially supported by the Program of Basic Research of the RAS Department for
Nanotechnologies and Information Technologies in 2013 (project 1.5).

References 16. Laiho, M., and O. Vianio. 1997. A full-custom
self-timed DSP processor implementation. European

1. Varshavsky, V. 1998. Time, timing and clock in massively Solid-State Circuits Conference Proceedings. Available
parallel computing systems. Conference (International) on at: http://www.imec.be/esscirc/papers-97/172.pdf (ac-
Massively Parallel Computing Systems Proceedings. Col- cessed August 18, 2013).
orado Springs. 100–106. 17. Matsubara, G., N. Ide, H. Tago, S. Suzuki, and N. Goto.

2. Beerel, P., J. Cortadella, and A. Kondratyev. 2004. Bridg- 1995. 30-ns 55-b shared Radix 2 Division and square root
ing the gap between asynchronous design and designers using a self-timed circuit. 12th Symposium on Computer

(Tutorial). VLSI Design Conference Proceedings. Mumbai. Arithmetic Proceedings. 98–105.
18–20. 18. Garside, J. D., W. J. Bainbridge, A. Bardsley, et al. 2000.

3. Muller, D., and W. Bartky. 1959. A theory of asynchronous AMULET3i — an asynchronous system-on-chip. 6th

circuits. Annals of Computation Laboratory of Harvard Uni- IEEE Symposium (International) on Asynchronous Circuits

versity. 29:204–243. and Systems Proceedings. Eilat. 162–175.
19. Bink, A., and R. York. 2007. ARM996HS: The first li-

4. Muller, D. E. 1963. Asynchronous logics and application
censable, clockless 32-bit processor core. IEEE Micro

to information processing. Switching theory in space tech-
27(2):58–68.

nology. Stanford, CA: Stanford University Press. 289–297.
20. Martin, A. J., M. Nystrom, and C. G. Wong. 2003. Three

5. Seitz, C. L. 1980. System timing. Introduction to VLSI generations of asynchronous microprocessors. IEEE Des.
Systems. Addison-Wesley. 218–262.

Test Comput. 20(6):9–17.
6. Singh, N. P. 1981. A design methodology for self-timed 21. Handshake solutions. HT80C51 User Manual. Avail-

systems. Cambridge: MIT Laboratory for Computer Sci- able at: http://www.keil.com/dd/docs/datashts/ hand-
ence, MIT. M.Sc. Thesis. 98 p. shake/ht80c51 um.pdf (accessed August 27, 2013).

7. Martin, A. J. 1986. Compiling communicating process- 22. TIMA Laboratory Annual Report 2006. 2007. Available at:
es into delay-insensitive VLSI circuits. Distrib. Comput. http:// tima.imag.fr/publications/¦les reports/ann-rep-
1(4):226–234. 06.pdf (accessed August 18, 2013).

8. Anantharaman, T. S. 1986. A delay insensitive regular ex- 23. Jin, G., L. Wang, and Z. Wang. 2009. The design of asyn-
pression recognizer. IEEE VLSI Technical Bulletin 1(2):4. chronous microprocessor based on optimized NCL X

9. Martin, A. J. 1990. Programming in VLSI. Development in design-flow. IEEE Conference (International) on Network-

concurrency and communication. Reading, MA: Addison- ing, Architecture and Storage Proceedings. 357–364.
Wesley. 1–64. 24. Ramaswamy, S., L. Rockett, D. Patel, S. Danziger,

10. Van Berkel, K. 1992. Beware the isochronic fork. R. Manohar, C. W. Kelly, J. L. Holt, V. Ekanayake, and
Integra-

D. Elftmann. 2009. A radiation hardened reconfigurable
tion, VLSI J. 13(2):103–128.

FPGA. IEEE Aerospace Conference Proceedings. 1–10.
11. David, I., R. Ginosar, and M. Yoeli. 1992. An efficient im- 25. Varshavsky, V. I., ed. 1976. Aperiodicheskie avtomaty [Ape-

plementation of Boolean functions as self-timed circuits.
riodic machines]. Moscow: Nauka Publ. 424 p.

IEEE Trans. Comput. 41(1):2–11.
26. Varshavsky, V. I., ed. 1986. Avtomatnoe upravlenie

12. Sparso, J., J. Staunstrup, and M. Dantzer-Sorensen. 1992. asinkhronnymi processami v EVM i diskretnykh sistemakh
Design of delay insensitive circuits using multi-ring struc- [Automata control of concurrent processes in computers and
tures. European Design Automation Conference Proceedings. discrete systems]. Moscow: Nauka Publ. 400 p.
Hamburg. 15–20. 27. Varshavsky, V., M. Kishinevsky, V. Marakhovsky, et al.

13. Hauck, S. 1995. Asynchronous design methodologies: An 1990. Self-timed control of concurrent processes. Kluver
overview. Proc. IEEE 83(1):69–93. Acad. Publs. 245 p.

14. Fant, K. M., and S. A. Brandt. 1996. NULL convention 28. Kishinevsky, M., A. Kondratyev, A. Taubin, and V. Var-
logic: A complete and consistent logic for asynchronous shavsky. 1994. Concurrent hardware: The theory and prac-
digital circuit synthesis. Conference (International) on Ap- tice of self-timed design. New York: John Wiley & Sons.
plication Specific Systems, Architectures, and Processors 368 p.
Proceedings. Chicago. 261–273. 29. Filin, A. V., and Y. A. Stepchenkov. 1999. Komp’yutery

15. Paver, N. C., P. Day, C. Farnsworth, D. L. Jackson, bez sinkhronizatsii [Clockless computers]. Sistemy i Sred-
W. A. Lien, and J. Liu. 1998. A low-power, low-noise, stva Informatiki — Systems and Means of Informatics
configurable self-timed DSP. 4th Symposium (Internation- 9:247–261.
al) on Advanced Research in Asynchronous Circuits and 30. Stepchenkov, Y. A., Y. G. Diachenko, V. S. Petruhin, and
Systems Proceedings. San-Diego. 32–42. A. V. Filin. 1999. Tsena realizatsii unikal’nykh svoystv

INFORMATIKA I EE PRIMENENIYA — INFORMATICS AND APPLICATIONS 2014 volume 8 issue 1 67



I. Sokolov et al.

samosinkhronnykh skhem [The penalty of self-timed cir- aktivnym urovnem signala upravleniya [Self-timed D
cuit’s unique features implementation]. Sistemy i Sredstva flip-flop with high level control signal]. Patent RF
Informatiki — Systems and Means of Informatics 9:261– No. 2365031. Byulleten’ Izobreteniy [Bulletin of Inventions]
292. 23. 9 p.

31. Stepchenkov, Y. A., Y. G. Diachenko, V. S. Petruhin, 40. Stepchenkov, Y. A., Y. G. Diachenko, A. V. Rozhdest-
and A. V. Filin. 1999. Samosinkhronnaya skhemotekhni- venskene, N. V. Morozov, and V. S. Petruhin. 2009.
ka — al’ternativa sinkhronnoy [Self-timed circuitry Samosinkhronnyy dvukhtaktnyy D-trigger s nizkim ak-
as an alternative of synchronous one]. Available tivnym urovnem signala upravleniya [Self-timed D flip-
at: http://samosinhron.ru/¦les/articles/native/sss flop with low level control signal]. Patent RF No. 2366080.
alternative 1999.DOC (accessed August 18, 2013). Byulleten’ Izobreteniy [Bulletin of Inventions] 24. 9 p.

32. Plehanov, L. P., and Y. A. Stepchenkov. 2006. Ekspe- 41. Diachenko, Y. G., Y. A. Stepchenkov, and F. I. Grinfel’d.
rimental’naya proverka nekotorykh svoystv strogo 2009. G-trigger s parafaznymi vkhodami s nulevym spey-
samosinkhronnykh elektronnykh skhem [Experimental serom [G-trigger with null spacer dual-rail inputs]. Patent
test of some features of strictly self-timed electronic cir- RF No. 2366081. Byulleten’ Izobreteniy [Bulletin of Inven-

cuits]. Sistemy i Sredstva Informatiki — Systems and Means tions] 24. 7 p.
of Informatics 16:476–485. 42. Stepchenkov, Y. A., Y. G. Diachenko, L. P. Plehanov,

33. Stepchenkov, Y. A., V. S. Petruhin, and Y. G. Di- A. N. Denisov, and O. P. Filimonenko. 2010. Samosin-

achenko. 2006. Opyt razrabotki samosinkhronnogo yadra khronnyy trigger dlya svyazi s udalennym priemnikom

mikrokontrollera na bazovom matrichnom kristalle [The [Self-timed trigger for connection to remote receiver].

experience in microcontroller’s self-timed core design on Patent RF No. 2382487. Byulleten’ Izobreteniy [Bulletin of

FPGA]. Nano- i Mikrosistemnaya Tekhnika [Nano- and Inventions] 5. 7 p.

Microsystem Technology] 5:29–36. 43. Stepchenkov, Y. A., Y. G. Diachenko, Y. G. Rogdestvens-
ki, and V. S. Petruhin. 2010. Odnotaktnyy samosinkhron-

34. Stepchenkov, Y. A., Y. G. Diachenko, and V. S. Petruhin.
nyy RS-trigger s predustanovkoy [Self-timed RS-latch

2007. Samosinkhronnye posledovatel’nostnye skhemy:
with preset]. Patent RF No. 2390092. Byulleten’ Izo-

Opyt razrabotki i rekomendatsii po proektirovaniyu [Self-
breteniy [Bulletin of Inventions] 14. 18 p.

timed sequential logic: An experience and design guide-
lines]. 44. Stepchenkov, Y. A., Y. G. Diachenko, V. N. Zakharov,

Sistemy i Sredstva Informatiki — Systems and Means
of Informatics 17:503–529. and F. I. Grinfel’d. 2010. Dvukhtaktnyy samosinkhron-

nyy RS-trigger s predustanovkoy i vkhodom upravleniya
35. Sokolov, I. A., Y. A. Stepchenkov, V. S. Petruhin, Y. G. Di- [Self-timed RS flip-flop with preset and control input].

achenko, and V. N. Zakharov. 2007. Samosinkhronnaya Patent RF No. 2390093. Byulleten’ Izobreteniy [Bulletin of
skhemotekhnika — perspektivnyy put’ realizatsii appa-

Inventions] 14. 20 p.
ratury [Timed circuitry — perspective method of hardware

45. Stepchenkov, Y. A., Y. G. Diachenko, D. Y. Stepchenkov,
development]. Sistemy Vysokoy Dostupnosti [High Avail-

and L. P. Plehanov. 2010. Dvukhtaktnyy samosinkhronnyy
ability Systems] 3(1-2):61–72.

RS-trigger s predustanovkoy [Self-timed RS flip-flop with
36. Stepchenkov, Y. A., Y. G. Diachenko, V. S. Petruhin, and preset]. Patent RF No. 2390923. Byulleten’ Izobreteniy

L. P. Plehanov. 2007. Samosinkhronnye skhemy — klyuch [Bulletin of Inventions] 15. 20 p.
k postroeniyu effektivnoy i nadezhnoy apparatury dolgo- 46. Stepchenkov, Y. A., Y. G. Diachenko, N. V. Morozov, and
vremennogo deystviya [Self-timed circuits are a key for A. V. Filin. 2010. Odnotaktnyy samosinkhronnyy RS-
designing the efficient and reliable hardware with per- trigger s predustanovkoy i vkhodom upravleniya [Self-
manent operation]. Sistemy Vysokoy Dostupnosti [High timed RS-latch with preset and control input]. Patent RF
Availability Systems] 3(1-2):73–88. No. 2391772. Byulleten’ Izobreteniy [Bulletin of inventions]

37. Diachenko, Y. G., Y. A. Stepchenkov, and S. G. Bobkov. 16. 18 p.
2008. Kvazisamosinkhronnyy vychislitel’: Metodologi- 47. Stepchenkov, Y. A., Y. G. Diachenko, and L. P. Plehanov.
cheskie i algoritmicheskie aspekty [Quasi-self-timed 2010. Dvoichnyy samosinkhronnyy schetchik s predusta-
coprocessor: The methodological aspects]. Trudy Mezh- novkoy [Self-timed binary counter with preset]. Patent RF
dunarodnoy Konferentsii “Problemy Razrabotki Perspek- No. 2392735. Byulleten’ Izobreteniy [Bulletin of Inventions]
tivnykh Mikro- i Nanoelektronnykh Sistem” [Problems of 17. 11 p.
the Perspective Micro- and Nanoelectronic Systems Devel- 48. Sokolov, I. A., Y. A. Stepchenkov, and Y. G. Diachenko.
opment — 2008” Proceedings]. Moscow. 441–446. 2010. Samosinkhronnyy trigger s odnofaznym informa-

38. Stepchenkov, Y., Y. Diachenko, V. Zakharov, tsionnym vkhodom [Self-timed trigger with single-phase
Y. Rogdestvenski, N. Morozov, andD. Stepchenkov. 2009. data input]. Patent RF No. 2405246. Byulleten’ Izobreteniy
Quasi-delay-insensitive computing device: Methodologi- [Bulletin of Inventions] 33. 32 p.
cal aspects and practical implementation. The Workshop 49. Stepchenkov, Y. A., Y. G. Diachenko, Y. V. Rogdestvenski,
(International) on Power and Timing Modeling, Optimiza- N. V. Morozov, and D. Y. Stepchenkov. 2010. Razrabot-
tion and Simulation Proceedings. Delft. 276–285. ka vychislitelya, nezavisyashchego ot zaderzhek elemen-

39. Stepchenkov, Y. A., Y. G. Diachenko, L. P. Ple- tov [The design of a cell delay-insensitive coprocessor].
hanov, F. I. Grinfel’d, and D. Y. Stepchenkov. 2009. Sistemy i Sredstva Informatiki — Systems and Means of
Samosinkhronnyy dvukhtaktnyy D-trigger s vysokim Informatics 20:5–23.

68 INFORMATIKA I EE PRIMENENIYA — INFORMATICS AND APPLICATIONS 2014 volume 8 issue 1



Implementation basis of exaflops class supercomputer

50. Rogdestvenski, Y. V., N. V. Morozov, and 60. Liebchen, A., and G. Gopalakrishnan. 1992. Dynamic
A. V. Rozhdestvenskene. 2010. ASPEKT: Podsis- reordering of high latency transactions using a modified
tema sobytijnogo analiza samosinkhronnyh skhem micropipeline. Conference (International) on Computer De-
[ASPECT: A suite of self-timed event-driven analysis]. sign Proceedings. Cambridge. 336–340.
Trudy Mezhdunarodnoj Konferentsii “Problemy Razrabotki 61. Payne, R. 1995. Self-timed FPGA systems. 5th Workshop
Perspektivnykh Mikro- i Nanoelektronnykh Sistem” (International) on Field Programmable Logic and Applica-
[“Problems of the Perspective Micro- and Nanoelectronic tions Proceedings. Berlin/Heidelberg. 21–35.
Systems Development — 2010” Proceedings]. Moscow.
26–31. 62. Sobelman, G. E., and K. Fant. 1998. CMOS circuit design

of threshold gates with hysteresis. Symposium (Internation-
51. Stepchenkov, Y. A., Y. G. Diachenko, Y. V. Rogdestven-

al) on Circuits and Systems Proceedings. 61–64.
ski, N. V. Morozov, and D. Y. Stepchenkov. 2010.
Samosinkhronnyy vychislitel’ dlya vysokonadezhnykh 63. Weng, N., J. S. Yuan, R. F. DeMara, D. Ferguson, and
primeneniy [Self-timed coprocessor for high-reliable ap- M. Hagedorn. 2000. Glitch power reduction for low pow-
plications]. Trudy Mezhdunarodnoy Konferentsii “Proble- er IC design. 9th Annual NASA Symposium on VLSI Design

my Razrabotki Perspektivnykh Mikro- i Nanoelektronnykh Proceedings. Albuquerque. 7.5.1–7.5.7.
Sistem” [“Problems of the Perspective Micro- and Na- 64. Smith S. C. 2003. Completion-completeness for NULL
noelectronic Systems Development — 2010” Proceedings]. convention digital circuits utilizing the bit-wise comple-
Moscow. 418–423. tion strategy. Conference (International) on VLSI Proceed-

52. Plehanov, L. P. 2010. Razrabotka samosinkhronnykh ings. Las Vegas. 143–149.
skhem: Funktsional’nyy podkhod [Self-timed circuits 65. Smith, S. C., R. F. DeMara, J. S. Yuan, D. Ferguson,
design: A functional approach]. Trudy Mezhdunarodnoy and D. Lamb. 2004. Optimization of NULL convention
Konferentsii “Problemy Razrabotki Perspektivnykh Mikro- self-timed circuits. Integration, VLSI J. 37(3):135–165.
i Nanoelektronnykh Sistem” [“Problems of the Perspective 66. Fant, K. M. 2005. Logically determined design: Clockless
Micro- and Nanoelectronic Systems Development — 2010” system design with NULL convention logic. New York:
Proceedings]. Moscow. 424–429. John Wiley & Sons. 292 p.

53. Sokolov, I. A., Y. A. Stepchenkov, and Y. G. Di-
67. Smith, S. C. 2005. Development of a large word-width

achenko. 2011. Samosinkhronnyy RS-trigger s povyshen-
high-speed asynchronous multiply and accumulate unit.

noy pomekhoustoychivost’yu (varianty) [Self-timed RS-
Integration, VLSI J. 39(1):12–28.

trigger with the enhanced noise immunity]. Patent RF
No. 2427955. Byulleten’ Izobreteniy [Bulletin of Inventions] 68. Smith, S. C., and J. Di. 2009. Designing asynchronous
24. 42 p. circuits using NULL Convention Logic (NCL). Synthesis

Lectures Digital Circuits Syst. 4(1):61–73.
54. Stepchenkov, Y. A., Y. G. Diachenko, L. P. Plehanov,

V. S. Petruhin, and D. Y. Stepchenkov. 2011. Kom- 69. Stepchenkov, Y. A., A. N. Denisov, Y. G. Diachenko,
binirovannyy G-trigger s edinichnym speyserom [Com- F. I. Grinfel’d, O. P. Filimonenko, and Y. P. Fomin. 2004.
posite G-trigger with the unit spacer]. Patent RF Biblioteka elementov BMK dlya kriticheskikh oblastey
No. 2434318. Byulleten’ Izobreteniy [Bulletin of Inventions] primeneniya [The gate array cell library for critical ap-
32. 10 p. plications]. Sistemy i Sredstva Informatiki — Systems and

55. Stepchenkov, Y. A., Y. G. Diachenko, and G. A. Gorelkin. Means of Informatics 14:318–361.

2011. Samosinkhronnye skhemy — budushchee 70. Stepchenkov, Y. A., A. N. Denisov, Y. G. Diachenko,
mikroelektroniki [Self-timed circuits are the future of mi- et al. 2006. Biblioteka samosinkhronnykh elementov dlya
croelectronics]. Voprosy Radioelektroniki [The Problems of tekhnologii BMK [Self-timed cell library for gate array
Radio Electronics] 2:153–184. technology]. Trudy Mezhdunarodnoy Konferentsii “Proble-

56. Stepchenkov, Y. A., Y. G. Diachenko, Y. V. Rogdestvenski, my Razrabotki Perspektivnykh Mikro- i Nanoelektronnykh

and N. V. Morozov. 2011. Analiz na samosinkhronnost’ Sistem” [“Problems of the Perspective Micro- and Na-

nekotorykh tipov tsifrovykh ustroystv [Self-timed analysis noelectronic Systems Development — 2006” Proceedings].
of the few types of the digital units]. Sistemy i Sredstva Moscow. 259–264.
Informatiki — Systems and Means of Informatics 21(1):74– 71. Morozov, N. V., Y. A. Stepchenkov, Y. G. Diachenko, and
83. D. Y. Stepchenkov. 2010. Funktsional’naya poluzakaz-

57. Plehanov, L. P. 2013. Osnovy samosinkhronnykh elektron- naya biblioteka samosinkhronnykh elementov ML03 [The
nykh skhem [The base of the self-timed electronic circuits]. functional semicustom library of the self-timed cells]. Cer-
Moscow: Binom Publ. 208 p. tificate on official registration of the computer program

58. IEEE Computer Society. 2008. IEEE Standard No. 2010611908. (In Russian, unpublished.)

for Floating-Point Arithmetic IEEE Std 754-2008. 72. Sokolov, I. A., Y. A. Stepchenkov, and Y. G. Dyachenko.
doi:10.1109/IEEESTD.2008.4610935. 2010. Self-timed RS-trigger with the enhanced noise im-

59. Karthik, S., I. de Souza, J. Rahmeh, and J. Abraham. munity. U.S. Patent No. 8232825. 31 p.
1991. Interlock schemes for micropipelines: Application 73. Artisan Components. Chartered Semiconductor 0.18 µm
to a self-timed rebound sorter. Conference (International) IB Process 1.8-Volt SAGE-XTM Standard Cell Library
on Computer Design Proceedings. Cambridge. 393–396. Databook. 2003. Release 1.0. 313 p.

INFORMATIKA I EE PRIMENENIYA — INFORMATICS AND APPLICATIONS 2014 volume 8 issue 1 69



I. Sokolov et al.

74. Diachenko, Y. G., N. V. Morozov, and D. Y. Stepchenkov. 157 p. Available at: ftp://ftp.cs.man.ac.uk/pub/apt/ bal-
2010. Kharakterizatsiya psevdodinamicheskikh elementov sa/3.5/BalsaManual3.5.pdf (accessed August 18, 2013).
[The characterization of the pseudodynamic cells]. Trudy

77. Reese, R. B. 2011. UNCLE (Unified NCL Environ-
Mezhdunarodnoy Konferentsii “Problemy Razrabotki Per-

ment). Technical Report MSU-ECE-10-001. Available at:
spektivnykh Mikro- i Nanoelektronnykh sistem” [“Problems

http://www.ece.msstate.edu/∼reese/uncle/UNCLE.pdf
of the Perspective Micro- and Nanoelectronic Systems De-

(accessed August 18, 2013).
velopment — 2010” Proceedings]. Moscow. 32–35.

75. Gate and throughput optimizations for null convention 78. Rogdestvenski, Y. V., N. V. Morozov, Y. A. Stepchenkov,
self timed digital circuits. Available at: http://citeseerx. and A. V. Rozhdestvenskene. 2006. Universal’naya pod-
ist.psu.edu/viewdoc/download?doi=10.1.1.118.7825& sistema analiza samosinkhronnykh skhem [The universal
rep=rep1&type=pdf (accessed August 18, 2013). suite for self-timed circuit analysis]. Sistemy i Sredstva

76. Edwards, D., A. Bardsley, L. Jani, L. Plana, and Informatiki — Systems and Means of Informatics 16:463–
W. Toms. 2006. Balsa: A tutorial guide. Manchester. 475.

Received August 29, 2013

Contributors
Sokolov Igor A. (b. 1954) — Academician of the Russian Academy of Sciences, Doctor of Science in technology,
Director, Institute of Informatics Problems, Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119333,
Russian Federation; ISokolov@ipiran.ru
Stepchenkov Yuri A. (b. 1951) — Candidate of Sciences (PhD) in technology, Head of Department, Institute of
Informatics Problems, Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119333, Russian Federation;
YStepchenkov@ipiran.ru
Bobkov Sergey G. (b. 1951) — Doctor of Science in technology, Head of Department, Scientific Research Institute
for System Studies, Russian Academy of Sciences, 36 bld. 1, Nakhimovsky Prosp., Moscow 117218, Russian
Federation; bobkov@cs.niisi.ras.ru
Zakharov Victor N. (b. 1948) — Doctor of Science (PhD) in technology, associate professor; Scientific Secretary,
Institute of Informatics Problems, Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119333, Russian
Federation; VZakharov@ipiran.ru
Diachenko Yuri G. (b. 1958) — Candidate of Sciences (PhD) in technology, senior scientist, Institute of Informatics
Problems, Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119333, Russian Federation; diaura@mail.ru
Rogdestvenski Yuri V. (b. 1952) — Candidate of Sciences (PhD) in technology, Head of Laboratory, Institute of
Informatics Problems, Russian Academy of Sciences, 44-2 Vavilov Str., Moscow 119333, Russian Federation;
YRogdest@ipiran.ru
Surkov Alexei V. (b. 1978) — senior scientist, Scientific Research Institute for System Studies, Russian Academy of
Sciences, 36 bld. 1, Nakhimovsky Prosp., Moscow 117218, Russian Federation; surkov@cs.niisi.ras.ru

70 INFORMATIKA I EE PRIMENENIYA — INFORMATICS AND APPLICATIONS 2014 volume 8 issue 1