---
layout: default
---

# RISC-V 双周简报 (2018-10-28)

要点新闻：

## RV新闻

### 睿思芯科推出基于RISC-V的64位可编程终端AI芯片Pygmy

硅谷OURS公司的中资RISC-V技术公司睿思芯科，由U.C. Berkeley校友谭章熹创立。其最近推出了其AI芯片Pygmy。

相关Pygmy公开性能参数如下:

- TSMC 28nm HPC+ @ 600MHz
- 主控RISC-V CPU，RV64G，动态功耗10mW
- AI内核 x 12 (RISC-V)
  - 自定义RISC-V向量扩展指令集
  - INT8: ~4 TOPS/watt, FP16: ~0.35 TOPS/watt
  - 高度可编程，支持各种主流AI算法
- 片上1MB SRAM
- 支持LPDDR4、SPI、UART用于数据输入输出
- 待机**设计**功耗不超过1mW。
- 设计周期仅用7个月

Links:
- [睿思芯科推出基于RISC-V的64位可编程终端AI芯片Pygmy](https://36kr.com/p/5162091.html)
- [睿思芯科官网](http://www.rivai-ic.com.cn/)


### Esperanto融资B轮 5800万美金

Esperanto近日完成了其B轮融资5800万美元，将通过7nm RISC-V处理器ET-Maxion争夺AI芯片市场。Esperanto背后也有西部数据的强力支持。

Link: [Esperanto Technologies Secures $58 Million in Series B Investment for AI Chip](https://www.esperanto.ai/esperanto-technologies-secures-58-million-in-series-b-investment-for-ai-chips/)

### RISC-V Tokyo Day 后续报道

上月在东京RISC-V Day Tokyo也得到了日本各媒体的广泛关注。其中在谈到ARM和Esperanto在数据中心市场的竞争时，Hisa Ando评论道。

> Armでさえもデータセンター市場への食い込みには苦戦している状況であり、EsperantoのRISC-Vプロセサにとっても難しい戦いになると予想される。しかし、Esperantoのシステムは4Kコアという大量のMinionコアでAI処理を行うというものである。また、MinionはAI専用ではなく、汎用のアクセラレータコアであり、他の用途にも進出が可能である。このような特徴を生かしてのEsperantoの健闘を祈りたい。

Links:
- [RISC-V in Tokyo 2018 - EsperantoのハイエンドRISC-Vコア「Maxion」](https://news.mynavi.jp/article/20181102-716255/)
- [RISC-V in Tokyo 2018 - RISC-Vでサーバを狙うEsperanto](https://news.mynavi.jp/article/20181101-716250/)
- [RISC-V in Tokyo 2018 - SiFiveのクラウド設計サービス](https://news.mynavi.jp/article/20181024-711639/)

### SiFive发布其7系列处理器家族

SiFive最近发布了其最新的7系列处理器家族，希望以此系列应用于5G、网络、存储、AI以及传感器融合等领域。

这几款处理器对标的对象很明确，分别是A55、M7和R8。据称这个系列的处理器皆为64-bit 8级流水线按序单发射。

大家也可以尝试下SiFive的在线处理器设计工具，定制你所需要的CPU Core。[https://www.sifive.com/core-designer](https://www.sifive.com/core-designer)

新的7系列IP包含：

- U74 — Linux-ready, Cortex-A55 like, 2.5 DMIPS, single-core with 128KB L2
- U74-MC — Linux-ready, Cortex-A55 like, 2.5 DMIPS, quad-core with 2MB L2 and S7 monitor chip for real-time
- E76 — Cortex-M7 like, 2.3 DMIPS, single-core
- E76-MC — Cortex-M7 like, 2.3 DMIPS, quad-core with 2MB L2
- S76 — Cortex-R8 like, 2.5 DMIPs, single-core
- S76MC — Cortex-R8 like, 2.5 DMIPs, quad-core with 2MB L2

Links:
- [SiFive unveils new RISC-V designs, including two Linux-ready models](http://linuxgizmos.com/sifive-unveils-octa-core-risc-v-designs-including-two-linux-ready-models/)
- [SiFive Core IP 7 Series Creates New Class of Embedded Intelligent Devices Powered by RISC-V](https://www.sifive.com/press/sifive-core-ip-7-series-creates-new-class-of-embedded)
- [SiFive, Credo and Open-Silicon Showcase End-to-End Solutions for HPC and Networking Applications at SC18 in Dallas](https://www.open-silicon.com/sifive-credo-and-open-silicon-showcase-end-to-end-solutions-for-hpc-and-networking-applications-at-sc18-in-dallas/)



[EETime: RISC-V Momentum Seen Growing in China](https://www.eetimes.com/document.asp?doc_id=1333974)
[EETime: Why RISC-V Lags in China](https://www.eetimes.com/author.asp?section_id=36&doc_id=1333976)



[中国开放指令生态（RISC-V）联盟成立](http://www.gov.cn/xinwen/2018-11/08/content_5338563.htm)o
[中国开放指令生态（RISC-V）联盟于第五届互联网大会宣布正式成立](http://crva.io/?page_id=107)
[倪光南介绍RISC—V：希望降低芯片门槛，支持中国创新](http://economy.caijing.com.cn/20181114/4536038.shtml)

## 花边

### C-Sky 32-bit自主架构进入Linux内核主线

[C-SKY Architecture Approved For The Linux Kernel, Might Be The Last New CPU Arch](C-SKY Architecture Approved For The Linux Kernel, Might Be The Last New CPU Arch)

[IC设计迈向云端新时代](https://www.esmchina.com/news/4349.html)


## 技术讨论

### 如何在RV32中让M模式访问超过4GB的内存

在使用RV32的处理器中，M模式默认运行在32位的物理地址寻址模式中。32位的物理地址可以访问的内存范围最大4GB。
然而，RV32允许处理器使用大于4GB的物理内存。32虚拟地址可以被映射到超过32比特的物理地址范围。
这边出现了一个问题，直接运行在32位物理地址的M模式如何能访问超过4GB的地址空间呢。

根据RISC-V特权指令集草案的设定，控制寄存器mstatus中的MPRV比特可以设定让M模式的程序使用MPP(陷入M模式之前的模式)所定义的寻址方式访问内存。
如果MPP为S或者U模式，M模式则可以使用S/U模式的页表，通过虚拟地址寻址访问大于4GB的地址空间。

MPRV的定义实际上是为了支持另外一种更为常见的使用方式(Priv Spec 1.10 Section 3.1.9)：

> The MPRV and MXR mechanisms were conceived to improve the efficiency of M-mode routines
> that emulate missing hardware features, e.g., misaligned loads and stores. MPRV obviates the
> need to perform address translation in software. MXR allows instruction words to be loaded
> from pages marked execute-only.
>
> 译：MPRV和MXR机制的定义是为了提升使用M模式代码来模拟硬件缺失的特性。比如，(使用M模式）来模拟硬件不能直接支持的非对齐数据读写。
> MPRV使得M模式可以执行地址翻译(访问虚拟地址), MXR允许读取只可执行页中的代码(小编注：一般情况下读取指令是一个安全漏洞)。
>
> For simplicity, MPRV and MXR are in effect regardless of privilege mode, but in normal
> use will only be enabled for short sequences in machine mode.
>
> 译：简单来说，MPRV和MXR机制是和优先级无关的。但是在通常情况下，它们只被M模式的代码短暂使用。

- [isa-dev上的讨论](https://groups.google.com/a/groups.riscv.org/d/msg/isa-dev/cnnYKVADKSE/38AqBcLxAQAJ)

### 有关 sfence.vma 在内核的使用方式

Alan Kao 在邮件列表里问道，一旦页表（page table）被修改，我们应该使用 `sfence.vma` 。这在内核里已经很有几个例子说明这点，例如：

```
alloc_set_pte (in mm/memory.c):
...
        set_pte_at(vma->vm_mm, vmf->address, vmf->pte, entry);
        /* no need to invalidate: a not-present page won't be cached */
        update_mmu_cache(vma, vmf->address, vmf->pte);
... 
```

`update_mmu_cache` 这个函数最终会执行一条 `sfence.vma` 指令。

那是不是大多数情况下总是如此呢？Alan Kao 对此很感兴趣于是研究了一番。RV64 使用三级页表项（page table entry），分别是 `pud`， `pmd` 和 `pte`，于是他跟踪了下跟在 `set_pud` ，`set_pmd`，`set_pte` 后面的代码。结果是一些调用（calls）后面并没有跟着 `sfence.vam`。这是他们的问题（bugs）还是 Alan Kao 误解了这条指令呢？

Palmer Dabbelt 回复道，就上面具体的例子，看起来是个 bug：我们尝试为了 `vmalloc` 区域填满页表，但我们只是不断自陷（continue trapping）而没有一条 `sfence.vma` 指令。在进入（poking）页表和返回（sret）之间的路径非常短，不像是会存在一条 `sfence.vma` 指令，所以 Palmer 也不确定这怎么能正常运转（this could work）。

Palmer 列出了段代码复现了这个问题，详见

- [sw-dev上的讨论](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/-M-eRDmGuEc/tdaiGpFeAgAJ)

### 关于全局指针寄存器(gp)的使用

Jérôme Pouiller在邮件列表里问到关于全局指针寄存器(global pointer register)的使用问题。他说：如果不在gcc里声明使用全局指针寄存器（换句话说，没有在链接脚本中初始化__global_pointer$），他的'.text'部分的大小只增加了0.5％。但是换来的好处是可以将gp用作通用寄存器(小编按：在RISC-V的ABI规范里，通用寄存器x3被保留做gp)，从而更好地利用该寄存器。其他架构，例如IA64或者MIPS，在gcc提供了将gp用作通用寄存器的选项，但是RISC-V却没找到。

Jim Wilson回答了关于gp的使用问题。首先，编译器默认不使用gp寄存器：编译器假设gp是固定寄存器，即不可分配，永远不会在函数调用中保存或恢复。他建议Jérôme看看-ffixed-X, -fcall-used-X和-fcall-saved-X选项，是否可以更改此默认值。Jim觉得即便让gp变成-fcall-saved的寄存器也不太可行，因为编译器假定gp不是call-saved的。但是用-fcall-used应该是可以的。

Jim同时提到了将gp用作通用寄存器时潜在的问题。如果在gcc使用了-msave-restore编译选项，这可能会与gp产生冲突。再有，如果编译中使用了中断(interrupt)属性，那可能产生类似的问题，因为它假设gp永远不需要保存，甚至是在中断处理程序中。

Jim认为所有链接器在使用gp之前，都会检查gp是否已被设置好。所以如果Jérôme不设置__global_pointer$，应该不用担心链接器会使用gp，但是Jérôme必须确保没有别代码库或操作系统代码使用gp寄存器。

- [sw-dev上的讨论](https://groups.google.com/a/groups.riscv.org/forum/#!msg/sw-dev/SkTelK-juC4/wKkcAy-OBAAJ)

## 代码更新

## 安全点评

### 又发现7个Spectre/Meltdown攻击变种

在11月13日上传至arXiv的新论文中，原Meltdown和Spectre攻击的发现者们，又报出了7个新的攻击变种。
他们认为现在研究者对于预测执行所造成的危害仍然理解不够，对整个攻击面的了解不充分，现有的防御也只是防御了少数几个变种，不能完全防御所有的攻击变种。
所以，他们针对预测执行做了一个系统性地分析，详细地分类所有可能的攻击方式，并在此过程中，发现了7个还未被发现地变种攻击。
下图就是他们给出的变种分类树。

![瞬态执行(transient execution)攻击分类](/assets/images/bi-weekly-rpts/2018-10-28/attack_classification.png)

- [arXiv上的文章](https://arxiv.org/pdf/1811.05441.pdf)

## 微群热点

## 实用资料

## 行业视角

## 市场相关


## CNRV社区活动

## CNRV网站更新

## 会议征稿

## 暴走事件

### 2018年11月

- 2018年11月8日 AndesTech将在在北京中关村举办 [2018 Andes RISC-V CON](https://q.eqxiu.com/s/I1bzx0u0)
- 2018年11月13-14日 [Chisel Community Conference](https://chisel.eecs.berkeley.edu/blog/?p=200)将会在湾区举办，会议开放Call for Paper，地点还没有完全确定

### 2018年12月

- 2018年12月3-5日 [RISC-V Summit in Santa Clara (Dec. 3-5)](https://tmt.knect365.com/risc-v-summit/)，大会议程已经公布 [Agenda](https://tmt.knect365.com/risc-v-summit/agenda/2)

## 招聘简讯

_CNRV提供为行业公司提供公益性质的一句话的招聘信息发布，若有任何体系结构、IC设计、软件开发的招聘信息，欢迎联系我们！_

- 中国科学院信息工程研究所，宋威，招收2019年直博和统考博士研究生，研究基于RISC-V的安全处理器设计。详情请见[http://people.ucas.edu.cn/~wsong83](http://people.ucas.edu.cn/~wsong83)

----

整理编集: 宋威、黄柏玮、汪平、林容威、傅炜、巍巍、郭雄飞、黄玮、李健

----

**欢迎关注微信公众号CNRV，接收最新最时尚的RISC-V讯息！**

![CNRV微信公众号](/assets/images/cnrv_qr.png)

----

<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/"><img alt="知识共享许可协议" style="border-width:0" src="https://i.creativecommons.org/l/by-nc-sa/3.0/cn/80x15.png" /></a><br />本作品采用<a rel="license" href="http://creativecommons.org/licenses/by-nc-sa/3.0/cn/">知识共享署名-非商业性使用-相同方式共享 3.0 中国大陆许可协议</a>进行许可。

