## 指令重排

### 参考资料

知乎：[当我们在谈论cpu指令乱序的时候，究竟在谈论什么？](https://zhuanlan.zhihu.com/p/45808885)

知乎：[在编译器指令重排做得比较好的情况下, CPU乱序执行的意义有多大?](https://www.zhihu.com/question/339022053/answer/778405223)

知乎：[当目标CPU具有乱序执行的能力时，编译器做指令重排序优化的意义有多大？](https://www.zhihu.com/question/36293510/answer/70840374)

### 1.指令重排分类

* 现代处理器采用指令并行技术,在不存在数据依赖性的前提下,处理器可以改变语句对应的机器指令的执行顺序来提高处理器执行速度
* 现代处理器采用内部缓存技术,导致数据的变化不能及时反映在主存所带来的乱序.
* 现代编译器为优化而重新安排语句的执行顺序

其中前两种都属于CPU进行的，属于运行期（动态）指令重排；后一种石编译器进行的，属于编译期（静态）指令重排。

### 2.CPU和编译器指令重排的必要性

静态编译器最常见的局限有几个:

1.一般编译器指令调度都不会超过basic block范围。所谓basic block就是一段代码，程序控制流只能从这段代码开始处跳入，在这段代码处跳出。由于这个限制编译器可以调度的指令数量和能移动的范围都有限。有很多优化可以一定程度上改善这点，譬如unroll, software-pipelining, if-conversion等等，不过不是所有情况下都适用，而且很多都是以代码量为代价。硬件调度一般会结合分支预测，可调度的范围更灵活。当然这点要看具体的程序。

2.很多内存相关的信息编译时没法知道，譬如一条读取内存的指令，缓存命中与否会导致延时有数量级的差异。还有memory alias的问题，硬件也可以做预测，而编译器分析不出来就只能保守调度。

3.目标CPU可能有多种不同的微架构实现，每种都有不同的模型，譬如指令延时、IPC不同等等。编译器要么取折中，要么按照其中一种微架构的模型来调度。

总结起来看，编译器静态指令重排更着眼于从源码（静态）代码块的角度进行优化，CPU的动态指令重排更着眼于从运行期（动态）执行的指令块的角度优化。