# MIPS
Microprocessor without Interlocked Pipeline Stages
- *RISC*
- *Modello load/store*
- *Instruction Length* fissa (aumenta efficenza pipeline)
- *Little Endian*
- *Aligned Memory*

## Istruzioni
Istruzioni su 32 bit, trovate in  memoria ai multipli di 4.
6 bit di *opcode* primario, che distingue istruzioni di tipo:
- **Immediato**
	- 5 bit per *source* register.
	- 5 bit per *target* register.
	- 16 bit di *immediato*.
- **di Registro**
	- 5 bit per *source* register.
	- 5 bit per *target* register.
	- 5 bit per *destination* register.
	- 5 bit per *shift amount*.
	- 6 bit per *funzione*.
- **di Salto**
	- 26 bit *offset* aggiunto al PC (bisogna shiftare di 2 posizoni verso sinistra, moltiplicando per 4 dato che la memoria Ã¨ *aligned*).

## Memoria
### Operandi
- **Char** = 1 byte.
- **Half-word** = 2 byte.
- **Immediate** = 2 byte.
- **Word** = 4 byte.
- **Double word** = 8 byte.
- **Single precision floating point** = 4 bytes.
- **Double precision floating point** = 8 bytes.

### Registri
- **Registri general purpose (interi)**
	- da r0 a r31 (r0 vale sempre 0).
- **Registri floating point**
	- da f0 a f31.
- **Registri special purpose**
	- PC = Program counter.
	- HI e LO = usati per operazioni particolari.

### Indirizzamento
**Immediato**
- `DADDUI R1, R2, #32` -> R1 = R2 = 32
- `DADDUI R1, R0, #32` -> R1 = 32

**Displacement**
- `LD R1, 30(R2)` -> R1 = MEM[R2+30]
- `LD R1, 0(R2)`  -> R1 = MEM[R2]
- `LD R1, 64(R0)` -> R1 = MEM[64]

#TODO operazioni alu mips