
Cách sử dụng assign trong verilog & các ví dụ
