TimeQuest Timing Analyzer report for Altera
Wed Feb 19 15:51:53 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'
 12. Slow Model Setup: 'CLOCK_50'
 13. Slow Model Setup: 'UART:inst|RX:C2|BUSY'
 14. Slow Model Hold: 'CLOCK_50'
 15. Slow Model Hold: 'UART:inst|RX:C2|BUSY'
 16. Slow Model Hold: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'UART:inst|RX:C2|BUSY'
 19. Slow Model Minimum Pulse Width: 'CLOCK_51'
 20. Slow Model Minimum Pulse Width: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'
 21. Setup Times
 22. Hold Times
 23. Clock to Output Times
 24. Minimum Clock to Output Times
 25. Fast Model Setup Summary
 26. Fast Model Hold Summary
 27. Fast Model Recovery Summary
 28. Fast Model Removal Summary
 29. Fast Model Minimum Pulse Width Summary
 30. Fast Model Setup: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'
 31. Fast Model Setup: 'CLOCK_50'
 32. Fast Model Setup: 'UART:inst|RX:C2|BUSY'
 33. Fast Model Hold: 'CLOCK_50'
 34. Fast Model Hold: 'UART:inst|RX:C2|BUSY'
 35. Fast Model Hold: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'
 36. Fast Model Minimum Pulse Width: 'CLOCK_50'
 37. Fast Model Minimum Pulse Width: 'UART:inst|RX:C2|BUSY'
 38. Fast Model Minimum Pulse Width: 'CLOCK_51'
 39. Fast Model Minimum Pulse Width: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Multicorner Timing Analysis Summary
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Altera                                                            ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                 ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; Clock Name                                       ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                             ; Targets                                              ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+
; CLOCK_50                                         ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_50 }                                         ;
; CLOCK_51                                         ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { CLOCK_51 }                                         ;
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Generated ; 40.000 ; 25.0 MHz   ; 0.000 ; 20.000 ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; CLOCK_51 ; inst2|video_PLL_inst|altpll_component|pll|inclk[0] ; { inst2|video_PLL_inst|altpll_component|pll|clk[0] } ;
; UART:inst|RX:C2|BUSY                             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                    ; { UART:inst|RX:C2|BUSY }                             ;
+--------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------------------------+------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                 ;
+-------------+-----------------+--------------------------------------------------+------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                                       ; Note                                                 ;
+-------------+-----------------+--------------------------------------------------+------------------------------------------------------+
; 271.89 MHz  ; 271.89 MHz      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;                                                      ;
; 309.79 MHz  ; 309.79 MHz      ; CLOCK_50                                         ;                                                      ;
; 1610.31 MHz ; 500.0 MHz       ; UART:inst|RX:C2|BUSY                             ; limit due to low minimum pulse width violation (tcl) ;
+-------------+-----------------+--------------------------------------------------+------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow Model Setup Summary                                                  ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; -2.309 ; -6.597        ;
; CLOCK_50                                         ; -2.228 ; -90.601       ;
; UART:inst|RX:C2|BUSY                             ; -0.326 ; -1.105        ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow Model Hold Summary                                                   ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; CLOCK_50                                         ; -2.528 ; -2.528        ;
; UART:inst|RX:C2|BUSY                             ; 0.391  ; 0.000         ;
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.391  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                    ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; CLOCK_50                                         ; -1.380 ; -59.380       ;
; UART:inst|RX:C2|BUSY                             ; -0.500 ; -9.000        ;
; CLOCK_51                                         ; 10.000 ; 0.000         ;
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                          ;
+--------+---------------------------+---------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -2.309 ; main:inst5|B              ; VGA_SYNC:inst2|blue_out   ; CLOCK_50                                         ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.383     ; 0.962      ;
; -2.145 ; main:inst5|G              ; VGA_SYNC:inst2|green_out  ; CLOCK_50                                         ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.385     ; 0.796      ;
; -2.143 ; main:inst5|R              ; VGA_SYNC:inst2|red_out    ; CLOCK_50                                         ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -2.385     ; 0.794      ;
; 36.322 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.714      ;
; 36.323 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.713      ;
; 36.323 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.713      ;
; 36.324 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.712      ;
; 36.325 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.711      ;
; 36.325 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.711      ;
; 36.326 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.711      ;
; 36.326 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.710      ;
; 36.327 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.710      ;
; 36.327 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.709      ;
; 36.327 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.710      ;
; 36.327 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.709      ;
; 36.328 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.709      ;
; 36.328 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.708      ;
; 36.329 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.708      ;
; 36.329 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.707      ;
; 36.329 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.708      ;
; 36.329 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.707      ;
; 36.344 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.692      ;
; 36.344 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.692      ;
; 36.348 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.688      ;
; 36.348 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.688      ;
; 36.386 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.651      ;
; 36.387 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.650      ;
; 36.387 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.650      ;
; 36.388 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.649      ;
; 36.389 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.648      ;
; 36.389 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.648      ;
; 36.399 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.637      ;
; 36.400 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.636      ;
; 36.400 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.636      ;
; 36.401 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.635      ;
; 36.402 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.634      ;
; 36.402 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.634      ;
; 36.420 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.616      ;
; 36.420 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.616      ;
; 36.421 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.615      ;
; 36.421 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.615      ;
; 36.424 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.613      ;
; 36.424 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.612      ;
; 36.424 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.613      ;
; 36.424 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.612      ;
; 36.448 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.588      ;
; 36.449 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.587      ;
; 36.449 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.587      ;
; 36.450 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.586      ;
; 36.450 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.586      ;
; 36.451 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.585      ;
; 36.451 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.585      ;
; 36.451 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.585      ;
; 36.451 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.585      ;
; 36.452 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.584      ;
; 36.453 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.583      ;
; 36.453 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.583      ;
; 36.470 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.566      ;
; 36.470 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.566      ;
; 36.472 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.564      ;
; 36.472 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.564      ;
; 36.474 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.562      ;
; 36.475 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.561      ;
; 36.475 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.561      ;
; 36.476 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.560      ;
; 36.477 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.559      ;
; 36.477 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.559      ;
; 36.484 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.553      ;
; 36.484 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.553      ;
; 36.485 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.552      ;
; 36.486 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.551      ;
; 36.486 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.551      ;
; 36.487 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.550      ;
; 36.488 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.549      ;
; 36.488 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.549      ;
; 36.496 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.540      ;
; 36.496 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.540      ;
; 36.497 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.539      ;
; 36.497 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.539      ;
; 36.546 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.490      ;
; 36.546 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.490      ;
; 36.548 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.488      ;
; 36.548 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 3.488      ;
; 36.558 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.479      ;
; 36.559 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.478      ;
; 36.559 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.478      ;
; 36.560 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.477      ;
; 36.561 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.476      ;
; 36.561 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.476      ;
; 36.561 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.476      ;
; 36.562 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.475      ;
; 36.562 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.475      ;
; 36.563 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.474      ;
; 36.564 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.473      ;
; 36.564 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.473      ;
; 36.565 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.472      ;
; 36.566 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.471      ;
; 36.566 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.471      ;
; 36.567 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.470      ;
; 36.567 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.001      ; 3.470      ;
+--------+---------------------------+---------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                         ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -2.228 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.263      ;
; -2.227 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.262      ;
; -2.222 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.257      ;
; -2.189 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.224      ;
; -2.188 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.223      ;
; -2.183 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.218      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[8]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.114 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.150      ;
; -2.103 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.138      ;
; -2.102 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.137      ;
; -2.102 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.137      ;
; -2.101 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.136      ;
; -2.099 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.099 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.134      ;
; -2.097 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.132      ;
; -2.096 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.131      ;
; -2.084 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.119      ;
; -2.083 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.118      ;
; -2.078 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.113      ;
; -2.061 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.096      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.060 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.095      ;
; -2.055 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.090      ;
; -2.040 ; myRam:inst4|Memory~16     ; main:inst5|G              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.076      ;
; -2.040 ; myRam:inst4|Memory~16     ; main:inst5|R              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.076      ;
; -1.986 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.021      ;
; -1.985 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.020      ;
; -1.980 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.015      ;
; -1.974 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.009      ;
; -1.974 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.009      ;
; -1.974 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.009      ;
; -1.974 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.009      ;
; -1.974 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.009      ;
; -1.974 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.009      ;
; -1.974 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.009      ;
; -1.974 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.009      ;
; -1.973 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.008      ;
; -1.973 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.008      ;
; -1.973 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.008      ;
; -1.973 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.008      ;
; -1.973 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.008      ;
; -1.973 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.008      ;
; -1.973 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.008      ;
; -1.973 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.008      ;
; -1.969 ; UART:inst|RX:C2|PRSCL[3]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.004      ;
; -1.968 ; UART:inst|RX:C2|PRSCL[3]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 3.003      ;
; -1.963 ; UART:inst|RX:C2|PRSCL[3]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.998      ;
; -1.959 ; UART:inst|RX:C2|PRSCL[8]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.994      ;
; -1.958 ; UART:inst|RX:C2|PRSCL[8]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.993      ;
; -1.955 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.990      ;
; -1.955 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.990      ;
; -1.955 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.990      ;
; -1.955 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.990      ;
; -1.955 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.990      ;
; -1.955 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.990      ;
; -1.955 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.990      ;
; -1.955 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.990      ;
; -1.953 ; UART:inst|RX:C2|PRSCL[8]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.988      ;
; -1.937 ; myRam:inst4|Memory~16     ; main:inst5|B              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.001      ; 2.974      ;
; -1.932 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.967      ;
; -1.932 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.967      ;
; -1.932 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.967      ;
; -1.932 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.967      ;
; -1.932 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.967      ;
; -1.932 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.967      ;
; -1.932 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.967      ;
; -1.932 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.967      ;
; -1.911 ; myRam:inst4|Memory~19     ; main:inst5|G              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.947      ;
; -1.911 ; myRam:inst4|Memory~19     ; main:inst5|R              ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.947      ;
; -1.906 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|INDEX[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.001     ; 2.941      ;
; -1.899 ; UART:inst|RX:C2|PRSCL[0]  ; UART:inst|RX:C2|PRSCL[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.935      ;
; -1.899 ; UART:inst|RX:C2|PRSCL[0]  ; UART:inst|RX:C2|PRSCL[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.935      ;
; -1.899 ; UART:inst|RX:C2|PRSCL[0]  ; UART:inst|RX:C2|PRSCL[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.935      ;
; -1.899 ; UART:inst|RX:C2|PRSCL[0]  ; UART:inst|RX:C2|PRSCL[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.935      ;
; -1.899 ; UART:inst|RX:C2|PRSCL[0]  ; UART:inst|RX:C2|PRSCL[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.935      ;
; -1.899 ; UART:inst|RX:C2|PRSCL[0]  ; UART:inst|RX:C2|PRSCL[7]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 2.935      ;
+--------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'UART:inst|RX:C2|BUSY'                                                                                                       ;
+--------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node              ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+
; -0.326 ; UART:inst|RX:C2|DATA[4] ; UART:inst|LAST_RX[4] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.379      ; 1.241      ;
; -0.204 ; UART:inst|RX:C2|DATA[7] ; UART:inst|LAST_RX[7] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.380      ; 1.120      ;
; -0.198 ; UART:inst|RX:C2|DATA[6] ; UART:inst|LAST_RX[6] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.380      ; 1.114      ;
; -0.185 ; UART:inst|RX:C2|DATA[3] ; UART:inst|LAST_RX[3] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.380      ; 1.101      ;
; -0.065 ; UART:inst|RX:C2|DATA[2] ; UART:inst|LAST_RX[2] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.380      ; 0.981      ;
; -0.058 ; UART:inst|RX:C2|DATA[1] ; UART:inst|LAST_RX[1] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.380      ; 0.974      ;
; -0.051 ; UART:inst|RX:C2|DATA[5] ; UART:inst|LAST_RX[5] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.380      ; 0.967      ;
; -0.018 ; UART:inst|RX:C2|DATA[0] ; UART:inst|LAST_RX[0] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.380      ; 0.934      ;
; 0.379  ; UART:inst|RX_FLAG       ; UART:inst|RX_FLAG    ; UART:inst|RX:C2|BUSY ; UART:inst|RX:C2|BUSY ; 1.000        ; 0.000      ; 0.657      ;
+--------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                    ;
+--------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; -2.528 ; UART:inst|RX:C2|BUSY       ; UART:inst|RX:C2|BUSY       ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.000        ; 2.669      ; 0.657      ;
; -2.028 ; UART:inst|RX:C2|BUSY       ; UART:inst|RX:C2|BUSY       ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; -0.500       ; 2.669      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|INDEX[0]   ; UART:inst|RX:C2|INDEX[0]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|INDEX[1]   ; UART:inst|RX:C2|INDEX[1]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|INDEX[2]   ; UART:inst|RX:C2|INDEX[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|INDEX[3]   ; UART:inst|RX:C2|INDEX[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|RX_FLG     ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATAFLL[9] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATAFLL[0] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[8] ; UART:inst|RX:C2|DATAFLL[8] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[7] ; UART:inst|RX:C2|DATAFLL[7] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[6] ; UART:inst|RX:C2|DATAFLL[6] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[5] ; UART:inst|RX:C2|DATAFLL[5] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[4] ; UART:inst|RX:C2|DATAFLL[4] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[3] ; UART:inst|RX:C2|DATAFLL[3] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[2] ; UART:inst|RX:C2|DATAFLL[2] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART:inst|RX:C2|DATAFLL[1] ; UART:inst|RX:C2|DATAFLL[1] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; main:inst5|B               ; main:inst5|B               ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.518  ; Writer:inst3|RAM_OUT[7]    ; myRam:inst4|Memory~19      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.784      ;
; 0.534  ; UART:inst|RX:C2|PRSCL[12]  ; UART:inst|RX:C2|PRSCL[12]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.549  ; UART:inst|RX:C2|INDEX[2]   ; UART:inst|RX:C2|DATAFLL[3] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.815      ;
; 0.652  ; UART:inst|RX:C2|DATAFLL[7] ; UART:inst|RX:C2|DATA[6]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.671  ; Writer:inst3|RAM_OUT[5]    ; myRam:inst4|Memory~17      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.937      ;
; 0.672  ; Writer:inst3|RAM_OUT[6]    ; myRam:inst4|Memory~18      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.938      ;
; 0.806  ; UART:inst|RX:C2|PRSCL[1]   ; UART:inst|RX:C2|PRSCL[1]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; UART:inst|RX:C2|PRSCL[6]   ; UART:inst|RX:C2|PRSCL[6]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; UART:inst|RX:C2|PRSCL[3]   ; UART:inst|RX:C2|PRSCL[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809  ; UART:inst|RX:C2|PRSCL[0]   ; UART:inst|RX:C2|PRSCL[0]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.811  ; UART:inst|RX:C2|PRSCL[8]   ; UART:inst|RX:C2|PRSCL[8]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.837  ; UART:inst|RX:C2|INDEX[0]   ; UART:inst|RX:C2|INDEX[1]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.103      ;
; 0.839  ; UART:inst|RX:C2|PRSCL[5]   ; UART:inst|RX:C2|PRSCL[5]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.841  ; UART:inst|RX:C2|PRSCL[2]   ; UART:inst|RX:C2|PRSCL[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; Writer:inst3|RAM_OUT[4]    ; myRam:inst4|Memory~16      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844  ; Writer:inst3|RAM_OUT[1]    ; myRam:inst4|Memory~13      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845  ; Writer:inst3|RAM_OUT[2]    ; myRam:inst4|Memory~14      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.861  ; UART:inst|RX:C2|DATAFLL[3] ; UART:inst|RX:C2|DATA[2]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.127      ;
; 0.981  ; UART:inst|RX:C2|INDEX[1]   ; UART:inst|RX:C2|DATAFLL[5] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.029      ; 1.276      ;
; 0.984  ; UART:inst|RX:C2|PRSCL[7]   ; UART:inst|RX:C2|PRSCL[7]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.250      ;
; 0.985  ; UART:inst|RX:C2|PRSCL[4]   ; UART:inst|RX:C2|PRSCL[4]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.251      ;
; 0.989  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[1]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.252      ;
; 0.990  ; UART:inst|RX:C2|PRSCL[9]   ; UART:inst|RX:C2|PRSCL[9]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.256      ;
; 0.990  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[6]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.253      ;
; 0.992  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[5]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.255      ;
; 0.993  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[0]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.256      ;
; 0.995  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[3]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.258      ;
; 0.996  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[7]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.259      ;
; 0.998  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[2]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.261      ;
; 0.999  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[4]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.262      ;
; 1.016  ; UART:inst|RX:C2|PRSCL[10]  ; UART:inst|RX:C2|PRSCL[10]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.282      ;
; 1.016  ; Writer:inst3|W_R           ; main:inst5|B               ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.282      ;
; 1.069  ; Writer:inst3|RAM_OUT[3]    ; myRam:inst4|Memory~15      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.335      ;
; 1.071  ; Writer:inst3|RAM_OUT[0]    ; myRam:inst4|Memory~12      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.337      ;
; 1.088  ; UART:inst|RX:C2|INDEX[1]   ; UART:inst|RX:C2|INDEX[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.354      ;
; 1.108  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[0] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.374      ;
; 1.120  ; UART:inst|RX:C2|DATAFLL[5] ; UART:inst|RX:C2|DATA[4]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.029     ; 1.357      ;
; 1.128  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[7]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.391      ;
; 1.129  ; Writer:inst3|W_R           ; myRam:inst4|Memory~19      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.001     ; 1.394      ;
; 1.129  ; Writer:inst3|W_R           ; myRam:inst4|Memory~18      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.001     ; 1.394      ;
; 1.129  ; Writer:inst3|W_R           ; myRam:inst4|Memory~17      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.001     ; 1.394      ;
; 1.129  ; Writer:inst3|W_R           ; myRam:inst4|Memory~16      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.001     ; 1.394      ;
; 1.129  ; Writer:inst3|W_R           ; myRam:inst4|Memory~15      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.001     ; 1.394      ;
; 1.129  ; Writer:inst3|W_R           ; myRam:inst4|Memory~14      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.001     ; 1.394      ;
; 1.129  ; Writer:inst3|W_R           ; myRam:inst4|Memory~13      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.001     ; 1.394      ;
; 1.129  ; Writer:inst3|W_R           ; myRam:inst4|Memory~12      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.001     ; 1.394      ;
; 1.130  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[3]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.393      ;
; 1.134  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[5]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.397      ;
; 1.135  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[0]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.398      ;
; 1.136  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[1]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.399      ;
; 1.185  ; UART:inst|RX:C2|DATAFLL[1] ; UART:inst|RX:C2|DATA[0]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.448      ;
; 1.189  ; UART:inst|RX:C2|PRSCL[1]   ; UART:inst|RX:C2|PRSCL[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; UART:inst|RX:C2|PRSCL[3]   ; UART:inst|RX:C2|PRSCL[4]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.455      ;
; 1.192  ; UART:inst|RX:C2|PRSCL[0]   ; UART:inst|RX:C2|PRSCL[1]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.194  ; UART:inst|RX:C2|PRSCL[8]   ; UART:inst|RX:C2|PRSCL[9]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.460      ;
; 1.196  ; UART:inst|RX:C2|DATAFLL[8] ; UART:inst|RX:C2|DATA[7]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.459      ;
; 1.197  ; UART:inst|RX:C2|DATAFLL[2] ; UART:inst|RX:C2|DATA[1]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.460      ;
; 1.201  ; UART:inst|RX:C2|INDEX[2]   ; UART:inst|RX:C2|INDEX[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.467      ;
; 1.218  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[2]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.481      ;
; 1.218  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[4]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.481      ;
; 1.223  ; UART:inst|RX:C2|DATAFLL[6] ; UART:inst|RX:C2|DATA[5]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.486      ;
; 1.225  ; UART:inst|RX:C2|PRSCL[11]  ; UART:inst|RX:C2|PRSCL[11]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; UART:inst|RX:C2|INDEX[0]   ; UART:inst|RX:C2|INDEX[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; UART:inst|RX:C2|PRSCL[5]   ; UART:inst|RX:C2|PRSCL[6]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.491      ;
; 1.226  ; UART:inst|RX:C2|DATAFLL[4] ; UART:inst|RX:C2|DATA[3]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.489      ;
; 1.227  ; UART:inst|RX:C2|PRSCL[2]   ; UART:inst|RX:C2|PRSCL[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228  ; UART:inst|RX:C2|INDEX[2]   ; UART:inst|RX:C2|DATAFLL[5] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.029      ; 1.523      ;
; 1.228  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[6]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.491      ;
; 1.251  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|BUSY       ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.514      ;
; 1.260  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[9] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[8] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; UART:inst|RX:C2|PRSCL[3]   ; UART:inst|RX:C2|PRSCL[5]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; UART:inst|RX:C2|PRSCL[1]   ; UART:inst|RX:C2|PRSCL[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.526      ;
; 1.263  ; UART:inst|RX:C2|PRSCL[0]   ; UART:inst|RX:C2|PRSCL[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.265  ; UART:inst|RX:C2|PRSCL[8]   ; UART:inst|RX:C2|PRSCL[10]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.531      ;
; 1.272  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[2] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.538      ;
; 1.273  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[1] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.539      ;
; 1.276  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[6] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.542      ;
; 1.276  ; UART:inst|RX:C2|INDEX[0]   ; UART:inst|RX:C2|DATAFLL[3] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.542      ;
; 1.281  ; UART:inst|RX:C2|PRSCL[6]   ; UART:inst|RX:C2|PRSCL[7]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.288  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[4] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 1.554      ;
; 1.296  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|INDEX[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 1.559      ;
+--------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'UART:inst|RX:C2|BUSY'                                                                                                       ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node              ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+
; 0.391 ; UART:inst|RX_FLAG       ; UART:inst|RX_FLAG    ; UART:inst|RX:C2|BUSY ; UART:inst|RX:C2|BUSY ; 0.000        ; 0.000      ; 0.657      ;
; 0.788 ; UART:inst|RX:C2|DATA[0] ; UART:inst|LAST_RX[0] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.380      ; 0.934      ;
; 0.821 ; UART:inst|RX:C2|DATA[5] ; UART:inst|LAST_RX[5] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.380      ; 0.967      ;
; 0.828 ; UART:inst|RX:C2|DATA[1] ; UART:inst|LAST_RX[1] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.380      ; 0.974      ;
; 0.835 ; UART:inst|RX:C2|DATA[2] ; UART:inst|LAST_RX[2] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.380      ; 0.981      ;
; 0.955 ; UART:inst|RX:C2|DATA[3] ; UART:inst|LAST_RX[3] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.380      ; 1.101      ;
; 0.968 ; UART:inst|RX:C2|DATA[6] ; UART:inst|LAST_RX[6] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.380      ; 1.114      ;
; 0.974 ; UART:inst|RX:C2|DATA[7] ; UART:inst|LAST_RX[7] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.380      ; 1.120      ;
; 1.096 ; UART:inst|RX:C2|DATA[4] ; UART:inst|LAST_RX[4] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.379      ; 1.241      ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                              ;
+-------+---------------------------+-------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                       ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.391 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|h_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst2|v_count[7] ; VGA_SYNC:inst2|v_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst2|v_count[8] ; VGA_SYNC:inst2|v_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst2|v_count[9] ; VGA_SYNC:inst2|v_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_SYNC:inst2|v_count[2] ; VGA_SYNC:inst2|v_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.782 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|video_on_h     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.049      ;
; 0.802 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.810 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.076      ;
; 0.837 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.103      ;
; 0.841 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.107      ;
; 0.866 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.132      ;
; 0.867 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.133      ;
; 0.875 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.141      ;
; 0.875 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.141      ;
; 0.879 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.145      ;
; 1.030 ; VGA_SYNC:inst2|video_on_v ; VGA_SYNC:inst2|green_out      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.030 ; VGA_SYNC:inst2|video_on_v ; VGA_SYNC:inst2|red_out        ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.296      ;
; 1.057 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|video_on_h     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.324      ;
; 1.065 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.302      ;
; 1.067 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.304      ;
; 1.091 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|video_on_h     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.358      ;
; 1.107 ; VGA_SYNC:inst2|v_count[9] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.344      ;
; 1.134 ; VGA_SYNC:inst2|v_count[9] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.371      ;
; 1.140 ; VGA_SYNC:inst2|video_on_h ; VGA_SYNC:inst2|red_out        ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.377      ;
; 1.141 ; VGA_SYNC:inst2|video_on_h ; VGA_SYNC:inst2|green_out      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.378      ;
; 1.165 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.432      ;
; 1.184 ; VGA_SYNC:inst2|v_count[7] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.421      ;
; 1.188 ; VGA_SYNC:inst2|v_count[7] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.425      ;
; 1.190 ; VGA_SYNC:inst2|vert_sync  ; VGA_SYNC:inst2|vert_sync_out  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.024      ; 1.480      ;
; 1.192 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.458      ;
; 1.195 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.198 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.464      ;
; 1.215 ; VGA_SYNC:inst2|video_on_v ; VGA_SYNC:inst2|blue_out       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 1.484      ;
; 1.227 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.493      ;
; 1.252 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.518      ;
; 1.252 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.519      ;
; 1.253 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.263 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.529      ;
; 1.269 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.275 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.542      ;
; 1.277 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.543      ;
; 1.294 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.560      ;
; 1.323 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.589      ;
; 1.326 ; VGA_SYNC:inst2|video_on_h ; VGA_SYNC:inst2|blue_out       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.026     ; 1.566      ;
; 1.340 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.606      ;
; 1.365 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.631      ;
; 1.409 ; VGA_SYNC:inst2|horiz_sync ; VGA_SYNC:inst2|horiz_sync_out ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 1.664      ;
; 1.412 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.678      ;
; 1.419 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.685      ;
; 1.435 ; VGA_SYNC:inst2|v_count[8] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.672      ;
; 1.439 ; VGA_SYNC:inst2|v_count[8] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.676      ;
; 1.444 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.711      ;
; 1.480 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.746      ;
; 1.480 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.717      ;
; 1.481 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|v_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.748      ;
; 1.482 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.748      ;
; 1.484 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.484 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.721      ;
; 1.486 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.752      ;
; 1.487 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.753      ;
; 1.488 ; VGA_SYNC:inst2|v_count[2] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.725      ;
; 1.490 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.490 ; VGA_SYNC:inst2|v_count[2] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.727      ;
; 1.490 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.756      ;
; 1.499 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.765      ;
; 1.501 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.768      ;
; 1.539 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.776      ;
; 1.543 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.029     ; 1.780      ;
; 1.554 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.820      ;
; 1.604 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.870      ;
; 1.610 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.876      ;
; 1.624 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.890      ;
; 1.625 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.891      ;
; 1.641 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.907      ;
; 1.654 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|v_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.921      ;
; 1.658 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.924      ;
; 1.665 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|h_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.931      ;
; 1.667 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.667 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.933      ;
; 1.668 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.935      ;
; 1.695 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.709 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.975      ;
; 1.712 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.978      ;
; 1.724 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.991      ;
; 1.728 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.995      ;
; 1.745 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.012      ;
; 1.745 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.012      ;
; 1.746 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.013      ;
; 1.746 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.013      ;
; 1.746 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.013      ;
; 1.747 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.014      ;
; 1.748 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.014      ;
; 1.754 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.020      ;
; 1.754 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.020      ;
; 1.755 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.021      ;
; 1.757 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|v_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 2.024      ;
+-------+---------------------------+-------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|BUSY       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|BUSY       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|RX_FLG     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|RX_FLG     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|W_R           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|W_R           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|last_flag     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|last_flag     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; main:inst5|B               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; main:inst5|B               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; main:inst5|G               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; main:inst5|G               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; main:inst5|R               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'UART:inst|RX:C2|BUSY'                                                                        ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|RX_FLAG             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|RX_FLAG             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|RX_FLAG|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|RX_FLAG|clk              ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_51'                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_51 ; Rise       ; CLOCK_51|combout                                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_51 ; Rise       ; CLOCK_51|combout                                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_51 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_51 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_51 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_51 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_51 ; Rise       ; CLOCK_51                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|blue_out       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|blue_out       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|green_out      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|green_out      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[0]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[0]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[1]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[1]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[2]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[2]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[3]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[3]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[4]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[4]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[5]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[5]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[6]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[6]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[7]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[7]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[8]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[8]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[9]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[9]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|horiz_sync     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|horiz_sync     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|horiz_sync_out ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|horiz_sync_out ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|red_out        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|red_out        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[0]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[0]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[1]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[1]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[2]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[2]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[3]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[3]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[4]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[4]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[5]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[5]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[6]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[6]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[7]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[7]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[8]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[8]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[9]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[9]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|vert_sync      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|vert_sync      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|vert_sync_out  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|vert_sync_out  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|video_on_h     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|video_on_h     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|video_on_v     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|video_on_v     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|blue_out|clk            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|blue_out|clk            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|green_out|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|green_out|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[0]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[0]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[1]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[1]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[2]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[2]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[3]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[3]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[4]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[4]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[5]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[5]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[6]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[6]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[7]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[7]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[8]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[8]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[9]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[9]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|horiz_sync_out|clk      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|horiz_sync_out|clk      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|horiz_sync|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|horiz_sync|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|red_out|clk             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|red_out|clk             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[0]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[0]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[1]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[1]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[2]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[2]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[3]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[3]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[4]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[4]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[5]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[5]|clk          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; UART_RXD  ; CLOCK_50   ; 5.808 ; 5.808 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; UART_RXD  ; CLOCK_50   ; -4.494 ; -4.494 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; LEDR[*]   ; CLOCK_50             ; 9.469 ; 9.469 ; Rise       ; CLOCK_50                                         ;
;  LEDR[0]  ; CLOCK_50             ; 9.123 ; 9.123 ; Rise       ; CLOCK_50                                         ;
;  LEDR[1]  ; CLOCK_50             ; 8.791 ; 8.791 ; Rise       ; CLOCK_50                                         ;
;  LEDR[2]  ; CLOCK_50             ; 9.348 ; 9.348 ; Rise       ; CLOCK_50                                         ;
;  LEDR[3]  ; CLOCK_50             ; 8.495 ; 8.495 ; Rise       ; CLOCK_50                                         ;
;  LEDR[4]  ; CLOCK_50             ; 9.336 ; 9.336 ; Rise       ; CLOCK_50                                         ;
;  LEDR[5]  ; CLOCK_50             ; 8.135 ; 8.135 ; Rise       ; CLOCK_50                                         ;
;  LEDR[6]  ; CLOCK_50             ; 9.283 ; 9.283 ; Rise       ; CLOCK_50                                         ;
;  LEDR[7]  ; CLOCK_50             ; 9.469 ; 9.469 ; Rise       ; CLOCK_50                                         ;
; LEDG[*]   ; UART:inst|RX:C2|BUSY ; 9.593 ; 9.593 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
;  LEDG[1]  ; UART:inst|RX:C2|BUSY ; 9.593 ; 9.593 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
; VGA_B[*]  ; CLOCK_51             ; 5.424 ; 5.424 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_51             ; 5.424 ; 5.424 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_51             ; 6.922 ; 6.922 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ; 2.937 ;       ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_51             ; 5.496 ; 5.496 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_51             ; 5.496 ; 5.496 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_51             ; 5.469 ; 5.469 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_51             ; 5.907 ; 5.907 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_51             ; 5.907 ; 5.907 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_51             ; 4.908 ; 4.908 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ;       ; 2.937 ; Fall       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; LEDR[*]   ; CLOCK_50             ; 8.135 ; 8.135 ; Rise       ; CLOCK_50                                         ;
;  LEDR[0]  ; CLOCK_50             ; 9.123 ; 9.123 ; Rise       ; CLOCK_50                                         ;
;  LEDR[1]  ; CLOCK_50             ; 8.791 ; 8.791 ; Rise       ; CLOCK_50                                         ;
;  LEDR[2]  ; CLOCK_50             ; 9.348 ; 9.348 ; Rise       ; CLOCK_50                                         ;
;  LEDR[3]  ; CLOCK_50             ; 8.495 ; 8.495 ; Rise       ; CLOCK_50                                         ;
;  LEDR[4]  ; CLOCK_50             ; 9.336 ; 9.336 ; Rise       ; CLOCK_50                                         ;
;  LEDR[5]  ; CLOCK_50             ; 8.135 ; 8.135 ; Rise       ; CLOCK_50                                         ;
;  LEDR[6]  ; CLOCK_50             ; 9.283 ; 9.283 ; Rise       ; CLOCK_50                                         ;
;  LEDR[7]  ; CLOCK_50             ; 9.469 ; 9.469 ; Rise       ; CLOCK_50                                         ;
; LEDG[*]   ; UART:inst|RX:C2|BUSY ; 9.593 ; 9.593 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
;  LEDG[1]  ; UART:inst|RX:C2|BUSY ; 9.593 ; 9.593 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
; VGA_B[*]  ; CLOCK_51             ; 5.424 ; 5.424 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_51             ; 5.424 ; 5.424 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_51             ; 6.373 ; 6.373 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ; 2.937 ;       ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_51             ; 5.496 ; 5.496 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_51             ; 5.496 ; 5.496 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_51             ; 5.469 ; 5.469 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_51             ; 5.907 ; 5.907 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_51             ; 5.907 ; 5.907 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_51             ; 4.908 ; 4.908 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ;       ; 2.937 ; Fall       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+


+---------------------------------------------------------------------------+
; Fast Model Setup Summary                                                  ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; -1.039 ; -2.979        ;
; CLOCK_50                                         ; -0.501 ; -17.794       ;
; UART:inst|RX:C2|BUSY                             ; 0.067  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast Model Hold Summary                                                   ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; CLOCK_50                                         ; -1.573 ; -1.573        ;
; UART:inst|RX:C2|BUSY                             ; 0.215  ; 0.000         ;
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.215  ; 0.000         ;
+--------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                    ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; CLOCK_50                                         ; -1.380 ; -59.380       ;
; UART:inst|RX:C2|BUSY                             ; -0.500 ; -9.000        ;
; CLOCK_51                                         ; 10.000 ; 0.000         ;
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 19.000 ; 0.000         ;
+--------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                          ;
+--------+---------------------------+---------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.039 ; main:inst5|B              ; VGA_SYNC:inst2|blue_out   ; CLOCK_50                                         ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.604     ; 0.467      ;
; -0.971 ; main:inst5|G              ; VGA_SYNC:inst2|green_out  ; CLOCK_50                                         ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.605     ; 0.398      ;
; -0.969 ; main:inst5|R              ; VGA_SYNC:inst2|red_out    ; CLOCK_50                                         ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 1.000        ; -1.605     ; 0.396      ;
; 38.284 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.748      ;
; 38.284 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.748      ;
; 38.311 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.721      ;
; 38.311 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.721      ;
; 38.312 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.720      ;
; 38.312 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.720      ;
; 38.313 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.719      ;
; 38.313 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.719      ;
; 38.313 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.719      ;
; 38.314 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.718      ;
; 38.314 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.718      ;
; 38.315 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.717      ;
; 38.316 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.716      ;
; 38.316 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.716      ;
; 38.330 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.702      ;
; 38.330 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.702      ;
; 38.335 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.697      ;
; 38.335 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.697      ;
; 38.337 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.695      ;
; 38.340 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.692      ;
; 38.341 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.691      ;
; 38.341 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.691      ;
; 38.341 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.691      ;
; 38.342 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.690      ;
; 38.342 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.690      ;
; 38.342 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.690      ;
; 38.342 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.690      ;
; 38.343 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.689      ;
; 38.343 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.689      ;
; 38.343 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.689      ;
; 38.343 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.689      ;
; 38.343 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.689      ;
; 38.344 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.688      ;
; 38.344 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.688      ;
; 38.344 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.688      ;
; 38.344 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.688      ;
; 38.345 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.687      ;
; 38.345 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.687      ;
; 38.359 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.673      ;
; 38.360 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.672      ;
; 38.360 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.672      ;
; 38.361 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.671      ;
; 38.362 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.670      ;
; 38.362 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.670      ;
; 38.364 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.668      ;
; 38.365 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.667      ;
; 38.365 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.667      ;
; 38.365 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.667      ;
; 38.366 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.666      ;
; 38.366 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.666      ;
; 38.367 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.665      ;
; 38.367 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.665      ;
; 38.370 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.662      ;
; 38.370 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.662      ;
; 38.372 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.660      ;
; 38.373 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.659      ;
; 38.380 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.652      ;
; 38.380 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.652      ;
; 38.383 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.649      ;
; 38.390 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.642      ;
; 38.399 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.633      ;
; 38.400 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.632      ;
; 38.400 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.632      ;
; 38.401 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.631      ;
; 38.402 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.630      ;
; 38.402 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.630      ;
; 38.408 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.624      ;
; 38.408 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.624      ;
; 38.409 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.623      ;
; 38.410 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.622      ;
; 38.410 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.622      ;
; 38.411 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.621      ;
; 38.412 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.620      ;
; 38.412 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.620      ;
; 38.422 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.610      ;
; 38.422 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.610      ;
; 38.423 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.609      ;
; 38.430 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.602      ;
; 38.430 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.602      ;
; 38.430 ; VGA_SYNC:inst2|v_count[1] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.602      ;
; 38.433 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[5] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.599      ;
; 38.433 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.599      ;
; 38.433 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.599      ;
; 38.437 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.595      ;
; 38.437 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.595      ;
; 38.437 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.595      ;
; 38.438 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[4] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.594      ;
; 38.438 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[2] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.594      ;
; 38.439 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[6] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.593      ;
; 38.440 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[7] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.592      ;
; 38.440 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|v_count[8] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.592      ;
; 38.440 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[9] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.592      ;
; 38.445 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.587      ;
; 38.445 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.587      ;
; 38.446 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|v_count[1] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.586      ;
; 38.446 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|v_count[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.586      ;
; 38.451 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|v_count[3] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 40.000       ; 0.000      ; 1.581      ;
+--------+---------------------------+---------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                 ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node                   ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+
; -0.501 ; UART:inst|RX_FLAG         ; Writer:inst3|RAM_OUT[7]   ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.130     ; 0.903      ;
; -0.501 ; UART:inst|RX_FLAG         ; Writer:inst3|RAM_OUT[6]   ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.130     ; 0.903      ;
; -0.501 ; UART:inst|RX_FLAG         ; Writer:inst3|RAM_OUT[5]   ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.130     ; 0.903      ;
; -0.501 ; UART:inst|RX_FLAG         ; Writer:inst3|RAM_OUT[4]   ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.130     ; 0.903      ;
; -0.501 ; UART:inst|RX_FLAG         ; Writer:inst3|RAM_OUT[3]   ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.130     ; 0.903      ;
; -0.501 ; UART:inst|RX_FLAG         ; Writer:inst3|RAM_OUT[2]   ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.130     ; 0.903      ;
; -0.501 ; UART:inst|RX_FLAG         ; Writer:inst3|RAM_OUT[1]   ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.130     ; 0.903      ;
; -0.501 ; UART:inst|RX_FLAG         ; Writer:inst3|RAM_OUT[0]   ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.130     ; 0.903      ;
; -0.490 ; UART:inst|RX_FLAG         ; Writer:inst3|last_flag    ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.500        ; -0.127     ; 0.895      ;
; -0.487 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.517      ;
; -0.487 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.517      ;
; -0.479 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.509      ;
; -0.479 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.509      ;
; -0.455 ; myRam:inst4|Memory~16     ; main:inst5|G              ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.487      ;
; -0.455 ; myRam:inst4|Memory~16     ; main:inst5|R              ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.487      ;
; -0.453 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.483      ;
; -0.452 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.482      ;
; -0.447 ; UART:inst|RX:C2|PRSCL[11] ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[0]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[1]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[2]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[4]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[5]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[7]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[8]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[9]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[10] ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[11] ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[12] ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[6]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|PRSCL[3]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.477      ;
; -0.445 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.475      ;
; -0.444 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.474      ;
; -0.440 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.470      ;
; -0.440 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.470      ;
; -0.440 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.470      ;
; -0.440 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.470      ;
; -0.440 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.470      ;
; -0.440 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.470      ;
; -0.440 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.470      ;
; -0.440 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.470      ;
; -0.439 ; UART:inst|RX:C2|PRSCL[10] ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.469      ;
; -0.427 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.457      ;
; -0.427 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.457      ;
; -0.427 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.457      ;
; -0.427 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.457      ;
; -0.427 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.457      ;
; -0.427 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.457      ;
; -0.427 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.457      ;
; -0.427 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.457      ;
; -0.426 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.426 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.456      ;
; -0.415 ; myRam:inst4|Memory~19     ; main:inst5|G              ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.447      ;
; -0.415 ; myRam:inst4|Memory~19     ; main:inst5|R              ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.447      ;
; -0.406 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.436      ;
; -0.405 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.435      ;
; -0.403 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.433      ;
; -0.403 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.433      ;
; -0.403 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.433      ;
; -0.403 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.433      ;
; -0.403 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.433      ;
; -0.403 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.433      ;
; -0.403 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[1]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.433      ;
; -0.403 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|DATA[0]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.433      ;
; -0.400 ; UART:inst|RX:C2|PRSCL[1]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.430      ;
; -0.399 ; myRam:inst4|Memory~18     ; main:inst5|G              ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.399 ; myRam:inst4|Memory~18     ; main:inst5|R              ; CLOCK_50             ; CLOCK_50    ; 1.000        ; 0.000      ; 1.431      ;
; -0.393 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.423      ;
; -0.392 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.422      ;
; -0.392 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.422      ;
; -0.391 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.421      ;
; -0.387 ; UART:inst|RX:C2|PRSCL[4]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.417      ;
; -0.386 ; UART:inst|RX:C2|PRSCL[5]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.416      ;
; -0.369 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|INDEX[1]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.399      ;
; -0.368 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|INDEX[2]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.398      ;
; -0.363 ; UART:inst|RX:C2|PRSCL[9]  ; UART:inst|RX:C2|INDEX[0]  ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.393      ;
; -0.362 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|DATA[7]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.392      ;
; -0.362 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|DATA[6]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.392      ;
; -0.362 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|DATA[5]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.392      ;
; -0.362 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|DATA[4]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.392      ;
; -0.362 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|DATA[3]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.392      ;
; -0.362 ; UART:inst|RX:C2|PRSCL[2]  ; UART:inst|RX:C2|DATA[2]   ; CLOCK_50             ; CLOCK_50    ; 1.000        ; -0.002     ; 1.392      ;
+--------+---------------------------+---------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'UART:inst|RX:C2|BUSY'                                                                                                      ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node              ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+
; 0.067 ; UART:inst|RX:C2|DATA[4] ; UART:inst|LAST_RX[4] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.128      ; 0.593      ;
; 0.096 ; UART:inst|RX:C2|DATA[7] ; UART:inst|LAST_RX[7] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.128      ; 0.564      ;
; 0.097 ; UART:inst|RX:C2|DATA[6] ; UART:inst|LAST_RX[6] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.128      ; 0.563      ;
; 0.106 ; UART:inst|RX:C2|DATA[3] ; UART:inst|LAST_RX[3] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.128      ; 0.554      ;
; 0.179 ; UART:inst|RX:C2|DATA[2] ; UART:inst|LAST_RX[2] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.128      ; 0.481      ;
; 0.183 ; UART:inst|RX:C2|DATA[1] ; UART:inst|LAST_RX[1] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.128      ; 0.477      ;
; 0.187 ; UART:inst|RX:C2|DATA[5] ; UART:inst|LAST_RX[5] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.128      ; 0.473      ;
; 0.195 ; UART:inst|RX:C2|DATA[0] ; UART:inst|LAST_RX[0] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; 0.500        ; 0.128      ; 0.465      ;
; 0.665 ; UART:inst|RX_FLAG       ; UART:inst|RX_FLAG    ; UART:inst|RX:C2|BUSY ; UART:inst|RX:C2|BUSY ; 1.000        ; 0.000      ; 0.367      ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                    ;
+--------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+
; -1.573 ; UART:inst|RX:C2|BUSY       ; UART:inst|RX:C2|BUSY       ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; 0.000        ; 1.647      ; 0.367      ;
; -1.073 ; UART:inst|RX:C2|BUSY       ; UART:inst|RX:C2|BUSY       ; UART:inst|RX:C2|BUSY ; CLOCK_50    ; -0.500       ; 1.647      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|INDEX[0]   ; UART:inst|RX:C2|INDEX[0]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|INDEX[1]   ; UART:inst|RX:C2|INDEX[1]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|INDEX[2]   ; UART:inst|RX:C2|INDEX[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|INDEX[3]   ; UART:inst|RX:C2|INDEX[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|RX_FLG     ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATAFLL[9] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATAFLL[0] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[8] ; UART:inst|RX:C2|DATAFLL[8] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[7] ; UART:inst|RX:C2|DATAFLL[7] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[6] ; UART:inst|RX:C2|DATAFLL[6] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[5] ; UART:inst|RX:C2|DATAFLL[5] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[4] ; UART:inst|RX:C2|DATAFLL[4] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[3] ; UART:inst|RX:C2|DATAFLL[3] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[2] ; UART:inst|RX:C2|DATAFLL[2] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART:inst|RX:C2|DATAFLL[1] ; UART:inst|RX:C2|DATAFLL[1] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; main:inst5|B               ; main:inst5|B               ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; Writer:inst3|RAM_OUT[7]    ; myRam:inst4|Memory~19      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.244  ; UART:inst|RX:C2|PRSCL[12]  ; UART:inst|RX:C2|PRSCL[12]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.396      ;
; 0.254  ; UART:inst|RX:C2|INDEX[2]   ; UART:inst|RX:C2|DATAFLL[3] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.406      ;
; 0.315  ; UART:inst|RX:C2|DATAFLL[7] ; UART:inst|RX:C2|DATA[6]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.467      ;
; 0.333  ; Writer:inst3|RAM_OUT[5]    ; myRam:inst4|Memory~17      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.485      ;
; 0.335  ; Writer:inst3|RAM_OUT[6]    ; myRam:inst4|Memory~18      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.487      ;
; 0.360  ; UART:inst|RX:C2|PRSCL[1]   ; UART:inst|RX:C2|PRSCL[1]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; UART:inst|RX:C2|PRSCL[6]   ; UART:inst|RX:C2|PRSCL[6]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; UART:inst|RX:C2|PRSCL[3]   ; UART:inst|RX:C2|PRSCL[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362  ; UART:inst|RX:C2|PRSCL[0]   ; UART:inst|RX:C2|PRSCL[0]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; UART:inst|RX:C2|PRSCL[8]   ; UART:inst|RX:C2|PRSCL[8]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.372  ; UART:inst|RX:C2|PRSCL[5]   ; UART:inst|RX:C2|PRSCL[5]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; UART:inst|RX:C2|PRSCL[2]   ; UART:inst|RX:C2|PRSCL[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.381  ; UART:inst|RX:C2|INDEX[0]   ; UART:inst|RX:C2|INDEX[1]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.533      ;
; 0.407  ; Writer:inst3|RAM_OUT[4]    ; myRam:inst4|Memory~16      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.559      ;
; 0.407  ; Writer:inst3|RAM_OUT[2]    ; myRam:inst4|Memory~14      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.559      ;
; 0.409  ; Writer:inst3|RAM_OUT[1]    ; myRam:inst4|Memory~13      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.561      ;
; 0.413  ; UART:inst|RX:C2|DATAFLL[3] ; UART:inst|RX:C2|DATA[2]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.565      ;
; 0.435  ; UART:inst|RX:C2|INDEX[1]   ; UART:inst|RX:C2|DATAFLL[5] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.024      ; 0.611      ;
; 0.439  ; UART:inst|RX:C2|PRSCL[7]   ; UART:inst|RX:C2|PRSCL[7]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.591      ;
; 0.443  ; UART:inst|RX:C2|PRSCL[9]   ; UART:inst|RX:C2|PRSCL[9]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; UART:inst|RX:C2|PRSCL[4]   ; UART:inst|RX:C2|PRSCL[4]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.596      ;
; 0.451  ; UART:inst|RX:C2|PRSCL[10]  ; UART:inst|RX:C2|PRSCL[10]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.603      ;
; 0.451  ; Writer:inst3|W_R           ; main:inst5|B               ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.603      ;
; 0.458  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[6]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.607      ;
; 0.459  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[1]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.608      ;
; 0.461  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[5]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.610      ;
; 0.462  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[0]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.611      ;
; 0.464  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[7]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.613      ;
; 0.465  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[3]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.614      ;
; 0.466  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[2]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.615      ;
; 0.467  ; UART:inst|RX:C2|DATAFLL[9] ; UART:inst|RX:C2|DATA[4]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.616      ;
; 0.498  ; UART:inst|RX:C2|PRSCL[1]   ; UART:inst|RX:C2|PRSCL[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; UART:inst|RX:C2|PRSCL[3]   ; UART:inst|RX:C2|PRSCL[4]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.651      ;
; 0.500  ; UART:inst|RX:C2|PRSCL[0]   ; UART:inst|RX:C2|PRSCL[1]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.652      ;
; 0.501  ; UART:inst|RX:C2|PRSCL[8]   ; UART:inst|RX:C2|PRSCL[9]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502  ; UART:inst|RX:C2|INDEX[1]   ; UART:inst|RX:C2|INDEX[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.506  ; Writer:inst3|RAM_OUT[3]    ; myRam:inst4|Memory~15      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.506  ; Writer:inst3|RAM_OUT[0]    ; myRam:inst4|Memory~12      ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.658      ;
; 0.512  ; UART:inst|RX:C2|PRSCL[5]   ; UART:inst|RX:C2|PRSCL[6]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.664      ;
; 0.513  ; UART:inst|RX:C2|PRSCL[2]   ; UART:inst|RX:C2|PRSCL[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.515  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[7]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.664      ;
; 0.516  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[0] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.516  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[3]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.665      ;
; 0.519  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[5]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.668      ;
; 0.519  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[0]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.668      ;
; 0.521  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[1]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.670      ;
; 0.533  ; UART:inst|RX:C2|PRSCL[1]   ; UART:inst|RX:C2|PRSCL[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; UART:inst|RX:C2|PRSCL[3]   ; UART:inst|RX:C2|PRSCL[5]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.686      ;
; 0.535  ; UART:inst|RX:C2|PRSCL[0]   ; UART:inst|RX:C2|PRSCL[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.687      ;
; 0.536  ; UART:inst|RX:C2|INDEX[0]   ; UART:inst|RX:C2|INDEX[2]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536  ; UART:inst|RX:C2|PRSCL[8]   ; UART:inst|RX:C2|PRSCL[10]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.542  ; UART:inst|RX:C2|DATAFLL[5] ; UART:inst|RX:C2|DATA[4]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.024     ; 0.670      ;
; 0.546  ; UART:inst|RX:C2|INDEX[2]   ; UART:inst|RX:C2|INDEX[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.698      ;
; 0.547  ; UART:inst|RX:C2|PRSCL[11]  ; UART:inst|RX:C2|PRSCL[11]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.699      ;
; 0.548  ; UART:inst|RX:C2|PRSCL[2]   ; UART:inst|RX:C2|PRSCL[4]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.700      ;
; 0.552  ; UART:inst|RX:C2|INDEX[2]   ; UART:inst|RX:C2|DATAFLL[5] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.024      ; 0.728      ;
; 0.553  ; UART:inst|RX:C2|DATAFLL[1] ; UART:inst|RX:C2|DATA[0]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.702      ;
; 0.554  ; UART:inst|RX:C2|PRSCL[6]   ; UART:inst|RX:C2|PRSCL[7]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.706      ;
; 0.558  ; UART:inst|RX:C2|DATAFLL[2] ; UART:inst|RX:C2|DATA[1]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.707      ;
; 0.558  ; UART:inst|RX:C2|DATAFLL[8] ; UART:inst|RX:C2|DATA[7]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.707      ;
; 0.564  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[2] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.716      ;
; 0.565  ; UART:inst|RX:C2|INDEX[0]   ; UART:inst|RX:C2|DATAFLL[3] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; UART:inst|RX:C2|DATAFLL[6] ; UART:inst|RX:C2|DATA[5]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.715      ;
; 0.568  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[6] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; UART:inst|RX:C2|PRSCL[1]   ; UART:inst|RX:C2|PRSCL[4]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[1] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.569  ; UART:inst|RX:C2|PRSCL[3]   ; UART:inst|RX:C2|PRSCL[6]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.721      ;
; 0.570  ; UART:inst|RX:C2|PRSCL[0]   ; UART:inst|RX:C2|PRSCL[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.722      ;
; 0.571  ; UART:inst|RX:C2|PRSCL[8]   ; UART:inst|RX:C2|PRSCL[11]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.577  ; UART:inst|RX:C2|PRSCL[7]   ; UART:inst|RX:C2|PRSCL[8]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.729      ;
; 0.581  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|BUSY       ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.730      ;
; 0.581  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[8] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[4] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.581  ; UART:inst|RX:C2|PRSCL[9]   ; UART:inst|RX:C2|PRSCL[10]  ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.733      ;
; 0.582  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|DATAFLL[9] ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.582  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[2]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.731      ;
; 0.582  ; UART:inst|RX:C2|PRSCL[4]   ; UART:inst|RX:C2|PRSCL[5]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.734      ;
; 0.583  ; UART:inst|RX:C2|DATAFLL[0] ; UART:inst|RX:C2|DATA[4]    ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.732      ;
; 0.583  ; UART:inst|RX:C2|PRSCL[2]   ; UART:inst|RX:C2|PRSCL[5]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.735      ;
; 0.585  ; UART:inst|RX:C2|RX_FLG     ; UART:inst|RX:C2|INDEX[3]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; -0.003     ; 0.734      ;
; 0.589  ; UART:inst|RX:C2|PRSCL[6]   ; UART:inst|RX:C2|PRSCL[8]   ; CLOCK_50             ; CLOCK_50    ; 0.000        ; 0.000      ; 0.741      ;
+--------+----------------------------+----------------------------+----------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'UART:inst|RX:C2|BUSY'                                                                                                       ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node              ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+
; 0.215 ; UART:inst|RX_FLAG       ; UART:inst|RX_FLAG    ; UART:inst|RX:C2|BUSY ; UART:inst|RX:C2|BUSY ; 0.000        ; 0.000      ; 0.367      ;
; 0.685 ; UART:inst|RX:C2|DATA[0] ; UART:inst|LAST_RX[0] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.128      ; 0.465      ;
; 0.693 ; UART:inst|RX:C2|DATA[5] ; UART:inst|LAST_RX[5] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.128      ; 0.473      ;
; 0.697 ; UART:inst|RX:C2|DATA[1] ; UART:inst|LAST_RX[1] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.128      ; 0.477      ;
; 0.701 ; UART:inst|RX:C2|DATA[2] ; UART:inst|LAST_RX[2] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.128      ; 0.481      ;
; 0.774 ; UART:inst|RX:C2|DATA[3] ; UART:inst|LAST_RX[3] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.128      ; 0.554      ;
; 0.783 ; UART:inst|RX:C2|DATA[6] ; UART:inst|LAST_RX[6] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.128      ; 0.563      ;
; 0.784 ; UART:inst|RX:C2|DATA[7] ; UART:inst|LAST_RX[7] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.128      ; 0.564      ;
; 0.813 ; UART:inst|RX:C2|DATA[4] ; UART:inst|LAST_RX[4] ; CLOCK_50             ; UART:inst|RX:C2|BUSY ; -0.500       ; 0.128      ; 0.593      ;
+-------+-------------------------+----------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'                                                                                                                                              ;
+-------+---------------------------+-------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                       ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+-------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.215 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|h_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst2|v_count[3] ; VGA_SYNC:inst2|v_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|v_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|v_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|v_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst2|v_count[7] ; VGA_SYNC:inst2|v_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst2|v_count[8] ; VGA_SYNC:inst2|v_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst2|v_count[9] ; VGA_SYNC:inst2|v_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_SYNC:inst2|v_count[2] ; VGA_SYNC:inst2|v_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.358 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.362 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.365 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|video_on_h     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.371 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.389 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.389 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.393 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.545      ;
; 0.393 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.545      ;
; 0.398 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.550      ;
; 0.482 ; VGA_SYNC:inst2|video_on_v ; VGA_SYNC:inst2|green_out      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.634      ;
; 0.483 ; VGA_SYNC:inst2|video_on_v ; VGA_SYNC:inst2|red_out        ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.635      ;
; 0.483 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|video_on_h     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.635      ;
; 0.490 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|video_on_h     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.642      ;
; 0.493 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.621      ;
; 0.495 ; VGA_SYNC:inst2|v_count[4] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.623      ;
; 0.503 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.655      ;
; 0.504 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.656      ;
; 0.514 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.666      ;
; 0.520 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; VGA_SYNC:inst2|v_count[9] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.650      ;
; 0.526 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; VGA_SYNC:inst2|v_count[9] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.654      ;
; 0.529 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.529 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.538 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.690      ;
; 0.539 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.691      ;
; 0.541 ; VGA_SYNC:inst2|vert_sync  ; VGA_SYNC:inst2|vert_sync_out  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.019      ; 0.712      ;
; 0.544 ; VGA_SYNC:inst2|v_count[7] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.672      ;
; 0.546 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.698      ;
; 0.551 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; VGA_SYNC:inst2|video_on_v ; VGA_SYNC:inst2|blue_out       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.003      ; 0.707      ;
; 0.556 ; VGA_SYNC:inst2|video_on_h ; VGA_SYNC:inst2|red_out        ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.684      ;
; 0.557 ; VGA_SYNC:inst2|video_on_h ; VGA_SYNC:inst2|green_out      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.685      ;
; 0.560 ; VGA_SYNC:inst2|v_count[7] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.688      ;
; 0.562 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.714      ;
; 0.564 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.574 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.726      ;
; 0.581 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.733      ;
; 0.585 ; VGA_SYNC:inst2|h_count[6] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.621 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.775      ;
; 0.631 ; VGA_SYNC:inst2|video_on_h ; VGA_SYNC:inst2|blue_out       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.021     ; 0.762      ;
; 0.648 ; VGA_SYNC:inst2|horiz_sync ; VGA_SYNC:inst2|horiz_sync_out ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.011     ; 0.789      ;
; 0.652 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.804      ;
; 0.653 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.656 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; VGA_SYNC:inst2|h_count[3] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.660 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.663 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.815      ;
; 0.667 ; VGA_SYNC:inst2|v_count[8] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.795      ;
; 0.668 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|v_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.821      ;
; 0.670 ; VGA_SYNC:inst2|v_count[2] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.798      ;
; 0.671 ; VGA_SYNC:inst2|v_count[2] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.799      ;
; 0.682 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.834      ;
; 0.683 ; VGA_SYNC:inst2|v_count[8] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.811      ;
; 0.689 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.817      ;
; 0.693 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.845      ;
; 0.705 ; VGA_SYNC:inst2|v_count[6] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.833      ;
; 0.728 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.880      ;
; 0.728 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.880      ;
; 0.731 ; VGA_SYNC:inst2|h_count[5] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.883      ;
; 0.733 ; VGA_SYNC:inst2|h_count[2] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.885      ;
; 0.736 ; VGA_SYNC:inst2|h_count[4] ; VGA_SYNC:inst2|h_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.888      ;
; 0.738 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|video_on_v     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.866      ;
; 0.738 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.890      ;
; 0.747 ; VGA_SYNC:inst2|h_count[7] ; VGA_SYNC:inst2|v_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.899      ;
; 0.750 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|h_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.902      ;
; 0.751 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|h_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.903      ;
; 0.752 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|h_count[5]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.904      ;
; 0.754 ; VGA_SYNC:inst2|v_count[5] ; VGA_SYNC:inst2|vert_sync      ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; -0.024     ; 0.882      ;
; 0.762 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.914      ;
; 0.763 ; VGA_SYNC:inst2|h_count[1] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.767 ; VGA_SYNC:inst2|v_count[8] ; VGA_SYNC:inst2|v_count[9]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.771 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|horiz_sync     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.923      ;
; 0.772 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.772 ; VGA_SYNC:inst2|v_count[0] ; VGA_SYNC:inst2|v_count[0]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.924      ;
; 0.773 ; VGA_SYNC:inst2|h_count[0] ; VGA_SYNC:inst2|h_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.925      ;
; 0.778 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[4]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.778 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[2]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.930      ;
; 0.779 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.931      ;
; 0.780 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[6]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.780 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[7]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.780 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[8]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.932      ;
; 0.782 ; VGA_SYNC:inst2|h_count[8] ; VGA_SYNC:inst2|v_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.934      ;
; 0.785 ; VGA_SYNC:inst2|h_count[9] ; VGA_SYNC:inst2|v_count[1]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.937      ;
; 0.794 ; VGA_SYNC:inst2|v_count[2] ; VGA_SYNC:inst2|v_count[3]     ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.946      ;
+-------+---------------------------+-------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|BUSY       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|BUSY       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[8] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[8] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[9] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATAFLL[9] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|DATA[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|INDEX[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[10]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[10]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[11]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[11]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[12]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[12]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[4]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[4]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[5]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[5]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[6]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[6]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[7]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[7]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[8]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[8]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[9]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|PRSCL[9]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|RX_FLG     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; UART:inst|RX:C2|RX_FLG     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|RAM_OUT[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|W_R           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|W_R           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Writer:inst3|last_flag     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Writer:inst3|last_flag     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; main:inst5|B               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; main:inst5|B               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; main:inst5|G               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; main:inst5|G               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; main:inst5|R               ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'UART:inst|RX:C2|BUSY'                                                                        ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[0]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[0]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[1]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[1]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[2]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[2]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[3]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[3]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[4]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[4]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[5]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[5]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[6]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[6]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[7]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|LAST_RX[7]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|RX_FLAG             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Fall       ; UART:inst|RX_FLAG             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|C2|BUSY~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[4]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[5]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[6]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|LAST_RX[7]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; UART:inst|RX:C2|BUSY ; Rise       ; inst|RX_FLAG|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; UART:inst|RX:C2|BUSY ; Rise       ; inst|RX_FLAG|clk              ;
+--------+--------------+----------------+------------------+----------------------+------------+-------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_51'                                                                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                             ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_51 ; Rise       ; CLOCK_51|combout                                   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_51 ; Rise       ; CLOCK_51|combout                                   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_51 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_51 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0]   ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_51 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|inclk[0] ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_51 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|inclk[0] ;
; 17.620 ; 20.000       ; 2.380          ; Port Rate        ; CLOCK_51 ; Rise       ; CLOCK_51                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'inst2|video_PLL_inst|altpll_component|pll|clk[0]'                                                                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                            ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------+
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|blue_out       ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|blue_out       ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|green_out      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|green_out      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[0]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[0]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[1]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[1]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[2]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[2]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[3]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[3]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[4]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[4]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[5]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[5]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[6]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[6]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[7]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[7]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[8]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[8]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[9]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|h_count[9]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|horiz_sync     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|horiz_sync     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|horiz_sync_out ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|horiz_sync_out ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|red_out        ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|red_out        ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[0]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[0]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[1]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[1]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[2]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[2]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[3]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[3]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[4]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[4]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[5]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[5]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[6]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[6]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[7]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[7]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[8]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[8]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[9]     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|v_count[9]     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|vert_sync      ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|vert_sync      ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|vert_sync_out  ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|vert_sync_out  ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|video_on_h     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|video_on_h     ;
; 19.000 ; 20.000       ; 1.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|video_on_v     ;
; 19.000 ; 20.000       ; 1.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; VGA_SYNC:inst2|video_on_v     ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|blue_out|clk            ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|blue_out|clk            ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|green_out|clk           ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|green_out|clk           ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[0]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[0]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[1]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[1]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[2]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[2]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[3]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[3]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[4]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[4]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[5]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[5]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[6]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[6]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[7]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[7]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[8]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[8]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[9]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|h_count[9]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|horiz_sync_out|clk      ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|horiz_sync_out|clk      ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|horiz_sync|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|horiz_sync|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|red_out|clk             ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|red_out|clk             ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[0]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[0]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[1]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[1]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[2]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[2]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[3]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[3]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[4]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[4]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; High Pulse Width ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[5]|clk          ;
; 20.000 ; 20.000       ; 0.000          ; Low Pulse Width  ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; Rise       ; inst2|v_count[5]|clk          ;
+--------+--------------+----------------+------------------+--------------------------------------------------+------------+-------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; UART_RXD  ; CLOCK_50   ; 3.191 ; 3.191 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; UART_RXD  ; CLOCK_50   ; -2.438 ; -2.438 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; LEDR[*]   ; CLOCK_50             ; 5.203 ; 5.203 ; Rise       ; CLOCK_50                                         ;
;  LEDR[0]  ; CLOCK_50             ; 5.115 ; 5.115 ; Rise       ; CLOCK_50                                         ;
;  LEDR[1]  ; CLOCK_50             ; 4.879 ; 4.879 ; Rise       ; CLOCK_50                                         ;
;  LEDR[2]  ; CLOCK_50             ; 5.126 ; 5.126 ; Rise       ; CLOCK_50                                         ;
;  LEDR[3]  ; CLOCK_50             ; 4.755 ; 4.755 ; Rise       ; CLOCK_50                                         ;
;  LEDR[4]  ; CLOCK_50             ; 5.203 ; 5.203 ; Rise       ; CLOCK_50                                         ;
;  LEDR[5]  ; CLOCK_50             ; 4.563 ; 4.563 ; Rise       ; CLOCK_50                                         ;
;  LEDR[6]  ; CLOCK_50             ; 5.011 ; 5.011 ; Rise       ; CLOCK_50                                         ;
;  LEDR[7]  ; CLOCK_50             ; 5.182 ; 5.182 ; Rise       ; CLOCK_50                                         ;
; LEDG[*]   ; UART:inst|RX:C2|BUSY ; 5.130 ; 5.130 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
;  LEDG[1]  ; UART:inst|RX:C2|BUSY ; 5.130 ; 5.130 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
; VGA_B[*]  ; CLOCK_51             ; 2.729 ; 2.729 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_51             ; 2.729 ; 2.729 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_51             ; 3.464 ; 3.464 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ; 1.473 ;       ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_51             ; 2.770 ; 2.770 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_51             ; 2.770 ; 2.770 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_51             ; 2.771 ; 2.771 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_51             ; 2.944 ; 2.944 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_51             ; 2.944 ; 2.944 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_51             ; 2.545 ; 2.545 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ;       ; 1.473 ; Fall       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; LEDR[*]   ; CLOCK_50             ; 4.563 ; 4.563 ; Rise       ; CLOCK_50                                         ;
;  LEDR[0]  ; CLOCK_50             ; 5.115 ; 5.115 ; Rise       ; CLOCK_50                                         ;
;  LEDR[1]  ; CLOCK_50             ; 4.879 ; 4.879 ; Rise       ; CLOCK_50                                         ;
;  LEDR[2]  ; CLOCK_50             ; 5.126 ; 5.126 ; Rise       ; CLOCK_50                                         ;
;  LEDR[3]  ; CLOCK_50             ; 4.755 ; 4.755 ; Rise       ; CLOCK_50                                         ;
;  LEDR[4]  ; CLOCK_50             ; 5.203 ; 5.203 ; Rise       ; CLOCK_50                                         ;
;  LEDR[5]  ; CLOCK_50             ; 4.563 ; 4.563 ; Rise       ; CLOCK_50                                         ;
;  LEDR[6]  ; CLOCK_50             ; 5.011 ; 5.011 ; Rise       ; CLOCK_50                                         ;
;  LEDR[7]  ; CLOCK_50             ; 5.182 ; 5.182 ; Rise       ; CLOCK_50                                         ;
; LEDG[*]   ; UART:inst|RX:C2|BUSY ; 5.130 ; 5.130 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
;  LEDG[1]  ; UART:inst|RX:C2|BUSY ; 5.130 ; 5.130 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
; VGA_B[*]  ; CLOCK_51             ; 2.729 ; 2.729 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_51             ; 2.729 ; 2.729 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_51             ; 3.192 ; 3.192 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ; 1.473 ;       ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_51             ; 2.770 ; 2.770 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_51             ; 2.770 ; 2.770 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_51             ; 2.771 ; 2.771 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_51             ; 2.944 ; 2.944 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_51             ; 2.944 ; 2.944 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_51             ; 2.545 ; 2.545 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ;       ; 1.473 ; Fall       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                             ;
+---------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                             ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                  ; -2.309  ; -2.528 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50                                         ; -2.228  ; -2.528 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_51                                         ; N/A     ; N/A    ; N/A      ; N/A     ; 10.000              ;
;  UART:inst|RX:C2|BUSY                             ; -0.326  ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  inst2|video_PLL_inst|altpll_component|pll|clk[0] ; -2.309  ; 0.215  ; N/A      ; N/A     ; 19.000              ;
; Design-wide TNS                                   ; -98.303 ; -2.528 ; 0.0      ; 0.0     ; -68.38              ;
;  CLOCK_50                                         ; -90.601 ; -2.528 ; N/A      ; N/A     ; -59.380             ;
;  CLOCK_51                                         ; N/A     ; N/A    ; N/A      ; N/A     ; 0.000               ;
;  UART:inst|RX:C2|BUSY                             ; -1.105  ; 0.000  ; N/A      ; N/A     ; -9.000              ;
;  inst2|video_PLL_inst|altpll_component|pll|clk[0] ; -6.597  ; 0.000  ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------------------+---------+--------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; UART_RXD  ; CLOCK_50   ; 5.808 ; 5.808 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; UART_RXD  ; CLOCK_50   ; -2.438 ; -2.438 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                            ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; LEDR[*]   ; CLOCK_50             ; 9.469 ; 9.469 ; Rise       ; CLOCK_50                                         ;
;  LEDR[0]  ; CLOCK_50             ; 9.123 ; 9.123 ; Rise       ; CLOCK_50                                         ;
;  LEDR[1]  ; CLOCK_50             ; 8.791 ; 8.791 ; Rise       ; CLOCK_50                                         ;
;  LEDR[2]  ; CLOCK_50             ; 9.348 ; 9.348 ; Rise       ; CLOCK_50                                         ;
;  LEDR[3]  ; CLOCK_50             ; 8.495 ; 8.495 ; Rise       ; CLOCK_50                                         ;
;  LEDR[4]  ; CLOCK_50             ; 9.336 ; 9.336 ; Rise       ; CLOCK_50                                         ;
;  LEDR[5]  ; CLOCK_50             ; 8.135 ; 8.135 ; Rise       ; CLOCK_50                                         ;
;  LEDR[6]  ; CLOCK_50             ; 9.283 ; 9.283 ; Rise       ; CLOCK_50                                         ;
;  LEDR[7]  ; CLOCK_50             ; 9.469 ; 9.469 ; Rise       ; CLOCK_50                                         ;
; LEDG[*]   ; UART:inst|RX:C2|BUSY ; 9.593 ; 9.593 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
;  LEDG[1]  ; UART:inst|RX:C2|BUSY ; 9.593 ; 9.593 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
; VGA_B[*]  ; CLOCK_51             ; 5.424 ; 5.424 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_51             ; 5.424 ; 5.424 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_51             ; 6.922 ; 6.922 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ; 2.937 ;       ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_51             ; 5.496 ; 5.496 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_51             ; 5.496 ; 5.496 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_51             ; 5.469 ; 5.469 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_51             ; 5.907 ; 5.907 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_51             ; 5.907 ; 5.907 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_51             ; 4.908 ; 4.908 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ;       ; 2.937 ; Fall       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                    ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; Data Port ; Clock Port           ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                  ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+
; LEDR[*]   ; CLOCK_50             ; 4.563 ; 4.563 ; Rise       ; CLOCK_50                                         ;
;  LEDR[0]  ; CLOCK_50             ; 5.115 ; 5.115 ; Rise       ; CLOCK_50                                         ;
;  LEDR[1]  ; CLOCK_50             ; 4.879 ; 4.879 ; Rise       ; CLOCK_50                                         ;
;  LEDR[2]  ; CLOCK_50             ; 5.126 ; 5.126 ; Rise       ; CLOCK_50                                         ;
;  LEDR[3]  ; CLOCK_50             ; 4.755 ; 4.755 ; Rise       ; CLOCK_50                                         ;
;  LEDR[4]  ; CLOCK_50             ; 5.203 ; 5.203 ; Rise       ; CLOCK_50                                         ;
;  LEDR[5]  ; CLOCK_50             ; 4.563 ; 4.563 ; Rise       ; CLOCK_50                                         ;
;  LEDR[6]  ; CLOCK_50             ; 5.011 ; 5.011 ; Rise       ; CLOCK_50                                         ;
;  LEDR[7]  ; CLOCK_50             ; 5.182 ; 5.182 ; Rise       ; CLOCK_50                                         ;
; LEDG[*]   ; UART:inst|RX:C2|BUSY ; 5.130 ; 5.130 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
;  LEDG[1]  ; UART:inst|RX:C2|BUSY ; 5.130 ; 5.130 ; Fall       ; UART:inst|RX:C2|BUSY                             ;
; VGA_B[*]  ; CLOCK_51             ; 2.729 ; 2.729 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_B[9] ; CLOCK_51             ; 2.729 ; 2.729 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_BLANK ; CLOCK_51             ; 3.192 ; 3.192 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ; 1.473 ;       ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_G[*]  ; CLOCK_51             ; 2.770 ; 2.770 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_G[9] ; CLOCK_51             ; 2.770 ; 2.770 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_HS    ; CLOCK_51             ; 2.771 ; 2.771 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_R[*]  ; CLOCK_51             ; 2.944 ; 2.944 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
;  VGA_R[9] ; CLOCK_51             ; 2.944 ; 2.944 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_VS    ; CLOCK_51             ; 2.545 ; 2.545 ; Rise       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
; VGA_CLK   ; CLOCK_51             ;       ; 1.473 ; Fall       ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ;
+-----------+----------------------+-------+-------+------------+--------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                         ; CLOCK_50                                         ; 803      ; 0        ; 0        ; 0        ;
; UART:inst|RX:C2|BUSY                             ; CLOCK_50                                         ; 1        ; 20       ; 0        ; 0        ;
; CLOCK_50                                         ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 3        ; 0        ; 0        ; 0        ;
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 663      ; 0        ; 0        ; 0        ;
; CLOCK_50                                         ; UART:inst|RX:C2|BUSY                             ; 0        ; 0        ; 8        ; 0        ;
; UART:inst|RX:C2|BUSY                             ; UART:inst|RX:C2|BUSY                             ; 0        ; 0        ; 0        ; 1        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; CLOCK_50                                         ; CLOCK_50                                         ; 803      ; 0        ; 0        ; 0        ;
; UART:inst|RX:C2|BUSY                             ; CLOCK_50                                         ; 1        ; 20       ; 0        ; 0        ;
; CLOCK_50                                         ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 3        ; 0        ; 0        ; 0        ;
; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; inst2|video_PLL_inst|altpll_component|pll|clk[0] ; 663      ; 0        ; 0        ; 0        ;
; CLOCK_50                                         ; UART:inst|RX:C2|BUSY                             ; 0        ; 0        ; 8        ; 0        ;
; UART:inst|RX:C2|BUSY                             ; UART:inst|RX:C2|BUSY                             ; 0        ; 0        ; 0        ; 1        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 51    ; 51   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 19 15:51:51 2020
Info: Command: quartus_sta Altera -c Altera
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Altera.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 20.000 -waveform {0.000 10.000} -name CLOCK_51 CLOCK_51
    Info (332110): create_generated_clock -source {inst2|video_PLL_inst|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {inst2|video_PLL_inst|altpll_component|pll|clk[0]} {inst2|video_PLL_inst|altpll_component|pll|clk[0]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name UART:inst|RX:C2|BUSY UART:inst|RX:C2|BUSY
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.309
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.309        -6.597 inst2|video_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -2.228       -90.601 CLOCK_50 
    Info (332119):    -0.326        -1.105 UART:inst|RX:C2|BUSY 
Info (332146): Worst-case hold slack is -2.528
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.528        -2.528 CLOCK_50 
    Info (332119):     0.391         0.000 UART:inst|RX:C2|BUSY 
    Info (332119):     0.391         0.000 inst2|video_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
    Info (332119):    -0.500        -9.000 UART:inst|RX:C2|BUSY 
    Info (332119):    10.000         0.000 CLOCK_51 
    Info (332119):    19.000         0.000 inst2|video_PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.039
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.039        -2.979 inst2|video_PLL_inst|altpll_component|pll|clk[0] 
    Info (332119):    -0.501       -17.794 CLOCK_50 
    Info (332119):     0.067         0.000 UART:inst|RX:C2|BUSY 
Info (332146): Worst-case hold slack is -1.573
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.573        -1.573 CLOCK_50 
    Info (332119):     0.215         0.000 UART:inst|RX:C2|BUSY 
    Info (332119):     0.215         0.000 inst2|video_PLL_inst|altpll_component|pll|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -59.380 CLOCK_50 
    Info (332119):    -0.500        -9.000 UART:inst|RX:C2|BUSY 
    Info (332119):    10.000         0.000 CLOCK_51 
    Info (332119):    19.000         0.000 inst2|video_PLL_inst|altpll_component|pll|clk[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4548 megabytes
    Info: Processing ended: Wed Feb 19 15:51:53 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


