# 1.编码

## 国际标准

### 数字

> 整数的表示方法是采用补码，浮点数采用的是IEEE754标准

#### IEEE754 标准

> 参考地址:
>
> 1.  [IEEE754规范: 四, 非规格数, ±infinity, NaN](https://www.jianshu.com/p/cb377fd1a295)
> 2. [FloatDouble 差别](https://www.zhihu.com/question/46432979/answer/221485161)

1. 标准内容

   - 指数位通常译作阶码,这里重点再解释一下**阶码的取值范围**问题,

     **为什么阶码的取值范围是-126到+127呢**?

     分情况讨论即可明白.这里需要用到偏移量,以单精度为例,偏移量 Bias = 127 .

   - Float: 1+8+23 共计32位 67899

   - Double: 1+11+52 共计64

2. 规格化&非规格化

   规格化数据表示范围为(-2\*2^127, 1\*2^-126]^[1\*2^-126, 2\*2^127)

   非规格化数据表示范围为 (1\*2^-126, 1\*2^-126)

3. 问题解释

   1 为什么规定非规格数的尾数前隐藏的整数部分是0，规格化数前隐藏的是1

   2 为什么非规格数的真实指数的计算公式是1-Bias，规格化数字是指数部分-Bias

#### 数字存储

大小端存储

> [大端小端详解(含代码及详细注释)](https://zhuanlan.zhihu.com/p/144718837)

大端就是数字的高位存储在内存的低地址位。低位存在内存的高地址位。小端反之

X86普遍采用小端存储。网络传输协议普遍使用大端存储

   

### 字符

> **字节与字符：**
>
> - ASCII 码中，一个英文字母（不分大小写）为一个字节，一个中文汉字为两个字节。
> - UTF-8 编码中，一个英文字为一个字节，一个中文为三个字节。
> - Unicode 编码中，一个英文为一个字节，一个中文为两个字节。
> - 符号：英文标点为一个字节，中文标点为两个字节。例如：英文句号 **.** 占1个字节的大小，中文句号 **。**占2个字节的大小。
> - UTF-16 编码中，一个英文字母字符或一个汉字字符存储都需要 2 个字节（Unicode 扩展区的一些汉字存储需要 4 个字节）。
> - UTF-32 编码中，世界上任何字符的存储都需要 4 个字节

##### 字符集

> ASCII, GB2312, GB180030, (ASNI), Unicode, UTF-8, UTF-16, UTF-32, Base-x 

1. 字符集
2. 字符编码
3. 大小端存储

##### 换行符

https://www.jianshu.com/p/aff25eca2ce9

##### Windows & Linux 区别

1. 文件系统分隔符

   > 禁止在代码中进行``\``,``/``的硬编码 

   ``` java
   File.pathSeparator();
   File.pathSeparator();
   ```

2. 换行符

   Windows ``CRLF`` Linux & （近现的Mac os） ``LF``

   > 禁止采用硬编码

   ```java
   System.lineSeparator();
   ```

# 硬件设计

Cache：处理器缓存，是为了解决内存频率和处理器频率不协调的问题，为什么能解决不协调导致性能降低是由于时间局部性和空间局部性。

引入中间层之后对于数据的处理有俩种做法即write through和write back，write through是立即同步写会内存，write back是等cache要被移除后再写会内存。一般都是选用write back。内存会存在标志位dirty判断是否写会内存

引入Cache解决也不能完全解决。所以存在多级Cache平衡性能和成本的。但是也不能完全解决，故存在DMA（direct memory access）即CPU通过DMA技术直接提前从内存中同步数据

Cache的特点是cpu处理的所有数据来源（X86），有CPU处理器完全控制，故对于程序员是透明的

# 内存一致性

> 参考地址：[内存一致性模型](https://gfjiangly.github.io/cpu_parallel/memory_consistency_model.html)

## 内存一致性定义

内存一致性模型用来描述多线程对共享存储器的访问行为。不同的模型中，访问行为差别很大

## 内存一致性分类

目前有多种内存一致性模型：

 顺序存储模型（sequential consistency model）（强定序模型）

<img src="https://raw.githubusercontent.com/xiaoluxiang/picCollect/main/workDesign/img/3b101553410032.png" alt="img" style="zoom:67%;" />

 完全存储定序（total store order）带来了store-load问题

<img src="https://raw.githubusercontent.com/xiaoluxiang/picCollect/main/workDesign/img/c21b1553410047.png" alt="img" style="zoom:67%;" />



 部分存储定序（part store order）store-load，store-store问题

 宽松存储模型（relax memory order）store-load，store-store，load-load，load-store

## 内存屏障

为了解决在有些一致性模型上可能出现的内存访问乱序问题，芯片设计人员提供给了内存屏障指令，用来解决这些问题。

内存屏障的最根本的作用就是提供一个机制，要求CPU在这个时候必须以某种顺序一致性模型的方式来处理load与store指令，这样才不会出现内存访问不一致的情况。

对于TSO和PSO模型，内存屏障只需要在store-load/store-store时需要（写内存屏障），最简单的一种方式就是内存屏障指令必须保证store buffer数据全部被清空的时候才继续往后面执行，这样就能保证其与SC模型的执行顺序一致。

而对于RMO，在PSO的基础上又引入了load-load与load-store乱序。RMO的读内存屏障就要保证前面的load指令必须先于后面的load/store指令先执行，不允许将其访问提前执行。也就是强制刷新取主内存中数据



# Hash算法

**传统Hash算法**

即将任意长度的二进制值映射为较短的固定长度的二进制值，这个小的二进制值称为哈希值。哈希值是一段数据唯一且极其紧凑的数值表示形式

**Hash一致性算法**

> [参考地址：5分钟理解一致性哈希算法](https://juejin.cn/post/6844903750860013576)

对于传统Hash算法进行改造，满足分布式场景下动态Cache环境下，算法满足均衡，单调（改动最小），分散性，负载。

将哈希空间按照Cache节点唯一表示的Hash值划分不同区段，不同区段顺时针对应着不同Cache节点，这样增加或者减少节点（容错性和扩展性）都会满足一致性Hash算法的要求。除此之外，对于节点较少的节点集群，可以进行多次hash，映射不同区段。来实现均衡化

![哈希环3](https://raw.githubusercontent.com/xiaoluxiang/picCollect/main/workDesign/img/1545917163991.png)
