# verilog-lab

《Verilog 数字系统设计》课程实验

## 实验一 简单组合逻辑设计

比较两个字节的大小，如 `a[7:0]` 大于 `b[7:0]`，则输出高电平，否则输出低电平；并改写测试模型，使其能进行比较全面的测试。

## 实验二 简单分频时序电路的设计

依然做 `clk_in` 的 2 分频 `clk_out`，要求输出时钟的相位与上面的 1/2 分频器的输出正好相反。编写测试模块，给出仿真波形。

## 实验三 利用条件语句实现计数分频时序电路

利用 `10MHz` 的时钟设计一个单周期形状的周期波形。单周期形状如下：

```
                     __________
                    |          |
____________________|          |____________________
        20us            10us            20us
```
