+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst_reorder_buffer                                                   ; 186   ; 2              ; 0            ; 2              ; 34     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_data_memory                                                      ; 50    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_load_store_pipeline                                              ; 62    ; 4              ; 0            ; 4              ; 70     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:1:inst_arith_logic_pipeline|inst_alu|inst_nand  ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:1:inst_arith_logic_pipeline|inst_alu|inst_sub   ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:1:inst_arith_logic_pipeline|inst_alu|inst_add_c ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:1:inst_arith_logic_pipeline|inst_alu|inst_add   ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:1:inst_arith_logic_pipeline|inst_alu            ; 72    ; 16             ; 0            ; 16             ; 18     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:1:inst_arith_logic_pipeline                     ; 64    ; 31             ; 0            ; 31             ; 68     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:0:inst_arith_logic_pipeline|inst_alu|inst_nand  ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:0:inst_arith_logic_pipeline|inst_alu|inst_sub   ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:0:inst_arith_logic_pipeline|inst_alu|inst_add_c ; 34    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:0:inst_arith_logic_pipeline|inst_alu|inst_add   ; 32    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:0:inst_arith_logic_pipeline|inst_alu            ; 72    ; 16             ; 0            ; 16             ; 18     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; \arith_logic_pipeline:0:inst_arith_logic_pipeline                     ; 64    ; 31             ; 0            ; 31             ; 68     ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_reservation_station                                              ; 183   ; 6              ; 1            ; 6              ; 186    ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_register_file                                                    ; 161   ; 20             ; 26           ; 20             ; 90     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_pc_adder_2_bit16_adder                                           ; 32    ; 16             ; 0            ; 16             ; 16     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_ir_decoder_buffer                                                ; 100   ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_ir_decoder                                                       ; 64    ; 0              ; 0            ; 0              ; 98     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_ir_buffer                                                        ; 66    ; 0              ; 0            ; 0              ; 64     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst_ir_memory                                                        ; 17    ; 8              ; 1            ; 8              ; 64     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
