Timing Analyzer report for fifo_sync_ctrl4
Fri Aug  2 10:03:19 2024
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 125C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 125C Model Setup Summary
  8. Slow 1200mV 125C Model Hold Summary
  9. Slow 1200mV 125C Model Recovery Summary
 10. Slow 1200mV 125C Model Removal Summary
 11. Slow 1200mV 125C Model Minimum Pulse Width Summary
 12. Slow 1200mV 125C Model Setup: 'clk'
 13. Slow 1200mV 125C Model Hold: 'clk'
 14. Slow 1200mV 125C Model Metastability Summary
 15. Slow 1200mV -40C Model Fmax Summary
 16. Slow 1200mV -40C Model Setup Summary
 17. Slow 1200mV -40C Model Hold Summary
 18. Slow 1200mV -40C Model Recovery Summary
 19. Slow 1200mV -40C Model Removal Summary
 20. Slow 1200mV -40C Model Minimum Pulse Width Summary
 21. Slow 1200mV -40C Model Setup: 'clk'
 22. Slow 1200mV -40C Model Hold: 'clk'
 23. Slow 1200mV -40C Model Metastability Summary
 24. Fast 1200mV -40C Model Setup Summary
 25. Fast 1200mV -40C Model Hold Summary
 26. Fast 1200mV -40C Model Recovery Summary
 27. Fast 1200mV -40C Model Removal Summary
 28. Fast 1200mV -40C Model Minimum Pulse Width Summary
 29. Fast 1200mV -40C Model Setup: 'clk'
 30. Fast 1200mV -40C Model Hold: 'clk'
 31. Fast 1200mV -40C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv n40c Model)
 36. Signal Integrity Metrics (Slow 1200mv 125c Model)
 37. Signal Integrity Metrics (Fast 1200mv n40c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                         ;
+-----------------------+---------------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                  ;
; Revision Name         ; fifo_sync_ctrl4                                         ;
; Device Family         ; Cyclone IV E                                            ;
; Device Name           ; EP4CE6E22A7                                             ;
; Timing Models         ; Final                                                   ;
; Delay Model           ; Combined                                                ;
; Rise/Fall Delays      ; Enabled                                                 ;
+-----------------------+---------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 12          ;
;                            ;             ;
; Average used               ; 1.07        ;
; Maximum used               ; 12          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.6%      ;
;     Processors 3-12        ;   0.6%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 390.02 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 125C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.564 ; -21.540             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 125C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.468 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 125C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 125C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 125C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -35.714                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Setup: 'clk'                                                                        ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.564 ; w_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.485      ;
; -1.495 ; r_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.417      ;
; -1.489 ; w_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.410      ;
; -1.455 ; w_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.376      ;
; -1.448 ; w_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.369      ;
; -1.445 ; w_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.366      ;
; -1.444 ; r_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.366      ;
; -1.404 ; w_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.325      ;
; -1.400 ; r_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.321      ;
; -1.385 ; empty_reg    ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 2.307      ;
; -1.372 ; w_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.293      ;
; -1.365 ; r_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.286      ;
; -1.339 ; r_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 2.261      ;
; -1.333 ; r_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 2.255      ;
; -1.308 ; r_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.230      ;
; -1.282 ; w_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.203      ;
; -1.253 ; empty_reg    ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.175      ;
; -1.251 ; r_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 2.173      ;
; -1.241 ; r_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 2.163      ;
; -1.236 ; r_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.158      ;
; -1.216 ; w_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.137      ;
; -1.214 ; w_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.135      ;
; -1.170 ; w_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.091      ;
; -1.169 ; w_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.090      ;
; -1.157 ; r_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.079      ;
; -1.156 ; r_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 2.078      ;
; -1.145 ; w_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.066      ;
; -1.125 ; w_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 2.046      ;
; -1.103 ; w_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.024      ;
; -1.102 ; w_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.023      ;
; -1.098 ; w_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 2.019      ;
; -1.032 ; full_reg     ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 1.954      ;
; -1.013 ; w_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.076     ; 1.934      ;
; -0.991 ; full_reg     ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 1.913      ;
; -0.987 ; full_reg     ; w_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.987 ; full_reg     ; w_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.910      ;
; -0.980 ; empty_reg    ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.903      ;
; -0.967 ; r_ptr_reg[8] ; r_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.889      ;
; -0.937 ; w_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 1.858      ;
; -0.895 ; r_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 1.817      ;
; -0.885 ; r_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 1.807      ;
; -0.833 ; empty_reg    ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.833 ; empty_reg    ; r_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.833 ; empty_reg    ; r_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.833 ; empty_reg    ; r_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.833 ; empty_reg    ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.833 ; empty_reg    ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.833 ; empty_reg    ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.833 ; empty_reg    ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.833 ; empty_reg    ; r_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.755      ;
; -0.821 ; w_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.076     ; 1.742      ;
; -0.773 ; r_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 1.695      ;
; -0.771 ; r_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 1.693      ;
; -0.770 ; r_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 1.692      ;
; -0.767 ; w_ptr_reg[8] ; w_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.689      ;
; -0.757 ; r_ptr_reg[6] ; r_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.679      ;
; -0.614 ; r_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 1.536      ;
; -0.547 ; r_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.075     ; 1.469      ;
; -0.512 ; r_ptr_reg[9] ; r_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.076     ; 1.433      ;
; -0.485 ; r_ptr_reg[1] ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.408      ;
; -0.475 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.397      ;
; -0.450 ; r_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.075     ; 1.372      ;
; -0.441 ; r_ptr_reg[5] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.363      ;
; -0.296 ; w_ptr_reg[1] ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.218      ;
; -0.292 ; r_ptr_reg[0] ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.215      ;
; -0.287 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.209      ;
; -0.286 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.208      ;
; -0.277 ; w_ptr_reg[6] ; w_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.199      ;
; -0.249 ; w_ptr_reg[0] ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.171      ;
; -0.241 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.163      ;
; -0.240 ; w_ptr_reg[9] ; w_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.162      ;
; -0.120 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.042      ;
; -0.095 ; r_ptr_reg[7] ; r_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.017      ;
; -0.086 ; w_ptr_reg[5] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.008      ;
; -0.084 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.075     ; 1.006      ;
; -0.068 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.075     ; 0.990      ;
; 0.061  ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.075     ; 0.861      ;
; 0.085  ; w_ptr_reg[7] ; w_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.075     ; 0.837      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 125C Model Hold: 'clk'                                                                        ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.468 ; w_ptr_reg[7] ; w_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.732      ;
; 0.491 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.755      ;
; 0.593 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.857      ;
; 0.593 ; w_ptr_reg[5] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.857      ;
; 0.602 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.866      ;
; 0.642 ; r_ptr_reg[7] ; r_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.906      ;
; 0.659 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.923      ;
; 0.703 ; w_ptr_reg[1] ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.075      ; 0.967      ;
; 0.773 ; w_ptr_reg[0] ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.037      ;
; 0.775 ; w_ptr_reg[9] ; w_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.039      ;
; 0.793 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.057      ;
; 0.838 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.102      ;
; 0.847 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.111      ;
; 0.847 ; w_ptr_reg[6] ; w_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.111      ;
; 0.873 ; r_ptr_reg[0] ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.138      ;
; 0.947 ; r_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.211      ;
; 1.016 ; r_ptr_reg[1] ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.281      ;
; 1.022 ; r_ptr_reg[5] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.286      ;
; 1.049 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.313      ;
; 1.068 ; r_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.332      ;
; 1.072 ; r_ptr_reg[9] ; r_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.074      ; 1.335      ;
; 1.086 ; r_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.350      ;
; 1.252 ; r_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.516      ;
; 1.256 ; r_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.520      ;
; 1.294 ; r_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.558      ;
; 1.323 ; r_ptr_reg[6] ; r_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.587      ;
; 1.335 ; w_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.598      ;
; 1.336 ; w_ptr_reg[8] ; w_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.600      ;
; 1.342 ; r_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.606      ;
; 1.345 ; r_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.609      ;
; 1.371 ; w_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.634      ;
; 1.414 ; full_reg     ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.678      ;
; 1.499 ; full_reg     ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.763      ;
; 1.500 ; empty_reg    ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.500 ; empty_reg    ; r_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.500 ; empty_reg    ; r_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.500 ; empty_reg    ; r_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.500 ; empty_reg    ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.500 ; empty_reg    ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.500 ; empty_reg    ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.500 ; empty_reg    ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.500 ; empty_reg    ; r_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.764      ;
; 1.516 ; w_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.779      ;
; 1.528 ; w_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.791      ;
; 1.545 ; r_ptr_reg[8] ; r_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.075      ; 1.809      ;
; 1.552 ; w_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.815      ;
; 1.562 ; w_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.825      ;
; 1.565 ; r_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.829      ;
; 1.574 ; w_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.837      ;
; 1.594 ; w_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.857      ;
; 1.601 ; w_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.864      ;
; 1.613 ; r_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.877      ;
; 1.614 ; r_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.878      ;
; 1.623 ; r_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.887      ;
; 1.630 ; full_reg     ; w_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.630 ; full_reg     ; w_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.895      ;
; 1.660 ; empty_reg    ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.076      ; 1.925      ;
; 1.662 ; r_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.926      ;
; 1.663 ; r_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.927      ;
; 1.669 ; r_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.933      ;
; 1.680 ; w_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.943      ;
; 1.689 ; empty_reg    ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.953      ;
; 1.706 ; empty_reg    ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 1.970      ;
; 1.713 ; w_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.976      ;
; 1.714 ; w_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 1.977      ;
; 1.719 ; w_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.982      ;
; 1.724 ; r_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.075      ; 1.988      ;
; 1.764 ; w_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.027      ;
; 1.767 ; r_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.030      ;
; 1.786 ; r_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.049      ;
; 1.813 ; w_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.076      ;
; 1.824 ; w_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.087      ;
; 1.824 ; w_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.087      ;
; 1.825 ; w_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.088      ;
; 1.845 ; w_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.074      ; 2.108      ;
; 1.906 ; r_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.170      ;
; 1.929 ; w_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.074      ; 2.192      ;
; 1.944 ; r_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.075      ; 2.208      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV 125C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 453.51 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.205 ; -15.571             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.415 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -31.270                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                        ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -1.205 ; w_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 2.142      ;
; -1.167 ; r_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.105      ;
; -1.134 ; r_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 2.072      ;
; -1.105 ; w_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 2.042      ;
; -1.073 ; w_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.010      ;
; -1.066 ; r_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 2.003      ;
; -1.054 ; w_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.991      ;
; -1.054 ; empty_reg    ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.992      ;
; -1.041 ; w_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.978      ;
; -1.039 ; w_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.976      ;
; -1.024 ; r_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.961      ;
; -1.012 ; w_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.949      ;
; -0.988 ; r_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.926      ;
; -0.962 ; r_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.900      ;
; -0.942 ; w_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.879      ;
; -0.935 ; empty_reg    ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.873      ;
; -0.930 ; w_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.867      ;
; -0.929 ; w_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.866      ;
; -0.919 ; w_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.856      ;
; -0.911 ; r_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.849      ;
; -0.905 ; r_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.843      ;
; -0.885 ; r_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.823      ;
; -0.876 ; r_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.814      ;
; -0.875 ; w_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.812      ;
; -0.864 ; w_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.801      ;
; -0.861 ; r_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.799      ;
; -0.851 ; r_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.789      ;
; -0.800 ; w_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.737      ;
; -0.800 ; w_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.737      ;
; -0.774 ; full_reg     ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.712      ;
; -0.766 ; w_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.703      ;
; -0.765 ; w_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.702      ;
; -0.762 ; w_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.063     ; 1.699      ;
; -0.752 ; r_ptr_reg[8] ; r_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.690      ;
; -0.727 ; empty_reg    ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.665      ;
; -0.716 ; full_reg     ; w_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.716 ; full_reg     ; w_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.654      ;
; -0.709 ; full_reg     ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.647      ;
; -0.682 ; w_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.619      ;
; -0.606 ; w_ptr_reg[8] ; w_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.543      ;
; -0.584 ; r_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.522      ;
; -0.580 ; w_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.063     ; 1.517      ;
; -0.574 ; r_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.512      ;
; -0.570 ; empty_reg    ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.570 ; empty_reg    ; r_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.570 ; empty_reg    ; r_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.570 ; empty_reg    ; r_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.570 ; empty_reg    ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.570 ; empty_reg    ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.570 ; empty_reg    ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.570 ; empty_reg    ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.570 ; empty_reg    ; r_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.508      ;
; -0.534 ; r_ptr_reg[6] ; r_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.472      ;
; -0.519 ; r_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.457      ;
; -0.493 ; r_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.431      ;
; -0.477 ; r_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.415      ;
; -0.357 ; r_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.295      ;
; -0.332 ; r_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.062     ; 1.270      ;
; -0.302 ; r_ptr_reg[9] ; r_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.239      ;
; -0.282 ; r_ptr_reg[1] ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.220      ;
; -0.279 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.217      ;
; -0.250 ; r_ptr_reg[5] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.188      ;
; -0.229 ; r_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.062     ; 1.167      ;
; -0.134 ; r_ptr_reg[0] ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.072      ;
; -0.116 ; w_ptr_reg[6] ; w_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.053      ;
; -0.107 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.062     ; 1.045      ;
; -0.096 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.033      ;
; -0.088 ; w_ptr_reg[1] ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.063     ; 1.025      ;
; -0.057 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.062     ; 0.995      ;
; -0.051 ; w_ptr_reg[0] ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.988      ;
; -0.044 ; w_ptr_reg[9] ; w_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.981      ;
; 0.041  ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.062     ; 0.897      ;
; 0.064  ; r_ptr_reg[7] ; r_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.062     ; 0.874      ;
; 0.088  ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.849      ;
; 0.088  ; w_ptr_reg[5] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.849      ;
; 0.089  ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.848      ;
; 0.214  ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.723      ;
; 0.234  ; w_ptr_reg[7] ; w_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.063     ; 0.703      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                        ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.415 ; w_ptr_reg[7] ; w_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.646      ;
; 0.433 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.664      ;
; 0.519 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.750      ;
; 0.524 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.755      ;
; 0.524 ; w_ptr_reg[5] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.755      ;
; 0.562 ; r_ptr_reg[7] ; r_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.792      ;
; 0.577 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.807      ;
; 0.615 ; w_ptr_reg[1] ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.846      ;
; 0.680 ; w_ptr_reg[0] ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.911      ;
; 0.693 ; w_ptr_reg[9] ; w_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.924      ;
; 0.713 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.943      ;
; 0.720 ; w_ptr_reg[6] ; w_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.951      ;
; 0.731 ; r_ptr_reg[0] ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.962      ;
; 0.740 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 0.970      ;
; 0.759 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 0.990      ;
; 0.833 ; r_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.063      ;
; 0.872 ; r_ptr_reg[1] ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.103      ;
; 0.894 ; r_ptr_reg[5] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.124      ;
; 0.903 ; r_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.133      ;
; 0.915 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.145      ;
; 0.938 ; r_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.168      ;
; 0.947 ; r_ptr_reg[9] ; r_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.177      ;
; 1.067 ; r_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.297      ;
; 1.080 ; r_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.310      ;
; 1.083 ; r_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.313      ;
; 1.095 ; w_ptr_reg[8] ; w_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.326      ;
; 1.147 ; w_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.377      ;
; 1.154 ; r_ptr_reg[6] ; r_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.384      ;
; 1.155 ; r_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.385      ;
; 1.158 ; r_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.388      ;
; 1.200 ; full_reg     ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.430      ;
; 1.219 ; w_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.449      ;
; 1.252 ; full_reg     ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.482      ;
; 1.296 ; w_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.526      ;
; 1.309 ; r_ptr_reg[8] ; r_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.539      ;
; 1.327 ; empty_reg    ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.327 ; empty_reg    ; r_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.327 ; empty_reg    ; r_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.327 ; empty_reg    ; r_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.327 ; empty_reg    ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.327 ; empty_reg    ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.327 ; empty_reg    ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.327 ; empty_reg    ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.327 ; empty_reg    ; r_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.062      ; 1.557      ;
; 1.338 ; w_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.568      ;
; 1.352 ; r_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.582      ;
; 1.376 ; w_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.606      ;
; 1.384 ; w_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.614      ;
; 1.385 ; w_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.615      ;
; 1.388 ; w_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.618      ;
; 1.394 ; w_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.624      ;
; 1.411 ; r_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.641      ;
; 1.413 ; r_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.643      ;
; 1.426 ; empty_reg    ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.656      ;
; 1.430 ; r_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.660      ;
; 1.432 ; r_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.662      ;
; 1.440 ; full_reg     ; w_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.440 ; full_reg     ; w_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.671      ;
; 1.441 ; w_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.671      ;
; 1.454 ; empty_reg    ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.063      ; 1.685      ;
; 1.456 ; r_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.686      ;
; 1.471 ; w_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.701      ;
; 1.471 ; empty_reg    ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.701      ;
; 1.480 ; r_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.710      ;
; 1.493 ; w_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.723      ;
; 1.501 ; w_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.731      ;
; 1.517 ; r_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.747      ;
; 1.526 ; r_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.756      ;
; 1.539 ; r_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.769      ;
; 1.545 ; w_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.775      ;
; 1.547 ; w_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.777      ;
; 1.600 ; w_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.830      ;
; 1.609 ; w_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.839      ;
; 1.610 ; w_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.840      ;
; 1.614 ; w_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.844      ;
; 1.643 ; r_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.873      ;
; 1.651 ; r_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.062      ; 1.881      ;
; 1.684 ; w_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.914      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Slow 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.167 ; -0.299              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.195 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -26.353                           ;
+-------+--------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                        ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -0.167 ; w_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.120      ;
; -0.132 ; r_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.086      ;
; -0.131 ; w_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.084      ;
; -0.126 ; r_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 1.080      ;
; -0.114 ; w_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.067      ;
; -0.114 ; w_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.067      ;
; -0.103 ; w_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.056      ;
; -0.100 ; w_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.053      ;
; -0.093 ; r_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 1.046      ;
; -0.078 ; w_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.031      ;
; -0.072 ; r_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 1.025      ;
; -0.065 ; r_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.019      ;
; -0.050 ; r_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 1.004      ;
; -0.043 ; r_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.997      ;
; -0.041 ; empty_reg    ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.995      ;
; -0.031 ; w_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.984      ;
; -0.014 ; r_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.968      ;
; -0.014 ; w_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.967      ;
; -0.013 ; r_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.967      ;
; -0.010 ; w_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.963      ;
; -0.009 ; r_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.963      ;
; 0.002  ; empty_reg    ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.952      ;
; 0.005  ; w_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.948      ;
; 0.014  ; r_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.940      ;
; 0.023  ; w_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.930      ;
; 0.025  ; w_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.928      ;
; 0.030  ; w_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.923      ;
; 0.040  ; r_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.914      ;
; 0.047  ; w_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.906      ;
; 0.049  ; w_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.904      ;
; 0.063  ; w_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.890      ;
; 0.066  ; full_reg     ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.888      ;
; 0.084  ; w_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.035     ; 0.869      ;
; 0.085  ; r_ptr_reg[8] ; r_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.869      ;
; 0.086  ; full_reg     ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.868      ;
; 0.091  ; empty_reg    ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.863      ;
; 0.109  ; full_reg     ; w_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.109  ; full_reg     ; w_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.845      ;
; 0.121  ; w_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.832      ;
; 0.157  ; r_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.797      ;
; 0.158  ; r_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.796      ;
; 0.159  ; w_ptr_reg[8] ; w_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.794      ;
; 0.164  ; empty_reg    ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.164  ; empty_reg    ; r_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.164  ; empty_reg    ; r_ptr_reg[7] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.164  ; empty_reg    ; r_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.164  ; empty_reg    ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.164  ; empty_reg    ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.164  ; empty_reg    ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.164  ; empty_reg    ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.164  ; empty_reg    ; r_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.790      ;
; 0.172  ; w_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.035     ; 0.781      ;
; 0.179  ; r_ptr_reg[6] ; r_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.775      ;
; 0.203  ; r_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.751      ;
; 0.211  ; r_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.743      ;
; 0.214  ; r_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.740      ;
; 0.278  ; r_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.676      ;
; 0.307  ; r_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 1.000        ; -0.034     ; 0.647      ;
; 0.311  ; r_ptr_reg[9] ; r_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.642      ;
; 0.313  ; r_ptr_reg[1] ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.641      ;
; 0.338  ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.616      ;
; 0.344  ; r_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 1.000        ; -0.034     ; 0.610      ;
; 0.348  ; r_ptr_reg[5] ; r_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.606      ;
; 0.394  ; r_ptr_reg[0] ; r_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.560      ;
; 0.400  ; w_ptr_reg[6] ; w_ptr_reg[5] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.553      ;
; 0.406  ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.548      ;
; 0.408  ; w_ptr_reg[1] ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.545      ;
; 0.423  ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.530      ;
; 0.426  ; w_ptr_reg[0] ; w_ptr_reg[9] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.527      ;
; 0.431  ; w_ptr_reg[9] ; w_ptr_reg[8] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.522      ;
; 0.447  ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.507      ;
; 0.507  ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.447      ;
; 0.510  ; w_ptr_reg[5] ; w_ptr_reg[4] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.443      ;
; 0.511  ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.442      ;
; 0.521  ; r_ptr_reg[7] ; r_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.034     ; 0.433      ;
; 0.522  ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.431      ;
; 0.572  ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.381      ;
; 0.583  ; w_ptr_reg[7] ; w_ptr_reg[6] ; clk          ; clk         ; 1.000        ; -0.035     ; 0.370      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                        ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 0.195 ; w_ptr_reg[7] ; w_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.312      ;
; 0.206 ; w_ptr_reg[4] ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.323      ;
; 0.250 ; w_ptr_reg[3] ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.367      ;
; 0.251 ; w_ptr_reg[5] ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.368      ;
; 0.258 ; w_ptr_reg[1] ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.375      ;
; 0.268 ; r_ptr_reg[7] ; r_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.384      ;
; 0.277 ; r_ptr_reg[4] ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.393      ;
; 0.302 ; w_ptr_reg[1] ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.419      ;
; 0.323 ; w_ptr_reg[9] ; w_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.440      ;
; 0.324 ; w_ptr_reg[0] ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.441      ;
; 0.330 ; r_ptr_reg[3] ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.446      ;
; 0.351 ; w_ptr_reg[2] ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.468      ;
; 0.357 ; w_ptr_reg[6] ; w_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.474      ;
; 0.358 ; r_ptr_reg[1] ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.474      ;
; 0.366 ; r_ptr_reg[0] ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.483      ;
; 0.400 ; r_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.516      ;
; 0.421 ; r_ptr_reg[1] ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.538      ;
; 0.423 ; r_ptr_reg[5] ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.539      ;
; 0.433 ; r_ptr_reg[2] ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.549      ;
; 0.450 ; r_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.566      ;
; 0.451 ; r_ptr_reg[9] ; r_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.567      ;
; 0.461 ; r_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.577      ;
; 0.526 ; r_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.642      ;
; 0.531 ; r_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.647      ;
; 0.546 ; r_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.662      ;
; 0.561 ; w_ptr_reg[7] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.677      ;
; 0.564 ; w_ptr_reg[8] ; w_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.681      ;
; 0.567 ; r_ptr_reg[6] ; r_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.683      ;
; 0.569 ; r_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.685      ;
; 0.570 ; r_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.686      ;
; 0.577 ; w_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.693      ;
; 0.589 ; full_reg     ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.705      ;
; 0.624 ; full_reg     ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.740      ;
; 0.644 ; w_ptr_reg[8] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.760      ;
; 0.645 ; w_ptr_reg[7] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.761      ;
; 0.648 ; empty_reg    ; r_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; empty_reg    ; r_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; empty_reg    ; r_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; empty_reg    ; r_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; empty_reg    ; r_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; empty_reg    ; r_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; empty_reg    ; r_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; empty_reg    ; r_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.648 ; empty_reg    ; r_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.764      ;
; 0.656 ; r_ptr_reg[8] ; r_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.034      ; 0.772      ;
; 0.657 ; w_ptr_reg[8] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.773      ;
; 0.658 ; r_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.774      ;
; 0.658 ; w_ptr_reg[3] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.774      ;
; 0.659 ; w_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.775      ;
; 0.668 ; w_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.784      ;
; 0.669 ; w_ptr_reg[6] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.785      ;
; 0.684 ; r_ptr_reg[4] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.800      ;
; 0.685 ; r_ptr_reg[0] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.801      ;
; 0.687 ; r_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.803      ;
; 0.696 ; r_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.812      ;
; 0.698 ; r_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.814      ;
; 0.707 ; w_ptr_reg[3] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.823      ;
; 0.708 ; r_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.824      ;
; 0.712 ; full_reg     ; w_ptr_reg[7] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[8] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[0] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[1] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[2] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[3] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[4] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[5] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.712 ; full_reg     ; w_ptr_reg[6] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.829      ;
; 0.715 ; empty_reg    ; r_ptr_reg[9] ; clk          ; clk         ; 0.000        ; 0.035      ; 0.832      ;
; 0.716 ; w_ptr_reg[2] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.832      ;
; 0.719 ; w_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.835      ;
; 0.720 ; w_ptr_reg[2] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.836      ;
; 0.729 ; r_ptr_reg[6] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.845      ;
; 0.742 ; w_ptr_reg[5] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.858      ;
; 0.744 ; r_ptr_reg[9] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.860      ;
; 0.744 ; empty_reg    ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.860      ;
; 0.751 ; empty_reg    ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.867      ;
; 0.755 ; r_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.871      ;
; 0.765 ; w_ptr_reg[5] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.881      ;
; 0.768 ; w_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.884      ;
; 0.771 ; w_ptr_reg[4] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.887      ;
; 0.772 ; w_ptr_reg[9] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.888      ;
; 0.772 ; w_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.888      ;
; 0.798 ; r_ptr_reg[1] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.914      ;
; 0.813 ; r_ptr_reg[0] ; full_reg     ; clk          ; clk         ; 0.000        ; 0.034      ; 0.929      ;
; 0.814 ; w_ptr_reg[1] ; empty_reg    ; clk          ; clk         ; 0.000        ; 0.034      ; 0.930      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


------------------------------------------------
; Fast 1200mV -40C Model Metastability Summary ;
------------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.564  ; 0.195 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.564  ; 0.195 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -21.54  ; 0.0   ; 0.0      ; 0.0     ; -35.714             ;
;  clk             ; -21.540 ; 0.000 ; N/A      ; N/A     ; -35.714             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; full          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; empty         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; w_addr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[8]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; r_addr[9]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; wr                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rd                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; w_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; w_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.39 V              ; -0.0122 V           ; 0.154 V                              ; 0.017 V                              ; 4.74e-10 s                  ; 4.5e-10 s                   ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.39 V             ; -0.0122 V          ; 0.154 V                             ; 0.017 V                             ; 4.74e-10 s                 ; 4.5e-10 s                  ; No                        ; Yes                       ;
; r_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.4 V               ; -0.0195 V           ; 0.196 V                              ; 0.023 V                              ; 2.87e-10 s                  ; 3.09e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.4 V              ; -0.0195 V          ; 0.196 V                             ; 0.023 V                             ; 2.87e-10 s                 ; 3.09e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; r_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.4 V               ; -0.0306 V           ; 0.178 V                              ; 0.087 V                              ; 2.81e-10 s                  ; 2.95e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.4 V              ; -0.0306 V          ; 0.178 V                             ; 0.087 V                             ; 2.81e-10 s                 ; 2.95e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0797 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0797 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 125c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; w_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.091 V                              ; 0.053 V                              ; 3.77e-09 s                  ; 3.59e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.091 V                             ; 0.053 V                             ; 3.77e-09 s                 ; 3.59e-09 s                 ; Yes                       ; Yes                       ;
; w_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.34 V              ; -0.0096 V           ; 0.063 V                              ; 0.023 V                              ; 6.92e-10 s                  ; 6.75e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.34 V             ; -0.0096 V          ; 0.063 V                             ; 0.023 V                             ; 6.92e-10 s                 ; 6.75e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.35 V              ; -0.0124 V           ; 0.057 V                              ; 0.05 V                               ; 4.87e-10 s                  ; 5.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.35 V             ; -0.0124 V          ; 0.057 V                             ; 0.05 V                              ; 4.87e-10 s                 ; 5.02e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.32e-06 V                   ; 2.33 V              ; -0.00204 V          ; 0.094 V                              ; 0.055 V                              ; 3.78e-09 s                  ; 3.62e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.32e-06 V                  ; 2.33 V             ; -0.00204 V         ; 0.094 V                             ; 0.055 V                             ; 3.78e-09 s                 ; 3.62e-09 s                 ; Yes                       ; Yes                       ;
; r_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.91e-06 V                   ; 2.35 V              ; -0.00923 V          ; 0.127 V                              ; 0.041 V                              ; 4.74e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.91e-06 V                  ; 2.35 V             ; -0.00923 V         ; 0.127 V                             ; 0.041 V                             ; 4.74e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.33e-06 V                   ; 2.35 V              ; -0.00598 V          ; 0.095 V                              ; 0.012 V                              ; 4.54e-10 s                  ; 3.98e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.33e-06 V                  ; 2.35 V             ; -0.00598 V         ; 0.095 V                             ; 0.012 V                             ; 4.54e-10 s                 ; 3.98e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.86e-06 V                   ; 2.34 V              ; -0.00776 V          ; 0.107 V                              ; 0.033 V                              ; 6.63e-10 s                  ; 8.55e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.86e-06 V                  ; 2.34 V             ; -0.00776 V         ; 0.107 V                             ; 0.033 V                             ; 6.63e-10 s                 ; 8.55e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; full          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; empty         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; w_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; w_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; w_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; w_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.74 V              ; -0.0529 V           ; 0.285 V                              ; 0.071 V                              ; 2.99e-10 s                  ; 3.3e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.74 V             ; -0.0529 V          ; 0.285 V                             ; 0.071 V                             ; 2.99e-10 s                 ; 3.3e-10 s                  ; No                        ; Yes                       ;
; r_addr[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; r_addr[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.74 V              ; -0.0527 V           ; 0.162 V                              ; 0.083 V                              ; 2.61e-10 s                  ; 2.44e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.74 V             ; -0.0527 V          ; 0.162 V                             ; 0.083 V                             ; 2.61e-10 s                 ; 2.44e-10 s                 ; Yes                       ; Yes                       ;
; r_addr[8]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; r_addr[9]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.76 V              ; -0.0537 V           ; 0.17 V                               ; 0.079 V                              ; 2.61e-10 s                  ; 2.39e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.76 V             ; -0.0537 V          ; 0.17 V                              ; 0.079 V                             ; 2.61e-10 s                 ; 2.39e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 86       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 86       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 22    ; 22   ;
; Unconstrained Output Port Paths ; 22    ; 22   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rd         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; rd         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; reset      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; wr         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; empty       ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; full        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; r_addr[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[7]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[8]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; w_addr[9]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Standard Edition
    Info: Processing started: Fri Aug  2 10:03:17 2024
Info: Command: quartus_sta fifo_sync_ctrl4 -c fifo_sync_ctrl4
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 12 of the 12 processors detected
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 125 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'fifo_sync_ctrl4.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 125C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.564
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.564             -21.540 clk 
Info (332146): Worst-case hold slack is 0.468
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.468               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -35.714 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.205
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.205             -15.571 clk 
Info (332146): Worst-case hold slack is 0.415
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.415               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -31.270 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.167
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.167              -0.299 clk 
Info (332146): Worst-case hold slack is 0.195
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.195               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -26.353 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 550 megabytes
    Info: Processing ended: Fri Aug  2 10:03:19 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


