2中文摘要
本計畫『低功率 CMOS WCDMA 前端收發器之晶片設計(II)』執行前端發射器之設計，
設計應用在 WCDMA 之升頻混波器、功率放大器和整數-N 頻率合成器，使用台積電與聯電的
0.18 微米 1P6M CMOS 製程進行模擬與電路實現。首先升頻混波器的電路設計利用電流再生
(Current-Reuse)與多閘極電晶體(MGTR)的方式設計一個 2GHz 的CMOS 直轉式的混波器應用在
WCDMA 發射機，混波器中的差動輸入轉導級使用電流再使用的架構來克服供應電壓的限制並
且使用多閘極相連的電晶體的方式來增加第三階截斷點的線性度。並利用差動轉單端的電路將
差動的RF訊號轉換成單端。此混波器利用UMC 0.18微米製程所設計與製作，當輸入中頻10MHz
的頻率、-30 dBm 的功率與輸入 1.94GHz 本地振盪的訊號、0dBm 的功率與輸出 1.95GHz 的RF
訊號，在 1 伏特的供應電壓下，此晶片可達到：5.75dB 的轉換增益、10dBm 的第三輸出階截斷
點、6.2dBm 的第三階輸入截斷點和 5.35 毫瓦的功率消耗。我們提出第二個電路是應用於高輸出
功率、高增益、高線性度功率放大器，此電路使用三級放大器的架構，輸出級使用多閘極相連
的電晶體(MTGR)技術，在晶片實驗結果此功率放大器可以完成在1dB壓縮點時可以得到24.4dB
的功率增益、25dBm 的輸出功率、33.5%的增加功率效率(PAE)，在線性度方面可達到 27.6dBm
的輸出三階截斷點(OIP3)；我們提出第三個電路是應用在 WCDMA 傳送端的整數-N 頻率合成
器，此頻率合成器包含相位頻率比較器、電流幫浦、迴路濾波器、電感電容-電壓控制振盪器
(LC-VCO)和除頻器，經由模擬結果，此電感電容-電壓控制振盪器(LC-VCO)的相位雜訊，在
1MHz 的偏移頻率下為-114dBc/HzMHz，振盪頻率的範圍可以從 3.438GHz 到 4.37GHz，振盪器
的增益可以達到 518MHz/V，在除頻器的部分，我們使用一個雙模除組的預除器和一個
pulse-swallow 的計數器組成一個完整的除頻器，然而此頻率合成器模擬鎖定時間低於 8μs。
關鍵詞：無線通訊、頻率合成器、接收器、發射器、收發器、射頻
英文摘要
The major work of this project is “Chip Design of Low-power WCDMA Transmitter and
Receiver (II)”. Currently, we have presents the design of up-conversion mixer, power amplifier
(PA) and integer-N frequency synthesizer in TSMC and UMC 0.18μm 1P6M RF/Mixer-signal
CMOS process for WCDMA applications. First, a 2GHz CMOS direct-conversion mixer with
current-reuse and multiple-gated-transistors (MGTR) topologies is designed for application in a
WCDMA transmitter. The current-reuse topology is used to overcome the limitation of supply
voltage and the MGTR topology is used to increase the linearity of third-order intercept point in
the differential input transconductance stage of the mixer. The differential RF signal is converted
into single-end signal by a differential-to-single circuit. The mixer is designed and implemented
in UMC 0.18 µm CMOS technology. With -30 dBm power for 10 MHz input IF, 0 dBm power
for 1.94 GHz input LO and 1.95 GHz output RF, the test chip achieved: 5.75 dB conversion gain,
10 dBm OIP3, 6.2 dBm IIP3, and 5.35 mW power consumption for 1 V supply voltage. Second,
we propose a power amplifier (PA) for high output power and high linearity WCDMA
applications. This PA is designed based on a three-stage configuration and an output stage
designed by a multiple gated transistor (MGTR) topology. Experimental results show that the
power amplifier achieves 24.4dB of power gain, 25dBm of 1dB compression power output,
33.5% power added efficiency (PAE) at gain compression point and 27.6dBm at third order
output interception point (OIP3). Third, we propose an integer-N frequency synthesizer for
WCDMA transmitter applications. The integer-N frequency synthesizer consists of PFD, charge
pump, loop filter, LC-VCO, and Pulse-swallow frequency divider. The LC-VCO is -114dBc/Hz
4一、前言
射頻發射機的設計重點在於如何有效率的把信號發射出，發射機與接收機不同的是發
射機是已知道的信號，功率放大器的設計效能主宰了整個發射機的優劣，接收機是將天線
接收到的微弱信號，線性放大到基頻可以處理的強度並將載波移除，所以收發機的要求低
成本、低功率、面積小為主要的考量，本研究計畫將設計全 CMOS 製程的低功率的 WCDMA
直轉式收發機，其原因在於:
1. 直接升降頻架構所需元件少，但是會有直流偏移、偶次階失真、相位與振幅不平衡、顫
動雜訊等問題，而超外差式接收機比較沒有，但超外差式整合於晶片面積過大，成了高
成本、低整合度、高功率消耗的設計。
2. 超外差升降頻架構，其優點是提供較大動態範圍和較高的靈敏度。直接降頻接收機直接
將 RF 訊號降至 DC 同時分為 I、Q 成份，其相位與振幅響應平衡不易維持，造成位元錯
誤率增加。外差式降頻器則將 RF 降至 IF 後，在 IF 頻率再降頻成 I、Q 成份，I、Q 通
道平衡較容易。
3. 提供高達 2GHz 以上低功率高頻率的頻率合成器，輸出訊號的頻率由波形轉器中的延遲
單元的個數來決定，且使用迴授迴圈中的除法器，藉由除頻的比值來精確的選擇頻道，
並利用波形轉換器（Waveform Converter）提高訊號頻率的輸出，所以在電路中可以不
用使用電感電容共振器來產生高頻，因此減少製程中電感和電容在高頻（GHz 以上）時
的不良效應，除此之外在相位頻率檢測器（Phase Frequency Detector）中的低相位雜訊
（Phase Noise）效應和突波（Spur）的影響都會考慮適當的方法，避免其影響整體頻率
合成器的效能，充電浦（Charge Pump）和迴圈濾波器（Loop Filter）的設計則符合高速
度（High Speed）和穩定度（Stability）的需求，電壓控制振盪器（Voltage Control Oscillator）
因為有波形轉換器提高輸入訊號的頻率，所以僅需一低頻電壓控制振盪器，由於此振盪
器運作在低頻，通常是數百 MHz，所以在設計上較簡易，同時也可達到低功率的需求。
二、研究目的
國內行動通訊的服務多樣化，手機普及率高達 110% ，隨著第三代無線通訊系統服務
的應用 ( 如中華電信、遠傳電信、台灣大哥大、聯邦電信、亞太行動寬頻 ) ，消費者將以
更便宜的費用，享受更高品質的服務；除了單純的低速語音服務，高頻寬的數據資料傳輸
將不再是夢想。隨著市場上第三代無線通訊系統終端設備的成長需求加大，國內終端設備
廠商陸續投入研發，勢必帶動下一波行動通訊產業的高峰。第三代無線通訊系統中的兩大
主流： WCDMA 與 cdma2000 都採用寬頻分碼多工進接系統 (CDMA)，以各項 3G 適用
服務來看，若以現有 2.5G 64kbits/s 的傳輸速率來看，下載一首 6Mb 音樂最少需要 12.5 分
鐘，但用 3G 系統僅需 2 分鐘左右；而要支援未來的影音串流服務或視訊電話，更最少需
要 3.84Mbits/s 以上才能避免訊號延遲產生影音不連貫的問題，所以實際使用的寬為
3.84MHz，不過為了預防彼此間的干擾，所需要的頻帶寬度至少需要 5 MH。
整個 3G 基頻系統單晶片技術涵蓋包括射頻、基頻信號處理、通信協定軟體三方面，
缺一不可，近年來，射頻 （Radio Frequency，RF）的 IC 設計已經成為晶片發展中的最重
要的項目之一，設計的考量，低成本、低功率與面積小率，消耗的產品已經變成了一個重
要的趨勢。
射頻收發系統大致可分為直接升降頻架構和超外差升降頻架構，直接升降頻架構所需
元件少，但是會有直流偏移、偶次階失真、相位與振幅不平衡、顫動雜訊等問題。超外差
升降頻架構，其優點是提供較大動態範圍和較高的靈敏度。但是需要較多的元件，而且在
選擇中頻時，要避免因交互調變造成接收靈敏度變差的情形。WCDMA 使用的 2 GHz 的載
波頻率，所需要的頻帶寬度至少需要 5 MHz，而每個 5 MHz的頻寬可以提供 8 kbps到 2 Mbps
的數據傳輸速率，藉由頻率合成器，分辨無線環境中相鄰的通訊頻道，因此需要高精確性，
低功率、低相位雜訊和高速度，因此頻率合成器的設計變的十分的重要。
WCDMA 其接收頻率在 2.11GHz 到 2.17GHz(down-link，基地台到手機)，發射頻率
6要的優點為可以消除直 DC-OFFSET 的問題，增增系統的線性， 減少雜訊，增加靈敏度。
這晶片使用 0.35um CMOS 技術完成，實驗結果傳送器在 1.92GHZ，有 50-dB 的動態範圍
電源消耗 363 毫瓦，接收器-115.4 dbm 的靈敏度，和 4.0 dB 的雜訊，80-dB 的動態範圍消
耗 396 毫瓦。
(2) A Direct-Conversion Receiver for the 3G WCDMA Standard [2]
一個高度整合的直接轉式第三行動電話接收器，使用 SiGe BiCMOS 技術完成，總源消
功率電源 2.7 伏特，電流 46 毫安培。圖十三 LNA 設計中，輸入雜訊在相互匹配的電路被
衰減，而 Cascode 架構不但可以得到較高的增益，可以提高訊號逆向的阻絕的效果。
(3) Design of a fully integrated 2 GHz CMOS frequency synthesizer [4]
這個頻率合成器是用在行動手機的傳送和接收上面，它包含64/65雙模預除器（Prescalar）
得到最大的輸入頻率為 2.4GHz 和功率消耗為 7.3mW，10 位元可程式化的除法器和石英振
盪參考頻率，一個相位檢測器和一個充電浦和一個被動式迴圈（passive loop）濾波器，還
有一個平衡電壓控制振盪器調整範圍為 1.8 到 2.2GHz。
這個雙模(64/65)預除器是使用相移的結構。這個最主要的優點為只有一個正反器操作
在全輸入頻率，因此最大的輸入頻率在轉換的結構中可能高於預除器。另外一方面，如果
最大可達到的頻率沒有需要的話，電路的區塊可能被理想化為低功率消耗。這一篇文章所
提出的合成器有兩個 10 位元可程式的除法器，這個除法器的比率可以從 2 到 1023。因為
一個 10 位元就可以設計 0 到 1023。但是這樣可能會有一些多餘而沒用到的位元，這樣會
使功率消耗沒有最佳化，因為多餘的位元只會使功率消耗的更多而已。
這個迴圈的頻寬和充電浦輸出電流成正比。它可以使充電浦的切換時間和抑制電壓控制振
盪器的相位雜訊。為了保持迴圈頻寬。把迴路濾波器當作被動積分器，充電浦的輸出電壓
會跟電壓控制振盪器調整後的電壓相等，
(4) A Completely Integrated，low noise，low power CMOS Frequency Synthesizer for GSM
Communications[5]
此一個低功率 22mW 900MHz 的頻率合成器最主要是用在 GSM 上，其電壓控制振盪
器是用 LC，另外還有包括低功率雙模除法器(DMD)，一個平衡切換的補償式。
一個頻率合成器現在一直繼續進行就是要更穩定、低功率、低雜訊，和很小的 footprint
頻率合成器。頻率合合需要產生複合訊號頻率，它的驅動參考或時間是由溫度補償石英振
盪所提供的。它提供了一個參考頻率給合成電路以便產生一個正確地穩定的訊號範圍且和
有較低的相位雜訊。它的電壓控制振盪器所操作的電壓範圍為 3.3V 到 5V。也提供了無輸
出輸入範圍（Dead-Zone Free）相位頻率檢測器，和一個有三階的迴圈濾波器的補償式充電
浦，這樣的設計是為是要實現快速鎖定時間且擁有最小抖動（Jilter）。
設計相位頻率檢測器和充電浦是主要的重點就是要最小的假像頻率和相位雜訊。造成
這些因素的有相位頻率檢測器的無輸出輸入範圍/充電浦的組合和充電浦充放電流沒有互
相配合。為了避免無輸出輸入範圍的區域範圍，當參考和電壓控制振盪器回授信號靠近鎖
住狀態，一個適當的延遲重置被設計成最小的無輸出輸入範圍。而相位頻率檢測器的功率
消耗為 352.36 pW。
充電浦要設計為穩定波動的電流且轉換時間為最小的刺激在電壓控制振盪器的輸入
上。這個設計保證供應最接近的電流，用電流鏡（Current Mirror）去實現充放電電流。其
基本的電路圖包含一個連續的電流和提供溫度獨立和等化，這樣的功率消耗為 633 mW。
三階的迴圈濾波器有三個極點和一個零點，被設計提供一個低雜訊直流輸入電壓給電
壓控制振盪器使用，選擇三階迴圈濾波器的原因包括會有較少的寄生雜訊和減少需要電容
的尺寸，電容的尺寸是影響電容值的關鍵因素。
8LNABPF
HPF
HPF
LPF
LPF
AGC
AGC
AGC
AGC
VCO PFD LOOP
FITER
Transmitter
I
Q
圖二 直轉式發射器(direct conversion transmitter)
當然，直接降頻的方式還是有其缺點在，這些設計上需要特別注意與設計的解決方
式，所以直接轉換式在製程上有它的難度在，而在設計上也有其問題存在，例如像是對雜
訊的靈敏度，LO leakage，I/Q channel的不穩定狀態，和DC offset等等…，但在其中最大的
問題便是DC Offset，而造成DC Offset主要的原因有二：圖三、self-mixing 與圖四、Interferer
leakage，和even order distortion。一般而言，DC Offset可以輕易的達到10 mV 的量級，很
容易對欲接收的微弱訊號造成損害且會影響下一級電路的運作，所以必須在設計電路過程
中找出因應的辦法，例如要解決offset的問題，有一個可以使用的方法就是在下混訊
號路徑加一high-pass 濾波器。
BPF LNA
ZERO IF
+OFFSET
Self-mixing
L O l e a k a g e
圖三 self-mixing DC offset
BPF LNA
ZERO IF
+OFFSET
圖四 Interferer leakage
接下來我們針對各個電路進行詳細探討:
10
圖六 低電壓混頻器
圖七為本次電路的整體架構運用在升頻轉換的混頻器，輸入的 IF 訊號採用差動的方式
輸入，輸入端電晶體 M1 和 M2 為轉導放大電晶體，M3-M6 為 LO 訊號輸入的電晶體目的
是當開關使用，負載是由 L1、L2、R1 和 R2 所組成，L1 和 L2 在直流時視為短路而在交流
時又可以提供很大的負載將電流轉換成電壓當作電壓輸出，所以電感在升頻的混頻器相當
實用。輸出級是由 M11 和 M12 所組成將差動的訊號轉成單端輸出，M12 是個源極隨耦器
(Source follower)，M11 則是個共源極放大器，如此組合的緩衝器也可以將輸出訊號放大。
C1-C4 為直流阻隔電容目的是將各電晶體的偏壓分隔開來避免互相影響，Cc1、Cc2、CM1
和 CM2 目的是將差動轉單端的緩衝器作阻抗匹配是輸出訊號更容易傳送至緩衝器上，對系
統的穩定度也有所幫助。R1-R4 的加入可以使線性度有所提升，R1 和 R2 也可以調整 V3
和 V4 電壓使 M3-M6 更可以操作在線性區以方便 LO 訊號輸入的開關。M9 和 M10 只提供
微小電流，目的是消除第三階諧波項[2]，提高 OIP3 達到高線性度的混頻器。在設計此電
路時 V1 和 V2 要高一些使得 M1 和 M2 操作在飽和區，V3 和 V4 也要高並且使 M3-M6 操
作在飽和區，在較大的 LO 訊號做開關切換，V5 和 V6 在交流時越高越好如此可達到較高
增益的混頻器。
V1 V2
12
m4
freq=
dB(S(2,2))=-47.443
1.950GHz
0.5 1.0 1.5 2.00.0 2.5
-40
-30
-20
-10
0
-50
10
freq, GHz
dB
(S
(2
,2
))
m4
圖十 RF輸出端的反射損耗
100 200 300 400 500 600 7000 800
0.00532
0.00534
0.00536
0.00538
0.00540
0.00530
0.00542
time, nsec
ts
(P
ow
er
)
圖十一 功率消耗
m1
freq=
Spectrum_zoomed_u=-27.779
1.952GHz
m2
freq=
Spectrum_zoomed_u=-100.193
1.958GHz
1.940 1.945 1.950 1.955 1.9601.935 1.965
-100
-80
-60
-40
-120
-20
freq, GHz
S
pe
ct
ru
m
,
dB
m
m1
m2
Output Spectrum (Up Conversion)
圖十二 IM3 (LO:1.94GHz, 0dBm IF:10MHz, -30dBm )
-25 -20 -15 -10 -5-30 0
-20
-10
0
-30
10
圖十三 1db壓縮點 (LO:1.94GHz,0dBm IF:10MHz, -30dBm )
14
表二 升頻混頻器規格表
Supply Voltage(V) 1V
IF Power(dBm) -30 dBm
LO Power(dBm) 0 dBm
IF freq 10 MHz
LO freq 1.94 GHz
OIP3 (dBm) 10 dBm
IIP3 (dBm) 6.2 dBm
P1db(dBm) -18.5 dBm
Conversion Gain (dB) 5.75 dB
IF Return loss (dB) -26.85 dB
LO Return loss (dB) -47.014 dB
RF Return loss (dB) -47.443 dB
Power Consumption(mw) 5.35mw
圖十七 應用在 WCDMA 升頻混頻器的佈局圖.
16
（2）Power Amplifier (功率放大器)
在RFIC的射頻前端電路中，大多數皆已運用CMOS來做其製程(如:LNA、VCO、Mixer ..
等)，但在功率放大器（Power Amplifier）這一部份卻有運用CMOS 與砷化鎵（GaAs）兩種
元件來製作設計。雖然相對於CMOS而言，砷化鎵（GaAs）可有較高的輸出功率與轉換增
益，但此製程在成本上相對CMOS來的高，並且需要額外的偏壓與額外與CMOS 系統的連
接面積。若能將電路皆由CMOS整合製作，將降低零組件的製造成本、縮小產品尺寸，並
且較易整合。因此發展CMOS來製作功率放大器（Power Amplifier）是有其發展的需要。
此次下線晶片主要是設計應用於WCDMA直轉式發射器規格之功率放大器(PA)，由於目
前發表論文中，較少看到使用CMOS來設計符合WCDMA規格的功率放大器，由於要求輸
出功率為23dbm~35dBm，所以大部分設計WCDMA功率放大器都使用GaAs或是SiGe製程，
而WCDMA功率放大器相關規格如表一所示，然而因為實驗室今年執行國科會計畫為「低
功率CMOS WCDMA 前端收發器之晶片設計(II)」，所以這次下線使用CMOS製程實現。
表四 3GPP WCDMA手機功率放大器規格
specification Value
Operation Frequency 1.92GHz~1.98GHz
Maximum Output Power +23dBm~+35dBm
Power Gain 15dB~27dB
PAE@ Maximum Output Power ~30%
ACPR(3.84MHz main channel) -33dBc@5MHz offset
先前有很多論文使用差動電路，主要目的可以改善PSRR和抑制二階諧波失真，而且最
大的優點是可以得到兩倍的輸出功率，但是缺點是占面積與對稱性問題；而此電路為單端
架構，優點為設計方法較簡單且負載較容易調整，但電晶體源極端並不像差動架構一樣，
可提供小訊號虛接地的模擬設計方法，因此整體增益容易因源極bound wire 造成下降，導
致效率及輸出功率大幅滑落，所以在基於電路之特性，在電晶體源極端多加幾個pad與多打
幾條bond wire，使bond wire並聯可以降低源極等效電感效應，增加增益及效率。採用三級
電路放大，主要目的是使增益可以比較大，因為在設計過程，兩級電路達到輸出功率，但
增益卻很差，所以才加入增益級。
在此電路M3與M4為輸出級，M2為驅動級，M1為增益級，由於台積電技術手冊未提到
每顆RF_MOS最大的電流限制，所以只好以spice model模擬的I-Vcurve與layout中金屬電流
密度做為電晶體長寬比考量，L2、C5、C6為輸出匹配，在功率放大器設計中不只要有適用
的電晶體，輸出功率與PAE皆與輸出匹配電路設計有很大關係，設計方法先選出電晶體的
尺寸範圍，再配合軟體的load-pull功能求得電晶體在P1dB點時的輸出功率及最佳輸出阻
抗，反覆進行得到輸出級電晶體尺寸。M4為補償電晶體與M3組成多閘極電晶體(MTGR)組
態[3]，主要可以消除gm3增加線性度，然而因為M4偏壓較M3小，M4操作於AB類接近B類，
M4的存在不只能提高線性度，並且可以提高效率。原本級跟級之間最好使用共軛匹配，但
是由於面積的考量，使用耦合電容與考量的bond wire組成匹配網路，C1、L1為輸入匹配電
路，在此配合儀器輸出阻抗盡量匹配到50Ω可以的到比較好的增益。
18
[OP1dB、Power Gain、PAE]
[IM3]
20
圖二十一 應用在WCDMA功率放大器的佈局圖
圖二十二 應用在WCDMA功率放大器的晶片圖
22
圖十三所示為 WCDMA 接收器的頻率合成器主要方塊圖，它包含了幾個重要的線路，
依次為 Phase Frequency Detector、 Charge Pump、 3-Order Loop Filter、 VCO、 Pulse-Swallow
Counter Divider。其中頻率合成器的 Pulse-Swallow Counter Divider， 它可以做頻道的選擇，
跟一般固定除數的除頻器不同在於我們可以更改除頻器除數。
Phase/
Frequency
Detector
VDD
Loop Filter
Off-ChipUp
Dn
VCO
Preamplifier
N/N+1P
S
Reset
Modulus
Control
prescaler
swallow
counter
program counter
/M
Channel Selection
fref
fdiv
fvcoSNP
fvco

1/2
0o
90o
To
Mixer
圖二十六 WCDMA 接收器的頻率合成器
圖十四所示為相位檢測器電路及圖十五所示為充電浦(charge pump)，設計 PFD 主要是
以數位邏輯的概念，工作頻率可以到達 GHz 的速度。由輸入參考頻率和除頻器產生的內部
頻率進行相位比較，在 PFD 產生 Up 或 Down 的訊號，給下一級的 Charge Pump 電流充電
或放電。
LD
Ext
Int
PFD
core
Locked
detector
圖二十七 相位檢測器電路
24
圖三十 當 Fref 訊號落後 Fdiv 訊號之波形
圖三十一所示為 LC-VCO 相位雜訊使用 ADS 所模擬出來的 LC-VCO 相位雜訊，由模
擬出來的圖形，量測出相位雜訊在 1MHz 的偏移頻率下，相位雜訊大概為 -114 dBc/Hz 。
而改善 VCO 相位雜訊的方法，可以歸納如下: 1. 設計高 Q 值的被動元件 2.VCO 輸出波形
的對稱性，降低電流源的使用率，降低 1/f 閃爍雜訊及熱雜訊升頻效應 3. VCO 增益 Kvco
要盡可能壓低。
圖三十一 LC-VCO 相位雜訊
在這個計劃我們選擇使用高頻的 SCL 架構除 2，除頻器產生接收器的 I/Q 訊號， 所以
必須將 LC-VCO 所產生的震盪頻率提高至兩倍，圖二十四所示為由 HSIPCE 所模擬出來控
制電壓 Vc 對 2 倍 VCO 頻率的特性曲線。由圖中可得到 VCO 的震盪頻率為 4.2GHz 到
4.35GHz 之間，而應用於 WCDMA 的接收頻率為 2.11GHz 到 2.17GHz 之間，為 WCDMA
的接收頻率 2 倍。WCDMA 直接降頻接收器中 VCO 設計操作於 2 倍的好處: 1.降低本地震
26
表七 WCDMA 的規格所建構出的除頻規格。
2LO (MHz) LO (MHz) M N P S
3830 1915 383 16 23 15
3840 1920 384 16 23 16
3850 1925 395 16 24 1
3860 1930 386 16 24 2
3870 1935 387 16 24 3
3880 1940 388 16 24 4
3890 1945 389 16 24 5
3900 1950 390 16 24 6
3910 1955 391 16 24 7
3920 1960 392 16 24 8
3930 1965 393 16 24 9
3940 1970 394 16 24 10
圖三十四 Pulse-Swallow counter 除頻器的模擬圖
四、參考文獻
A. 與計畫相關已發表的期刊論文
1. Zhi-Ming Lin and Kang-Yu Chang, “Level Selection Based Pre-Emphasis for PAM
Transmiter,” Electronics Leters, vol. 42, no. 7, pp. 399-400, March 2006.
B. 與計畫相關已發表的研討會論文
2. Jun-Da Chen and Zhi-Ming Lin, “2.4 GHz High IIP3 and Low-Noise Down-conversion
Mixer,” accepted by 2006 IEEE Asia Pacific Conference on Circuits and Systems,
Singapore, December 2006. (EI)
3. Kang-Yu Chang and Zhi-Ming Lin, “Level Selection Based 4-PAM Transmitter for Chip
to Chip Communication,” accepted by 2006 IEEE Asia Pacific Conference on Circuits and
28
可供推廣之研發成果資料表
□ 可申請專利 □ 可技術移轉 日期：95 年 7 月 26 日
國科會補助計畫
計畫名稱：低功率 CMOS WCDMA 前端收發器之晶片設計(II)
計畫主持人：林志明 教授
計畫編號：NSC94-2213-E018-002 學門領域：電機電信
技術/創作名稱 低功率 CMOS WCDMA 前端收發器之晶片設計(II)
發明人/創作人 林志明
技術說明
中文：
首先升頻混波器的電路設計利用電流再生(Current-Reuse)與多閘極電
晶體(MGTR)的方式設計一個 2GHz 的 CMOS 直轉式的混波器應用在
WCDMA 發射機，混波器中的差動輸入轉導級使用電流再使用的架構
來克服供應電壓的限制並且使用多閘極相連的電晶體的方式來增加第
三階截斷點的線性度。並利用差動轉單端的電路將差動的 RF 訊號轉
換成單端。此混波器利用 UMC 0.18 微米製程所設計與製作，當輸入
中頻 10MHz 的頻率、-30 dBm 的功率與輸入 1.94GHz 本地振盪的訊
號、0dBm 的功率與輸出 1.95GHz 的RF 訊號，在 1 伏特的供應電壓下，
此晶片可達到：5.75dB 的轉換增益、10dBm 的第三輸出階截斷點、
6.2dBm 的第三階輸入截斷點和 5.35 毫瓦的功率消耗。我們提出第二個
電路是應用於高輸出功率、高增益、高線性度功率放大器，此電路使
用三級放大器的架構，輸出級使用多閘極相連的電晶體(MTGR)技術，
在晶片實驗結果此功率放大器可以完成在 1dB 壓縮點時可以得到
24.4dB 的功率增益、25dBm 的輸出功率、33.5%的增加功率效率(PAE)，
在線性度方面可達到 27.6dBm 的輸出三階截斷點(OIP3)；我們提出第
三個電路是應用在 WCDMA 傳送端的整數-N 頻率合成器，此頻率合
成器包含相位頻率比較器、電流幫浦、迴路濾波器、電感電容-電壓控
制振盪器(LC-VCO)和除頻器，經由模擬結果，此電感電容-電壓控制
振盪器 (LC-VCO) 的相位雜訊，在 1MHz 的偏移頻率下為
-114dBc/HzMHz，振盪頻率的範圍可以從 3.438GHz 到 4.37GHz，振盪
器的增益可以達到 518MHz/V，在除頻器的部分，我們使用一個雙模
除組的預除器和一個 pulse-swallow 的計數器組成一個完整的除頻器，
然而此頻率合成器模擬鎖定時間低於 8μs。
附件二
