# RISC-V (RV32I)

Implementacao simples de um core RV32I em SystemVerilog.

## Estrutura
- datapath.sv
- RV32I.sv
- control.sv
- top.sv
- alu.sv
- branch_control.sv
- decode.sv
- fetch.sv
- instruction_memory.sv
- data_memory.sv
- register_file.sv
- riscv_pkg.sv
- test_bench.sv

## Como simular (Icarus Verilog)
make run
