<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:16:48.1648</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.07.08</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7007141</applicationNumber><claimCount>15</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>메모리 셀들의 스트링들을 포함하는 메모리 어레이들 및 메모리 셀들의 스트링들을 포함하는 메모리 어레이를 형성하는데 사용되는 방법들</inventionTitle><inventionTitleEng>MEMORY ARRAYS COMPRISING STRINGS OF MEMORY CELLS AND METHODS USED IN FORMING A MEMORY ARRAY COMPRISING STRINGS OF MEMORY CELLS</inventionTitleEng><openDate>2024.03.25</openDate><openNumber>10-2024-0038795</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.06.16</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.02.29</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 43/35</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/10</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/27</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 41/35</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 메모리 셀들의 스트링들을 포함하는 메모리 어레이는 전도체 티어 위의 교번하는 절연 티어들 및 전도성 티어들을 포함하는 수직 스택을 개별적으로 포함하는 측방향으로 이격된 메모리 블록들을 포함한다. 메모리 셀들의 스트링들은 절연 티어들 및 전도성 티어들을 통해 연장되는 채널 재료 스트링들을 포함한다. 채널 재료 스트링들은 전도성 티어들 중 최하부 티어에 있고 채널 재료 스트링들 중 다수에 직접 맞닿는 전도성 재료에 의해 전도체 티어의 전도체 재료와 직접 전기적으로 결합된다. 측방향으로 이격된 메모리 블록들 내의 채널 재료 스트링들은 메모리 평면의 일부를 포함한다. 최하부 전도성 티어의 벽은 전도성 재료의 일측(aside)에 있다. 벽은 메모리 평면에 대해 평면의 에지인 영역에 있다. 평면 에지 영역은 TAV 영역을 포함한다. 벽은 평면 에지 영역에 있는 TAV 영역의 에지에 대해 수평으로 세장형이다. 다른 메모리 어레이들 및 방법들이 개시된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.02.16</internationOpenDate><internationOpenNumber>WO2023018499</internationOpenNumber><internationalApplicationDate>2022.07.08</internationalApplicationDate><internationalApplicationNumber>PCT/US2022/036456</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 메모리 셀들의 스트링들을 포함하는 메모리 어레이를 형성하는데 사용되는 방법으로서,기판 상에 전도체 재료를 포함하는 전도체 티어를 형성하는 단계;수직으로 교번하는 제1 티어들 및 상기 전도체 티어 위의 제2 티어들을 포함할 스택의 하부 부분을 형성하는 단계 - 상기 스택은 측방향으로 이격된 메모리 블록 영역들을 포함하고, 상기 메모리 블록 영역들은 메모리 평면 영역의 일부를 포함하고, 상기 하부 부분은 희생 재료를 포함하는 상기 제1 티어들 중 최하부 티어를 포함함 -;상기 희생 재료 일측(aside)의 최하부 제1 티어에 벽을 형성하는 단계 - 상기 벽은 상기 희생 재료의 조성과 상이한 조성을 갖고 수평으로 세장형이고(elongated), 상기 벽은 (a) 또는 (b) 중 하나이고, 여기서:(a):상기 메모리 블록 영역들 중 하나를 종방향으로 따라 상기 메모리 평면 영역에서, 상기 하나의 메모리 블록 영역은 상기 메모리 평면 영역에 있는 관통-어레이-비아(through-array-via;TAV) 영역에 바로 인접하고, 상기 벽은 상기 메모리 평면 영역에 있는 상기 TAV 영역에 가장 가까운 상기 하나의 메모리 블록 영역의 에지를 따라 있고; 및(b):상기 메모리 평면 영역에 대해 평면 에지인 영역에서, 상기 평면 에지 영역은 TAV 영역을 포함하고, 상기 벽은 상기 평면 에지 영역에 있는 상기 TAV 영역의 에지에 대해 수평으로 세장형임 -;상기 벽을 형성한 후, 상기 하부 부분 위에 상기 스택의 상부 부분의 상기 수직으로 교번하는 상이한 조성의 제1 티어들 및 제2 티어들을 형성하고, 상기 상부 부분의 상기 제1 티어들 및 상기 제2 티어들을 통해 상기 하부 부분까지 연장되는 채널 재료 스트링들을 형성하는 단계;상기 상부 부분을 통해 수평으로 세장형인 트렌치들을 형성하는 단계 - 상기 트렌치들은 상기 메모리 블록 영역들의 바로 측방향으로 인접한 영역들 사이에 개별적으로 있음 - ; 및상기 수평으로 세장형인 트렌치들을 통해, 상기 벽에 대해 선택적으로 상기 희생 재료를 등방성(isotropically)으로 에칭하고, 상기 채널 재료 스트링들의 채널 재료와 상기 전도체 티어의 전도체 재료를 직접 전기적으로 함께 결합하는 전도성 재료로 상기 희생 재료를 대체하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 (a)를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 벽은 상기 메모리 평면 영역에 있는 상기 TAV 영역에 가장 가까운 상기 하나의 메모리 블록 영역의 모든 에지를 따르는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 (b)를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 벽은 상기 평면 에지 영역에 있는 상기 TAV 영역의 모든 에지를 따르는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 (a) 또는 (b) 중 다른 하나에 상기 벽 중 다른 하나를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 벽은 절연성인, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서, 상기 메모리 블록 영역들은 서로에 대해 수평으로 평행하게 세장형이고, 상기 벽은 상기 메모리 블록 영역들에 평행하게 수평으로 세장형인, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 벽은 상기 희생 재료에 직접 맞닿는, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 벽 및 희생 재료는 그 계면에서 동일한 두께를 갖는, 방법.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서, 상기 벽 및 상기 희생 재료는 동일한 1차 재료를 포함하고, 상기 벽의 동일한 1차 재료는 물질로 도핑되고, 상기 희생 재료의 동일한 1차 재료는 상기 벽의 동일한 1차 재료보다, 만약 있다면, 더 적은 물질을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 상기 1차 재료는 폴리실리콘이고, 상기 물질은 B, C, O, 또는 N 중 하나인, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항에 있어서, 상기 상부 부분을 형성하기 전에 그 폭을 감소시키기 위해 상기 벽을 완전히 에칭하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제1항에 있어서, 상기 벽을 형성하는 단계는,상기 희생 재료 바로 위에 있는 마스킹 재료에 마스크 개구를 형성하는 단계; 및상기 마스크 개구를 통해 그 바로 아래의 상기 희생 재료 내로 물질을 이온 주입, 플라즈마 도핑, 또는 확산 도핑하는 단계 중 하나를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서,상기 마스크 개구는 완성된 회로부 구성에서의 벽이 될 것과 동일하지만 더 넓은 수평 종방향 윤곽을 가지며, 상기 이온 주입, 플라즈마 도핑, 또는 확산 도핑 중 하나는 상기 완성된 회로부 구성에서의 벽보다 더 넓은 초기 벽을 형성하고; 및상기 이온 주입, 플라즈마 도핑, 또는 확산 도핑 중 하나 이후에 그리고 상기 상부 부분을 형성하기 전에 폭을 감소시키기 위해 상기 초기 벽을 완전히 에칭하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제1항에 있어서, 상기 벽을 형성하는 단계는,상기 희생 재료 바로 위에 있는 마스킹 재료에 마스크 개구를 형성하는 단계;상기 희생 재료를 통해 수평으로 세장형인 벽 트렌치를 형성하기 위해 상기 마스크 개구를 통해 에칭하는 단계;상기 벽 트렌치를 상기 벽의 재료로 과충진(overfill)하는 단계; 및상기 벽의 재료를 적어도 상기 희생 재료의 상단 표면까지 다시 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제1항에 있어서, 상기 벽에 대한 상기 희생 재료의 상기 등방성 에칭의 선택도(selectivity)는 적어도 10:1인, 방법.</claim></claimInfo><claimInfo><claim>18. 제1항에 있어서, 상기 대체하는 동안, 상기 벽은 상기 전도성 재료 중 임의의 것이 상기 벽이 있는 상기 (a) 및 (b) 중 하나의 상기 TAV 영역에 있는 임의의 TAV에 직접 맞닿는 것을 적어도 부분적으로 방지하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제1항에 있어서, 완성된 구성에서, 상기 벽의 일 측면은 상기 전도성 재료에 직접 맞닿고, 상기 벽의 다른 측면은 상기 벽이 있는 상기 (a) 및 상기 (b) 중 하나의 상기 TAV 영역에 있는 절연체 재료에 직접 맞닿는, 방법.</claim></claimInfo><claimInfo><claim>20. 메모리 셀들의 스트링들을 포함하는 메모리 어레이로서,전도체 티어 위의 교번하는 절연 티어들 및 전도성 티어들을 포함하는 수직 스택, 상기 절연 티어들 및 상기 전도성 티어들을 통해 연장되는 채널 재료 스트링들을 포함하는 메모리 셀들의 스트링들을 개별적으로 포함하는 측방향으로 이격된 메모리 블록들 - 상기 채널 재료 스트링들은 상기 전도성 티어들 중 최하부 곳에 있고 상기 채널 재료 스트링들 중 다수의 채널 재료 스트링들에 직접 맞닿는 전도성 재료에 의해 상기 전도체 티어의 전도체 재료와 직접 전기적으로 결합하고, 상기 측방향으로 이격된 메모리 블록들 내의 상기 채널 재료 스트링들은 메모리 평면의 일부를 포함함 -; 및상기 전도성 재료 일측의 최하부 전도성 티어의 벽 - 상기 벽은 상기 메모리 블록들 중 하나를 따라 종방향으로 상기 메모리 평면에서 수평으로 세장형이고, 상기 하나의 메모리 블록은 상기 메모리 평면에 있는 관통-어레이-비아(through-array-via; TAV) 영역에 바로 인접하고, 상기 벽은 상기 메모리 평면에 있는 상기 TAV 영역에 가장 가까운 상기 하나의 메모리 블록의 에지를 따름- 을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>21. 제20항에 있어서, 상기 벽은 상기 최하부 전도성 티어 바로 위에 있는 차하부 전도성 티어의 바닥에 또는 아래에 있는 상단(top)을 갖는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>22. 제20항에 있어서, 상기 벽은 상기 전도체 티어의 상단에 또는 위에 있는 바닥을 갖는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>23. 제20항에 있어서,상기 벽은 상기 최하부 전도성 티어 바로 위에 있는 차하부 전도성 티어의 바닥에 또는 아래에 있는 상단(top)을 가지며; 및상기 벽은 상기 전도체 티어의 상단에 또는 위에 있는 바닥을 갖는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>24. 제20항에 있어서, 상기 벽은 상기 TAV 영역에 가장 가까운 상기 하나의 메모리 블록 영역의 모든 에지를 따르는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>25. 제20항에 있어서, 상기 메모리 블록들은 서로에 대해 수평으로 평행하게 세장형이고, 상기 벽은 상기 메모리 블록들에 평행하게 수평으로 세장형인, 메모리 어레이.</claim></claimInfo><claimInfo><claim>26. 제20항에 있어서, 상기 벽은 절연성이고, 그 일 측면은 상기 다수의 채널 재료 스트링들을 상기 전도체 티어의 상기 전도체 재료와 직접 전기적으로 결합하는 상기 최하부 전도성 티어의 상기 전도성 재료에 직접 맞닿는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>27. 제26항에 있어서, 상기 일 측면과 측방향으로 대향하는 상기 벽의 다른 측면은 상기 TAV 영역에 있는 절연 재료에 직접 맞닿는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>28. 메모리 셀들의 스트링들을 포함하는 메모리 어레이로서,전도체 티어 위의 교번하는 절연 티어들 및 전도성 티어들을 포함하는 수직 스택, 상기 절연 티어들 및 상기 전도성 티어들을 통해 연장되는 채널 재료 스트링들을 포함하는 메모리 셀들의 스트링들을 개별적으로 포함하는 측방향으로 이격된 메모리 블록들 - 상기 채널 재료 스트링들은 상기 전도성 티어들 중 최하부 곳에 있고 상기 채널 재료 스트링들 중 다수의 채널 재료 스트링들에 직접 맞닿는 전도성 재료에 의해 상기 전도체 티어의 전도체 재료와 직접 전기적으로 결합하고, 상기 측방향으로 이격된 메모리 블록들 내의 상기 채널 재료 스트링들은 메모리 평면의 일부를 포함함 -; 및상기 전도성 재료 일측의 최하부 전도성 티어의 벽 - 상기 벽은 상기 메모리 평면에 대해 평면 에지인 영역에 있고, 상기 평면 에지 영역은 TAV 영역을 포함하고, 상기 벽은 상기 평면 에지 영역에 있는 상기 TAV 영역의 에지에 대해 수평으로 세장형임 -을 포함하는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 벽은 상기 최하부 전도성 티어 바로 위에 있는 차하부 전도성 티어의 바닥에 또는 아래에 있는 상단(top)을 갖는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>30. 제28항에 있어서, 상기 벽은 상기 전도체 티어의 상단에 또는 위에 있는 바닥을 갖는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>31. 제28항에 있어서,상기 벽은 상기 최하부 전도성 티어 바로 위에 있는 차하부 전도성 티어의 바닥에 또는 아래에 있는 상단(top)을 가지며; 및상기 벽은 상기 전도체 티어의 상단에 또는 위에 있는 바닥을 갖는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>32. 제28항에 있어서, 상기 벽은 상기 TAV 영역의 모든 에지를 따르는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>33. 제32항에 있어서, 상기 벽은 상기 메모리 평면의 모든 에지를 따르는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>34. 제28항에 있어서, 상기 메모리 블록들은 서로에 대해 수평으로 평행하게 세장형이고, 상기 벽은 상기 메모리 블록들에 평행하게 수평으로 세장형인, 메모리 어레이.</claim></claimInfo><claimInfo><claim>35. 제28항에 있어서, 상기 벽은 절연성이고, 그 일 측면은 상기 다수의 채널 재료 스트링들을 상기 메모리 평면 내의 상기 전도체 티어의 상기 전도체 재료와 직접 전기적으로 결합하는 상기 최하부 전도성 티어의 상기 전도성 재료에 직접 맞닿는, 메모리 어레이.</claim></claimInfo><claimInfo><claim>36. 제35항에 있어서, 상기 일 측면과 측방향으로 대향하는 상기 벽의 다른 측면은 상기 TAV 영역에 있는 절연 재료에 직접 맞닿는, 메모리 어레이.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국, 아이다호, 보이세, 사우스 페더럴 웨이 ****</address><code>520020082411</code><country>미국</country><engName>MICRON TECHNOLOGY, INC.</engName><name>마이크론 테크놀로지, 인크</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국, 아이다호 *****, ...</address><code> </code><country> </country><engName>BARCLAY, M., Jared</engName><name>바클레이, 엠., 재러드</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****,...</address><code> </code><country> </country><engName>HOPKINS, John, D.</engName><name>홉킨스, 존, 디.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****...</address><code> </code><country> </country><engName>HILL, Richard, J.</engName><name>힐, 리차드, 제이.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****,...</address><code> </code><country> </country><engName>CHARY, Indra, V.</engName><name>차리, 인드라, 브이.</name></inventorInfo><inventorInfo><address>미국, 아이다호 *****, ...</address><code> </code><country> </country><engName>THONG, Kar, Wui</engName><name>통, 카, 위</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 논현로**길 **, 한양빌딩 (도곡동)</address><code>920001000054</code><country>대한민국</country><engName>HANYANG PATENT FIRM</engName><name>(유)한양특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2021.08.11</priorityApplicationDate><priorityApplicationNumber>17/399,283</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.02.29</receiptDate><receiptNumber>1-1-2024-0236959-04</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.03.12</receiptDate><receiptNumber>1-5-2024-0043288-98</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2024.03.14</receiptDate><receiptNumber>1-1-2024-0285879-87</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.06.16</receiptDate><receiptNumber>1-1-2025-0669201-94</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>Request for Prior Art Search</documentEngName><documentName>선행기술조사의뢰서</documentName><receiptDate>2025.08.13</receiptDate><receiptNumber>9-1-9999-9999999-89</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Report of Prior Art Search</documentEngName><documentName>선행기술조사보고서</documentName><receiptDate>2025.09.30</receiptDate><receiptNumber>9-6-2025-0188269-08</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.10.14</receiptDate><receiptNumber>9-5-2025-0987757-73</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247007141.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93828d76dc1803135085ea5e2246d82ddb7190d79720a8e444157dd476d9bb29d62e6aa559156871bcb49133e1d7d7385cbdccb847254399f5</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf176be0563a772f36671d1de51640ff09296c175a6f934fda3d59c53fd444b8bc7b66cef5c7e5d11c6c39e826c3765ca6f850305fd77d8e04</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>