0000	1000 0101	0111 0101	0000
Output(100,240)	RAM(220,160)[0]	Register(810,230)	counter(60,290).Output(940,260)
0000	1000 0101	0111 0101	0000
0000	0000 0000	0000 0000	0000
0000	1000 0101	0000 0000	0000
0000	1000 0101	0000 0101	0000
0001	1000 0101	0000 0101	0001
0001	1000 0101	0111 0101	0001
0010	1000 0101	0111 0101	0010
0011	1000 0101	0111 0101	0011
0011	1000 0101	0111 0001	0011
0100	1000 0101	0111 0001	0100
0100	1000 0101	0100 0001	0100
0101	1000 0101	0100 0001	0101
0101	1000 0101	0111 0101	0101
0110	1000 0101	0111 0101	0110
0111	1000 0101	0111 0101	0111
1000	1000 0101	0111 0101	1000
1001	1000 0101	0111 0101	1001
1010	1000 0101	0111 0101	1010
1011	1000 0101	0111 0101	1011
1100	1000 0101	0111 0101	1100
1101	1000 0101	0111 0101	1101
1110	1000 0101	0111 0101	1110
1111	1000 0101	0111 0101	1111
0000	1000 0101	0111 0101	0000
