// Generated by CIRCT firtool-1.74.0
module TXREQ(
  input         clock,
  input         reset,
  input         io_pipeReq_valid,
  input  [6:0]  io_pipeReq_bits_tgtID,
  input  [6:0]  io_pipeReq_bits_srcID,
  input  [7:0]  io_pipeReq_bits_txnID,
  input  [5:0]  io_pipeReq_bits_opcode,
  input  [47:0] io_pipeReq_bits_addr,
  input         io_pipeReq_bits_allowRetry,
  input  [3:0]  io_pipeReq_bits_pCrdType,
  input         io_pipeReq_bits_memAttr_allocate,
  input         io_pipeReq_bits_memAttr_cacheable,
  input         io_pipeReq_bits_memAttr_device,
  input         io_pipeReq_bits_memAttr_ewa,
  input         io_pipeReq_bits_expCompAck,
  output        io_mshrReq_ready,
  input         io_mshrReq_valid,
  input  [6:0]  io_mshrReq_bits_tgtID,
  input  [7:0]  io_mshrReq_bits_txnID,
  input  [5:0]  io_mshrReq_bits_opcode,
  input  [2:0]  io_mshrReq_bits_size,
  input  [47:0] io_mshrReq_bits_addr,
  input         io_mshrReq_bits_allowRetry,
  input  [3:0]  io_mshrReq_bits_pCrdType,
  input         io_mshrReq_bits_memAttr_allocate,
  input         io_mshrReq_bits_memAttr_cacheable,
  input         io_mshrReq_bits_memAttr_ewa,
  input         io_mshrReq_bits_snpAttr,
  input         io_mshrReq_bits_expCompAck,
  input         io_out_ready,
  output        io_out_valid,
  output [3:0]  io_out_bits_qos,
  output [7:0]  io_out_bits_txnID,
  output [6:0]  io_out_bits_returnNID,
  output        io_out_bits_stashNIDValid,
  output [7:0]  io_out_bits_returnTxnID,
  output [5:0]  io_out_bits_opcode,
  output [47:0] io_out_bits_addr,
  output        io_out_bits_ns,
  output        io_out_bits_likelyshared,
  output        io_out_bits_allowRetry,
  output [1:0]  io_out_bits_order,
  output [3:0]  io_out_bits_pCrdType,
  output        io_out_bits_memAttr_allocate,
  output        io_out_bits_memAttr_cacheable,
  output        io_out_bits_memAttr_device,
  output        io_out_bits_memAttr_ewa,
  output        io_out_bits_snpAttr,
  output [4:0]  io_out_bits_lpID,
  output        io_out_bits_snoopMe,
  output        io_out_bits_expCompAck,
  output        io_out_bits_traceTag,
  output [3:0]  io_out_bits_rsvdc,
  input         io_pipeStatusVec_1_valid,
  input  [2:0]  io_pipeStatusVec_1_bits_txChannel,
  input         io_pipeStatusVec_1_bits_mshrTask,
  input         io_pipeStatusVec_2_valid,
  input  [2:0]  io_pipeStatusVec_2_bits_txChannel,
  input         io_pipeStatusVec_2_bits_mshrTask,
  input         io_pipeStatusVec_3_valid,
  input  [2:0]  io_pipeStatusVec_3_bits_txChannel,
  input         io_pipeStatusVec_3_bits_mshrTask,
  input         io_pipeStatusVec_4_valid,
  input  [2:0]  io_pipeStatusVec_4_bits_txChannel,
  input         io_pipeStatusVec_4_bits_mshrTask,
  output        io_toReqArb_blockMSHRReqEntrance,
  input  [1:0]  io_sliceId
);

  wire [47:0] _queue_io_deq_bits_addr;
  wire [4:0]  _queue_io_count;
  wire [4:0]  _inflightCnt_T_27 =
    5'({2'h0,
        3'(3'({1'h0,
               2'({1'h0,
                   io_pipeStatusVec_4_valid & io_pipeStatusVec_4_bits_mshrTask
                     & io_pipeStatusVec_4_bits_txChannel[0]}
                  + {1'h0,
                     io_pipeStatusVec_3_valid & io_pipeStatusVec_3_bits_mshrTask
                       & io_pipeStatusVec_3_bits_txChannel[0]})}
              + 3'({1'h0,
                    2'({1'h0,
                        io_pipeStatusVec_2_valid & io_pipeStatusVec_2_bits_mshrTask
                          & io_pipeStatusVec_2_bits_txChannel[0]}
                       + {1'h0,
                          io_pipeStatusVec_1_valid & io_pipeStatusVec_1_bits_mshrTask
                            & io_pipeStatusVec_1_bits_txChannel[0]})} + 3'h1))
           - {2'h0,
              io_pipeStatusVec_1_valid
                & ~(io_pipeStatusVec_1_bits_mshrTask
                    & io_pipeStatusVec_1_bits_txChannel[0])})} + _queue_io_count);
  Queue16_CHIREQ queue (
    .clock                         (clock),
    .reset                         (reset),
    .io_enq_valid
      (io_pipeReq_valid | io_mshrReq_valid & ~(_inflightCnt_T_27[4])),
    .io_enq_bits_tgtID
      (io_pipeReq_valid ? io_pipeReq_bits_tgtID : io_mshrReq_bits_tgtID),
    .io_enq_bits_srcID             (io_pipeReq_valid ? io_pipeReq_bits_srcID : 7'h0),
    .io_enq_bits_txnID
      (io_pipeReq_valid ? io_pipeReq_bits_txnID : io_mshrReq_bits_txnID),
    .io_enq_bits_opcode
      (io_pipeReq_valid ? io_pipeReq_bits_opcode : io_mshrReq_bits_opcode),
    .io_enq_bits_size              (io_pipeReq_valid ? 3'h0 : io_mshrReq_bits_size),
    .io_enq_bits_addr
      (io_pipeReq_valid ? io_pipeReq_bits_addr : io_mshrReq_bits_addr),
    .io_enq_bits_allowRetry
      (io_pipeReq_valid ? io_pipeReq_bits_allowRetry : io_mshrReq_bits_allowRetry),
    .io_enq_bits_pCrdType
      (io_pipeReq_valid ? io_pipeReq_bits_pCrdType : io_mshrReq_bits_pCrdType),
    .io_enq_bits_memAttr_allocate
      (io_pipeReq_valid
         ? io_pipeReq_bits_memAttr_allocate
         : io_mshrReq_bits_memAttr_allocate),
    .io_enq_bits_memAttr_cacheable
      (io_pipeReq_valid
         ? io_pipeReq_bits_memAttr_cacheable
         : io_mshrReq_bits_memAttr_cacheable),
    .io_enq_bits_memAttr_device    (io_pipeReq_valid & io_pipeReq_bits_memAttr_device),
    .io_enq_bits_memAttr_ewa
      (io_pipeReq_valid ? io_pipeReq_bits_memAttr_ewa : io_mshrReq_bits_memAttr_ewa),
    .io_enq_bits_snpAttr           (io_pipeReq_valid | io_mshrReq_bits_snpAttr),
    .io_enq_bits_expCompAck
      (io_pipeReq_valid ? io_pipeReq_bits_expCompAck : io_mshrReq_bits_expCompAck),
    .io_deq_ready                  (io_out_ready),
    .io_deq_valid                  (io_out_valid),
    .io_deq_bits_qos               (io_out_bits_qos),
    .io_deq_bits_txnID             (io_out_bits_txnID),
    .io_deq_bits_returnNID         (io_out_bits_returnNID),
    .io_deq_bits_stashNIDValid     (io_out_bits_stashNIDValid),
    .io_deq_bits_returnTxnID       (io_out_bits_returnTxnID),
    .io_deq_bits_opcode            (io_out_bits_opcode),
    .io_deq_bits_addr              (_queue_io_deq_bits_addr),
    .io_deq_bits_ns                (io_out_bits_ns),
    .io_deq_bits_likelyshared      (io_out_bits_likelyshared),
    .io_deq_bits_allowRetry        (io_out_bits_allowRetry),
    .io_deq_bits_order             (io_out_bits_order),
    .io_deq_bits_pCrdType          (io_out_bits_pCrdType),
    .io_deq_bits_memAttr_allocate  (io_out_bits_memAttr_allocate),
    .io_deq_bits_memAttr_cacheable (io_out_bits_memAttr_cacheable),
    .io_deq_bits_memAttr_device    (io_out_bits_memAttr_device),
    .io_deq_bits_memAttr_ewa       (io_out_bits_memAttr_ewa),
    .io_deq_bits_snpAttr           (io_out_bits_snpAttr),
    .io_deq_bits_lpID              (io_out_bits_lpID),
    .io_deq_bits_snoopMe           (io_out_bits_snoopMe),
    .io_deq_bits_expCompAck        (io_out_bits_expCompAck),
    .io_deq_bits_traceTag          (io_out_bits_traceTag),
    .io_deq_bits_rsvdc             (io_out_bits_rsvdc),
    .io_count                      (_queue_io_count)
  );
  assign io_mshrReq_ready = ~io_pipeReq_valid & ~(_inflightCnt_T_27[4]);
  assign io_out_bits_addr =
    {_queue_io_deq_bits_addr[45:6], io_sliceId, _queue_io_deq_bits_addr[5:0]};
  assign io_toReqArb_blockMSHRReqEntrance = _inflightCnt_T_27[4];
endmodule

