Simulator report for timer_VHDL
Wed Jun 07 02:12:38 2017
Quartus II Version 9.1 Build 222 10/21/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 86.8 ms      ;
; Simulation Netlist Size     ; 453 nodes    ;
; Simulation Coverage         ;      65.34 % ;
; Total Number of Transitions ; 4473724      ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; MAX II       ;
; Device                      ; EPM570T100C5 ;
+-----------------------------+--------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                      ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Option                                                                                     ; Setting    ; Default Value ;
+--------------------------------------------------------------------------------------------+------------+---------------+
; Simulation mode                                                                            ; Timing     ; Timing        ;
; Start time                                                                                 ; 0 ns       ; 0 ns          ;
; Simulation results format                                                                  ; CVWF       ;               ;
; Add pins automatically to simulation output waveforms                                      ; On         ; On            ;
; Check outputs                                                                              ; Off        ; Off           ;
; Report simulation coverage                                                                 ; On         ; On            ;
; Display complete 1/0 value coverage report                                                 ; On         ; On            ;
; Display missing 1-value coverage report                                                    ; On         ; On            ;
; Display missing 0-value coverage report                                                    ; On         ; On            ;
; Detect setup and hold time violations                                                      ; Off        ; Off           ;
; Detect glitches                                                                            ; Off        ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off        ; Off           ;
; Generate Signal Activity File                                                              ; Off        ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off        ; Off           ;
; Group bus channels in simulation results                                                   ; Off        ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On         ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off        ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; Off        ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto       ; Auto          ;
+--------------------------------------------------------------------------------------------+------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      65.34 % ;
; Total nodes checked                                 ; 453          ;
; Total output ports checked                          ; 655          ;
; Total output ports with complete 1/0-value coverage ; 428          ;
; Total output ports with no 1/0-value coverage       ; 227          ;
; Total output ports with no 1-value coverage         ; 227          ;
; Total output ports with no 0-value coverage         ; 227          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                                                        ; Output Port Name                                                                                                                                                           ; Output Port Type ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |timer_VHDL|timer:inst|TIME_MIN[1]                                                                                                                               ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|TIME_MIN[1]                                                                                                                               ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_39 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM~0                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~0                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN[2]                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN[2]                                                                                                                                         ; regout           ;
; |timer_VHDL|timer:inst|TIME_MIN[3]                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN[3]                                                                                                                                         ; regout           ;
; |timer_VHDL|timer:inst|ALARM~1                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~1                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN[4]                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN[4]                                                                                                                                         ; regout           ;
; |timer_VHDL|timer:inst|TIME_MIN[5]                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN[5]                                                                                                                                         ; regout           ;
; |timer_VHDL|timer:inst|ALARM~2                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~2                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR[1]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|TIME_HOUR[1]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_34 ; cout1            ;
; |timer_VHDL|timer:inst|TIME_HOUR[0]                                                                                                                              ; |timer_VHDL|timer:inst|TIME_HOUR[0]                                                                                                                                        ; regout           ;
; |timer_VHDL|timer:inst|ALARM~3                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~3                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|ALARM~4                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~4                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR[3]                                                                                                                              ; |timer_VHDL|timer:inst|TIME_HOUR[3]                                                                                                                                        ; regout           ;
; |timer_VHDL|timer:inst|TIME_HOUR[2]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|TIME_HOUR[2]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_28 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM~5                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~5                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR[4]                                                                                                                              ; |timer_VHDL|timer:inst|TIME_HOUR[4]                                                                                                                                        ; regout           ;
; |timer_VHDL|timer:inst|ALARM~6                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~6                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|process_3~0                                                                                                                               ; |timer_VHDL|timer:inst|process_3~0                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|TIME_SEC[5]                                                                                                                               ; |timer_VHDL|timer:inst|TIME_SEC[5]                                                                                                                                         ; regout           ;
; |timer_VHDL|timer:inst|TIME_SEC[4]                                                                                                                               ; |timer_VHDL|timer:inst|TIME_SEC[4]                                                                                                                                         ; regout           ;
; |timer_VHDL|timer:inst|TIME_SEC[3]                                                                                                                               ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|TIME_SEC[3]                                                                                                                               ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_29 ; cout1            ;
; |timer_VHDL|timer:inst|TIME_SEC[2]                                                                                                                               ; |timer_VHDL|timer:inst|TIME_SEC[2]                                                                                                                                         ; regout           ;
; |timer_VHDL|timer:inst|TIME_SEC[2]                                                                                                                               ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|TIME_SEC[2]                                                                                                                               ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|process_3~1                                                                                                                               ; |timer_VHDL|timer:inst|process_3~1                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|process_3~2                                                                                                                               ; |timer_VHDL|timer:inst|process_3~2                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|TIME_SEC[1]                                                                                                                               ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|TIME_SEC[1]                                                                                                                               ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_39 ; cout1            ;
; |timer_VHDL|timer:inst|TIME_SEC[0]                                                                                                                               ; |timer_VHDL|timer:inst|process_3~3                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|TIME_SEC[0]                                                                                                                               ; |timer_VHDL|timer:inst|TIME_SEC[0]                                                                                                                                         ; regout           ;
; |timer_VHDL|timer:inst|process_3~4                                                                                                                               ; |timer_VHDL|timer:inst|process_3~4                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Equal6~2                                                                                                                                  ; |timer_VHDL|timer:inst|Equal6~2                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|Equal6~3                                                                                                                                  ; |timer_VHDL|timer:inst|Equal6~3                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|Equal4~2                                                                                                                                  ; |timer_VHDL|timer:inst|Equal4~2                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|process_3~5                                                                                                                               ; |timer_VHDL|timer:inst|process_3~5                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|ALARM~8                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~8                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|HOUR0[3]                                                                                                                                  ; |timer_VHDL|timer:inst|HOUR0[3]                                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|HOUR0[2]                                                                                                                                  ; |timer_VHDL|timer:inst|HOUR0[2]                                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|HOUR0[1]                                                                                                                                  ; |timer_VHDL|timer:inst|HOUR0[1]                                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|HOUR0[0]                                                                                                                                  ; |timer_VHDL|timer:inst|HOUR0[0]                                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|HOUR1[2]                                                                                                                                  ; |timer_VHDL|timer:inst|HOUR1[2]                                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|HOUR1[1]                                                                                                                                  ; |timer_VHDL|timer:inst|HOUR1[1]                                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|HOUR1[0]                                                                                                                                  ; |timer_VHDL|timer:inst|HOUR1[0]                                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|MIN0[3]                                                                                                                                   ; |timer_VHDL|timer:inst|MIN0[3]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|MIN0[2]                                                                                                                                   ; |timer_VHDL|timer:inst|MIN0[2]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|MIN0[1]                                                                                                                                   ; |timer_VHDL|timer:inst|MIN0[1]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|MIN0[0]                                                                                                                                   ; |timer_VHDL|timer:inst|MIN0[0]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|MIN1[2]                                                                                                                                   ; |timer_VHDL|timer:inst|MIN1[2]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|MIN1[1]                                                                                                                                   ; |timer_VHDL|timer:inst|MIN1[1]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|MIN1[0]                                                                                                                                   ; |timer_VHDL|timer:inst|MIN1[0]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|SEC0[3]                                                                                                                                   ; |timer_VHDL|timer:inst|SEC0[3]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|SEC0[2]                                                                                                                                   ; |timer_VHDL|timer:inst|SEC0[2]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|SEC0[1]                                                                                                                                   ; |timer_VHDL|timer:inst|SEC0[1]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|SEC0[0]                                                                                                                                   ; |timer_VHDL|timer:inst|SEC0[0]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|SEC1[2]                                                                                                                                   ; |timer_VHDL|timer:inst|SEC1[2]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|SEC1[1]                                                                                                                                   ; |timer_VHDL|timer:inst|SEC1[1]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|SEC1[0]                                                                                                                                   ; |timer_VHDL|timer:inst|SEC1[0]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|cur_state.setminute                                                                                                                       ; |timer_VHDL|timer:inst|cur_state.setminute                                                                                                                                 ; regout           ;
; |timer_VHDL|timer:inst|TIME_MIN~6                                                                                                                                ; |timer_VHDL|timer:inst|TIME_MIN~6                                                                                                                                          ; combout          ;
; |timer_VHDL|timer:inst|Equal4~3                                                                                                                                  ; |timer_VHDL|timer:inst|Equal4~3                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|cur_state.sethour                                                                                                                         ; |timer_VHDL|timer:inst|cur_state.sethour                                                                                                                                   ; regout           ;
; |timer_VHDL|timer:inst|process_1~0                                                                                                                               ; |timer_VHDL|timer:inst|process_1~0                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|cur_state.setalarmminute                                                                                                                  ; |timer_VHDL|timer:inst|cur_state.setalarmminute                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|Equal1~1                                                                                                                                  ; |timer_VHDL|timer:inst|Equal1~1                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN~7                                                                                                                                ; |timer_VHDL|timer:inst|TIME_MIN~7                                                                                                                                          ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN~8                                                                                                                                ; |timer_VHDL|timer:inst|TIME_MIN~8                                                                                                                                          ; combout          ;
; |timer_VHDL|timer:inst|Add1~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add1~0                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN~9                                                                                                                                ; |timer_VHDL|timer:inst|TIME_MIN~9                                                                                                                                          ; combout          ;
; |timer_VHDL|timer:inst|Add1~1                                                                                                                                    ; |timer_VHDL|timer:inst|Add1~1                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN~10                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN~10                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN~11                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN~11                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN~12                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN~12                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Add1~2                                                                                                                                    ; |timer_VHDL|timer:inst|Add1~2                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN~13                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN~13                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|cur_state.setalarmhour                                                                                                                    ; |timer_VHDL|timer:inst|cur_state.setalarmhour                                                                                                                              ; regout           ;
; |timer_VHDL|timer:inst|Equal0~0                                                                                                                                  ; |timer_VHDL|timer:inst|Equal0~0                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~2                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~2                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~3                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~3                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Equal5~0                                                                                                                                  ; |timer_VHDL|timer:inst|Equal5~0                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~4                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~4                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~5                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~5                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Add0~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add0~0                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Equal5~1                                                                                                                                  ; |timer_VHDL|timer:inst|Equal5~1                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~6                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~6                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Add0~1                                                                                                                                    ; |timer_VHDL|timer:inst|Add0~1                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~7                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~7                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Add0~2                                                                                                                                    ; |timer_VHDL|timer:inst|Add0~2                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~8                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~8                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Add4~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add4~0                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add4~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add4~5                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add4~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add4~7                                                                                                                                              ; cout0            ;
; |timer_VHDL|timer:inst|Add4~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~10                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add4~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~12                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add4~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~12COUT1_36                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|SEC1[3]                                                                                                                                   ; |timer_VHDL|timer:inst|WideOr0~0                                                                                                                                           ; combout          ;
; |timer_VHDL|timer:inst|SEC1[3]                                                                                                                                   ; |timer_VHDL|timer:inst|SEC1[3]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|HOUR1[3]                                                                                                                                  ; |timer_VHDL|timer:inst|Selector20~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|HOUR1[3]                                                                                                                                  ; |timer_VHDL|timer:inst|HOUR1[3]                                                                                                                                            ; regout           ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~2COUT1_40    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~0                            ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~0                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_32    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~1                            ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~1                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~2                            ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~2                                      ; combout          ;
; |timer_VHDL|timer:inst|cur_state.nowtime                                                                                                                         ; |timer_VHDL|timer:inst|cur_state.nowtime                                                                                                                                   ; regout           ;
; |timer_VHDL|timer:inst|Selector1~0                                                                                                                               ; |timer_VHDL|timer:inst|Selector1~0                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_38   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~3                            ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~3                                      ; combout          ;
; |timer_VHDL|timer:inst|Selector18~0                                                                                                                              ; |timer_VHDL|timer:inst|Selector18~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|cur_state.alarmtime                                                                                                                       ; |timer_VHDL|timer:inst|cur_state.alarmtime                                                                                                                                 ; regout           ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|MIN1[3]                                                                                                                                   ; |timer_VHDL|timer:inst|Selector12~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|MIN1[3]                                                                                                                                   ; |timer_VHDL|timer:inst|MIN1[3]                                                                                                                                             ; regout           ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~2COUT1_45    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~24                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~24                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_29 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~25                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~25                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~26                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~26                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~27                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~27                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~28                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~28                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~29                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~29                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~30                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~30                                     ; combout          ;
; |timer_VHDL|timer:inst|Selector10~0                                                                                                                              ; |timer_VHDL|timer:inst|Selector10~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~2COUT1_45    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~2COUT1_39    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|Selector0~0                                                                                                                               ; |timer_VHDL|timer:inst|Selector0~0                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~16                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|Add4~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~15                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add4~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~17                                                                                                                                             ; cout             ;
; |timer_VHDL|timer:inst|Add4~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~20                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add4~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~22                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add4~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~22COUT1_38                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_34   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_30   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_42   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                            ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                            ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_36   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_35    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_47   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_41    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~18                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~19                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~19                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_37   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_43   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_35    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_47   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~21                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~21                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~22                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~22                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_41    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |timer_VHDL|timer:inst|TIME_MIN~16                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN~16                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR[1]~13                                                                                                                           ; |timer_VHDL|timer:inst|TIME_HOUR[1]~13                                                                                                                                     ; combout          ;
; |timer_VHDL|timer:inst|Equal5~2                                                                                                                                  ; |timer_VHDL|timer:inst|Equal5~2                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR[2]~14                                                                                                                           ; |timer_VHDL|timer:inst|TIME_HOUR[2]~14                                                                                                                                     ; combout          ;
; |timer_VHDL|timer:inst|Add4~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~25                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add4~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~27                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add4~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add4~27COUT1_40                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                            ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                            ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                            ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                            ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~31                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~31                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~32                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~32                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~33                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~33                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~16                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~16                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~17                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~17                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_39   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~18                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~18                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~19                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~19                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~20                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~20                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~23                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~23                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~25                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~25                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~16                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~16                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~17                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~17                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_39   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~18                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~18                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~19                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~19                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~20                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~20                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                            ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                            ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~34                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~34                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~35                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~35                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~36                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~36                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~26                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~26                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~28                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~28                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                            ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                            ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                            ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                            ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |timer_VHDL|timer:inst|Equal4~4                                                                                                                                  ; |timer_VHDL|timer:inst|Equal4~4                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN~17                                                                                                                               ; |timer_VHDL|timer:inst|TIME_MIN~17                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Equal6~4                                                                                                                                  ; |timer_VHDL|timer:inst|Equal6~4                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|Selector22~3                                                                                                                              ; |timer_VHDL|timer:inst|Selector22~3                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|Selector23~3                                                                                                                              ; |timer_VHDL|timer:inst|Selector23~3                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|Selector8~3                                                                                                                               ; |timer_VHDL|timer:inst|Selector8~3                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Selector13~3                                                                                                                              ; |timer_VHDL|timer:inst|Selector13~3                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|Selector14~3                                                                                                                              ; |timer_VHDL|timer:inst|Selector14~3                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|Selector15~3                                                                                                                              ; |timer_VHDL|timer:inst|Selector15~3                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|TIME_MIN[1]~18                                                                                                                            ; |timer_VHDL|timer:inst|TIME_MIN[1]~18                                                                                                                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~37                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~37                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~38                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~38                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~29                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~29                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~39                           ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~39                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~30                           ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~30                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |timer_VHDL|timer:inst|lpm_divide:Mod4|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div2|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Div1|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Div0|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |timer_VHDL|clk                                                                                                                                                  ; |timer_VHDL|clk~corein                                                                                                                                                     ; combout          ;
; |timer_VHDL|set_type                                                                                                                                             ; |timer_VHDL|set_type~corein                                                                                                                                                ; combout          ;
; |timer_VHDL|ALARM                                                                                                                                                ; |timer_VHDL|ALARM                                                                                                                                                          ; padio            ;
; |timer_VHDL|HOUR0[3]                                                                                                                                             ; |timer_VHDL|HOUR0[3]                                                                                                                                                       ; padio            ;
; |timer_VHDL|HOUR0[2]                                                                                                                                             ; |timer_VHDL|HOUR0[2]                                                                                                                                                       ; padio            ;
; |timer_VHDL|HOUR0[1]                                                                                                                                             ; |timer_VHDL|HOUR0[1]                                                                                                                                                       ; padio            ;
; |timer_VHDL|HOUR0[0]                                                                                                                                             ; |timer_VHDL|HOUR0[0]                                                                                                                                                       ; padio            ;
; |timer_VHDL|HOUR1[3]                                                                                                                                             ; |timer_VHDL|HOUR1[3]                                                                                                                                                       ; padio            ;
; |timer_VHDL|HOUR1[2]                                                                                                                                             ; |timer_VHDL|HOUR1[2]                                                                                                                                                       ; padio            ;
; |timer_VHDL|HOUR1[1]                                                                                                                                             ; |timer_VHDL|HOUR1[1]                                                                                                                                                       ; padio            ;
; |timer_VHDL|HOUR1[0]                                                                                                                                             ; |timer_VHDL|HOUR1[0]                                                                                                                                                       ; padio            ;
; |timer_VHDL|MIN0[3]                                                                                                                                              ; |timer_VHDL|MIN0[3]                                                                                                                                                        ; padio            ;
; |timer_VHDL|MIN0[2]                                                                                                                                              ; |timer_VHDL|MIN0[2]                                                                                                                                                        ; padio            ;
; |timer_VHDL|MIN0[1]                                                                                                                                              ; |timer_VHDL|MIN0[1]                                                                                                                                                        ; padio            ;
; |timer_VHDL|MIN0[0]                                                                                                                                              ; |timer_VHDL|MIN0[0]                                                                                                                                                        ; padio            ;
; |timer_VHDL|MIN1[3]                                                                                                                                              ; |timer_VHDL|MIN1[3]                                                                                                                                                        ; padio            ;
; |timer_VHDL|MIN1[2]                                                                                                                                              ; |timer_VHDL|MIN1[2]                                                                                                                                                        ; padio            ;
; |timer_VHDL|MIN1[1]                                                                                                                                              ; |timer_VHDL|MIN1[1]                                                                                                                                                        ; padio            ;
; |timer_VHDL|MIN1[0]                                                                                                                                              ; |timer_VHDL|MIN1[0]                                                                                                                                                        ; padio            ;
; |timer_VHDL|SEC0[3]                                                                                                                                              ; |timer_VHDL|SEC0[3]                                                                                                                                                        ; padio            ;
; |timer_VHDL|SEC0[2]                                                                                                                                              ; |timer_VHDL|SEC0[2]                                                                                                                                                        ; padio            ;
; |timer_VHDL|SEC0[1]                                                                                                                                              ; |timer_VHDL|SEC0[1]                                                                                                                                                        ; padio            ;
; |timer_VHDL|SEC0[0]                                                                                                                                              ; |timer_VHDL|SEC0[0]                                                                                                                                                        ; padio            ;
; |timer_VHDL|SEC1[3]                                                                                                                                              ; |timer_VHDL|SEC1[3]                                                                                                                                                        ; padio            ;
; |timer_VHDL|SEC1[2]                                                                                                                                              ; |timer_VHDL|SEC1[2]                                                                                                                                                        ; padio            ;
; |timer_VHDL|SEC1[1]                                                                                                                                              ; |timer_VHDL|SEC1[1]                                                                                                                                                        ; padio            ;
; |timer_VHDL|SEC1[0]                                                                                                                                              ; |timer_VHDL|SEC1[0]                                                                                                                                                        ; padio            ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                                                        ; Output Port Name                                                                                                                                                           ; Output Port Type ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |timer_VHDL|timer:inst|ALARM_MIN[1]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_MIN[1]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_39 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_MIN[3]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_MIN[3]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_29 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_MIN[2]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_MIN[2]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_MIN[5]                                                                                                                              ; |timer_VHDL|timer:inst|ALARM_MIN[5]                                                                                                                                        ; regout           ;
; |timer_VHDL|timer:inst|ALARM_MIN[4]                                                                                                                              ; |timer_VHDL|timer:inst|ALARM_MIN[4]                                                                                                                                        ; regout           ;
; |timer_VHDL|timer:inst|ALARM_HOUR[0]                                                                                                                             ; |timer_VHDL|timer:inst|ALARM_HOUR[0]                                                                                                                                       ; regout           ;
; |timer_VHDL|timer:inst|ALARM_HOUR[1]                                                                                                                             ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_HOUR[1]                                                                                                                             ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_34 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_HOUR[2]                                                                                                                             ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_HOUR[2]                                                                                                                             ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_28 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_HOUR[3]                                                                                                                             ; |timer_VHDL|timer:inst|ALARM_HOUR[3]                                                                                                                                       ; regout           ;
; |timer_VHDL|timer:inst|ALARM_HOUR[4]                                                                                                                             ; |timer_VHDL|timer:inst|ALARM_HOUR[4]                                                                                                                                       ; regout           ;
; |timer_VHDL|timer:inst|ALARM~7                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~7                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Equal1~0                                                                                                                                  ; |timer_VHDL|timer:inst|Equal1~0                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|cur_state.setminute                                                                                                                       ; |timer_VHDL|timer:inst|TIME_MIN~5                                                                                                                                          ; combout          ;
; |timer_VHDL|timer:inst|Add3~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add3~0                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add3~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add3~2                                                                                                                                              ; cout0            ;
; |timer_VHDL|timer:inst|Add3~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add3~2COUT1_36                                                                                                                                      ; cout1            ;
; |timer_VHDL|timer:inst|Equal3~0                                                                                                                                  ; |timer_VHDL|timer:inst|Equal3~0                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|cur_state.setalarmminute                                                                                                                  ; |timer_VHDL|timer:inst|ALARM_MIN[5]~1                                                                                                                                      ; combout          ;
; |timer_VHDL|timer:inst|Equal1~2                                                                                                                                  ; |timer_VHDL|timer:inst|Equal1~2                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|Add3~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add3~5                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add3~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~10                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add3~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~12                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add3~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~12COUT1_42                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|Add2~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~0                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add2~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~2                                                                                                                                              ; cout0            ;
; |timer_VHDL|timer:inst|Add2~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~2COUT1_31                                                                                                                                      ; cout1            ;
; |timer_VHDL|timer:inst|Equal2~0                                                                                                                                  ; |timer_VHDL|timer:inst|Equal2~0                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|cur_state.setalarmhour                                                                                                                    ; |timer_VHDL|timer:inst|ALARM_HOUR[4]~1                                                                                                                                     ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~1                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~1                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Add2~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~5                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add2~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~7                                                                                                                                              ; cout0            ;
; |timer_VHDL|timer:inst|Add2~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~7COUT1_37                                                                                                                                      ; cout1            ;
; |timer_VHDL|timer:inst|Add2~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~10                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add4~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add4~7COUT1_42                                                                                                                                      ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~2COUT1_40    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~2COUT1_32    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~0                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~0                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|Selector16~0                                                                                                                              ; |timer_VHDL|timer:inst|Selector16~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_38   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~1                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~1                                      ; combout          ;
; |timer_VHDL|timer:inst|Selector17~0                                                                                                                              ; |timer_VHDL|timer:inst|Selector17~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|cur_state.alarmtime                                                                                                                       ; |timer_VHDL|timer:inst|Selector19~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~2COUT1_45    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~16                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~16                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~18                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~18                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~19                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~19                                     ; combout          ;
; |timer_VHDL|timer:inst|Selector9~0                                                                                                                               ; |timer_VHDL|timer:inst|Selector9~0                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Selector11~0                                                                                                                              ; |timer_VHDL|timer:inst|Selector11~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|Add3~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~15                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add3~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~17                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add3~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~17COUT1_38                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|Add3~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~20                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add3~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~22                                                                                                                                             ; cout             ;
; |timer_VHDL|timer:inst|Add2~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~15                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add2~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~17                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add2~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~17COUT1_33                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|Add2~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~20                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add2~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~22                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add2~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~22COUT1_35                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~2                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~2                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~3                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~3                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_30   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~15           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_34   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_42   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_36   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_35    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~21                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~21                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_47   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~22                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~22                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~23                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~23                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_41    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|Equal3~1                                                                                                                                  ; |timer_VHDL|timer:inst|Equal3~1                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|Add3~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~25                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add3~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~27                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add3~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~27COUT1_40                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~16                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~16                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~17                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~17                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_39   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~18                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~18                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~19                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~19                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~20                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~20                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |timer_VHDL|EN_ALM                                                                                                                                               ; |timer_VHDL|EN_ALM~corein                                                                                                                                                  ; combout          ;
; |timer_VHDL|EN_REPORT                                                                                                                                            ; |timer_VHDL|EN_REPORT~corein                                                                                                                                               ; combout          ;
; |timer_VHDL|set_item                                                                                                                                             ; |timer_VHDL|set_item~corein                                                                                                                                                ; combout          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; Node Name                                                                                                                                                        ; Output Port Name                                                                                                                                                           ; Output Port Type ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+
; |timer_VHDL|timer:inst|ALARM_MIN[1]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_MIN[1]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[1]~COUTCOUT1_39 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_MIN[3]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_MIN[3]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_29 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_MIN[2]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_MIN[2]                                                                                                                              ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_MIN[5]                                                                                                                              ; |timer_VHDL|timer:inst|ALARM_MIN[5]                                                                                                                                        ; regout           ;
; |timer_VHDL|timer:inst|ALARM_MIN[4]                                                                                                                              ; |timer_VHDL|timer:inst|ALARM_MIN[4]                                                                                                                                        ; regout           ;
; |timer_VHDL|timer:inst|ALARM_HOUR[0]                                                                                                                             ; |timer_VHDL|timer:inst|ALARM_HOUR[0]                                                                                                                                       ; regout           ;
; |timer_VHDL|timer:inst|ALARM_HOUR[1]                                                                                                                             ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_HOUR[1]                                                                                                                             ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_34 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_HOUR[2]                                                                                                                             ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|ALARM_HOUR[2]                                                                                                                             ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_28 ; cout1            ;
; |timer_VHDL|timer:inst|ALARM_HOUR[3]                                                                                                                             ; |timer_VHDL|timer:inst|ALARM_HOUR[3]                                                                                                                                       ; regout           ;
; |timer_VHDL|timer:inst|ALARM_HOUR[4]                                                                                                                             ; |timer_VHDL|timer:inst|ALARM_HOUR[4]                                                                                                                                       ; regout           ;
; |timer_VHDL|timer:inst|ALARM~7                                                                                                                                   ; |timer_VHDL|timer:inst|ALARM~7                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Equal1~0                                                                                                                                  ; |timer_VHDL|timer:inst|Equal1~0                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|cur_state.setminute                                                                                                                       ; |timer_VHDL|timer:inst|TIME_MIN~5                                                                                                                                          ; combout          ;
; |timer_VHDL|timer:inst|Add3~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add3~0                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add3~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add3~2                                                                                                                                              ; cout0            ;
; |timer_VHDL|timer:inst|Add3~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add3~2COUT1_36                                                                                                                                      ; cout1            ;
; |timer_VHDL|timer:inst|Equal3~0                                                                                                                                  ; |timer_VHDL|timer:inst|Equal3~0                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|cur_state.setalarmminute                                                                                                                  ; |timer_VHDL|timer:inst|ALARM_MIN[5]~1                                                                                                                                      ; combout          ;
; |timer_VHDL|timer:inst|Equal1~2                                                                                                                                  ; |timer_VHDL|timer:inst|Equal1~2                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|Add3~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add3~5                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add3~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~10                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add3~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~12                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add3~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~12COUT1_42                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|Add2~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~0                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add2~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~2                                                                                                                                              ; cout0            ;
; |timer_VHDL|timer:inst|Add2~0                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~2COUT1_31                                                                                                                                      ; cout1            ;
; |timer_VHDL|timer:inst|Equal2~0                                                                                                                                  ; |timer_VHDL|timer:inst|Equal2~0                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|cur_state.setalarmhour                                                                                                                    ; |timer_VHDL|timer:inst|ALARM_HOUR[4]~1                                                                                                                                     ; combout          ;
; |timer_VHDL|timer:inst|TIME_HOUR~1                                                                                                                               ; |timer_VHDL|timer:inst|TIME_HOUR~1                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Add2~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~5                                                                                                                                              ; combout          ;
; |timer_VHDL|timer:inst|Add2~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~7                                                                                                                                              ; cout0            ;
; |timer_VHDL|timer:inst|Add2~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add2~7COUT1_37                                                                                                                                      ; cout1            ;
; |timer_VHDL|timer:inst|Add2~10                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~10                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add4~5                                                                                                                                    ; |timer_VHDL|timer:inst|Add4~7COUT1_42                                                                                                                                      ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~2COUT1_40    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~2COUT1_32    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~0                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[23]~0                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|Selector16~0                                                                                                                              ; |timer_VHDL|timer:inst|Selector16~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_38   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~1                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[22]~1                                      ; combout          ;
; |timer_VHDL|timer:inst|Selector17~0                                                                                                                              ; |timer_VHDL|timer:inst|Selector17~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|cur_state.alarmtime                                                                                                                       ; |timer_VHDL|timer:inst|Selector19~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~2            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~2COUT1_45    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~16                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~16                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_39    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[26]~17                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~18                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[33]~18                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~19                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[32]~19                                     ; combout          ;
; |timer_VHDL|timer:inst|Selector9~0                                                                                                                               ; |timer_VHDL|timer:inst|Selector9~0                                                                                                                                         ; combout          ;
; |timer_VHDL|timer:inst|Selector11~0                                                                                                                              ; |timer_VHDL|timer:inst|Selector11~0                                                                                                                                        ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~0            ; combout          ;
; |timer_VHDL|timer:inst|Add3~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~15                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add3~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~17                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add3~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~17COUT1_38                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|Add3~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~20                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add3~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~22                                                                                                                                             ; cout             ;
; |timer_VHDL|timer:inst|Add2~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~15                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add2~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~17                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add2~15                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~17COUT1_33                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|Add2~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~20                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add2~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~22                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add2~20                                                                                                                                   ; |timer_VHDL|timer:inst|Add2~22COUT1_35                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~2                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~2                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~3                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[17]~3                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_30   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~15           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_34   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_42   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~4                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[16]~5                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_36   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod2|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_35    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_43   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~20                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~21                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[19]~21                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17COUT1_47   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~22                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~22                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~23                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[25]~23                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5            ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~5  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~7COUT1_33    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~7COUT1_41    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7            ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7  ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~7COUT1_37    ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod0|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|Equal3~1                                                                                                                                  ; |timer_VHDL|timer:inst|Equal3~1                                                                                                                                            ; combout          ;
; |timer_VHDL|timer:inst|Add3~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~25                                                                                                                                             ; combout          ;
; |timer_VHDL|timer:inst|Add3~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~27                                                                                                                                             ; cout0            ;
; |timer_VHDL|timer:inst|Add3~25                                                                                                                                   ; |timer_VHDL|timer:inst|Add3~27COUT1_40                                                                                                                                     ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~6                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                            ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|StageOut[18]~7                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~0                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[18]~1                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~24                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[21]~25                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~20 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_41   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~26                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~27           ; cout             ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~12COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~16                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~16                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~17                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[18]~17                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~10 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~12COUT1_39   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~18                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~18                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~19                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[17]~19                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~20                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~20                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~12COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~2                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[17]~3                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~27                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[20]~28                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~29                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~17COUT1_29   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~15 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~17COUT1_37   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~21                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[16]~22                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~23                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~17COUT1_33   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[1]~COUTCOUT1_35 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~4                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[16]~5                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~22COUT1_35   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~24                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]              ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUT         ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]    ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[1]~COUTCOUT1_43 ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[21]~25                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22           ; cout0            ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_5|add_sub_cella[2]~22COUT1_31   ; cout1            ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~6                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                            ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|StageOut[15]~7                                      ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~26                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[20]~27                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[28]~30                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[23]~28                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                           ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|StageOut[27]~31                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                           ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|StageOut[22]~29                                     ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_j7c:add_sub_5|add_sub_cella[2]~31           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |timer_VHDL|timer:inst|lpm_divide:Mod6|lpm_divide_1ol:auto_generated|sign_div_unsign_fkh:divider|alt_u_div_lie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~26           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21 ; |timer_VHDL|timer:inst|lpm_divide:Mod8|lpm_divide_vnl:auto_generated|sign_div_unsign_ekh:divider|alt_u_div_iie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~21           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22 ; |timer_VHDL|timer:inst|lpm_divide:Div4|lpm_divide_rvl:auto_generated|sign_div_unsign_ckh:divider|alt_u_div_fie:divider|add_sub_h7c:add_sub_3|add_sub_cella[2]~22           ; combout          ;
; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27 ; |timer_VHDL|timer:inst|lpm_divide:Div3|lpm_divide_svl:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_hie:divider|add_sub_i7c:add_sub_4|add_sub_cella[2]~27           ; combout          ;
; |timer_VHDL|EN_ALM                                                                                                                                               ; |timer_VHDL|EN_ALM~corein                                                                                                                                                  ; combout          ;
; |timer_VHDL|EN_REPORT                                                                                                                                            ; |timer_VHDL|EN_REPORT~corein                                                                                                                                               ; combout          ;
; |timer_VHDL|set_item                                                                                                                                             ; |timer_VHDL|set_item~corein                                                                                                                                                ; combout          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 222 10/21/2009 SJ Full Version
    Info: Processing started: Wed Jun 07 02:12:20 2017
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off timer_VHDL -c timer_VHDL
Info: Using vector source file "F:/quartus/timer_VHDL/timer_VHDL.vwf"
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      65.34 %
Info: Number of transitions in simulation is 4473724
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 176 megabytes
    Info: Processing ended: Wed Jun 07 02:12:38 2017
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:18


