---
id: 信号与电源完整性-失真
title: 信号与电源完整性 - 失真
---

## 参考与致谢

- 《信号完整新与电源完整性分析（第三版）》
- 《信号完整性揭秘-于博士 SI 设计手记》
- [What Every PCB Designer Should Know - Crosstalk Explained (with Eric Bogatin)](https://www.youtube.com/watch?v=EF7SxgcDfCo)
- 《硬件信号质量 SI 测试规范》
- [传输线串扰分析](https://blog.csdn.net/weixin_40877615/article/details/95329866)

> 文章作者：**Power Lin**  
> 原文地址：<https://wiki-power.com>  
> 版权声明：文章采用 [CC BY-NC-SA 4.0](https://creativecommons.org/licenses/by/4.0/deed.zh) 协议，转载请注明出处。

单一网络上的信号失真问题分为三个方面：反射、

## 反射

**反射产生的根本原因，是信号前进方向的瞬时阻抗发生改变**。有可能造成阻抗发生改变的源头：互连线的末端、走线横截面积改变、换层、返回路径平面上的间隙、附加元件如接插件、布线拓扑结构。

反射通常表现为过冲、下冲、振铃。

### 过冲

![](https://wiki-media-1253965369.cos.ap-guangzhou.myqcloud.com/img/20211220091443.png)

过冲分为正负过冲。危害是会冲击损伤器件（大于 VCC 或小于 GND）。另外，正过冲会形成干扰源，对其他器件造成串扰；负过冲导致管脚上的负电压使器件 PN 衬底（寄生二极管）前向偏置，大电流会熔断产生开路。

### 解决方法

反射的解决办法，是尽量让互连线的阻抗保持恒定。具体有以下措施：

1. 采用阻抗系数为常量的 PCB，避开玻纤效应
2. 增加电阻匹配，参考做法是始端串电阻或者末端并电阻
3. 采用沿线拓扑的阻抗维持恒定的布线规则，最小化支路长度
4. 对线的几何特征进行精细设计，比如避免直角或锐角
5. PCB 布线避开干扰源和耦合路径
