### GOAL
### 第1–3天：理解计算机的最底层
- [ ] 了解晶体管的基本原理  
- [ ] 理解 FPGA 是如何用晶体管实现逻辑的  
- [ ] 学习 FPGA 的基本结构（LUT、布线、逻辑块）  
- [ ] 明白 IC（集成电路）只是封装好的晶体管集合  

晶体管的基本原理
晶体管有三个元素构成
集点极(collector)    发射极(emitter) 
----                 ____
        基极(base)
        ____

基极不通电的情况下看作一个绝缘体, 通点后两端链接

与门(AND GATE) (icon: 󰣡 ): 
input   output
|0|0| = 0
|0|1| = 0
|1|0| = 0
|1|1| = 1
或门(OR GATE) (icon: 󰣥 ):
|0|0| = 0
|0|1| = 1
|1|0| = 1
|1|1| = 1
非门/反相器(NOT GATE) (icon: 󰣤 ):
input output
0       1
1       0
异或门(XOR GATE) (icon: 󰣧 )

|0|0| = 0
|0|1| = 1
|1|0| = 1
|1|1| = 0
    
逻辑门是晶体管组成的电路的抽象集合,帮助我们思考问题

加法器(ADDER): 
半加器(HALF ADDER):
不考虑进位
两个输入 + 两个输出

x + y -> sum, carry

相当于一个XOR门+一个AND门


| x | y | sum | carry |
| ------------- | -------------- | -------------- | ------------|
| 0  | 0 | 0 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 0 | 1 | 0 |
| 1 | 1 | 0 | 1 |

x, y 和 sum 之间是XOR门 

全加器(FULL ADDER):
考虑进位
上一个进位输出连接下一个输入
所以相加n个二进制数需要n个全加器

八位加法器(8-bit ADDER):

八位全加器封装起来 

A(八位数字) + B(八位数字) -> SUM(八位数字) + 溢出信号(本质上相当于进位) 

所以需要额外一个字节来存储输出(不能忽略否则可能导致严重后果)

相同的，可以通过逻辑门的组合抽象出减法器等等

二进制解码器(binary decoder)
给解码器一个n位二进制数，有2^n种组合，每种组合都对应这个特定的输出激活，其他的输出属于非激活状态

总的来说，当解码器收到输入时，有且只有一个输出为1,其他的都为0

所以，我们能够利用这个创建能从多个选项中进行选择的电路

算数逻辑单元(ALU)

汇编操作对应了相对的二进制数 
通过一系列规定，连接解码器，让计算机知道具体操作是什么

ALU会接受 输入值 和 操作码(告诉电路应该执行那种算数运算) 
会生成结果和附加信息(是负数？零？还是发生了溢出？)

- [ ] 接下来要看内存在里面的作用

