n work IHC_SUBSYSTEM verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 15.8594;
av .compile_point_starttime_stamp "Tue Mar 28 21:13:44 2023";
av .compile_point_endtime_stamp "Tue Mar 28 21:13:59 2023";
av .compile_point_realtime_used 15.616;
