1)微机发展及应用
1946年 ENIAC 第一台计算机

计算机发展：
电子管 -> 晶体管 -> 中，小规模集成电路 -> 大规模集成电路

微机发展：
第一代 4位和低档8位微型计算机
Inter 4004 -> Inter 4040 -> Inter 8008
代表性微机： MCS-4 MCS-8

第二代 中，高档8位微型计算机
Inter 8080 -> Inter 8085
代表性微机： Apple的苹果机和Inter的单片机

第三代 16位微型计算机
Inter 8086/8088
代表性微机： IBM PC/XT/AT

第四代 32位微型计算机
Inter 80386 -> 奔腾 Pentium

功能：
数值计算，数据处理及信息管理
过程控制及智能化仪器仪表

2)微型计算机中使用的技术
 1)流水线技术
 为了提高计算机的工作速度，采用将某些功能部件分离，将一些大的顺序操作分解由不同
 功能部件分别完成，在时间上重叠的子操作。
 2)高速缓冲器
 3)虚拟内存技术
 4)微程序控制
 5)精简指令系统计算机 RISC CISC
 6)多媒体技术
 7)多处理器结构

3)微型计算机软硬件结构

计算机硬件组成
1)运算器
2)控制器
3)存储器
4)输入设备
5)输出设备
运算器和控制器构成中央处理器
中央处理器和存储器中的内存构成主机
外存和输入输出设备构成外部设备

微型计算机硬件组成
系统总线 + 微处理器 + I/O设备接口 + I/O设备 + 存储器

微处理器：简称μP，由大规模集成电路组成

微型计算机：简称μC和MC，以微处理器为核心，配上存储器，输入输出接口电路
及系统总线来组成的计算机

系统总线
1)由传送的信息区分
控制总线 地址总线 数据总线
2)由传送方向区分
单向线 双向线
3)由传送时的三态门电路来区分
高电平 低电平 高阻态

总线主控设备 总线被控设备
1)同一时间，只能有一个总线主控设备控制总线的信息传送
2)同一时间，只能有一个总线被控设备发送信息，但可有多个被控设备接受信息

微型计算机系统
1)微型计算机(单片机，单板机，多板机)
 1)微处理器
  1)算数逻辑部件
  2)寄存器阵列
  3)控制电路
 2)总线
  1)控制总线
  2)数据总线
  3)地址总线
 3)存储器
  1)rom,prom,eprom
  2)ram
 4)I/O电路
  1)串行I/O电路
  2)并行I/O电路
  3)定时器/计数器电路
2)软件
 1)系统软件
 2)应用软件
3)电源
4)I/O设备（打印机，显示器，键盘，磁盘控制器，A/D，D/A转换器）

微机工作过程（执行程序的过程）
取指令 -> 指令译码 -> 取操作数 -> 执行指令 -> 存放运算结果

4)8086/8088微处理器

8086/8088微处理器 8086采用单+5V电源，40根引脚的双列直插式封装，
能寻址1M的存储单元和64kb的I/O端口

8086/8088微处理器内部结构
1)总线接口部件（BIU）
BIU : 
 1)段寄存器(cs,ds,ss,es)
 2)指令指针寄存器(ip)
 3)地址加法器
 4)总线控制电路
 5)指令队列缓冲器
功能：
 1)形成访问存储器或I/O接口的物理地址
 2)从内存的代码段中取指令送到指令队列缓冲器中
 3)读取操作数参加EU运算或存放运算结果到指定地址
指令队列缓冲器：
 1)取指令时，每当指令队列缓冲区存满1条指令后，EU就立即执行
 2)指令队列缓冲区中只要空出2个(对8086)或空出1个(对8088)指令字节时，BIU
 便立即自动执行取指操作，直到填满为止
 3)在EU执行指令过程中，指令需要对存储器或I/O设备存取数据时，BIU
 将在执行完现行取指的总线后的下一个总线周期时，对指定的内存单元或I/O设备进行存取操作，
 交换的数据经BIU由EU执行
 4)当EU执行完转移，调用返回指令时，则要清除指令队列缓冲器，
 并要求BIU从新地址重新开始取指令
2)执行部件（EU）
 1)算数逻辑单元(ALU)
 2)通用寄存器
 3)标志寄存器
 4)EU控制电路
功能
 1)从BIU的指令队列缓冲器中取指令进行译码，执行
 2)负责所有算术，逻辑运算及16位偏移地址计算
 3)向BIU提供运算结果及16位偏移地址

14个16位寄存器
寄存器
1)通用寄存器
 1)数据寄存器
 ax,bx,cx,dx
 2)指针寄存器
  1)堆栈指针 sp
  2)基数指针 bp
 3)变址寄存器
  1)目的变址 di
  2)源变址 si
2)控制寄存器
 1)指令指针
 ip
 2)状态标志
 flag
3)段寄存器
 1)代码段
 cs
 2)数据段
 ds
 3)堆栈段
 ss
 4)附加段
 es
 
flag 状态标志寄存器 9个标志位
6个状态标志
CF 0 进位
PF 2 奇偶性
AF 4 辅助进位
ZF 6 零
SF 7 符号
OF 11 溢出
3个控制标志
DF 10 方向
IF 9 中断运行
TF 8 单步陷阱

8086/8088 引脚信号及功能
1)引脚功能
即引脚信号的定义，通常用英文单词或英文缩写来表示，其名字基本反映了引脚信号的作用和含义
2)信号的流向
信号从芯片向外输出
从外部向芯片输入
双向
3)有效电平
决定引脚是否工作由逻辑电路控制
有些引脚是低电平有效(负逻辑)
有些引脚是高电平有效(正逻辑)
有些引脚分时复用，在不同模式下有不同功能和有效电平
有些引脚是边沿有效，及信号上升沿或下降沿有效
4)三态
高电平，低电平(正常输入或输出)，高阻态(悬空)

最大工作模式:系统中通常有两个或多个微处理器
最小工作模式:系统中只有8086/8088微处理器
8087 数值运算协处理器 8089 I/O处理器

8086
1)GND 地线
2)AD14
3)AD13
4)AD12
5)AD11
6)AD10
7)AD9
8)AD8
9)AD7
10)AD6
11)AD5
12)AD4
13)AD3
14)AD2
15)AD1
16)AD0
17)NMI 非屏蔽
18)INTR 可屏蔽
19)CLK 时钟信号
20)GND
21)RESET 复位
22)READY 准备就绪
23)TEST(低) 对wait指令监视
24) ~~ 31)
32)RD(低) 读
33)MN/MX(低) 最小，最大工作模式
34)BHE(低)/S7 
35)A19/S6
36)A18/S5 s5与IF
37)A17/S4
38)A16/S3
39)AD15
40)VCC

s4 s3
0 0 es
0 1 ss
1 0 cs
1 0 ds

最小工作模式:                            最大工作模式：
24)INTA(低) 可屏蔽中断请求响应             QS1 指令队列状态
25)ALE 地址锁存器允许信号                  QS0 
26)DEN(低) 数据允许信号                   S0(低) 总线周期状态信号
27)DT/R(低) 数据发送/接收信号              S1(低)
28)M/IO(低)                             S2(低)
29)WR(低) 写信号                         LOCK(低) 总线封锁信号
30)HLDA 总线请求响应                      RQ(低)/GT1(低) 总线请求响应
31)HOLD 总线请求                         RQ(低)/GT0(低) 总线请求

配合CPU控制系统总线的电路
1）8282/8283锁存器
因为8086CPU是分时复用的，当CPU需要数据信息的时候，必须将地址信息存储起来，在下一个周期再使用
T1状态 发送地址信号给地址锁存器，将地址信号锁存起来
T3状态 CPU将数据发送到数据总线上，地址信号由地址锁存器输出到地址总线

8282锁存器引脚信号
DI0          VCC
DI1          DO0
DI2          DO1
DI3          DO2
DI4          DO3
DI5          DO4
DI6          DO5
DI7          DO6
OE(低)       DO7
GND          STB

地址锁存器需要存储20位地址信息和1位BHE(低)信息，所以需要3片8282/8283地址锁存器

2）8288总线控制器
8086在最大工作模式下不直接产生总线控制信号，8288总线控制器接受由8086CPU发送来的状态信号S1(低),S2(低),S3(低)和输入控制信号AEN(低)，CEN，IOB相结合产生总线命令和控制信号

8288总线控制器分系统总线工作方式和I/O总线工作方式

8288总线控制器引脚信号
IOB          VCC
CLK          S0(低)
S1(低)       S2(低)
DT/R(低)     MCE/PDEN(低)
ALE          DEN
AEN(低)      CEN
MRDC(低)     INTA(低)
AMWC(低)     INTA(低)
MWTC(低)     AIOWC(低)
GND          IOWC(低)

8288内部结构
 1）状态译码器
 S0(低) S1(低) S2(低)
 2）控制逻辑
 CLK AEN(低) CEN IOB
 3）命令信号发生器
 MRDC(低) MWTC(低) AMWC(低) IORC(低) IOWC(低) AIOWC(低) INTA(低)
 4）控制信号发生器
 DT/R(低) DEN MCE/PDEN(低) ALE

3）8286/8287总线收发器
提高8086CPU的数据总线的负载能力，再CPU和系统数据总线间接入总线双向缓冲器(总线收发器)

8286/8287总线收发器引脚信号
A0           VCC
A1           B0
A2           B1
A3           B2
A4           B3
A5           B4
A6           B5
A7           B6
OE(低)       B7
GND          T

4)8284时钟发生器

8086最小工作模式系统总线结构
MN/MX(低)接+5V电源，系统除了8086CPU外，还包括8284A时钟发生器，3片8282地址锁存器和2片8286总线收发器

8086最大工作模式系统总线结构
MN/MX(低)接地线时，比最小工作模式增加了一个8288总线控制器
由8288产生相应的内存储器或I/O端口读写命令和总线控制信号，控制8282地址锁存器和8286总线收发器


总线周期时序
CPU在取指令和执行指令过程中，需要分成很多微操作，这些微操作由时序控制。所以CPU需要一个定时电路，产生一个个节拍，使微操作按时序发生
时序也就是每一个微操作所经历的时间周期，所产生的定时信号也就是CPU中的时钟或主频

时钟周期是CPU处理动作最小时间单位。
时钟周期的宽度是时钟信号中相邻两上升沿之间的时间间隔，一般分T1，T2，T3，T4，Tw等状态。每个时钟周期都有高电平和低电平，一般来说微处理器这两部分的宽度是一般相同的，因此时钟周期分正半周和负半周，时间宽度各位T/2

时钟周期和时钟频率是倒数关系
8086CPU的时钟频率是5MHz，时钟周期是200ns

总线周期是CPU对于存储器或I/O端口访问一次所需要的时间
一般总线周期包含4个T状态，即T1,T2,T3,T4，因为存储器和外设速度较慢，在T3之后可能插入多个等待状态Tw(一个状态就是一个时钟周期)

指令周期是一条指令从存储器中取出到执行所需的时间
一般指令的指令周期都不相同，但是每个指令的第一总线周期都是取指令，因此指令周期包含多个总线周期

8086/8088读总线周期
		
CLK            T1 		T2 		T3 		T4 
A19/S6~A16/S3  地址输出    状  态  输  出
BHE(低)/S7     
AD15~AD0       地址输出          数据输出
ALE            高电平      低    电   平
M/IO(低)       低 = I/O 读   高 = 存储器读
RD(低)
DT/R(低)          低      电      平
DEN(低)        高   电   平   低   电   平


8086/8088写总线周期

CLK            T1 		T2 		T3 		T4 
A19/S6~A16/S3  BHE输出    状  态  输  出
BHE(低)/S7     
AD15~AD0       地址输出   数  据  输   出
ALE            高电平      低    电   平
M/IO(低)       低 = I/O 写   高 = 存储器写
WR(低)
DT/R(低)           高     电      平   
DEN(低)        高   电   平   低   电   平


8086/8088存储器管理
位(Bit)：计算机存储信息的基本单位是一个二进制位，1位可以存储一个二进制数0或1
字节(Byte)：每8位二进制信息可以组成一个字节，从D7到D0
字(Word)：每16位二进制信息，即2个字节可以组成一个字
地址：存储器中以字节为单位存储信息，成为存储单元，每个存储单元分配一个存储器地址，地址也是二进制表示
存储容量：存储容量与内存大小和地址总线根数有关，内存大小决定了当地址总线根数足够多时，能访问的存储容量，地址总线根数限制了实
际能访问的存储容量，当地址根数是N时，可访问2^N个存储单元
8086/8088内部CPU地址总线是20根，所能访问的存储容量是2^20byte = 1MB，地址是00000H～FFFFFH
一个字节可以直接存入一个存储单元，一个字需要分别存入两个相邻的存储单元，高8位放入高位地址，低8位放入地位地址

非规则存放和规则存放
当存放一个字的时候，其低位字节可以放入奇数地址，也可以放入偶数地址，前者称为非规则存放，8086CPU读写一个非规则存放的字需要两
个总线周期，后者称为规则存放，8086CPU读写一个规则存放的字需要一个总线周期


8086能访问的1MB存储空间实际上分为两个512KB的存储体，又称为存储库。低位库与数据总线D7～D0相连，库中全部是偶数地址，高位库与数据总线D19~D10相连，库中全部是奇数地址
地址总线A19～A0可以同时对高，低位库进行访问，A0和BHE(低)决定了访问的是低位还是高位库


存储器的分段技术
8086CPU的算数逻辑单元和寄存器都是16位，寻址能力只有64KB，所以CPU通过“段加偏移”技术使寻址能力达到1M
物理地址 = 段地址 * 16 + 偏移地址
段地址决定了每个物理地址是能被16整除的地址
偏移地址决定了每个段能访问64KB空间
代码段：CS * 16 + IP
数据段：DS * 16
堆栈段：SS * 16 + SP

-----------------------------------------------------------------------------------


1.什么是微机的系统总线？微机的总线结构为它带来了哪些好处？一般将系统总线分为哪三种类型？
系统总线：传递信息的一组公共导线，CPU通过它们与存储器和I/O设备进行信息的交换
好处：组态灵活，扩展方便。
三组信号线：数据总线，地址总线，控制总线。

2.简述微处理器，微型计算机的发展经历了几代？各代的典型产品有什么？
微处理器和微型计算机发展一共经历四代。
第一代：Inter4004和Inter8008微处理器和分别由它们组成的MCS-4和MCS-8微机
第二代：Inter8080/8085，Apple的苹果机和inter的单片机
第三代：Inter8086/8088，IBM PC/XT/AT
第四代：Inter80386

3.8086/8088微处理器由哪两大部分组成？各部分的功能是什么？这种结构与8位CPU相比，为什么能提高其性能？
总线接口单元BIU，执行单元EU。
总线接口单元：管理8086与系统总线的接口，负责CPU对存储器和外设的访问
执行单元：负责指令译码，执行和数据运算
8位CPU在指令译码前必须要等待取指令操作完成，而8086CPU中需要译码的指令已经取到了指令队列中，不需要等待取指令。因为取指令是CPU最频繁的工作，因此8086在结构和操作方式上节省了大量等待时间，从而比8位机提高性能。

4.8086CPU内部有哪些寄存器？其主要作用是什么？
通用寄存器 ax,bx,cx,dc 通常存放16位的数据和地址，它们中的每一个又能分高字节H寄存器和低字节L寄存器，用来存放8位数据，它们可以独立寻址和独立使用
段寄存器 cs,ds,ss,es cs存放当前执行程序所在段的段基址，ds存放当前使用的数据的段基址，es是存放附加数据段的段基址，ss是存放当前使用的堆栈的段基址
指针寄存器和变址寄存器 sp,bp,si,di 它们都是16位的寄存器，可以存放数据，通常存放逻辑地址的偏移量来形成20位物理地址的一部分
控制寄存器 ip,flag ip存放下一次要取出指令的偏移量，标志寄存器只用其中9位，6位反应前一次ALU执行结果的状态标志，其余3位是控制CPU操作特征的控制标志

5.以8086CPU组成微机系统时，为什么要用地址锁存器和数据放大器？它们的主要功能是什么？
8086为了节省端口资源，用了分时复用技术和两种工作方式来达到目的。
其中地址锁存就是分时复用的表现。
访问寄存器时先发送地址之后发送数据，然而地址和数据存在共用端口的矛盾，因此必须要用地址锁存器先锁存地址，之后发送数据时地址信息不会消失。
数据收发器是8086究竟是接受数据还是发送数据的信号，它是输出信号，外界可利用它监控8086进行数据处理的过程。

6.8086CPU中有哪些标志位？试说明它们的含义及作用。
8086CPU中共有九个标志位，其中DF，IF，TF为控制标志位，其余6个为状态标志位。它们的含义和作用如下所示：
CF(Carry Flag)进位标志：若算术运算的结果产生了进位或借位（对字节操作的最高位是D7，对字操作的最高位是D15），则CF=1，否则CF=0
PF(Parity/Even Flag)奇偶标志：如果运算结果中含有偶尔个1，则PF=1，否则是0。此标志位主要用于数据通信中，检测数据传送有无出错。
AF(Auxiliary Carry Flag)辅助进位标志位：用于反映一个字节（字的底字节）的低4位向高4位有无进位（借位）的情况，若有进位或者借位时，AF=1，否则AF=0；
ZF(Zero Flag)零标志：若运算结果为0，此标志为1，否则ZF=0；
SF(Sign Flag)符号标志：因为补码运算的最高位是符号位，所以它和运算结果的最高位（字节操作D7位，字操作是D15位）状态相同。当运算结果是负时，SF=1，否则SF=0；
OF(Overflow Flag)溢出标志：在带符号数的加减运算中结果超出8位或16位符号数能表示的数值范围(-128~127或-32768~32767)时，产生溢出使OF=1，否则OF=0；
DF(Direction Flag)方向标志位：此标志位用以控制串操作指令地址指针的步进方向。每执行一条串操作指令，对地址要进行一次调整。方向标志DF决定是增量还是减量。若DF=1，串地址为增量，否则就是减量；
IF(Interrupt Enable Flag)中断允许标志位：若IF=1，则CPU允许接受外部来的可屏蔽中断源发出的中断请求，若IF=0，则CPU不响应中断请求；
TF(Trap Flag)陷阱标志位：若TF=1，则CPU处于单步执行指令的工作方式。在这种工作方式下，CPU每执行完一条指令就自动产生一次类型为1的内部中断，可以借此检查这条指令的执行情况；


7.两个十六位数7825H和5A1FH分别相加和相减后，求运算结果及各标志位的值。
7825H + 5A1FH = D244H 
7825H - 5A1FH = 1C06H
CF:1	PF:1	AF:1	ZF:0 	SF:1	OF:1
CF:0	PF:0	AF:1	ZF:0	SF:0	OF:0

8.简述8086CPU最大模式，最小模式，其关键分别是什么？
所谓最小模式，就是系统中只有一个8086CPU，而所有的总线控制信号都由8086直接产生，因此系统中的总线控制电路被减少到最少。
而最大模式就是相对最小模式而言的，此时系统中有两个或多个微处理器，其中有一个是主处理器8086，其他的处理器称为协处理器，它们协助主处理器工作。


9.8086在最小模式下，访问寄存器，哪些信号有效？访问I/O端口，哪些信号有效？
M/IO(低)：选择访问存储器或IO设备
BHE(低)/S7：总线高位允许信号
RD，WR：读写信号
ALE：地址锁存信号
DEN：数据允许信号
REDAY：实时准备信号
DT/R：数据传送，接收信号
A19/S6~A16/S3
AD15~AD0

10.解释时钟周期，总线周期及指令周期。一个基本的总线周期包含几个时钟周期？
时钟周期：CPU处理动作的最小时间单位
总线周期：CPU对于存储器或I/O端口访问一次所需要的时间
指令周期：一条指令从存储器中取出到执行所需要的时间
一个总线周期一般包含4个时钟周期，分别是T1,T2,T3,T4，由于存储器和外设的速度较慢，在T3后可能插入多个Tw等待周期。


11.试画出在最小模式下，8086CPU读，写总线周期时序图。
如上

12.8086和8088相比有哪些不同？8086引脚BUE(低)的作用是什么？其存储器组织为什么要用偶存储体和奇存储体组成？
不同点：外部数据总线位数不同，指令队列的容量不同，引脚特性的不同
BHE(低)：总线高位允许信号，CPU在传送信息时，该信号控制了信息的高8位的有效性。
在8086系统中，CPU有16根数据线，而存储器一个基本单元有8根数据线，因此通常将存储系统分为偶存储器和奇存储器再与8086相连。

13.在最小模式下，8086的哪些引脚是分时复用的？哪些信号需要由系统进行锁存？


14.8086内指令队列的作用是什么？其各自长度为多少？8086CPU复位后，有哪些特征？8086系统如何找自启程序？
8086的指令队列有6个字节。当指令队列出现2个空字节，BIU就自动执行一次取指令周期，将下一条要执行的指令从内存单元读到指令队列。它们采用FIFO原则，按顺序存放，并按顺序取出到EU中执行。
RESET引脚上为高电平，引起CPU复位，复位后CPU内部的段寄存器，控制寄存器及指令队列都将被清零，只有段寄存器CS被设置为FFFFH。一旦复位完成，CPU将从CS:IP值为FFFFH:0000H处，即物理地址为FFFF0H处开始读取第一条指令（自启程序）。


15.8086CPU为什么要对存储器采用分段技术？段的起始地址有何规定？
因为8086CPU的地址总线为20根，可寻址1M地址空间，而寄存器是16位，仅能寻址64K，所以采用分段管理的方法，利用段地址和偏移地址计算出物理地址进行访问，对内存实现有效的管理。
段的起始地址必须是能被16整除的地址。


16.若有3种微处理器的地址引脚数分别为8条，16条，24条，试问这3种微处理器分别能寻址多少字节的存储单元？
256Byte，64KB，16M。

17.解释逻辑地址，物理地址，段地址及偏移地址，物理地址是如何求得的？
逻辑地址是程序在存储器地址的一种表示方法，由段地址和偏移地址两部分组成。
物理地址是8086芯片导线送出的20位地址码，用来指出一个特定的存储单元。
物理地址 = 段地址 * 16 + 偏移地址


18.段地址和偏移地址为1000:117AH的存储单元的物理地址是什么？而1109:00EAH的存储单元的物理地址又是什么？这说明什么问题？
同一个物理地址可以用不同的段地址和偏移地址来表示。

19.若某条指令执行前，CS=0A7BH，IP=2B50H，求该条指令存放第一个字节单元的物理地址。
0D300H

20.有一100个字的存储区域，其起始地址为6250:2300H。写出这个存储区域首末单元的物理地址。
首地址：64800H
末地址：64800H + (100 - 1) * 2 = 648C6H

21.在存储器中存放的数据入2-21图，试读出123D4H和123D6H字节单元的内容是什么？读出字内容是什么？


22.如果从存储器的10000H地址开始分配段区，要求代码段占用4K字节空间，数据段占用2K字节空间，堆栈段占用512个字节空间。按代码段，数据段和堆栈段的顺序连续分段，试画出存储器分段地址分配示意图，指出CS，DS，SS各段存储器内容是什么？
CS:1000H DS:1100H SS:1110H

23.解释什么是规则字，非规则字，8086CPU对它们的存取各需要几个总线周期？
当存放一个字的时候，其低位字节可以存放入奇数地址，也可以放入偶数地址，前者称为非规则存放，8086对非规则存放的存取需要两个总线周期，后者是规则存放，需要一个总线周期。
