((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Reg . 6) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . 88) (Stat . INPUT) (Reg . 7) END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 6) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . 88) (Stat . INPUT) (Reg . 7) END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr Num . -2) (Stat . LOAD) (Reg . 6) (Reg . 10) END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 62) (Stat . OUTPUT) (Expr Num . -95) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 2) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . LOAD) (Reg . 3) (Expr Num . -97) (Stat . IF) (Reg . 12) (Stat . LOAD) (Reg . 14) (Expr Num . 74) ELSE (Stat . INPUT) (Reg . 14) END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 7) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 4) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . LOAD) (Reg . 9) (Expr Num . 58) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . LOAD) (Reg . 1) (Expr Num . -18) (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . INPUT) (Reg . 8) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 9) END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 5))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr Num . 32) (Stat . INPUT) (Reg . 6) ELSE (Stat . INPUT) (Reg . 14) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 8) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 7) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 3))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . OUTPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 9) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 2) (Stat . OUTPUT) (Expr Num . -35) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 13) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 3) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 12) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 5) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 62) (Stat . OUTPUT) (Expr Num . -95) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 11))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Expr Num . 62) (Stat . OUTPUT) (Expr Num . -95) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . INPUT) (Reg . 13))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 9) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 7) END END END (Stat . INPUT) (Reg . 2) (Stat . INPUT) (Reg . 11) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 4) END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 11) END END END (Stat . INPUT) (Reg . 7) (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 6) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 9))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 4) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 5) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 3) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr Num . -35) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 4) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 2) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 4) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Reg . 4) (Stat . INPUT) (Reg . 11) ELSE (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr Num . 88) (Stat . INPUT) (Reg . 7) END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END)
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 8) END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . OUTPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 14) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . OUTPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 11) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 4) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 11) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 14) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 7) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 6) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 4) END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . INPUT) (Reg . 0) END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 1) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 13) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 12) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . INPUT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . INPUT) (Reg . 0) END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 10) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 3) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 5) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 2) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
((Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 8) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END END END END END END END END END END END END (Stat . IF) (Expr . NOT) (Reg . 0) (Stat . INPUT) (Reg . 0) END (Stat . INPUT) (Reg . 0) (Stat . OUTPUT) (Reg . 0))
