# 一生一芯组会
陈健达
合肥工业大学

---
## 处理器设计
本学期完成了一个基于 `RV32I`的五级流水线设计
能够通过前推和停顿解决数据和控制冒险
```
但搁置了一生一芯的单周期处理器设计
（上一次组会也因为忙着调试课设，忘了请假）
```


---
## PA
完成了基础的 klib 部分，能够顺利通过 string 测试
（未完成全部，只是通过了测试点，待后续再实现）
目前正在进行基础设施部分

---
## 问题
对于我的处理器设计，能够在本人的课设基础上进行？
原先所写的单周期处理器使用的是 chisel，而课设中使用的是 verilog（为了与队友协作，无法依个人想法完全使用 chisel 实现）