	component fpro is
		port (
			clk_clk              : in    std_logic                     := 'X';             -- clk
			fp_address_conduit   : out   std_logic_vector(20 downto 0);                    -- conduit
			fp_clk_clk           : out   std_logic;                                        -- clk
			fp_mmio_cs_conduit   : out   std_logic;                                        -- conduit
			fp_read_conduit      : out   std_logic;                                        -- conduit
			fp_readdata_conduit  : in    std_logic_vector(31 downto 0) := (others => 'X'); -- conduit
			fp_rst_reset         : out   std_logic;                                        -- reset
			fp_video_cs_conduit  : out   std_logic;                                        -- conduit
			fp_write_conduit     : out   std_logic;                                        -- conduit
			fp_writedata_conduit : out   std_logic_vector(31 downto 0);                    -- conduit
			reset_reset_n        : in    std_logic                     := 'X';             -- reset_n
			sdram_clk_clk        : out   std_logic;                                        -- clk
			sdram_wire_addr      : out   std_logic_vector(12 downto 0);                    -- addr
			sdram_wire_ba        : out   std_logic_vector(1 downto 0);                     -- ba
			sdram_wire_cas_n     : out   std_logic;                                        -- cas_n
			sdram_wire_cke       : out   std_logic;                                        -- cke
			sdram_wire_cs_n      : out   std_logic;                                        -- cs_n
			sdram_wire_dq        : inout std_logic_vector(15 downto 0) := (others => 'X'); -- dq
			sdram_wire_dqm       : out   std_logic_vector(1 downto 0);                     -- dqm
			sdram_wire_ras_n     : out   std_logic;                                        -- ras_n
			sdram_wire_we_n      : out   std_logic                                         -- we_n
		);
	end component fpro;

