Fitter report for LD_final_project
Mon Jan 09 20:49:46 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. I/O Rules Summary
 30. I/O Rules Details
 31. I/O Rules Matrix
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Jan 09 20:49:46 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; LD_final_project                           ;
; Top-level Entity Name              ; LD_final_project                           ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C10E144C8                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,564 / 10,320 ( 15 % )                    ;
;     Total combinational functions  ; 1,549 / 10,320 ( 15 % )                    ;
;     Dedicated logic registers      ; 354 / 10,320 ( 3 % )                       ;
; Total registers                    ; 354                                        ;
; Total pins                         ; 46 / 95 ( 48 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 423,936 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 46 ( 0 % )                             ;
; Total PLLs                         ; 0 / 2 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C10E144C8                          ;                                       ;
; Nominal Core Supply Voltage                                                ; 1.2V                                  ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 20     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------+
; I/O Assignment Warnings                     ;
+-------------+-------------------------------+
; Pin Name    ; Reason                        ;
+-------------+-------------------------------+
; DATA_R[0]   ; Incomplete set of assignments ;
; DATA_R[1]   ; Incomplete set of assignments ;
; DATA_R[2]   ; Incomplete set of assignments ;
; DATA_R[3]   ; Incomplete set of assignments ;
; DATA_R[4]   ; Incomplete set of assignments ;
; DATA_R[5]   ; Incomplete set of assignments ;
; DATA_R[6]   ; Incomplete set of assignments ;
; DATA_R[7]   ; Incomplete set of assignments ;
; DATA_G[0]   ; Incomplete set of assignments ;
; DATA_G[1]   ; Incomplete set of assignments ;
; DATA_G[2]   ; Incomplete set of assignments ;
; DATA_G[3]   ; Incomplete set of assignments ;
; DATA_G[4]   ; Incomplete set of assignments ;
; DATA_G[5]   ; Incomplete set of assignments ;
; DATA_G[6]   ; Incomplete set of assignments ;
; DATA_G[7]   ; Incomplete set of assignments ;
; DATA_B[0]   ; Incomplete set of assignments ;
; DATA_B[1]   ; Incomplete set of assignments ;
; DATA_B[2]   ; Incomplete set of assignments ;
; DATA_B[3]   ; Incomplete set of assignments ;
; DATA_B[4]   ; Incomplete set of assignments ;
; DATA_B[5]   ; Incomplete set of assignments ;
; DATA_B[6]   ; Incomplete set of assignments ;
; DATA_B[7]   ; Incomplete set of assignments ;
; d7_1[0]     ; Incomplete set of assignments ;
; d7_1[1]     ; Incomplete set of assignments ;
; d7_1[2]     ; Incomplete set of assignments ;
; d7_1[3]     ; Incomplete set of assignments ;
; d7_1[4]     ; Incomplete set of assignments ;
; d7_1[5]     ; Incomplete set of assignments ;
; d7_1[6]     ; Incomplete set of assignments ;
; COMM[0]     ; Incomplete set of assignments ;
; COMM[1]     ; Incomplete set of assignments ;
; COMM[2]     ; Incomplete set of assignments ;
; Life[0]     ; Incomplete set of assignments ;
; Life[1]     ; Incomplete set of assignments ;
; Life[2]     ; Incomplete set of assignments ;
; Life[3]     ; Incomplete set of assignments ;
; COMM_CLK[0] ; Incomplete set of assignments ;
; COMM_CLK[1] ; Incomplete set of assignments ;
; EN          ; Incomplete set of assignments ;
; beep        ; Incomplete set of assignments ;
; clear       ; Incomplete set of assignments ;
; Right       ; Incomplete set of assignments ;
; Left        ; Incomplete set of assignments ;
; CLK         ; Incomplete set of assignments ;
+-------------+-------------------------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 2010 ) ; 0.00 % ( 0 / 2010 )        ; 0.00 % ( 0 / 2010 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 2010 ) ; 0.00 % ( 0 / 2010 )        ; 0.00 % ( 0 / 2010 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 2000 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/user/Desktop/LD_final_project/LD_final_project/output_files/LD_final_project.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,564 / 10,320 ( 15 % ) ;
;     -- Combinational with no register       ; 1210                    ;
;     -- Register only                        ; 15                      ;
;     -- Combinational with a register        ; 339                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 924                     ;
;     -- 3 input functions                    ; 313                     ;
;     -- <=2 input functions                  ; 312                     ;
;     -- Register only                        ; 15                      ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1265                    ;
;     -- arithmetic mode                      ; 284                     ;
;                                             ;                         ;
; Total registers*                            ; 354 / 10,744 ( 3 % )    ;
;     -- Dedicated logic registers            ; 354 / 10,320 ( 3 % )    ;
;     -- I/O registers                        ; 0 / 424 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 115 / 645 ( 18 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 46 / 95 ( 48 % )        ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 4                       ;
; M9Ks                                        ; 0 / 46 ( 0 % )          ;
; Total block memory bits                     ; 0 / 423,936 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 423,936 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )          ;
; PLLs                                        ; 0 / 2 ( 0 % )           ;
; Global clocks                               ; 4 / 10 ( 40 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 5%            ;
; Peak interconnect usage (total/H/V)         ; 15% / 14% / 17%         ;
; Maximum fan-out                             ; 369                     ;
; Highest non-global fan-out                  ; 369                     ;
; Total fan-out                               ; 6262                    ;
; Average fan-out                             ; 3.10                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1564 / 10320 ( 15 % ) ; 0 / 10320 ( 0 % )              ;
;     -- Combinational with no register       ; 1210                  ; 0                              ;
;     -- Register only                        ; 15                    ; 0                              ;
;     -- Combinational with a register        ; 339                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 924                   ; 0                              ;
;     -- 3 input functions                    ; 313                   ; 0                              ;
;     -- <=2 input functions                  ; 312                   ; 0                              ;
;     -- Register only                        ; 15                    ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1265                  ; 0                              ;
;     -- arithmetic mode                      ; 284                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 354                   ; 0                              ;
;     -- Dedicated logic registers            ; 354 / 10320 ( 3 % )   ; 0 / 10320 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 115 / 645 ( 18 % )    ; 0 / 645 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 46                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 46 ( 0 % )        ; 0 / 46 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; Clock control block                         ; 4 / 12 ( 33 % )       ; 0 / 12 ( 0 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 0                     ; 0                              ;
;     -- Registered Input Connections         ; 0                     ; 0                              ;
;     -- Output Connections                   ; 0                     ; 0                              ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 6257                  ; 5                              ;
;     -- Registered Connections               ; 1166                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 4                     ; 0                              ;
;     -- Output Ports                         ; 42                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLK   ; 22    ; 1        ; 0            ; 11           ; 0            ; 116                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Left  ; 126   ; 7        ; 16           ; 24           ; 0            ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Right ; 127   ; 7        ; 16           ; 24           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clear ; 125   ; 7        ; 18           ; 24           ; 21           ; 369                   ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; COMM[0]     ; 128   ; 8        ; 16           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COMM[1]     ; 129   ; 8        ; 16           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COMM[2]     ; 132   ; 8        ; 13           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COMM_CLK[0] ; 110   ; 7        ; 30           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; COMM_CLK[1] ; 106   ; 6        ; 34           ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[0]   ; 135   ; 8        ; 11           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[1]   ; 136   ; 8        ; 9            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[2]   ; 137   ; 8        ; 7            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[3]   ; 138   ; 8        ; 7            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[4]   ; 141   ; 8        ; 5            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[5]   ; 142   ; 8        ; 3            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[6]   ; 143   ; 8        ; 1            ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_B[7]   ; 144   ; 8        ; 1            ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[0]   ; 72    ; 4        ; 32           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[1]   ; 73    ; 5        ; 34           ; 2            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[2]   ; 74    ; 5        ; 34           ; 2            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[3]   ; 75    ; 5        ; 34           ; 3            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[4]   ; 76    ; 5        ; 34           ; 4            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[5]   ; 77    ; 5        ; 34           ; 4            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[6]   ; 79    ; 5        ; 34           ; 7            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_G[7]   ; 80    ; 5        ; 34           ; 7            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[0]   ; 64    ; 4        ; 25           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[1]   ; 65    ; 4        ; 28           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[2]   ; 66    ; 4        ; 28           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[3]   ; 67    ; 4        ; 30           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[4]   ; 68    ; 4        ; 30           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[5]   ; 69    ; 4        ; 30           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[6]   ; 70    ; 4        ; 32           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; DATA_R[7]   ; 71    ; 4        ; 32           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; EN          ; 133   ; 8        ; 13           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Life[0]     ; 103   ; 6        ; 34           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Life[1]     ; 100   ; 6        ; 34           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Life[2]     ; 99    ; 6        ; 34           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Life[3]     ; 98    ; 6        ; 34           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; beep        ; 105   ; 6        ; 34           ; 19           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[0]     ; 111   ; 7        ; 30           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[1]     ; 112   ; 7        ; 28           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[2]     ; 113   ; 7        ; 28           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[3]     ; 114   ; 7        ; 28           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[4]     ; 115   ; 7        ; 28           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[5]     ; 119   ; 7        ; 23           ; 24           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; d7_1[6]     ; 120   ; 7        ; 23           ; 24           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; 6        ; DIFFIO_L1n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; 8        ; DIFFIO_L2p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; 9        ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 12       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; 13       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; 14       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; 21       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; 92       ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; 94       ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 96       ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 97       ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; 98       ; DIFFIO_R4n, INIT_DONE       ; Use as regular IO        ; Life[3]                 ; Dual Purpose Pin          ;
; 99       ; DIFFIO_R4p, CRC_ERROR       ; Use as regular IO        ; Life[2]                 ; Dual Purpose Pin          ;
; 101      ; DIFFIO_R3n, nCEO            ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; 103      ; DIFFIO_R3p, CLKUSR          ; Use as regular IO        ; Life[0]                 ; Dual Purpose Pin          ;
; 132      ; DIFFIO_T10n, DATA2          ; Use as regular IO        ; COMM[2]                 ; Dual Purpose Pin          ;
; 133      ; DIFFIO_T10p, DATA3          ; Use as regular IO        ; EN                      ; Dual Purpose Pin          ;
; 137      ; DATA5                       ; Use as regular IO        ; DATA_B[2]               ; Dual Purpose Pin          ;
; 138      ; DATA6                       ; Use as regular IO        ; DATA_B[3]               ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 5 / 13 ( 38 % )   ; 2.5V          ; --           ;
; 2        ; 0 / 8 ( 0 % )     ; 2.5V          ; --           ;
; 3        ; 0 / 11 ( 0 % )    ; 2.5V          ; --           ;
; 4        ; 9 / 14 ( 64 % )   ; 2.5V          ; --           ;
; 5        ; 7 / 14 ( 50 % )   ; 2.5V          ; --           ;
; 6        ; 7 / 10 ( 70 % )   ; 2.5V          ; --           ;
; 7        ; 11 / 13 ( 85 % )  ; 2.5V          ; --           ;
; 8        ; 12 / 12 ( 100 % ) ; 2.5V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 2        ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 3        ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 4        ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 5        ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 6        ; 5          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 7        ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 8        ; 7          ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 9        ; 9          ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 11       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 12       ; 15         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 13       ; 16         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; 14       ; 17         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 18         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 19         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 18       ; 20         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 21         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 22         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 23         ; 1        ; CLK                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ; 24         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 24       ; 25         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 25       ; 26         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 26       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 31         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 29       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 30       ; 34         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 31       ; 36         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 32       ; 39         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 33       ; 40         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 34       ; 41         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 35       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ; 45         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 39       ; 46         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 40       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 41       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 42       ; 52         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 43       ; 53         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 44       ; 54         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 45       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 46       ; 58         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 47       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 48       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 49       ; 68         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 50       ; 69         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 51       ; 70         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 52       ; 72         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 53       ; 73         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 54       ; 74         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 55       ; 75         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 56       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 57       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 58       ; 80         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 59       ; 83         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 60       ; 84         ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 61       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 62       ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 63       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 64       ; 89         ; 4        ; DATA_R[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 90         ; 4        ; DATA_R[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 93         ; 4        ; DATA_R[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 67       ; 94         ; 4        ; DATA_R[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 96         ; 4        ; DATA_R[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 97         ; 4        ; DATA_R[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; DATA_R[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; DATA_R[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; DATA_G[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 102        ; 5        ; DATA_G[1]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 103        ; 5        ; DATA_G[2]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 104        ; 5        ; DATA_G[3]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 5        ; DATA_G[4]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 107        ; 5        ; DATA_G[5]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 79       ; 111        ; 5        ; DATA_G[6]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 113        ; 5        ; DATA_G[7]                                                 ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 82       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 117        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 84       ; 118        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 85       ; 119        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 86       ; 120        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 87       ; 121        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 88       ; 125        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 126        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 127        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 128        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 129        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 93       ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 94       ; 130        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 96       ; 131        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 132        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 97       ; 133        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 98       ; 136        ; 6        ; Life[3]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 137        ; 6        ; Life[2]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 138        ; 6        ; Life[1]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 139        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; 102      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 103      ; 140        ; 6        ; Life[0]                                                   ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 141        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 105      ; 142        ; 6        ; beep                                                      ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 146        ; 6        ; COMM_CLK[1]                                               ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ; 152        ; 7        ; COMM_CLK[0]                                               ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 154        ; 7        ; d7_1[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 155        ; 7        ; d7_1[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 7        ; d7_1[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 7        ; d7_1[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 7        ; d7_1[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 116      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 118      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 119      ; 163        ; 7        ; d7_1[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 120      ; 164        ; 7        ; d7_1[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 165        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 122      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 123      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ; 173        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; 125      ; 174        ; 7        ; clear                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 126      ; 175        ; 7        ; Left                                                      ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 176        ; 7        ; Right                                                     ; input  ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 128      ; 177        ; 8        ; COMM[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 129      ; 178        ; 8        ; COMM[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 130      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 132      ; 181        ; 8        ; COMM[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 133      ; 182        ; 8        ; EN                                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 134      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 135      ; 185        ; 8        ; DATA_B[0]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 187        ; 8        ; DATA_B[1]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 137      ; 190        ; 8        ; DATA_B[2]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 138      ; 191        ; 8        ; DATA_B[3]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; 140      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 195        ; 8        ; DATA_B[4]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 142      ; 201        ; 8        ; DATA_B[5]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 143      ; 202        ; 8        ; DATA_B[6]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 203        ; 8        ; DATA_B[7]                                                 ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; EPAD     ;            ;          ; GND                                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                       ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name             ; Library Name ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
; |LD_final_project          ; 1564 (1399) ; 354 (238)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 46   ; 0            ; 1210 (1161)  ; 15 (4)            ; 339 (234)        ; |LD_final_project               ; work         ;
;    |divfreq1:div1|         ; 42 (42)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 6 (6)             ; 21 (21)          ; |LD_final_project|divfreq1:div1 ; work         ;
;    |divfreq2:div2|         ; 50 (50)     ; 37 (37)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 1 (1)             ; 36 (36)          ; |LD_final_project|divfreq2:div2 ; work         ;
;    |divfreq3:div3|         ; 37 (37)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 3 (3)             ; 23 (23)          ; |LD_final_project|divfreq3:div3 ; work         ;
;    |divfreq:div0|          ; 35 (35)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 1 (1)             ; 25 (25)          ; |LD_final_project|divfreq:div0  ; work         ;
;    |segment7:S1|           ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |LD_final_project|segment7:S1   ; work         ;
+----------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                         ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+
; DATA_R[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_R[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_G[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[0]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[1]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[2]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[3]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[4]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[5]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[6]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; DATA_B[7]   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[4]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[5]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; d7_1[6]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Life[0]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Life[1]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Life[2]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; Life[3]     ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM_CLK[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMM_CLK[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; EN          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; beep        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clear       ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Right       ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Left        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; CLK         ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+-------------+----------+---------------+---------------+-----------------------+-----+------+


+---------------------------------------------------------+
; Pad To Core Delay Chain Fanout                          ;
+---------------------------+-------------------+---------+
; Source Pin / Fanout       ; Pad To Core Index ; Setting ;
+---------------------------+-------------------+---------+
; clear                     ;                   ;         ;
;      - bcd_s[0]           ; 1                 ; 6       ;
;      - bcd_s[1]           ; 1                 ; 6       ;
;      - bcd_s[2]           ; 1                 ; 6       ;
;      - bcd_s[3]           ; 1                 ; 6       ;
;      - bcd_m[0]           ; 1                 ; 6       ;
;      - bcd_m[1]           ; 1                 ; 6       ;
;      - bcd_m[2]           ; 1                 ; 6       ;
;      - bcd_m[3]           ; 1                 ; 6       ;
;      - Add12~8            ; 1                 ; 6       ;
;      - Add12~10           ; 1                 ; 6       ;
;      - Add12~12           ; 1                 ; 6       ;
;      - Add12~14           ; 1                 ; 6       ;
;      - Add12~16           ; 1                 ; 6       ;
;      - Add12~18           ; 1                 ; 6       ;
;      - Add12~20           ; 1                 ; 6       ;
;      - Add12~22           ; 1                 ; 6       ;
;      - Add12~24           ; 1                 ; 6       ;
;      - Add12~26           ; 1                 ; 6       ;
;      - Add12~28           ; 1                 ; 6       ;
;      - Add12~30           ; 1                 ; 6       ;
;      - Add12~32           ; 1                 ; 6       ;
;      - Add12~34           ; 1                 ; 6       ;
;      - Add12~36           ; 1                 ; 6       ;
;      - Add12~38           ; 1                 ; 6       ;
;      - Add12~40           ; 1                 ; 6       ;
;      - Add12~42           ; 1                 ; 6       ;
;      - Add12~44           ; 1                 ; 6       ;
;      - Add12~46           ; 1                 ; 6       ;
;      - Add12~48           ; 1                 ; 6       ;
;      - Add12~50           ; 1                 ; 6       ;
;      - Add12~52           ; 1                 ; 6       ;
;      - Add12~54           ; 1                 ; 6       ;
;      - Add12~56           ; 1                 ; 6       ;
;      - Add12~58           ; 1                 ; 6       ;
;      - Add12~60           ; 1                 ; 6       ;
;      - Add12~62           ; 1                 ; 6       ;
;      - Add12~0            ; 1                 ; 6       ;
;      - Add12~2            ; 1                 ; 6       ;
;      - Add12~4            ; 1                 ; 6       ;
;      - Add12~6            ; 1                 ; 6       ;
;      - Add25~2            ; 1                 ; 6       ;
;      - Add25~4            ; 1                 ; 6       ;
;      - Add25~6            ; 1                 ; 6       ;
;      - Add25~8            ; 1                 ; 6       ;
;      - Add25~10           ; 1                 ; 6       ;
;      - Add25~12           ; 1                 ; 6       ;
;      - Add25~14           ; 1                 ; 6       ;
;      - Add29~2            ; 1                 ; 6       ;
;      - Add29~4            ; 1                 ; 6       ;
;      - Add29~6            ; 1                 ; 6       ;
;      - Add29~8            ; 1                 ; 6       ;
;      - Add29~10           ; 1                 ; 6       ;
;      - Add29~12           ; 1                 ; 6       ;
;      - Add29~14           ; 1                 ; 6       ;
;      - Add29~16           ; 1                 ; 6       ;
;      - Add29~18           ; 1                 ; 6       ;
;      - Add29~20           ; 1                 ; 6       ;
;      - Add29~22           ; 1                 ; 6       ;
;      - Add29~24           ; 1                 ; 6       ;
;      - Add29~26           ; 1                 ; 6       ;
;      - Add29~28           ; 1                 ; 6       ;
;      - Add29~30           ; 1                 ; 6       ;
;      - Add29~32           ; 1                 ; 6       ;
;      - Add29~34           ; 1                 ; 6       ;
;      - Add29~36           ; 1                 ; 6       ;
;      - Add29~38           ; 1                 ; 6       ;
;      - Add29~40           ; 1                 ; 6       ;
;      - Add29~42           ; 1                 ; 6       ;
;      - Add29~44           ; 1                 ; 6       ;
;      - Add29~46           ; 1                 ; 6       ;
;      - Add29~48           ; 1                 ; 6       ;
;      - Add29~50           ; 1                 ; 6       ;
;      - Add29~52           ; 1                 ; 6       ;
;      - Add29~54           ; 1                 ; 6       ;
;      - Add29~56           ; 1                 ; 6       ;
;      - Add29~58           ; 1                 ; 6       ;
;      - Add29~60           ; 1                 ; 6       ;
;      - Add29~62           ; 1                 ; 6       ;
;      - Add11~0            ; 1                 ; 6       ;
;      - Add11~2            ; 1                 ; 6       ;
;      - Add11~4            ; 1                 ; 6       ;
;      - Add11~6            ; 1                 ; 6       ;
;      - Add11~8            ; 1                 ; 6       ;
;      - Add11~10           ; 1                 ; 6       ;
;      - Add11~12           ; 1                 ; 6       ;
;      - Add11~14           ; 1                 ; 6       ;
;      - Add11~16           ; 1                 ; 6       ;
;      - Add11~18           ; 1                 ; 6       ;
;      - Add11~20           ; 1                 ; 6       ;
;      - Add11~22           ; 1                 ; 6       ;
;      - Add11~24           ; 1                 ; 6       ;
;      - Add11~26           ; 1                 ; 6       ;
;      - Add11~28           ; 1                 ; 6       ;
;      - Add11~30           ; 1                 ; 6       ;
;      - Add11~32           ; 1                 ; 6       ;
;      - Add11~34           ; 1                 ; 6       ;
;      - Add11~36           ; 1                 ; 6       ;
;      - Add11~38           ; 1                 ; 6       ;
;      - Add11~40           ; 1                 ; 6       ;
;      - Add11~42           ; 1                 ; 6       ;
;      - Add11~44           ; 1                 ; 6       ;
;      - Add11~46           ; 1                 ; 6       ;
;      - Add11~48           ; 1                 ; 6       ;
;      - Add11~50           ; 1                 ; 6       ;
;      - Add11~52           ; 1                 ; 6       ;
;      - Add11~54           ; 1                 ; 6       ;
;      - Add11~56           ; 1                 ; 6       ;
;      - Add11~58           ; 1                 ; 6       ;
;      - Add11~60           ; 1                 ; 6       ;
;      - Add11~62           ; 1                 ; 6       ;
;      - beep~0             ; 1                 ; 6       ;
;      - touch~34           ; 1                 ; 6       ;
;      - touch~35           ; 1                 ; 6       ;
;      - always4~0          ; 1                 ; 6       ;
;      - always4~1          ; 1                 ; 6       ;
;      - always4~2          ; 1                 ; 6       ;
;      - touch~36           ; 1                 ; 6       ;
;      - touch~37           ; 1                 ; 6       ;
;      - touch~38           ; 1                 ; 6       ;
;      - touch~39           ; 1                 ; 6       ;
;      - touch~40           ; 1                 ; 6       ;
;      - touch~41           ; 1                 ; 6       ;
;      - touch~42           ; 1                 ; 6       ;
;      - touch~43           ; 1                 ; 6       ;
;      - touch~44           ; 1                 ; 6       ;
;      - touch~45           ; 1                 ; 6       ;
;      - touch~46           ; 1                 ; 6       ;
;      - touch~47           ; 1                 ; 6       ;
;      - touch~48           ; 1                 ; 6       ;
;      - touch~49           ; 1                 ; 6       ;
;      - touch~50           ; 1                 ; 6       ;
;      - touch~51           ; 1                 ; 6       ;
;      - touch~52           ; 1                 ; 6       ;
;      - touch~53           ; 1                 ; 6       ;
;      - touch~54           ; 1                 ; 6       ;
;      - touch~55           ; 1                 ; 6       ;
;      - touch~56           ; 1                 ; 6       ;
;      - touch~57           ; 1                 ; 6       ;
;      - touch~58           ; 1                 ; 6       ;
;      - touch~59           ; 1                 ; 6       ;
;      - touch~60           ; 1                 ; 6       ;
;      - touch~61           ; 1                 ; 6       ;
;      - touch~62           ; 1                 ; 6       ;
;      - touch~63           ; 1                 ; 6       ;
;      - touch~64           ; 1                 ; 6       ;
;      - touch~65           ; 1                 ; 6       ;
;      - touch~66           ; 1                 ; 6       ;
;      - always4~4          ; 1                 ; 6       ;
;      - a~2                ; 1                 ; 6       ;
;      - Equal8~16          ; 1                 ; 6       ;
;      - Equal8~17          ; 1                 ; 6       ;
;      - Equal8~18          ; 1                 ; 6       ;
;      - Equal8~19          ; 1                 ; 6       ;
;      - Equal8~20          ; 1                 ; 6       ;
;      - Equal8~22          ; 1                 ; 6       ;
;      - Equal8~23          ; 1                 ; 6       ;
;      - Equal8~24          ; 1                 ; 6       ;
;      - r1~1               ; 1                 ; 6       ;
;      - r2~1               ; 1                 ; 6       ;
;      - r2~2               ; 1                 ; 6       ;
;      - r2~3               ; 1                 ; 6       ;
;      - r~1                ; 1                 ; 6       ;
;      - r~2                ; 1                 ; 6       ;
;      - r~3                ; 1                 ; 6       ;
;      - plate~37           ; 1                 ; 6       ;
;      - plate~39           ; 1                 ; 6       ;
;      - plate~40           ; 1                 ; 6       ;
;      - Equal8~26          ; 1                 ; 6       ;
;      - line~4             ; 1                 ; 6       ;
;      - always4~6          ; 1                 ; 6       ;
;      - plate~50           ; 1                 ; 6       ;
;      - plate~52           ; 1                 ; 6       ;
;      - plate~55           ; 1                 ; 6       ;
;      - plate~59           ; 1                 ; 6       ;
;      - plate~67           ; 1                 ; 6       ;
;      - plate~69           ; 1                 ; 6       ;
;      - plate~71           ; 1                 ; 6       ;
;      - plate~76           ; 1                 ; 6       ;
;      - plate~85           ; 1                 ; 6       ;
;      - plate~100          ; 1                 ; 6       ;
;      - plate~103          ; 1                 ; 6       ;
;      - plate~115          ; 1                 ; 6       ;
;      - plate~122          ; 1                 ; 6       ;
;      - plate~131          ; 1                 ; 6       ;
;      - plate~134          ; 1                 ; 6       ;
;      - plate~138          ; 1                 ; 6       ;
;      - plate~147          ; 1                 ; 6       ;
;      - plate~154          ; 1                 ; 6       ;
;      - plate~163          ; 1                 ; 6       ;
;      - plate~165          ; 1                 ; 6       ;
;      - plate~171          ; 1                 ; 6       ;
;      - plate~173          ; 1                 ; 6       ;
;      - plate~177          ; 1                 ; 6       ;
;      - plate~179          ; 1                 ; 6       ;
;      - plate~183          ; 1                 ; 6       ;
;      - plate~186          ; 1                 ; 6       ;
;      - plate~188          ; 1                 ; 6       ;
;      - plate~191          ; 1                 ; 6       ;
;      - plate~194          ; 1                 ; 6       ;
;      - plate~196          ; 1                 ; 6       ;
;      - plate~200          ; 1                 ; 6       ;
;      - plate~202          ; 1                 ; 6       ;
;      - plate~206          ; 1                 ; 6       ;
;      - plate~208          ; 1                 ; 6       ;
;      - plate~213          ; 1                 ; 6       ;
;      - plate~215          ; 1                 ; 6       ;
;      - plate~221          ; 1                 ; 6       ;
;      - plate~228          ; 1                 ; 6       ;
;      - plate~235          ; 1                 ; 6       ;
;      - plate~242          ; 1                 ; 6       ;
;      - plate~247          ; 1                 ; 6       ;
;      - plate~250          ; 1                 ; 6       ;
;      - plate~257          ; 1                 ; 6       ;
;      - plate~265          ; 1                 ; 6       ;
;      - plate~270          ; 1                 ; 6       ;
;      - plate~274          ; 1                 ; 6       ;
;      - plate~281          ; 1                 ; 6       ;
;      - plate~293          ; 1                 ; 6       ;
;      - plate~301          ; 1                 ; 6       ;
;      - plate~303          ; 1                 ; 6       ;
;      - plate~314          ; 1                 ; 6       ;
;      - plate~318          ; 1                 ; 6       ;
;      - plate~326          ; 1                 ; 6       ;
;      - plate~334          ; 1                 ; 6       ;
;      - plate~336          ; 1                 ; 6       ;
;      - plate~347          ; 1                 ; 6       ;
;      - plate~358          ; 1                 ; 6       ;
;      - plate~369          ; 1                 ; 6       ;
;      - plate~381          ; 1                 ; 6       ;
;      - plate~389          ; 1                 ; 6       ;
;      - plate~391          ; 1                 ; 6       ;
;      - plate~402          ; 1                 ; 6       ;
;      - plate~406          ; 1                 ; 6       ;
;      - plate~413          ; 1                 ; 6       ;
;      - plate~417          ; 1                 ; 6       ;
;      - plate~424          ; 1                 ; 6       ;
;      - plate~428          ; 1                 ; 6       ;
;      - plate~435          ; 1                 ; 6       ;
;      - plate~446          ; 1                 ; 6       ;
;      - plate~450          ; 1                 ; 6       ;
;      - plate~457          ; 1                 ; 6       ;
;      - plate~468          ; 1                 ; 6       ;
;      - plate~472          ; 1                 ; 6       ;
;      - plate~479          ; 1                 ; 6       ;
;      - plate~490          ; 1                 ; 6       ;
;      - plate~494          ; 1                 ; 6       ;
;      - plate~501          ; 1                 ; 6       ;
;      - plate~505          ; 1                 ; 6       ;
;      - plate~512          ; 1                 ; 6       ;
;      - plate~516          ; 1                 ; 6       ;
;      - plate~523          ; 1                 ; 6       ;
;      - plate~534          ; 1                 ; 6       ;
;      - plate~538          ; 1                 ; 6       ;
;      - plate~545          ; 1                 ; 6       ;
;      - plate~556          ; 1                 ; 6       ;
;      - plate~560          ; 1                 ; 6       ;
;      - plate~567          ; 1                 ; 6       ;
;      - plate~578          ; 1                 ; 6       ;
;      - plate~582          ; 1                 ; 6       ;
;      - plate~589          ; 1                 ; 6       ;
;      - plate~593          ; 1                 ; 6       ;
;      - plate~600          ; 1                 ; 6       ;
;      - plate~604          ; 1                 ; 6       ;
;      - plate~611          ; 1                 ; 6       ;
;      - plate~622          ; 1                 ; 6       ;
;      - plate~626          ; 1                 ; 6       ;
;      - plate~633          ; 1                 ; 6       ;
;      - plate~644          ; 1                 ; 6       ;
;      - plate~648          ; 1                 ; 6       ;
;      - plate~655          ; 1                 ; 6       ;
;      - plate~666          ; 1                 ; 6       ;
;      - plate~670          ; 1                 ; 6       ;
;      - plate~677          ; 1                 ; 6       ;
;      - plate~681          ; 1                 ; 6       ;
;      - plate~688          ; 1                 ; 6       ;
;      - plate~692          ; 1                 ; 6       ;
;      - plate~699          ; 1                 ; 6       ;
;      - Add14~0            ; 1                 ; 6       ;
;      - r1~3               ; 1                 ; 6       ;
;      - r2~5               ; 1                 ; 6       ;
;      - line~5             ; 1                 ; 6       ;
;      - people~11          ; 1                 ; 6       ;
;      - people~13          ; 1                 ; 6       ;
;      - people~17          ; 1                 ; 6       ;
;      - people~21          ; 1                 ; 6       ;
;      - people~24          ; 1                 ; 6       ;
;      - people~27          ; 1                 ; 6       ;
;      - people~30          ; 1                 ; 6       ;
;      - people~35          ; 1                 ; 6       ;
;      - people~38          ; 1                 ; 6       ;
;      - s_notice~2         ; 1                 ; 6       ;
;      - s_noticed_times~0  ; 1                 ; 6       ;
;      - always4~9          ; 1                 ; 6       ;
;      - s_notice~4         ; 1                 ; 6       ;
;      - Equal18~0          ; 1                 ; 6       ;
;      - Equal18~1          ; 1                 ; 6       ;
;      - Equal18~2          ; 1                 ; 6       ;
;      - Equal18~3          ; 1                 ; 6       ;
;      - Equal18~5          ; 1                 ; 6       ;
;      - Equal18~6          ; 1                 ; 6       ;
;      - Equal18~7          ; 1                 ; 6       ;
;      - Equal18~8          ; 1                 ; 6       ;
;      - Equal18~10         ; 1                 ; 6       ;
;      - Equal18~11         ; 1                 ; 6       ;
;      - s_noticed_times~1  ; 1                 ; 6       ;
;      - s_noticed_times~4  ; 1                 ; 6       ;
;      - s_noticed_times~6  ; 1                 ; 6       ;
;      - s_noticed_times~8  ; 1                 ; 6       ;
;      - s_noticed_times~10 ; 1                 ; 6       ;
;      - s_noticed_times~12 ; 1                 ; 6       ;
;      - s_noticed_times~14 ; 1                 ; 6       ;
;      - s_noticed_times~16 ; 1                 ; 6       ;
;      - s_noticed_times~18 ; 1                 ; 6       ;
;      - s_noticed_times~20 ; 1                 ; 6       ;
;      - s_noticed_times~22 ; 1                 ; 6       ;
;      - s_noticed_times~24 ; 1                 ; 6       ;
;      - s_noticed_times~26 ; 1                 ; 6       ;
;      - s_noticed_times~28 ; 1                 ; 6       ;
;      - s_noticed_times~30 ; 1                 ; 6       ;
;      - s_noticed_times~32 ; 1                 ; 6       ;
;      - s_noticed_times~34 ; 1                 ; 6       ;
;      - s_noticed_times~36 ; 1                 ; 6       ;
;      - s_noticed_times~38 ; 1                 ; 6       ;
;      - s_noticed_times~40 ; 1                 ; 6       ;
;      - s_noticed_times~42 ; 1                 ; 6       ;
;      - s_noticed_times~44 ; 1                 ; 6       ;
;      - s_noticed_times~46 ; 1                 ; 6       ;
;      - s_noticed_times~48 ; 1                 ; 6       ;
;      - s_noticed_times~50 ; 1                 ; 6       ;
;      - s_noticed_times~52 ; 1                 ; 6       ;
;      - s_noticed_times~54 ; 1                 ; 6       ;
;      - s_noticed_times~56 ; 1                 ; 6       ;
;      - s_noticed_times~58 ; 1                 ; 6       ;
;      - s_noticed_times~60 ; 1                 ; 6       ;
;      - s_noticed_times~62 ; 1                 ; 6       ;
;      - bouns~0            ; 1                 ; 6       ;
;      - a~8                ; 1                 ; 6       ;
;      - r2~6               ; 1                 ; 6       ;
;      - line~6             ; 1                 ; 6       ;
;      - line~7             ; 1                 ; 6       ;
;      - line~8             ; 1                 ; 6       ;
;      - line~9             ; 1                 ; 6       ;
;      - line~10            ; 1                 ; 6       ;
;      - line~11            ; 1                 ; 6       ;
;      - notice~0           ; 1                 ; 6       ;
;      - Equal9~2           ; 1                 ; 6       ;
;      - plate~743          ; 1                 ; 6       ;
;      - plate~744          ; 1                 ; 6       ;
;      - plate~745          ; 1                 ; 6       ;
;      - plate~746          ; 1                 ; 6       ;
;      - plate~747          ; 1                 ; 6       ;
;      - plate~748          ; 1                 ; 6       ;
;      - people~39          ; 1                 ; 6       ;
;      - people~40          ; 1                 ; 6       ;
;      - people~41          ; 1                 ; 6       ;
;      - people~42          ; 1                 ; 6       ;
;      - touch~71           ; 1                 ; 6       ;
;      - a~40               ; 1                 ; 6       ;
;      - line~12            ; 1                 ; 6       ;
;      - line~13            ; 1                 ; 6       ;
;      - Equal8~27          ; 1                 ; 6       ;
;      - Decoder0~72        ; 1                 ; 6       ;
;      - Decoder0~73        ; 1                 ; 6       ;
;      - Decoder0~74        ; 1                 ; 6       ;
;      - Decoder0~75        ; 1                 ; 6       ;
;      - Decoder0~76        ; 1                 ; 6       ;
;      - Decoder0~77        ; 1                 ; 6       ;
;      - Decoder0~78        ; 1                 ; 6       ;
;      - Decoder0~79        ; 1                 ; 6       ;
; Right                     ;                   ;         ;
;      - always4~7          ; 0                 ; 6       ;
; Left                      ;                   ;         ;
;      - always4~8          ; 0                 ; 6       ;
;      - people~8           ; 0                 ; 6       ;
; CLK                       ;                   ;         ;
+---------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                     ;
+----------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; Name                       ; Location           ; Fan-Out ; Usage                    ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+
; CLK                        ; PIN_22             ; 116     ; Clock                    ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; LessThan3~2                ; LCCOMB_X19_Y14_N2  ; 8       ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; clear                      ; PIN_125            ; 369     ; Async. clear             ; no     ; --                   ; --               ; --                        ;
; count1[0]                  ; FF_X29_Y15_N13     ; 10      ; Sync. load               ; no     ; --                   ; --               ; --                        ;
; divfreq1:div1|CLK_time     ; FF_X1_Y23_N7       ; 8       ; Clock                    ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; divfreq1:div1|LessThan0~8  ; LCCOMB_X1_Y23_N30  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; divfreq2:div2|CLK_mv       ; FF_X1_Y11_N3       ; 189     ; Clock                    ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; divfreq2:div2|LessThan0~11 ; LCCOMB_X1_Y9_N26   ; 37      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; divfreq3:div3|CLK_halfsec  ; FF_X25_Y21_N19     ; 2       ; Clock                    ; no     ; --                   ; --               ; --                        ;
; divfreq3:div3|LessThan0~7  ; LCCOMB_X24_Y21_N2  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; divfreq:div0|CLK_div       ; FF_X3_Y11_N29      ; 40      ; Clock                    ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; divfreq:div0|LessThan0~7   ; LCCOMB_X3_Y11_N30  ; 26      ; Sync. clear              ; no     ; --                   ; --               ; --                        ;
; touch[31]                  ; FF_X31_Y17_N11     ; 12      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; touch~33                   ; LCCOMB_X29_Y17_N30 ; 22      ; Clock enable             ; no     ; --                   ; --               ; --                        ;
; touch~34                   ; LCCOMB_X32_Y17_N4  ; 161     ; Clock enable, Sync. load ; no     ; --                   ; --               ; --                        ;
+----------------------------+--------------------+---------+--------------------------+--------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                   ;
+------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                   ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLK                    ; PIN_22        ; 116     ; 30                                   ; Global Clock         ; GCLK4            ; --                        ;
; divfreq1:div1|CLK_time ; FF_X1_Y23_N7  ; 8       ; 0                                    ; Global Clock         ; GCLK0            ; --                        ;
; divfreq2:div2|CLK_mv   ; FF_X1_Y11_N3  ; 189     ; 32                                   ; Global Clock         ; GCLK3            ; --                        ;
; divfreq:div0|CLK_div   ; FF_X3_Y11_N29 ; 40      ; 20                                   ; Global Clock         ; GCLK2            ; --                        ;
+------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------+
; Non-Global High Fan-Out Signals       ;
+-----------------------------+---------+
; Name                        ; Fan-Out ;
+-----------------------------+---------+
; clear~input                 ; 369     ;
; always4~4                   ; 236     ;
; touch~34                    ; 161     ;
; plate~745                   ; 129     ;
; Equal8~26                   ; 84      ;
; Equal9~2                    ; 38      ;
; plate~746                   ; 37      ;
; divfreq2:div2|LessThan0~11  ; 37      ;
; always4~2                   ; 35      ;
; a[0]~6                      ; 34      ;
; always4~21                  ; 34      ;
; touch[9]~68                 ; 34      ;
; a~8                         ; 31      ;
; count[0]                    ; 30      ;
; count[1]                    ; 30      ;
; plate~32                    ; 29      ;
; Decoder0~76                 ; 28      ;
; Decoder0~75                 ; 28      ;
; Decoder0~79                 ; 27      ;
; Decoder0~78                 ; 27      ;
; Decoder0~77                 ; 27      ;
; divfreq1:div1|LessThan0~8   ; 26      ;
; divfreq3:div3|LessThan0~7   ; 26      ;
; divfreq:div0|LessThan0~7    ; 26      ;
; Decoder2~7                  ; 24      ;
; Decoder2~6                  ; 24      ;
; Decoder2~5                  ; 24      ;
; Decoder2~4                  ; 24      ;
; Decoder2~3                  ; 24      ;
; r~2                         ; 22      ;
; touch~33                    ; 22      ;
; plate~39                    ; 20      ;
; r~1                         ; 19      ;
; r2~3                        ; 18      ;
; r2~1                        ; 18      ;
; r1~1                        ; 18      ;
; r1[0]                       ; 18      ;
; count[3]                    ; 18      ;
; r1[1]                       ; 17      ;
; r2~2                        ; 16      ;
; bcd_s[3]                    ; 15      ;
; Add26~0                     ; 15      ;
; plate~34                    ; 14      ;
; a[3]                        ; 14      ;
; bcd_s[1]                    ; 14      ;
; Mux16~4                     ; 13      ;
; plate~78                    ; 13      ;
; plate~61                    ; 13      ;
; plate~41                    ; 13      ;
; a[1]                        ; 13      ;
; a[0]                        ; 13      ;
; bcd_s[0]                    ; 13      ;
; bcd_s[2]                    ; 13      ;
; plate~744                   ; 12      ;
; plate~149                   ; 12      ;
; plate~140                   ; 12      ;
; plate~117                   ; 12      ;
; plate~73                    ; 12      ;
; plate~54                    ; 12      ;
; bcd_m[0]                    ; 12      ;
; touch[31]                   ; 12      ;
; Add26~4                     ; 12      ;
; count[2]                    ; 12      ;
; plate~133                   ; 11      ;
; plate~108                   ; 11      ;
; plate~102                   ; 11      ;
; plate~88                    ; 11      ;
; bcd_m[1]                    ; 11      ;
; bcd_m[2]                    ; 11      ;
; plate~743                   ; 10      ;
; plate~146                   ; 10      ;
; plate~114                   ; 10      ;
; plate~99                    ; 10      ;
; plate~84                    ; 10      ;
; r~3                         ; 10      ;
; r[0]                        ; 10      ;
; bcd_m[3]                    ; 10      ;
; count1[0]                   ; 10      ;
; Decoder0~74                 ; 9       ;
; Decoder0~73                 ; 9       ;
; Decoder0~72                 ; 9       ;
; r1~4                        ; 9       ;
; r1~2                        ; 9       ;
; plate~156                   ; 9       ;
; plate~155                   ; 9       ;
; plate~139                   ; 9       ;
; plate~130                   ; 9       ;
; plate~124                   ; 9       ;
; plate~123                   ; 9       ;
; plate~77                    ; 9       ;
; plate~68                    ; 9       ;
; plate~60                    ; 9       ;
; plate~51                    ; 9       ;
; plate~36                    ; 9       ;
; plate~33                    ; 9       ;
; Decoder2~0                  ; 9       ;
; plate~22                    ; 9       ;
; r2[1]~0                     ; 9       ;
; r1[2]~0                     ; 9       ;
; r[1]~0                      ; 9       ;
; Add26~2                     ; 9       ;
; Add25~4                     ; 9       ;
; plate~748                   ; 8       ;
; plate~747                   ; 8       ;
; plate~734                   ; 8       ;
; r2~5                        ; 8       ;
; r2~4                        ; 8       ;
; r~4                         ; 8       ;
; a[0]~3                      ; 8       ;
; plate~218                   ; 8       ;
; plate~213                   ; 8       ;
; plate~212                   ; 8       ;
; LessThan3~2                 ; 8       ;
; plate~166                   ; 8       ;
; plate~162                   ; 8       ;
; plate~151                   ; 8       ;
; plate~150                   ; 8       ;
; plate~135                   ; 8       ;
; plate~119                   ; 8       ;
; plate~118                   ; 8       ;
; plate~72                    ; 8       ;
; plate~71                    ; 8       ;
; plate~67                    ; 8       ;
; plate~56                    ; 8       ;
; always4~8                   ; 8       ;
; plate~42                    ; 8       ;
; plate~23                    ; 8       ;
; Equal8~25                   ; 8       ;
; Add12~6                     ; 8       ;
; Add12~4                     ; 8       ;
; Add12~2                     ; 8       ;
; Add12~0                     ; 8       ;
; plate~134                   ; 7       ;
; plate~107                   ; 7       ;
; plate~104                   ; 7       ;
; plate~103                   ; 7       ;
; plate~93                    ; 7       ;
; plate~92                    ; 7       ;
; plate~89                    ; 7       ;
; plate~87                    ; 7       ;
; plate~55                    ; 7       ;
; line[1]                     ; 7       ;
; line[0]                     ; 7       ;
; a[2]                        ; 7       ;
; Add25~2                     ; 7       ;
; Add25~0                     ; 7       ;
; r[1]                        ; 7       ;
; plate~247                   ; 6       ;
; touch[9]~67                 ; 6       ;
; line[2]                     ; 6       ;
; LessThan2~0                 ; 5       ;
; people~8                    ; 5       ;
; line~5                      ; 5       ;
; plate~50                    ; 5       ;
; r2[0]                       ; 5       ;
; a[31]                       ; 5       ;
; a[30]                       ; 5       ;
; a[29]                       ; 5       ;
; a[28]                       ; 5       ;
; a[27]                       ; 5       ;
; a[26]                       ; 5       ;
; a[25]                       ; 5       ;
; a[24]                       ; 5       ;
; a[23]                       ; 5       ;
; a[22]                       ; 5       ;
; a[21]                       ; 5       ;
; a[20]                       ; 5       ;
; a[19]                       ; 5       ;
; a[18]                       ; 5       ;
; a[17]                       ; 5       ;
; a[16]                       ; 5       ;
; a[15]                       ; 5       ;
; a[14]                       ; 5       ;
; a[13]                       ; 5       ;
; a[12]                       ; 5       ;
; a[11]                       ; 5       ;
; a[10]                       ; 5       ;
; a[9]                        ; 5       ;
; a[8]                        ; 5       ;
; a[7]                        ; 5       ;
; a[6]                        ; 5       ;
; a[5]                        ; 5       ;
; a[4]                        ; 5       ;
; touch[0]                    ; 5       ;
; touch[1]                    ; 5       ;
; touch[2]                    ; 5       ;
; Decoder0~21                 ; 4       ;
; Decoder0~3                  ; 4       ;
; s_notice~3                  ; 4       ;
; Decoder11~3                 ; 4       ;
; Decoder11~1                 ; 4       ;
; people~11                   ; 4       ;
; line[7]                     ; 4       ;
; line[6]                     ; 4       ;
; line[5]                     ; 4       ;
; line[4]                     ; 4       ;
; line[3]                     ; 4       ;
; plate~40                    ; 4       ;
; s_noticed_times[31]         ; 4       ;
; s_noticed_times[30]         ; 4       ;
; s_noticed_times[29]         ; 4       ;
; s_noticed_times[28]         ; 4       ;
; s_noticed_times[27]         ; 4       ;
; s_noticed_times[26]         ; 4       ;
; s_noticed_times[25]         ; 4       ;
; s_noticed_times[24]         ; 4       ;
; s_noticed_times[23]         ; 4       ;
; s_noticed_times[22]         ; 4       ;
; s_noticed_times[21]         ; 4       ;
; s_noticed_times[20]         ; 4       ;
; s_noticed_times[19]         ; 4       ;
; s_noticed_times[18]         ; 4       ;
; s_noticed_times[17]         ; 4       ;
; s_noticed_times[16]         ; 4       ;
; s_noticed_times[15]         ; 4       ;
; s_noticed_times[14]         ; 4       ;
; s_noticed_times[13]         ; 4       ;
; s_noticed_times[12]         ; 4       ;
; s_noticed_times[11]         ; 4       ;
; s_noticed_times[10]         ; 4       ;
; s_noticed_times[9]          ; 4       ;
; s_noticed_times[8]          ; 4       ;
; s_noticed_times[7]          ; 4       ;
; s_noticed_times[6]          ; 4       ;
; s_noticed_times[5]          ; 4       ;
; s_noticed_times[4]          ; 4       ;
; s_noticed_times[3]          ; 4       ;
; s_noticed_times[2]          ; 4       ;
; s_notice[1]                 ; 4       ;
; LessThan7~1                 ; 4       ;
; beep~reg0                   ; 4       ;
; Add26~6                     ; 4       ;
; s_notice~7                  ; 3       ;
; s_noticed_times~0           ; 3       ;
; bcd_m[3]~0                  ; 3       ;
; Decoder2~2                  ; 3       ;
; plate~159                   ; 3       ;
; plate~143                   ; 3       ;
; plate~127                   ; 3       ;
; plate~109                   ; 3       ;
; plate~105                   ; 3       ;
; plate~94                    ; 3       ;
; plate~90                    ; 3       ;
; plate~81                    ; 3       ;
; plate~64                    ; 3       ;
; plate~45                    ; 3       ;
; r[2]                        ; 3       ;
; always4~3                   ; 3       ;
; LessThan1~0                 ; 3       ;
; s_noticed_times[1]          ; 3       ;
; s_notice[0]                 ; 3       ;
; plate[3][7]                 ; 3       ;
; plate[0][7]                 ; 3       ;
; plate[1][7]                 ; 3       ;
; plate[2][7]                 ; 3       ;
; plate[7][7]                 ; 3       ;
; plate[4][7]                 ; 3       ;
; plate[6][7]                 ; 3       ;
; plate[5][7]                 ; 3       ;
; plate[3][6]                 ; 3       ;
; plate[0][6]                 ; 3       ;
; plate[1][6]                 ; 3       ;
; plate[4][6]                 ; 3       ;
; plate[6][6]                 ; 3       ;
; plate[4][5]                 ; 3       ;
; plate[6][5]                 ; 3       ;
; plate[5][5]                 ; 3       ;
; plate[0][5]                 ; 3       ;
; plate[2][5]                 ; 3       ;
; plate[4][4]                 ; 3       ;
; plate[6][4]                 ; 3       ;
; plate[5][4]                 ; 3       ;
; plate[0][4]                 ; 3       ;
; plate[2][4]                 ; 3       ;
; plate[4][3]                 ; 3       ;
; plate[6][3]                 ; 3       ;
; plate[5][3]                 ; 3       ;
; plate[0][3]                 ; 3       ;
; plate[2][3]                 ; 3       ;
; plate[4][2]                 ; 3       ;
; plate[6][2]                 ; 3       ;
; plate[5][2]                 ; 3       ;
; plate[0][2]                 ; 3       ;
; plate[6][1]                 ; 3       ;
; plate[5][1]                 ; 3       ;
; plate[0][1]                 ; 3       ;
; plate[2][1]                 ; 3       ;
; Equal2~7                    ; 3       ;
; Equal2~6                    ; 3       ;
; Equal2~5                    ; 3       ;
; Equal2~4                    ; 3       ;
; divfreq1:div1|Count[25]     ; 3       ;
; divfreq1:div1|Count[24]     ; 3       ;
; Add26~14                    ; 3       ;
; Add25~14                    ; 3       ;
; Left~input                  ; 2       ;
; people~41                   ; 2       ;
; people~40                   ; 2       ;
; people~39                   ; 2       ;
; divfreq1:div1|LessThan0~7   ; 2       ;
; r~5                         ; 2       ;
; a[0]~5                      ; 2       ;
; always4~10                  ; 2       ;
; s_noticed_times~1           ; 2       ;
; s_notice~4                  ; 2       ;
; notice[0]                   ; 2       ;
; a[0]~4                      ; 2       ;
; people~15                   ; 2       ;
; Decoder11~0                 ; 2       ;
; people~9                    ; 2       ;
; plate~732                   ; 2       ;
; plate~729                   ; 2       ;
; plate~726                   ; 2       ;
; plate~723                   ; 2       ;
; plate~720                   ; 2       ;
; plate~717                   ; 2       ;
; plate~714                   ; 2       ;
; plate~711                   ; 2       ;
; Add14~0                     ; 2       ;
; plate~706                   ; 2       ;
; plate~705                   ; 2       ;
; plate~703                   ; 2       ;
; plate~699                   ; 2       ;
; plate~693                   ; 2       ;
; plate~691                   ; 2       ;
; plate~682                   ; 2       ;
; plate~680                   ; 2       ;
; plate~671                   ; 2       ;
; plate~669                   ; 2       ;
; plate~662                   ; 2       ;
; plate~659                   ; 2       ;
; plate~655                   ; 2       ;
; plate~649                   ; 2       ;
; plate~647                   ; 2       ;
; plate~640                   ; 2       ;
; plate~639                   ; 2       ;
; plate~637                   ; 2       ;
; plate~633                   ; 2       ;
; plate~627                   ; 2       ;
; plate~625                   ; 2       ;
; plate~618                   ; 2       ;
; plate~617                   ; 2       ;
; plate~615                   ; 2       ;
; plate~611                   ; 2       ;
; plate~605                   ; 2       ;
; plate~603                   ; 2       ;
; plate~594                   ; 2       ;
; plate~592                   ; 2       ;
; plate~583                   ; 2       ;
; plate~581                   ; 2       ;
; plate~574                   ; 2       ;
; plate~573                   ; 2       ;
; plate~571                   ; 2       ;
; plate~567                   ; 2       ;
; plate~561                   ; 2       ;
; plate~559                   ; 2       ;
; plate~552                   ; 2       ;
; plate~551                   ; 2       ;
; plate~549                   ; 2       ;
; plate~545                   ; 2       ;
; plate~539                   ; 2       ;
; plate~537                   ; 2       ;
; plate~530                   ; 2       ;
; plate~529                   ; 2       ;
; plate~527                   ; 2       ;
; plate~523                   ; 2       ;
; plate~517                   ; 2       ;
; plate~515                   ; 2       ;
; plate~506                   ; 2       ;
; plate~504                   ; 2       ;
; plate~495                   ; 2       ;
; plate~493                   ; 2       ;
; plate~486                   ; 2       ;
; plate~485                   ; 2       ;
; plate~483                   ; 2       ;
; plate~479                   ; 2       ;
; plate~473                   ; 2       ;
; plate~471                   ; 2       ;
; plate~464                   ; 2       ;
; plate~463                   ; 2       ;
; plate~461                   ; 2       ;
; plate~457                   ; 2       ;
; plate~451                   ; 2       ;
; plate~449                   ; 2       ;
; plate~442                   ; 2       ;
; plate~441                   ; 2       ;
; plate~439                   ; 2       ;
; plate~435                   ; 2       ;
; plate~429                   ; 2       ;
; plate~427                   ; 2       ;
; plate~418                   ; 2       ;
; plate~416                   ; 2       ;
; plate~407                   ; 2       ;
; plate~405                   ; 2       ;
; plate~398                   ; 2       ;
; plate~397                   ; 2       ;
; plate~395                   ; 2       ;
; plate~391                   ; 2       ;
; plate~386                   ; 2       ;
; plate~383                   ; 2       ;
; plate~380                   ; 2       ;
; plate~376                   ; 2       ;
; plate~375                   ; 2       ;
; plate~373                   ; 2       ;
; plate~369                   ; 2       ;
; plate~365                   ; 2       ;
; plate~362                   ; 2       ;
; plate~358                   ; 2       ;
; plate~354                   ; 2       ;
; plate~353                   ; 2       ;
; plate~351                   ; 2       ;
; plate~347                   ; 2       ;
; plate~343                   ; 2       ;
; plate~340                   ; 2       ;
; plate~336                   ; 2       ;
; plate~331                   ; 2       ;
; plate~325                   ; 2       ;
; plate~319                   ; 2       ;
; plate~317                   ; 2       ;
; plate~310                   ; 2       ;
; plate~307                   ; 2       ;
; plate~303                   ; 2       ;
; plate~298                   ; 2       ;
; plate~295                   ; 2       ;
; plate~292                   ; 2       ;
; plate~288                   ; 2       ;
; plate~285                   ; 2       ;
; plate~281                   ; 2       ;
; plate~275                   ; 2       ;
; plate~273                   ; 2       ;
; plate~265                   ; 2       ;
; plate~257                   ; 2       ;
; plate~250                   ; 2       ;
; plate~242                   ; 2       ;
; plate~235                   ; 2       ;
; plate~228                   ; 2       ;
; plate~221                   ; 2       ;
; plate~215                   ; 2       ;
; plate~211                   ; 2       ;
; plate~205                   ; 2       ;
; plate~199                   ; 2       ;
; plate~192                   ; 2       ;
; plate~187                   ; 2       ;
; plate~182                   ; 2       ;
; plate~176                   ; 2       ;
; plate~170                   ; 2       ;
; Decoder2~1                  ; 2       ;
; Mux16~3                     ; 2       ;
; plate~161                   ; 2       ;
; plate~158                   ; 2       ;
; plate~152                   ; 2       ;
; plate~145                   ; 2       ;
; plate~142                   ; 2       ;
; plate~136                   ; 2       ;
; plate~129                   ; 2       ;
; plate~126                   ; 2       ;
; plate~120                   ; 2       ;
; plate~113                   ; 2       ;
; plate~111                   ; 2       ;
; plate~110                   ; 2       ;
; plate~100                   ; 2       ;
; Mux16~1                     ; 2       ;
; plate~98                    ; 2       ;
; plate~96                    ; 2       ;
; plate~95                    ; 2       ;
; plate~85                    ; 2       ;
; plate~83                    ; 2       ;
; plate~80                    ; 2       ;
; plate~74                    ; 2       ;
; plate~66                    ; 2       ;
; plate~63                    ; 2       ;
; plate~57                    ; 2       ;
; Equal15~1                   ; 2       ;
; Equal15~0                   ; 2       ;
; always4~7                   ; 2       ;
; plate~49                    ; 2       ;
; plate~43                    ; 2       ;
; plate~37                    ; 2       ;
; touch~65                    ; 2       ;
; touch~64                    ; 2       ;
; touch~63                    ; 2       ;
; touch~62                    ; 2       ;
; touch~61                    ; 2       ;
; touch~60                    ; 2       ;
; touch~59                    ; 2       ;
; touch~58                    ; 2       ;
; touch~57                    ; 2       ;
; touch~56                    ; 2       ;
; touch~55                    ; 2       ;
; touch~54                    ; 2       ;
; touch~53                    ; 2       ;
; touch~52                    ; 2       ;
; touch~51                    ; 2       ;
; touch~50                    ; 2       ;
; touch~49                    ; 2       ;
; touch~48                    ; 2       ;
; touch~47                    ; 2       ;
; touch~46                    ; 2       ;
; touch~45                    ; 2       ;
; touch~44                    ; 2       ;
; touch~43                    ; 2       ;
; touch~42                    ; 2       ;
; touch~41                    ; 2       ;
; touch~40                    ; 2       ;
; touch~39                    ; 2       ;
; touch~38                    ; 2       ;
; touch~37                    ; 2       ;
; touch~36                    ; 2       ;
; bouns[0]                    ; 2       ;
; Equal2~8                    ; 2       ;
; divfreq3:div3|CLK_halfsec   ; 2       ;
; s_noticed_times[0]          ; 2       ;
; d7_1~8                      ; 2       ;
; DATA_R~15                   ; 2       ;
; DATA_R~13                   ; 2       ;
; people[3][6]                ; 2       ;
; people[0][6]                ; 2       ;
; people[1][6]                ; 2       ;
; people[2][6]                ; 2       ;
; people[7][6]                ; 2       ;
; people[4][6]                ; 2       ;
; people[6][6]                ; 2       ;
; people[5][6]                ; 2       ;
; DATA_R~12                   ; 2       ;
; plate[2][6]                 ; 2       ;
; plate[7][6]                 ; 2       ;
; plate[5][6]                 ; 2       ;
; DATA_R~10                   ; 2       ;
; plate[7][5]                 ; 2       ;
; plate[3][5]                 ; 2       ;
; plate[1][5]                 ; 2       ;
; DATA_R~8                    ; 2       ;
; plate[7][4]                 ; 2       ;
; plate[3][4]                 ; 2       ;
; plate[1][4]                 ; 2       ;
; DATA_R~6                    ; 2       ;
; plate[7][3]                 ; 2       ;
; plate[3][3]                 ; 2       ;
; plate[1][3]                 ; 2       ;
; DATA_R~4                    ; 2       ;
; plate[7][2]                 ; 2       ;
; plate[3][2]                 ; 2       ;
; plate[1][2]                 ; 2       ;
; plate[2][2]                 ; 2       ;
; DATA_R~2                    ; 2       ;
; plate[7][1]                 ; 2       ;
; plate[4][1]                 ; 2       ;
; plate[3][1]                 ; 2       ;
; plate[1][1]                 ; 2       ;
; DATA_R~0                    ; 2       ;
; plate[7][0]                 ; 2       ;
; plate[4][0]                 ; 2       ;
; plate[6][0]                 ; 2       ;
; plate[5][0]                 ; 2       ;
; plate[3][0]                 ; 2       ;
; plate[0][0]                 ; 2       ;
; plate[1][0]                 ; 2       ;
; plate[2][0]                 ; 2       ;
; divfreq1:div1|Count[21]     ; 2       ;
; divfreq1:div1|Count[20]     ; 2       ;
; divfreq1:div1|Count[19]     ; 2       ;
; divfreq1:div1|Count[18]     ; 2       ;
; divfreq1:div1|Count[22]     ; 2       ;
; divfreq1:div1|Count[10]     ; 2       ;
; divfreq1:div1|Count[9]      ; 2       ;
; divfreq1:div1|Count[8]      ; 2       ;
; divfreq1:div1|Count[7]      ; 2       ;
; divfreq1:div1|Count[5]      ; 2       ;
; divfreq1:div1|Count[4]      ; 2       ;
; divfreq1:div1|Count[3]      ; 2       ;
; divfreq1:div1|Count[2]      ; 2       ;
; divfreq1:div1|Count[1]      ; 2       ;
; divfreq1:div1|Count[0]      ; 2       ;
; divfreq1:div1|Count[6]      ; 2       ;
; divfreq1:div1|Count[14]     ; 2       ;
; divfreq1:div1|Count[13]     ; 2       ;
; divfreq1:div1|Count[12]     ; 2       ;
; divfreq1:div1|Count[11]     ; 2       ;
; divfreq1:div1|Count[15]     ; 2       ;
; divfreq1:div1|Count[16]     ; 2       ;
; divfreq1:div1|Count[17]     ; 2       ;
; divfreq1:div1|Count[23]     ; 2       ;
; divfreq2:div2|Count[35]     ; 2       ;
; divfreq2:div2|Count[34]     ; 2       ;
; divfreq2:div2|Count[33]     ; 2       ;
; divfreq2:div2|Count[32]     ; 2       ;
; divfreq2:div2|Count[31]     ; 2       ;
; divfreq2:div2|Count[30]     ; 2       ;
; divfreq2:div2|Count[29]     ; 2       ;
; divfreq2:div2|Count[28]     ; 2       ;
; divfreq2:div2|Count[27]     ; 2       ;
; divfreq2:div2|Count[26]     ; 2       ;
; divfreq2:div2|Count[25]     ; 2       ;
; divfreq2:div2|Count[24]     ; 2       ;
; divfreq2:div2|Count[23]     ; 2       ;
; divfreq2:div2|Count[22]     ; 2       ;
; divfreq2:div2|Count[14]     ; 2       ;
; divfreq2:div2|Count[13]     ; 2       ;
; divfreq2:div2|Count[3]      ; 2       ;
; divfreq2:div2|Count[2]      ; 2       ;
; divfreq2:div2|Count[1]      ; 2       ;
; divfreq2:div2|Count[0]      ; 2       ;
; divfreq2:div2|Count[4]      ; 2       ;
; divfreq2:div2|Count[9]      ; 2       ;
; divfreq2:div2|Count[8]      ; 2       ;
; divfreq2:div2|Count[7]      ; 2       ;
; divfreq2:div2|Count[6]      ; 2       ;
; divfreq2:div2|Count[5]      ; 2       ;
; divfreq2:div2|Count[10]     ; 2       ;
; divfreq2:div2|Count[12]     ; 2       ;
; divfreq2:div2|Count[11]     ; 2       ;
; divfreq2:div2|Count[15]     ; 2       ;
; divfreq2:div2|Count[16]     ; 2       ;
; divfreq2:div2|Count[17]     ; 2       ;
; divfreq2:div2|Count[18]     ; 2       ;
; divfreq2:div2|Count[19]     ; 2       ;
; divfreq2:div2|Count[21]     ; 2       ;
; divfreq2:div2|Count[20]     ; 2       ;
; divfreq3:div3|Count[19]     ; 2       ;
; divfreq3:div3|Count[18]     ; 2       ;
; divfreq3:div3|Count[17]     ; 2       ;
; divfreq3:div3|Count[16]     ; 2       ;
; divfreq3:div3|Count[20]     ; 2       ;
; divfreq3:div3|Count[3]      ; 2       ;
; divfreq3:div3|Count[2]      ; 2       ;
; divfreq3:div3|Count[1]      ; 2       ;
; divfreq3:div3|Count[0]      ; 2       ;
; divfreq3:div3|Count[4]      ; 2       ;
; divfreq3:div3|Count[8]      ; 2       ;
; divfreq3:div3|Count[7]      ; 2       ;
; divfreq3:div3|Count[6]      ; 2       ;
; divfreq3:div3|Count[5]      ; 2       ;
; divfreq3:div3|Count[12]     ; 2       ;
; divfreq3:div3|Count[11]     ; 2       ;
; divfreq3:div3|Count[10]     ; 2       ;
; divfreq3:div3|Count[9]      ; 2       ;
; divfreq3:div3|Count[13]     ; 2       ;
; divfreq3:div3|Count[14]     ; 2       ;
; divfreq3:div3|Count[15]     ; 2       ;
; divfreq3:div3|Count[21]     ; 2       ;
; divfreq3:div3|Count[22]     ; 2       ;
; divfreq3:div3|Count[24]     ; 2       ;
; divfreq3:div3|Count[23]     ; 2       ;
; Add29~62                    ; 2       ;
; Add29~60                    ; 2       ;
; Add29~58                    ; 2       ;
; Add29~56                    ; 2       ;
; Add29~54                    ; 2       ;
; Add29~52                    ; 2       ;
; Add29~50                    ; 2       ;
; Add29~48                    ; 2       ;
; Add29~46                    ; 2       ;
; Add29~44                    ; 2       ;
; Add29~42                    ; 2       ;
; Add29~40                    ; 2       ;
; Add29~38                    ; 2       ;
; Add29~36                    ; 2       ;
; Add29~34                    ; 2       ;
; Add29~32                    ; 2       ;
; Add29~30                    ; 2       ;
; Add29~28                    ; 2       ;
; Add29~26                    ; 2       ;
; Add29~24                    ; 2       ;
; Add29~22                    ; 2       ;
; Add29~20                    ; 2       ;
; Add29~18                    ; 2       ;
; Add29~16                    ; 2       ;
; Add29~14                    ; 2       ;
; Add29~12                    ; 2       ;
; Add29~10                    ; 2       ;
; Add29~8                     ; 2       ;
; Add29~6                     ; 2       ;
; Add29~4                     ; 2       ;
; Add29~2                     ; 2       ;
; Add29~0                     ; 2       ;
; Add26~12                    ; 2       ;
; Add26~10                    ; 2       ;
; Add26~8                     ; 2       ;
; divfreq:div0|Count[24]      ; 2       ;
; divfreq:div0|Count[23]      ; 2       ;
; divfreq:div0|Count[22]      ; 2       ;
; divfreq:div0|Count[21]      ; 2       ;
; divfreq:div0|Count[20]      ; 2       ;
; divfreq:div0|Count[19]      ; 2       ;
; divfreq:div0|Count[18]      ; 2       ;
; divfreq:div0|Count[17]      ; 2       ;
; divfreq:div0|Count[16]      ; 2       ;
; divfreq:div0|Count[15]      ; 2       ;
; divfreq:div0|Count[14]      ; 2       ;
; divfreq:div0|Count[13]      ; 2       ;
; divfreq:div0|Count[11]      ; 2       ;
; divfreq:div0|Count[10]      ; 2       ;
; divfreq:div0|Count[9]       ; 2       ;
; divfreq:div0|Count[8]       ; 2       ;
; divfreq:div0|Count[7]       ; 2       ;
; divfreq:div0|Count[6]       ; 2       ;
; divfreq:div0|Count[5]       ; 2       ;
; divfreq:div0|Count[4]       ; 2       ;
; divfreq:div0|Count[2]       ; 2       ;
; divfreq:div0|Count[1]       ; 2       ;
; divfreq:div0|Count[0]       ; 2       ;
; divfreq:div0|Count[3]       ; 2       ;
; divfreq:div0|Count[12]      ; 2       ;
; count[6]                    ; 2       ;
; count[5]                    ; 2       ;
; count[4]                    ; 2       ;
; count[7]                    ; 2       ;
; Add25~12                    ; 2       ;
; Add25~10                    ; 2       ;
; Add25~8                     ; 2       ;
; Add25~6                     ; 2       ;
; r2[1]                       ; 2       ;
; Add27~62                    ; 2       ;
; Add27~60                    ; 2       ;
; Add27~58                    ; 2       ;
; Add27~56                    ; 2       ;
; Add27~54                    ; 2       ;
; Add27~52                    ; 2       ;
; Add27~50                    ; 2       ;
; Add27~48                    ; 2       ;
; Add27~46                    ; 2       ;
; Add27~44                    ; 2       ;
; Add27~42                    ; 2       ;
; Add27~40                    ; 2       ;
; Add27~38                    ; 2       ;
; Add27~36                    ; 2       ;
; Add27~34                    ; 2       ;
; Add27~32                    ; 2       ;
; Add27~30                    ; 2       ;
; Add27~28                    ; 2       ;
; Add27~26                    ; 2       ;
; Add27~24                    ; 2       ;
; Add27~22                    ; 2       ;
; Add27~20                    ; 2       ;
; Add27~18                    ; 2       ;
; Add27~16                    ; 2       ;
; Add27~14                    ; 2       ;
; Add27~12                    ; 2       ;
; Add27~10                    ; 2       ;
; Add27~8                     ; 2       ;
; Add27~6                     ; 2       ;
; Add27~4                     ; 2       ;
; Add27~2                     ; 2       ;
; Add27~0                     ; 2       ;
; touch[28]                   ; 2       ;
; touch[27]                   ; 2       ;
; touch[26]                   ; 2       ;
; touch[25]                   ; 2       ;
; touch[24]                   ; 2       ;
; touch[23]                   ; 2       ;
; touch[22]                   ; 2       ;
; touch[21]                   ; 2       ;
; touch[4]                    ; 2       ;
; touch[3]                    ; 2       ;
; touch[30]                   ; 2       ;
; touch[29]                   ; 2       ;
; touch[20]                   ; 2       ;
; touch[19]                   ; 2       ;
; touch[18]                   ; 2       ;
; touch[17]                   ; 2       ;
; touch[16]                   ; 2       ;
; touch[15]                   ; 2       ;
; touch[14]                   ; 2       ;
; touch[13]                   ; 2       ;
; touch[12]                   ; 2       ;
; touch[11]                   ; 2       ;
; touch[10]                   ; 2       ;
; touch[9]                    ; 2       ;
; touch[8]                    ; 2       ;
; touch[7]                    ; 2       ;
; touch[6]                    ; 2       ;
; touch[5]                    ; 2       ;
; Right~input                 ; 1       ;
; count1[0]~0                 ; 1       ;
; Life[3]~3                   ; 1       ;
; Equal8~3                    ; 1       ;
; Equal8~27                   ; 1       ;
; line~13                     ; 1       ;
; line~12                     ; 1       ;
; a~40                        ; 1       ;
; touch~71                    ; 1       ;
; people~42                   ; 1       ;
; notice~1                    ; 1       ;
; notice~0                    ; 1       ;
; divfreq1:div1|CLK_time~0    ; 1       ;
; divfreq1:div1|LessThan0~6   ; 1       ;
; divfreq1:div1|LessThan0~5   ; 1       ;
; divfreq1:div1|LessThan0~4   ; 1       ;
; divfreq1:div1|LessThan0~3   ; 1       ;
; divfreq1:div1|LessThan0~2   ; 1       ;
; divfreq1:div1|LessThan0~1   ; 1       ;
; divfreq1:div1|LessThan0~0   ; 1       ;
; divfreq2:div2|CLK_mv~0      ; 1       ;
; divfreq2:div2|LessThan0~10  ; 1       ;
; divfreq2:div2|LessThan0~9   ; 1       ;
; divfreq2:div2|LessThan0~8   ; 1       ;
; divfreq2:div2|LessThan0~7   ; 1       ;
; divfreq2:div2|LessThan0~6   ; 1       ;
; divfreq2:div2|LessThan0~5   ; 1       ;
; divfreq2:div2|LessThan0~4   ; 1       ;
; divfreq2:div2|LessThan0~3   ; 1       ;
; divfreq2:div2|LessThan0~2   ; 1       ;
; divfreq2:div2|LessThan0~1   ; 1       ;
; divfreq2:div2|LessThan0~0   ; 1       ;
; line~11                     ; 1       ;
; line~10                     ; 1       ;
; line~9                      ; 1       ;
; line~8                      ; 1       ;
; line~7                      ; 1       ;
; line~6                      ; 1       ;
; r~7                         ; 1       ;
; r~6                         ; 1       ;
; r2~7                        ; 1       ;
; r2~6                        ; 1       ;
; a~39                        ; 1       ;
; a~38                        ; 1       ;
; a~37                        ; 1       ;
; a~36                        ; 1       ;
; a~35                        ; 1       ;
; a~34                        ; 1       ;
; a~33                        ; 1       ;
; a~32                        ; 1       ;
; a~31                        ; 1       ;
; a~30                        ; 1       ;
; a~29                        ; 1       ;
; a~28                        ; 1       ;
; a~27                        ; 1       ;
; a~26                        ; 1       ;
; a~25                        ; 1       ;
; a~24                        ; 1       ;
; a~23                        ; 1       ;
; a~22                        ; 1       ;
; a~21                        ; 1       ;
; a~20                        ; 1       ;
; a~19                        ; 1       ;
; a~18                        ; 1       ;
; a~17                        ; 1       ;
; a~16                        ; 1       ;
; a~15                        ; 1       ;
; a~14                        ; 1       ;
; a~13                        ; 1       ;
; a~12                        ; 1       ;
; a~11                        ; 1       ;
; a~10                        ; 1       ;
; a~9                         ; 1       ;
; a~7                         ; 1       ;
; bouns~2                     ; 1       ;
; bouns~1                     ; 1       ;
; bouns~0                     ; 1       ;
; divfreq3:div3|CLK_halfsec~0 ; 1       ;
; divfreq3:div3|LessThan0~6   ; 1       ;
; divfreq3:div3|LessThan0~5   ; 1       ;
; divfreq3:div3|LessThan0~4   ; 1       ;
; divfreq3:div3|LessThan0~3   ; 1       ;
; divfreq3:div3|LessThan0~2   ; 1       ;
; divfreq3:div3|LessThan0~1   ; 1       ;
; divfreq3:div3|LessThan0~0   ; 1       ;
; s_noticed_times~63          ; 1       ;
; s_noticed_times~62          ; 1       ;
; s_noticed_times~61          ; 1       ;
; s_noticed_times~60          ; 1       ;
; s_noticed_times~59          ; 1       ;
; s_noticed_times~58          ; 1       ;
; s_noticed_times~57          ; 1       ;
; s_noticed_times~56          ; 1       ;
; s_noticed_times~55          ; 1       ;
; s_noticed_times~54          ; 1       ;
; s_noticed_times~53          ; 1       ;
; s_noticed_times~52          ; 1       ;
; s_noticed_times~51          ; 1       ;
; s_noticed_times~50          ; 1       ;
; s_noticed_times~49          ; 1       ;
; s_noticed_times~48          ; 1       ;
; s_noticed_times~47          ; 1       ;
; s_noticed_times~46          ; 1       ;
; s_noticed_times~45          ; 1       ;
; s_noticed_times~44          ; 1       ;
; s_noticed_times~43          ; 1       ;
; s_noticed_times~42          ; 1       ;
; s_noticed_times~41          ; 1       ;
; s_noticed_times~40          ; 1       ;
; s_noticed_times~39          ; 1       ;
; s_noticed_times~38          ; 1       ;
; s_noticed_times~37          ; 1       ;
; s_noticed_times~36          ; 1       ;
; s_noticed_times~35          ; 1       ;
; s_noticed_times~34          ; 1       ;
; s_noticed_times~33          ; 1       ;
; s_noticed_times~32          ; 1       ;
; s_noticed_times~31          ; 1       ;
; s_noticed_times~30          ; 1       ;
; s_noticed_times~29          ; 1       ;
; s_noticed_times~28          ; 1       ;
; s_noticed_times~27          ; 1       ;
; s_noticed_times~26          ; 1       ;
; s_noticed_times~25          ; 1       ;
; s_noticed_times~24          ; 1       ;
; s_noticed_times~23          ; 1       ;
; s_noticed_times~22          ; 1       ;
; s_noticed_times~21          ; 1       ;
; s_noticed_times~20          ; 1       ;
; s_noticed_times~19          ; 1       ;
; s_noticed_times~18          ; 1       ;
; s_noticed_times~17          ; 1       ;
; s_noticed_times~16          ; 1       ;
; s_noticed_times~15          ; 1       ;
; s_noticed_times~14          ; 1       ;
; s_noticed_times~13          ; 1       ;
; s_noticed_times~12          ; 1       ;
; s_noticed_times~11          ; 1       ;
; s_noticed_times~10          ; 1       ;
; s_noticed_times~9           ; 1       ;
; s_noticed_times~8           ; 1       ;
; s_noticed_times~7           ; 1       ;
; s_noticed_times~6           ; 1       ;
; s_noticed_times~5           ; 1       ;
; s_noticed_times~4           ; 1       ;
; s_noticed_times~3           ; 1       ;
; s_noticed_times~2           ; 1       ;
; s_notice~6                  ; 1       ;
; s_notice~5                  ; 1       ;
; always4~20                  ; 1       ;
; always4~19                  ; 1       ;
; always4~18                  ; 1       ;
; always4~17                  ; 1       ;
; always4~16                  ; 1       ;
; always4~15                  ; 1       ;
; always4~14                  ; 1       ;
; always4~13                  ; 1       ;
; always4~12                  ; 1       ;
; always4~11                  ; 1       ;
; Equal18~14                  ; 1       ;
; Equal18~13                  ; 1       ;
; Equal18~12                  ; 1       ;
; Equal18~11                  ; 1       ;
; Equal18~10                  ; 1       ;
; Equal18~9                   ; 1       ;
; Equal18~8                   ; 1       ;
; Equal18~7                   ; 1       ;
; Equal18~6                   ; 1       ;
; Equal18~5                   ; 1       ;
; Equal18~4                   ; 1       ;
; Equal18~3                   ; 1       ;
; Equal18~2                   ; 1       ;
; Equal18~1                   ; 1       ;
; Equal18~0                   ; 1       ;
; always4~9                   ; 1       ;
; s_notice~2                  ; 1       ;
; touch~70                    ; 1       ;
; bcd_m[0]~4                  ; 1       ;
; bcd_m[1]~3                  ; 1       ;
; bcd_m[2]~2                  ; 1       ;
; Add0~1                      ; 1       ;
; bcd_m[3]~1                  ; 1       ;
; Add0~0                      ; 1       ;
; bcd_s~3                     ; 1       ;
; bcd_s~2                     ; 1       ;
; bcd_s~1                     ; 1       ;
; divfreq1:div1|CLK_time      ; 1       ;
; bcd_s~0                     ; 1       ;
; plate~742                   ; 1       ;
; plate~741                   ; 1       ;
; plate~740                   ; 1       ;
; plate~739                   ; 1       ;
; plate~738                   ; 1       ;
; plate~737                   ; 1       ;
; plate~736                   ; 1       ;
; plate~735                   ; 1       ;
; people~38                   ; 1       ;
; people~37                   ; 1       ;
; people~36                   ; 1       ;
; people~35                   ; 1       ;
; people~34                   ; 1       ;
; people~33                   ; 1       ;
; people~32                   ; 1       ;
; people~31                   ; 1       ;
; Decoder11~8                 ; 1       ;
; people~30                   ; 1       ;
; people~29                   ; 1       ;
; people~28                   ; 1       ;
; Decoder11~7                 ; 1       ;
; people~27                   ; 1       ;
; people~26                   ; 1       ;
; people~25                   ; 1       ;
; Decoder11~6                 ; 1       ;
; people~24                   ; 1       ;
; people~23                   ; 1       ;
; people~22                   ; 1       ;
; Decoder11~5                 ; 1       ;
; people~21                   ; 1       ;
; people~20                   ; 1       ;
; people~19                   ; 1       ;
; people~18                   ; 1       ;
; Decoder11~4                 ; 1       ;
; people~17                   ; 1       ;
; people~16                   ; 1       ;
; people~14                   ; 1       ;
; Decoder11~2                 ; 1       ;
; people~13                   ; 1       ;
; people~12                   ; 1       ;
+-----------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 2,181 / 32,401 ( 7 % ) ;
; C16 interconnects     ; 17 / 1,326 ( 1 % )     ;
; C4 interconnects      ; 1,211 / 21,816 ( 6 % ) ;
; Direct links          ; 309 / 32,401 ( < 1 % ) ;
; Global clocks         ; 4 / 10 ( 40 % )        ;
; Local interconnects   ; 944 / 10,320 ( 9 % )   ;
; R24 interconnects     ; 15 / 1,289 ( 1 % )     ;
; R4 interconnects      ; 1,272 / 28,186 ( 5 % ) ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.60) ; Number of LABs  (Total = 115) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 4                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 0                             ;
; 6                                           ; 1                             ;
; 7                                           ; 0                             ;
; 8                                           ; 0                             ;
; 9                                           ; 0                             ;
; 10                                          ; 0                             ;
; 11                                          ; 2                             ;
; 12                                          ; 6                             ;
; 13                                          ; 5                             ;
; 14                                          ; 6                             ;
; 15                                          ; 6                             ;
; 16                                          ; 75                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.78) ; Number of LABs  (Total = 115) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 1                             ;
; 1 Clock                            ; 60                            ;
; 1 Clock enable                     ; 3                             ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 7                             ;
; 2 Clocks                           ; 11                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 16.63) ; Number of LABs  (Total = 115) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 6                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 4                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 0                             ;
; 10                                           ; 0                             ;
; 11                                           ; 2                             ;
; 12                                           ; 1                             ;
; 13                                           ; 3                             ;
; 14                                           ; 4                             ;
; 15                                           ; 3                             ;
; 16                                           ; 32                            ;
; 17                                           ; 9                             ;
; 18                                           ; 7                             ;
; 19                                           ; 5                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 7                             ;
; 23                                           ; 6                             ;
; 24                                           ; 2                             ;
; 25                                           ; 1                             ;
; 26                                           ; 4                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 2                             ;
; 30                                           ; 1                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 7.90) ; Number of LABs  (Total = 115) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 9                             ;
; 2                                               ; 17                            ;
; 3                                               ; 8                             ;
; 4                                               ; 6                             ;
; 5                                               ; 1                             ;
; 6                                               ; 9                             ;
; 7                                               ; 9                             ;
; 8                                               ; 5                             ;
; 9                                               ; 5                             ;
; 10                                              ; 4                             ;
; 11                                              ; 9                             ;
; 12                                              ; 9                             ;
; 13                                              ; 6                             ;
; 14                                              ; 3                             ;
; 15                                              ; 1                             ;
; 16                                              ; 10                            ;
; 17                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.13) ; Number of LABs  (Total = 115) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 6                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 3                             ;
; 7                                            ; 2                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 2                             ;
; 13                                           ; 3                             ;
; 14                                           ; 2                             ;
; 15                                           ; 6                             ;
; 16                                           ; 7                             ;
; 17                                           ; 10                            ;
; 18                                           ; 11                            ;
; 19                                           ; 10                            ;
; 20                                           ; 5                             ;
; 21                                           ; 9                             ;
; 22                                           ; 3                             ;
; 23                                           ; 1                             ;
; 24                                           ; 0                             ;
; 25                                           ; 4                             ;
; 26                                           ; 2                             ;
; 27                                           ; 0                             ;
; 28                                           ; 0                             ;
; 29                                           ; 4                             ;
; 30                                           ; 2                             ;
; 31                                           ; 3                             ;
; 32                                           ; 2                             ;
; 33                                           ; 3                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 46        ; 0            ; 46        ; 0            ; 0            ; 46        ; 46        ; 0            ; 46        ; 46        ; 0            ; 42           ; 0            ; 0            ; 4            ; 0            ; 42           ; 4            ; 0            ; 0            ; 0            ; 42           ; 0            ; 0            ; 0            ; 0            ; 0            ; 46        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 46           ; 0         ; 46           ; 46           ; 0         ; 0         ; 46           ; 0         ; 0         ; 46           ; 4            ; 46           ; 46           ; 42           ; 46           ; 4            ; 42           ; 46           ; 46           ; 46           ; 4            ; 46           ; 46           ; 46           ; 46           ; 46           ; 0         ; 46           ; 46           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; DATA_R[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_R[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_G[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[0]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[1]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[2]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[3]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[4]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[5]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[6]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; DATA_B[7]          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; d7_1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Life[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Life[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Life[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Life[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM_CLK[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMM_CLK[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; EN                 ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; beep               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clear              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Right              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Left               ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLK                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
; CLK             ; CLK                  ; 8.3               ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                             ;
+---------------------------+---------------------------+-------------------+
; Source Register           ; Destination Register      ; Delay Added in ns ;
+---------------------------+---------------------------+-------------------+
; divfreq2:div2|CLK_mv      ; divfreq2:div2|CLK_mv      ; 2.077             ;
; divfreq3:div3|CLK_halfsec ; divfreq3:div3|CLK_halfsec ; 2.066             ;
; divfreq:div0|CLK_div      ; divfreq:div0|CLK_div      ; 2.064             ;
; divfreq1:div1|CLK_time    ; divfreq1:div1|CLK_time    ; 2.047             ;
; divfreq:div0|Count[23]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[22]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[21]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[20]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[19]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[18]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[17]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[16]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[15]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[14]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[13]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[12]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[11]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[10]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[9]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[8]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[7]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[6]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[5]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[4]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[3]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[2]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[1]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[0]     ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq:div0|Count[24]    ; divfreq:div0|CLK_div      ; 1.032             ;
; divfreq1:div1|Count[24]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[23]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[22]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[20]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[19]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[18]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[17]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[16]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[15]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[14]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[13]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[12]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[11]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[10]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[9]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[8]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[7]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[6]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[5]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[4]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[3]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[2]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[1]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[0]    ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[21]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq1:div1|Count[25]   ; divfreq1:div1|CLK_time    ; 1.023             ;
; divfreq3:div3|Count[23]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[24]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[22]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[21]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[20]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[18]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[17]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[16]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[15]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[14]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[13]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[12]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[11]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[10]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[9]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[8]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[7]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[6]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[5]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[4]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[3]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[2]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[1]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[0]    ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; divfreq3:div3|Count[19]   ; divfreq3:div3|CLK_halfsec ; 0.966             ;
; touch[31]                 ; bcd_m[3]                  ; 0.055             ;
+---------------------------+---------------------------+-------------------+
Note: This table only shows the top 81 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C10E144C8 for design "LD_final_project"
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C5E144C8 is compatible
    Info (176445): Device EP3C16E144C8 is compatible
    Info (176445): Device EP3C25E144C8 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location 6
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location 8
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location 12
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location 13
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location 101
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'LD_final_project.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLK~input (placed in PIN 22 (CLK0, DIFFCLK_0p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node divfreq2:div2|CLK_mv 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divfreq2:div2|CLK_mv~0
Info (176353): Automatically promoted node divfreq:div0|CLK_div 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divfreq:div0|CLK_div~0
Info (176353): Automatically promoted node divfreq1:div1|CLK_time 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node divfreq1:div1|CLK_time~0
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:00
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 11% of the available device resources in the region that extends from location X23_Y12 to location X34_Y24
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.88 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (144001): Generated suppressed messages file C:/Users/user/Desktop/LD_final_project/LD_final_project/output_files/LD_final_project.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4969 megabytes
    Info: Processing ended: Mon Jan 09 20:49:47 2023
    Info: Elapsed time: 00:00:09
    Info: Total CPU time (on all processors): 00:00:09


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/user/Desktop/LD_final_project/LD_final_project/output_files/LD_final_project.fit.smsg.


