# Fichier source

Le fichier source créé se présente ainsi:

<figure><img src="../.gitbook/assets/fichier_source.PNG" alt=""><figcaption></figcaption></figure>

L'entité décrit l'interface externe. Dans notre cas, un signal d'entrée SW0 et un signal de sortie LD0

L'architecture décrit le fonctionnement interne, c'est à l'intérieur de cette partie que nous allons décrire le fonctionnement du module.

Voici l'exemple très simple de l'exercice 1:

<figure><img src="../.gitbook/assets/exercice1.PNG" alt=""><figcaption></figcaption></figure>

Nous verrons les bases du langage VHDL plus tard.
