

<!DOCTYPE html>
<html class="writer-html5" lang="zh-CN" data-content_root="../">
<head>
  <meta charset="utf-8" /><meta name="viewport" content="width=device-width, initial-scale=1" />

  <meta name="viewport" content="width=device-width, initial-scale=1.0" />
  <title>实验二 Verilog设计与仿真 &mdash; 深圳理工大学-数字逻辑基础与Verilog设计-实验课程 0.1 文档</title>
      <link rel="stylesheet" type="text/css" href="../_static/pygments.css?v=b86133f3" />
      <link rel="stylesheet" type="text/css" href="../_static/css/theme.css?v=e59714d7" />
      <link rel="stylesheet" type="text/css" href="../_static/custom.css?v=e50e972b" />

  
      <script src="../_static/jquery.js?v=5d32c60e"></script>
      <script src="../_static/_sphinx_javascript_frameworks_compat.js?v=2cd50e6c"></script>
      <script src="../_static/documentation_options.js?v=7c91f8fd"></script>
      <script src="../_static/doctools.js?v=9bcbadda"></script>
      <script src="../_static/sphinx_highlight.js?v=dc90522c"></script>
      <script src="../_static/translations.js?v=beaddf03"></script>
    <script src="../_static/js/theme.js"></script>
    <link rel="index" title="索引" href="../genindex.html" />
    <link rel="search" title="搜索" href="../search.html" />
    <link rel="next" title="番外一 EDA发展史" href="../extra/extra1.html" />
    <link rel="prev" title="实验一 异或门" href="lab1.html" /> 
</head>

<body class="wy-body-for-nav"> 
  <div class="wy-grid-for-nav">
    <nav data-toggle="wy-nav-shift" class="wy-nav-side">
      <div class="wy-side-scroll">
        <div class="wy-side-nav-search" >

          
          
          <a href="../index.html" class="icon icon-home">
            深圳理工大学-数字逻辑基础与Verilog设计-实验课程
          </a>
<div role="search">
  <form id="rtd-search-form" class="wy-form" action="../search.html" method="get">
    <input type="text" name="q" placeholder="搜索文档" aria-label="搜索文档" />
    <input type="hidden" name="check_keywords" value="yes" />
    <input type="hidden" name="area" value="default" />
  </form>
</div>
        </div><div class="wy-menu wy-menu-vertical" data-spy="affix" role="navigation" aria-label="导航菜单">
              <p class="caption" role="heading"><span class="caption-text">实验课程目录</span></p>
<ul class="current">
<li class="toctree-l1"><a class="reference internal" href="lab1.html">实验一 异或门</a></li>
<li class="toctree-l1 current"><a class="current reference internal" href="#">实验二 Verilog设计与仿真</a><ul>
<li class="toctree-l2"><a class="reference internal" href="#vivado">Vivado 教程</a><ul>
<li class="toctree-l3"><a class="reference internal" href="#adder">创建 adder 工程</a></li>
</ul>
</li>
<li class="toctree-l2"><a class="reference internal" href="#id1">优雅的 Verilog 代码编写</a><ul>
<li class="toctree-l3"><a class="reference internal" href="#vs-code-verilog-hdl-systemverilog-bluespec-systemverilog-ctags">VS Code + Verilog-HDL/SystemVerilog/Bluespec SystemVerilog + ctags 插件</a></li>
</ul>
</li>
</ul>
</li>
<li class="toctree-l1"><a class="reference internal" href="../extra/extra1.html">番外一 EDA发展史</a></li>
</ul>

        </div>
      </div>
    </nav>

    <section data-toggle="wy-nav-shift" class="wy-nav-content-wrap"><nav class="wy-nav-top" aria-label="移动版导航菜单" >
          <i data-toggle="wy-nav-top" class="fa fa-bars"></i>
          <a href="../index.html">深圳理工大学-数字逻辑基础与Verilog设计-实验课程</a>
      </nav>

      <div class="wy-nav-content">
        <div class="rst-content">
          <div role="navigation" aria-label="页面导航">
  <ul class="wy-breadcrumbs">
      <li><a href="../index.html" class="icon icon-home" aria-label="Home"></a></li>
      <li class="breadcrumb-item active">实验二 Verilog设计与仿真</li>
      <li class="wy-breadcrumbs-aside">
            <a href="../_sources/labs/lab2.rst.txt" rel="nofollow"> 查看页面源码</a>
      </li>
  </ul>
  <hr/>
</div>
          <div role="main" class="document" itemscope="itemscope" itemtype="http://schema.org/Article">
           <div itemprop="articleBody">
             
  <section id="verilog">
<h1>实验二 Verilog设计与仿真<a class="headerlink" href="#verilog" title="Link to this heading"></a></h1>
<p>Verilog 是一种用于描述、设计电路的 <strong>硬件描述语言 HDL (Hardware Description Language)</strong> ，
在实验一，我们已经尝试在 logisim 中设计并绘制电路图，并通过输入输出测试电路的功能。
本次实验我们使用 Verilog 的各种基础语法完成一些电路设计，并通过仿真代码和波形图测试电路的功能。</p>
<p>为此，我们需要使用 Verilog 仿真器，常见的仿真器有很多：VCS 、modelsim 、Verilog-XL 、iverilog 、verilator 等。
考虑到后续实验我们将使用 Xilinx 的 FPGA 教学实验板，为此我们直接使用 Vivado 的 xsim 仿真器，能够在一体式软件中完成整个实验的流程。</p>
<p>本次实验课我们使用 Verilog HDL 设计加法器等一些简单的电路，并编写 Testbench 程序，
使用 Vivado 的仿真器测试我们设计的电路。</p>
<section id="vivado">
<h2>Vivado 教程<a class="headerlink" href="#vivado" title="Link to this heading"></a></h2>
<p>Vivado 是 Xilinx 公司的 FPGA 集成设计环境，本次实验我们将使用 Vivado 对 Verilog 设计进行仿真。
我们推荐使用 Vivado 2018.3 ，安装 WebPACK 版本。
该版本安装体积约 20 GB，而近几年的版本安装体积已经约 100 GB，WebPACK 是免费的，不需要许可证的版本，并且对于我们的实验需求已经能够满足。
如果你此前已经安装其余 2015 年之后的版本，都是能够满足完成实验的。Vivado 不同的版本之间功能差异也比较小，在学习和使用上也不会造成困难。</p>
<section id="adder">
<h3>创建 adder 工程<a class="headerlink" href="#adder" title="Link to this heading"></a></h3>
<p>打开 Vivado 软件，会来到 Vivado 软件初始界面</p>
<figure class="align-center">
<img alt="vivado_home" src="../_images/vivado_home.png" />
</figure>
<p>Vivado 软件很复杂，我们一点点来了解它。创建一个名为 adder 的新项目，并保存在合适的位置， <strong>一定要是全英文的目录</strong> 。
勾选 <code class="docutils literal notranslate"><span class="pre">Create</span> <span class="pre">project</span> <span class="pre">subdirectory</span></code> 则会在保存新项目的地方创建一个项目名称的文件夹，用于存放项目的文件。
你也可以手动创建一个项目名称的文件夹，作为保存项目的位置，就不勾选该选项了。</p>
<figure class="align-center">
<img alt="vivado_genprj" src="../_images/vivado_genprj.png" />
</figure>
<p>来到器件选择页面， <code class="docutils literal notranslate"><span class="pre">Family</span></code> 系列选择 <code class="docutils literal notranslate"><span class="pre">Artix-7</span></code> ， <code class="docutils literal notranslate"><span class="pre">Package</span></code> 封装方式选择 <code class="docutils literal notranslate"><span class="pre">fgg484</span></code> ，
然后选择 <code class="docutils literal notranslate"><span class="pre">xc7a100tfgg484</span></code> ，完成器件选择，其余的步骤直接下一步即可。</p>
<figure class="align-center">
<img alt="vivado_device" src="../_images/vivado_device.png" />
</figure>
<p>完成创建项目，来到该项目初始页面，本次实验内容我们只需要关心红色方框标记出来的区域。
左侧是 <code class="docutils literal notranslate"><span class="pre">Flow</span> <span class="pre">Navigator</span></code> 流程导航，我们完整的实验整个流程就是依次从上往下进行的。
左上角是 <code class="docutils literal notranslate"><span class="pre">项目管理</span></code> ，目前由于正处于项目管理界面，因此 <code class="docutils literal notranslate"><span class="pre">PROJECT</span> <span class="pre">MANAGER</span></code> 是蓝色的。</p>
<figure class="align-center">
<img alt="vivado_prj" src="../_images/vivado_prj.png" />
</figure>
</section>
</section>
<section id="id1">
<h2>优雅的 Verilog 代码编写<a class="headerlink" href="#id1" title="Link to this heading"></a></h2>
<p>工欲善其事，必先利其器。
一个好的代码 Coding 环境能极大的帮助你编写代码。</p>
<section id="vs-code-verilog-hdl-systemverilog-bluespec-systemverilog-ctags">
<h3>VS Code + Verilog-HDL/SystemVerilog/Bluespec SystemVerilog + ctags 插件<a class="headerlink" href="#vs-code-verilog-hdl-systemverilog-bluespec-systemverilog-ctags" title="Link to this heading"></a></h3>
<p>Vivado 作为一个集成开发环境，拥有代码编辑能力。不过作为一个大型软件，响应速度相对较慢，
编写代码也没有插件那么方便。因此我们平时都是使用编辑器编写代码，当然有很多好用的编辑器，
这里介绍 <code class="docutils literal notranslate"><span class="pre">VS</span> <span class="pre">Code</span></code> + <code class="docutils literal notranslate"><span class="pre">Verilog-HDL/SystemVerilog/Bluespec</span> <span class="pre">SystemVerilog</span></code> + <code class="docutils literal notranslate"><span class="pre">ctags</span></code> 插件。</p>
<p>安装好 <code class="docutils literal notranslate"><span class="pre">Verilog-HDL/SystemVerilog/Bluespec</span> <span class="pre">SystemVerilog</span></code> 和 <code class="docutils literal notranslate"><span class="pre">ctags</span></code> 插件后，可以为 Verilog 等
语言提供基础的高亮和语法框架支持，还可以提供 <code class="docutils literal notranslate"><span class="pre">动态语法检查</span></code> 、鼠标悬停查看信号定义、跳转信号和模块等功能。相信对经常写代码的你们
来说，这些功能不会陌生。你们可以在 <a class="reference external" href="https://dphweb.cn/index.php/2023/08/22/verilog-hdl%e6%8f%92%e4%bb%b6%e9%85%8d%e7%bd%ae%e6%95%99%e7%a8%8b/">这里</a> 学习
配置教程，并不复杂。</p>
</section>
</section>
</section>


           </div>
          </div>
          <footer><div class="rst-footer-buttons" role="navigation" aria-label="页脚">
        <a href="lab1.html" class="btn btn-neutral float-left" title="实验一 异或门" accesskey="p" rel="prev"><span class="fa fa-arrow-circle-left" aria-hidden="true"></span> 上一页</a>
        <a href="../extra/extra1.html" class="btn btn-neutral float-right" title="番外一 EDA发展史" accesskey="n" rel="next">下一页 <span class="fa fa-arrow-circle-right" aria-hidden="true"></span></a>
    </div>

  <hr/>

  <div role="contentinfo">
    <p>&#169; 版权所有 2025, 深圳理工大学。</p>
  </div>

  利用 <a href="https://www.sphinx-doc.org/">Sphinx</a> 构建，使用的 
    <a href="https://github.com/readthedocs/sphinx_rtd_theme">主题</a>
    由 <a href="https://readthedocs.org">Read the Docs</a> 开发.
   

</footer>
        </div>
      </div>
    </section>
  </div>
  <script>
      jQuery(function () {
          SphinxRtdTheme.Navigation.enable(true);
      });
  </script> 

</body>
</html>