# 논문_nullhop

NullHop CNN 가속기와 관련된 연구 내용을 다루고 있으며, 임베디드 시스템에서의 효율적인 CNN 연산을 위한 가속기 설계 및 구현 방법을 설명합니다. 주요 내용은 다음과 같습니다:

1. CNN의 기본 처리 단계
   * CNN의 Convolution, ReLU, Max Pooling을 통해 특징 맵을 생성하고, 활성화 맵을 형성하여 차원을 축소하는 과정 설명.
2. 16비트 및 32비트 정밀도 비교
   * 32비트 부동소수점과 16비트 고정 소수점에서의 희소성을 비교하며, 각 계층별로 연산 및 메모리 효율성을 분석함.
3. CNN 가속기의 구조
   * 입력 데이터 처리기(IDP), 계산 코어 모듈(CCM), 외부 DRAM 간의 상호작용을 통해 성능을 향상시키는 구조를 설명.
4. 희소성 기반 압축 방법
   * Zero Skip 기능을 통해 필요 없는 연산을 건너뛰어 연산 효율성을 높이는 방법을 다룸.
5. 데이터 전송 포맷
   * 16비트 및 32비트 버스를 사용한 데이터 전송 방법 설명. 이를 통해 성능 최적화를 달성.
6. 설계 구현
   * NullHop 가속기는 28nm 공정 기술을 사용해 설계되었으며, 고정소수점 및 부동소수점 연산을 지원. 초당 13프레임의 성능을 제공하며 실시간 처리에 적합함.
7. 응용 예시 및 결과
   * VGG16, VGG19, Giga1Net, RoshamboNet 등의 CNN 네트워크에서 NullHop 가속기의 성능을 검증. 특히 VGG19에서 370%의 효율성을 기록.
8. 기존 연구와 비교
   * NullHop은 다른 아키텍처에 비해 작은 크기와 높은 전력 효율성을 자랑하며, ASIC 환경에서 500MHz 클럭 속도로 동작.
9. 결론
   * NullHop 가속기는 CNN 연산에서 **희소성(Sparsity)** 을 활용하여 연산 및 전력 효율성을 극대화하며, 임베디드 시스템 및 실시간 처리에 매우 적합한 솔루션으로 평가됨.