<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:27:26.2726</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2024.12.27</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-0198379</applicationNumber><claimCount>10</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>반도체 디바이스 및 방법</inventionTitle><inventionTitleEng>SEMICONDUCTOR DEVICE AND METHOD</inventionTitleEng><openDate>2025.01.15</openDate><openNumber>10-2025-0008717</openNumber><originalApplicationDate>2022.12.16</originalApplicationDate><originalApplicationKind>국내출원/분할</originalApplicationKind><originalApplicationNumber>10-2022-0177379</originalApplicationNumber><originalExaminationRequestDate>2024.12.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/62</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 62/13</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 64/23</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 30/01</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020220177379</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 실시예에서, 디바이스는, 채널 영역을 갖는 반도체 기판; 채널 영역 위의 게이트 스택; 및 게이트 스택에 인접한 에피택셜 소스/드레인 영역을 포함하고, 에피택셜 소스/드레인 영역은, 반도체 기판 내의 메인부(main portion)—메인부는 갈륨으로 도핑된 반도체 물질을 포함하고, 메인부에서의 갈륨의 제1 농도는 반도체 물질에서의 갈륨의 고체 용해도보다 작음—; 및 메인부 위의 마감부(finishing portion)—마감부는 갈륨으로 도핑되고, 마감부에서의 갈륨의 제2 농도는 반도체 물질에서의 갈륨의 고체 용해도보다 큼—를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 구조물에 있어서,채널 영역을 갖는 반도체 기판;상기 채널 영역 위의 게이트 스택; 및상기 게이트 스택에 인접한 에피택셜 소스/드레인 영역을 포함하고, 상기 에피택셜 소스/드레인 영역은,	상기 반도체 기판 내의 메인부(main portion)—상기 메인부는 갈륨으로 도핑된 반도체 물질을 포함하고, 상기 메인부 내의 갈륨의 제1 농도는 상기 반도체 물질 내의 갈륨의 고체 용해도보다 작음—; 및	상기 메인부 위에 있는 마감부(finishing portion)를 포함하고, 상기 마감부는 갈륨으로 도핑되고, 상기 마감부 내의 갈륨의 제2 농도는 상기 반도체 물질 내의 갈륨의 고체 용해도보다 크고, 상기 제2 농도는 상기 제1 농도보다 크고,상기 메인부는 상기 제1 농도로 갈륨으로 도핑된 제1 실리콘 게르마늄층을 포함하고, 상기 마감부는 상기 제2 농도로 갈륨으로 도핑된 복수의 제2 실리콘 게르마늄층들을 포함하고,상기 복수의 제2 실리콘 게르마늄층들 중 각각의 층은 제1 결정질 구조물 또는 제2 결정질 구조물을 갖는 것 사이에서 교번하며, 상기 제1 결정질 구조물은 상기 제2 결정질 구조물과는 상이한 것인, 구조물.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서,상기 메인부는 제1 두께를 갖고, 상기 마감부는 제2 두께를 가지며, 상기 제2 두께는 상기 제1 두께보다 작은 것인, 구조물.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서,상기 에피택셜 소스/드레인 영역은 상기 반도체 기판의 측벽 너머로 측방향으로 연장되는 패싯면(faceted surface)을 갖는 것인, 구조물.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서,상기 에피택셜 소스/드레인 영역 위의 층간 유전체;상기 층간 유전체를 관통해 연장되는 소스/드레인 콘택(contact); 및상기 소스/드레인 콘택과 상기 마감부 사이에 있고 갈륨을 포함하는 실리사이드를 더 포함하는, 구조물.</claim></claimInfo><claimInfo><claim>5. 방법에 있어서,핀(fin) 상에 게이트 스택을 형성하는 단계;상기 게이트 스택에 인접한 상기 핀 내에 리세스를 형성하기 위해 상기 핀을 에칭하는 단계;제1 성장 단계 동안 에피택시 전구체를 분배하여(dispense), 상기 리세스 내에 에피택셜 소스/드레인 영역의 제1 부분을 형성하는 단계—상기 에피택시 전구체는 반도체 물질 전구체 및 갈륨 전구체를 포함하고, 상기 갈륨 전구체는 제1 유량(flow rate)으로 상기 제1 성장 단계 동안 분배됨—; 및제2 성장 단계 동안 상기 에피택시 전구체를 분배하여, 상기 에피택셜 소스/드레인 영역의 상기 제1 부분 위에 상기 에피택셜 소스/드레인 영역의 제2 부분을 형성하는 단계를 포함하고, 상기 갈륨 전구체는 상기 제2 성장 단계 동안 제2 유량으로 분배되고, 상기 제2 유량은 상기 제1 유량보다 크며,상기 제1 부분은 제1 농도로 갈륨으로 도핑된 반도체 물질의 제1 층을 포함하고, 상기 제 2 성장 단계 동안 상기 에피택시 전구체를 분배하는 것은,	상기 제2 성장 단계 동안 상기 에피택시 전구체를 분배하여 상기 제1 층 위에 복수의 제2 층들을 형성하는 것을 포함하고,상기 방법은,	상기 제2 성장 단계 동안 제1 온도에서 상기 복수의 제2 층들의 제1 서브세트(subset)를 성장시키는 단계; 및	상기 제2 성장 단계 동안 제2 온도에서 상기 복수의 제2 층들의 제2 서브세트를 성장시키는 단계를 더 포함하고, 상기 제2 온도는 상기 제1 온도보다 높은 것인, 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서,상기 제1 층은 상기 제1 농도로 갈륨으로 도핑된 실리콘 게르마늄을 포함하고, 상기 복수의 제2 층들의 제1 서브세트는 제2 농도로 갈륨으로 도핑된 게르마늄을 포함하고, 상기 복수의 제2 층들의 제2 서브세트는 제3 농도로 갈륨으로 도핑된 실리콘을 포함하고, 상기 제3 농도는 상기 제2 농도보다 크며, 상기 제2 농도는 상기 제1 농도보다 큰 것인, 방법.</claim></claimInfo><claimInfo><claim>7. 제5항에 있어서,상기 에피택시 전구체는 붕소 전구체를 더 포함하는 것인, 방법.</claim></claimInfo><claimInfo><claim>8. 제5항에 있어서,상기 에피택셜 소스/드레인 영역 위에 층간 유전체(inter-layer dielectric; ILD) 층을 퇴적하는 단계;상기 ILD 층 내에 개구를 에칭하는 단계—상기 개구는 상기 에피택셜 소스/드레인 영역의 상기 제2 부분을 노출시킴—;상기 개구 내에 그리고 상기 에피택셜 소스/드레인 영역의 상기 제2 부분 상에 실리사이드를 형성하는 단계—상기 실리사이드는 갈륨을 포함함—; 및상기 개구 내에 그리고 상기 실리사이드 상에 소스/드레인 콘택을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 방법에 있어서,핀 상에 게이트 스택을 형성하는 단계;상기 게이트 스택에 인접한 상기 핀 내에 리세스를 형성하기 위해 상기 핀을 에칭하는 단계;반도체 물질 전구체를 분배하여 상기 리세스 내에 제1 에피택셜층을 형성하는 단계;상기 반도체 물질 전구체를 분배한 후에, 도펀트 전구체를 분배하여 상기 제1 에피택셜층 상에 불순물층을 형성하는 단계;상기 도펀트 전구체를 분배한 후, 상기 반도체 물질 전구체의 분배를 재개하여 상기 불순물층 상에 제2 에피택셜층을 형성하는 단계; 및상기 불순물층의 적어도 일부를 상기 제1 에피택셜층 및 상기 제2 에피택셜층 내로 확산시키기 위해 어닐링을 수행하는 단계를 포함하고,상기 반도체 물질 전구체는 저메인(germane)을 포함하고, 상기 도펀트 전구체는 갈륨 염화물이고, 상기 도펀트 전구체를 분배한 후, 상기 불순물층은 염소로 종결된(terminated) 갈륨 단일층을 포함하고,상기 방법은,	상기 도펀트 전구체를 분배한 후에 그리고 상기 반도체 물질 전구체의 분배를 재개하기 전에, 상기 불순물층 상에 환원제를 분배하는 단계를 더 포함하고, 상기 환원제는 상기 갈륨 단일층으로부터 상기 염소를 제거하는 것인, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서,상기 제2 에피택셜층 상에 층간 유전체(inter-layer dielectric; ILD) 층을 퇴적하는 단계;상기 ILD 층 내에 개구를 에칭하는 단계—상기 개구는 상기 제2 에피택셜층을 노출시킴—;상기 개구 내에 그리고 상기 제2 에피택셜층 상에 실리사이드를 형성하는 단계—상기 실리사이드는 갈륨을 포함함—; 및상기 개구 내에 그리고 상기 실리사이드 상에 소스/드레인 콘택을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중화민국, 타이완, 신추, 신추 사이언스 파크, 리-신 로드 *, 넘버 *</address><code>520030319818</code><country>대만</country><engName>TAIWAN SEMICONDUCTOR MANUFACTURING CO., LTD.</engName><name>타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>영국</country><engName>HOLLAND, Martin Christopher</engName><name>홀란드 마틴 크리스토퍼</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>프랑스</country><engName>DURIEZ, Blandine</engName><name>듀리에즈 블란딘</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>네덜란드</country><engName>VAN DAL, Marcus Johannes Henricus</engName><name>반 달 마커스 요하네스 헨리커스</name></inventorInfo><inventorInfo><address>중화민국, 타이완, 신추, 신...</address><code> </code><country>일본</country><engName>OKUNO, Yasutoshi</engName><name>오쿠노 야스토시</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001573</code><country>대한민국</country><engName>Kim Jin Hoe</engName><name>김진회</name></agentInfo><agentInfo><address>서울 서대문구 충정로 ** (충정로*가) 풍산빌딩 **층(리인터내셔널특허법률사무소)</address><code>919980001580</code><country>대한민국</country><engName>Kim Tae Hong</engName><name>김태홍</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.08.30</priorityApplicationDate><priorityApplicationNumber>62/893,947</priorityApplicationNumber></priorityInfo><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.03.02</priorityApplicationDate><priorityApplicationNumber>16/805,958</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application] Patent Application</documentEngName><documentName>[분할출원]특허출원서</documentName><receiptDate>2024.12.27</receiptDate><receiptNumber>1-1-2024-1449225-74</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.11.07</receiptDate><receiptNumber>9-5-2025-1085869-00</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020240198379.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93996788729f3e796495476bd1c705c630060727c9370c00f04b7cd9268ef1ddac88abd009011ba353c2c13d33a173db7d0b5263f7a4de2750</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfbd9713d977eb07660b547618d9cd5d75a9625d31a1fb82c4a802c7fca6c0785ff83f05166e74dcac148829fc8e91fda87d95404bf1e9c1ce</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>