**지역성의 원리**는 대부분의 프로그램은 모든 코드나 데이터를 균일하게 접근하지 않는다는 것을 의미합니다. 지역성은 시간적 지역성(temporal locality)과 공간적 지역성(spatial locality)에서 나타납니다. 이 원리와 더불어, 특정 구현 기술과 전력 예산에서 작은 하드웨어가 더 빠르게 제작될 수 있다는 가이드라인은 서로 다른 속도와 크기를 가진 메모리를 기반으로 한 계층 구조로 이어졌습니다.

빠른 메모리는 더 비싸기 때문에, 메모리 계층 구조는 여러 단계로 구성됩니다. 각 단계는 더 작고, 더 빠르며, 프로세서에서 더 먼 하위 단계에 비해 바이트당 비용이 더 높습니다. 메모리 계층 구조의 목표는 가장 저렴한 메모리 단계에 가까운 비용과 가장 빠른 메모리 단계에 가까운 속도를 제공하는 것입니다. 대부분의 경우(항상 그런 것은 아니지만), 하위 단계에 포함된 데이터는 상위 단계의 데이터를 포함하는 상위 집합(superset)입니다. 이러한 속성을 **포함 속성**(inclusion property)이라고 하며, 캐시의 경우 주 메모리, 가상 메모리의 경우 보조 저장 장치(디스크 또는 플래시)로 구성된 계층 구조의 최하위 단계에서 항상 요구됩니다.

전통적으로 메모리 계층 설계자는 평균 메모리 접근 시간을 최적화하는 데 초점을 맞췄습니다. 이는 캐시 접근 시간, 미스율(miss rate), 미스 패널티(miss penalty)에 의해 결정됩니다. 하지만 최근에는 전력이 주요 고려 사항이 되었습니다. 고급 마이크로프로세서에는 칩 내에 60 MiB 이상의 캐시가 포함될 수 있으며, 대형 2차 또는 3차 캐시는 작동하지 않을 때의 **정적 전력**(static power)과 읽기 또는 쓰기 작업 시의 **동적 전력**(dynamic power) 모두에서 상당한 전력을 소모합니다.

이 문제는 전력 예산이 20~50배 더 작은 PMD(Portable Mobile Device) 프로세서에서는 더욱 심각합니다. 이러한 경우 캐시는 총 전력 소비의 25%에서 50%를 차지할 수 있습니다. 따라서 더 많은 설계에서 성능과 전력 간의 트레이드오프를 고려해야 합니다.

