
.. _application:

Application
===============

.. list-table::
    :header-rows:  1

    * -
      - :ref:`ai`
      - :ref:`iot`
      - :ref:`ulp`
      - :ref:`foc`
      - :ref:`hmi`
      - :ref:`adc`
    * - 关键参数
      - :ref:`CoreMark`
      - :ref:`wireless`
      - :ref:`le`
      -
      -
      -


.. toctree::
    :maxdepth: 1

    边缘计算 AI  <ai>
    通信连接 IoT  <iot>
    超低功耗 ULP  <ulp>
    实时驱动 FoC  <foc>
    人机交互 HMI  <hmi>
    信号转换 ADC  <adc>

大部分情况下，对应产品的应用场景都是十分明确的，典型场景包括：


通信连接
-----------

.. contents::
    :local:
    :depth: 1


.. _wired:

Wired
~~~~~~~~~~~~

.. list-table::
    :header-rows:  1

    * - :ref:`wired`
      - :ref:`uart`
      - :ref:`i2c`
      - :ref:`spi`
      - :ref:`usb`
      - :ref:`serdes`
      - :ref:`pcie`
    * - 速率
      -
      -
      -
      -
      -
      -


.. contents::
    :local:
    :depth: 1

.. _uart:

UART
^^^^^^^^^^^^

UART(Universal Asynchronous Receiver/Transmitter)通用异步收发传输器，是一种异步收发传输器，在UART通讯协议中信号线上的状态位高电平代表’1’低电平代表’0’。

* 空闲位：当总线处于空闲状态时信号线的状态为‘1’即高电平
* 起始位：开始进行数据传输时发送方要先发出一个低电平’0’来表示传输字符的开始。
* 数据位：数据可以是5，6，7，8，9位，构成一个字符，一般都是8位。先发送最低位最后发送最高位。
* 校验位：数据位加上这一位后，使得“1”的位数为偶数（偶校验）或奇数（奇校验）以此来校验数据传送的正确性
* 停止位：数据结束标志，可以是1位，1.5位，2位的高电平。


UART CTS(Clear To Send)/RTS(Request To Send)用于硬流控，协调双方收发，保证数据不丢失。

TTL、RS232和RS485指的是电平逻辑标准；UART口、COM口指的是物理接口形式；RS232电平即负逻辑电平，定义+5V~+12V为逻辑0，-5V~-12V为逻辑1。

RS232的缺点很明显，接口的信号电平值较高易损坏接口电路的芯片，需要另外的芯片与TTL转换兼容，传输速率低，三线形成共地传输，容易产生共模干扰，抗干扰性能弱，也导致传输距离有限（50米左右）。

针对RS232的不足，RS422采用5线（包括信号地线），拥有高输入阻抗和发送驱动能力，可实现一对多通信，通信距离可达1200米，通信速率可达10Mb/s，需要一电阻进行阻抗匹配。

为扩展应用范围，EIA又于1983年在RS-422基础上制定了RS-485标准，增加了多点、双向通信能力，即允许多个发送器连接到同一条总线上，同时增加了发送器的驱动能力和冲突保护特性，扩展了总线共模范围，后命名为TIA/EIA-485-A标准。

RS-485采用差分信号正逻辑，+2—+6 V表示逻辑1，-2—-6 V表示逻辑0，信号电平较低，可直接和TTL电平兼容，同样的通信速率可达10Mb/s，采用平衡驱动器和差分接收器的组合，抗共模干能力增强，通信距离实际可达3000米，支持32个节点，使用特制芯片最多支持400个节点。

.. _i2c:

I2C
^^^^^^^^^^^^

I2C(Inter-Integrated Circuit BUS) 集成电路总线，多用于主控制器和从器件间的主从通信，在小数据量场合使用，传输距离短，任意时刻只能有一个主机等特性。IIC是真正的多主机总线，（对比SPI在每次通信前都需要把主机定死，而IIC可以在通讯过程中，改变主机），如果两个或更多的主机同时请求总线，可以通过冲突检测和仲裁防止总线数据被破坏

* 起始：时钟线SCL为高时，数据线SDA由高到低
* 停止：时钟线SCL为高时，数据线SDA由低到高
* SDA和SCL同时为高时，为IIC总线的空闲状态
* 所有的SDA 信号变化都要在SCL 时钟为低电平时进行，除了开始和结束标志
* 从机在第9个时钟信号进行拉低回应，表示收到了主机发来的数据，拉高则表示不应答
* 写寄存器时，主设备除了发出开始标志和地址位，还要加一个R/W 位，0为写，1为读

IIC总线上可以挂很多设备：多个主设备，多个从设备（外围设备）。当多个主机同时想占用总线时，企图启动总线传输数据，就叫做总线竞争。I2C通过总线仲裁，以决定哪台主机控制总线。

上拉电阻一般在4.7k~10k之间，每个接到I2C总线上的器件都有唯一的地址。

主机与其它器件间的数据传输可以是由主机发送数据到其它器件，这时主机即为发送器，总线上收数据的器件则为接收器。

* 传输速率在标准模式下可以达到100kb/s,快速模式下可以达到400kb/s
* 连接到总线的IC数量只是受到总线的最大负载电容400pf限制

.. _spi:

SPI
^^^^^^^^^^^^

SPI(Serial Peripheral Interface) 串行外设接口，是一种高速的，全双工，同步的通信总线，并且在芯片的管脚上只占用四根线，两个SPI设备之间通信必须由主设备 (Master) 来控制次设备 (Slave)

* MISO– Master Input Slave Output,主设备数据输入，从设备数据输出；
* MOSI– Master Output Slave Input，主设备数据输出，从设备数据输入；
* SCLK – Serial Clock，时钟信号，由主设备产生；
* CS – Chip Select，从设备使能信号，由主设备控制。

SPI接口的一个缺点：没有指定的流控制，没有应答机制确认是否接收到数据。

SPI模块为了和外设进行数据交换，根据外设工作要求，其输出串行同步时钟极性和相位可以进行配置，时钟极性（CPOL）对传输协议没有重大的影响。如果CPOL=0，串行同步时钟的空闲状态为低电平；SPI主模块和与之通信的外设时钟相位和极性应该一致。

SPI有四种传输模式：上升沿、下降沿、前沿、后沿触发。当然也有MSB和LSB传输方式

.. _usb:

USB
^^^^^^^^^^^^

USB使用一根屏蔽的4线电缆与网络上的设备进行互联。数据传输通过一个差分双绞线进行，这两根线分别标为D+和D-，另外两根线是Vcc和Ground，其中Vcc向USB设备供电。

* 全速模式是在D+线上上拉1.5K的电阻。
* 低速模式是在D-线上上拉1.5K的电阻。

使用USB电源的设备称为总线供电设备，而使用自己外部电源的设备叫做自供电设备。

USB设备有两种供电方式

* 自供电设备：设备从外部电源获取工作电压
* 总线供电设备：设备从VBUS(5v) 取电对总线供电设备，区分低功耗和高功耗USB设备 低功耗总线供电设备：最大功耗不超过100mA 高功耗总线供电设备： 枚举时最大功耗不超过100mA，枚举完成配置结束后功耗不超过500mA 设备在枚举过程中，通过设备的配置描述符向主机报告它的供电配置（自供电/总线供电）以及它的功耗要求

由于USB是主从模式的结构，设备与设备之间、主机与主机之间不能互连，为解决这个问题，扩大USB的应用范围，出现了USB OTG。

:ref:`usb_pd` 可用于供能


.. _serdes:

SerDes
^^^^^^^^^^^^


在传统的源同步传输中，数据和时钟分离，在速率较低(<1000M)时问题不大,在传输速率越来越高时，由于传输线的时延和抖动存在（个人理解为时序约束中的routing布线延迟和时钟Jitter（也就是时钟周期差异）），导致接收端不能正确的采样数据，时钟边沿无法与数据中心对齐。


.. _pcie:

PCIe
^^^^^^^^^^^^

我们一般谈论的PCIE带宽，采用GT/s为单位表示，也即PCIE总线上实际编码后发送的数据速率。

因为PCIe是一条串行总线，数据中嵌入了时钟，它需要确保发生足够的电平转换（1到0和0到1），以便接收端恢复时钟。

为了增加电平转换，PCIe使用了 “8b/10b “编码，即每8个bit（1个字节）被编码成一个10 bit 的符号进行传输，然后在接收端进行解码。因此，总线需要传输10 bit的编码数据来表示所发送的8 bit的数据。而到了PCIE 3.0 标准，编码方案为128b/130b编码，也即每128 bit的数据编码为130 bit的符号进行传输。

以每条PCIe 1.0 lane 为例，PCIe是全双工的总线，一个lane由两对差分信号线，即4根信号线组成。

双向总线在每个方向上可以每秒传输 2.5 Gbit，全双工即5 Gbit, 也即全双工每秒传输 5GT/s。

由于总线每传送的8bit未编码数据需要转换为10 bit的编码数据来传送，其有效带宽为GT(Gigatransfer) x Lane的数量 x 编码方案效率

用上边 PCIe 1.0 单条 lane 单个方向的速率为例，代入数据：2.5 GT x 1 lane x (8/10 的编码方案效率) = 2Gbps ÷ 8 = 250MB/s。

而一条16通道的PCIe 1.0 总线，每秒传输 40 GT/s，有效带宽  32 Gbps，到了 PCIE 3.0, 编码方案为 128b/130b，效率得到的很大的提高。


.. note::
    PCI-E 每 lane是全双工传输，这里给出的速率是单个方向的速率


.. _wireless:

Wireless
~~~~~~~~~~~

.. list-table::
    :header-rows:  1

    * - :ref:`iot`
      - :ref:`802_15_4`
      - :ref:`bt`
      - :ref:`wifi`
      - :ref:`lora`
      - :ref:`nbiot`
      - :ref:`cat1`
      - :ref:`cat4`
    * - 易用性
      -
      -
      -
      -
      -
      -
      -
    * - 扩展性
      -
      -
      -
      -
      -
      -
      -
