---
layout: post
title: Xilinx Pynq
tag: fpga
---

因为涉及到Pynq开发板的编译流程，所以还是在这里整理一下资料。

## 简介
* [Pynq](http://www.pynq.io/)：**Py**thon productivity for Xilinx Zy**nq**
* Zynq：Xilinx Systems on Chips (SoCs), ARM A9(dual-core)+Xilinx 7-series FPGA

<!--more-->

## [优势](https://pynq.readthedocs.io/en/v2.3/index.html)
Pynq目的是让开发者更易对嵌入式系统进行编程，而不用采用综合工具，通过以下三点实现：
* 可编程的逻辑电路都以硬件库(libraries)的形式呈现，称为覆盖(overlays)。
软件工程师能够直接选择合适的覆盖来实现他们的应用，用API访问。
尽管创造新的覆盖依然需要硬件知识，但是一旦完成，就可以被多次使用。
* Pynq用Python作为嵌入式处理器和覆盖的编程语言。
结合CPython可以提升性能。
* Pynq开源，希望能够面向所有计算平台和操作系统，通过浏览器端(jupyter)实现。
用Jupyter Notebook+局域网可建立起主机(host)和SoC之间的联系，方便编程与通信。

## Overlay
覆盖实际上就是比特流(bitstream)+配置文件(tcl)+Python API

```python
from pynq import Overlay
overlay = Overlay("base.bit")
```

以[Pynq-Z1](https://reference.digilentinc.com/reference/programmable-logic/pynq-z1/reference-manual)为例，有以下四个[硬件块](https://pynq.readthedocs.io/en/v2.3/pynq_overlays/pynqz1/pynqz1_logictools_overlay.html)
* Pattern Generator
* FSM Generator
* Boolean Generator
* Trace Analyzer

![Pynq-Z1 Block Diagram](https://pynq.readthedocs.io/en/v2.3/_images/logictools_pynqz1.png)

## [Overlay设计](https://pynq.readthedocs.io/en/v2.3/overlay_design_methodology/overlay_tutorial.html)
### 设计单一IP
* 用C写代码，HLS综合
* 需要在Xilinx内将HLS IP和Zynq IP连线
* 综合导出bit和tcl文件

### 创建驱动(driver)
通过继承`DefaultIP`实现