#!/usr/bin/python
# -*- coding: UTF-8 -*-


class List(object):
    Dir = [
        ['课程介绍', '/File/intro', '课程体系的介绍'],
        ['LogiSim', '/File/logisim', 'Logisim工具介绍'],
        ['Verilog语法', '/File/verilog', '语法初步入门'],
        ['FPGA原理', '/File/fpga', 'FPGA原理介绍'],
        ['Nexys4DDR开发板', '/File/IO', '开发板介绍'],
        ['Vivado介绍', '/File/vivado', 'Vivado安装及使用'],
        ['TestBench编写及仿真', '/File/testbench', 'TestBench编写及仿真'],
        ['基本逻辑门', '/File/basic', '与门 或门 非门 异或门等'],
        ['简单组合逻辑电路', '/File/SLC', '选择器 译码器 加法器等'],
        ['复杂组合逻辑电路', '/File/CLC', '多位全加器等'],
        ['简单时序逻辑电路', '/File/STC', '锁存器 触发器等'],
        ['复杂时序逻辑电路', '/File/CTC', '计数器 秒表等'],
        ['存储器', '/File/memory', '存储器介绍'],
        ['有限状态机', '/File/FSM', 'FSM简介']
    ]

# class List(object):
#     Dir = [
#         {'课程体系介绍': '/File/intro'},
#         {'LogiSim工具': '/File/logisim'},
#         {'Verilog语法': '/File/verilog'},
#         {'FPGA原理': '/File/fpga'},
#         {'Nexys4DDR开发板': '/File/IO'},
#         {'Vivado安装及使用': '/File/vivado'},
#         {'TestBench编写及仿真': '/File/testbench'},
#         {'基本逻辑门（与、或、非、异或等）': '/File/basic'},
#         {'简单组合逻辑电路（如选择器、译码器、加法器）': '/File/SLC'},
#         {'复杂组合逻辑电路（如多位全加器等）': '/File/CLC'},
#         {'简单时序逻辑电路（锁存器、触发器等）': '/File/STC'},
#         {'复杂时序逻辑电路（如计数器、秒表等）': '/File/CTC'},
#         {'存储器': '/File/memory'},
#         {'有限状态机': '/File/FSM'}
#     ]

