Classic Timing Analyzer report for operative_part
Tue Sep 15 12:23:19 2020
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. th
 10. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                 ;
+------------------------------+-------+---------------+------------------------------------------------+------------------------------------+-------------------------------------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From                               ; To                                  ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+------------------------------------+-------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 7.675 ns                                       ; data[0]                            ; reg_4bits:Registre4bit|data_out[0]  ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 14.314 ns                                      ; reg_4bits:Registre4bit|data_out[3] ; max_nb[2]                           ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.699 ns                                      ; data[1]                            ; reg_4bits:Registre4bit|data_out[0]  ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]       ; reg_8bits:Registre8bit1|data_out[7] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;                                    ;                                     ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+------------------------------------+-------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2C70F896C6       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; demux_sel       ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 2           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2 processors           ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                           ;
+-------+------------------------------------------------+----------------------------------------------------+----------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From                                               ; To                                                 ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+----------------------------------------------------+----------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 2.116 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 2.045 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.974 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.972 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.930 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[2]                ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.923 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 1.903 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.901 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[2]                       ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.896 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.859 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[2]                ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.852 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; reg_8bits:Registre8bit1|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 1.832 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.830 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[2]                       ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.825 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[3]                       ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.816 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.788 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[2]                ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.781 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[1]                ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.779 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; reg_8bits:Registre8bit1|data_out[2]                ; clk        ; clk      ; None                        ; None                      ; 1.761 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 1.759 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[2]                       ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.754 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[3]                       ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.745 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 1.717 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[2]                ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 1.710 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[1]                ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.708 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; reg_8bits:Registre8bit1|data_out[1]                ; clk        ; clk      ; None                        ; None                      ; 1.690 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; reg_8bits:Registre8bit1|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 1.688 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[2]                       ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 1.683 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[3]                       ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.674 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[4] ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[4] ; clk        ; clk      ; None                        ; None                      ; 1.662 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; reg_8bits:Registre8bit1|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 1.646 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[2]                ; reg_8bits:Registre8bit1|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 1.639 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[1]                ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.637 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; reg_8bits:Registre8bit1|data_out[2]                ; clk        ; clk      ; None                        ; None                      ; 1.617 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[2]                       ; reg_8bits:Registre8bit1|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 1.612 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[3]                       ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 1.603 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[3]                ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.595 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[3] ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[3] ; clk        ; clk      ; None                        ; None                      ; 1.583 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; reg_8bits:Registre8bit1|data_out[2]                ; clk        ; clk      ; None                        ; None                      ; 1.575 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[1]                ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 1.566 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[3]                ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.524 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[4]                ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.522 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; reg_8bits:Registre8bit1|data_out[1]                ; clk        ; clk      ; None                        ; None                      ; 1.504 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[1]                ; reg_8bits:Registre8bit1|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 1.495 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; compt_4bits:Compteur|temp[2]                       ; clk        ; clk      ; None                        ; None                      ; 1.489 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; compt_4bits:Compteur|temp[3]                       ; clk        ; clk      ; None                        ; None                      ; 1.489 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[5]                ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.461 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[3]                ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.453 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[4]                ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.451 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[1]                ; reg_8bits:Registre8bit1|data_out[2]                ; clk        ; clk      ; None                        ; None                      ; 1.424 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[5]                ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 1.390 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[3]                ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 1.382 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[6]                ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.382 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[4]                ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.380 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[2]                ; reg_8bits:Registre8bit1|data_out[2]                ; clk        ; clk      ; None                        ; None                      ; 1.253 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; reg_8bits:Registre8bit1|data_out[1]                ; clk        ; clk      ; None                        ; None                      ; 1.230 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[2]                       ; reg_8bits:Registre8bit1|data_out[2]                ; clk        ; clk      ; None                        ; None                      ; 1.229 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[3]                       ; reg_8bits:Registre8bit1|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 1.216 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; reg_8bits:Registre8bit1|data_out[0]                ; clk        ; clk      ; None                        ; None                      ; 1.215 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[3]                ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[3] ; clk        ; clk      ; None                        ; None                      ; 1.147 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[4]                ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[4] ; clk        ; clk      ; None                        ; None                      ; 1.123 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[6]                ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[6] ; clk        ; clk      ; None                        ; None                      ; 1.117 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[5]                ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[5] ; clk        ; clk      ; None                        ; None                      ; 1.113 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[7]                ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[7] ; clk        ; clk      ; None                        ; None                      ; 1.111 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[1] ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[1] ; clk        ; clk      ; None                        ; None                      ; 1.071 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[7]                ; reg_8bits:Registre8bit1|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 1.063 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[1]                ; reg_8bits:Registre8bit1|data_out[1]                ; clk        ; clk      ; None                        ; None                      ; 1.038 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; reg_8bits:Registre8bit1|data_out[0]                ; clk        ; clk      ; None                        ; None                      ; 1.027 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; compt_4bits:Compteur|temp[3]                       ; clk        ; clk      ; None                        ; None                      ; 1.010 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[5]                ; reg_8bits:Registre8bit1|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 1.007 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit1|data_out[4]                ; reg_8bits:Registre8bit2|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 0.998 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[6]                ; reg_8bits:Registre8bit1|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 0.999 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[4]                ; reg_8bits:Registre8bit1|data_out[4]                ; clk        ; clk      ; None                        ; None                      ; 0.997 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[3]                ; reg_8bits:Registre8bit1|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 0.996 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[1]                ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[1] ; clk        ; clk      ; None                        ; None                      ; 0.921 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; compt_4bits:Compteur|temp[2]                       ; clk        ; clk      ; None                        ; None                      ; 0.873 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[2]                       ; compt_4bits:Compteur|temp[3]                       ; clk        ; clk      ; None                        ; None                      ; 0.865 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[2] ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[2] ; clk        ; clk      ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit1|data_out[6]                ; reg_8bits:Registre8bit2|data_out[6]                ; clk        ; clk      ; None                        ; None                      ; 0.854 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit1|data_out[1]                ; reg_8bits:Registre8bit2|data_out[1]                ; clk        ; clk      ; None                        ; None                      ; 0.852 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[0] ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[0] ; clk        ; clk      ; None                        ; None                      ; 0.850 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[6] ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[6] ; clk        ; clk      ; None                        ; None                      ; 0.825 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; compt_4bits:Compteur|temp[1]                       ; clk        ; clk      ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit1|data_out[0]                ; reg_8bits:Registre8bit2|data_out[0]                ; clk        ; clk      ; None                        ; None                      ; 0.813 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit1|data_out[2]                ; reg_8bits:Registre8bit2|data_out[2]                ; clk        ; clk      ; None                        ; None                      ; 0.726 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit1|data_out[5]                ; reg_8bits:Registre8bit2|data_out[5]                ; clk        ; clk      ; None                        ; None                      ; 0.726 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit1|data_out[3]                ; reg_8bits:Registre8bit2|data_out[3]                ; clk        ; clk      ; None                        ; None                      ; 0.725 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit1|data_out[7]                ; reg_8bits:Registre8bit2|data_out[7]                ; clk        ; clk      ; None                        ; None                      ; 0.721 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[0]                ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[0] ; clk        ; clk      ; None                        ; None                      ; 0.685 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; reg_8bits:Registre8bit2|data_out[2]                ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[2] ; clk        ; clk      ; None                        ; None                      ; 0.683 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[5] ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[5] ; clk        ; clk      ; None                        ; None                      ; 0.679 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[7] ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[7] ; clk        ; clk      ; None                        ; None                      ; 0.672 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[0]                       ; compt_4bits:Compteur|temp[0]                       ; clk        ; clk      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[1]                       ; compt_4bits:Compteur|temp[1]                       ; clk        ; clk      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[2]                       ; compt_4bits:Compteur|temp[2]                       ; clk        ; clk      ; None                        ; None                      ; 0.407 ns                ;
; N/A   ; Restricted to 420.17 MHz ( period = 2.380 ns ) ; compt_4bits:Compteur|temp[3]                       ; compt_4bits:Compteur|temp[3]                       ; clk        ; clk      ; None                        ; None                      ; 0.407 ns                ;
+-------+------------------------------------------------+----------------------------------------------------+----------------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------+
; tsu                                                                                                          ;
+-------+--------------+------------+----------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From     ; To                                                 ; To Clock ;
+-------+--------------+------------+----------+----------------------------------------------------+----------+
; N/A   ; None         ; 7.675 ns   ; data[0]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 7.241 ns   ; sel      ; reg_8bits:Registre8bit1|data_out[7]                ; clk      ;
; N/A   ; None         ; 7.170 ns   ; sel      ; reg_8bits:Registre8bit1|data_out[6]                ; clk      ;
; N/A   ; None         ; 7.099 ns   ; sel      ; reg_8bits:Registre8bit1|data_out[5]                ; clk      ;
; N/A   ; None         ; 7.028 ns   ; sel      ; reg_8bits:Registre8bit1|data_out[4]                ; clk      ;
; N/A   ; None         ; 6.957 ns   ; sel      ; reg_8bits:Registre8bit1|data_out[3]                ; clk      ;
; N/A   ; None         ; 6.886 ns   ; sel      ; reg_8bits:Registre8bit1|data_out[2]                ; clk      ;
; N/A   ; None         ; 6.815 ns   ; sel      ; reg_8bits:Registre8bit1|data_out[1]                ; clk      ;
; N/A   ; None         ; 6.449 ns   ; data[0]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 6.420 ns   ; en_reg   ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 6.420 ns   ; en_reg   ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 6.420 ns   ; en_reg   ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 6.420 ns   ; en_reg   ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 6.407 ns   ; data[0]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 6.340 ns   ; sel      ; reg_8bits:Registre8bit1|data_out[0]                ; clk      ;
; N/A   ; None         ; 6.068 ns   ; en_reg8  ; reg_8bits:Registre8bit1|data_out[0]                ; clk      ;
; N/A   ; None         ; 6.068 ns   ; en_reg8  ; reg_8bits:Registre8bit1|data_out[1]                ; clk      ;
; N/A   ; None         ; 6.068 ns   ; en_reg8  ; reg_8bits:Registre8bit1|data_out[2]                ; clk      ;
; N/A   ; None         ; 6.068 ns   ; en_reg8  ; reg_8bits:Registre8bit1|data_out[3]                ; clk      ;
; N/A   ; None         ; 6.068 ns   ; en_reg8  ; reg_8bits:Registre8bit1|data_out[4]                ; clk      ;
; N/A   ; None         ; 6.068 ns   ; en_reg8  ; reg_8bits:Registre8bit1|data_out[5]                ; clk      ;
; N/A   ; None         ; 6.068 ns   ; en_reg8  ; reg_8bits:Registre8bit1|data_out[6]                ; clk      ;
; N/A   ; None         ; 6.068 ns   ; en_reg8  ; reg_8bits:Registre8bit1|data_out[7]                ; clk      ;
; N/A   ; None         ; 5.884 ns   ; en_reg8  ; reg_8bits:Registre8bit2|data_out[0]                ; clk      ;
; N/A   ; None         ; 5.884 ns   ; en_reg8  ; reg_8bits:Registre8bit2|data_out[1]                ; clk      ;
; N/A   ; None         ; 5.884 ns   ; en_reg8  ; reg_8bits:Registre8bit2|data_out[2]                ; clk      ;
; N/A   ; None         ; 5.884 ns   ; en_reg8  ; reg_8bits:Registre8bit2|data_out[3]                ; clk      ;
; N/A   ; None         ; 5.884 ns   ; en_reg8  ; reg_8bits:Registre8bit2|data_out[4]                ; clk      ;
; N/A   ; None         ; 5.884 ns   ; en_reg8  ; reg_8bits:Registre8bit2|data_out[5]                ; clk      ;
; N/A   ; None         ; 5.884 ns   ; en_reg8  ; reg_8bits:Registre8bit2|data_out[6]                ; clk      ;
; N/A   ; None         ; 5.884 ns   ; en_reg8  ; reg_8bits:Registre8bit2|data_out[7]                ; clk      ;
; N/A   ; None         ; 5.628 ns   ; data[0]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 5.569 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[0] ; clk      ;
; N/A   ; None         ; 5.569 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[1] ; clk      ;
; N/A   ; None         ; 5.569 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[2] ; clk      ;
; N/A   ; None         ; 5.569 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[0] ; clk      ;
; N/A   ; None         ; 5.569 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[1] ; clk      ;
; N/A   ; None         ; 5.569 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[2] ; clk      ;
; N/A   ; None         ; 5.374 ns   ; rst      ; reg_8bits:Registre8bit1|data_out[0]                ; clk      ;
; N/A   ; None         ; 5.374 ns   ; rst      ; reg_8bits:Registre8bit1|data_out[1]                ; clk      ;
; N/A   ; None         ; 5.374 ns   ; rst      ; reg_8bits:Registre8bit1|data_out[2]                ; clk      ;
; N/A   ; None         ; 5.374 ns   ; rst      ; reg_8bits:Registre8bit1|data_out[3]                ; clk      ;
; N/A   ; None         ; 5.374 ns   ; rst      ; reg_8bits:Registre8bit1|data_out[4]                ; clk      ;
; N/A   ; None         ; 5.374 ns   ; rst      ; reg_8bits:Registre8bit1|data_out[5]                ; clk      ;
; N/A   ; None         ; 5.374 ns   ; rst      ; reg_8bits:Registre8bit1|data_out[6]                ; clk      ;
; N/A   ; None         ; 5.374 ns   ; rst      ; reg_8bits:Registre8bit1|data_out[7]                ; clk      ;
; N/A   ; None         ; 5.348 ns   ; data[6]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 5.324 ns   ; pwm_sig  ; compt_4bits:Compteur|temp[2]                       ; clk      ;
; N/A   ; None         ; 5.324 ns   ; pwm_sig  ; compt_4bits:Compteur|temp[3]                       ; clk      ;
; N/A   ; None         ; 5.282 ns   ; en_compt ; compt_4bits:Compteur|temp[2]                       ; clk      ;
; N/A   ; None         ; 5.282 ns   ; en_compt ; compt_4bits:Compteur|temp[3]                       ; clk      ;
; N/A   ; None         ; 5.256 ns   ; data[4]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 5.245 ns   ; data[2]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 5.191 ns   ; rst      ; reg_8bits:Registre8bit2|data_out[0]                ; clk      ;
; N/A   ; None         ; 5.191 ns   ; rst      ; reg_8bits:Registre8bit2|data_out[1]                ; clk      ;
; N/A   ; None         ; 5.191 ns   ; rst      ; reg_8bits:Registre8bit2|data_out[2]                ; clk      ;
; N/A   ; None         ; 5.191 ns   ; rst      ; reg_8bits:Registre8bit2|data_out[3]                ; clk      ;
; N/A   ; None         ; 5.191 ns   ; rst      ; reg_8bits:Registre8bit2|data_out[4]                ; clk      ;
; N/A   ; None         ; 5.191 ns   ; rst      ; reg_8bits:Registre8bit2|data_out[5]                ; clk      ;
; N/A   ; None         ; 5.191 ns   ; rst      ; reg_8bits:Registre8bit2|data_out[6]                ; clk      ;
; N/A   ; None         ; 5.191 ns   ; rst      ; reg_8bits:Registre8bit2|data_out[7]                ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[3] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[4] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[5] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[6] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[7] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[3] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[4] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[5] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[6] ; clk      ;
; N/A   ; None         ; 5.078 ns   ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[7] ; clk      ;
; N/A   ; None         ; 5.023 ns   ; en_compt ; compt_4bits:Compteur|temp[0]                       ; clk      ;
; N/A   ; None         ; 5.019 ns   ; en_compt ; compt_4bits:Compteur|temp[1]                       ; clk      ;
; N/A   ; None         ; 4.836 ns   ; data[7]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 4.781 ns   ; pwm_sig  ; compt_4bits:Compteur|temp[0]                       ; clk      ;
; N/A   ; None         ; 4.781 ns   ; pwm_sig  ; compt_4bits:Compteur|temp[1]                       ; clk      ;
; N/A   ; None         ; 4.683 ns   ; data[4]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 4.676 ns   ; data[2]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 4.660 ns   ; data[6]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 4.601 ns   ; data[2]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 4.529 ns   ; data[3]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 4.455 ns   ; data[3]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 4.376 ns   ; data[8]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 4.357 ns   ; data[5]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 4.213 ns   ; data[7]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 4.018 ns   ; data[7]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 4.005 ns   ; data[5]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 3.976 ns   ; data[1]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 3.946 ns   ; data[6]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 3.826 ns   ; data[9]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 3.817 ns   ; data[5]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 3.775 ns   ; data[8]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 3.768 ns   ; data[9]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 3.655 ns   ; data[1]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 3.593 ns   ; data[1]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 3.540 ns   ; data[5]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 3.491 ns   ; data[9]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 3.432 ns   ; data[7]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 3.295 ns   ; data[6]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 3.212 ns   ; data[4]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 3.210 ns   ; data[4]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 3.189 ns   ; data[3]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 3.182 ns   ; data[3]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 3.169 ns   ; data[8]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A   ; None         ; 3.102 ns   ; data[2]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A   ; None         ; 3.101 ns   ; data[9]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A   ; None         ; 2.991 ns   ; data[8]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A   ; None         ; 2.929 ns   ; data[1]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
+-------+--------------+------------+----------+----------------------------------------------------+----------+


+-----------------------------------------------------------------------------------------------------+
; tco                                                                                                 ;
+-------+--------------+------------+------------------------------------+---------------+------------+
; Slack ; Required tco ; Actual tco ; From                               ; To            ; From Clock ;
+-------+--------------+------------+------------------------------------+---------------+------------+
; N/A   ; None         ; 14.314 ns  ; reg_4bits:Registre4bit|data_out[3] ; max_nb[2]     ; clk        ;
; N/A   ; None         ; 14.255 ns  ; reg_4bits:Registre4bit|data_out[2] ; max_nb[2]     ; clk        ;
; N/A   ; None         ; 14.072 ns  ; reg_4bits:Registre4bit|data_out[3] ; max_nb[1]     ; clk        ;
; N/A   ; None         ; 14.014 ns  ; reg_4bits:Registre4bit|data_out[2] ; max_nb[1]     ; clk        ;
; N/A   ; None         ; 13.814 ns  ; reg_4bits:Registre4bit|data_out[3] ; max_nb[4]     ; clk        ;
; N/A   ; None         ; 13.801 ns  ; reg_4bits:Registre4bit|data_out[3] ; max_nb[5]     ; clk        ;
; N/A   ; None         ; 13.764 ns  ; reg_4bits:Registre4bit|data_out[2] ; max_nb[4]     ; clk        ;
; N/A   ; None         ; 13.748 ns  ; reg_4bits:Registre4bit|data_out[2] ; max_nb[5]     ; clk        ;
; N/A   ; None         ; 13.569 ns  ; reg_4bits:Registre4bit|data_out[3] ; max_nb[6]     ; clk        ;
; N/A   ; None         ; 13.516 ns  ; reg_4bits:Registre4bit|data_out[2] ; max_nb[6]     ; clk        ;
; N/A   ; None         ; 13.366 ns  ; reg_4bits:Registre4bit|data_out[3] ; max_nb[3]     ; clk        ;
; N/A   ; None         ; 13.306 ns  ; reg_4bits:Registre4bit|data_out[2] ; max_nb[3]     ; clk        ;
; N/A   ; None         ; 12.890 ns  ; reg_4bits:Registre4bit|data_out[3] ; max_nb[0]     ; clk        ;
; N/A   ; None         ; 12.842 ns  ; reg_4bits:Registre4bit|data_out[2] ; max_nb[0]     ; clk        ;
; N/A   ; None         ; 12.820 ns  ; reg_4bits:Registre4bit|data_out[3] ; egal          ; clk        ;
; N/A   ; None         ; 12.544 ns  ; reg_4bits:Registre4bit|data_out[2] ; egal          ; clk        ;
; N/A   ; None         ; 12.172 ns  ; reg_4bits:Registre4bit|data_out[1] ; max_nb[2]     ; clk        ;
; N/A   ; None         ; 12.077 ns  ; reg_4bits:Registre4bit|data_out[0] ; max_nb[2]     ; clk        ;
; N/A   ; None         ; 11.932 ns  ; reg_4bits:Registre4bit|data_out[1] ; max_nb[1]     ; clk        ;
; N/A   ; None         ; 11.831 ns  ; reg_4bits:Registre4bit|data_out[0] ; max_nb[1]     ; clk        ;
; N/A   ; None         ; 11.683 ns  ; reg_4bits:Registre4bit|data_out[1] ; max_nb[4]     ; clk        ;
; N/A   ; None         ; 11.667 ns  ; demux_2_1:Demuxtiplex|output1[2]   ; jour1[2]      ; demux_sel  ;
; N/A   ; None         ; 11.666 ns  ; reg_4bits:Registre4bit|data_out[1] ; max_nb[5]     ; clk        ;
; N/A   ; None         ; 11.544 ns  ; reg_4bits:Registre4bit|data_out[0] ; max_nb[5]     ; clk        ;
; N/A   ; None         ; 11.543 ns  ; reg_4bits:Registre4bit|data_out[0] ; max_nb[4]     ; clk        ;
; N/A   ; None         ; 11.409 ns  ; reg_4bits:Registre4bit|data_out[1] ; max_nb[6]     ; clk        ;
; N/A   ; None         ; 11.314 ns  ; reg_4bits:Registre4bit|data_out[0] ; max_nb[6]     ; clk        ;
; N/A   ; None         ; 11.223 ns  ; reg_4bits:Registre4bit|data_out[1] ; max_nb[3]     ; clk        ;
; N/A   ; None         ; 11.127 ns  ; reg_4bits:Registre4bit|data_out[0] ; max_nb[3]     ; clk        ;
; N/A   ; None         ; 10.779 ns  ; demux_2_1:Demuxtiplex|output1[7]   ; jour1[7]      ; demux_sel  ;
; N/A   ; None         ; 10.768 ns  ; demux_2_1:Demuxtiplex|output1[4]   ; jour1[4]      ; demux_sel  ;
; N/A   ; None         ; 10.756 ns  ; reg_4bits:Registre4bit|data_out[1] ; max_nb[0]     ; clk        ;
; N/A   ; None         ; 10.637 ns  ; reg_4bits:Registre4bit|data_out[0] ; max_nb[0]     ; clk        ;
; N/A   ; None         ; 10.336 ns  ; reg_4bits:Registre4bit|data_out[0] ; egal          ; clk        ;
; N/A   ; None         ; 10.209 ns  ; demux_2_1:Demuxtiplex|output1[6]   ; jour1[6]      ; demux_sel  ;
; N/A   ; None         ; 9.892 ns   ; reg_4bits:Registre4bit|data_out[1] ; egal          ; clk        ;
; N/A   ; None         ; 9.769 ns   ; demux_2_1:Demuxtiplex|output1[5]   ; jour1[5]      ; demux_sel  ;
; N/A   ; None         ; 9.230 ns   ; demux_2_1:Demuxtiplex|output1[1]   ; jour1[1]      ; demux_sel  ;
; N/A   ; None         ; 8.838 ns   ; demux_2_1:Demuxtiplex|output1[0]   ; jour1[0]      ; demux_sel  ;
; N/A   ; None         ; 8.673 ns   ; compt_4bits:Compteur|temp[1]       ; current_nb[0] ; clk        ;
; N/A   ; None         ; 8.603 ns   ; compt_4bits:Compteur|temp[2]       ; current_nb[0] ; clk        ;
; N/A   ; None         ; 8.583 ns   ; compt_4bits:Compteur|temp[3]       ; current_nb[0] ; clk        ;
; N/A   ; None         ; 8.571 ns   ; demux_2_1:Demuxtiplex|output1[3]   ; jour1[3]      ; demux_sel  ;
; N/A   ; None         ; 8.464 ns   ; compt_4bits:Compteur|temp[0]       ; current_nb[0] ; clk        ;
; N/A   ; None         ; 8.097 ns   ; compt_4bits:Compteur|temp[3]       ; egal          ; clk        ;
; N/A   ; None         ; 8.023 ns   ; compt_4bits:Compteur|temp[1]       ; current_nb[1] ; clk        ;
; N/A   ; None         ; 7.998 ns   ; compt_4bits:Compteur|temp[1]       ; current_nb[2] ; clk        ;
; N/A   ; None         ; 7.952 ns   ; compt_4bits:Compteur|temp[2]       ; current_nb[1] ; clk        ;
; N/A   ; None         ; 7.938 ns   ; compt_4bits:Compteur|temp[3]       ; current_nb[1] ; clk        ;
; N/A   ; None         ; 7.923 ns   ; compt_4bits:Compteur|temp[2]       ; current_nb[2] ; clk        ;
; N/A   ; None         ; 7.917 ns   ; compt_4bits:Compteur|temp[0]       ; egal          ; clk        ;
; N/A   ; None         ; 7.913 ns   ; compt_4bits:Compteur|temp[3]       ; current_nb[2] ; clk        ;
; N/A   ; None         ; 7.890 ns   ; compt_4bits:Compteur|temp[0]       ; current_nb[6] ; clk        ;
; N/A   ; None         ; 7.887 ns   ; compt_4bits:Compteur|temp[2]       ; egal          ; clk        ;
; N/A   ; None         ; 7.876 ns   ; compt_4bits:Compteur|temp[2]       ; current_nb[6] ; clk        ;
; N/A   ; None         ; 7.817 ns   ; compt_4bits:Compteur|temp[0]       ; current_nb[1] ; clk        ;
; N/A   ; None         ; 7.784 ns   ; compt_4bits:Compteur|temp[1]       ; current_nb[3] ; clk        ;
; N/A   ; None         ; 7.762 ns   ; compt_4bits:Compteur|temp[0]       ; current_nb[2] ; clk        ;
; N/A   ; None         ; 7.713 ns   ; compt_4bits:Compteur|temp[2]       ; current_nb[3] ; clk        ;
; N/A   ; None         ; 7.704 ns   ; compt_4bits:Compteur|temp[1]       ; current_nb[6] ; clk        ;
; N/A   ; None         ; 7.700 ns   ; compt_4bits:Compteur|temp[3]       ; current_nb[3] ; clk        ;
; N/A   ; None         ; 7.658 ns   ; compt_4bits:Compteur|temp[0]       ; current_nb[5] ; clk        ;
; N/A   ; None         ; 7.652 ns   ; compt_4bits:Compteur|temp[2]       ; current_nb[5] ; clk        ;
; N/A   ; None         ; 7.592 ns   ; compt_4bits:Compteur|temp[3]       ; current_nb[6] ; clk        ;
; N/A   ; None         ; 7.580 ns   ; compt_4bits:Compteur|temp[0]       ; current_nb[3] ; clk        ;
; N/A   ; None         ; 7.541 ns   ; compt_4bits:Compteur|temp[1]       ; current_nb[4] ; clk        ;
; N/A   ; None         ; 7.540 ns   ; compt_4bits:Compteur|temp[1]       ; egal          ; clk        ;
; N/A   ; None         ; 7.475 ns   ; compt_4bits:Compteur|temp[1]       ; current_nb[5] ; clk        ;
; N/A   ; None         ; 7.469 ns   ; compt_4bits:Compteur|temp[2]       ; current_nb[4] ; clk        ;
; N/A   ; None         ; 7.456 ns   ; compt_4bits:Compteur|temp[3]       ; current_nb[4] ; clk        ;
; N/A   ; None         ; 7.442 ns   ; demux_2_1:Demuxtiplex|output2[1]   ; jour2[1]      ; demux_sel  ;
; N/A   ; None         ; 7.361 ns   ; compt_4bits:Compteur|temp[3]       ; current_nb[5] ; clk        ;
; N/A   ; None         ; 7.336 ns   ; compt_4bits:Compteur|temp[0]       ; current_nb[4] ; clk        ;
; N/A   ; None         ; 7.213 ns   ; demux_2_1:Demuxtiplex|output2[0]   ; jour2[0]      ; demux_sel  ;
; N/A   ; None         ; 7.163 ns   ; demux_2_1:Demuxtiplex|output2[2]   ; jour2[2]      ; demux_sel  ;
; N/A   ; None         ; 6.970 ns   ; demux_2_1:Demuxtiplex|output2[4]   ; jour2[4]      ; demux_sel  ;
; N/A   ; None         ; 6.768 ns   ; demux_2_1:Demuxtiplex|output2[6]   ; jour2[6]      ; demux_sel  ;
; N/A   ; None         ; 6.739 ns   ; demux_2_1:Demuxtiplex|output2[3]   ; jour2[3]      ; demux_sel  ;
; N/A   ; None         ; 6.736 ns   ; demux_2_1:Demuxtiplex|output2[5]   ; jour2[5]      ; demux_sel  ;
; N/A   ; None         ; 6.511 ns   ; demux_2_1:Demuxtiplex|output2[7]   ; jour2[7]      ; demux_sel  ;
+-------+--------------+------------+------------------------------------+---------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; th                                                                                                                 ;
+---------------+-------------+-----------+----------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From     ; To                                                 ; To Clock ;
+---------------+-------------+-----------+----------+----------------------------------------------------+----------+
; N/A           ; None        ; -2.699 ns ; data[1]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -2.761 ns ; data[8]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -2.871 ns ; data[9]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -2.872 ns ; data[2]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -2.939 ns ; data[8]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -2.952 ns ; data[3]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -2.959 ns ; data[3]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -2.980 ns ; data[4]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -2.982 ns ; data[4]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -3.065 ns ; data[6]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -3.202 ns ; data[7]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -3.261 ns ; data[9]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -3.310 ns ; data[5]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -3.363 ns ; data[1]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -3.425 ns ; data[1]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -3.538 ns ; data[9]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -3.545 ns ; data[8]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -3.587 ns ; data[5]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -3.596 ns ; data[9]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -3.716 ns ; data[6]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -3.746 ns ; data[1]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -3.775 ns ; data[5]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -3.788 ns ; data[7]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -3.983 ns ; data[7]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -4.127 ns ; data[5]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -4.146 ns ; data[8]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -4.180 ns ; rst      ; reg_8bits:Registre8bit2|data_out[4]                ; clk      ;
; N/A           ; None        ; -4.181 ns ; rst      ; reg_8bits:Registre8bit2|data_out[7]                ; clk      ;
; N/A           ; None        ; -4.182 ns ; rst      ; reg_8bits:Registre8bit2|data_out[3]                ; clk      ;
; N/A           ; None        ; -4.186 ns ; rst      ; reg_8bits:Registre8bit2|data_out[2]                ; clk      ;
; N/A           ; None        ; -4.188 ns ; rst      ; reg_8bits:Registre8bit2|data_out[5]                ; clk      ;
; N/A           ; None        ; -4.207 ns ; rst      ; reg_8bits:Registre8bit1|data_out[0]                ; clk      ;
; N/A           ; None        ; -4.207 ns ; rst      ; reg_8bits:Registre8bit1|data_out[1]                ; clk      ;
; N/A           ; None        ; -4.207 ns ; rst      ; reg_8bits:Registre8bit1|data_out[2]                ; clk      ;
; N/A           ; None        ; -4.207 ns ; rst      ; reg_8bits:Registre8bit1|data_out[3]                ; clk      ;
; N/A           ; None        ; -4.207 ns ; rst      ; reg_8bits:Registre8bit1|data_out[4]                ; clk      ;
; N/A           ; None        ; -4.207 ns ; rst      ; reg_8bits:Registre8bit1|data_out[5]                ; clk      ;
; N/A           ; None        ; -4.207 ns ; rst      ; reg_8bits:Registre8bit1|data_out[6]                ; clk      ;
; N/A           ; None        ; -4.207 ns ; rst      ; reg_8bits:Registre8bit1|data_out[7]                ; clk      ;
; N/A           ; None        ; -4.225 ns ; data[3]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -4.277 ns ; rst      ; reg_8bits:Registre8bit2|data_out[6]                ; clk      ;
; N/A           ; None        ; -4.279 ns ; rst      ; reg_8bits:Registre8bit2|data_out[1]                ; clk      ;
; N/A           ; None        ; -4.285 ns ; rst      ; reg_8bits:Registre8bit2|data_out[0]                ; clk      ;
; N/A           ; None        ; -4.299 ns ; data[3]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -4.371 ns ; data[2]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -4.430 ns ; data[6]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -4.446 ns ; data[2]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -4.453 ns ; data[4]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -4.551 ns ; pwm_sig  ; compt_4bits:Compteur|temp[0]                       ; clk      ;
; N/A           ; None        ; -4.551 ns ; pwm_sig  ; compt_4bits:Compteur|temp[1]                       ; clk      ;
; N/A           ; None        ; -4.606 ns ; data[7]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -4.789 ns ; en_compt ; compt_4bits:Compteur|temp[1]                       ; clk      ;
; N/A           ; None        ; -4.793 ns ; en_compt ; compt_4bits:Compteur|temp[0]                       ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[3] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[4] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[5] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[6] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[7] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[3] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[4] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[5] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[6] ; clk      ;
; N/A           ; None        ; -4.848 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[7] ; clk      ;
; N/A           ; None        ; -4.923 ns ; data[2]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -4.930 ns ; data[4]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -4.982 ns ; data[6]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -5.052 ns ; en_compt ; compt_4bits:Compteur|temp[2]                       ; clk      ;
; N/A           ; None        ; -5.052 ns ; en_compt ; compt_4bits:Compteur|temp[3]                       ; clk      ;
; N/A           ; None        ; -5.094 ns ; pwm_sig  ; compt_4bits:Compteur|temp[2]                       ; clk      ;
; N/A           ; None        ; -5.094 ns ; pwm_sig  ; compt_4bits:Compteur|temp[3]                       ; clk      ;
; N/A           ; None        ; -5.339 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[0] ; clk      ;
; N/A           ; None        ; -5.339 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[1] ; clk      ;
; N/A           ; None        ; -5.339 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_1|data_out[2] ; clk      ;
; N/A           ; None        ; -5.339 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[0] ; clk      ;
; N/A           ; None        ; -5.339 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[1] ; clk      ;
; N/A           ; None        ; -5.339 ns ; en_mem   ; memoire_16bits:Memoire|reg_8bits:reg_2|data_out[2] ; clk      ;
; N/A           ; None        ; -5.398 ns ; data[0]  ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -5.654 ns ; en_reg8  ; reg_8bits:Registre8bit2|data_out[0]                ; clk      ;
; N/A           ; None        ; -5.654 ns ; en_reg8  ; reg_8bits:Registre8bit2|data_out[1]                ; clk      ;
; N/A           ; None        ; -5.654 ns ; en_reg8  ; reg_8bits:Registre8bit2|data_out[2]                ; clk      ;
; N/A           ; None        ; -5.654 ns ; en_reg8  ; reg_8bits:Registre8bit2|data_out[3]                ; clk      ;
; N/A           ; None        ; -5.654 ns ; en_reg8  ; reg_8bits:Registre8bit2|data_out[4]                ; clk      ;
; N/A           ; None        ; -5.654 ns ; en_reg8  ; reg_8bits:Registre8bit2|data_out[5]                ; clk      ;
; N/A           ; None        ; -5.654 ns ; en_reg8  ; reg_8bits:Registre8bit2|data_out[6]                ; clk      ;
; N/A           ; None        ; -5.654 ns ; en_reg8  ; reg_8bits:Registre8bit2|data_out[7]                ; clk      ;
; N/A           ; None        ; -5.838 ns ; en_reg8  ; reg_8bits:Registre8bit1|data_out[0]                ; clk      ;
; N/A           ; None        ; -5.838 ns ; en_reg8  ; reg_8bits:Registre8bit1|data_out[1]                ; clk      ;
; N/A           ; None        ; -5.838 ns ; en_reg8  ; reg_8bits:Registre8bit1|data_out[2]                ; clk      ;
; N/A           ; None        ; -5.838 ns ; en_reg8  ; reg_8bits:Registre8bit1|data_out[3]                ; clk      ;
; N/A           ; None        ; -5.838 ns ; en_reg8  ; reg_8bits:Registre8bit1|data_out[4]                ; clk      ;
; N/A           ; None        ; -5.838 ns ; en_reg8  ; reg_8bits:Registre8bit1|data_out[5]                ; clk      ;
; N/A           ; None        ; -5.838 ns ; en_reg8  ; reg_8bits:Registre8bit1|data_out[6]                ; clk      ;
; N/A           ; None        ; -5.838 ns ; en_reg8  ; reg_8bits:Registre8bit1|data_out[7]                ; clk      ;
; N/A           ; None        ; -6.098 ns ; sel      ; reg_8bits:Registre8bit1|data_out[3]                ; clk      ;
; N/A           ; None        ; -6.106 ns ; sel      ; reg_8bits:Registre8bit1|data_out[1]                ; clk      ;
; N/A           ; None        ; -6.110 ns ; sel      ; reg_8bits:Registre8bit1|data_out[0]                ; clk      ;
; N/A           ; None        ; -6.113 ns ; sel      ; reg_8bits:Registre8bit1|data_out[2]                ; clk      ;
; N/A           ; None        ; -6.177 ns ; data[0]  ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -6.190 ns ; en_reg   ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -6.190 ns ; en_reg   ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
; N/A           ; None        ; -6.190 ns ; en_reg   ; reg_4bits:Registre4bit|data_out[1]                 ; clk      ;
; N/A           ; None        ; -6.190 ns ; en_reg   ; reg_4bits:Registre4bit|data_out[3]                 ; clk      ;
; N/A           ; None        ; -6.219 ns ; data[0]  ; reg_4bits:Registre4bit|data_out[2]                 ; clk      ;
; N/A           ; None        ; -6.485 ns ; sel      ; reg_8bits:Registre8bit1|data_out[4]                ; clk      ;
; N/A           ; None        ; -6.556 ns ; sel      ; reg_8bits:Registre8bit1|data_out[5]                ; clk      ;
; N/A           ; None        ; -6.627 ns ; sel      ; reg_8bits:Registre8bit1|data_out[6]                ; clk      ;
; N/A           ; None        ; -6.698 ns ; sel      ; reg_8bits:Registre8bit1|data_out[7]                ; clk      ;
; N/A           ; None        ; -7.309 ns ; data[0]  ; reg_4bits:Registre4bit|data_out[0]                 ; clk      ;
+---------------+-------------+-----------+----------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Tue Sep 15 12:23:19 2020
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off operative_part -c operative_part --timing_analysis_only
Info: Parallel compilation is enabled and will use 2 of the 2 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "demux_2_1:Demuxtiplex|output1[0]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output1[1]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output1[2]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output1[3]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output1[4]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output1[5]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output1[6]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output1[7]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output2[0]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output2[1]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output2[2]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output2[3]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output2[4]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output2[5]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output2[6]" is a latch
    Warning: Node "demux_2_1:Demuxtiplex|output2[7]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "demux_sel" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Info: Clock "clk" Internal fmax is restricted to 420.17 MHz between source register "compt_4bits:Compteur|temp[0]" and destination register "reg_8bits:Registre8bit1|data_out[7]"
    Info: fmax restricted to clock pin edge rate 2.38 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 2.116 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X19_Y1_N1; Fanout = 12; REG Node = 'compt_4bits:Compteur|temp[0]'
            Info: 2: + IC(0.313 ns) + CELL(0.150 ns) = 0.463 ns; Loc. = LCCOMB_X19_Y1_N8; Fanout = 2; COMB Node = 'mux_2_1:Multiplexeur|output[0]~4'
            Info: 3: + IC(0.248 ns) + CELL(0.485 ns) = 1.196 ns; Loc. = LCCOMB_X19_Y1_N14; Fanout = 2; COMB Node = 'reg_8bits:Registre8bit1|data_out[0]~25'
            Info: 4: + IC(0.000 ns) + CELL(0.071 ns) = 1.267 ns; Loc. = LCCOMB_X19_Y1_N16; Fanout = 2; COMB Node = 'reg_8bits:Registre8bit1|data_out[1]~28'
            Info: 5: + IC(0.000 ns) + CELL(0.071 ns) = 1.338 ns; Loc. = LCCOMB_X19_Y1_N18; Fanout = 2; COMB Node = 'reg_8bits:Registre8bit1|data_out[2]~30'
            Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 1.409 ns; Loc. = LCCOMB_X19_Y1_N20; Fanout = 2; COMB Node = 'reg_8bits:Registre8bit1|data_out[3]~32'
            Info: 7: + IC(0.000 ns) + CELL(0.071 ns) = 1.480 ns; Loc. = LCCOMB_X19_Y1_N22; Fanout = 2; COMB Node = 'reg_8bits:Registre8bit1|data_out[4]~34'
            Info: 8: + IC(0.000 ns) + CELL(0.071 ns) = 1.551 ns; Loc. = LCCOMB_X19_Y1_N24; Fanout = 2; COMB Node = 'reg_8bits:Registre8bit1|data_out[5]~36'
            Info: 9: + IC(0.000 ns) + CELL(0.071 ns) = 1.622 ns; Loc. = LCCOMB_X19_Y1_N26; Fanout = 1; COMB Node = 'reg_8bits:Registre8bit1|data_out[6]~38'
            Info: 10: + IC(0.000 ns) + CELL(0.410 ns) = 2.032 ns; Loc. = LCCOMB_X19_Y1_N28; Fanout = 1; COMB Node = 'reg_8bits:Registre8bit1|data_out[7]~39'
            Info: 11: + IC(0.000 ns) + CELL(0.084 ns) = 2.116 ns; Loc. = LCFF_X19_Y1_N29; Fanout = 1; REG Node = 'reg_8bits:Registre8bit1|data_out[7]'
            Info: Total cell delay = 1.555 ns ( 73.49 % )
            Info: Total interconnect delay = 0.561 ns ( 26.51 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.893 ns
                Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_E16; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.093 ns; Loc. = CLKCTRL_G10; Fanout = 40; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(1.263 ns) + CELL(0.537 ns) = 2.893 ns; Loc. = LCFF_X19_Y1_N29; Fanout = 1; REG Node = 'reg_8bits:Registre8bit1|data_out[7]'
                Info: Total cell delay = 1.516 ns ( 52.40 % )
                Info: Total interconnect delay = 1.377 ns ( 47.60 % )
            Info: - Longest clock path from clock "clk" to source register is 2.893 ns
                Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_E16; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.093 ns; Loc. = CLKCTRL_G10; Fanout = 40; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(1.263 ns) + CELL(0.537 ns) = 2.893 ns; Loc. = LCFF_X19_Y1_N1; Fanout = 12; REG Node = 'compt_4bits:Compteur|temp[0]'
                Info: Total cell delay = 1.516 ns ( 52.40 % )
                Info: Total interconnect delay = 1.377 ns ( 47.60 % )
        Info: + Micro clock to output delay of source is 0.250 ns
        Info: + Micro setup delay of destination is -0.036 ns
Info: tsu for register "reg_4bits:Registre4bit|data_out[0]" (data pin = "data[0]", clock pin = "clk") is 7.675 ns
    Info: + Longest pin to register delay is 10.599 ns
        Info: 1: + IC(0.000 ns) + CELL(0.832 ns) = 0.832 ns; Loc. = PIN_W5; Fanout = 5; PIN Node = 'data[0]'
        Info: 2: + IC(7.362 ns) + CELL(0.275 ns) = 8.469 ns; Loc. = LCCOMB_X94_Y5_N18; Fanout = 1; COMB Node = 'codeur_bcd:Codeur|WideOr6~8'
        Info: 3: + IC(0.247 ns) + CELL(0.419 ns) = 9.135 ns; Loc. = LCCOMB_X94_Y5_N20; Fanout = 1; COMB Node = 'codeur_bcd:Codeur|WideOr6~6'
        Info: 4: + IC(0.256 ns) + CELL(0.275 ns) = 9.666 ns; Loc. = LCCOMB_X94_Y5_N30; Fanout = 1; COMB Node = 'codeur_bcd:Codeur|WideOr6~3'
        Info: 5: + IC(0.411 ns) + CELL(0.438 ns) = 10.515 ns; Loc. = LCCOMB_X94_Y5_N2; Fanout = 1; COMB Node = 'codeur_bcd:Codeur|WideOr6'
        Info: 6: + IC(0.000 ns) + CELL(0.084 ns) = 10.599 ns; Loc. = LCFF_X94_Y5_N3; Fanout = 8; REG Node = 'reg_4bits:Registre4bit|data_out[0]'
        Info: Total cell delay = 2.323 ns ( 21.92 % )
        Info: Total interconnect delay = 8.276 ns ( 78.08 % )
    Info: + Micro setup delay of destination is -0.036 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.888 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_E16; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.093 ns; Loc. = CLKCTRL_G10; Fanout = 40; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.258 ns) + CELL(0.537 ns) = 2.888 ns; Loc. = LCFF_X94_Y5_N3; Fanout = 8; REG Node = 'reg_4bits:Registre4bit|data_out[0]'
        Info: Total cell delay = 1.516 ns ( 52.49 % )
        Info: Total interconnect delay = 1.372 ns ( 47.51 % )
Info: tco from clock "clk" to destination pin "max_nb[2]" through register "reg_4bits:Registre4bit|data_out[3]" is 14.314 ns
    Info: + Longest clock path from clock "clk" to source register is 2.888 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_E16; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.093 ns; Loc. = CLKCTRL_G10; Fanout = 40; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.258 ns) + CELL(0.537 ns) = 2.888 ns; Loc. = LCFF_X94_Y5_N7; Fanout = 8; REG Node = 'reg_4bits:Registre4bit|data_out[3]'
        Info: Total cell delay = 1.516 ns ( 52.49 % )
        Info: Total interconnect delay = 1.372 ns ( 47.51 % )
    Info: + Micro clock to output delay of source is 0.250 ns
    Info: + Longest register to pin delay is 11.176 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X94_Y5_N7; Fanout = 8; REG Node = 'reg_4bits:Registre4bit|data_out[3]'
        Info: 2: + IC(5.529 ns) + CELL(0.149 ns) = 5.678 ns; Loc. = LCCOMB_X20_Y1_N18; Fanout = 1; COMB Node = 'seven_sg:Affich1|Mux4~0'
        Info: 3: + IC(2.720 ns) + CELL(2.778 ns) = 11.176 ns; Loc. = PIN_AF16; Fanout = 0; PIN Node = 'max_nb[2]'
        Info: Total cell delay = 2.927 ns ( 26.19 % )
        Info: Total interconnect delay = 8.249 ns ( 73.81 % )
Info: th for register "reg_4bits:Registre4bit|data_out[0]" (data pin = "data[1]", clock pin = "clk") is -2.699 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.888 ns
        Info: 1: + IC(0.000 ns) + CELL(0.979 ns) = 0.979 ns; Loc. = PIN_E16; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.114 ns) + CELL(0.000 ns) = 1.093 ns; Loc. = CLKCTRL_G10; Fanout = 40; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.258 ns) + CELL(0.537 ns) = 2.888 ns; Loc. = LCFF_X94_Y5_N3; Fanout = 8; REG Node = 'reg_4bits:Registre4bit|data_out[0]'
        Info: Total cell delay = 1.516 ns ( 52.49 % )
        Info: Total interconnect delay = 1.372 ns ( 47.51 % )
    Info: + Micro hold delay of destination is 0.266 ns
    Info: - Shortest pin to register delay is 5.853 ns
        Info: 1: + IC(0.000 ns) + CELL(0.852 ns) = 0.852 ns; Loc. = PIN_AE27; Fanout = 4; PIN Node = 'data[1]'
        Info: 2: + IC(4.767 ns) + CELL(0.150 ns) = 5.769 ns; Loc. = LCCOMB_X94_Y5_N2; Fanout = 1; COMB Node = 'codeur_bcd:Codeur|WideOr6'
        Info: 3: + IC(0.000 ns) + CELL(0.084 ns) = 5.853 ns; Loc. = LCFF_X94_Y5_N3; Fanout = 8; REG Node = 'reg_4bits:Registre4bit|data_out[0]'
        Info: Total cell delay = 1.086 ns ( 18.55 % )
        Info: Total interconnect delay = 4.767 ns ( 81.45 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 18 warnings
    Info: Peak virtual memory: 206 megabytes
    Info: Processing ended: Tue Sep 15 12:23:20 2020
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


