onerror {resume}
quietly WaveActivateNextPane {} 0
add wave -noupdate /fpu_mul_tb/CLK
add wave -noupdate /fpu_mul_tb/EN
add wave -noupdate /fpu_mul_tb/RESET
add wave -noupdate -divider {A in}
add wave -noupdate /fpu_mul_tb/A
add wave -noupdate -radix hexadecimal /fpu_mul_tb/uut/abin
add wave -noupdate /fpu_mul_tb/uut/a_sign
add wave -noupdate -radix unsigned /fpu_mul_tb/uut/a_expt
add wave -noupdate -radix hexadecimal -childformat {{{/fpu_mul_tb/uut/a_sigd[23]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[22]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[21]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[20]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[19]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[18]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[17]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[16]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[15]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[14]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[13]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[12]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[11]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[10]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[9]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[8]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[7]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[6]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[5]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[4]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[3]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[2]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[1]} -radix hexadecimal} {{/fpu_mul_tb/uut/a_sigd[0]} -radix hexadecimal}} -subitemconfig {{/fpu_mul_tb/uut/a_sigd[23]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[22]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[21]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[20]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[19]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[18]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[17]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[16]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[15]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[14]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[13]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[12]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[11]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[10]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[9]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[8]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[7]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[6]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[5]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[4]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[3]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[2]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[1]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/a_sigd[0]} {-height 18 -radix hexadecimal}} /fpu_mul_tb/uut/a_sigd
add wave -noupdate -divider {B in}
add wave -noupdate /fpu_mul_tb/B
add wave -noupdate -radix hexadecimal -childformat {{{/fpu_mul_tb/uut/bbin[31]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[30]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[29]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[28]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[27]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[26]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[25]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[24]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[23]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[22]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[21]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[20]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[19]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[18]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[17]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[16]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[15]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[14]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[13]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[12]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[11]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[10]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[9]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[8]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[7]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[6]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[5]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[4]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[3]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[2]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[1]} -radix hexadecimal} {{/fpu_mul_tb/uut/bbin[0]} -radix hexadecimal}} -subitemconfig {{/fpu_mul_tb/uut/bbin[31]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[30]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[29]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[28]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[27]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[26]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[25]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[24]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[23]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[22]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[21]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[20]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[19]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[18]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[17]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[16]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[15]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[14]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[13]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[12]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[11]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[10]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[9]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[8]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[7]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[6]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[5]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[4]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[3]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[2]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[1]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/bbin[0]} {-height 18 -radix hexadecimal}} /fpu_mul_tb/uut/bbin
add wave -noupdate /fpu_mul_tb/uut/b_sign
add wave -noupdate -radix unsigned /fpu_mul_tb/uut/b_expt
add wave -noupdate -radix hexadecimal -childformat {{{/fpu_mul_tb/uut/b_sigd[23]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[22]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[21]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[20]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[19]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[18]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[17]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[16]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[15]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[14]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[13]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[12]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[11]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[10]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[9]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[8]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[7]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[6]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[5]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[4]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[3]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[2]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[1]} -radix hexadecimal} {{/fpu_mul_tb/uut/b_sigd[0]} -radix hexadecimal}} -subitemconfig {{/fpu_mul_tb/uut/b_sigd[23]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[22]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[21]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[20]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[19]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[18]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[17]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[16]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[15]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[14]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[13]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[12]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[11]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[10]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[9]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[8]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[7]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[6]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[5]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[4]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[3]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[2]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[1]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/b_sigd[0]} {-height 18 -radix hexadecimal}} /fpu_mul_tb/uut/b_sigd
add wave -noupdate -divider ALU
add wave -noupdate /fpu_mul_tb/uut/zero_alu
add wave -noupdate /fpu_mul_tb/uut/sign_alu
add wave -noupdate -radix unsigned /fpu_mul_tb/uut/expt_alu
add wave -noupdate -radix hexadecimal -childformat {{{/fpu_mul_tb/uut/sigd_alu[47]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[46]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[45]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[44]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[43]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[42]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[41]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[40]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[39]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[38]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[37]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[36]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[35]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[34]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[33]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[32]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[31]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[30]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[29]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[28]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[27]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[26]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[25]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[24]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[23]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[22]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[21]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[20]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[19]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[18]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[17]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[16]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[15]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[14]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[13]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[12]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[11]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[10]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[9]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[8]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[7]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[6]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[5]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[4]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[3]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[2]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[1]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_alu[0]} -radix hexadecimal}} -subitemconfig {{/fpu_mul_tb/uut/sigd_alu[47]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[46]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[45]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[44]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[43]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[42]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[41]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[40]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[39]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[38]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[37]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[36]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[35]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[34]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[33]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[32]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[31]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[30]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[29]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[28]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[27]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[26]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[25]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[24]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[23]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[22]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[21]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[20]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[19]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[18]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[17]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[16]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[15]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[14]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[13]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[12]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[11]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[10]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[9]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[8]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[7]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[6]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[5]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[4]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[3]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[2]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[1]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_alu[0]} {-height 18 -radix hexadecimal}} /fpu_mul_tb/uut/sigd_alu
add wave -noupdate -divider Round
add wave -noupdate -radix unsigned /fpu_mul_tb/uut/expt_rnd
add wave -noupdate -radix hexadecimal /fpu_mul_tb/uut/sigd_rnd
add wave -noupdate -divider Normalize
add wave -noupdate -radix unsigned /fpu_mul_tb/uut/expt_nrm
add wave -noupdate -radix hexadecimal -childformat {{{/fpu_mul_tb/uut/sigd_nrm[23]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[22]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[21]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[20]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[19]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[18]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[17]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[16]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[15]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[14]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[13]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[12]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[11]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[10]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[9]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[8]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[7]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[6]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[5]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[4]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[3]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[2]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[1]} -radix hexadecimal} {{/fpu_mul_tb/uut/sigd_nrm[0]} -radix hexadecimal}} -subitemconfig {{/fpu_mul_tb/uut/sigd_nrm[23]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[22]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[21]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[20]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[19]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[18]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[17]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[16]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[15]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[14]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[13]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[12]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[11]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[10]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[9]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[8]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[7]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[6]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[5]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[4]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[3]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[2]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[1]} {-height 18 -radix hexadecimal} {/fpu_mul_tb/uut/sigd_nrm[0]} {-height 18 -radix hexadecimal}} /fpu_mul_tb/uut/sigd_nrm
add wave -noupdate -divider Out
add wave -noupdate /fpu_mul_tb/uut/ret_zero
add wave -noupdate /fpu_mul_tb/uut/ret_sign
add wave -noupdate -radix hexadecimal /fpu_mul_tb/uut/ret_val
add wave -noupdate -divider Final
add wave -noupdate -radix hexadecimal /fpu_mul_tb/uut/Z
TreeUpdate [SetDefaultTree]
WaveRestoreCursors {{Cursor 1} {4371 ps} 0}
configure wave -namecolwidth 150
configure wave -valuecolwidth 100
configure wave -justifyvalue left
configure wave -signalnamewidth 1
configure wave -snapdistance 10
configure wave -datasetprefix 0
configure wave -rowmargin 4
configure wave -childrowmargin 2
configure wave -gridoffset 0
configure wave -gridperiod 1
configure wave -griddelta 40
configure wave -timeline 0
configure wave -timelineunits us
update
WaveRestoreZoom {0 ps} {19904 ps}
