read_verilog ../top.v
synth -top top
tee -o result.out  abc -dff -clk u
 abc -dff -clk u
