{"patent_id": "10-2022-0031573", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0095759", "출원번호": "10-2022-0031573", "발명의 명칭": "전자 장치 및 전자 장치의 제어 방법", "출원인": "삼성전자주식회사", "발명자": "문지중"}}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,신경망 모델에 관련된 데이터를 저장하는 메모리; 및상기 신경망 모델의 복수의 레이어를 통해 수행되는 학습 단계를 순전파 단계, 그래디언트(gradient) 계산 단계및 도함수 계산 단계를 포함하는 복수의 단계로 구분하여 상기 복수의 단계의 실행 순서를 결정하고, 상기 결정된 실행 순서에 기초하여, 상기 복수의 레이어에서 이용되는 복수의 텐서(tensor)가 상기 결정된 실행순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하며, 상기 제1 정보 및 상기 복수의 레이어 중 인접한 레이어들에서 이용되는 텐서들을 공유할 수 있는지에 대한 제2정보에 기초하여 상기 결정된 실행 순서를 통합하고, 상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위한 상기 메모리의 영역을 최소화하여 상기 복수의 텐서에 상기 데이터를 할당하며, 상기 복수의 텐서 및 상기 복수의 텐서들에 할당된 상기 데이터를 이용하여 상기 통합된 실행 순서에 따라 상기신경망 모델을 학습시키는 프로세서; 를 포함하는 전자 장치."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서, 상기 제1 정보는 상기 복수의 단계 중 상기 복수의 텐서가 이용되는 단계의 유형에 대한 정보에 기초하여 결정되는 전자 장치."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제1 항에 있어서, 상기 복수의 텐서가 이용되는 단계의 유형은 상기 순전파 단계, 상기 그래디언트 계산 단계, 상기 도함수 계산단계, 상기 그래디언트 계산 단계와 상기 도함수 계산 단계를 포함하는 역전파 단계, 상기 순전파 단계와 상기역전파 단계를 포함하는 단계 및 상기 신경망 모델의 전체 학습 단계 각각을 나타내는 유형을 포함하는 전자 장치."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서, 상기 제2 정보는 텐서가 기 할당된 상태임을 나타내는 제1 모드 정보, 텐서를 새로 생성해야 한다는 것을 나타내는 제2 모드 정보, 텐서의 데이터가 변경되지만 텐서를 인접한 레이어의 다른 텐서와 공유할 수 있다는 것을나타내는 제3 모드 정보, 텐서의 데이터가 변경되지 않으므로 텐서를 상기 다른 텐서와 공유할 수 있다는 것을나타내는 제4 모드 정보 및 텐서를 모든 텐서와 공유할 수 있다는 것을 나타내는 제5 모드 정보를 포함하는 전자 장치."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "공개특허 10-2023-0095759-3-제4 항에 있어서, 상기 프로세서는, 상기 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서가 상기 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 같거나 빠르면, 상기 제1 텐서와 상기제2 텐서가 공유되도록 상기 결정된 실행 순서의 적어도 일부를 통합하는 전자 장치."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제5 항에 있어서, 상기 프로세서는, 상기 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서가 상기 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 느린 경우, 상기 제2 텐서에 대응되는제2 정보가 상기 제4 모드 정보이면, 상기 제1 텐서와 상기 제2 텐서가 공유되도록 상기 결정된 실행 순서의 적어도 일부를 통합하는 전자 장치."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서, 상기 프로세서는,상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위한 메모리의 영역을 추가로 생성할 것인지 또는 이전에 생성된 메모리의 영역에 덮어쓸 것인지 여부를 결정함으로써 상기 메모리의 영역을 최소화하는 전자 장치."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "전자 장치의 제어 방법에 있어서,신경망 모델의 복수의 레이어를 통해 수행되는 학습 단계를 순전파 단계, 그래디언트(gradient) 계산 단계 및도함수 계산 단계를 포함하는 복수의 단계로 구분하여 상기 복수의 단계의 실행 순서를 결정하는 단계;상기 결정된 실행 순서에 기초하여, 상기 복수의 레이어에서 이용되는 복수의 텐서(tensor)가 상기 결정된 실행순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하는 단계;상기 제1 정보 및 상기 복수의 레이어 중 인접한 레이어들에서 이용되는 텐서들을 공유할 수 있는지에 대한 제2정보에 기초하여 상기 결정된 실행 순서를 통합하는 단계;상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위한 상기 메모리의 영역을 최소화하여 상기 복수의 텐서에 상기 데이터를 할당하는 단계; 및상기 복수의 텐서 및 상기 복수의 텐서들에 할당된 상기 데이터를 이용하여 상기 통합된 실행 순서에 따라 상기신경망 모델을 학습시키는 단계; 를 포함하는 전자 장치의 제어 방법."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제8 항에 있어서, 상기 제1 정보는 상기 복수의 단계 중 상기 복수의 텐서가 이용되는 단계의 유형에 대한 정보에 기초하여 결정되는 전자 장치의 제어 방법.공개특허 10-2023-0095759-4-청구항 10 제8 항에 있어서, 상기 복수의 텐서가 이용되는 단계의 유형은 상기 순전아 단계, 상기 그래디언트 계산 단계, 상기 도함수 계산단계, 상기 그래디언트 계산 단계와 상기 도함수 계산 단계를 포함하는 역전파 단계, 상기 순전파 단계와 상기역전파 단계를 포함하는 단계 및 상기 신경망 모델의 전체 학습 단계 각각을 나타내는 유형을 포함하는 전자 장치의 제어 방법."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제8 항에 있어서, 상기 제2 정보는 텐서가 기 할당된 상태임을 나타내는 제1 모드 정보, 텐서를 새로 생성해야 한다는 것을 나타내는 제2 모드 정보, 텐서의 데이터가 변경되지만 텐서를 인접한 레이어의 다른 텐서와 공유할 수 있다는 것을나타내는 제3 모드 정보, 텐서의 데이터가 변경되지 않으므로 텐서를 상기 다른 텐서와 공유할 수 있다는 것을나타내는 제4 모드 정보 및 텐서를 모든 텐서와 공유할 수 있다는 것을 나타내는 제5 모드 정보를 포함하는 전자 장치의 제어 방법."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제11 항에 있어서, 상기 결정된 실행 순서를 통합하는 단계는,상기 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서가 상기 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 같거나 빠르면, 상기 제1 텐서와 상기제2 텐서가 공유되도록 상기 결정된 실행 순서의 적어도 일부를 통합하는 전자 장치의 제어 방법."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제12 항에 있어서, 상기 결정된 실행 순서를 통합하는 단계는,상기 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서가 상기 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 느린 경우, 상기 제2 텐서에 대응되는제2 정보가 상기 제4 모드 정보이면, 상기 제1 텐서와 상기 제2 텐서가 공유되도록 상기 결정된 실행 순서의 적어도 일부를 통합하는 전자 장치의 제어 방법."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제8 항에 있어서, 상기 복수의 텐서에 상기 데이터를 할당하는 단계는,상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위한 메모리의 영역을 추가로 생성할 것인지 또는 이전에 생성된 메모리의 영역에 덮어쓸 것인지 여부를 결정함으로써 상기 메모리의 영역을 최소화하는 단계를 포함하는 전자 장치의 제어 방법."}
{"patent_id": "10-2022-0031573", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "전자 장치의 제어 방법을 실행하는 프로그램을 포함하는 비일시적 컴퓨터 판독 가능 기록매체에 있어서,공개특허 10-2023-0095759-5-상기 전자 장치의 제어 방법은,신경망 모델의 복수의 레이어를 통해 수행되는 학습 단계를 순전파 단계, 그래디언트(gradient) 계산 단계 및도함수 계산 단계를 포함하는 복수의 단계로 구분하여 상기 복수의 단계의 실행 순서를 결정하는 단계;상기 결정된 실행 순서에 기초하여, 상기 복수의 레이어에서 이용되는 복수의 텐서(tensor)가 상기 결정된 실행순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하는 단계;상기 제1 정보 및 상기 복수의 레이어 중 인접한 레이어들에서 이용되는 텐서들을 공유할 수 있는지에 대한 제2정보에 기초하여 상기 결정된 실행 순서를 통합하는 단계;상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위한 상기 메모리의 영역을 최소화하여 상기 복수의 텐서에 상기 데이터를 할당하는 단계; 및상기 복수의 텐서 및 상기 복수의 텐서들에 할당된 상기 데이터를 이용하여 상기 통합된 실행 순서에 따라 상기신경망 모델을 학습시키는 단계; 를 포함하는 컴퓨터 판독 가능 기록매체."}
{"patent_id": "10-2022-0031573", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "전자 장치 및 전자 장치의 제어 방법이 개시된다. 구체적으로, 본 개시에 따른 전자 장치는 신경망 모델에 관련 된 데이터를 저장하는 메모리 및 신경망 모델의 복수의 레이어를 통해 수행되는 학습 단계를 순전파 단계, 그래 디언트(gradient) 계산 단계 및 도함수 계산 단계를 포함하는 복수의 단계로 구분하여 복수의 단계의 실행 순서 (뒷면에 계속)"}
{"patent_id": "10-2022-0031573", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시는 전자 장치 및 전자 장치의 제어 방법에 관한 것으로서, 구체적으로는 신경망 모델을 학습시킬 수 있 는 전자 장치 및 이의 제어 방법에 관한 것이다."}
{"patent_id": "10-2022-0031573", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "근래에는 인공지능 모델, 머신 러닝(machine learning), 딥 러닝(deep learning)에 관련된 기술이 발전함에 따 라, 사용자 개인의 단말 내에서도 다양한 유형의 신경망 모델이 구현되어 사용자에게 다양한 서비스를 제공하고 있다. 신경망 모델은 다량의 데이터와 방대한 리소스를 기반으로 서버에서 학습된 후 사용자 개인의 단말에 설치되어 동작할 수 있다. 그런데, 서버에서의 학습만으로는 사용자 개인의 특성에 맞게 개인화(personalization) 되기 어렵다는 문제가 있다. 이러한 문제를 해결하기 위해 사용자의 개인 데이터를 서버로 전송하고 신경망 모델을 다시 학습시키는 방법도 있으나, 사용자의 개인 데이터를 서버로 전송하는 경우에는 보안에 취약할 수 있으며 사용자 개인의 프라이버시(privacy) 침해의 문제가 발생할 수 있다. 뿐만 아니라, 서버에서 모든 사용자에 맞추 어 신경망을 개인화하기 위해서는 상당한 서비스 비용이 소모된다는 문제도 있다. 따라서 최근에는 사용자 개인의 단말 내에서 온 디바이스(on-device)로 신경망 모델을 효율적으로 학습시키는 것에 관련된 기술이 주목받고 있다. 그런데, 온 디바이스로 신경망 모델을 학습시키는 것에 있어서는, 사용자 개인의 단말이 가지고 있는 자원의 한계(limitation of computing resources)와 사용자 데이터가 한정적이라는 한계가 있으며, 따라서 이러한 한계를 극복할 수 있는 기술이 필요한 실정이다."}
{"patent_id": "10-2022-0031573", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시는 상술한 바와 같은 필요성에 따른 것으로서, 본 개시의 목적은 신경망 모델의 학습 과정에서 메모리 사용량을 현저하게 감소시킬 수 있는 전자 장치 및 전자 장치의 제어 방법을 제공함에 있다."}
{"patent_id": "10-2022-0031573", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 전자 장치는 신경망 모델에 관련된 데 이터를 저장하는 메모리 및 상기 신경망 모델의 복수의 레이어를 통해 수행되는 학습 단계를 순전파 단계, 그래디언트(gradient) 계산 단계 및 도함수 계산 단계를 포함하는 복수의 단계로 구분하여 상기 복수의 단계의 실행 순서를 결정하고, 상기 결정된 실행 순서에 기초하여, 상기 복수의 레이어에서 이용되는 복수의 텐서(tensor)가 상기 결정된 실행 순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하며, 상기 제 1 정보 및 상기 복수의 레이어 중 인접한 레이어들에서 이용되는 텐서들을 공유할 수 있는지에 대한 제2 정보에 기초하여 상기 결정된 실행 순서를 통합하고, 상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위한 상기 메모리의 영역을 최소화하여 상기 복수의 텐서에 상기 데이터를 할당하며, 상기 복수의 텐서 및 상기 복수의 텐서들에 할당된 상기 데이터를 이용하여 상기 통합된 실행 순서에 따라 상기 신경 망 모델을 학습시키는 프로세서를 포함한다. 여기서, 상기 제1 정보는 상기 복수의 단계 중 상기 복수의 텐서가 이용되는 단계의 유형에 대한 정보에 기초하 여 결정될 수 있다. 한편, 상기 복수의 텐서가 이용되는 단계의 유형은 상기 순전파 단계, 상기 그래디언트 계산 단계, 상기 도함수 계산 단계, 상기 그래디언트 계산 단계와 상기 도함수 계산 단계를 포함하는 역전파 단계, 상기 순전파 단계와 상기 역전파 단계를 포함하는 단계 및 상기 신경망 모델의 전체 학습 단계 각각을 나타내는 유형을 포함할 수 있다. 한편, 상기 제2 정보는 텐서가 기 할당된 상태임을 나타내는 제1 모드 정보, 텐서를 새로 생성해야 한다는 것을 나타내는 제2 모드 정보, 텐서의 데이터가 변경되지만 텐서를 인접한 레이어의 다른 텐서와 공유할 수 있다는 것을 나타내는 제3 모드 정보, 텐서의 데이터가 변경되지 않으므로 텐서를 상기 다른 텐서와 공유할 수 있다는 것을 나타내는 제4 모드 정보 및 텐서를 모든 텐서와 공유할 수 있다는 것을 나타내는 제5 모드 정보를 포함할 수 있다. 여기서, 상기 프로세서는 상기 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서가 상기 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 같거나 빠르면, 상기 제1 텐서와 상기 제2 텐서가 공유되도록 상기 결정된 실행 순서의 적어도 일부를 통합할 수 있다. 여기서, 상기 프로세서는 상기 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서가 상기 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 느린 경우, 상 기 제2 텐서에 대응되는 제2 정보가 상기 제4 모드 정보이면, 상기 제1 텐서와 상기 제2 텐서가 공유되도록 상 기 결정된 실행 순서의 적어도 일부를 통합할 수 있다. 한편, 상기 프로세서는 상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위 한 메모리의 영역을 추가로 생성할 것인지 또는 이전에 생성된 메모리의 영역에 덮어쓸 것인지 여부를 결정함으 로써 상기 메모리의 영역을 최소화할 수 있다. 상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 전자 장치의 제어 방법은 신경망 모델 의 복수의 레이어를 통해 수행되는 학습 단계를 순전파 단계, 그래디언트(gradient) 계산 단계 및 도함수 계산 단계를 포함하는 복수의 단계로 구분하여 상기 복수의 단계의 실행 순서를 결정하는 단계, 상기 결정된 실행 순 서에 기초하여, 상기 복수의 레이어에서 이용되는 복수의 텐서(tensor)가 상기 결정된 실행 순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하는 단계, 상기 제1 정보 및 상기 복수의 레이어 중 인접한 레이어들에서 이용되는 텐서들을 공유할 수 있는지에 대한 제2 정보에 기초하여 상기 결정된 실행 순서 를 통합하는 단계, 상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위한 상기 메모리의 영역을 최소화하여 상기 복수의 텐서에 상기 데이터를 할당하는 단계 및 상기 복수의 텐서 및 상 기 복수의 텐서들에 할당된 상기 데이터를 이용하여 상기 통합된 실행 순서에 따라 상기 신경망 모델을 학습시 키는 단계를 포함할 수 있다. 여기서, 상기 제1 정보는 상기 복수의 단계 중 상기 복수의 텐서가 이용되는 단계의 유형에 대한 정보에 기초하 여 결정될 수 있다. 한편, 상기 복수의 텐서가 이용되는 단계의 유형은 상기 순전파 단계, 상기 그래디언트 계산 단계, 상기 도함수 계산 단계, 상기 그래디언트 계산 단계와 상기 도함수 계산 단계를 포함하는 역전파 단계, 상기 순전파 단계와 상기 역전파 단계를 포함하는 단계 및 상기 신경망 모델의 전체 학습 단계 각각을 나타내는 유형을 포함할 수 있다. 한편, 상기 제2 정보는 텐서가 기 할당된 상태임을 나타내는 제1 모드 정보, 텐서를 새로 생성해야 한다는 것을 나타내는 제2 모드 정보, 텐서의 데이터가 변경되지만 텐서를 인접한 레이어의 다른 텐서와 공유할 수 있다는것을 나타내는 제3 모드 정보, 텐서의 데이터가 변경되지 않으므로 텐서를 상기 다른 텐서와 공유할 수 있다는 것을 나타내는 제4 모드 정보 및 텐서를 모든 텐서와 공유할 수 있다는 것을 나타내는 제5 모드 정보를 포함할 수 있다. 여기서, 상기 결정된 실행 순서를 통합하는 단계는 상기 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서가 상기 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실 행 순서보다 같거나 빠르면, 상기 제1 텐서와 상기 제2 텐서가 공유되도록 상기 결정된 실행 순서의 적어도 일 부를 통합할 수 있다. 여기서, 상기 결정된 실행 순서를 통합하는 단계는 상기 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서가 상기 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실 행 순서보다 느린 경우, 상기 제2 텐서에 대응되는 제2 정보가 상기 제4 모드 정보이면, 상기 제1 텐서와 상기 제2 텐서가 공유되도록 상기 결정된 실행 순서의 적어도 일부를 통합할 수 있다. 한편, 상기 복수의 텐서에 상기 데이터를 할당하는 단계는 상기 통합된 실행 순서에 기초하여, 상기 복수의 텐 서에 대응되는 데이터를 할당하기 위한 메모리의 영역을 추가로 생성할 것인지 또는 이전에 생성된 메모리의 영 역에 덮어쓸 것인지 여부를 결정함으로써 상기 메모리의 영역을 최소화하는 단계를 포함할 수 있다. 상술한 바와 같은 목적을 달성하기 위한 본 개시의 일 실시 예에 따르면, 전자 장치의 제어 방법을 실행하는 프 로그램을 포함하는 비일시적 컴퓨터 판독 가능 기록매체에 있어서, 상기 전자 장치의 제어 방법은 신경망 모델 의 복수의 레이어를 통해 수행되는 학습 단계를 순전파 단계, 그래디언트(gradient) 계산 단계 및 도함수 계산 단계를 포함하는 복수의 단계로 구분하여 상기 복수의 단계의 실행 순서를 결정하는 단계, 상기 결정된 실행 순 서에 기초하여, 상기 복수의 레이어에서 이용되는 복수의 텐서(tensor)가 상기 결정된 실행 순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하는 단계, 상기 제1 정보 및 상기 복수의 레이어 중 인접한 레이어들에서 이용되는 텐서들을 공유할 수 있는지에 대한 제2 정보에 기초하여 상기 결정된 실행 순서 를 통합하는 단계, 상기 통합된 실행 순서에 기초하여, 상기 복수의 텐서에 대응되는 데이터를 할당하기 위한 상기 메모리의 영역을 최소화하여 상기 복수의 텐서에 상기 데이터를 할당하는 단계 및 상기 복수의 텐서 및 상 기 복수의 텐서들에 할당된 상기 데이터를 이용하여 상기 통합된 실행 순서에 따라 상기 신경망 모델을 학습시 키는 단계를 포함할 수 있다."}
{"patent_id": "10-2022-0031573", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 실시 예들은 다양한 변환을 가할 수 있고 여러 가지 실시 예를 가질 수 있는바, 특정 실시 예들을 도면에 예 시하고 상세한 설명에 상세하게 설명하고자 한다. 그러나 이는 특정한 실시 형태에 대해 범위를 한정하려는 것 이 아니며, 본 개시의 실시 예의 다양한 변경(modifications), 균등물(equivalents), 및/또는 대체물 (alternatives)을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유 사한 참조 부호가 사용될 수 있다. 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그에 대한 상세한 설명은 생략한다. 덧붙여, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있으며, 본 개시의 기술적 사상의 범위가 하기 실시 예에 한정되는 것은 아니다. 오히려, 이들 실시 예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 개시의 기술적 사상을 완전하게 전달하기 위하여 제공되는 것이다. 본 개시에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 권리범위를 한정하려는 의도 가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 개시에서, \"가진다,\" \"가질 수 있다,\" \"포함한다,\" 또는 \"포함할 수 있다\" 등의 표현은 해당 특징(예: 수치, 기능, 동작, 또는 부품 등의 구성요소)의 존재를 가리키며, 추가적인 특징의 존재를 배제하지 않는다. 본 개시에서, \"A 또는 B,\" \"A 또는/및 B 중 적어도 하나,\" 또는 \"A 또는/및 B 중 하나 또는 그 이상\"등의 표현 은 함께 나열된 항목들의 모든 가능한 조합을 포함할 수 있다. 예를 들면, \"A 또는 B,\" \"A 및 B 중 적어도 하나,\" 또는 \"A 또는 B 중 적어도 하나\"는, 적어도 하나의 A를 포함, 적어도 하나의 B를 포함, 또는 적어도 하나의 A 및 적어도 하나의 B 모두를 포함하는 경우를 모두 지칭할 수 있다. 본 개시에서 사용된 \"제1,\" \"제2,\" \"첫째,\" 또는 \"둘째,\"등의 표현들은 다양한 구성요소들을, 순서 및/또는 중 요도에 상관없이 수식할 수 있고, 한 구성요소를 다른 구성요소와 구분하기 위해 사용될 뿐 해당 구성요소들을 한정하지 않는다. 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 \"(기능적으로 또는 통신적으로) 연결되 어((operatively or communicatively) coupled with/to)\" 있다거나 \"접속되어(connected to)\" 있다고 언급된 때에는, 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로 연결되거나, 다른 구성요소(예: 제3 구성요 소)를 통하여 연결될 수 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소(예: 제1 구성요소)가 다른 구성요소(예: 제2 구성요소)에 \"직접 연결되어\" 있다거나 \"직 접 접속되어\" 있다고 언급된 때에는, 상기 어떤 구성요소와 상기 다른 구성요소 사이에 다른 구성요소(예: 제3 구성요소)가 존재하지 않는 것으로 이해될 수 있다. 본 개시에서 사용된 표현 \"~하도록 구성된(또는 설정된)(configured to)\"은 상황에 따라, 예를 들면, \"~에 적합 한(suitable for),\" \"~하는 능력을 가지는(having the capacity to),\" \"~하도록 설계된(designed to),\" \"~하도 록 변경된(adapted to),\" \"~하도록 만들어진(made to),\" 또는 \"~를 할 수 있는(capable of)\"과 바꾸어 사용될 수 있다. 용어 \"~하도록 구성된(또는 설정된)\"은 하드웨어적으로 \"특별히 설계된(specifically designed to)\" 것만을 반드시 의미하지 않을 수 있다. 대신, 어떤 상황에서는, \"~하도록 구성된 장치\"라는 표현은, 그 장치가 다른 장치 또는 부품들과 함께 \"~할 수 있는\" 것을 의미할 수 있다. 예를 들면, 문구 \"A, B, 및 C를 수행하도록 구성된(또는 설정된) 프로세서\"는 해당 동작을 수행하기 위한 전용 프로세서(예: 임베디드 프로세서), 또는 메모리 장치에 저장된 하나 이상의 소프트 웨어 프로그램들을 실행함으로써, 해당 동작들을 수행할 수 있는 범용 프로세서(generic-purpose processor)(예: CPU 또는 application processor)를 의미할 수 있다. 실시 예에 있어서 '모듈' 혹은 '부'는 적어도 하나의 기능이나 동작을 수행하며, 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다. 또한, 복수의 '모듈' 혹은 복수의 '부'는 특정 한 하드웨어로 구현될 필요가 있는 '모듈' 혹은 '부'를 제외하고는 적어도 하나의 모듈로 일체화되어 적어도 하 나의 프로세서로 구현될 수 있다. 한편, 도면에서의 다양한 요소와 영역은 개략적으로 그려진 것이다. 따라서, 본 발명의 기술적 사상은 첨부한 도면에 그려진 상대적인 크기나 간격에 의해 제한되지 않는다. 이하에서는 첨부한 도면을 참고하여 본 개시에 따른 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 도 1은 본 개시의 일 실시 예에 따른 전자 장치의 제어 방법을 나타내는 흐름도이다. 본 개시에 따른 전자 장치는 신경망 모델을 학습시킬 수 있는 장치를 말한다. 예를 들어, 전자 장치 는 스마트 폰, 태블릿 PC, 스마트 워치 등과 같은 사용자 단말 또는 서버일 수 있다. 그러나, 본 개시에 따른 전자 장치의 유형에 특별한 제한이 따르는 것은 아니다. 본 개시에 따른 신경망 모델의 학습은 전자 장치 내에서 온 디바이스(on-device)의 형태로 수행될 수 있으며, 다만 이에 국한되는 것은 아니다. 본 개시에 따른 신경망 모델은 인공 신경망(neural network)을 포함하는 인공 지능 모델을 말하며, 딥러닝(deep learning)에 의해 학습될 수 있다. 구체적으로, 신경망 모델은 심층 신경망(deep neural network, DNN), 합성 곱 신경망(convolution neural network, CNN), 순환 신경망(recurrent neural network, RNN) 및 생성적 적대 신경망(generative adversarial networks, GAN) 중 적어도 하나의 인공 신경망을 포함할 수 있다. 다만, 본 개 시에 따른 신경망 모델이 상술한 예에 국한되는 것은 아니다. 도 1을 참조하면, 전자 장치는 신경망 모델의 복수의 레이어를 통해 수행되는 학습 단계를 순전파 단계, 그래디언트(gradient) 계산 단계 및 도함수 계산 단계를 포함하는 복수의 단계로 구분하여 복수의 단계의 실행 순서를 결정할 수 있다(S110). 구체적으로, 신경망 모델의 학습 단계는 크게 순전파(feedforward, forward propagation) 단계 및 역전파 (backpropagation) 단계로 구분될 수 있다. 여기서, 순전파 단계란 입력 레이어에서 출력 레이어 방향으로 입력 값을 전달하면서 출력 값을 획득하는 단계를 말하며, 역전파 단계란 출력 레이어에서 입력 레이어 방향으로 그 래디언트를 전달하면서 각각의 레이어들의 가중치를 업데이트하는 단계를 말한다. 역전파 과정은 그래디언트(gradient) 계산 단계 및 도함수 계산 단계를 포함할 수 있다. 그래디언트 계산 단계 는 신경망 모델에 포함된 각각의 레이어들의 가중치를 업데이트에 이용하기 위한 그래디언트를 계산하는 단계를 말하며, 도함수 계산 단계는 각 레이어의 활성화 함수에 대한 도함수를 계산하는 단계를 말한다. 도 2는 본 개시의 일 실시 예에 따른 복수의 단계의 실행 순서를 나타내는 도면이다. 도 2를 참조하면, 신경망 모델의 학습은 신경망 모델에 포함된 복수의 레이어를 해석하는 모델 해석 단계(S210), 복수의 레이어를 구체화 하는 현실화 단계(S220), 복수의 레이어 간 실행 순서를 결정하는 실행 순서 결정 단계(S230), 복수의 레이어에 텐서를 할당하는 모델 초기화 단계(S240) 및 초기화된 모델에 기초하여 학습을 수행하는 학습 수행 단계(S250) 를 포함할 수 있다. 도 2 하단에는 학습 수행 단계(S250)에서 수행되는 복수의 레이어 별 학습 단계 각각을 순서에 따라 나타내었다. 여기서, FC는 fully connected, FW는 forward, BN은 batch normalization, AC는 activation, CG는 compute gradient, CD는 compute derivative를 나타내는 약어이다. 그리고, 1, 2, 3, 11, 12, 13, 24, 25, 26 등과 같은 숫자는 실행 순서를 나타내며, 도시의 편의를 위해 일부 단계들의 실행 순서만을 나타낸 것이다. 특 히, 도 2의 하단에서는 순전파 단계 중 하나의 단계에 대응되는 역전파 단계를 그래디언트 계산 단계 및 도함수 계산 단계로 구분하여 나타내었다. 예를 들어, 실행 순서 11 및 12에 대응되는 단계들은 하나의 activation에 대응되는 그래디언트 계산 단계 및 도함수 계산 단계를 나타낸다. 도 2를 참조하여 상술한 바와 같이, 본 개시에 있어서는, 신경망 모델의 복수의 레이어를 통해 수행되는 학습 단계가 단순히 순전파 단계와 역전파 단계로 구분되는 것이 아니라, 역전파 단계를 더 세부적으로 구분함에 따 라 그래디언트 계산 단계와 도함수 계산 단계로 구분될 수 있다. 그리고 세부적으로 구분된 단계 별로 실행 순 서가 결정될 수 있다. 이하에서 '복수의 단계'라고 함은 도 2의 하단에 도시된 바와 같이 신경망 모델의 학습 단계 전체에 포함되는 단계들을 의미하며, '실행 순서'라 함은 복수의 단계 각각에 할당된 실행 순서를 의미한 다. 한편, 도 2에 도시된 바와 같은 레이어의 종류와 실행 순서는 예시적인 것으로서, 도 2에 도시된 레이어 이외의 레이어가 신경망 모델에 포함될 수 있으며, 역전파 단계를 도 2에 도시된 것보다 더 세부적으로 구분하고 실행 순서를 할당할 수도 있음은 물론이다. 복수의 단계의 실행 순서가 결정되면, 전자 장치는 결정된 실행 순서에 기초하여, 복수의 레이어에서 이용 되는 복수의 텐서(tensor)가 실행 순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득할 수 있다(S120). 본 개시에 있어서 텐서란 신경망 모델에서 이용되는 입출력 데이터, 가중치, 그래디언트, 도함수 등을 총칭하는 의미로 사용된다. 특히, 텐서는 차원(dimension)에 대한 정보, 본 개시에 따른 실행 순서에 대한 정보, 복수의 텐서가 이용되는 단계의 유형에 대한 정보 및 모드 정보 등을 포함하는 스펙(specification) 부분과 텐서의 스 펙에 할당되는 데이터를 의미하는 데이터 부분으로 구별될 수 있다. 이하에서 설명하는 실시 예는 텐서의 스펙 을 정의하는 과정과 텐서의 스펙에 데이터를 할당하는 과정을 포함한다. 제1 정보는 복수의 단계 중 복수의 텐서가 이용되는 단계의 유형에 대한 정보에 기초하여 결정될 수 있다. 여기 서, 복수의 텐서가 이용되는 단계의 유형은, 도 3에 도시된 바와 같이, 순전파 단계(forward, F), 그래디언트 계산 단계(compute gradient, CG) 및 도함수 계산 단계(compute derivative, CD), 그래디언트 계산 단계와 도 함수 계산 단계를 포함하는 역전파 단계(backward, B), 순전파 단계와 역전파 단계를 포함하는 단계(iteration, I) 및 신경망 모델의 전체 학습 단계(Max, M) 각각을 나타내는 유형을 포함할 수 있다. 이하에서는 도 4를 참조하여 단계 S120에 대해 구체적으로 설명한다. 즉, 도 4는 복수의 텐서가 결정된 실행 순 서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하는 과정을 상세하게 설명하기 위 한 도면이다. 도 4에서는 설명의 편의를 위해 신경망 모델이 세 개의 레이어만을 포함하는 경우를 전제로 설명 한다. 도 4에서 Ln은 레이어, Xn는 입출력 텐서, Dn는 도함수, ΔWn은 그래디언트, Wn는 가중치를 의미한다 즉, 도 4의 우측 상단 그림은 신경망 모델에 포함된 세 개의 레이어 L0, L1, L2 각각에 대응되는 입출력 텐서, 도함수, 그래디언트 및 가중치를 나타낸 것이다. 한편, 도 4의 우측 하단 그림은 각각의 레이어를 통해 수행되는 단계와 그 실행 순서를 나타낸다. 구체적 으로, 도 4의 예시에 따르면, 신경망 모델의 학습 단계는 레이어 L0를 통한 순전파 단계(실행 순서 0), 레이어 L1를 통한 순전파 단계(실행 순서 1), 레이어 L2를 통한 순전파 단계(실행 순서 2), 레이어 L2를 통한 그래디언 트 계산 단계(실행 순서 3), 레이어 L2를 통한 도함수 계산 단계(실행 순서 4), 레이어 L1를 통한 그래디언트 계 산 단계(실행 순서 5), 레이어 L1를 통한 도함수 계산 단계(실행 순서 6) 및 레이어 L0를 통한 그래디언트 계산 단계(실행 순서 7)의 순서로 수행될 수 있다. 도 4에서는 점선 원을 실행 순서 8에 표시하였는바, 이는 레이어 L0를 통한 도함수 계산 단계는 필요하지 않은 경우임을 나타낸다. 도 4의 좌측 그림은 도 4의 후측 하단 그림과 같이 복수의 단계의 실행 순서가 결정된 경우, 복수의 텐서가 결정된 실행 순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하는 방법을 나타낸다. 도 4의 좌측 그림에서 각각의 텐서에 대응되는 행에 기재된 숫자는 실행 순서를 나타내며, 괄호 안의 정보는 각각 복수의 텐서가 이용되는 단계의 유형에 대한 정보(괄호 안의 슬러쉬 전단) 및 텐서에 대응되 는 모드 정보(괄호 안의 슬러쉬 후단)를 나타낸다. 여기서, 텐서에 대응되는 모드 정보에 대해서는 도 5 및 도 6을 참조하여 후술한다. 예를 들어, 전자 장치는 텐서 X0가 레이어 L0에서 수행되는 순전파 단계 및 레이어 L0에서 수행되는 그래디 언트 계산 단계에서 이용된다는 점에 기초하여, 텐서 X0가 실행 순서 0 및 실행 순서 7 각각에 대응되는 단계에 서 이용된다는 점을 나타내는 제1 정보를 획득할 수 있다. 즉, 도 4의 그림에서 텐서 X0에 대응되는 행에 0 및 7이 기재된 것은 텐서 X0가 실행 순서 0 및 실행 순서 7 각각에 대응되는 단계에서 이용된다는 점을 나타 낸 것이다. 텐서 X1, 텐서 X2 및 텐서 X3가 이용되는 단계도 텐서 X0가 이용되는 단계를 결정하는 방법과 마찬가 지로 결정될 수 있다. 또한, 전자 장치는 텐서 D3가 레이어 L2에서 수행되는 역전파 단계에서 이용된다는 점에 기초하여, 텐서 D3 가 실행 순서 2 및 실행 순서 3 각각에 대응되는 단계에서 이용된다는 점을 나타내는 제1 정보를 획득할 수 있 다. 텐서 D2 및 텐서 D1가 이용되는 단계도 텐서 D3가 이용되는 단계를 결정하는 방법과 마찬가지로 결정될 수 있다. 그리고, 전자 장치는 텐서 ΔW2가 레이어 L2에서 수행되는 역전파 단계에서 이용된다는 점에 기초하여, 텐 서 ΔW2가 실행 순서 3 및 실행 순서 4 각각에 대응되는 단계에서 이용된다는 점을 나타내는 제1 정보를 획득할수 있다. 텐서 ΔW1 및 텐서 ΔW0가 이용되는 단계도 텐서 ΔW2가 이용되는 단계를 결정하는 방법과 마찬가지로 결정될 수 있다. 또한, 전자 장치는 텐서 W0가 레이어 L0에서 수행되는 신경망 모델의 전체 학습 단계 동안 유지되어야 한다 는 점에 기초하여, 텐서 W0가 실행 순서 0 및 실행 순서 7 각각에 대응되는 단계에서 이용된다는 점을 나타내는 제1 정보를 획득할 수 있다. 텐서 W1 및 텐서 W2가 이용되는 단계도 텐서 W0가 이용되는 단계를 결정하는 방법과 마찬가지로 결정될 수 있다. 제1 정보가 획득되면, 전자 장치는 제1 정보 및 복수의 레이어 중 인접한 레이어들에서 이용되는 텐서들을 공유할 수 있는지에 대한 제2 정보에 기초하여 결정된 실행 순서를 통합할 수 있다(S130). 여기서, 제2 정보는 도 5에 도시된 바와 같이, 텐서가 이미 생성된 상태임을 나타내는 제1 모드 정보(place- holder, P), 텐서를 새로 생성해야 한다는 것을 나타내는 제2 모드 정보(create, C), 텐서의 데이터가 변경되지 만 그 텐서를 인접한 레이어의 다른 텐서와 공유할 수 있다는 것을 나타내는 제3 모드 정보(modify view, MV), 텐서의 데이터가 변경되지 않으므로 텐서를 다른 텐서와 공유할 수 있다는 것을 나타내는 제4 모드 정보(read- only view, RV) 및 텐서를 모든 텐서와 공유할 수 있다는 것을 나타내는 제5 모드 정보(extend, E)와 같은 복수 의 모드 정보를 포함할 수 있다. 구체적으로, 제1 모드 정보 및 제2 모드 정보의 경우에는 텐서를 다른 텐서와 공유할 수 없다는 것을 나타내는 반면, 제3 모드 정보, 제4 모드 정보 및 제5 모드 정보는 텐서를 다른 텐서와 공유할 수 있다는 것을 나타낸다. 특정 텐서에 대응되는 모드 정보가 제1 모드 정보 내지 제5 모드 정보 중 어떠한 것에 해당하는지는 전자 장치 에 의해 결정될 수도 있으며, 개발자 또는 사용자에 의해 설정될 수도 있다. 이하에서는 도 6을 참조하여 단계 S130에 대해 구체적으로 설명한다. 즉, 도 6은 제1 정보 및 제2 정보에 기초 하여 결정된 실행 순서를 통합하는 과정을 설명하기 위한 도면이다. 도 6에 대한 설명에서도 도 4의 경우와 마 찬가지로, 설명의 편의를 위해 신경망 모델이 세 개의 레이어를 포함하는 경우를 전제로 설명한다. 도 4의 경우와 마찬가지로, 도 6에서 Ln은 레이어, Xn는 입출력 텐서, Dn는 도함수, ΔWn은 그래디언트, Wn는 가 중치를 의미한다. 즉, 도 6의 우측 상단 그림은 신경망 모델에 포함된 세 개의 레이어 L0, L1, L2 각각에 대응되는 입출력 텐서, 도함수, 그래디언트 및 가중치를 나타낸 것이다(MV, RV에 대한 설명은 후술한다). 한편, 도 6의 우측 하단 그림은 각각의 레이어를 통해 수행되는 단계와 그 실행 순서를 나타낸다. 구체적 으로, 도 6의 예시에 따르면, 신경망 모델의 학습 단계는 레이어 L0를 통한 순전파 단계(실행 순서 0), 레이어 L1를 통한 순전파 단계(실행 순서 1), 레이어 L2를 통한 순전파 단계(실행 순서 2), 레이어 L2를 통한 도함수 계 산 단계(실행 순서 4), 레이어 L1를 통한 도함수 계산 단계(실행 순서 6) 및 레이어 L0를 통한 그래디언트 계산 단계(실행 순서 7)의 순서로 수행될 수 있다. 도 4에서는 점선 원을 실행 순서 3, 실행 순서 5 및 실행 순서 8 에 표시하였는바, 이는 레이어 L2를 통한 그래디언트 계산 단계, 레이어 L1을 통한 그래디언트 계산 단계 및 레 이어 L0를 통한 도함수 계산 단계는 필요하지 않은 경우임을 나타낸다. 도 6의 좌측 그림은 도 6의 후측 하단 그림과 같이 복수의 단계의 실행 순서가 결정된 경우, 복수의 텐서가 결정된 실행 순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획득하고, 결정 된 실행 순서를 통합하는 방법을 나타낸다. 도 4의 경우와 마찬가지로, 도 6 좌측 그림에서 각각의 텐서에 대응되는 행에 기재된 숫자는 실행 순서를 나타내며, 괄호 안의 정보는 각각 복수의 텐서가 이용되는 단계의 유 형에 대한 정보(괄호 안의 슬러쉬 전단) 및 텐서에 대응되는 모드 정보(괄호 안의 슬러쉬 후단)를 나타낸다. 예를 들어, 도 6에 도시된 바와 같이, 전자 장치는 텐서 X0가 실행 순서 0 및 실행 순서 7 각각에 대응되 는 단계에서 이용된다는 점, 텐서 X1이 실행 순서 0 및 실행 순서 1 각각에 대응되는 단계에서 이용된다는 점, 텐서 X2가 실행 순서 1, 실행 순서 2 및 실행 순서 6 각각에 대응되는 단계에서 이용된다는 점 등을 나타내는 제1 정보를 획득할 수 있다. D3, D2, D1, ΔW0 및 W0에 대한 설명은 생략한다. 일 실시 예에 있어서, 전자 장치는 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순 서가 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 같거나빠르면, 제1 텐서와 제2 텐서가 공유되도록, 결정된 실행 순서의 적어도 일부를 통합할 수 있다. 도 6의 예를 참조하면, 전자 장치는 텐서 X1이 가장 마지막으로 이용되는 단계의 실행 순서가 텐서 X2가 가 장 처음으로 이용되는 단계의 실행 순서보다 늦지 않으면, 텐서 X1과 텐서 X2가 공유되도록 실행 순서를 통합할 수 있다. 구체적으로, 텐서 X1이 가장 마지막으로 이용되는 단계가 실행 순서 1에 대응되는 단계이고, 텐서 X2가 가장 처음으로 이용되는 단계가 실행 순서 1에 대응되는 단계이므로, 텐서 X2을 추가로 정의할 필요가 없고 X1을 그대로 사용할 수 있는 경우라고 할 수 있다. 따라서 텐서 X1과 X2는 공유되고 텐서 X1이 실행 순서 0, 실행 순 서 1, 실행 순서 2 및 실행 순서 6 각각에 대응되는 단계에 이용되도록 결정될 수 있다. 도 6에서는 텐서 X2에 대응되는 모드 정보가 제3 모드 정보(modify view, MV)라고 기재되어 있는바, 이는 텐서 X1의 데이터가 변경되 지만 실행 순서에 비추어 텐서 X2를 인접한 레이어의 다른 텐서인 X1과 공유할 수 있다는 것을 나타낸다. 일 실시 예에 있어서, 전자 장치는 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순 서가 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 느린 경 우에도, 제2 텐서에 대응되는 제2 정보가 제4 모드 정보이면, 제1 텐서와 제2 텐서가 공유되도록, 결정된 실행 순서의 적어도 일부를 통합할 수 있다. 도 6의 예를 참조하면, 전자 장치는 텐서 X2가 가장 마지막으로 이용되는 단계의 실행 순서가 텐서 X3이 가 장 처음으로 이용되는 단계의 실행 순서보다 느린 경우에도, 텐서 X2와 텐서 X3이 공유되도록 실행 순서를 통합 할 수 있다. 구체적으로, 텐서 X2가 가장 마지막으로 이용되는 단계가 실행 순서 6에 대응되는 단계이고, 텐서 X3이 가장 처음으로 이용되는 단계가 실행 순서 2에 대응되는 단계이지만, 전자 장치는 텐서 X3에 대응되는 모드 정보가 제4 모드 정보(read-only view, RV), 즉 텐서 X2의 데이터가 변경되지 않으므로 텐서 X3를 인접한 레이어의 다른 텐서인 X2와 통합할 수 있다는 나타내는 모드 정보이므로, 텐서 X2와 텐서 X3이 공유되도록 실행 순서를 통합할 수 있다. 이상에서는 텐서 X1, 텐서 X2 및 텐서 X3에 대해서만 설명하였으나, 도 6에 도시된 바와 같이, 텐서 D3, 텐서 D2 및 텐서 D3의 사이에서도 텐서 X1, 텐서 X2 및 텐서 X3에 대한 설명과 마찬가지 방법으로 텐서의 공유 및 실행 순서의 통합이 이루어질 수 있다. 한편, 이상에서는 도 6의 실시 예를 참조하여 텐서의 공유 및 실행 순서의 통합에 대해 설명하였으나, 도 4의 실시 예와 같이 텐서의 공유 및 실행 순서의 통합이 이루어질 수 없는 경우(모든 텐서들에 대응되는 제2 정보가 제1 모드 정보 또는 제2 모드 정보인 경우)에는 텐서의 공유 및 실행 순서의 통합이 이루어지지 않을 수 있다. 즉, 본 개시에 따른 단계 S130은 실시 예에 따라서는 수행되지 않을 수 있다. 이 점을 고려할 때, 이하에서 복 수의 단계의 실행 순서가 통합되었다는 것의 의미는 단계 S130에 따른 텐서의 공유 및 실행 순서의 통합이 이루 어진 경우뿐만 아니라 텐서의 공유 및 실행 순서의 통합을 고려하였으나 수행되지 않은 경우를 포함한다. 복수의 단계의 실행 순서가 통합되면, 전자 장치는 통합된 실행 순서에 기초하여, 복수의 텐서에 데이터를 할당하기 위한 메모리의 영역을 최소화하여 복수의 텐서에 데이터를 할당할 수 있다(S140). 구체적으로, 전자 장치는 통합된 실행 순서에 기초하여, 복수의 텐서에 대응되는 데이터를 할당하기 위한 메모리의 영역을 추가로 생성할 것인지 또는 이전에 생성된 메모리의 영역에 덮어쓸 것인지 여부를 결정함으로 써 메모리의 영역을 최소화할 수 있다. 이하에서는 도 7 및 도 8을 참조하여 메모리의 영역을 최소화하여 텐서에 데이터를 할당하는 방법에 대해 구체 적으로 설명한다. 도 7은 도 4의 실시 예에 따라 복수의 레이어에서 이용되는 텐서들과 복수의 단계의 실행 순 서가 최종적으로 결정된 경우 메모리의 영역을 최소화하여 텐서에 데이터를 할당하는 방법을 나타내며, 도 8은 도 6의 실시 예에 따라 복수의 레이어에서 이용되는 텐서들과 복수의 단계의 실행 순서가 최종적으로 결정된 경 우 메모리의 영역을 최소화하여 텐서에 데이터를 할당하는 방법을 나타낸다. 도 7의 그림은 도 4의 실시 예의 경우 복수의 레이어에서 이용되는 텐서들을 순차적으로 나타낸다. 그리고, 그림, 그림 및 그림은 복수의 레이어에서 이용되는 텐서들에 데이터를 할당하는 과정에 서 메모리의 영역을 최소화하는 방법을 나타낸다. 그림을 참조하면, 텐서 W0은 실행 순서 0 및 실행 순서 7 각각에 대응되는 단계에 이용되며, 텐서 W1은 실 행 순서 0 및 실행 순서 7 각각에 대응되는 단계에 이용되므로, 텐서 W1에 대응되는 데이터를 텐서 W0에 대응되 는 메모리의 영역에 덮어쓸 수 없다. 따라서, 전자 장치는 텐서 W1에 대응되는 메모리의 영역을 추가로 할 당할 수 있다. 즉, 텐서 W0는 실행 순서 0에 대응되는 단계뿐만 아니라 실행 순서 7에 대응되는 단계에서도 유 효성(validity)이 보장되어야 하므로 텐서 W1에 대응되는 데이터를 텐서 W0에 대응되는 메모리의 영역에 덮어쓸 수 없고, 따라서 텐서 W1에 대응되는 메모리의 영역을 추가로 할당하여야 한다. 마찬가지 이유에서, 텐서 W2, 텐 서 X0, 텐서 X1, 텐서 X2 및 텐서 X3에 대응되는 메모리의 영역이 추가로 할당된다. 이상에서는 텐서 W1에 대응되는 데이터를 할당하기 위한 메모리의 영역을 고려함에 있어서는 W0에 대응되는 메모 리의 영역에 덮어쓸 수 있는지 여부만을 고려하였으나, 텐서 W2에 대응되는 데이터를 할당하기 위한 메모리의 영 역을 고려함에 있어서는 텐서 W1뿐만 아니라 텐서 W0에 대응되는 메모리의 영역에 텐서 W2에 대응되는 데이터를 덮어쓸 수 있는지 여부도 고려할 수 있다. 그림을 참조하면, 텐서 X3는 실행 순서 2에 대응되는 단계에 이용되고 텐서 D3는 실행 순서 3 및 실행 순서 4 각각에 대응되는 단계에서 이용되므로, 텐서 D3에 대응되는 데이터를 텐서 X3에 대응되는 메모리의 영역에 덮 어쓸 수 있다. 따라서, 전자 장치는 텐서 D3에 대응되는 메모리의 영역을 추가로 할당하지 않고 텐서 X3에 대응되는 메모리의 영역을 이용할 수 있다. 그림에서 텐서 X3가 재사용(reused)된다는 것의 의미는 텐서 D3 에 데이터를 할당하기 위해 텐서 X3에 대응되는 메모리의 영역이 이용될 수 있다는 것을 의미한다. 한편, 텐서 D3는 실행 순서 3 및 실행 순서 4 각각에 대응되는 단계에서 이용되고 텐서 ΔW2도 실행 순서 3 및 실행 순서 4 각각에 대응되는 단계에서 이용되므로, 텐서 ΔW2에 대응되는 메모리의 영역은 추가로 할당된다. 그림을 참조하면, 텐서 X2는 실행 순서 1 및 실행 순서 3 각각에 대응되는 단계까지만 유효성이 보장되면 되고, 텐서 D2는 실행 순서 4 및 실행 순서 6 각각에 대응되는 단계에서 이용되므로, 텐서 D2에 대응되는 데이터 를 텐서 X2에 대응되는 메모리의 영역에 덮어쓸 수 있다. 따라서, 전자 장치는 텐서 D3에 대응되는 메모리 의 영역을 추가로 할당하지 않고 텐서 X2에 대응되는 메모리의 영역을 이용할 수 있다. 그림에서 텐서 X2가 재사용(reused)된다는 것의 의미는 텐서 D2에 데이터를 할당하기 위해 텐서 X2에 대응되는 메모리의 영역이 이용 될 수 있다는 것을 의미한다. 한편, 도 7의 최대 메모리 소비(peak memory consumption)는 텐서들에 데이터를 할당하도록 허용된 메모리 용량 의 한계치를 나타내며, 이는 메모리의 사양(specification)과 사용자/개발자의 설정에 따라 달라질 수 있다. 그 림에서 텐서 D3 및 텐서 ΔW2 각각에 대응되는 메모리의 영역을 추가적으로 할당하는 경우, 도 7의 예시에 따른 최대 메모리 소비에 도달하게 된다. 따라서 전자 장치는 앞서 할당된 텐서 X3에 대응되는 메모리의 영역 및 앞서 할당된 텐서 X2에 대응되는 메모리의 영역에 텐서 D3에 대응되는 데이터 및 텐서 D2에 대응되는 데 이터를 덮어쓸 수 있는지 여부에 기초하여 데이터를 할당할 수 있다. 다만, 데이터를 텐서에 할당하는 과정에서 최대 메모리 소비에 도달하지 않는 경우에도 앞서 할당된 텐서에 대응되는 메모리의 영역을 이용할 수도 있음은 물론이다. 도 8의 그림은 도 6의 실시 예의 경우 복수의 레이어에서 이용되는 텐서들을 순차적으로 나타낸다. 그리고, 그림, 그림 및 그림은 복수의 레이어에서 이용되는 텐서들에 데이터를 할당하는 과정에 서 메모리의 영역을 최소화하는 방법을 나타낸다. 그림을 참조하면, 텐서 W0은 실행 순서 0 및 실행 순서 7 각각에 대응되는 단계에 이용되며, 텐서 W1은 실 행 순서 0 및 실행 순서 7 각각에 대응되는 단계에 이용되므로, 텐서 W1에 대응되는 데이터를 텐서 W0에 대응되 는 메모리의 영역에 덮어쓸 수 없다. 따라서, 전자 장치는 텐서 W1에 대응되는 메모리의 영역을 추가로 할 당할 수 있다. 마찬가지 이유에서, 텐서 W2, 텐서 X0, 텐서 X1 및 텐서 X3에 대응되는 메모리의 영역이 추가로 할당된다. 여기서, 텐서 X2가 생략된 것은 도 6을 참조하여 상술한 바와 같은 텐서의 공유와 실행 순서의 통합과정에 따른 것이다. 그림을 참조하면, 텐서 X3는 실행 순서 2에 대응되는 단계에 이용되고 텐서 D3는 실행 순서 3 및 실행 순서 4 각각에 대응되는 단계에서 이용되므로, 텐서 D3에 대응되는 데이터를 텐서 X3에 대응되는 메모리의 영역에 덮 어쓸 수 있다. 따라서, 전자 장치는 텐서 D3에 대응되는 메모리의 영역을 추가로 할당하지 않고 텐서 X3에 대응되는 메모리의 영역을 이용할 수 있다. 한편, 텐서 ΔW2는 실행 순서 3 및 실행 순서 4 각각에 대응되는 단 계에서 이용되는데, 기 할당된 메모리의 영역 중 텐서 ΔW2를 덮어쓸 수 있는 영역은 존재하지 않으므로 텐서 Δ W2에 대응되는 메모리의 영역은 추가로 할당된다. 그림을 참조하면, 텐서 D2는 실행 순서 4 및 실행 순서 7 각각에 대응되는 단계에서 이용되는데, 기 할당 된 메모리의 영역 중 텐서 D2를 덮어쓸 수 있는 영역은 존재하지 않으므로 텐서 D2에 대응되는 메모리의 영역은 추가로 할당된다. 그림을 참조하면, 텐서 ΔW0는 실행 순서 7에 대응되는 단계에 이용되는데, 텐서 T1, 텐서 T2, 텐서 D3 및 텐서 ΔW2는 모두 실행 순서 7에 대응되는 단계 이전까지만 유효성이 보장되면 되기 때문에 텐서 ΔW0는 텐서 T1, 텐서 T2, 텐서 D3 또는 텐서 ΔW2에 대응되는 메모리의 영역에 덮어쓸 수 있다. 따라서, 전자 장치는 텐서 ΔW2에 대응되는 메모리의 영역을 추가로 할당하지 않고 텐서 ΔW0는 텐서 T1, 텐서 T2, 텐서 D3 또는 텐서 ΔW2에 대응되는 메모리의 영역을 이용할 수 있다. 이에 따라 텐서 ΔW2에 대응되는 메모리의 영역과 텐서 D2에 대응되는 메모리의 영역 사이에는 절편(fragment)이 존재하게 된다. 상술한 바와 같은 단계 S110 내지 S140이 수행된 후, 전자 장치는 복수의 텐서 및 복수의 텐서들에 할당된 데이터를 이용하여 통합된 실행 순서에 따라 신경망 모델을 학습시킬 수 있다(S150). 구체적으로, 상술한 바와 같이 복수의 단계의 실행 순서에 따라 복수의 텐서 및 복수의 텐서에 할당되는 데이터 가 정의되면, 전자 장치는 복수의 텐서 및 복수의 텐서들에 할당된 데이터를 이용하여 통합된 실행 순서에 따라 신경망 모델을 학습시킴으로써 신경망 모델의 복수의 레이어 각각의 가중치를 업데이트할 수 있다. 특히, 본 개시에 따른 신경망 모델이 서버에 의해 기 학습된 후 본 개시에 따른 전자 장치에 의해 다시 학 습되는 경우, 상술한 바와 같은 학습 결과에 따라 신경망 모델이 전자 장치의 사용자에 맞도록 개인화될 수 있다. 이상에서 도 1 내지 도 7을 참조하여 상술한 실시 예에 따르면, 전자 장치는 복수의 단계의 실행 순서에 따라 복수의 텐서 및 복수의 텐서에 할당되는 데이터를 효율적으로 정의함으로써 메모리의 사용량을 최소화할 수 있게 된다. 그리고 이에 따라, 특히 온 디바이스(on-device)에서 오버헤드(overhead) 없이 개인화를 위한 신 경망 모델의 학습을 효율적으로 수행할 수 있게 된다. 도 9 및 도 10은 본 개시의 일 실시 예에 따라 데이터 로딩 시간을 감소시키는 방법에 대해 설명하기 위한 도면 이다. 본 개시에 있어서, 로딩 시간이라 함은 신경망 모델의 학습을 수행하기 위해 필요한 데이터를 플래시 메모리 (flash memory), eMMC(embedded multimedia card) 등과 같은 비휘발성 메모리에 저장된 데이터를 RAM(random access memory) 또는 프로세서에 포함된 글로벌 버퍼(global buffer)등과 같은 휘발성 메모리에 불러들이는 과 정에서 소요되는 시간을 의미한다. 다만, 어떠한 유형의 저장 공간에서 어떠한 유형의 저장 공간으로 데이터를 로딩할 것인지에 대해 특별한 제한이 있는 것은 아니다. 도 9는 신경망 모델의 학습에 있어서 n번째 반복(iteration)을 수행하는 경우 획득되는 정보를 나타내며, 도 10 은 신경망 모델의 학습에 있어서 n+1번째 반복을 수행하는 경우 획득되는 정보를 나타낸다. 이하에서는 도 9의 n번째 반복이 첫번째 반복이고, n+1번째 반복이 두번째 반복임을 전제로 설명한다. 도 9 및 도 10에서 L1 내지 L9는 신경망 모델에 포함된 9개의 레이어들 각각을 나타낸다. 그리고, look a head 라는 용어는 각각의 레이어에서 몇 개의 단계를 미리 고려할 지를 나타내는 인덱스 정보를 말한다. 예를 들어, 제1 레이어의 look a head가 1이면 제1 레이어의 연산 시 제1 레이어에서 소요되는 연산 시간과 데이터의 최대로딩 시간만을 고려하고, 제2 레이어의 look a head가 2이면 제2 레이어의 연산 시 제2 레이어에서 소요되는 연 산 시간과 데이터의 최대 로딩 시간뿐만 아니라, 다음 레이어인 제3 레이어에서 소요되는 연산 시간과 데이터의 최대 로딩 시간을 고려한다. 도 9 및 도 10에서 computation (TC)는 각각의 레이어 별 연산 시간을 나타내며, max load (TL)은 각각의 레이 어 별 데이터의 최대 로딩 시간을 나타낸다. 그리고, diff (TC-TL)은 각각의 레이어 별 연산 시간에서 각각의 레 이어 별 데이터의 최대 로딩 시간을 뺀 값을 나타낸다. 즉, diff가 음수이면 해당 레이어의 연산 시간 보다 데 이터의 최대 로딩 시간이 긴 경우이므로 로딩을 기다려야 하는 경우라고 할 수 있다. 반대로, diff가 양수이면 해당 레이어의 연산 시간 보다 데이터의 최대 로딩 시간이 짧은 경우이므로 로딩을 기다릴 필요가 없고 오히려 추가적인 데이터 로딩에 할애될 수 있는 시간이 존재하는 경우라고 할 수 있다. 도 9를 참조하면, 전자 장치는 첫번째 반복을 수행하는 동안 우선 look a head를 1로 설정한 후, 각각의 레이어 별 연산 시간(TC), 각각의 레이어 별 데이터의 최대 로딩 시간(TL), 그리고 각각의 레이어 별 연산 시간 에서 각각의 레이어 별 데이터의 최대 로딩 시간을 뺀 값(diff)을 산출할 수 있다. 예를 들어, 전자 장치는 레이어 L1에서 소요되는 연산 시간과 데이터의 최대 로딩 시간만에 기초하여, 레 이어 L1의 연산 시간은 1이고, 최대 로딩 시간은 3이며, 따라서 연산 시간과 최대 로딩 시간의 차이가 -2라는 정보를 획득할 수 있다. 이는 레이어 L1의 연산을 수행하는 경우 2라는 시간만큼 데이터 로딩을 기다려야 하는 경우라고 할 수 있다. 또한, 전자 장치는 레이어 L2에서 소요되는 연산 시간과 데이터의 최대 로딩 시간만에 기초하여, 레이어 L2 의 연산 시간은 5이고, 최대 로딩 시간은 0이며(즉, 이미 로딩된 데이터를 이용하는 경우임), 따라서 연산 시간 과 최대 로딩 시간의 차이가 5라는 정보를 획득할 수 있다. 이는 레이어 L2의 연산을 수행하는 경우 5라는 시간 만큼 데이터 로딩에 할애할 수 있는 경우라고 할 수 있다. 나아가, 전자 장치는 레이어 L1 및 레이어 L2에 대한 경우와 마찬가지 방법으로 레이어 L3 내지 레이어 L9 에 대한 연산을 수행하면서 각각의 레이어 별 연산 시간, 최대 로딩 시간 및 연산 시간과 최대 로딩 시간 사이 의 차이를 산출할 수 있다. 도 10을 참조하면, 전자 장치는 두번째 반복을 수행하는 동안 look a head을 업데이트하면서 연산 시간과 최대 로딩 시간 사이의 차이를 0 또는 양수가 되도록 할 수 있다. 구체적으로, 첫번째 반복을 수행한 결과에 따 른 diff 값이 음수인 레이어가 존재하는 경우, 그 레이어에 앞선 레이어들 중 diff 값이 양수인 레이어에서 미 리 로딩을 수행함으로써 전체적인 로딩 지연 시간을 감소시킬 수 있다. 예를 들어, 레이어 L1에 대해서는 후술하고 우선 레이어 L2에서부터 설명하면, 레이어 L2 내지 레이어 L4의 경우 에는 diff 값이 양수이므로 레이어 L2 내지 레이어 L4의 로딩 지연 시간을 감소시키기 위해 앞선 레이어에서 미 리 로딩을 수행할 필요는 없다. 이는 레이어 L6, 레이어 L7 및 레이어 L9의 경우에도 마찬가지이다. 그런데, 레이어 L5의 경우 diff 값이 -1이므로, 1에 해당하는 시간만큼 앞선 레이어에서 미리 로딩을 수행하는 것이 바람직하다고 할 수 있다. 따라서, 전자 장치는 레이어 L4의 look a head를 2로 조정하고, 최대 로딩 시간을 1만큼 증가시켜 3으로 조정할 수 있다. 그 결과, 레이어 L4의 diff 값은 여전히 0 이상이기 때문에 레이 어 L4에서 로딩 시간 지연은 여전히 일어나지 않으며, L5의 diff 값이 0으로 조정되기 때문에 L5의 로딩 시간 지 연 또한 일어나지 않게 된다. 한편, 레이어 L8의 경우 diff 값이 -2이므로, 2에 해당하는 시간만큼 앞선 레이어에서 미리 로딩을 수행하는 것 이 바람직하다고 할 수 있다. 따라서, 전자 장치는 레이어 L7의 look a head를 1로 조정하고, 최대 로딩 시간을 1만큼 증가시켜 1로 조정할 수 있다. 그 결과, 레이어 L7의 diff 값은 여전히 0 이상이기 때문에 레이어 L7에서 로딩 시간 지연은 여전히 일어나지 않으며, 다만 L5의 diff 값은 -2에서 -1로 감소하지만 여전히 로딩 시 간 지연이 일어나는 경우라고 할 수 있다. 따라서, 전자 장치는 레이어 L6의 look a head를 2로 조정하고, 최대 로딩 시간을 1만큼 증가시켜 1로 조정할 수 있다. 그 결과, 레이어 L6의 diff 값은 여전히 0 이상이기 때문에 레이어 L6에서 로딩 시간 지연은 여전히 일어나지 않으며, L8의 diff 값이 0으로 조정되기 때문에 L8의 로 딩 시간 지연 또한 일어나지 않게 된다. 한편, 이상에서는 레이어 L1에 대한 설명을 생략하고 레이어 L2에 대해서부터 설명하였으나, 신경망 모델의 학습 은 반복적으로 수행되는바, 전자 장치는 상술한 방법과 마찬가지 방법으로 레이어 L9의 연산 단계를 수행하 는 동안 레이어 L1에 필요한 로딩을 미리 수행할 수 있다. 신경망 모델을 학습시키는 동안 상술한 바와 같은 반복 횟수가 증가되면, look a head 값이 각각의 레이어 별로 최적화된 값으로 수렴하게 되고, 각각의 레이어 별 diff 값이 0 또는 양수로 조정될 수 있다. 도 9 및 도 10을 참조하여 상술한 실시 예에 따르면, 전자 장치는 복수의 레이어 별 연산 시간과 데이터 로딩 시간의 균형을 맞춰, 전체 레이어에서 소요되는 데이터 로딩 시간을 현저하게 감소시킬 수 있게 되며, 그 결과 메모리의 사용량이 최소화될 수 있다. 도 11은 본 개시의 일 실시 예에 따라 신경망 모델의 연산 단계에 이용되는 레이어의 개수를 조정하는 방법에 대해 설명하기 위한 도면이다. 도 11의 N, N+1 및 N+2는 학습 과정의 반복 횟수를 구별하여 나타내는 것이며, 실선으로 표시된 레이어는 연산 단계에 이용되는 레이어를 나타내며, 점선으로 표시된 레이어는 연산 단계에 이용되지 않는 레이어를 나타낸다. 여기서, 연산 단계란 순전파 단계를 의미한다. 구체적으로, 연산 단계에 이용되는 레이어는 그래디언트를 산출하여 가중치를 업데이트하는 레이어로서, 그래디 언트를 계산하기 위해서는 순전파 단계에서 산출된 결과 값을 이용하기 때문에 이를 역전파 단계를 수행하기 전 까지 메모리에 로딩해 놓고 있어야 한다. 반면, 연산 단계에 이용되지 않는 레이어들은 가중치를 업데이트하지 않고 역전파 단계에서 도함수를 산출하는 단계에서만 이용되기 때문에 순전파 단계에서 산출된 결과 값을 로딩 해 놓을 필요가 없다. 구체적으로, 전자 장치는 N번째 반복에서, 전체 레이어 중 홀수번째 레이어들(도 11의 layer0, layer2, layer4, layer7, layer10)만을 연산 단계에서 이용할 수 있다. 이 경우, 전체 레이어 중 짝수번째 레이어들(도 11의 layer1, layer3, layer5, layer9)은 전술한 바와 같이 연산 단계에 이용되지 않고 역전파 단계에서 도함수 를 산출하는 단계에서만 이용되기 때문에 메모리 사용량을 줄일 수 있게 된다. 그리고, 신경망 모델의 학습에 있어서 모든 레이어의 가중치를 업데이트해야 하기 때문에, 전자 장치는 N+1번째 반복에서, 전체 레이어 중 짝수번째 레이어들(도 11의 layer1, layer3, layer5, layer9)만을 연산 단계 에서 이용하고, 전체 레이어 중 홀수번째 레이어들(도 11의 layer0, layer2, layer4, layer7, layer10)은 역전파 단계에서 도함수를 산출하는 단계에서 이용할 수 있다. 나아가, 전자 장치는 N+2번째 반복에서, 전체 레이어 중 홀수번째 레이어들(도 11의 layer0, layer2, layer4, layer7, layer10)만을 연산 단계에서 이용하고, 전체 레이어 중 짝수번째 레이어들(도 11의 layer1, layer3, layer5, layer9)은 역전파 단계에서 도함수를 산출하는 단계에서 이용할 수 있다. 한편, 이상에서는 전체 레이어 중 홀수번째 레이어들과 짝수번째 레이어들을 구분하여 연산 단계에 이용하는 실 시 예에 대해 설명하였으나, 각각의 반복에서 연산 단계에 이용되는 레이어들은 도 11의 예시와 달리 선택될 수 도 있음은 물론이다. 도 11을 참조하여 상술한 실시 예에 따르면, 전자 장치는 효과적인 방법으로 메모리를 사용하면서 신경망 모델을 학습시킬 수 있게 된다. 한편, 각각의 반복에서 복수의 레이어 중 일부 레이어만을 이용하는 경우 신경 망 모델의 정확도가 감소할 우려가 있을 수 있다. 그러나, 본 개시에 따르면 다음 반복에서는 이전 반복에서 이 용되지 않은 레이어들을 연산 단계에 참여시킬 수 있다. 그리고 본 개시는 서버에 의해 기 학습된 후 전자 장치 에 의해 개인화를 위해 다시 학습되는 경우에 적용될 수 있다. 결국 상술한 실시 예에 따르면, 신경망 모 델의 정확도를 크게 감소시키지 않는 범위 내에서 메모리의 사용량을 최소화할 수 있게 된다.도 12는 본 개시의 일 실시 예에 따른 전자 장치의 구성을 간략하게 나타내는 블록도이고, 도 13은 본 개 시의 일 실시 예에 따른 전자 장치의 구성을 상세하게 나타내는 블록도이다. 도 12에 도시된 바와 같이, 본 개시의 일 실시 예에 따른 전자 장치는 메모리 및 프로세서를 포 함한다. 메모리에는 전자 장치에 관한 적어도 하나의 인스트럭션(instruction)이 저장될 수 있다. 그리고, 메 모리에는 전자 장치를 구동시키기 위한 O/S(Operating System)가 저장될 수 있다. 또한, 메모리 에는 본 개시의 다양한 실시 예들에 따라 전자 장치가 동작하기 위한 각종 소프트웨어 프로그램이나 애플리케이션이 저장될 수도 있다. 그리고, 메모리는 플래시 메모리(Flash Memory) 등과 같은 반도체 메모리나 하드디스크(Hard Disk) 등과 같은 자기 저장 매체 등을 포함할 수 있다. 구체적으로, 메모리에는 본 개시의 다양한 실시 예에 따라 전자 장치가 동작하기 위한 각종 소프트웨 어 모듈이 저장될 수 있으며, 프로세서는 메모리에 저장된 각종 소프트웨어 모듈을 실행하여 전자 장 치의 동작을 제어할 수 있다. 즉, 메모리는 프로세서에 의해 액세스되며, 프로세서에 의한 데이터의 독취/기록/수정/삭제/갱신 등이 수행될 수 있다. 한편, 본 개시에서 메모리라는 용어는 메모리, 프로세서 내 롬(미도시), 램(미도시) 또는 전자 장치에 장착되는 메모리 카드(미도시)(예를 들어, micro SD 카드, 메모리 스틱)를 포함하는 의 미로 사용될 수 있다. 특히, 본 개시에 따른 다양한 실시 예에 있어서, 메모리에는 신경망 모델에 관련된 데이터, 구체적으로, 신경망 모델의 레이어들과 가중치를 비롯한 각종 파라미터에 대한 정보가 저장될 수 잇다. 또한, 메모리에 는 본 개시에 따른 복수의 텐서, 복수의 텐서에 할당되는 데이터 등이 저장될 수 있다. 그리고, 메모리에 는 본 개시에 따라 결정된 복수의 단계의 실행 순서에 대한 정보, 본 개시에 따른 제1 정보, 제2 정보, 복수의 텐서가 이용되는 단계의 유형에 대한 정보 등이 저장될 수 있다. 그 밖에도 본 개시의 목적을 달성하기 위한 범위 내에서 필요한 다양한 정보가 메모리에 저장될 수 있으며, 메모리에 저장된 정보는 서버 또는 외부 장치로부터 수신되거나 사용자에 의해 입력됨에 따라 갱 신될 수도 있다. 프로세서는 전자 장치의 전반적인 동작을 제어한다. 구체적으로, 프로세서는 메모리를 포 함하는 전자 장치의 구성과 연결되며, 상술한 바와 같은 메모리에 저장된 적어도 하나의 인스트럭션 을 실행함으로써, 전자 장치의 동작을 전반적으로 제어할 수 있다. 프로세서는 다양한 방식으로 구현될 수 있다. 예를 들어, 프로세서는 주문형 집적 회로(Application Specific Integrated Circuit, ASIC), 임베디드 프로세서, 마이크로 프로세서, 하드웨어 컨트롤 로 직, 하드웨어 유한 상태 기계(hardware Finite State Machine, FSM), 디지털 신호 프로세서(Digital Signal Processor, DSP) 중 적어도 하나로 구현될 수 있다. 한편, 본 개시에서 프로세서라는 용어는 CPU(Central Processing Unit), GPU(Graphic Processing Unit) 및 MPU(Main Processing Unit)등을 포함하는 의미로 사용될 수 있다. 특히, 본 개시에 따른 다양한 실시 예에 있어서, 프로세서는 신경망 모델의 복수의 레이어를 통해 수행되 는 학습 단계를 순전파 단계, 그래디언트(gradient) 계산 단계 및 도함수 계산 단계를 포함하는 복수의 단계로 구분하여 복수의 단계의 실행 순서를 결정하고, 결정된 실행 순서에 기초하여, 복수의 레이어에서 이용되는 복 수의 텐서(tensor)가 결정된 실행 순서에 따른 복수의 단계 중 어떠한 단계에 이용되는지에 대한 제1 정보를 획 득하며, 제1 정보 및 복수의 레이어 중 인접한 레이어들에서 이용되는 텐서들을 공유할 수 있는지에 대한 제2 정보에 기초하여 결정된 실행 순서를 통합하고, 통합된 실행 순서에 기초하여, 복수의 텐서에 대응되는 데이터 를 할당하기 위한 메모리의 영역을 최소화하여 복수의 텐서에 데이터를 할당하며, 복수의 텐서 및 복수의 텐서들에 할당된 데이터를 이용하여 통합된 실행 순서에 따라 신경망 모델을 학습시킬 수 있다. 여기서, 제1 정 보 및 제2 정보에 대해서는 전술한 바 있으므로 동일한 내용에 대한 중복 설명은 생략한다. 일 실시 예에 있어서, 프로세서는 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서 가 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 같거나 빠 르면, 제1 텐서와 제2 텐서가 공유되도록 결정된 실행 순서의 적어도 일부를 통합할 수 있다. 일 실시 예에 있어서, 프로세서는 복수의 텐서 중 제1 텐서가 가장 마지막으로 이용되는 단계의 실행 순서 가 제1 텐서의 레이어와 인접한 레이어의 제2 텐서가 가장 처음으로 이용되는 단계의 실행 순서보다 느린 경우, 제2 텐서에 대응되는 제2 정보가 제4 모드 정보이면, 제1 텐서와 제2 텐서가 공유되도록 결정된 실행 순서의 적 어도 일부를 통합할 수 있다. 일 실시 예에 있어서, 프로세서는 통합된 실행 순서에 기초하여, 복수의 텐서에 대응되는 데이터를 할당하 기 위한 메모리의 영역을 추가로 생성할 것인지 또는 이전에 생성된 메모리의 영역에 덮어쓸 것인지 여부를 결정함으로써 메모리의 영역을 최소화할 수 있다. 그 밖에도 도 1 내지 도 11을 참조하여 상술한 바와 같은 다양한 실시 예는 프로세서의 제어 과정에 있어 서도 마찬가지로 적용될 수 있는바, 동일한 내용에 대한 상세한 중복 설명은 생략한다. 한편, 도 13에 도시된 바와 같이, 프로세서는 텐서 관리 모듈(tensor management module, 121) 및 데이터 할당 모듈(data allocation module, 122)을 더 포함할 수 있다. 전술한 바와 같이, 본 개시에 따른 텐서는 차원에 대한 정보, 그리고 본 개시에 따른 실행 순서에 대한 정보, 복수의 텐서가 이용되는 단계의 유형에 대한 정보 및 모드 정보 등을 포함하는 스펙(specification) 부분과 텐 서의 스펙에 할당되는 데이터를 의미하는 데이터 부분으로 구별될 수 있다. 그리고, 도 1 내지 도 8을 참조하여 설명한 실시 예는 텐서의 스펙을 정의하는 과정과 텐서의 스펙에 데이터를 할당하는 과정을 포함한다. 그리고, 텐서 관리 모듈은 텐서의 스펙을 정의하는 과정을 제어하는 모듈을 말하며, 텐서 풀(tensor poo l)와 같이 명명될 수도 있다. 구체적으로, 텐서 관리 모듈은 도 1의 단계 S110, S120 및 S130에 따른 동작 을 수행할 수 있다. 데이터 할당 모듈은 텐서의 스펙에 데이터를 할당하는 과정을 제어하는 모듈을 말하며, 메모리 풀 (memory planner)와 같이 명명될 수도 있다. 구체적으로, 데이터 할당 모듈은 도 1의 단계 S140에 따른 동 작을 수행할 수 있다. 이상에서는 프로세서에 포함된 모듈의 예로서 텐서 관리 모듈 및 데이터 할당 모듈에 대해 설명 하였으나, 그 밖에도 본 개시에 따른 다양한 동작에 대응되는 모듈들이 하드웨어 모듈 또는 소프트웨어 모듈의 형태로 구현될 수 있음은 물론이다. 한편, 이상에서 상술한 바와 같은 신경망 모델에 관련된 기능은 메모리 및 프로세서를 통해 수행될 수 있다. 프로세서는 하나 또는 복수의 프로세서로 구성될 수 있다. 이때, 하나 또는 복수의 프로세서는 CPU, AP 등과 같은 범용 프로세서, GPU. VPU 등과 같은 그래픽 전용 프로세서 또는 NPU와 같은 인공 지능 전용 프로세서일 수 있다. 하나 또는 복수의 프로세서는, 비휘발성 메모리 및 휘발성 메모리에 저장된 기 정의된 동작 규 칙 또는 인공 지능 모델에 따라, 입력 데이터를 처리하도록 제어한다. 기 정의된 동작 규칙 또는 인공 지능 모 델은 학습을 통해 만들어진 것을 특징으로 한다. 여기서, 학습을 통해 만들어진다는 것은, 다수의 학습 데이터들에 학습 알고리즘을 적용함으로써, 원하는 특성 의 기 정의된 동작 규칙 또는 인공 지능 모델이 만들어짐을 의미한다. 이러한 학습은 본 개시에 따른 인공 지능 이 수행되는 기기 자체에서 이루어질 수도 있고, 별도의 서버/시스템을 통해 이루어질 수도 있다. 인공 지능 모델은, 복수의 신경망 레이어들로 구성될 수 있다. 각 레이어는 복수의 가중치(weight values)을 갖 고 있으며, 이전(previous) 레이어의 연산 결과와 복수의 가중치의 연산을 통해 레이어의 연산을 수행한다. 신 경망의 예로는, CNN (Convolutional Neural Network), DNN (Deep Neural Network), RNN (Recurrent Neural Network), RBM (Restricted Boltzmann Machine), DBN (Deep Belief Network), BRDNN(Bidirectional Recurrent Deep Neural Network), GAN(Generative Adversarial Networks) 및 심층 Q-네트워크 (Deep Q-Networks)이 있으 며, 본 개시에서의 신경망은 명시한 경우를 제외하고 전술한 예에 한정되지 않는다. 학습 알고리즘은, 다수의 학습 데이터들을 이용하여 소정의 대상 기기(예컨대, 로봇)을 훈련시켜 소정의 대상 기기 스스로 결정을 내리거나 예측을 할 수 있도록 하는 방법이다. 학습 알고리즘의 예로는, 지도형 학습 (supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또 는 강화 학습(reinforcement learning)이 있으며, 본 개시에서의 학습 알고리즘은 명시한 경우를 제외하고 전술 한 예에 한정되지 않는다.기기로 읽을 수 있는 저장매체는, 비일시적(non-transitory) 저장매체의 형태로 제공될 수 있다. 여기서, '비일 시적 저장매체'는 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다. 예로, '비일시적 저장매체'는 데이터가 임시적으로 저장되는 버퍼를 포함할 수 있다. 일 실시 예에 따르면, 본 문서에 개시된 다양한 실시 예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래 될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory (CD- ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어TM)를 통해 또는 두개의 사용자 장치들 (예: 스마트폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품(예: 다운로더블 앱(downloadable app))의 적어도 일부는 제조사의 서버, 어플리케이션 스 토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다. 이상에서 상술한 바와 같은 본 개시의 다양한 실시 예들에 따른 구성 요소(예: 모듈 또는 프로그램) 각각은 단 수 또는 복수의 개체로 구성될 수 있으며, 전술한 해당 서브 구성 요소들 중 일부 서브 구성 요소가 생략되거나, 또는 다른 서브 구성 요소가 다양한 실시 예에 더 포함될 수 있다. 대체적으로 또는 추가적으로, 일부 구성 요소들(예: 모듈 또는 프로그램)은 하나의 개체로 통합되어, 통합되기 이전의 각각의 해당 구성 요소 에 의해 수행되는 기능을 동일 또는 유사하게 수행할 수 있다. 다양한 실시 예들에 따른, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적, 병렬적, 반 복적 또는 휴리스틱하게 실행되거나, 적어도 일부 동작이 다른 순서로 실행되거나, 생략되거나, 또는 다른 동작 이 추가될 수 있다. 한편, 본 개시에서 사용된 용어 \"부\" 또는 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구성된 유닛을 포함하 며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로 등의 용어와 상호 호환적으로 사용될 수 있다. \"부\" 또는 \" 모듈\"은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 모듈은 ASIC(application-specific integrated circuit)으로 구성될 수 있다. 본 개시의 다양한 실시 예들은 기기(machine)(예: 컴퓨터)로 읽을 수 있는 저장 매체(machine-readable storage media에 저장된 명령어를 포함하는 소프트웨어로 구현될 수 있다. 기기는 저장 매체로부터 저장된 명령 어를 호출하고, 호출된 명령어에 따라 동작이 가능한 장치로서, 개시된 실시 예들에 따른 전자 장치(예: 전자 장치)를 포함할 수 있다. 상기 명령이 프로세서에 의해 실행될 경우, 프로세서가 직접 또는 상기 프로세서의 제어 하에 다른 구성요소들 을 이용하여 상기 명령에 해당하는 기능을 수행할 수 있다. 명령은 컴파일러 또는 인터프리터에 의해 생성 또는 실행되는 코드를 포함할 수 있다. 이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에"}
{"patent_id": "10-2022-0031573", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 당해 개시가 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술 적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다."}
{"patent_id": "10-2022-0031573", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 개시의 일 실시 예에 따른 전자 장치의 제어 방법을 나타내는 흐름도, 도 2는 본 개시의 일 실시 예에 따른 복수의 단계의 실행 순서를 나타내는 도면, 도 3은 본 개시의 일 실시 예에 따른 복수의 텐서가 이용되는 단계의 유형을 나타내는 도면, 도 4는 본 개시에 따른 제1 정보의 획득 과정을 상세하게 설명하기 위한 도면, 도 5는 본 개시의 일 실시 예에 따른 복수의 텐서에 대한 모드 정보들을 나타내는 도면, 도 6은 제1 정보 및 제2 정보에 기초하여 결정된 실행 순서를 통합하는 과정을 설명하기 위한 도면, 도 7은 본 개시의 일 실시 예에 있어서 메모리의 영역을 최소화하여 텐서에 데이터를 할당하는 방법을 나타내는 도면, 도 8은 본 개시의 다른 실시 예에 있어서 메모리의 영역을 최소화하여 텐서에 데이터를 할당하는 방법을 나타내 는 도면, 도 9 및 도 10은 본 개시의 일 실시 예에 따라 데이터 로딩 시간을 감소시키는 방법에 대해 설명하기 위한 도면, 도 11은 본 개시의 일 실시 예에 따라 신경망 모델의 연산 단계에 이용되는 레이어의 개수를 조정하는 방법에 대해 설명하기 위한 도면, 도 12는 본 개시의 일 실시 예에 따른 전자 장치의 구성을 간략하게 나타내는 블록도, 그리고, 도 13은 본 개시의 일 실시 예에 따른 전자 장치의 구성을 상세하게 나타내는 블록도이다."}
