-kernel name = MulSqrtAddiDiviSubOutputSubMulAddOutputConvertConvertMulSubMulAddOutputMulSqrtAddiDiviSubOutputSubMulAddOutputMulSubMulAddOutputMulSqrtAddiDiviSubOutputSubMulAddOutputMulSubMulAddOutputMulSqrtAddiDiviSubOutputSubMulAddOutputMulSubMulAddOutputMulSqrtAddiDiviSubOutputSubMulAddOutputMultiMultiMulSubAddiRsqrtMulDivRsqrtMulMulSubMulAddOutputMulSqrtAddiDiviSubOutputSubMulAddOutputMulSubMulAddOutputMulSqrtAddiDiviSubOutputSubMulAddOutputMultiMultiMulSubAddiRsqrtMulDivRsqrtMulMulSubMulAddOutputMulSqrtAddiDiviSubOutputSubSubBroadcastMulAddOutputConvertMulSubSubBroadcastMulAddOutput
-kernel id = 3

SIMD 0
SET_FILTER 0x1007f629b2c0d00 0x800 1024 -1
CALL
LDM.32 v0 BASE OFFSET
LDM.32 v1 0x1007f62915c0100 OFFSET
MULT.32 v2 v1 v0
SQRT.32 v4 v1
ADDI.32 v5 v4 00
DIVI.32 v6 v5 00
ADD.32 v7 v6 v2
STGG.32 v7 0x7f62915b7100 OFFSET
LDM.32 v8 0x1007f622264a500 OFFSET
ADD.32 v9 v7 v8
STM.32 v9 0x1007f6222057500 OFFSET
MULT.32 v12 v1 v1
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v15 v1 v8
STGG.32 v15 0x7f62915b6100 OFFSET
LDM.32 v16 0x1007f6291614100 OFFSET
MOV.32 v17 v16
MOV.32 v18 v15
MULT.32 v19 v18 v17
STM.32 v19 0x1007f6222057500 OFFSET
LDM.32 v21 0x1007f625606e900 OFFSET
ADD.32 v22 v21 v1
MULT.32 v24 v1 v22
STM.32 v24 0x1007f6222057500 OFFSET
STGG.32 v22 0x7f62915b5100 OFFSET
MULT.32 v29 v22 v0
STM.32 v29 0x1007f6222057500 OFFSET
LDM.32 v3 0x1007f6222058500 OFFSET
ADD.32 v10 v6 v3
STGG.32 v10 0x7f62915c8100 OFFSET
LDM.32 v11 0x1007f6291616100 OFFSET
LDM.32 v13 0x1007f622264b500 OFFSET
ADD.32 v14 v13 v11
MULT.32 v20 v14 v10
STM.32 v20 0x1007f6222057500 OFFSET
ADD.32 v23 v1 v13
STGG.32 v23 0x7f62915be100 OFFSET
MULT.32 v25 v11 v11
LDM.32 v26 0x1007f625606f900 OFFSET
ADD.32 v27 v26 v23
MULT.32 v28 v27 v25
STM.32 v28 0x1007f6222057500 OFFSET
ADD.32 v30 v1 v26
STGG.32 v30 0x7f62915c9100 OFFSET
MULT.32 v31 v30 v0
STM.32 v31 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6222059500 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915ca100 OFFSET
LDM.32 v3 0x1007f6291615100 OFFSET
LDM.32 v4 0x1007f622264c500 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c7100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6256070900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915cb100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202c900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c6100 OFFSET
LDM.32 v3 0x1007f6291613100 OFFSET
LDM.32 v4 0x1007f6222621900 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c5100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6253845900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c4100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202b900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c3100 OFFSET
LDM.32 v3 0x1007f6222620900 OFFSET
ADD.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v3
STGG.32 v2 0x7f62915c2100 OFFSET
LDM.32 v3 0x1007f6291617100 OFFSET
MULTI.32 v3 v3 00
LDM.32 v4 0x1007f6291618100 OFFSET
MULTI.32 v4 v4 00
MULT.32 v2 v3 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
ADDI.32 v2 v2 00
RSQRT.32 v2 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
DIV.32 v2 v1 v1
STM.32 v2 0x1007f6222057500 OFFSET
RSQRT.32 v3 v1
LDM.32 v4 0x1007f6291612100 OFFSET
MULT.32 v4 v3 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6253844900 OFFSET
ADD.32 v4 v4 v1
MULT.32 v5 v1 v4
STM.32 v5 0x1007f6222057500 OFFSET
STGG.32 v4 0x7f62915c1100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222024900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915bd100 OFFSET
LDM.32 v5 0x1007f6291611100 OFFSET
LDM.32 v7 0x1007f622261b900 OFFSET
ADD.32 v8 v7 v5
MULT.32 v4 v8 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b8100 OFFSET
MULT.32 v5 v5 v5
LDM.32 v7 0x1007f625283f900 OFFSET
ADD.32 v4 v7 v4
MULT.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b4100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222023900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915ba100 OFFSET
LDM.32 v5 0x1007f622261a900 OFFSET
ADD.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v5
STGG.32 v4 0x7f62915bc100 OFFSET
LDM.32 v5 0x1007f6291619100 OFFSET
MULTI.32 v5 v5 00
LDM.32 v7 0x1007f629161a100 OFFSET
MULTI.32 v7 v7 00
MULT.32 v4 v5 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
ADDI.32 v4 v4 00
RSQRT.32 v4 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6291610100 OFFSET
MULT.32 v2 v3 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f625283e900 OFFSET
ADD.32 v2 v2 v1
MULT.32 v3 v1 v2
STM.32 v3 0x1007f6222057500 OFFSET
STGG.32 v2 0x7f62915b9100 OFFSET
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6222038900 OFFSET
ADD.32 v0 v6 v0
STGG.32 v0 0x7f62915bb100 OFFSET
LDM.32 v2 0x1007f6222629900 OFFSET
ADD.32 v0 v0 v2
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f622205ad00 OFFSET
ADD.32 v0 v1 v0
STM.32 v0 0x1007f6222057500 OFFSET
ADD.32 v0 v12 v2
STGG.32 v0 0x7f62915bf100 OFFSET
LDM.32 v2 0x1007f629160f100 OFFSET
MOV.32 v2 v2
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6255c4d900 OFFSET
ADD.32 v2 v0 v1
LDM.32 v3 0x1007f622205b500 OFFSET
ADD.32 v2 v3 v2
MULT.32 v1 v1 v2
ADD.32 v0 v1 v0
STGG.32 v0 0x7f62915c0100 OFFSET
JOIN
EXIT

SIMD 1
SET_FILTER 0x1007f629b2c0d00 0x800 1024 -1
CALL
LDM.32 v0 BASE OFFSET
LDM.32 v1 0x1007f62915c0100 OFFSET
MULT.32 v2 v1 v0
SQRT.32 v4 v1
ADDI.32 v5 v4 00
DIVI.32 v6 v5 00
ADD.32 v7 v6 v2
STGG.32 v7 0x7f62915b7100 OFFSET
LDM.32 v8 0x1007f622264a500 OFFSET
ADD.32 v9 v7 v8
STM.32 v9 0x1007f6222057500 OFFSET
MULT.32 v12 v1 v1
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v15 v1 v8
STGG.32 v15 0x7f62915b6100 OFFSET
LDM.32 v16 0x1007f6291614100 OFFSET
MOV.32 v17 v16
MOV.32 v18 v15
MULT.32 v19 v18 v17
STM.32 v19 0x1007f6222057500 OFFSET
LDM.32 v21 0x1007f625606e900 OFFSET
ADD.32 v22 v21 v1
MULT.32 v24 v1 v22
STM.32 v24 0x1007f6222057500 OFFSET
STGG.32 v22 0x7f62915b5100 OFFSET
MULT.32 v29 v22 v0
STM.32 v29 0x1007f6222057500 OFFSET
LDM.32 v3 0x1007f6222058500 OFFSET
ADD.32 v10 v6 v3
STGG.32 v10 0x7f62915c8100 OFFSET
LDM.32 v11 0x1007f6291616100 OFFSET
LDM.32 v13 0x1007f622264b500 OFFSET
ADD.32 v14 v13 v11
MULT.32 v20 v14 v10
STM.32 v20 0x1007f6222057500 OFFSET
ADD.32 v23 v1 v13
STGG.32 v23 0x7f62915be100 OFFSET
MULT.32 v25 v11 v11
LDM.32 v26 0x1007f625606f900 OFFSET
ADD.32 v27 v26 v23
MULT.32 v28 v27 v25
STM.32 v28 0x1007f6222057500 OFFSET
ADD.32 v30 v1 v26
STGG.32 v30 0x7f62915c9100 OFFSET
MULT.32 v31 v30 v0
STM.32 v31 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6222059500 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915ca100 OFFSET
LDM.32 v3 0x1007f6291615100 OFFSET
LDM.32 v4 0x1007f622264c500 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c7100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6256070900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915cb100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202c900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c6100 OFFSET
LDM.32 v3 0x1007f6291613100 OFFSET
LDM.32 v4 0x1007f6222621900 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c5100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6253845900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c4100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202b900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c3100 OFFSET
LDM.32 v3 0x1007f6222620900 OFFSET
ADD.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v3
STGG.32 v2 0x7f62915c2100 OFFSET
LDM.32 v3 0x1007f6291617100 OFFSET
MULTI.32 v3 v3 00
LDM.32 v4 0x1007f6291618100 OFFSET
MULTI.32 v4 v4 00
MULT.32 v2 v3 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
ADDI.32 v2 v2 00
RSQRT.32 v2 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
DIV.32 v2 v1 v1
STM.32 v2 0x1007f6222057500 OFFSET
RSQRT.32 v3 v1
LDM.32 v4 0x1007f6291612100 OFFSET
MULT.32 v4 v3 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6253844900 OFFSET
ADD.32 v4 v4 v1
MULT.32 v5 v1 v4
STM.32 v5 0x1007f6222057500 OFFSET
STGG.32 v4 0x7f62915c1100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222024900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915bd100 OFFSET
LDM.32 v5 0x1007f6291611100 OFFSET
LDM.32 v7 0x1007f622261b900 OFFSET
ADD.32 v8 v7 v5
MULT.32 v4 v8 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b8100 OFFSET
MULT.32 v5 v5 v5
LDM.32 v7 0x1007f625283f900 OFFSET
ADD.32 v4 v7 v4
MULT.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b4100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222023900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915ba100 OFFSET
LDM.32 v5 0x1007f622261a900 OFFSET
ADD.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v5
STGG.32 v4 0x7f62915bc100 OFFSET
LDM.32 v5 0x1007f6291619100 OFFSET
MULTI.32 v5 v5 00
LDM.32 v7 0x1007f629161a100 OFFSET
MULTI.32 v7 v7 00
MULT.32 v4 v5 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
ADDI.32 v4 v4 00
RSQRT.32 v4 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6291610100 OFFSET
MULT.32 v2 v3 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f625283e900 OFFSET
ADD.32 v2 v2 v1
MULT.32 v3 v1 v2
STM.32 v3 0x1007f6222057500 OFFSET
STGG.32 v2 0x7f62915b9100 OFFSET
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6222038900 OFFSET
ADD.32 v0 v6 v0
STGG.32 v0 0x7f62915bb100 OFFSET
LDM.32 v2 0x1007f6222629900 OFFSET
ADD.32 v0 v0 v2
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f622205ad00 OFFSET
ADD.32 v0 v1 v0
STM.32 v0 0x1007f6222057500 OFFSET
ADD.32 v0 v12 v2
STGG.32 v0 0x7f62915bf100 OFFSET
LDM.32 v2 0x1007f629160f100 OFFSET
MOV.32 v2 v2
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6255c4d900 OFFSET
ADD.32 v2 v0 v1
LDM.32 v3 0x1007f622205b500 OFFSET
ADD.32 v2 v3 v2
MULT.32 v1 v1 v2
ADD.32 v0 v1 v0
STGG.32 v0 0x7f62915c0100 OFFSET
JOIN
EXIT

SIMD 2
SET_FILTER 0x1007f629b2c0d00 0x800 1024 -1
CALL
LDM.32 v0 BASE OFFSET
LDM.32 v1 0x1007f62915c0100 OFFSET
MULT.32 v2 v1 v0
SQRT.32 v4 v1
ADDI.32 v5 v4 00
DIVI.32 v6 v5 00
ADD.32 v7 v6 v2
STGG.32 v7 0x7f62915b7100 OFFSET
LDM.32 v8 0x1007f622264a500 OFFSET
ADD.32 v9 v7 v8
STM.32 v9 0x1007f6222057500 OFFSET
MULT.32 v12 v1 v1
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v15 v1 v8
STGG.32 v15 0x7f62915b6100 OFFSET
LDM.32 v16 0x1007f6291614100 OFFSET
MOV.32 v17 v16
MOV.32 v18 v15
MULT.32 v19 v18 v17
STM.32 v19 0x1007f6222057500 OFFSET
LDM.32 v21 0x1007f625606e900 OFFSET
ADD.32 v22 v21 v1
MULT.32 v24 v1 v22
STM.32 v24 0x1007f6222057500 OFFSET
STGG.32 v22 0x7f62915b5100 OFFSET
MULT.32 v29 v22 v0
STM.32 v29 0x1007f6222057500 OFFSET
LDM.32 v3 0x1007f6222058500 OFFSET
ADD.32 v10 v6 v3
STGG.32 v10 0x7f62915c8100 OFFSET
LDM.32 v11 0x1007f6291616100 OFFSET
LDM.32 v13 0x1007f622264b500 OFFSET
ADD.32 v14 v13 v11
MULT.32 v20 v14 v10
STM.32 v20 0x1007f6222057500 OFFSET
ADD.32 v23 v1 v13
STGG.32 v23 0x7f62915be100 OFFSET
MULT.32 v25 v11 v11
LDM.32 v26 0x1007f625606f900 OFFSET
ADD.32 v27 v26 v23
MULT.32 v28 v27 v25
STM.32 v28 0x1007f6222057500 OFFSET
ADD.32 v30 v1 v26
STGG.32 v30 0x7f62915c9100 OFFSET
MULT.32 v31 v30 v0
STM.32 v31 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6222059500 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915ca100 OFFSET
LDM.32 v3 0x1007f6291615100 OFFSET
LDM.32 v4 0x1007f622264c500 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c7100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6256070900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915cb100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202c900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c6100 OFFSET
LDM.32 v3 0x1007f6291613100 OFFSET
LDM.32 v4 0x1007f6222621900 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c5100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6253845900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c4100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202b900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c3100 OFFSET
LDM.32 v3 0x1007f6222620900 OFFSET
ADD.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v3
STGG.32 v2 0x7f62915c2100 OFFSET
LDM.32 v3 0x1007f6291617100 OFFSET
MULTI.32 v3 v3 00
LDM.32 v4 0x1007f6291618100 OFFSET
MULTI.32 v4 v4 00
MULT.32 v2 v3 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
ADDI.32 v2 v2 00
RSQRT.32 v2 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
DIV.32 v2 v1 v1
STM.32 v2 0x1007f6222057500 OFFSET
RSQRT.32 v3 v1
LDM.32 v4 0x1007f6291612100 OFFSET
MULT.32 v4 v3 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6253844900 OFFSET
ADD.32 v4 v4 v1
MULT.32 v5 v1 v4
STM.32 v5 0x1007f6222057500 OFFSET
STGG.32 v4 0x7f62915c1100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222024900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915bd100 OFFSET
LDM.32 v5 0x1007f6291611100 OFFSET
LDM.32 v7 0x1007f622261b900 OFFSET
ADD.32 v8 v7 v5
MULT.32 v4 v8 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b8100 OFFSET
MULT.32 v5 v5 v5
LDM.32 v7 0x1007f625283f900 OFFSET
ADD.32 v4 v7 v4
MULT.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b4100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222023900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915ba100 OFFSET
LDM.32 v5 0x1007f622261a900 OFFSET
ADD.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v5
STGG.32 v4 0x7f62915bc100 OFFSET
LDM.32 v5 0x1007f6291619100 OFFSET
MULTI.32 v5 v5 00
LDM.32 v7 0x1007f629161a100 OFFSET
MULTI.32 v7 v7 00
MULT.32 v4 v5 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
ADDI.32 v4 v4 00
RSQRT.32 v4 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6291610100 OFFSET
MULT.32 v2 v3 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f625283e900 OFFSET
ADD.32 v2 v2 v1
MULT.32 v3 v1 v2
STM.32 v3 0x1007f6222057500 OFFSET
STGG.32 v2 0x7f62915b9100 OFFSET
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6222038900 OFFSET
ADD.32 v0 v6 v0
STGG.32 v0 0x7f62915bb100 OFFSET
LDM.32 v2 0x1007f6222629900 OFFSET
ADD.32 v0 v0 v2
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f622205ad00 OFFSET
ADD.32 v0 v1 v0
STM.32 v0 0x1007f6222057500 OFFSET
ADD.32 v0 v12 v2
STGG.32 v0 0x7f62915bf100 OFFSET
LDM.32 v2 0x1007f629160f100 OFFSET
MOV.32 v2 v2
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6255c4d900 OFFSET
ADD.32 v2 v0 v1
LDM.32 v3 0x1007f622205b500 OFFSET
ADD.32 v2 v3 v2
MULT.32 v1 v1 v2
ADD.32 v0 v1 v0
STGG.32 v0 0x7f62915c0100 OFFSET
JOIN
EXIT

SIMD 3
SET_FILTER 0x1007f629b2c0d00 0x800 1024 -1
CALL
LDM.32 v0 BASE OFFSET
LDM.32 v1 0x1007f62915c0100 OFFSET
MULT.32 v2 v1 v0
SQRT.32 v4 v1
ADDI.32 v5 v4 00
DIVI.32 v6 v5 00
ADD.32 v7 v6 v2
STGG.32 v7 0x7f62915b7100 OFFSET
LDM.32 v8 0x1007f622264a500 OFFSET
ADD.32 v9 v7 v8
STM.32 v9 0x1007f6222057500 OFFSET
MULT.32 v12 v1 v1
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v15 v1 v8
STGG.32 v15 0x7f62915b6100 OFFSET
LDM.32 v16 0x1007f6291614100 OFFSET
MOV.32 v17 v16
MOV.32 v18 v15
MULT.32 v19 v18 v17
STM.32 v19 0x1007f6222057500 OFFSET
LDM.32 v21 0x1007f625606e900 OFFSET
ADD.32 v22 v21 v1
MULT.32 v24 v1 v22
STM.32 v24 0x1007f6222057500 OFFSET
STGG.32 v22 0x7f62915b5100 OFFSET
MULT.32 v29 v22 v0
STM.32 v29 0x1007f6222057500 OFFSET
LDM.32 v3 0x1007f6222058500 OFFSET
ADD.32 v10 v6 v3
STGG.32 v10 0x7f62915c8100 OFFSET
LDM.32 v11 0x1007f6291616100 OFFSET
LDM.32 v13 0x1007f622264b500 OFFSET
ADD.32 v14 v13 v11
MULT.32 v20 v14 v10
STM.32 v20 0x1007f6222057500 OFFSET
ADD.32 v23 v1 v13
STGG.32 v23 0x7f62915be100 OFFSET
MULT.32 v25 v11 v11
LDM.32 v26 0x1007f625606f900 OFFSET
ADD.32 v27 v26 v23
MULT.32 v28 v27 v25
STM.32 v28 0x1007f6222057500 OFFSET
ADD.32 v30 v1 v26
STGG.32 v30 0x7f62915c9100 OFFSET
MULT.32 v31 v30 v0
STM.32 v31 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6222059500 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915ca100 OFFSET
LDM.32 v3 0x1007f6291615100 OFFSET
LDM.32 v4 0x1007f622264c500 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c7100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6256070900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915cb100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202c900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c6100 OFFSET
LDM.32 v3 0x1007f6291613100 OFFSET
LDM.32 v4 0x1007f6222621900 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c5100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6253845900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c4100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202b900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c3100 OFFSET
LDM.32 v3 0x1007f6222620900 OFFSET
ADD.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v3
STGG.32 v2 0x7f62915c2100 OFFSET
LDM.32 v3 0x1007f6291617100 OFFSET
MULTI.32 v3 v3 00
LDM.32 v4 0x1007f6291618100 OFFSET
MULTI.32 v4 v4 00
MULT.32 v2 v3 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
ADDI.32 v2 v2 00
RSQRT.32 v2 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
DIV.32 v2 v1 v1
STM.32 v2 0x1007f6222057500 OFFSET
RSQRT.32 v3 v1
LDM.32 v4 0x1007f6291612100 OFFSET
MULT.32 v4 v3 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6253844900 OFFSET
ADD.32 v4 v4 v1
MULT.32 v5 v1 v4
STM.32 v5 0x1007f6222057500 OFFSET
STGG.32 v4 0x7f62915c1100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222024900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915bd100 OFFSET
LDM.32 v5 0x1007f6291611100 OFFSET
LDM.32 v7 0x1007f622261b900 OFFSET
ADD.32 v8 v7 v5
MULT.32 v4 v8 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b8100 OFFSET
MULT.32 v5 v5 v5
LDM.32 v7 0x1007f625283f900 OFFSET
ADD.32 v4 v7 v4
MULT.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b4100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222023900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915ba100 OFFSET
LDM.32 v5 0x1007f622261a900 OFFSET
ADD.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v5
STGG.32 v4 0x7f62915bc100 OFFSET
LDM.32 v5 0x1007f6291619100 OFFSET
MULTI.32 v5 v5 00
LDM.32 v7 0x1007f629161a100 OFFSET
MULTI.32 v7 v7 00
MULT.32 v4 v5 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
ADDI.32 v4 v4 00
RSQRT.32 v4 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6291610100 OFFSET
MULT.32 v2 v3 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f625283e900 OFFSET
ADD.32 v2 v2 v1
MULT.32 v3 v1 v2
STM.32 v3 0x1007f6222057500 OFFSET
STGG.32 v2 0x7f62915b9100 OFFSET
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6222038900 OFFSET
ADD.32 v0 v6 v0
STGG.32 v0 0x7f62915bb100 OFFSET
LDM.32 v2 0x1007f6222629900 OFFSET
ADD.32 v0 v0 v2
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f622205ad00 OFFSET
ADD.32 v0 v1 v0
STM.32 v0 0x1007f6222057500 OFFSET
ADD.32 v0 v12 v2
STGG.32 v0 0x7f62915bf100 OFFSET
LDM.32 v2 0x1007f629160f100 OFFSET
MOV.32 v2 v2
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6255c4d900 OFFSET
ADD.32 v2 v0 v1
LDM.32 v3 0x1007f622205b500 OFFSET
ADD.32 v2 v3 v2
MULT.32 v1 v1 v2
ADD.32 v0 v1 v0
STGG.32 v0 0x7f62915c0100 OFFSET
JOIN
EXIT

SIMD 4
SET_FILTER 0x1007f629b2c0d00 0x800 1024 -1
CALL
LDM.32 v0 BASE OFFSET
LDM.32 v1 0x1007f62915c0100 OFFSET
MULT.32 v2 v1 v0
SQRT.32 v4 v1
ADDI.32 v5 v4 00
DIVI.32 v6 v5 00
ADD.32 v7 v6 v2
STGG.32 v7 0x7f62915b7100 OFFSET
LDM.32 v8 0x1007f622264a500 OFFSET
ADD.32 v9 v7 v8
STM.32 v9 0x1007f6222057500 OFFSET
MULT.32 v12 v1 v1
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v15 v1 v8
STGG.32 v15 0x7f62915b6100 OFFSET
LDM.32 v16 0x1007f6291614100 OFFSET
MOV.32 v17 v16
MOV.32 v18 v15
MULT.32 v19 v18 v17
STM.32 v19 0x1007f6222057500 OFFSET
LDM.32 v21 0x1007f625606e900 OFFSET
ADD.32 v22 v21 v1
MULT.32 v24 v1 v22
STM.32 v24 0x1007f6222057500 OFFSET
STGG.32 v22 0x7f62915b5100 OFFSET
MULT.32 v29 v22 v0
STM.32 v29 0x1007f6222057500 OFFSET
LDM.32 v3 0x1007f6222058500 OFFSET
ADD.32 v10 v6 v3
STGG.32 v10 0x7f62915c8100 OFFSET
LDM.32 v11 0x1007f6291616100 OFFSET
LDM.32 v13 0x1007f622264b500 OFFSET
ADD.32 v14 v13 v11
MULT.32 v20 v14 v10
STM.32 v20 0x1007f6222057500 OFFSET
ADD.32 v23 v1 v13
STGG.32 v23 0x7f62915be100 OFFSET
MULT.32 v25 v11 v11
LDM.32 v26 0x1007f625606f900 OFFSET
ADD.32 v27 v26 v23
MULT.32 v28 v27 v25
STM.32 v28 0x1007f6222057500 OFFSET
ADD.32 v30 v1 v26
STGG.32 v30 0x7f62915c9100 OFFSET
MULT.32 v31 v30 v0
STM.32 v31 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6222059500 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915ca100 OFFSET
LDM.32 v3 0x1007f6291615100 OFFSET
LDM.32 v4 0x1007f622264c500 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c7100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6256070900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915cb100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202c900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c6100 OFFSET
LDM.32 v3 0x1007f6291613100 OFFSET
LDM.32 v4 0x1007f6222621900 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c5100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6253845900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c4100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202b900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c3100 OFFSET
LDM.32 v3 0x1007f6222620900 OFFSET
ADD.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v3
STGG.32 v2 0x7f62915c2100 OFFSET
LDM.32 v3 0x1007f6291617100 OFFSET
MULTI.32 v3 v3 00
LDM.32 v4 0x1007f6291618100 OFFSET
MULTI.32 v4 v4 00
MULT.32 v2 v3 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
ADDI.32 v2 v2 00
RSQRT.32 v2 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
DIV.32 v2 v1 v1
STM.32 v2 0x1007f6222057500 OFFSET
RSQRT.32 v3 v1
LDM.32 v4 0x1007f6291612100 OFFSET
MULT.32 v4 v3 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6253844900 OFFSET
ADD.32 v4 v4 v1
MULT.32 v5 v1 v4
STM.32 v5 0x1007f6222057500 OFFSET
STGG.32 v4 0x7f62915c1100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222024900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915bd100 OFFSET
LDM.32 v5 0x1007f6291611100 OFFSET
LDM.32 v7 0x1007f622261b900 OFFSET
ADD.32 v8 v7 v5
MULT.32 v4 v8 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b8100 OFFSET
MULT.32 v5 v5 v5
LDM.32 v7 0x1007f625283f900 OFFSET
ADD.32 v4 v7 v4
MULT.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b4100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222023900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915ba100 OFFSET
LDM.32 v5 0x1007f622261a900 OFFSET
ADD.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v5
STGG.32 v4 0x7f62915bc100 OFFSET
LDM.32 v5 0x1007f6291619100 OFFSET
MULTI.32 v5 v5 00
LDM.32 v7 0x1007f629161a100 OFFSET
MULTI.32 v7 v7 00
MULT.32 v4 v5 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
ADDI.32 v4 v4 00
RSQRT.32 v4 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6291610100 OFFSET
MULT.32 v2 v3 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f625283e900 OFFSET
ADD.32 v2 v2 v1
MULT.32 v3 v1 v2
STM.32 v3 0x1007f6222057500 OFFSET
STGG.32 v2 0x7f62915b9100 OFFSET
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6222038900 OFFSET
ADD.32 v0 v6 v0
STGG.32 v0 0x7f62915bb100 OFFSET
LDM.32 v2 0x1007f6222629900 OFFSET
ADD.32 v0 v0 v2
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f622205ad00 OFFSET
ADD.32 v0 v1 v0
STM.32 v0 0x1007f6222057500 OFFSET
ADD.32 v0 v12 v2
STGG.32 v0 0x7f62915bf100 OFFSET
LDM.32 v2 0x1007f629160f100 OFFSET
MOV.32 v2 v2
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6255c4d900 OFFSET
ADD.32 v2 v0 v1
LDM.32 v3 0x1007f622205b500 OFFSET
ADD.32 v2 v3 v2
MULT.32 v1 v1 v2
ADD.32 v0 v1 v0
STGG.32 v0 0x7f62915c0100 OFFSET
JOIN
EXIT

SIMD 5
SET_FILTER 0x1007f629b2c0d00 0x800 1024 -1
CALL
LDM.32 v0 BASE OFFSET
LDM.32 v1 0x1007f62915c0100 OFFSET
MULT.32 v2 v1 v0
SQRT.32 v4 v1
ADDI.32 v5 v4 00
DIVI.32 v6 v5 00
ADD.32 v7 v6 v2
STGG.32 v7 0x7f62915b7100 OFFSET
LDM.32 v8 0x1007f622264a500 OFFSET
ADD.32 v9 v7 v8
STM.32 v9 0x1007f6222057500 OFFSET
MULT.32 v12 v1 v1
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v15 v1 v8
STGG.32 v15 0x7f62915b6100 OFFSET
LDM.32 v16 0x1007f6291614100 OFFSET
MOV.32 v17 v16
MOV.32 v18 v15
MULT.32 v19 v18 v17
STM.32 v19 0x1007f6222057500 OFFSET
LDM.32 v21 0x1007f625606e900 OFFSET
ADD.32 v22 v21 v1
MULT.32 v24 v1 v22
STM.32 v24 0x1007f6222057500 OFFSET
STGG.32 v22 0x7f62915b5100 OFFSET
MULT.32 v29 v22 v0
STM.32 v29 0x1007f6222057500 OFFSET
LDM.32 v3 0x1007f6222058500 OFFSET
ADD.32 v10 v6 v3
STGG.32 v10 0x7f62915c8100 OFFSET
LDM.32 v11 0x1007f6291616100 OFFSET
LDM.32 v13 0x1007f622264b500 OFFSET
ADD.32 v14 v13 v11
MULT.32 v20 v14 v10
STM.32 v20 0x1007f6222057500 OFFSET
ADD.32 v23 v1 v13
STGG.32 v23 0x7f62915be100 OFFSET
MULT.32 v25 v11 v11
LDM.32 v26 0x1007f625606f900 OFFSET
ADD.32 v27 v26 v23
MULT.32 v28 v27 v25
STM.32 v28 0x1007f6222057500 OFFSET
ADD.32 v30 v1 v26
STGG.32 v30 0x7f62915c9100 OFFSET
MULT.32 v31 v30 v0
STM.32 v31 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6222059500 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915ca100 OFFSET
LDM.32 v3 0x1007f6291615100 OFFSET
LDM.32 v4 0x1007f622264c500 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c7100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6256070900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915cb100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202c900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c6100 OFFSET
LDM.32 v3 0x1007f6291613100 OFFSET
LDM.32 v4 0x1007f6222621900 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c5100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6253845900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c4100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202b900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c3100 OFFSET
LDM.32 v3 0x1007f6222620900 OFFSET
ADD.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v3
STGG.32 v2 0x7f62915c2100 OFFSET
LDM.32 v3 0x1007f6291617100 OFFSET
MULTI.32 v3 v3 00
LDM.32 v4 0x1007f6291618100 OFFSET
MULTI.32 v4 v4 00
MULT.32 v2 v3 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
ADDI.32 v2 v2 00
RSQRT.32 v2 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
DIV.32 v2 v1 v1
STM.32 v2 0x1007f6222057500 OFFSET
RSQRT.32 v3 v1
LDM.32 v4 0x1007f6291612100 OFFSET
MULT.32 v4 v3 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6253844900 OFFSET
ADD.32 v4 v4 v1
MULT.32 v5 v1 v4
STM.32 v5 0x1007f6222057500 OFFSET
STGG.32 v4 0x7f62915c1100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222024900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915bd100 OFFSET
LDM.32 v5 0x1007f6291611100 OFFSET
LDM.32 v7 0x1007f622261b900 OFFSET
ADD.32 v8 v7 v5
MULT.32 v4 v8 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b8100 OFFSET
MULT.32 v5 v5 v5
LDM.32 v7 0x1007f625283f900 OFFSET
ADD.32 v4 v7 v4
MULT.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b4100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222023900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915ba100 OFFSET
LDM.32 v5 0x1007f622261a900 OFFSET
ADD.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v5
STGG.32 v4 0x7f62915bc100 OFFSET
LDM.32 v5 0x1007f6291619100 OFFSET
MULTI.32 v5 v5 00
LDM.32 v7 0x1007f629161a100 OFFSET
MULTI.32 v7 v7 00
MULT.32 v4 v5 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
ADDI.32 v4 v4 00
RSQRT.32 v4 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6291610100 OFFSET
MULT.32 v2 v3 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f625283e900 OFFSET
ADD.32 v2 v2 v1
MULT.32 v3 v1 v2
STM.32 v3 0x1007f6222057500 OFFSET
STGG.32 v2 0x7f62915b9100 OFFSET
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6222038900 OFFSET
ADD.32 v0 v6 v0
STGG.32 v0 0x7f62915bb100 OFFSET
LDM.32 v2 0x1007f6222629900 OFFSET
ADD.32 v0 v0 v2
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f622205ad00 OFFSET
ADD.32 v0 v1 v0
STM.32 v0 0x1007f6222057500 OFFSET
ADD.32 v0 v12 v2
STGG.32 v0 0x7f62915bf100 OFFSET
LDM.32 v2 0x1007f629160f100 OFFSET
MOV.32 v2 v2
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6255c4d900 OFFSET
ADD.32 v2 v0 v1
LDM.32 v3 0x1007f622205b500 OFFSET
ADD.32 v2 v3 v2
MULT.32 v1 v1 v2
ADD.32 v0 v1 v0
STGG.32 v0 0x7f62915c0100 OFFSET
JOIN
EXIT

SIMD 6
SET_FILTER 0x1007f629b2c0d00 0x800 1024 -1
CALL
LDM.32 v0 BASE OFFSET
LDM.32 v1 0x1007f62915c0100 OFFSET
MULT.32 v2 v1 v0
SQRT.32 v4 v1
ADDI.32 v5 v4 00
DIVI.32 v6 v5 00
ADD.32 v7 v6 v2
STGG.32 v7 0x7f62915b7100 OFFSET
LDM.32 v8 0x1007f622264a500 OFFSET
ADD.32 v9 v7 v8
STM.32 v9 0x1007f6222057500 OFFSET
MULT.32 v12 v1 v1
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v15 v1 v8
STGG.32 v15 0x7f62915b6100 OFFSET
LDM.32 v16 0x1007f6291614100 OFFSET
MOV.32 v17 v16
MOV.32 v18 v15
MULT.32 v19 v18 v17
STM.32 v19 0x1007f6222057500 OFFSET
LDM.32 v21 0x1007f625606e900 OFFSET
ADD.32 v22 v21 v1
MULT.32 v24 v1 v22
STM.32 v24 0x1007f6222057500 OFFSET
STGG.32 v22 0x7f62915b5100 OFFSET
MULT.32 v29 v22 v0
STM.32 v29 0x1007f6222057500 OFFSET
LDM.32 v3 0x1007f6222058500 OFFSET
ADD.32 v10 v6 v3
STGG.32 v10 0x7f62915c8100 OFFSET
LDM.32 v11 0x1007f6291616100 OFFSET
LDM.32 v13 0x1007f622264b500 OFFSET
ADD.32 v14 v13 v11
MULT.32 v20 v14 v10
STM.32 v20 0x1007f6222057500 OFFSET
ADD.32 v23 v1 v13
STGG.32 v23 0x7f62915be100 OFFSET
MULT.32 v25 v11 v11
LDM.32 v26 0x1007f625606f900 OFFSET
ADD.32 v27 v26 v23
MULT.32 v28 v27 v25
STM.32 v28 0x1007f6222057500 OFFSET
ADD.32 v30 v1 v26
STGG.32 v30 0x7f62915c9100 OFFSET
MULT.32 v31 v30 v0
STM.32 v31 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6222059500 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915ca100 OFFSET
LDM.32 v3 0x1007f6291615100 OFFSET
LDM.32 v4 0x1007f622264c500 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c7100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6256070900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915cb100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202c900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c6100 OFFSET
LDM.32 v3 0x1007f6291613100 OFFSET
LDM.32 v4 0x1007f6222621900 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c5100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6253845900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c4100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202b900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c3100 OFFSET
LDM.32 v3 0x1007f6222620900 OFFSET
ADD.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v3
STGG.32 v2 0x7f62915c2100 OFFSET
LDM.32 v3 0x1007f6291617100 OFFSET
MULTI.32 v3 v3 00
LDM.32 v4 0x1007f6291618100 OFFSET
MULTI.32 v4 v4 00
MULT.32 v2 v3 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
ADDI.32 v2 v2 00
RSQRT.32 v2 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
DIV.32 v2 v1 v1
STM.32 v2 0x1007f6222057500 OFFSET
RSQRT.32 v3 v1
LDM.32 v4 0x1007f6291612100 OFFSET
MULT.32 v4 v3 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6253844900 OFFSET
ADD.32 v4 v4 v1
MULT.32 v5 v1 v4
STM.32 v5 0x1007f6222057500 OFFSET
STGG.32 v4 0x7f62915c1100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222024900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915bd100 OFFSET
LDM.32 v5 0x1007f6291611100 OFFSET
LDM.32 v7 0x1007f622261b900 OFFSET
ADD.32 v8 v7 v5
MULT.32 v4 v8 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b8100 OFFSET
MULT.32 v5 v5 v5
LDM.32 v7 0x1007f625283f900 OFFSET
ADD.32 v4 v7 v4
MULT.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b4100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222023900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915ba100 OFFSET
LDM.32 v5 0x1007f622261a900 OFFSET
ADD.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v5
STGG.32 v4 0x7f62915bc100 OFFSET
LDM.32 v5 0x1007f6291619100 OFFSET
MULTI.32 v5 v5 00
LDM.32 v7 0x1007f629161a100 OFFSET
MULTI.32 v7 v7 00
MULT.32 v4 v5 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
ADDI.32 v4 v4 00
RSQRT.32 v4 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6291610100 OFFSET
MULT.32 v2 v3 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f625283e900 OFFSET
ADD.32 v2 v2 v1
MULT.32 v3 v1 v2
STM.32 v3 0x1007f6222057500 OFFSET
STGG.32 v2 0x7f62915b9100 OFFSET
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6222038900 OFFSET
ADD.32 v0 v6 v0
STGG.32 v0 0x7f62915bb100 OFFSET
LDM.32 v2 0x1007f6222629900 OFFSET
ADD.32 v0 v0 v2
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f622205ad00 OFFSET
ADD.32 v0 v1 v0
STM.32 v0 0x1007f6222057500 OFFSET
ADD.32 v0 v12 v2
STGG.32 v0 0x7f62915bf100 OFFSET
LDM.32 v2 0x1007f629160f100 OFFSET
MOV.32 v2 v2
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6255c4d900 OFFSET
ADD.32 v2 v0 v1
LDM.32 v3 0x1007f622205b500 OFFSET
ADD.32 v2 v3 v2
MULT.32 v1 v1 v2
ADD.32 v0 v1 v0
STGG.32 v0 0x7f62915c0100 OFFSET
JOIN
EXIT

SIMD 7
SET_FILTER 0x1007f629b2c0d00 0x800 1024 -1
CALL
LDM.32 v0 BASE OFFSET
LDM.32 v1 0x1007f62915c0100 OFFSET
MULT.32 v2 v1 v0
SQRT.32 v4 v1
ADDI.32 v5 v4 00
DIVI.32 v6 v5 00
ADD.32 v7 v6 v2
STGG.32 v7 0x7f62915b7100 OFFSET
LDM.32 v8 0x1007f622264a500 OFFSET
ADD.32 v9 v7 v8
STM.32 v9 0x1007f6222057500 OFFSET
MULT.32 v12 v1 v1
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v15 v1 v8
STGG.32 v15 0x7f62915b6100 OFFSET
LDM.32 v16 0x1007f6291614100 OFFSET
MOV.32 v17 v16
MOV.32 v18 v15
MULT.32 v19 v18 v17
STM.32 v19 0x1007f6222057500 OFFSET
LDM.32 v21 0x1007f625606e900 OFFSET
ADD.32 v22 v21 v1
MULT.32 v24 v1 v22
STM.32 v24 0x1007f6222057500 OFFSET
STGG.32 v22 0x7f62915b5100 OFFSET
MULT.32 v29 v22 v0
STM.32 v29 0x1007f6222057500 OFFSET
LDM.32 v3 0x1007f6222058500 OFFSET
ADD.32 v10 v6 v3
STGG.32 v10 0x7f62915c8100 OFFSET
LDM.32 v11 0x1007f6291616100 OFFSET
LDM.32 v13 0x1007f622264b500 OFFSET
ADD.32 v14 v13 v11
MULT.32 v20 v14 v10
STM.32 v20 0x1007f6222057500 OFFSET
ADD.32 v23 v1 v13
STGG.32 v23 0x7f62915be100 OFFSET
MULT.32 v25 v11 v11
LDM.32 v26 0x1007f625606f900 OFFSET
ADD.32 v27 v26 v23
MULT.32 v28 v27 v25
STM.32 v28 0x1007f6222057500 OFFSET
ADD.32 v30 v1 v26
STGG.32 v30 0x7f62915c9100 OFFSET
MULT.32 v31 v30 v0
STM.32 v31 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6222059500 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915ca100 OFFSET
LDM.32 v3 0x1007f6291615100 OFFSET
LDM.32 v4 0x1007f622264c500 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c7100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6256070900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915cb100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202c900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c6100 OFFSET
LDM.32 v3 0x1007f6291613100 OFFSET
LDM.32 v4 0x1007f6222621900 OFFSET
ADD.32 v5 v4 v3
MULT.32 v2 v5 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c5100 OFFSET
MULT.32 v3 v3 v3
LDM.32 v4 0x1007f6253845900 OFFSET
ADD.32 v2 v4 v2
MULT.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
STGG.32 v2 0x7f62915c4100 OFFSET
MULT.32 v2 v2 v0
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f622202b900 OFFSET
ADD.32 v2 v6 v2
STGG.32 v2 0x7f62915c3100 OFFSET
LDM.32 v3 0x1007f6222620900 OFFSET
ADD.32 v2 v2 v3
STM.32 v2 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v3
STGG.32 v2 0x7f62915c2100 OFFSET
LDM.32 v3 0x1007f6291617100 OFFSET
MULTI.32 v3 v3 00
LDM.32 v4 0x1007f6291618100 OFFSET
MULTI.32 v4 v4 00
MULT.32 v2 v3 v2
STM.32 v2 0x1007f6222057500 OFFSET
ADD.32 v2 v1 v4
ADDI.32 v2 v2 00
RSQRT.32 v2 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
DIV.32 v2 v1 v1
STM.32 v2 0x1007f6222057500 OFFSET
RSQRT.32 v3 v1
LDM.32 v4 0x1007f6291612100 OFFSET
MULT.32 v4 v3 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6253844900 OFFSET
ADD.32 v4 v4 v1
MULT.32 v5 v1 v4
STM.32 v5 0x1007f6222057500 OFFSET
STGG.32 v4 0x7f62915c1100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222024900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915bd100 OFFSET
LDM.32 v5 0x1007f6291611100 OFFSET
LDM.32 v7 0x1007f622261b900 OFFSET
ADD.32 v8 v7 v5
MULT.32 v4 v8 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b8100 OFFSET
MULT.32 v5 v5 v5
LDM.32 v7 0x1007f625283f900 OFFSET
ADD.32 v4 v7 v4
MULT.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
STGG.32 v4 0x7f62915b4100 OFFSET
MULT.32 v4 v4 v0
STM.32 v4 0x1007f6222057500 OFFSET
LDM.32 v4 0x1007f6222023900 OFFSET
ADD.32 v4 v6 v4
STGG.32 v4 0x7f62915ba100 OFFSET
LDM.32 v5 0x1007f622261a900 OFFSET
ADD.32 v4 v4 v5
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v12 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v5
STGG.32 v4 0x7f62915bc100 OFFSET
LDM.32 v5 0x1007f6291619100 OFFSET
MULTI.32 v5 v5 00
LDM.32 v7 0x1007f629161a100 OFFSET
MULTI.32 v7 v7 00
MULT.32 v4 v5 v4
STM.32 v4 0x1007f6222057500 OFFSET
ADD.32 v4 v1 v7
ADDI.32 v4 v4 00
RSQRT.32 v4 v4
MULT.32 v4 v1 v4
STM.32 v4 0x1007f6222057500 OFFSET
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f6291610100 OFFSET
MULT.32 v2 v3 v2
MULT.32 v2 v1 v2
STM.32 v2 0x1007f6222057500 OFFSET
LDM.32 v2 0x1007f625283e900 OFFSET
ADD.32 v2 v2 v1
MULT.32 v3 v1 v2
STM.32 v3 0x1007f6222057500 OFFSET
STGG.32 v2 0x7f62915b9100 OFFSET
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6222038900 OFFSET
ADD.32 v0 v6 v0
STGG.32 v0 0x7f62915bb100 OFFSET
LDM.32 v2 0x1007f6222629900 OFFSET
ADD.32 v0 v0 v2
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f622205ad00 OFFSET
ADD.32 v0 v1 v0
STM.32 v0 0x1007f6222057500 OFFSET
ADD.32 v0 v12 v2
STGG.32 v0 0x7f62915bf100 OFFSET
LDM.32 v2 0x1007f629160f100 OFFSET
MOV.32 v2 v2
MULT.32 v0 v2 v0
STM.32 v0 0x1007f6222057500 OFFSET
LDM.32 v0 0x1007f6255c4d900 OFFSET
ADD.32 v2 v0 v1
LDM.32 v3 0x1007f622205b500 OFFSET
ADD.32 v2 v3 v2
MULT.32 v1 v1 v2
ADD.32 v0 v1 v0
STGG.32 v0 0x7f62915c0100 OFFSET
JOIN
EXIT
