# 0 ë“¤ì–´ê°€ê¸° ì•ì„œ

í˜„ëŒ€ processorì˜ ê¸°ë³¸ ê¸°ìˆ ì¸ pipelineì€ ëŒ€í‘œì ì¸ parallel programming ë°©ë²•ë¡ ì´ë‹¤. processorëŠ” instruction ì‚¬ì´ì˜ dependency(ì˜ì¡´ì„±)ì„ ë¶„ì„í•´ instruction ë¶„ì„ìœ¨ì„ ë†’ì¼ ìˆ˜ ìˆë‹¤.

> dependency ë¶„ì„ì€ parallel programmingë§Œì´ ì•„ë‹ˆë¼ compilerë‚˜ software testingì—ì„œë„ ê¸°ë³¸ì ì¸ ê°œë…ì´ë‹¤.

í˜„ëŒ€ë¡œ ì˜¤ë©´ì„œ processorì—ì„œ ìƒê°í•´ì•¼ í•  ë¶€ë¶„ì´ ë§ì´ ëŠ˜ì–´ë‚¬ë‹¤. ì•„ë˜ì—ì„œ ëª‡ ê°€ì§€ë¥¼ ì†Œê°œí•œë‹¤.

- multicore processorì—ì„œëŠ” cache ê´€ë¦¬ê°€ ë” ì–´ë ¤ì›Œì§„ë‹¤.(ì„œë²„ ì‹œìŠ¤í…œì—ì„œë„ ê³ ìŠ¤ë€íˆ ë³¼ ìˆ˜ ìˆëŠ” ë¬¸ì œë‹¤.) 

- í˜„ëŒ€ processorì—ì„œëŠ” **branch predictor**(ë¶„ê¸° ì˜ˆì¸¡ê¸°)ë¼ëŠ” componentê°€ í•„ìˆ˜ì ìœ¼ë¡œ ë“¤ì–´ê°€ ìˆë‹¤.(ì´ branch predictor ì—­ì‹œ cacheì²˜ëŸ¼ softwareì ì¸ ì•„ì´ë””ì–´ë¡œ ë§Œë“¤ì–´ì ¸ ìˆë‹¤.)

- í˜„ëŒ€ processorì˜ ì£¼ìš” ê¸°ëŠ¥ìœ¼ë¡œ prefetchingë„ ê¼½ì„ ìˆ˜ ìˆë‹¤.(OSì—ì„œë„ ì‰½ê²Œ ì°¾ì•„ë³¼ ìˆ˜ ìˆë‹¤.)

- processorë¥¼ ì•Œë©´ ê°ì¢… ë³´ì•ˆ ì·¨ì•½ì„±ì˜ ì›ì¸ì„ ì´í•´í•  ìˆ˜ ìˆë‹¤.

- graphics processing unitì¸ GPUëŠ” ë³´ì¡° processorì²˜ëŸ¼ ì‚¬ìš©í–ˆì§€ë§Œ, ë‹¨ìˆœí•œ êµ¬ì¡°ì§€ë§Œ ë°±ì—¬ ê°œê°€ ë„˜ëŠ” ì‘ì€ coreê°€ ë­‰ì¹œ íŠ¹ì„±ìœ¼ë¡œ íŠ¹ì • ì—°ì‚°ì—ì„œ processorë³´ë‹¤ í›¨ì”¬ ë¹ ë¥¸ ì²˜ë¦¬ë¥¼ ë³´ì¸ë‹¤.

---

# 1 Instruction Set Architecture(ISA)

## 1.1 architectural state

í”„ë¡œê·¸ë˜ë¨¸ë“¤ì€ ì•Œê²Œ ëª¨ë¥´ê²Œ processorì™€ ì§ì ‘ ëŒ€í™”í•˜ê³  ìˆì—ˆë‹¤. ì•„ë˜ëŠ” "Hello, Microprocessor!" C program ì½”ë“œë‹¤.

```C
#include <stdio.h>

int main(int argc, char*, argv[]) {
    printf("Hello, Microprocessor!\n");
    return 0;
}
```

ì´ C programì„ 64bit ë¦¬ëˆ…ìŠ¤ì—ì„œ ë””ë²„ê±° gdbë¡œ ì¡ì•„ë³¸ í™”ë©´ì´ë‹¤.

ì°¸ê³ ë¡œ ì‚¬ìš©í•œ gdb ëª…ë ¹ì€ ë‹¤ìŒê³¼ ê°™ë‹¤.

- info reg: registerì˜ state

- backtrace: ì–´ë–¤ ê²½ë¡œë¡œ functionì´ invokeëëŠ”ì§€ invoke stackìœ¼ë¡œ í™•ì¸

- x/s: "Hellom Microprocessor!" ë¬¸ìì—´ì´ ë‹´ê¸´ memory address í™•ì¸

- stepi : í•œ ëª…ë ¹ì”© ìˆ˜í–‰

![ë””ë²„ê·¸ í™”ë©´ 1](images/program_debug_ex_1.png)

![ë””ë²„ê·¸ í™”ë©´ 2](images/program_debug_ex_2.png)

ìœ„ debug í™”ë©´ì´ processorì™€ ì†Œí†µí•˜ëŠ” ëª¨ìŠµì„ ë‚˜íƒ€ë‚¸ ê²ƒìœ¼ë¡œ ë³¼ ìˆ˜ ìˆë‹¤. ì´ë ‡ê²Œ ì™¸ë¶€ í™”ë©´ìœ¼ë¡œ ë³´ì´ëŠ” 'í˜„ì¬ processorì˜ state'ë¥¼ computer **architectural state**(êµ¬ì¡°ì  ìƒíƒœ)ë¼ê³  ë¶€ë¥¸ë‹¤.

> ì—„ë°€íˆ ë§í•˜ë©´ architectural stateëŠ” í˜„ì¬ processorê°€ <U>ìˆ˜í–‰ ì¤‘ì¸ processì˜ stateë¥¼ ì§€ë‹Œ ê°ì¢… registerë“¤ì˜ ê°’</U>ì„ ì˜ë¯¸í•œë‹¤.

dual core, quad core processor ë“±ì€ ì´ architectural stateë¥¼ core ê°œìˆ˜ë§Œí¼ì„ ë™ì‹œì— ê°–ëŠ”ë‹¤.

> ì •í™•íˆëŠ” core ê°œìˆ˜ë§Œí¼ì´ ì•„ë‹ˆë¼, hardware thread(í˜¹ì€ logic processor)ë§ˆë‹¤ architectural stateë¥¼ ê°–ëŠ”ë‹¤.

---

## 1.1 Instruction Set Architecture

ë§Œì•½ íŠ¹ì • programming languageë¥¼ ë‹¤ë¥¸ programming languageë¡œ ì˜®ê¸°ëŠ” programì¸ compilerê°€ ì—†ë‹¤ë©´, í”„ë¡œê·¸ë˜ë¨¸ëŠ” processorê°€ ì´í•´í•˜ëŠ” **machine language**(ê¸°ê³„ì–´) í˜¹ì€ **assembly language**(ì–´ì…ˆë¸”ë¦¬ì–´)ë¥¼ ì´ìš©í•´ì•¼ í•  ê²ƒì´ë‹¤.

ì´ë•Œ ì´ machine languageë¥¼ **ISA**(Instruction Set Architecture, ëª…ë ¹ì–´ ì§‘í•©) êµ¬ì¡°ë¼ ë¶€ë¥¸ë‹¤. ì•„ë˜ëŠ” instruction ì¤‘ ì„¸ ê°€ì§€ ì˜ˆì‹œë‹¤.

- ê¸°ë³¸ì ì¸ ì‚¬ì¹™ ì—°ì‚°ê³¼ ë…¼ë¦¬ ì—°ì‚°

- memoryì— store(ì €ì¥)í•˜ê³  load(ì ì¬)í•˜ê¸°

- program ì‹¤í–‰ íë¦„ì„ ì œì–´í•˜ëŠ” ë¶„ê¸° ë° í˜¸ì¶œ ëª…ë ¹(if/goto, call/return)

- ì‹œìŠ¤í…œ ë‚´ë¶€ ì œì–´ë‚˜ ìƒíƒœë¥¼ ê´€ì°°

> intelê³¼ ARM processorëŠ” x86ì´ë¼ëŠ” ê·¸ë“¤ë§Œì˜ ì–¸ì–´ë¥¼ ì‚¬ìš©í•œë‹¤. ë”°ë¼ì„œ ë‚´ë¶€ êµ¬ì¡°ê°€ ì‚¬ë­‡ ë‹¬ë¼ë„ ì–¸ì–´ê°€ ê°™ì•„ì„œ ë¬¸ì œ ì—†ì´ programì´ ì‘ë™í•œë‹¤. í•˜ì§€ë§Œ ISAê°€ ë‹¤ë¥¸ processorë¼ë©´ x86 ISAë¡œ ë§Œë“¤ì–´ì§„ programì€ ì‘ë™í•˜ì§€ ì•ŠëŠ”ë‹¤.

> JVM(ìë°” ê°€ìƒë¨¸ì‹ )ì´ë‚˜ .NET framework ë“±ì´ ì´ëŸ° ë¬¸ì œë¥¼ í•´ê²°í•´ì£¼ë ¤ê³  ë“±ì¥í–ˆë‹¤.

í•˜ë‚˜ì˜ instructionì—ëŠ” ì´ instructionì˜ ì¢…ë¥˜ì™€ operand ë“± ì—¬ëŸ¬ ë‚´ìš©ì´ ê¸°ìˆ ë˜ì–´ ìˆë‹¤. natural language "A += 7"ì„ x86 ì–¸ì–´ë¡œ í‘œí˜„í•˜ë©´ ë‹¤ìŒê³¼ ê°™ë‹¤.

> 4byte integer variable Aì— constant 7ì„ ë”í•´ ë‹¤ì‹œ Aì— ì“°ë¼"

> add dword ptr [A], 0x07

- dword ptr: 4byte integerë¡œ í•´ì„í•˜ë¼(x86ì€ <U>d</U>ouble <U>word</U>ê°€ 4byteì´ë‹¤. ptrì€ pointerë¥¼ ì˜ë¯¸í•œë‹¤.)

  - ë‹¤ì‹œ ë§í•´ ptrAê°€ Aì˜ address(&A)ë¥¼ ë‹´ê³  ìˆë‹¤ê³  í•˜ë©´, "*ptrA = *ptrA + 7"ë¡œ ì´í•´í•œë‹¤.

> encoding: 0x83 0x45 0xF8 0x07

ì´ ì—°ì‚°ì— **atomicity**ë¥¼ ë³´ì¡´í•˜ë¼ëŠ” ë™ì‘ì„ ì¶”ê°€ë¡œ ì§€ì‹œí•  ìˆ˜ ìˆë‹¤. atomicityë¥¼ ë³´ì¡´í•œë‹¤ëŠ” ë§ì€ multi thread ì‹¤í–‰ì—ì„œ ì•ˆì „í•  ìˆ˜ ìˆë„ë¡ LOCK ì ‘ë‘ì–´ë¥¼ ì¶”ê°€í•´ ì¤€ë‹¤ëŠ” ì˜ë¯¸ë‹¤.

> LOCK add dword ptr [A], 0x07

> 0xF0 0x83 0x45 0xF8 0x07

ì´ ì™¸ì— ì‹¤ì œë¡œ programì´ ëŒì•„ê°€ë ¤ë©´ ISA ìœ„ì— ABI(Application Binary Interface)ë¼ëŠ” applicationê³¼ os ì‚¬ì´ì˜ ì•½ì†ë„ í•„ìš”í•˜ë‹¤. 

> calling conventions(í•¨ìˆ˜í˜¸ì¶œê·œì•½)ì´ë‚˜ ë°”ì´ë„ˆë¦¬ í¬ë§·ì— ëŒ€í•œ ê·œì•½ì´ ëŒ€í‘œì ì´ë‹¤.

---

### 1.2 CISC, RISC

1. CISC

processor, ì •í™•íˆ ë§í•´ general purpose microprocessorê°€ ì²˜ìŒ íƒ„ìƒí•œ 1970ë…„ëŒ€ì—ëŠ” compilerì˜ ë„ì›€ì´ í¬ì§€ ëª»í–ˆë‹¤. ê·¸ë˜ì„œ processor ì„¤ê³„ìëŠ” programming languageì™€ 1:1 ëŒ€ì‘ì´ ë  ì •ë„ë¡œ í’ë¶„í•œ ì—¬ëŸ¬ instructionì„ ì œê³µí•˜ë ¤ê³  ë…¸ë ¥í–ˆë‹¤.

> ì˜ˆë¥¼ ë“¤ì–´ x87 ì‚°ìˆ  coprocessorì˜ instructionì€ sinê³¼ exp ê°™ì€ ì´ˆì›” í•¨ìˆ˜ê¹Œì§€ ë‹´ê³  ìˆì—ˆë‹¤.

ê²Œë‹¤ê°€ ì´ ë‹¹ì‹œì—ëŠ” memoryì˜ ë¹„ìš©ì´ ë¹„ìŒŒê¸° ë•Œë¬¸ì—, ì¡°ê¸ˆì´ë¼ë„ instructionì˜ í¬ê¸°ë¥¼ ì¤„ì—¬ì•¼ í–ˆë‹¤. ë”°ë¼ì„œ ì§§ì€ ê¸¸ì´ì˜ instructionì— ë§ì€ ëœ»ì„ í•¨ì¶•í•˜ë„ë¡ ì„¤ê³„í–ˆë‹¤. ì´ë•Œì˜ ISAê°€ ë°”ë¡œ ë³µì¡í•œ í˜•íƒœì˜ CISC(Complex Instruction Set Computer)ì´ë‹¤.

> ë„ë¦¬ ì“°ì´ëŠ” x86 ISAë¡œ ëŒ€í‘œì ì¸ ê²ƒì´ IA-32ê°€ ìˆë‹¤. 1986ë…„ ì¶œì‹œëœ ì¸í…” 80386ì˜ ISAì˜ ì •í™•í•œ ëª…ì¹­ì´ IA-32(Intel Architecture 32 bit)ì´ë‹¤. IA-32ëŠ” 16bit ì½”ë“œë„ ì‹¤í–‰í•  ìˆ˜ ìˆëŠ” í•˜ìœ„ í˜¸í™˜ì„±ì„ ê°€ì¡Œë‹¤.

> ê·¸ë¦¬ê³  AMDê°€ ì œì•ˆí•œ x86ì˜ 64bit í™•ì¥(AMD64, x86-64)ë„ ì´ì œëŠ” ì‚¬ì‹¤ìƒ í‘œì¤€ì´ë‹¤.(ì¸í…”ì—ì„œëŠ” Intel64ë¼ê³  ë¶€ë¥¸ë‹¤.)

CISCì˜ ì£¼ìš” íŠ¹ì§•ì€ instructionì˜ ê¸¸ì´ê°€ ì£¼ë¡œ ê°€ë³€ì ì´ë©°, ì—¬ëŸ¬ ë³µì¡í•œ í˜•íƒœì˜ address modeë¥¼ ì§€ì›í•œë‹¤ëŠ” ì ì´ë‹¤. ë˜í•œ GPR(General Purpose Register. ë²”ìš© ë ˆì§€ìŠ¤í„°)ì˜ ê°œìˆ˜ê°€ ë¹„êµì  ì ë‹¤.

2. RISC

compilerê°€ CISC ISAê°€ ì§€ì›í•˜ëŠ” ëª¨ë“  instructionê³¼ addressing modeë¥¼ ì‚¬ìš©í•˜ì§€ ì•Šê³ , ì¼ë¶€ë§Œ ì‚¬ìš©í•œë‹¤ëŠ” ì ì—ì„œ ì°©ì•ˆí–ˆë‹¤.(CISCê°€ ë„ˆë¬´ ê³¼ë„í•˜ê²Œ ì„¤ê³„í•œ ë¶€ë¶„ë„ ìˆì—ˆë‹¤.)

ì˜ˆë¥¼ ë“¤ì–´ program ì½”ë“œì—ëŠ” constantê°€ ì¢…ì¢… ë“±ì¥í•˜ëŠ”ë°, ì‚¬ì¹™ ì—°ì‚°ì˜ operandë‚˜ ë¶„ê¸°ë¬¸ì˜ destination ë“±ì´ ì£¼ë¡œ immediate(constant)ë¡œ ì“°ì¸ë‹¤. CISCëŠ” ë³´í†µ ê°€ë³€ ê¸¸ì´ë¯€ë¡œ 16bit ë˜ëŠ” 32bit immediate operandë¥¼ ì‰½ê²Œ instructionì— í¬í•¨ì‹œì¼°ë‹¤.

ê·¸ëŸ¬ë‚˜ ì‹¤ì œë¡œëŠ” 98%ì˜ programì´ 13bitë©´ ì¶©ë¶„íˆ constantë¥¼ í‘œí˜„í•  ìˆ˜ ìˆì—ˆê³ (ë³´í†µ -1ì´ë‚˜ 10 ê°™ì€ ì‘ì€ ì •ìˆ˜ë¥¼ ì‚¬ìš©í•˜ë¯€ë¡œ), ë¶„ê¸°ë¬¸ë„ ëŒ€ë¶€ë¶„ì€ destinationì„ relative addressë¡œ í‘œí˜„í–ˆìœ¼ë¯€ë¡œ ê·¸ ë²”ìœ„ê°€ í¬ì§€ ì•Šì•˜ë‹¤.

> Computer Architecture ì„¤ê³„ì˜ ì²« ë²ˆì§¸ ì›ì¹™ì´ "Make Common Case Fast", ìì£¼ ìˆëŠ” ê²½ìš°ë¥¼ ë¹ ë¥´ê²Œ í•˜ë¼ë¼ëŠ” ì ì„ ë– ì˜¬ë¦¬ì.

ê·¸ë˜ì„œ processor êµ¬ì¡°ì˜ ë‹¨ìˆœí•¨ê³¼ ê³ ì†í™”ë¥¼ ìœ„í•´ instruction ê¸¸ì´ë¥¼ 4byte ì •ë„ë¡œ ì œí•œí–ˆë‹¤. instruction í¬ê¸°ë¥¼ ê³ ì •í•˜ê³  ê·¸ ê°œìˆ˜ë¥¼ ëŒ€í­ ì¤„ì¸ RISCê°€ ë“±ì¥í•œ ê²ƒì´ë‹¤.

> ì‚¬ì‹¤ ì§€ê¸ˆì— ì´ë¥´ëŸ¬ì„œëŠ” ê°„ë‹¨í•œ instructionì˜ ê²½ìš° íšŒë¡œê°€ ë‹¨ìˆœí•´ì ¸ì„œ ë” ì €ë ´í•œ ë¹„ìš©ìœ¼ë¡œ ì œì¡°í•  ìˆ˜ ìˆë‹¤. ëŒ€ì‹  compilerê°€ ë” ì¼ì„ í•˜ê²Œ ëœë‹¤.

ì•„ì´í° ê°™ì€ ìŠ¤ë§ˆíŠ¸í°ì— ë§ì´ ì“°ì´ëŠ” ARMê³¼, IBMì˜ PowerPCê°€ ëŒ€í‘œì ì¸ RISC ISAì´ë‹¤. í•™êµì—ì„œ ìì£¼ ë°°ìš°ëŠ” MIPS(Microprocessor without Interlocked Pipeline Stages) ì—­ì‹œ ìœ ëª…í•œ RISC í˜•ì‹ ì–¸ì–´ì´ë‹¤.

---

### 1.3 ëŒ€í‘œì ì¸ RISCì¸ MIPSì˜ êµ¬ì¡°

ëŒ€í‘œì ì¸ RISCì— í•´ë‹¹í•˜ëŠ” MIPS êµ¬ì¡°ë¥¼ ì‚´í´ë³´ì. ëª¨ë“  instructionì˜ ê¸¸ì´ê°€ 32bitë¡œ ê³ ì •ë˜ì–´ ìˆìœ¼ë©°, ë§¤ìš° ê·œì¹™ì ì¸ formatë¥¼ ê°€ì§€ê³  ìˆë‹¤.

ëª¨ë“  instructionì€ R(Register), I(Immediate), J(Jump) íƒ€ì… ì¤‘ í•˜ë‚˜ë¡œ í‘œí˜„ëœë‹¤. ì´ë•Œ <U>ImmediateëŠ” ì˜ë¯¸ì ìœ¼ë¡œ constantì— í•´ë‹¹</U>ëœë‹¤.

| ì¢…ë¥˜ | 31~26 | 25~21 | 20~16 | 15~11 | 10~6 | 5~0 |
| :---: | :---: | :---: | :---: | :---: | :---: | :---: |
| R | Opcode | source | target | destination | shift | function | 
| I | Opcode | source | target || 16bit constant(immediate) || 
| J | Opcode ||| 26bit ë¶„ê¸° destination |||

- opcode: instructionì˜ ì¢…ë¥˜ë¥¼ ê¸°ìˆ í•˜ë©°, í•­ìƒ ìµœìƒìœ„ 6bitì— ì¡´ì¬í•œë‹¤.

> ë°˜ë©´ x86ì€ opcodeì˜ ìœ„ì¹˜ì™€ ê¸¸ì´ì¡°ì°¨ ê°€ë³€ì´ë¼ì„œ ë¶„ì„ ì‘ì—…ì´ í›¨ì”¬ ë³µì¡í•˜ë‹¤.

- "A = B + C"ì™€ ê°™ì€ ëª…ë ¹ì€ ê·¸ëŒ€ë¡œ R íƒ€ì…ì— ëŒ€ì‘ëœë‹¤.

- ê° source(operand)ë¡œëŠ” register íƒ€ì…ë§Œ ì˜¬ ìˆ˜ ìˆê³ , resisterëŠ” ì´ 32ê°œê°€ MIPS ISAì— ì •ì˜ë˜ì–´ ìˆì–´ì„œ 5bitì”© í• ë‹¹ëœë‹¤.

í•˜ì§€ë§Œ ì´ëŸ° RISCì˜ ë‹¨ìˆœí•¨ ë•Œë¬¸ì— ìƒê¸°ëŠ” ë‹¨ì ë„ ìˆë‹¤. RISCëŠ” instruction í­ì´ ê³ ì •ì´ë¯€ë¡œ (CISCê°€ ê°„ë‹¨íˆ ì²˜ë¦¬í•˜ëŠ” ê²ƒë„) ì—¬ëŸ¬ ë‹¨ê³„ì— ê±¸ì³ í•´ê²°í•´ì•¼ í•œë‹¤.

ë§Œì•½ 0x7FFFFFFFì²˜ëŸ¼ 4byteì˜ í­ì´ í•„ìš”í•œ ì•„ì£¼ í° constantë¥¼ ì½ëŠ” ëª…ë ¹ì´ ìˆë‹¤ë©´, 4byte í¬ê¸°ì˜ instructionì„ ì‚¬ìš©í•˜ëŠ” RISCì—ì„œ í•œë²ˆì— ì½ì„ ìˆ˜ ìˆì„ê¹Œ? ë‹¹ì—°íˆ opcodeë‚˜ destination ë“±ì„ ê¸°ìˆ í•  ê³µê°„ì´ ì—†ìœ¼ë¯€ë¡œ ë¶ˆê°€ëŠ¥í•˜ë‹¤.

ì´ ê²½ìš° ìƒìœ„ 16bitë¥¼ **lui**(Load Upper 16-bit Immediate) instructionìœ¼ë¡œ ë¨¼ì € registerì— ì˜¬ë¦° ë’¤, **ori**(OR with 16-bit immediate) ëª…ë ¹ìœ¼ë¡œ ë‚˜ë¨¸ì§€ í•˜ìœ„ 16bitë¥¼ ë”°ë¡œ ì½ì–´ ì„œë¡œ OR ì—°ì‚°ì„ í•˜ëŠ” ê²ƒìœ¼ë¡œ ëŒ€ì²´í•œë‹¤.

ì•„ë‹ˆë©´ ì´ constant ìì²´ë¥¼ program ì–´ë”˜ê°€ì— ì“°ê³ , ì´ addressì˜ ë‚´ìš©ì„ ì½ëŠ” ê²ƒìœ¼ë¡œ êµ¬í˜„í•  ìˆ˜ë„ ìˆë‹¤.

> ì´ì— ë°˜í•´ CISCëŠ” instruction ê¸¸ì´ê°€ ê°€ë³€ì´ë¯€ë¡œ, ì´ constantë¥¼ ë°”ë¡œ instruction ì•ˆì— ë„£ì„ ìˆ˜ ìˆì–´ í•œë²ˆì— ì²˜ë¦¬í•  ìˆ˜ ìˆë‹¤.

---

### 1.4 CISCì™€ RISCì˜ ì„¤ê³„ ì°¨ì´

CISCëŠ” memoryê°€ ê·€í•œ ì˜›ë‚ ì— íƒ„ìƒí•œ ëª¨ë¸ì´ì–´ì„œ ìµœëŒ€í•œ ì‘ì€ ê³µê°„ì— ë§ì€ ëœ»ì„ í•¨ì¶•í•´ì•¼ í–ˆë‹¤. x86ì˜ ê²½ìš° 1byteë¡œë„ instructionì„ í‘œí˜„í•  ìˆ˜ ìˆëŠ”ê°€ í•˜ë©´, ìµœëŒ€ 17byteê¹Œì§€ ê¸¸ì–´ì§ˆ ìˆ˜ ìˆë‹¤.

- stack memory ê³µê°„ ì¡°ì‘ì—ì„œì˜ ì°¨ì´

ëŒ€í‘œì ìœ¼ë¡œ x86ì€ stack memory ê³µê°„ì„ ì§ì ‘ ì¡°ì‘í•˜ëŠ” push/pop ê°™ì€ instructionì´ ì§€ì›ëœë‹¤. programì€ function invokeë¥¼ ê´€ë¦¬í•˜ê¸° ìœ„í•œ ì •ë³´(**activation frame**)ë‚˜ local variableì„ stackì— ë„£ì–´ì„œ ì“°ê³  ì½ìœ¼ë©° ê³„ì‚°í•œë‹¤.

í•˜ì§€ë§Œ RISCëŠ” ì´ëŸ° í•¨ì¶•ì ì¸ instructionì´ ë³´í†µ ì—†ê³  ëª…ì‹œì ìœ¼ë¡œ ì²˜ë¦¬í•´ì•¼ í•œë‹¤. ì§ì ‘ stack ê¼­ëŒ€ê¸°ë¥¼ ê°€ë¦¬í‚¤ëŠ” **sp**(ìŠ¤íƒ í¬ì¸í„°)ë¥¼ ë°”ê¾¸ê³ , ê·¸ ìë¦¬ì— dataë¥¼ ì´ë™í•˜ëŠ” ëª…ë ¹ì„ ì§€ì‹œí•´ì•¼ í•œë‹¤.

- addressing modeì—ì„œì˜ ì°¨ì´

CISCëŠ” operandë¡œ memory addressê°€ ë°”ë¡œ ì˜¬ ìˆ˜ ìˆì§€ë§Œ, RISCëŠ” registerë§Œ ì˜¬ ìˆ˜ ìˆë‹¤.(RISCëŠ” sourceì— ì§ì ‘ memory addressê°€ ì˜¬ ìˆ˜ ì—†ê³ , ë°˜ë“œì‹œ registerë¥¼ ê±°ì³ê°€ì•¼ í•œë‹¤.) RISCëŠ” ë‹¤ìŒê³¼ ê°™ì´ ì—°ì‚°í•œë‹¤.

> "4byte integer variable Aì— constant 7ì„ ë”í•´ ë‹¤ì‹œ Aì— ì“°ë¼"

1. load r1, dword ptr[A]

2. add r1, r1, 0x07

3. store dword ptr[A], r1

sourceì— ì§ì ‘ memory addressê°€ ì˜¬ ìˆ˜ ì—†ê³  registerë§Œ ì˜¬ ìˆ˜ ìˆê¸° ë•Œë¬¸ì— addressing modeê°€ ìƒë‹¹íˆ ë‹¨ìˆœí•˜ë‹¤. 

> ì´ ë¶€ë¶„ì—ì„œ ì£¼ì˜í•  ì ì€ CISCë¡œë„ ì–¼ë§ˆë“ ì§€ RISC í˜•ì‹ìœ¼ë¡œ ì½”ë“œë¥¼ ë§Œë“¤ ìˆ˜ ìˆìœ¼ë©°, ë°˜ëŒ€ë¡œë„ ê°€ëŠ¥í•˜ë‹¤.

> ë˜í•œ CISC instruction ì—­ì‹œ ë°”ë¡œ memory addressê°€ ì˜¨ë‹¤ê³  í•˜ë”ë¼ë„ processorê°€ ì§ì ‘ memory addressì„ ëŒ€ìƒìœ¼ë¡œ ì—°ì‚°ì„ ì‹œí–‰í•˜ì§€ëŠ” ì•ŠëŠ”ë‹¤.

- array ì ‘ê·¼ ë°©ì‹ì˜ ì°¨ì´

addressing modeëŠ” ë§¤ìš° ë¹ˆë²ˆíˆ ë“±ì¥í•˜ëŠ” array ì ‘ê·¼ ë°©ì‹ë„ ì •ì˜í•œë‹¤. array variableì— ì ‘ê·¼í•˜ë ¤ë©´ ë°˜ë“œì‹œ '**base point**(ê¸°ì € ì£¼ì†Œ) + **offset**(ì–¼ë§ˆë‚˜ ë–¨ì–´ì ¸ ìˆëŠ”ì§€ë¥¼ ë‚˜íƒ€ë‚´ëŠ” ì˜¤í”„ì…‹)'ì´ í•„ìš”í•˜ë‹¤.

> ì˜ˆë¥¼ ë“¤ì–´ integer array Aì˜ 10ë²ˆì§¸ elementì— ì ‘ê·¼(A[10])í•œë‹¤ë©´, ì´ëŠ” array Aì˜ base pointì— offsetì¸ 10*sizeof(int)ë¥¼ ë”í•œ ê°’ì— ì ‘ê·¼í•œë‹¤ëŠ” ëœ»ì´ë‹¤.

RISCëŠ” 'base point + offset'ì²˜ëŸ¼ ë¹„êµì  ë‹¨ìˆœí•œ memory í˜•íƒœë§Œ ì§€ì›í•œë‹¤. ë°˜ë©´ CISCì¸ x86ì—ì„œëŠ” 'base point + offset + index*scale'ê³¼ ê°™ì€ ë³µì¡í•œ í˜•íƒœë¥¼ ì§€ì›í•œë‹¤. ë”°ë¼ì„œ x86 compilerëŠ” ë” ì§§ì€ instruction ìƒì„±ì´ ê°€ëŠ¥í•˜ë‹¤.

> ì´ëŸ° ì‹ìœ¼ë¡œ CISCëŠ” ë³µì¡í•¨ì„ í•˜ë“œì›¨ì–´ê°€ ë„ë§¡ì•„ ì²˜ë¦¬í•œë‹¤. ë³µì¡í•œ ìˆ˜í•™ functionì´ë‚˜ memory addressë¥¼ ë°”ë¡œ sourceë¡œ ë°›ëŠ” ë“±ì´ ê°€ëŠ¥í•´ì„œ ê·¸ë ‡ë‹¤. í•˜ì§€ë§Œ RISCëŠ” ì´ë¥¼ compilerê°€ ì²˜ë¦¬í•œë‹¤.

> compilerê°€ ë˜‘ë˜‘íˆ ë²ˆì—­í•´ ì£¼ëŠ” ë•ë¶„ì— ë”ìš± ISAë¥¼ ë‹¤ì–‘í•˜ê²Œ ì œê³µí•  í•„ìš”ê°€ ì—†ê²Œ ëìœ¼ë©°, ì ˆì•½í•œ transistor ìˆ˜ë¥¼ ì„±ëŠ¥ í–¥ìƒ ë¶€ë¶„ì— ì“¸ ìˆ˜ ìˆê²Œ ë˜ì—ˆë‹¤. ëŒ€í‘œì ìœ¼ë¡œ RISCì˜ GPRì€ CISCë³´ë‹¤ ë§ë‹¤.(x86ì€ 8ê°œ, x86-64ëŠ” 16ê°œë¥¼ ì§€ì›í•˜ì§€ë§Œ, RISCëŠ” 32ê°œ ì´ìƒì„ ì§€ì›í•œë‹¤.)

---

### 1.4.1 ì½”ë“œë¡œ ë³´ëŠ” CISCì™€ RISC ì°¨ì´

C/C++ program ì½”ë“œë¥¼ CISC(x86-64)ì™€ RISC(ARM)ë¡œ compileí•´ì„œ ë¹„êµí•  ê²ƒì´ë‹¤. 

```C
/* dataì™€ indexëŠ” ëª¨ë‘ local variable. indexëŠ” 32bit int type */
struct Vector
{
  int x;
  int y;
  int z;
} data[10];
data[index].y = 0x87654321;
```

ìœ„ëŠ” program ì½”ë“œë‹¤. ì´ programì€ ê°„ë‹¨í•œ structure typeì„ ì •ì˜í•˜ê³ , ì´ structure type ì¤‘ í•˜ë‚˜ì˜ elementì— ì ‘ê·¼í•œë‹¤.

> structure typeì´ë€ í•˜ë‚˜ ì´ìƒì˜ variableì„ ë¬¶ì–´ì„œ ìƒˆë¡œìš´ data typeì„ ì •ì˜í•˜ëŠ” ë„êµ¬ë‹¤. cì–¸ì–´ì—ì„œ struct ëª…ë ¹ì„ ì‚¬ìš©í•œë‹¤.

<br/>

### <span style='background-color: #C2B2B2; color: #F7F7F7'>&nbsp;&nbsp;&nbsp;ğŸ” í’€ì´: RISC í˜•ì‹(ARM)ì˜ compile&nbsp;&nbsp;&nbsp;</span>

ìš°ì„  RISC í˜•ì‹ì˜ ARM ì½”ë“œë¶€í„° ë³´ì.

![ì˜ˆì œ RISC(ARM) compile](images/RISC_compile_ex.png)

- r1, r2, r3ëŠ” registerë¥¼ ëœ»í•œë‹¤.

- ldr: memoryì— ìˆëŠ” ê°’ì„ registerì— loadí•˜ëŠ” ëª…ë ¹

- str: ì—°ì‚° ê²°ê³¼ë¥¼ ë‹¤ì‹œ memoryì— store

- mov: data ë³µì‚¬ë¥¼ ë‹´ë‹¹í•˜ëŠ” ëª…ë ¹(ì´ë™)

  - register $\rightarrow$ register

  - memory $\leftrightarrow$ register

  - Immediate $\rightarrow$ register or memory

- mul(ê³±ì…ˆ), add(ë§ì…ˆ)

<br/>

ê³„ì‚° ìˆœì„œëŠ” ë‹¤ìŒê³¼ ê°™ë‹¤.

<br/>

1. ldr r1, [sp, #4]: r1ì— variable indexì˜ ê°’ì´ loadëœë‹¤. ì •í™•íˆëŠ” indexì˜ addressë¥¼ ì–»ê³  ê·¸ addressì— ì €ì¥ëœ ê°’ì„ ì½ëŠ” pointer ì—°ì‚°ì´ë‹¤.

   - spëŠ” stack pointì´ë‹¤.

   - machine codeì—ì„œ <U>[]ëŠ” ê·¸ ë¶€ë¶„ì„ addressë¡œ í•´ì„í•˜ë¼ëŠ” ëœ»</U>ì´ë‹¤.

   - variable indexëŠ” local variableì´ë¯€ë¡œ spë¥¼ ê¸°ì ìœ¼ë¡œ ì–´ë”˜ê°€ ì €ì¥ë˜ì–´ ìˆëŠ”ë°, ì˜ˆì œì—ì„œëŠ” 4byte ë–¨ì–´ì§„ ì§€ì ì´ë¼ r1 = *(sp + 4); ê°™ì€ í˜•íƒœê°€ ë˜ì—ˆë‹¤.

<br/>

2. mov r3, #0xC: sizeof(Vector)ë¥¼ r3ì— ì˜®ê¸´ë‹¤.

   - Vector structureì˜ í¬ê¸°ëŠ” compileí•  ë•Œ ì´ë¯¸ ê²°ì •ë˜ë¯€ë¡œ ë°”ë¡œ constant 12(0x0C)ê°€ ì§€ì •ë˜ì—ˆë‹¤.

<br/>

3. mul r2, r1, r3: ì´ì œ r3ì™€ r1ì„ ê³±í•´ index*sizeof(Vector)ë¥¼ ì–»ê³  ê·¸ ê²°ê³¼ë¥¼ r2ì— ì €ì¥í•œë‹¤.(offset)

<br/>

4. add r3, sp, #8: arrayì˜ base pointë¥¼ ì•Œì•„ë‚´ì„œ ê·¸ addressë¥¼ r3ì— ì €ì¥í•œë‹¤.

   - ì´ ì˜ˆì œì—ì„œ arrayëŠ” spì—ì„œ 8byte ë–¨ì–´ì§„ ê³³ì— ìœ„ì¹˜í•´ ìˆë‹¤.(compileê°€ ê´€ë¦¬í•´ ì¤€ë‹¤.) ë”°ë¼ì„œ spì— 8ì„ ë”í•œ ê°’ì´ base pointê°€ ëœë‹¤.

<br/>

5. add r3, r3, r2: base point + offset ê³„ì‚°ìœ¼ë¡œ data[index]ì˜ addressë¥¼ ì•Œì•„ë‚¸ë‹¤.  r3ì— ì €ì¥ëœë‹¤.

<br/>

6. add r2, r3, #4: local variable yë¥¼ êµ¬í•´ì„œ r2ì— ì €ì¥í•œë‹¤. data[index] addressì— 4ë¥¼ ë”í•´ì„œ êµ¬í•œë‹¤.

   - yëŠ” ì´ structureì˜ ë‘ ë²ˆì§¸ member variableë¡œ, base pointì—ì„œ 4ë§Œí¼ ë–¨ì–´ì ¸ ìˆë‹¤.(compilerì˜ alignment ë°©ë²•ì— ë”°ë¼ ë‹¬ë¼ì§ˆ ìˆ˜ ìˆë‹¤.)
  
<br/>

7. ldr r3, [pc, #8]: ì €ì¥í•  data, 0x87654321ì„ memoryì—ì„œ ì½ì–´ì˜¨ë‹¤.

   - constantëŠ” 4byte í­ì´ë¯€ë¡œ RISCì—ì„œ ë°”ë¡œ instructionì— ë„£ì„ ìˆ˜ ì—†ë‹¤. ëŒ€ì‹  dataë¥¼ PC(Program Counter)ë¥¼ ê¸°ì ìœ¼ë¡œ ìˆë‹¤.

   - í˜„ì¬ programì˜ ìœ„ì¹˜ 0x00011024ì—ì„œ 8ë§Œí¼ ë–¨ì–´ì§„ ì§€ì ì— 0x87654321ì´ ì €ì¥ëœ ì…ˆì´ë‹¤.(<U>constant ìì²´ë¥¼ program ì–´ë”˜ê°€ì— ì“°ê³ , ì´ addressë¥¼ ì½ì€ ì…ˆ</U>ì´ë‹¤.)

   > PCê°€ base pointë¡œ ì´ë™í–ˆì„ ë•Œ êµ³ì´ 8ë§Œí¼ ë–¨ì–´ì§„ ì´ìœ ëŠ”, ARM ISAì—ì„œ (ì•”ë¬µì ìœ¼ë¡œ) ì´ ê°’ì„ ì •í–ˆê¸° ë•Œë¬¸ì´ë©° ì´ ê°’ì´ í•˜ë“œì›¨ì–´ êµ¬í˜„ì— ë” ìš©ì´í•˜ë‹¤.

<br/>

8. str3 r3, [r2]: ë§ˆì§€ë§‰ìœ¼ë¡œ constant ê°’ì„ ì›í•˜ëŠ” ê³³, ì¦‰ data[index].yì˜ addressì— ì €ì¥í•œë‹¤.

<br/>

RISCëŠ” ë‹¨ê³„ê°€ ë§ì§€ë§Œ ë§¤ìš° ì§ê´€ì ì¸ ì ˆì°¨ë¡œ ì§„í–‰ë˜ì—ˆë‹¤. ì´ ì½”ë“œë¥¼ ìˆ˜í–‰í•˜ê¸° ìœ„í•´ í•„ìš”í•œ ê³µê°„ì€ instruction 8ê°œ(32byte)ì™€ 4byte ë°ì´í„° ê³µê°„(0x87654321)ë¡œ, ì´ 36byteê°€ ì†Œìš”ëœë‹¤.

### <span style='background-color: #C2B2B2; color: #F7F7F7'>&nbsp;&nbsp;&nbsp;ğŸ” í’€ì´: CISC í˜•ì‹(x86-64)ì˜ compile&nbsp;&nbsp;&nbsp;</span>

![ì˜ˆì œ CISC(x86-64) compile](images/CISC_compile_ex.png)

- rax: registerë¡œ ì ‘ë‘ì–´ rì€ 64bit registerë¼ëŠ” ì ì„ ë‚˜íƒ€ë‚¸ë‹¤.

   - ë™ì¼í•˜ê²Œ 32bitì¸ registerëŠ” eaxì´ë‹¤.

- movsxd: variable indexê°€ 32bitì´ë¯€ë¡œ registerì— ë§ì¶°ì„œ 64bit typeìœ¼ë¡œ ì ì ˆíˆ ë°”ê¿”ì£¼ê¸° ìœ„í•´ì„œ movì˜ ë³€ì¢…ì¸ movsxdë¥¼ ì“´ë‹¤.

   - ë˜í•œ indexê°€ signedì´ë¯€ë¡œ ì´ ì ì„ ìœ ì§€í•˜ë©´ì„œ í™•ì¥í•œë‹¤. ì´ ê¸°ëŠ¥ì„ **sign extension**(ë¶€í˜¸í™•ì¥)ì´ë¼ê³  í•œë‹¤.

   - x86ì€ load/store/moveë¥¼ í†µìƒ mov í•˜ë‚˜ë¡œ í¬ê´„í•œë‹¤.

- imul: integer ê³±(mul)ì„ ëœ»í•œë‹¤.

<br/>

1. movsxd rax,dword ptr [rsp+24h]: vatiable indexì˜ addressì—ì„œ ê°’ì„ ì½ì–´ register raxì— ì €ì¥í•œë‹¤.

   - ì—¬ê¸°ì„œ variable indexëŠ” rsp(stack pointer)ì—ì„œ 24byte ë§Œí¼ ë–¨ì–´ì§„ ê³³ì— ìˆë‹¤.

<br/>

2. imul rax,rax,0Ch: ë§ˆì°¬ê°€ì§€ë¡œ index*sizeof(Vector)ë¥¼ ê³„ì‚°í•´ì„œ ì´ ê²°ê³¼ ê°’ì„ raxì— ì €ì¥í•œë‹¤.(offset)

   - RISCì™€ ë§ˆì°¬ê°€ì§€ë¡œ compileê°€ sizeof(Vector)ë¥¼ ì•Œê³  ìˆë‹¤.

<br/>

3. mov dword ptr [rsp+rax+34h],87654321h: 'rsp+rax+34h'ë¼ëŠ” addressì— 0x87654321ì„ ì €ì¥í•œë‹¤.

   - rsp+34hëŠ” base pointì— member variable yì˜ offset 4ê°€ ë”í•´ì§„ ê°’ì´ë‹¤. 
   
   - ë‹¤ì‹œ ë§í•´ base + offset + constant ê°™ì€ ë³µì¡í•œ ê³„ì‚°ì„ í•œë²ˆì— ìˆ˜í–‰í•œë‹¤.

> ì°¸ê³ ë¡œ x86ì€ Little endian(ë¦¬í‹€ ì—”ë””ì•ˆ)ì´ë¯€ë¡œ, 4byte 0x87654321ì´ instruction ì†ì—ì„œ 21, 34, 65, 87 ìˆœìœ¼ë¡œ ì íŒë‹¤.

---