<!DOCTYPE html>

<html>

<head>
    <title>Diego++</title>

    <!-- meta data-->
    <meta charset="utf-8">
    <meta content="IE=edge" http-equiv="X-UA-Compatible">
    <meta content="width=device-width, initial-scale=1" name="viewport">

    <!-- css -->
    <link rel="stylesheet" href="/css/base.css">
    <link rel="stylesheet" href="/css/post.css">

    <!-- fonts & icons-->
    <link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Roboto&display=swap">
    <link rel="stylesheet" href="https://cdnjs.cloudflare.com/ajax/libs/font-awesome/4.7.0/css/font-awesome.min.css">
</head>

<body>
    <div class="post-wrapper">
        <ul class="post-info">
            <li>
                Title:
            </li>
            <li>
                Author: Diego Stafa
            </li>
            <li>
                Date:
            </li>
        </ul>
        <div class="post"><h2><strong>Caratteristiche tecniche:</strong></h2>

<ul>
<li>architettura RISC</li>
<li>istruzione a lunghezza fissa di 32 bit</li>
<li>32 registri general purpose ($0-$31)</li>
<li>32 registri per i floating point ($f0-$f31)</li>
<li>operazioni solo su registri (ad eccezzione di load e store)</li>
<li>cache dati e istruzioni separate</li>
<li>no microcodice</li>
</ul>


<h2><strong>Registri</strong></h2>

<p><strong>registri speciali</strong></p>

<ul>
<li>PC &ndash;> program counter &ndash;> contiene l'indirizzo dell'istruzione successiva</li>
<li>IR &ndash;> instruction register &ndash;> contiene l'sitruzione corrente</li>
<li>A &ndash;> contiene il primo operando in un R/I instruction</li>
<li>B &ndash;> contiene il secondo operando in un R/I instruction</li>
<li>IMM &ndash;> contine il valore immediato di una I/J instruction</li>
<li>LO &ndash;> in moltiplicazione salva i 32 bit meno significativi</li>
<li>HI &ndash;> in moltiplicazione salva i 32 bit più significativi</li>
</ul>


<p><strong>registri general purpose</strong></p>

<ul>
<li>$0 &ndash;> contiene sempre 0 (hardcodato read-only) usato per indirizzamento diretto</li>
<li>$1 (o $at) &ndash;> registro riservato al compilatore</li>
<li>$2, $3 (o $v0, $v1) &ndash;> registri per i valori di ritorno</li>
<li>$4 &hellip; $7 &ndash;> registri usati per passaggio di argomenti a funzioni</li>
<li>$8 &hellip; $15 &ndash;> registri temporanei</li>
<li>$16 &hellip; $23 &ndash;> registri che si preservano alla chiamata di funzione</li>
<li>$24, $25 &ndash;> registri temporanei</li>
<li>$26, $27 &ndash;> riservati al kernel per gli interrupt</li>
<li>$28 &ndash;> global pointer &ndash;> punta all'area dati globale</li>
<li>$29 &ndash;> stack pointer</li>
<li>$30 &ndash;> frame pointer</li>
<li>$31 &ndash;> return address &ndash;> contiene l'indirizzo di ritorno quando si chiama una funzione per riprendere l'esecuzione del programma normalmente</li>
</ul>


<h2><strong>Tipi di indirizzamento consentiti</strong></h2>

<ul>
<li>immediato &ndash;> l'operando è contenuto nell'istruzione</li>
<li>a spiazzamento &ndash;> indirizzo memoria + offset specificato</li>
<li>diretto &ndash;> indirizzo di memoria + offset specificato=0</li>
<li>indiretto &ndash;> indirizzo di memoria=0 + offset specificato</li>
</ul>


<h2><strong>Tipi di istruzione MIPS</strong></h2>

<p><span style="color:red;"><strong>Istruzione di tipo R (register)</strong></span></p>

<p>utilizzate per operazioni aritmetico-logiche, formato macchina:</p>

<p>OPCODE | RS | RT | RD | SHAMT | FUNCT</p>

<ul>
<li>OPCODE (6 bit)  &ndash;> specifica l'operazione da eseguire</li>
<li>RS     (5 bit)  &ndash;> registro che contiene il primo operando</li>
<li>RT     (5 bit)  &ndash;> registro che contiene il secondo operando</li>
<li>RD     (5 bit)  &ndash;> registro che contiene l'operando destinazione</li>
<li>SHAMT  (5 bit)  &ndash;> specifica di quanto fare lo shift in un operazione di shift (efftutato su RS)</li>
<li>FUNCT  (6 bit)  &ndash;> specifica l'operazione dell'opcode quando c'è ambiguità (non c'è sempre corrispondenza 1 a 1 tra macchina e assembly)</li>
</ul>


<p>il formato delle istruzioni macchina NON determina il formato delle istruzioni assembly.</p>

<p>formato istruzione assembly:</p>

<p>OPCODE RD, RS, RT</p>

<p>in ogni caso l'operazione compiuta è: <strong>RD = RS opcode RT</strong></p>

<p>esempio:
add $3, $4, $5  &ndash;> RD=$3, RS=$4, RT=$5  &ndash;> $3 = $4 + $5</p>

<p><br></p>

<p><span style="color:blue;"><strong>Istruzione di tipo I (Immediate)</strong></span></p>

<p>utilizzate per operazioni in memoria store/load e aritmetico-immediato, formato macchina:</p>

<p>OPCODE | RS | RT | IMM</p>

<ul>
<li>OPCODE (6 bit)  &ndash;> specifica l'operazione da eseguire (tutte univoche, non c'è FUNCT)</li>
<li>RS     (5 bit)  &ndash;> source, specifica un operando oppure uno spiazzamento</li>
<li>RT     (5 bit)  &ndash;> target, specifica l'operando destinazione oppure il target delle operazioni di memoria</li>
<li>IMM    (16 bit) &ndash;> specifica un numero o un indirizzo di memoria</li>
</ul>


<p>come prima, il formato assembly differisce da quello macchina:</p>

<p>operazione aritmetico-immediato:</p>

<p>OPCODE RT, RS, IMM</p>

<p>esempio:
addi $3, $4, 117   &ndash;> RT=$3, RS=$4, IMM=117 &ndash;> $3 = $4 + 117</p>

<p>operazione in memoria:
OPCODE RT, IMM(RS)</p>

<p>esempio:
sw $5, 0x000E($8)  &ndash;> RT=$5, RS=$8, IMM=0x000E &ndash;> $5 = MEM[0x000E + $8]</p>

<p><span style="color:green;"><strong>Istruzione di tipo J (Jump)</strong></span></p>

<p>utilizzate per operazioni di salto, formato macchina:</p>

<p>OPCODE | IMM</p>

<ul>
<li>OPCODE (6 bit)  &ndash;> specifica l'operazione da eseguire (tutte univoche, non c'è FUNCT)</li>
<li>IMM    (26 bit) &ndash;> specifica un indirizzo di memoria</li>
</ul>


<p>siccome di 26 bit, IMM non può indirizzare tutti gli indirizzi di memoria (2<sup>32</sup>), essendo le istruzioni per definizione dell'architettura misp di 4 byte, queste inizieranno quindi in locazioni di memoria divisibili per 4, perciò si fa uno shift di 2 bit sull'IMM per accedere quindi alla 2<sup>28esima</sup> locazione di memoria.</p>

<h2><strong>Pipeline</strong></h2>

<p><br/></p>

<p><strong>IF (instruction fetch)</strong></p>

<p>di base la fase di fetch consiste nel prelevare l'istruzione dalla memoria, salvarla nell'instruction register e segnarsi l'indirizzo dell'istruzione successiva in un registro temporaneo.</p>

<ul>
<li>IF/ID.IR = MEM[PC];</li>
<li><p>IF/ID.NPC = PC + 4;</p></li>
<li><p>IR &ndash;> instruction register</p></li>
<li>MEM &ndash;> memoria istruzioni</li>
<li>PC &ndash;> program counter</li>
<li>NPC &ndash;> next program counter</li>
</ul>


<p>NB: non si incrementa direttamente il program counter poichè bisogna prima sapere se l'istruzione è di jump o no</p>

<p><br/></p>

<p><strong>ID (instruction decode)</strong></p>

<p>la control unit accede all'instruction register, analizza i primi 6 bit (codeop), determina il tipo di istruzione (R-I-J), emette i segnali di cotrollo adatti al tipo di istruzione per utilizzare i registri temporanei adatti.</p>

<p><span style="color:red;">Istruzione R</span>
* registro A = Regs[RS];
* registro B = Regs[RT];</p>

<p><span style="color:blue;">Istruzione I</span>
* A   = Regs[RS];
* B   = Regs[RT];
* IMM = Imm (con segno esteso);</p>

<p><span style="color:green;">Istruzione J</span>
* IMM = Imm (con segno esteso);</p>

<p><br/></p>

<p><strong>EX (execution)</strong></p>

<p>la fase di esecuzione avviene per qualsiasi tipo di istruzione, l'operazione che compie dipende  dal tipo di istruzione e dall'istruzione stessa.</p>

<p><span style="color:red;">Istruzione R</span>
* ALUoutput = A op B;</p>

<p><span style="color:blue;">Istruzione I</span> (Aritmetico-logica)
* ALUoutput = A op IMM;</p>

<p><span style="color:blue;">Istruzione I</span> (load-store)
* ALUoutput = A + IMM; // indirizzo di memoria finale</p>

<p><span style="color:blue;">Istruzione I</span> (salto condizionato)
* ALUoutput = NPC + (IMM &lt;&lt; 2); // indirizzo di salto
* cond = A condizione B;</p>

<p><span style="color:green;">Istruzione J</span>
* ALUoutput = NPC + (IMM &lt;&lt; 2); // indirizzo di salto</p>

<p><br/></p>

<p><strong>MEM (memory access)</strong></p>

<p>di base si occupa di aggiornare correttamente il program counter e svolgere le azioni in memoria</p>

<ul>
<li>PC = NPC</li>
</ul>


<p><span style="color:blue;">Istruzione I</span> (load-store)
* LMD = MEM[ALUoutput];
* MEM[ALUoutput] = B; //operazione di store finita</p>

<p><span style="color:blue;">Istruzione I</span> (salto condizionato)
* if(cond) &ndash;> PC = ALUoutput;</p>

<p><span style="color:green;">Istruzione J</span>
* PC = ALUoutput;</p>

<p>NB: LMD è un registro temporaneo che contiene i dati della memoria prelevati.</p>

<p><br></p>

<p><strong>WB (write back)</strong></p>

<p>fase della pipeline che si occupa di scrivere i risultati delle operazioni nei registri corretti, cioè registri target o destination.</p>

<p><span style="color:red;">Istruzione R</span>
* Regs[RD] = ALUoutput;</p>

<p><span style="color:blue;">Istruzione I</span> (Aritmetico-logica)
* Regs[RD] = ALUoutput;</p>

<p><span style="color:blue;">Istruzione I</span> (load)
* Regs[RT] = LMD; // operazione di load finita</p>

<p><br/></p>

<h2><strong>Componenti della pipeline</strong></h2>

<ul>
<li>sommatore</li>
<li>memoria dati</li>
<li>memoria istruzioni</li>
<li>alu</li>
<li>banco Registri</li>
<li>hazard detection unit</li>
<li>control unit</li>
<li>forwarding unit</li>
</ul>


<h2><strong>Data Hazards</strong></h2>

<ul>
<li>Read after Write &ndash;> si legge un dato non aggiornato</li>
<li>Write after Read &ndash;> non può avvenire nell'architettura mips</li>
<li>Write after Write &ndash;> non può avvenire nell'architettura mips</li>
<li>Read after Read &ndash;> non genera problemi</li>
</ul>


<p>casi read after write
* R type e R type (0 stalli)
* R type e I type (0 stalli)
* I type e R type (1 stallo)
* I type e I type (1 stallo)</p>

<p><strong>R type e R type</strong>
- add $1 $2 $3
- addi $6 $1$ 3</p>

<p>dipendenza: id/ex.IR[RD] == if/id.IR[RS]
si risolve con: ex/mem.ALUoutput -> id/ex.topAluInput (0 stalli)</p>

<p><strong>R type e I type (Rs)</strong>
- add $1, $2, $4
- sw  $3, 87($1)</p>

<p>dipendenza: id/ex.IR[RD] == if/id.IR[RS]
si risolve con: ex/mem.ALUoutput -> id/ex.topAluInput (0 stalli)</p>

<p><strong>R type e I type (Rt)</strong>
- add $1, $2, $4
- sw  $3, 87($1)</p>

<p>dipendenza: id/ex.IR[RD] == if/id.IR[RS]
si risolve con: 2 stalli + scrittura e lettura nello stesso ciclo di clock</p>

<p><strong>I type e R type (Rt)</strong>
- lw  $4, 87($1)
- add $1, $2, $4</p>

<p>dipendenza: id/ex.IR[RT] == if/id.IR[RT]
si risolve con: 1 stallo + mem/wb.lmd -> id/ex.bottomAluInput
oppure: si inserisce un istruzione indipendete + forward</p>

<p><strong>I type e I type</strong>
- lw  $4, 87($1)
- sw  $3, 87($4)</p>

<p>dipendenza: id/ex.IR[RT] == if/id.IR[RS]
si risolve con: 1 stallo + mem/wb.lmd -> id/ex.bottomAluInput</p>

<p><strong>soluzioni Read after Write</strong>
1. bubble &ndash;> si inseriscono NOPs finchè non si elimina la dipendenza
2. forward dei dati &ndash;> ogni fase della pipeline è connessa all'input ALU
3. riordino delle istruzioni</p>

<h2><strong>Link Utili</strong></h2>

<ul>
<li><a href="http://www.di.univr.it/documenti/OccorrenzaIns/matdid/matdid557805.pdf">Architettura MIPS (uni verona)</a></li>
<li><a href="https://en.wikibooks.org/wiki/MIPS_Assembly">Documentazione MIPS</a></li>
<li><a href="http://alumni.cs.ucr.edu/~vladimir/cs161/mips.html">Lista istruzioni MIPS</a></li>
</ul>

</div>
</div>
</body>

</html>