Fitter report for Home_Security
Wed Apr 08 10:03:42 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Output Pin Default Load For Reported TCO
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Pad To Core Delay Chain Fanout
 24. Control Signals
 25. Global & Other Fast Signals
 26. Non-Global High Fan-Out Signals
 27. Fitter RAM Summary
 28. Fitter DSP Block Usage Summary
 29. DSP Block Details
 30. Other Routing Usage Summary
 31. LAB Logic Elements
 32. LAB-wide Signals
 33. LAB Signals Sourced
 34. LAB Signals Sourced Out
 35. LAB Distinct Inputs
 36. Fitter Device Options
 37. Operating Settings and Conditions
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Apr 08 10:03:42 2015           ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; Home_Security                                   ;
; Top-level Entity Name              ; Home_Security                                   ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 7,511 / 33,216 ( 23 % )                         ;
;     Total combinational functions  ; 6,758 / 33,216 ( 20 % )                         ;
;     Dedicated logic registers      ; 4,822 / 33,216 ( 15 % )                         ;
; Total registers                    ; 4890                                            ;
; Total pins                         ; 261 / 475 ( 55 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 89,728 / 483,840 ( 19 % )                       ;
; Embedded Multiplier 9-bit elements ; 14 / 70 ( 20 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                  ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation        ; Reason                                 ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                       ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[0]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[0]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[1]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[1]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[2]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[2]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[3]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[3]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[4]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[4]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[5]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[5]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[6]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[6]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_1                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_2                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_2                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_2                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_3                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_3                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_3                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_4                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_4                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_4                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_5                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_5                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_5                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_6                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_6                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_6                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_7                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_7                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_7                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_8                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_8                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_8                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_9                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_9                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_9                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_10                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_10                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_10                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_11                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_11                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_11                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_12                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_12                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_12                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_13                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_13                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_13                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_14                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_14                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_14                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_15                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_15                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_15                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_16                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_16                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_16                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_17                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_17                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_17                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_18                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_18                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_18                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_19                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_19                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_19                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_20                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_20                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_20                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_21                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub[7]~_Duplicate_21                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[0]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[0]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[0]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[0]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[1]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[1]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[1]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[1]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[2]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[2]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[2]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[2]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[3]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[3]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[3]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[3]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[4]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[4]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[4]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[4]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[5]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[5]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[5]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[5]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[6]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[6]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[6]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[6]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_1                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_1                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_1                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_2                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_2                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_2                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_3                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_3                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_3                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_4                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_4                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_4                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_5                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_5                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_5                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_6                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_6                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_6                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_7                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_7                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_7                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_8                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_8                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_8                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_9                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_9                                                                                                                                                                                                               ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_9                                                                                                                                                                                                               ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_10                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_10                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_10                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_11                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_11                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_11                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_12                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_12                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_12                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_13                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_13                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_13                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_14                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_14                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_14                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_15                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_15                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_15                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_16                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_16                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_16                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_17                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_17                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_17                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_18                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_18                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_18                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_19                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_19                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_19                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_20                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_20                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_20                                                                                                                                                                                                              ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_21                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub[7]~_Duplicate_21                                                                                                                                                                                                              ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[0]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[1]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[2]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[3]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[4]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[5]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[6]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[7]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_1                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_1                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_1                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_2                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_2                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_2                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_3                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_3                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_3                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_4                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_4                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_4                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_5                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_5                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_5                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_6                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_6                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_6                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_7                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_7                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_7                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_8                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_8                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_8                                                                                                                                                                                                                ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_9                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub[8]~_Duplicate_9                                                                                                                                                                                                                ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                     ; DATAA            ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[0]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[1]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[2]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[3]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[4]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[5]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[6]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[7]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[8]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[8]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[9]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[9]                                                                                                                                                                                                                                                                                                                                           ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[10]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[10]                                                                                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[11]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_ADDR[11]                                                                                                                                                                                                                                                                                                                                          ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_bank[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_0                                                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_bank[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_BA_1                                                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_WE_N                                                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_cmd[0]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[0]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CAS_N                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_cmd[1]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[1]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_RAS_N                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_cmd[2]~_Duplicate_1                                                                                                                                                                                                                                                                                               ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[2]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_CS_N                                                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_cmd[3]                                                                                                                                                                                                                                                                                                             ; Inverted        ; Register Packing ; Fast Output Register assignment        ;           ;                ;                                                                                                                                                                                                                                                                                                                                                        ;                  ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[0]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[0]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[1]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[1]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[2]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[2]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[3]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[3]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[4]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[4]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[5]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[5]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[6]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[6]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[7]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[7]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[8]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[8]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                             ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[9]                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[9]~_Duplicate_1                                                                                                                                                                                                                                                                                              ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[10]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[10]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[11]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[11]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[12]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[12]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[13]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[13]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[14]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[14]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                            ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_data[15]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|m_data[15]~_Duplicate_1                                                                                                                                                                                                                                                                                             ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_dqm[0]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_LDQM                                                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|m_dqm[1]                                                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Fast Output Register assignment        ; REGOUT    ;                ; DRAM_UDQM                                                                                                                                                                                                                                                                                                                                              ; DATAIN           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_1                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_2                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_3                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_4                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_5                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_6                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_7                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_8                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                     ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                             ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_9                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_10                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_11                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_12                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_13                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_14                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                    ; REGOUT           ;                       ;
; top_level:u0|top_level_SDRAM:sdram|oe~_Duplicate_15                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing ; Fast Output Enable Register assignment ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                            ; OE               ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[0]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[0]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[1]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[1]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[2]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[2]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[3]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[3]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[4]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[4]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[5]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[5]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[6]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[6]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[7]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[7]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[8]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[8]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[9]                                                                                                                                                                                                                                                                                                           ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[9]                                                                                                                                                                                                                                                                                                                                             ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[10]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[10]                                                                                                                                                                                                                                                                                                                                            ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[11]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[11]                                                                                                                                                                                                                                                                                                                                            ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[12]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[12]                                                                                                                                                                                                                                                                                                                                            ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[13]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[13]                                                                                                                                                                                                                                                                                                                                            ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[14]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[14]                                                                                                                                                                                                                                                                                                                                            ; COMBOUT          ;                       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[15]                                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Fast Input Register assignment         ; REGOUT    ;                ; DRAM_DQ[15]                                                                                                                                                                                                                                                                                                                                            ; COMBOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[0]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[1]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[2]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[3]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[4]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[5]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[6]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[7]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[8]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[9]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[10]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[11]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[12]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[13]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[14]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[15]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[16]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[17]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[18]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[19]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[20]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[21]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[22]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[23]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[24]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[25]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[26]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[27]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[28]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[29]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[30]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src1[31]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAA            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[0]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[1]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[2]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[3]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[4]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[5]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[6]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[7]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[8]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]                                                                                                                                                                                                                                                                                          ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                            ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[9]~_Duplicate_1                                                                                                                                                                                                                                                                             ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[10]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[11]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[12]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[13]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[14]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]                                                                                                                                                                                                                                                                                         ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]                                                                                                                                                                                                                                                                                         ; Duplicated      ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                           ; REGOUT           ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_src2[15]~_Duplicate_1                                                                                                                                                                                                                                                                            ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1                  ; DATAB            ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_bht_data[0]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_bht_module:top_level_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_3hh1:auto_generated|q_b[0]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                                                                                                                                                                          ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_bht_module:top_level_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_3hh1:auto_generated|q_b[1]                                                                                                                                                                          ; PORTBDATAOUT     ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[16] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[17] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[18] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[19] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[20] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[21] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[22] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[23] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[24] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[25] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[26] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[27] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[28] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[29] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[30] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[31] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_out2                   ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[1]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[2]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[3]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[4]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[5]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[6]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[7]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[8]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[9]  ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[10] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[11] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[12] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[13] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[14] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[15] ; Packed Register ; Register Packing ; Timing optimization                    ; REGOUT    ;                ; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; DATAOUT          ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+------------------+----------------------------------------+-----------+----------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                                  ;
+-----------------------------+-----------------+--------------+------------------+-----------------------+----------------------------+
; Name                        ; Ignored Entity  ; Ignored From ; Ignored To       ; Ignored Value         ; Ignored Source             ;
+-----------------------------+-----------------+--------------+------------------+-----------------------+----------------------------+
; Reserve Pin                 ;                 ;              ; TD_CLK27         ; AS INPUT TRI-STATED   ; QSF Assignment             ;
; Reserve Pin                 ;                 ;              ; TD_RESET         ; AS OUTPUT DRIVING VCC ; QSF Assignment             ;
; Location                    ;                 ;              ; AUD_ADCDAT       ; PIN_B5                ; QSF Assignment             ;
; Location                    ;                 ;              ; AUD_ADCLRCK      ; PIN_C5                ; QSF Assignment             ;
; Location                    ;                 ;              ; AUD_BCLK         ; PIN_B4                ; QSF Assignment             ;
; Location                    ;                 ;              ; AUD_DACDAT       ; PIN_A4                ; QSF Assignment             ;
; Location                    ;                 ;              ; AUD_DACLRCK      ; PIN_C6                ; QSF Assignment             ;
; Location                    ;                 ;              ; AUD_XCK          ; PIN_A5                ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_CLK         ; PIN_B24               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_CMD         ; PIN_A21               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_CS_N        ; PIN_A23               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[0]     ; PIN_D17               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[10]    ; PIN_C19               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[11]    ; PIN_D19               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[12]    ; PIN_B19               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[13]    ; PIN_A19               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[14]    ; PIN_E18               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[15]    ; PIN_D18               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[1]     ; PIN_C17               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[2]     ; PIN_B18               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[3]     ; PIN_A18               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[4]     ; PIN_B17               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[5]     ; PIN_A17               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[6]     ; PIN_B16               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[7]     ; PIN_B15               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[8]     ; PIN_B20               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_DATA[9]     ; PIN_A20               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_INT         ; PIN_B21               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_RD_N        ; PIN_A22               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_RST_N       ; PIN_B23               ; QSF Assignment             ;
; Location                    ;                 ;              ; ENET_WR_N        ; PIN_B22               ; QSF Assignment             ;
; Location                    ;                 ;              ; EXT_CLOCK        ; PIN_P26               ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[0]       ; PIN_AC18              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[10]      ; PIN_AE17              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[11]      ; PIN_AF17              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[12]      ; PIN_W16               ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[13]      ; PIN_W15               ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[14]      ; PIN_AC16              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[15]      ; PIN_AD16              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[16]      ; PIN_AE16              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[17]      ; PIN_AC15              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[18]      ; PIN_AB15              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[19]      ; PIN_AA15              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[1]       ; PIN_AB18              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[20]      ; PIN_Y15               ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[21]      ; PIN_Y14               ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[2]       ; PIN_AE19              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[3]       ; PIN_AF19              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[4]       ; PIN_AE18              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[5]       ; PIN_AF18              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[6]       ; PIN_Y16               ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[7]       ; PIN_AA16              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[8]       ; PIN_AD17              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_ADDR[9]       ; PIN_AC17              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_CE_N          ; PIN_V17               ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_DQ[0]         ; PIN_AD19              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_DQ[1]         ; PIN_AC19              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_DQ[2]         ; PIN_AF20              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_DQ[3]         ; PIN_AE20              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_DQ[4]         ; PIN_AB20              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_DQ[5]         ; PIN_AC20              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_DQ[6]         ; PIN_AF21              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_DQ[7]         ; PIN_AE21              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_OE_N          ; PIN_W17               ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_RST_N         ; PIN_AA18              ; QSF Assignment             ;
; Location                    ;                 ;              ; FL_WE_N          ; PIN_AA17              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX0[0]          ; PIN_AF10              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX0[1]          ; PIN_AB12              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX0[2]          ; PIN_AC12              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX0[3]          ; PIN_AD11              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX0[4]          ; PIN_AE11              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX0[5]          ; PIN_V14               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX0[6]          ; PIN_V13               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX1[0]          ; PIN_V20               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX1[1]          ; PIN_V21               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX1[2]          ; PIN_W21               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX1[3]          ; PIN_Y22               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX1[4]          ; PIN_AA24              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX1[5]          ; PIN_AA23              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX1[6]          ; PIN_AB24              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX2[0]          ; PIN_AB23              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX2[1]          ; PIN_V22               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX2[2]          ; PIN_AC25              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX2[3]          ; PIN_AC26              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX2[4]          ; PIN_AB26              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX2[5]          ; PIN_AB25              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX2[6]          ; PIN_Y24               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX3[0]          ; PIN_Y23               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX3[1]          ; PIN_AA25              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX3[2]          ; PIN_AA26              ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX3[3]          ; PIN_Y26               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX3[4]          ; PIN_Y25               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX3[5]          ; PIN_U22               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX3[6]          ; PIN_W24               ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX4[0]          ; PIN_U9                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX4[1]          ; PIN_U1                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX4[2]          ; PIN_U2                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX4[3]          ; PIN_T4                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX4[4]          ; PIN_R7                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX4[5]          ; PIN_R6                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX4[6]          ; PIN_T3                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX5[0]          ; PIN_T2                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX5[1]          ; PIN_P6                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX5[2]          ; PIN_P7                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX5[3]          ; PIN_T9                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX5[4]          ; PIN_R5                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX5[5]          ; PIN_R4                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX5[6]          ; PIN_R3                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX6[0]          ; PIN_R2                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX6[1]          ; PIN_P4                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX6[2]          ; PIN_P3                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX6[3]          ; PIN_M2                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX6[4]          ; PIN_M3                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX6[5]          ; PIN_M5                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX6[6]          ; PIN_M4                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX7[0]          ; PIN_L3                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX7[1]          ; PIN_L2                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX7[2]          ; PIN_L9                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX7[3]          ; PIN_L6                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX7[4]          ; PIN_L7                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX7[5]          ; PIN_P9                ; QSF Assignment             ;
; Location                    ;                 ;              ; HEX7[6]          ; PIN_N9                ; QSF Assignment             ;
; Location                    ;                 ;              ; IRDA_RXD         ; PIN_AE25              ; QSF Assignment             ;
; Location                    ;                 ;              ; IRDA_TXD         ; PIN_AE24              ; QSF Assignment             ;
; Location                    ;                 ;              ; LEDG[8]          ; PIN_Y12               ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_ADDR[0]      ; PIN_K7                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_ADDR[1]      ; PIN_F2                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_CS_N         ; PIN_F1                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DACK0_N      ; PIN_C2                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DACK1_N      ; PIN_B2                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[0]      ; PIN_F4                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[10]     ; PIN_K6                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[11]     ; PIN_K5                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[12]     ; PIN_G4                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[13]     ; PIN_G3                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[14]     ; PIN_J6                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[15]     ; PIN_K8                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[1]      ; PIN_D2                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[2]      ; PIN_D1                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[3]      ; PIN_F7                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[4]      ; PIN_J5                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[5]      ; PIN_J8                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[6]      ; PIN_J7                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[7]      ; PIN_H6                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[8]      ; PIN_E2                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DATA[9]      ; PIN_E1                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DREQ0        ; PIN_F6                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_DREQ1        ; PIN_E5                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_FSPEED       ; PIN_F3                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_INT0         ; PIN_B3                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_INT1         ; PIN_C3                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_LSPEED       ; PIN_G6                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_RD_N         ; PIN_G2                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_RST_N        ; PIN_G5                ; QSF Assignment             ;
; Location                    ;                 ;              ; OTG_WR_N         ; PIN_G1                ; QSF Assignment             ;
; Location                    ;                 ;              ; PS2_CLK          ; PIN_D26               ; QSF Assignment             ;
; Location                    ;                 ;              ; PS2_DAT          ; PIN_C24               ; QSF Assignment             ;
; Location                    ;                 ;              ; SD_CLK           ; PIN_AD25              ; QSF Assignment             ;
; Location                    ;                 ;              ; SD_CMD           ; PIN_Y21               ; QSF Assignment             ;
; Location                    ;                 ;              ; SD_DAT           ; PIN_AD24              ; QSF Assignment             ;
; Location                    ;                 ;              ; SD_DAT3          ; PIN_AC23              ; QSF Assignment             ;
; Location                    ;                 ;              ; TCK              ; PIN_D14               ; QSF Assignment             ;
; Location                    ;                 ;              ; TCS              ; PIN_A14               ; QSF Assignment             ;
; Location                    ;                 ;              ; TDI              ; PIN_B14               ; QSF Assignment             ;
; Location                    ;                 ;              ; TDO              ; PIN_F14               ; QSF Assignment             ;
; Location                    ;                 ;              ; UART_RXD         ; PIN_C25               ; QSF Assignment             ;
; Location                    ;                 ;              ; UART_TXD         ; PIN_B25               ; QSF Assignment             ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[0]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[10]~reg0 ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[11]~reg0 ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[12]~reg0 ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[13]~reg0 ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[14]~reg0 ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[15]~reg0 ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[1]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[2]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[3]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[4]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[5]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[6]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[7]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[8]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Input Register         ; top_level_SDRAM ;              ; za_data[9]~reg0  ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[0]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[10]       ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[11]       ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[12]       ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[13]       ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[14]       ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[15]       ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[1]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[2]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[3]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[4]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[5]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[6]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[7]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[8]        ; ON                    ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top_level_SDRAM ;              ; m_data[9]        ; ON                    ; Compiler or HDL Assignment ;
+-----------------------------+-----------------+--------------+------------------+-----------------------+----------------------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 12230 ( 0.00 % )   ;
;     -- Achieved     ; 0 / 12230 ( 0.00 % )   ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; pzdyqx:nabboc                  ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; pzdyqx:nabboc                  ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 11727   ; 0                 ; N/A                     ; Source File       ;
; pzdyqx:nabboc                  ; 200     ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 296     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 7       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Alec/Documents/GitHub/Home-Security/DE2/output_files/Home_Security.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 7,511 / 33,216 ( 23 % )    ;
;     -- Combinational with no register       ; 2689                       ;
;     -- Register only                        ; 753                        ;
;     -- Combinational with a register        ; 4069                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 3144                       ;
;     -- 3 input functions                    ; 2075                       ;
;     -- <=2 input functions                  ; 1539                       ;
;     -- Register only                        ; 753                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 6136                       ;
;     -- arithmetic mode                      ; 622                        ;
;                                             ;                            ;
; Total registers*                            ; 4,890 / 34,593 ( 14 % )    ;
;     -- Dedicated logic registers            ; 4,822 / 33,216 ( 15 % )    ;
;     -- I/O registers                        ; 68 / 1,377 ( 5 % )         ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 590 / 2,076 ( 28 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 261 / 475 ( 55 % )         ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )            ;
;                                             ;                            ;
; Global signals                              ; 16                         ;
; M4Ks                                        ; 30 / 105 ( 29 % )          ;
; Total block memory bits                     ; 89,728 / 483,840 ( 19 % )  ;
; Total block memory implementation bits      ; 138,240 / 483,840 ( 29 % ) ;
; Embedded Multiplier 9-bit elements          ; 14 / 70 ( 20 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )             ;
; Global clocks                               ; 16 / 16 ( 100 % )          ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 10% / 11% / 10%            ;
; Peak interconnect usage (total/H/V)         ; 49% / 50% / 48%            ;
; Maximum fan-out                             ; 4378                       ;
; Highest non-global fan-out                  ; 841                        ;
; Total fan-out                               ; 40511                      ;
; Average fan-out                             ; 3.25                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                                          ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; pzdyqx:nabboc         ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                       ;                                ;
; Total logic elements                        ; 7188 / 33216 ( 22 % ) ; 125 / 33216 ( < 1 % ) ; 198 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 2547                  ; 53                    ; 89                    ; 0                              ;
;     -- Register only                        ; 739                   ; 1                     ; 13                    ; 0                              ;
;     -- Combinational with a register        ; 3902                  ; 71                    ; 96                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 3007                  ; 58                    ; 79                    ; 0                              ;
;     -- 3 input functions                    ; 1993                  ; 18                    ; 64                    ; 0                              ;
;     -- <=2 input functions                  ; 1449                  ; 48                    ; 42                    ; 0                              ;
;     -- Register only                        ; 739                   ; 1                     ; 13                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                       ;                                ;
;     -- normal mode                          ; 5840                  ; 120                   ; 176                   ; 0                              ;
;     -- arithmetic mode                      ; 609                   ; 4                     ; 9                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total registers                             ; 4709                  ; 72                    ; 109                   ; 0                              ;
;     -- Dedicated logic registers            ; 4641 / 33216 ( 14 % ) ; 72 / 33216 ( < 1 % )  ; 109 / 33216 ( < 1 % ) ; 0 / 33216 ( 0 % )              ;
;     -- I/O registers                        ; 68                    ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 561 / 2076 ( 27 % )   ; 12 / 2076 ( < 1 % )   ; 17 / 2076 ( < 1 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                       ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 261                   ; 0                     ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 14 / 70 ( 20 % )      ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )        ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 89728                 ; 0                     ; 0                     ; 0                              ;
; Total RAM block bits                        ; 138240                ; 0                     ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; M4K                                         ; 30 / 105 ( 28 % )     ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )       ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 8 / 20 ( 40 % )       ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )       ; 3 / 20 ( 15 % )                ;
;                                             ;                       ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                       ;                                ;
;     -- Input Connections                    ; 4787                  ; 74                    ; 166                   ; 1                              ;
;     -- Registered Input Connections         ; 4587                  ; 30                    ; 118                   ; 0                              ;
;     -- Output Connections                   ; 289                   ; 4                     ; 217                   ; 4518                           ;
;     -- Registered Output Connections        ; 4                     ; 3                     ; 177                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                       ;                                ;
;     -- Total Connections                    ; 39516                 ; 575                   ; 1192                  ; 4522                           ;
;     -- Registered Connections               ; 19622                 ; 301                   ; 738                   ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                       ;                                ;
;     -- Top                                  ; 192                   ; 31                    ; 334                   ; 4519                           ;
;     -- pzdyqx:nabboc                        ; 31                    ; 0                     ; 47                    ; 0                              ;
;     -- sld_hub:auto_hub                     ; 334                   ; 47                    ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 4519                  ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                       ;                                ;
;     -- Input Ports                          ; 76                    ; 11                    ; 30                    ; 1                              ;
;     -- Output Ports                         ; 120                   ; 4                     ; 46                    ; 3                              ;
;     -- Bidir Ports                          ; 113                   ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 3                     ; 35                    ; 0                              ;
;                                             ;                       ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                     ; 13                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                     ; 27                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                       ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_27   ; D13   ; 3        ; 31           ; 36           ; 3           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50   ; N2    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]     ; G26   ; 5        ; 65           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[1]     ; N23   ; 5        ; 65           ; 20           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[2]     ; P23   ; 6        ; 65           ; 18           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[3]     ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[0]      ; N25   ; 5        ; 65           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[10]     ; N1    ; 2        ; 0            ; 18           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[11]     ; P1    ; 1        ; 0            ; 18           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[12]     ; P2    ; 1        ; 0            ; 18           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[13]     ; T7    ; 1        ; 0            ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[14]     ; U3    ; 1        ; 0            ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[15]     ; U4    ; 1        ; 0            ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[16]     ; V1    ; 1        ; 0            ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[17]     ; V2    ; 1        ; 0            ; 12           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[1]      ; N26   ; 5        ; 65           ; 19           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[2]      ; P25   ; 6        ; 65           ; 19           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[3]      ; AE14  ; 7        ; 33           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[4]      ; AF14  ; 7        ; 33           ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[5]      ; AD13  ; 8        ; 33           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[6]      ; AC13  ; 8        ; 33           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[7]      ; C13   ; 3        ; 31           ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[8]      ; B13   ; 4        ; 31           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; SW[9]      ; A13   ; 4        ; 31           ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_CLK27   ; C16   ; 4        ; 37           ; 36           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[0] ; J9    ; 3        ; 5            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[1] ; E8    ; 3        ; 7            ; 36           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[2] ; H8    ; 3        ; 7            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[3] ; H10   ; 3        ; 7            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[4] ; G9    ; 3        ; 7            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[5] ; F9    ; 3        ; 9            ; 36           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[6] ; D7    ; 3        ; 9            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_DATA[7] ; C7    ; 3        ; 9            ; 36           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_HS      ; D5    ; 3        ; 5            ; 36           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; TD_VS      ; K9    ; 3        ; 5            ; 36           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                 ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; DRAM_ADDR[0]  ; T6    ; 1        ; 0            ; 11           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[10] ; Y1    ; 1        ; 0            ; 9            ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[11] ; V5    ; 1        ; 0            ; 8            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[1]  ; V4    ; 1        ; 0            ; 11           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[2]  ; V3    ; 1        ; 0            ; 11           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[3]  ; W2    ; 1        ; 0            ; 10           ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[4]  ; W1    ; 1        ; 0            ; 10           ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[5]  ; U6    ; 1        ; 0            ; 10           ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[6]  ; U7    ; 1        ; 0            ; 10           ; 3           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[7]  ; U5    ; 1        ; 0            ; 9            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[8]  ; W4    ; 1        ; 0            ; 9            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_ADDR[9]  ; W3    ; 1        ; 0            ; 9            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_0     ; AE2   ; 1        ; 0            ; 3            ; 0           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_BA_1     ; AE3   ; 1        ; 0            ; 3            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CAS_N    ; AB3   ; 1        ; 0            ; 3            ; 2           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CKE      ; AA6   ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CLK      ; AA7   ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_CS_N     ; AC3   ; 1        ; 0            ; 2            ; 0           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_LDQM     ; AD2   ; 1        ; 0            ; 4            ; 2           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_RAS_N    ; AB4   ; 1        ; 0            ; 3            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_UDQM     ; Y5    ; 1        ; 0            ; 4            ; 1           ; yes             ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; DRAM_WE_N     ; AD3   ; 1        ; 0            ; 4            ; 3           ; yes             ; no                     ; yes           ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK      ; A6    ; 3        ; 3            ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[0]       ; AE22  ; 7        ; 59           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[1]       ; AF22  ; 7        ; 59           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[2]       ; W19   ; 7        ; 59           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[3]       ; V18   ; 7        ; 59           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[4]       ; U18   ; 7        ; 57           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[5]       ; U17   ; 7        ; 57           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[6]       ; AA20  ; 7        ; 57           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDG[7]       ; Y18   ; 7        ; 57           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[0]       ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[10]      ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[11]      ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[12]      ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[13]      ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[14]      ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[15]      ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[16]      ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[17]      ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[1]       ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[2]       ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[3]       ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[4]       ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[5]       ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[6]       ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[7]       ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[8]       ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; LEDR[9]       ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[0]  ; AE4   ; 8        ; 1            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[10] ; V10   ; 8        ; 5            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[11] ; V9    ; 8        ; 5            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[12] ; AC7   ; 8        ; 7            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[13] ; W8    ; 8        ; 7            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[14] ; W10   ; 8        ; 7            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[15] ; Y10   ; 8        ; 7            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[16] ; AB8   ; 8        ; 9            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[17] ; AC8   ; 8        ; 9            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[1]  ; AF4   ; 8        ; 1            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[2]  ; AC5   ; 8        ; 1            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[3]  ; AC6   ; 8        ; 1            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[4]  ; AD4   ; 8        ; 3            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[5]  ; AD5   ; 8        ; 3            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[6]  ; AE5   ; 8        ; 3            ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[7]  ; AF5   ; 8        ; 3            ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[8]  ; AD6   ; 8        ; 5            ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_ADDR[9]  ; AD7   ; 8        ; 5            ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_CE_N     ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_LB_N     ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_OE_N     ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_UB_N     ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; SRAM_WE_N     ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; TD_RESET      ; C4    ; 3        ; 5            ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_BLANK     ; D6    ; 3        ; 11           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[0]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[1]      ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[2]      ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[3]      ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[4]      ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[5]      ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[6]      ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[7]      ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[8]      ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_B[9]      ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_CLK       ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[0]      ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[1]      ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[2]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[3]      ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[4]      ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[5]      ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[6]      ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[7]      ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[8]      ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_G[9]      ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_HS        ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[0]      ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[1]      ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[2]      ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[3]      ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[4]      ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[5]      ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[6]      ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[7]      ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[8]      ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_R[9]      ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_SYNC      ; B7    ; 3        ; 11           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; VGA_VS        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_BLON      ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_EN        ; K3    ; 2        ; 0            ; 26           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_ON        ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_RS        ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; lcd_RW        ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                                                                                                                                   ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+
; DRAM_DQ[0]  ; V6    ; 1        ; 0            ; 8            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[10] ; AB1   ; 1        ; 0            ; 6            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[11] ; AA4   ; 1        ; 0            ; 5            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[12] ; AA3   ; 1        ; 0            ; 5            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[13] ; AC2   ; 1        ; 0            ; 5            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[14] ; AC1   ; 1        ; 0            ; 5            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[15] ; AA5   ; 1        ; 0            ; 4            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[1]  ; AA2   ; 1        ; 0            ; 8            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[2]  ; AA1   ; 1        ; 0            ; 8            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[3]  ; Y3    ; 1        ; 0            ; 7            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[4]  ; Y4    ; 1        ; 0            ; 7            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[5]  ; R8    ; 1        ; 0            ; 7            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[6]  ; T8    ; 1        ; 0            ; 7            ; 3           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[7]  ; V7    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[8]  ; W6    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; DRAM_DQ[9]  ; AB2   ; 1        ; 0            ; 6            ; 2           ; 0                     ; 8                  ; no     ; yes            ; yes             ; yes                    ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                           ; -                   ;
; GPIO_0[0]   ; D25   ; 5        ; 65           ; 31           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[10]  ; N18   ; 5        ; 65           ; 29           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[11]  ; P18   ; 5        ; 65           ; 29           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[12]  ; G23   ; 5        ; 65           ; 28           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[13]  ; G24   ; 5        ; 65           ; 28           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[14]  ; K22   ; 5        ; 65           ; 28           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[15]  ; G25   ; 5        ; 65           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[16]  ; H23   ; 5        ; 65           ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[17]  ; H24   ; 5        ; 65           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[18]  ; J23   ; 5        ; 65           ; 26           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[19]  ; J24   ; 5        ; 65           ; 26           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[1]   ; J22   ; 5        ; 65           ; 31           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[20]  ; H25   ; 5        ; 65           ; 26           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[21]  ; H26   ; 5        ; 65           ; 26           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[22]  ; H19   ; 5        ; 65           ; 26           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[23]  ; K18   ; 5        ; 65           ; 25           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[24]  ; K19   ; 5        ; 65           ; 25           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[25]  ; K21   ; 5        ; 65           ; 25           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[26]  ; K23   ; 5        ; 65           ; 25           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[27]  ; K24   ; 5        ; 65           ; 25           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[28]  ; L21   ; 5        ; 65           ; 24           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[29]  ; L20   ; 5        ; 65           ; 24           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[2]   ; E26   ; 5        ; 65           ; 31           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[30]  ; J25   ; 5        ; 65           ; 24           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[31]  ; J26   ; 5        ; 65           ; 24           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[32]  ; L23   ; 5        ; 65           ; 23           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[33]  ; L24   ; 5        ; 65           ; 23           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[34]  ; L25   ; 5        ; 65           ; 23           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[35]  ; L19   ; 5        ; 65           ; 23           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[3]   ; E25   ; 5        ; 65           ; 31           ; 4           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[4]   ; F24   ; 5        ; 65           ; 30           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[5]   ; F23   ; 5        ; 65           ; 30           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[6]   ; J21   ; 5        ; 65           ; 30           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[7]   ; J20   ; 5        ; 65           ; 30           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[8]   ; F25   ; 5        ; 65           ; 29           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_0[9]   ; F26   ; 5        ; 65           ; 29           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[0]   ; K25   ; 5        ; 65           ; 22           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[10]  ; N24   ; 5        ; 65           ; 20           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[11]  ; P24   ; 6        ; 65           ; 18           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[12]  ; R25   ; 6        ; 65           ; 17           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[13]  ; R24   ; 6        ; 65           ; 17           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[14]  ; R20   ; 6        ; 65           ; 16           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[15]  ; T22   ; 6        ; 65           ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[16]  ; T23   ; 6        ; 65           ; 16           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[17]  ; T24   ; 6        ; 65           ; 15           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[18]  ; T25   ; 6        ; 65           ; 15           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[19]  ; T18   ; 6        ; 65           ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[1]   ; K26   ; 5        ; 65           ; 22           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[20]  ; T21   ; 6        ; 65           ; 14           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[21]  ; T20   ; 6        ; 65           ; 14           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[22]  ; U26   ; 6        ; 65           ; 13           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[23]  ; U25   ; 6        ; 65           ; 13           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[24]  ; U23   ; 6        ; 65           ; 13           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[25]  ; U24   ; 6        ; 65           ; 13           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[26]  ; R19   ; 6        ; 65           ; 12           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[27]  ; T19   ; 6        ; 65           ; 12           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[28]  ; U20   ; 6        ; 65           ; 12           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[29]  ; U21   ; 6        ; 65           ; 11           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[2]   ; M22   ; 5        ; 65           ; 22           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[30]  ; V26   ; 6        ; 65           ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[31]  ; V25   ; 6        ; 65           ; 11           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[32]  ; V24   ; 6        ; 65           ; 10           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[33]  ; V23   ; 6        ; 65           ; 10           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[34]  ; W25   ; 6        ; 65           ; 10           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[35]  ; W23   ; 6        ; 65           ; 9            ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[3]   ; M23   ; 5        ; 65           ; 22           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[4]   ; M19   ; 5        ; 65           ; 21           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[5]   ; M20   ; 5        ; 65           ; 21           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[6]   ; N20   ; 5        ; 65           ; 21           ; 2           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[7]   ; M21   ; 5        ; 65           ; 21           ; 3           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[8]   ; M24   ; 5        ; 65           ; 20           ; 0           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; GPIO_1[9]   ; M25   ; 5        ; 65           ; 20           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; -                                                                                                                                                      ; -                   ;
; I2C_SDAT    ; B6    ; 3        ; 3            ; 36           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2 ; -                   ;
; SRAM_DQ[0]  ; AD8   ; 8        ; 9            ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[10] ; AE8   ; 8        ; 18           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[11] ; AF8   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[12] ; W11   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[13] ; W12   ; 8        ; 18           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[14] ; AC9   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[15] ; AC10  ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[1]  ; AE6   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[2]  ; AF6   ; 8        ; 11           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[3]  ; AA9   ; 8        ; 11           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[4]  ; AA10  ; 8        ; 14           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[5]  ; AB10  ; 8        ; 14           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[6]  ; AA11  ; 8        ; 14           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[7]  ; Y11   ; 8        ; 16           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[8]  ; AE7   ; 8        ; 16           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; SRAM_DQ[9]  ; AF7   ; 8        ; 16           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                              ; -                   ;
; lcd_DATA[0] ; J1    ; 2        ; 0            ; 26           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                  ; -                   ;
; lcd_DATA[1] ; J2    ; 2        ; 0            ; 26           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                  ; -                   ;
; lcd_DATA[2] ; H1    ; 2        ; 0            ; 27           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                  ; -                   ;
; lcd_DATA[3] ; H2    ; 2        ; 0            ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                  ; -                   ;
; lcd_DATA[4] ; J4    ; 2        ; 0            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                  ; -                   ;
; lcd_DATA[5] ; J3    ; 2        ; 0            ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                  ; -                   ;
; lcd_DATA[6] ; H4    ; 2        ; 0            ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                  ; -                   ;
; lcd_DATA[7] ; H3    ; 2        ; 0            ; 28           ; 4           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 4mA              ; Off         ; User                 ; 0 pF ; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                  ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------------------------------------------------------------------------------------------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 45 / 64 ( 70 % ) ; 3.3V          ; --           ;
; 2        ; 17 / 59 ( 29 % ) ; 3.3V          ; --           ;
; 3        ; 50 / 56 ( 89 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 58 ( 5 % )   ; 3.3V          ; --           ;
; 5        ; 51 / 65 ( 78 % ) ; 3.3V          ; --           ;
; 6        ; 29 / 59 ( 49 % ) ; 3.3V          ; --           ;
; 7        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 8        ; 45 / 56 ( 80 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A7       ; 465        ; 3        ; VGA_HS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A8       ; 457        ; 3        ; VGA_R[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A9       ; 451        ; 3        ; VGA_G[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A10      ; 447        ; 3        ; VGA_G[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 427        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; DRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA2      ; 106        ; 1        ; DRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA3      ; 117        ; 1        ; DRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA4      ; 116        ; 1        ; DRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA5      ; 120        ; 1        ; DRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA6      ; 130        ; 1        ; DRAM_CKE                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA7      ; 129        ; 1        ; DRAM_CLK                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; SRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 153        ; 8        ; SRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA11     ; 155        ; 8        ; SRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA12     ; 179        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 192        ; 7        ; LEDR[10]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; LEDR[8]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; LEDG[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; DRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB2      ; 114        ; 1        ; DRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB3      ; 126        ; 1        ; DRAM_CAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB4      ; 127        ; 1        ; DRAM_RAS_N                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; SRAM_ADDR[16]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; SRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; LEDR[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; DRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC2      ; 118        ; 1        ; DRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC3      ; 128        ; 1        ; DRAM_CS_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; SRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC6      ; 134        ; 8        ; SRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC7      ; 143        ; 8        ; SRAM_ADDR[12]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC8      ; 148        ; 8        ; SRAM_ADDR[17]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC9      ; 163        ; 8        ; SRAM_DQ[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; SRAM_DQ[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; SRAM_CE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC13     ; 185        ; 8        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC14     ; 191        ; 7        ; LEDR[11]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC16     ; 202        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC17     ; 207        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; LEDR[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; LEDR[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; DRAM_LDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD3      ; 123        ; 1        ; DRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD4      ; 135        ; 8        ; SRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD5      ; 136        ; 8        ; SRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD6      ; 139        ; 8        ; SRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD7      ; 140        ; 8        ; SRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD8      ; 149        ; 8        ; SRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; SRAM_OE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD12     ; 181        ; 8        ; LEDR[17]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; LEDR[12]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD17     ; 208        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; LEDR[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; LEDR[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; LEDR[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; DRAM_BA_0                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE3      ; 125        ; 1        ; DRAM_BA_1                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AE4      ; 131        ; 8        ; SRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE5      ; 137        ; 8        ; SRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE6      ; 150        ; 8        ; SRAM_DQ[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE7      ; 157        ; 8        ; SRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE8      ; 159        ; 8        ; SRAM_DQ[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; SRAM_LB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; SRAM_WE_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE12     ; 182        ; 8        ; LEDR[16]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; LEDR[15]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE15     ; 189        ; 7        ; LEDR[13]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; LEDG[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE23     ; 244        ; 7        ; LEDR[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; SRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF5      ; 138        ; 8        ; SRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF6      ; 151        ; 8        ; SRAM_DQ[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF7      ; 158        ; 8        ; SRAM_DQ[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF8      ; 160        ; 8        ; SRAM_DQ[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; SRAM_UB_N                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; LEDR[14]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; LEDG[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF23     ; 243        ; 7        ; LEDR[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B7       ; 466        ; 3        ; VGA_SYNC                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B8       ; 458        ; 3        ; VGA_CLK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B9       ; 452        ; 3        ; VGA_G[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B10      ; 448        ; 3        ; VGA_G[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B11      ; 435        ; 3        ; VGA_B[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B12      ; 433        ; 3        ; VGA_B[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 429        ; 4        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 428        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 420        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 419        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 411        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; TD_RESET                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; TD_DATA[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C8       ; 463        ; 3        ; VGA_R[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C9       ; 459        ; 3        ; VGA_R[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C10      ; 450        ; 3        ; VGA_G[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C11      ; 436        ; 3        ; VGA_B[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C12      ; 434        ; 3        ; VGA_B[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C13      ; 431        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C16      ; 418        ; 4        ; TD_CLK27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; TD_HS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D6       ; 467        ; 3        ; VGA_BLANK                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D7       ; 469        ; 3        ; TD_DATA[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D8       ; 464        ; 3        ; VGA_VS                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D9       ; 460        ; 3        ; VGA_R[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D10      ; 449        ; 3        ; VGA_G[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D11      ; 445        ; 3        ; VGA_G[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D12      ; 443        ; 3        ; VGA_G[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ; 432        ; 3        ; CLOCK_27                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ; 426        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 417        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 415        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GPIO_0[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; TD_DATA[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; VGA_R[9]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; VGA_G[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GPIO_0[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E26      ; 356        ; 5        ; GPIO_0[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; TD_DATA[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F10      ; 462        ; 3        ; VGA_R[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F11      ; 454        ; 3        ; VGA_R[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 440        ; 3        ; VGA_B[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 423        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 425        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 409        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ; 408        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F17      ; 401        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GPIO_0[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F24      ; 354        ; 5        ; GPIO_0[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F25      ; 350        ; 5        ; GPIO_0[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F26      ; 349        ; 5        ; GPIO_0[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; TD_DATA[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G10      ; 461        ; 3        ; VGA_R[2]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G11      ; 446        ; 3        ; VGA_G[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G12      ; 439        ; 3        ; VGA_B[3]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 422        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G14      ; 424        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G15      ; 410        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 407        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GPIO_0[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G24      ; 345        ; 5        ; GPIO_0[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G25      ; 343        ; 5        ; GPIO_0[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G26      ; 342        ; 5        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; lcd_DATA[2]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 36         ; 2        ; lcd_DATA[3]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 32         ; 2        ; lcd_DATA[7]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H4       ; 33         ; 2        ; lcd_DATA[6]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; TD_DATA[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; TD_DATA[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H11      ; 456        ; 3        ; VGA_R[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H12      ; 455        ; 3        ; VGA_R[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 413        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GPIO_0[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GPIO_0[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H24      ; 340        ; 5        ; GPIO_0[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H25      ; 337        ; 5        ; GPIO_0[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H26      ; 336        ; 5        ; GPIO_0[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 39         ; 2        ; lcd_DATA[0]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 38         ; 2        ; lcd_DATA[1]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 34         ; 2        ; lcd_DATA[5]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 35         ; 2        ; lcd_DATA[4]                              ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; TD_DATA[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J10      ; 438        ; 3        ; VGA_B[4]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J11      ; 437        ; 3        ; VGA_B[5]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; VGA_B[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J14      ; 441        ; 3        ; VGA_B[1]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GPIO_0[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J21      ; 352        ; 5        ; GPIO_0[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 357        ; 5        ; GPIO_0[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 339        ; 5        ; GPIO_0[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J24      ; 338        ; 5        ; GPIO_0[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J25      ; 327        ; 5        ; GPIO_0[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J26      ; 326        ; 5        ; GPIO_0[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 42         ; 2        ; lcd_RS                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K2       ; 43         ; 2        ; lcd_BLON                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K3       ; 41         ; 2        ; lcd_EN                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K4       ; 40         ; 2        ; lcd_RW                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; TD_VS                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GPIO_0[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 333        ; 5        ; GPIO_0[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GPIO_0[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 344        ; 5        ; GPIO_0[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K23      ; 331        ; 5        ; GPIO_0[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K24      ; 330        ; 5        ; GPIO_0[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K25      ; 321        ; 5        ; GPIO_1[0]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K26      ; 320        ; 5        ; GPIO_1[1]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L3       ; 51         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L4       ; 44         ; 2        ; lcd_ON                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L7       ; 47         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L8       ; 59         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L9       ; 49         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L10      ; 52         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GPIO_0[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L20      ; 328        ; 5        ; GPIO_0[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L21      ; 329        ; 5        ; GPIO_0[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GPIO_0[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L24      ; 324        ; 5        ; GPIO_0[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L25      ; 323        ; 5        ; GPIO_0[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M3       ; 55         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M4       ; 53         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M5       ; 54         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 58         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M7       ; 60         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M8       ; 57         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; GPIO_1[4]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M20      ; 316        ; 5        ; GPIO_1[5]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M21      ; 314        ; 5        ; GPIO_1[7]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 319        ; 5        ; GPIO_1[2]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GPIO_1[3]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 313        ; 5        ; GPIO_1[8]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 312        ; 5        ; GPIO_1[9]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; SW[10]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N2       ; 64         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GPIO_0[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; GPIO_1[6]                                ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N24      ; 310        ; 5        ; GPIO_1[10]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N25      ; 309        ; 5        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N26      ; 308        ; 5        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P1       ; 68         ; 1        ; SW[11]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P2       ; 67         ; 1        ; SW[12]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GPIO_0[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P24      ; 304        ; 6        ; GPIO_1[11]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P25      ; 307        ; 6        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R4       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R5       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; DRAM_DQ[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GPIO_1[26]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R20      ; 297        ; 6        ; GPIO_1[14]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; GPIO_1[13]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 303        ; 6        ; GPIO_1[12]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; DRAM_ADDR[0]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T7       ; 92         ; 1        ; SW[13]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T8       ; 111        ; 1        ; DRAM_DQ[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T9       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T10      ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GPIO_1[19]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T19      ; 281        ; 6        ; GPIO_1[27]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T20      ; 287        ; 6        ; GPIO_1[21]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T21      ; 288        ; 6        ; GPIO_1[20]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T22      ; 296        ; 6        ; GPIO_1[15]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T23      ; 295        ; 6        ; GPIO_1[16]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GPIO_1[17]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T25      ; 291        ; 6        ; GPIO_1[18]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; SW[14]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U4       ; 89         ; 1        ; SW[15]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U5       ; 100        ; 1        ; DRAM_ADDR[7]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U6       ; 98         ; 1        ; DRAM_ADDR[5]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U7       ; 99         ; 1        ; DRAM_ADDR[6]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; LEDG[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U18      ; 232        ; 7        ; LEDG[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GPIO_1[28]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U21      ; 279        ; 6        ; GPIO_1[29]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GPIO_1[24]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 283        ; 6        ; GPIO_1[25]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 285        ; 6        ; GPIO_1[23]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U26      ; 286        ; 6        ; GPIO_1[22]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V1       ; 90         ; 1        ; SW[16]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V2       ; 91         ; 1        ; SW[17]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V3       ; 95         ; 1        ; DRAM_ADDR[2]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V4       ; 94         ; 1        ; DRAM_ADDR[1]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V5       ; 104        ; 1        ; DRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V6       ; 105        ; 1        ; DRAM_DQ[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V7       ; 112        ; 1        ; DRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; SRAM_ADDR[11]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V10      ; 141        ; 8        ; SRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V11      ; 177        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V14      ; 175        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; LEDG[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GPIO_1[33]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V24      ; 276        ; 6        ; GPIO_1[32]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V25      ; 277        ; 6        ; GPIO_1[31]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V26      ; 278        ; 6        ; GPIO_1[30]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W1       ; 97         ; 1        ; DRAM_ADDR[4]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W2       ; 96         ; 1        ; DRAM_ADDR[3]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W3       ; 102        ; 1        ; DRAM_ADDR[9]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W4       ; 101        ; 1        ; DRAM_ADDR[8]                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; DRAM_DQ[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; SRAM_ADDR[13]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; SRAM_ADDR[14]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W11      ; 161        ; 8        ; SRAM_DQ[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W12      ; 162        ; 8        ; SRAM_DQ[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 204        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; LEDG[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GPIO_1[35]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GPIO_1[34]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 274        ; 6        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; DRAM_ADDR[10]                            ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; DRAM_DQ[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y4       ; 109        ; 1        ; DRAM_DQ[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y5       ; 121        ; 1        ; DRAM_UDQM                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; SRAM_ADDR[15]                            ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y11      ; 156        ; 8        ; SRAM_DQ[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y12      ; 180        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y13      ; 193        ; 7        ; LEDR[9]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ; 196        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; LEDG[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                  ;
+----------------------------------+---------------------------------------------------------------------------+
; Name                             ; top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|pll ;
+----------------------------------+---------------------------------------------------------------------------+
; SDC pin name                     ; u0|clocks|DE_Clock_Generator_System|pll                                   ;
; PLL mode                         ; Normal                                                                    ;
; Compensate clock                 ; clock0                                                                    ;
; Compensated input/output pins    ; --                                                                        ;
; Self reset on gated loss of lock ; Off                                                                       ;
; Gate lock counter                ; --                                                                        ;
; Input frequency 0                ; 50.0 MHz                                                                  ;
; Input frequency 1                ; --                                                                        ;
; Nominal PFD frequency            ; 50.0 MHz                                                                  ;
; Nominal VCO frequency            ; 500.0 MHz                                                                 ;
; VCO post scale K counter         ; --                                                                        ;
; VCO multiply                     ; --                                                                        ;
; VCO divide                       ; --                                                                        ;
; Freq min lock                    ; 50.0 MHz                                                                  ;
; Freq max lock                    ; 100.0 MHz                                                                 ;
; M VCO Tap                        ; 4                                                                         ;
; M Initial                        ; 2                                                                         ;
; M value                          ; 10                                                                        ;
; N value                          ; 1                                                                         ;
; Preserve PLL counter order       ; Off                                                                       ;
; PLL location                     ; PLL_1                                                                     ;
; Inclk0 signal                    ; CLOCK_50                                                                  ;
; Inclk1 signal                    ; --                                                                        ;
; Inclk0 signal type               ; Dedicated Pin                                                             ;
; Inclk1 signal type               ; --                                                                        ;
+----------------------------------+---------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                            ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+------------------------------------------------+
; Name                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift    ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+------------------------------------------------+
; top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk0 ; clock0       ; 1    ; 1   ; 50.0 MHz         ; 0 (0 ps)       ; 50/50      ; C0      ; 10            ; 5/5 Even   ; 2       ; 4       ; u0|clocks|DE_Clock_Generator_System|pll|clk[0] ;
; top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk1 ; clock1       ; 1    ; 1   ; 50.0 MHz         ; -54 (-3000 ps) ; 50/50      ; C2      ; 10            ; 5/5 Even   ; 1       ; 0       ; u0|clocks|DE_Clock_Generator_System|pll|clk[1] ;
; top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk2 ; clock2       ; 1    ; 2   ; 25.0 MHz         ; 180 (20000 ps) ; 50/50      ; C1      ; 20            ; 10/10 Even ; 12      ; 4       ; u0|clocks|DE_Clock_Generator_System|pll|clk[2] ;
+-----------------------------------------------------------------------------+--------------+------+-----+------------------+----------------+------------+---------+---------------+------------+---------+---------+------------------------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                  ; Library Name ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Home_Security                                                                                                                   ; 7511 (1)    ; 4822 (0)                  ; 68 (68)       ; 89728       ; 30   ; 14           ; 0       ; 7         ; 261  ; 0            ; 2689 (1)     ; 753 (0)           ; 4069 (0)         ; |Home_Security                                                                                                                                                                                                                                                                                                                                                                                       ; work         ;
;    |pzdyqx:nabboc|                                                                                                               ; 125 (0)     ; 72 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (0)       ; 1 (0)             ; 71 (0)           ; |Home_Security|pzdyqx:nabboc                                                                                                                                                                                                                                                                                                                                                                         ; work         ;
;       |pzdyqx_impl:pzdyqx_impl_inst|                                                                                             ; 125 (13)    ; 72 (9)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (4)       ; 1 (1)             ; 71 (8)           ; |Home_Security|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst                                                                                                                                                                                                                                                                                                                                            ; work         ;
;          |GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|                                                           ; 53 (22)     ; 28 (8)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (14)      ; 0 (0)             ; 28 (8)           ; |Home_Security|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1                                                                                                                                                                                                                                                                                ; work         ;
;             |LQYT7093:MBPH5020|                                                                                                  ; 31 (31)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 20 (20)          ; |Home_Security|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020                                                                                                                                                                                                                                                              ; work         ;
;          |KIFI3548:TPOO7242|                                                                                                     ; 13 (13)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 13 (13)          ; |Home_Security|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|KIFI3548:TPOO7242                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |LQYT7093:LRYQ7721|                                                                                                     ; 22 (22)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 13 (13)          ; |Home_Security|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721                                                                                                                                                                                                                                                                                                                          ; work         ;
;          |PUDL0439:ESUL0435|                                                                                                     ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |Home_Security|pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435                                                                                                                                                                                                                                                                                                                          ; work         ;
;    |sld_hub:auto_hub|                                                                                                            ; 198 (1)     ; 109 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 89 (1)       ; 13 (0)            ; 96 (0)           ; |Home_Security|sld_hub:auto_hub                                                                                                                                                                                                                                                                                                                                                                      ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                                             ; 197 (153)   ; 109 (80)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 88 (73)      ; 13 (13)           ; 96 (70)          ; |Home_Security|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                                                                                         ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                                               ; 24 (24)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; |Home_Security|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                                                                                                 ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                                             ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Home_Security|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                                                                                               ; work         ;
;    |top_level:u0|                                                                                                                ; 7187 (0)    ; 4641 (0)                  ; 0 (0)         ; 89728       ; 30   ; 14           ; 0       ; 7         ; 0    ; 0            ; 2546 (0)     ; 739 (0)           ; 3902 (0)         ; |Home_Security|top_level:u0                                                                                                                                                                                                                                                                                                                                                                          ; top_level    ;
;       |altera_avalon_sc_fifo:audio_and_video_config_0_avalon_av_config_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:audio_and_video_config_0_avalon_av_config_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                 ; top_level    ;
;       |altera_avalon_sc_fifo:button_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:button_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; top_level    ;
;       |altera_avalon_sc_fifo:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                ; 20 (20)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 2 (2)             ; 12 (12)          ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                ; top_level    ;
;       |altera_avalon_sc_fifo:dma_controller_avalon_dma_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:dma_controller_avalon_dma_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                         ; top_level    ;
;       |altera_avalon_sc_fifo:frame_save_dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|               ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:frame_save_dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                               ; top_level    ;
;       |altera_avalon_sc_fifo:green_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                    ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:green_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                    ; top_level    ;
;       |altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                   ; top_level    ;
;       |altera_avalon_sc_fifo:keypad_cols_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 2 (2)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:keypad_cols_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; top_level    ;
;       |altera_avalon_sc_fifo:keypad_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:keypad_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; top_level    ;
;       |altera_avalon_sc_fifo:mode_switch_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                  ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:mode_switch_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                  ; top_level    ;
;       |altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 13 (13)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 10 (10)          ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                  ; top_level    ;
;       |altera_avalon_sc_fifo:p_accept_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:p_accept_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; top_level    ;
;       |altera_avalon_sc_fifo:p_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                       ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:p_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                       ; top_level    ;
;       |altera_avalon_sc_fifo:p_input_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                      ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:p_input_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; top_level    ;
;       |altera_avalon_sc_fifo:p_reject_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:p_reject_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; top_level    ;
;       |altera_avalon_sc_fifo:p_signal_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                     ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:p_signal_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                     ; top_level    ;
;       |altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|                ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 52 (52)          ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                ; top_level    ;
;       |altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|                  ; 38 (38)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 10 (10)           ; 23 (23)          ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                  ; top_level    ;
;       |altera_avalon_sc_fifo:red_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                      ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:red_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                      ; top_level    ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|                                      ; 186 (186)   ; 170 (170)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 64 (64)           ; 107 (107)        ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo                                                                                                                                                                                                                                                                                      ; top_level    ;
;       |altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                                        ; 96 (96)     ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 24 (24)      ; 7 (7)             ; 65 (65)          ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                                        ; top_level    ;
;       |altera_avalon_sc_fifo:servo_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                             ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:servo_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                                             ; top_level    ;
;       |altera_avalon_sc_fifo:video_pixel_buffer_dma_0_avalon_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|   ; 9 (9)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 2 (2)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_avalon_sc_fifo:video_pixel_buffer_dma_0_avalon_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                                   ; top_level    ;
;       |altera_merlin_master_agent:frame_save_dma_read_master_translator_avalon_universal_master_0_agent|                         ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_master_agent:frame_save_dma_read_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                         ; top_level    ;
;       |altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent|                           ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 10 (10)          ; |Home_Security|top_level:u0|altera_merlin_master_agent:nios2_qsys_0_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                           ; top_level    ;
;       |altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent|                    ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Home_Security|top_level:u0|altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                                    ; top_level    ;
;       |altera_merlin_master_agent:video_pixel_buffer_dma_0_avalon_pixel_dma_master_translator_avalon_universal_master_0_agent|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_master_agent:video_pixel_buffer_dma_0_avalon_pixel_dma_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                                                   ; top_level    ;
;       |altera_merlin_slave_agent:audio_and_video_config_0_avalon_av_config_slave_translator_avalon_universal_slave_0_agent|      ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:audio_and_video_config_0_avalon_av_config_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                      ; top_level    ;
;       |altera_merlin_slave_agent:button_3_s1_translator_avalon_universal_slave_0_agent|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:button_3_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                          ; top_level    ;
;       |altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|                     ; 13 (5)      ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (4)        ; 0 (0)             ; 7 (1)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                     ; top_level    ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                         ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                       ; top_level    ;
;       |altera_merlin_slave_agent:dma_controller_avalon_dma_control_slave_translator_avalon_universal_slave_0_agent|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:dma_controller_avalon_dma_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                              ; top_level    ;
;       |altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent|                        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                        ; top_level    ;
;       |altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent|                       ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                       ; top_level    ;
;       |altera_merlin_slave_agent:p_accept_s1_translator_avalon_universal_slave_0_agent|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:p_accept_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                          ; top_level    ;
;       |altera_merlin_slave_agent:p_reject_s1_translator_avalon_universal_slave_0_agent|                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:p_reject_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                          ; top_level    ;
;       |altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent|                       ; 14 (8)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (6)        ; 0 (0)             ; 5 (2)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                       ; top_level    ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                         ; 6 (6)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                         ; top_level    ;
;       |altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|                                             ; 13 (5)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (4)        ; 0 (0)             ; 4 (1)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                                                             ; top_level    ;
;          |altera_merlin_burst_uncompressor:uncompressor|                                                                         ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 3 (3)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                               ; top_level    ;
;       |altera_merlin_slave_agent:video_pixel_buffer_dma_0_avalon_control_slave_translator_avalon_universal_slave_0_agent|        ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|altera_merlin_slave_agent:video_pixel_buffer_dma_0_avalon_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                                        ; top_level    ;
;       |altera_merlin_slave_translator:audio_and_video_config_0_avalon_av_config_slave_translator|                                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:audio_and_video_config_0_avalon_av_config_slave_translator                                                                                                                                                                                                                                                                                ; top_level    ;
;       |altera_merlin_slave_translator:button_3_s1_translator|                                                                    ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 3 (3)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:button_3_s1_translator                                                                                                                                                                                                                                                                                                                    ; top_level    ;
;       |altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|                                               ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator                                                                                                                                                                                                                                                                                               ; top_level    ;
;       |altera_merlin_slave_translator:dma_controller_avalon_dma_control_slave_translator|                                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:dma_controller_avalon_dma_control_slave_translator                                                                                                                                                                                                                                                                                        ; top_level    ;
;       |altera_merlin_slave_translator:frame_save_dma_control_port_slave_translator|                                              ; 40 (40)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 35 (35)          ; |Home_Security|top_level:u0|altera_merlin_slave_translator:frame_save_dma_control_port_slave_translator                                                                                                                                                                                                                                                                                              ; top_level    ;
;       |altera_merlin_slave_translator:green_led_s1_translator|                                                                   ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |Home_Security|top_level:u0|altera_merlin_slave_translator:green_led_s1_translator                                                                                                                                                                                                                                                                                                                   ; top_level    ;
;       |altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|                                                  ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |Home_Security|top_level:u0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator                                                                                                                                                                                                                                                                                                  ; top_level    ;
;       |altera_merlin_slave_translator:keypad_cols_s1_translator|                                                                 ; 8 (8)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:keypad_cols_s1_translator                                                                                                                                                                                                                                                                                                                 ; top_level    ;
;       |altera_merlin_slave_translator:keypad_rows_s1_translator|                                                                 ; 14 (14)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 7 (7)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:keypad_rows_s1_translator                                                                                                                                                                                                                                                                                                                 ; top_level    ;
;       |altera_merlin_slave_translator:mode_switch_s1_translator|                                                                 ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:mode_switch_s1_translator                                                                                                                                                                                                                                                                                                                 ; top_level    ;
;       |altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|                                                 ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |Home_Security|top_level:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator                                                                                                                                                                                                                                                                                                 ; top_level    ;
;       |altera_merlin_slave_translator:p_accept_s1_translator|                                                                    ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:p_accept_s1_translator                                                                                                                                                                                                                                                                                                                    ; top_level    ;
;       |altera_merlin_slave_translator:p_data_s1_translator|                                                                      ; 14 (14)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 11 (11)          ; |Home_Security|top_level:u0|altera_merlin_slave_translator:p_data_s1_translator                                                                                                                                                                                                                                                                                                                      ; top_level    ;
;       |altera_merlin_slave_translator:p_input_s1_translator|                                                                     ; 11 (11)     ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 5 (5)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:p_input_s1_translator                                                                                                                                                                                                                                                                                                                     ; top_level    ;
;       |altera_merlin_slave_translator:p_reject_s1_translator|                                                                    ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 1 (1)             ; 3 (3)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:p_reject_s1_translator                                                                                                                                                                                                                                                                                                                    ; top_level    ;
;       |altera_merlin_slave_translator:p_signal_s1_translator|                                                                    ; 8 (8)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 5 (5)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:p_signal_s1_translator                                                                                                                                                                                                                                                                                                                    ; top_level    ;
;       |altera_merlin_slave_translator:red_led_s1_translator|                                                                     ; 25 (25)     ; 21 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 21 (21)          ; |Home_Security|top_level:u0|altera_merlin_slave_translator:red_led_s1_translator                                                                                                                                                                                                                                                                                                                     ; top_level    ;
;       |altera_merlin_slave_translator:servo_controller_s1_translator|                                                            ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:servo_controller_s1_translator                                                                                                                                                                                                                                                                                                            ; top_level    ;
;       |altera_merlin_slave_translator:video_pixel_buffer_dma_0_avalon_control_slave_translator|                                  ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|altera_merlin_slave_translator:video_pixel_buffer_dma_0_avalon_control_slave_translator                                                                                                                                                                                                                                                                                  ; top_level    ;
;       |altera_merlin_traffic_limiter:limiter_001|                                                                                ; 52 (52)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 32 (32)          ; |Home_Security|top_level:u0|altera_merlin_traffic_limiter:limiter_001                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;       |altera_merlin_traffic_limiter:limiter|                                                                                    ; 16 (16)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 8 (8)            ; |Home_Security|top_level:u0|altera_merlin_traffic_limiter:limiter                                                                                                                                                                                                                                                                                                                                    ; top_level    ;
;       |altera_merlin_width_adapter:width_adapter_001|                                                                            ; 44 (44)     ; 43 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 43 (43)          ; |Home_Security|top_level:u0|altera_merlin_width_adapter:width_adapter_001                                                                                                                                                                                                                                                                                                                            ; top_level    ;
;       |altera_merlin_width_adapter:width_adapter_002|                                                                            ; 40 (40)     ; 39 (39)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 39 (39)          ; |Home_Security|top_level:u0|altera_merlin_width_adapter:width_adapter_002                                                                                                                                                                                                                                                                                                                            ; top_level    ;
;       |altera_merlin_width_adapter:width_adapter_003|                                                                            ; 36 (36)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 33 (33)          ; |Home_Security|top_level:u0|altera_merlin_width_adapter:width_adapter_003                                                                                                                                                                                                                                                                                                                            ; top_level    ;
;       |altera_merlin_width_adapter:width_adapter_004|                                                                            ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |Home_Security|top_level:u0|altera_merlin_width_adapter:width_adapter_004                                                                                                                                                                                                                                                                                                                            ; top_level    ;
;       |altera_merlin_width_adapter:width_adapter_005|                                                                            ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |Home_Security|top_level:u0|altera_merlin_width_adapter:width_adapter_005                                                                                                                                                                                                                                                                                                                            ; top_level    ;
;       |altera_merlin_width_adapter:width_adapter_006|                                                                            ; 17 (17)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 16 (16)          ; |Home_Security|top_level:u0|altera_merlin_width_adapter:width_adapter_006                                                                                                                                                                                                                                                                                                                            ; top_level    ;
;       |altera_merlin_width_adapter:width_adapter_007|                                                                            ; 29 (29)     ; 24 (24)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 25 (25)          ; |Home_Security|top_level:u0|altera_merlin_width_adapter:width_adapter_007                                                                                                                                                                                                                                                                                                                            ; top_level    ;
;       |altera_merlin_width_adapter:width_adapter|                                                                                ; 27 (27)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 26 (26)          ; |Home_Security|top_level:u0|altera_merlin_width_adapter:width_adapter                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;       |altera_reset_controller:rst_controller_002|                                                                               ; 4 (0)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 1 (0)             ; 2 (0)            ; |Home_Security|top_level:u0|altera_reset_controller:rst_controller_002                                                                                                                                                                                                                                                                                                                               ; top_level    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                            ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 2 (2)            ; |Home_Security|top_level:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                    ; top_level    ;
;       |altera_reset_controller:rst_controller|                                                                                   ; 4 (1)       ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (0)             ; 3 (1)            ; |Home_Security|top_level:u0|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                   ; top_level    ;
;          |altera_reset_synchronizer:alt_rst_sync_uq1|                                                                            ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 2 (2)            ; |Home_Security|top_level:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                        ; top_level    ;
;       |top_level_Button_3:button_3|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_Button_3:button_3                                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_Button_3:mode_switch|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_Button_3:mode_switch                                                                                                                                                                                                                                                                                                                                           ; top_level    ;
;       |top_level_Button_3:p_accept|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_Button_3:p_accept                                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_Button_3:p_reject|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_Button_3:p_reject                                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_Chroma_Resampler:chroma_resampler|                                                                              ; 61 (61)     ; 55 (55)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 55 (55)          ; |Home_Security|top_level:u0|top_level_Chroma_Resampler:chroma_resampler                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_Colour_Space_Converter:colour_space_converter|                                                                  ; 203 (49)    ; 126 (46)                  ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 77 (3)       ; 3 (0)             ; 123 (46)         ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter                                                                                                                                                                                                                                                                                                                  ; top_level    ;
;          |altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|                                                                         ; 154 (154)   ; 80 (80)                   ; 0 (0)         ; 0           ; 0    ; 10           ; 0       ; 5         ; 0    ; 0            ; 74 (74)      ; 3 (3)             ; 77 (77)          ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB                                                                                                                                                                                                                                                                    ; top_level    ;
;             |lpm_mult:lpm_mult_component_0|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0                                                                                                                                                                                                                                      ; work         ;
;                |mult_rpq:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated                                                                                                                                                                                                              ; work         ;
;             |lpm_mult:lpm_mult_component_1|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1                                                                                                                                                                                                                                      ; work         ;
;                |mult_rpq:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated                                                                                                                                                                                                              ; work         ;
;             |lpm_mult:lpm_mult_component_2|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2                                                                                                                                                                                                                                      ; work         ;
;                |mult_rpq:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated                                                                                                                                                                                                              ; work         ;
;             |lpm_mult:lpm_mult_component_3|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3                                                                                                                                                                                                                                      ; work         ;
;                |mult_rpq:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated                                                                                                                                                                                                              ; work         ;
;             |lpm_mult:lpm_mult_component_4|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4                                                                                                                                                                                                                                      ; work         ;
;                |mult_rpq:auto_generated|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated                                                                                                                                                                                                              ; work         ;
;       |top_level_DMA_Controller:dma_controller|                                                                                  ; 192 (39)    ; 132 (17)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (22)      ; 0 (0)             ; 132 (17)         ; |Home_Security|top_level:u0|top_level_DMA_Controller:dma_controller                                                                                                                                                                                                                                                                                                                                  ; top_level    ;
;          |altera_up_video_dma_control_slave:DMA_Control_Slave|                                                                   ; 135 (135)   ; 98 (98)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 98 (98)          ; |Home_Security|top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave                                                                                                                                                                                                                                                                              ; top_level    ;
;          |altera_up_video_dma_to_memory:From_Stream_to_Memory|                                                                   ; 18 (18)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 17 (17)          ; |Home_Security|top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_to_memory:From_Stream_to_Memory                                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_Dual_Clock_FIFO:dual_clock_fifo|                                                                                ; 116 (3)     ; 96 (0)                    ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (3)       ; 47 (0)            ; 49 (0)           ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;          |dcfifo:Data_FIFO|                                                                                                      ; 113 (0)     ; 96 (0)                    ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (0)       ; 47 (0)            ; 49 (0)           ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO                                                                                                                                                                                                                                                                                                               ; work         ;
;             |dcfifo_5oj1:auto_generated|                                                                                         ; 113 (36)    ; 96 (27)                   ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (8)       ; 47 (20)           ; 49 (2)           ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated                                                                                                                                                                                                                                                                                    ; work         ;
;                |a_gray2bin_bcb:wrptr_g_gray2bin|                                                                                 ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_gray2bin_bcb:wrptr_g_gray2bin                                                                                                                                                                                                                                                    ; work         ;
;                |a_gray2bin_bcb:ws_dgrp_gray2bin|                                                                                 ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_gray2bin_bcb:ws_dgrp_gray2bin                                                                                                                                                                                                                                                    ; work         ;
;                |a_graycounter_31c:wrptr_gp|                                                                                      ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 12 (12)          ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp                                                                                                                                                                                                                                                         ; work         ;
;                |a_graycounter_f86:rdptr_g1p|                                                                                     ; 15 (15)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 11 (11)          ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p                                                                                                                                                                                                                                                        ; work         ;
;                |alt_synch_pipe_9u7:rs_dgwp|                                                                                      ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (0)            ; 5 (0)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|alt_synch_pipe_9u7:rs_dgwp                                                                                                                                                                                                                                                         ; work         ;
;                   |dffpipe_3v8:dffpipe6|                                                                                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 5 (5)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|alt_synch_pipe_9u7:rs_dgwp|dffpipe_3v8:dffpipe6                                                                                                                                                                                                                                    ; work         ;
;                |alt_synch_pipe_au7:ws_dgrp|                                                                                      ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (0)            ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|alt_synch_pipe_au7:ws_dgrp                                                                                                                                                                                                                                                         ; work         ;
;                   |dffpipe_4v8:dffpipe9|                                                                                         ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|alt_synch_pipe_au7:ws_dgrp|dffpipe_4v8:dffpipe9                                                                                                                                                                                                                                    ; work         ;
;                |altsyncram_7ku:fifo_ram|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 3968        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|altsyncram_7ku:fifo_ram                                                                                                                                                                                                                                                            ; work         ;
;                |cmpr_o16:rdempty_eq_comp1_lsb|                                                                                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|cmpr_o16:rdempty_eq_comp1_lsb                                                                                                                                                                                                                                                      ; work         ;
;                |dffpipe_0v8:ws_brp|                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|dffpipe_0v8:ws_brp                                                                                                                                                                                                                                                                 ; work         ;
;                |dffpipe_0v8:ws_bwp|                                                                                              ; 7 (7)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 7 (7)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|dffpipe_0v8:ws_bwp                                                                                                                                                                                                                                                                 ; work         ;
;                |dffpipe_c2e:rdaclr|                                                                                              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                                                                                                                 ; work         ;
;                |mux_1u7:rdemp_eq_comp_lsb_mux|                                                                                   ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|mux_1u7:rdemp_eq_comp_lsb_mux                                                                                                                                                                                                                                                      ; work         ;
;                |mux_1u7:rdemp_eq_comp_msb_mux|                                                                                   ; 6 (6)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |Home_Security|top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|mux_1u7:rdemp_eq_comp_msb_mux                                                                                                                                                                                                                                                      ; work         ;
;       |top_level_Frame_Save_DMA:frame_save_dma|                                                                                  ; 385 (309)   ; 204 (167)                 ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 181 (142)    ; 5 (5)             ; 199 (161)        ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma                                                                                                                                                                                                                                                                                                                                  ; top_level    ;
;          |top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|                                         ; 65 (65)     ; 34 (34)                   ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 31 (31)      ; 0 (0)             ; 34 (34)          ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module                                                                                                                                                                                                                                                    ; top_level    ;
;             |top_level_Frame_Save_DMA_fifo_module_fifo_ram_module:top_level_Frame_Save_DMA_fifo_module_fifo_ram|                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|top_level_Frame_Save_DMA_fifo_module_fifo_ram_module:top_level_Frame_Save_DMA_fifo_module_fifo_ram                                                                                                                                                 ; top_level    ;
;                |lpm_ram_dp:lpm_ram_dp_component|                                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|top_level_Frame_Save_DMA_fifo_module_fifo_ram_module:top_level_Frame_Save_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component                                                                                                                 ; work         ;
;                   |altdpram:sram|                                                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|top_level_Frame_Save_DMA_fifo_module_fifo_ram_module:top_level_Frame_Save_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram                                                                                                   ; work         ;
;                      |altsyncram:ram_block|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|top_level_Frame_Save_DMA_fifo_module_fifo_ram_module:top_level_Frame_Save_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block                                                                              ; work         ;
;                         |altsyncram_38q1:auto_generated|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|top_level_Frame_Save_DMA_fifo_module_fifo_ram_module:top_level_Frame_Save_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_38q1:auto_generated                                               ; work         ;
;          |top_level_Frame_Save_DMA_mem_read:the_top_level_Frame_Save_DMA_mem_read|                                               ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 3 (3)            ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_mem_read:the_top_level_Frame_Save_DMA_mem_read                                                                                                                                                                                                                                                          ; top_level    ;
;          |top_level_Frame_Save_DMA_mem_write:the_top_level_Frame_Save_DMA_mem_write|                                             ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_mem_write:the_top_level_Frame_Save_DMA_mem_write                                                                                                                                                                                                                                                        ; top_level    ;
;          |top_level_Frame_Save_DMA_read_data_mux:the_top_level_Frame_Save_DMA_read_data_mux|                                     ; 13 (13)     ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 9 (9)            ; |Home_Security|top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_read_data_mux:the_top_level_Frame_Save_DMA_read_data_mux                                                                                                                                                                                                                                                ; top_level    ;
;       |top_level_Keypad_Cols:keypad_cols|                                                                                        ; 8 (8)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 3 (3)             ; 3 (3)            ; |Home_Security|top_level:u0|top_level_Keypad_Cols:keypad_cols                                                                                                                                                                                                                                                                                                                                        ; top_level    ;
;       |top_level_Keypad_Rows:keypad_rows|                                                                                        ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |Home_Security|top_level:u0|top_level_Keypad_Rows:keypad_rows                                                                                                                                                                                                                                                                                                                                        ; top_level    ;
;       |top_level_Pixel_Buffer:pixel_buffer|                                                                                      ; 58 (58)     ; 58 (58)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 50 (50)          ; |Home_Security|top_level:u0|top_level_Pixel_Buffer:pixel_buffer                                                                                                                                                                                                                                                                                                                                      ; top_level    ;
;       |top_level_Pixel_Scaler:pixel_scaler|                                                                                      ; 233 (0)     ; 160 (0)                   ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (0)       ; 0 (0)             ; 160 (0)          ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler                                                                                                                                                                                                                                                                                                                                      ; top_level    ;
;          |altera_up_video_scaler_multiply_height:Multiply_Height|                                                                ; 165 (103)   ; 95 (54)                   ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 70 (49)      ; 0 (0)             ; 95 (54)          ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height                                                                                                                                                                                                                                                                               ; top_level    ;
;             |scfifo:Multiply_Height_FIFO|                                                                                        ; 62 (0)      ; 41 (0)                    ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 41 (0)           ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO                                                                                                                                                                                                                                                   ; work         ;
;                |scfifo_qd31:auto_generated|                                                                                      ; 62 (0)      ; 41 (0)                    ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (0)       ; 0 (0)             ; 41 (0)           ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated                                                                                                                                                                                                                        ; work         ;
;                   |a_dpfifo_d531:dpfifo|                                                                                         ; 62 (33)     ; 41 (15)                   ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (18)      ; 0 (0)             ; 41 (15)          ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo                                                                                                                                                                                                   ; work         ;
;                      |altsyncram_pc81:FIFOram|                                                                                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 15872       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|altsyncram_pc81:FIFOram                                                                                                                                                                           ; work         ;
;                      |cntr_f5b:rd_ptr_msb|                                                                                       ; 9 (9)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 8 (8)            ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_f5b:rd_ptr_msb                                                                                                                                                                               ; work         ;
;                      |cntr_g5b:wr_ptr|                                                                                           ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr                                                                                                                                                                                   ; work         ;
;                      |cntr_s57:usedw_counter|                                                                                    ; 10 (10)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_s57:usedw_counter                                                                                                                                                                            ; work         ;
;          |altera_up_video_scaler_multiply_width:Multiply_Width|                                                                  ; 68 (68)     ; 65 (65)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 65 (65)          ; |Home_Security|top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_width:Multiply_Width                                                                                                                                                                                                                                                                                 ; top_level    ;
;       |top_level_RGB_Resampler:rgb_resampler|                                                                                    ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |Home_Security|top_level:u0|top_level_RGB_Resampler:rgb_resampler                                                                                                                                                                                                                                                                                                                                    ; top_level    ;
;       |top_level_RGB_Resampler_0:rgb_resampler_0|                                                                                ; 19 (19)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 18 (18)          ; |Home_Security|top_level:u0|top_level_RGB_Resampler_0:rgb_resampler_0                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;       |top_level_SDRAM:sdram|                                                                                                    ; 349 (237)   ; 204 (118)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 145 (137)    ; 43 (2)            ; 161 (77)         ; |Home_Security|top_level:u0|top_level_SDRAM:sdram                                                                                                                                                                                                                                                                                                                                                    ; top_level    ;
;          |top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|                                             ; 135 (135)   ; 86 (86)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 41 (41)           ; 86 (86)          ; |Home_Security|top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module                                                                                                                                                                                                                                                                          ; top_level    ;
;       |top_level_VGA_Controller:vga_controller|                                                                                  ; 113 (35)    ; 95 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (1)       ; 33 (33)           ; 63 (1)           ; |Home_Security|top_level:u0|top_level_VGA_Controller:vga_controller                                                                                                                                                                                                                                                                                                                                  ; top_level    ;
;          |altera_up_avalon_video_vga_timing:VGA_Timing|                                                                          ; 78 (78)     ; 61 (61)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 0 (0)             ; 62 (62)          ; |Home_Security|top_level:u0|top_level_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing                                                                                                                                                                                                                                                                                     ; top_level    ;
;       |top_level_Video_Clipper:video_clipper|                                                                                    ; 142 (0)     ; 76 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 76 (0)           ; |Home_Security|top_level:u0|top_level_Video_Clipper:video_clipper                                                                                                                                                                                                                                                                                                                                    ; top_level    ;
;          |altera_up_video_clipper_add:Clipper_Add|                                                                               ; 62 (26)     ; 36 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (8)       ; 0 (0)             ; 36 (18)          ; |Home_Security|top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add                                                                                                                                                                                                                                                                                            ; top_level    ;
;             |altera_up_video_clipper_counters:Clipper_Add_Counters|                                                              ; 36 (36)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 18 (18)          ; |Home_Security|top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters                                                                                                                                                                                                                                      ; top_level    ;
;          |altera_up_video_clipper_drop:Clipper_Drop|                                                                             ; 80 (35)     ; 40 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (15)      ; 0 (0)             ; 40 (20)          ; |Home_Security|top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop                                                                                                                                                                                                                                                                                          ; top_level    ;
;             |altera_up_video_clipper_counters:Clipper_Drop_Counters|                                                             ; 45 (45)     ; 20 (20)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 20 (20)          ; |Home_Security|top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters                                                                                                                                                                                                                                   ; top_level    ;
;       |top_level_Video_Scaler:video_scaler|                                                                                      ; 61 (0)      ; 49 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 49 (0)           ; |Home_Security|top_level:u0|top_level_Video_Scaler:video_scaler                                                                                                                                                                                                                                                                                                                                      ; top_level    ;
;          |altera_up_video_scaler_shrink:Shrink_Frame|                                                                            ; 61 (61)     ; 49 (49)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 49 (49)          ; |Home_Security|top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame                                                                                                                                                                                                                                                                                           ; top_level    ;
;       |top_level_addr_router:addr_router|                                                                                        ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |Home_Security|top_level:u0|top_level_addr_router:addr_router                                                                                                                                                                                                                                                                                                                                        ; top_level    ;
;       |top_level_addr_router_001:addr_router_001|                                                                                ; 86 (86)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 60 (60)      ; 0 (0)             ; 26 (26)          ; |Home_Security|top_level:u0|top_level_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;       |top_level_audio_and_video_config_0:audio_and_video_config_0|                                                              ; 300 (89)    ; 159 (51)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 140 (38)     ; 0 (0)             ; 160 (43)         ; |Home_Security|top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0                                                                                                                                                                                                                                                                                                              ; top_level    ;
;          |altera_up_av_config_auto_init:AV_Config_Auto_Init|                                                                     ; 29 (29)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 27 (27)          ; |Home_Security|top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init                                                                                                                                                                                                                                                            ; top_level    ;
;          |altera_up_av_config_auto_init_ob_de2_35:Auto_Init_OB_Devices_ROM|                                                      ; 76 (57)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (45)      ; 0 (0)             ; 18 (12)          ; |Home_Security|top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init_ob_de2_35:Auto_Init_OB_Devices_ROM                                                                                                                                                                                                                                             ; top_level    ;
;             |altera_up_av_config_auto_init_ob_adv7181:Auto_Init_Video_ROM|                                                       ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 5 (5)            ; |Home_Security|top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init_ob_de2_35:Auto_Init_OB_Devices_ROM|altera_up_av_config_auto_init_ob_adv7181:Auto_Init_Video_ROM                                                                                                                                                                                ; top_level    ;
;             |altera_up_av_config_auto_init_ob_audio:Auto_Init_Audio_ROM|                                                         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init_ob_de2_35:Auto_Init_OB_Devices_ROM|altera_up_av_config_auto_init_ob_audio:Auto_Init_Audio_ROM                                                                                                                                                                                  ; top_level    ;
;          |altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|                                                       ; 132 (115)   ; 81 (67)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (39)      ; 0 (0)             ; 90 (76)          ; |Home_Security|top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller                                                                                                                                                                                                                                              ; top_level    ;
;             |altera_up_slow_clock_generator:Serial_Config_Clock_Generator|                                                       ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |Home_Security|top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator                                                                                                                                                                                 ; top_level    ;
;       |top_level_character_lcd_0:character_lcd_0|                                                                                ; 164 (30)    ; 115 (18)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 49 (12)      ; 10 (0)            ; 105 (18)         ; |Home_Security|top_level:u0|top_level_character_lcd_0:character_lcd_0                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;          |altera_up_character_lcd_communication:Char_LCD_Comm|                                                                   ; 62 (62)     ; 46 (46)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 10 (10)           ; 36 (36)          ; |Home_Security|top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm                                                                                                                                                                                                                                                                            ; top_level    ;
;          |altera_up_character_lcd_initialization:Char_LCD_Init|                                                                  ; 72 (72)     ; 51 (51)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 21 (21)      ; 0 (0)             ; 51 (51)          ; |Home_Security|top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init                                                                                                                                                                                                                                                                           ; top_level    ;
;       |top_level_clocks:clocks|                                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_clocks:clocks                                                                                                                                                                                                                                                                                                                                                  ; top_level    ;
;          |altpll:DE_Clock_Generator_System|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System                                                                                                                                                                                                                                                                                                                 ; work         ;
;       |top_level_cmd_xbar_demux:cmd_xbar_demux|                                                                                  ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                                                                                  ; top_level    ;
;       |top_level_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                                          ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                                                                                          ; top_level    ;
;       |top_level_cmd_xbar_mux:cmd_xbar_mux|                                                                                      ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 0 (0)             ; 51 (48)          ; |Home_Security|top_level:u0|top_level_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                                                                                      ; top_level    ;
;          |altera_merlin_arbitrator:arb|                                                                                          ; 4 (4)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 3 (3)            ; |Home_Security|top_level:u0|top_level_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                         ; top_level    ;
;       |top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|                                                                              ; 145 (137)   ; 7 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 58 (53)      ; 0 (0)             ; 87 (81)          ; |Home_Security|top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;          |altera_merlin_arbitrator:arb|                                                                                          ; 11 (9)      ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 6 (4)            ; |Home_Security|top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                 ; top_level    ;
;             |altera_merlin_arb_adder:adder|                                                                                      ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Home_Security|top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                   ; top_level    ;
;       |top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|                                                                              ; 114 (101)   ; 10 (6)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 53 (44)      ; 0 (0)             ; 61 (56)          ; |Home_Security|top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;          |altera_merlin_arbitrator:arb|                                                                                          ; 14 (9)      ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (4)        ; 0 (0)             ; 5 (5)            ; |Home_Security|top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                                                                                 ; top_level    ;
;             |altera_merlin_arb_adder:adder|                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|altera_merlin_arb_adder:adder                                                                                                                                                                                                                                                                   ; top_level    ;
;       |top_level_jtag_uart_0:jtag_uart_0|                                                                                        ; 162 (39)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (16)      ; 22 (3)            ; 100 (20)         ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0                                                                                                                                                                                                                                                                                                                                        ; top_level    ;
;          |alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|                                                             ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic                                                                                                                                                                                                                                                                              ; work         ;
;          |top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r                                                                                                                                                                                                                                                                      ; top_level    ;
;             |scfifo:rfifo|                                                                                                       ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo                                                                                                                                                                                                                                                         ; work         ;
;                |scfifo_1n21:auto_generated|                                                                                      ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                         ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                   ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                 ; work         ;
;                         |cntr_rj7:count_usedw|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                            ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                   ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                         ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                      ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                          ; work         ;
;          |top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w                                                                                                                                                                                                                                                                      ; top_level    ;
;             |scfifo:wfifo|                                                                                                       ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo                                                                                                                                                                                                                                                         ; work         ;
;                |scfifo_1n21:auto_generated|                                                                                      ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                                                                              ; work         ;
;                   |a_dpfifo_8t21:dpfifo|                                                                                         ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                                                                         ; work         ;
;                      |a_fefifo_7cf:fifo_state|                                                                                   ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                                                                                 ; work         ;
;                         |cntr_rj7:count_usedw|                                                                                   ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                                                                            ; work         ;
;                      |cntr_fjb:rd_ptr_count|                                                                                     ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                                                                                   ; work         ;
;                      |cntr_fjb:wr_ptr|                                                                                           ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                                                                         ; work         ;
;                      |dpram_5h21:FIFOram|                                                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                                                                                      ; work         ;
;                         |altsyncram_9tl1:altsyncram2|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                                                                          ; work         ;
;       |top_level_nios2_qsys_0:nios2_qsys_0|                                                                                      ; 2553 (2092) ; 1651 (1381)               ; 0 (0)         ; 63872       ; 20   ; 4            ; 0       ; 2         ; 0    ; 0            ; 902 (710)    ; 290 (246)         ; 1361 (1136)      ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0                                                                                                                                                                                                                                                                                                                                      ; top_level    ;
;          |lpm_add_sub:Add18|                                                                                                     ; 66 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (0)       ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18                                                                                                                                                                                                                                                                                                                    ; work         ;
;             |add_sub_8ri:auto_generated|                                                                                         ; 66 (66)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (66)      ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18|add_sub_8ri:auto_generated                                                                                                                                                                                                                                                                                         ; work         ;
;          |top_level_nios2_qsys_0_bht_module:top_level_nios2_qsys_0_bht|                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_bht_module:top_level_nios2_qsys_0_bht                                                                                                                                                                                                                                                                         ; top_level    ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_bht_module:top_level_nios2_qsys_0_bht|altsyncram:the_altsyncram                                                                                                                                                                                                                                               ; work         ;
;                |altsyncram_3hh1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_bht_module:top_level_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_3hh1:auto_generated                                                                                                                                                                                                                ; work         ;
;          |top_level_nios2_qsys_0_dc_data_module:top_level_nios2_qsys_0_dc_data|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_data_module:top_level_nios2_qsys_0_dc_data                                                                                                                                                                                                                                                                 ; top_level    ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_data_module:top_level_nios2_qsys_0_dc_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_29f1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_data_module:top_level_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated                                                                                                                                                                                                        ; work         ;
;          |top_level_nios2_qsys_0_dc_tag_module:top_level_nios2_qsys_0_dc_tag|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_tag_module:top_level_nios2_qsys_0_dc_tag                                                                                                                                                                                                                                                                   ; top_level    ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_tag_module:top_level_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_t5h1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_tag_module:top_level_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram|altsyncram_t5h1:auto_generated                                                                                                                                                                                                          ; work         ;
;          |top_level_nios2_qsys_0_dc_victim_module:top_level_nios2_qsys_0_dc_victim|                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_victim_module:top_level_nios2_qsys_0_dc_victim                                                                                                                                                                                                                                                             ; top_level    ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_victim_module:top_level_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram                                                                                                                                                                                                                                   ; work         ;
;                |altsyncram_9vc1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_victim_module:top_level_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated                                                                                                                                                                                                    ; work         ;
;          |top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data                                                                                                                                                                                                                                                                 ; top_level    ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram                                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_qed1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated                                                                                                                                                                                                        ; work         ;
;          |top_level_nios2_qsys_0_ic_tag_module:top_level_nios2_qsys_0_ic_tag|                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_tag_module:top_level_nios2_qsys_0_ic_tag                                                                                                                                                                                                                                                                   ; top_level    ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_tag_module:top_level_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram                                                                                                                                                                                                                                         ; work         ;
;                |altsyncram_8th1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2688        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_tag_module:top_level_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram|altsyncram_8th1:auto_generated                                                                                                                                                                                                          ; work         ;
;          |top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 4            ; 0       ; 2         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell                                                                                                                                                                                                                                                                ; top_level    ;
;             |altera_mult_add:the_altmult_add_part_1|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1                                                                                                                                                                                                                         ; work         ;
;                |altera_mult_add_mpt2:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated                                                                                                                                                                                     ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                            ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                   ; work         ;
;                         |lpm_mult:Mult0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                    ; work         ;
;                            |mult_1l01:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated                                                           ; work         ;
;             |altera_mult_add:the_altmult_add_part_2|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2                                                                                                                                                                                                                         ; work         ;
;                |altera_mult_add_opt2:auto_generated|                                                                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated                                                                                                                                                                                     ; work         ;
;                   |altera_mult_add_rtl:altera_mult_add_rtl1|                                                                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1                                                                                                                                            ; work         ;
;                      |ama_multiplier_function:multiplier_block|                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block                                                                                                   ; work         ;
;                         |lpm_mult:Mult0|                                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0                                                                                    ; work         ;
;                            |mult_1s01:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 2            ; 0       ; 1         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated                                                           ; work         ;
;          |top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|                                                 ; 386 (84)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 116 (4)      ; 44 (2)            ; 226 (78)         ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci                                                                                                                                                                                                                                                                ; top_level    ;
;             |top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|              ; 138 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (0)       ; 41 (0)            ; 55 (0)           ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper                                                                                                                                                          ; top_level    ;
;                |sld_virtual_jtag_basic:top_level_nios2_qsys_0_jtag_debug_module_phy|                                             ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:top_level_nios2_qsys_0_jtag_debug_module_phy                                                                                      ; work         ;
;                |top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|             ; 49 (45)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 37 (35)           ; 12 (10)          ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk                                                      ; top_level    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer3|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer4|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;                |top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|                   ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck                                                            ; top_level    ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer1|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                   |altera_std_synchronizer:the_altera_std_synchronizer2|                                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;             |top_level_nios2_qsys_0_nios2_avalon_reg:the_top_level_nios2_qsys_0_nios2_avalon_reg|                                ; 10 (10)     ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 4 (4)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_avalon_reg:the_top_level_nios2_qsys_0_nios2_avalon_reg                                                                                                                                                                            ; top_level    ;
;             |top_level_nios2_qsys_0_nios2_oci_break:the_top_level_nios2_qsys_0_nios2_oci_break|                                  ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_oci_break:the_top_level_nios2_qsys_0_nios2_oci_break                                                                                                                                                                              ; top_level    ;
;             |top_level_nios2_qsys_0_nios2_oci_debug:the_top_level_nios2_qsys_0_nios2_oci_debug|                                  ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (0)             ; 10 (9)           ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_oci_debug:the_top_level_nios2_qsys_0_nios2_oci_debug                                                                                                                                                                              ; top_level    ;
;                |altera_std_synchronizer:the_altera_std_synchronizer|                                                             ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_oci_debug:the_top_level_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                                          ; work         ;
;             |top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|                                        ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 63 (63)      ; 0 (0)             ; 50 (50)          ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem                                                                                                                                                                                    ; top_level    ;
;                |top_level_nios2_qsys_0_ociram_sp_ram_module:top_level_nios2_qsys_0_ociram_sp_ram|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|top_level_nios2_qsys_0_ociram_sp_ram_module:top_level_nios2_qsys_0_ociram_sp_ram                                                                                                   ; top_level    ;
;                   |altsyncram:the_altsyncram|                                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|top_level_nios2_qsys_0_ociram_sp_ram_module:top_level_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                      |altsyncram_uf81:auto_generated|                                                                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|top_level_nios2_qsys_0_ociram_sp_ram_module:top_level_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uf81:auto_generated                                          ; work         ;
;          |top_level_nios2_qsys_0_register_bank_a_module:top_level_nios2_qsys_0_register_bank_a|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_register_bank_a_module:top_level_nios2_qsys_0_register_bank_a                                                                                                                                                                                                                                                 ; top_level    ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_register_bank_a_module:top_level_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_3vg1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_register_bank_a_module:top_level_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_3vg1:auto_generated                                                                                                                                                                                        ; work         ;
;          |top_level_nios2_qsys_0_register_bank_b_module:top_level_nios2_qsys_0_register_bank_b|                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_register_bank_b_module:top_level_nios2_qsys_0_register_bank_b                                                                                                                                                                                                                                                 ; top_level    ;
;             |altsyncram:the_altsyncram|                                                                                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_register_bank_b_module:top_level_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                                                       ; work         ;
;                |altsyncram_4vg1:auto_generated|                                                                                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_register_bank_b_module:top_level_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_4vg1:auto_generated                                                                                                                                                                                        ; work         ;
;          |top_level_nios2_qsys_0_test_bench:the_top_level_nios2_qsys_0_test_bench|                                               ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_test_bench:the_top_level_nios2_qsys_0_test_bench                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_p_data:green_led|                                                                                               ; 20 (20)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 8 (8)             ; 8 (8)            ; |Home_Security|top_level:u0|top_level_p_data:green_led                                                                                                                                                                                                                                                                                                                                               ; top_level    ;
;       |top_level_p_data:p_data|                                                                                                  ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; |Home_Security|top_level:u0|top_level_p_data:p_data                                                                                                                                                                                                                                                                                                                                                  ; top_level    ;
;       |top_level_p_input:p_input|                                                                                                ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Home_Security|top_level:u0|top_level_p_input:p_input                                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;       |top_level_p_signal:p_signal|                                                                                              ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 2 (2)            ; |Home_Security|top_level:u0|top_level_p_signal:p_signal                                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_red_LED:red_led|                                                                                                ; 38 (38)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 18 (18)           ; 18 (18)          ; |Home_Security|top_level:u0|top_level_red_LED:red_led                                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;       |top_level_rsp_xbar_demux:rsp_xbar_demux|                                                                                  ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |Home_Security|top_level:u0|top_level_rsp_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                                                                                  ; top_level    ;
;       |top_level_rsp_xbar_demux_001:rsp_xbar_demux_001|                                                                          ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_rsp_xbar_demux_001:rsp_xbar_demux_001                                                                                                                                                                                                                                                                                                                          ; top_level    ;
;       |top_level_rsp_xbar_demux_005:rsp_xbar_demux_005|                                                                          ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_rsp_xbar_demux_005:rsp_xbar_demux_005                                                                                                                                                                                                                                                                                                                          ; top_level    ;
;       |top_level_rsp_xbar_mux:rsp_xbar_mux|                                                                                      ; 49 (49)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 32 (32)          ; |Home_Security|top_level:u0|top_level_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                                                                                      ; top_level    ;
;       |top_level_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                                              ; 279 (279)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 137 (137)    ; 0 (0)             ; 142 (142)        ; |Home_Security|top_level:u0|top_level_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_servo_controller:servo_controller|                                                                              ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |Home_Security|top_level:u0|top_level_servo_controller:servo_controller                                                                                                                                                                                                                                                                                                                              ; top_level    ;
;       |top_level_video_decoder_0:video_decoder_0|                                                                                ; 192 (0)     ; 172 (0)                   ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (0)       ; 120 (0)           ; 52 (0)           ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0                                                                                                                                                                                                                                                                                                                                ; top_level    ;
;          |altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|                                                              ; 87 (0)      ; 72 (0)                    ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 40 (0)            ; 32 (0)           ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO                                                                                                                                                                                                                                                                       ; top_level    ;
;             |dcfifo:dcfifo_component|                                                                                            ; 87 (0)      ; 72 (0)                    ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 40 (0)            ; 32 (0)           ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component                                                                                                                                                                                                                                               ; work         ;
;                |dcfifo_h2l1:auto_generated|                                                                                      ; 87 (20)     ; 72 (17)                   ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (3)       ; 40 (16)           ; 32 (1)           ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated                                                                                                                                                                                                                    ; work         ;
;                   |a_graycounter_31c:wrptr_gp|                                                                                   ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp                                                                                                                                                                                         ; work         ;
;                   |a_graycounter_f86:rdptr_g1p|                                                                                  ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 11 (11)          ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_f86:rdptr_g1p                                                                                                                                                                                        ; work         ;
;                   |alt_synch_pipe_7u7:rs_dgwp|                                                                                   ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 4 (0)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|alt_synch_pipe_7u7:rs_dgwp                                                                                                                                                                                         ; work         ;
;                      |dffpipe_1v8:dffpipe17|                                                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|alt_synch_pipe_7u7:rs_dgwp|dffpipe_1v8:dffpipe17                                                                                                                                                                   ; work         ;
;                   |alt_synch_pipe_8u7:ws_dgrp|                                                                                   ; 16 (0)      ; 16 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (0)            ; 4 (0)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|alt_synch_pipe_8u7:ws_dgrp                                                                                                                                                                                         ; work         ;
;                      |dffpipe_2v8:dffpipe20|                                                                                     ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 4 (4)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|alt_synch_pipe_8u7:ws_dgrp|dffpipe_2v8:dffpipe20                                                                                                                                                                   ; work         ;
;                   |altsyncram_fku:fifo_ram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2304        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|altsyncram_fku:fifo_ram                                                                                                                                                                                            ; work         ;
;                   |cmpr_s16:rdempty_eq_comp|                                                                                     ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|cmpr_s16:rdempty_eq_comp                                                                                                                                                                                           ; work         ;
;                   |cmpr_s16:wrfull_eq_comp|                                                                                      ; 5 (5)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|cmpr_s16:wrfull_eq_comp                                                                                                                                                                                            ; work         ;
;                   |dffpipe_c2e:rdaclr|                                                                                           ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|dffpipe_c2e:rdaclr                                                                                                                                                                                                 ; work         ;
;          |altera_up_video_itu_656_decoder:ITU_R_656_Decoder|                                                                     ; 105 (69)    ; 100 (65)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (4)        ; 80 (46)           ; 20 (19)          ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder                                                                                                                                                                                                                                                                              ; top_level    ;
;             |altera_up_video_decoder_add_endofpacket:Add_EndofPacket|                                                            ; 36 (36)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 34 (34)           ; 1 (1)            ; |Home_Security|top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|altera_up_video_decoder_add_endofpacket:Add_EndofPacket                                                                                                                                                                                                                      ; top_level    ;
;       |top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|                                                              ; 262 (205)   ; 158 (123)                 ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 104 (82)     ; 0 (0)             ; 158 (123)        ; |Home_Security|top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0                                                                                                                                                                                                                                                                                                              ; top_level    ;
;          |scfifo:Image_Buffer|                                                                                                   ; 57 (0)      ; 35 (0)                    ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (0)       ; 0 (0)             ; 35 (0)           ; |Home_Security|top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer                                                                                                                                                                                                                                                                                          ; work         ;
;             |scfifo_70a1:auto_generated|                                                                                         ; 57 (6)      ; 35 (2)                    ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (4)       ; 0 (0)             ; 35 (2)           ; |Home_Security|top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated                                                                                                                                                                                                                                                               ; work         ;
;                |a_dpfifo_sn31:dpfifo|                                                                                            ; 51 (28)     ; 33 (13)                   ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (15)      ; 0 (0)             ; 33 (13)          ; |Home_Security|top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo                                                                                                                                                                                                                                          ; work         ;
;                   |altsyncram_3d81:FIFOram|                                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2176        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |Home_Security|top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|altsyncram_3d81:FIFOram                                                                                                                                                                                                                  ; work         ;
;                   |cntr_d5b:rd_ptr_msb|                                                                                          ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |Home_Security|top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_d5b:rd_ptr_msb                                                                                                                                                                                                                      ; work         ;
;                   |cntr_e5b:wr_ptr|                                                                                              ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |Home_Security|top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_e5b:wr_ptr                                                                                                                                                                                                                          ; work         ;
;                   |cntr_q57:usedw_counter|                                                                                       ; 8 (8)       ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |Home_Security|top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_q57:usedw_counter                                                                                                                                                                                                                   ; work         ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                          ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; Name          ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO       ;
+---------------+----------+---------------+---------------+-----------------------+-----------+
; GPIO_1[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[10]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[11]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[12]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[13]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[14]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[15]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[16]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[17]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[18]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[19]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[20]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[21]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[22]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[23]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[24]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[25]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[26]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[27]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[28]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[29]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[30]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[31]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[32]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[33]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[34]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[35]    ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_DQ[0]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[1]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[2]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[3]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[4]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[5]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[6]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[7]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[8]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[9]    ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[10]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[11]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[12]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[13]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[14]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; DRAM_DQ[15]   ; Bidir    ; --            ; (0) 171 ps    ; (0) 0 ps              ; (0) 38 ps ;
; I2C_SDAT      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[0]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[1]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[2]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[3]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[4]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[5]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[6]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[7]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[8]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[9]    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[10]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[11]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[12]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[13]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[14]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; SRAM_DQ[15]   ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; GPIO_1[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[4]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[5]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[6]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[7]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[8]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[9]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_1[10]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_1[11]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_1[15]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_1[17]    ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; lcd_DATA[0]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; lcd_DATA[1]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; lcd_DATA[2]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; lcd_DATA[3]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; lcd_DATA[4]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; lcd_DATA[5]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; lcd_DATA[6]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; lcd_DATA[7]   ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_0[0]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[1]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[2]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[3]     ; Bidir    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; GPIO_0[4]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_0[5]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_0[6]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; GPIO_0[7]     ; Bidir    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; KEY[1]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; KEY[2]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; DRAM_CLK      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_CKE      ; Output   ; --            ; --            ; --                    ; --        ;
; DRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_0     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_BA_1     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CS_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_CAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_RAS_N    ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_WE_N     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_UDQM     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; DRAM_LDQM     ; Output   ; --            ; --            ; --                    ; (0) 38 ps ;
; I2C_SCLK      ; Output   ; --            ; --            ; --                    ; --        ;
; TD_CLK27      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_HS         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_VS         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_RESET      ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[0]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[1]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[2]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[3]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[4]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[5]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[6]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[7]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[8]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[9]  ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[10] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[11] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[12] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[13] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[14] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[15] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[16] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_ADDR[17] ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_LB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_UB_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_CE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_OE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; SRAM_WE_N     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_R[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_G[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[0]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[1]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[2]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[3]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[4]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[5]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[6]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[7]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[8]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_B[9]      ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_CLK       ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_BLANK     ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_HS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_VS        ; Output   ; --            ; --            ; --                    ; --        ;
; VGA_SYNC      ; Output   ; --            ; --            ; --                    ; --        ;
; lcd_ON        ; Output   ; --            ; --            ; --                    ; --        ;
; lcd_BLON      ; Output   ; --            ; --            ; --                    ; --        ;
; lcd_EN        ; Output   ; --            ; --            ; --                    ; --        ;
; lcd_RS        ; Output   ; --            ; --            ; --                    ; --        ;
; lcd_RW        ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDG[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[0]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[1]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[2]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[3]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[4]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[5]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[6]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[7]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[8]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[9]       ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[10]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[11]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[12]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[13]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[14]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[15]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[16]      ; Output   ; --            ; --            ; --                    ; --        ;
; LEDR[17]      ; Output   ; --            ; --            ; --                    ; --        ;
; SW[1]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[2]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[3]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[4]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[5]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[6]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[7]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[8]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[9]         ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; SW[10]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[11]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[12]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[13]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[14]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[15]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[16]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; SW[17]        ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; CLOCK_50      ; Input    ; --            ; --            ; --                    ; --        ;
; KEY[0]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; KEY[3]        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --        ;
; SW[0]         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --        ;
; CLOCK_27      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --        ;
; TD_DATA[6]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[5]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[1]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[4]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[0]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[3]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[2]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
; TD_DATA[7]    ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --        ;
+---------------+----------+---------------+---------------+-----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                           ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                        ; Pad To Core Index ; Setting ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; GPIO_1[12]                                                                                                                                                 ;                   ;         ;
; GPIO_1[13]                                                                                                                                                 ;                   ;         ;
; GPIO_1[14]                                                                                                                                                 ;                   ;         ;
; GPIO_1[16]                                                                                                                                                 ;                   ;         ;
; GPIO_1[18]                                                                                                                                                 ;                   ;         ;
; GPIO_1[19]                                                                                                                                                 ;                   ;         ;
; GPIO_1[20]                                                                                                                                                 ;                   ;         ;
; GPIO_1[21]                                                                                                                                                 ;                   ;         ;
; GPIO_1[22]                                                                                                                                                 ;                   ;         ;
; GPIO_1[23]                                                                                                                                                 ;                   ;         ;
; GPIO_1[24]                                                                                                                                                 ;                   ;         ;
; GPIO_1[25]                                                                                                                                                 ;                   ;         ;
; GPIO_1[26]                                                                                                                                                 ;                   ;         ;
; GPIO_1[27]                                                                                                                                                 ;                   ;         ;
; GPIO_1[28]                                                                                                                                                 ;                   ;         ;
; GPIO_1[29]                                                                                                                                                 ;                   ;         ;
; GPIO_1[30]                                                                                                                                                 ;                   ;         ;
; GPIO_1[31]                                                                                                                                                 ;                   ;         ;
; GPIO_1[32]                                                                                                                                                 ;                   ;         ;
; GPIO_1[33]                                                                                                                                                 ;                   ;         ;
; GPIO_1[34]                                                                                                                                                 ;                   ;         ;
; GPIO_1[35]                                                                                                                                                 ;                   ;         ;
; GPIO_0[8]                                                                                                                                                  ;                   ;         ;
; GPIO_0[9]                                                                                                                                                  ;                   ;         ;
; GPIO_0[10]                                                                                                                                                 ;                   ;         ;
; GPIO_0[11]                                                                                                                                                 ;                   ;         ;
; GPIO_0[12]                                                                                                                                                 ;                   ;         ;
; GPIO_0[13]                                                                                                                                                 ;                   ;         ;
; GPIO_0[14]                                                                                                                                                 ;                   ;         ;
; GPIO_0[15]                                                                                                                                                 ;                   ;         ;
; GPIO_0[16]                                                                                                                                                 ;                   ;         ;
; GPIO_0[17]                                                                                                                                                 ;                   ;         ;
; GPIO_0[18]                                                                                                                                                 ;                   ;         ;
; GPIO_0[19]                                                                                                                                                 ;                   ;         ;
; GPIO_0[20]                                                                                                                                                 ;                   ;         ;
; GPIO_0[21]                                                                                                                                                 ;                   ;         ;
; GPIO_0[22]                                                                                                                                                 ;                   ;         ;
; GPIO_0[23]                                                                                                                                                 ;                   ;         ;
; GPIO_0[24]                                                                                                                                                 ;                   ;         ;
; GPIO_0[25]                                                                                                                                                 ;                   ;         ;
; GPIO_0[26]                                                                                                                                                 ;                   ;         ;
; GPIO_0[27]                                                                                                                                                 ;                   ;         ;
; GPIO_0[28]                                                                                                                                                 ;                   ;         ;
; GPIO_0[29]                                                                                                                                                 ;                   ;         ;
; GPIO_0[30]                                                                                                                                                 ;                   ;         ;
; GPIO_0[31]                                                                                                                                                 ;                   ;         ;
; GPIO_0[32]                                                                                                                                                 ;                   ;         ;
; GPIO_0[33]                                                                                                                                                 ;                   ;         ;
; GPIO_0[34]                                                                                                                                                 ;                   ;         ;
; GPIO_0[35]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[0]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[1]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[2]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[3]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[4]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[5]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[6]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[7]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[8]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[9]                                                                                                                                                 ;                   ;         ;
; DRAM_DQ[10]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[11]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[12]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[13]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[14]                                                                                                                                                ;                   ;         ;
; DRAM_DQ[15]                                                                                                                                                ;                   ;         ;
; I2C_SDAT                                                                                                                                                   ;                   ;         ;
;      - top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|new_data~0 ; 0                 ; 6       ;
; SRAM_DQ[0]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[0]                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[1]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[1]                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[2]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[2]                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[3]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[3]                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[4]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[4]                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[5]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[5]                                                                                        ; 1                 ; 6       ;
; SRAM_DQ[6]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[6]                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[7]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[7]                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[8]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[8]                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[9]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[9]                                                                                        ; 0                 ; 6       ;
; SRAM_DQ[10]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[10]~feeder                                                                                ; 0                 ; 6       ;
; SRAM_DQ[11]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[11]~feeder                                                                                ; 1                 ; 6       ;
; SRAM_DQ[12]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[12]~feeder                                                                                ; 1                 ; 6       ;
; SRAM_DQ[13]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[13]~feeder                                                                                ; 0                 ; 6       ;
; SRAM_DQ[14]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[14]                                                                                       ; 0                 ; 6       ;
; SRAM_DQ[15]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdata[15]~feeder                                                                                ; 0                 ; 6       ;
; GPIO_1[0]                                                                                                                                                  ;                   ;         ;
; GPIO_1[1]                                                                                                                                                  ;                   ;         ;
; GPIO_1[2]                                                                                                                                                  ;                   ;         ;
; GPIO_1[3]                                                                                                                                                  ;                   ;         ;
; GPIO_1[4]                                                                                                                                                  ;                   ;         ;
; GPIO_1[5]                                                                                                                                                  ;                   ;         ;
; GPIO_1[6]                                                                                                                                                  ;                   ;         ;
; GPIO_1[7]                                                                                                                                                  ;                   ;         ;
; GPIO_1[8]                                                                                                                                                  ;                   ;         ;
; GPIO_1[9]                                                                                                                                                  ;                   ;         ;
; GPIO_1[10]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_p_input:p_input|read_mux_out[0]                                                                                              ; 0                 ; 6       ;
; GPIO_1[11]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_p_input:p_input|read_mux_out[1]                                                                                              ; 0                 ; 6       ;
; GPIO_1[15]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Button_3:p_accept|read_mux_out                                                                                               ; 1                 ; 6       ;
; GPIO_1[17]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_Button_3:p_reject|read_mux_out                                                                                               ; 0                 ; 6       ;
; lcd_DATA[0]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~8                               ; 1                 ; 6       ;
; lcd_DATA[1]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~7                               ; 0                 ; 6       ;
; lcd_DATA[2]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~6                               ; 1                 ; 6       ;
; lcd_DATA[3]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~5                               ; 0                 ; 6       ;
; lcd_DATA[4]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~4                               ; 0                 ; 6       ;
; lcd_DATA[5]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~3                               ; 1                 ; 6       ;
; lcd_DATA[6]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~2                               ; 0                 ; 6       ;
; lcd_DATA[7]                                                                                                                                                ;                   ;         ;
;      - top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out~0                               ; 1                 ; 6       ;
; GPIO_0[0]                                                                                                                                                  ;                   ;         ;
; GPIO_0[1]                                                                                                                                                  ;                   ;         ;
; GPIO_0[2]                                                                                                                                                  ;                   ;         ;
; GPIO_0[3]                                                                                                                                                  ;                   ;         ;
; GPIO_0[4]                                                                                                                                                  ;                   ;         ;
;      - top_level:u0|top_level_Keypad_Rows:keypad_rows|read_mux_out[0]                                                                                      ; 0                 ; 6       ;
; GPIO_0[5]                                                                                                                                                  ;                   ;         ;
;      - top_level:u0|top_level_Keypad_Rows:keypad_rows|read_mux_out[1]                                                                                      ; 1                 ; 6       ;
; GPIO_0[6]                                                                                                                                                  ;                   ;         ;
;      - top_level:u0|top_level_Keypad_Rows:keypad_rows|read_mux_out[2]                                                                                      ; 0                 ; 6       ;
; GPIO_0[7]                                                                                                                                                  ;                   ;         ;
;      - top_level:u0|top_level_Keypad_Rows:keypad_rows|read_mux_out[3]                                                                                      ; 1                 ; 6       ;
; KEY[1]                                                                                                                                                     ;                   ;         ;
; KEY[2]                                                                                                                                                     ;                   ;         ;
; TD_CLK27                                                                                                                                                   ;                   ;         ;
; TD_HS                                                                                                                                                      ;                   ;         ;
; TD_VS                                                                                                                                                      ;                   ;         ;
; SW[1]                                                                                                                                                      ;                   ;         ;
; SW[2]                                                                                                                                                      ;                   ;         ;
; SW[3]                                                                                                                                                      ;                   ;         ;
; SW[4]                                                                                                                                                      ;                   ;         ;
; SW[5]                                                                                                                                                      ;                   ;         ;
; SW[6]                                                                                                                                                      ;                   ;         ;
; SW[7]                                                                                                                                                      ;                   ;         ;
; SW[8]                                                                                                                                                      ;                   ;         ;
; SW[9]                                                                                                                                                      ;                   ;         ;
; SW[10]                                                                                                                                                     ;                   ;         ;
; SW[11]                                                                                                                                                     ;                   ;         ;
; SW[12]                                                                                                                                                     ;                   ;         ;
; SW[13]                                                                                                                                                     ;                   ;         ;
; SW[14]                                                                                                                                                     ;                   ;         ;
; SW[15]                                                                                                                                                     ;                   ;         ;
; SW[16]                                                                                                                                                     ;                   ;         ;
; SW[17]                                                                                                                                                     ;                   ;         ;
; CLOCK_50                                                                                                                                                   ;                   ;         ;
; KEY[0]                                                                                                                                                     ;                   ;         ;
;      - top_level:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                  ; 1                 ; 6       ;
; KEY[3]                                                                                                                                                     ;                   ;         ;
;      - top_level:u0|top_level_Button_3:button_3|read_mux_out                                                                                               ; 0                 ; 6       ;
; SW[0]                                                                                                                                                      ;                   ;         ;
; CLOCK_27                                                                                                                                                   ;                   ;         ;
; TD_DATA[6]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|io_register[6]                             ; 0                 ; 6       ;
; TD_DATA[5]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|io_register[5]                             ; 1                 ; 6       ;
; TD_DATA[1]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|io_register[1]~feeder                      ; 1                 ; 6       ;
; TD_DATA[4]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|io_register[4]~feeder                      ; 0                 ; 6       ;
; TD_DATA[0]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|io_register[0]~feeder                      ; 0                 ; 6       ;
; TD_DATA[3]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|io_register[3]                             ; 0                 ; 6       ;
; TD_DATA[2]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|io_register[2]~feeder                      ; 1                 ; 6       ;
; TD_DATA[7]                                                                                                                                                 ;                   ;         ;
;      - top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|io_register[7]~feeder                      ; 0                 ; 6       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                      ; Location           ; Fan-Out ; Usage                                              ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                                                                                                                                                                                                                                  ; PIN_D13            ; 136     ; Clock                                              ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; CLOCK_50                                                                                                                                                                                                                                                                                                                                                  ; PIN_N2             ; 1       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 222     ; Clock                                              ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                              ; JTAG_X1_Y19_N0     ; 26      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                                                                                                                                                                                                                                         ; LCCOMB_X33_Y2_N22  ; 17      ; Clock                                              ; yes    ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_0                                                                                                                                                                                                                                         ; LCFF_X50_Y8_N19    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_1                                                                                                                                                                                                                                         ; LCFF_X50_Y8_N25    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_2                                                                                                                                                                                                                                         ; LCFF_X51_Y8_N3     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_3                                                                                                                                                                                                                                         ; LCFF_X51_Y8_N17    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_4                                                                                                                                                                                                                                         ; LCFF_X47_Y7_N3     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_5                                                                                                                                                                                                                                         ; LCFF_X46_Y7_N19    ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_6                                                                                                                                                                                                                                         ; LCFF_X47_Y7_N1     ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                                                                                                                                                                                                                                         ; LCFF_X46_Y7_N9     ; 20      ; Clock                                              ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                      ; LCFF_X33_Y2_N15    ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|\BWHK8171:12:QXXQ6833_1                                                                                                                                                                                                                            ; LCCOMB_X50_Y8_N12  ; 2       ; Clock                                              ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X49_Y16_N26 ; 9       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                ; LCCOMB_X49_Y22_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|SQHZ7915_2                                                                                                                                                                                                                                                                                                     ; LCFF_X50_Y16_N5    ; 2       ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                    ; LCFF_X49_Y16_N9    ; 15      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|comb~0                                                                                                                                                                                                                                                                                                         ; LCCOMB_X50_Y22_N6  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y18_N16 ; 13      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X50_Y16_N4  ; 4       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~1                                                                                                                                                                                                                                                                                                    ; LCCOMB_X49_Y16_N0  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                                                                                                     ; LCFF_X18_Y14_N25   ; 81      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y10_N8  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y10_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                          ; LCCOMB_X18_Y13_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y10_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y10_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                             ; LCCOMB_X18_Y14_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y14_N26 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~18                                                                                                                                                                                                                                                                            ; LCCOMB_X18_Y14_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                                              ; LCCOMB_X18_Y10_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y10_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                        ; LCCOMB_X19_Y10_N30 ; 5       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~6                                                                                                                                                                                                                                                                                  ; LCCOMB_X20_Y11_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y14_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                      ; LCCOMB_X19_Y14_N24 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                                                                     ; LCCOMB_X19_Y14_N10 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[1]~18                                                                                                                                                                                                                                                       ; LCCOMB_X18_Y23_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~20                                                                                                                                                                                                                                                  ; LCCOMB_X19_Y23_N10 ; 6       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                                                                                                                                                  ; LCCOMB_X18_Y23_N14 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                                                          ; LCFF_X20_Y11_N19   ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                         ; LCFF_X19_Y11_N19   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                          ; LCFF_X19_Y13_N1    ; 70      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                          ; LCFF_X19_Y13_N17   ; 12      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                                                   ; LCCOMB_X19_Y11_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                         ; LCFF_X18_Y11_N17   ; 30      ; Async. clear                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:audio_and_video_config_0_avalon_av_config_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                       ; LCCOMB_X35_Y19_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:button_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                           ; LCCOMB_X20_Y15_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; LCCOMB_X20_Y19_N10 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][47]                                                                                                                                                                                                                         ; LCFF_X19_Y17_N21   ; 4       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:dma_controller_avalon_dma_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                               ; LCCOMB_X24_Y21_N26 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:frame_save_dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                     ; LCCOMB_X20_Y15_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:green_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                          ; LCCOMB_X22_Y20_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                         ; LCCOMB_X27_Y19_N10 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:keypad_cols_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~4                                                                                                                                                                                                                                        ; LCCOMB_X23_Y24_N8  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:keypad_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                        ; LCCOMB_X22_Y22_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:mode_switch_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                        ; LCCOMB_X21_Y18_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                        ; LCCOMB_X27_Y17_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:p_accept_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                           ; LCCOMB_X20_Y22_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:p_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                             ; LCCOMB_X23_Y20_N6  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:p_input_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                                            ; LCCOMB_X22_Y23_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:p_reject_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                           ; LCCOMB_X24_Y22_N0  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:p_signal_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                           ; LCCOMB_X23_Y23_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                          ; LCCOMB_X16_Y9_N16  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always1~0                                                                                                                                                                                                                          ; LCCOMB_X16_Y9_N8   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]~1                                                                                                                                                                                                                      ; LCCOMB_X17_Y7_N4   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                            ; LCCOMB_X16_Y9_N4   ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                            ; LCCOMB_X21_Y9_N28  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                           ; LCFF_X21_Y9_N1     ; 5       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]~2                                                                                                                                                                                                                        ; LCCOMB_X20_Y9_N4   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:red_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                                            ; LCCOMB_X24_Y20_N28 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                     ; LCCOMB_X19_Y18_N2  ; 20      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N18   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N16   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N12   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N8    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N26   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N30   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N20   ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                  ; LCCOMB_X5_Y8_N0    ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                    ; LCCOMB_X5_Y8_N10   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y21_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y21_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y21_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y21_N2  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y21_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y21_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                  ; LCCOMB_X17_Y21_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~8                                                                                                                                                                                                                                              ; LCCOMB_X19_Y21_N8  ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:servo_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                   ; LCCOMB_X20_Y20_N30 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_avalon_sc_fifo:video_pixel_buffer_dma_0_avalon_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                         ; LCCOMB_X23_Y21_N22 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_master_agent:frame_save_dma_read_master_translator_avalon_universal_master_0_agent|av_readdatavalid~1                                                                                                                                                                                                                          ; LCCOMB_X21_Y9_N20  ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                  ; LCCOMB_X20_Y19_N20 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                ; LCCOMB_X20_Y19_N18 ; 27      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                    ; LCCOMB_X16_Y9_N2   ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                          ; LCCOMB_X19_Y18_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_traffic_limiter:limiter_001|pending_response_count[3]~11                                                                                                                                                                                                                                                                       ; LCCOMB_X25_Y21_N30 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                                                                                                                     ; LCCOMB_X42_Y15_N20 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_traffic_limiter:limiter|pending_response_count[3]~8                                                                                                                                                                                                                                                                            ; LCCOMB_X19_Y19_N18 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X19_Y19_N30 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[9]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X22_Y13_N2  ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                                                        ; LCFF_X20_Y18_N17   ; 64      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_002|data_reg[12]~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y12_N18 ; 35      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                                                                        ; LCFF_X22_Y12_N3    ; 62      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_003|count[1]~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X22_Y19_N4  ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_003|data_reg[11]~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X22_Y19_N16 ; 29      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_003|use_reg                                                                                                                                                                                                                                                                                        ; LCFF_X22_Y19_N9    ; 49      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter|address_reg[12]~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X24_Y23_N22 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                            ; LCFF_X18_Y18_N19   ; 30      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; LCFF_X20_Y32_N9    ; 45      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                    ; LCFF_X35_Y12_N9    ; 1021    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; top_level:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                    ; LCFF_X35_Y12_N9    ; 842     ; Clock enable, Sync. clear, Sync. load              ; no     ; --                   ; --               ; --                        ;
; top_level:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X57_Y13_N0  ; 6       ; Async. clear                                       ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|data[7]~0                                                                                                                                                                                                                                                                                        ; LCCOMB_X50_Y25_N4  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|saved_CrCb[7]~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X47_Y25_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|stream_in_ready                                                                                                                                                                                                                                                                                  ; LCCOMB_X51_Y26_N8  ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|stream_out_startofpacket~0                                                                                                                                                                                                                                                                       ; LCCOMB_X47_Y25_N14 ; 28      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_0d813[2]~0                                                                                                                                                                                                                          ; LCCOMB_X43_Y13_N0  ; 101     ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|transfer_data~0                                                                                                                                                                                                                                                                      ; LCCOMB_X43_Y13_N22 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|valid~2                                                                                                                                                                                                                                                                              ; LCCOMB_X47_Y25_N26 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|always0~4                                                                                                                                                                                                                                        ; LCCOMB_X36_Y18_N30 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[21]~19                                                                                                                                                                                                                    ; LCCOMB_X37_Y17_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[26]~24                                                                                                                                                                                                                    ; LCCOMB_X37_Y17_N30 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[6]~2                                                                                                                                                                                                                      ; LCCOMB_X37_Y17_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[8]~10                                                                                                                                                                                                                     ; LCCOMB_X37_Y17_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[14]~1                                                                                                                                                                                                                       ; LCCOMB_X34_Y18_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[13]~11                                                                                                                                                                                                                                  ; LCCOMB_X34_Y15_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_to_memory:From_Stream_to_Memory|temp_data[0]~0                                                                                                                                                                                                                                   ; LCCOMB_X25_Y10_N6  ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|pixel_address[5]~20                                                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y15_N28 ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_DMA_Controller:dma_controller|pixel_address[5]~21                                                                                                                                                                                                                                                                                  ; LCCOMB_X37_Y15_N22 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|comb~0                                                                                                                                                                                                                                                                                             ; LCCOMB_X17_Y23_N10 ; 8       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|comb~2                                                                                                                                                                                                                                                                                             ; LCCOMB_X25_Y28_N6  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]                                                                                                                                                                                                                          ; LCFF_X64_Y19_N1    ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                                                                         ; LCCOMB_X25_Y28_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|flush_fifo                                                                                                                                                                                                                                                                                           ; LCCOMB_X34_Y16_N4  ; 21      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|length[3]~0                                                                                                                                                                                                                                                                                          ; LCCOMB_X41_Y17_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|p1_control~0                                                                                                                                                                                                                                                                                         ; LCCOMB_X31_Y16_N0  ; 14      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|p1_readaddress~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y19_N16 ; 25      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|p1_writeaddress~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y19_N22 ; 24      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|readaddress[24]~29                                                                                                                                                                                                                                                                                   ; LCCOMB_X31_Y16_N18 ; 25      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|reset_n                                                                                                                                                                                                                                                                                              ; LCFF_X33_Y8_N9     ; 201     ; Async. clear                                       ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|estimated_wraddress[4]~9                                                                                                                                                                                               ; LCCOMB_X18_Y15_N20 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|wraddress[4]~17                                                                                                                                                                                                        ; LCCOMB_X34_Y16_N28 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|write_collision                                                                                                                                                                                                        ; LCCOMB_X18_Y15_N18 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|writeaddress[20]~26                                                                                                                                                                                                                                                                                  ; LCCOMB_X31_Y16_N20 ; 24      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|writelength[0]~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X34_Y16_N22 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Keypad_Cols:keypad_cols|always0~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X23_Y22_N24 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                                                                                                                                                                                                                                 ; LCFF_X23_Y9_N15    ; 16      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_write~1                                                                                                                                                                                                                                      ; LCCOMB_X14_Y23_N0  ; 21      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_f5b:rd_ptr_msb|_~0                                                                                                                                               ; LCCOMB_X16_Y21_N18 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|_~0                                                                                                                                                   ; LCCOMB_X14_Y20_N8  ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_s57:usedw_counter|_~0                                                                                                                                            ; LCCOMB_X15_Y22_N30 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|stream_out_valid~1                                                                                                                                                                                                                                ; LCCOMB_X15_Y23_N10 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[4]~11                                                                                                                                                                                                                                    ; LCCOMB_X16_Y23_N24 ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[4]~12                                                                                                                                                                                                                                    ; LCCOMB_X14_Y23_N14 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[0]~27                                                                                                                                                                                                                                   ; LCCOMB_X16_Y24_N24 ; 9       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[0]~28                                                                                                                                                                                                                                   ; LCCOMB_X16_Y24_N26 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|data[7]~0                                                                                                                                                                                                                                           ; LCCOMB_X17_Y23_N18 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_data[6]~0                                                                                                                                                                                                                                ; LCCOMB_X17_Y23_N24 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_RGB_Resampler:rgb_resampler|stream_out_data[3]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X43_Y13_N18 ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_RGB_Resampler_0:rgb_resampler_0|stream_out_data[1]~0                                                                                                                                                                                                                                                                               ; LCCOMB_X14_Y23_N18 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|Selector27~6                                                                                                                                                                                                                                                                                                           ; LCCOMB_X10_Y10_N18 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|Selector34~2                                                                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y10_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|WideOr16~0                                                                                                                                                                                                                                                                                                             ; LCCOMB_X11_Y11_N18 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                           ; LCCOMB_X11_Y10_N8  ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                                                                                                                                                                                                                              ; LCCOMB_X12_Y10_N26 ; 18      ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                            ; LCCOMB_X10_Y9_N0   ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                      ; LCFF_X11_Y10_N21   ; 32      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                                ; LCCOMB_X17_Y14_N20 ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|entry_1[40]~1                                                                                                                                                                                                                                ; LCCOMB_X17_Y14_N10 ; 41      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[9]~12                                                                                                                                                                                                                                      ; LCCOMB_X24_Y32_N14 ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[2]~20                                                                                                                                                                                                                                     ; LCCOMB_X20_Y32_N8  ; 20      ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|Add0~17                                                                                                                                                                                                  ; LCCOMB_X37_Y10_N8  ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|height[3]~10                                                                                                                                                                                             ; LCCOMB_X38_Y8_N26  ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|height[3]~11                                                                                                                                                                                             ; LCCOMB_X37_Y10_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|stream_out_data[1]~0                                                                                                                                                                                                                                           ; LCCOMB_X41_Y11_N18 ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|Add0~5                                                                                                                                                                                                ; LCCOMB_X48_Y15_N20 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|height[3]~12                                                                                                                                                                                          ; LCCOMB_X47_Y15_N4  ; 8       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|height[3]~13                                                                                                                                                                                          ; LCCOMB_X48_Y15_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|stream_out_data[10]~1                                                                                                                                                                                                                                        ; LCCOMB_X37_Y10_N12 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|data[3]~1                                                                                                                                                                                                                                                     ; LCCOMB_X37_Y10_N22 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|drop_pixel[1]~1                                                                                                                                                                                                                                               ; LCCOMB_X37_Y10_N20 ; 12      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|drop_pixel[1]~3                                                                                                                                                                                                                                               ; LCCOMB_X37_Y9_N10  ; 10      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|stream_out_data[10]~1                                                                                                                                                                                                                                         ; LCCOMB_X37_Y10_N2  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|address_reg[5]~1                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y12_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[2]~8                                                                                                                                                                                                               ; LCCOMB_X36_Y13_N28 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|counter[0]~0                                                                                                                                                                                                     ; LCCOMB_X33_Y11_N4  ; 59      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                                                                             ; LCFF_X36_Y11_N11   ; 64      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|serial_data~2                                                                                                                                                                                                    ; LCCOMB_X33_Y11_N20 ; 1       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~2                                                                                                                                                                                                  ; LCCOMB_X35_Y12_N8  ; 153     ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|control_reg[16]~1                                                                                                                                                                                                                                                                ; LCCOMB_X35_Y14_N4  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|control_reg[2]~4                                                                                                                                                                                                                                                                 ; LCCOMB_X34_Y12_N24 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|data_reg[0]~0                                                                                                                                                                                                                                                                    ; LCCOMB_X34_Y12_N22 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|device_for_transfer[1]~1                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y13_N20 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|external_read_transfer~0                                                                                                                                                                                                                                                         ; LCCOMB_X35_Y13_N12 ; 10      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|readdata[7]~24                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y13_N22 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                                                                                                                                                                                                                     ; LCCOMB_X11_Y24_N16 ; 8       ; Output enable                                      ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_RS~1                                                                                                                                                                                                                                       ; LCCOMB_X12_Y20_N6  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out[0]~1                                                                                                                                                                                                                                  ; LCCOMB_X11_Y24_N20 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|idle_counter[3]~9                                                                                                                                                                                                                              ; LCCOMB_X20_Y24_N6  ; 15      ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[2]~12                                                                                                                                                                                                                         ; LCCOMB_X15_Y24_N6  ; 4       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[2]~13                                                                                                                                                                                                                         ; LCCOMB_X15_Y24_N16 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|s_lcd_initialize~8                                                                                                                                                                                                                            ; LCCOMB_X15_Y24_N12 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[9]~52                                                                                                                                                                                                                         ; LCCOMB_X15_Y24_N2  ; 19      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[9]~53                                                                                                                                                                                                                         ; LCCOMB_X11_Y22_N26 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|data_to_send[5]~2                                                                                                                                                                                                                                                                                  ; LCCOMB_X15_Y20_N6  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|rs~2                                                                                                                                                                                                                                                                                               ; LCCOMB_X15_Y20_N28 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk0                                                                                                                                                                                                                                                                               ; PLL_1              ; 4358    ; Clock                                              ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk2                                                                                                                                                                                                                                                                               ; PLL_1              ; 139     ; Clock                                              ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; top_level:u0|top_level_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                                       ; LCCOMB_X28_Y17_N10 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                                           ; LCCOMB_X28_Y17_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                                               ; LCCOMB_X18_Y18_N14 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X18_Y18_N6  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|altera_merlin_arbitrator:arb|top_priority_reg[2]~0                                                                                                                                                                                                                                               ; LCCOMB_X23_Y12_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|update_grant~2                                                                                                                                                                                                                                                                                   ; LCCOMB_X22_Y12_N16 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                          ; LCCOMB_X28_Y26_N14 ; 9       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                    ; LCCOMB_X28_Y25_N10 ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                  ; LCCOMB_X27_Y25_N14 ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                          ; LCCOMB_X27_Y24_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                  ; LCCOMB_X27_Y18_N0  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                    ; LCFF_X29_Y17_N25   ; 15      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|ien_AF~0                                                                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y17_N16 ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y26_N28 ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                     ; LCFF_X27_Y19_N19   ; 16      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                 ; LCCOMB_X27_Y18_N18 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                 ; LCCOMB_X29_Y26_N28 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                   ; LCCOMB_X27_Y18_N28 ; 13      ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_rd_addr_cnt[1]~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y15_N4  ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                    ; LCCOMB_X43_Y19_N2  ; 5       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[3]~1                                                                                                                                                                                                                                                                                    ; LCCOMB_X45_Y19_N26 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_en                                                                                                                                                                                                                                                                                            ; LCCOMB_X42_Y18_N28 ; 4       ; Clock enable, Read enable                          ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                              ; LCCOMB_X38_Y17_N22 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                  ; LCCOMB_X42_Y18_N24 ; 20      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[3]~2                                                                                                                                                                                                                                                                                    ; LCCOMB_X42_Y18_N14 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                               ; LCFF_X43_Y19_N9    ; 21      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_wr_active                                                                                                                                                                                                                                                                                      ; LCFF_X42_Y20_N27   ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ienable_reg_irq5~0                                                                                                                                                                                                                                                                                     ; LCCOMB_X35_Y20_N22 ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                    ; LCFF_X44_Y19_N29   ; 9       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh8                                                                                                                                                                                                                                                                                           ; LCFF_X44_Y19_N17   ; 10      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_stall_d3                                                                                                                                                                                                                                                                                           ; LCFF_X35_Y24_N23   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                  ; LCCOMB_X43_Y19_N6  ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_stall~0                                                                                                                                                                                                                                                                                                ; LCCOMB_X44_Y19_N18 ; 730     ; Clock enable, Sync. clear                          ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_dst_reg_from_M                                                                                                                                                                                                                                                                                      ; LCFF_X29_Y20_N29   ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|Add8~3                                                                                                                                                                                                                                                                                                   ; LCCOMB_X42_Y24_N12 ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                   ; LCFF_X32_Y21_N13   ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                     ; LCCOMB_X28_Y23_N30 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_hbreak_req                                                                                                                                                                                                                                                                                             ; LCCOMB_X35_Y21_N18 ; 28      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[0]                                                                                                                                                                                                                                                                                                  ; LCFF_X40_Y19_N23   ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[4]                                                                                                                                                                                                                                                                                                  ; LCFF_X40_Y19_N17   ; 34      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_stall                                                                                                                                                                                                                                                                                                  ; LCCOMB_X33_Y24_N2  ; 170     ; Clock enable, Read enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                                                                   ; LCCOMB_X35_Y20_N30 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                             ; LCCOMB_X33_Y25_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                        ; LCFF_X35_Y21_N31   ; 32      ; Sync. clear, Sync. load                            ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_pipe_flush                                                                                                                                                                                                                                                                                             ; LCFF_X33_Y25_N17   ; 50      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]                                                                                                                                                                                                                                                                                              ; LCFF_X42_Y24_N17   ; 32      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|always133~0                                                                                                                                                                                                                                                                                              ; LCCOMB_X41_Y19_N4  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[1]~1                                                                                                                                                                                                                                                                              ; LCCOMB_X29_Y19_N4  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[29]~33                                                                                                                                                                                                                                                                                       ; LCCOMB_X38_Y17_N26 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|dc_data_wr_port_en                                                                                                                                                                                                                                                                                       ; LCCOMB_X45_Y19_N10 ; 4       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|dc_tag_wr_port_en                                                                                                                                                                                                                                                                                        ; LCCOMB_X37_Y20_N22 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                                                                                                                                                                                        ; LCCOMB_X30_Y11_N2  ; 1390    ; Async. clear                                       ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                                       ; LCFF_X25_Y17_N17   ; 11      ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X23_Y19_N28 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                                                                   ; LCCOMB_X24_Y19_N30 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                    ; LCCOMB_X28_Y20_N28 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y20_N30 ; 8       ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_tag_wraddress[4]~5                                                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y24_N26 ; 7       ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_tag_wren                                                                                                                                                                                                                                                                                              ; LCCOMB_X28_Y20_N18 ; 1       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                         ; LCFF_X28_Y17_N25   ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:top_level_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                      ; LCCOMB_X30_Y10_N18 ; 39      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:top_level_nios2_qsys_0_jtag_debug_module_phy|virtual_state_uir~0                                      ; LCCOMB_X30_Y10_N22 ; 4       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|jxuir                    ; LCFF_X30_Y10_N27   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X29_Y9_N24  ; 4       ; Clock enable, Sync. load                           ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X29_Y12_N30 ; 16      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X25_Y9_N10  ; 11      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X29_Y9_N22  ; 36      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X25_Y9_N24  ; 64      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X30_Y10_N9    ; 39      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|sr[27]~21                      ; LCCOMB_X30_Y9_N20  ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|sr[37]~29                      ; LCCOMB_X30_Y9_N2   ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|sr[3]~13                       ; LCCOMB_X30_Y10_N20 ; 13      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_avalon_reg:the_top_level_nios2_qsys_0_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                ; LCCOMB_X29_Y13_N0  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|MonDReg[0]~12                                                                                                                                          ; LCCOMB_X29_Y12_N10 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|ociram_wr_en                                                                                                                                           ; LCCOMB_X29_Y13_N4  ; 2       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_p_data:green_led|always0~3                                                                                                                                                                                                                                                                                                         ; LCCOMB_X21_Y20_N16 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_p_data:p_data|always0~1                                                                                                                                                                                                                                                                                                            ; LCCOMB_X46_Y19_N8  ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_p_signal:p_signal|always0~1                                                                                                                                                                                                                                                                                                        ; LCCOMB_X23_Y23_N2  ; 2       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_red_LED:red_led|always0~1                                                                                                                                                                                                                                                                                                          ; LCCOMB_X24_Y20_N26 ; 18      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_rsp_xbar_demux_001:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y18_N8  ; 19      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_rsp_xbar_demux_001:rsp_xbar_demux_001|src1_valid~1                                                                                                                                                                                                                                                                                 ; LCCOMB_X19_Y18_N18 ; 26      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_rsp_xbar_demux_005:rsp_xbar_demux_005|src0_valid~0                                                                                                                                                                                                                                                                                 ; LCCOMB_X21_Y9_N22  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]                                                                                                                                                          ; LCFF_X31_Y35_N1    ; 12      ; Async. clear                                       ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|rdcnt_addr_ena~0                                                                                                                                                                       ; LCCOMB_X51_Y25_N24 ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|valid_wrreq~0                                                                                                                                                                          ; LCCOMB_X51_Y29_N10 ; 6       ; Clock enable, Write enable                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|altera_up_video_decoder_add_endofpacket:Add_EndofPacket|always0~0                                                                                                                                                                                ; LCCOMB_X51_Y29_N2  ; 34      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|always2~4                                                                                                                                                                                                                                                                        ; LCCOMB_X31_Y17_N4  ; 33      ; Sync. load                                         ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[23]~18                                                                                                                                                                                                                                                    ; LCCOMB_X33_Y14_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[25]~23                                                                                                                                                                                                                                                    ; LCCOMB_X31_Y17_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[7]~1                                                                                                                                                                                                                                                      ; LCCOMB_X31_Y15_N10 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[9]~9                                                                                                                                                                                                                                                      ; LCCOMB_X32_Y13_N26 ; 8       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|buffer_start_address[25]~1                                                                                                                                                                                                                                                       ; LCCOMB_X32_Y13_N16 ; 32      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|fifo_write                                                                                                                                                                                                                                                                       ; LCCOMB_X15_Y18_N0  ; 6       ; Write enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pending_reads[2]~11                                                                                                                                                                                                                                                              ; LCCOMB_X23_Y11_N8  ; 3       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pixel_address[6]~19                                                                                                                                                                                                                                                              ; LCCOMB_X30_Y13_N26 ; 17      ; Sync. clear                                        ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pixel_address[6]~20                                                                                                                                                                                                                                                              ; LCCOMB_X24_Y12_N8  ; 17      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                                                                                                                                                                                      ; LCCOMB_X11_Y18_N12 ; 6       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_e5b:wr_ptr|_~0                                                                                                                                                                                          ; LCCOMB_X14_Y18_N0  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_q57:usedw_counter|_~2                                                                                                                                                                                   ; LCCOMB_X15_Y18_N4  ; 7       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|rd_ptr_lsb~1                                                                                                                                                                                                 ; LCCOMB_X11_Y18_N26 ; 1       ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|slave_readdata[6]~10                                                                                                                                                                                                                                                             ; LCCOMB_X31_Y17_N24 ; 31      ; Clock enable                                       ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                           ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                             ; Location           ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+
; CLOCK_27                                                                                                                                                                                         ; PIN_D13            ; 136     ; Global Clock         ; GCLK11           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                     ; JTAG_X1_Y19_N0     ; 222     ; Global Clock         ; GCLK0            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0                                                                                ; LCCOMB_X33_Y2_N22  ; 17      ; Global Clock         ; GCLK14           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7                                                                                ; LCFF_X46_Y7_N9     ; 20      ; Global Clock         ; GCLK13           ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0                                                                                                                          ; LCCOMB_X49_Y16_N26 ; 9       ; Global Clock         ; GCLK6            ; --                        ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0                                                                                                                                           ; LCCOMB_X50_Y16_N4  ; 4       ; Global Clock         ; GCLK7            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                            ; LCFF_X18_Y14_N25   ; 81      ; Global Clock         ; GCLK9            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                 ; LCFF_X20_Y11_N19   ; 12      ; Global Clock         ; GCLK12           ; --                        ;
; top_level:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                           ; LCFF_X35_Y12_N9    ; 1021    ; Global Clock         ; GCLK1            ; --                        ;
; top_level:u0|altera_reset_controller:rst_controller|merged_reset~0                                                                                                                               ; LCCOMB_X57_Y13_N0  ; 6       ; Global Clock         ; GCLK4            ; --                        ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0]                                                                 ; LCFF_X64_Y19_N1    ; 12      ; Global Clock         ; GCLK5            ; --                        ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|reset_n                                                                                                                                     ; LCFF_X33_Y8_N9     ; 201     ; Global Clock         ; GCLK15           ; --                        ;
; top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk0                                                                                                                      ; PLL_1              ; 4358    ; Global Clock         ; GCLK3            ; --                        ;
; top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk2                                                                                                                      ; PLL_1              ; 139     ; Global Clock         ; GCLK2            ; --                        ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0                                                                                                               ; LCCOMB_X30_Y11_N2  ; 1390    ; Global Clock         ; GCLK8            ; --                        ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] ; LCFF_X31_Y35_N1    ; 12      ; Global Clock         ; GCLK10           ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; top_level:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                    ; 841     ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_stall~0                                                                                                                                                                                                                                                                                                ; 730     ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_stall                                                                                                                                                                                                                                                                                                  ; 171     ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_mask~2                                                                                                                                                                                                  ; 153     ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[0]                                                                                                                                                                                                                                                                                ; 122     ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[1]                                                                                                                                                                                                                                                                                ; 119     ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_0d813[2]~0                                                                                                                                                                                                                          ; 101     ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_write~reg0                                                                                                                                                                                                                                                                                             ; 92      ;
; ~GND                                                                                                                                                                                                                                                                                                                                                      ; 79      ;
; top_level:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                                                  ; 76      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_stall                                                                                                                                                                                                                                                                                              ; 73      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                                                          ; 70      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|p1_length~0                                                                                                                                                                                                                                                                                          ; 69      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_no_action_break_a~0 ; 64      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_1_INITIALIZE                                                                                                                                                                             ; 64      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_001|use_reg                                                                                                                                                                                                                                                                                        ; 64      ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                                                   ; 62      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_002|use_reg                                                                                                                                                                                                                                                                                        ; 62      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|counter[0]~0                                                                                                                                                                                                     ; 59      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_read~reg0                                                                                                                                                                                                                                                                                              ; 58      ;
; top_level:u0|top_level_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                                           ; 54      ;
; top_level:u0|altera_merlin_master_agent:nios2_qsys_0_instruction_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                                       ; 54      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_fill_active                                                                                                                                                                                                                                                                                         ; 54      ;
; top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|saved_grant[0]                                                                                                                                                                                                                                                                                   ; 51      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_pipe_flush                                                                                                                                                                                                                                                                                             ; 50      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[0]~1                                                                                                                                                                                                                                          ; 49      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[1]~0                                                                                                                                                                                                                                          ; 49      ;
; top_level:u0|altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                            ; 49      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_003|use_reg                                                                                                                                                                                                                                                                                        ; 49      ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[2]                                                                                                                                                                                                                                                                                   ; 49      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[21]~1                                                                                                                                                                                                                                                                                             ; 48      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[21]~0                                                                                                                                                                                                                                                                                             ; 48      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_src2_reg[26]~31                                                                                                                                                                                                                                                                                        ; 48      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_src2_reg[26]~30                                                                                                                                                                                                                                                                                        ; 48      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|always4~0                                                                                                                                                                                                        ; 48      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                                                          ; 46      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|jtag_ram_access                                                                                                                                        ; 46      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_offset_field[2]                                                                                                                                                                                                                                                                                ; 46      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[2]                                                                                                                                                                                                                 ; 46      ;
; top_level:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                ; 45      ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                                                   ; 44      ;
; top_level:u0|top_level_SDRAM:sdram|m_state.000010000                                                                                                                                                                                                                                                                                                      ; 43      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                                                               ; 42      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_valid_st_bypass_hit                                                                                                                                                                                                                                                                                 ; 42      ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|rd_address                                                                                                                                                                                                                                   ; 42      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_en_d1                                                                                                                                                                                                                                                                                                  ; 41      ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|entry_0[40]~0                                                                                                                                                                                                                                ; 41      ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|entry_1[40]~1                                                                                                                                                                                                                                ; 41      ;
; top_level:u0|top_level_SDRAM:sdram|active_rnw~3                                                                                                                                                                                                                                                                                                           ; 41      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[1]                                                                                                                                                                                                                 ; 41      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ctrl_mul_lsw                                                                                                                                                                                                                                                                                           ; 40      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mem_bypass_pending                                                                                                                                                                                                                                                                                     ; 40      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|update_jdo_strobe        ; 39      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|hbreak_enabled                                                                                                                                                                                                                                                                                           ; 39      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_001|data_reg[9]~0                                                                                                                                                                                                                                                                                  ; 39      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:top_level_nios2_qsys_0_jtag_debug_module_phy|virtual_state_sdr~0                                      ; 39      ;
; top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|saved_grant[1]                                                                                                                                                                                                                                                                                   ; 39      ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|s_multiply_height.STATE_1_LOOP_FIFO                                                                                                                                                                                                               ; 39      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[4]                                                                                                                                                                                                                 ; 39      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|always1~0                                                                                                                                                                                                                                        ; 38      ;
; top_level:u0|altera_merlin_slave_translator:frame_save_dma_control_port_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                        ; 38      ;
; top_level:u0|altera_merlin_slave_translator:video_pixel_buffer_dma_0_avalon_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                            ; 38      ;
; top_level:u0|altera_merlin_slave_translator:dma_controller_avalon_dma_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                  ; 38      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[3]                                                                                                                                                                                                                 ; 38      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ctrl_a_not_src                                                                                                                                                                                                                                                                                         ; 37      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|always3~1                                                                                                                                                                                                                                                                        ; 37      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[0]                                                                                                                                                                                                                 ; 37      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_b     ; 36      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|address[8]                                                                                                                                                                                                                         ; 36      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][92]                                                                                                                                                                                                                                                 ; 36      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[5]                                                                                                                                                                                                                 ; 36      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_pc[17]~1                                                                                                                                                                                                                                                                                               ; 35      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|latched_oci_tb_hbreak_req                                                                                                                                                                                                                                                                                ; 35      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_002|data_reg[12]~0                                                                                                                                                                                                                                                                                 ; 35      ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|altera_up_video_decoder_add_endofpacket:Add_EndofPacket|always0~0                                                                                                                                                                                ; 34      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_pc[17]~0                                                                                                                                                                                                                                                                                               ; 34      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[4]                                                                                                                                                                                                                                                                                                  ; 34      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_alu_subtract                                                                                                                                                                                                                                                                                      ; 34      ;
; top_level:u0|top_level_rsp_xbar_demux:rsp_xbar_demux|src0_valid~0                                                                                                                                                                                                                                                                                         ; 34      ;
; top_level:u0|top_level_rsp_xbar_demux_005:rsp_xbar_demux_005|src0_valid~0                                                                                                                                                                                                                                                                                 ; 34      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_regnum_a_cmp_D                                                                                                                                                                                                                                                                                         ; 34      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|always2~4                                                                                                                                                                                                                                                                        ; 33      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|norm_intr_req~0                                                                                                                                                                                                                                                                                          ; 33      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                                                                   ; 33      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                         ; 33      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_logic                                                                                                                                                                                                                                                                                             ; 33      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|always0~4                                                                                                                                                                                                                                        ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_rot_rn[3]                                                                                                                                                                                                                                                                                              ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_rot_rn[2]                                                                                                                                                                                                                                                                                              ; 32      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|always2~2                                                                                                                                                                                                                                                                        ; 32      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|readdata[13]~11                                                                                                                                                                                                                                  ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_rot_rn[4]                                                                                                                                                                                                                                                                                              ; 32      ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|stream_out_valid~1                                                                                                                                                                                                                                ; 32      ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|data[7]~0                                                                                                                                                                                                                                           ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_fill_bit                                                                                                                                                                                                                                                                                           ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                        ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_ctrl_mem                                                                                                                                                                                                                                                                                               ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_slow_inst_result_en~0                                                                                                                                                                                                                                                                                  ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mul_stall_d3                                                                                                                                                                                                                                                                                           ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_offset_match                                                                                                                                                                                                                                                                           ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[28]~0                                                                                                                                                                                                                                                                               ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ctrl_hi_imm16                                                                                                                                                                                                                                                                                          ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|jdo[36]                  ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|jdo[37]                  ; 32      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|writelength[0]~0                                                                                                                                                                                                                                                                                     ; 32      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|length[3]~0                                                                                                                                                                                                                                                                                          ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_logic_op[0]                                                                                                                                                                                                                                                                                            ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_logic_op[1]                                                                                                                                                                                                                                                                                            ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_alu_result~0                                                                                                                                                                                                                                                                                           ; 32      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|buffer_start_address[25]~1                                                                                                                                                                                                                                                       ; 32      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|buffer_start_address[14]~1                                                                                                                                                                                                                       ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[29]~33                                                                                                                                                                                                                                                                                       ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_update_av_writedata                                                                                                                                                                                                                                                                              ; 32      ;
; top_level:u0|top_level_SDRAM:sdram|m_state.000000010                                                                                                                                                                                                                                                                                                      ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|Add8~3                                                                                                                                                                                                                                                                                                   ; 32      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|Add8~1                                                                                                                                                                                                                                                                                                   ; 32      ;
; top_level:u0|top_level_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|blanking_pulse                                                                                                                                                                                                                                          ; 32      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|slave_readdata[6]~10                                                                                                                                                                                                                                                             ; 31      ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|stream_out_data[6]~0                                                                                                                                                                                                                                ; 31      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|MonDReg[0]~12                                                                                                                                          ; 31      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                                                         ; 30      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter|use_reg                                                                                                                                                                                                                                                                                            ; 30      ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_read~0                                                                                                                                                                                                                                       ; 29      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_003|data_reg[11]~0                                                                                                                                                                                                                                                                                 ; 29      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                                                             ; 28      ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|stream_out_startofpacket~0                                                                                                                                                                                                                                                                       ; 28      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_hbreak_req                                                                                                                                                                                                                                                                                             ; 28      ;
; top_level:u0|altera_merlin_slave_translator:jtag_uart_0_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                            ; 28      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_avalon_reg:the_top_level_nios2_qsys_0_nios2_avalon_reg|oci_ienable[10]                                                                                                                                ; 27      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|always0~2                                                                                                                                                                                                                                        ; 27      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_avalon_reg:the_top_level_nios2_qsys_0_nios2_avalon_reg|Equal1~0                                                                                                                                       ; 27      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|Equal3~0                                                                                                                                                                                                                                                                                             ; 27      ;
; top_level:u0|altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|rp_valid                                                                                                                                                                                                                                ; 27      ;
; top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|saved_grant[2]                                                                                                                                                                                                                                                                                   ; 27      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                                                               ; 26      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                                                              ; 26      ;
; top_level:u0|altera_merlin_traffic_limiter:limiter_001|save_dest_id~2                                                                                                                                                                                                                                                                                     ; 26      ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|valid~2                                                                                                                                                                                                                                                                              ; 26      ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|valid~1                                                                                                                                                                                                                                                                              ; 26      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|Equal3~1                                                                                                                                                                                                                                                                                             ; 26      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1                                                                                                                                                                                                                                                                                     ; 26      ;
; top_level:u0|top_level_rsp_xbar_demux_001:rsp_xbar_demux_001|src1_valid~1                                                                                                                                                                                                                                                                                 ; 26      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_007|out_valid~0                                                                                                                                                                                                                                                                                    ; 26      ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|cmpr_s16:rdempty_eq_comp|aneb_result_wire[0]~4                                                                                                                                         ; 25      ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|valid~0                                                                                                                                                                                                                                                                                          ; 25      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|last_write_collision                                                                                                                                                                                                   ; 25      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh16                                                                                                                                                                                                                                                                                          ; 25      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|readaddress[24]~29                                                                                                                                                                                                                                                                                   ; 25      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|p1_readaddress~0                                                                                                                                                                                                                                                                                     ; 25      ;
; top_level:u0|top_level_SDRAM:sdram|refresh_request                                                                                                                                                                                                                                                                                                        ; 25      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_bht_data[1]                                                                                                                                                                                                                                                                                            ; 25      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_line_field[1]                                                                                                                                                                                                                                                                                  ; 25      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_007|always9~0                                                                                                                                                                                                                                                                                      ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_crst                                                                                                                                                                                                                                                                                              ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_exception                                                                                                                                                                                                                                                                                         ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_break                                                                                                                                                                                                                                                                                             ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_br_cond_nxt~1                                                                                                                                                                                                                                                                                     ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[28]~1                                                                                                                                                                                                                                                                               ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_data_ram_ld_align_fill_bit                                                                                                                                                                                                                                                                             ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_valid_jmp_indirect                                                                                                                                                                                                                                                                                     ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ctrl_b_is_dst                                                                                                                                                                                                                                                                                          ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_retaddr                                                                                                                                                                                                                                                                                           ; 24      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|writeaddress[20]~26                                                                                                                                                                                                                                                                                  ; 24      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|p1_writeaddress~0                                                                                                                                                                                                                                                                                    ; 24      ;
; top_level:u0|altera_merlin_slave_translator:red_led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                               ; 24      ;
; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|readdatavalid                                                                                                                                                                                                                                                                                            ; 24      ;
; top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|saved_grant[3]                                                                                                                                                                                                                                                                                   ; 24      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_line_field[2]                                                                                                                                                                                                                                                                                  ; 24      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                                                              ; 23      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_jmp_indirect                                                                                                                                                                                                                                                                                      ; 23      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[12]                                                                                                                                                                                                                                                                                                 ; 23      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|fifo_read                                                                                                                                                                                                                                                                        ; 23      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|transfer_complete                                                                                                                                                                                                ; 23      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_line_field[0]                                                                                                                                                                                                                                                                                  ; 23      ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cr_sub~7                                                                                                                                                                                                                               ; 22      ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Cb_sub~7                                                                                                                                                                                                                               ; 22      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[0]                                                                                                                                                                                                                        ; 22      ;
; top_level:u0|altera_merlin_traffic_limiter:limiter_001|has_pending_responses                                                                                                                                                                                                                                                                              ; 22      ;
; top_level:u0|top_level_SDRAM:sdram|m_state.000000001                                                                                                                                                                                                                                                                                                      ; 22      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                                                                 ; 21      ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|s_lcd_initialize~8                                                                                                                                                                                                                            ; 21      ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|fifo_write~1                                                                                                                                                                                                                                      ; 21      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[16]                                                                                                                                                                                                                                                                                                 ; 21      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[14]                                                                                                                                                                                                                                                                                                 ; 21      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                                                                               ; 21      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter|address_reg[12]~0                                                                                                                                                                                                                                                                                  ; 21      ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                                    ; 21      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|flush_fifo                                                                                                                                                                                                                                                                                           ; 21      ;
; top_level:u0|altera_merlin_slave_translator:nios2_qsys_0_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                           ; 21      ;
; top_level:u0|altera_merlin_traffic_limiter:limiter_001|suppress~0                                                                                                                                                                                                                                                                                         ; 21      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[0]~reg0                                                                                                                                                                                                                                                                                      ; 21      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                                                                 ; 20      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_shift_rot_right                                                                                                                                                                                                                                                                                   ; 20      ;
; top_level:u0|top_level_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|pixel_counter[2]~20                                                                                                                                                                                                                                     ; 20      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[13]                                                                                                                                                                                                                                                                                                 ; 20      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                     ; 20      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[2]                                                                                                                                                                                                                        ; 20      ;
; top_level:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                                                                      ; 20      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_want_dmaster                                                                                                                                                                                                                                                                                  ; 20      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_tag_field_nxt~0                                                                                                                                                                                                                                                                                ; 20      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                          ; 20      ;
; top_level:u0|top_level_SDRAM:sdram|m_state.001000000                                                                                                                                                                                                                                                                                                      ; 20      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|dma_enabled                                                                                                                                                                                                                                      ; 20      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|BMIN0175[0]                                                                                                                                                                                                                      ; 19      ;
; top_level:u0|top_level_RGB_Resampler:rgb_resampler|stream_out_data[3]~0                                                                                                                                                                                                                                                                                   ; 19      ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[9]~52                                                                                                                                                                                                                         ; 19      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                        ; 19      ;
; top_level:u0|top_level_rsp_xbar_demux_001:rsp_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                                                 ; 19      ;
; top_level:u0|top_level_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                                           ; 19      ;
; top_level:u0|top_level_rsp_xbar_demux:rsp_xbar_demux|src1_valid~0                                                                                                                                                                                                                                                                                         ; 19      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|control[0]                                                                                                                                                                                                                                                                                           ; 19      ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|src_payload~0                                                                                                                                                                                                                                                                                    ; 19      ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|WideOr1~0                                                                                                                                                                                                                                                                                        ; 19      ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|src_valid~0                                                                                                                                                                                                                                                                                      ; 19      ;
; top_level:u0|top_level_SDRAM:sdram|WideOr9~0                                                                                                                                                                                                                                                                                                              ; 19      ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|s_video_clipper_drop.STATE_2_ADD_MISSING_PART                                                                                                                                                                                                                ; 19      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[1]~reg0                                                                                                                                                                                                                                                                                      ; 19      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|auto_init_complete                                                                                                                                                                                                             ; 19      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_high_level                                                                                                                                ; 19      ;
; top_level:u0|top_level_SDRAM:sdram|always5~2                                                                                                                                                                                                                                                                                                              ; 18      ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|data[7]~0                                                                                                                                                                                                                                                                                        ; 18      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|sr[27]~21                      ; 18      ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|waiting_to_send[9]~53                                                                                                                                                                                                                         ; 18      ;
; top_level:u0|top_level_RGB_Resampler_0:rgb_resampler_0|stream_out_data[1]~0                                                                                                                                                                                                                                                                               ; 18      ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|data[3]~1                                                                                                                                                                                                                                                     ; 18      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_fill_starting_d1                                                                                                                                                                                                                                                                                    ; 18      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ctrl_ld_signed                                                                                                                                                                                                                                                                                         ; 18      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[21]                                                                                                                                                                                                                                                                                                 ; 18      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[11]                                                                                                                                                                                                                                                                                                 ; 18      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_src2_hazard_E                                                                                                                                                                                                                                                                                          ; 18      ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|stream_out_data[10]~1                                                                                                                                                                                                                                         ; 18      ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|stream_out_data[10]~0                                                                                                                                                                                                                                         ; 18      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|pixel_address[5]~21                                                                                                                                                                                                                                                                                  ; 18      ;
; top_level:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                                           ; 18      ;
; top_level:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][89]                                                                                                                                                                                                                           ; 18      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_005|out_valid~0                                                                                                                                                                                                                                                                                    ; 18      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_006|out_valid~0                                                                                                                                                                                                                                                                                    ; 18      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][92]                                                                                                                                                                                                                           ; 18      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_valid_from_E                                                                                                                                                                                                                                                                                           ; 18      ;
; top_level:u0|top_level_red_LED:red_led|always0~1                                                                                                                                                                                                                                                                                                          ; 18      ;
; top_level:u0|top_level_SDRAM:sdram|init_done                                                                                                                                                                                                                                                                                                              ; 18      ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|s_lcd_controller.LCD_STATE_1_INITIALIZE                                                                                                                                                                                                                                                            ; 18      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[2]~reg0                                                                                                                                                                                                                                                                                      ; 18      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem_rd_ptr[2]~2                                                                                                                                                                                                                                          ; 17      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_slow_ld_data_sign_bit~2                                                                                                                                                                                                                                                                                ; 17      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_004|out_valid~0                                                                                                                                                                                                                                                                                    ; 17      ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|stream_out_data[1]~0                                                                                                                                                                                                                                           ; 17      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte2_byte3_fill                                                                                                                                                                                                                                                                              ; 17      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[15]                                                                                                                                                                                                                                                                                                 ; 17      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[0]                                                                                                                                                                                                                                                                                                  ; 17      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_to_memory:From_Stream_to_Memory|temp_data[0]~0                                                                                                                                                                                                                                   ; 17      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pixel_address[6]~20                                                                                                                                                                                                                                                              ; 17      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|pixel_address[6]~19                                                                                                                                                                                                                                                              ; 17      ;
; top_level:u0|top_level_DMA_Controller:dma_controller|pixel_address[5]~20                                                                                                                                                                                                                                                                                  ; 17      ;
; top_level:u0|altera_merlin_slave_translator:audio_and_video_config_0_avalon_av_config_slave_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                          ; 17      ;
; top_level:u0|altera_merlin_traffic_limiter:limiter_001|suppress~3                                                                                                                                                                                                                                                                                         ; 17      ;
; top_level:u0|top_level_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0                                                                                                                                                                                                                                                                                      ; 17      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|control[1]                                                                                                                                                                                                                                                                                           ; 17      ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|cur_is_Cr_or_Cb                                                                                                                                                                                                                                                                                  ; 17      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_regnum_b_cmp_D                                                                                                                                                                                                                                                                                         ; 17      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[3]~reg0                                                                                                                                                                                                                                                                                      ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                                                                 ; 16      ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|stream_in_ready                                                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~215                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~214                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~213                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~212                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~211                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~210                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~209                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|mem~208                                                                                                                                                                                                                                                  ; 16      ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|stream_out_data[10]~1                                                                                                                                                                                                                                        ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always1~0                                                                                                                                                                                                                          ; 16      ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|read_0                                                                                                                                                                                                                                                                                                     ; 16      ;
; top_level:u0|top_level_rsp_xbar_mux:rsp_xbar_mux|src_payload~0                                                                                                                                                                                                                                                                                            ; 16      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|always0~0                                                                                                                                                                                                                          ; 16      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_007|ShiftLeft2~1                                                                                                                                                                                                                                                                                   ; 16      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_007|ShiftLeft2~0                                                                                                                                                                                                                                                                                   ; 16      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|write_collision                                                                                                                                                                                                        ; 16      ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                                                    ; 16      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|sr~19                          ; 16      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[13]~26                                                                                                                                                                                                                                                                              ; 16      ;
; top_level:u0|top_level_SDRAM:sdram|m_data[7]~0                                                                                                                                                                                                                                                                                                            ; 16      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|Equal3~2                                                                                                                                                                                                                                                                                             ; 16      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; 16      ;
; top_level:u0|top_level_Pixel_Buffer:pixel_buffer|is_write                                                                                                                                                                                                                                                                                                 ; 16      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_2_RESTART_BIT                                                                                                                                                                            ; 16      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[7]~reg0                                                                                                                                                                                                                                                                                      ; 16      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[6]~reg0                                                                                                                                                                                                                                                                                      ; 16      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[5]~reg0                                                                                                                                                                                                                                                                                      ; 16      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[4]~reg0                                                                                                                                                                                                                                                                                      ; 16      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|VKSG2550[0]                                                                                                                                                                                                                                                                                                    ; 15      ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|Equal4~2                                                                                                                                                                                              ; 15      ;
; top_level:u0|altera_merlin_width_adapter:width_adapter_007|ShiftLeft2~2                                                                                                                                                                                                                                                                                   ; 15      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_src2[30]~0                                                                                                                                                                                                                                                                                             ; 15      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[2]                                                                                                                                                                                                                                                                                                  ; 15      ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|idle_counter[3]~9                                                                                                                                                                                                                              ; 15      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|jdo[34]                  ; 15      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                                                                 ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                                                                 ; 14      ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                                                   ; 14      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[4]                                                                                                                                                                                                                                                                                                  ; 14      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting_d1                                                                                                                                                                                                                                                                                    ; 14      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[2]                                                                                                                                                                                                                                                                                                  ; 14      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|p1_control~0                                                                                                                                                                                                                                                                                         ; 14      ;
; top_level:u0|altera_merlin_slave_translator:frame_save_dma_control_port_slave_translator|wait_latency_counter~2                                                                                                                                                                                                                                           ; 14      ;
; top_level:u0|altera_merlin_slave_translator:p_data_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                                ; 14      ;
; top_level:u0|altera_merlin_slave_translator:green_led_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                             ; 14      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                ; 14      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_valid                                                                                                                                                                                                                                                ; 14      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_active                                                                                                                                                                                                                                                                                           ; 14      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|i_read~reg0                                                                                                                                                                                                                                                                                              ; 14      ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal0~1                                                                                                                                                                                                                                                                                           ; 14      ;
; top_level:u0|top_level_SDRAM:sdram|m_state.100000000                                                                                                                                                                                                                                                                                                      ; 14      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|BMIN0175[0]                                                                                                                                                                                                                                                                                  ; 13      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|dr_scan                                                                                                                                                                                                                                                                                                        ; 13      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[13]~27                                                                                                                                                                                             ; 13      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|Equal3~4                                                                                                                                                                                                                                                                                             ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[0]                                                                                                                                                                                                                                                ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[0]                                                                                                                                                                                                                                                                                                  ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[1]                                                                                                                                                                                                                                                                                                  ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[1]                                                                                                                                                                                                                                                                                                  ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_tck:the_top_level_nios2_qsys_0_jtag_debug_module_tck|sr[3]~13                       ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][91]                                                                                                                                                                                                                                                 ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                        ; 13      ;
; top_level:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[7]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[5]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_fill_starting~0                                                                                                                                                                                                                                                                                     ; 13      ;
; top_level:u0|top_level_SDRAM:sdram|i_state.011                                                                                                                                                                                                                                                                                                            ; 13      ;
; top_level:u0|top_level_SDRAM:sdram|i_state.000                                                                                                                                                                                                                                                                                                            ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_line[3]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_line[2]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_line[1]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_line[0]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_line[5]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_line[4]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[52]                                                                                                                                                                                                                                                                                     ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_line[6]                                                                                                                                                                                                                                                                                          ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_byteenable[0]~reg0                                                                                                                                                                                                                                                                                     ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[12]~reg0                                                                                                                                                                                                                                                                                     ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[10]~reg0                                                                                                                                                                                                                                                                                     ; 13      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[8]~reg0                                                                                                                                                                                                                                                                                      ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                                                          ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                                                         ; 12      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|shiftreg_data[13]~26                                                                                                                                                                                             ; 12      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|write                                                                                                                                                                                                                                                    ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_active                                                                                                                                                                                                                                                                                 ; 12      ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|drop_pixel[1]~1                                                                                                                                                                                                                                               ; 12      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[1]                                                                                                                                                                                                                                                ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[4]~52                                                                                                                                                                                                                                                                               ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[4]~51                                                                                                                                                                                                                                                                               ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_src2_imm[30]~0                                                                                                                                                                                                                                                                                         ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[5]                                                                                                                                                                                                                                                                                                  ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[0]                                                                                                                                                                                                                                                                                     ; 12      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[3]                                                                                                                                                                                                                                                                                                  ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[5]                                                                                                                                                                                                                                                                                                  ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[6]                                                                                                                                                                                                                                                                                          ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[8]                                                                                                                                                                                                                                                                                          ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[9]                                                                                                                                                                                                                                                                                          ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[10]                                                                                                                                                                                                                                                                                         ; 12      ;
; top_level:u0|top_level_addr_router_001:addr_router_001|src_channel[14]~1                                                                                                                                                                                                                                                                                  ; 12      ;
; top_level:u0|top_level_addr_router_001:addr_router_001|src_data[98]~5                                                                                                                                                                                                                                                                                     ; 12      ;
; top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|src_payload[0]~1                                                                                                                                                                                                                                                                                 ; 12      ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal12~1                                                                                                                                                                                                                                                                                          ; 12      ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[3]~2                                                                                                                                                                                                                                                                                                            ; 12      ;
; top_level:u0|top_level_SDRAM:sdram|m_state.000000100                                                                                                                                                                                                                                                                                                      ; 12      ;
; top_level:u0|top_level_SDRAM:sdram|pending~11                                                                                                                                                                                                                                                                                                             ; 12      ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|entries[0]                                                                                                                                                                                                                                   ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src2[0]                                                                                                                                                                                                                                                                                                ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src2[1]                                                                                                                                                                                                                                                                                                ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src2[2]                                                                                                                                                                                                                                                                                                ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src2[3]                                                                                                                                                                                                                                                                                                ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src2[4]                                                                                                                                                                                                                                                                                                ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[17]~reg0                                                                                                                                                                                                                                                                                     ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[16]~reg0                                                                                                                                                                                                                                                                                     ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[11]~reg0                                                                                                                                                                                                                                                                                     ; 12      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[9]~reg0                                                                                                                                                                                                                                                                                      ; 12      ;
; top_level:u0|altera_merlin_slave_agent:dma_controller_avalon_dma_control_slave_translator_avalon_universal_slave_0_agent|m0_read                                                                                                                                                                                                                          ; 11      ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|video_shift_reg[1][4]                                                                                                                                                                                                                            ; 11      ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|video_shift_reg[1][5]                                                                                                                                                                                                                            ; 11      ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|Equal2~2                                                                                                                                                                                                 ; 11      ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|r_val~0                                                                                                                                                                                                                                                                                                    ; 11      ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|comb~2                                                                                                                                                                                                                                                                                             ; 11      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; 11      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ctrl_shift_rot                                                                                                                                                                                                                                                                                         ; 11      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|Equal171~1                                                                                                                                                                                                                                                                                               ; 11      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[3]                                                                                                                                                                                                                                                                                                  ; 11      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|i_readdatavalid_d1                                                                                                                                                                                                                                                                                       ; 11      ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                                         ; 11      ;
; top_level:u0|altera_merlin_slave_translator:button_3_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                                                                                               ; 11      ;
; top_level:u0|altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent|cp_ready~0                                                                                                                                                                                                                                ; 11      ;
; top_level:u0|top_level_SDRAM:sdram|Equal0~3                                                                                                                                                                                                                                                                                                               ; 11      ;
; top_level:u0|top_level_SDRAM:sdram|i_state.101                                                                                                                                                                                                                                                                                                            ; 11      ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal20~2                                                                                                                                                                                                                                                                                          ; 11      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|internal_reset~1                                                                                                                                                                                                                                                                 ; 11      ;
; top_level:u0|top_level_SDRAM:sdram|m_addr[3]~0                                                                                                                                                                                                                                                                                                            ; 11      ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|entries[1]                                                                                                                                                                                                                                   ; 11      ;
; top_level:u0|top_level_SDRAM:sdram|m_state.000001000                                                                                                                                                                                                                                                                                                      ; 11      ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|altsyncram_fku:fifo_ram|q_b[16]                                                                                                                                                        ; 11      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[15]~reg0                                                                                                                                                                                                                                                                                     ; 11      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[14]~reg0                                                                                                                                                                                                                                                                                     ; 11      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[13]~reg0                                                                                                                                                                                                                                                                                     ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~5                                                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                                                                 ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                                                               ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                                                           ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                                                           ; 10      ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]                                                                                                                                                                                                                                                                                  ; 10      ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Y_sub~8                                                                                                                                                                                                                                ; 10      ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|Add0~5                                                                                                                                                                                                ; 10      ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|Add0~17                                                                                                                                                                                                  ; 10      ;
; top_level:u0|top_level_VGA_Controller:vga_controller|altera_up_avalon_video_vga_timing:VGA_Timing|line_counter[9]~12                                                                                                                                                                                                                                      ; 10      ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[0]~28                                                                                                                                                                                                                                   ; 10      ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|drop_pixel[1]~3                                                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[6]~27                                                                                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[5]~23                                                                                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[4]~19                                                                                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[3]~15                                                                                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                                ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_tag_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                                ; 10      ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|wr_ptr[2]                                                                                                                                                                                                                                                ; 10      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                            ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ld_align_sh8                                                                                                                                                                                                                                                                                           ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[2]~2                                                                                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[1]~0                                                                                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[1]                                                                                                                                                                                                                                                                                     ; 10      ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[3]                                                                                                                                                                                                               ; 10      ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[2]                                                                                                                                                                                                               ; 10      ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                            ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|av_wr_data_transfer~1                                                                                                                                                                                                                                                                                    ; 10      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_mem_write:the_top_level_Frame_Save_DMA_mem_write|fifo_read                                                                                                                                                                                                                  ; 10      ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|external_read_transfer~0                                                                                                                                                                                                                                                         ; 10      ;
; top_level:u0|altera_merlin_slave_translator:keypad_rows_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                           ; 10      ;
; top_level:u0|altera_avalon_sc_fifo:jtag_uart_0_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                           ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|waitrequest                                                                                                                                            ; 10      ;
; top_level:u0|top_level_addr_router_001:addr_router_001|src_data[95]~10                                                                                                                                                                                                                                                                                    ; 10      ;
; top_level:u0|altera_avalon_sc_fifo:keypad_rows_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                          ; 10      ;
; top_level:u0|top_level_SDRAM:sdram|i_state.010                                                                                                                                                                                                                                                                                                            ; 10      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|fifo_empty                                                                                                                                                                                                             ; 10      ;
; top_level:u0|altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent|WideOr0~2                                                                                                                                                                                                                                 ; 10      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_mem_read:the_top_level_Frame_Save_DMA_mem_read|read_select                                                                                                                                                                                                                  ; 10      ;
; top_level:u0|altera_merlin_slave_translator:button_3_s1_translator|av_begintransfer~0                                                                                                                                                                                                                                                                     ; 10      ;
; top_level:u0|top_level_SDRAM:sdram|i_addr[11]                                                                                                                                                                                                                                                                                                             ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[23]~reg0                                                                                                                                                                                                                                                                                     ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[21]~reg0                                                                                                                                                                                                                                                                                     ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[19]~reg0                                                                                                                                                                                                                                                                                     ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[20]~reg0                                                                                                                                                                                                                                                                                     ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[22]~reg0                                                                                                                                                                                                                                                                                     ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[18]~reg0                                                                                                                                                                                                                                                                                     ; 10      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_line_field[3]                                                                                                                                                                                                                                                                                  ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                                                           ; 9       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[1]                                                                                                                                                                                                                                                                                  ; 9       ;
; top_level:u0|altera_reset_controller:rst_controller_002|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~_wirecell                                                                                                                                                                                                      ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                                                                                ; 9       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[2]                                                                                                                                               ; 9       ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|_~0                                                                                                                                                   ; 9       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|transfer_data~0                                                                                                                                                                                                                                                                      ; 9       ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|always0~3                                                                                                                                                                                                                                        ; 9       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|always2~3                                                                                                                                                                                                                                                                        ; 9       ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_out[0]~27                                                                                                                                                                                                                                   ; 9       ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_s57:usedw_counter|_~0                                                                                                                                            ; 9       ;
; top_level:u0|top_level_RGB_Resampler:rgb_resampler|stream_out_valid                                                                                                                                                                                                                                                                                       ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_iw[2]~0                                                                                                                                                                                                                                                                                                ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[2]~11                                                                                                                                                                                                                                                                              ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[1]~7                                                                                                                                                                                                                                                                               ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_ic_data_rd_addr_nxt[0]~3                                                                                                                                                                                                                                                                               ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset_nxt[0]~3                                                                                                                                                                                                                                                                               ; 9       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                                          ; 9       ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[4]~12                                                                                                                                                                                                                                    ; 9       ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|width_in[4]~11                                                                                                                                                                                                                                    ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_ld_align_byte1_fill                                                                                                                                                                                                                                                                                    ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|Equal171~0                                                                                                                                                                                                                                                                                               ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_dp_offset[2]                                                                                                                                                                                                                                                                                     ; 9       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[2]                                                                                                                                                                                                               ; 9       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|comb~0                                                                                                                                                                                                                                                                                             ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|write                                                                                                                                                                                                                              ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_readdatavalid_d1                                                                                                                                                                                                                                                                                       ; 9       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|state                                                                                                                                                                                                                                            ; 9       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|Selector1~0                                                                                                                                                                                                                                                                      ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[2]                                                                                                                                                                                                                                                                                          ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[3]                                                                                                                                                                                                                                                                                          ; 9       ;
; top_level:u0|altera_merlin_slave_translator:keypad_cols_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                           ; 9       ;
; top_level:u0|altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                    ; 9       ;
; top_level:u0|altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                  ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[4]                                                                                                                                                                                                                                                                                          ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_want_fill                                                                                                                                                                                                                                                                                           ; 9       ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[19]~42                                                                                                                                                                                                                                                                                  ; 9       ;
; top_level:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|WideOr0~0                                                                                                                                                                                                                                                       ; 9       ;
; top_level:u0|top_level_cmd_xbar_demux:cmd_xbar_demux|src1_valid~0                                                                                                                                                                                                                                                                                         ; 9       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal14~1                                                                                                                                                                                                                                                                                          ; 9       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal7~2                                                                                                                                                                                                                                                                                           ; 9       ;
; top_level:u0|top_level_SDRAM:sdram|m_count[1]                                                                                                                                                                                                                                                                                                             ; 9       ;
; top_level:u0|altera_avalon_sc_fifo:red_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                              ; 9       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal6~0                                                                                                                                                                                                                                                                                           ; 9       ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_to_memory:From_Stream_to_Memory|temp_valid                                                                                                                                                                                                                                       ; 9       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                                                                           ; 9       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal12~0                                                                                                                                                                                                                                                                                          ; 9       ;
; top_level:u0|top_level_SDRAM:sdram|m_state.010000000                                                                                                                                                                                                                                                                                                      ; 9       ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|Equal1~0                                                                                                                                                                                                                                     ; 9       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[24]~reg0                                                                                                                                                                                                                                                                                     ; 9       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|s_pixel_buffer.STATE_2_READ_BUFFER                                                                                                                                                                                                                                               ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|clear_signal                                                                                                                                                                                                                                                        ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                                                            ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                                                           ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                                                           ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal9~1                                                                                                                                                                                                                         ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[3]                                                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[15]                                                                                                                                                                                                                                                                                                            ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[14]                                                                                                                                                                                                                                                                                                            ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[13]                                                                                                                                                                                                                                                                                                            ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[12]                                                                                                                                                                                                                                                                                                            ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[11]                                                                                                                                                                                                                                                                                                            ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[10]                                                                                                                                                                                                                                                                                                            ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[9]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[8]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[7]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[6]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[5]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[4]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[3]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[2]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[1]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|za_data[0]                                                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~40                                                                                                                                                                                                                                                                                   ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|f_select                                                                                                                                                                                                                                                                                                               ; 8       ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|saved_CrCb[7]~2                                                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[0]                                                                                                                                               ; 8       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[3]                                                                                                                                               ; 8       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[2]                                                                                                                                               ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|data_reg[0]~0                                                                                                                                                                                                                                                                    ; 8       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|write~0                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_f5b:rd_ptr_msb|_~0                                                                                                                                               ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[26]~24                                                                                                                                                                                                                    ; 8       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[25]~23                                                                                                                                                                                                                                                    ; 8       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|address_reg[5]~1                                                                                                                                                                                                                                                                 ; 8       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|height[3]~13                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|altera_up_video_clipper_counters:Clipper_Drop_Counters|height[3]~12                                                                                                                                                                                          ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_br_cond_taken_history[0]~0                                                                                                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|height[3]~11                                                                                                                                                                                             ; 8       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|altera_up_video_clipper_counters:Clipper_Add_Counters|height[3]~10                                                                                                                                                                                             ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_rsp_xbar_mux_001:rsp_xbar_mux_001|src_payload~19                                                                                                                                                                                                                                                                                   ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_valid_bits_en                                                                                                                                                                                                                                                                                    ; 8       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_read_data_mux:the_top_level_Frame_Save_DMA_read_data_mux|fifo_wr_data[0]~1                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_read_data_mux:the_top_level_Frame_Save_DMA_read_data_mux|fifo_wr_data~0                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|fifo_rd~1                                                                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                                         ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_pass3                                                                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill3                                                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_pass0                                                                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill0                                                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_pass1                                                                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill1                                                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_slow_ld_data_fill_bit                                                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_pass2                                                                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_rot_sel_fill2                                                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_iw[0]~6                                                                                                                                                                                                                                                                                                ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_iw[1]~5                                                                                                                                                                                                                                                                                                ; 8       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|data_to_send[5]~2                                                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|src_payload~11                                                                                                                                                                                                                                                                                   ; 8       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|data_out[0]~1                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|stream_in_ready~0                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|Equal171~2                                                                                                                                                                                                                                                                                               ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[0]                                                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[8]                                                                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_tag_clr_valid_bits_nxt~2                                                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|top_level_p_data:p_data|always0~1                                                                                                                                                                                                                                                                                                            ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|MonAReg[3]                                                                                                                                             ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|MonAReg[4]                                                                                                                                             ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|MonAReg[2]                                                                                                                                             ; 8       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[3]                                                                                                                                                                                                               ; 8       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[0]                                                                                                                                                                                                               ; 8       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[0]                                                                                                                                                                                                               ; 8       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|rdcnt_addr_ena                                                                                                                                                                                                                                         ; 8       ;
; top_level:u0|altera_merlin_master_agent:video_pixel_buffer_dma_0_avalon_pixel_dma_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                                    ; 8       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[23]~18                                                                                                                                                                                                                                                    ; 8       ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[21]~19                                                                                                                                                                                                                    ; 8       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[9]~9                                                                                                                                                                                                                                                      ; 8       ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[8]~10                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|back_buf_start_address[7]~1                                                                                                                                                                                                                                                      ; 8       ;
; top_level:u0|top_level_DMA_Controller:dma_controller|altera_up_video_dma_control_slave:DMA_Control_Slave|back_buf_start_address[6]~2                                                                                                                                                                                                                      ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|Equal274~0                                                                                                                                                                                                                                                                                               ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                  ; 8       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|transfer_complete                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_req_accepted~0                                                                                                                                                                                                                                                                                   ; 8       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_DATA~8                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|rdaddress_reg[0]                                                                                                                                                                                                       ; 8       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|control[3]                                                                                                                                                                                                                                                                                           ; 8       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|always4~0                                                                                                                                                                                                                                                                        ; 8       ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|stream_out_valid                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|altera_merlin_slave_translator:p_signal_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|altera_merlin_slave_translator:p_input_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                               ; 8       ;
; top_level:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|comb~0                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|always133~0                                                                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wr_data_cnt[3]                                                                                                                                                                                                                                                                                      ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:frame_save_dma_control_port_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                       ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:mode_switch_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:p_input_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                              ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:dma_controller_avalon_dma_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                 ; 8       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal18~0                                                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:p_data_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                               ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:servo_controller_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|altera_avalon_sc_fifo:keypad_cols_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[11]                                                                                                                                                                                                                                                                                         ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_data_first                                                                                                                                                                                                                                                                                    ; 8       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal3~1                                                                                                                                                                                                                                                                                           ; 8       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal15~2                                                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal13~0                                                                                                                                                                                                                                                                                          ; 8       ;
; top_level:u0|top_level_p_data:green_led|always0~3                                                                                                                                                                                                                                                                                                         ; 8       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal0~3                                                                                                                                                                                                                                                                                           ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_byteenable[1]~reg0                                                                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_cmd_xbar_demux_001:cmd_xbar_demux_001|src5_valid~0                                                                                                                                                                                                                                                                                 ; 8       ;
; top_level:u0|top_level_SDRAM:sdram|m_state.000100000                                                                                                                                                                                                                                                                                                      ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[31]~reg0                                                                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[30]~reg0                                                                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[29]~reg0                                                                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[28]~reg0                                                                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[27]~reg0                                                                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[26]~reg0                                                                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_writedata[25]~reg0                                                                                                                                                                                                                                                                                     ; 8       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|s_lcd.LCD_STATE_1_ENABLE                                                                                                                                                                                                                       ; 8       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[0]                                                                                                                                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[4]                                                                                                                                                                                                                                                                                  ; 7       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[2]                                                                                                                                                                                                                                                                                  ; 7       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_q57:usedw_counter|_~2                                                                                                                                                                                   ; 7       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|video_shift_reg[1][6]                                                                                                                                                                                                                            ; 7       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|valid_wrreq~0                                                                                                                                                                          ; 7       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[1]                                                                                                                                               ; 7       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[5]                                                                                                                                               ; 7       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[4]                                                                                                                                               ; 7       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|rdcnt_addr_ena~0                                                                                                                                                                       ; 7       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[0]                                                                                                                                               ; 7       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[3]                                                                                                                                               ; 7       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_e5b:wr_ptr|_~0                                                                                                                                                                                          ; 7       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                              ; 7       ;
; top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|av_readdata_pre[0]                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|av_readdata_pre[1]                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|av_readdata_pre[2]                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|av_readdata_pre[3]                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|av_readdata_pre[4]                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|av_readdata_pre[5]                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|av_readdata_pre[6]                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|altera_merlin_slave_translator:character_lcd_0_avalon_lcd_slave_translator|av_readdata_pre[7]                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_tag_wraddress[4]~5                                                                                                                                                                                                                                                                                    ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[15]~15                                                                                                                                                                                                                    ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[14]~13                                                                                                                                                                                                                    ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[13]~11                                                                                                                                                                                                                    ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[12]~9                                                                                                                                                                                                                     ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[11]~7                                                                                                                                                                                                                     ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[10]~5                                                                                                                                                                                                                     ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[9]~3                                                                                                                                                                                                                      ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[8]~1                                                                                                                                                                                                                      ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_valid_st_bypass_hit_wr_en                                                                                                                                                                                                                                                                           ; 7       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                                              ; 7       ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|stream_in_ready~0                                                                                                                                                                                                                                   ; 7       ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|src_data[61]~64                                                                                                                                                                                                                                                                                  ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[6]                                                                                                                                                                                                                                                                                                  ; 7       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[5]                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[4]                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[1]                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[5]                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[1]                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_Video_Scaler:video_scaler|altera_up_video_scaler_shrink:Shrink_Frame|drop_pixel[0]                                                                                                                                                                                                                                                 ; 7       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|stream_out_valid                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|src_payload[0]~10                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[24]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[2]                                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[3]                                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[4]                                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[5]                                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[6]                                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[7]                                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[8]                                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[9]                                                                                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[10]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[11]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[12]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[13]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[14]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[15]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[16]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[17]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[18]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[19]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[20]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[21]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[22]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[23]                                                                                                                                                                                                                                                                                               ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                                                                   ; 7       ;
; top_level:u0|top_level_SDRAM:sdram|i_count[1]                                                                                                                                                                                                                                                                                                             ; 7       ;
; top_level:u0|top_level_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~1                                                                                                                                                                                                                                                                                 ; 7       ;
; top_level:u0|altera_merlin_master_agent:frame_save_dma_read_master_translator_avalon_universal_master_0_agent|av_readdatavalid~1                                                                                                                                                                                                                          ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_byteenable[2]~reg0                                                                                                                                                                                                                                                                                     ; 7       ;
; top_level:u0|altera_merlin_slave_translator:p_accept_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                              ; 7       ;
; top_level:u0|altera_merlin_slave_translator:servo_controller_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                      ; 7       ;
; top_level:u0|altera_merlin_slave_translator:button_3_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                              ; 7       ;
; top_level:u0|altera_merlin_slave_translator:p_reject_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                              ; 7       ;
; top_level:u0|altera_merlin_slave_translator:mode_switch_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                                                                                           ; 7       ;
; top_level:u0|altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[0]~1                                                                                                                                                                          ; 7       ;
; top_level:u0|altera_merlin_slave_agent:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent|altera_merlin_burst_uncompressor:uncompressor|source_addr[1]~0                                                                                                                                                                          ; 7       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|av_waitrequest                                                                                                                                                                                                                                                                                             ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:video_pixel_buffer_dma_0_avalon_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                           ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:p_signal_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                             ; 7       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|src_data[98]~11                                                                                                                                                                                                                                                                                    ; 7       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                                                                                                           ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:p_accept_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                             ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[12]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[19]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[24]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[13]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[14]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[15]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[16]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[17]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[18]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[20]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[21]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[22]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_wr_active                                                                                                                                                                                                                                                                                        ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_valid                                                                                                                                                                                                                                                                                                  ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[23]                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal8~1                                                                                                                                                                                                                                                                                           ; 7       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal17~0                                                                                                                                                                                                                                                                                          ; 7       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal19~1                                                                                                                                                                                                                                                                                          ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|sld_virtual_jtag_basic:top_level_nios2_qsys_0_jtag_debug_module_phy|virtual_state_cdr                                        ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:green_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                            ; 7       ;
; top_level:u0|top_level_p_data:green_led|always0~0                                                                                                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|altera_avalon_sc_fifo:audio_and_video_config_0_avalon_av_config_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|Add5~20                                                                                                                                                                                                                                ; 7       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|stream_out_valid                                                                                                                                                                                                                                             ; 7       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[2]                                                                                                                                                                                                                            ; 7       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[3]                                                                                                                                                                                                                            ; 7       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|initialize_lcd_display                                                                                                                                                                                                                                                                             ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[32]~64                                                                                                                                                                                                                                           ; 7       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|s_lcd.LCD_STATE_2_HOLD                                                                                                                                                                                                                         ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[1]                                                                                                                                                                                                                                                                                   ; 7       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[13]                                                                                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~23                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]~20                                                                                                                                                                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                                                             ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                                                        ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                                                     ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                                                     ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[6]                                                                                                                                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[0]                                                                                                                                                                                                                      ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[1]                                                                                                                                                                                                                                                                                  ; 6       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[4]                                                                                                                                                                                                                      ; 6       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|fifo_write~_wirecell                                                                                                                                                                                                                                                             ; 6       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~4                                                                                                                                                 ; 6       ;
; top_level:u0|top_level_SDRAM:sdram|m_next~21                                                                                                                                                                                                                                                                                                              ; 6       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|timing_reference~4                                                                                                                                                                                                                               ; 6       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_itu_656_decoder:ITU_R_656_Decoder|altera_up_video_decoder_add_endofpacket:Add_EndofPacket|stream_out_valid                                                                                                                                                                         ; 6       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[1]                                                                                                                                               ; 6       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[5]                                                                                                                                               ; 6       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[4]                                                                                                                                               ; 6       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|G[3]~0                                                                                                                                                                                                                                 ; 6       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|cntr_d5b:rd_ptr_msb|_~0                                                                                                                                                                                      ; 6       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                                                 ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_ctrl_shift_rot_left                                                                                                                                                                                                                                                                                    ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                                       ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[0]                                                                                                                                                                                                                                                                              ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_iw[4]~4                                                                                                                                                                                                                                                                                                ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_iw[3]~3                                                                                                                                                                                                                                                                                                ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_iw[5]~2                                                                                                                                                                                                                                                                                                ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|address[0]                                                                                                                                                                                                                         ; 6       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|fifo_write                                                                                                                                                                                                                                                                       ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[0]                                                                                                                                                                                                                                                ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|dc_tag_wr_port_addr~0                                                                                                                                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_alu_result[1]                                                                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[7]                                                                                                                                                                                                                                                                                                  ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                                 ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[6]~8                                                                                                                                                                                                                                              ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_issue                                                                                                                                                                                                                                                                                                  ; 6       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[4]                                                                                                                                                                                                               ; 6       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_auto_init:AV_Config_Auto_Init|rom_address[2]~8                                                                                                                                                                                                               ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:character_lcd_0_avalon_lcd_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[31]                                                                                                                                                                                                                                                                                               ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_valid~0                                                                                                                                                                                                                                                                                                ; 6       ;
; top_level:u0|altera_merlin_traffic_limiter:limiter|response_accepted~0                                                                                                                                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_cmd_xbar_demux_001:cmd_xbar_demux_001|src20_valid~1                                                                                                                                                                                                                                                                                ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_byteenable[3]~reg0                                                                                                                                                                                                                                                                                     ; 6       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|rdaddress_reg[1]                                                                                                                                                                                                       ; 6       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|Equal3~4                                                                                                                                                                                                                                                                         ; 6       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|p1_readaddress~1                                                                                                                                                                                                                                                                                     ; 6       ;
; top_level:u0|top_level_cmd_xbar_mux_005:cmd_xbar_mux_005|update_grant~2                                                                                                                                                                                                                                                                                   ; 6       ;
; top_level:u0|altera_merlin_traffic_limiter:limiter_001|response_accepted                                                                                                                                                                                                                                                                                  ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:button_3_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                             ; 6       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|s_serial_transfer.STATE_1_PRE_WRITE                                                                                                                                                                                                                                              ; 6       ;
; top_level:u0|altera_avalon_sc_fifo:p_reject_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                             ; 6       ;
; top_level:u0|altera_merlin_slave_translator:frame_save_dma_control_port_slave_translator|wait_latency_counter[1]                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|src_channel[12]~5                                                                                                                                                                                                                                                                                  ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[7]                                                                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[6]                                                                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[5]                                                                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[8]                                                                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[9]                                                                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_mem_baddr[10]                                                                                                                                                                                                                                                                                          ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|ic_fill_ap_offset[0]                                                                                                                                                                                                                                                                                     ; 6       ;
; top_level:u0|altera_merlin_slave_agent:sdram_s1_translator_avalon_universal_slave_0_agent|m0_write~0                                                                                                                                                                                                                                                      ; 6       ;
; top_level:u0|top_level_addr_router:addr_router|Equal1~4                                                                                                                                                                                                                                                                                                   ; 6       ;
; top_level:u0|altera_merlin_traffic_limiter:limiter|has_pending_responses                                                                                                                                                                                                                                                                                  ; 6       ;
; top_level:u0|top_level_addr_router_001:addr_router_001|Equal2~0                                                                                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|top_level_SDRAM:sdram|top_level_SDRAM_input_efifo_module:the_top_level_SDRAM_input_efifo_module|Equal0~0                                                                                                                                                                                                                                     ; 6       ;
; top_level:u0|altera_merlin_slave_translator:red_led_s1_translator|wait_latency_counter[1]                                                                                                                                                                                                                                                                 ; 6       ;
; top_level:u0|altera_merlin_slave_agent:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                                                                                              ; 6       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|R_sum[10]~20                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|B_sum[10]~20                                                                                                                                                                                                                           ; 6       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|valid                                                                                                                                                                                                                                                                                ; 6       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                                                      ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[31]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[28]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[29]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[30]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[27]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[26]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[23]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[24]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[25]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|q_b[22]                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_width:Multiply_Width|enlarge_width_counter[0]                                                                                                                                                                                                                            ; 6       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_add:Clipper_Add|stream_out_startofpacket                                                                                                                                                                                                                                       ; 6       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|command_counter[1]                                                                                                                                                                                                                            ; 6       ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|full_dff                                                                                                                                                                                                     ; 6       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_initialization:Char_LCD_Init|s_lcd_initialize.LCD_INIT_STATE_3_DONE                                                                                                                                                                                                        ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|lpm_add_sub:Add18|add_sub_8ri:auto_generated|result_int[1]~2                                                                                                                                                                                                                                             ; 6       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|s_lcd.LCD_STATE_0_OPERATION                                                                                                                                                                                                                    ; 6       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|altera_up_slow_clock_generator:Serial_Config_Clock_Generator|middle_of_low_level                                                                                                                                 ; 6       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|altera_up_av_config_serial_bus_controller:Serial_Bus_Controller|s_serial_protocol.STATE_4_TRANSFER                                                                                                                                                                               ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[8]                                                                                                                                                                                                                                                                                   ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_line_field[4]                                                                                                                                                                                                                                                                                  ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_line_field[5]                                                                                                                                                                                                                                                                                  ; 6       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|d_address_tag_field[0]                                                                                                                                                                                                                                                                                   ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~19                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                                                                        ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[3][0]~16                                                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~3                                                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]~11                                                                                                                                                                                                                                                                              ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]~18                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                                                             ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[3]~reg0                                                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][1]                                                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[3][0]                                                                                                                                                                                                                                                                               ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[7]                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[4]                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[9]                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|LQYT7093:LRYQ7721|DJQV8196[2]                                                                                                                                                                                                                                                                                  ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|Equal3~0                                                                                                                                                                                                                         ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|LCFH1028[0]~1                                                                                                                                                                                                                                                                                ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[10]                                                                                                                                                                                                                     ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[5]                                                                                                                                                                                                                      ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[7]                                                                                                                                                                                                                      ; 5       ;
; pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|LQYT7093:MBPH5020|DJQV8196[1]                                                                                                                                                                                                                      ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_ic_fill_starting~1_wirecell                                                                                                                                                                                                                                                                            ; 5       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|readdata[7]~24                                                                                                                                                                                                                                                                   ; 5       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|wraddress[4]~17                                                                                                                                                                                                        ; 5       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|cmpr_s16:wrfull_eq_comp|aneb_result_wire[0]~4                                                                                                                                          ; 5       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[7]                                                                                                                                               ; 5       ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[6]                                                                                                                                               ; 5       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|R[6]~0                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|B[3]~0                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_Chroma_Resampler:chroma_resampler|stream_out_valid                                                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|readdata[7]~2                                                                                                                                                                                                                                                                    ; 5       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|increment_counters~1                                                                                                                                                                                                                                         ; 5       ;
; top_level:u0|top_level_Video_Clipper:video_clipper|altera_up_video_clipper_drop:Clipper_Drop|s_video_clipper_drop.STATE_0_WAIT_FOR_START                                                                                                                                                                                                                  ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|M_iw[6]                                                                                                                                                                                                                                                                                                  ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|clr_break_line                                                                                                                                                                                                                                                                                           ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[7]~14                                                                                                                                                                                                                     ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[6]~12                                                                                                                                                                                                                     ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[5]~10                                                                                                                                                                                                                     ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[4]~8                                                                                                                                                                                                                      ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[3]~6                                                                                                                                                                                                                      ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[2]~4                                                                                                                                                                                                                      ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[1]~2                                                                                                                                                                                                                      ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rdata_fifo|out_data[0]~0                                                                                                                                                                                                                      ; 5       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                                                  ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_offset[1]                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|Equal154~6                                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_fill_dp_offset[0]                                                                                                                                                                                                                                                                                   ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_status_reg_pie                                                                                                                                                                                                                                                                                         ; 5       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                                                  ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_avalon_reg:the_top_level_nios2_qsys_0_nios2_avalon_reg|Equal0~2                                                                                                                                       ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_avalon_reg:the_top_level_nios2_qsys_0_nios2_avalon_reg|Equal0~1                                                                                                                                       ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_avalon_reg:the_top_level_nios2_qsys_0_nios2_avalon_reg|Equal0~0                                                                                                                                       ; 5       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|_~0                                                                                                                                                                                                                         ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|rd_ptr[1]                                                                                                                                                                                                                                                ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[25]~108                                                                                                                                                                                                                                                                             ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[26]~105                                                                                                                                                                                                                                                                             ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[27]~102                                                                                                                                                                                                                                                                             ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[28]~99                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[29]~96                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[30]~93                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[31]~90                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_audio_and_video_config_0:audio_and_video_config_0|always3~0                                                                                                                                                                                                                                                                        ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_jtag_debug_module_wrapper:the_top_level_nios2_qsys_0_jtag_debug_module_wrapper|top_level_nios2_qsys_0_jtag_debug_module_sysclk:the_top_level_nios2_qsys_0_jtag_debug_module_sysclk|jdo[17]                  ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[24]~87                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_rd_data_cnt[3]~0                                                                                                                                                                                                                                                                                    ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[0]~84                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[1]~80                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[2]~76                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[3]~72                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[4]~68                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[5]~64                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[6]~60                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[7]~56                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[8]~50                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[9]~47                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[10]~44                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[11]~41                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[18]                                                                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[12]~38                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[19]                                                                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[13]~35                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|D_iw[20]                                                                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[14]~32                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[15]~29                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[16]~25                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[17]~22                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[18]~19                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[19]~16                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[20]~13                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[21]~10                                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[22]~7                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_wr_data_unfiltered[23]~4                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_pc[1]                                                                                                                                                                                                                                                                                                  ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|F_pc[0]                                                                                                                                                                                                                                                                                                  ; 5       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                                        ; 5       ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|alt_jtag_atlantic:top_level_jtag_uart_0_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                                       ; 5       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|state_2_counter[1]                                                                                                                                                                                                                             ; 5       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[6]                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_f86:rdptr_g1p|counter7a[7]                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[6]                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|a_graycounter_31c:wrptr_gp|counter13a[7]                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|estimated_wraddress[4]~9                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_wb_rd_addr_starting                                                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:sdram_s1_translator_avalon_universal_slave_0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                                                       ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:pixel_buffer_avalon_sram_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][59]                                                                                                                                                                                                                           ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[25]                                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[26]                                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[27]                                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[28]                                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[29]                                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[30]                                                                                                                                                                                                                                                                                               ; 5       ;
; top_level:u0|altera_merlin_slave_translator:p_reject_s1_translator|wait_latency_counter[1]~2                                                                                                                                                                                                                                                              ; 5       ;
; top_level:u0|altera_avalon_sc_fifo:nios2_qsys_0_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                        ; 5       ;
; top_level:u0|altera_merlin_slave_translator:servo_controller_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                                                     ; 5       ;
; top_level:u0|altera_merlin_slave_translator:keypad_cols_s1_translator|av_waitrequest_generated~0                                                                                                                                                                                                                                                          ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|A_dc_xfer_rd_addr_starting~2                                                                                                                                                                                                                                                                             ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[12]                                                                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[14]                                                                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_iw[15]                                                                                                                                                                                                                                                                                                 ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[0]                                                                                                                                                                                                                                                                                                ; 5       ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|E_src1[1]                                                                                                                                                                                                                                                                                                ; 5       ;
; top_level:u0|top_level_SDRAM:sdram|i_count[2]                                                                                                                                                                                                                                                                                                             ; 5       ;
; top_level:u0|altera_merlin_traffic_limiter:limiter|save_dest_id~0                                                                                                                                                                                                                                                                                         ; 5       ;
; top_level:u0|top_level_cmd_xbar_mux_001:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                                                   ; 5       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|state_1_counter[1]                                                                                                                                                                                                                             ; 5       ;
; top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|state_0_counter[1]                                                                                                                                                                                                                             ; 5       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|rdaddress_reg[2]                                                                                                                                                                                                       ; 5       ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|done_write                                                                                                                                                                                                                                                                                           ; 5       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                    ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                                ; Location                                                                                               ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|altsyncram_7ku:fifo_ram|ALTSYNCRAM                                                                                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 31                          ; 128                         ; 31                          ; 3968                ; 1    ; None                                               ; M4K_X26_Y28                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|top_level_Frame_Save_DMA_fifo_module:the_top_level_Frame_Save_DMA_fifo_module|top_level_Frame_Save_DMA_fifo_module_fifo_ram_module:top_level_Frame_Save_DMA_fifo_module_fifo_ram|lpm_ram_dp:lpm_ram_dp_component|altdpram:sram|altsyncram:ram_block|altsyncram_38q1:auto_generated|ALTSYNCRAM      ; AUTO ; Simple Dual Port ; Dual Clocks  ; 32           ; 16           ; 32           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 32                          ; 16                          ; 32                          ; 16                          ; 512                 ; 1    ; None                                               ; M4K_X13_Y11                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|altsyncram_pc81:FIFOram|ALTSYNCRAM                                                                                                                                  ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 31                          ; 512                         ; 31                          ; 15872               ; 4    ; None                                               ; M4K_X13_Y22, M4K_X13_Y23, M4K_X13_Y21, M4K_X13_Y20                                                     ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_r:the_top_level_jtag_uart_0_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                               ; M4K_X26_Y24                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_jtag_uart_0:jtag_uart_0|top_level_jtag_uart_0_scfifo_w:the_top_level_jtag_uart_0_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                                                                                 ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                               ; M4K_X26_Y26                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_bht_module:top_level_nios2_qsys_0_bht|altsyncram:the_altsyncram|altsyncram_3hh1:auto_generated|ALTSYNCRAM                                                                                                                                                                       ; AUTO ; Simple Dual Port ; Dual Clocks  ; 256          ; 2            ; 256          ; 2            ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 256                         ; 2                           ; 256                         ; 2                           ; 512                 ; 1    ; top_level_nios2_qsys_0_bht_ram.mif                 ; M4K_X26_Y25                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_data_module:top_level_nios2_qsys_0_dc_data|altsyncram:the_altsyncram|altsyncram_29f1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 512          ; 32           ; 512          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 16384 ; 512                         ; 32                          ; 512                         ; 32                          ; 16384               ; 4    ; None                                               ; M4K_X52_Y20, M4K_X52_Y18, M4K_X52_Y19, M4K_X52_Y21                                                     ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_tag_module:top_level_nios2_qsys_0_dc_tag|altsyncram:the_altsyncram|altsyncram_t5h1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 64           ; 16           ; 64           ; 16           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 64                          ; 16                          ; 64                          ; 16                          ; 1024                ; 1    ; top_level_nios2_qsys_0_dc_tag_ram.mif              ; M4K_X26_Y20                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_dc_victim_module:top_level_nios2_qsys_0_dc_victim|altsyncram:the_altsyncram|altsyncram_9vc1:auto_generated|ALTSYNCRAM                                                                                                                                                           ; AUTO ; Simple Dual Port ; Single Clock ; 8            ; 32           ; 8            ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 256   ; 8                           ; 32                          ; 8                           ; 32                          ; 256                 ; 1    ; None                                               ; M4K_X52_Y17                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_data_module:top_level_nios2_qsys_0_ic_data|altsyncram:the_altsyncram|altsyncram_qed1:auto_generated|ALTSYNCRAM                                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 32           ; 1024         ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 32768 ; 1024                        ; 32                          ; 1024                        ; 32                          ; 32768               ; 8    ; None                                               ; M4K_X13_Y19, M4K_X26_Y17, M4K_X26_Y15, M4K_X26_Y19, M4K_X13_Y17, M4K_X26_Y16, M4K_X26_Y18, M4K_X13_Y16 ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_ic_tag_module:top_level_nios2_qsys_0_ic_tag|altsyncram:the_altsyncram|altsyncram_8th1:auto_generated|ALTSYNCRAM                                                                                                                                                                 ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 21           ; 128          ; 21           ; yes                    ; no                      ; yes                    ; no                      ; 2688  ; 128                         ; 21                          ; 128                         ; 21                          ; 2688                ; 1    ; top_level_nios2_qsys_0_ic_tag_ram.mif              ; M4K_X26_Y23                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_ocimem:the_top_level_nios2_qsys_0_nios2_ocimem|top_level_nios2_qsys_0_ociram_sp_ram_module:top_level_nios2_qsys_0_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_uf81:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; top_level_nios2_qsys_0_ociram_default_contents.mif ; M4K_X26_Y13, M4K_X26_Y12                                                                               ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_register_bank_a_module:top_level_nios2_qsys_0_register_bank_a|altsyncram:the_altsyncram|altsyncram_3vg1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; top_level_nios2_qsys_0_rf_ram_a.mif                ; M4K_X26_Y22                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_register_bank_b_module:top_level_nios2_qsys_0_register_bank_b|altsyncram:the_altsyncram|altsyncram_4vg1:auto_generated|ALTSYNCRAM                                                                                                                                               ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; top_level_nios2_qsys_0_rf_ram_b.mif                ; M4K_X26_Y21                                                                                            ; Old data             ; Don't care      ; Don't care      ;
; top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|altsyncram_fku:fifo_ram|ALTSYNCRAM                                                                                                                                                   ; AUTO ; Simple Dual Port ; Dual Clocks  ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 128                         ; 18                          ; 128                         ; 18                          ; 2304                ; 1    ; None                                               ; M4K_X52_Y25                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
; top_level:u0|top_level_video_pixel_buffer_dma_0:video_pixel_buffer_dma_0|scfifo:Image_Buffer|scfifo_70a1:auto_generated|a_dpfifo_sn31:dpfifo|altsyncram_3d81:FIFOram|ALTSYNCRAM                                                                                                                                                                         ; AUTO ; Simple Dual Port ; Single Clock ; 128          ; 18           ; 128          ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 2304  ; 128                         ; 17                          ; 128                         ; 17                          ; 2176                ; 1    ; None                                               ; M4K_X13_Y18                                                                                            ; Don't care           ; Don't care      ; Don't care      ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------------------------------------+--------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 0           ; 2                   ; 70                ;
; Simple Multipliers (18-bit)           ; 7           ; 1                   ; 35                ;
; Embedded Multiplier Blocks            ; 7           ; --                  ; 35                ;
; Embedded Multiplier 9-bit elements    ; 14          ; 2                   ; 70                ;
; Signed Embedded Multipliers           ; 6           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                                                                                                                                                                                                                                                                                                   ; Mode                       ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y24_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_2|altera_mult_add_opt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1s01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y24_N0 ; Variable            ;                                ; yes                   ; yes                   ; no                ;                 ;
; top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|ama_register_function:multiplier_register_block_0|data_out_wire[0] ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y25_N2  ;                     ; No                             ;                       ;                       ;                   ; yes             ;
;    top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_mult_cell:the_top_level_nios2_qsys_0_mult_cell|altera_mult_add:the_altmult_add_part_1|altera_mult_add_mpt2:auto_generated|altera_mult_add_rtl:altera_mult_add_rtl1|ama_multiplier_function:multiplier_block|lpm_mult:Mult0|mult_1l01:auto_generated|mac_mult1               ;                            ; DSPMULT_X39_Y25_N0 ; Signed              ;                                ; yes                   ; yes                   ; no                ;                 ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|result[0]                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y18_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_0|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                  ;                            ; DSPMULT_X39_Y18_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|result[0]                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y16_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_3|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                  ;                            ; DSPMULT_X39_Y16_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|result[0]                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y14_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_1|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                  ;                            ; DSPMULT_X39_Y14_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|result[0]                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y15_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_4|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                  ;                            ; DSPMULT_X39_Y15_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
; top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|result[0]                                                                                                                                                                     ; Simple Multiplier (18-bit) ; DSPOUT_X39_Y13_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    top_level:u0|top_level_Colour_Space_Converter:colour_space_converter|altera_up_YCrCb_to_RGB_converter:YCrCb_to_RGB|lpm_mult:lpm_mult_component_2|mult_rpq:auto_generated|mac_mult1                                                                                                                                                                  ;                            ; DSPMULT_X39_Y13_N0 ; Signed              ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------------+
; Other Routing Usage Summary                            ;
+-----------------------------+--------------------------+
; Other Routing Resource Type ; Usage                    ;
+-----------------------------+--------------------------+
; Block interconnects         ; 10,552 / 94,460 ( 11 % ) ;
; C16 interconnects           ; 155 / 3,315 ( 5 % )      ;
; C4 interconnects            ; 6,246 / 60,840 ( 10 % )  ;
; Direct links                ; 1,432 / 94,460 ( 2 % )   ;
; Global clocks               ; 16 / 16 ( 100 % )        ;
; Local interconnects         ; 4,039 / 33,216 ( 12 % )  ;
; R24 interconnects           ; 306 / 3,091 ( 10 % )     ;
; R4 interconnects            ; 8,415 / 81,294 ( 10 % )  ;
+-----------------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 12.73) ; Number of LABs  (Total = 590) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 42                            ;
; 2                                           ; 19                            ;
; 3                                           ; 9                             ;
; 4                                           ; 4                             ;
; 5                                           ; 7                             ;
; 6                                           ; 11                            ;
; 7                                           ; 5                             ;
; 8                                           ; 16                            ;
; 9                                           ; 6                             ;
; 10                                          ; 8                             ;
; 11                                          ; 11                            ;
; 12                                          ; 19                            ;
; 13                                          ; 25                            ;
; 14                                          ; 51                            ;
; 15                                          ; 110                           ;
; 16                                          ; 247                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.43) ; Number of LABs  (Total = 590) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 330                           ;
; 1 Clock                            ; 558                           ;
; 1 Clock enable                     ; 284                           ;
; 1 Sync. clear                      ; 47                            ;
; 1 Sync. load                       ; 65                            ;
; 2 Async. clears                    ; 30                            ;
; 2 Clock enables                    ; 101                           ;
; 2 Clocks                           ; 17                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.51) ; Number of LABs  (Total = 590) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 10                            ;
; 2                                            ; 32                            ;
; 3                                            ; 3                             ;
; 4                                            ; 16                            ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 4                             ;
; 8                                            ; 4                             ;
; 9                                            ; 3                             ;
; 10                                           ; 6                             ;
; 11                                           ; 1                             ;
; 12                                           ; 8                             ;
; 13                                           ; 7                             ;
; 14                                           ; 6                             ;
; 15                                           ; 7                             ;
; 16                                           ; 16                            ;
; 17                                           ; 9                             ;
; 18                                           ; 16                            ;
; 19                                           ; 32                            ;
; 20                                           ; 29                            ;
; 21                                           ; 28                            ;
; 22                                           ; 42                            ;
; 23                                           ; 46                            ;
; 24                                           ; 43                            ;
; 25                                           ; 33                            ;
; 26                                           ; 41                            ;
; 27                                           ; 31                            ;
; 28                                           ; 38                            ;
; 29                                           ; 18                            ;
; 30                                           ; 15                            ;
; 31                                           ; 9                             ;
; 32                                           ; 26                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.08) ; Number of LABs  (Total = 590) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 48                            ;
; 2                                               ; 42                            ;
; 3                                               ; 21                            ;
; 4                                               ; 32                            ;
; 5                                               ; 34                            ;
; 6                                               ; 52                            ;
; 7                                               ; 47                            ;
; 8                                               ; 67                            ;
; 9                                               ; 41                            ;
; 10                                              ; 38                            ;
; 11                                              ; 30                            ;
; 12                                              ; 25                            ;
; 13                                              ; 25                            ;
; 14                                              ; 22                            ;
; 15                                              ; 21                            ;
; 16                                              ; 28                            ;
; 17                                              ; 4                             ;
; 18                                              ; 5                             ;
; 19                                              ; 2                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 0                             ;
; 25                                              ; 1                             ;
; 26                                              ; 0                             ;
; 27                                              ; 1                             ;
; 28                                              ; 0                             ;
; 29                                              ; 0                             ;
; 30                                              ; 0                             ;
; 31                                              ; 0                             ;
; 32                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 15.77) ; Number of LABs  (Total = 590) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 3                             ;
; 2                                            ; 5                             ;
; 3                                            ; 27                            ;
; 4                                            ; 20                            ;
; 5                                            ; 41                            ;
; 6                                            ; 23                            ;
; 7                                            ; 11                            ;
; 8                                            ; 24                            ;
; 9                                            ; 9                             ;
; 10                                           ; 19                            ;
; 11                                           ; 26                            ;
; 12                                           ; 19                            ;
; 13                                           ; 26                            ;
; 14                                           ; 27                            ;
; 15                                           ; 20                            ;
; 16                                           ; 13                            ;
; 17                                           ; 14                            ;
; 18                                           ; 20                            ;
; 19                                           ; 32                            ;
; 20                                           ; 20                            ;
; 21                                           ; 16                            ;
; 22                                           ; 16                            ;
; 23                                           ; 24                            ;
; 24                                           ; 19                            ;
; 25                                           ; 16                            ;
; 26                                           ; 24                            ;
; 27                                           ; 6                             ;
; 28                                           ; 18                            ;
; 29                                           ; 17                            ;
; 30                                           ; 17                            ;
; 31                                           ; 4                             ;
; 32                                           ; 9                             ;
; 33                                           ; 2                             ;
; 34                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "Home_Security"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of 0 degrees (0 ps) for top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk0 port
    Info (15099): Implementing clock multiplication of 1, clock division of 1, and phase shift of -54 degrees (-3000 ps) for top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk1 port
    Info (15099): Implementing clock multiplication of 1, clock division of 2, and phase shift of 180 degrees (20000 ps) for top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk2 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Warning (169140): Reserve pin assignment ignored because of existing pin with name "TD_CLK27"
Warning (169140): Reserve pin assignment ignored because of existing pin with name "TD_RESET"
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity GHVD5181
        Info (332166): set_disable_timing [get_cells -hierarchical QXXQ6833_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_0]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_1]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_2]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_3]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_4]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_5]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_6]
        Info (332166): set_disable_timing [get_cells -hierarchical JEQQ5299_7]
        Info (332166): set_disable_timing [get_cells -hierarchical BITP7563_0]
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity dcfifo_5oj1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_4v8:dffpipe9|dffe10a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_3v8:dffpipe6|dffe7a* 
    Info (332165): Entity dcfifo_h2l1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_2v8:dffpipe20|dffe21a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_1v8:dffpipe17|dffe18a* 
    Info (332165): Entity pzdyqx_impl
        Info (332166): set_false_path -from [get_keepers {altera_reserved_tdi}] -to [get_keepers {pzdyqx*}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'top_level/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'top_level/synthesis/submodules/top_level_nios2_qsys_0.sdc'
Warning (332060): Node: CLOCK_50 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: CLOCK_27 was determined to be a clock but was found without an associated clock assignment.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: u0|clocks|DE_Clock_Generator_System|pll|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u0|clocks|DE_Clock_Generator_System|pll|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: u0|clocks|DE_Clock_Generator_System|pll|clk[2] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk1 (placed in counter C2 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal External Clock Output CLKCTRL_X0_Y1_N1
Info (176353): Automatically promoted node top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|_clk2 (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node CLOCK_27 (placed in PIN D13 (CLK11, LVDSCLK5p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|JEQQ5299_7~0
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|GHVD5181:\cycloneii_BITP7563_gen_0:cycloneii_BITP7563_gen_1|BITP7563_0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|hq3myc14108phmpo7y7qmhbp98hy0vq~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top_level:u0|top_level_nios2_qsys_0:nios2_qsys_0|top_level_nios2_qsys_0_nios2_oci:the_top_level_nios2_qsys_0_nios2_oci|top_level_nios2_qsys_0_nios2_oci_debug:the_top_level_nios2_qsys_0_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1
Info (176353): Automatically promoted node top_level:u0|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_ON
        Info (176357): Destination node top_level:u0|top_level_character_lcd_0:character_lcd_0|altera_up_character_lcd_communication:Char_LCD_Comm|LCD_BLON
        Info (176357): Destination node top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[8]
        Info (176357): Destination node top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[7]
        Info (176357): Destination node top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[6]
        Info (176357): Destination node top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[5]
        Info (176357): Destination node top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[4]
        Info (176357): Destination node top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[3]
        Info (176357): Destination node top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[2]
        Info (176357): Destination node top_level:u0|top_level_Pixel_Scaler:pixel_scaler|altera_up_video_scaler_multiply_height:Multiply_Height|scfifo:Multiply_Height_FIFO|scfifo_qd31:auto_generated|a_dpfifo_d531:dpfifo|cntr_g5b:wr_ptr|counter_reg_bit4a[1]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node top_level:u0|top_level_Frame_Save_DMA:frame_save_dma|reset_n 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node top_level:u0|top_level_Dual_Clock_FIFO:dual_clock_fifo|dcfifo:Data_FIFO|dcfifo_5oj1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top_level:u0|top_level_video_decoder_0:video_decoder_0|altera_up_video_dual_clock_fifo:Video_In_Dual_Clock_FIFO|dcfifo:dcfifo_component|dcfifo_h2l1:auto_generated|dffpipe_c2e:rdaclr|dffe15a[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|PUDL0439:ESUL0435|JAQF4326~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node top_level:u0|altera_reset_controller:rst_controller|merged_reset~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node pzdyqx:nabboc|pzdyqx_impl:pzdyqx_impl_inst|process_0~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 2 registers into blocks of type EC
    Extra Info (176218): Packed 68 registers into blocks of type I/O
    Extra Info (176218): Packed 154 registers into blocks of type Embedded multiplier block
    Extra Info (176218): Packed 48 registers into blocks of type Embedded multiplier output
    Extra Info (176220): Created 131 register duplicates
Warning (15064): PLL "top_level:u0|top_level_clocks:clocks|altpll:DE_Clock_Generator_System|pll" output port clk[2] feeds output pin "VGA_CLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_BCLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_DACLRCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_XCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_INT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "ENET_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "EXT_CLOCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[16]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[17]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[18]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[19]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[20]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[21]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_ADDR[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_CE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_DQ[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_OE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "FL_WE_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX0[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX1[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX2[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX3[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX4[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX5[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX6[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "HEX7[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "IRDA_TXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "LEDG[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_ADDR[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_CS_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK0_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DACK1_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[0]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[10]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[11]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[12]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[13]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[14]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[15]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[1]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[2]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[3]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[4]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[5]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[6]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[7]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[8]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DATA[9]" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_DREQ1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_FSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT0" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_INT1" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_LSPEED" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RD_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_RST_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "OTG_WR_N" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "PS2_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CLK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_CMD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "SD_DAT3" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCK" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TCS" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDI" is assigned to location or region, but does not exist in design
    Warning (15706): Node "TDO" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_RXD" is assigned to location or region, but does not exist in design
    Warning (15706): Node "UART_TXD" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:08
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:06
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:03
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 9% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 45% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:05
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 1.33 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 226 output pins without output pin load capacitance assignment
    Info (306007): Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "lcd_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 72 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin GPIO_1[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[8] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[9] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[12] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[13] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[14] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[16] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[18] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[19] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[20] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[21] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[22] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[23] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[24] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[25] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[26] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[27] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[28] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[29] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[30] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[31] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[32] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[33] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[34] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[35] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[0] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[1] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[2] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[3] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[4] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[5] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[6] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[7] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[8] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[9] has a permanently enabled output enable
    Info (169065): Pin GPIO_1[10] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[11] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[15] has a permanently disabled output enable
    Info (169065): Pin GPIO_1[17] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[0] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[1] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[2] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[3] has a permanently enabled output enable
    Info (169065): Pin GPIO_0[4] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[5] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[6] has a permanently disabled output enable
    Info (169065): Pin GPIO_0[7] has a permanently disabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Users/Alec/Documents/GitHub/Home-Security/DE2/output_files/Home_Security.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 182 warnings
    Info: Peak virtual memory: 789 megabytes
    Info: Processing ended: Wed Apr 08 10:03:45 2015
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:40


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Alec/Documents/GitHub/Home-Security/DE2/output_files/Home_Security.fit.smsg.


