<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:00:38.038</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.01</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7028543</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>다이-웨이퍼 본딩을 이용한 다층 다이 적층 방법</inventionTitle><inventionTitleEng>METHOD OF MULTI-LAYER DIE STACKING WITH DIE-TO-WAFER BONDING</inventionTitleEng><openDate>2025.09.25</openDate><openNumber>10-2025-0140591</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.27</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.27</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/56</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/768</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 21/683</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/538</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 출원에서는 다이 적층 방법들의 실시예들이 제공된다. 몇몇 실시예들에서, 다이-웨이퍼 본딩을 이용한 다이 적층 방법은 하이브리드 본딩 프로세스를 거쳐 복수의 제1 다이들을 기판에 본딩하는 단계; 본딩된 복수의 제1 다이들의 두께를 감소시키기 위해 선택적 실리콘(Si) 박형화 프로세스를 수행하여 복수의 박형화된 제1 다이들을 형성하는 단계; 복수의 박형화된 제1 다이들을 보호하기 위해 복수의 박형화된 제1 다이들을 패시베이팅하여 복수의 패시베이팅된 박형화된 제1 다이들을 형성하는 단계; 복수의 박형화된 제1 다이들 중 인접한 다이들 사이의 간극들을 제1 충전 재료로 충전하는 단계 — 복수의 패시베이팅된 박형화된 제1 다이들과 제1 충전 재료가 함께 제1 층을 형성함 —; 및 제1 층을 통해 기판까지 복수의 제1 전도성 비아들을 형성하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2024.08.08</internationOpenDate><internationOpenNumber>WO2024163048</internationOpenNumber><internationalApplicationDate>2023.12.01</internationalApplicationDate><internationalApplicationNumber>PCT/US2023/082200</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 다이-웨이퍼 본딩을 이용한 다이 적층 방법으로서,하이브리드 본딩 프로세스를 거쳐 복수의 제1 다이들을 기판에 본딩하는 단계;본딩된 상기 복수의 제1 다이들의 두께를 감소시키기 위해 선택적 실리콘(Si) 박형화 프로세스를 수행하여 복수의 박형화된 제1 다이들을 형성하는 단계;상기 복수의 박형화된 제1 다이들을 보호하기 위해 상기 복수의 박형화된 제1 다이들을 패시베이팅하여 복수의 패시베이팅된 박형화된 제1 다이들을 형성하는 단계;상기 복수의 박형화된 제1 다이들 중 인접한 다이들 사이의 간극들을 제1 충전 재료로 충전하는 단계 — 상기 복수의 패시베이팅된 박형화된 제1 다이들과 상기 제1 충전 재료가 함께 제1 층을 형성함 —; 및상기 제1 층을 통해 상기 기판까지 복수의 제1 전도성 비아들을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 복수의 제1 전도성 비아들을 형성하기 전에 상기 제1 층을 평탄화하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 복수의 제1 전도성 비아들을 형성하는 단계는 상기 제1 전도성 비아들이 상기 복수의 제1 다이들을 통해 연장되는 실리콘 관통 비아(TSV) 프로세스로서 수행되는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 복수의 제1 전도성 비아들을 형성하는 단계는 상기 제1 전도성 비아들이 상기 복수의 제1 다이들을 통하지 않고 상기 제1 충전 재료를 통해 연장되는 유전체 관통 비아(TDV) 프로세스로서 수행되는, 방법.</claim></claimInfo><claimInfo><claim>5. 제1항에 있어서, 상기 복수의 제1 다이들의 두께를 감소시키는 것은 상기 복수의 제1 다이들을 약 2 내지 약 12 마이크로미터의 두께로 박형화하는 것을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제1 충전 재료는 본질적으로 산화규소, 이산화규소, 에폭시 몰드 화합물, 또는 폴리머를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 복수의 박형화된 제1 다이들은 질화규소(SiN) 또는 탄질화규소(SiCN) 층으로 패시베이팅되는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제5항 중 어느 한 항에 있어서,하이브리드 본딩 프로세스를 거쳐 복수의 제2 다이들을 상기 제1 층에 본딩하는 단계;본딩된 상기 복수의 제2 다이들의 두께를 감소시키기 위해 선택적 실리콘(Si) 박형화 프로세스를 수행하여 복수의 박형화된 제2 다이들을 형성하는 단계;상기 복수의 박형화된 제2 다이들을 보호하기 위해 상기 복수의 박형화된 제2 다이들을 패시베이팅하여 복수의 패시베이팅된 박형화된 제2 다이들을 형성하는 단계;상기 복수의 박형화된 제2 다이들 중 인접한 다이들 사이의 간극들을 제2 충전 재료로 충전하는 단계 — 상기 복수의 패시베이팅된 박형화된 제2 다이들과 상기 제2 충전 재료가 함께 제2 층을 형성함 —; 및상기 제2 층을 통해 복수의 제2 전도성 비아들을 형성하는 단계 — 상기 복수의 제2 전도성 비아들은 상기 복수의 제1 전도성 비아들과 정렬됨 —를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 복수의 박형화된 제1 다이들을 패시베이팅하는 것은 화학 기상 증착(CVD) 챔버에서 수행되며, 상기 복수의 제1 다이들을 본딩하는 것은 본딩 챔버에서 수행되는, 방법.</claim></claimInfo><claimInfo><claim>10. 하나 이상의 프로세서에 의해 실행될 때 제1항 내지 제5항 중 어느 한 항에 기재된 방법을 수행하는 명령어들을 포함하는 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 상기 제1 충전 재료는 본질적으로 산화규소, 이산화규소, 에폭시 몰드 화합물, 또는 폴리머를 포함하는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>12. 제10항에 있어서, 상기 복수의 박형화된 제1 다이들은 질화규소(SiN) 또는 탄질화규소(SiCN) 층으로 패시베이팅되는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>13. 제10항에 있어서, 상기 복수의 박형화된 제1 다이들을 패시베이팅하는 것은 화학 기상 증착(CVD) 챔버에서 수행되며, 상기 복수의 제1 다이들을 본딩하는 것은 본딩 챔버에서 수행되는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>14. 제10항에 있어서,하이브리드 본딩 프로세스를 거쳐 복수의 제2 다이들을 상기 제1 층에 본딩하는 단계;본딩된 상기 복수의 제2 다이들의 두께를 감소시키기 위해 선택적 실리콘(Si) 박형화 프로세스를 수행하여 복수의 박형화된 제2 다이들을 형성하는 단계;상기 복수의 박형화된 제2 다이들을 보호하기 위해 상기 복수의 박형화된 제2 다이들을 패시베이팅하여 복수의 패시베이팅된 박형화된 제2 다이들을 형성하는 단계;상기 복수의 박형화된 제2 다이들 중 인접한 다이들 사이의 간극들을 유기 유전체 재료를 포함하는 제2 충전 재료로 충전하는 단계 — 상기 복수의 패시베이팅된 박형화된 제2 다이들과 상기 제2 충전 재료가 함께 제2 층을 형성함 —; 및상기 제2 층을 통해 복수의 제2 전도성 비아들을 형성하는 단계 — 상기 복수의 제2 전도성 비아들은 상기 복수의 제1 전도성 비아들과 정렬됨 —를 더 포함하는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>15. 다이-웨이퍼 본딩을 이용한 다이 적층 방법으로서,기판 상에 복수의 적층된 층들을 형성하는 단계를 포함하고, 상기 복수의 적층된 층들의 각 적층된 층을 형성하는 단계는 제1항 내지 제5항 중 어느 한 항에 기재된 방법을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 충전 재료는 본질적으로 산화규소, 이산화규소, 에폭시 몰드 화합물, 또는 폴리머를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제15항에 있어서, 상기 복수의 박형화된 제1 다이들은 질화규소(SiN) 또는 탄질화규소(SiCN) 층으로 패시베이팅되는, 방법.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 복수의 전도성 비아들에 전기적으로 결합된 본드 패드들을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제15항에 있어서, 상기 복수의 제1 다이들은 메모리 셀들을 갖는, 방법.</claim></claimInfo><claimInfo><claim>20. 제15항에 있어서, 상기 복수의 제1 다이들은 약 40 내지 약 150 마이크로미터의 두께를 갖고, 상기 복수의 박형화된 다이들은 약 2 내지 약 12 마이크로미터의 두께를 갖는, 방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아 산타 클라라 바우어스 애브뉴 ****</address><code>519980587458</code><country>미국</country><engName>Applied Materials, Inc.</engName><name>어플라이드 머티어리얼스, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>싱가포르 ****** 싱가포르 더 알파 사이언스 파크 * #*...</address><code> </code><country>싱가포르</country><engName>SEE, Guan Huei</engName><name>씨, 관 훼이</name></inventorInfo><inventorInfo><address>미국 ***** 캘리포니아 산...</address><code> </code><country>대한민국</country><engName>AN, Jinho</engName><name>안, 진호</name></inventorInfo><inventorInfo><address>싱가포르 ****** 싱가포르 더 알파 사이언스 파크 * #*...</address><code> </code><country>미국</country><engName>SUNDARRAJAN, Arvind</engName><name>순다라얀, 아르빈드</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>920050012262</code><country>대한민국</country><engName>Lee Ho - Yeon</engName><name>이호연</name></agentInfo><agentInfo><address>서울특별시 종로구 사직로*길 **, 세양빌딩 (내자동) *층(김.장법률사무소)</address><code>919980003619</code><country>대한민국</country><engName>YANG, Young June</engName><name>양영준</name></agentInfo><agentInfo><address>서울 중구 정동길 **-** (정동, 정동빌딩) **층(김.장법률사무소)</address><code>919990005000</code><country>대한민국</country><engName>PAIK MAN GI</engName><name>백만기</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2023.02.03</priorityApplicationDate><priorityApplicationNumber>18/105,801</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.27</receiptDate><receiptNumber>1-1-2025-0979457-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.09.02</receiptDate><receiptNumber>1-5-2025-0148978-02</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257028543.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93a2aea52fec0f9595a7a273f05be30ef289ea8b73a7db7b09eafbee019f2d7aa920d65f977d70e3279467747aabb4120e95b352bdaff1e5b7</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfef6af86810fb2d14e0bb0b13eb84b9a6429c71e5392d0baf457a141c06d51b31f1e6f95605b68edf14d02d2eac5403795db580f80247dcea</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>