00010011 // addi a0,x0,-1      # Load immediate -1 to register a0
00000101
11110000
11111111
10010011 // addi a1,x0,-1      # Load immediate -1 register a1
00000101
11110000
11111111
00110011 // mul a2, a0, a1 # 0x1
00000110
10110101
00000010
00110111 // lui a0,-65536   # 0xFFFFFFFF_F0000000
00000101
00000000
11110000
10110111 // lui t0,1
00010010
00000000
00000000
00110011 // mul a0,a0,t0    # 0xFFFFFF00_00000000
00000101
01010101
00000010
10110111 // lui a1,621412   
01000101
10110110
10010111
10110011 // mul a1,a1,t0    # 0xFFFFF97B_64000000
10000101
01010101
00000010
10110011 // mulh a3, a0, a1 # 0x00000000_0006849C
00010110
10110101
00000010
00110011 // mulhsu a4, a3, a1 # 0x00000000_0006849B
10100111
10110110
00000010
10110011 // mulhu a5, a4, a0  # 0x00000000_0006849A
00110111
10100111
00000010
00110011 // div a6, a0, a5    # 0xFFFFFFFF_FFD8B958
01001000
11110101
00000010
10110011 // divu a7, a6, a5   # 0x00002746_A8223412
01011000
11111000
00000010
00110011 // rem a2, a0, a4    # 0xFFFFFFFF_FFFF4C16
01100110
11100101
00000010
10110011 // remu a3, a2, a5   # 0x00000000_00061A40
01110110
11110110
00000010
00111011 // mulw a4, a2, a7   # 0x00000000_6653D18C
00000111
00010110
00000011
10111011 // divw a5, a4, a2   # 0xFFFFFFFF_FFFF6E66
01000111
11000111
00000010
00111011 // divuw a6, a5, a2   # 0x1
11011000
11000111
00000010
10111011 // remw a7, a4, a2   # 0x00000000_00000CC8
01101000
11000111
00000010
10111011 // remuw a7, a5, a2   # 0x00000000_00002250
11111000
11000111
00000010
00110111 // lui sp,4096
00000001
00000000
00000001
10110111 // lui x5,1
00010010
00000000
00000000
00110011 // or sp,sp,x5
01100001
01010001
00000000
00010011 // addi sp,sp,-4
00000001
11000001
11111111
00100011 // sw a7,0(sp)
00100000
00010001
00000001
