\chapter{JFET en Corte}
  \begin{wrapfigure}{R}{0.4\textwidth}
    \centering
    \resizebox{!}{\linewidth}{
    \input{tikz/jfet_pol-corte.tikz}
    }
    \caption{JFET con fuente $V_{GG}$.}
    \label{fig:jfet.pol-corte}
  \end{wrapfigure}
El voltaje de la compuerta a la fuente, denotado $V_{GS}$, es el voltaje de control del JFET. Del mismo modo en que se
establecieron varias curvas para $I_C$ contra $V_{CE}$ para diferentes niveles de $I_B$ para el transistor BJT, se
pueden desarrollar curvas de $I_D$ contra $V_{DS}$ para varios niveles de $V_{GS}$ para el JFET.

El efecto del $V_{GS}$ de polarización negativa es establecer regiones de empobrecimiento similares a las obtenidas con
$V_{GS} = 0V$, pero a niveles más bajos de $V_DS$. Por consiguiente, el resultado de la aplicación de polarización
negativa a la compuerta es alcanzar un nuevo "tope" de corriente a un nivel más bajo de $V_{DS}$. El nivel de saturación
resultante para $I_D$ se redujo y de hecho continuará haciéndolo a medida que $V_{GS}$ se haga más y más negativo.

Con el tiempo, cuando $V_{GS} = V_p$ sea lo bastante negativo para establecer un nivel de saturación que básicamente sea
de $0 mA$, y para todo propósito práctico el dispositivo se haya “apagado”. Este potencial es también llamado
$V_{GS_{(OFF)}}$

\section{Actividad de Simulación}
    Se propuso implementar el circuito de la figura \ref{crkt:jfet-corte} en el simulador LTSpice, y hacer que la fuente
    $V1$ varíe desde $0V$ a $8V$ en pasos de $0.1V$, para poder recrear una curva que exponga el comportamiento de la
    corriente $I_D$ en función del voltaje drain-source $V_{GS}$.
    \begin{figure}[!ht]
      \centering
      \begin{minipage}{0.45\textwidth}
        \begin{tikzpicture}
          % Paths, nodes and wires:
          \node[njfet](N1) at (2.25, 2.73){} node[anchor=west] at (N1.text){$2N5457$};
          \draw (4.75, 3.48) to[battery, l={$15V$}] (4.75, 1.98);
          \draw (4.75, 3.46) -- (4.75, 5.21) |- (2.25, 5.21) -| (2.25, 3.48);
          \draw (2.25, 1.96) -- (2.25, 0.73);
          \draw (4.75, 1.98) -- (4.75, 0.73);
          \node[ground] at (0.25, 0.73){};
          \node[ground] at (2.25, 0.73){};
          \node[ground] at (4.75, 0.73){};
          \draw (0.25, 1.25) to[battery, l={$V1$}] (0.25, 2);
          \draw (1.27, 2.46) -| (0.25, 2);
          \draw (0.25, 0.73) -| (0.25, 1.25);
        \end{tikzpicture}
        \caption{circuito de prueba para corte.}
        \label{crkt:jfet-corte}
      \end{minipage}
      \hfill
      \begin{minipage}{0.45\textwidth}
        \begin{lstlisting}[style=ltspice, caption={Parámetros de simulación LTspice}, label=list:jfet-corte]
.MODEL 2N5457 NJF IS=1N VT0=-1.5 BETA=1.125M LAMBDA=2.3M CGD=4PF CGS=5PF
.dc V1 0 8 .1
        \end{lstlisting}
      \end{minipage}
    \end{figure}

    \begin{figure}[!ht]
      \centering
      \includegraphics[width=0.8\textwidth]{images/corte-id_vgs.png}
      \caption{resultados de simulación para corte del JFET.}
      \label{fig:sim.corte}
    \end{figure}

    Para poder apreciar mejor la curva de transferencia, se redujo el barrido de la fuente hasta $3V$. Como se puede ver
    en la figura \ref{fig:sim.corte}, la tensión $V_{GS_{(OFF)}}$ se encuentra aproximadamente a los $-1.5V$. En la hoja
    de datos, el parámetro especifica un rango de entre $-0.5V$ a $-6V$, así que el modelo estaría dentro de los
    parámetros correctos.

  \section{Actividad de Laboratorio}

      

     En esta experiencia se implementó en protoboard el circuito que se nos planteo 
    con el objetivo de obtener de manera experimental las curvas características de salida del transistor JFET. 
    El procedimiento consistió en fijar un valor de $V_{GS}$ y, a partir de dicho valor, variar la tensión 
    $V_{DS}$ midiendo los correspondientes valores de la corriente $I_{DS}$. Posteriormente, se repitió la 
    medición para distintos valores de $V_{GS}$, siguiendo los parámetros propuestos en la tabla correspondiente.
    
    De esta forma, se obtuvo un conjunto de mediciones que permitió representar la relación 
    $I_{DS} = f(V_{DS})$ para cada valor de $V_{GS}$. Dichas gráficas permiten analizar el comportamiento 
    característico del dispositivo en sus diferentes regiones de operación, y además comparar los resultados 
    experimentales con las curvas obtenidas mediante simulación en el entorno LTSpice.

    \begin{table}[H]
        \centering
        \begin{tabular}{|c|c|}
        \hline
        \textbf{$V_{GS}$ [V]} & \textbf{$I_{DS}$ [mA]} \\ \hline
        0     & 1.54  \\ \hline
        -0.1  & 0.98  \\ \hline
        -0.2  & 0.32  \\ \hline
        -0.3  & 0.03  \\ \hline
        -0.4  & 0.003 \\ \hline
        -0.5  & 0     \\ \hline
        -0.6  & 0     \\ \hline
        -0.7  & 0     \\ \hline
        -0.8  & 0     \\ \hline
        -0.9  & 0     \\ \hline
        -1.0  & 0     \\ \hline
      \end{tabular}
      \caption{Valores de $I_{DS}$ en función de $V_{GS}$}
      \label{tab:ids-vgs}
    \end{table}


    Para el caso de la tabla hicimos variar el rango de voltaje $V_{GS}$ de $1V$ a $0.1V$ para poder apreciar de mejor forma la corriente $I_{DS}$ 

    \begin{figure}[H]
      \centering
      \begin{tikzpicture}
        \begin{axis}[
            grid=major,
            xlabel={$V_{GS}$ [V]},
            ylabel={$I_{DS}$ [mA]},
            width=0.7\textwidth,
            height=0.5\textwidth,
        ]
        \addplot+[mark=*] coordinates {
        (0,1.54)
        (-0.1,0.98)
        (-0.2,0.32)
        (-0.3,0.03)
        (-0.4,0.003)
        (-0.5,0)
        (-0.6,0)
        (-0.7,0)
        (-0.8,0)
        (-0.9,0)
        (-1.0,0)
        };
        \end{axis}
      \end{tikzpicture}
      \caption{$I_{DS}$ en función de $V_{GS}$.}
    \end{figure}

