/*
 * Debugfs for Analogix ANX1122 (e)DP/LVDS bridge driver
 *
 * Copyright (C) 2017 Codethink Ltd.
 * Author:
 * 	Thomas Preston <thomas.preston@codethink.co.uk>
 *
 * This software is licensed under the terms of the GNU General Public
 * License version 2, as published by the Free Software Foundation, and
 * may be copied, distributed, and modified under those terms.
 *
 * This program is distributed in the hope that it will be useful,
 * but WITHOUT ANY WARRANTY; without even the implied warranty of
 * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
 * GNU General Public License for more details.
 */
#include <drm/bridge/anx1122.h>
#include <linux/seq_file.h>
#include <linux/debugfs.h>
#include <linux/delay.h>
#include "drmP.h"

struct anx1122_reg {
	const char *name;
	u32 addr;
};

#define ANX1122_REG(reg) { #reg, reg }
static struct anx1122_reg anx1122_all_regs[] = {
	ANX1122_REG(ANX1122_REG_VENDOR_ID_LOW),
	ANX1122_REG(ANX1122_REG_VENDOR_ID_HIGH),
	ANX1122_REG(ANX1122_REG_CHIP_ID_LOW),
	ANX1122_REG(ANX1122_REG_CHIP_ID_HIGH),
	ANX1122_REG(ANX1122_REG_CHIP_VERSION),
	/*
	ANX1122_REG(ANX1122_REG_TOP_RESET1),
	ANX1122_REG(ANX1122_REG_TOP_RESET_AUTO_CTRL),
	*/
	ANX1122_REG(ANX1122_REG_TOP_PWD_CTRL1),
	ANX1122_REG(ANX1122_REG_TOP_PWD_CTRL2),
	ANX1122_REG(ANX1122_REG_TOP_PWD_CTRL3),
	ANX1122_REG(ANX1122_REG_TOP_PWD_CTRL4),
	/*
	ANX1122_REG(ANX1122_REG_TOP_SYS_CTRL),
	ANX1122_REG(ANX1122_REG_TOP_TEST),
	ANX1122_REG(ANX1122_REG_TOP_INTR_TABLE1),
	ANX1122_REG(ANX1122_REG_TOP_INTR_TABLE2),
	ANX1122_REG(ANX1122_REG_TOP_INTR_STATUS),
	ANX1122_REG(ANX1122_REG_TOP_INTR_CTRL),
	ANX1122_REG(ANX1122_REG_TOP_ANALOG_TEST_EN),
	ANX1122_REG(ANX1122_REG_POWER_CTRL_STATUS),
	ANX1122_REG(ANX1122_REG_TOP_IO_SPIDF_CTRL),
	ANX1122_REG(ANX1122_REG_TOP_IO_WCK_CTRL),
	ANX1122_REG(ANX1122_REG_TOP_IO_SCK_CTRL),
	ANX1122_REG(ANX1122_REG_TOP_IO_SD_CTRL),
	*/
	ANX1122_REG(ANX1122_REG_TOP_IO_HPD_CTRL),
	ANX1122_REG(ANX1122_REG_TOP_IO_PWMO_CTRL),
	/*
	ANX1122_REG(ANX1122_REG_REG_OCM_DATA_0),
	ANX1122_REG(ANX1122_REG_REG_OCM_DATA_1),
	ANX1122_REG(ANX1122_REG_REG_OCM_DATA_2),
	ANX1122_REG(ANX1122_REG_REG_OCM_DATA_3),
	ANX1122_REG(ANX1122_REG_EEPROM_LOAD_CTRL),
	ANX1122_REG(ANX1122_REG_EEPROM_LOAD_NUM),
	ANX1122_REG(ANX1122_REG_EEPROM_DEBUG),
	ANX1122_REG(ANX1122_REG_REG_OCM_DATA_4),
	ANX1122_REG(ANX1122_REG_REG_OCM_DATA_5),
	ANX1122_REG(ANX1122_REG_REG_OCM_DATA_6),
	ANX1122_REG(ANX1122_REG_TOP_IO_BL),
	ANX1122_REG(ANX1122_REG_REG_FIRMWARE_ADDRL),
	ANX1122_REG(ANX1122_REG_REG_FIRMWARE_ADDRH),
	ANX1122_REG(ANX1122_REG_REG_EEPROM_ADDRL),
	ANX1122_REG(ANX1122_REG_REG_EEPROM_ADDRH),
	ANX1122_REG(ANX1122_REG_REG_EEPROM_DATA_IN),
	ANX1122_REG(ANX1122_REG_REG_EEPROM_RW_EN),
	*/
	ANX1122_REG(ANX1122_REG_DPCD_REV),
	ANX1122_REG(ANX1122_REG_MAX_LINK_RATE),
	ANX1122_REG(ANX1122_REG_MAX_LANE_COUNT),
	ANX1122_REG(ANX1122_REG_MAX_DOWNSPREAD),
	/*
	ANX1122_REG(ANX1122_REG_NORP),
	ANX1122_REG(ANX1122_REG_DOWNSTREAMPORT_PRESENT),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_CHANNEL_CODING),
	ANX1122_REG(ANX1122_REG_DOWN_STM_PORT),
	ANX1122_REG(ANX1122_REG_RECEIVE_PORT0_CAP_0),
	ANX1122_REG(ANX1122_REG_RECEIVE_PORT0_CAP_1),
	ANX1122_REG(ANX1122_REG_I2C_RATE_CAP),
	ANX1122_REG(ANX1122_REG_EDP_CAP),
	ANX1122_REG(ANX1122_REG_DWN_STRM_PORT0_CAP),
	*/
#ifdef ANX1122_DP_DEBUG
	ANX1122_REG(ANX1122_REG_LINK_BW_SET),
	ANX1122_REG(ANX1122_REG_LANE_COUNT_SET),
	ANX1122_REG(ANX1122_REG_TRAINING_PATTERN_SET),
	ANX1122_REG(ANX1122_REG_TRAINING_LANE0_SET),
	ANX1122_REG(ANX1122_REG_TRAINING_LANE1_SET),
	ANX1122_REG(ANX1122_REG_DOWNSPREAD_CTRL),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_CHANNEL_CODING_SET),
	ANX1122_REG(ANX1122_REG_I2C_RATE_SET),
	ANX1122_REG(ANX1122_REG_EDP_SCRAMBLE_EN),
	ANX1122_REG(ANX1122_REG_LINK_QUAL_LANE0_SET),
	ANX1122_REG(ANX1122_REG_LINK_QUAL_LANE1_SET),
	ANX1122_REG(ANX1122_REG_TRAINING_LANE0_1_SET2),
	ANX1122_REG(ANX1122_REG_LANE_USE_CONFIG),
	ANX1122_REG(ANX1122_REG_SINK_COUNT),
	ANX1122_REG(ANX1122_REG_DEVICE_SERVICE_IRQ_VECTOR),
	ANX1122_REG(ANX1122_REG_LANE0_1_STATUS),
	ANX1122_REG(ANX1122_REG_LANE_ALIGN_STATUS_UPDATED),
	ANX1122_REG(ANX1122_REG_SINK_STATUS),
	ANX1122_REG(ANX1122_REG_ADJUST_REQUEST_LANE0_1),
	ANX1122_REG(ANX1122_REG_SYMBOL_ERROR_COUNT_LANE0_0),
	ANX1122_REG(ANX1122_REG_SYMBOL_ERROR_COUNT_LANE0_1),
	ANX1122_REG(ANX1122_REG_SYMBOL_ERROR_COUNT_LANE1_0),
	ANX1122_REG(ANX1122_REG_SYMBOL_ERROR_COUNT_LANE1_1),
#endif
	/*
	ANX1122_REG(ANX1122_REG_TEST_REQUEST),
	ANX1122_REG(ANX1122_REG_TEST_LINK_RATE),
	ANX1122_REG(ANX1122_REG_TEST_LANE_COUNT),
	ANX1122_REG(ANX1122_REG_TEST_PATTERN),
	ANX1122_REG(ANX1122_REG_TEST_H_TOTAL_H),
	ANX1122_REG(ANX1122_REG_TEST_H_TOTAL_L),
	ANX1122_REG(ANX1122_REG_TEST_V_TOTAL_H),
	ANX1122_REG(ANX1122_REG_TEST_V_TOTAL_L),
	ANX1122_REG(ANX1122_REG_TEST_H_START_H),
	ANX1122_REG(ANX1122_REG_TEST_H_START_L),
	ANX1122_REG(ANX1122_REG_TEST_V_START_H),
	ANX1122_REG(ANX1122_REG_TEST_V_START_L),
	ANX1122_REG(ANX1122_REG_TEST_HSYNC_H),
	ANX1122_REG(ANX1122_REG_TEST_HSYNC_L),
	ANX1122_REG(ANX1122_REG_TEST_VSYNC_H),
	ANX1122_REG(ANX1122_REG_TEST_VSYNC_L),
	ANX1122_REG(ANX1122_REG_TEST_H_WIDTH_H),
	ANX1122_REG(ANX1122_REG_TEST_H_WIDTH_L),
	ANX1122_REG(ANX1122_REG_TEST_V_HEIGHT_H),
	ANX1122_REG(ANX1122_REG_TEST_V_HEIGHT_L),
	ANX1122_REG(ANX1122_REG_TEST_MISC_0),
	ANX1122_REG(ANX1122_REG_TEST_MISC_1),
	ANX1122_REG(ANX1122_REG_TEST_REFRESH_RATE_NUMERATOR),
	ANX1122_REG(ANX1122_REG_TEST_CRC_R_CR_L),
	ANX1122_REG(ANX1122_REG_TEST_CRC_R_CR_H),
	ANX1122_REG(ANX1122_REG_TEST_CRC_G_Y_L),
	ANX1122_REG(ANX1122_REG_TEST_CRC_G_Y_H),
	ANX1122_REG(ANX1122_REG_TEST_CRC_B_CB_L),
	ANX1122_REG(ANX1122_REG_TEST_CRC_B_CB_H),
	ANX1122_REG(ANX1122_REG_TEST_SINK_MISC),
	ANX1122_REG(ANX1122_REG_PHY_TEST_PATTERN),
	ANX1122_REG(ANX1122_REG_TEST_RESPONSE),
	ANX1122_REG(ANX1122_REG_TEST_EDID_CHECKSUM),
	ANX1122_REG(ANX1122_REG_TEST_SINK),
	ANX1122_REG(ANX1122_REG_SOURCE_IEEE_OUI_1),
	ANX1122_REG(ANX1122_REG_SOURCE_IEEE_OUI_2),
	ANX1122_REG(ANX1122_REG_SOURCE_IEEE_OUI_3),
	ANX1122_REG(ANX1122_REG_SOURCE_CHIP_ID_1),
	ANX1122_REG(ANX1122_REG_SOURCE_CHIP_ID_2),
	ANX1122_REG(ANX1122_REG_SOURCE_CHIP_ID_3),
	ANX1122_REG(ANX1122_REG_SOURCE_CHIP_ID_4),
	ANX1122_REG(ANX1122_REG_SOURCE_CHIP_ID_5),
	ANX1122_REG(ANX1122_REG_SOURCE_CHIP_ID_6),
	ANX1122_REG(ANX1122_REG_CHIP_REVISION1),
	ANX1122_REG(ANX1122_REG_FW_REVISION_MAJ),
	ANX1122_REG(ANX1122_REG_FW_REVISION_MIN),
	ANX1122_REG(ANX1122_REG_SINK_IEEE_OUI_1),
	ANX1122_REG(ANX1122_REG_SINK_IEEE_OUI_2),
	ANX1122_REG(ANX1122_REG_SINK_IEEE_OUI_3),
	ANX1122_REG(ANX1122_REG_CHIP_ID_1),
	ANX1122_REG(ANX1122_REG_CHIP_ID_2),
	ANX1122_REG(ANX1122_REG_CHIP_ID_3),
	ANX1122_REG(ANX1122_REG_CHIP_ID_4),
	ANX1122_REG(ANX1122_REG_CHIP_ID_5),
	ANX1122_REG(ANX1122_REG_CHIP_ID_6),
	ANX1122_REG(ANX1122_REG_CHIP_REVISION2),
	ANX1122_REG(ANX1122_REG_FW_MAJOR_REV),
	ANX1122_REG(ANX1122_REG_FW_MINOR_REV),
	ANX1122_REG(ANX1122_REG_SINK_DEV_SEL),
	ANX1122_REG(ANX1122_REG_SINK_ACCESS_OFFSET_1),
	ANX1122_REG(ANX1122_REG_SINK_ACCESS_OFFSET_2),
	ANX1122_REG(ANX1122_REG_SINK_ACCESS_OFFSET_3),
	ANX1122_REG(ANX1122_REG_SINK_ACCESS_REG),
	ANX1122_REG(ANX1122_REG_DPCD_INT_MASK),
	ANX1122_REG(ANX1122_REG_DPCD_INT),
	ANX1122_REG(ANX1122_REG_DPCD_IRQ_EN),
	ANX1122_REG(ANX1122_REG_DPCD_AEC_EN),
	ANX1122_REG(ANX1122_REG_BRANCH_IEEE_OUI_1),
	ANX1122_REG(ANX1122_REG_BRANCH_IEEE_OUI_2),
	ANX1122_REG(ANX1122_REG_BRANCH_IEEE_OUI_3),
	*/
	ANX1122_REG(ANX1122_REG_SET_POWER),
	ANX1122_REG(ANX1122_REG_EDP_REV),
	ANX1122_REG(ANX1122_REG_EDP_GEN_CAP_REG_1),
	ANX1122_REG(ANX1122_REG_EDP_BL_ADJ_CAP_REG),
	ANX1122_REG(ANX1122_REG_EDP_DISPLAY_CONTROL_REG),
	ANX1122_REG(ANX1122_REG_EDP_BL_MODE_SET_REG),
	/*
	ANX1122_REG(ANX1122_REG_BKSV_1),
	ANX1122_REG(ANX1122_REG_BKSV_2),
	ANX1122_REG(ANX1122_REG_BKSV_3),
	ANX1122_REG(ANX1122_REG_BKSV_4),
	ANX1122_REG(ANX1122_REG_BKSV_5),
	ANX1122_REG(ANX1122_REG_HDCP_R0_1),
	ANX1122_REG(ANX1122_REG_HDCP_R0_2),
	ANX1122_REG(ANX1122_REG_SOURCE_AKSV_1),
	ANX1122_REG(ANX1122_REG_SOURCE_AKSV_2),
	ANX1122_REG(ANX1122_REG_SOURCE_AKSV_3),
	ANX1122_REG(ANX1122_REG_SOURCE_AKSV_4),
	ANX1122_REG(ANX1122_REG_SOURCE_AKSV_5),
	ANX1122_REG(ANX1122_REG_SOURCE_AN_1),
	ANX1122_REG(ANX1122_REG_SOURCE_AN_2),
	ANX1122_REG(ANX1122_REG_SOURCE_AN_3),
	ANX1122_REG(ANX1122_REG_SOURCE_AN_4),
	ANX1122_REG(ANX1122_REG_SOURCE_AN_5),
	ANX1122_REG(ANX1122_REG_SOURCE_AN_6),
	ANX1122_REG(ANX1122_REG_SOURCE_AN_7),
	ANX1122_REG(ANX1122_REG_SOURCE_AN_8),
	ANX1122_REG(ANX1122_REG_H0_1),
	ANX1122_REG(ANX1122_REG_H0_2),
	ANX1122_REG(ANX1122_REG_H0_3),
	ANX1122_REG(ANX1122_REG_H0_4),
	ANX1122_REG(ANX1122_REG_H1_1),
	ANX1122_REG(ANX1122_REG_H1_2),
	ANX1122_REG(ANX1122_REG_H1_3),
	ANX1122_REG(ANX1122_REG_H1_4),
	ANX1122_REG(ANX1122_REG_H2_1),
	ANX1122_REG(ANX1122_REG_H2_2),
	ANX1122_REG(ANX1122_REG_H2_3),
	ANX1122_REG(ANX1122_REG_H2_4),
	ANX1122_REG(ANX1122_REG_H3_1),
	ANX1122_REG(ANX1122_REG_H3_2),
	ANX1122_REG(ANX1122_REG_H3_3),
	ANX1122_REG(ANX1122_REG_H3_4),
	ANX1122_REG(ANX1122_REG_H4_1),
	ANX1122_REG(ANX1122_REG_H4_2),
	ANX1122_REG(ANX1122_REG_H4_3),
	ANX1122_REG(ANX1122_REG_H4_4),
	ANX1122_REG(ANX1122_REG_BCAPS),
	ANX1122_REG(ANX1122_REG_BSTATUS),
	ANX1122_REG(ANX1122_REG_BINFO_L),
	ANX1122_REG(ANX1122_REG_BINFO_H),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_1),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_2),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_3),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_4),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_5),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_6),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_7),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_8),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_9),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_10),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_11),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_12),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_13),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_14),
	ANX1122_REG(ANX1122_REG_KSV_FIFO_15),
	ANX1122_REG(ANX1122_REG_HDCP_CTRL_1),
	ANX1122_REG(ANX1122_REG_HDCP_STATUS),
	ANX1122_REG(ANX1122_REG_HDCP_SHA_LENGTH_1),
	ANX1122_REG(ANX1122_REG_HDCP_SHA_LENGTH_2),
	ANX1122_REG(ANX1122_REG_HDCP_DS_M0_1),
	ANX1122_REG(ANX1122_REG_HDCP_DS_M0_2),
	ANX1122_REG(ANX1122_REG_HDCP_DS_M0_3),
	ANX1122_REG(ANX1122_REG_HDCP_DS_M0_4),
	ANX1122_REG(ANX1122_REG_HDCP_DS_M0_5),
	ANX1122_REG(ANX1122_REG_HDCP_DS_M0_6),
	ANX1122_REG(ANX1122_REG_HDCP_DS_M0_7),
	ANX1122_REG(ANX1122_REG_HDCP_DS_M0_8),
	ANX1122_REG(ANX1122_REG_HDCP_DS_BINFO_1),
	ANX1122_REG(ANX1122_REG_HDCP_DS_BINFO_2),
	ANX1122_REG(ANX1122_REG_HDCP_KSV_FIFO_W),
	ANX1122_REG(ANX1122_REG_HDCP_KSV_FIFO_ADDR_H),
	ANX1122_REG(ANX1122_REG_HDCP_KSV_FIFO_ADDR_L),
	ANX1122_REG(ANX1122_REG_HDCP_KSV_FIFO_WDATA),
	ANX1122_REG(ANX1122_REG_HDCP_KSV_FIFO_RDATA),
	ANX1122_REG(ANX1122_REG_HDCP_INT),
	ANX1122_REG(ANX1122_REG_HDCP_INT_MASK),
	ANX1122_REG(ANX1122_REG_HDCP_INT_AEC_EN),
	*/
#ifdef ANX1122_MODE_DEBUG
	ANX1122_REG(ANX1122_REG_MAIN_HSTART_1),
	ANX1122_REG(ANX1122_REG_MAIN_HSTART_2),
	ANX1122_REG(ANX1122_REG_MAIN_HSW_1),
	ANX1122_REG(ANX1122_REG_MAIN_HSW_2),
	ANX1122_REG(ANX1122_REG_MAIN_HTOTAL_1),
	ANX1122_REG(ANX1122_REG_MAIN_HTOTAL_2),
	ANX1122_REG(ANX1122_REG_MAIN_HWIDTH_1),
	ANX1122_REG(ANX1122_REG_MAIN_HWIDTH_2),
	ANX1122_REG(ANX1122_REG_MAIN_VHEIGHT_1),
	ANX1122_REG(ANX1122_REG_MAIN_VHEIGHT_2),
	ANX1122_REG(ANX1122_REG_MAIN_VSTART_1),
	ANX1122_REG(ANX1122_REG_MAIN_VSTART_2),
	ANX1122_REG(ANX1122_REG_MAIN_VSW_1),
	ANX1122_REG(ANX1122_REG_MAIN_VSW_2),
	ANX1122_REG(ANX1122_REG_MAIN_VTOTAL_1),
	ANX1122_REG(ANX1122_REG_MAIN_VTOTAL_2),
	ANX1122_REG(ANX1122_REG_MISC_CTRL_ATTRI),
	ANX1122_REG(ANX1122_REG_MISC1_CTRL_ATTRI),
#endif
	/*
	ANX1122_REG(ANX1122_REG_TU_ACTIVE_SYMBOL),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_TH_1),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_1),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_TH_2),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_2),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_TH_3),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_3),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_TH_4),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_4),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_TH_5),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_5),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_TH_6),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_6),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_TH_7),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_7),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_8),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_9),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_10),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_11),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_12),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_13),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_14),
	ANX1122_REG(ANX1122_REG_REG_MISC_CTRL),
	ANX1122_REG(ANX1122_REG_LINK_LAYER_STATE_1),
	ANX1122_REG(ANX1122_REG_LINK_LAYER_STATE_2),
	ANX1122_REG(ANX1122_REG_MAIN_ATTR_CTRL_1),
	ANX1122_REG(ANX1122_REG_MAIN_ATTR_CTRL_2),
	ANX1122_REG(ANX1122_REG_SS_OTHER_HEADER),
	ANX1122_REG(ANX1122_REG_NEW_TU_NUM),
	ANX1122_REG(ANX1122_REG_ACTIVE_SYMBOL_DIFF),
	ANX1122_REG(ANX1122_REG_ACC_ADJ_CTRL),
	ANX1122_REG(ANX1122_REG_ADJ_MIN_STEP_1),
	ANX1122_REG(ANX1122_REG_ADJ_MIN_STEP_2),
	ANX1122_REG(ANX1122_REG_ADJ_PARAM_1),
	ANX1122_REG(ANX1122_REG_ADJ_PARAM_2),
	ANX1122_REG(ANX1122_REG_ADJ_PARAM_3),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_CTRL),
	ANX1122_REG(ANX1122_REG_M_FORCE_VALUE_3),
	ANX1122_REG(ANX1122_REG_M_FORCE_VALUE_2),
	ANX1122_REG(ANX1122_REG_M_FORCE_VALUE_1),
	ANX1122_REG(ANX1122_REG_N_FORCE_VALUE_3),
	ANX1122_REG(ANX1122_REG_N_FORCE_VALUE_2),
	ANX1122_REG(ANX1122_REG_N_FORCE_VALUE_1),
	ANX1122_REG(ANX1122_REG_VB_ID_INFOR),
	ANX1122_REG(ANX1122_REG_INFORFRAM_READ_EN),
	ANX1122_REG(ANX1122_REG_INFORFRAM_ERR),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_INTR1),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_INTR2),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_INTR1_MASK),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_INTR2_MASK),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_INTR1_AEC),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_INTR2_AEC),
	ANX1122_REG(ANX1122_REG_MAIN_LINK_STATUS),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_1_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_2_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_3_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_4_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_5_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_6_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_7_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_8_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_9_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_10_SBR),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_11_SB),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_12_SB),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_13_SB),
	ANX1122_REG(ANX1122_REG_FIFO_READ_POINTER_PRE_14_SB),
	*/
	ANX1122_REG(ANX1122_REG_SDRRS_MISC),
	ANX1122_REG(ANX1122_REG_SFT_RST_AUTO_REG),
	ANX1122_REG(ANX1122_REG_SFT_RST_REG_0),
	ANX1122_REG(ANX1122_REG_SFT_RST_REG_1),
	ANX1122_REG(ANX1122_REG_SFT_RST_REG_2),
	ANX1122_REG(ANX1122_REG_SFT_RST_AUTO_REG_2),
	ANX1122_REG(ANX1122_REG_PWD_CTRL),
	ANX1122_REG(ANX1122_REG_PWD_REG),
	/*
	ANX1122_REG(ANX1122_REG_SYSTEM_CTRL_1),
	ANX1122_REG(ANX1122_REG_SYSTEM_CTRL_4),
	ANX1122_REG(ANX1122_REG_SYSTEM_STATUS_2),
	ANX1122_REG(ANX1122_REG_RC_TRAINING_RESULT),
	ANX1122_REG(ANX1122_REG_PRBS_CTRL),
	ANX1122_REG(ANX1122_REG_RCD_PN_CONVERTE),
	ANX1122_REG(ANX1122_REG_LANE_USE_AS),
	ANX1122_REG(ANX1122_REG_INFORFRAM_STATUS),
	ANX1122_REG(ANX1122_REG_SIGNAL_DEGLITCH_TIMER),
	ANX1122_REG(ANX1122_REG_HPD_IRQ_TIMER),
	ANX1122_REG(ANX1122_REG_HPD_PRGRESS_TIMER),
	ANX1122_REG(ANX1122_REG_HPD_MASK_H),
	ANX1122_REG(ANX1122_REG_HPD_MASK_L),
	ANX1122_REG(ANX1122_REG_HPD_IRQ_NEST_EN_H),
	ANX1122_REG(ANX1122_REG_HPD_IRQ_NEST_EN_L),
	ANX1122_REG(ANX1122_REG_HPD_RE_SEND_VALUE),
	ANX1122_REG(ANX1122_REG_HPD_RESEND_WAIT_TIMER_H),
	ANX1122_REG(ANX1122_REG_HPD_RESEND_WAIT_TIMER_L),
	ANX1122_REG(ANX1122_REG_HPD_IRQ_WAIT_TIMER_H),
	ANX1122_REG(ANX1122_REG_HPD_IRQ_WAIT_TIMER_L),
	ANX1122_REG(ANX1122_REG_HPD_ACTIVE_WAIT_TIMER),
	ANX1122_REG(ANX1122_REG_AUX_CH_STATUS),
	ANX1122_REG(ANX1122_REG_I2C_MASTER_STATUS),
	ANX1122_REG(ANX1122_REG_INTR_1),
	ANX1122_REG(ANX1122_REG_INTR_MASK_1),
	ANX1122_REG(ANX1122_REG_DEBUG_DATA_OUT_SEL),
	ANX1122_REG(ANX1122_REG_DEBUG_DATA),
	ANX1122_REG(ANX1122_REG_INTR_AEC_3),
	ANX1122_REG(ANX1122_REG_INTR_AEC_1),
	ANX1122_REG(ANX1122_REG_AUX_TX_TERM),
	ANX1122_REG(ANX1122_REG_SOFT_DEBUG),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_CTRL),
	ANX1122_REG(ANX1122_REG_PRBS_STATE_OUT),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_CNT_0_3),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_CNT_0_2),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_CNT_0_1),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_CNT_0_0),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_CNT_1_3),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_CNT_1_2),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_CNT_1_1),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_CNT_1_0),
	ANX1122_REG(ANX1122_REG_PRBS_ERR_IND),
	ANX1122_REG(ANX1122_REG_AUX_CH_SET),
	ANX1122_REG(ANX1122_REG_AUX_OFF_PRD),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_RST_VALUE0_H),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_RST_VALUE0_L),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_RST_VALUE1_H),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_RST_VALUE1_L),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_RST_VALUE2_H),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_RST_VALUE2_L),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_RST_VALUE3_H),
	ANX1122_REG(ANX1122_REG_SCRAMBLE_RST_VALUE3_L),
	ANX1122_REG(ANX1122_REG_NEW_MISC_CTRL),
	ANX1122_REG(ANX1122_REG_SLA_ADDR1),
	ANX1122_REG(ANX1122_REG_SLA_ADDR2),
	ANX1122_REG(ANX1122_REG_OP_LENGTH_WR),
	ANX1122_REG(ANX1122_REG_FIFO_DATA_OUT),
	ANX1122_REG(ANX1122_REG_OP_REPLY_LEN),
	ANX1122_REG(ANX1122_REG_FIFO_DATA_IN),
	ANX1122_REG(ANX1122_REG_REPLY_ENABLE),
	ANX1122_REG(ANX1122_REG_SERDES_MISC_CTRL),
	ANX1122_REG(ANX1122_REG_EQ_LOWPASS_CTRL),
	ANX1122_REG(ANX1122_REG_SERDES_TEST_CTRL),
	ANX1122_REG(ANX1122_REG_RX_TERM_CTRL),
	ANX1122_REG(ANX1122_REG_EQ_VCOM_CTRL),
	*/
	ANX1122_REG(ANX1122_REG_BOOST1_CH01_SP01),
	ANX1122_REG(ANX1122_REG_BOOST1_CH01_SP23),
	ANX1122_REG(ANX1122_REG_GAIN1_CH01_SP01),
	ANX1122_REG(ANX1122_REG_GAIN1_CH01_SP23),
	/*
	ANX1122_REG(ANX1122_REG_BG_OUT_SEL),
	ANX1122_REG(ANX1122_REG_RESERV_RX),
	*/
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL1),
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL2),
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL6),
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL7),
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL8),
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL9),
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL15),
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL16),
	ANX1122_REG(ANX1122_REG_NEW_SDS_CTRL22),
	ANX1122_REG(ANX1122_REG_SDS_DEBUG_CTRL1),
	ANX1122_REG(ANX1122_REG_SDS_DEBUG_CTRL2),
	ANX1122_REG(ANX1122_REG_SDS_DEBUG_CTRL3),
	/*
	ANX1122_REG(ANX1122_REG_SDS_STATUS2),
	ANX1122_REG(ANX1122_REG_SDS_DEBUG_DATA1),
	ANX1122_REG(ANX1122_REG_SDS_DEBUG_DATA2),
	ANX1122_REG(ANX1122_REG_SDS_DEBUG_DATAOUT_SEL),
	ANX1122_REG(ANX1122_REG_SDS_REG_DEBUG_DATA),
	ANX1122_REG(ANX1122_REG_EQ_TRAIN_BOOST1_CTRL),
	ANX1122_REG(ANX1122_REG_EQ_TRAIN_BOOST1_STEP2),
	ANX1122_REG(ANX1122_REG_EQ_TRAIN_BOOST1_STEP3),
	ANX1122_REG(ANX1122_REG_EQ_TRAIN_GAIN1_CTRL),
	ANX1122_REG(ANX1122_REG_EQ_TRAIN_GAIN1_STEP2),
	ANX1122_REG(ANX1122_REG_EQ_TRAIN_GAIN1_STEP3),
	ANX1122_REG(ANX1122_REG_VBAND_CH0_SP01),
	ANX1122_REG(ANX1122_REG_VBAND_CH0_SP23),
	ANX1122_REG(ANX1122_REG_VBAND_CH1_SP01),
	ANX1122_REG(ANX1122_REG_VBAND_CH1_SP23),
	*/
	ANX1122_REG(ANX1122_REG_KVCO_CH0_SP01),
	ANX1122_REG(ANX1122_REG_KVCO_CH0_SP23),
	ANX1122_REG(ANX1122_REG_KVCO_CH1_SP01),
	ANX1122_REG(ANX1122_REG_KVCO_CH1_SP23),
	/*
	ANX1122_REG(ANX1122_REG_RES0_SP03),
	ANX1122_REG(ANX1122_REG_RES1_SP03),
	ANX1122_REG(ANX1122_REG_RES_ADD),
	ANX1122_REG(ANX1122_REG_AUD_CTRL),
	ANX1122_REG(ANX1122_REG_AUD_RTHRD),
	ANX1122_REG(ANX1122_REG_AUD_AFETHRD),
	ANX1122_REG(ANX1122_REG_AUD_MCTRL),
	ANX1122_REG(ANX1122_REG_AUD_INTR),
	ANX1122_REG(ANX1122_REG_AUD_INTM),
	ANX1122_REG(ANX1122_REG_AUD_CS1),
	ANX1122_REG(ANX1122_REG_AUD_CS2),
	ANX1122_REG(ANX1122_REG_AUD_CS3),
	ANX1122_REG(ANX1122_REG_AUD_CS4),
	ANX1122_REG(ANX1122_REG_AUD_CS5),
	ANX1122_REG(ANX1122_REG_AUD_AAC),
	ANX1122_REG(ANX1122_REG_AEC_INTR),
	ANX1122_REG(ANX1122_REG_INTR_MASK_AEC),
	ANX1122_REG(ANX1122_REG_AUD_ACR_CTRL_1),
	ANX1122_REG(ANX1122_REG_ACR_N_SVAL_1),
	ANX1122_REG(ANX1122_REG_ACR_N_SVAL_2),
	ANX1122_REG(ANX1122_REG_ACR_N_SVAL_3),
	ANX1122_REG(ANX1122_REG_ACR_N_HVAL_1),
	ANX1122_REG(ANX1122_REG_ACR_N_HVAL_2),
	ANX1122_REG(ANX1122_REG_ACR_N_HVAL_3),
	ANX1122_REG(ANX1122_REG_ACR_M_SVAL_1),
	ANX1122_REG(ANX1122_REG_ACR_M_SVAL_2),
	ANX1122_REG(ANX1122_REG_ACR_M_SVAL_3),
	ANX1122_REG(ANX1122_REG_ACR_M_HVAL_1),
	ANX1122_REG(ANX1122_REG_ACR_M_HVAL_2),
	ANX1122_REG(ANX1122_REG_ACR_M_HVAL_3),
	ANX1122_REG(ANX1122_REG_MAUD_ADJ_1),
	ANX1122_REG(ANX1122_REG_MAUD_ADJ_2),
	ANX1122_REG(ANX1122_REG_MAUD_DELTA1_ADDR),
	ANX1122_REG(ANX1122_REG_MAUD_DELTA2_ADDR),
	ANX1122_REG(ANX1122_REG_MAUD_DELTA3_ADDR),
	ANX1122_REG(ANX1122_REG_AUD_SPL_CNT_1),
	ANX1122_REG(ANX1122_REG_AUD_SPL_CNT_2),
	ANX1122_REG(ANX1122_REG_AUD_MN_INI_MODE),
	ANX1122_REG(ANX1122_REG_AUD_DEBUG_DATAOUT_SEL),
	ANX1122_REG(ANX1122_REG_AUD_REG_DEBUG_DATA),
	ANX1122_REG(ANX1122_REG_I2S_CTRL1),
	ANX1122_REG(ANX1122_REG_I2S_CTRL2),
	ANX1122_REG(ANX1122_REG_I2S_CH_MAP),
	ANX1122_REG(ANX1122_REG_AUD_AFC_CTRL),
	ANX1122_REG(ANX1122_REG_AUD_AFC_M_STEP_H),
	ANX1122_REG(ANX1122_REG_AUD_AFC_M_STEP_L),
	ANX1122_REG(ANX1122_REG_AUD_AFC_SHIFT_A_L),
	ANX1122_REG(ANX1122_REG_AUD_AFC_SHIFT_A_H),
	ANX1122_REG(ANX1122_REG_AUD_AFC_SHIFT_B_L),
	ANX1122_REG(ANX1122_REG_AUD_AFC_SHIFT_B_H),
	ANX1122_REG(ANX1122_REG_AUDPLL_MISC_CTRL),
	ANX1122_REG(ANX1122_REG_AUDPLL_ACR_CTRL1),
	ANX1122_REG(ANX1122_REG_AUDPLL_ACR_CTRL2),
	ANX1122_REG(ANX1122_REG_ACR_N_INT),
	ANX1122_REG(ANX1122_REG_ACR_N_FRAC_1),
	ANX1122_REG(ANX1122_REG_ACR_N_FRAC_2),
	ANX1122_REG(ANX1122_REG_ACR_N_FRAC_3),
	ANX1122_REG(ANX1122_REG_ACR_PLL_DBG_1),
	ANX1122_REG(ANX1122_REG_ACR_PLL_DBG_2),
	ANX1122_REG(ANX1122_REG_ACR_CTRL_3),
	ANX1122_REG(ANX1122_REG_ACR_DBG_1),
	ANX1122_REG(ANX1122_REG_ACR_DBG_2),
	ANX1122_REG(ANX1122_REG_AUDPLL_INTR),
	ANX1122_REG(ANX1122_REG_AUDPLL_MASK_AEC),
	ANX1122_REG(ANX1122_REG_AUDPLL_FORCE_N_VALUE),
	ANX1122_REG(ANX1122_REG_AUDPLL_RESERVE),
	ANX1122_REG(ANX1122_REG_VID_CTRL),
	ANX1122_REG(ANX1122_REG_VID_BLANK_1_L),
	ANX1122_REG(ANX1122_REG_VID_BLANK_1_H),
	ANX1122_REG(ANX1122_REG_VID_BLANK_2_L),
	ANX1122_REG(ANX1122_REG_VID_BLANK_2_H),
	ANX1122_REG(ANX1122_REG_VID_BLANK_3_L),
	ANX1122_REG(ANX1122_REG_VID_BLANK_3_H),
	*/
#ifdef ANX1122_MODE_DEBUG
	ANX1122_REG(ANX1122_REG_H_RES_LOW),
	ANX1122_REG(ANX1122_REG_H_RES_HIGH),
	ANX1122_REG(ANX1122_REG_V_RES_LOW),
	ANX1122_REG(ANX1122_REG_V_RES_HIGH),
	ANX1122_REG(ANX1122_REG_ACT_PIX_LOW),
	ANX1122_REG(ANX1122_REG_ACT_PIX_HIGH),
	ANX1122_REG(ANX1122_REG_ACT_LINE_LOW),
	ANX1122_REG(ANX1122_REG_ACT_LINE_HIGH),
	ANX1122_REG(ANX1122_REG_VSYNC_WIDTH),
	ANX1122_REG(ANX1122_REG_ACT_LINE_TO_VSYNC),
	ANX1122_REG(ANX1122_REG_SYNC_STATUS),
	ANX1122_REG(ANX1122_REG_H_F_PORCH_LOW),
	ANX1122_REG(ANX1122_REG_H_F_PORCH_HIGH),
	ANX1122_REG(ANX1122_REG_HSYNC_WIDTH_LOW),
	ANX1122_REG(ANX1122_REG_HSYNC_WIDTH_HIGH),
#endif
	/*
	ANX1122_REG(ANX1122_REG_BIT0_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT1_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT2_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT3_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT4_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT5_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT6_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT7_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT8_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT9_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT10_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT11_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT12_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT13_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT14_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT15_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT16_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT17_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT18_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT19_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT20_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT21_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT22_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT23_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT24_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT25_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT26_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT27_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT28_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT29_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT30_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT31_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT32_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT33_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT34_MATRIX),
	ANX1122_REG(ANX1122_REG_BIT35_MATRIX),
	ANX1122_REG(ANX1122_REG_VID_INT),
	ANX1122_REG(ANX1122_REG_VID_INT_MASK),
	*/
	ANX1122_REG(ANX1122_REG_LVDS_CTRL),
	ANX1122_REG(ANX1122_REG_LVDS_JEIDA_CTRL_BIT),
	ANX1122_REG(ANX1122_REG_LVDS_PORT1_CLK),
	ANX1122_REG(ANX1122_REG_LVDS_PORT2_CLK),
	ANX1122_REG(ANX1122_REG_LVDS_SWAP_0_1),
	ANX1122_REG(ANX1122_REG_LVDS_SWAP_2_3),
	ANX1122_REG(ANX1122_REG_LVDS_SWAP_4_5),
	ANX1122_REG(ANX1122_REG_LVDS_SWAP_6_7),
	ANX1122_REG(ANX1122_REG_LVDS_SWAP_8_9),
	ANX1122_REG(ANX1122_REG_LVDS_SWAP_10_11),
	ANX1122_REG(ANX1122_REG_LVDS_PN_INV_H),
	ANX1122_REG(ANX1122_REG_LVDS_PN_INV_L),
	ANX1122_REG(ANX1122_REG_LVDS_STATUS),
	ANX1122_REG(ANX1122_REG_LVDS_PWRSEQ_CTRL),
	ANX1122_REG(ANX1122_REG_LVDS_POWERUP_DELAY1),
	ANX1122_REG(ANX1122_REG_LVDS_POWERUP_DELAY2),
	ANX1122_REG(ANX1122_REG_LVDS_POWERUP_DELAY3),
	ANX1122_REG(ANX1122_REG_LVDS_POWERDOWN_DELAY1),
	ANX1122_REG(ANX1122_REG_LVDS_POWERDOWN_DELAY2),
	ANX1122_REG(ANX1122_REG_LVDS_POWERDOWN_DELAY3),
	ANX1122_REG(ANX1122_REG_LVDS_POWERDOWN_MIN_LENG),
	ANX1122_REG(ANX1122_REG_LVDS_PWRSEQ_SW_CTRL_0),
	ANX1122_REG(ANX1122_REG_LVDS_PWRSEQ_SW_CTRL_1),
	ANX1122_REG(ANX1122_REG_LVDS_PWRSEQ_STATUS),
	ANX1122_REG(ANX1122_REG_LVDS_PD_1),
	ANX1122_REG(ANX1122_REG_LVDS_PD_2),
	ANX1122_REG(ANX1122_REG_LVDS_CTRL_1),
	ANX1122_REG(ANX1122_REG_LVDS_CTRL_2),
	ANX1122_REG(ANX1122_REG_LVDS_TEST),
	ANX1122_REG(ANX1122_REG_LVDS_SSC_CTRL_1),
	ANX1122_REG(ANX1122_REG_LVDS_SSC_CTRL_2),
	ANX1122_REG(ANX1122_REG_LVDS_SSC_CTRL_3),
	ANX1122_REG(ANX1122_REG_LVDS_RST_CTRL),
	/*
	ANX1122_REG(ANX1122_REG_VIDPLL_MISC_CTRL),
	ANX1122_REG(ANX1122_REG_VIDPLL_DITHER_CTRL),
	ANX1122_REG(ANX1122_REG_VIDPLL_AUTO_ADJ),
	ANX1122_REG(ANX1122_REG_VIDPLL_CTRL),
	ANX1122_REG(ANX1122_REG_VIDPLL_DEBUG_DATAOUT_SEL),
	ANX1122_REG(ANX1122_REG_VIDPLL_REG_DEBUG_DATA),
	ANX1122_REG(ANX1122_REG_VIDPLL_BAND_CTRL),
	ANX1122_REG(ANX1122_REG_VIDPLL_FORCE_N),
	ANX1122_REG(ANX1122_REG_VPLL_RESERVE_BIT),
	*/
	{ }, /* end of list */
};

static int anx1122_debug_regs_show(struct seq_file *s, void *unused)
{
	struct anx1122_bridge *anx = s->private;
	struct anx1122_reg *r;
	u8 data;
	int ret;

	for (r = anx1122_all_regs; r->name != NULL; r++) {
		ret = anx1122_read_data(anx, r->addr, &data, 1);
		if (ret < 0) {
			seq_printf(s, "error reading %s %08x, ret %d\n",
					r->name, r->addr, ret);
			return ret;
		}
		seq_printf(s, "%40s %08x: %02x\n", r->name, r->addr, data);
	}

	return 0;
}

static int anx1122_debug_regs_open(struct inode *inode, struct file *file)
{
	return single_open(file, anx1122_debug_regs_show, inode->i_private);
}

static const struct file_operations anx1122_debug_regs_fops = {
	.open           = anx1122_debug_regs_open,
	.read           = seq_read,
	.llseek         = seq_lseek,
	.release        = single_release,
};

static int anx1122_debug_hpd_get(void *anx_ptr, u64 *val)
{
	struct anx1122_bridge *anx = anx_ptr;
	u8 reg_val;
	int ret;

	ret = anx1122_read_data(anx, ANX1122_REG_TOP_IO_HPD_CTRL, &reg_val, 1);
	if (ret >= 0) {
		*val = 0x1 & (reg_val >> 7);
		ret = 0;
	}

	return ret;
}
static int anx1122_debug_hpd_set(void *anx_ptr, u64 val)
{
	struct anx1122_bridge *anx = anx_ptr;
	int ret;

	ret = anx1122_write_data(anx, ANX1122_REG_TOP_IO_HPD_CTRL,
			val ? 0x80 : 0);

	return ret;
}
DEFINE_SIMPLE_ATTRIBUTE(anx1122_debug_hpd_fops, anx1122_debug_hpd_get,
		anx1122_debug_hpd_set, "%llu\n");

static int anx1122_debug_hpd_pulse(void *anx, u64 val)
{
	anx1122_write_data(anx, ANX1122_REG_TOP_IO_HPD_CTRL, 0x80);
	udelay(500);
	return anx1122_write_data(anx, ANX1122_REG_TOP_IO_HPD_CTRL, 0);
}
DEFINE_SIMPLE_ATTRIBUTE(anx1122_debug_hpd_pulse_fops, anx1122_debug_hpd_get,
		anx1122_debug_hpd_pulse, "%llu\n");

static int anx1122_debug_set_power_get(void *anx_ptr, u64 *val)
{
	struct anx1122_bridge *anx = anx_ptr;
	u8 reg_val;
	int ret;

	ret = anx1122_read_data(anx, ANX1122_REG_SET_POWER, &reg_val, 1);
	if (ret >= 0) {
		*val = reg_val;
		ret = 0;
	}

	return ret;
}
static int anx1122_debug_set_power_set(void *anx, u64 val)
{
	return anx1122_write_data(anx, ANX1122_REG_SET_POWER,
			val == 0x2 ? 0x2 : 0x1);
}
DEFINE_SIMPLE_ATTRIBUTE(anx1122_debug_set_power_fops,
		anx1122_debug_set_power_get, anx1122_debug_set_power_set,
		"%llu\n");

void anx1122_debug_init(struct anx1122_bridge *anx)
{
	struct dentry *parent, *regs, *hpd, *hpd_pulse, *set_power;

	parent = debugfs_create_dir("anx1122_bridge", NULL);
	if (IS_ERR_OR_NULL(parent)) {
		DRM_ERROR("could not create anx1122 debugfs, %ld\n",
				PTR_ERR(parent));
		return;
	}
	regs = debugfs_create_file("registers", S_IRUGO, parent, anx,
			&anx1122_debug_regs_fops);
	if (IS_ERR_OR_NULL(regs)) {
		DRM_ERROR("could not create anx1122 debugfs, %ld\n",
				PTR_ERR(regs));
		return;
	}
	hpd = debugfs_create_file("hpd", S_IRUGO | S_IWUGO, parent, anx,
			&anx1122_debug_hpd_fops);
	if (IS_ERR_OR_NULL(hpd)) {
		DRM_ERROR("could not create anx1122 debugfs, %ld\n",
				PTR_ERR(hpd));
		return;
	}
	hpd_pulse = debugfs_create_file("hpd_pulse", S_IRUGO | S_IWUGO, parent,
			anx, &anx1122_debug_hpd_pulse_fops);
	if (IS_ERR_OR_NULL(hpd_pulse)) {
		DRM_ERROR("could not create anx1122 debugfs, %ld\n",
				PTR_ERR(hpd_pulse));
		return;
	}
	set_power = debugfs_create_file("set_power", S_IRUGO | S_IWUGO, parent,
			anx, &anx1122_debug_set_power_fops);
	if (IS_ERR_OR_NULL(set_power)) {
		DRM_ERROR("could not create anx1122 debugfs, %ld\n",
				PTR_ERR(set_power));
		return;
	}
}
