\section{Anexos}

\subsection{Descripciones}

\lstinputlisting[
	language=verilog,
	label=prog:fsm1h,
	caption={Descripción de un sumador de 8 bits con \textit{Carry} de entrada.}
]{
	../../Proyectos/Adder_Cin/Adder_Cin.v
}

\enter

\enter

\lstinputlisting[
	language=verilog,
	label=prog:fsm1hm,
	caption={Descripción de un sumador completo de 8 bits \(con \textit{Carry} de entrada y de salida\).}
]{
	../../Proyectos/Full_Adder/Full_Adder.v
}

\enter

\enter

\lstinputlisting[
	language=verilog,
	label=prog:fsmcomp1h,
	caption={Descripción de un sumador-restador de 8 bits.}
]{
	../../Proyectos/Adder_Subtractor/Adder_Subtractor.v
}


\newpage
\subsection{Bancos de prueba}

\lstinputlisting[
	language=verilog,
	%label=prog:asign,
	caption={\textit{Testbench} para \autoref{prog:fsm1h}, \autoref{prog:fsm1hm}, \autoref{prog:fsmcomp1h} y \autoref{prog:fsmcompmin}.}
]{
	../../Proyectos/Adder_Cin/simulation/modelsim/Adder_Ci.vt
}

\enter

\enter

\lstinputlisting[
language=verilog,
%label=prog:asignF,
caption={\textit{Testbench} para \autoref{prog:fsm2reg} y \autoref{prog:fsm1reg}.}
]{
	../../Quartus/FSM/simulation/modelsim/FSM_regs.vt
}





