set tool_name "ModelSim (Verilog)"
set corner_file_list {
	{{"Slow Model"} {BP.vo BP_v.sdo}}
	{{"Fast Model"} {BP_fast.vo BP_v_fast.sdo}}
}
