Fitter report for cnc3_v1_5
Wed Dec 22 11:54:19 2021
Quartus Prime Version 19.1.0 Build 670 09/22/2019 SJ Standard Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Bidir Pins
 16. Dual Purpose and Dedicated Pins
 17. I/O Bank Usage
 18. All Package Pins
 19. PLL Summary
 20. PLL Usage
 21. I/O Assignment Warnings
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. Pad To Core Delay Chain Fanout
 25. Control Signals
 26. Global & Other Fast Signals
 27. Non-Global High Fan-Out Signals
 28. Fitter RAM Summary
 29. Routing Usage Summary
 30. LAB Logic Elements
 31. LAB-wide Signals
 32. LAB Signals Sourced
 33. LAB Signals Sourced Out
 34. LAB Distinct Inputs
 35. I/O Rules Summary
 36. I/O Rules Details
 37. I/O Rules Matrix
 38. Fitter Device Options
 39. Operating Settings and Conditions
 40. Estimated Delay Added for Hold Timing Summary
 41. Estimated Delay Added for Hold Timing Details
 42. Fitter Messages
 43. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Dec 22 11:54:19 2021           ;
; Quartus Prime Version              ; 19.1.0 Build 670 09/22/2019 SJ Standard Edition ;
; Revision Name                      ; cnc3_v1_5                                       ;
; Top-level Entity Name              ; top                                             ;
; Family                             ; MAX 10                                          ;
; Device                             ; 10M16SCE144C8G                                  ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 7,500 / 15,840 ( 47 % )                         ;
;     Total combinational functions  ; 7,046 / 15,840 ( 44 % )                         ;
;     Dedicated logic registers      ; 4,250 / 15,840 ( 27 % )                         ;
; Total registers                    ; 4308                                            ;
; Total pins                         ; 94 / 101 ( 93 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 1,280 / 562,176 ( < 1 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 90 ( 0 % )                                  ;
; Total PLLs                         ; 1 / 1 ( 100 % )                                 ;
; UFM blocks                         ; 0 / 1 ( 0 % )                                   ;
; ADC blocks                         ; 0                                               ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 10M16SCE144C8G                        ;                                       ;
; Maximum processors allowed for parallel compilation                ; 6                                     ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Fit Attempts to Skip                                               ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                ; 3.3-V LVCMOS                          ;                                       ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                    ; On                                    ; On                                    ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                           ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Regenerate Full Fit Report During ECO Compiles                     ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; PCI I/O                                                            ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input              ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 6           ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.56        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;  11.4%      ;
;     Processor 3            ;  11.3%      ;
;     Processor 4            ;  11.2%      ;
;     Processor 5            ;  11.2%      ;
;     Processor 6            ;  11.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                              ;
+-----------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                          ; Action          ; Operation        ; Reason                          ; Node Port ; Node Port Name ; Destination Node                                                                                           ; Destination Port ; Destination Port Name ;
+-----------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|lock ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|lock~_Duplicate_1 ; Q                ;                       ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|lock ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; gen_load~output                                                                                            ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|sclk ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|sclk~_Duplicate_1 ; Q                ;                       ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|sclk ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; gen_sclk~output                                                                                            ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|sdo  ; Duplicated      ; Register Packing ; Fast Output Register assignment ; Q         ;                ; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|sdo~_Duplicate_1  ; Q                ;                       ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|sdo  ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; gen_sdo~output                                                                                             ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|A_reg      ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; enc_A[2]~input                                                                                             ; O                ;                       ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|B_reg      ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; enc_B[2]~input                                                                                             ; O                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|U[0]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; U[0]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|U[1]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; U[1]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|U[2]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; U[2]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|V[0]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; V[0]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|V[1]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; V[1]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|V[2]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; V[2]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|X[0]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; X[0]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|X[1]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; X[1]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|X[2]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; X[2]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|X[3]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; X[3]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|X[4]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; X[4]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|Y[0]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; Y[0]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|Y[1]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; Y[1]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|Y[2]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; Y[2]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|Y[3]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; Y[3]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|Y[4]                                      ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; Y[4]~output                                                                                                ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[0]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[0]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[1]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[1]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[2]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[2]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[3]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[3]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[4]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[4]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[5]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[5]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[6]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[6]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[7]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[7]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[8]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[8]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[9]                                                    ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[9]~output                                                                                               ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[10]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[10]~output                                                                                              ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[11]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[11]~output                                                                                              ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[12]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[12]~output                                                                                              ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[13]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[13]~output                                                                                              ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[14]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[14]~output                                                                                              ; I                ;                       ;
; mcu_main:mcu_inst|main:main_inst|rddata[15]                                                   ; Packed Register ; Register Packing ; Fast Output Register assignment ; Q         ;                ; ad[15]~output                                                                                              ; I                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~16                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[15]~input                                                                                               ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~17                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[14]~input                                                                                               ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~18                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[13]~input                                                                                               ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~19                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[12]~input                                                                                               ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~20                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[11]~input                                                                                               ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~21                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[10]~input                                                                                               ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~22                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[9]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~23                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[8]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~24                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[7]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~25                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[6]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~26                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[5]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~27                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[4]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~28                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[3]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~29                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[2]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~30                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[1]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad_reg~31                                               ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ad[0]~input                                                                                                ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|adv~1                                                   ; Inverted        ; Register Packing ; Fast Input Register assignment  ; Q         ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|adv~1                                                   ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; nadv~input                                                                                                 ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|adv~1INV                                                ; Created         ; Register Packing ; Fast Input Register assignment  ; COMBOUT   ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|bl~2                                                    ; Inverted        ; Register Packing ; Fast Input Register assignment  ; Q         ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|bl~2                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; nbl[1]~input                                                                                               ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|bl~2INV                                                 ; Created         ; Register Packing ; Fast Input Register assignment  ; COMBOUT   ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|bl~3                                                    ; Inverted        ; Register Packing ; Fast Input Register assignment  ; Q         ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|bl~3                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; nbl[0]~input                                                                                               ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|bl~3INV                                                 ; Created         ; Register Packing ; Fast Input Register assignment  ; COMBOUT   ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|cs~0                                                    ; Inverted        ; Register Packing ; Fast Input Register assignment  ; Q         ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|cs~0                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; ne~input                                                                                                   ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|cs~0INV                                                 ; Created         ; Register Packing ; Fast Input Register assignment  ; COMBOUT   ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|we~1                                                    ; Inverted        ; Register Packing ; Fast Input Register assignment  ; Q         ;                ;                                                                                                            ;                  ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|we~1                                                    ; Packed Register ; Register Packing ; Fast Input Register assignment  ; Q         ;                ; nwe~input                                                                                                  ; O                ;                       ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|we~1INV                                                 ; Created         ; Register Packing ; Fast Input Register assignment  ; COMBOUT   ;                ;                                                                                                            ;                  ;                       ;
+-----------------------------------------------------------------------------------------------+-----------------+------------------+---------------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                                   ;
+-----------------------------+----------------+--------------+------------+---------------+----------------------------+
; Name                        ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source             ;
+-----------------------------+----------------+--------------+------------+---------------+----------------------------+
; Fast Input Register         ; top            ;              ; OK220      ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; adc_miso   ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; enc_A[0]   ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; enc_A[1]   ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; enc_B[0]   ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; enc_B[1]   ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; enc_Z[0]   ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; enc_Z[1]   ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; enc_Z[2]   ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; noe        ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; sig_in[0]  ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; sig_in[1]  ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; sig_in[2]  ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; sig_in[3]  ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; sig_in[4]  ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; sig_in[5]  ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; sig_in[6]  ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; sig_in[7]  ; on            ; Compiler or HDL Assignment ;
; Fast Input Register         ; top            ;              ; wire_break ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[0]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[10]     ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[11]     ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[12]     ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[13]     ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[14]     ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[15]     ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[1]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[2]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[3]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[4]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[5]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[6]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[7]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[8]      ; on            ; Compiler or HDL Assignment ;
; Fast Output Enable Register ; top            ;              ; ad[9]      ; on            ; Compiler or HDL Assignment ;
+-----------------------------+----------------+--------------+------------+---------------+----------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 11572 ) ; 0.00 % ( 0 / 11572 )       ; 0.00 % ( 0 / 11572 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 11572 ) ; 0.00 % ( 0 / 11572 )       ; 0.00 % ( 0 / 11572 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 11556 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 16 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Work/Meatec/Main/cnc3/Quartus/cnc3/output_files/cnc3_v1_5.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 7,500 / 15,840 ( 47 % )   ;
;     -- Combinational with no register       ; 3250                      ;
;     -- Register only                        ; 454                       ;
;     -- Combinational with a register        ; 3796                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 2654                      ;
;     -- 3 input functions                    ; 2524                      ;
;     -- <=2 input functions                  ; 1868                      ;
;     -- Register only                        ; 454                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 5262                      ;
;     -- arithmetic mode                      ; 1784                      ;
;                                             ;                           ;
; Total registers*                            ; 4,308 / 16,306 ( 26 % )   ;
;     -- Dedicated logic registers            ; 4,250 / 15,840 ( 27 % )   ;
;     -- I/O registers                        ; 58 / 466 ( 12 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 574 / 990 ( 58 % )        ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 94 / 101 ( 93 % )         ;
;     -- Clock pins                           ; 6 / 6 ( 100 % )           ;
;     -- Dedicated input pins                 ; 1 / 1 ( 100 % )           ;
;                                             ;                           ;
; M9Ks                                        ; 2 / 61 ( 3 % )            ;
; UFM blocks                                  ; 0 / 1 ( 0 % )             ;
; Total block memory bits                     ; 1,280 / 562,176 ( < 1 % ) ;
; Total block memory implementation bits      ; 18,432 / 562,176 ( 3 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )            ;
; PLLs                                        ; 1 / 1 ( 100 % )           ;
; Global signals                              ; 3                         ;
;     -- Global clocks                        ; 3 / 20 ( 15 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Remote update blocks                        ; 0 / 1 ( 0 % )             ;
; Oscillator blocks                           ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 12.4% / 11.7% / 13.4%     ;
; Peak interconnect usage (total/H/V)         ; 30.3% / 26.7% / 35.3%     ;
; Maximum fan-out                             ; 4308                      ;
; Highest non-global fan-out                  ; 1788                      ;
; Total fan-out                               ; 39621                     ;
; Average fan-out                             ; 3.34                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 7500 / 15840 ( 47 % ) ; 0 / 15840 ( 0 % )              ;
;     -- Combinational with no register       ; 3250                  ; 0                              ;
;     -- Register only                        ; 454                   ; 0                              ;
;     -- Combinational with a register        ; 3796                  ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 2654                  ; 0                              ;
;     -- 3 input functions                    ; 2524                  ; 0                              ;
;     -- <=2 input functions                  ; 1868                  ; 0                              ;
;     -- Register only                        ; 454                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 5262                  ; 0                              ;
;     -- arithmetic mode                      ; 1784                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 4308                  ; 0                              ;
;     -- Dedicated logic registers            ; 4250 / 15840 ( 27 % ) ; 0 / 15840 ( 0 % )              ;
;     -- I/O registers                        ; 116                   ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 574 / 990 ( 58 % )    ; 0 / 990 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 94                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 90 ( 0 % )        ; 0 / 90 ( 0 % )                 ;
; Total memory bits                           ; 1280                  ; 0                              ;
; Total RAM block bits                        ; 18432                 ; 0                              ;
; PLL                                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; M9K                                         ; 2 / 61 ( 3 % )        ; 0 / 61 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )        ; 1 / 24 ( 4 % )                 ;
; User Flash Memory                           ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
; Double data rate I/O input circuitry        ; 21 / 80 ( 26 % )      ; 0 / 80 ( 0 % )                 ;
; Double Data Rate I/O output circuitry       ; 35 / 320 ( 10 % )     ; 0 / 320 ( 0 % )                ;
; Analog-to-Digital Converter                 ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )                  ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 4326                  ; 2                              ;
;     -- Registered Input Connections         ; 4307                  ; 0                              ;
;     -- Output Connections                   ; 18                    ; 4310                           ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 39620                 ; 4321                           ;
;     -- Registered Connections               ; 18594                 ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 32                    ; 4312                           ;
;     -- hard_block:auto_generated_inst       ; 4312                  ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 27                    ; 2                              ;
;     -- Output Ports                         ; 51                    ; 2                              ;
;     -- Bidir Ports                          ; 16                    ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                  ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ; Slew Rate ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+
; OK220      ; 22    ; 1B       ; 0            ; 12           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; adc_miso   ; 132   ; 8        ; 12           ; 17           ; 28           ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_A[0]   ; 123   ; 8        ; 14           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_A[1]   ; 127   ; 8        ; 14           ; 17           ; 28           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_A[2]   ; 10    ; 1A       ; 25           ; 24           ; 21           ; 0                     ; 3                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_B[0]   ; 124   ; 8        ; 14           ; 17           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_B[1]   ; 130   ; 8        ; 12           ; 17           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_B[2]   ; 11    ; 1A       ; 25           ; 23           ; 14           ; 0                     ; 3                  ; no     ; yes            ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_Z[0]   ; 126   ; 8        ; 14           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_Z[1]   ; 131   ; 8        ; 12           ; 17           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; enc_Z[2]   ; 12    ; 1A       ; 25           ; 23           ; 21           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; gen24      ; 27    ; 2        ; 0            ; 9            ; 21           ; 2                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVCMOS ; --                        ; User                 ; 0         ;
; nadv       ; 74    ; 5        ; 50           ; 2            ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes           ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; nbl[0]     ; 100   ; 6        ; 50           ; 22           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes           ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; nbl[1]     ; 89    ; 6        ; 50           ; 14           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes           ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; ne         ; 77    ; 5        ; 50           ; 2            ; 14           ; 1                     ; 1                  ; no     ; yes            ; yes           ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; noe        ; 76    ; 5        ; 50           ; 2            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; nwe        ; 75    ; 5        ; 50           ; 2            ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes           ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sig_in[0]  ; 33    ; 2        ; 0            ; 3            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sig_in[1]  ; 32    ; 2        ; 0            ; 3            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sig_in[2]  ; 30    ; 2        ; 0            ; 7            ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sig_in[3]  ; 29    ; 2        ; 0            ; 8            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sig_in[4]  ; 28    ; 2        ; 0            ; 8            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sig_in[5]  ; 26    ; 2        ; 0            ; 9            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sig_in[6]  ; 25    ; 1B       ; 0            ; 11           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; sig_in[7]  ; 24    ; 1B       ; 0            ; 11           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
; wire_break ; 21    ; 1B       ; 0            ; 12           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ; 0         ;
+------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+-----------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; U[0]        ; 45    ; 3        ; 8            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; U[1]        ; 46    ; 3        ; 14           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; U[2]        ; 47    ; 3        ; 14           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; V[0]        ; 56    ; 3        ; 21           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; V[1]        ; 57    ; 3        ; 21           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; V[2]        ; 58    ; 3        ; 24           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X[0]        ; 38    ; 3        ; 3            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X[1]        ; 39    ; 3        ; 6            ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X[2]        ; 41    ; 3        ; 6            ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X[3]        ; 43    ; 3        ; 6            ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; X[4]        ; 44    ; 3        ; 8            ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Y[0]        ; 48    ; 3        ; 16           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Y[1]        ; 50    ; 3        ; 16           ; 0            ; 14           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Y[2]        ; 52    ; 3        ; 16           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Y[3]        ; 54    ; 3        ; 19           ; 0            ; 21           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; Y[4]        ; 55    ; 3        ; 21           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_csn     ; 141   ; 8        ; 8            ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_mosi    ; 140   ; 8        ; 8            ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; adc_sclk    ; 135   ; 8        ; 10           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; center_n    ; 59    ; 3        ; 24           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; current[0]  ; 111   ; 7        ; 48           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; current[1]  ; 110   ; 7        ; 48           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; current[2]  ; 106   ; 6        ; 50           ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; current[3]  ; 105   ; 6        ; 50           ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; current[4]  ; 102   ; 6        ; 50           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; current[5]  ; 101   ; 6        ; 50           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dir         ; 14    ; 1A       ; 25           ; 22           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; drum_fwd    ; 120   ; 8        ; 19           ; 17           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; drum_rev    ; 119   ; 7        ; 28           ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; drum_vel[0] ; 118   ; 7        ; 30           ; 30           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; drum_vel[1] ; 114   ; 7        ; 38           ; 30           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; drum_vel[2] ; 113   ; 7        ; 38           ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; estop       ; 61    ; 4        ; 34           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gen_load    ; 69    ; 4        ; 43           ; 0            ; 7            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gen_sclk    ; 70    ; 4        ; 43           ; 0            ; 0            ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gen_sdo     ; 66    ; 4        ; 41           ; 0            ; 28           ; yes             ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hv_ena      ; 64    ; 4        ; 38           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; hv_lvl      ; 65    ; 4        ; 38           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ind_load    ; 8     ; 1A       ; 25           ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ind_sclk    ; 7     ; 1A       ; 25           ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ind_sdo     ; 6     ; 1A       ; 25           ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; led_n       ; 112   ; 7        ; 41           ; 30           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; nirq        ; 78    ; 5        ; 50           ; 8            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; oe          ; 60    ; 3        ; 24           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; pump_ena    ; 62    ; 4        ; 34           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; res[0]      ; 17    ; 1B       ; 0            ; 14           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; res[1]      ; 121   ; 8        ; 19           ; 17           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; res[2]      ; 122   ; 8        ; 16           ; 17           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_ena      ; 15    ; 1B       ; 0            ; 15           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sd_oe_n     ; 134   ; 8        ; 10           ; 17           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; step        ; 13    ; 1A       ; 25           ; 22           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------+
; Name   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Output Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                    ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------+
; ad[0]  ; 90    ; 6        ; 50           ; 15           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[10] ; 86    ; 5        ; 50           ; 11           ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[11] ; 85    ; 5        ; 50           ; 11           ; 22           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[12] ; 84    ; 5        ; 50           ; 11           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[13] ; 81    ; 5        ; 50           ; 8            ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[14] ; 80    ; 5        ; 50           ; 8            ; 0            ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[15] ; 79    ; 5        ; 50           ; 8            ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[1]  ; 91    ; 6        ; 50           ; 15           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[2]  ; 92    ; 6        ; 50           ; 16           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[3]  ; 93    ; 6        ; 50           ; 16           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[4]  ; 96    ; 6        ; 50           ; 21           ; 22           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[5]  ; 97    ; 6        ; 50           ; 21           ; 7            ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[6]  ; 98    ; 6        ; 50           ; 21           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[7]  ; 99    ; 6        ; 50           ; 22           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[8]  ; 88    ; 6        ; 50           ; 14           ; 21           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
; ad[9]  ; 87    ; 5        ; 50           ; 11           ; 14           ; 0                     ; 1                  ; no     ; yes            ; yes             ; no                     ; no            ; 2         ; yes             ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                ; --                        ; no                         ; User                 ; 0 pF                 ; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16 (inverted) ;
+--------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------+-----------------+------------+----------+--------------+--------------+------------------+--------------------+---------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                        ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+
; Location ; Pin Name                                           ; Reserved As                    ; User Signal Name   ; Pin Type         ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+
; 15       ; JTAGEN                                             ; Use as regular IO              ; sd_ena             ; Dual Purpose Pin ;
; 16       ; DIFFIO_RX_L11n, DIFFOUT_L11n, TMS, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TMS~       ; Dual Purpose Pin ;
; 18       ; DIFFIO_RX_L11p, DIFFOUT_L11p, TCK, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TCK~       ; Dual Purpose Pin ;
; 19       ; DIFFIO_RX_L12n, DIFFOUT_L12n, TDI, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDI~       ; Dual Purpose Pin ;
; 20       ; DIFFIO_RX_L12p, DIFFOUT_L12p, TDO, Low_Speed       ; Reserved as secondary function ; ~ALTERA_TDO~       ; Dual Purpose Pin ;
; 121      ; DIFFIO_RX_T28n, DIFFOUT_T28n, DEV_CLRn, Low_Speed  ; Use as regular IO              ; res[1]             ; Dual Purpose Pin ;
; 122      ; DEV_OE                                             ; Use as regular IO              ; res[2]             ; Dual Purpose Pin ;
; 126      ; CONFIG_SEL, Low_Speed                              ; Use as regular IO              ; enc_Z[0]           ; Dual Purpose Pin ;
; 129      ; nCONFIG, Low_Speed                                 ; Reserved as secondary function ; ~ALTERA_nCONFIG~   ; Dual Purpose Pin ;
; 134      ; DIFFIO_RX_T34n, DIFFOUT_T34n, CRC_ERROR, Low_Speed ; Use as regular IO              ; sd_oe_n            ; Dual Purpose Pin ;
; 136      ; DIFFIO_RX_T36p, DIFFOUT_T36p, nSTATUS, Low_Speed   ; Reserved as secondary function ; ~ALTERA_nSTATUS~   ; Dual Purpose Pin ;
; 138      ; DIFFIO_RX_T36n, DIFFOUT_T36n, CONF_DONE, Low_Speed ; Reserved as secondary function ; ~ALTERA_CONF_DONE~ ; Dual Purpose Pin ;
+----------+----------------------------------------------------+--------------------------------+--------------------+------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1A       ; 8 / 8 ( 100 % )   ; 3.3V          ; --           ;
; 1B       ; 10 / 10 ( 100 % ) ; 3.3V          ; --           ;
; 2        ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ;
; 3        ; 18 / 18 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ;
; 5        ; 12 / 12 ( 100 % ) ; 3.3V          ; --           ;
; 6        ; 15 / 15 ( 100 % ) ; 3.3V          ; --           ;
; 7        ; 7 / 7 ( 100 % )   ; 3.3V          ; --           ;
; 8        ; 17 / 17 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                 ; Dir.   ; I/O Standard          ; Voltage   ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
; 1        ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 2        ;            ; --       ; VCCA6                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 3        ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 4        ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 5        ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 6        ; 0          ; 1A       ; ind_sdo                                        ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 7        ; 2          ; 1A       ; ind_sclk                                       ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 4          ; 1A       ; ind_load                                       ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 9        ;            ; 1A       ; VCCIO1A                                        ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 10       ; 6          ; 1A       ; enc_A[2]                                       ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 11       ; 8          ; 1A       ; enc_B[2]                                       ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 12       ; 10         ; 1A       ; enc_Z[2]                                       ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 13       ; 12         ; 1A       ; step                                           ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 14       ; 14         ; 1A       ; dir                                            ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 15       ; 18         ; 1B       ; sd_ena                                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 16       ; 20         ; 1B       ; ~ALTERA_TMS~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 17       ; 21         ; 1B       ; res[0]                                         ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 22         ; 1B       ; ~ALTERA_TCK~ / RESERVED_INPUT                  ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; Off          ;
; 19       ; 24         ; 1B       ; ~ALTERA_TDI~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3 V Schmitt Trigger ;           ; Row I/O    ; N               ; no       ; On           ;
; 20       ; 26         ; 1B       ; ~ALTERA_TDO~                                   ; output ; 3.3-V LVCMOS          ;           ; Row I/O    ; N               ; no       ; Off          ;
; 21       ; 28         ; 1B       ; wire_break                                     ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 22       ; 30         ; 1B       ; OK220                                          ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 23       ;            ; 1B       ; VCCIO1B                                        ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1B       ; sig_in[7]                                      ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 34         ; 1B       ; sig_in[6]                                      ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ; 40         ; 2        ; sig_in[5]                                      ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 27       ; 42         ; 2        ; gen24                                          ; input  ; 3.3-V LVCMOS          ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 44         ; 2        ; sig_in[4]                                      ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ; 46         ; 2        ; sig_in[3]                                      ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 30       ; 49         ; 2        ; sig_in[2]                                      ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ;            ; 2        ; VCCIO2                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 32       ; 64         ; 2        ; sig_in[1]                                      ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 66         ; 2        ; sig_in[0]                                      ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ;            ; --       ; VCCA2                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 35       ;            ; --       ; VCCA1                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 36       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 37       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 38       ; 68         ; 3        ; X[0]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 39       ; 70         ; 3        ; X[1]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 40       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 41       ; 72         ; 3        ; X[2]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 42       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 43       ; 74         ; 3        ; X[3]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 76         ; 3        ; X[4]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 78         ; 3        ; U[0]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 46       ; 92         ; 3        ; U[1]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 47       ; 94         ; 3        ; U[2]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 97         ; 3        ; Y[0]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ; 3        ; VCCIO3                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 50       ; 96         ; 3        ; Y[1]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 51       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 52       ; 98         ; 3        ; Y[2]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 53       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 54       ; 100        ; 3        ; Y[3]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 55       ; 104        ; 3        ; Y[4]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 56       ; 106        ; 3        ; V[0]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 108        ; 3        ; V[1]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 110        ; 3        ; V[2]                                           ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 112        ; 3        ; center_n                                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 114        ; 3        ; oe                                             ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 133        ; 4        ; estop                                          ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 62       ; 134        ; 4        ; pump_ena                                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 63       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 64       ; 140        ; 4        ; hv_ena                                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 142        ; 4        ; hv_lvl                                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 66       ; 144        ; 4        ; gen_sdo                                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 67       ;            ; 4        ; VCCIO4                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 68       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 69       ; 152        ; 4        ; gen_load                                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 154        ; 4        ; gen_sclk                                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; --       ; VCCA5                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 72       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 73       ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 74       ; 157        ; 5        ; nadv                                           ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 156        ; 5        ; nwe                                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 159        ; 5        ; noe                                            ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 77       ; 158        ; 5        ; ne                                             ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 78       ; 177        ; 5        ; nirq                                           ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 79       ; 176        ; 5        ; ad[15]                                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 80       ; 179        ; 5        ; ad[14]                                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 81       ; 178        ; 5        ; ad[13]                                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 82       ;            ; 5        ; VCCIO5                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 83       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 84       ; 185        ; 5        ; ad[12]                                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 85       ; 184        ; 5        ; ad[11]                                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 86       ; 187        ; 5        ; ad[10]                                         ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 87       ; 186        ; 5        ; ad[9]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 88       ; 192        ; 6        ; ad[8]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 89       ; 194        ; 6        ; nbl[1]                                         ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 90       ; 196        ; 6        ; ad[0]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 91       ; 198        ; 6        ; ad[1]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 92       ; 200        ; 6        ; ad[2]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 93       ; 202        ; 6        ; ad[3]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 94       ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 95       ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 96       ; 216        ; 6        ; ad[4]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 217        ; 6        ; ad[5]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 98       ; 218        ; 6        ; ad[6]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 99       ; 220        ; 6        ; ad[7]                                          ; bidir  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 221        ; 6        ; nbl[0]                                         ; input  ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 222        ; 6        ; current[5]                                     ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ; 223        ; 6        ; current[4]                                     ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 103      ;            ; 6        ; VCCIO6                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 104      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 105      ; 232        ; 6        ; current[3]                                     ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 234        ; 6        ; current[2]                                     ; output ; 3.3-V LVTTL           ;           ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ;            ; --       ; VCCA3                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 108      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 109      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 110      ; 236        ; 7        ; current[1]                                     ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 111      ; 238        ; 7        ; current[0]                                     ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 112      ; 255        ; 7        ; led_n                                          ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 258        ; 7        ; drum_vel[2]                                    ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 260        ; 7        ; drum_vel[1]                                    ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 115      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 116      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 117      ;            ; 7        ; VCCIO7                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 118      ; 280        ; 7        ; drum_vel[0]                                    ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 282        ; 7        ; drum_rev                                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; N               ; no       ; Off          ;
; 120      ; 292        ; 8        ; drum_fwd                                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 121      ; 294        ; 8        ; res[1]                                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 122      ; 296        ; 8        ; res[2]                                         ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 123      ; 299        ; 8        ; enc_A[0]                                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 124      ; 301        ; 8        ; enc_B[0]                                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 125      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 126      ; 300        ; 8        ; enc_Z[0]                                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 127      ; 303        ; 8        ; enc_A[1]                                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 128      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 129      ; 302        ; 8        ; ~ALTERA_nCONFIG~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 130      ; 304        ; 8        ; enc_B[1]                                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 131      ; 306        ; 8        ; enc_Z[1]                                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 132      ; 308        ; 8        ; adc_miso                                       ; input  ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 133      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 134      ; 310        ; 8        ; sd_oe_n                                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 135      ; 311        ; 8        ; adc_sclk                                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 136      ; 312        ; 8        ; ~ALTERA_nSTATUS~ / RESERVED_INPUT              ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 137      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 138      ; 314        ; 8        ; ~ALTERA_CONF_DONE~ / RESERVED_INPUT            ; input  ; 3.3 V Schmitt Trigger ;           ; Column I/O ; N               ; no       ; Off          ;
; 139      ;            ; 8        ; VCCIO8                                         ; power  ;                       ; 3.3V      ; --         ;                 ; --       ; --           ;
; 140      ; 316        ; 8        ; adc_mosi                                       ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 141      ; 318        ; 8        ; adc_csn                                        ; output ; 3.3-V LVTTL           ;           ; Column I/O ; Y               ; no       ; Off          ;
; 142      ;            ;          ; GND                                            ; gnd    ;                       ;           ; --         ;                 ; --       ; --           ;
; 143      ;            ; --       ; VCCA4                                          ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
; 144      ;            ; --       ; VCC_ONE                                        ; power  ;                       ; 3.0V/3.3V ; --         ;                 ; --       ; --           ;
+----------+------------+----------+------------------------------------------------+--------+-----------------------+-----------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                   ;
+-------------------------------+-------------------------------------------------------------------------------+
; Name                          ; main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1 ;
+-------------------------------+-------------------------------------------------------------------------------+
; SDC pin name                  ; pll_inst|altpll_component|auto_generated|pll1                                 ;
; PLL mode                      ; Normal                                                                        ;
; Compensate clock              ; clock0                                                                        ;
; Compensated input/output pins ; --                                                                            ;
; Switchover type               ; --                                                                            ;
; Input frequency 0             ; 24.0 MHz                                                                      ;
; Input frequency 1             ; --                                                                            ;
; Nominal PFD frequency         ; 24.0 MHz                                                                      ;
; Nominal VCO frequency         ; 576.0 MHz                                                                     ;
; VCO post scale K counter      ; 2                                                                             ;
; VCO frequency control         ; Auto                                                                          ;
; VCO phase shift step          ; 217 ps                                                                        ;
; VCO multiply                  ; --                                                                            ;
; VCO divide                    ; --                                                                            ;
; Freq min lock                 ; 12.5 MHz                                                                      ;
; Freq max lock                 ; 27.09 MHz                                                                     ;
; M VCO Tap                     ; 0                                                                             ;
; M Initial                     ; 1                                                                             ;
; M value                       ; 24                                                                            ;
; N value                       ; 1                                                                             ;
; Charge pump current           ; setting 1                                                                     ;
; Loop filter resistance        ; setting 24                                                                    ;
; Loop filter capacitance       ; setting 0                                                                     ;
; Bandwidth                     ; 450 kHz to 980 kHz                                                            ;
; Bandwidth type                ; Medium                                                                        ;
; Real time reconfigurable      ; Off                                                                           ;
; Scan chain MIF file           ; --                                                                            ;
; Preserve PLL counter order    ; Off                                                                           ;
; PLL location                  ; PLL_1                                                                         ;
; Inclk0 signal                 ; gen24                                                                         ;
; Inclk1 signal                 ; --                                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                                 ;
; Inclk1 signal type            ; --                                                                            ;
+-------------------------------+-------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; Name                                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                         ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+
; main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 3    ; 1   ; 72.0 MHz         ; 0 (0 ps)    ; 5.63 (217 ps)    ; 50/50      ; C0      ; 8             ; 4/4 Even   ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ;
+-------------------------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------------+


+-------------------------------------------+
; I/O Assignment Warnings                   ;
+-------------+-----------------------------+
; Pin Name    ; Reason                      ;
+-------------+-----------------------------+
; nirq        ; Missing drive strength      ;
; X[0]        ; Missing drive strength      ;
; X[1]        ; Missing drive strength      ;
; X[2]        ; Missing drive strength      ;
; X[3]        ; Missing drive strength      ;
; X[4]        ; Missing drive strength      ;
; Y[0]        ; Missing drive strength      ;
; Y[1]        ; Missing drive strength      ;
; Y[2]        ; Missing drive strength      ;
; Y[3]        ; Missing drive strength      ;
; Y[4]        ; Missing drive strength      ;
; U[0]        ; Missing drive strength      ;
; U[1]        ; Missing drive strength      ;
; U[2]        ; Missing drive strength      ;
; V[0]        ; Missing drive strength      ;
; V[1]        ; Missing drive strength      ;
; V[2]        ; Missing drive strength      ;
; adc_sclk    ; Missing drive strength      ;
; adc_csn     ; Missing drive strength      ;
; adc_mosi    ; Missing drive strength      ;
; ind_sclk    ; Missing drive strength      ;
; ind_sdo     ; Missing drive strength      ;
; ind_load    ; Missing drive strength      ;
; hv_ena      ; Missing drive strength      ;
; hv_lvl      ; Missing drive strength      ;
; pump_ena    ; Missing drive strength      ;
; estop       ; Missing drive strength      ;
; drum_fwd    ; Missing drive strength      ;
; drum_rev    ; Missing drive strength      ;
; oe          ; Missing drive strength      ;
; center_n    ; Missing drive strength      ;
; drum_vel[0] ; Missing drive strength      ;
; drum_vel[1] ; Missing drive strength      ;
; drum_vel[2] ; Missing drive strength      ;
; step        ; Missing drive strength      ;
; dir         ; Missing drive strength      ;
; sd_ena      ; Missing drive strength      ;
; sd_oe_n     ; Missing drive strength      ;
; current[0]  ; Missing drive strength      ;
; current[1]  ; Missing drive strength      ;
; current[2]  ; Missing drive strength      ;
; current[3]  ; Missing drive strength      ;
; current[4]  ; Missing drive strength      ;
; current[5]  ; Missing drive strength      ;
; gen_sclk    ; Missing drive strength      ;
; gen_load    ; Missing drive strength      ;
; gen_sdo     ; Missing drive strength      ;
; led_n       ; Missing drive strength      ;
; res[0]      ; Missing drive strength      ;
; res[1]      ; Missing drive strength      ;
; res[2]      ; Missing drive strength      ;
; ad[0]       ; Missing drive strength      ;
; ad[1]       ; Missing drive strength      ;
; ad[2]       ; Missing drive strength      ;
; ad[3]       ; Missing drive strength      ;
; ad[4]       ; Missing drive strength      ;
; ad[5]       ; Missing drive strength      ;
; ad[6]       ; Missing drive strength      ;
; ad[7]       ; Missing drive strength      ;
; ad[8]       ; Missing drive strength      ;
; ad[9]       ; Missing drive strength      ;
; ad[10]      ; Missing drive strength      ;
; ad[11]      ; Missing drive strength      ;
; ad[12]      ; Missing drive strength      ;
; ad[13]      ; Missing drive strength      ;
; ad[14]      ; Missing drive strength      ;
; ad[15]      ; Missing drive strength      ;
; drum_rev    ; Missing location assignment ;
+-------------+-----------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; Compilation Hierarchy Node                                  ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; UFM Blocks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; ADC blocks ; Full Hierarchy Name                                                                                                                                                                             ; Entity Name     ; Library Name ;
+-------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
; |top                                                        ; 7500 (2)    ; 4250 (1)                  ; 58 (58)       ; 1280        ; 2    ; 1          ; 0            ; 0       ; 0         ; 94   ; 0            ; 3250 (1)     ; 454 (0)           ; 3796 (1)         ; 0          ; |top                                                                                                                                                                                            ; top             ; work         ;
;    |led_flash:led_inst|                                     ; 37 (37)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 27 (27)          ; 0          ; |top|led_flash:led_inst                                                                                                                                                                         ; led_flash       ; work         ;
;    |main_pll:pll_inst|                                      ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top|main_pll:pll_inst                                                                                                                                                                          ; main_pll        ; work         ;
;       |altpll:altpll_component|                             ; 2 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 1 (0)            ; 0          ; |top|main_pll:pll_inst|altpll:altpll_component                                                                                                                                                  ; altpll          ; work         ;
;          |main_pll_altpll:auto_generated|                   ; 2 (2)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; 0          ; |top|main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated                                                                                                                   ; main_pll_altpll ; work         ;
;    |mcu_main:mcu_inst|                                      ; 7459 (0)    ; 4221 (0)                  ; 0 (0)         ; 1280        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3238 (0)     ; 454 (0)           ; 3767 (0)         ; 0          ; |top|mcu_main:mcu_inst                                                                                                                                                                          ; mcu_main        ; work         ;
;       |main:main_inst|                                      ; 7415 (16)   ; 4150 (0)                  ; 0 (0)         ; 1280        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3237 (16)    ; 418 (0)           ; 3760 (0)         ; 0          ; |top|mcu_main:mcu_inst|main:main_inst                                                                                                                                                           ; main            ; work         ;
;          |adc_bus:adc_inst|                                 ; 915 (270)   ; 626 (157)                 ; 0 (0)         ; 1280        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 273 (108)    ; 115 (16)          ; 527 (146)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst                                                                                                                                          ; adc_bus         ; work         ;
;             |adc_acc:adc_inst|                              ; 646 (0)     ; 469 (0)                   ; 0 (0)         ; 1280        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (0)      ; 99 (0)            ; 382 (0)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst                                                                                                                         ; adc_acc         ; work         ;
;                |adc_MCP3008:adc_inst|                       ; 191 (191)   ; 118 (118)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 73 (73)      ; 75 (75)           ; 43 (43)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst                                                                                                    ; adc_MCP3008     ; work         ;
;                |adc_permit:permit_inst|                     ; 460 (51)    ; 351 (7)                   ; 0 (0)         ; 1280        ; 2    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 92 (28)      ; 24 (0)            ; 344 (23)         ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst                                                                                                  ; adc_permit      ; work         ;
;                   |accum_var:shc_step|                      ; 69 (13)     ; 43 (10)                   ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (3)       ; 12 (0)            ; 32 (10)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step                                                                               ; accum_var       ; work         ;
;                      |delay_line_var:delay_inst|            ; 56 (56)     ; 33 (33)                   ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 12 (12)           ; 22 (22)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst                                                     ; delay_line_var  ; work         ;
;                         |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0                                ; altsyncram      ; work         ;
;                            |altsyncram_i7g1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 256         ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated ; altsyncram_i7g1 ; work         ;
;                   |accum_var:shc_time|                      ; 77 (15)     ; 58 (12)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (3)       ; 12 (0)            ; 46 (12)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time                                                                               ; accum_var       ; work         ;
;                      |delay_line_var:delay_inst|            ; 62 (62)     ; 46 (46)                   ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 12 (12)           ; 34 (34)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst                                                     ; delay_line_var  ; work         ;
;                         |altsyncram:ram_rtl_0|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0                                ; altsyncram      ; work         ;
;                            |altsyncram_ocg1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated ; altsyncram_ocg1 ; work         ;
;                   |cic_decim_osr:cic|                       ; 264 (264)   ; 243 (243)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 244 (244)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic                                                                                ; cic_decim_osr   ; work         ;
;          |ctrl_bus:ctrl_inst|                               ; 1177 (420)  ; 581 (206)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 583 (201)    ; 25 (24)           ; 569 (179)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst                                                                                                                                        ; ctrl_bus        ; work         ;
;             |hv_enabled:hv_ena_inst|                        ; 60 (60)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 52 (52)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_enabled:hv_ena_inst                                                                                                                 ; hv_enabled      ; work         ;
;             |input_filter:gen_limsw[0].flt_inst|            ; 75 (18)     ; 35 (12)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (6)       ; 0 (0)             ; 35 (12)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[0].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 57 (57)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[0].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[1].flt_inst|            ; 60 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 26 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[1].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 56 (56)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[1].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[2].flt_inst|            ; 60 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 26 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[2].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 56 (56)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[2].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[3].flt_inst|            ; 60 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 26 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[3].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 56 (56)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[3].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[4].flt_inst|            ; 60 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 26 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[4].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 56 (56)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[4].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[5].flt_inst|            ; 60 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 26 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[5].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 56 (56)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[5].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[6].flt_inst|            ; 60 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 26 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[6].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 56 (56)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[6].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[7].flt_inst|            ; 60 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 26 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[7].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 56 (56)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[7].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[8].flt_inst|            ; 60 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (1)       ; 0 (0)             ; 26 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[8].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 56 (56)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (33)      ; 0 (0)             ; 23 (23)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[8].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |input_filter:gen_limsw[9].flt_inst|            ; 62 (4)      ; 26 (3)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (1)       ; 1 (0)             ; 25 (3)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[9].flt_inst                                                                                                     ; input_filter    ; work         ;
;                |lpf_cap_full:lpf_inst|                      ; 58 (58)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 35 (35)      ; 1 (1)             ; 22 (22)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[9].flt_inst|lpf_cap_full:lpf_inst                                                                               ; lpf_cap_full    ; work         ;
;             |piso_always:piso_ctrl|                         ; 43 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 31 (0)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl                                                                                                                  ; piso_always     ; work         ;
;                |piso:piso_inst|                             ; 43 (36)     ; 31 (26)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (10)      ; 0 (0)             ; 31 (26)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst                                                                                                   ; piso            ; work         ;
;                   |clk_div:clk_div_inst|                    ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|clk_div:clk_div_inst                                                                              ; clk_div         ; work         ;
;             |piso_always:piso_ind|                          ; 54 (0)      ; 40 (0)                    ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 40 (0)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ind                                                                                                                   ; piso_always     ; work         ;
;                |piso:piso_inst|                             ; 54 (47)     ; 40 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (12)      ; 0 (0)             ; 40 (35)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ind|piso:piso_inst                                                                                                    ; piso            ; work         ;
;                   |clk_div:clk_div_inst|                    ; 7 (7)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 5 (5)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ind|piso:piso_inst|clk_div:clk_div_inst                                                                               ; clk_div         ; work         ;
;          |enc_bus:enc_inst|                                 ; 2123 (933)  ; 1298 (559)                ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 822 (371)    ; 97 (0)            ; 1204 (556)       ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst                                                                                                                                          ; enc_bus         ; work         ;
;             |rot_enc_zero:encoders[0].encoder|              ; 195 (42)    ; 100 (38)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (3)       ; 5 (3)             ; 96 (36)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder                                                                                                         ; rot_enc_zero    ; work         ;
;                |lpf_cap:f0|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f0                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f1|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f1                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f1|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f2|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f2                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |q_rotary_enc:enc_inst|                      ; 83 (83)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 2 (2)             ; 33 (33)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|q_rotary_enc:enc_inst                                                                                   ; q_rotary_enc    ; work         ;
;             |rot_enc_zero:encoders[1].encoder|              ; 195 (42)    ; 100 (38)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 95 (4)       ; 5 (3)             ; 95 (35)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder                                                                                                         ; rot_enc_zero    ; work         ;
;                |lpf_cap:f0|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f0                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f1|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f1                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f1|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f2|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f2                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |q_rotary_enc:enc_inst|                      ; 83 (83)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 48 (48)      ; 2 (2)             ; 33 (33)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|q_rotary_enc:enc_inst                                                                                   ; q_rotary_enc    ; work         ;
;             |rot_enc_zero:encoders[2].encoder|              ; 190 (40)    ; 98 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 91 (3)       ; 2 (2)             ; 97 (35)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder                                                                                                         ; rot_enc_zero    ; work         ;
;                |lpf_cap:f0|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f0                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f1|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f1                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f1|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f2|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f2                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |q_rotary_enc:enc_inst|                      ; 80 (80)     ; 35 (35)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 45 (45)      ; 0 (0)             ; 35 (35)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|q_rotary_enc:enc_inst                                                                                   ; q_rotary_enc    ; work         ;
;             |rot_enc_zero:encoders[3].encoder|              ; 123 (39)    ; 88 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (2)       ; 17 (1)            ; 72 (36)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder                                                                                                         ; rot_enc_zero    ; work         ;
;                |lpf_cap:f0|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|lpf_cap:f0                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f2|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|lpf_cap:f2                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |q_rotary_enc:enc_inst|                      ; 38 (38)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 18 (18)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|q_rotary_enc:enc_inst                                                                                   ; q_rotary_enc    ; work         ;
;             |rot_enc_zero:encoders[4].encoder|              ; 124 (40)    ; 88 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (4)       ; 18 (2)            ; 70 (34)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder                                                                                                         ; rot_enc_zero    ; work         ;
;                |lpf_cap:f0|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|lpf_cap:f0                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f2|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|lpf_cap:f2                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |q_rotary_enc:enc_inst|                      ; 38 (38)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 18 (18)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|q_rotary_enc:enc_inst                                                                                   ; q_rotary_enc    ; work         ;
;             |rot_enc_zero:encoders[5].encoder|              ; 122 (39)    ; 88 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 33 (2)       ; 16 (0)            ; 73 (36)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder                                                                                                         ; rot_enc_zero    ; work         ;
;                |lpf_cap:f0|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 10 (0)           ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|lpf_cap:f0                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 10 (10)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f2|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|lpf_cap:f2                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |q_rotary_enc:enc_inst|                      ; 38 (38)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 18 (18)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|q_rotary_enc:enc_inst                                                                                   ; q_rotary_enc    ; work         ;
;             |rot_enc_zero:encoders[6].encoder|              ; 123 (39)    ; 88 (36)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (2)       ; 17 (1)            ; 72 (36)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder                                                                                                         ; rot_enc_zero    ; work         ;
;                |lpf_cap:f0|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|lpf_cap:f0                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f2|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|lpf_cap:f2                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |q_rotary_enc:enc_inst|                      ; 38 (38)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 18 (18)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|q_rotary_enc:enc_inst                                                                                   ; q_rotary_enc    ; work         ;
;             |rot_enc_zero:encoders[7].encoder|              ; 124 (40)    ; 89 (37)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (2)       ; 17 (1)            ; 73 (37)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder                                                                                                         ; rot_enc_zero    ; work         ;
;                |lpf_cap:f0|                                 ; 24 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|lpf_cap:f0                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |lpf_cap:f2|                                 ; 22 (0)      ; 9 (0)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 9 (0)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|lpf_cap:f2                                                                                              ; lpf_cap         ; work         ;
;                   |lpf_cap_full:lpf_inst|                   ; 22 (22)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 9 (9)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst                                                                        ; lpf_cap_full    ; work         ;
;                |q_rotary_enc:enc_inst|                      ; 38 (38)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 16 (16)           ; 18 (18)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|q_rotary_enc:enc_inst                                                                                   ; q_rotary_enc    ; work         ;
;          |imit_enc:imit_enc_inst0|                          ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|imit_enc:imit_enc_inst0                                                                                                                                   ; imit_enc        ; work         ;
;          |imit_enc:imit_enc_inst1|                          ; 15 (15)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 8 (8)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|imit_enc:imit_enc_inst1                                                                                                                                   ; imit_enc        ; work         ;
;          |motor_bus:mtr_inst|                               ; 3181 (802)  ; 1631 (412)                ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1529 (371)   ; 181 (115)         ; 1471 (250)       ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst                                                                                                                                        ; motor_bus       ; work         ;
;             |motor_cont:cont_inst|                          ; 1796 (51)   ; 758 (37)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 970 (12)     ; 66 (0)            ; 760 (39)         ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst                                                                                                                   ; motor_cont      ; work         ;
;                |pls_cont:gen[0].step_inst|                  ; 420 (151)   ; 172 (70)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 246 (79)     ; 18 (18)           ; 156 (54)         ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[0].step_inst                                                                                         ; pls_cont        ; work         ;
;                   |pls_gen:pls_inst|                        ; 269 (269)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (167)    ; 0 (0)             ; 102 (102)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[0].step_inst|pls_gen:pls_inst                                                                        ; pls_gen         ; work         ;
;                |pls_cont:gen[1].step_inst|                  ; 417 (150)   ; 172 (70)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 233 (68)     ; 16 (16)           ; 168 (66)         ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[1].step_inst                                                                                         ; pls_cont        ; work         ;
;                   |pls_gen:pls_inst|                        ; 267 (267)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 165 (165)    ; 0 (0)             ; 102 (102)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[1].step_inst|pls_gen:pls_inst                                                                        ; pls_gen         ; work         ;
;                |pls_cont:gen[2].step_inst|                  ; 417 (150)   ; 172 (70)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 220 (56)     ; 16 (16)           ; 181 (78)         ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[2].step_inst                                                                                         ; pls_cont        ; work         ;
;                   |pls_gen:pls_inst|                        ; 267 (267)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 164 (164)    ; 0 (0)             ; 103 (103)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[2].step_inst|pls_gen:pls_inst                                                                        ; pls_gen         ; work         ;
;                |pls_cont:gen[3].step_inst|                  ; 419 (150)   ; 172 (70)                  ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 219 (52)     ; 16 (16)           ; 184 (82)         ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[3].step_inst                                                                                         ; pls_cont        ; work         ;
;                   |pls_gen:pls_inst|                        ; 269 (269)   ; 102 (102)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 167 (167)    ; 0 (0)             ; 102 (102)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[3].step_inst|pls_gen:pls_inst                                                                        ; pls_gen         ; work         ;
;                |prescale_oi:prescale_inst|                  ; 73 (73)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 33 (33)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|prescale_oi:prescale_inst                                                                                         ; prescale_oi     ; work         ;
;             |prescale:to_prescale|                          ; 24 (24)     ; 17 (17)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 17 (17)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|prescale:to_prescale                                                                                                                   ; prescale        ; work         ;
;             |step_cnts:cnt_inst|                            ; 568 (6)     ; 410 (0)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 158 (6)      ; 0 (0)             ; 410 (0)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst                                                                                                                     ; step_cnts       ; work         ;
;                |step_dir_cnt:gen_cnt[0].coord_cnt|          ; 175 (175)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 0 (0)             ; 135 (135)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt                                                                                   ; step_dir_cnt    ; work         ;
;                |step_dir_cnt:gen_cnt[1].coord_cnt|          ; 174 (174)   ; 135 (135)                 ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 39 (39)      ; 0 (0)             ; 135 (135)        ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt                                                                                   ; step_dir_cnt    ; work         ;
;                |step_dir_cnt:gen_cnt[2].coord_cnt|          ; 107 (107)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (37)      ; 0 (0)             ; 70 (70)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt                                                                                   ; step_dir_cnt    ; work         ;
;                |step_dir_cnt:gen_cnt[3].coord_cnt|          ; 106 (106)   ; 70 (70)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 36 (36)      ; 0 (0)             ; 70 (70)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt                                                                                   ; step_dir_cnt    ; work         ;
;             |step_dir:U_inst|                               ; 11 (11)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 7 (7)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:U_inst                                                                                                                        ; step_dir        ; work         ;
;             |step_dir:V_inst|                               ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 7 (7)            ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:V_inst                                                                                                                        ; step_dir        ; work         ;
;             |step_dir:X_inst|                               ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:X_inst                                                                                                                        ; step_dir        ; work         ;
;             |step_dir:Y_inst|                               ; 18 (18)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 10 (10)          ; 0          ; |top|mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:Y_inst                                                                                                                        ; step_dir        ; work         ;
;       |mcu_amux_mem:mux_if|                                 ; 72 (72)     ; 71 (71)                   ; 0 (0)         ; 0           ; 0    ; 0          ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 36 (36)           ; 35 (35)          ; 0          ; |top|mcu_main:mcu_inst|mcu_amux_mem:mux_if                                                                                                                                                      ; mcu_amux_mem    ; work         ;
+-------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+------------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO      ; TCOE ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+
; nirq        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; X[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; X[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; X[2]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; X[3]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; X[4]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Y[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Y[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Y[2]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Y[3]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; Y[4]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; U[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; U[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; U[2]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; V[0]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; V[1]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; V[2]        ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; enc_A[0]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enc_A[1]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enc_B[0]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enc_B[1]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enc_Z[0]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enc_Z[1]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; enc_Z[2]    ; Input    ; --            ; --            ; --                    ; --       ; --   ;
; adc_sclk    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_csn     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; adc_mosi    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ind_sclk    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ind_sdo     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ind_load    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; hv_ena      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; hv_lvl      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; pump_ena    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; estop       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; drum_fwd    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; drum_rev    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; oe          ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; center_n    ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; drum_vel[0] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; drum_vel[1] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; drum_vel[2] ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; step        ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; dir         ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sd_ena      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; sd_oe_n     ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; current[0]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; current[1]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; current[2]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; current[3]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; current[4]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; current[5]  ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; gen_sclk    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; gen_load    ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; gen_sdo     ; Output   ; --            ; --            ; --                    ; (0) 0 ps ; --   ;
; led_n       ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; res[0]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; res[1]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; res[2]      ; Output   ; --            ; --            ; --                    ; --       ; --   ;
; ad[0]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[1]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[2]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[3]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[4]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[5]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[6]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[7]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[8]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[9]       ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[10]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[11]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[12]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[13]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[14]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; ad[15]      ; Bidir    ; --            ; --            ; (0) 0 ps              ; (0) 0 ps ; --   ;
; gen24       ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --       ; --   ;
; ne          ; Input    ; --            ; (0) 0 ps      ; (0) 0 ps              ; --       ; --   ;
; noe         ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; adc_miso    ; Input    ; --            ; (6) 868 ps    ; --                    ; --       ; --   ;
; nwe         ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; nbl[0]      ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; nbl[1]      ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; nadv        ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; sig_in[5]   ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; sig_in[1]   ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; sig_in[0]   ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; sig_in[2]   ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; sig_in[3]   ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; sig_in[4]   ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; sig_in[6]   ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; sig_in[7]   ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; wire_break  ; Input    ; (6) 873 ps    ; --            ; --                    ; --       ; --   ;
; OK220       ; Input    ; --            ; (6) 873 ps    ; --                    ; --       ; --   ;
; enc_A[2]    ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
; enc_B[2]    ; Input    ; --            ; --            ; (0) 0 ps              ; --       ; --   ;
+-------------+----------+---------------+---------------+-----------------------+----------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+
; enc_A[0]                                                                                                  ;                   ;         ;
; enc_A[1]                                                                                                  ;                   ;         ;
; enc_B[0]                                                                                                  ;                   ;         ;
; enc_B[1]                                                                                                  ;                   ;         ;
; enc_Z[0]                                                                                                  ;                   ;         ;
; enc_Z[1]                                                                                                  ;                   ;         ;
; enc_Z[2]                                                                                                  ;                   ;         ;
; ad[0]                                                                                                     ;                   ;         ;
; ad[1]                                                                                                     ;                   ;         ;
; ad[2]                                                                                                     ;                   ;         ;
; ad[3]                                                                                                     ;                   ;         ;
; ad[4]                                                                                                     ;                   ;         ;
; ad[5]                                                                                                     ;                   ;         ;
; ad[6]                                                                                                     ;                   ;         ;
; ad[7]                                                                                                     ;                   ;         ;
; ad[8]                                                                                                     ;                   ;         ;
; ad[9]                                                                                                     ;                   ;         ;
; ad[10]                                                                                                    ;                   ;         ;
; ad[11]                                                                                                    ;                   ;         ;
; ad[12]                                                                                                    ;                   ;         ;
; ad[13]                                                                                                    ;                   ;         ;
; ad[14]                                                                                                    ;                   ;         ;
; ad[15]                                                                                                    ;                   ;         ;
; gen24                                                                                                     ;                   ;         ;
;      - areset                                                                                             ; 1                 ; 0       ;
; ne                                                                                                        ;                   ;         ;
;      - mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16                                                        ; 1                 ; 0       ;
; noe                                                                                                       ;                   ;         ;
;      - mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16                                                        ; 1                 ; 6       ;
; adc_miso                                                                                                  ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg~10 ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~2     ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~4     ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~6     ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~7     ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~9     ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~11    ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~13    ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~14    ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|data~16    ; 1                 ; 6       ;
;      - mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|error~2    ; 1                 ; 6       ;
; nwe                                                                                                       ;                   ;         ;
; nbl[0]                                                                                                    ;                   ;         ;
; nbl[1]                                                                                                    ;                   ;         ;
; nadv                                                                                                      ;                   ;         ;
; sig_in[5]                                                                                                 ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[5].flt_inst|in_reg~2    ; 0                 ; 6       ;
; sig_in[1]                                                                                                 ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[1].flt_inst|in_reg~2    ; 0                 ; 6       ;
; sig_in[0]                                                                                                 ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[0].flt_inst|in_reg~2    ; 0                 ; 6       ;
; sig_in[2]                                                                                                 ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[2].flt_inst|in_reg~2    ; 1                 ; 6       ;
; sig_in[3]                                                                                                 ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[3].flt_inst|in_reg~2    ; 0                 ; 6       ;
; sig_in[4]                                                                                                 ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[4].flt_inst|in_reg~2    ; 0                 ; 6       ;
; sig_in[6]                                                                                                 ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[6].flt_inst|in_reg~2    ; 1                 ; 6       ;
; sig_in[7]                                                                                                 ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[7].flt_inst|in_reg~2    ; 0                 ; 6       ;
; wire_break                                                                                                ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[8].flt_inst|in_reg~2    ; 0                 ; 6       ;
; OK220                                                                                                     ;                   ;         ;
;      - mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[9].flt_inst|in_reg~2    ; 1                 ; 6       ;
; enc_A[2]                                                                                                  ;                   ;         ;
; enc_B[2]                                                                                                  ;                   ;         ;
+-----------------------------------------------------------------------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                              ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                               ; Location           ; Fan-Out ; Usage                     ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+
; areset                                                                                                                                             ; FF_X1_Y9_N9        ; 2       ; Async. clear              ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; gen24                                                                                                                                              ; PIN_27             ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; led_flash:led_inst|LessThan0~9                                                                                                                     ; LCCOMB_X42_Y27_N30 ; 26      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|locked                                                                    ; LCCOMB_X25_Y5_N18  ; 3480    ; Async. clear, Async. load ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0]                                                          ; PLL_1              ; 4308    ; Clock                     ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_locked                                                          ; PLL_1              ; 2       ; Clock                     ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[0][3]~1                                            ; LCCOMB_X25_Y13_N4  ; 10      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[1][9]~17                                           ; LCCOMB_X26_Y12_N6  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[2][9]~14                                           ; LCCOMB_X29_Y14_N14 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[3][6]~13                                           ; LCCOMB_X25_Y14_N4  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[4][9]~16                                           ; LCCOMB_X26_Y12_N4  ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[5][4]~15                                           ; LCCOMB_X26_Y12_N26 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[6][5]~12                                           ; LCCOMB_X25_Y14_N18 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[7][8]~11                                           ; LCCOMB_X25_Y14_N30 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|always0~0                                                  ; LCCOMB_X25_Y15_N16 ; 7       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|clk_rise~0                                                 ; FF_X25_Y15_N9      ; 18      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|state[3]~13                                                ; LCCOMB_X22_Y14_N28 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|acc[7]~25                             ; LCCOMB_X43_Y13_N26 ; 9       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[2]~6 ; LCCOMB_X43_Y13_N28 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|acc[9]~31                             ; LCCOMB_X46_Y10_N28 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|c[0][8]~212                            ; LCCOMB_X22_Y6_N2   ; 25      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|c[1][7]~110                            ; LCCOMB_X22_Y6_N18  ; 135     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|cnt[2]~7                               ; LCCOMB_X22_Y6_N22  ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|i[2][8]~75                             ; LCCOMB_X22_Y6_N0   ; 80      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|valid                                  ; FF_X22_Y6_N21      ; 20      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|comb~0                                                   ; LCCOMB_X43_Y13_N6  ; 11      ; Write enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|permit                                                   ; FF_X27_Y15_N17     ; 73      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[5][9]~2                                                                                 ; LCCOMB_X28_Y11_N18 ; 88      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|cmode[1]~1                                                                                       ; LCCOMB_X26_Y11_N22 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|cthld[3]~1                                                                                       ; LCCOMB_X26_Y11_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|cthld[9]~0                                                                                       ; LCCOMB_X26_Y11_N28 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|ctimeout[1]~0                                                                                    ; LCCOMB_X26_Y11_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|ctimeout[8]~1                                                                                    ; LCCOMB_X26_Y11_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|high_thld[1]~5                                                                                   ; LCCOMB_X26_Y11_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|high_thld[8]~2                                                                                   ; LCCOMB_X26_Y11_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|low_thld[1]~11                                                                                   ; LCCOMB_X26_Y11_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|low_thld[9]~10                                                                                   ; LCCOMB_X26_Y11_N2  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|rddata[8]~7                                                                                      ; LCCOMB_X30_Y13_N10 ; 8       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|gen_out[4]~1                                                                                   ; LCCOMB_X32_Y10_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|gen_out[8]~0                                                                                   ; LCCOMB_X32_Y8_N22  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|gen_reg[12]~1                                                                                  ; LCCOMB_X34_Y10_N18 ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_ena_length[15]~1                                                                            ; LCCOMB_X34_Y12_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_ena_length[5]~0                                                                             ; LCCOMB_X34_Y12_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_ena_prescale[15]~2                                                                          ; LCCOMB_X34_Y12_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_ena_prescale[5]~0                                                                           ; LCCOMB_X34_Y12_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_enabled:hv_ena_inst|always3~0                                                               ; LCCOMB_X31_Y10_N10 ; 16      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_enabled:hv_ena_inst|cnt[9]~16                                                               ; LCCOMB_X31_Y10_N0  ; 32      ; Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|ind_dato_reg.res1[4]~2                                                                         ; LCCOMB_X34_Y12_N18 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|ind_dato_reg.res2[0]~3                                                                         ; LCCOMB_X34_Y12_N30 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[0].flt_inst|cnt[8]~30                                                   ; LCCOMB_X41_Y10_N8  ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[0].flt_inst|lpf_cap_full:lpf_inst|cnt[7]~5                              ; LCCOMB_X38_Y7_N16  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[0].flt_inst|lpf_cap_full:lpf_inst|out~3                                 ; LCCOMB_X38_Y7_N4   ; 20      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[0].flt_inst|lpf_cap_full:lpf_inst|timer[2]~17                           ; LCCOMB_X38_Y7_N6   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[0].flt_inst|lpf_cap_full:lpf_inst|timer[2]~40                           ; LCCOMB_X38_Y7_N2   ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[1].flt_inst|lpf_cap_full:lpf_inst|cnt[3]~1                              ; LCCOMB_X42_Y8_N24  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[1].flt_inst|lpf_cap_full:lpf_inst|timer[0]~17                           ; LCCOMB_X42_Y8_N8   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[1].flt_inst|lpf_cap_full:lpf_inst|timer[0]~40                           ; LCCOMB_X43_Y8_N30  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[2].flt_inst|lpf_cap_full:lpf_inst|cnt[4]~4                              ; LCCOMB_X41_Y8_N4   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[2].flt_inst|lpf_cap_full:lpf_inst|timer[9]~17                           ; LCCOMB_X41_Y8_N0   ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[2].flt_inst|lpf_cap_full:lpf_inst|timer[9]~40                           ; LCCOMB_X41_Y9_N6   ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[3].flt_inst|lpf_cap_full:lpf_inst|cnt[3]~1                              ; LCCOMB_X44_Y9_N14  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[3].flt_inst|lpf_cap_full:lpf_inst|timer[3]~17                           ; LCCOMB_X44_Y9_N18  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[3].flt_inst|lpf_cap_full:lpf_inst|timer[3]~40                           ; LCCOMB_X44_Y8_N30  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[4].flt_inst|lpf_cap_full:lpf_inst|cnt[7]~4                              ; LCCOMB_X36_Y10_N24 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[4].flt_inst|lpf_cap_full:lpf_inst|timer[6]~17                           ; LCCOMB_X36_Y10_N4  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[4].flt_inst|lpf_cap_full:lpf_inst|timer[6]~40                           ; LCCOMB_X36_Y9_N30  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[5].flt_inst|lpf_cap_full:lpf_inst|cnt[5]~4                              ; LCCOMB_X36_Y7_N8   ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[5].flt_inst|lpf_cap_full:lpf_inst|timer[3]~17                           ; LCCOMB_X36_Y7_N18  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[5].flt_inst|lpf_cap_full:lpf_inst|timer[3]~40                           ; LCCOMB_X35_Y7_N30  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[6].flt_inst|lpf_cap_full:lpf_inst|cnt[4]~5                              ; LCCOMB_X42_Y7_N22  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[6].flt_inst|lpf_cap_full:lpf_inst|timer[4]~17                           ; LCCOMB_X42_Y7_N30  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[6].flt_inst|lpf_cap_full:lpf_inst|timer[4]~40                           ; LCCOMB_X42_Y7_N24  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[7].flt_inst|lpf_cap_full:lpf_inst|cnt[7]~1                              ; LCCOMB_X34_Y8_N14  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[7].flt_inst|lpf_cap_full:lpf_inst|timer[3]~17                           ; LCCOMB_X34_Y8_N10  ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[7].flt_inst|lpf_cap_full:lpf_inst|timer[3]~40                           ; LCCOMB_X34_Y8_N28  ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[8].flt_inst|lpf_cap_full:lpf_inst|cnt[0]~5                              ; LCCOMB_X39_Y12_N22 ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[8].flt_inst|lpf_cap_full:lpf_inst|timer[6]~17                           ; LCCOMB_X39_Y12_N30 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[8].flt_inst|lpf_cap_full:lpf_inst|timer[6]~40                           ; LCCOMB_X39_Y11_N30 ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[9].flt_inst|lpf_cap_full:lpf_inst|cnt[0]~1                              ; LCCOMB_X41_Y11_N4  ; 7       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[9].flt_inst|lpf_cap_full:lpf_inst|timer[0]~17                           ; LCCOMB_X41_Y11_N16 ; 12      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|input_filter:gen_limsw[9].flt_inst|lpf_cap_full:lpf_inst|timer[0]~40                           ; LCCOMB_X41_Y11_N14 ; 12      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|irq_mask[0]~0                                                                                  ; LCCOMB_X28_Y11_N26 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|key_level[0]~0                                                                                 ; LCCOMB_X34_Y12_N8  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|key_level[8]~1                                                                                 ; LCCOMB_X34_Y12_N16 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|limsw_mask[0]~2                                                                                ; LCCOMB_X35_Y13_N14 ; 5       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|nirq~6                                                                                         ; LCCOMB_X43_Y5_N16  ; 129     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|shift[6]~1                                                ; LCCOMB_X37_Y9_N30  ; 17      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ind|piso:piso_inst|shift[16]~1                                                ; LCCOMB_X32_Y12_N4  ; 24      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|rddata[15]~73                                                                                  ; LCCOMB_X35_Y15_N6  ; 5       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sclr                                                                                           ; FF_X28_Y11_N3      ; 1788    ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sem[0]~10                                                                                      ; LCCOMB_X36_Y13_N28 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sig_out_req.current[5]~0                                                                       ; LCCOMB_X32_Y10_N4  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sig_out_req.drum_rev~1                                                                         ; LCCOMB_X33_Y10_N8  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sig_out_req.drum_vel[0]~0                                                                      ; LCCOMB_X33_Y10_N18 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sig_out_req.hv_ena~1                                                                           ; LCCOMB_X33_Y10_N0  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sig_out_req.res~0                                                                              ; LCCOMB_X33_Y10_N20 ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sigo_reg.current[5]~0                                                                          ; LCCOMB_X37_Y14_N12 ; 11      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sigo_reg.drum_vel[0]~0                                                                         ; LCCOMB_X33_Y12_N14 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|Z_snap[0][5]~12                                                                                  ; LCCOMB_X35_Y17_N0  ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|Z_snap[1][7]~5                                                                                   ; LCCOMB_X35_Y17_N16 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|Z_snap[3][11]~3                                                                                  ; LCCOMB_X35_Y17_N14 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|Z_snap[4][19]~9                                                                                  ; LCCOMB_X35_Y17_N20 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|Z_snap[5][0]~1                                                                                   ; LCCOMB_X35_Y17_N12 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|Z_snap[7][23]~7                                                                                  ; LCCOMB_X35_Y17_N2  ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|dir[1]~0                                                                                         ; LCCOMB_X28_Y11_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|ena[5]~0                                                                                         ; LCCOMB_X30_Y17_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|enc_snap[2][3]~0                                                                                 ; LCCOMB_X35_Y17_N22 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|enc_snap[6][31]~1                                                                                ; LCCOMB_X35_Y17_N10 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rddata[2]~34                                                                                     ; LCCOMB_X31_Y14_N2  ; 9       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|Z_pos[22]~1                                                     ; LCCOMB_X35_Y16_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst|cnt[0]~14                      ; LCCOMB_X30_Y18_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f1|lpf_cap_full:lpf_inst|cnt[3]~14                      ; LCCOMB_X29_Y16_N30 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[3]~18                      ; LCCOMB_X26_Y19_N28 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|q_rotary_enc:enc_inst|bidir_counter[15]~8                       ; LCCOMB_X33_Y15_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|q_rotary_enc:enc_inst|bidir_counter[20]~2                       ; LCCOMB_X31_Y15_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|q_rotary_enc:enc_inst|bidir_counter[28]~6                       ; LCCOMB_X33_Y14_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[0].encoder|q_rotary_enc:enc_inst|bidir_counter[6]~4                        ; LCCOMB_X34_Y15_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|Z_pos[21]~1                                                     ; LCCOMB_X41_Y22_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst|cnt[0]~12                      ; LCCOMB_X44_Y26_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f1|lpf_cap_full:lpf_inst|cnt[4]~12                      ; LCCOMB_X41_Y26_N8  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[0]~18                      ; LCCOMB_X44_Y25_N10 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|q_rotary_enc:enc_inst|bidir_counter[15]~6                       ; LCCOMB_X43_Y24_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|q_rotary_enc:enc_inst|bidir_counter[23]~4                       ; LCCOMB_X41_Y23_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|q_rotary_enc:enc_inst|bidir_counter[26]~8                       ; LCCOMB_X43_Y23_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[1].encoder|q_rotary_enc:enc_inst|bidir_counter[5]~2                        ; LCCOMB_X41_Y23_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|Z_pos[3]~1                                                      ; LCCOMB_X30_Y25_N30 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst|cnt[4]~14                      ; LCCOMB_X27_Y20_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f1|lpf_cap_full:lpf_inst|cnt[2]~14                      ; LCCOMB_X27_Y22_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[3]~18                      ; LCCOMB_X28_Y23_N14 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|q_rotary_enc:enc_inst|bidir_counter[14]~8                       ; LCCOMB_X30_Y24_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|q_rotary_enc:enc_inst|bidir_counter[20]~2                       ; LCCOMB_X32_Y25_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|q_rotary_enc:enc_inst|bidir_counter[29]~6                       ; LCCOMB_X30_Y24_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[2].encoder|q_rotary_enc:enc_inst|bidir_counter[5]~4                        ; LCCOMB_X32_Y25_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|Z_pos[14]~1                                                     ; LCCOMB_X31_Y19_N16 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst|cnt[3]~14                      ; LCCOMB_X28_Y21_N6  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[2]~18                      ; LCCOMB_X27_Y21_N22 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|q_rotary_enc:enc_inst|bidir_counter[12]~11                      ; LCCOMB_X32_Y19_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|q_rotary_enc:enc_inst|bidir_counter[20]~2                       ; LCCOMB_X32_Y19_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|q_rotary_enc:enc_inst|bidir_counter[31]~12                      ; LCCOMB_X32_Y19_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|q_rotary_enc:enc_inst|bidir_counter[4]~1                        ; LCCOMB_X32_Y19_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|Z_pos[11]~1                                                     ; LCCOMB_X36_Y26_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst|cnt[4]~14                      ; LCCOMB_X35_Y23_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[6]~18                      ; LCCOMB_X34_Y26_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|q_rotary_enc:enc_inst|bidir_counter[21]~1                       ; LCCOMB_X35_Y21_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|q_rotary_enc:enc_inst|bidir_counter[26]~11                      ; LCCOMB_X35_Y21_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|q_rotary_enc:enc_inst|bidir_counter[4]~2                        ; LCCOMB_X35_Y21_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[4].encoder|q_rotary_enc:enc_inst|bidir_counter[8]~12                       ; LCCOMB_X35_Y21_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|Z_pos[30]~1                                                     ; LCCOMB_X44_Y16_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst|cnt[1]~14                      ; LCCOMB_X43_Y17_N2  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[1]~18                      ; LCCOMB_X43_Y17_N20 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|q_rotary_enc:enc_inst|bidir_counter[14]~11                      ; LCCOMB_X42_Y20_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|q_rotary_enc:enc_inst|bidir_counter[19]~2                       ; LCCOMB_X42_Y20_N10 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|q_rotary_enc:enc_inst|bidir_counter[26]~12                      ; LCCOMB_X42_Y20_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[5].encoder|q_rotary_enc:enc_inst|bidir_counter[3]~1                        ; LCCOMB_X42_Y20_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|Z_pos[19]~1                                                     ; LCCOMB_X34_Y17_N4  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst|cnt[1]~14                      ; LCCOMB_X28_Y19_N18 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[1]~18                      ; LCCOMB_X29_Y19_N0  ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|q_rotary_enc:enc_inst|bidir_counter[13]~12                      ; LCCOMB_X36_Y17_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|q_rotary_enc:enc_inst|bidir_counter[23]~1                       ; LCCOMB_X36_Y17_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|q_rotary_enc:enc_inst|bidir_counter[25]~11                      ; LCCOMB_X36_Y17_N20 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[6].encoder|q_rotary_enc:enc_inst|bidir_counter[7]~2                        ; LCCOMB_X36_Y17_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|Z_pos[0]~1                                                      ; LCCOMB_X31_Y16_N6  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|lpf_cap:f0|lpf_cap_full:lpf_inst|cnt[3]~14                      ; LCCOMB_X27_Y18_N16 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[4]~18                      ; LCCOMB_X28_Y18_N26 ; 6       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|q_rotary_enc:enc_inst|bidir_counter[12]~11                      ; LCCOMB_X31_Y22_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|q_rotary_enc:enc_inst|bidir_counter[16]~2                       ; LCCOMB_X31_Y22_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|q_rotary_enc:enc_inst|bidir_counter[24]~12                      ; LCCOMB_X31_Y22_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[7].encoder|q_rotary_enc:enc_inst|bidir_counter[7]~1                        ; LCCOMB_X31_Y22_N24 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|imit_enc:imit_enc_inst0|step_cnt[3]~11                                                                            ; LCCOMB_X25_Y16_N28 ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|imit_enc:imit_enc_inst0|step_cnt[3]~12                                                                            ; LCCOMB_X25_Y16_N22 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|imit_enc:imit_enc_inst1|step_cnt[0]~11                                                                            ; LCCOMB_X38_Y13_N4  ; 4       ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|imit_enc:imit_enc_inst1|step_cnt[0]~12                                                                            ; LCCOMB_X38_Y13_N14 ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[0][14]~20                                                                                    ; LCCOMB_X17_Y5_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[0][22]~9                                                                                     ; LCCOMB_X19_Y7_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[0][30]~5                                                                                     ; LCCOMB_X19_Y7_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[0][4]~14                                                                                     ; LCCOMB_X19_Y7_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[1][11]~18                                                                                    ; LCCOMB_X17_Y5_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[1][1]~12                                                                                     ; LCCOMB_X19_Y7_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[1][22]~16                                                                                    ; LCCOMB_X19_Y7_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[1][24]~4                                                                                     ; LCCOMB_X17_Y5_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[2][11]~19                                                                                    ; LCCOMB_X17_Y5_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[2][16]~8                                                                                     ; LCCOMB_X19_Y7_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[2][1]~13                                                                                     ; LCCOMB_X17_Y5_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[2][24]~7                                                                                     ; LCCOMB_X17_Y5_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[3][0]~11                                                                                     ; LCCOMB_X17_Y5_N2   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[3][14]~17                                                                                    ; LCCOMB_X17_Y5_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[3][16]~15                                                                                    ; LCCOMB_X19_Y7_N12  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|N[3][24]~6                                                                                     ; LCCOMB_X25_Y6_N16  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[0][12]~16                                                                                    ; LCCOMB_X25_Y9_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[0][17]~4                                                                                     ; LCCOMB_X19_Y10_N12 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[0][28]~12                                                                                    ; LCCOMB_X19_Y10_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[0][6]~8                                                                                      ; LCCOMB_X20_Y10_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[1][15]~14                                                                                    ; LCCOMB_X13_Y12_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[1][20]~10                                                                                    ; LCCOMB_X14_Y10_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[1][28]~18                                                                                    ; LCCOMB_X17_Y8_N20  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[1][2]~6                                                                                      ; LCCOMB_X12_Y12_N6  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[2][15]~17                                                                                    ; LCCOMB_X20_Y10_N30 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[2][22]~5                                                                                     ; LCCOMB_X19_Y11_N14 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[2][26]~13                                                                                    ; LCCOMB_X17_Y8_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[2][4]~9                                                                                      ; LCCOMB_X21_Y11_N16 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[3][20]~11                                                                                    ; LCCOMB_X19_Y10_N22 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[3][28]~19                                                                                    ; LCCOMB_X19_Y10_N18 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[3][7]~7                                                                                      ; LCCOMB_X20_Y10_N0  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T[3][9]~15                                                                                     ; LCCOMB_X20_Y10_N28 ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|T_scale[5]~0                                                                                   ; LCCOMB_X28_Y9_N4   ; 16      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|always7~1                                                                                      ; LCCOMB_X31_Y10_N30 ; 20      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|main_dir[1]~0                                                                                  ; LCCOMB_X28_Y8_N30  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|comb~1                                                                    ; LCCOMB_X20_Y12_N6  ; 186     ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[26]~2                                                         ; LCCOMB_X20_Y12_N22 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[0].step_inst|N_cnt[7]~31                                     ; LCCOMB_X7_Y8_N4    ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[0].step_inst|N_cnt[7]~34                                     ; LCCOMB_X7_Y7_N4    ; 31      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[0].step_inst|N_cnt[7]~35                                     ; LCCOMB_X7_Y7_N6    ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[0].step_inst|pls_gen:pls_inst|T0[14]~32                      ; LCCOMB_X3_Y8_N8    ; 64      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[0].step_inst|pls_gen:pls_inst|T0[14]~33                      ; LCCOMB_X4_Y7_N24   ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[0].step_inst|pls_gen:pls_inst|cnt[28]~13                     ; LCCOMB_X4_Y6_N4    ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[1].step_inst|N_cnt[2]~31                                     ; LCCOMB_X10_Y11_N2  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[1].step_inst|N_cnt[2]~34                                     ; LCCOMB_X15_Y8_N6   ; 31      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[1].step_inst|N_cnt[2]~35                                     ; LCCOMB_X10_Y11_N22 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[1].step_inst|pls_gen:pls_inst|T0[26]~32                      ; LCCOMB_X8_Y11_N6   ; 64      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[1].step_inst|pls_gen:pls_inst|T0[26]~33                      ; LCCOMB_X9_Y11_N4   ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[1].step_inst|pls_gen:pls_inst|cnt[16]~10                     ; LCCOMB_X8_Y11_N4   ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[2].step_inst|N_cnt[1]~31                                     ; LCCOMB_X20_Y12_N26 ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[2].step_inst|N_cnt[1]~34                                     ; LCCOMB_X20_Y13_N4  ; 31      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[2].step_inst|N_cnt[1]~35                                     ; LCCOMB_X19_Y11_N12 ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[2].step_inst|pls_gen:pls_inst|T0[13]~32                      ; LCCOMB_X20_Y14_N4  ; 64      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[2].step_inst|pls_gen:pls_inst|T0[13]~33                      ; LCCOMB_X19_Y11_N10 ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[2].step_inst|pls_gen:pls_inst|cnt[7]~16                      ; LCCOMB_X19_Y13_N4  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[3].step_inst|N_cnt[13]~31                                    ; LCCOMB_X12_Y6_N8   ; 33      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[3].step_inst|N_cnt[13]~34                                    ; LCCOMB_X14_Y6_N16  ; 31      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[3].step_inst|N_cnt[13]~35                                    ; LCCOMB_X13_Y6_N30  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[3].step_inst|pls_gen:pls_inst|T0[5]~34                       ; LCCOMB_X12_Y9_N20  ; 64      ; Sync. clear, Sync. load   ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[3].step_inst|pls_gen:pls_inst|T0[5]~99                       ; LCCOMB_X11_Y9_N6   ; 64      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|pls_cont:gen[3].step_inst|pls_gen:pls_inst|cnt[17]~13                     ; LCCOMB_X10_Y9_N24  ; 31      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|prescale_oi:prescale_inst|T_reg[13]~33                                    ; LCCOMB_X11_Y12_N20 ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|prescale:to_prescale|Equal0~5                                                                  ; LCCOMB_X22_Y5_N6   ; 16      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|prescale:to_prescale|clk_ena~3                                                                 ; LCCOMB_X24_Y8_N10  ; 18      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|cnt[23]~0                                 ; LCCOMB_X35_Y17_N28 ; 224     ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|cnt_enc[20]~1                             ; LCCOMB_X34_Y6_N28  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|delta_enc[4]~34                           ; LCCOMB_X34_Y6_N18  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|step_cnt[1]~0                             ; LCCOMB_X32_Y6_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|step_cnt[23]~1                            ; LCCOMB_X32_Y5_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|step_cnt[24]~3                            ; LCCOMB_X34_Y5_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|step_cnt[9]~2                             ; LCCOMB_X30_Y5_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|cnt_enc[15]~1                             ; LCCOMB_X38_Y3_N30  ; 32      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|delta_enc[31]~34                          ; LCCOMB_X38_Y3_N10  ; 32      ; Sync. clear               ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|step_cnt[0]~0                             ; LCCOMB_X36_Y4_N10  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|step_cnt[14]~2                            ; LCCOMB_X36_Y4_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|step_cnt[17]~1                            ; LCCOMB_X37_Y2_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|step_cnt[29]~3                            ; LCCOMB_X35_Y2_N22  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_cnt[13]~2                            ; LCCOMB_X29_Y3_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_cnt[17]~1                            ; LCCOMB_X29_Y3_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_cnt[25]~4                            ; LCCOMB_X29_Y3_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_cnt[7]~0                             ; LCCOMB_X31_Y3_N26  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[10]~2                            ; LCCOMB_X26_Y3_N30  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[23]~1                            ; LCCOMB_X28_Y2_N14  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[29]~3                            ; LCCOMB_X28_Y2_N24  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[4]~0                             ; LCCOMB_X28_Y3_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:U_inst|cnt[2]~3                                                                       ; LCCOMB_X22_Y2_N8   ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:V_inst|cnt[2]~3                                                                       ; LCCOMB_X21_Y1_N16  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:X_inst|cnt[0]~5                                                                       ; LCCOMB_X17_Y3_N8   ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:Y_inst|cnt[3]~5                                                                       ; LCCOMB_X17_Y3_N18  ; 4       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|swap_xy~0                                                                                      ; LCCOMB_X28_Y8_N20  ; 2       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[23]~0                                                                                  ; LCCOMB_X28_Y8_N28  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[26]~2                                                                                  ; LCCOMB_X28_Y8_N18  ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[6]~1                                                                                   ; LCCOMB_X28_Y8_N0   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[8]~3                                                                                   ; LCCOMB_X28_Y8_N4   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|timeout[17]~0                                                                                  ; LCCOMB_X28_Y9_N8   ; 3       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|timeout[7]~8                                                                                   ; LCCOMB_X28_Y8_N8   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|timeout[9]~4                                                                                   ; LCCOMB_X28_Y8_N6   ; 8       ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|_write                                                                                                       ; LCCOMB_X28_Y12_N20 ; 34      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|addr16[2]                                                                                                    ; FF_X36_Y12_N15     ; 260     ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|addr16[3]                                                                                                    ; FF_X35_Y12_N31     ; 271     ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|addr16[5]                                                                                                    ; FF_X29_Y10_N25     ; 24      ; Sync. load                ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|adv~0                                                                                                        ; FF_X49_Y2_N3       ; 15      ; Clock enable              ; no     ; --                   ; --               ; --                        ;
; mcu_main:mcu_inst|mcu_amux_mem:mux_if|ad~16                                                                                                        ; LCCOMB_X49_Y2_N8   ; 16      ; Output enable             ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+---------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                      ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; areset                                                                                    ; FF_X1_Y9_N9       ; 2       ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
; main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|locked           ; LCCOMB_X25_Y5_N18 ; 3480    ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 4308    ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
+-------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                    ;
+----------------------------------------------------------+---------+
; Name                                                     ; Fan-Out ;
+----------------------------------------------------------+---------+
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|sclr ; 1788    ;
+----------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; Name                                                                                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location       ; Mixed Width RDW Mode ; Port A RDW Mode        ; Port B RDW Mode        ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 256          ; 1            ; 256          ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 256  ; 256                         ; 1                           ; 256                         ; 1                           ; 256                 ; 1    ; None ; M9K_X45_Y13_N0 ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Single Clock ; 1024         ; 1            ; 1024         ; 1            ; yes                    ; no                      ; yes                    ; no                      ; 1024 ; 1024                        ; 1                           ; 1024                        ; 1                           ; 1024                ; 1    ; None ; M9K_X45_Y8_N0  ; Old data             ; New data with NBE Read ; New data with NBE Read ; Off      ; No                     ; No - Unknown  ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+----------------+----------------------+------------------------+------------------------+----------+------------------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 10,055 / 49,625 ( 20 % ) ;
; C16 interconnects     ; 62 / 2,250 ( 3 % )       ;
; C4 interconnects      ; 5,433 / 39,600 ( 14 % )  ;
; Direct links          ; 1,777 / 49,625 ( 4 % )   ;
; Global clocks         ; 3 / 20 ( 15 % )          ;
; Local interconnects   ; 3,528 / 15,840 ( 22 % )  ;
; NSLEEPs               ; 0 / 320 ( 0 % )          ;
; R24 interconnects     ; 126 / 2,146 ( 6 % )      ;
; R4 interconnects      ; 6,268 / 53,244 ( 12 % )  ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.07) ; Number of LABs  (Total = 574) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 27                            ;
; 2                                           ; 9                             ;
; 3                                           ; 12                            ;
; 4                                           ; 14                            ;
; 5                                           ; 14                            ;
; 6                                           ; 9                             ;
; 7                                           ; 7                             ;
; 8                                           ; 6                             ;
; 9                                           ; 8                             ;
; 10                                          ; 8                             ;
; 11                                          ; 8                             ;
; 12                                          ; 21                            ;
; 13                                          ; 27                            ;
; 14                                          ; 33                            ;
; 15                                          ; 99                            ;
; 16                                          ; 272                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.50) ; Number of LABs  (Total = 574) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 432                           ;
; 1 Clock                            ; 507                           ;
; 1 Clock enable                     ; 204                           ;
; 1 Sync. clear                      ; 99                            ;
; 1 Sync. load                       ; 28                            ;
; 2 Clock enables                    ; 167                           ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.56) ; Number of LABs  (Total = 574) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 8                             ;
; 1                                            ; 22                            ;
; 2                                            ; 14                            ;
; 3                                            ; 6                             ;
; 4                                            ; 13                            ;
; 5                                            ; 6                             ;
; 6                                            ; 4                             ;
; 7                                            ; 11                            ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 12                            ;
; 11                                           ; 2                             ;
; 12                                           ; 7                             ;
; 13                                           ; 5                             ;
; 14                                           ; 5                             ;
; 15                                           ; 12                            ;
; 16                                           ; 44                            ;
; 17                                           ; 10                            ;
; 18                                           ; 26                            ;
; 19                                           ; 33                            ;
; 20                                           ; 24                            ;
; 21                                           ; 35                            ;
; 22                                           ; 29                            ;
; 23                                           ; 26                            ;
; 24                                           ; 32                            ;
; 25                                           ; 23                            ;
; 26                                           ; 18                            ;
; 27                                           ; 20                            ;
; 28                                           ; 24                            ;
; 29                                           ; 10                            ;
; 30                                           ; 23                            ;
; 31                                           ; 13                            ;
; 32                                           ; 48                            ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 8.85) ; Number of LABs  (Total = 574) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 8                             ;
; 1                                               ; 43                            ;
; 2                                               ; 38                            ;
; 3                                               ; 45                            ;
; 4                                               ; 31                            ;
; 5                                               ; 31                            ;
; 6                                               ; 31                            ;
; 7                                               ; 32                            ;
; 8                                               ; 28                            ;
; 9                                               ; 35                            ;
; 10                                              ; 35                            ;
; 11                                              ; 22                            ;
; 12                                              ; 27                            ;
; 13                                              ; 26                            ;
; 14                                              ; 21                            ;
; 15                                              ; 31                            ;
; 16                                              ; 69                            ;
; 17                                              ; 2                             ;
; 18                                              ; 4                             ;
; 19                                              ; 2                             ;
; 20                                              ; 2                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 1                             ;
; 24                                              ; 2                             ;
; 25                                              ; 2                             ;
; 26                                              ; 1                             ;
; 27                                              ; 1                             ;
; 28                                              ; 1                             ;
; 29                                              ; 0                             ;
; 30                                              ; 1                             ;
; 31                                              ; 0                             ;
; 32                                              ; 2                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.84) ; Number of LABs  (Total = 574) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 6                             ;
; 3                                            ; 9                             ;
; 4                                            ; 18                            ;
; 5                                            ; 10                            ;
; 6                                            ; 19                            ;
; 7                                            ; 24                            ;
; 8                                            ; 8                             ;
; 9                                            ; 22                            ;
; 10                                           ; 14                            ;
; 11                                           ; 8                             ;
; 12                                           ; 26                            ;
; 13                                           ; 22                            ;
; 14                                           ; 40                            ;
; 15                                           ; 20                            ;
; 16                                           ; 26                            ;
; 17                                           ; 32                            ;
; 18                                           ; 29                            ;
; 19                                           ; 12                            ;
; 20                                           ; 12                            ;
; 21                                           ; 14                            ;
; 22                                           ; 16                            ;
; 23                                           ; 11                            ;
; 24                                           ; 19                            ;
; 25                                           ; 17                            ;
; 26                                           ; 9                             ;
; 27                                           ; 21                            ;
; 28                                           ; 17                            ;
; 29                                           ; 14                            ;
; 30                                           ; 21                            ;
; 31                                           ; 16                            ;
; 32                                           ; 13                            ;
; 33                                           ; 13                            ;
; 34                                           ; 1                             ;
; 35                                           ; 5                             ;
; 36                                           ; 5                             ;
; 37                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 20    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 160mA for row I/Os and 160mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 93           ; 42           ; 93           ; 0            ; 0            ; 94        ; 93           ; 0            ; 94        ; 94        ; 0            ; 0            ; 0            ; 0            ; 43           ; 0            ; 0            ; 43           ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 94        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 1            ; 52           ; 1            ; 94           ; 94           ; 0         ; 1            ; 94           ; 0         ; 0         ; 94           ; 94           ; 94           ; 94           ; 51           ; 94           ; 94           ; 51           ; 94           ; 94           ; 94           ; 94           ; 94           ; 94           ; 94           ; 94           ; 94           ; 0         ; 94           ; 94           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; nirq               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X[0]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X[1]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X[2]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X[3]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; X[4]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Y[0]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Y[1]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Y[2]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Y[3]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Y[4]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; U[0]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; U[1]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; U[2]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[0]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[1]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; V[2]               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_A[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_A[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_B[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_Z[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_Z[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_Z[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_sclk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_csn            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_mosi           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ind_sclk           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ind_sdo            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ind_load           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hv_ena             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; hv_lvl             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; pump_ena           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; estop              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; drum_fwd           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; drum_rev           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; oe                 ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; center_n           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; drum_vel[0]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; drum_vel[1]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; drum_vel[2]        ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; step               ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; dir                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_ena             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sd_oe_n            ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current[0]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current[1]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current[2]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current[3]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current[4]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; current[5]         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gen_sclk           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gen_load           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gen_sdo            ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; led_n              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res[0]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; res[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[0]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[1]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[2]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[3]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[4]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[5]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[6]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[7]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[8]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[9]              ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[10]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[11]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[12]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[13]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[14]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ad[15]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; gen24              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ne                 ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; noe                ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; adc_miso           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nwe                ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nbl[0]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nbl[1]             ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; nadv               ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sig_in[5]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sig_in[1]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sig_in[0]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sig_in[2]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sig_in[3]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sig_in[4]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sig_in[6]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sig_in[7]          ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; wire_break         ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; OK220              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_A[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; enc_B[2]           ; Pass         ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+-------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                     ;
+------------------------------------------------------------------+------------------------+
; Option                                                           ; Setting                ;
+------------------------------------------------------------------+------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                    ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                    ;
; Enable device-wide output enable (DEV_OE)                        ; Off                    ;
; Enable INIT_DONE output                                          ; Off                    ;
; Configuration scheme                                             ; Internal Configuration ;
; Enable Error Detection CRC_ERROR pin                             ; Off                    ;
; Enable open drain on CRC_ERROR pin                               ; Off                    ;
; Enable nCONFIG, nSTATUS, and CONF_DONE pins                      ; On                     ;
; Enable JTAG pin sharing                                          ; Off                    ;
; Enable nCE pin                                                   ; Off                    ;
; Enable CONFIG_SEL pin                                            ; Off                    ;
; Enable input tri-state on active configuration pins in user mode ; Off                    ;
; Configuration Voltage Level                                      ; Auto                   ;
; Force Configuration Voltage Level                                ; Off                    ;
; Data[0]                                                          ; Unreserved             ;
; Data[1]/ASDO                                                     ; Unreserved             ;
; FLASH_nCE/nCSO                                                   ; Unreserved             ;
; DCLK                                                             ; Unreserved             ;
+------------------------------------------------------------------+------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                   ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; Source Clock(s)                                      ; Destination Clock(s)                                 ; Delay Added in ns ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; pll_inst|altpll_component|auto_generated|pll1|clk[0] ; 4.0               ;
+------------------------------------------------------+------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                  ; Destination Register                                                                                                                                                                                                       ; Delay Added in ns ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|rdaddr[3] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|rdaddr[2] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|rdaddr[5] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[5] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[4] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[3] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[2] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[1] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[0] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|valid                                ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|permit                                                 ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~portb_address_reg0 ; 0.189             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[6] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.170             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[5] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.155             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[7] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.155             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[2] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.155             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[4] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.154             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[3] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.154             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[1] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.154             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|wraddr[0] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_step|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_i7g1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.154             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[7] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.139             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[6] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.139             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[9] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.121             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|wraddr[8] ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|accum_var:shc_time|delay_line_var:delay_inst|altsyncram:ram_rtl_0|altsyncram_ocg1:auto_generated|ram_block1a0~porta_address_reg0 ; 0.117             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:V_inst|cnt[0]                                                                       ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:V_inst|phase[2]                                                                                                                                               ; 0.012             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:U_inst|cnt[0]                                                                       ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:U_inst|phase[2]                                                                                                                                               ; 0.012             ;
; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|dir_reg[1]                                                    ; mcu_main:mcu_inst|main:main_inst|enc_bus:enc_inst|rot_enc_zero:encoders[3].encoder|lpf_cap:f2|lpf_cap_full:lpf_inst|cnt[5]                                                                                                 ; 0.012             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:Y_inst|cnt[0]                                                                       ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:Y_inst|phase[2]                                                                                                                                               ; 0.012             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:X_inst|cnt[0]                                                                       ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_dir:X_inst|phase[2]                                                                                                                                               ; 0.012             ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|state[0]                                                ; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|piso_always:piso_ctrl|piso:piso_inst|shift[2]                                                                                                                          ; 0.012             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[31]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[31]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[30]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[30]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[14]                                                         ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[14]                                                                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[29]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[29]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[13]                                                         ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[13]                                                                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[28]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[28]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[12]                                                         ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[12]                                                                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[27]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[27]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[26]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[26]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[10]                                                         ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[10]                                                                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[25]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[25]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[9]                                                          ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[9]                                                                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[1][8]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[1][8]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[7][8]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[7][8]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[24]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[24]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[8]                                                          ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[8]                                                                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[23]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[23]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[22]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[22]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[21]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[21]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[20]                                                         ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[20]                                                                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[19]                                                         ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[19]                                                                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[3]                                                          ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[3]                                                                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[18]                                                         ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[18]                                                                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[2]                                                          ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[2]                                                                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[7][1]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[7][1]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[17]                                                         ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[17]                                                                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[1]                                                          ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id_snap[1]                                                                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|err_reg[1]                                               ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|err_snap[1]                                                                                                                                                              ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[3][9]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[3][9]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[1][7]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[1][7]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[3][7]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[3][7]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[1][6]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[1][6]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[3][5]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[3][5]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[7][4]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[7][4]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[1][3]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[1][3]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[3][3]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[3][3]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[2][2]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[2][2]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[1][2]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[1][2]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[7][0]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[7][0]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[3][0]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[3][0]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_MCP3008:adc_inst|adc_reg[1][0]                                            ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_snap[1][0]                                                                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[15]                            ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|cnt[15]                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[13]                            ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|cnt[13]                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[12]                            ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|cnt[12]                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[11]                            ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|cnt[11]                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[10]                            ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|cnt[10]                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[9]                             ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|cnt[9]                                                                                                            ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_cnt[8]                             ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|cnt[8]                                                                                                            ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|dir_reg~2                               ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|dir_reg~1                                                                                                         ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|dir_reg~1                               ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|dir_reg~0                                                                                                         ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_reg~0                              ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[3].coord_cnt|step_reg~1                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_cnt[15]                            ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|cnt[15]                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_cnt[11]                            ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|cnt[11]                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_cnt[10]                            ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|cnt[10]                                                                                                           ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_cnt[9]                             ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|cnt[9]                                                                                                            ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|dir_reg~2                               ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|dir_reg~1                                                                                                         ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|dir_reg~1                               ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|dir_reg~0                                                                                                         ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_reg~0                              ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[2].coord_cnt|step_reg~1                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|dir_reg~2                               ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|dir_reg~1                                                                                                         ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|dir_reg~1                               ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|dir_reg~0                                                                                                         ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|step_reg~0                              ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|step_reg~1                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|step_cnt[0]                             ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[1].coord_cnt|cnt[0]                                                                                                            ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|dir_reg~2                               ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|dir_reg~1                                                                                                         ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|step_reg~0                              ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|step_cnts:cnt_inst|step_dir_cnt:gen_cnt[0].coord_cnt|step_reg~1                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|task_id[16]                                                                                  ; mcu_main:mcu_inst|main:main_inst|motor_bus:mtr_inst|motor_cont:cont_inst|cur_task_id[16]                                                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_enabled:hv_ena_inst|hv_reg~0                                                              ; mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|hv_enabled:hv_ena_inst|hv_reg~1                                                                                                                                        ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|i[2][24]                             ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|i[2][24]                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|i[3][24]                             ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|i[3][24]                                                                                                       ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|c[0][23]                             ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|c_reg[0][23]                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|c[0][22]                             ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|c_reg[0][22]                                                                                                   ; 0.011             ;
; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|c[0][21]                             ; mcu_main:mcu_inst|main:main_inst|adc_bus:adc_inst|adc_acc:adc_inst|adc_permit:permit_inst|cic_decim_osr:cic|c_reg[0][21]                                                                                                   ; 0.011             ;
+--------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (20032): Parallel compilation is enabled and will use up to 6 processors
Info (119006): Selected device 10M16SCE144C8G for design "cnc3_v1_5"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|pll1" as MAX 10 PLL type File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/db/main_pll_altpll.v Line: 51
    Info (15099): Implementing clock multiplication of 3, clock division of 1, and phase shift of 0 degrees (0 ps) for main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0] port File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/db/main_pll_altpll.v Line: 51
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Critical Warning (16562): Review the Power Analyzer report file (<design>.pow.rpt) to ensure your design is within the maximum power utilization limit of the single power-supply target device and to avoid functional failures.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device 10M08SCE144C8G is compatible
    Info (176445): Device 10M04SCE144C8G is compatible
    Info (176445): Device 10M25SCE144C8G is compatible
Info (169124): Fitter converted 7 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_TMS~ is reserved at location 16
    Info (169125): Pin ~ALTERA_TCK~ is reserved at location 18
    Info (169125): Pin ~ALTERA_TDI~ is reserved at location 19
    Info (169125): Pin ~ALTERA_TDO~ is reserved at location 20
    Info (169125): Pin ~ALTERA_nCONFIG~ is reserved at location 129
    Info (169125): Pin ~ALTERA_nSTATUS~ is reserved at location 136
    Info (169125): Pin ~ALTERA_CONF_DONE~ is reserved at location 138
Info (169141): DATA[0] dual-purpose pin not reserved
Info (12825): Data[1]/ASDO dual-purpose pin not reserved
Info (12825): nCSO dual-purpose pin not reserved
Info (12825): DCLK dual-purpose pin not reserved
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 1 pins of 94 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report.
Info (332104): Reading SDC File: 'cnc.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 3 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 2 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   41.667        gen24
    Info (332111):   13.889 pll_inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1) File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/db/main_pll_altpll.v Line: 93
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G18
Info (176353): Automatically promoted node main_pll:pll_inst|altpll:altpll_component|main_pll_altpll:auto_generated|locked  File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/db/main_pll_altpll.v Line: 40
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|power_on_flag~0 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/ctrl_bus.sv Line: 91
        Info (176357): Destination node mcu_main:mcu_inst|main:main_inst|ctrl_bus:ctrl_inst|mcu_flag~2 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/ctrl_bus.sv Line: 91
Info (176353): Automatically promoted node areset  File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 79
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Warning (176250): Ignoring invalid fast I/O register assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (176235): Finished register packing
    Extra Info (176218): Packed 23 registers into blocks of type I/O Input Buffer
    Extra Info (176218): Packed 35 registers into blocks of type I/O Output Buffer
    Extra Info (176220): Created 3 register duplicates
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 1 (unused VREF, 3.3V VCCIO, 0 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1A does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 1B does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 7 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 18 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 7 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has 3.3V VCCIO pins. 12 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  0 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 6 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 17 total pin(s) used --  0 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:06
Info (14896): Fitter has disabled Advanced Physical Optimization because it is not supported for the current family.
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:07
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 11% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 27% of the available device resources in the region that extends from location X25_Y10 to location X37_Y19
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:04
Info (11888): Total time spent on timing analysis during the Fitter is 3.44 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:07
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 43 pins must meet Intel FPGA requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing MAX 10 Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin enc_A[0] uses I/O standard 3.3-V LVTTL at 123 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
    Info (169178): Pin enc_A[1] uses I/O standard 3.3-V LVTTL at 127 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
    Info (169178): Pin enc_B[0] uses I/O standard 3.3-V LVTTL at 124 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
    Info (169178): Pin enc_B[1] uses I/O standard 3.3-V LVTTL at 130 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
    Info (169178): Pin enc_Z[0] uses I/O standard 3.3-V LVTTL at 126 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
    Info (169178): Pin enc_Z[1] uses I/O standard 3.3-V LVTTL at 131 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
    Info (169178): Pin enc_Z[2] uses I/O standard 3.3-V LVTTL at 12 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
    Info (169178): Pin ad[0] uses I/O standard 3.3-V LVTTL at 90 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[1] uses I/O standard 3.3-V LVTTL at 91 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[2] uses I/O standard 3.3-V LVTTL at 92 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[3] uses I/O standard 3.3-V LVTTL at 93 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[4] uses I/O standard 3.3-V LVTTL at 96 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[5] uses I/O standard 3.3-V LVTTL at 97 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[6] uses I/O standard 3.3-V LVTTL at 98 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[7] uses I/O standard 3.3-V LVTTL at 99 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[8] uses I/O standard 3.3-V LVTTL at 88 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[9] uses I/O standard 3.3-V LVTTL at 87 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[10] uses I/O standard 3.3-V LVTTL at 86 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[11] uses I/O standard 3.3-V LVTTL at 85 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[12] uses I/O standard 3.3-V LVTTL at 84 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[13] uses I/O standard 3.3-V LVTTL at 81 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[14] uses I/O standard 3.3-V LVTTL at 80 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin ad[15] uses I/O standard 3.3-V LVTTL at 79 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 16
    Info (169178): Pin gen24 uses I/O standard 3.3-V LVCMOS at 27 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 9
    Info (169178): Pin ne uses I/O standard 3.3-V LVTTL at 77 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 13
    Info (169178): Pin noe uses I/O standard 3.3-V LVTTL at 76 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 13
    Info (169178): Pin adc_miso uses I/O standard 3.3-V LVTTL at 132 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 39
    Info (169178): Pin nwe uses I/O standard 3.3-V LVTTL at 75 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 13
    Info (169178): Pin nbl[0] uses I/O standard 3.3-V LVTTL at 100 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 19
    Info (169178): Pin nbl[1] uses I/O standard 3.3-V LVTTL at 89 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 19
    Info (169178): Pin nadv uses I/O standard 3.3-V LVTTL at 74 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 13
    Info (169178): Pin sig_in[5] uses I/O standard 3.3-V LVTTL at 26 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 49
    Info (169178): Pin sig_in[1] uses I/O standard 3.3-V LVTTL at 32 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 49
    Info (169178): Pin sig_in[0] uses I/O standard 3.3-V LVTTL at 33 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 49
    Info (169178): Pin sig_in[2] uses I/O standard 3.3-V LVTTL at 30 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 49
    Info (169178): Pin sig_in[3] uses I/O standard 3.3-V LVTTL at 29 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 49
    Info (169178): Pin sig_in[4] uses I/O standard 3.3-V LVTTL at 28 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 49
    Info (169178): Pin sig_in[6] uses I/O standard 3.3-V LVTTL at 25 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 49
    Info (169178): Pin sig_in[7] uses I/O standard 3.3-V LVTTL at 24 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 49
    Info (169178): Pin wire_break uses I/O standard 3.3-V LVTTL at 21 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 46
    Info (169178): Pin OK220 uses I/O standard 3.3-V LVTTL at 22 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 46
    Info (169178): Pin enc_A[2] uses I/O standard 3.3-V LVTTL at 10 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
    Info (169178): Pin enc_B[2] uses I/O standard 3.3-V LVTTL at 11 File: C:/Work/Meatec/Main/cnc3/Quartus/cnc3/top.sv Line: 33
Info (144001): Generated suppressed messages file C:/Work/Meatec/Main/cnc3/Quartus/cnc3/output_files/cnc3_v1_5.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 5841 megabytes
    Info: Processing ended: Wed Dec 22 11:54:21 2021
    Info: Elapsed time: 00:00:34
    Info: Total CPU time (on all processors): 00:01:04


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Work/Meatec/Main/cnc3/Quartus/cnc3/output_files/cnc3_v1_5.fit.smsg.


