
--- Page 1 ---
ICS 43.040
CCS T 35

中华人民共和国国家标准

GB/T 34590.11一2022

道路车辆”功能安全
第 11 部分:半导体应用指南

Road vehicles—Functional safety—Part 11:Guidelines on applications

to semiconductors

CISO 26262-11:2018,Road vehicles—Functional safety—Part 11:Guidelines on
applications of ISO 26262 to semiconductors, MOD)

2022-12-30 发布                                                                             2023-07-01 实施


--- Page 2 ---
GB/T 34590.11—2022

=
mallg

a
Ill

ae

规范性引用文件 pp

术语和定义 ctreeeceeteeeeneee cette cence nes cne see cee ane cne eee con eseces ensues ceeaesceseeeceseaesescesssscssasesssaseoee J
4,   何考虑半导体组件开发 …
4.2  半导体组伯 划分 +            ”
6 ESPK SERRE
4.7 半导体相关失效分析
5.1 数字组件和存储器…
5.2 BURA las
5.3 HY Sj PETE RBS Ep 和ee
5.4 多核组件 pe

附录 A (资料性) 有关如何使用数字失效模式进行诊断覆盖率评估的示例 pp 107

附录 B (资料性) 相关失效分析示例 …                                … 110

附录 C (资料性) 数字组件定量分析示例 122

附录下(资料性) PLD组件定量分析示例 …                             … 138

es om
请

ao fF Ww

- 12
+ 36
+ AT
* 49


--- Page 3 ---
GB/T 34590.11一2022

了

前

本文件按照 GB/T 1.1一2020《标准化工作导则 第 1 部分:标准化文件的结构和起草规则》的规定
起草。
本文件是 GB/T 34590《道路车辆“功能安全》的第 11 部分。GB/T 34590 已经发布了以下部分:
一一第 1 部分:术语;
一一第 2 部分:功能安全管理;
第 3 部分:概念阶段;
一一第 4 部分:产品开发:系统层面;
第 5 部分:产品开发:硬件层面;
一一第 6 部分:产品开发:软件层面;
一一第 7 部分:生产 .运行.服务和报废;
一一第 8 部分:支持过程;
一一第 9 部分:以汽车安全完整性等级为导向和以安全为导向的分析;
一一第 10 部分:指南;
一一第 11 部分:半导体应用指南
一一第 12 部分:摩托车的适用性。
本文件修改采用 ISO 26262-11:2018《道路车辆“功能安全 第11 部分:ISO 26262 对半导体的应
指南》。
本文件与 ISO 26262-11:2018 的技术差异及其原因如下 :
用规范性引用的 GB/T 34590.1一2022 替换了 ISO 26262-1 ,以适应我国的技术条件。
本文件做了下列编辑性修改:
除了“4.1.1条编号>
一一更改了 4.3、4.6.2.1.1、4.6.2.1.2、5.5.2、A.1.3 的子条编号,以使结构更加完整 。
请注意本文件的某些内容可能涉及专利。本文件的发布机构不承担识别专利的责任。
本文件由中华人民共和国工业和信息化部提出。
本文件由全国汽车标准化技术委员会(SACVTC 114)归口。
本文件起草单位:中国汽车技术研究中心有限公司、.英飞凌科技(中国)有限公司.北京地平线机器
人技术研发有限公司 法雷奥汽车内部控制(深圳)有限公司、安谋科技(中国)有限公司、华为技术有限
公司 .博世汽车部件(苏州)有限公司、株洲中车时代电气股份有限公司 ,北京国家新能源汽车技术创新
中心有限公司`上汽大众汽车有限公司 ,长城汽车股份有限公司`、上海水木蓝鲸半导体技术有限公司`比
亚迪汽车工业有限公司 eB BY RA BR ZA a) .北京宝沃汽车股份有限公司`、上海金脉电子科技有限
公司`.中国第一汽车集团有限公司 ,北京百度智行科技有限公司.中车时代电动汽车股份有限公司、宁德
时代新能源科技股份有限公司 `湖北亿咖通科技有限公司、悠牧夏信息科技(上海)有限公司`上汽大通
汽车有限公司、爱驰汽车(上海)有限公司 ,北京经纬恒润科技股份有限公司、南京芯驰半导体科技有限
公司 .蔚来汽车(安徽)有限公司、知行汽车科技(苏州)有限公司、蜂梨能源科技有限公司`苏州汇川联合
动力系统有限公司 ,泛亚汽车技术中心有限公司 .北京汽车股份有限公司`上海海拉电子有限公司,采埃
孕汽车科技(上海)有限公司 、纬涯科技投资(中国)有限公司 。
本文件主要起草人:付越.张祥.张立红\化萌、杨虎.李波、陈锐\刘辉、王验超、钟建伟、沈戈、
I


--- Page 4 ---
GB/T 34590.11一2022

孙王新、陈磊、邹广才、钱杰`张乐敏,龙文远,汉国元、韩冰、薛剑波、赵田丽、张会玲.梁瑜、黄金.刘昆朋、
徐朋、赵金富、闻继伟\李雨便.马凯、章爱琴、秦子豪、魏斌、蔡株麟、夏显召、李鸿鹏、宋炜瑾.王志
刘畅 EAE SBIR SE AR EL EAR RE.


--- Page 5 ---
GB/T 34590.11一2022

引

了

ISO 26262 是以 IEC 61508 为基础 ,为满足道路车辆上电气/电子系统的特定需求而编写。

GB/T 34590 修改采用 ISO 26262,适用于道路车辆上由电子.电气和软件组件组成的安全相关系
统在安全生命周期内的所有活动。

安全是道路车辆开发的关键问题之一。汽车功能的开发和集成强化了对功能安全的需求,以及对
提供证据证明满足功能安全目标的需求。

随着技术日益复杂、软件和机电一体化的广泛应用,来自系统性失效和随机硬件失效的风险逐渐增
加,这些都在功能安全的考虑范畴之内。GB/T 34590 通过提供适当的要求和流程来降低风险。

为了实现功能安全,GB/T 34590:

a)

b)
c)
d)
e)

提供了一个汽车安全生命周期(开发.生产.运行.服务报废)的参考,并支持在这些生命周期
阶段内对执行的活动进行剪裁;
提供了一种汽车特定的基于风险的分析方法,以确定汽车安全完整性等级(ASIL);
使用 ASIL 等级来定义 GB/T 34590 中适用的要求,以避免不合理的残余风险;
提出了对于功能安全管理设计、实现、验证、确认和认可措施的要求;

提出了客户与供应商之间关系的要求。

GB/T 34590 针对的是电气/电子系统的功能安全,通过安全措施(包括安全机制)来实现。
GB/T 34590也提供了一个框架,在该框架内可考虑基于其他技术(例如,机械、液压`气压)的安全相关

系统。

功能安全的实现受开发过程(例如,需求规范.设计、实现、集成验证、确认和配置)\生产过程、服务

过程和管理过程的影响。

安全问题与常规的以功能为导向和以质量为导向的活动及工作成果相互关联。GB/T 34590 涉及
与安全相关的开发活动和工作成果。GB/T 34590 由 12 个部分构成。

一一第 1 部分:术语。界定了 GB/T 34590 所应用的术语和定义。

一一第 2 部分:功能安全管理。描述了应用于汽车领域的功能安全管理的要求,包括独立于项目的

关于所涉及组织的要求(整体安全管理)以及项目特定的在安全生命周期内关于管理活动的
要求。

一一第 3 部分:概念阶段。描述了车辆在概念阶段进行相关项定义危害分析和风险评估、功能安

一一第4 部分:产品开发:系统层面。描述了车辆在系统层面产品开发的要求,包括启动系统层面

产品开发总则 技术安全要求的定义,技术安全概念`系统架构设计、相关项集成和测试.安全
确认 。
第 5 部分:产品开发:硬件层面。描述了车辆在硬件层面产品开发的要求,包括硬件层面产品
开发的概述、硬件安全要求的定义、硬件设计、硬件架构度量的评估、因随机硬件故障而导致违
背安全目标的评估、硬件集成和验证。

一一第 6 部分:产品开发:软件层面。描述了车辆在软件层面产品开发的要求,包括软件层面产品

开发的概述、软件安全要求的定义、软件架构设计、软件单元设计和实现、软件单元验证、软件
集成和验证.嵌入式软件测试.可配置软件。

一一第 7 部分:生产.运行.服务和报废。描述了车辆在生产 .运行、.服务和报废过程中的要求,包括

生产.运行、.服务和报废计划及具体要求。

--- Page 6 ---
GB/T 34590.11一2022

第 8 部分:支持过程。描述了对支持过程的要求,包括分布式开发的接口、安全要求的定义和
管理,配置管理,变更管理、验证、文档管理,使用软件工具的置信度、软件组件的鉴定、硬件要
素评估、在用证明.GB/T 34590 适用范围之外应用的接口,未按照 GB/T 34590 开发的安全相
关系统的集成。
第 9 部分:以汽车安全完整性等级为导向和以安全为导向的分析。描述了关于 ASIL 剪裁的
要求分解.要素共存的准则、相关失效分析、安全分析等活动的要求。
一一第 10 部分:指南。目的是增强对 GB/T 34590 其他部分的理解,提供了 GB/T 34590 中的关
键概念、安全管理的精选话题,概念阶段和系统开发,安全过程的要求结构(流程和顺序)、硬件
开发,独立于环境的安全要素、在用证明的示例.ASIL 的分解、带安全相关可用性要求的系
统、.关于“所使用软件工具的置信度”的分析、安全相关的特殊特性、故障树的构建和应用等方
面的指南。
一一第 11 部分:半导体应用指南。提供了 GB/T 34590 其他部分针对半导体开发的参考,包括半
导体组件及其分区、特定半导体技术和应用案例如何使用数字失效模式进行诊断覆盖率评
估、相关失效分析\数字组件定量分析、模拟组件的定量分析.PLD 组件定量分析等方面的
指南 。
一一第 12 部分:摩托车的适用性。描述了 GB/T 34590 其他部分对摩托车适用性的要求,包括对
摩托车适用性的一般要求`安全文化.认可措施,危害分析和风险评估、整车集成与测试.安全
确认。
GB/T 34590 基于 V 模型为产品开发的不同阶段提供参考过程模型,图 1 为 GB/T 34590 的整体

架构。

--- Page 7 ---
GB/T 34590.11一2022

2. 功能安全管理

2-5整体安全管理                             |    区 目相关的安全管理

4.产品开发;系统层面
3-5相关项定义                                                        全系统及相关项集央

2-7生产、运行、服务、报废的安全
管理

12. 摩托车的适用性

12-5摩托车的适用性总则

12-6安全文化
12-7认可措施
12-8危害分析和风险评估

12.9整车集成和测试  wn a  leet
12-10安全确认    :    ;     t   E       |

8-5分布式开发的接口

8-13硬件要素的评估

8.6安全    义和管理       8-10文档管理            84H RED
RARE LANE                          8-15GB/T 34590适用范围之外应用的
8-7配置管理            8-11使用软件工具的置信度

接口
8.12软件组件的鉴定                         8天类OAT S490 7t RNR EA

|

9. 以汽车安全完整性等级为导向和以安全为导向的分析

9-5关于ASIL剪裁的要求分解                                          9-7相关失效分析
9-6要素共存的准则                                                              9-8安全分析
10. 指南
11. 半导体应用指南

注 1: 阴影*V”表示 GB/T 34590.3一2022、GB/T 34590.4一2022、GB/T 34590.5一2022、GB/T 34590.6一2022、
GB/T 34590.7一2022 之间的相互关系。
注 2: 对于摩托车;
一一GB/T 34590.12一2022 第 8 章支持 GB/T 34590.3—2022;
一一GB/T 34590.12一2022 第 9 章和第 10 章支持 GB/T 34590.4—2022,
BE 3: 以“zzz方式表示的具体章条中,“m"代表特定部分的编号“zx代表该部分章的编号。
示例;“2-6”代表 GB/T 34590.2一2022第6章。

图1 GB/T 34590 概览

--- Page 8 ---

--- Page 9 ---

--- Page 10 ---

--- Page 11 ---

--- Page 12 ---

--- Page 13 ---

--- Page 14 ---

--- Page 15 ---
GB/T 34590.11一2022

求的应用中使用。在硬件设计的背景下,GB/T 34590.5 _2022 第 7 章提供了避免和探测系统性故障的
要求。 5 .1.9(对于数字组件).5.2.5(对于模拟或混合信 号组件) .5.3.5.3(对于 PLD) fll 5.5.5(对于传感
器和转换器)提供了进一步的指导。 该指南可用于确定在 TP 开发期间,避免和探测系统性故障的一般
Trik&.

对于具有可编程行为的 IP,则可参考 GB/T 34590.4— 2022 中的 6.4.6.5,同样可参考 5.3 中描述的
指南 。

IP 集成商负责集成所提供的 IP. 对于集成活动,应考虑 了 使用假设,以及描述 TP 集成指导原则。当使
用假设无法实现或无效时,集成 耳 的设计根据 GB/T 34590.8_2022 第 8 章所述的变更管理对其影响进行分
析和考虑。图 7 提供了一个基于 SEooC 开发的安全生命周期示例,如 GB/T 34590.10—~ 2022 中已有描述。

-5        不考虑SEooC
-8 | 范围内的开发

4-6          x
4 7 | 范围内的[开发

范围内的IP开发

   分或全部在SEooC ||

图7 24 IP 作为SEooC 对待时 IP 的生命周期

注 1; 如图 7 所示的参考文献与 GBMT 34590 有关。

注 2: 在图7中,GB/T 34590.5一2022 第 10 章只有部分是由 IP 供应商负责,因为许多相关要求不适用于 IP 供应
商,例如 ESD 测试。

DIA 可以定义将由 IP 供应商提供的工作成果(如 4.5.4 所列) ,以支持 IP 集成商进行 TP 集成活动。

4.5.3.2 IP 作为 SEooC

在开发 SEooC IP 时,根据 GB/T 34590.2一2022 中的 6.4.5.7 裁剪适用的安全活动。这种针对
SEooC FF BAY RR  并不意味着可以省略任何一个安全生命周期的步骤。 如果在 SEooC 开发期间某些
步又被推迟,则可以在相关项开发期间完成这些步又。

如果 SEooC 的 ASIL 等级能力(见 GB/T 34590.1 2022 中的 3.2)和由 UP 集成商指定的 ASIL 等
级要求不匹配,则 UP 集成商可以采用 IP 外部附加的安全机制。 也应将关于吕免系统性失效的附加安

全措施考虑在内。可以使用 GB/T 34590.9一2022 第 5 章定义的 ASIL 等级分解 ,前提是可以表明存在
8


--- Page 16 ---

--- Page 17 ---
GB/T 34590.11一2022
全概念中的要求相关联。
4.5.4.4 了王设计的硬件设计验证和验证评审

对于逻辑设计形式的 UP 设计,定义设计验证的准则,特别是针对环境条件(振动.EMI 等)的准则
通常是不可能的,因为物理特性高度依赖于由 IP 集成商完成的设计的物理实现。

注: 对于用作数字逻辑设计的 外,可通过使用在 5.1.9 中列出的技术进行硬件设计验证。

验证报告包括用于验证 IP 设计的活动结果。可按照 GB/T 34590.8一2022 第 9 章进行验证,包括
验证活动的计划 执行和评估。

45.45 安全分析报告

IP 设计可采用 GB/T 34590.9一2022 第 8 章中的安全分析的要求。可基于 GB/T 34590.5一2022
表 2,选择合适的安全分析方法。

对于定性分析 ,供应商提供已识别的 IP 的失效模式,以支持其集成。

对于定量分析,如 GB/T 34590.9一2022 中 8.4.10 所定义的,所包含的数据支持硬件架构度量的评
估和由于随机硬件故障导致违背安全目标的评估。

示例:数据包括估计的失效率和失效模式分布信息。

注 1: 对于 IP 的逻辑设计,比如寄存器传输级(RTL) ,定量分析取决于关于失效率和失效模式分布的假设,因而不

能代表实际的物理设计。IP 集成商验证针对特定实现的假设和定量安全分析结果。

注 2: 在评估度量时,可以考虑内入 UP 中的安全机制及其预期的失效模式覆盖率(在适用于给定 IP 的等级上) 。

若 卫可配置,则安全分析可包括关于配置选项对失效模式分布影响的信息。

注 3: 分析配置选项对安全机制的实施和诊断覆盖率的影响。

可以定义通过 IP 内部和外部特征的组合实现的安全机制,以及在 IP 外部实施的安全机制。这些
附加的安全机制可依赖于针对 SEooC 设计的使用假设,可在 GB/T 34590.2一2022 中 6.4.5.7 所述的适
当层面进行确认 。

4.5.4.6 ”相关失效分析

可按照 GB/T 34590.9一2022 第 7 章进行 IP 的相关失效分析,4.7 描述了如何将相关失效分析应
于半导体器件的附加指导。

4.5.4.7 ”认可措施

实施认可措施的结果包括与 IP 开发流程相关以及关于避免系统性故障的证据和论据。
GB/T 34590.2一2022 表 1 描述了认可措施。对于半导体 也,通常的认可措施报告包括，

一一安全计划的认可评审;

一一安全分析的认可评审;

一一安全档案的完整性的认可评审;

一一功能安全审核和评估报告。

5.1.9(数字组件) .5.2.5(模拟或混合信号组件)、5.3.5.3(PLD)和 5.5.5(传感器和转换器)中包括了
适用于避免系统性故障的 IP 开发活动的技术示例。

45.4.8 ”开发接口协议

GB/T 34590.8一2022 第 5 章对分布式开发的要求适用于 IP weit. DIA 定义了针对 IP 设计的用
于交换的工作成果,以及 IP 供应商和 LP 集成商之间的安全相关的角色和责任。

10


--- Page 18 ---
GB/T 34590.11一2022

4.5.4.9 集成文档集

集成文档集可以包括作为 SEooC 开发的 IP 的安全手册或安全应用说明。集成文档集还可以包含
以下信息。
一一卫开发的生命周期裁剪的描述。
一一王的使用假设,包括例如:
@ IP 的假定安全状态;
e 关于最大故障处理时间间隔和多点故障探测间隔(MPFDI)的假设(如适
e KF IP 集成环境的假设,包括接口;
e ili IP AH.
一一安全架构的描述,包括
e 故障探测和控制机制;
e 故障报告能力;
© 自检能力和关于潜伏故障的自检的附加要求,如果适
e 故障恢复机制,如果适用;
e 配置参数对上述相关项的影响,如果适用。
一一用于支持 IP 安全机制,以及探测后以控制失效所需的软硬件接口(HSI) 。
一一用于探测 IP 组件故障的基于软件的测试例程的规范,如果适用。这也可供作源代码或二进
制库。
一一耳 安全分析结果的描述。
一一卫 认可措施的描述 。
IP 集成商可以以正式的形式识别每一个与安全机制相关的硬件特征,以便可以在 IP 集成商
上完成与硬件安全要求的映射,并且能够识别由 IP 集成商负责的集成验证和确认活动。
注 1: IP 安全机制的要求,以一种可以追溯到 IP 集成商要求的方式被指定。
注 2: 对于没有可用于故障探测的特定功能的 IP,提供使用假设足以符合 IP 集成商的要求。
对于在某场景下进行开发的 IP,通常提供类似的文档。
注 3: 对于在应用场景下的 IP,不需要使用假设,因为 IP 是根据已有的应用场景信息进行设计的。

4.5.4.10 工作成果对 IP 类别的适用性

Pe

il
=

4.5.4.1~4,5.4.9 中工作成果的适用性取决于 4.5.2 描述的 IP 的分类。对于没有集成安全机制的
知识产权:
一一安全分析报告仅限于 IP 的失效模式分布。由于没有集成的安全机制,因此没有针对硬件度量
的评估。IP 集成商需要失效模式分布,以便能够在集成层面执行安全分析。
一一集成文档集(非特定的工作成果 ,而是如 4.5.4.9 所述的信息集合)受限于对 IP 集成环境假设
的描述,包括接口。
一一通常不包括相关失效的分析。

45.5 Be Pye

在一些开发中,IP 集成商可能遇到需要集成未完全公开内容的 TP 的情况。从 IP 集成商的角度来
看,将要集成的 IP 是一个“黑盒”。

示例 1:IP 集成商的客户需要使用其专利逻辑,例如特定通信接口,定时器外设或类似逻辑。

示例 2:IP 集成商被要求集成竞争对手逻辑,以利于执行多源供应协议 。

az IP 集成有多种方式,包括但不局限于:


--- Page 19 ---
GB/T 34590.11一2022

一一预硬化,或以门级层面布局或晶体管层级移交8
一一以加密的网表形式,只有受信任的工具才能对其进行有效的解析;

一一以打乱的 RTL 源码形式(其中有意义的变量名称被替换为随机字符串,并且任何解释性说明

被移除) 。
注 1: 黑盒集成方法也适用于从 IP 供应商无法获得可用信息的情况。

当黑盒 了 被集成时, IP 供应商、IP 集成商和 SIP 集成商客户之间的责任分工可以通过如

GB/T 34590.8一2022 第 5 章描述的开发接口协议来定义。

示例 3:如果 UP 集成商被要求使用黑盒 耳,例如由于客户的要求,DIA 可以定义由客户负责评估并接受在安全相关

场景中使用黑盒 IP 的适用性。
开发接口协议还可包括在 GB/T 34590.2一2022 中 6.4.5.7 所述的裁
供应链中的文档交换。

安全活动的细节以及在整个

示例 4:开发接口协议可以指定集成详细信息由 IP 供应商以集成指南的形式提供,该集成指南还包含一组确认测

试。这些测试可用于确认合适的集成。

除非 IP 专门针对汽车市场开发,否则特定证据有可能是不存在的。在这种情况下 ,接受可用证据

的责任可以在开发接口协议中定义。
示例 5:按照其他功能安全标准,如 TEC 61508:2010 EFF KAY IP.

注 2: 在这种情况下,有关开发生命周期和用于开发 IP 的相关过程的信息可用于执行差距分析,以评估在 GB/T

34590 中使用的 IP 的适用性。

IP 集成商并不总是有足够的数据来评估黑盒 IP 的基础失效率。由于这会影响定量分析的结果，
因此开发接口协议可以明确 TP 供应商、IP 集成商和 IP 集成商的客户之间的责任,以估算基础失效率。

Rd IP 安全分析的责任可以用类似的方式定义。

BES. 黑盒 IP 在硬件开发中的集成与在软件开发中相似,例如开发人员将来自第三

方供应商的单元软件作为编译

过的目标代码进行集成。因此,黑盒 IP 在硬件开发中的集成商可以在 5.1.9.1 中找到方法和技术,包括与

GB/T 34590.6一2022 中适用表格的关联。

在黑盒 IP 需要安全机制的情况下,IP 集成商无法获得足够的信息来实现 IP 之外的安全机制。开

发接口协议规定了在这些情况下对此类安全机制的要求 。
4.6 半导体的基础失效率

4.6.1 基础失效率评估的总则说明

4.6.1.1 简介

本条提供有关如何计算和使用基础(或原始)失效率的说明、指南和示例。按照 GB/T 34590.5一

2022 ,基础失效率是计算定量安全分析和度量的主要输入。

注: GB/T 34590.5一2022 中的定量安全分析侧重于随机硬件失效并排除系统性失效。因此,在 GB/T 34590 中使

用的基础失效率仅针对随机硬件失效。也可见 4.6.1.3。

可用于基础失效率评估的每种技术都需要考虑失效机理的假设。由不同的基础失效率评估技术造
成的结果差异通常是由于缺乏对同一组失效机理的考量。如果不对一组共同的失效机理进行协调,那

么将不同技术应用于同一组件的结果就不具有可比性。
示例 1:可通过考虑相同的失效机理和相同的应力源来进行协调。

效率行业来源难以跟上现有技术的发展水平 ,尤其是深度亚微米工艺技术。

半导体的失效机理取决于电路类型.实现工艺和环境因素。随着半导体

技术的快速发展,公认的失

因此,考虑 JEDEC(联合电

子设备工程委员会)、国际设备和系统路线图(IRDS)以及 SEMATECH/ISMI 可靠性委员会等行业组

织的出版物有助于全面了解半导体技术的现状。
12

--- Page 20 ---
GB/T 34590.11一2022

示例 2:JEDEC 发布了数份文档,这些文档可为理解特定的失效机理并估算失效率提供参考帮助;

一一参考文献[27]总结了许多不同的`已被广泛理解和被业界接受的硅和封装失效机理,它还可以用于提供失效
模式的物理学模型,用于对已识别的失效机理的失效率进行评估，

一一参考文献 [63]提供了关于开发可靠性评估方法的指南 ,该指南基于特定应用使用模型(任务剖面);

一一参考文献 [28]总结了许多与暴露在自然发生的辐射源有关的瞬态故障机理,并提供了如何通过实验获得易受
软错误影响的失效率的指南。

46.1.2 ”定量目标值和可靠性预测

由于随机硬件失效导致的在相关项层面违背每个安全目标的最大概率的定量目标值(PMHF)有
时会被误认为是可靠性预测的输入。按照 GB/T 34590.5一2022 中 9.4.2.2 的注 1,这些定量目标值不
具有绝对意义,但在比较现有设计和新设计时非常有用。它们旨在提供可用的设计指南并提供证明设
计符合安全目标的可用证据。因此,这些值不能够在可靠性预测中*“按原样?使

4.6.1.3 系统性失效和随机失效之间的差异

GB/T 34590 区分了系统性失效和随机失效。绝大多数用于基础失效率评估的可用技术旨在提供
可靠性评估但不做出这种区分。由于包含估算系统性失效的因子,这些技术的结果可能过于保守。例
如,基于现场失效观测的评估技术通常不具有适当的样本大小或观测质量以区分系统性失效和随机失
效。类似地,在 GB/T 34590 的背景下(例如参考文献[22]中定义的 rwe和 res因子)使用将系统性功
能作为基础失效率计算的一部分的模型可能具有挑战性。

4.6.1.4 失效恢复机制的影响

一个值得关注的点是对用于增强可用性的诊断的处理。这可能导致基础失效率与诊断的混合,而
GB/T 34590.5一2022 要求将它们分开以进行度量计算。
示例:考虑在许多最先进的汽车功能安全电子中使用的常见 SEC-DED (单错误纠正-双错误探测) ECC。所报告的
具有 SEC-DED ECC 的SRAM 的 MTTEF (平均失效间隔) 不能考虑导致可纠正错误的故障,从而综合了基础
失效率和诊断的影响 ,而计算 GB/T 34590.5一2022 度量时二者是分开的。

4.6.1.5 ”非恒定失效率的考量

许多标准化模型都利用“浴盆曲线”简化模型,它假设供应商已经有效地筛选了“早期寿命”早期天
折)缺陷,并假设“磨损(寿命终止)失效机理,例如在有效的任务寿命期间,电迁移、时间相关的介质击
穿,热载流子或负偏置温度的不稳定性将以可忽略的速率有效地发生。
在某些情况下 ,可靠性模型的失效率分布不符合“浴盆曲线?简化模型的恒定失效率。非恒定失效
率的使用与 GB/T 34590.5一2022 所述的硬件架构度量的计算不兼容。
一种可能性是通过使用恒定失效率的近似值来简化非恒定失效率的分布。
示例 1:恒定失效率是在可靠性模型失效率分布的最大失效率下保守地假设而来。
示例 2:根据分布,可以限制产品的运行寿命,从而得到更加合适的恒定失效率的近似值。这种情况通常适用于寿
命终止机理在整体失效率分布中占主导地位时。
注 1: 如果使用指数模型,当失效率目标被超过时 ,在产品寿命内到达浴盆曲线末端就是一个系统性的问题了。在
GB/T 34590.5一2022 第 8 章和第 9 章的硬件度量内不对其是否可接受进行评估。例如按照 AEC-Ql100 的集
成电路鉴定结果进行单独的评估 。
注2: 在图 8 中,真实的浴盆曲线可以通过“在产品的使用寿命期间保持恒定值”来近似,或者通过置信水平为70%
的指数模型计算 。


--- Page 21 ---
GB/T 34590.11一2022

失效率 二

在产品的使用寿命期间                             指数模型
保持恒定值

5

ZEB | 保修期间 | ”失效率几乎为常数       磨损失效导致
《继续缓慢下降)               失效率增加

 8 浴盆曲线一一失效率随时间的演化

如果整体失效率分布是多个故障模型的集成结果,如 5.1.7.2 所荐考虑瞬态故障,将失效模式分离，
通过使用不同的(但恒定的)失效率近似,来分别评估各个失效模式的影响,从而简化安全分析。

4.6.1.6 ”用于基础失效率评估的技术和来源

Ait ZA TA AAT     评估基础失效率,这些技术通常归纳如下 。
一一从实验测试中得出失效率,例如:
e 温度、偏置和运行寿命测试(TBOL) ,也称为高温工作寿命CHTOL)测试或延长寿命测试
(ELT) ,用于内在产品运行可靠性;
ee 可靠性测试芯片和/或片上测试结构,用于评估硅技术的内在可靠性;
e 基于暴露于辐射源的软错误测试;或
注 1: JEDEC 标准,例如 JESD89 ,为软错误测试提供了指导。
e 用于筛选的加速测试的收敛特性。
一一由现场事故观测得出失效率,例如对于作为现场失效返回的材料分析。
注 2: 对于永久性故障:半导体行业提供的数据可以基于随机失效的数量除以等效设备小时数。这些数据是
从现场数据或加速寿命测试(如定义于 JEDEC 和 AEC 等标准中)中获得的,在假定是恒定失效率(随
机失效,指数分布)情况下 ,该数据按照比例缩放到任务剖面(例如温度、.开/关周期)。这些数字可以用
作估算失效率的输入 ,可供作为基于采样统计置信水平的最大失效率使用。
一一通过应用行业可靠性数据手册估算出或从其中推导并结合专家判断得出失效率。
示例 1:IEC 61709 SN 29500 或 FIDES 指南 。
示例 2:4.6.2.1.1 中的电子组件可靠性预测模型(原 IEC/TR 62380) 。
注 3: 实际得出的失效率预计会低于由这些方法推导出的失效率。
示例 3:按照 GB/T 34590.5一2022 中的 8.4.3 EE 6 和注 7,通过失效物理学的方法进行可靠性评估。
一一由国际设备和系统路线图CIRDS)维护的文件,例如国际半导体技术路线图(ITRS) ,提供了针
对每一代软错误率的预测值,从而使得当技术数据可用时该信息可用于第一次评估并且可被
精确化。

4.6.1.7 ”关于基础失效率计算假设的文件

当计算基础失效率时 ,供应商提供描述所做假设和支持依据的文件。
14

型


--- Page 22 ---
GB/T 34590.11一2022

示例 :假设可以是，

工业来源或现场数据);
一一假定的任务剖面
一一使用的失效率数据的置信水平(例如,当使用现场数据或基于测试的数据时)，

一一如何将非运行时间和焊点考虑进去;或

一一从现场数据(Weibull 模型或指数模型)导出的用于失效率的模型。

集成商可以在要素层面或相关项层面使用此信息来评估、理解.判断.比较和可能地协调来自不同
供应商和组件的失效率。

4.6.1.8 ”瞬态故障量化

如 5.1.2 所述,软错误是瞬态故障的典型示例。
由内部或外部 ce BF By 辐射源引发的软错误引起的瞬态故障是随机硬件失效,可以使用测量
数据支持的概率方法进行量化。
ty EMI 或串扰引起的瞬态故障未被量化。即使这些故障可以产生与其他瞬态故障相同的效果,它
们也主要与系统原因有关。在设计阶段,通过适当的技术和方法可以避免这些问题(例如,在组件开发
后端进行串扰分析) 。
按照 GB/T 34590.5一2022 中 8.4.7 的注 2,当由于相关原因(比如所使用的工艺) ,应该考虑瞬态故
障。因此根据故障的影响并当其可适用时,可以在安全分析中考虑。瞬态故障和永久性故障的分析是
分开进行的。这适用于定性或定量分析。
如果易受软错误影响 ,特别是对于直接或诱导的阿尔法粒子和中子,则研究每个基础子元器件类型
(例如触发器、锁存器.存储器要素 ,模拟器件) 。对这些现象的敏感性取决于半导体前端技术和裸片上
表面的材料(包括封装) ,例如:模具合成物和焊料(覆晶)会影响软错误率。
示例 1:阿尔法粒子的基础失效率可受封装类型的影响,例如,低阿尔法(LA)或超低阿尔法(ULA)发射半导体装配
材料。
在参考文献[15]和[33]中,根据技术和运行频率等因素,考虑了单粒子翻转CSEU)、多比特翻转
(MBU)和单粒子瞬态(SET)等瞬态故障模型 。
注 1: 单粒子门锁(SEL) .单粒子烧毁(SEB)和单粒子棚穿(SEGR)等破坏性单粒子效应不被视为瞬态故障,因为这
些故障会造成永久性影响。
注 2: 更多有关数字故障模型的详细信息,见 5.1.2。
JESD89 被认为是与半导体中阿尔法粒子和地球宇宙射线引起的软错误的测量和报告有关的主要
参考文献。在这种情况下 ,软错误的基础失效率会与计算或测量的条件一起提供。
注 3: 中子粒子通量 海拔高度、.温度和电源电压等条件与软错误的肯态失效率估计有关。JESD89[28]用于理解这
些条件。
GB/T 34590.5一2022 中 8.4.3 的注 2 指出 ,在应用选定的工业来源时 ,为避免人为减少计算出的基
础失效率,以下的考虑是必要的:任务剖面.考虑运行条件时失效模式的适用性,或失效率的单位(每个
运行小时或每个日历小时) 。
示例 2:在软错误的情况下,仅考虑车辆的运行时间来降低基础失效率,会导致每小时平均概率人为过度降低。
注4: 如果半导体供应商提供修正软错误率,有关修正因子的信息则可用于比如安全手册中,如 5.1.11(对于数字组
件)、.5.2.6(对于模拟或混合信号组件).5.3.6(对于 PLD)和 5.5.6(对于传感器和换能器)中定义的。
此外,软错误的基础失效率是在不考虑“架构脆弱性因子?或 ECC 等安全机制影响对其修正的情况
下提供的。
注 5: 架构脆弱性因子(AVF)是设计结构中的故障将导致功能最终输出中出现可见错误的概率,例如在参考文献
[36]中对处理器设计的描述。

15

--- Page 23 ---
GB/T 34590.11一2022

注 6: 在考虑安全故障的数量时会考虑脆弱性因子,见 5.1.7.2。
4.6.1.9 组件封装失效率的注意事项

在评估硬件组件失效率时,半导体提供商考虑与硅裸片.壳/封装(例如外壳)和连接点(例如引脚7
有关的失效。连接到电路板的连接点(例如焊点)之间的连接被认为是电路板失效,并且通常在系统层
面或要素层面的安全分析期间由系统集成商考虑。
注 1: 按照参考文献[10],图 9 中的模型计算出的封装失效率 Mweese对应于封装本身内部的故障模型(包括例如裸
片和引线框架之间的连接),但还包括与封装连接点和电路板(焊点)之间的连接有关的失效率。
注2: 在 SN 29500-2 中计算出的硬件组件的失效率包括与裸片和封装相关的故障模型,但不同于 4.6.2.1.1 描述的
模型,其不包括封装连接点和电路板之间的连接失效率,在 SN 29500-5 中被单独处理。
BE 3: FIDES 指南提供由热循环引起的封装(外壳)和焊点单独的失效率。
注 4: 实际上,封装连接点和电路板之间连接的失效率取决于许多因素,这些因素涉及电路板的特定设计以及如何
将电路板封装在保护外壳内。随着电子组件和电路板材料技术共同的迅速发展,这些因素也在不断变化。

4.6.1.10 考虑上电时间和下电时间

按照 GB/T 34590.5一2022 中 8.4.3 的注 2,在应用选定的工业来源时,应适当考虑以下因素以避免
人为减少计算出的基础失效率，

一一任务剖面;

一一失效模式对于运行条件的适用性

一一失效率单位(每运行小时或每日历小时) 。

该基础失效率与任务剖面一起被提供。如果在任务剖面中定义了上电和下电时间,则可考虑将其
用于计算应力因子,如 4.6.2.1.1(rw和 con) A SN 29500(xvw)中描述的方法所述。

4.6.2 永久性基础失效率的计算方法
4.6.2.1 使用或基于行业来源的永久性基础失效率的计算

4.6.2.1.1 电子组件的可靠性预测模型(IEC/TR 62380)

4.6.2.1.1.1 总述
本文件采用 IEC/VTR 62380 作为电子组件可靠性预测模型的基础。
本条使用的数学模型如图 9 所示 。

axwxseeetaax (Biase X|

1      35a      Qin Oi XH

=                      Ton + Toff    4 (sane X aX {Diy Gand X (ATi) 0-88 } xia 人aa }  X10 ?人
Aoverstress

Adie                                                                                                    A package

图9 可靠性预测的数学模型

在图 9 描述的模型中,几个参数用于确定失效率，
每种技术使用的每个晶体管的单个参数(AM; ) A 的值供给不同类型的集成电路系列,如图 10
所示;

一一与所掌握的工艺有关的参数(1?)，且无论集成要素的数量如何,对整个组件都有效,如图 10
所示;

一一与硬件组件的晶体管数量有关的参数(N);

一一与制造年份或工艺发布/更新年份与参考年份(1998 年)之间的差异相关的参数(a);

一一与硬件组件的运行和非运行阶段相关的参数(ri ,rw和 ror);

16


--- Page 24 ---
GB/T 34590.11一2022

一一与温度应力因子[(x,))]相关的参数,适用于组件的裸片部分;

一一与集成电路可能暴露于电气过应力有关的参数(zk 和 sos),如图 11 Brass

一一与硬件组件的温度循环的次数和幅度相关的参数("， 和 AT;,) ,如图 11 BAB

一一与电路板的热系数和封装材料的热系数之间不匹配有关的参数(xs Mac), MA 11 和图 12
所示;

一一与封装相关的参数(A, ) ,或者作为封装类型及其引脚数量 S 的函数(如图 14 所示) ,或者作为
用于表面贴装的集成电路的封装对角线 卫 的函数(如图 15 所示) 。

可以基于工艺技术和设计所使用的电路类型来完成参数的选择。

注1: 图 10 中,实际数量?对应于晶体管的实际数量,不考虑这些晶体管的尺寸大小。

BE 2: 为了计算整个器件的数字组件裸片失效率,使用等效门数。通过将等效门数乘以每个门代表的晶体管数来
计算有效等效晶体管的数量。当计算由 CMOS 数字逻辑引起的微控制器裸片失效率时,模块的每个数字逻
辑的贡献(例如 CPU CAN定时器.FlexRay、SPI都包含在 N 中。

BE 3: 考虑到摩尔定律以及器件失效率几乎稳定的事实,引进了工艺成熟度修正因子。如果每个晶体管的失效率
保持不变,那么按照摩尔定律失效率会增加,这一点没有被观察到。因此当改变工艺节点时,晶体管失效不
能保持恒定。可用的一种选择是使用生产日期,为了显示工艺技术发生改变,另一种选择可以使用将这一特
定技术节点首次引入的年份而非其制造年份。为了表达相对于芯片供应商的独立性,可以使用来自 ITRS 的
年份。

注 4: 除非半导体供应商提供更精确的数据,对于模拟元器件或主要基于模拟工艺技术构建的数字组件,可以使用

图 10 的“线性电路?条目。

注5: 若有足够的理由支持,可以使用与所考虑的工艺相关的数据来代替上述参数,以便更加准确地评估基础失
效率。

17

--- Page 25 ---
GB/T 34590.11一2022

缩写                                类型                    晶体管数量 N      AiVEFIT | A2/FIT
硅:MOS:标准电器(3)
数字电路、微核.DSP                     4个/门            3.4X10-4 | 1.7
线性电路                                  实际数量           1.0X10-2 | 4.2
数字/线性电路(Telekom .CAN CNA、      实际数量           2.7X10-4 | 20
RAMDAC 等)
存储器:
ROM                                     只读存储器                                   1个/bit              1.7X10-7 | 8.8
DRAM/VideoRAM/ AudioRAM              动态随机存储器                                      1个/bit                  1.0X10-7 | 5.6
高速 SRAM FIFO             静态随机存储器一一先进先出寄存器 | 4个/bit        1.7X10-7 | 8.8
(“混合"MOS)
低功耗 SRAM                      静态随机存储器一一低功耗(CCMOS)       6 个/bit            1.7X10-7 | 8.8
Double access SRAM                   双访问静态 RAM                           8 个/bit              1.7X10-7 | 8.8
EPROM、UVPROM、REPROM       电可编程,UV 可清除一只读存储器
OTP                              可编程一次 EPROM                     1 个/可编程点) | 2.6X10-7 | 34
FLASH                              电可编程可清除(块)(1)
EEPROM flash EEPROM        电可编程可清除(字)(2)7            2 个/可编程点    6.5X10-7 | 16

CL) 全存储器阵列或块的字节可清除 〈2) 字节块可清除 〈3) MOS 包括 CMOS,HCMOS,NMOS 等技术
硅:MOS:专用集成电路(ASIC)

标准单元,完全自定义              4个/门         1.2X10-5 | 10
门阵列                                4个/门            2.0X10-5 | 10
用户可编程逻辑器件;
LCA(基于 RAM)                   由外部存储器电配置的逻辑单元阵列      40 个/门           4.0X10-5 | 8.8
PLD(GAL,PAL) (2)                电可编程可清除(与/或阵列)             3 对/网节点        1.2X10-5 | 16
CPLD(EPLD,MAX,FLEK FPGA 4%) | 电可编程(互联宏单元阵列)               100 个/宏单元      2.0X10-5 | 34

(1) 或 4000 每宏单元: (2) EEPROM、EPROM aki eR

硅:双极电路(1)
数字电路                              3个/门            6.0X10~4 | 1.7
线性电路(FET 和其他)                  实际数量          2.2X10-4 | 3.3
MMIC                                    实际数量           1.0           3.3
线性/数字电路,低电压(一30 V)          实际数量          2.7X10-3 | 20
线性/数字电路 ,高电压(一30 V)          实际数量          2.7X10-2 | 20
存储器-可编程阵列-门阵列:

SRAM                            静态随机存储器                        2.5 个/bit          3.0X10-4 | 1.7

PROM                      可编程只读存储器                 1.2个/可编程点 | 1.5X10-4 | 32

PLD(PAL)                        单次电可编程逻辑阵列(与/或阵列)        1.6 个/网格点      1.5X10-4 | 32
门阵列                                3个/门            1.0X10-3 | 10

DUR 48 : TTL,MTTL,LSTTL, FET. JFET ECL 等技术

硅:双极 MOS 电路(BICMOS)

数字电路                              4个/门            1.0X10- | 1.7
线性/数字电路,低电压(<6 V)           实际数量          2.7X10- | 20
线性/数字电路 ,高电压(=6 V)和智能     实际数量          2.7X10-3 | 20
电源
SRAM                            静态随机存储器                        4个/bit           6.8X10-7 | 8.8
门阵列                                4个门             6.4X10-5 | 10
PLR
数字                              与常导通晶体管                        5个/门            2.5          25
数字                       与常关闭和常导通晶体管             3个/门         4.5X10-4 | 16
MMIC                            低噪声或低能(一100 mW)微波电路       实际数量          2.0          20
MMIC                            能量(二100 mW)微波电路               实际数量          4.0          40

图 10 A, 和4》?。在集成电路中的值

18

--- Page 26 ---
GB/T 34590.11一2022

工艺结构               温度因子 x                                接口电路
典型的计算值           Aes |
MOS               eGa-ma |                                      ET
功能“| 电气环境
BICMOS(低电压)       A=3 480;(下,一0.3 eV)
电脑                    10      1
4                                    转换         15      1
双极               eGR mr]                         WBA
BICMOS(高电压)      A=4 640;(E,=0.4 eV                         全         人       40      1
4 640;(E,=0.4 eV)          电信   用户卡
a            用户设备
i          70      1
Bie Betti Ae             ebGa-ma
;                           轨道.付费电话           100      1
A=3 480;(E,=0.3 eV)
民用航空(机载计算器)     20      1
电源供给,整流器          40      1
BL MMIC           eAG-mm |                           ==
;                    无接口 | 所有电气环境                    0
.A=4 640;(E,=0.4 eV)
t= Bik CC)                                    ni<8 760
Gren) =i
影响因子(xs)，| 循环次数/年
影响因子 r。 的                                                 的数学表达       证之8 760
一0.06X(|as一ac|)168                                       wie   3°"
数学表达       Ea      as一acl|                       循环次数/年  (andi = 1.7 X 05°74
电路板与封装                                          六:每年幅度为 AT, 循环数
间热膨胀系数        as一ac                             AT:
的部下本                                                    针对开/关阶段 | AT一[2二Ge |一Ge
as                                               针对永久工
7                  见图 12                     Bret —  在任务剖面的第;个阶段时,AT，
c                                                   TED
一每个   a
休眠状态          每个 tse变化周期的平均值
图11 温度和过压因子
线性热膨胀系数                    材料类型                  值/(10-s/C)
环氧玻璃(FR4、.G-10)                  16
<电路板)                PTFE 玻璃(聚四氟乙烯)                 20
a
.                      Bi a OR EHO)               6.5
铜/股钢/铜(20/60/20)                 5.4
环氧树脂(塑料封装)                  21.5
ac(组件)                   氧化铝(陶次封装                   6.5
合金(金属封装)                     5
图12 ws Ma, 的热膨胀系数

19

--- Page 27 ---
GB/T 34590.11一2022

气候类型        tae夜间       tae白天      tae白天/夜间均值     AT; 白天/夜间
全世界            5          15 °C             14 °C               10 C
法国              6           14°C              11                 8c
图 13 气候
缩写            材料类型                     描述                     引脚数量 S      hs/FIT
SO,SOP:1.27 mm 间距      环氧树脂 | MOST CL 形)小外形 ,宽度:3.8 mm一7.5 mm | 4一40      一0.012X S165
功率 SO                   环氧树脂 | 同小外形带热下沉                                            同 So
SOJ:1.27 mm 间距          环氧树脂 | 塑料 本形小外形 ,宽度:10.16 mm                 28一44     一0.023XS15
VSOP:0.76 mm 间距          环氧树脂 | L 形极小外形 ,宽度:10.16 mm                       40~56      =0.011X S17
SSOP:0.65 mm 间距         环氧树脂 | 缩 世形小外形,宽度:10.16 mm                     8一56      一0.013X S136
TSSOP:0.65 mm 间距     环氧树脂 | WL 形小外形,宽度:4.1 mm一6.1 mm         8一38    =0.011X S14
TSOP [ :0.55mm 间距     环氧树脂 | 薄 L 形小外形,宽度:11.8 mm                  18一32      一0.54X So4
TSOP I :0.5 mm 间距      环氧树脂 | 薄 LBD SME. SEE 18.4 mm                   18~32      =1.0X S036
TSOP I] :0.8 mm 间距       环氧树脂 | 薄 L 形小外形,宽度:10.16 mm                    28一54       =0,04X S12
TSOP [I :0.65 mm 间距       环氧树脂 | 薄 L 形小外形,宽度:10.16 mm                     34一60      一0.042X SI1
TSOP I] :0.5 mm 间距       环氧树脂 | 薄 L 形小外形,宽度:10.16 mm                  34一60     =0.075 X $9
TSOP TI :0.4 mm 间距 | 环氧树脂 | 薄 L形小外形,宽度:10.16 mm                    34一60       一0.13X So7
PLCC:1.27 mm [a] BE        环氧树脂 | J METIS BK TA                         20~84     =0.021X $157
CLCC;1.27 mm 间距         氧化铝 | 陶瓷引线(无引线)芯片载体,所有                             同 PLCC
MQUAD:1.27 mm 间距     合金”| 金属扁平封装(PLCC 引脚设计)*所有                  同 PLCC
(5X5)mm?         32~40           13
(10X 10)mm?        40~60           4.1
塑封(薄)扁平封        (14 X14)mms      60~68         7.2
PQFP,TQFP        环氧树脂 | RL IB Ka        (14X 20)mm?       68~110         10.2
义在右边              (28X28)mm2       110一225          23
(32 32)mm?       225~280          29
(40X40) mm?       280~304          42
ED QUAD, 功率 QUAD      环氧树脂 | 同 PQFP 带热下沉(裸露金属块)                                     同 PQFP
CQFP.CERQUAD           氧化铝 | 陶瓷扁平封装                                              同 PQFP
MQFP,MQUAD             合金     金属扁平封装                                              同 PQFP
(13.5X15)mm2       64一80           11.4
HAR A    (17.4X19) mm?    80~160      16.6
PBGA          环氧树脂 | pas>1 mm, 大小定义
在右边                    (23X23)mm2      160一280        26.6
(35 X 35) mm?       280~400         51.3
SBGA                     环氧树脂 | 缩 BGA-pas 1 mm-corps(42.5 X 42.5)mm?           580            71
SBGA                     环氧树脂 | 4% BGA-pas 1 mm-corps (27 27)mm?             672            33
CBGA                     氧化铝 | 陶瓷                                                      同 PBGA
PDIL                       环氧树脂 | 塑封双列直插                                     8一64       一9十0.09XS
CDIL,CERDIP               氧化铝 | 陶瓷双列直播                                     8一64       一9十0.09XS
PPGA                       环氧树脂 | 塑封陈列引脚                                    40一160      一9十0.09XS
CPGA                        氧化铝 | 陶瓷陈列引脚                                    40一160      一9十0.09XS

图14 针对集成电路 A, 的值作为 $ 的函数

20

--- Page 28 ---
GB/T 34590.11一2022

“DPD 指区域对角线。

© D= (长度?十宽度2 去。

封装类型                                     示例                                    As/FIT
两行连接封装            SO,SOP,SOJ, VSOP,SSOP, TSSOP, TSOP I, TSOP Il       =0.024X D188
外围连接封装            PLCC,CLCC,MQUAD,PQFP ,CQFP,MQFP 等               =0.048X Disb
矩阵连接封装            PBGA,CBGA,SBGA,»BGA,CSP 等                         一0.073XDls8e
有环氧树脂滴的裸片       COB(片上芯片)                                               =0.048 X D184
1
2          2
“=| [全-xm中]  十宽度*} *
72         1
»p={[cS—n xmas | 二宽度? 。

一旦生成了组件裸片的基础失效率(FIT) ,就会根据热效应和运行时间来明确修正因子。修了

基于以下因素确定。

一一组件裸片的结温的计算基于，

图15 表面安装的集成电路封装的 4: 的值

© 组件裸片的功率消耗

E因子

© 封装热阻,基于封装类型 .封装的引脚数和气流。
一一定义从1 到立个使用阶段的应用剖面,每个阶段由应用“运行时间?组成,其作为总器件寿命
的百分比和环境温度 。
示例:两个汽车使用工况的示例为“电机控制"和“乘客舱”,如图 16 所示。
任务剖
ame | 温度1   温度2   温度 3 | 比率开/关 | 2夜间开始“| 4 白天开始，| 不使用汽车
应用 | Cacia   《tac)2   (acs       ny  AT,  n2  AT2  n3  AT3
类型| fT foc fe foe ff) PN ae seta nae) c/a N/A) Cg
电机控制| 32 | 0.020] 60 |0.015] 85 |0.023 |0.058 | 0.942| 670 ae 1 340 OO a5 30   10
乘客舱  27 |0.006| 30 |0.046| 85 |0.006 |0.058 |0.942| 670 pn.  1 340 PS +a 30   10

图 16 汽车任务剖面的示例

一一活化能和每种技术类型的频率以完成阿伦尼乌斯方程。

注6: 与所考虑的产品相关的数据,如封装热特性制造工艺.阿伦尼乌斯方程等,可月

更准确地估算基础失效率。

4.6.2.1.1.2 MAA A Maz

于代替上述一般因素以

对于图 9 描述的方法 ,关于在将不同技术的电路要素(CPU 存储器等)实施在同一器件上的情况
下如何结合1; 和 ,存在多个选项。
在其中一个选项中,每个电路要素继承各自技术的 MX; 和,因此基本上将 MX; Al A, 相加,如表 2

所示。

BE Ae 的值是加权的,例如各个电路要素的晶体管数量如公式(1)所示 。

21

--- Page 29 ---
GB/T 34590.11一2022

六 Ceelement i X Ti
Ade = >) semen (aaa X Netement X e+ x Arce ) x=      sre 1)
在此示例中 ,假设基于 CMOS 技术的 MCU 消耗 0.5 W 功率。数字组件裸片采用 144 3] A 2g
平式封装,并通过自然对流进行冷却。MCU 暴露在“电机控制?温度剖面下。由此引起的结温的增加
AT; 为 26.27 C 。对于阿伦尼乌斯方程,假设活化能为 0.3 eV。使用图 9 中的模型,这导致修正因子
CBD A Aue的第二因子)为 0.17。

R2 BMA, 为数字组件示例

N (晶体管             hz/FIT |基础失效率/FIT| 温度修正

200 000 (4 个晶

3.4X 107%
管/门7

786 432 (6 个晶体
1.7X10” | 管/bit,用于低功耗
SRAM)

裸片失效率/FIT

作为替代方法,可以使用单个(保守)》* 的最大值的公式(2)作为代表值(见表 3) 。

>>) (Cruaement) i X Ti

Mate = D7 semens 12 caer X Neuer X @-a%0 KS!            + Max(A2,ctement) X

Ton + Toft

>
» Max (a ielement) ; X Ti

i=1

Ton + Toft

R3 最大值为1: 的混合信号示例

N          基础失效率            温度修正    有效
Ai /FIT                    FIT
电路要      /     《晶体管 | 。 “|不包括 az/FIT| 2/       因子 。 | 失效率/FIT
数字电路    1.01078   28 000    10    8.5X10~*      1.7
线性/低压数      2.71074       30 000        10            0.25              20
字电路(一6 V)
Max(20,1.7)
裸片失效率/FIT              0.25       一20      0.17   |   3.44

在以下示例中,集成电路由三个要素组成,其组成与图 10 中相应的MA: AA, 值如表4所示。

表4 IC 的组成
Ai /FIT            1.00 X 107°
数字电路                                                      N        100 000
A./FIT              1.70
Ai /FIT            2.70X10~*
线性电路低电压 LV                                        N       5 000
A. /FIT               20


--- Page 30 ---
GB/T 34590.11一2022

表4 IC MAM (4)

a. /FIT        |      2.70 107°      |                ，
3              线性电路高电压 HV                                                                         N                000
要素                                         hz7VEFIT                  20          |

使用电机控制剖面(图 16)作为任务剖面,制造年份为 2018 年,与 M; 的相关的裸片失效率项可使
用公式(3)一公式(8)计算。
Auenea X Naenan Xe 055 = (1.0 X 107° X 100 000) X e095 2018-1998 一9.12 X 10 °FIT
(3)
(a tetementt ) 1 X Tr 一eao(击-天可) ] XX 0.020 =8.99 X 108 (和

Cateccements) 2 X rs =e [24° (ae-aaew) ] X 0.015一1.76X102 (05)

(ruulemea ) 2 X Te 一ef 480 (s-mar) | XX 0.023 一5.60X10 06)

3
SY) Greeemena) i X ty =8.25 X 10      0
Fst

Arvetements X Netementr X € °° XD) Gresetementt) ¢ X Ty = 7.53 X 1OSFIT (08)
模拟计算为其他要素提供了如下结果:

3
> (He rjetemen2 i X T: = 8.25 X 10%

i=l

3
Arvetement2 X N etementz X €° °° XS) Ce avetemente)s X tr = 1.02 X LOS FIT seseeseeeees(10)

i=l

3
>， (i elements) i XT) = 1.01 X 107     11)
i=l

3
Aayetements X Naenaa X ©" XD) Car sstementa)  X Te = 4.96 X LOS FIT pe(12)

i=l

3                                       3
[see % Nese XE X > (roamoD) Xt |= (7.53 X 10 + 1.02 X 10“ + 4.96 X 10) FIT
所

element=1

一6.05 X 10 FIT              (13 )
对于 ?相关的裸片失效率项,得到:
Max (AMz,uenent) 一 (A 2,clemen2) = (A2,clements) = 20FIT

oC 14)

3
=D) Ghicements) i X Ti = 1.01 K 107 (15)

i=1

Max [六 Crualement ) i X ri]

element

>
Max(Arvetemen) X Max [ >) (ra « X €2 ] gegege = 20 X 1.01 X 10“ FIT =2.01FIT …(16)
i=l

element
这导致整体裸片失效率:
Ae =6.05 X104FIT十2.01FIT一2.01FIT 17 :
为了简化计算,如果用户可以确定其产品与如图 10 所列的集成电路系列类型之一相匹配,那么
表 5 所示,用户可以直接应用如图 9 所示的失效率计算方法 。

23

--- Page 31 ---
GB/T 34590.11—2022

RS 具有匹配设备类型的数字组件示例

电路要素      A, /FIT            N (晶体管?           a |a,/FIT  基础失 | 温度修 |有效失效率/
效率/FIT | 正因子      FIT
_ |                     LU |        -|
200 000
50k门 CPU
个晶体管/门)
3.4X 107°     786 432                     10 | 17     1.80      0.17       0.31
16 kB SRAM            (6 个晶体管/bit,用于低功耗
SRAM)
裸片失效率/FIT

4.6.2.1.1.3 温度修正

图 9 中的模型使用以下参数来计算温度修正因子 AT
—— Gri i 指与集成电路任务剖面的第;个结面温度相关的温度因子;
a 20 指集成电路任务剖面的第 ; 个结面温度的工作时间比率;

rm :集成电路的总工作时间比率， rm  = Se ;

一一ru ;集成电路存储(或休眠)的时间比率;
ro十rof一1。

为了计算保守温度修正因子 ,非工作状态时间比率 rr 可以设置为 0,由此而产生对应于保守温度
修正因子 Sr,ooserwave 的 Or 的微修订版本 ，

六 Gi Xt:
Ton
TER 2,8 3 和表 4 中,考虑时间比率 rw A ret 后再计算修正因子。 在上述数字组件示例(表 5)中，
将 con 设置为零从而给出的修正因子为 2.91,对此有效失效率的值从 0.31 变为 5.24 FIT,

4.6.2.1.1.4 封装基础失效率计算

图 9 中所计算的封装失效率 Mwuee 对应于封装内部的失效模式(其包括例如裸片和引线框架之间
的连接) ,但它也包含了与封装连接点和电路板(焊点)之间连接相关的失效率,如参考文献[64]所示,其
KA EEF A package (FIT)的 20% 。半导体供应商可以使用 80.10 89 A package 值来分配硬件组件的封装失效
率(FIT) 。

如 4.6.2.1.1 所述 ,封装失效率的计算参考了以下参数:

一一ro :与安装基板和封装材料之间的热膨胀系数差异相关的影响因子;

一一Cr,); :与封装处年度内温度变化循环次数相关的第;个影响因子 ,幅值为 AT,，

一一AT; :任务剖面中第; 个温度幅值变化范上

一一): :集成电路封装的基础失效率。

…(18)

OT conservative 一

3

24

--- Page 32 ---
GB/T 34590.11一2022

RO 基础失效率计算示例

、       AT,    引脚的数量    D             As      温度   有效失效率
封装闫型      S      mm      ™      FIT    循环修正    FIT
|
PQFP 144 |  26.27    144  |  26.58    1.05    11.87    6009    206

封装失效率包括封装与电路板之间的焊点/FIT     206
总封装失效率不包括封装与电路板之间的焊点/FIT     166

影响因子 x。 可用图 11 所示的公式进行计算,其中, ws 和vc 分别是基板和组件的线性热膨胀系数。
在此示例中,假设 FR4 作为安装基板和塑料封装,由图 12 查得 ws一16 和vc一21.5。

对于温度变化循环次数/年和8 760 的汽车使用工况,参数 Cr): 可用图 11 提供的公式进行计算，
其中, nn, RAGA AT; 的温度循环次数。

为了计算失效率(FIT)中的 M: ,可使用如图 15 所示的外围连接封装的计算公式,其中宽度值为
20 mm,管脚中心距为 0.5 mm。使用图 16 所示的“电机控制?温度剖面,这会导致没有焊点的封装总失
效率为 package 一166FIT 。

假设封装失效率在引脚间均匀分布,可得一个引脚的失效率为 pin 二1.15FIT。

注 1: 示例中的封装是 144 引脚方型扁平式封装(QFP) ,并通过自然对流冷却。其功耗为0.5 到,从而导致结温的增

加AT 是 26.27 °C. D AAs 的值可通过使用图 15 基于以下参数来计算:管脚中心距一0.5 mm 和宽度一

20 mm,
注 2: 并非所有封装都包含在图 14 或图 15 所示的表中。在这种情况下 ,专家判断可用于评估封装对总体失效率产
生的影响。
示例 1:封装失效率的评估是基于器件封装和系统的印刷电路板的结构和热特性的知识。
注3: 所有引脚采用相等概率可在此示例中使用,但不能用于所有情况。
示例 2:在球形焊点阵列封装(BGA)中 ,某些位置可以具有比其他位置更高概率的分布。

4.6.2.1.1.5 ”由电气过应力导致的失效率示例

由于电气过应力导致的整个器件的失效率可以用图 9 所示的公式计算。如果器件直接连接到外部
环境,即器件是个接口, xi 等于 1。如果器件不是接口 ,即器件并没有直接连接到外部环境, ri 等于零。
图 11 提供了在各种各样的电气环境下不同的 Msos ,然而,汽车的电气环境并没有被给出。取而代
之的是,可以选择“民用航空电子设备(机载计算器)”: Arzos =20FIT 。

这会导致由整个器件的电气过应力引起的失效率是，

若器件与外部环境直接连接,MAweeue。 一20FIT ;或

在其他任何情况下，MAwerees 一OFIT 。

预测电气过应力对器件的影响是意义重大的。若无特殊影响论证,那 Mereess 可被加到 A aie 中以增
加整个器件的总的裸片失效率。

注: 电气过应力可被视为系统性失效模式,并且在计算硬件随机失效度量时,电气过应力可降至 OFIT。

4.6.2.1.2 SN 29500

4.6.2.1.2.1 总述

SN 29500 采用了表查找方法,并给出了在特定参考条件下的失效率的预期值。通过使用产品类
型,技术和晶体管数量视为输入,即可在表格中查到对应值。如果集成电路是在不同于参考条件的情况
下进行操作的,则应参考其运行条件来进行计算。此计算中考虑了温度.电压和漂移(对于模拟要素)的
影响。对于运行条件的计算的温度部分,应使用修订的阿伦尼乌斯方程。

25

--- Page 33 ---
GB/T 34590.11一2022

4.6.2.1.2.2 ”半导体组件的计算示例

应用 SN 29500 计算失效率所需的参数 ;

一一六 :等效晶体管的数量;

一一ve :硬件组件的基础失效率,基于工艺技术;

一一ATi :结温的增加值;

一一硬件组件的任务剖面。

BE 1: 若在 SN 29500-2:2010 的失效率系列表 1、表 2 或表 3 中未列出等效晶体管数量 N ,用户可以使用内插法或外
插法确定等效 ee 和 bu; (虚拟结温)的值。

示例:对于 SN 29500-2:2010 表 2 定义的“微处理器和外设、微控制器和信号处理器系列,可使用以下内播法示例

ROVE Act AM O51 的值。
假设有一个具有 500 k 门的微控制器,则 A cr 的计算可通过以下步骤来完成。

T

一一第 1 步:通过使用温度相关因子 rr ,将表 2 中的 Me 值转换为相同的虚拟参考温度 gu ,以90 CHE.
A X eFai** + (1 — A) X eFa2%*
AT 一 Ax ela PA) x hand           9)
SN 29500-2:2010, #2 CMOS
(19)                    1k         10k        100k        1M        10M       100M        ina
Art (50 °C)               25                                                          50 °C
Are (60 °C)                         30                                                60 C
Art (80 °C)                                   50                                      80 C
Art (90 *C)                                            80        120       150       90 C
xy (90 C)               5.18       3.47       1.53         1          1          1           一
Art (90 C)              130        105        76         80        120        150        FIT

一一第2步:在 90 C下对 A sor A FL ZR He AF VA BR AST GAY 5 2 BE BD 500k 晶体管。
a |
Are (90 °C)

Re
门                     1k         10k        100k        1M        10M       100M   |     Oyj

Art (90 °C)               130        105         76         80         120        150         FIT

Awe         Are
A rei500K@90 c) = Arescro0K@90 c) + (500k + 100k) X Moi

(80 — 75)
900k

一一第 3 BOE A 05.1 以得出所需的复杂度,即 500k 晶体管。

Outsoob 一 guilaooo + (500k — 100k) X

= 76+ 400k X          = 78.2FIT                   ste cen cesses cence see nee 20 )

0uaa — Ov,14 00%

1M— 100k

(90 — 80)
900k

一一第 4 步和最后一步:使用温度相关因子 rr 将 Metsookes c) 转换为 gaooo 。

Tooc-=atfc) = 0.79

= 80 + 400k x           = 84.4 °C              2 21)

(22 )
(23 )

A retcs00k@et.4 0) 一 Areftsook@so c) X rToooc==at4rc) = 78.2 X 0.79 = 62FIT

26

--- Page 34 ---
GB/T 34590.11一2022

SN 29500-2:2010,表2 CMOS                                     |
门                   1k        10k       100k       1M       10M      100M       gu
Aree (50 °C)              25                                                         50 C
Ares (60 C)                         30                                                 60 °C
Art (80 °C)                                   50                                      80 °C
Mu (90 C)                                        | 8        120       150        90 °C

TE 2: 关于任务剖面的值仅是示例。在电控单元(ECU)内所有半导体的要求应与各自 ECU 的规范一致。
4.6.2.1.2.3 ”无非运行阶段的半导体组件示例的失效率计算

对于在之前章节中描述的数字组件示例,在具有 500k 到 5 百万个晶体管的 CMOS 技术中,可在
90 CHS WEA FES SOFIT, #7 MH 8 列出了以下参数，

一一人:常数;

一一BE, :恒定活化能,单位为电子伏。

#7 SN 29500 的失效率计算示例所需的参数

mm
N(品体管)        技术和系列“| os       AT [BRE SC Zu) A
"                   *        FIT       c           1/eV
986482        CMOS \微处理器| 。 80        26.27           5.11          0.9
(数字十SRAMD          .                      ,             ,            ,
假设每年工作 500 h 并使用图 16 中定义的电机控制任务剖面,可以得到表 8 的结果。

表8 SN 29500 的数字组件失效率计算示例

环境温度 Ou /C      工作时长个      结面温度 0,。 /°C | 依变因子 Z/(1/eV) | 温度依变因子 rr (Oy)
2.04                 0.27
60                129.3               86.27               4.77                 0.85
85                198.3              111.27               6.87                 2.51
总温度依变因子 ar          1.31

件组件有效失效率/FIT         105

4.6.2.1.2.4 具有非运行阶段的半导体组件示例的失效率计算

在考虑非运行阶段时,4.6.2.1.1 和 SN 29500 描述的模型之间存在差异。在 4.6.2.1.1 描述的模型
中 ,非运行时间默认包含在产品的任务剖面中,而对于 SN 29500 中的模型,其仅默认考虑运行时间。
正如 4.6.2.1.1.3 所述 ,计算失效率的另一种备选方法是将 rur 时间设置为零。

以相似的方式,在计算失效率时,运行和非运行阶段也可以在 SN 29500 中被考虑。这是通过使用
在 SN 29500-2:2010 中 4.4 描述的应力因子 xv 来完成的。使用图 16 所定义的电机控制任务剖面和
10.5 的平均温度,可得应力因子值应为 0.06。将计算出的应力因子应用于数字组件示例失效率半
中,可以得到表 9 的结果。

27

--- Page 35 ---
GB/T 34590.11一2022

表9 SN 29500 有/没有非运行阶段失效率计算

A /FIT
压力因
AF | (有非运行阶段)

104.65       |     0.06     |          6.3

A /FIT

N (晶体管)        技术和系列        Au VEIT
                                      ‘            (没有非运行阶段)

986432

CMOS、
(数字十SRAMD)        OS 微处理器          80

注: 非运行平均温度是根据图 13 所定义的全球平均夜间和白天温度(分别为5 C和 15 '\C)获得的,此时设夜间和
白天分别占比为 50%% 。

4.6.2.1.2.5 将SN 29500 整体失效率分为裸片和封装失效率的方法

如 SN 29500 的维护人员所述 ,使用 SN 29500 计算出的基础失效率仅对整个硬件组件有效,并且
不提供划分出封装失效率和裸片失效率的方法。因此,如果需要,可以根据专家判断来估计裸片失效率
和封装失效率的比率。

示例:作为专家判断的示例,可以使用经 4.6.2.1.1 中的方法确定的或者基于其他行业来源的相同的比率来评估
SN 29500基础失效率中的封装和裸片失效率的分配。其中,这些工业来源提供此类数据或可用的现场数据统计。

4.6.2.1.3 FIDES 指南

以下是使用在 FIDES 指南中详述的方法所支持的定量分析所需的硬件失效率的评估示例。根据
FIDES 指南 ,半导体的失效率模型将器件的失效率视为和以下相关的因子，
Aline A physical ) 3

一一工艺影响( re process) $

一一器件制造影响( rom ) 。

第一个是附加的构成项,包括针对可靠性的物理及技术影响因子。第二个是乘法项,对于包括器件
在内的产品的开发.制造和使用过程的质量和技术控制。第三个代表比如生产场地的质量和供应商的
经验,若这些因子都与系统问题有关，那么将 reees 和 rm 设置为 1 。

物理影响包括由于使用条件引起的应力加速因子和包含器件在内的产品的应用所固有的诱导(即
非预期的过应力)乘法项。然而为了简单起见 ,在当前的示例中该诱导乘法因子被设置为 1。当实际应
用它时,其值应基于位置、使用控制和对组件过应力的敏感度来确定。

在集成电路的 FIDES 指南中使用的模型包括以下物理应力系列，

一一温度循环;

一一机械;

一一湿度。

注: 为了使示例简单,以下计算不包括与机械和湿度相关的失效模式。这些附加的失效模式应在实际应用中被

考虑。

为了计算数字组件裸片和封装基础失效率(即在应用运行条件的修正之前),有必要考虑以下要素:

一一Mora ,与器件类型和工艺技术相关的基础失效率;

一一与封装类型相关的物理应力参数 xc Mb,

这些因子通过使用FIDES 而相结合。参数选择可以基于工艺技术.电路类型和设计使用的封装。
与微处理器、微控制器.DSP 和 SRAM 以及具有 144 个引脚的 PQFP 封装相关的值均可用

表 10 和表 11 展示了用于基于 CMOS 技术的 MCU 的定量示例的失效率的计算,此 MCU 消耗功
率为 0.5 凡。数字组件裸片采用 144 引脚方型扁平式封装并且使用自然对流和低导电板冷却。

28


--- Page 36 ---
表10 UTE FIDES 裸片基础失效率

电路要素                                                 or /FIT
50k 门 CPU                                                  0.08

GB/T 34590.11—2022

0.06

16 kB SRAM
总和

#11 UTE FIDES 封装基本效率

入0Tcy case

AO rey. soideriints

AO rey. Case

b

144 引脚 PQFP          12.41          1.46            0.01

10.80

b

1.46

AOrrey_solderjoints

一旦生成了数字组件裸片和封装的基础失效率,就会根据热效应和运行时间来应用修正因子。修

正因子应考虑到 ，

一一数字组件裸片的结温,它可基于以下公式进行计算:
e 数字组件裸片的功耗;
e 封装热阻,基于封装类型.封装引脚数和气流。

一一定义1到工使用阶段的应用前面,每个阶段由应用程序“运行时间”循环时间循环增量温

度”和”循环最高温度”以及“环境温度组成。

注: 相较参考文献[13]中的剖面 ,在模型中使用的剖面会提供更多或者其他的参数 。
首先,考虑如表 12 所示的简化任务剖面示例。
表12 简化任务剖面示例
热                               热循环
阶段            开/关        了环境         AT ax          Bey         Not         工最大循环
c            c            h            h             c
不运作日程           关         720          15            10           24.0          30             20
晚间运作            开         168          60            55           0.25         670            60
白天运作            开         335          60            45           0.25         1340            60
停止运作            关        7 538         15            10           22.5          30             20

具有修正因子的裸片基础失效率可如表 13 所示进行计算。

29

--- Page 37 ---
GB/T 34590.11一2022

R13 裸片基础失效率与温度修正因子

|        电路要素               Aorn /FIT              温度修正因子             有效失效率

|         50k 门 CPU                     0.08                         5.79                         0.43             |
16 kB SRAM                     0.06                         5.79                         0.32
总和                         0.13                          一                          0.75

为了评估这些修正因子,使用FIDES 中描述的参数和公式,将结温(即由自加热引起的 AT; HH
为 18K(见表 14) 。

表 14 封装基础失效率和温度循环修正因子

ATCy_slderjoints

封装                     «                                          AO-rey_stdersint

循环修正

144 引脚 PQFP

随后,表 15 所示详细任务剖面示例被考虑,修正因子列于表 16 中。

RIS 详细任务简介示例
i                               热循环                     |
阶段            开/关      tere        Ta         AT ax          Oey         No         Taxa
c            c            h            h             c
不运作日程          关         720          14            10           24.0          30             19
晚间运作            F          117          32            22           0.0          670            32        |
白天运作            开         58           32            18           0.0         1340            32        |
满载运行            天          201          85            53
高速运行            天          131          60            28
停止运作日程            关          7 532            14               10
R16 ”有效失效率
电路要素                  Aorn /FIT                温度修正因子             有效失效率/FIT
50 kf] CPU                     0.08                         12.44                         0.93
|        16 kB SRAM                     0.06                         12.44                         0.68

总和 (FIT)                 0.13                    一                    1.61

为了评估这些修正因子,使用FIDES 中描述的参数和公式,计算由于自加热引起的结温即 AT; 为
18K。如表 17 所示,组件封装失效率为 0.25FIT。在表 17 中的焊点失效率值仅作为信息给出,不被视
为封装失效率的一部分。

30


--- Page 38 ---
GB/T 34590.11一2022

表 17 封装和焊点失效率

Arcy as /FIT                                           ATcy 旭点 /FIT

封装                                 有效失
‘TCy_case        4                     ‘Tey.sadesints /FIT) 循环                 FIT
Arcycse /FIT | 循环修正     效率/FIT   Artes      /      循环修正“| 有效失效率/

144 引脚 PQFP         0.01            42            0.25           0.03             4               0.12

4.6.2.2 ”使用现场数据统计计算永久性基础失效率

由于很难得到合适的评估,所以谨慎使用现场数据统计非常重要。对现场反馈进行全面彻底分析，
并将分析结果用于定量评估。特别是当评估以下主题时

一一现场反馈如何处理已知的质量问题;
什么类型的信息可     真实的任务剖面;

一一现场监测过程的有效性如何。

由于根据现场数据计算失效率的方法论对产生的失效率的置信水平有影响,因此半导体供应商会

一一现场数据收集系统需到位,如 GB/T 34590.2一2022 中 7.4.2.3 注的要求。

一一该方法的目标不是尽可能接近真实的失效率,而是提供一个失效率值,它有高的置信度,其什
高于实际失效率。

一一系统性故障的主要来源只有在系统性故障的来源得到减轻的情况下才能从现场统计中去除。
示例 1:一个关于系统性故障主要来源的示例是 EOS,

注 1: 关于系统性故障来源的减轻证据需文档化。

一一因为半导体供应商无法注意到现场的所有失效,所以可以将修正因子(CCF)应用于总返回数。
该因子取决于许多参数,例如应用和用于评估基于现场的失效率的器件数量。

注 2: 半导体供应商根据现场反馈评估失效率,并提供依据。

一一对应于温度应力或热循环应力效应的加速因子(AF)可以被分别通过使用可用的、经验证过的
热应变或脆性断裂模型来计算 。
示例 2:Coffin-Manson 或 Englemaier-Clech 方法。

一一现场产品的总运行时间可以通过使用产品任务剖面来进行评估 ,若任务剖面可用。也可通过
评估现场花费的小时数量(例如每年平均 500 h,其中标准偏差 145 h)来考虑驾驶员对汽车使
用的可变性。

一一文档化现场数据的任务剖面,并在定量评估中适当考虑。

4.6.2.2.1 指数模型方法

指数模型通常可用于从现场反馈确定恒定失效率。在该模型中, X(卡方)统计函数提供了失效率
的良好评估。对于失效率,建议使用具有至少 70%%置信水平的单边上区间评估的区间估计器,而不是
使用点估计器。这意味着有 70%%的概率,失效率的实际值低于该值。失效率可通过以下公式计算
得出:

Xeriamt2 x 10°

FIT = ss ee a
2 X 累计运行小时 X AF

(24)
式中，

7 一一失效次数乘以修正因子;

CL 一一置信水平值(通常为70%);

31

--- Page 39 ---
GB/T 34590.11一2022

AF 一一加速因子。
注: 加速因子用于使失效率值从一个任务剖面适应另一个任务剖面,如 4.6.2.2.2 所述。

4.6.2.2.2 ”硬件组件失效率的计算示例

本条通过指数模型方法的使用给出了使

现场数据统计的裸片失效率计算的示例。在此示例中，

假设半导体供应商正在收集现场三种产品的统计数据,如表 18 所示。
表 18 任务剖面和等效结温 Ti

|    和    Ti    hanes    T/C | 芯片3 Breet m/n

一20             1 000             一25              100              一20              500
10                2 000                10                 500                 15                 800
30               1 500               35              10 000              45               6 000
45               6 000               55               8 000               80               4 200
70               1 000               90               1 000               100                600
100              1 300              100               200               120               300
130                200                120                200                150                100

Tia [°C              55.1               Tica                51.4               Tica                67.4

总持续            13 000            总持续            20 000            总持续            12 500
注 1: 从温度应力角度看,任务剖面等效温度 Ti,。 对应于和整个任务剖面具有相同效果的温度。Ti,。 可以使用阿伦

尼乌斯方程进行计算。在上述例子中,假设活化能 E, 为 0.3 eV,

注 2: 如果不同器件的器件运行时间有相同的参考温度 Te ,则可以将它们相加在一起。 在此示例中, Te 为55YC ，

在 Toot 温度下的等效器件小时数可通过使用活化能 正, 为 0.3 eV 的阿伦尼乌斯方程进行计算。

注3, 如表 19 所示,在参考温度 Ts 下,每平方毫米的失效率是根据失效总数和裸片面积小时总数并使用 22 统计
函数来计算的。在此示例中,使用了 70% 8 BEE
表 19 计算参考温度 Tu下每 mmz 的失效率
SOR I TBR
om eee        meni
产品 son | Hear a ea |阿伦尼包斯 ee  小时在 Tu |保修期内的
Teg ['C]               t         “                   5 °C
名称 | I Tie IC] eggs | RT | | 为5     失效数量
(AA mm’ 小时)
[|     [AF mnt
7 000        1.00         7 022.67          210 680           1
芯片 2    25       51.4        10 200       0.89         9 066.96          226 674          1
芯片 3    50       67.4        5 000       1.47         7 359.25          367 963          2          10
总裸片面积小时数       805 317      总失效数量      20

如图 17 所示 ,根据现场数据统计得出的在 Te 温度下的每了

Tree 为55 “CHE AY FIT/mm?

的目标产品的失效率(见表 20) 。

32

0.029

方毫米的失效率可用于计算在设计下

--- Page 40 ---
GB/T 34590.11一2022

ARG a J 4
i 加速因子在Ti

i 计算出的失效率
1

一任务剖面                         一任务剖面
一现场运行小时                    一现场运行小时

一一Nb现场返回                          一 Nb现场返回
一芯片大小(mm2)                       1                          FIT/mm?

一芯片大小(mm2)
使用阿伦尼乌斯加速因子计算来自
产品X任务前面在Te时的失效率

计算在参考
温度7时产
-一任务剖面                                                                                品X的失效率
一-估计芯片大小

(mm?)

图 17 采用现场数据统计的裸片失效率计算方法

表 20 ”最终芯片失效率计算

任务剖面等效   裸片大小/| Toor 时的 | 阿伦尼乌斯 | 等效温度 Ti 。    裸片基础

项
mH             温度 Ti /°C          mm’     FIT/mm?      加速因子      时的 FIT/mm?       失效率/FIT

设计下的

                   75               23        0.03          1.84             0.05               1.22
目标芯片

ee

BE 4: 计算封装失效率时采用相同 的方法,但计算加速因子时,采用 Coffin-Manson 或 Norris-Landzberg 模型(如参
考文献[12]中的 5.2.7.10“失效模式”参考文献[27]中的 5.14 和参考文献[22]中的 2.5.1 "失效物理学和模
型"来代替阿伦尼斯模型。图 18 概述了通过现场数据统计计算封装失效率的方法。


--- Page 41 ---
GB/T 34590.11一2022

产品1

阶段的热循环

FIT/

使用Coffin-Manson或Norris-

与热

         面每| 循环信息vs
1计算任务剖面每    温度剖面

基于参考温度幅值差
AT计算Coffin-
Manson或Norris-
Landzberg加速因子

引肢

Landzberg加速因子计算来自
AT到产品X寿务剖面的失效率

图 18 采用现场数据统计的封装失效率计算方法

注 5, 如果现场数据分析不能区分裸片和封装(例如在 SN 29500 中的示例),那么
如图 18 所示的任务剖面温度和参考温度 Tr 来计算硬件组件(裸片和封装)的失

4.6.2.3 ”使用加速寿命试验计算基础失效率

启用加速因子,使寿命测试中的温度修正到最大运行温度。该计算使用
能为 0.7 eV。建议评估和验证与所需失效机理相关的活化能。

从样本中得到的故障数量在具有一定置信水了
能发生的总故障数量。

在确定器件寿命时还需要考虑电压的加速度。CMOS 的计算是通过考虑栅极氧化

力测试电压修正至寿命运行电压来计算的。

AF, =exp(B) X (V, 一Vo)
uti
yg,

34

一电压加速度因子，

[伦尼乌斯定律可通过使用
效率。

阿

了阿伦尼乌斯方程,其活化

的 2 分布函数中使用,以获得在整个测试群体中可

去

厚度 ,并将应

25)

--- Page 42 ---
GB/T 34590.11一2022

V。 一一典型运行条件下的栅极电压,单位为伏特(V);
V， 一一加速测试条件下的栅极电压,单位为伏特(V);
8 ”一一电压加速系数,单位为每伏特(1/V) 。

4.6.2.4 ”失效率分配方法

前面的条目详细阑述了几种确定半导体组件的基础失效率的方法。根据所述方法,整体半导体组
件失效率可由单个值或封装失效率和裸片失效率的组合值而得到。在安全分析期间 ,半导体组件失效
率被分配给组成半导体组件要素的失效模式。
可以使用以下不同的分配方法,见图 19。
一一组件的裸片元器件的组成部分(即数字模块、模拟模块和存储器)的失效率分布。可以考虑两
种方法来提取或获取分布。
e 第一种方法是使用裸片失效率或整个硬件组件失效率(如果没有分成封装和裸片的失效
率)除以硬件组件裸片面积来获得每平方毫米的失效率。通过将与分析中失效模式相关
的元器件或子元器件面积乘以在每平方毫米的失效率来完成失效率分布。
e 第二种方法是基于基础失效率和基础子元器件所建立的。这是通过评估在分析中与失效
模式相关的每个元件.子元件或者基础子元器件的等效门数(或晶体管数量)来完成的。
一一封装的失效率分布。只有当封装的失效率可用时才可以得到。在这种情况下,对于与安全相
关的引脚 ,囊 可以使用每个引关的失效率来完成失效率的分配, 该失效率是通过将封装失效率分
配给封装的总引脚数所得到的(安全相关与否) 。
注: 所使用的方法的选择可以基于所分析的电路的布局(或计划的布局) ,或者基于硬件要素之间失效模式的共享
方式。

每引脚，                                 对于每元器件、子元器件或基本/要素级元器件或
失效率|             每要素相关的区域基于等效门或三极管的失效率分配

图 19 失效率分配

35

--- Page 43 ---
GB/T 34590.11一2022

4.6.2.5 多芯片模块(MCMD的基础失效率

MM 的基础失效率需要经过仔细评估。如果使用行业来源(或使用 4.6.2.1.1 描述的模型)来评估
失效率,则应提供论据以证明该行业来源的适用性或定制化。

4.7 ”半导体相关失效分析
4.7.1 相关失效分析介绍

本条的目的是为以下方面提供指导:识别和分析给定要素之间可能的共因失效和级联失效,评估其
违背安全目标(或得出的安全要求)的风险,并在必要时定义安全措施以减轻此类风险。这样做是为了评
佑潜在的安全概念缺陷,并提供证据证明由 ASIL 等级分解产生的独立性的要求(见 GB/T 34590.9一
2022第 5 章)或在共存分析期间识别的免于干扰的要求(见 GB/T 34590.9一2022 第 6 章)得到了满足。

本条适用的范围是在一个硅裸片内硬件要素之间以及硬件与软件要素之间的相关失效分析。考虑
的要素通常是硬件要素及其安全机制(在 GB/T 34590.5一2022 中定义) 。

分析范围分析方法和必要的安全措施可取决于给定要素的性质(例如仅软件要素、仅硬件要素、硬
件和软件相结合的要素)以及所涉及的安全要求的性质(例如失效-安全) 。

如 GB/T 34590.1一2022 中 3.30 所定义的,相关失效引发源(DFI)是导致多个要素通过磷合因子
失效的单一根本原因。考虑到不同的系统性、环境性和随机硬件问题,本条提供了相关失效引发源列表
作为相关失效分析的起点(表 21一表 26) 。一些随机硬件相关失效引发源 ,例如共享资源或被考虑要素
的干扰要素 ,一旦确定了相关性,就可以在标准安全分析中被考虑,并将其归类为残余故障、单点故障或
多点故障(GB/T 34590.5一2022 中 9.4 .2.4 的注 1) 。相关失效分析以定性的方式处理那些在标准安全
分析中无法处理的相关失效引发源。

示例:由于随机硬件故障或系统性故障,干扰要素有能力破坏其他硬件要素的资源,例如 DMA(直接存储器访问外
设)向错误的地址写人 ,并静默地破坏与安全相关的数据。

相关失效引发源列表还包含一些用于解决这些问题的典型安全措施。可以根据安全要求的性质来
决定需要的安全措施。要求可以是尽量减少现场相关失效的发生,也可以是确保相关失效不违背安全
目标。

47.2 ”相关失效分析与安全分析之间的关系

根据 GB/T 34590.5一2022 中的 7.4.3 所做的安全分析,可以识别出以下相关失效分析的要素。
一一双点失效情况,例如:
e 功能及其安全机制(包括故障响应路径一一实施故障响应所需的要素和/或任务链);
e 功能宛余(例如,两个电流驱动器或两个模数转换器) 。
一一属于半导体基础构造的共享要素的单点(残余)失效情况,如:
ee时钟生成;
© RARE RRs
e 上述要素使用的任何共享硬件资源。
安全分析主要侧重于识别单点故障和双/多点故障,以评估 GB/T 34590.5一2022 度量目标,并在
需要时定义安全机制改进度量。相关失效分析通过确保安全机制的有效性不受相关失效引发源的影响
来补充安全分析。如 GB/T 34590.5一2022 中的 7.4.3 所述,安全分析首先可用于支持硬件设计的定
义,其次可用于硬件设计的验证。相关失效分析可以在硬件设计的定义中应用(例如,为已识别的共享
要素指定安全机制),也可以验证定义中所做的假设已实现并达到预期的有效性。


--- Page 44 ---
47.3 ”相关失效场景

GB/T 34590.11一2022

在图 20 中,要素 A MBER B 是由于某个外部根本原因而导致潜在失效的要素。这个根本原因可
能与随机硬件故障或系统性故障有关。

根本        耦合机制、传播、局限
| 原因         性、效果、持续时间

相关失效引发源特征                He

(a    xX BK      失效A

故障2
X 2x                       失效B

 20 ”相关失效及其相关失效引发源的原理示意图

与随机硬件故障相关的典型情况可能包括共享资源失效或单一物理性根本原因。针对这些情况，
按照 GB/T 34590.5一2022 第 8 章和第 9 章,失效率可以被量化并且可以在安全分析中被考虑。

注 1: 在这种情况下,相关失效引发源产生的风险在定量安全分析中进行评估。因此,不需要再单独论证。

与系统性故障相关的典型情况可能包括环境故障、开发故障等。针对这些情况 ,通常不可能进行定

量分析。另外,根本原
半导体要素内。

因可能位于所考虑的半导体要素的内部或外部,例如通过信号或电源接口传播到

图 20 提到一个耦合机制 ,用来描述由给定的根本原因造成干扰的一些典型特性。这些特性可以帮

巧定义减轻措施 ,也可

以定义用于验证减轻措施有效性的恰当模型(见 4.7.5.2) 。现介绍如下。

a) ”耦合机制 :描述了根本原因引起干扰的方式。已知的耦合机制如下 。
一一传导性耦合(电耦合或热耦合) ,发生在当发射源与接收器之间的耦合路径是通过与导体
[例如传输线、导线.电缆、印刷电路板(PCB)走线或金属外壳]直接接触而形成的情况下 。
一一近场耦合,当发射源和接收器间隔距离较短(通常小于一个波长)时发生的耦合。严格地
说,近场耦合可以分为电感应耦合和磁感应耦合两种。通常将电感应耦合称为容性耦合，
© 容性耦合,当两个相邻导体(通常相距小于一个波长)之间存在变化的电场时发生的

a

合,并引起两个导体之间电压的变化;

© 感性耦合或磁耦合,当两个相邻导体(通常相距小于一个波长)之间存在变化的磁场
时发生的耦合,并引起接收导体上电压的变化。
一一机械耦合,当机械力或应力通过物理介质从发射源传递到接收器时发生的耦合。
示例:在 MEMS 中,具有特定共振和波形的冲击可能导致加速度计中的梳状结构粘住(也称为黏滞) 。

有关详细

信息,见 5.5.3.2。

一一种射耦合或电磁耦合,当发射源和接收器相隔很远(通常超过一个波长)时发生的耦合。

接收器就像无线电天线: 发射源发射或辐射电磁波,电磁波在两者之间的空间

一一传播介质 :描述的是干扰通过半导体要素传输的耦合路径。通常可以是，

e 信号

时钟

线;
络;

供电

封装
空气

衬底材料;

3

--- Page 45 ---
GB/T 34590.11一2022

b) 局部性:描述了干扰影响多个要素或仅限于单个要素的可能性。在后一种情况下,假定受影
响的要素产生错误的输出,该输出传播到与其连接的多个要素(级联影响) 。

c) 时序 :描述有关传播延迟的干扰特性(例如用于温度梯度的传播)或其时间表现,如周期性(例
如在电源上存在纹波噪声的情况下)等。

为了说明上述特性,图 21 和图 22 给出了两个示例。

[RE 两个同样的硬件
:                                                        要素由硬件比较

要素C
要素B                          _
硬件比较器 | 硬件错误

图21 物理耦合引起的相关失效

在图 21 中,要素 Al 的结果被要素 C 用来实现安全功能。要素 Al 和要素 A2 作为元余要素,由要
素B 硬件比较器进行比较,当不匹配时(失效 Al 或失效 A2) “硬件错误”信和号被激活。在此示例中,如
果要素 Al 和要素 A2 都受到同一根本原因导致的故障的影响,则要素 Al 和要素 A2 可以产生相同的
错误输出(错误 Al 和错误 A2) 。在比较要素 Al 和要素 A2 时,要素 B 无法区分这种可能发生的相关
失效。
注2: 为简化起见,假设要素 B本身不受干扰影响。假设要素 B 处在正常运行状态,进一步假设只要错误 Al 和错误
Az2 在时间或空间上存在一定的差异 ,就可以控制相关失效情况。这种差异可能是干扰传播到两个要素的方
式不同造成的(例如,信号毛刺的不同传播延迟,该信号毛刺采用不同的物理路径到达要素 Al 和要素 A2 的
边界) ,或可能是干扰影响的结果不同造成的(例如,如果影响是信号时序的违反,它会对要素 Al 和要素 AZ
的相应逻辑产生不同的影响) 。

根本原因造             通过给定的
成一个非预           EBL | -
期的干扰              扰影响要素

干扰激活共享
要素中的给定
故障

要素B                    |
硬件比较器 | 硬件错误      |

 22 资源共享导致的相关失效

图 22 扩展了图 21 ,其中受到自身外部根本原因导致的故障的影响,造成了要素 X 的错误输出,该
错误输出同时传播到要素 Al 和要素 A2,从而进一步导致了要素 Al 和要素 A2 产生错误输出。要素和X

38


--- Page 46 ---
GB/T 34590.11一2022

是“共享资源”作为相关失效引发源的代表。
47.4 级联失效与共因失效之间的区别

相关失效分析针对的是共因失效和级联失效。虽然在某些情况下这种区分是必要的(例如
GB/T 34590.9一2022 第 7 章) ,但在其他情况下(例如半导体器件) ,在给定的失效场景中,级联失效
和共因失效之间的确切区分不一定可行或有用。在这种情况下 ,两种失效场景不作进一步区分。

如果相关失效分析的重点是按照 GB/T 34590.9一2022 第 7 章的要求 ,提供两个给定要素(例如要
素 A 和要素 B)之间免于干扰(共存)的证据,可以采用以下方法:

一一识别可能对要素 B 产生影响的要素 A 的失效模式，

一一识别这些失效模式是否会由于要素 B 失效而导致有可能违背安全目标，

一一如有必要,定义适当的安全措施以降低风险(例如,为 DMA 指定安全机制,以监控 DMA 生成

的地址);
一一如有必要 ,切换要素的角色重复此分析。

4.7.5 “相关失效引发源和减轻措施
4.7.5.1 相关失效引发源和相关减轻措施清单

可以使用以下相关失效引发源分类，

一一共享资源的失效，

一一单个物理性根本原因，

环境类故障;

一一开发类故障

一一制造类故障;

一一安装类故障;

一一服务类故障。

注 1: 相关失效引发源的其他分类是有可能的。

对于每类相关失效 ,都提供了可能的措施。

注2: 列出的措施是可能的解决方案示例,但并非详尽列表。它们的有效性取决于几个因素,包括电路类型和工艺，
这意味着它们对可能的相关失效引发源的有效性会有所不同。因此,建议提供证据证明所声称的有效性。 一
些措施本身不足以适当降低风险。在这种情况下 ,可以选择不同措施的适当组合。

措施分为

一一防止运行期间相关失效发生的措施

一一无法防止相关失效发生,但可防止其违背安全目标的措施。

注3: 由软件引起的相关失效引发源不在此相关失效引发源列表中。正确的软件开发由 GB/T 34590.6一2022 规
定。相关失效分析的结果会影响软件要素的 ASIL 等级分配。

注 4: 汽车行业维修服务通常通过更换整个 ECU 或传感器模块来实现。半导体元件通常不提供维修服务。因此，
半导体元器件的维修服务故障通常不是相关失效引发源。

39

--- Page 47 ---
GB/T 34590.11一2022

表 21 由于共享资源的随机硬件故障导致的相关失效引发源

共用时钟要素的失效(包括 PLL、.时钟树、时钟使能信号等);

相关失效引发源示例

共用测试逻辑和共用调试逻辑的失效,其中共用测试逻辑包括 DFT(面向测试的设计)信号和
扫描链等 ,共用调试逻辑包括调试路由网络(该网络提供对模拟或数字信号的访问或使能数字
寄存器的读取)和跟踪信号(同步跟踪一个或多个信号的机制,例如由触发器或跟踪时钟控制，
然后读取结果);

电源要素的失效,包括电源分配网络,共用电压调节器,共用参考源(例如带辽、偏置发生器和
相关网络);

非同步电源开启,可能会导致门锁或高冲击电流等影响;

共用复位逻辑的失效,包括复位信号;

共享模块中的失效(例如 RAM, A 4# ADC, sé BY 8 J DMA, 中断控制器 .总线等)

防止相关失效违背安
全目标的措施

对共享资源的专用独立监控(例如时钟监控.电压监控、存储器 ECC ,配置寄存器内容上的
CRC, 测试或调试模式的信号)

针对软错误或选定宛余功能的选择性加固;

对共享资源在启动时或后运行或运行期间进行自检#

影响的多样化(例如主核和检测核之间的时钟延迟、多样化的主核和检测核.不同的关键路
径);
间接探测共享资源的失效(例如在共享资源发生失效的情况下会失效的功能循环自检)，
使用特殊传感器进行间接监控(例如用作共因失效传感器的延迟线)

防止在运行期间发生
相关失效的措施

故障避免措施(例如保守的规范) ,共享资源内的功能宛余(例如多个过孔/触点);
故障诊断(例如识别和隔离或重新配置/替换失效的共享资源的能力\,相应的设计规则);
专用生产测试(例如能够发现复杂故障的SRAM 下线测试);

用来减少共享资源数量或范围的独享资源;
降低敏感性的自适应措施(例如电压/工作频率降低)

R22 由于随机物理性根本原因导致的相关失效引发源

相关失效引发源示例

短路(例如局部缺陷,电迁移.过孔迁移、接触迁移、氧化物分解);
串扰(衬底电流、容性耦合);
局部过热,例如由于电压调节器或输出驱动器缺陷导致

影响的多样化(例如主核和检测核之间的时钟延迟.多样化的主核和检测核\不同的关键路

防止相关失效违背安 | 径)，

全目标的措施     间接探测(例如对可能由于物理性根本原因导致失效的功能进行循环自检)或使用特殊传感器
进行间接监控(例如用作共因失效传感器的延迟线)
专门的生产测试
防止在运行期间发生      网                an
i  施(例如物理分离/隔离`相应的设计规则);
相关失效的措施    故障避免措   和如物理分       应的设计

单芯片上的物理分离

40

--- Page 48 ---
GB/T 34590.11一2022

R23 ”由于环境条件导致的系统性相关失效引发源

温度，
振动;
压力;
湿度/凝露;
腐蚀
相关失效引发源示例 | 电磁干扰;
外部施加的过压，
BMA
磨损;
老化;
水和其他液体侵入

影响的多样化(例如主核和检测核之间的时钟延迟.多样化的主核和检测核,不同的关键路
径);

直接监控环境条件(例如温度传感器)或间接监控环境条件(例如用作相关失效传感器的延迟
线)

防止相关失效违背安
全目标的措施

故障避免措施(例如保守的规格/鲁棒性设计);
物理分离(例如裸片与裸片外部的局部热源的距离);

降低敏感性的自适应措施(例如电压/工作频率降低);

限制访问频率或限制子元器件允许的运行周期(例如指定 EEPROM 的写周期数);
半导体封装的鲁棒性设计

防止在运行期间发生
相关失效的措施

R24 由于开发故障导致的系统性相关失效引发源

规格错误;
实施错误,即功能的不正确实施;

避免串扰的设计措施缺乏或不足;

门锁预防措施缺乏或不足，

配置错误;

布局错误(如错误的走线),例如区块的过度宛余.绝缘不足、分离或隔离不足`EMI 屏蔽不足;
裸片中功耗元器件发热引起的温度;
温度梯度造成敏感测量电路的不匹配

相关失效引发源示例

防止相关失效违背安

we          sy
全目标的措施       监控器(例如协议检查器)

防止在运行期间发生
相关失效的措施

设计流程符合 GB/T 34590;
多样性(根据相关失效引发源,多样性可以是实施/功能/架构的多样性或开发多样性)


--- Page 49 ---
GB/T 34590.11一2022

表25 由制造故障引起的系统性相关失效引发源

与流程\程序和培训相关;
控制计划和特殊特性监控的故障;

与软件刷写和下线编程有关(例如错误的版本;错误的编程条件 ,协议或时序);

掩模错位

下线修整或熔断不正确(例如标定系数或自定义设置的激光修整.OTP 或 EEPROM 编程)

相关失效引发源示例

防止相关失效违背安

全目标的措施          *

专门的生产测试
符合 GB/T 34590(见 4.9)，
多样性(根据相关失效引发源,多样性可以是实施/功能/架构的多样性或开发多样性)

防止在运行期间发生
相关失效的措施
LL

表26 由于安装故障导致的系统性相关失效引发源

与线束走线有关;

与元器件的互换性有关，

相邻相关项或元器件或要素的失效(例如将数据传送到输入连接接口的错误配置 ,或驱动输出
上的错误负载)，

PCB 连接错误，

配置错误(例如空闲的内存使用)

相关失效引发源示例

防止相关失效违背安
全目标的措施

无

creams a | 专用安装测试;
in  符合 GB/T 34590(见4.9);
多样性(根据相关失效引发源,多样性可以是实施/功能/架构的多样性或开发多样性)

4.7.5.2 ”减轻措施验证

本条介绍了对控制或避免相关失效的有效性进行评估的示例性方法。这些方法可基于，

一一使用已知原理的分析方法;
示例 1:参考文献[17]和类似提供的分析方法可用作评估所提供的解决相关失效的安全措施有效性的基础。

一一使用文档化的测试协议进行流片前仿真,以提供针对已识别的相关失效引发源的鲁棒性
证据;
示例 2 :测试协议允许时钟或电源干扰的仿真EMI 仿真等。仿真可以基于不同的抽象级别(基于目标故障模
型)并使用适当的故障注和人技术来产生预期的干扰。

一一流片后鲁棒性测试(例如 EMI 测试,老化测试,加速老化测试.电气压力测试);

一一有书面依据的专家判断。

可以使用组合的措施,例如参考文献[35],[32]和类似文献提供一种基于分析、`故障注人及专家判

断的综合方法,其可用作评估针对相关失效所提供的安全措施有效性的基础。
注 1: 结果和论据被文档化及被证明。
42


--- Page 50 ---
GB/T 34590.11一2022

注 2: 按照 GB/T 34590.9一2022 中 7.4.2 的注所述 ,在 TEC 61508-2; 2010" 中使用 beta 因子以量化耦合效应通常
不被认为是足够可靠的方法。

评估的详细程度与相关失效引发源的类型.声明的安全措施及应用相称。

如 GB/T 34590.9一2022 中 7.4.7 的示例所述 ,多样性是可用于预防 \减少或探测共因失效的措施。
如果多样性被作为控制或避免相关失效的方法,则需提供依据来证明所实施的多样性的层级与目标相
关失效引发源相称 。

示例 3:可通过分析方法和故障注入的组合来提供理由(例如参考文献[35]所述) 。有关故障注入的详细信息见4.8。
若使用隔离或分离作为控制或避免相关失效的方法 ,需提供理由来证明已实施的隔离或分离程度与目标相关失效引发
WA

示例 4:仿真可用于提供证据证明两个分离块之间的距离足以避免目标相关失效引发源。

47.6 ”相关失效分析工作流程

相关失效分析工作流程的目的是确定必要的主要活动,以理解所实施的确保安全要求达成的安全
措施的运行,并验证它们符合独立性或免于干扰的要求。
相关失效分析工作流程见图 23。

43

--- Page 51 ---
GB/T 34590.11一2022

DFA判定
识别硬件和软件要素”

引发源的列表

包括可量化的相关失效引发源，
其根据GB/T 34590. 5一2022

来源于在度量(SPFM、LFM、PMHF)
评估中的随机硬件故障

包括根据GB/T 34590. 5一2022
度量(SPFM、LFM、PMHF)评估中的

安全机制
[B10
完善安全措施列表

”固件和在可编程硬件要素上运行的任何微代码 ,无论是否被归类为 CPU,都可以被视为软件要素。
”安全措施可以是表明失效与相关失效分析不相关的活动 。

图23 相关失效分析工作流程

4.7.6.1 相关失效分析决策和软硬件要素的识别(B1)

按照 GB/T 34590.9一2022 第 7 章,每当半导体要素被要求具有独立性或免于干扰时,应进行相关
失效分析,例如，

44


--- Page 52 ---
GB/T 34590.11一2022

一一分配给硬件或软件要素的诊断功能;
一一硬件或软件要素的相似或不相似宛余;
一一硬件组件或元器件上的共享资源[例如时钟、复位、.电源存储器、模数转换(ADC) .输入输出接
口(I/O) 测试逻辑];
一一在共享硬件上执行多个软件任务;
一一共享软件功能[例如输入输出(IO)程序.中断处理 配置.数学库或其他库函数];
一一由系统层面或要素层面的 ASIL 等级分解得到的独立性要求会影响集成电路(IC)的不同要
素,其中相关失效分析需提供关于设计中的充分独立性或潜在的共同原因导致进入安全状态
的证据(见 GB/T 34590.9一2022 第5 Bt),
此步骤的输入为，
一一技术安全要求 ,特别是由系统层面安全概念产生的独立性和免于干扰的要求;
一一架构描述,包括框图,流程图,故障树、状态图、硬件分区、软件分区，
一一安全措施。
此步骤的重点是分析架构 ,并识别可能受上述任何情况影响的每对或每组要素 ,并评估架构描述是
否足够详细,以获取整体设计相关性。此步骤产生的结果是每对或每组要素的列表,这些要素可能受到
相关失效及独立性要求或免于干扰要求的影响。

4.7.6.2 ”相关失效引发源的识别(B2)

此步骤基于先前的架构分析,其目标是检查得到的独立性要求或免于干扰要求的完整性,并细化分
解直到识别完所有导致相关失效的不同引发源。

4.7.5.1 提供的典型相关引发源列表可以用来证明,除从架构推导出的相关失效之外,已知的相关
失效是否可被应用。如果在定量分析期间识别了相关失效机理,则进行进一步的交叉检查。

此步骤的结果是对前一步骤列表内容的完善。

4.7.6.3 关于所识别的相关失效引发源影响的现有信息所提供之认知的充分性(B3 和 B4)

此步骤验证现有文档是否为之前步骤中评估的每个相关失效引发源提供了充分的认知 。如果需要
附加的信息来判断某个 DFI 对目标架构的有效性,则需要添加这些信息,并根据更新的描述完成相关
失效引发源的识别(步骤 2) 。

注: 建议采用层级分析法,以便分析能在合适的细节程度上进行。例如,顶层视角揭示了哪些是共享的资源。然

后,包含了硬件子元器件及其安全措施的分解视图可用于识别在设计层面的相关性。

4.7.6.4 完善有关的相关失效引发源列表(B5)

根据所提供的信息,完善已识别的相关失效分析相关要素、独立性要求和实现安全要求的关联相关
失效引发源的列表(例如通过评审) 。

按照 GB/T 34590.5一2022 第 8 章和第 9 章的规定,可以将来自完善后列表且由随机硬件故障引起
的相关失效纳和人到所要求度量的定量分析中 。

4.7.6.5 用于控制或减轻相关失效引发源的必要安全措施的识别(B6)

为满足独立性要求或兔于干扰要求,增设必要的安全措施,以减轻与目标架构有关的相关失效的
影响。
4.7.5.1 提供了相关失效引发源示例列表和已知有效措施。最后文档化了所需的安全措施。
BE 1: 对于由随机硬件故障引起的相关失效,定量分析的结果可用于识别那些与实现目标度量有关的失效,按照
GB/T 34590.5一2022 第 8 章和第9章。

45

--- Page 53 ---
GB/T 34590.11一2022

BE 2: 如果可量化的随机硬件失效被识别为可能的相关失效引发源(例如,共用的振功器输出的时钟信号对于数字
内核的时间约束条件来说太快;由于供电电压调节器故障而造成供给到内部供电端的过压) ,那么这些失效在
定量分析时要予以考虑(见 GB/T 34590.5一2022 中 9.4.3.2 的注 1) 。对于随机硬件故障无法量化的情况(例
如,由时钟树中的故障造成的时序效应的影响;在要素与其安全机制之间的热克合效应;由于某个区块的故障
引起的衬底电流),需要定性地持续进行减轻措施的评估和确定(见 GB/T 34590.9一2022 中的7.4.2) 。

4.7.6.6 ”关于已定义的减轻措施的现有信息所提供之认知的充分性(B7 和 BB)

此步骤验证现有文档是否提供了足够的认知来分析前一步骤中所引入安全措施的有效性。如果现
有的信息被认为不足以进行适当的评估,可以在相关失效引发源减轻措施定义中增加更多的细节。

4.7.6.7 ”安全措施列表的完善(B9)

根据更新的文件 ,完善已定义的用以减轻相关失效的安全措施的列表(例如通过评审) 。

注 1, 对于纳入定量分析的安全措施(见 B5) ,其效果也可以进行量化评估。

注 2: 为减轻相关失效引发源而引入的附加安全措施,无论是由定量评估还是定性评估引入 ,都会改变芯片面积,从
而影响芯片各元器件的失效率分布。因此,定量分析通常会更新。

4.7.6.8 ”控制或避免相关失效的有效性评估(B10)

用以减轻或避免相关失效而引入的安全措施的有效性需得到验证。按照 GB/T 34590.5一2022
第 10 章,可应用的验证方法与用于避免或减轻随机硬件失效影响或系统性失效影响的安全措施的验证
方法相同。以下方式会有用:
oem SPAR CETAD 重件册分析(ETA) 失效模式和影响分析(FEMEA)
一一故障注入仿真;
基于工艺鉴定测试的特定设计规则应用，
一一针对例如器件电压等级或距离的过设计，
一一针对温度剖面或供电和输入过压的压力测试
一一EMC 和 ESD 测试;
一一专家判断。
注 1: 结果和论据都被文档化并证明。
按照 GB/T 34590.5一2022 第 8 章和第 9 章 ,定量分析中包括用于实现安全措施的要素。
注2: 当引入的安全措施也可能是相关失效的主体时,新引入的相关失效通过(重新)执行 DFA 流程来评估其避免
或减轻的程度。
注 3: 如果有类似措施的经验证明可以减轻相关失效,鉴于认为结果具有可转移性,则可以用它来判断所分析措施
的有效性。
注 4: 在分析过程中,可以考虑硬件和软件之间可能的关系(见 GB/T 34590.6一2022 第 6 章) 。

4.7.6.9 评估风险降低的充分性并在需要时改进定义的措施(B11 和 B12)

为了完结相关失效分析,需要完成对相关失效的剩余风险的评估。如果减轻效果被认为不充分,则
安全措施需要进一步改进(B12) ,并对其有效性重新进行评估。

对于残余风险可被量化的情况,可在定量分析中进行核算(如果尚未按照 B5 和 BO 定量分析途径
进行分析) 。例如,在一个功能及其安全机制受到相关失效影响的情况下,安全机制的失效模式覆盖率
会因为未减轻的相关性而降低。

注: 硬件要素会受到被识别为相关失效引发源的故障的影响,如果达到了定量分析的目标度量,即使没有为其分配

安全措施,从随机硬件故障的角度看,也可认为风险足够低。相同要素系统性的相关失效引发源在相关失效分
析中,用定性的方法处理,可以导出与定量分析结果相独立的安全机制的定义。


--- Page 54 ---
GB/T 34590.11一2022

47.7 ”相关失效分析示例
按照本章进行相关失效分析的详细示例见附录 B。
478 ”软件要素和硬件要素之间的相关失效

通常单独考虑硬件和软件相关失效。如果处理硬件的安全机制在软件中实现,则会共同考虑硬件

和软件的相关失效。
示例 1:基于软件的 CPU 自检与独立的硬件“看门狗”相结合,以便当 CPU 出现故障时,或由 CPU 的自检功能探测

到,或由“看门狗?捕捉到。

示例 2:在 EGAS 概念中,第二层软件监视第一层软件。两个软件要素都可以运行在同一硬件要素上。第一层和第

二层已经彼此互不相同,这有助于减少违背安全目标的相关故障。为了进一步降低由于在硬件中的相关故

障导致违背安全目标的可能性,引入了附加的安全措施,例如程序流程监控和 CPU 自检,以解决 CPU 中的

相关失效;RAM 模块中第二层软件重要变量的取反宛余存储以及独立的问答“看门狗”,以确保相关的软件

模块已被执行。
4.8 故障注入
4.8.1 总则

当安全概念涉及半导体组件时,半导体组件层面的故障注入是一种已知的方法(见参考文献[41]，

[42],[43],[44],[32]) ,可用于支持生命周期的若干活动。
特别地,对于半导体组件,故障注入可用于;

一一支持硬件架构度量的评估;
一一安全机制的诊断覆盖率的评估;

注 1: 如果在合理的时间内使用合理的资源无法获得准确的结果,那么可能的方法是将故障注人限定在一定
范围(例如仅在 IP模块层级上进行故障注入) ,或者仅使用分析法或组合使用分析法与故障注入。
示例 1:使用故障注入来验证基于软件的硬件测试或基于硬件的安全机制(如硬件内置自检)所能达到的诊断
Bex.

诊断时间间隔和故障响应时间间隔的评估;

一一故障影响的确认 。
示例 2:使用故障注入来评估在特定输入环境中,某个故障导致 IP 输出出现可观察错误的概率,例如参考文
献[36]所描述的,用来计算瞬态故障的架构脆弱性因子。

一一根据安全机制的要求,支持其流片前验证,包括其探测故障和控制故障影响(故障响应)的
能力。
示例 3:故障注入被用于引起一个错误,以触发基于硬件的安全机制 ,并验证其在相关软件层级上的正确响应。
示例 4:在安全机制的流片前验证期间,使用故障注和来验证特定的临界情况 。
示例 5:在安全机制集成期间使用故障注入以验证互连性。

4.8.2 ”故障注入的特性或变量

关于故障注入,以下信息有助于进行验证计划:

一一故障模型的描述和选择理由,以及相关的抽象层级
一一安全机制的类型,包括所需的置信度水平，

一一观测点和诊断点，

一一故障点 故障列表

一一故障注入期间使用的工作负载。

l

47

--- Page 55 ---
GB/T 34590.11一2022

特别地,验证计划应明确描述并证明以下内容。
一一故障模型和相关的抽象层级:
e 正如以下各章所盖述的 DFA 数字、模拟和PLD,故障注入可以在适当的层级上进行,具体
取决于所考虑的故障模型.具体的半导体技术 ,可行性、可观察性以及用例;
注 1: 根据目的不同,故障注和可以在不同的抽象层级(例如半导体组件顶层、元器件或子元器件层面、
RTL 等)实施。这时需要提供抽象层级的选择理由。
示例 1:抽象层级的选择也可取决于拟通过故障注入模拟的故障的性质:卡滞故障可以在门级网表进行
注入,而位翻转在 RTL 层级注入就可以了。
注 2: 抽象层级的选择还取决于所需要的精确度。
示例 2:通过在门级网表中注入端口故障或网络故障来评估 CPU 基于软件的硬件测试的诊断覆盖率,具
有高置信度水平。
e ”观察故障影响(观测点)的层级和观察安全机制反应(诊断点)的层级。
示例 3:为了验证奇偶校验电路的诊断覆盖率,可以在元器件或子元器件层级设置观察点和诊断点。
示例 4:为了验证不同输入输出之间回环的诊断覆盖率,它们可在顶层设置。
注 3: 如果项层故障注入不可行(例如,由于待测半导体组件的复杂性) ,可以通过在仿真环境中创建安全
机制的模型,以在元器件层级或子元器件层级实施故障注入 。观察点和诊断点可相应地进行设置。
这时需要提供证据证明所使用的模型充分反映了安全机制的安全属性。
示例 5:在带有看门狗的微控制器的完整 RTL 表示中 ,看门狗被一个功能上等效的模型所代替。
一一故障注和方法。根据目的,可行性和可观察性,故障注和可以通过不同的方法实现。
示例 6:在故障点已知的地方直接注人故障、通过形式化的方法注入故障,通过仿真注人故障.通过辐射注人
故障。
一一根据要被验证的失效模式来考虑即将注入故障的位置(故障点)和数量(故障列表) 。
注 4: 如果符合指定的目的.置信度水平安全机制的类型/性质、.选择标准等,可以使用抽样因子来减少故障
列表。
注 5: 选择标准包括(例如参考文献[67].[68]) :样本量 2(例如仿真或分析了多少个故障和时间点);样本的
分析结果 思(例如被安全机制检测到的卡洁故障的比率);期望的置信度 ;误差范围 CI(置信度区间)，
有时用 4 值表示,则误差范围为 如士4;统计独立性。需要为这些选择提供理由。
示例 7:在验证双核锁步的诊断覆盖率时,相关的故障数量可以局限于被比较的 CPU 输出以及相关的故障
位置。
示例 8:在验证基于软件的硬件测试的诊断覆盖率时,CPU 的内部故障是相关的。
注 6: 类似故障收敛的技术也可用来将故障总体减少至主要故障。
一一故障注入控制,与各自安全分析中的相关声明有关。
示例 9:故障注人控制包括注入的故障类型、瞬态故障的持续时间、仿真运行中注入的故障数量,故障发生的
时间和位置以及安全机制预期动作的观察窗口。
一一故障注入期间使用的测试台架(工作负载)。根据具体目的,测试台架可以来自电路的功能测
试套件 ,或来自与预期用例相似的测试台架。
示例 10:为了验证双核锁步比较器的完整性和正确性,可以使用基本工作负载,即只激励 CPU 的一部分(如
输出) 。
示例 11:使用一组由功能测试套件导出的激励来验证非对称宛余机制的诊断覆盖率。
示例 12:应考虑使用与预期用例类似的工作负载来验证瞬态故障的 Fe(见参考文献[9]) 。
示例 13:对于 CPU 的基于软件的硬件测试,测试本身是主要的工作负载。

4.8.3 故障注入结果

故障注入的结果可用于验证 4.8.1 列出的安全概念和基本假设(例如安全机制的有效性.诊断覆盖
率和安全故障数量) 。
注 1: 维护故障注入的证据用于功能安全审核期间的检查。
48

--- Page 56 ---
GB/T 34590.11一2022

注 2: 仿真的故障和安全分析中识别的故障(例如开路故障)之间并不总是存在确切的对应关系。在这种情况下 ,安
全分析的完善可以基于其他代表性故障的结果(例如,5.1.10.2 提到的 N-detect 测试) 。

4.9 生产和运行
4.9.1 关于生产

GB/T 34590.7一2022 第 5 章和第 6 章的首要目标是开发和维护安装在道路车辆中安全相关的要
素或相关项的生产过程。
半导体产品通常采用标准化生产流程,如晶圆加工和裸片装配操作。为特定的产品或封装开发生
产流程是可能的,但这比使用标准化流程要少见。通常不可能将过程流中的不同步又识别为与安全相
关或不相关,因此所有步骤都被认为是与安全相关的。

半导体产品通常使用目标工艺制程和相关的器件模型库来设计,这些模型库体现了采用该制程的
器件的电气特性。通过遵循一系列标准化的制造工艺(如扩散、氧化沉积离子注和人、晶片装配),要素设
计可以以一定的工艺制程来实现,其中每项制造工艺通常都有适当的方法来减轻风险,例如过程
FMEA 和控制计划。在产品开发过程中使用的器件模型库体现了以该工艺制程制造的器件(如晶体
管.电阻.电容器) 。通过遵循符合质量标准的受控半导体制造工艺,可以满足要素的安全相关生产要
求。产品和流程也都通过制造测试来验证。制造测试根据要素的电气规范来评估要素的性能。制造工
艺的性能根据流程控制计划中制定的流程控制规范来进行评估。该测试流程有助于确保所制造的要素
符合其要求,包括硬件安全要求。

4.9.2 ”生产的工作成果

通过满足质量管理体系标准如 IATF 16949:2016 的要求,可以满足 GB/T 34590.7—2022 第 5 章
和第 6 章的要求。如果半导体供应商或分包商拥有符合类似标准的质量管理体系,则可以部分或完全
复用现有的工作成果,以满足 GB/T 34590.7一2022 第 5 章和第 6 章的要求。

示例 1:生产控制计划的安全相关内容(见 GB/T 34590.7一2022 中的 5.5.2)可以部分或完全复用质量管理体系生产
控制计划的内容。

示例 2:控制措施报告(见 GB/T 34590.7一2022 中的 6.5.1)可以部分或完全复用质量管理体系控制措施报告的
内容。

4.9.3 ”关于服务(维护和维修)和报废

通常,在 GB/T 34590 范围内,半导体组件没有维护或报废要求,并且不可维修。因此,安全计划通
常会裁剪掉与维护 、维修和报废相关的工作成果,因为他们不属于半导体要素的范
在 DIA 中可以包含半导体供应商和客户在服务和报废方面的预期共识。

4.10 分布式开发中的接口

GB/T 34590.8一2022 第 5 章描述了对相关项和要素进行分布式开发的流程并分配了职责。本条
的目的是益明涉及半导体的分布式开发方面的“供应商”一词。

如果半导体开发方作为供应商参与分布式开发,则其应遵守 GB/T 34590.8一2022 第 5 章的要求。
关于安全相关的开发责任,客户(即一级供应商或半导体集成商)负责将半导体开发方作为供应商进行
管理。在此背景下,可由半导体开发方执行的 GB/T 34590.8一2022 第 5 章的工作成果包括但不限于 :

一一开发接口协议(GB/T 34590.8一2022 中的 5.5.2);

一一供应商安全计划(GB/T 34590.8一2022 中的 5.5.3) 。
半导体开发方也可以是分布式开发中的客户。半导体开发方的供应商可以来自半导体开发方组织
的内部或外部。在所有这些情况下 ,半导体开发方负责管理其供应商的安全相关开发责任。供应商提

49


--- Page 57 ---
GB/T 34590.11一2022

供的符合 GB/T 34590.8—2022 第 5 章的工作成果,将成为半导

况下 ,按照 GB/T 34590.8一2022 第 5 章,可

一一开发接口协议(GB/T 34590.8一2022 中的 5.5.2);
一一供应商选择报告(GB/T 34590.8一2022 中的 5.5.1);
一一功能安全评估报告(GB/T 34590.8一2022 中的 5.5.4) 。

与安全相关的分布式开发的最低层级是安全责任终止的层级。可能有些较低
造材料的供应商。这些较低

全责任,例如制
约束,例如质量管理体系的要求。

4.11

认可措施

半导体开发方执行的工作成果包括但不限于，

层级的供应商可以按照 GB/T 34590 Yak

体开发方安全证据的一部分。在此情

T

层级的供应商没有安
之外的要求进行

围

导体进行认可评审、功能安全审核和

按照 GB/T 34590.2一2022 中的 6.4.10,6.4.11 和 6.4.12 对
功能安全评估。
这些条款对半导体的适用性是根据评估半导体器件的应

SEooC 开发的,则可以按照 GB/T 34
4.5 的指导原则进行裁剪。

590.10一2022 的指导方鱼

一般来说,每一项关于相关项

云

ut

高的范围。
注: 可以通过检查列表支持裁剪。

示例:
划,并根据半导体器件评估的应用场景列

4.12 硬件集成与验证说明
表 27 和表 28

的安全认可评审都将被裁

场景而裁剪的。如果半导体器件是作为
进行裁剪。在知识产权方面,可以按照

剪掉,因为这些通常不

属于半导体供应

功能安全审核可以借助流程安全审核(PSA)进行裁前。PSA 是按照检查表执行的。PSA 检查表基于安全计
出了哪些活动和工作成果是必需的。如果识别
差距。PSA 按照 GB/T 34590.2一2022 表 1 所列的功能安全审核所需的独立性等级执行。

到差距,就采取措施来弥补这些

展示了如何将 GB/T 34590.5一2022 表 10 和表 11 应

半导体中。

注1: 表27 和表 28 是一个起点,可以根据适当的理由针对特定的用例进行修改。
R27 导出半导体层面硬件集成测试的测试用例的方法

方法                                       半导体层面的说明
需求分析                             将相关的安全要求分配给半导体器件。在半导体行业,这通常在芯片
流片前验证(仿真级)和流片后验证(硅级)期间完成
内部和外部接口分析                 全 相关的每个流片前或流片后验证活
等价类的生成和分析                     按照同质特征组选择测试台架
边界值分析                             标准验证技术
基于知识或经验的错误猜测法                  例如在外部分析中识别的潜在设计关注点.设计 FMEA
功能的相关性分析                       标准验证技术
共因失效的共有限制条件 .序列及来源分析 | 例如时钟、功率`温度.EMI 测试
环境条件和运行用例分析                 例如温度循环`SER 实验.HTOL 测试
标准(如果存在                                 例如 CAN\I2C`UART、SPI 等标准
重要变量的分析                       例如 PVT(工艺偏差,电压,温度) ,特性测试

表 28 验证半导体层面硬件安全要求实施的完整性和正确性的硬件集成测试

--- Page 58 ---
GB/T 34590.11一2022

半导体层面的说明

EN

方法
功能测试

可以通过流片前验证技术覆盖

电气测试

安全要求

可以通过流片后验证技术进行覆盖,仅限于可以在该级别验证的硬件

故障注入测试

关于表 27,*测试用例”一词在系统和半导体组件之间的应用有所不同。

以下两种。

见 4.8

一一流片后验证侧重于正确集成和避免系统性故障,适用于一小部分器件。
一一生产测试关注的是生产过程中可能发生的故障。最先进的生产测试采用结构化测试。生产测

试应用了

F所有被4

注 2: 在此应用场景下，测
试结构和测
表 27 所列的几种方法通常是半导体测试过程的标准方法,除非另有说明,和否则直接与在规定工作

范围(例如电压`温

半导体硬件测试的相关性较低,因此不太常用。

# 导体组件的测试方法有

E产的器件。这与“生产?章节有关,不属于硬件集成验证的范
试用例一词是指确认测试用例,用于测试设计的功能和电气行为。及

试设备也有助于流片后验证。

围。

于生产测试的测

)内的数据手册技术规范的验证有关。通常,等价类方法和错误猜测方法与

5 特定半导体技术和应用案例

5.1 数字组件和存储器
5.1.1 关于数字组件

数字组件包括微控制器.片上系统(SoC)器件和专用
5.1.2 ”非存储数字组件故障模型

常用数字故障模型的列表如下(例如参考文献 [66]、[69]) 。

一一永久性故障,详细描述如下

一一瞬态故障,详细描述如下 。
单粒子瞬态脉冲(SET) :由

集成电路(ASIC)等组件的数字电路部分。

卡滞故障:电路中的故障特征为不管输入激励如何变化,节点保持在逻辑高(1)或逻辑低

(0)的

开路故障:通过将一个节点破坏为两个或多个节点,从而改变节点数量的电路故障。

桥接故障:意外连接的两个信号 。根据所采用的巡辑电路,可能导致"线或或者“线与”的
逻辑功能。通常仅限于设计中物理上相邻的信号。
单粒子硬错误(SHE) :由单次辐射事件导致运行的不可逆变化,通常与器件中一个或多个
要素的永久性损坏(如栅极氧化物破裂)有关。

ona A

ERIE) 。

单粒子翻转(SEU) :由高能粒子穿过引发的信号所造成的软错误。
e 单比特位翻转(SBU) :单粒子造成的单个存储单元翻转。

e ”多单元翻转(MCU) :单粒子引起集成电路中的多个比特位同时失效。错误位通常(但不总
是?在物理上相邻。

多比特位翻转(MBU) :两个或多个由单粒子引起的同一个

FF单个高能粒子穿过,造成集成电路某节点瞬时电压漂移(例

#字节 、字节或字中的比特位

错误。多比特位翻转不能通过简单的纠错码(ECC)进行校正(例如,单比特位错误校

51

--- Page 59 ---
GB/T 34590.11一2022

IE).

BE 1: 单粒子瞬态脉冲(SET) .单粒子翻转(SEU) ,单比特位翻转(SBU) 、多单元翻转(MCU)和多比特位
翻转(MBU)通常表示为“软错误”。

注 2: 当与特定工艺相关时 ,考虑转换故障和类似的时序相关现象。

注 3: 某些故障模型可能与其他故障模型具有相同的影响,因此可以通过相同的安全机制进行检测。需
要提供适当的理由来证明这种对应关系。

示例:针对卡滞故障而设计的安全机制也能检测桥接故障或开路故障,这些故障随时间的推移将表现为

“Bi AC BE

注4: 表 29 包括与存储器有关的其他故障模型。

5.1.3 存储器详细故障模型

存储故障模型可能因存储架构和存储技术而有所差异。半导体存储器的典型故障模型如表 29 所
示。该表并不完备,也可以根据其他已知故障或结合实际应用进行调整。
BE 1: 通常,在和型的压力条件下,只能激活所列存储故障模型的一个子集,而其他故障模型则可以在下线测试设备
处激活。根据测试条件 ,需要提供证据来表明存储器测试的有效性。
注 2: 如一些出版物(例如参考文献[57])所示 ,不同存储器之间实际的缺陷分布可能不同。因此,可以基于帕累托
(pareto)故障模型来更改先前的故障模型列表以及与目标诊断覆盖率的关系。

表 29 存储器要素故障模型

一
要素

闪存(NAND 嵌入式)                                  滞、其他故障模型`、软错误模型
只读存储器、一次性可编程存储器、电编程熔丝                            卡滞、其他故障模型*
电可擦可编程只读存储器                                        卡滞、其他故障模型*

嵌入式随机存储器                         卡滞、.其他故障模型`、软错误模型

动态随机存储器                                  卡洁、.其他故障模型`\软错误模型

”例如,卡汪开路故障(SOFs),某种耦合故障。基于存储器结构,例如,寻址故障(AF)、寻址延迟故障(ADF)、
转换故障(TFs) 、邻域模式敏感故障(NPSFs) 感应晶体管缺陷(STDs) 28 BR BRE DE CWED) 、位线擦除干扰
(BED) .字线编程干扰(WPD) 位线编程干扰(BPD) 。这些故障模型是针对随机存储器的。但对于嵌入式闪存
或与非型闪存(NAND FLASH) ,相同的故障模型依然有效,即使是由不同的现象引起的(见参考文献[58]、
[59].[60]).

5.1.4 数字组件的失效模式

本条举例说明了如何根据数字组件的功能规范来描述其失效模式。

作为分类的示例,对于要素的任何功能,可以将要素失效模型化为:

一一功能遗漏 :需要时功能未执行(FM1)，

一一功能误启动 :不需要时功能执行(FM2)，

一一功能时序 :功能执行时序错误(FM3);

一一功能值 :功能提供不正确的输出(FM4) 。

失效模式可以适用到任何逻辑功能。在安全分析(GB/T 34590.9—2022 第 8 章)中 ,通过根本原因
影响分析来增强失效模式的描述,以了解失效模式如何传递到其他元器件或子元器件。

52

--- Page 60 ---
GB/T 34590.11一2022

通常,IP 模块的失效模式可以按不同的抽象层级,并基于模块的无故障功能和有故障行为的不同
角度进行描述。失效模式集合的选择会影响到安全分析的可行性工作量和可信和度。合理的、目标导向
的失效模式集合定义的准则是:

一一失效模式允许将底层技术故障映射到失效模式,如 4.3 所述;

一一失效模式支持所使用的安全机制的诊断覆盖率的评估，

一一各失效模式在理想情况下是分隔的,即每个初始故障理想情况下只会导致一个特定的失效

模式。

注: 在建议的抽象级别上 ,多种失效模式可能由相同的物理性根本原因引起 。

示例:FM3(时序)和 FM4(值)可能是由卡滞故障或影响某些内部逻辑功能的软错误引起的。假如 FM3 和 FM4 由
具有不同诊断覆盖率能力的不同安全机制控制,应对失效模式分布的安全概念鲁棒性更好。

附录 A 提供了如何使用数字失效模式进行诊断覆盖率评估的示例。

5.1.5 ”常规数字模块的失效模式定义示例
表 30 包含常规 IP 模块的示例性、非约束性失效模式定义。
表 30 数字组件失效模式示例

元器件/子元器件                                           失效模式应考虑的方面*

CPU_FMI1 :给定指令流未执行(完全遗漏)

CPU_FM2:非预期指令流被执行(误启动7

CPU_FM3 :指令流执行时间错误(过早/过晚)

CPU_FM4 :指令流结果不正确

如有必要,可将 CPU_FM1 进一步细化为:

一一CPU_FMI1.1:由于程序计数器挂起,给定的指令流未执
行(完全遗漏);

一一CPU_FMI1.2:由于指令取指挂起,给定的指令流未执行
(完全遗漏?

中央处理单元 | 按照给定的指令集架构执行给定的
(CCPU)        指令流

CPU_INTH_FMI :ISR 未执行(遗漏/太少)
CPU_INTH_FM2 :非预期 ISR 执行(误启动/太多)
CPU_INTH_FM3 :延迟的 ISR 执行(过早/过晚)
CPU_INTH_FM4:不正确的 ISR 执行(见 CPU_INTH_FM1/
2/4)

CPU 中断处理电 | 按照中断请求执行中断服务程序
路(CPU_INTH) | (ISR)

CPU_MMU_FMI1 :地址转换未被执行

CPU_MMU_FM2 :未请求时
存储器管理(MMU)通常执行两种 | CEU-MMU-FM2:未请求时的地址转换

CPU 存储器管   功能                                        CPU_MMU_FM3 :延迟的地址转换
理单元(CPU _             CPU_MMU_FM4:转换的物理地址不正确
一一将虚拟地址转换为物理地址;
MMU)                                             PU_MM    M5 :        5     访问
控制存储器访问权限     CPU_MMU_FMS :非预期的阻止访问

CPU_MMU_FM6 :非预期的允许访问
CPU_MMU_FM7 :延迟的访问

按照基于硬件或基于软件的中断事 | ICU_FM1:对 CPU 的中断请求丢失

中断控制单元 | 件以及预期服务质量(例如优先 | ICU_FM2 :无触发事件时,向 CPU 请求中断
(ICU)            级) ,向给定的 CPU 发送中断请求。| ICU_FM3 :中断请求过早/过晚

中断控制器可以服务于多个 CPU | ICU_FM4:中断请求发送错误数据

53

--- Page 61 ---
GB/T 34590.11一2022

元器件/子元器件

直接内存访问

表 30 数字组

数据传送:当请求传送数据时 ,将数
据从源地址移到目标地址,并通知

件失效模式示例(续)

失效模式应考虑的方面”

DMA_FM1 :请求的数据传送未发生。消息未按预期发送到
目标地址
DMA_FM2 :无请求的数据传送

(DMA)      数据传输完成。
DMA_FM3 :数据传送过早/过晚
下了        -一个消
被传送的数据集称为一个消息     DMA_FM4 ,输出不正确
(第一级抽象)
按照预期的服务质量,将从给定总
”| BUS_TXFR_FM1 :请求的事务未送达
B       re     递到目标
总线和互连(内 和 BUS_TXFR_FM2 :无请求地发送事务
部通信)              °             BUS_TXFR_FMS :在错误的时间发送事务
线协议定义的一组给
  组给定  BUS_TXFR_FM4:以错误的数据发送事务
SDRAM_RW_FMI :给定的写人/读取访问未执行(遗漏)
带SDRAM 控制 | 易失性存储器根据 SDRAM 控制器 | SDRAM_RW_FM2:非预期的写入/读取访问被执行(误启
器的外部同步动 | 的输入命令 ,按照给定行和列地址，| 动)
态随机存储器 “| 获取(读取)或存储(写人)数据 SDRAM_RW_FM3 :写人/读取访问结果不正确(过早/过晚)
SDRAM_RW_FM4:写人/读取访问结果不正确
或(第二级抽象)
SDRAM_RA_FMI :给定的行地址未被访问(遗漏?
带SDRAM 控制                         ie    、   say
38 A SRE Zh  SDRAM 控制器提供行地址,以便 | SDRAM_RA_FM2:非预期的行地址被访问(误启动)
坟随机存储中  在选定的分区上执行读写运行  SDRAM_RA_FM3 :行地址结果延迟(过早/过晚)
                               SDRAM_RA_FM4:行地址结果不正确
SDRAM_CA_FM1 :给定的列地址未被访问(遗漏)
带SDRAM 控制                                   ;         ven ant py a
Be 64 Sha LE ah  SDRAM 控制器提供列地址,以访 | SDRAM_CA_FM2. JE #83 89 5 Hh uk BL A] GR a Bh)
态随机存储中 问数据进行读写运行     SDRAM_CA_FM3:列地址结果延迟(过早/过晚)
全                                 SDRAM_CA_FM4:列地址结果不正确
SDRAM_IN_FMI :给定指令未执行(遗漏?
              M       上命令           一 一
vane  nae ee ast toon  SDRAM_IN_FM2,非预期的指令被执行(误启动
nan dans     x  “aah sie trode      SDRAM_IN_FM3 :指令结果延迟(过早/过了晚)
态随机存储器 | 获取用于读或写运行          SDRAM_IN_FM4:错误的指令结果
SDRAM_DW_FM] :给定数据字未执行(遗漏)
带SDRAM 控制                                              jaca pas
SE IABP Sh  SDRAM 数据路径提供对存储器阵 | SDRAM_DW_FM2 :非预期的数据字被执行(误启动)
ee | 列的读/写数据             SDRAM_DW_FM3 ,数据字结果延迟(过早/过晚)
态随机存储器
SDRAM_DW_FM4 :数据字结果不正确
失性存储器按照闪存控制器的   FLASH_RW_FMI :给定的写人/读取访问未执行(遗漏?7
带闪存控制器的 人人 se tte ine cae ak arg | FLASH_LRW_FM2;非顶期的写人/读取访问被执行(误启动)
外部闪存      BARS            °      FLASH_RW_FM3:写人/读取访问结果延迟(过早/过晚)

(写)到给定的地址

FLASH_RW_FM4:写人/读取访问结果不正确

54

--- Page 62 ---
GB/T 34590.11一2022

表 30 数字组件失效模式示例(续)

元器件/子元器件               功能                                失效模式应考虑的方面"
(第一级抽象)
为变量和/或常量提供存储空间 。
带 SRAM 控制  分析是在考虑了存取控制逻辑后进 | SRAM_RW_FMI :给定命令未执行(遗漏)
器的静态随机存  行的,从硬件要素发起命令的角度 | SRAM_RW_FM2:非预期的命令被执行(误启动)
储器               KA KERR SRAM 控制器。 | SRAM_RW_FM3 :命令结果延迟(过早/过晚)
典型地,命令是读取、写人或可能是 | SRAM_RW_FM4 :命令结果不正确
读取-修改-写人
SRAM_HM_FMI] :来自SRAM 控制器的命令未执行(遗漏?
带 SRAM 控制 | 亲态随机存储器硬宏CHMD :按照  二 SRAM BLS ES BES]
4          访问
nd  hantitneecien  SRAM_HM_FM3.SRAM 命令延迟(过里/过晚),例如,由内
部时序生成导致的延迟
SRAM_HM_FM4:最终 SRAM 数据损坏或写人到错误位置
非易失性存储器(NVM)存储程序 | eFLASH_E_FMI :编程或擦除未被执行
代码和数据常量。                  eFLASH_E_FM2:未请求而被执行的编程或擦除操作
编程和擦除功能。擦除挂起和恢复 | eFLASH_E_FM3 :编程或氛除时间不正确
weet 运行以中断正在进行的氛除运行“| seFLASH_E_FM4;编程或氛除的内容错误
内
eFLASH                                       eFLASH_R_FMI :读取访问未被执行
在  , hontiere ee eFLASH_R_FM2, 2389 19 BEI fa
eRe                         eFLASH_R_FM8 :读取访问时间不正确
eFLASH_R_FM4:读取访问得到错误的内容
基于该主题的复杂性,失效模式仅仅是可以导致给定地址的
不一致状态的情况的几个示例。
COHERENCY_FM1:写人存储器 A 未执行(遗漏) 。存储器
被看作是由一致性参与方更新的。这种失效模式导致存储器
.                     A 处于非一致状态。
量基于参考文献[62]            情况可能与多个内核试图写人同一位置的情况有关。
COHERENCY_FM3 :存储器 A 的更新(写和人)延迟(过早/过
晚)。一种可能的情况是,某合法写操作被延迟,但一致性协
议内的其他参与方认为地址内容是一致的。
COHERENCY_FM4:存储器 A 的内容已损坏。这可能是由
错误的写人命令(例如 SRAMD)或存储要素中的缺陷造成的
COM_TX_FMI1 :请求的消息未被传输
通信外围设备  按照接口协议将软件提供的数据传 | COM_TX_FM2 :未请求时,消息被传输
(COM)           输到外部接口 。                      COM_TX_FM3 :消息被传输过早/过晚
可适用于 CAN,  按照接口协议接收和处理外部接口 | COM_TX_FM4:有错误值的消息被传输
Flexray、以 大   提供的数据。 并通知软件数据| COM_RX_FMI1:传人消息未被处理
网SFI            可用。                               COM_RX_FM2:未请求时,消息被传输

被传输的数据集称为消息

COM_RX_FM3 :消息被传输过早/过晚
COM_RX_FM4:有错误值的消息被传输

55

--- Page 63 ---
GB/T 34590.11一2022

表 30 数字组件失效模式示例(续)

元器件/子元器件             功能                           失效模式应考虑的方面

信号处理加速器

”失效模式可能由永久性随机硬件故障和瞬态随机硬件故障引起 。

加速器(如 GPU、.DSP)按照给定的
代码和/或配置,从数据源(如传感
器数据)获取高带宽信号并对其进 | SP_FM1:处理停汗,没有输出或输出定值(服务遗漏?
行处理(如算术处理) 。这通常是为 | SP_FM2 :未请求的输出或中断(服务意外启动)

了减轻通用 CPU 的工作负荷,而 | SP_FM3 :输出结构性损坏,例如,帧损坏(服务时间)
CPU 只能以较低效率执行那些任 | SP_FM4:输出结构正常,但数据错误(服务值)

务。通常,这些处理需要满足实时
性要求

5.1.6 ”数字组件的定性和定量分析
如 GB/T 34590.9一2022 第 8 章所示 ,在概念和产品开发阶段,在合适的抽象层面上进行定性和定

量安全分析。

对于数字组件进行定性和定量分析的方法如下。

一一定性分析有助于找出数字组件的失效模式。一种可行的方法是使用从数字组件模块框图中获

得
注

的信息和从本文件中获得的信息，
1: 附录 A 给出了如何定义数字组件失效模式的示例。

注 2: 定性分析包括 4.7 所示部分的相关失效分析。

下列组合进行定量分析 :

采
e

一一由了
ge

逻辑块级构造;

从数字组件寄存器传输级(RTL)描述(获取功能信息)和门级网表(获取功能和结构信息)

中获得的信息;

用来评估子功能间潜在不确定的交互的信息(相关失效,见 4.7) 5

布局信息 :仅在最后阶段可获取;

用以验证某些特定故障模型(如桥接故障)的诊断覆盖率的信息(见 5.1.2),这仅适用于某

些情况 ,如元器件和其相应安全机制间进行比较的情况;

有理由支持的专家判断,以及对系统级措施有效性的仔细考虑。

注3: 以GB/T 34590.5一2022 附录 D 作为出发点,用声明的有合适理由支持的诊断覆盖率去评估这些安
全机制的诊断覆盖率。

注 4: 定量分析所用信息可在数字组件开发阶段逐步获得。因此,相关分析可以根据最新信息重复进行。

示例 1:在定量分析的初始阶段 ,前期可测试性设计(DFT) 和前期布局门级网表可能是存在的,随后使用

后期可测试性设计(DFT)和后期布局门级网表重复进行分析。

注5: 每当进行定量分析时,分析的准确性都会计人其结果中。有效性论证表明结果的可信度,同时对结
果进行适当修正(例如保护带) ,以确保高度确定性。有关计算和验证(在这种情况下,使用故障注
入)的可信度的讨论见 5.1.10,

F 数字组件的元器件和子元器件可在单个物理组件中实现,因此相关失效分析和独立性或

F 干扰分析都是针对数字组件的重要活动。有关详细信息,见 4.7。

注 6: 相关失效分析是在定性的基础上进行的,因为不存在普遍的和足够可靠的方法来量化此类失效。
示例 2:在设计初期启动相关失效的评估。应定义设计措施以避免和揭示相关失效的潜在来源或者探测相关
失效对“片上系统”安全性能的影响。在最终设计阶段进行布局确认 。

56

--- Page 64 ---
GB/T 34590.11一2022

5.1.7 ”数字组件的定量分析说明
5.1.7.1 如何考虑数字组件的永久性故障

失效率计算的通用性要求和建议在 GB/T 34590.5一2022 中进行了定义,并在 4.6 中针对半导体组
件进行了裁剪。
按照 GB/T 34590.5一2022 附录下给出的示例,数字组件永久性故障的失效率和度量可以通过以
下方式计算。
一一根据需要将数字组件分为层级(元器件.子元器件或基础子元器件) 。
注 1: 对确定元器件的独立性假设在相关失效分析过程中可得到验证。
注 2: 必要的详细程度(例如是否只到元器件层面,或是否深入到子元器件或基础子元器件层面)取决于分析
的阶段和所用的安全机制(在数字组件内部或系统层面或要素层面) 。
示例 1:对于具有硬件锁步安全机制的 CPU ,分析将 CPU 功能作为一个整体来考虑,而锁步比较器则需要更
详细的描述。
示例 2:对于基于结构化软件的硬件测试的 CPU,由于软件测试将以不同的失效模式覆盖率来覆盖不同的失
效模式,因此需要对失效模式进行更详细的定义。
示例 3:元器件或子元器件的失效率计算的准确性置信度与详细程度成比例:低详细程度用于概念阶段的分
析是合适的,而更高详细程度则用于开发阶段的分析。
注 3: 由于现代数字组件(成百上千个元器件和子元器件)的复杂性,为了保证分析的完整性,用自动工具支持
划分过程是很有帮助的。需要谨慎处理以保证跨模块边界的数字组件层面分析。如果寄存器传输级
CRTL)可用,则依照寄存器传输级的结构层级进行分区。
一一如4.6.2.4 所述,可以使用以下两种方法之一计算每个元器件或子元器件的失效率:
© 如果给出了整个数字组件裸片(即不包含封装和键合)的总失效率(以 FIT 为单位) ,则可
以假设元器件或子元器件的失效率等于元器件或子元器件的占用面积(即与门、.触发器以
及互连有关的相应面积)除以数字组件芯片的总面积,再乘以总的失效率;或
注4: 对于带有功率级的混合信号芯片 ,该方法限于各个域内部应用,因为数字域的总失效率可能与模拟
域和功率域有差异。有关详细信息,见 5.2。
示例 4:如果一个 CPU 面积占整个数字组件裸片面积的 3%6,则可以认为其失效率等于总数字组件裸片
失效率的 3%% 。
© ”如果给出了基础失效率,比如数字组件的基本子元器件(如门电路)的失效率,则认为元器
件或子元器件的失效率等于基本子元器件的数量乘以其失效率的乘积的最后总和。
注 5: 有关如何得出基础失效率值的示例,见 4.6。
一一通过将故障分为安全故障.残余故障.可探测的双点故障和潜伏的双点故障,来完成评估。
示例 5:在 CPU 内实现的调试单元的某些部分是安全相关的(因为 CPU 本身是安全相关的) ,但他们本身不
会导致直接违背安全目标,或者他们的发生不会显著增加违背安全目标的概率。
一一确定元器件或子元器件的残余故障和潜伏故障的对应的失效模式覆盖率。
示例 6:通过将子元器件划分为更小的子元器件 ,并对每个更小的子元器件 ,计算其安全机制的预期覆盖能
力,可以计算出某个失效率相关的失效模式覆盖率。例如,计算 CPU 寄存器组失效的失效模式覆盖率时,可
以通过将寄存器组分成较小的子元器件,每个子元器件与特定寄存器(例如 RO0、.R1…)相关,并计算对应安全
机制的失效模式覆盖率,例如,综合每个相应底层失效模式的失效模式覆盖率。
注 6: 相关失效可能影响安全机制的有效性。4.7 列出了适当的需要考虑的措施。
注7: 由于现代数字组件(百万门)的复杂性,故障注入方法有助于计算,并用于验证安全故障数量,尤其是失
效模式覆盖率 ,详细解释见 4.8 和 5.1.10。故障注人不是唯一的方法,其他方法也是可能的,如 5.1.10
所述。

57

--- Page 65 ---
GB/T 34590.11一2022

5.1.7.2 ”如何考虑数字组件的瞬态故障
5.1.7.2.1 了瞬态故障失效率

如 GB/T 34590.5一2022 中 8.4.7 的注 2 所述,当瞬态故障与所用技术相关时,要考虑这些瞬态故
障。可以通过指定并确认一个特定的“单点故障度量”目标值,或通过一个定性理由来处理这类了瞬态
故障。

注: 为所选流程给出理由。

当使用定量方法时,使用瞬态故障的基础失效率计算每个元器件或子元器件的瞬态故障失效率。

由于随机访问存储器 RAM 中存储元件的数量和密度,导致瞬态故障的失效率可能显著高于与处
理逻辑电路或数字组件的其他元器件相关的失效率。因此,按照 GB/T 34590.5一2022 中 8.4.7 的注 1
推荐的,分别计算 RAM 存储器和数字组件其他元器件的度量,可能会有所帮助 。

5.1.7.2.2”瞬态故障分类

对于瞬态故障,大部分和安全故障有关。为了证明所估算的安全瞬态故障的数值 ,需要提供关于结
果和用于得出结果的假设的依据。
BE 1: 依据可由 4.8 所述的故障注入得出,也可基于电路架构或应用的论据得出。
示例 1:存储安全相关常量的寄存器中的故障(即仅写人一次但在每个时钟周期读取的值,如果错误,则违背安全目
标)永远不会是安全的。反之,例如寄存器每隔 10 ms 进行写人,但仅在写人后 1 ms 用于安全相关计算一次,寄存器中
的随机有瞬态故障将导致 90闪的安全故障,因为在剩余的90中时钟周期中,该寄存器中的故障不会导致违背安全目标。
注2: 如 GB/T 34590.5一2022 中 8.4.7 的注 2 所述 :瞬态故障可通过单点故障度量进行处理。就潜伏故障而言 ,不
考虑瞬时故障。由于根本原因迅速消失(根据瞬态定义),因此不会计算瞬态潜伏故障的失效模式覆盖率。
外,假设在大多数情况下 ,影响将迅速消除。例如,在第二个故障可能导致多点故障发生之前,通过随后的T
电循环消除由瞬时故障改变的触发器或存储器单元的错误状态。在特殊情况下 ,这一假设可能无效,需要采
取附加措施,并根据具体情况加以解决。
注 3: 瞬时故障包含在受影响的子元器件内,如果未在逻辑上连接,则不会无意间扩散到其他子元器件。
注 4, GB/T 34590.5一2022 附录 D 的表 D.3一表 D.10 定义的安全机制的某些覆盖率值仅对永久性故障有效。这一
重要的区别可以在相关的安全机制描述中找到,其中描述了针对瞬态故障应如何考虑覆盖率值。
示例 2:随机访问存储器(RAMD跨步测试(见表 33)柳盖率的典型值被评为高。然而在相关描述中(5.1.13.7)写明了
该类型的测试对软错误的探测是无效的。因此,例如随机访问存储器(RAMD)跨步测试对瞬态故障的覆盖率为零。

5.1.8 定量分析示例
附录 C 给出了定量分析的示例。
5.1.9 数字组件设计过程中,检测或避免系统性失效的技术或措施示例

有关硬件架构和详细设计的一般要求和建议分别在 GB/T 34590. 5一2022 中的 7.4.1 和
GB/T 34590.5一2022 中的 7.4.2 定义。此外,与硬件验证相关的要求在 GB/T 34590.5一2022 中的
7.4.4给出。

数字组件是基于标准化的开发流程进行开发的。如何提供证据,证明在数字组件开发过程中,是否
采取了足够的措施来避免系统性失效,可以参考以下两个示例的方法，

一一使用表 31 所采用的检查列表，

一一使用类似产品的现场数据,并且该产品与目标器件是采用相同流程进行开发的。

另外,可以考虑以下通用准则 :

一一每项设计活动.测试安排和功能仿真所用的工具以及仿真结果 ,都有文档记录;

每项活动及其结论 ,都有验证,比如通过仿真.等效检查.时序分析或对技术约束的检查;

58

--- Page 66 ---
GB/T 34590.11一2022

一 设计实现过程中,使用可重复性和自动化措施(基于脚本,自动化工作和设计实现流程);
注: 这意味着能够浆结工具版本,以便在未来根据法规要求实现可重复性。
一 对于第三方软核和硬核,使用经过确认的宏块。如果可行,应符合宏核提供方定义的每个约束

和过程。
表31 数字组件开发过程中 ,为满足 GB/T 34590.5一2022 要求所采用的技术或措施的示例
GB/T 34590.5一2022 BR | 设计阶段          技术/措施                               目的
电路功能的描述以易于阅读的方式构建,即
7.4.1.6 ”模块化设计特性        结构化描述与模块化   通过描述就可以直观地理解电路功能,而无
需模拟仿真工作
         设计描述使用硬件描述语 | 使用硬件描述语言(例如 VHDL 或 Verilog)
TALS 模块化设计特性        言(HDU)        在上层进行功能描述,如寄存器传输级 RTL

7.4.4 硬件设计验证

硬件描述语言(HDL)
仿真

通过仿真针对 VHDL 或 Verilog 描述的电路
进行流片前验证

通过静态形式验证针对 VHDL 或 Verilog 中

7.4.4    Rt  i             多   i
BERR          形式验证        描述的电路进行流片前验证
所有功能和安全相关要求均被验证,并通过
7.4.4    it  i            再  k By  i
BEET iE          需求轰动验证      规范和验证计划之间的追溯关系来展示
“自下而上>流片前验证,比如基于断言的流
片前验证,即通过运行时的属性检查来验证
naa weet;     ons         ，
4.4 硬件设计验证     设计入口 | 模块级流片前验证    ol VHDL Verne 其过有下 Batam
是以某些模型或断言语言来定义
744 硬件设计验证          顶层流片前验证     全电路验证
CREAR THRONE BRD
和综合过程中因建模或设计的可测试性不足
而产生的模糊性。
74.24 重棒性设计原则       限制使用异步构造    对于特定类型的电路,如复位逻辑或极低功
MEME BORK RRS wT
用的:在这种情况下,目的是提出额外的注意
事项以处理和验证这些电路
主要答入的同步与亚稳定 | 避免因信号建立和保持时间违反,而导致电
7.4.2.4 和鲁棒性设计原则
梓性设计原则        的控制         路行为不确定
功能和结构材盖率驱动的
一“| 功能测试期间,针对所用的验证场景进行定
7.4.4 ”硬件设计验证          验证(以百分比表示验证 | 功能油试期间"针对所|   8
Huon     量评估。驯盖率的目标等级被定义和证明
nod pie RON         aes      严格遵守编码风格,可以保证电路代码句法

和语义正确

59

--- Page 67 ---
GB/T 34590.11一2022

表 31 数字组件开发过程中,为满足 GB/T 34590.5一2022 要求所采用的技术或措施的示例 (续)
GB/T 34590.5一2022 要求“ | 设计阶段           技术/措施                               目的
7.4.4 “硬件设计验证          使用代码检查工具    DELILE
BTA            为验证特定电路功能,成功仿真用到的每个
TAA 硬件设计验证          结果归档
iE BLY            仿真结果归档      数据需要四档
时序约束检查,或传输延   as           、
， 4。 硬件设计验证          的租态分析LSTA 静态 fe eN Re NEBR ENE RIT
|                    时序分析)        "
门级网表与参考模型的比
7.4.4 硬件设计验i                    对综合  Be  进行  等效1
硬件设计验证      eq [Moe    综合出的门级网表进行功能等效性检查
、           综合约束、结果和工具| 生成最终的门级网表的最优综合所需的每个
7.4.1.6    设计特1
模决化设计特性        归档          定义的约束均需要归档
7.4.1.6 模块化设计特性        基于脚本的过程     结果的可重复性,综合循环的自动化
对于使用不足 3 年的工艺
即使工艺和参数有强烈的波动,也能保证所
7.4.2.4   性设计原          ，   AY
鲁棒性设计原则        技术,需要留有尽够的时 实现交电路功能的得性
间裕度
7.4.1.6 模块化设计特性(可     可测试性设计(取决于测 | 为达到生产测试和在线测试的高测试覆盖
测试性)              试覆盖率的百分比)   率,应避免不可测或不易测的结构
基于所达到的测试覆盖率   cms    stun
7.4.1.6 模块化设计特性(可     百分比,采用 ATPG(自动 相生
)                  测试模式生成) 时刘       、   ”     _
matt           测试插入 aon  测试覆 | ye 2 yA HM A CLT ME AE
和测试模 | 一
式生成“| 为检查时序约束,在测试
插入后对门级网表的念 | 在测试插入期间,对所达到的时序约束的
《4 醒件设计验证         真,或对传播延时的静态 | 验证
分析(STA)
测试插入后的门级网表与
     ， 对门乡     ay
7.4.4 硬件设计验证         参考模型的比较(形式等 eee ST BRE A 21 PR HE
效检查)
为检查时序约束,在布局
而作设计蛤让         后对门级网表的仿真,或 | 在后端设计期间, 对所达到的时序约束的
“   ae    em tee 对传播延时的静态分析 | 验证
” “1 (STA)
布局生成
表明供电网路的鲁棱性和相关安全机制的有
Ut SF           i  ¥
744 硬件设计验证          供电网络分析      效性。例如内部调节器(CIR)电压降测试

60


--- Page 68 ---
表 31

GB/T 34590.5一2022 BER “| 设计阶段

7.4.4 硬件设计验证

技术/措施

在测试插入前和测试插入
后,对门级网表进行跨时
钟域检查

GB/T 34590.11一2022

数字组件开发过程中 ,为满足 GB/T 34590.5一2022 要求所采用的技术或措施的示例 (ZED

目的

在功能或测试模式下 ,避免跨时钟域冲突

7.4.4 硬件设计验       布局生成

布置,布线 、

对布局后的门级网表与参
考模型的比较(形式等效
检查)

在后端设计后,对门级网表进行功能等效性
检查

7.4.4 硬件设计验证

设计规则检查(DRC)

工艺设计规则的验证

7.4.4 硬件设计验证

布局与原理图对比检查
(LVS)

布局验证

7.4.5
报废
9.4.1.2、9.4.1.3 ”专用措施

生产、和运行、服务和

确定生产测试过程中可达
到的测试覆盖率

在生产测试期间,根据数字纪
部分进行测试覆盖率评估

件安全相关的

报废
9.4.1.2、9.4.1.3 ”专用措施

芯片生产
中安全的             确保所选用的技术工艺生产出来的芯片的砷
_    相关特殊           棒性。例如,对于栅极氧化层的完整性
TAS 生产各行服务和| 特性“| 检测和排除早期失效的措 | (GOD ,高温/高压下运行(老化)、大电流运

施的确定

行,电压压力测试等。其他例
移(EM) ,应力迁移和负偏置
(CNBTD测试

子还包括电迁
温度不稳定性

7.4.5
报废
10 硬件集成与验证

生产、和运行、服务和  硬件要

素评估

确定和执行鉴定测试,如
掉电测试,高温工作寿命
(CHTOL)测试和功能测试
用例

对于具有集成掉电探测功能的数字组件,测
试数字组件功能以验证数字组件的输出被设
置为定义的状态(例如通过在复位状态下停
止微控制器的操作) ,或者当由掉电探测监控
的任何电源电压达到正确操作定义的下边界
时,由其他方式(例如通过使能安全状态信
号)指示欠压状态。

对于没有集成掉电探测功能的数字组件,测
试数字组件功能以验证当电源电压从标称值
降至零时,数字组件是否将其输出设置为定
义的状态(例如通过在复位状态下停止数字
组件的操作)。否则,需要定义应用假设,并
考虑外部措施

5.1.9.1

Z|

级 RTL 设计过程中的系统性失效。

2022 的内容,需要对其作适当的裁剪并

寄存器传输级 RTL 设计中检测或避免系统性失效的原则 .技术或措施
|以考虑软件开发(见 GB/T 34590.6一2022)中使用的一些原则、技术或措施,以减轻寄存器传输

由于软件开发与使用寄存器传输级 RTL 进行硬件设计的不同,不可以直接应用 GB/T 34590.6一

FRA RTL 硬件设计的具体需求。

示例 1:静态代码分析的类似效果(见 GB/T 34590.6一2022 表 7 的条目 1 h) ,可通过代码检查工具进行代码规则

61

--- Page 69 ---
GB/T 34590.11一2022

(编码样式”的自动验证来实现。
示例 2:GB/T 34590.6一2022 表 7,GB/T 34590.6一2022 表 8 和 GB/T 34590.6一2022 表 9 所列方法的类似效果,可
通过使用功能和结构覆盖率驱动的验证(验证目标的覆盖率以百分比表示)和基于属性的形式化方法来实现。
BE 1: 关于功能测试期间所采用的验证场景的定量评估,覆盖率的目标等级可以基于语句覆盖率、块覆盖率、条件/
表达式覆盖率.分支/判定覆盖,切换覆盖率和有限状态机(FSMD)覆盖率。
注 2: 在高层级综合流的情况下,如采用 OpenCL C-to-HDL 流或基于模型的方法进行的开发,与 GB/T 34590.6一
2022 要求的交互会更适用。

5.1.10 使用故障注入仿真进行验证

5.1.10.1 总则

如4.8 所述,针对半导体组件,故障注人是一种有效的方法。这对于数字电路尤其如此,对于其特
定的故障模型来说,在硬件层面上进行单粒子翻转的故障注人测试是不可行的,甚至是不可能的。因
此,使用设计模型(例如在门级网表中完成的故障注和人)进行故障注和人,有助于完成验证步骤。
注 1: 故障注入既可用于永久性故障(如卡洁故障),也可用于瞬态故障(如单粒子翻转) 。
注 2: 故障注入只是可行的验证方法之一,还可采用其他可行的方法。
利用设计模型进行故障注入,可以成功地用于辅助安全故障的验证,及其数量和失效模式覆盖率的
计算。
示例 1:注入故障并利用指定的观测点,以确定故障是否引起了可测量的效果。而且,还可用于辅助计算和验证失
效模式覆盖率的值,即注入能够产生可测量效果的故障,并确定这些故障是否在最大故障处理时间间隔内被安全机制检
测或控制。
对通过故障注入进行计算和验证的置信度的评估可基于:
用于激励被测电路的测试台的质量和完整性;
注 3: 测试台的质量和完整性根据其激活被测电路的能力进行测量。也可以根据测试台的功能覆盖率进行
测量。
一一故障注入活动的完整性,是以被覆盖的故障场景占所有可能场景的比率来衡量的;
注 4: 场景包括故障地点`故障发生、\故障持续时间等。
一一电路表示的详细程度;
示例 2:门级网表适用于针对永久性故障(如卡滞故障)的故障注人。基于硬件加速器的方法有助于最大化测
试执行速度。对于卡滞故障 ,寄存器传输级 RTL 也是可接受的方法,前提是需要说明门级相关性。
示例 3:寄存器传输级 RTL 建模适用于单粒子翻转 SEU 瞬时故障的注人。仿真模型也是单粒子翻转 SEU BR
态故障的可接受的方法 ,前提是用 RTL 或门级模型已证明了适当的关联性。
一一提供所仿真的安全机制的详细信息。

.10.2 ”关于卡滞之外其他故障模型的验证

5.1.2 表明,可考虑除卡滞之外的故障模型。

示例 1:简化非卡滞故障验证的一种合适方法是提供证据,证明卡滞开路/桥接故障的故障分布是所有故障模型总
量中非常有限的一部分,即远低于卡滞 0/1 故障量。

示例 2:在某些情况下 ,硬件安全机制可以更有效地检测每种故障 ,并且更容易被验证,例如使用 N-detect 方法进行
验证。而另一方面,在基于软件的安全机制处理随机硬件失效的情况下,由于在运行时,上下文可能在后续测试执行间
发生变化,对于模式的丰富性,通过 N-detect 技术很难获得高置信度。对于这种情况,可采用替代方案(例如参考文献
[50]) 。

如果正确运用,从卡滞仿真中得出的方法(如 N-detect 测试,见参考文献[46],[47],[48])也可用
于验证非卡滞故障模型。

示例 3:由于不需要穷尽,因此根据可能的影响(例如比较器)或统计基础,可以将非卡滞故障模型分析用于所选数
字组件子元器件的子集。

62

5.


--- Page 70 ---
的范

5.1.

条件,以及可用的工作产出物。

部分文件

5.1.

GB/T 34590.11一2022

示例 4:对于 N-detect 测试正确运用”意思是通过模式集(即模式丰富性)保证对同一故障的 N 种不同探测。N

为5一10。

注: 根据布局分析,故障注和可用于在特定位置注入桥接故障(见 5.1.2) ,或验证相关失效的影响,如注和时钟和复
位故障。

11 数字组件安全文档示例
提供给系统集成商工作产出物的必要信息,包括需求假设的文档,与 SEooC 外部设计相关的假设

在此基础上,SEooC 数字组件的安全文档可以包括开发接口协议(DIA)中指定的以下文件或其中

一一与数字组件有关的安全档案,见 GB/T 34590.2一2022 中的 6.5.4;

一一数字组件的安全计划 ,见 GB/T 34590.2一2022 中的 6.5.3;

一一当适用时,见 GB/T 34590.8一2022 中的其他计划,如配置管理计划、变更管理计划、影响分析
和变更需求计划、验证计划、文档管理计划和软件工具的鉴定计划;

——GB/T 34590.2一2022 所述的与执行安全计划适用步骤有关的证据;

——GB/T 34590.5一2022 所述的硬件规范,例如硬件安全要求规范、软硬件接口(HSD 规范和硬
件设计规范;

一一与执行验证计划和其他计划中适用步骤有关的报告,见 GB/T 34590. 5一2022 和
GB/T 34590.8一2022,例如硬件安全要求验证报告硬件设计验证报告.硬件集成和验证

He,

一一安全分析相关的报告,如 GB/T 34590.5—2022,GB/T 34590.8—2022 和GB/T 34590.9—2022
所述,包括硬件安全分析报告 .数字组件应对随机硬件失效的架构有效性的评审报告.随机硬
件失效导致违背安全目标评估的评审报告和相关失效分析结果。

注 1: 开发接口协议(DIA)规定了哪些文件可以给到数字组件用户,以及文件内容的详细程度。

可以考虑以下信息。

一一为数字组件裁剪的生命周期描述;适用的工作成果列表(描述数字组件生命周期哪些工作成果
适用) 。

一一数字组件安全架构的描述,包括对数字组件功能的抽象描述和安全机制的描述。

一一根据数字组件预期使用的使用假设(AoU)的描述,包括数字组件安全状态的假设,最大故障
处理时间间隔和多点故障检测间隔(MPFDI) 的假设,数字组件应用场景的假设,含其外部
接口。

一一数字组件配置的描述,以及失效被探测后用于控制失效的相关硬件和/或软件流程的描述。

一一开发接口协议(CDIA)定义了在系统/相关项层面,以下哪些报告是需要的;
© ERED RE
e 应对随机硬件故障的数字组件架构的有效性报
”因为随机硬件失效导致违背安全目标的评估报
© ”相关失效分析结果。

一一功能安全评估流程的描述,认可措施清单及独立性等级描述 ,避免数字组件系统性失效的流程
的总结。

注 2: 这份文档可记录在数字组件的名为“安全手册?或“安全应用说明”的文档中。

oF oF

3

12 数字组件和存储器安全机制示例

注: 本条是 GB/T 34590.5一2022 附录 D 中的数字半导体组件的扩展补充说明。
63

--- Page 71 ---
GB/T 34590.11一2022

对于存储器,可以应

表 32 MR 33.

R32 非易失性存储器

可实现的典型

安全机制/措施              见技术概述    诊断覆盖率                      备注
奇偶校验位              5.1.13.6    低             一         |
使用错误探测纠错码(ECC)监控存储器 | 5.1.13.1       高      有效性取决于宛余位数。可用于修正错误
改进的校验和                        5.1.13.2        低       取决于在测试区域内的错误位的数量和位置
存储器签名                          5.1.13.3        高                        一
存储块复制                          5.1.13.4        高                        一

R33 易失性存储器
可实现的典型
a
安全机制/措施              见技术概述    eres

ane            |

对卡滞失效具有高覆盖率。对链接失效无覆

机访问    (RAM)   wi       5.1.13.5
PBL VE RIERE (RAND BEX            *   i. 适合在中断保护下运行
对链接单元的覆盖率取决于写和读的次序。
Lisi    (RAM) #2        5.1.13.7
PBL EERE   Bea            高   通常该测试不适合运行时执行
奇偶校验位                  5.1.13.6      低                一
使用错误探测纠错码(ECC)监控存储器 | 5.1.13.1      高     有效性取决于宛余位数。可用于修正错误
存储块复制                  5.1.13.4      高     共因失效模式可以降低诊断覆盖率
签名的有效性取决于与要保护的信息块长度
相关的多项式。在校验和计算过程中,需要
运行校验和/CRC              5.1.13.8      高     注意用于确定校验和的值不会改变。
如果返回的是随机数据模式,那么可能性就
是校验和最大值的倒数

对于一般数字逻辑,可以应用表 34。

表34 AAR MMF SS

可实现的典型
本             本
安全机制/措施        见技术概述        soa          备注
通过软件实现的     GB/T 34590.5一2022 中的 D.2.3.1           中                         一
自检
硬件支持的自检                        根据测试的有效性,有可能达到更高的
GB,        .5一2022     D.2.3.2
(单通道      人T 34590.5 2022 中的        中    屠盖率。门级是此测试的适当级别

对于片上互连,可以应用表 35.

--- Page 72 ---
安全机制/措施

表35 片上通信

见技术概述

GB/T 34590.5一2022 中的 D.2.5.1

可实现的典型
诊断覆盖率

GB/T 34590.11一2022

备注

多位硬件宛余(包括

多位宛余通过适当的数据,地址和
控制线的交错,且如果与一些完全

590.5—       D.2.5.2
ECC)             GB/T 34590.5—2022 中的 D.2.5         中      元余相结合(例如,提供给仲裁),可
以达到高的诊断覆盖率
| 完全硬件元余           GB/T 34590.5一2022 中的 D.2.5.3          高        共因失效模式可以降低诊断覆盖率
GB/T 34590.5一2022 中的 D.2.5.4           高        取决于模式类型

使用测试模式进行
检查

5.1.13 数字组件和存储器技术概述
5.1.13.1

注: 表 32 和表 33 引用了此技术/措施。
Bay Rw ETS
失效和某些全位失效。

型的为 32 位.64 位或128 fi) 4

使用错误探测纠错码(ECC)监控存储器

的每个单个位失效、每个双位失效、某些三位

描述 :存储器的每个字元扩展若干元余位,产生汉明距离至少为 4 的改进汉明码。每次读取字元
时 ,检查元余位可以确定是否发生了损坏。如果发现差异,则会生成失效消息。

通过计算数据字及其地址关联的完余位,该过程还互
BPR FB TB AY BL BY ECC 位数(例如地址线天
的是两个单元的平均值) 。如果寻址错误导致选中完全不

用了

不提供对地址解码器故障的保护,则覆盖率甚至只能为 0% 。
对于随机访问存储器 RAM 单元写使能失效,如果存储单元无法初始化,ECC 可以达到高覆盖率。
如果写使能失效在初始化后影响整个存储单元,则覆盖率为 0% 。

5.1.13.2 ”改进的校验和

注: 表32引用了此技术/措施。
目的:检测所有一位失效。
存储在只读存储器

存储器测试中,使用相同的算法再次产4
差异,将生成失效消息(见参考文献[45]

合适的算法产生,该算法计算时使用内存块叶
ROM 中 ,或者将附加字段加入到存储块中,确保校验和算法产生预定值。在稍后的
E校验和,并将结果与存储的值或定义的值进行比较。如果发现
)。如果返回随机结果 ,漏探测的概率为 1/(28emaxe)。如果

F 检测寻址失效。和否则对于寻址失效,探测
f路或地址线短路到另一个地址线,导致返斩
同的单元,则很可能只达到更低覆盖率,如果

的每个字。校验和可以作为附加字段

某些数据干扰可能性更高,则校验和可以达到比随机结果更好的探测率。

5.1.13.3 ”存储器签名
注1: 表 32 引用了此技术/措施。

目的:探测每个一位失效和大部分的多位失效。

描述:使

比如循环元余校验CCRC)算法 ,将存储块的内容压缩(使

硬件或软件)成一个或多个字
65


--- Page 73 ---
GB/T 34590.11一2022

节。典型的 CRC 算法将块的全部内容视为字节串行或位串行数据流 ,在该数据流上使用多项式生成器
执行连续多项式除法。除法的余数代表压缩的存储内容一一这就是存储器的“签名”,并被存储起来。
在以后的测试中,将再次计算签名,并与已存储的签名进行比较。如果存在差异,将生成失效消息。
CRC 在探测突发错误方面特别有效。签名的有效性取决于被保护的信息块长度有关的多项式。
如果返回随机结果 ,漏探测的概率为 1/(22&只和6#E)(见参考文献[45]) 。
注 2: 基于当前技术,针对超过 4 K 的存储器通常不考虑使用 8 位 CRC。

5.1.13.4 ”存储块复制(例如,利用硬件或软件进行比较的双存储器)

注: 表 32 和表 33 引用了此技术/措施。

目的:检测所有位失效。

描述 :在两个存储器中复制地址空间。第一个存储器以正常方式工作。第二个存储器包含同样的
信息并且同第一个并行存取。比较它们的输出 ,当探测到有差异时就生成失效信息。取决于存储器子
系统的设计,在两个存储器中的一个存储相反的数据能够提高诊断覆盖率。如果在两个存储块中存在
共同的失效模式(例如共同的地址线、共同的写人准许)或存储单元的物理位置使逻辑上远离的单元却
物理相邻 ,那么诊断覆盖率会被降低。

5.1.13.5 ”随机访问存储器 RAM 模式测试

注1:表33引用了此技术/措施。
目的:探测主要的静态位失效。
描述 :将位模式及其补码写人存储器的单元。
随机访问存储器 RAM 位置通常被单独测试。存储单元内容被保存后,将全 0 写人单元。然后通
过读回 0 值来验证单元内容。通过将全 1 写人单元并读回内容,来重复该过程。如果从 1 到 0 的转换
失效是所关注的失效模式,则可以执行附加的全 0 数据的写和读。最后,恢复单元的原始内容(见参考
文献[45]中的 4.2.1) 。该测试在检测卡洁和转换失效方面是有效的,但不能检测大部分软错误、寻址故
障和链接单元故障。
注 2: 在每个独立位置的测试过程中,此测试经常在中断禁止的情况下进行。
注 3: 因为测试的执行包括读取刚刚写人的值,优化编译器倾向于优化该测试。如果仍采用优化编译器,好的设计
实践是通过汇编级代码检查来验证此测试代码。
注4: 一些RAM 可能发生失效以致对上一个存储单元的访问操作值返回作为当前单元的读取值。若这是一种可
能的失效模式,诊断可同时测试两个位置,首先对第一个位置写人一个 0,随后对第二个位置写人一个 1 ,然后
验证从第一个位置读取的是否为 0。

5.1.13.6 ”奇偶校验位

注: 表32 和表 33 引用了此技术/措施。

目的:探测字中(典型的有 8 位.16 位、32 位.64 位或 128 位)单个位或奇数个位失效 。

描述 :把存储器的每个字都扩展 1 位(奇偶校验位) ,此位给每个字补齐偶数个或奇数个逻辑“1?。
每次读字时都将检查它的数据奇偶性。如发现 1 的个数有误,则生成失效信息。应这样选择偶校验或
奇校验,即“0 字”(全 0)或“1 字”(全 1)中的哪一个在失效事件中更不期望发生,则不选择那个字码。
当数据字及其地址一起用于计算奇偶校验位时 ,奇偶校验也可用于探测寻址失效。否则,对于寻址
失效,对随机返回的数据的探测存在 50光的概率(例如地址线开路或地址线和其他地址线短路,使得返
可的是两个存储单元的平均值) 。如果寻址错误导致选择完全不同的存储单元,则覆盖率为 0% 。

对于 RAM 单元写使能失效,如果该单元不能被初始化,奇偶校验能够探测 50%的失效。如果写
使能失效在初始化之后影响到整个单元,覆盖率为 0%% 。

66


--- Page 74 ---
GB/T 34590.11一2022

5.1.13.7 ”随机访问存储器(RAMD跨步测试

注1: 表 33引用了此技术/措施。

目的:探测主要的持续位失效、位转换失效、寻址失效和链接单元失效。

描述:将 0 和1 序列以特定模式写人存储器单元,并以特定顺序加以验证。

当跨步要素是在处理另一个单元之前应用于存储阵列中每一个单元的一个有限操作序列,跨步测
试由跨步要素的有限序列构成。例如,一个操作可能是写一个 0 到一个单元中,写一个 1 到一个单元
中,从单元中读取预期的 0,从单元中读取预期的 1。如果预期的*1?没有被读出,失效就会被探测出来。
对链接单元的覆盖程度取决于写/读的顺序。

参考文献[45]中的第 4 章,列出了许多不同的跨步测试设计以探测不同的 RAM 失效模式:卡滞故
障、转换故障(不能从 1 转换到 0 或从 0 转换到 1 但不包括两者都发生)、地址故障和链接单元故障。这
些类型的测试对于软错误的探测无效。

注 2: 这些测试通常在初始化或关机时运行。

5.1.13.8 运行校验和/CRC

注: 表 33 引用了此技术/措施。

目的:探测 RAM 中的单个位失效和某些多位失效。

描述:借助合适的算法来生成校验和,此算法使用了存储器块中的每个字位。校验和可作为附加字
位存储在 RAM 中。由于存储块更新时,RAM 校验和/CRC 通过移除旧数据值并在存储区域加入新数
据值也会被加以更新。校验和/CRC 为数据块周期性地进行计算并与存储的校验和/CRC 进行对比。
如果发现有差异,就产生失效信息。如果返回一个随机结果,则探测失败的概率是 1/(2必验证/CRCK度) 。
诊断覆盖率可能会随存储器的增大而降低。

5.2 ”模拟/混合信号组件
5.2.1 关于模拟和混合信号组件

如4.2 所述,半导体组件由元器件和子元器件构成。如果在要素(组件 .元器件或子元器件)中处理
的信号不限于数字状态,则该要素被视为模拟要素。该准则适用于和物理世界连接的所有测量接口 ,包
括传感器.执行器输出和电源。

模拟组件的每个要素都是模拟的,不包含数字要素。混合信号组件包含至少一个模拟要素和一个
数字要素。由于模拟要素和数字要素要用不同的方法和工具来进行设计、布局、验证和测试,因此建议
明确区分模拟和数字模块。这样会导致组件配置的多样化,从以模拟模块为主但包含数字支持模块的
组件(例如可配置稳压器或自动调零放大器) ,到像微控制器这样仅具有少量混合信号外设(例如模数转
换器和锁相环)的组件。图 24 显示了典型混合信号组件(包括示例元器件和子元器件)的层次结构。

67

--- Page 75 ---
GB/T 34590.11—2022

组件〈混合信号7                      组件〈模拟)
例如驱动

例如放大器
元器件数字)
例如状态机

元器件〈混合)
例如模数转换器 〈ADC)

ek (模拟)
ellen AURA

元器件〈模拟)
例如缓存器

子元器件
《模拟)》

图 24 模拟和混合信号组件的通用层次结构

为了简化安全分析,可以将一个混合信号组件分解为模拟要素和数字要素。模拟要素的边界可以
通过其功能及其相关的故障模型和失效模式来定义。此外,每个具有免于干扰或独立性要求的要素(例
如,元余路径或功能和其相应的诊断功能)可由元器件或子元器件的边界区分开。

将混合信号要素(组件或元器件)划分为子要素(元器件或子元器件)时,还可以考虑其他准则 :

一一信号衫

示例 1:混合信号控制回路可由反馈 ADC,数字调节器和输出驱动器组成。

一一关联性;
示例 2:参考和偏置电路信号可用于多个模拟模块,振荡器信号可用于多个数字或混合信号模块。
不同的技术;
示例 3 :高压开关是采用 DMOS 晶体管,而栅极门驱动器可以采用传统的 MOS 器件。

注: 区分这些元器件的一个好处是它们可能具有不同数量级的失效率或不同的故障模型。

一一不同的供电域;

示例 4:反馈 DAC 可以采用与其他混合信号输出驱动器不同的电源。
一一其他划分准则 。
示例 5:按频率划分,例如高频与低频子元器件。

分析的详细程度取决于相关的安全要求、安全机制以及提供安全机制独立性证据的需要。更细的

颗粒度划分不一定能给安全分析带来显著益处 。

5.2.2 ”模拟和混合信号组件以及失效模式
5.2.2.1 关于失效模式

硬件要素的失效模式取决于其功能。失效模式分布取决于硬件要素的实现。
注 1:“实现”既指实际电路设计,也指所使用的目标工艺。
68


--- Page 76 ---
GB/T 34590.11一2022

失效模式的分类取决于分配给集成要素的系统的功能和安全要求。特定的失效模式是否会导致违
背安全要求 ,取决于集成的方式。表 36 列出了模拟和混合信号元器件或子元器件可能存在的失效模
式。该表可用于扩展 GB/T 34590.5一2022 附录 D 包含的失效模式列表。

表 36 的失效模式以及元器件和子元器件作为一般参考,可以根据具体情况进行调整。模拟电路的
失效模式可以通过使用 4.3.3 提到的关键字来导出。

可以根据特定的实现细节 ,或根据所需的分析颗粒度水平 ,来调整特定项目中实际使用的失效模式

列表(添加或删除失效模式) 。

需要说明的是,失效模式的相关性取决于要分析的功能的具体内容,包括但不限于表 36 列出的

内容。

示例 1:稳压器常见的失效模式有过压和欠压,可采用 5.2.4.2 所述的过压和欠压(COV/VUV)监控器来探测这些失效

模式。

除了上述示例中提到的常见的失效模式外,重要的是识别每个相关的失效模式,以执行完整的和彻

底的分析。

示例 2:如果将稳压器用作传感器电源或 ADC 参考电源,那么即使在 OV/UV 阔值范围内,对电压输出稳定性和精
度造成影响的失效模式也是至关重要的。使用适当的措施,可以减轻在 OV/UYV 闭值内的输出电压精度不足和输出电
压振功。可以使用独立的 ADC(内部或外部) ,按照要求的精度对稳压器输出电压进行周期性的测量,以探测这些失效

模式。

示例 3:如果将稳压器用于对电源电压纹波有严格要求的射频(REF)模块的电源,则防止由输入电压变化引起的调节

电压的波动是一个重要特性,即电源抑制比(PSRR) 。

FE OV/UV 范围内的输出电压振葛(即纹波)和影响调制电压的尖峰等失效模式可能是相关的。

5.2.4.8描述的低通滤波器可用于减轻这些失效

示例 4:用作 MCU 内核供电的稳压器,如果在启动(上电)期间对因浪涌电流超过稳压器负载电流和/或电流限制造
成的输出电压跌落很敏感,则过快的启动时间可导致严重的失效。可以使用适当的稳压器软启动功能来减轻这种失效。

如果失效模式被归类为非安全相关,则在安全分析中应提供合理的理由来支持这种分类。
于实现的多样性,表 36 没有给出关于列出的失效模式的定量影响的任何指示,即失效模式分布。
半导体供应商有责任提供这些定量数据。5.2.3.3 给出了一个示例。

注 2: 虽然已知单一的物理性根本原因可以导致不止一种失效模式,但每种失效模式的分布之和为 100%%的假设是

合理的,这是定量分析的前提。

表 36 模拟和混合信号元器件及子元器件的可能失效模式

元器件/子元器件

压器和功率级

失效模式

硬件元器件/子元器件 :其将电源
的电压维持在使用该电压的要素
可容许的规定范围内

稳压器(线性、开
关型等)

输出电压高于规定范围的高阔值(即过压一一OV)，
输出电压低于规定范围的低阔值(即欠压一一UV);
输出电压受尖峰" 影响;
启动时间不正确(即在预期范围之外)，

输出电压精度太低,包括漂移"，

输出电压在规定的范围内振功;

输出电压受快速振荡* 影响 ,超出规定范围,但平均值在规定范
HAs

静态电流(即保证稳压器内部电路正常工作需要的电流)超过最
大值


--- Page 77 ---
GB/T 34590.11

元器件/子元器件

Ha fe HR. Ft FR
压器

一2022

表 36 模拟和混合信号元器件及子元器件的可能失效模式 〈续)

简要描述

硬件元器件/子元器件 :使用开关
技术和电容储能要素转换和有选
择地调节电压,并在变化的输入
电压下保持恒定的输出电压

输出电压高于规定范
输出电压低于规定范围
输出电压受尖峰" 影响;

不正确的启动时间(即超出预期范围)

静态电流(即保证稳压器内部电路正常工作需要的电流)超过最
大值

的高阔值(即过压一一OV);
的低阔值(即过压一一OV);

高边/低边(HS/
LS)驱动器

在单一方向上向负载施加电压的
硬件元器件/子元器件:

一一用于将负载连接到高压轨的
高边驱动器;

一一用于将负载连接到低压轨的
低边驱动器

HS/LS 驱动器卡滞在 ON Be OFF 状态;
HS/LS 驱动器浮空(即开路,三态);
HS/LS 驱动器导通时阻抗过高
HS/LS 驱动器关断时阻抗过低，
HS/LS 驱动器导通时间太快或太慢;
HS/LS 驱动器关断时间太快或太慢

可以通过任一方向在负载上施加

HS/LS 驱动器卡洁在 ON 或 OFF 状态;
HS/LS 驱动器浮空(即开路,三态);

电压的硬件元器件/子元器件; | HS/LS 驱动器导通时阻抗过高，
半桥驱动器或全 | 半桥驱动器由两个驱动器(一个 | HS/LS 驱动器关断时阻抗过低;
OCH 桥) 驱 | 高边和一个低边驱动器)构成 | HS/LS 驱动器导通时间太快或太慢，
动器     一个百桥(或全桥)驱动器由四 | HS/LS 驱动器关断时间太快或太慢，
个驱动器(两个高边和两个低边|“死区时间”太短(在关闭高边驱动器并打开低边驱动器,或关闭
驱动器)构成          低边驱动器并打开高边驱动器时)，
“死区时间”太长
_         _         _         HS/LS 预驱动器卡法在 ON或 OFF 状态;
高边/低边预驱 这放生 HS/LS 预驱动器输出电压/电流过高或过低;
动器        ome °         i.     HS/LS 驱动器浮空(即开路,三态);
HS/LS 预驱动器斜率太组或太陡
模数转换器和数模转换器。
输出卡洲(即高或低)，
输出浮空(即开路)，
偏移误差(不包括输出上的卡滞或浮空,低分辩率)，
元    元器件:将以                     ，
N 位数模转换器| 硬件元器件/子元器件:将以 | 单调转换的线性误差(不包括输出上的卡渤或浮空,低分辩率)，

(DAC)?

位?编码的数字数据转换为模拟
信号(电压或电流

满量程增益误差(不包括输出上的卡澡或浮空 ,低分辩率)
非单调转换;

不正确的建立时间(即超出预期范围);

输出信号的振功,包括漂移"

70

--- Page 78 ---
元器件/子元器件

GB/T 34590.11一2022

R36 模拟和混合信号元器件及子元器件的可能失效模式 (4)

失效模式

N 位模数转换器
(N-bit ADC)*

硬件元器件/子元器件:将连续时
间和连续幅度的模拟信号(即电
压值)转换为“N 位编码的离散
时间和离散幅度的数字信号

一路或多路输出卡洁(即高或低)，
一路或多路输出浮空(即开路);
WERE (MRSA LSB);

Mi BS te 2 CAS 0, ST tH BB 2S ARE 5

无单调转换特性(即给定两个输入模拟电压 Vi >V: ,相应的数
Fl Di<D,);

满量程误差(不包括输出上的卡滞或浮空,低分辨率);

单调转换曲线的线性误差(不包括输出上的卡汪或浮空,低分辩
率);

不正确的建立时间(即超出预期范

本

Ra

器和时钟发生器

Te a8

硬件元器件/子元器件:产生周期
性振葛信号,可以用作数字电路
中的时钟

输出卡滞(即高或低);
输出浮空(即开路);

不正确的输出信号摆幅(即超出预期范
不正确的输出信号的频率(即超出预期
例如 EMC 辐射);

不正确的输出信号的占空比(即超出预期
输出频率漂移";

输出信号抖动过大

,适用时包括谐波，

FED +

锁相环(PLL)

硬件元器件/子元器件:以控制振
葛器来产生方波信号,该方波信
号与输入或参考信号保持恒定的
相位角(即锁定)。可以用作数字
电路中的时钟

输出卡滞(即高或低);

输出浮空(即开路)，

不正确的输出信号频率(即超出预期范围,包括可用时的谐波，
比如EMC 辐射)，

不正确的输出信号的占空比(即超出预期范围);

输出频率漂移";

输出信号抖动过大

失锁状态(即相位误差,输出时钟与输入时钟不同步,但不会导
致错误的频率和占空比);

输出信号中缺少脉冲;

输出信号中出现额外的脉冲

信

通用器件

运算放大器和组
冲器

将直流耦合高增益电压放大器与
差分输入集成在一起的硬件元器
件/子元器件 ,通常是单端输出

输出卡滞(即高或低);

输出浮空(即开路)，

输出电压的不正确增益(即超出预期范围)，
输出电压的不正确偏移(即超出预期范围) ;
不正确的输出动态范围(即超出预期范围)
不正确的输入动态范围(即超出预期范围)
输出电压精度太低 ,包括漂移;

输出电压受尖峰" 影响;

输出电压振划*;

输出电压的稳定时间过短

转

71


--- Page 79 ---
GB/T 34590.11一2022

元器件/子元器件

R36 模拟和混合信号元器件及子元器件的可能失效模式〈续)

硬件元器件/子元器件 :能够根据

输出卡洁(即高或低);
输出浮空(即开路或三态)，

据 | 偏移大高以至影响输出信号;
模拟开关     人 控制信号和输出信呈之间的电阻或容性而合,包括串扰，
m             输出信号的衰减，
实现                be
影响输出信号的漂移*，
影响输出信号的尖峰,,例如在开关切换时
硬件元器件/子元器件:将输入模
拟信号与预定闭值(即电压或电 | 电压/电流比较器在需要时未触发，
se rere ewe | EMR eaten ata | AL eM AR
oe     产生二进制信号;输出取决于输 | Se ER CED RAR
入信号和赣值之间哪个更高,并 | 输出浮空(即开路)
且当差值具有相同的极性时,输 | 输出振萝，
出保持不变
答出卡洲(即高或低)，
输出浮空(即开路);
不正确的采样导致和输入信号相关的输出信号的增益/信物
误差
硬件元器件/子元器件 ,对连续变 | 输出电压的不正确增益(即超出预期范围);
      化的模拟输入信号的电压进行采 | 输出电压的不正确偏移(即超出预期范围)，
采样和保持 。 | 样,并在指定的最短时间内将保 | 不正确的输出动态范围即超出预期范围);
SIDR AL        不正确的输入动态范围(即超出预期范围)，
保持阶段输出电压精度过低,包括漂移";
保持阶段输出电压受尖峰" 影响，
保持阶段输出电压振荡,，
在保持时间内输出不够准确
输出卡洁(即高或低)，
输出浮空(即开路);
不正确的通道选择，
_       导致恰出信号过高的偏移;
二有 ven ethics Pernt re cLtees: Veer ee

和一个输出信号组成

选择器和输出信号之间的电阻或容性耦合,包括串扰;
不正确的输出动态范围(即超出预期范围);

输出信号的衰减

影响输出信号的漂移`，

影响输出信号的尖峰*(即在开关转换时)

72

--- Page 80 ---
GB/T 34590.11一2022

R36 模拟和混合信号元器件及子元器件的可能失效模式 〈续)

简要描述

电压参考

硬件元器件/子元器件:产生恒定
的 DC(直流)输出电压,而不受外
部条件如温度气压`湿度.电流
需求或时间变化的影响

输出卡滞(即高或低);
输出浮空(即开路)，
不正确的输出电压值(即超出预期范围)
输出电压受尖峰" 影响;

输出电压在预期范围内振葛"，

不正确的启动时间(即超出预期范

无源网络

硬件元器件/子元器件 :由无源器
件网络(电阻器和电容器)组成，
提供特定的低通传递函数功能

输出卡滞(即高或低);
输出浮空(即开路);
不正确的输出动态范围(即超出预期范围);

不正确的输出信号的衰减(即超出预期范围)，;

不正确的建立时间(即超出预期范围);

影响输出信号的漂移";

影响输出信号的振功“(即由于串扰耦合或寄生效应产生)，
影响输出信号的尖峰*(即由于串扰耦合或寄生效应产生)

电流源(包括偏
置电流发生器)

注 1: 每个术语可以 LSB 单位表示,或者有时以满量程范

硬件元器件/子元器件 :输出或输
入与其上的电压无关的电流(即
参考电流) 。通常包括多条分路，
他们被分配到需要参考或偏置电
流的其他电路

差对应 0.2%FSR,

注 2: 绝对精度(总?误差是模拟值与理想中间值之差的最大值 ,包括偏移`增益和积分线性误差,以及ADC 的量
化误差。

”振划是由内部失效引起的元器件/子元器件的不稳定性,例如,调节回路失效.比较器的低或负迟滞等。振功包
括任何重复的电压和电流变化(即周期性脉冲) 。

一路或多路输出卡滞(即高或低);

一路或多路输出浮空(即开路)，

不正确的参考电流(即超出预期范围)，
参考电流精度过低 ,包括漂移";
参考电流受尖峰" 影响;

参考电流在预期范围内振荡";
一个或多个支路电流超出预期范围,而参考电流是正确的;
一个或多个支路电流精度过低 ,包括漂移";

一个或多个支路电流受尖峰* 影响;

一个或多个支路电流在预期范围内振葛*

《FSR)的百分比表示。例如,8 位转换器的二LSB误

”人尖峰是输出电压或电流的非重复变化,即由于负载跳跃等引起的脉冲。

”漂移是参数(即电流,电压、阔值等)在超出预期电路规范范围的缓慢而连续的变化。缓慢变化意味着比最大故
障处理时间间隔慢。例如,漂移涵盖浮空或卡滞开路的失效模式。

”ADC 或 DAC 的几种失效模式可分为两大组:静态误差和绝对精度总)误差。静态误差是在转换静态(DC)信
号时影响转换器精度的误差,可以通过偏移误差,增益误差,积分非线性和微分非线性四个术语完全描述 。

73

--- Page 81 ---
GB/T 34590.11一2022

5.2.2.2 ”关于瞬态故障

如 GB/T 34590.1一2022 中 3.173 的定义,瞬态故障是发生一次后随之消失的故障。单粒子翻转
(SEU) 和单粒子瞬态(SET)等软错误被定义为瞬态故障(见 5.1.2). GB/T 34590.5一2022 中的 8.4.7
规定,当表明瞬态故障与所使用技术相关时 ,需对其加以考虑,可通过定量的方法来解决,该方法定义并
验证其满足特定目标的“单点故障度量值 ,或通过定性理由来解决,该理由是基于对其内部安全机制覆
盖这些瞬态故障的有效性的验证。

在地表模拟电路中,瞬态故障是由 c 粒子或中子撞击或电磁干扰引起的,例如功率瞬变和串扰。它
们可能导致 SEU 甚至SET[也叫模拟单粒子瞬变(ASET)] ,例如运算放大器.比较器或参考电压电路
中的瞬态脉冲。

由于模拟技术的固有特性(在设计中考虑了瞬态及噪音影响) ,其对瞬态故障的敏感性比数字电路
低几个数量级。因此,可以仅针对其数字元器件进行影响分析(例如,忆-AADC 的数字抽取滤波器)

但在某些情况下,如 ADC 转换周期的前期(见参考文献[39])或 PLL(见参考文献[31])或差分开
关电容电路(见参考文献[23]) ,软错误发生率可能很高。在这些情况下,需要进行更详细的分析并确定
适当的对策(见参考文献[14]) 。

对于混合信号组件 ,数字元器件中软错误的影响如 5.1.7.2 所述。

注: 通过在模拟电路中进行辐射测试来评估软错误率并不是一项简单的任务。在这种情况下,主要通过对模拟元

器件更详细的分析来评估。

5.2.3 安全分析相关说明

5.2.3.1 总则

5.1 给出的示例和指南可用于模拟或混合信号组件。后续章条介绍了一些要求对模拟或混合信号
组件进行附加说明的主题。

5.2.3.2 ”分析的颗粒度

对模拟要素进行安全分析的一个关键点是正确识别分析的颗粒度。一方面,较小的颗粒度有益于
更好地理解失效模式与失效模式分布。另一方面,较大的颗粒度能够对安全机制进行明确的分配。模
拟要素通常用于与物理对象进行交互,因此考虑机械特性并相应地区分失效模式也有所帮助。

如 GB/T 34590.9一2022 第 8 章所述 ,在概念和产品开发阶段,是在适当的抽象层级上进行定性和
定量的安全分析 ,因此可以根据分析的目标调整抽象层级。定性分析更适合用来识别失效模式,而定量
分析则用来量化其失效率和分布。

示例:使用窗口型电压监控器监控线性稳压器。电压监控器位于稳压器的输出端,能够检测过压情况。如果输出值
超出定义的阔值,则认为输出值有问题,例如 1.2 V士0.12 V。如果分析侧重于调节器的输出,则可以相对容易地区分失
效类型(例如在允许的范围内失效则为安全,过压或欠压则为安全相关)并量化电压监控器提供的保护。但是,很难量化
在度量计算中所涉及的每种失效类型的可能性。如果将分析深入到稳压器内部,例如关注带承故障,则更容易分析稳压
器每次失效的传递和可能性,但不能简单地量化外部电压监控器对带隙本身提供的保护。

在安全分析中,安全机制的类型可以促成颗粒度级别的选择。如果处理模拟特征的安全机制位于
系统或要素层面,则往组件层面的细化可能导致过于复杂的分析。失效模式分布的量化可能需要更高
的颗粒度。例如,与将失效率均等分布在线性稳压器的失效模式上相比 ,将失效率均等分布在构成线性
稳压器的模块(例如带隙、缓冲器、驱动器等)上 ,会让结果更准确。关于术语,根据 4.2 描述的分类,线
性稳压器被认为是元器件 ,而带隙缓冲器、驱动器等被认为是子元器件。

5.2.3.3 ”导出模拟组件的失效模式分布
模拟组件的失效分布取决于电路实现和目标工艺。每个供应商都提供在分析中使用的失效模式分

74


--- Page 82 ---
GB/T 34590.11一2022

布的详细信息。

示例 1:在初始分析中,可用统一的失效模式分布进行分析,例如,如果定义了五种失效模式,则每种失效模式按
20% FEE AE 5.2.3.5 的示例中使用的统一失效模式分布。

示例 2:可以基于面积考虑每种失效模式的更详细分布。如果确定该电路面积或造成该失效模式的根本原因的电
路面积为 5% ,则分配给它的失效模式分布为5%% 。

要按照具体的电路实现及其物理面积来判断适用的失效模式及失效模式分布的详细程度,并相应
文档化。

5.2.3.4 关于安全故障

GB/T 34590.10一2022 指出安全故障可能是以下两类中的一类故障，
—— n> 2 的所有 点故障,除非安全概念表明它们是与安全要求相关;或
不会导致违背安全要求的故障。

模拟组件具有连续的信号区域的特征,因此当在系统中使用时,要考虑公差。模拟功能的公差作为
分配给该模拟组件的安全要求的一部分,可以比模拟组件本身的实际公差受到更少的约束。导致参数
失效或漂移但仍保持在这些公差范围内的这部分失效模式是安全的。模拟组件具有容忍故障的固有能
力。这些故障是安全故障。

示例 1:电阻用于限制流过特定分支的电流。电阻的精度失效使其阻值增加(例如 50闪)但不妨碍电流限制功能,是
安全故障。

根据所考虑的特定安全要求,要素的特定故障可以具有不同的分类。更多详细信息见
GB/T 34590,5—2022,

根据系统配置和安全要求,某些失效模式是与安全要求无关的,即他们不能违背安全要求。在这种
情况下 ,这些失效模式可归类为安全:有助于硬件安全度量计算 ,增加安全故障的失效率。

示例 2:输出驱动器可以用输出斜率控制来限制造成电磁干扰(EMI)的输出值上升和下降的时间。如果此斜率与违
背安全目标无关,则在这个斜率控制时的失效将会是安全故障。

示例 3:如果电压调节器仅用于数字电路 ,则影响稳定性和影响在过压/欠压COV/UV)阔值以内的输出电压准确性
的失效模式可被归类为安全的。

5.2.3.5 ”模拟组件的定量分析示例
附件 D 描述了模拟组件定量分析的详例。
5.2.3.6 ”相关性失效分析

如 GB/T 34590.9一2022 中 7.4.2 的注所述 ,相关失效分析是在定性分析的基础上进行的,因为没
有通用的和足够可靠的方法来量化这种失效。

4.7 描述的步骤也适用于模拟和混合信号组件。在相关性失效分析中,有些方面可以在处理模拟
组件、元器件或子元器件时被清楚地考虑到。

模拟电路本质上对不同区块或功能之间的噪声和王扰敏感。所以,出于功能原因会使用隔离和分
离的方法(例如通过使用屏障和/或保护环或将电路放置在特定距离以外或分离电源分配甚至地层)来
保证结构上足够的独立性。实际上,基板.电源和诸如偏置.时钟或复位之类的全局信号通常被认为是
干扰源 ,并且要特别注意减少它们的影响。出于功能原因,通常遵循这种良好的设计实践有利于避免相
关失效。

模拟电路对导致器件行为不匹配的工艺变化非常敏感。为了确保两个区块具有“相同”的传递函
数,如宛余部分,设计和物理布局的对称性是关键因素。在这种情况下 ,需要特别注意确保两个区块的
布局完全相同,包括方向,对称放置,布线等。因此多样性设计并不总是用来避免模拟电路共因失效的
有效解决方案。

1

75

--- Page 83 ---
GB/T 34590.11一2022

由此,相关失效引发源通常通过确保隔离或分离的

在

两种不同的 ADC 架构(例如,逐次盘近型 ADC Fil 2-

5.2.3.7 ”架构度量计算验证

他情况下 ,多样化设计仍然是探测或避免相关失效的有效技术。例如,在双通道方案中,使

技术来解决,而不是通过将影响差异化的技术来解决。

AADC)可以显着降低常见共因失效的发生概率。

本条涉及安全分析验证的一个特定部分:验证硬件架构安全度量,特别是安全故障的比例和失效模

式覆盖率。
可能的方法如下 。
支持,并相应文档化。

工程方法的专家判断。前提是任何数据,无论是定性的还是定量的,都有理由和相关论据

注 1: 在某些情况下 ,这些论据可以从负责保证此参数的硬件要素的功能特性中得出。该功能特性的目的是
避免系统性失效 ,而不是硬件随机失效,但在某些情况下,可以作为证据来证明特定失效模式的覆盖

率:这种情况下,安全机制的目标是 100 09K
示例 1:5.2.4.2 描述的电压监控器是用于检测影响
件设计验证期间,电压监控器的功能特性表明:

测一种或多种失效模式,并由设计保证这个探测能力。
稳压器的过压和欠压失效模式的典型安全机制。如果在硬

一一对于任何调节电压超出规范中的规定范
控器检测到，

一一任何导致在规范中规定范
确行为。

内的调节电压变

那么 ,这些特征可以用作论据来声称 100骆探测到所涉及的失效模式。

一一如4.8 所述 ,在开发阶段的故障注入仿真是
性和了
模拟和混合信号组件。
注 2: 在特定环境

在考虑过它们的分布\它们声称的安全故障
机制或安全要求之后确定的。

,并且

E确性的有效方法。使用设计模型的故障注入可以成功

时长足够导致负载硬件电路异常的事件 ,能被电源监

化的事件 ,无论多和久都不会影响调节器负载硬件电路的正

验证与硬件安全要求相关的安全机制实现的完整
FF协助验证 。该方法可应用于

F ,故障注入活动可仅限于故障或失效中那些被判断为关键的子集。最关键的失效模式是

数量.它们声称的探测水平以及保证这些检测水平的安全

一一上述方法的组合,即通过故障注入支持专家判断,通过为仅由故障注入方法判断的更关键和/

或更可处理的案例提供论证和证据。
5.2.4 安全机制示例

表 37一表 40 列出了常用模拟安全机制示例的
附录 D 包含的信息。

一些模拟安全机制具有数字输出信号 ,该信号
许多情况下 ,该信息需要被存储以便可以通过数字

为了满足 GB/T 34590.5一2022 中的 8.4.8,表
标的双点故障,可能需要附加的措施来检测会影响人
表 37一表 40 所列举示例并非详尽,可以使用其
注 1: 不可能为传感器/转换器的诊断覆盖率提供通用
型以及用例。
需要提供证据以支持声称的诊断覆盖率。

注 2:

76

详尽列表 ,这些机制补充了 GB/T 34590.5—2022

FF控制对失效的反应并使组件进入安全状态。在

接口进行通信。其他模拟安全机制通过控制或抑制
故障来避免违背安全要求 ,他们没有与数字域的接口。
37一表 40 描述的安全机制作为会导致违背安全目
也

们的故障。
他技术。

指南 ,因为诊断覆盖率很大程度上取决于具体的技术,电路类

--- Page 84 ---
GB/T 34590.11一2022

表37 电源
安全机制/措施“| 技术概览                                备注
过压和欠压监控     5.2.4.2 | 通常是模拟电路,其输出锁存在数字内核中
电压钳位(限制)     5.2.4.3 | 通常用于抑制电压瞬变或尖峰
过流监控          5.2.4.4 | 通常是模拟电路,其输出锁存在数字内核中
电流限制          5.2.4.5 | 通常是具有到模拟控制回路的反馈的模拟电路(例如用于关断调节器主通路要素)
上电复位          5.2.4.6 | 在电源轨和/或时钟信号稳定之前,使电路保持在已知的初始状态的功能模块

表38 模拟MO

安全机制/措施
上拉/下拉电阻

技术概览

通常用于输入信号,以避免由于引脚失效或外部引脚互连失效引起的浮空情况

滤波

5.2.4.8

模拟或数字电路,通常用于抑制高频信号变化,如模拟过压和欠压监控电路的输出

表 39 其他模拟组件

安全机制/措施

技术概览

备注

模拟看门狗    5.2.4.7 “| 通常是单稳态电路,用于监控振荡器的正常运行
ages      5 3 4 | Hi MABEL Be SEA a BE A et a A EDL Cd
“        ”| 受影响的电路)
AADC 监控       5.2.4.11 | 模拟电路,通常由数字电路控制和评估
sei ist    2.4.10. | MEE A Ll Uf A Oe - F /
监控,限流保护和热保护电路
HAO BARKS
安全机制/措施 | SORE |                  备注
a ae              een      二    Ane
ADC 可减探测    5 3 4 1? | 通常是由数字电路控制的模拟电路通过测量已知且稳定的信号值来验证 ADC
转换路径
ADC whith Ee   5 ?419 | 适常是由数字电路控制的模拟电路通过测量已知且稳定的信号值来验证 ADC
转换路径
5.2.4.1 上拉/下拉电阻

目的:定义电路节点的默认电压。

描述 :在驱动信号变为断开/高阻抗的情况下 ,可以通过
地来确定默认电压。常用于 1/O 引脚。

电阻器从电路节点连接到电源电压或接

示例:当设备/模块的输入引脚处于未驱动或断开状态时,此引脚电平为未知电压。可以通过上拉到 IO 电源电压
《或模块电源电压)的上拉电阻或接地的下拉电阻,将输入保持在已知电压电平。电路本身可以是无源电阻器或像电流

镜一样的有源电路 。

77

--- Page 85 ---
GB/T 34590.11—2022

5.2.4.2 ”过压 & 欠压监控

目的:尽可能早地检测调节电压是否超出规定范围。

描述:调节电压通过一对差分输入与低和/或高模拟参考电压进行比较,此参考电压表示了指定工
作范围的极限。当调节电压超出指示故障的定义电压窗口时,监控器输出将改变状态。

示例:窗口比较器用于监控低压差(LDO)稳压器的输出,其参考电压设置为调节器的最小和最大电压电平。

5.2.4.3 ”电压钳位(限制器)

目的:防止电路节点的电压超过可以安全承受的最大电压。

描述:电压钳将电路节点的正/负电压限制到系统和/或设备的工艺能力可接受的水平。电压钳位
可以是偏置的或无偏的。无偏钳位通常使用齐纳二极管来定义参考电压,而偏置钳位使用电压源结合
专用二极管(齐纳、肖特基)来定义可接受的电压电平。电压钳位通常用于防止瞬态事件。

示例:ESD 保护电路是通常在 VO 引脚上应用的专用电压钳位。其设计能使内部电路远离 7O 引脚上的高压静电
放电能量,以确保内部电路在 ESD 事件期间不会暴露于过高的电压下。

5.2.4.4 过流监控

目的:尽早检测到输出电流超过某个值。
描述:过电流监控的实施可能有所不同。具有 MOS 输出器件的稳压器电路的典型方法是添加与
调节器主 FET 并联的感测 FET,这个与主FET 电流成比例的感测 FET 电流流过检测电阻,检测电阻
两端的电压降由电压监控器放大和监控。
注: 过电流监控器的输出是数字输出,用作对模拟电路控制回路的反馈,并且/或者锁存在与控制/状态监控电路接
口的数字核中。

5.2.4.5”限流器
目的:将输出电流限制在最大水平,以保持输出设备的安全工作区域并防止超过最大电气耐受

范围

描述:一种闭环系统,使用来自电流监控器的负反馈来减少对输出设备的驱动,从而限制输出电流 。
5.2.4.6 上电复位

目的:保持系统输出处于已知状态(通常为关闭) ,直到内部节点在上电或电源复位条件下稳定。
描述:通常,将基于带隙的参考电压与衰减的电源电压进行比较,以便检测确保正确的运行的最小

指定电源电压。当衰减的电源电压超过参考电压时 ,通常需要迟滞设计以防止振葛。
示例:欠压监控器是用于检测和驱动上电复位的机制。

5.2.4.7 SWRA

目的:监控振荡器的正常运行。
描述 :通常用单稳态电路(单次触发)实现,该电路在振荡器的每个周期复位。如果在单稳态电路定
义的指定时间段内没有发生振荡器转换,则产生故障信号。

5.2.4.8 滤波器

目的 :为避免可能导致失效的瞬态干扰
描述 :滤波器可以多种方式用作安全机制。
示例 1:旁路电容可用于抑制电压瞬变。RC 时间常数用于评估可能违背安全目标的故障持续时间是否在最大故障
处理时间间隔内。
78


--- Page 86 ---
GB/T 34590.11一2022

示例 2:数字去毛刺电路可用于滤除模拟电压比较器输出的电平移位。
5.2.4.9 热监控器

目的:探测电路温度超过规定限值的情况 。
描述 :通常将 PTAT(与绝对温度成比例的)电压与基于带隙的与温度无关的参考电压进行比较。
当PTAT 电压超过参考电压时,比较器将产生故障信和号。

5.2.4.10 ”模拟内置自检测(模拟 BIST)

目的:验证诊断电路的正确运行,增加对洪伏故障的探测 。
描述 :模拟 BIST 的实现按照要验证的诊断功能而变化。模拟 BIST 通常通过将电流或电压注入诊
断电路来使诊断电路进入和退出故障场景,以确保诊断电路可以正常切换到故障和非故障状态 。

5.2.4.11 ADC 监控

目的:通过数字转换测量模拟信号 ,该数字转换的输出在数字内核中进行处理/评估,作为独立/宛
余的模拟信号监控器。

描述 :对精度要求较高的关键模拟信号通过独立的 ADC(例如位于组件外部或至少由独立源偏置)
转换为数字量。然后由 CPU 或等效数字机器处理数字代码,以便确定原始模拟信号在精度.静态和动
态行为方面是否具有所需的性能。采样频率和 ADC 的分辩率以及数字处理定义了可以检测哪些失效
模式以及其检测精度 。

5.2.4.12 ADC 衰减探测

目的:检测模拟信号到其数字解析的错误转换。

描述 :在每个转换循环中,要素在选择和不选择衰减的情况下执行内部 Vs电压的转换。转换结果
分别存储在单独的 SPI 字段中。通过将衰减结果除以非衰减结果的数学运算来验证衰减因子在指定范
围内。

5.2.4.13 ADC Hie FRR

目的:检测影响 ADC 转换输入信号的卡滞故障。
描述 :该要素提供带有串联电阻 RPOST 的多路复用器通道,仅在转换测试电压通道CVumw View 5
Vua)时被选择,其他时候RPOST 被旁路。选择 RPOST 的值使得在后缓冲多路选择器内的卡滞通道
将一个或多个测试电压通道拉出预期的电压范围。
示例:每个软件循环,MCU 通过 SPI读取对于 Vien iow Vina $1 ADC 通道的 ADC 转换结果,并将他们和固定的
探测阔值进行比较。

5.25 在开发阶段避免系统性故障

模拟和混合信号组件是基于标准化开发流程开发的。

有关硬件架构和详细设计的一般要求和建议在 GB/T 34590.5一2022 第 7 章中定义。

如果出现以下情况 ,5.1.9 的指南可应用于模拟和混合信号组件:

一一当表 31 被表 41 替代时;

一一如果可行,使用第三方确认的宏块并遵守宏内核提供者定义的每个约束和过程,仅限于硬核。
注: 在开发过程中考虑磨损和老化,并进行适当的验证和确认程序。

79

--- Page 87 ---
GB/T 34590.11一2022

表 41

GB/T 34590.5一2022 章条

避免模拟和混合信号组件系统性失效的措施示例

设计阶段

技术/措施

目的

6.5.1 硬件安全需求规范

使用适当的需求管理工具

简化识别和跟踪硬件要素的安全要求

6.5.2”软硬件接口规范

使用模型描述关键要素的
硬件/软件接口

降低误解的风险并确保硬件和软件设计之间
的一致性

使用适当的工具将需求分

7.5.1 硬件设计规范                               识别    在      i
Cea          现给硬件让      简化识别和跟踪硬件要素的设计规范
电路功能的描述以易于理解的方式构造。即
7.4.1.6      件设              BY
模块化硬件设计的      使用模拟化层级和简单 | 无需仿真也可以通过其描述直观地理解电路
特性                   的设计
功能
7.4.1.6       ii
an  模热化硬件设计的      使用原理图的硬件设计 | 原理图输入是模拟电路中常用的方法
行为模型是设计的简化模型。模拟电路的行
7.4.4 ”硬件设计的验证         关键要素的行为模型仿真| 为建模允许在早期设计阶段评估功能(例如
证明设计概念)和减少仿真时间
当仿真时间可行时,晶体管级仿真是用于验
7.4.4   件设计    i                 管
栅件设计的验证         品体管级仿真      证和确认模拟电路的专用关键功能的方法
通过设计评审和/或工具 | 模拟电路由具有不同电流/电压能力的器件
7.4.4 硬件设计的验证    ep |完成安全工作区域|组成,SOA检查确保每个器伯接照其工艺
(SOA)检查        在其特定的运行区域内安全地工作
角点仿真(即工艺流程和 | 为了确保模块级的功能,执行考虑了过程参
TAA 柄件疫计的验证         环境条件扩散)     数和环境条件的扩展的仿真
|      为了确保关键电路的模块级功能,使用统计
7.4.4 ，硬件设计的验证        eee 方法(即蒙特卡罗仿真)仿真片上流程扩展的
           影响
为了确保关键要素的正确性,例如:模拟到数
7.4.4 硬件设计的验证         关键要素的混合模式仿真| 字接口 ,模拟/数字闭环控制、数字电路在模
拟域中仿真
ee         加      验证所有功能和安全相关要求。通过规范和
7.4.4 硬件设计的验证         需求驱动验证      easel messteone an
设计和布局中包含特定的硬件结构(例如测
7.4.4 硬件设计的验证        可测试性设计      试模式、多路复用器) ,以便测试那些原本无
法测试的电路节点并改善测试覆盖率
74.2.4 RARER        应用原理图设计指南 “| 人工检查
亏连上或根据功能选择适当的设备时
7.4.4 硬件设计的验证         原理图检查器的应用 | 例如在互连上或根里功能过

执行自动检查.SOA(安全操作区域)检查器

80


--- Page 88 ---
GB/T 34590.11一2022

表 41 避免模拟和混合信号组件系统性失效的措施示例 (续)
GB/T 34590.5一2022 章条 | 设计阶段     技术/措施              目的
成功仿真所需的每个数据的归档,以验证指
|           天
硬件设计的验证         仿真结果的文档化    veh pho
7.4.4 ，硬件设计的验证         原理图设计检查或走查。 | 设计评审通常包括检查或走查
硬核的应用和确认(重用
on  、                   经过验  理图或布局
7.4.4 硬件设计的验证         的原理图设计和/下局) | 使用已经过验证的原理图或布局
针对晶体管级描述验证行 | 通过仿真对行为模型和晶体管级原理图设计
7.4.4 硬件设;   i
《4 BAPE A aE        为模型(如果使用)   进行交叉检查
从关键要素布局中提取寄
7.4.4  Le   i                         y       一  、
硬件设计的验证         Beene te ppt    由模拟仿真器仿真的后批注网表
对关键要素,对照原理图
结        ，   起
7.4.4 ”硬件设计的验证         网表来验证从布局中提取 人 AAAS IE
设计 | 寄生参数的网表
局  al   G
oe etieoman 模拟电路的布局主要是手动完成的(相对于
7 AML    4
y  ，自局     )，   局
7.4.4 硬件设计的验证        扰;避免信号路径具有最 ee A Hae
ID FEBE Ae P/E |  .   .
hier     设计评审通常包括布局检查或走查
模拟电路的布局主要是手动完成的(相对于
7.4.4 硬件设计的验证         设计规则检查CDRC) | 模拟模块,自动化非常有限) ,因此设计规则
检查比数字域更重要
模拟电路的布局通常是手动完成的(与模拟
局与原理图对
7.4.4 硬件设计的验证        ae EE AE | 模块相比,自动化非常有限),因此检查布局
          与原理图比在数字域中更为重要
wre               通过原型(例如测试芯片.电路板)验证已实
7.4.4 硬件设计的验证    、 “| 通过硬件原型开发    现的功能,可以检查设计评审不充分的硬件
计验证              on
设计的特定点
6.5.3 8  全   证             是供与  见范, 完整1    加
硬件安全要求验   wie | 砚作安全要求验证报告 “| 提供与硬件规宛,完整性和正确作一致的
报告                          证据
硬件集成 | 验证组件层面设计实现的
10.5.1 在     ii  Zz                 4a  e  ，   告
0   硬件集成和验证活动  和验证“| 完整性和正确性     执行组件测试,生成报告
芯片生产
7.4.5 生产、运行、服务和|
sane   PIE TET AA | 中安全相 | 确定生产测试的可实现测 | 在生产测试期间评估组件的安全相关方面的
94.12.9413 EMR   ie 试柳盖率        测试覆盖率

81

--- Page 89 ---
GB/T 34590.11一2022

表 41 避免模拟和混合信号组件系统性失效的措施示例 (续)
GB/T 34590.5一2022 章条 “| 设计阶段      技术/措施                 目的
确保制造组件的鲁棒性。在大多数过程中，
gore                       HR AL 52 EE (GOD a J 3 BY LI
7.4.5 AP ie A,                         i   bs   °      }   闵筛选早其
产\运行\服务和 | 中安全相 | 确定检测和别除早期故障 | 寿命失效机理 有多种方法可以和选早期
报废            关的特殊 | 的措施         GOI失效,包括高温/高压运行(Burn-In) ,高
9.4.1.2.9.4.1.3 专用措施   特性   °         电流运行和电压应力,但是如果 GOI不是过
程中早期寿命失效的主要原因,这些方法可
能没有任何作用
对于具有集成掉电探测的模拟组件 ,探测组
件功能以验证模拟电路的输出被设置为定义
的状态(例如通过在复位状态下停止模拟电
义和执行    ,如
nha hike ines 路的运行)或者当由掉电探测的任何电源电
7.4.5 ， 生产、运行、服务和     CHTOL)测试和功能测试 | 压达到正常运行区间所定义的低边界时,以
ame             硬件要素 | 朋倍           另一种方式(例如通过发出安全状态信和号)发
的评估   :         出欠压状态信号。
10          证              与   \运行、
枫件集成和验证         ES 对于没有集成掉电探测的模拟组件,测试模
硬件集成和验证报告     拟功能以验证模拟电路是否在电源电压从标
    称值下降到零时将其输出设置为定义状态
(例如通过在复位状态下停止模拟电路的运
行)。和否则 ,定义使用假设并考虑外部措施

5.2.6 ”模拟/混合信号组件的安全文档示例

5.1.11 针对数字纤
方法。

一一组件制造商和终端用户之间的 DIA 指定了各方可
一一安全要求规范定义了组件的预期功能。至关好

使用以及预定义的片上/片外安全机制的识别描述对
重要的(例如,针对每个安全目标,允许

其功能的特定性质,模拟和混合信号组件主要在分布式开发中开发。

件公布的指南可用作要交换的安全工作成果的参考,但是需要适应不同的开发

以提供哪些文件以及各方之间的工作分担。
要的是,最终用户应按照 GB/T 34590.8一2022第 6
章仔细编制此类规范,以确保分布式开发中的每个供应商都能理解正确的功能。关于组件要素的

在系统或要素层面进行适当的安全分析是

F将故障分为安全故障潜在违背安全目标的故障等) 。

注 1: 如果组件是脱离背景开发的,那么源自技术安全概念的要求要被用途假设所取代。
下面列出了描述模拟和混合信号组件能力的文档:

一一根据 GB/T 34590 的适

一一达成共识的安全分析结果，
的原始失效,对于不同的安全要求,它们的分配和诊断覆盖率由指定的安全机制或完整

注2: 这些可能是组件
的FMEA 提供。

一一有关失效率计算的信息(例如晶体管数量)，

一一关于组件在其预期用途方面的任何使

注3: 这可以合

82

要求进行检查的结果,包括认可措施报告(功

假设的描述。

果适用);

f到模拟或混合信号组件的“安全手册?或“安全应用说明”中 。

--- Page 90 ---
5.3 ”可编程逻辑器件
5.3.1 关于可编程远辑器件

5.3.1.1 总则

GB/T 34590.11一2022

图

如图 25 所示,可编程逻辑器件 PLD 可看作可配置
成,通过相关配置技术对其配置) 链接逻辑块的信号路

LO、非固定功能(它生

逻辑块和

ra

Fa SH REA

eee eae eo

VOT | wise FREE] eas
功能
功能
vol |  FAP ER  rr
vo         [vo]
|

yo                               配置技术

六
口

IO

PRPS

图25 PLD 通用框图

非固定巡辑功能可包括但不限于简单逻辑门
的功能,如数字信号处理功能。信号路由能力,可
性和时钟选项的复杂的总线互连。PLD 器件在

HP

器件还可以实现一些固定功能,如 CPU FF A

以实现从简单
储的实现上可能有所不同。有些器件提供的有

限的内存容量 ,而另一些器件提供的本地或全局存储结构,可用于更广泛的不同的应用场合。更复杂的
草器、加密模块和其他功能,从而释放设计资源给用户

户存储器组

FETE RDN ARAN

`多路复用器、反相器、触发器和存储器,以实现更复杂

的点对点的方案,到具有灵活路由忆

能

配置。时钟.电源和复位电路是固

定功能。如果要实现单个或多个实例，

可编程逻辑 PLD 的一个共同特点是,用
器件的设计或配置可以使用不同

Pa

编程,由不
由标记为“配置技术”的块表示。

以按照特定应
的工具来完成,从非常简单的到完整的天
化,以支持复杂功能。一旦用户设计完成,就可以将其编程到器付
同技术来支持。这些方法可以通过提供易失性或非易失性功能来进一步

PLD 设计的决定。
配置 PLD
发包 ,如
Ff中。器件一次性编程,亦或多次重新

以实现相应功能。
时序分析和设计优

图

区分。这在框

中

注: 闪存(可重复编程)或反熔丝(可编程)等非易失性技术的安全相关功能可与静态随机访问存储器 SRAM 等易失

性技术不同。
5.3.1.2 ”关于可编程逻辑器件 PLD 类型
表 42 给出了常用 PLD 类型的非详尽列表。


--- Page 91 ---
GB/T 34590.11一2022

表42 常用PLD 类型

类型                  a                                     描述
可编程阵列逻辑(PAL)                     一次性可编程器件对每个输出实现积之和好辑

门阵列逻辑(GAL)                     与PAL 类似的功能,具有可多次编程的特点
复杂可编程逻辑器件(CPLD)            具有与 PAL 类似功能的非易失性器件,有更高集成率,更复杂反馈路径
现场可编程门阵列(FPGA)            主要是对非常复杂的逻辑,路由和存储功能易失的实现

5.3.1.3 ”可编程远辑器件 PLD 的功能安全生命周期裁剪
5.3.1.3.1 概述

图 26 描述了使用 GB/T 34590.10 的相同方法,如何裁前可编程逻辑器件 PLD 的功能安全生命周期。

SEooC可编程逻辑器件PLD硬件
组件/相关项开发《PLD用户)

SEooC可编程逻辑器件PLD硬件组件开发

(PLD制造商)
3°8 |不在硬件SEooc开                  不在硬件SEooC开|
3-7 | 发范围内的考虑            发范围内的考虑

po
OID

a0

完全或部分在硬
件SEooC开发范围

PPPPenenen
OR RURL
oro!

不在硬件SEooC开
发范围内的考虑

4 | 充全或部分在大
4-7 |件SEooC开发范围

图26 SEooC 可编程逻辑器件 PLD 硬件开发

注1: 图 26 所示的参考文献与 GB/T 34590 HK.

注 2; 在本文件的上下文中,PLD 制造商指开发 PLD 并负责 PLD 制造的组织。PLD 用户是指为 PLD 开发程序或
将其应用到实际应用的组织。

注3: 4.5考虑了PLD fy IP 模块供应商。

注 4: 虽然图 26 未显示 GB/T 34590 的每个章条,但这并不意味着它们不适用。

针对 PLD 制造商或 PLD 用户,以下条款给出了关于 GB/T 34590 某些特定部分的示例。

5.3.1.3.2”GB/T 34590.2一2022(功能安全管理)

通常,GB/T 34590.2一2022 匹配到合适的水平,对于 PLD 制造商和 PLD 用户来说是适用的。
示例 1;GB/T 34590.2一2022 中的 6.4.2.1 要求在相关项开发启动时,指定项目经理。对于 PLD 制造商而言,这意
84


--- Page 92 ---
GB/T 34590.11一2022

味着在 PLD 开发的起始阶段,也应该任命项目经理。

示例 2:按照 GB/T 34590.2一2022 中的 6.4.6.5,安全计划包括相关项层面计划,如 GB/T 34590.3一2022 第 6 章给
出的危害分析和风险评估的计划。由于危害分析和风险评估仅在相关项层面进行,所以此要求对于可编程逻辑器件
PLD 级别的安全计划并不可行。

示例 3:GB/T 34590.2一2022 中的 6.4.11 要求对相关项进行功能安全审核。由于 PLD 制造商无法在相关项层面进
行安全审核,因此只在 PLD 器件层面上进行处理。

示例 4:GB/T 34590.2一2022 中的'7.4.2.1 要求(第三方)组织指定责任人并给与相应授权,如GB/T 34590.2一2022
中的 5.4.2.7 所述,以维持相关项在投入生产后的功能安全。对于 PLD 制造商而言 ,这意味着指定人员在 PLD 投入生产
后将维持 PLD 的功能安全,而不是负责保证整个相关项的功能安全。

5.3.1.3.3  GB/T 34590.3一2022(概念阶段)

根据 GB/T 34590.3一2022,PLD 制造商在概念阶段通常不必承担责任,除非 PLD 制造商也是相关
项集成商。如果 PLD 用户负责相关项层面,则此部分适用。

5.3.1.3.4 GB/T 34590.4一2022(产品开发:系统层面)

PLD 可以按 SEooC 概念开发。对于 SEooC 的开发,GB/T 34590.4一2022 第 6 章和第 7 章 ,在部
分或全部范畴内。SEoocC 的开发指南可以在 GB/T 34590.10—2022 中找到。

示例 :为支持技术安全概念,PLD 制造商可在 PLD 器件上实现专门的硬件安全措施。其他措施(的实现)取决于用
户所实现的电路 ,而且需要特定措施(例如逻辑宛余.外部“看门狗” ,并且由用户自己责任。PLD 制造商对系统层面措
施所做的假设(条件) ,由 PLD 用户文档化并完成验证。

如果 PLD 用户也是相关项集成商,则 GB/T 34590.4一2022 的要求完全在该范畴内。

5.3.1.3.5 GB/T 34590.5一2022(产品开发 :硬件层面)

按照对整体安全概念的贡献程度,GB/T 34590.5一2022 的所有要求(包括 GB/T 34590.5一2022第
8 章和第 9 章)都适用于 PLD 制造商和 PLD 用户。
示例: 如果 PLD 不包含任何硬件安全机制,PLD 制造商的主要作用是给出基础失效率、.失效模式和失效模式分布
(使用,例如 4.6 描述的方法) 。可以提供硬件架构度量的参考或计算示例,而在 PLD 中实现的特定设计,度量由 PLD 用
户计算。
关于 GB/T 34590.5一2022 第 8 章和第 9 章,通常 PLD 制造商有责任提供 PLD 用户所需的信息、
方法和/或工具,使其能够计算和验证度量,这些内容包含;
一一失效模式的分布;
一一PLD 中工人的安全机制的诊断覆盖率的值(见 5.3) 。
关于 GB/T 34590.5一2022 第 10 章,对于半导体组件 ,设想这部分不仅与集成测试有关,而且也适
于PLD 制造商和 PLD 用户的测试活动有关,但要按照它们各自在整体安全概念中的贡献程度。5.3.
4 给出了关于诊断覆盖率进一步的信息。

5.3.1.3.6 GB/T 34590.6一2022(产品开发:软件层面)

基于 GB/T 34590.4—2022 中的 6.4.6.5,GB/T 34590.5一2022 和 GB/T 34590.6一2022的要求可以
合并起来,用于可编程逮辑,如 PLD。

在高级综合流情况下 ,使用如 OpenCL ,Cr-to-HDL 流或基于模型等方法开发,与 GB/T 34590.6—
2022 的要求的对照 ,都属于高级语言代码相关的开发。GB/T 34590.5一2022 与用于传统 PLD 开发的
后续步又有关。

如果 PLD FA Al PLD 制造商的开发流程都是基于 HDL 语言,这点与微控制器的开发流程类似，
此采用 GB/T 34590,5—2022 ,这种情况下 GB/T 34590.6一2022 则无关。

85

--- Page 93 ---
GB/T 34590.11一2022

注: 用户 PLD 电路开发所用的特定技术和措施在 5.3.5.3 中讨论。许多方法与 GB/T 34590.6一2022 所规定的有相
似之处,例如遵守编码指南 。

5.3.1.3.7”GB/T 34590.7一2022(生产和运行)

一般来说,GB/T 34590.7一2022 调整到适合的层级,对于 PLD 制造商是可行的。当涉及相关项硬
件要素或相关项本身的生产时,对于 PLD 用户同样可行。

示例 1:在 GB/T 34590.7一2022 中的 5.4.1.1,要求通过对相关项进行评估,来制定生产流程计划。对应 PLD 制造商
的情况 ,完成该计划只需要评估 PLD 而不是相关项。

示例2:GB/T 34590.7一2022 中的 5.4.1.4 要求识别合理可预见的流程失效,及其对功能安全的影响,并采取适当措
施解决这些问题。这点可以不加修改的应用于 PLD 生产。

示例 3:GB/T 34590.7一2022 中的 5.4.3.5 对报废说明的要求通常不适用于 PLD。

示例 4:为满足 GB/T 34590.7一2022 中 7.4.1.1 的要求,PLD 制造商应该实现 PLD 的现场监控流程。

5.3.2 PLD 失效模式

根据 5.3.1.3 所示的生命周期,表 43 总结了 PLD 用户可能(需要)关注的失效模式。PLD 的失效模

式可以使用 4.3.2 提到的关键字得出。
注: 表 43 未声明详尽(所有失效模式) ,也可根据其他已知失效模式进行调整。

表43 PLD 失效模式示例

要素(见图 25)           描述                          已分析的失效模式
固定功能 IPS                  见表 30
PLD 数字IO                                   见 GB/T 34590.5一2022 表 D.1“数字 MO"要素和表 30
wane                                SB HEIR SE DY EY A A HEAT,
SB HE RT Se BD fH 9 WR AS ABA TY
配置技术                   见5.3.1.1     膛辑块配置的非预期永久性改变。
四     逻辑块配置的非预期瞬时改变*
PLD 模拟 IO                                   见 GB/T 34590.5一2022 表 D.1“模拟 IO?要素和表 36
见 5.1.3
由一组逻辑块所实现的功能的永久性损坏,包括功能的时间延迟。
由一组逻辑块所实现的功能的瞬态损坏
”如5.3.1 所述,固定功能 IP 是指与微控制器内相类似的要素的组合。它们通常按照非固定功能在分离区域中
实现,因此可以在各个方面被考虑,类似于 GB/T 34590.5一2022 表 D,1,5.1.2 和 5.1.3 讨论的数字组件的要素。
> 该失效模式的相关性取决于 PLD 的技术类型和逮辑块的类型,见 5.3.1.2。
© 该失效模式的相关性取决于 PLD 的技术类型,见 5.3.1.2。

1/O 配置逻辑可以在固定功能 IP 内部,或在 XO 本身内。
““信号路由能力”需要考虑(信号)走线和路由配置的技术。

5.3.3 PLD 安全分析说明

86

--- Page 94 ---
5.3.3.1 PLD 的定量分析

5.1 讨论的类似方法也可用于 PLD。根据 PLD

可在不同的抽象层级上执行。
关于 PLD
进行。

法和用户设计的信息,在设计开发阶
通过 5.3.3.2 描述的相关失效分析,使 PLD 设计

户可

段被细化,并基于最新信息的相
上的定量分析得到补充。

GB/T 34590.11一2022

的信息,PLD 的定量分析包括用户设计，

以下两条描述了 PLD 裸片失效率计算的示例,以及失效率分布到确定的失效模式示例。

通过附录 C 给出的例子类似的方法来确定硬件架构

和应用的需要。

5.3.3.1.1

失效率可按 4.6 所述进行估算。
为了估算 PLD 裸片的失效率,以下因素需要考虑。

一一与配置技术相关的失效率。根
术被看作计算的独立实体,或在逻辑块,用户存储器实体、世
一一对于未用资源的失效率,两种方法所
取决于 PLD 结构,相关失效分析忆

据行业来源 ,配置技术对应的晶体管

使用 4.6.2.1.1 中的模型来计算 PLD 裸片失效率的示例

种方法是将未

以分析未

关分析也会重复

度量。分析的详细程度取决于目标 ASIL 等级

的处理是不同的,即配置技
他相关要素中的配置技术。

资源视为与安全无关。这
逻辑对用户设计的影响。另一种方法是将未用

的逻辑视为安全相关的,并估计可能导致安全失效(根据 GB/T 34590.10一2022 中的 Fou)

相应故障部分。通过 PLD 制造商提供的信息支持的定量分析,有助了
注 1: 如果使用 PLD 制造商提供的失效率,则用

于所提供数据的修正因子都是可用的。

FF完成这种估算 。

注 2: 本条补充了 4.6.2.1.1.2 中的例子。由于假设条件类似,所以不再重复每个注的内容。该例子采用具有表 44
所述特性的 PLD。
表44 PLD 资源概述
[-             Ex                                   资源                                  TEC 62380 假设分类
-一一

BHR                     1 000                      CLDD(EPLD,MAX,FLEX,FPGA 等)
用户存储器                  16 kb                      低功耗静态随机存储器
固定功能 IP                      20k 门                            数字电路、微控制器.DSP
配置技术                   10 kb                      低功耗静态随机存储器

注: 对于逻辑块,图 10 采用的 CPLD 实体作为例子。对于现代易失性 FPGA 器件,逻辑单元阵列 LCA(基于

RAMD实体可能更为合适。

如表 45 所示 ,可以计算出完整的 PLD 失效率。表 45 中的失效率可用于实际用户设计的失效率计
算。表 46 给出了用户设计采用的假设条件。
表45 PLD 失效率计算示例
BX          a                  N                a | ae | 基础 FIT | 温度修正 Pox FI
_, | 100 000
逻辑块          2.0X10    [每个安胞(单元)100 个晶体管      10    34 | 34.060 4    0.17    5.790 3

87

--- Page 95 ---
GB/T 34590.11一2022

表 45 PLD 失效率计算示例 (续)

要素            AL                      N                    a     A, | 基础FIT | 温度修正 |有效 FIT)

98 304

用户存储器       1.7X10-7                                10 | 8.8 | 8.8005     0.17 | 1.496 1
(6 个晶体管/位用于低功耗 SRAM)
80 000

固定功能 IP      3.4X107*                                10 | 1.7 | 1.7082     0.17     .290 4
(4 4S EAR AE / HBO                                            °

ROE BOR GET i  1.7X10-7| 1 “4°                      10 | 8.8 | 8.8003    0.17 | 1.496 1

态随机存储器)        (6 个晶体管/位用于低功耗 SRAM)

总和                                                              53.369 4           9.072 9

注 1: 假设每个宏胞的晶体管数量(100 个,如图 10 所导出)不包括与配置技术相关的晶体管。因此,配置技术被
看作计算(元器件)单独实体。另一种方法可以是,采用晶体管的数量将配置技术包含在逻辑块内,用户存
储器实体和其他相关要素中,一起用到(计算?晶体管数量。

注 2: 该表也可用于将产生的有效 FIT 除以要素数,得出单一的 FIT。

示例:FIT/逻辑块可以这样计算 5.790 3/1 000=0,005 7。

注3: 如4.6 所示,温度修正系数可能有其他方法。这些备选方法也用于 PLD。

表 46 ”用户设计资源使用和失效率计算示例

要素                         资源使用                       有效 FIT
逻辑块                        23%                           1.331 8
用户存储                       10%                           0.149 6
al 3 AE IP                     100%                          0.290 4
配置技术(基于 SRAM)            15%                           0.224 4
总和                                                        1.996 2

如果有更多用户设计的细节,则数据可以进一步细化。例如,巡辑块有不同的配置选项,而用户设
计可能只用某一种配置,这样可以进一步降低算出的失效率。

注 3, 相关失效分析可用于分析不同配置选项对用户设计的影响。

注 4: 通过合适的设计工具可以帮助修正系数的推导 。

5.3.3.1.2 PLD 瞬态失效率计算示例

PLD 瞬态失效率的计算可遵循 4.6。

注: 如果 PLD 制造商提供的瞬态失效率包括修正系数(例如,基于 PLD 平均利用率或基于运行工况),则该系数需
要向 PLD 用户给予解释。

用前一章同样的计算瞬态故障失效率的方法 ,表 46 也可用于特定用户设计的失效率计算。

5.3.3.1.3 PLD 失效率对应失效模式的分布的示例

— EL PLD 失效率被估算出来 ,将被分配到确定的失效模式,即算出失效模式分布。

对于 PLD 制造商,可以按照 5.1 的描述计算失效模式分布。

对 PLD 用户来说,以下是识别失效模式和确定失效模式分布的可能方法的示例。

a) 在 PLD 用户端设计时,在功能块级别上识别失效模式;假设对应已确定的失效模式,PLD 失
88


--- Page 96 ---
b)

C)

注2: 得出的定量数据的准确度水平因所用方法而异。

GB/T 34590.11一2022

效率均等分布。

在 PLD 用户端设计时,在功能块级别上识别失效模式;根据专家判断,对 应已确定的失效模
式,估计 PLD 失效率的分布 ,与估计所耗资源(如固定功能 下、逻辑块数量 ,用户存储等)
考虑,文档化证据支持。
通过基础子元器件上所实现的 PLD 用户设计进行分区的方法,可以确定失效模式;通过 PLD
制造商提供的详细资源利用信息 ,利 日这些信息可以确定基于所实现的 PLD 用户设计的失效
模式,进而估算出失效率的分布。 这些工作可以通过适当的设计工具来支持。

: 在 PLD fi 8 G1 FI RE FT Ay — a eB A XACT 同样,在 PLD 用户应用场景

下 ,基础子元器件可以作为逻辑单元组， 由逻辑块中的触发器和逻辑块表示的组合逻辑构成。  详细程度,即考
虑的基础子元器件的数量取决于所用安全机制的类型和应用。

示例 1:如果有关于用户 PLD 设计的信息,那么方法 宁可以提供最高的准确度。如果此信息不可用,并且没有论据
说明为什么某一种故障模式比另一种更可能出现,那么可以有 方法 a) 。

注3: 所需的失效模式分布精度水平还取决于所用安全机制的类型和应用。

示例 2:在 PLD 的用户端锁步设计案例中 ,方法 a)可能是足够的 ,因为失效模式分布的非均匀分布值不会影响声称
的诊断覆盖率。对于依赖软件测试库周期性测试 PLD 硬件的用户 PLD 设计,如果存在论据,证明其中一种失效模式比
其他概率更高,则按照所需的准确度级别使用方法 b)或 c) 。

注 4: 详细的失效模式定义[如方法 c)]提供的定义有助于提供诊断覆盖率的理由。

ES: AE PB AS TA» BEA FT BG Be oh fe HY fe BEB PLD 用户端设计的用户存储器位数量和

PLD 用户端设计使用的配置位数量。

表 47 显示了基于附录 E 的上述三种方法的示例 ,考虑了在 PLD 中实现的 SPI模块。

表47 PLD 用户级的 PLD 失效模式分布计算方法示例

b)
失效模式           所包括的子元器件
错误或没有时钟       时钟生成                          10/110=9.09%      10/90=11.11%
外设总线接口
错误或无数据接收     人玉生让             25%     40/110=36.36%     30/90= 33.33%
1/0 端口
外设总线接口
输出移位寄存器
Ba      rae                            25%    40/110=36.36%     30/90= 33.339
错误或无数据发送      数据发送寄存器                  6       /          (i        /       33%
1/O#0
SPI 错误配置         Nec               25%     20/110=18.18%     20/90= 22.22%
BE 1: 对于本示例,假设每个子元器件用到 10 个逮辑块,因此,子元器件失效模式的失效模式的分布,就是子元器]
件所用逻辑块之和按比例估算划分。
注2: bl和ec)的区别 在于,特定失效模式的资源使用不做估算,而是计算导致失效模式的实际资源数量. 如果导
致矢效模式的迎辑块跨越不同的子元器件,则可以在子元器件层面上进行,也向下到基础子元器件层面上
进行。 在本示例中,对输入移位寄存器、输出移位寄存器,数据接收寄存器和数据发送寄存器这样计算,对
各自的失效模式贡献率为 100% ,对其他失效模式贡献率为0% ;外设总线接口对数据相关失效模式贡献率

50多,对配置(参数)失效模式贡献率为 100%;I/O 引脚对与数据相关的失效模式贡献率按 50%计算。   _ |

89

--- Page 97 ---
GB/T 34590.11一2022

5.3.3.1.4 “验证硬件实现的安全机制的完整性和正确性

如4.8 所述,开发阶段的故障注入仿真是一种有效的方法,用于验证对应硬件安全要求的安全机制
实现的完整性和正确性,以及辅助验证安全故障,以及故障数量和失效模式覆盖率的计算,如 5.1.10 所
述。这些同样适用于 PLD 制造商。

对于 PLD 用户来说,如果需要进行故障注和人,而关于 PLD 用户设计与 PLD 逻辑块映射关系的详
细信息还没有,则可以在映射之前,对逻辑设计执行故障注人。

示例:通过软件测试库,对用户 PLD 设计进行周期测试,对于这些测试是否可以达到所宣称的诊断覆盖率,如果需
要进行故障注入作为依据,那么故障注入也可以在不同的层级执行。例如,从 RTL 设计开始,来描述用户 PLD 设计,然
后对其进行整合,得到参考网表,并执行故障注入。如果参考网表与 PLD 设计不符合,则提供一定理由解释,为什么注
入的故障对于 PLD 设计的假定实现是有必要的。

5.3.3.2 ”PLD 相关失效分析

对于集成电路来说,考虑相关失效是很重要的,尤其是在硬件安全机制或宛余要求在同一组件中实
现的情况下。
注, 杯条所考塌的相关失效分析流程与 4.7 的特性要求是等同的。对于PLD 制造商和 PLD 用户,如果有,表 48 描

述的特性可以和 4.7 定义的步骤一起考虑。

#48 对照 4.7,PLD 制造商和 PLD 用户的相关失效分析特性

步骤(见图 23)                    PLD 制造商                      PLD 用户        -|
B1 :确认硬件和软件要素           定义见 4.7                      定义见 4.7
分析还要考虑可配置逻辑和固定逻辑
分析还要考虑失效对配置技术的影
B2 :确认相关失效引发源           之间的相互作用,包括复位或配置技            _        AG
术相关的作用，                    响,因此可能同时影响多个逻辑块
B6 :确定必要的安全措施,以控制或 Ay ek AS WB TE A Be Ee A A EH 分析还要考虑在逻辑块之间提供隔离
减缓相关失效引发源              辑之间提供隔离的可能性           的可能性
B10 :评估控制或避免相关失效的(措
义见 4.7                    义见 4.7
施的)有效性                    定义见 4                       EH

固定逻辑中的故障导致可配置逻辑的配置丢失。

表 49 和表 50 列出的相关失效引发源,与 4.7 的说明等效。  其他考虑相关失效引发源或其应对措
施 ,都适用于 PLD 制造商和 PLD 用户。

表 49 对照 4.7,PLD 制造商和 PLD 用户的相关失效引发源特性

相关失效引发源 “| PLD 制造商的相关失效引发源             PLD 用户的相关失效引发源
可用时钟网络的潜在依赖性
配置技术失效(例如 ,共享短距或长距公共互连)
共       。       ym
共享资源失效       定义见 4.7               共享可编程 VO 失效
由于外部配置存储器或相关互连失效,导致 PLD 配置的错误
单个物理性根本原因 | 定义见 4.7                 导致 PLD 配置完全或部分丢失的故障(例如,在复位逻辑中)
定逻辑和可配置逻辑之间的
                                      i     PLD 制i      t的工具"。   时见 4.7
开发故障           距离或隔离不充分           错误使用     制造商提供的工具" 。同时见

90

--- Page 98 ---
GB/T 34590.11—2022

R49 HR 4.7,PLD 制造商和 PLD 用户的相关失效引发源特性 续)

相关失效引发源。 | PLD 制造商的相关失效引发源               PLD 用户的相关失效引发源
生产故障           定义见 4.7                rr ty ere
安装故障           定义见 4.7                 定义见 4.7
服务故障           定义见 4.7                 错误使用在线重新配置功能

资源。
”例如,用户错误运用隔离/分离限制条件。

”在 PLD 上下文中 ”共同"不仅是可配置逻辑、固定运辑内部共享资源,而且包括在可配置逻辑轩定过辑癌基训

#50 PLD 制造商和 PLD 用户的相关失效引发源对策

相关失效引发源         PLD 制造商的对策                       PLD 用户的对策                 -]
时钟网络的相关性分析和专门时钟申控
本                配置技术失效分析和后续采用分离/隔离技术
              共享可编程 VO 失效分析和后续采用 LVO 安全协议
运行时 PLD 配置完整性检查(例如,通过 CRC 检查)
| 单个物理性根示原因  lexmar                   复位网络相关性分析和专门看门欧
;                     固定逻辑和可配置逻辑之
                                         义见 4.7
开发故障              间正确的隔离或分离 | 定义见
生产故障              定义见4.7             (使用)PLD 工具手册防止相关性失效的正确指导
安装故障               定义见4.7              定义见4.7                                         |
服务故障               定义见47              限制使用在线重新配置功能
EPID EPH HA ALARM ELMAR MLO MER |
资源。

5.3.4 PLD 安全机制示例

表 51 列出的安全机制示例,可用于解决表 43 所述 PLD 失效模式。
注: 表 51 并非详尽,可使用其他技术,前提是有证据支持所声明的诊断覆盖率。

表51 PLD 安全机制和 GB/T 34590.5—2022 附录 D 对照

安全机制示例
固定功能 IP                      表 34                                                                           |
GB/T 34590.5一2022 表 D,
时名                                    /T 3          202  # D8
片内时钟状态指示。
GB/T 34590.5一2022 # D.7
供电电源
分离供电(电压)层?
数字输入输出 VO                 GB/T 34590.5一2022 表 D.5
模拟输入输出 VO                 GB/T 34590.5—2022 # D.5

91

--- Page 99 ---
GB/T 34590.11一2022

表 51 PLD 安全机制和 GB/T 34590.5一2022 附录 D 对照〈续)

上           要素                                         安全机制示例                           |
wae                              GB/T 34590.5—2022 # D.4
表 34 通过重新配置,实现时间、空间宛余的融合
片外通信                          GB/T 34590.5一2022 表 D.6
配置技术                表 32、表 33 回读通过下载设备下载的内容"
| 用户存储器           表32\表33
| 信号路由能力                 表 35                                                              |

|

”许多 PLD 攻估亲人名生成和管理的资源,还提供时钟功能的监控,并通过相关状态管脚/寄存器,以指示某个时
钟还在正常工作(例如,通过主时钟输入,判断时钟输出是否处于正确的状态)。

， 电压层指电隔离的电压供应平面,可连接到外部电源电压。

. 是指许多可编程器件是否能够检查其配置寄存器内容,并与预期的(特定设计相关)配置内容进行比较。 如果
检测到不匹配,这些功能可以改变输出管脚的状态 ,或7 生中断,以便系统能够做出适当响应。为了提高在线
监控安全机制的可用性,有效的回读测试可对器件内安全相关和非安全相关的元器件划分优先质序。 安全相

L    关元器件可以更高频次进行检查,从而大大缩短失效探测时间。

5.3.5 PLD 系统故障避免
5.3.5.1 避免 PLD 实现中的系统性故障

由于与其他数字组件制造商使用的流程相比,PLD 制造商采用的规范.设计和验证流程没有显著
差异 ,因此可以采用 5.1.9(及表 31 有关)给出的相同建议。

5.3.5.2 ”关于 PLD 支持工具

PLD 相关工具可分为两类:

生产前使用的工具(如 PLD 制造商使用的工具

一一PLD 用户使用的工具。

按照 GB/T 34590.8一2022 第 11 章的要求,分析这两类工具使用的置信度。

示例 1:根据 GB/T 34590.8一2022 第 11 章,因为工具故障可导致被开发的安全相关元素出现错误,所以 PLD 制造
商用于布置和布线的工具可看作为 TI2。如果证据显示,采有 了设计规则检查(DRC) 和使用了合适规则集进行布局与
原理 此对(LVS)检查,如最新的集成电路设计流程中所预见的,能够以高度的置信度检测由工具引入的可能销误，
声称 TD1。在这种情况下,根据 GB/T 34590.8一2022 表 3,可以将其视为 TCL1。

示例 2:根据 GB/T 34590.8一2022 第 11 章,因为工具故障可导致被开发的安全相关要素出现错误,所以 PLD 用户
用于布置和布线的工具可看作为 TI2。 如果后续的硬件和集成测试,错误检测可以达到中等置信度,考虑电路的复杂
性,则可以将其视为TD2。因此,根据 GB/T 34590.8一2022 表 3,可 以将其视为TCL2。如果相应的相关项 ASIL 等级是
ASIL 那么工具供应商可以通过<结合使用提高置信度"和“工具开发流程评信"丙种方法的适当组合对软件工具合林
评判。

5.3.5.3 PLD 用户系统故障避免

就像微控制器一样,对于 PLD 制造商,PLD 是基于标准化开发过程开发的,如采用 5.1.9 中的例子。
以下两种方法是通过示例说明如何提供证据来证明 ,PLD 用户在开发过程中通过使用合适的流程
来避免系统性失效,所采取的措施是充分的:
一一使用检查表(见表 52)
92


--- Page 100 ---
使用与目标器件采用相同工艺姑

14 章)。

GB/T 34590.11—2022

发的类似产品的现场数据(例如使用 GB/T 34590.8一2022第

表 52 PLD 用户避免系统性失效的措施示例

GB/T 34590.5一2022 要求

设计阶段|  技术/措施

目的

7.4.1.6 模块化设计特性

的的   模块化设计特性

7.4.2.4 和鲁棒性设计原则

7.4.2.4 和鲁棒性设计原则

7.4.2.4 鲁棒性设计原则

7.4.4

硬件设计验证

结构化描述与
模块化

PLD 的功能撒述构成,按易于阅读的方式组织,如电路
功能可以在描述的基础上直观地理解,无需仿真工作

HDL 中的设
计描述

以硬件描述语言,如 VHDL 或 Verilog,在上层对功能进
行描述

遵守编码准则

4
严格遵守编码风格 ,带来的好处是句法和语义正确的电
路代码

设计入口

限制使用异步
构造

避免综合过程中的典型时间异常,避免仿真和综合过程
中因建模或设计的可测试性不足而产生的模糊性。

这并不排除对于某些类型的 PLD 实现,异步逻辑还是可
用的;在这种情况下,目的是建议对这些电路的处理和验
证需要格外注意。

异步复位的时间存在风险,因为大量可能的附加要素造
成传导时间不同。由于蜡步复位信号与附加同步要素的
时钟不相关,因此在复位释放掉时,复位信号亚稳态可能
是个问题。是否造成问题,可预料取决于设计和环境因
素,如温度和重置网络的输出

初级输入的同
控制

避免因(信号)建立和保持时间违反,而导致电路动作不
确定

HDL 仿真

通过仿真方法,对 VHDL 或 Verilog 中描述的电路进行

7.4.4

硬件设计验证

模块级功能测
试(例如,使用
HDL 测试台)

流片前验证                                           |

“自下而上?流片前验证

7.4.4

硬件设计验证

顶层功能测试

PLD 验证(全功能)

7.4.4

功能和结构覆
盖率驱动的验
证(验证目标
的覆盖率以百
分比表示)

功能测试期间,针对所用的验证场景进行定量评估。覆
盖率的目标等级被定义和证明

7.4.4

使用代码检查
程序

使用代码检查工具自动检验编码规则(“编码样式?)

硬件设计验证

仿真结果归档

为验证特定电路功能,成功仿真所用的每个数据都要|
归档

TAA

硬件设计验证

IP 集成与
验证

it

4.5

93

--- Page 101 ---
GB/T 34590.11—2022

表 52 PLD 用户避免系统性失效的措施示例 (SE

设计阶段|  技术/措施

GB/T 34590.5一2022 要求

目的

9.4.1.2、9.4.1.3 ”专用措施
10 ”硬件集成与验证

-一

检查 PLD 供 | 在 PLD 设计期阶段,PLD 供应商定义的要求和约束就被
7.4.4 硬件设计验证         应商的要求和     EO’       °
考虑了
约束
PLD 支持工| 对PLD支持工具的输出物进行分析。为消除输出物区
a i         ‘scape onsen | 告和错误,提供论据
区未 结果和| PLD设计的最佳综合,映射放置和布线,所需的定义的
7.4.1.6    设计特1
模块化设计特性        工具的归档。 | 每个约束条件需要归档
7.4.1.6 模块化设计特性 | A 结果的可重现和综合、映射\放置和布线的自动化
Sh ee
，       划 布置 | 最终网表的仿 | 在综合映射.放置和布线之后对网表进行独立验证,包
7.4.     计验证
人4 醒件设计验     和布线 “| 真和时间验证 | 括时间验证
最终网表与参
考模型的比对
ta weet            wer weer ess   ‘
7.4.4 硬件设计验证         aaa tr | OOH RTL 对最绑网表进行功能等性检查
检查)
rane 即使在强压力过程和参数波动下,也能保证所实现电路
7.4.2.4 得棒性设计原则        工艺技术 | 功能的重棒性。在库文件或直 PLD 用户实现,考虑在时
《需要保证 FE | 间分析中保证时间余量
足时间余量
9.4.1.2,9.4.13 ”专用措施         PLD验证   验证 PLD 原型,包括 PLD 正确配置验证(例如使用校验
10 ”硬件集成与验证               和)
PLD &
7.4.5 生产,运行服务和报废 | 成和测试

PLD 集成     PLD 在系统中的验证和集成

5.3.6 PLD 安全文档示例

5.1.11 给出了有关 SEooC WHA
。这些建议也可供 PLD 制造商和
一一PLD 制造商和 PLD 用户之
一一PLD 制造商提供的安全档案的3
e@ 根据 GB/T 34590 的适

件安全文档的建议,这可以合

到“安全手册?或“安全应用说明”

PLD 用户使用,说明如下 。

间明确哪些文档可获得,及向 PLD 用户提供到怎样的详细程度。
要要点是:

用要求,对 PLD 制造商的开发流程的分析结果的说明;

© 根据GB/T 34590 的适用要求,对 PLD 的支持工具的分析结果的说明;

。 在安全分析期间,PLD 用户使用的信息提供(例如,PLD 失效率.PLD 失效模式及其相关
失效模式分布.PLD 中已实施的安全机制的声称的诊断覆盖率等);

e 安全机制的建议或示例,例如有关相关失效等的示例;

e Bi PLD 提供的,用于指导 PLD
一一安全生命周期的了

关项集成者的角色。

94

户正确使用安全相关信息的前提假设列表。
作成果由 PLD 用户提供。工作成果的完整性取决于PLD 用户是否也是相

--- Page 102 ---
GB/T 34590.11—2022

5.3.7. PLD 安全分析示例

Mtoe E eth T PLD 定量安全分析的详细示例。
5.4 SRA
5.4.1 多核组件的类型

有两种类型的多核组件，

一一仅包含相同内核物理实体 PE 的同构多核组件;

一 具有不相同内核物理实体 PE 的异构多核组件,典型示例如具有不同的指令集架构(ISA) 。
示例:图 27 给出了一个通用的同构双核系统的框图,具有 CPU 本地一级缓存和一个裸片内共享的二级缓存。

CPU核及一级缓存               CPU核及一级缓存

总线接口和二级缓存

图 27 ”双核系统通用框图

5.4.2 多核组件在 GB/T 34590 中的含义
5.4.2.1 简介

本条提供了多核安全要求分配的指导,之前这些安全要求是分配给多个组件的。
5.4.2.2 ”多核组件免于干扰(FFD 的说明

如果是在多核的情况下,共存有多个不同 ASIL 等级的软件要素,按照 GB/工 34590.9 2022
第 6 章,需要进行免于干扰分析。

GB/T 34590.6一2022 附录 D 列出的典型故障可作为该分析的起点。

注 1: 本条仅关注在物理实体 PE 中被执行的软件要素之间的级联故障。 干扰也可能由硬件相关失效引起,这种情

况适用 GB/T 34590.9一2022 第7章。

关于对 GB/T 34590.6一2022 中的 D.2.3 “存储?实体的干扰分析,需要考虑对私有资源的干涉情
况。这种类型的干涉可能影响到 PE 的数据或程序区域。

示例 1:私有数据可能是属于某个 PE 的安全相关软件要素的变量:来 自其他 PE 的这些变量的损坏导致软件的故
障。 在这种情况下 ,读写监控的安全机制和确保访问独占的安全机制,有助于避免干扰。 该例子与软件干扰有关(即由
软件错误引起变量损坏) 。  干涉也可能由硬件相关失效引起,这种情况适用 GB/T 34590.9一2022 第 7 章。

示例 2:私有程序区域可能与非易失性存储器内的程序损坏有关。 在这种情况下,限定只可以从较高 ASIL 等级要

95


--- Page 103 ---
GB/T 34590.11一2022

素进行编程的机理,有助于避免干扰。该例子可用于与软件相关的干扰(当程序损坏是由软件错误引起的,例如错误的
权限导致软件改写了程序存储) 。这种情况适用 GB/T 34590.9一2022 第7 章。
这种类型的干涉也会影响不同 PE 之间共享的资源。
示例 3:多个内核使用 CAN 外设与其他 ECU 交换信息。干扰会导致错误的信息传输。在这种情况下,使用可靠的
端到端保护机理(例如 GB/T 34590.5一2022 表 D.6 列出的机理)可以帮助检测干扰。
示例 4:将读取和监控外部传感器的任务分配给软件。初始要求划分为 ASIL X。在后续开发步骤中,该要求分配给
软件要素 software_mon.1,ASIL Y(X)和软件要素 software_mon.2,ASIL Z(X) 。相关失效分析分析说明 ,共享资源(内
核.RAM 和软件驱动程序“软件外设”将传感器值传到 software_mon.1 和 software_mon.2)的问题,可能严重影响到独立
性要求,比如在 software_mon.1 和 software_mon.2 之间造成存储时间、执行或信息交换的干拢。在此示例中,共享内
核问题的解决,可通过将 software_mon.1 和 software_mon.2 映射到两个不同的物理实体来解决,如非共享内核。存储
干扰方面通过操作系统配置的存储保护单元 MPU,对存储进行封装来解决。在这种情况下 ,操作系统也是一种安全机
制,保证 software_mon.1 和 software_mon.2 之间的独立性,所以需要按照 ASIL X 进行开发。  共享软件资源“软件外设”
的问题 ,按照初始 ASIL 等级(即 ASIL X)进行开发,可以得到解决。
根据 GB/T 34590.6一2022 中的 D.2.2 对“时间和执行?实体的干涉,需要考虑的主要情况,是影响
内核的程序执行延迟或正确编程顺序的干涉。
示例 5:多个内核使用 CAN 外设与其他 ECU 交换信息。如果处理较低 ASIL 等级任务的 PE 连续请求来自 CAN
外设的传输,则在另一个核中运行的较高 ASIL 等级任务不能接收和/或传输所需信息。时间监控机理(例如,使有
GB/T 34590.5一2022 表 D.8 列出的安全机制的原理描述)可以帮助识别这种情况 。
注 2: 5.4.2.3 描述了与时序相关的其他要求。
根据 GB/T 34590.6一2022 中的 D.2.4 对“信息交换?实体的干涉“存储?或“时间和执行”的失效带
来的干涉,有可能是不同 PE 之间的信息交换失效导致的。
示例 6:非安全相关内核发出的消息,被解读为安全相关(伪装故障) 。
注 3: 使用鲁棒的端到端保护机理(例如,GB/T 34590.5一2022 表 D.6 列出的机理)可以帮助检测干扰。
当对软件分区(例如,功能或要素分离,以避免级联失效)来实现软件组件之间 的免于干扰时,可采
用 GB/T 34590.6一2022 中的 7.4.9.
Hypervisor 管理程序等技术可以帮助实现软件分区(例如参考文献L37]和[18]) 。
注 4: 也可采用其他技术,如微内核(例如参考文献L[25]) 。
在涉及管理程序技术的多核安全分析中 ,以下几点值得考虑。
一虚拟化技术可以支持保证多核运行的软件要素之间免于干扰的观点。软件层面需要进行相关
失效分析 ,通过考虑 GB/T 34590.6一2022 附录 D 列出的失效模式得到支持。
注 5: 虚拟化技术在免于干扰方面的好的效果可能会因为监管软件中的系统故障而达不到预期的效果。同
样,支持虚拟化技术的硬件资源(如存储管理单元)或相关共享资源的硬件故障,也会对虚拟化技术造
成影响。按照 GB/T 34590.9一2022 第 8 章描述的方法,对这些故障进行分析,而 5.1 给出数字组件专
门指导意见。硬件相关失效也会影响虚拟化技术,这种情况适用 GB/T 34590.9一2022 第7章。
注 6: 如果将任何管理功能分派给软件分区中的任务,那么注 5 提到的分析也(相应)扩展到分区。
一一虚拟化技术通常无法充分防止或探测影响多核的永久性故障或瞬态故障。
注7: 如果随机故障破坏虚拟化过程中的强制软件分区,则虚拟化技术可能探测这些故障。根据
GB/T 34590.9一2022 第 8 章描述的方法,可以通过逐案详细分析来证明特定硬件失效模式的探测。数
字组件专用指南见 5.1。

5.4.2.3 “多核组件的时间要求

GB/T 34590.6一2022 包括与执行时间要求有关的条款,例如:

一_GB/T 34590.6一2022 中的 6.4.2e)要求软件安全要求规范考虑时间约束;

—_GB/T 34590.6一2022 中的 7.4.13 要求对嵌入式软件所需资源进行使用上限的估算(包括执行
的时间)，


--- Page 104 ---
GB/T 34590.11一2022

一一CB/T 34590.6一2022 中表 10 的脚注 c)表明硬件和软件之间关系可能影响,例如,处理器平均
和最快性能、最小或最大执行时间;
——GB/T 34590.6一2022 附录 D 将时间和执行失效模式(包括错误分配执行时间)描述为软件要
素之间干扰的潜在起因 。
多核可能会受到时序故障的影响(见参考文献[37]) ,因此通过专门的分析和适当应对措施的实现，
可以考虑前面所列条款。
示例 1:在识别可能违背安全目标的时序故障的专门分析中,其典型方法是基于执行时间的上限估计(例如参考文

献[19]) 。
示例 2:探测违反时间要求的典型硬件应对措施是看门狗 .定时监控单元和特定硬件电路(例如参考文献[37]) 。基
于软件的应对措施也是可能的(例如参考文献[16]) 。

5.5 传感器和转换器
5.5.1 传感器和转换器术语

如 GB/T 34590.1一2022 中 3.172 的定义,转换器是将能量从一种形式转换为另一种形式的硬件元
器件 ,是汽车功能安全里需要考虑的关键要素。输出能量形式相对于输入能量形式的量化取决于转换
器的灵敏度。输入能量包括存储在化学键内的能量。

传感器要素至少包含一个转换器和一个硬件要素,其中硬件要素用于支持、.调制或进一步处理转换
器的输出,以用于电气/电子系统中。

示例 1:直流偏置.放大、滤波。

转换器和传感器之间的关系如图 28 所示。

注1: 图 28 中的转换器可以是一个单独的组件 ,支持电路可以是一个单独的或多个组件。转换器和支持电路的功

能共同构成传感器的功能。

传感器

 28 传感器和转换器之间的一般关系

与其他电气/电子要素一样,传感器可以由元器件和子元器件组成,并且具有不同的复杂性。
示例 2:由转换器和放大器构成的具有模拟输出的半导体组件。
示例 3:由外壳、带数字信号处理和数字输出的传感器 IC ,必要的外部组件(例如电阻器,电容器) 和与线东接口的连
接器所组成的要素(见图 29) 。在此示例中,传感器 IC 和其他要素都可以被归类为传感器,但位于不同的层级。
注 2: 本条中的术语”转换器"特指那些使用半导体工艺技术制造的转换器,包括微机电系统(MEMS) 。本条中的术
语*传感器"特指那些包含上述的转换器的传感器,并具有电气输出。
传感器可以通过各种方式进行分类,如参考文献L[53]所示 。

97

--- Page 105 ---
GB/T 34590.11一2022

量块

固定支架/点
弹簧
叉指

盖子
其他

补偿
抵消

输出驱动器
微控制器

传感器芯片

图 29

5.5.2 ”传感器和转换器的失效模式

5.5.2.1 总述

复杂的分层传感器示例

在本条范围内,每个转换器的输出都在电气域内。任何原因造成的转换器失效模式都将是电气失

转换器的信号路径中任何要素的失效都可能对传感器输出产生影响。

转换器的失效模式可以通过 4.3.2 提到的方法导出。

表 53 包括各种不同类型和复杂度的转换器通用的失效模式(与测量、检测手段.转换手段等无关) 。
该表只是转换器的电气失效模式的示例,并不详尽,因为转换器的电气失效模式取决于特定转换器的类
传感器信号路径中包含的数字或模拟支持电路的失效模式在 5.1 和 5.2 中有相关介绍。

转换器的失效模式表现为与传感器标称输出的偏差。传感器的失效模式也源于转换器输出和传感
器输出之间的信号路径中的支持电路的故障。转换器的失效模式与传感器输出的失效模式之间的相关

型和功能。

AIDEAT TEA
表 53

分析,以识别每种失效模式。
包括转换器失效模式对系统输

模式取决了

分配给传感器的安全要求。通

-传感器中转换器的具体实现方式。按照 GB/T 34590.5一2022 表 D.1 ,需要对实际传感器类

凸的可能的影响。这些影响是否被认为是传感器的相关失效
常只要偏差是可预测的,就可以在系统或要素层面评估指定

范围内传感器标称性能的偏差。任何超出预期范围或行为模型的性能偏差都可能导致违背传感器的安
表 53 ”转换器失效模式示例(电气)
技术规范                失效模式                                 描述
偏移超出指定范围              在没有激励(输入能量)的情况下 ,转换器输出偏离理想值
偏移                温度偏移误差                 温度偏移误差超出规定限值
偏移漂移                     偏移值随时间而变化
动态范围           超出范围                    转换器输出超出规定的工作范围
灵敏度过高/过低              灵敏度偏离超出规定的限值
eee”         Bai                         由于机械和电气失效(例如,粒子短路、.粘滞) ,灵敏度为堆

98

--- Page 106 ---
GB/T 34590.11一2022

表 53 ”转换器失效模式示例(电气) (续)

技术规范       失效模式               描述
灵敏度偏离其指定范围内的数学关系,包括不连续性或输
参数
二参数灵答度        出响应的削波
灵敏度(增益)
噪声,重复性差       克服动态本底噪声所需的可变阔值
温度敏感度误差       因温度引起灵敏度偏离超出规定的限值
-一

注:  系统层面可能产生的影响包括切换阔值不准确、切换阔值随温度变化,切换阔值随时间变化\功能丧失 切换
阔值不准确\相移(超前或滞后) 占空比变化、输出切换阔值的变化.切换 闭值随温度变化`相位随温度偏移、
空比随温度的变化。

示例:典型的基于摄像机的图像传感器可以由以 下元器件和子元器件组成:像素阵列;模拟链、时钟和电源;配置和
标定电路;存储器包括 RAM、.OTP;特殊电路;数字控制;接口。 数字控制\存储器和相关接口的失效模式按照 5.1 的描
述进行分析 ,而模拟链、时钟和电源的失效模式按照 5.2 的描述进行分析。以下是根据表 53 列出的类别给出的可能影
响像素阵列及其余元器件和子元器件的失效模式示例;

一特定失效模式:摄像机故障(作为阵列的主要故障导致全图像故障) .单个图像单行入失或水平线失效.单个图

像单列丢失或垂直线失效、图像帧丢失

一 与灵敏度(增益)有关:图像中像素数据丢失或比特位损坏.图像中的噪声;

一一与偏移有关:水平或垂直的图像移位;

一 与动态范围有关:曝光不足或过度曝光的图像/像素,包括与动态范围相关的问题。

5.5.2.2 ”生产过程和失效模式

基于半导体的传感器和转换器的制造是多步骤过程,包括许多机械工序,例如晶片研磨/减薄、锯、
拾取和放置、裸片粘接 .引线键合裸片堆琶和封装。由这些过程引 起的机械应力可以影响材料特性,例
如会导致设备参数的波动的材料电子迁移率。 转换器/传感器的技术规格,例如偏移直接受到组装过程
的应力的影响。 在机械生产过程之前没有表现出特定失效模式的传感器或转换器在该过程之后不能保
证没有该失效模式。

在供应商发货之前,通过多种方法对传感器标定,使得他们的技术规范(例如偏移灵敏度)集中在
各自的范围内。 然而,供应商的生产过程并不是由组装引起的机械应力的唯一来源。直接客户的生产
过程以及在供应链下游的那些生产过程,可能引入机械应力或其他可 能导致传感器的某种失效模式的
环境因素。 这些工艺包括但不限于表面安装,夹紧、拾取和放置回流焊和数形涂层工艺。 如果可能,在
每个连续的供应商的生产流程的最后阶段之后,需要验证转换器/传感器运行是否符合规范

表 54 列出了可能由装配过程造成的传感器/转换器所发生的失效模式,但并非详尽。 在设计阶段
需考虑检测任何由 这些过程引起的传感器性能偏差的能力以及偏差减轻措施,以确保足够的鲁棒性。
〈例如偏移消除,灵敏度调整和测试模式) 。 有关在开发阶段避免系统性故障的更多信息,见 5.5.5。

表 54 在生产过程中可能会引入的传感器异常

生产相关的失效模式        可能影响                  可能原因

灵敏度偏移                  不准确的切换闭值,相移偏移 | 机械应力(压电电阻)温度引起的机械应力、机械短路或
占空比偏移           开路(例如破碎的金属.异物.JILD 空除)、陷阱电荷、跌

BEEK        系统丢失            落\冲击\压缩/减压、振动,水分侵入、\温度循环引起的闻

偏移                  切换阔值不准确             性变形`材料固化

99

--- Page 107 ---
GB/T 34590.11一2022

5.5.2.3 ”微机电失效原

MEMS 传感器用于各种应用中,并采用机械探测的方法,通过典型的弹性电(基于运动)转换方式
来感知环境。由于转换方法是机械的,因此转换器的性能直接受其物理结构和结构中与标称规格偏差
的影响 。

图 30 和图 31 是通用 MEMS 转换器的图示。图 30 显示了通用 MEMS 转换器的各个元器件,包括
电极 .质量块.固定支架、弹答和电容器极板。 图 31 显示了侧视图的其他细节 ,包括空腔、密封盖和防粘
连涂层。这些元器件的任何非理想的物理/机械特性都会对转换器输出产生(电)影响。

标引序号说明
1    密封盖，
2一一防粘连

密封腔 :加    :压或负压)，

3          :(正压

4一一质量块:多晶硅薄膜(如悬辟)，
5一一固定支架;

6一一硅衬底。

图31 MEMS 转换器示例(侧视图)
表 55 列出了 MEMS 转换器的一些常见机械失效根本原因以及相关失效模式,但并非详尽。

100

--- Page 108 ---
GB/T 34590.11一2022

表 55 MEMS 转换器的失效根本原因以及相关失效模式示例

机械失效根本原因 “| 。 转换器失效模式                       描述
MEMS 运动转换器通常设计有一组弹短,以提供机械定位,建立线性
灵敏度并限制行程。如果该组中的一个弹傣破裂,则质量块变得不平
wee         WORM      (95 BEA 5 RARE TE We AI TE WRU IA DE
无约束,导致非线性灵敏度
MEMS 运动转换器通常设计有多组电容又指,用于感测质量块运动。
又指断虱                       灵敏度与器件总电容成正比,后者是每个单个又指电容的总和。如果

又指断独,则总电容减小,导致灵敏度的降低和偏移的漂移

PALE AE i BS a                                 一     二

移 .传感器动态恋化| 由于 MEMS 用结构内部存在密封气体分子,又指之间的间隙提供空气

二用大          动力学阻尼。灵敏度与密封气体的压力成比例。如果密封性被破坏，
则压力降低,导致灵敏度增加,最终改变传感器动态性能(例如截止频
率的变化)
MEMS 压力转换器通常设计为薄膜型,用于在压阻元件上施加应力或
薄膜破列                              改变电容问隙。 如果隔席破裂,可能会发生灵敏度的偏移或完全失去

灵敏度,从而导致卡浇到地的故障

偏移漂移、卡江     汪汪.

出定支时大机                          限制行进距离的类似结构。如果固定支架或行程限制器破裂,则质量

块会偏离方向或行进到与性的内表面接触的允许边界之外,从而导致
卡潜故障

本         颗粒物能够引入多种失效模式,这取决于颗粒的导电性和它所接触的

间参数灵秘度       转换器的各个部分。如果颗粒是导电的,它可以将元器件短接在-起，

颗粒物            hase           sO A a LH 5-7 Bh I

ne             HEB UL ts eSB AS Je A — A A A BH. ee PL
A 2 5 YA / A 2

ae       RUSK He RE / RY Ae MA BI RE

连涂层       非参数                     SRE           3
al    te      表面,这是由于用于防止这种效应的涂层异常造成的
灵敏度
toteun       机械过应力的来源可能包括冲击疲劳、振动.腐蚀或电过应力(EOS)
一般机械过应力。 | 做洒           或静电放电(ESD)的影响,导致 MEMS 传感器元器件或子元器件的结
‘on         构损坏

|

5.5.3 ”传感器和转换器的安全分析

5.5.3.1

确定和分配基础失效率的注意事项

在确定集成转换器的失效率并将基础失效率分配给转换器和支持电路时存在一些特定的挑战。 进

行定量分析时,需要考虑以下几点，
一 无源转换器占据了相当大比例的裸片面积,其中还包括有源电路;
示例 1:基于霍尔单元的传感器。

注 1: 有源要素和无源要素之间的失效率可能存在差异， 同样的,几何形状较大的器件与几何形状较小的器

101

--- Page 109 ---
GB/T 34590.11一2022

件失效率也存在差异 。

一一在有源电路上方制造的转换器不占用有源裸片的区域;

示例 2:GMR(巨磁电阻) 。
于 MEMS 技术的发展迅速,因此
一一转换器失效率分布类型取决于结构;

示例
一一转换器可以在没有支持电路的情况下组装，

手册通常不覆盖 MEMS 要素;

3:用于压力传感器的 MEMS,具有腔体,相对较大的隔膜和小型压电转换要素。

此不能使用常用的可靠性标准来确定基础失

于新技术,缺乏现场数据并且可靠性数据有限;

一一转换器与支持电路的失效率可以从不同的源得出。
注 2: 如果失效率不是来自相同的源和条件,则需要适当的换算。

在各种情况下 ,确定传感器的基础失效率以及如何将失效率分配给转换器要素的方法需要基

理和文档化的理由。

mp

示例 4:以下是确定新 MEMS 转换器失效率的方法示例(无现场/可靠性数据)。

1) 从已确定的 MEMS 器件的失效模式开始，
已确定的数据分布(例如现场返回或其他类似的可靠
2) ”确定每种失效机理的基础失效率。

3) “对于每种失效机理,分配一个敏感因子,将设计/评估

其包括总体失效率、.失效机理(例如颗粒物、粘连、空腔破裂)和基于

性源) 。

下的转换器与用于导出上述步骤 1 和步骤 2 中的数据的

转换器进行比较。该敏感因子对参考转换器与评估中的转换器之间的相对风险进行评估,例如更高\更低或

相同。
4) “将来自步骤 2 和步骤 3 的数据组合起来 ,为评估中的

转换器的每个失效机理产生加权失效率。

5) 应用来自步骤 1 的失效模式分布以产生新的 MEMS 转换器的单个预测失效率。

注 3: 这只是一个示例方法。所定义的程序既不详尽也不
 适当证据证实的基本原理。

5.5.3.2 ”传感器和转换器的相关失效分析

如果要求独立性或免于干扰,则按照 4.7 描述
感器的相关失效引发源示例。

局限,也不限于 MEMS,并且假定基于已经文档化并通过

的流程执行相关失效分析。表 56 给出了各种类型传

表 56 传感器和转换器的相关失效引发源

一                  1
4.7.5 定义的相关失效引发源类型                               示例
共用的标定和/或配置资源(例如,用于控制基于 CMOS 的
由于共享资源的随机硬件故障产生的相关失效引发源    图像传感器的 EFUSE)
由于随机的物理性根本原因产生的相关失效引发源     时变噪声或固定模式噪声
长时六     寸热 .潮湿或强烈阳
由于环境条件产生的系统相关失效引发源         时间蜗在过执`潮湿或强烈用泊下
静电放电
由于开发类错误产生的系统相关失效引发源          图像传感器设计错误
由于生产类错误产生的系统相关失效引发源          传感器制造缺陷
     1                  、            磁传感器的目标轮离轴(偏心)安装
由于安装类错误产生的系统相关失效引发源            图像传感器的镜子安装位置错误                  _|

用以评估控制或避免传感器和转换器相关失效的
导得到。
102

有效性的方法,可以从 4.7.5.2 描述的典型方法推

--- Page 110 ---
GB/T 34590.11—2022

5.5.3.3 ”定量分析

对于传感器, 关于硬件架构度量的评估和由于随机硬件失效导致违背安全目标的评估的定量分
析,对比其他硬件要素,没有程序上的差异 。

显著差异是在分析中要纳入转换器要素,因为传感器安全要求的违背与转换器要素的失效模式十
分相关。对于定量分析将考虑以下几点:

一一颗粒度级别(如何将其分类为元器件或子元器件);

一一量化的失效率及其来源;

注: 可靠性和 HTOL 测试可用于推导出除手册数据之外的,关于转换器的新技术 .新应用和实现技术的失效
率。另见 4.6.1.6。

一一失效模式分布;

一一包含传感器特定的安全机制(见 5.5.4) 。

按照 GB/T 34590.5一2022 第 8 BAI GB/T 34590.5一2022 第 9 章对半导体元器件和机械元器件
的电气失效模式进行定量分析。

按照 5.1 中针对数字电路和 5.2 中针对模拟电路的指导进行支持电路的定量分析。
5.5.4 ”传感器和转换器安全机制示例

表 57 列举了传感器/转换器一些通用的安全机制的示例,对在评估环境中的转换器要素起独特

作用

由于传感器包括多种数量和类型的支持电路,因此这些安全机制是分别对于 5.1(关于数字)、5.2
(关于模拟)和 5.3(关于 PLD)所含任何模拟或数字安全机制的补充。

表 57 包括的示例并不详尽,也可以使用其他技术。提供支持声称的诊断覆盖率的理由。

注: 不可能为传感器/转换器的诊断覆盖率提供通用指南,因为诊断覆盖率很大程度上取决于具体的技术,电路类
型以及用例。

表 57 ”传感器/转换器的安全机制示例

安全机制/措施                      参阅技术概述                              各注                    |
高压密封质量滤波器                                5.5.41          MEMS 特定实现                            |
宛余隔膜                                            5.5.4.2          MEMS 特定的片上校准参考
偏移抵消                                                5.5.4.3          允许偏移优化
转换器特定的自检                                   5.5.4.4          各种测试信号路径完整性的方法
自动增益控制                                       5.5.4.5          允许低水平的环境激励并增加动态范围
灵敏度调整                            5.5.4.6      使灵敏度居中                      ]
MEMS 特定的非电气/电子安全措施         [sar           评估 MEMS 转换器物理特性的措施         国

5.5.4.1 密封质量滤波器

目的:提供一种低通滤波器机理可以抑制噪声,否则噪声可能会混人有用的频段。 常用于 MEMS
加速度计转换器。
描述:用大于大气压力密封的防护质量室可以抑制环境引起的 MEMS 转换器元器件的移动。
示例:MEMS 转换器可以由多组“杭”齿组成,其间隙由精密公差限定。由于防护质量室在压力下密封,周 围气体呈
现挤压膜阻尼效果 ,类似于减震器,过滤高频振动。较高的压力会捕获更多的气体分子,会降低截止频率。 较低的压力
103


--- Page 111 ---
GB/T 34590.11一2022

捕获较少的气体分子 ,允许更高的截止频率。

5.5.4.2”宛余隔膜

目的:提供永久性参考,以便与系统的主要转换要素进行比较。
描述:包含一个参考转换器,以便将由于环境因素而允许移位的主传感隔膜与相同但不可移动的隔

膜进行比较。常

MEMS 压力转换器 。

示例:MEMS 转换器可以被制造成具备一个不(随压力)位移的“挛生转换器,其在相同的工艺步又和临界尺寸下
同时形成,并且受制于相同的工艺公差。因此,诸如灵敏度之类的由温度或施加的电压引起的共因变量将被共享并且在
数学上相互抵消,使得对比位移与非位移反应成为采样到的唯一剩余差异。

5.5.4.3 ”偏移抵消

目的:最小化转换器输出的偏移。

描述:有各种硬件和软件方法可用于消除
取决于所用转换器的类型。

日转换器的非理想特性引起的内置偏移。所选择的方法

示例:线性磁传感器在没有磁场的情况下提供特定的 VCC/2 静态电压。在每个上电周期运行标定程序,以在没有
磁激励的情况下量化偏移电压。存储该值并用于调整在操作模式下获取的读数。

55.4.4 ”转换器特定的自检

目的:提供评估特定类型转换器的方法。

描述 :由于转换器对环境有反应，
有挑战性的。有多种方法通过自

此在没有环境条件的情况下评估传感器/转换器的完整性是具
检来激励转换器,这些测试的准确性和可用性取决于所用转换器的具

体类型和所评估的技术规格。通常,通过测试对整个信号路径或隔离信号路径的一部分评估完整性,例

如靠近转换器的模拟前端或经过数字处理的后端。
示例:MEMS 转换器可以包含两组感测电极,以相反的极性电连接。两个绝对值的求和设置为零(在指定的公差范
“围内),且与 MEMS 机械运动无关。超出允许零范围的值将表示质量块或传感电极完整性的不平衡或破裂。

5.5.4.5 自动增益控制

目的:在低等级的环境激励
描述:通常 ,转换器的电输

下支持传感器功能。
会被放大 ,以便进一步

于传感系统。自动增益控制(AGC)人允许根据

转换器输出信号的幅度调节转换器的放大增益。当转换器输出电平较低时增益增加,当转换器输出电

55.46 灵敏度调节

平较高时增益降低,以允许更大的动态范围。

ca

目的:将灵敏度保持在指定范围内

描述 :在传感器工作温度范

有多种方法来调整转换器的灵敏度以应对环境波动。
示例 1;使用由电流激活的征加热器来保持 MEMS 元器件在温度范围内的灵敏度。
示例 2:通过改变流经霍尔单元的偏置电流以保持对温度的灵敏度。
示例 3:向 MEMS 又指施加静电电势,以造成电阻尼和运动并降低灵敏度。
示例 4:连接到 MEMS 的组件具有内置温度传感器。基于温度信息,对 MEMS 的灵敏度变化进行正确补偿。

5.5.4.7 MEMS 特定的非电气/电子安全机制

目的:提供 MEMS 转换器元器件

围内,传感器/转换器的灵敏度是在指定范围内的,以确保准确的输出。

的机械安全机制。

描述:在大多数情况下 ,通过电子装置(在信号链的转换器接口之后)探测转换器中的非电气失效是

104

--- Page 112 ---
GB/T 34590.11一2022

基于估计失效对信号本身的影响来完成的。在这些情况下 ,通常不可能直接观察失效,因此只能使用推
断来确定转换器是否发生了失效[见图 32 b)] 。这种推断方法的性质可能会导致误检或漏检。

示例:转换器的量程内故障。

除了转换后级的电气或电子技术之外,还有其他的方法和技术可以永久地用于 MEMS 转换器内，
以直接检测或控制转换器本身的失效模式[见图 32 a)]。例如,可以在转换器内使用附加的机械或光学
机理(例如参考文献[54]和[55])作为安全机制,例如简单的止动或悬浮的悬臂又指。

这些简单的机械机理可以包括单独的信号输出,以允许转换器在探测到失效模式时进入安全状态，
从而将转换器从系统中特定安全目标或硬件要求的相关失效引发源中去除。这可以是任何专用措施或
传统电气/电子安全机制的补充,并且可以潜在地提供针对转换器内的随机和系统故障的覆盖率。

可以在诊断覆盖率的应用中定义这种非电气/电子安全机制。非电气/电子安全机制为特定用例提
供的诊断覆盖率水平需要领域专家进行合理的工程评估,以获得适当值,并将每个基本依据和验证活动
完整文档化并包含在安全档案中。一旦经过验证和确认,组件中的这种非电气/电子安全机制可以有助
于系统或要素达到给定安全要求或安全目标的 ASIL 等级。

安全机制

i
i
| 转换边界
a) ”机械的(非电气/电子)安全机制           b) 电气的安全机制

图 32 机械探测和电气探测推断转换器失效之间的区别

5.5.4.8 ”传感器的专用措施

如 GB/T 34590.5一2022 中的 9.4.1.2 和 9.4.1.3 所述,可以考虑采用专用措施来确保在评估违背安
全目标或要求的概率时声称的失效率。
传感器和转换器的专用措施示例包括，
过设计传感器或转换器的元器件或子元器件以获得鲁棒性(例如电气或热应力等级);
一一对关键传感器或转换器规范进行特殊样品测试或 100%%生产测试， 以降低发生失效模式的
风险;
一一布局相关措施;
示例 1:配置四个霍尔单元,以最大限度地减少与压力相关的偏移。
调整键合焊盘顺序 ,以最大限度地减少交互机会;
示例 2:共模杂散电容或漏电流 ,以影响开关电容质量块移动。
一一工艺措施。

示例 3:使用湿蚀刻代替干蚀刻技术来去除掩还氧化层,从而产生更光滑的表面并增加 MEMS 元器件的
强度。

5.5.5 ”关于避免传感器和转换器的系统性故障

除了 5.1.9 和 5.2.5 中针对数字和模拟组件所描述的内容外,表 58 描述的措施可用于传感器和转
换器。

105

--- Page 113 ---
GB/T 34590.11一2022

表 58 在传感器或转换器的开发期间实现符合 GB/T 34590.5一2022 要求的技术或措施的示例

GB/T 34590.5一2022 要求“ | 设计阶段     技术/措施               目的        |
通过专用测试验证传感器或转换器的机械、
7.4.4 硬件设计验证     验证 | 内部接口验证      机电、光电、磁性元器件与相关模拟和/或数
字元器件之间的正确集成
硬件集成                              测试封装(例如像镜子这样的支持元器件)对
10.5.1 fi   A
硬件集成和验证    和验证， | 测试封装的影响      erent
减轻诱导应力的影响。为了确保分析的有效
性,要显示 FEA 结果与产品开发后期或早期
7.4.4 硬件设;  证      设计“   有限元   (FEA)
wire        °    有限元分析        样品或早期产品中可获得的测量值之间的相
关性
eee        ax | pMea          考虑转换器失效模式的完整性和正确性,包
括失效模式、分布及其对传感器输出的影响
as       ns         ns        考虑传感器/转换器电气特性的制造工艺变
7.4.2.4          A       rt        i
重棒性设计原则 | Bt        可制造性设计             ‘bau eet
设计必要的硬件,以便全面评估转换器性能
7.4.4 在  ii  i       设计     Wit  a
硬件设计验证         Ri      可测试性设计          和传感器/转换器安全机制
芯片生产
7.4.     aT.
fame SEP TBAT MIE A) 中安全相 | 光学图案检测,以检测和 | 将半导体工艺的特定层与参考几何形状进行
9 9 1 二用捕捞| 关的特殊 | 别除早期失效       光学比较,以便检测图案异常现象
特性
评估硬件 | 环境测试以模拟实际操作 | 执行扩展可靠性测试,模拟使用环境条件。
10.5.1            i   局
0.5.1 硬件集成和验证活动 | 要素 | 条件            如,振动试验
硬件集成| 针对具有环境激励的传感 | 能够将传感器/转换器暴露于其感测的环境
10.5.  ii         i   局
0.5.1 硬件集成和验证活动 | 验证 | 器的独特测试       激励中,例如加速度、磁场.压力

55.6 ”传感器和转换器的安全文档示侦

传感器和转换器的安全文档是根据数字组件(见 5.1.1 DA

包括以下内容。

一一基础失效率,包括评估时的假设和理由。
注: 如果基础失效率显示失效率如何分布在可能影响传感器和转换器的不同故

模拟组件(见 5.2.6)所述的文档制作的，

障模型上 ,则非常有用。

示例:对于基于图像传感器的相机,提供像素阵列故障可影响单个像素、整列、整行,多个像素或完整阵列的百

分比。

一一转换器失效模式列表,具有终端影响

失效模式分布。

一一用户信息,如安全手册或安全应用笔记,特别强调以下内容:
e 集成在设备中的安全机制及其可用性;
e 可能影响设备安全特性的配置或标定参数(和相关程序);
e 影响功能安全的生产相关说明。

106


--- Page 114 ---
GB/T 34590.11—2022

Mt 录 A
(资料性)
有关如何使用数字失效模式进行诊断覆盖率评估的示例

A.1 DMA 安全机制评估示例
A.1.1 用例描述

以下是此示例中考虑的 DMA 用例:
一一通信外设每隔 X 毫秒接收一条消息;

一 一旦消息被通信外设接收,它就触发 DMA 请求;
——DMA 将消息从外设接收缓冲区传输到 RAM 区域;

一-总是传输到相同的 RAM 区域,独立于消息内容;
——DMA 完成传输后 ,会触发一个 CPU 中断;

一 CPU 根据消息 ID 将消息复制到RAM 中的另一个缓冲

A1.2 安全机制的描述

x

在此示例中,下列安全机制可用于监控 DMA 活动是否正确。
SafMech_01 _DMA_MPU:定义可通过 DMA 访问的存储器区域的    目存储器保护单元，
e 写访问仅限于目标地址;
e，读取访问仅限于源地址。
——SafMech_02_E2E_Protection:
© DMA 传输的消息采用以下机制进行端到端保护;
覆盖数据内容、消息 ID 和消息计数器的 8 位 CRC;
WB IDG fi);
消息计数器(4 位);
e 在2一16个消息 ID 中,只有 12个ID 是有效的;
© 计数器达到最大值 0xF 后重置为零;
© 接收到数据传输完成信号后,CPU 将消息复制到另一个 RAM 区域。DMA 无法访问此存
储区域。在 CPU 执行复制操作之后,检查 E2E 保护机理。应用 程序只使用此副本,不使
用DMA 的目标地址中的数据。
SafMech_03_Timeout_Mon:数据传输应该是周期性的,系统知悉数据传输的频率,从而监测
在规定时间范围内是否有数据传输发生。
SafMech_04_IR_Source_Mon:在中断请求的情况下,这个安全机制将检查触发是否来自合
法源。

A.1.3 ”失效模式的定义和诊断覆盖率的估算

根据描述的用例和安全机制,定义了 A.1.3.1一A.1.3.4 的失效模式,并可以估算以下诊断覆盖率
的值。

A.1.3.1 DMA_FM1:请求的数据传送未发生
由于在指定的时间范转 内没有数据传输完成信号 ,此失效模式可以被 SafMech_03_Timeout_Mon

107


--- Page 115 ---
GB/T 34590.11一2022

探测到。FMCowA rw 估算为 100%.

A.1.3.2 DMA_FM2: 32 ie BR T Rew

DMA 将数据从源地址传送到目标地址。

其指示了数据传输的完成。取决于源

也址的内容,传输

每个可能的错误状

的数据可能是以前的消息CDMA_FM2.1)或随机值(CDMA_FM2.2六白噪声”模型,即

态都是等概率的) 。
更多详情如下 。

一_DMA_FM2.1:通过 E2E 保护机制(SafMech_02_E2E_Protection)中的消息
可以检测是否是之前的消息。FMCnwa wz估算为 100%% 。

一一DMA_FM2.2:在随机值的情况下 ，

e 随机匹配合法 CRC 值的概率 cnc ,legal 为 1/2 ;

e@ 随机匹配合法 ID 的概率 pm ,lega

e 随机匹配正确计数器值的概率 P comer ,legal 为 1/2

为 12/16;

@ 下MCpwA_Fvz2 估算为 1一zs ,因此等于 99.98%.
为了准确估计总体失效模式覆盖率 ,本文件对两种失效模式 DMA_FM2.1 和 DMA_FM2.2 之间的

失效模式分布进行了估算。

值:FMCowA pw 和 下MCpwa rw估算值为 99.98 %%。

A.1.3.3 DMA_FMG3 :数据传输过早/过晚

为了评估,更详细的失效模式如下 。

一DMA_FM3.1:在正确请求之前触发数据传输。此失效模式等同

步评估。FMCowa ma估算为 100%%。

计数器或消息 ID

为 2 个值中只有一个值是正确的);

于这两个值都很高并且非常接近,因此忽略了对这两种失效模式分布的估算,并且仅使用较低的

F DMA_FM2 ,此处不再进一

一DMA_FM3.2,在正确的请求之后过晚触发数据传输。根据延迟的不同,其影响可能是下列情

况之一。

© DMA_FM3.2a:根据通信外设不同,消息可能在被 DMA 提取之前被后

可能无法接收到后续消息。这两和

续消息覆盖,或者

情况都会导致消息丢失。这种情况可以被 SafMech_03

_Timeout_Mon 或  SafMech_02_E2E_Protection (通过消息计数器) 探测到, 且 FMC=
100外。取决于通信外设,其本身可以产生附加的错误信号。

e@ DMA_FM3.2b: 4 DMA 获取消息

息。这将造成一个损坏的消息,其内容由前后两个消息的部分组成。

a) ID 是合法的(mp ,legal一1) 。

期间,通信外设接收到下一个消息并部分覆盖前一个消

b) “当前消息的计数器值在很高的概率下可能与前一个消息的计数器值相同(如果两个
这里假设最坏情况的概率为 如coneer ylegal一1。
©) 将数据损坏模型化为“白噪声”,生成随机匹配合法 CRC 值的概率 bcnc ,legal 为1/2 。

消息具有相同的传输频率) 。

d) FMC=1~ perc slegal X pw +l

egal X P counter slegal=99.6% 。

e) 取决于通信外设:可以生成附加的错误信号,增加有效的 FMC;或此失效模式不可能

发生 ,失效模式只有 DMA_FM3.2a。

为了准确估算 FMCnws rwas ,需要推导 DMA_FM3.2a 和 DMA_FM3.2b 的失效模式分布。对于保

守的初次估算,可以使用两者中较低的FMC:FMCnws exa.2 = 99.6% »
一_DMA_FM3.3:在传输完成之前发出传输完成信号。 这将导致一个消息的部分损坏,其目标组

108

冲区中的消息由两个消息混合组成。就 SafMech_02_E2E_Protection 的探测 而言,可以证明

--- Page 116 ---
GB/T 34590.11一2022

FMCowA ras的估算值类似于 DMA_FM3.2b,% 99.6%.
一-DMA_FM3.4:传输完成后,数据传输完成的信号提供过晚。这种失效模式会导致，
@ DMA_FM3.4a:在被 CPU 提取之前,该消息被后续的消息覆盖。这会导致消息丢失 ,该失
效可以被 SafMech_03_Timeout_Mon 或 SafMech_02_E2E_Protection 探测到 ,且 FMC =
100% 。这类似于 DMA_FM3.2a。
se DMA_FM3.4b:在被 CPU 提取期间,该消息被 DMA 覆盖。这会导致消息部分损坏。
FMC = 99.6% (类似于 DMA_FM3.2b) 。
按照与之前相同的证明,FMCpwa rw总体值可估算为 99.6欠。

A.1.3.4 DMA_FM4 :错误输出

和先前与时序相关的失效模式相比 ,该失效模式属于时序正确但是输出不正确的问题。在此示例
中,DMA 具有以下输出，
一一控制信号 :读取或写人;
一一控制信号 :访问宽度(8 位.16 位、32 位)，
一一控制信号 :要访问的地址;
一一数据(在写人的情况下);
一一四种不同的中断请求信号 。
区分出以下子类别的失效模式。
一-DMA_F4.1a:写人操作被执行为读取操作 。
——DMA Xt RAM 目标地址的写人操作被执行为对该地址的读取访问。该消息将不会被更新。
完成“传输之后,DMA 仍然会触发 CPU 中断请求。SafMech_02_E2E_Protection 通过检查
ID 或计数器值的方式探测到这是一条旧消息。此外,SafMech_01_DMA_MPU 会探测到非法
访问(写人操作被误执行为读取操作) 。FMCpwA rw估算为 100%。
——DMA F4.1b: 读取操作被执行为写人操作。
读取操作被执行为写人操作:DMA 对通信外设的读取访问被执行为写信操作。根据通信外
设的不同,这可能会导致通信外设的错误响应。此外,SafMech_01_DMA_MPU 将探测到非
法的写访问。FMCbwA rw估算为 100%% 。
——DMA_F4.2, 错误的访问宽度。
错误的访问宽度:此失效模式将导致消 息损坏,可通过 SafMech_02_E2E_Protection 的 CRC
探测到。通过 ID 检查和非法的消息计数器值也可以探测到该错误(见 SafMech_01_DMA_
MPU) 。FMCpwa ras估算为 99.6% 。
——DMA_F4.3 :错误的访问地址。
错误的访问地址:此失效模式将导致 DMA 访问非法地址,并将被 SafMech_01_DMA_MPU
探测到。FMCpwA wen估算为 100% 。
——DMA_F4.4; 错误的数据输出。
错误的数据输出 :该失效模式将导致消息的随机损坏,类似于 DMA_FM2.2。FMCnw rua ff
FA 99.98%,
一-DMA_F4.5:错误的中断请求。
错误的中断请求:在此示例中,DMA 只触发一个 CPU 中断请求。因此 SafMech_04_IR_
Source_Mon 将探测到此故障。FMCpws rws估算为 100听 。

2

109

--- Page 117 ---
GB/T 34590.11一2022

附 录 B
(资料性)
相关失效分析示例
B.1 微控制器示例
B.1.1 描述

采用图 B.1 描述的微控制器组件对数字组件的相关失效分析方法进行说明。

ia

电源分配 | | 复位分配| | 时钟分配 | | 测试信号
网络  网络  网络  分配网络
if
调节器
监控
一 错误事件   一~ 错误事件
MCU通用基础结构元件

外部要素1 | 信号!

外部
“看门狗”

微控制器(MCU)组件

AB. 微控制器组件示例

首先介绍硬件和软件要素,以此来重点介绍相关失效分析用到的硬件安全机制。 本示例的讨论范
围不涵盖硬件安全要求和安全机制的全面定义。
_ 硬件要素 1.1:接口处理要素,从连接到微控制器的硬件要素(例如从外部要素 1 收到的信号
1)接收信息。
BPE BEE 1.2:从功能角度看,等同于硬件要素 1.1 的接口处理要素。

110


--- Page 118 ---
GB/T 34590.11—2022

一一硬件要素 2:该要素用于控制外部要素 2。
一 控制:该要素提供选择信号,能够控制硬件要素 1.1 和硬件要素 1.2 与微控制器的不同输入接

口的连接。

一一CPU:执行软件要素的中央处理单元。

一-数据静态随机存储器(Data SRAM) :软件要素保存它们的私有变量的存储器。还包含软件和
DMA 之间、以及软件要素之间的通信缓冲区。

一 代码只读存储器:只读存储器,存放软件要素执行的代码,及可能存有被软件要素使用的常数。

一一软件要素:在此示例中,列出了三个软件要素 :软件 1软件 2 和软件 3。

一一看门狗?接口 :通过它与外部“看门狗”硬件要素进行通信。

一一共享资源:识别以下共享资源:

© _DMA(直接内存访问)硬件要素;:DMA 可由每个软件要素使用,并对可寻址资源(存储器、

配置寄存器)具有读写访问权;

© EVRGRA SBE HE BE) :除由“外部供电电源”供电的输入/输出焊盘外,EVR 可以为微控制

器内的每个硬件要素提供电源;

。 复位生成和分发:根据外部复位源产生的复位命令,或由硬件.软件要素控制的内部复位
动作,来控制微控制器的复位状态;
。 时钟生成与分配 :通过使用外部时钟源的锁相环 PLL ,为每个硬件要素提供需要的时钟。
。 测试逻辑 :微控制器生产测试所需的测试结构 。
功能安全概念和要求概念定义如下。信号 S1 是指示执行器状态的模拟信号。要求是“应识别出非
预期状态 ,并使执行机构停止工作”。这被认为是安全状态。为此,信号 S1 转换为数字信息,然后由软
件要素软件 1 处理,以识别执行器可能的危险状态。软件要素软件 2 负责宛余地从硬件要素 1.1 和硬
件要素 1.2 获取信息。软件 2 的主要任务是控制 DMA,从硬件要素 1.1 和硬件要素 1.2 中获取转换结
果,并将存储在数据 SRAM 中的共享缓冲区中的单独数据集中。DMA 通过向 ICU 发送中断通知软件
2 传输完成。接收到该事件后,软件 2 会比较数据集的合理性,如果不匹配,会向软件 1 提供预定义的
错误信息。软件要素软件 3 负责定期刷新外部看门狗。刷新要求发送具有给定序列的动态代码。要发
送的代码仅由软件要素软件 1 提供。如果软件 3 未能刷新“看门狗?或发送错误代码,则外部“看门狗”

进入超时状态 ,使执行机构停止。
本附录提供了示例性安全要求。该组安全要求的规范简化为适用于 DFA 的最小集。

一 MCU-REQ-1: 硬件要素 1.1 处理信号 1 时的故障 ,应在 20 ms 内被检测到[ASIL X]”，

e MCU-REQ-1.1: 信号 1 应由硬件要素 1.2 进行元余处理”;

。 MCU-REQ-1.2: 硬件要素 1.1 和硬件要素 1.2 的结果应由软件进行监控。在结果出现不

匹配时,软件通过“看门狗?接口,向外部“看门狗?发送报错消息”。
一 MCU-REQ-2:导致 CPU 输出错误的随机硬件故障,应在 20 ms 内被检测到[ASIL X]，

© MCU-REQ-2.1:“中央处理单元 CPU 应由宛余 CPU 监控。CPU 和宛余 CPU 的输出通过
硬件比较器在每个时钟周期都进行比较”;
@ MCU-REQ-2.2:…当 CPU 和宛余 CPU 的输出出现不匹配时 ,应生成错误事件”。

B12 ”相关失效分析

相关失效分析将只针对可能导致违背安全要求 MCU-REQ-2 的相关失效引发源进行分析。分析
将依照所建议的工作流程。为了简化分析,将不会考虑每个步又。根据 MCU-REQ -2 的要求,本步又
侧重于相关失效分析工作流程中的 B1 和 B2 步骤,重点关注架构的分析。通过定性故障树(见图B.2)

方法支持的分析 ,识别出

享资源和宛余要素。

11

--- Page 119 ---
GB/T 34590.11一2022

CPU错误输出
MCU-REQ-2

CPU失效

|

图 B.2 ”共享要素概览
对于共享资源,每个失效基础事件或“与门"都是被独立分析的。对于 CPU EAS CPU,已经引入
了基础事件相关失效,因为在所建议的架构层面已经可以看到安全机制。建议对具有全局影响的通
基础设施要素分别单独进行分析,以避免为每个共享要素单独考虑它们。对于电源和时钟产生电路,这
样分析是可能的,因为它们都有自己的安全机制。 但是,对于复位产生电路测试信号和调试的基础设
施,有必要在较低的层次进行分析, 以便分析它们对共享要素安全机制的影响。 对于通用基础设施要
素,分析将集中在电源和时钟产生电路。
表 B.1 给出了微控制器相关失效分析的示例。
RB. 微控制器相关失效分析示例
序号 | BR | TREX       相关失效引发源            相关失效分析    |
简称和   .         、    单个物理性根本 | 避免(A)或控制(C)
roe | 简称和措述   共享资源      原因      故陈的措施    验证方法
通用基础设施要素                    |
电源监控;
bsl | 电源 |在电源运行 ash panne         CC) 增加一个带隙 | 芯片级鲁棒性
”| 条件下,测量 到过压                监控        测试
电压电平     -
〈C)增加一个独立的
时钟源(振荡器)来
测量 PLL 频率
bh  共享输入频率有         CA) 差异化设计:由 | 设计检查
PLL1 | tap ei   可能阻碍准确的           于采用不同的实现，| 芯片级鲁棒性
    频率测量              锁相环与时钟监视 | 测试
器所用的参考振葛
器的漂移行为之间
会有差异

112

--- Page 120 ---
GB/T 34590.11—2022

表 B.1 微控制器相关失效分析示例 (续)
序号 | 要素 | TREX        相关失效引发源             相关失效分析
简称和                 单个物理性根本 。 | 避免CA)或控制(C)
源                        验证方法
描述 | 简称和措述 | 。 共训资源      原因      故障的措施
一|
1      :    y                  (C)通过外部“看门
siohuree | OER              cake
PLL2 | att | Oey | em RIERA A          狗"功能对半导体进
      失效情况               行监控
基于一个详细的时
钟生成和时钟监控
it Bees           的框图进行分析,其
PLL      D
3 | 时钟 | oem we             中相关的接口、边带
信号和配置寄存器
是可见的
处理要素
CPU | 304 CPU 十
CPU1                            供                                         通关       盖
计算 | 硬件比较器“| 供电                  天过电源分析覆
CPU | 元余 CPU 十
CPU2                            对钟 :错误频                              通过 PLL        4
vim | gereaegegy | RESP BRIER              通过 PLL SbF
CPU    5t 4 CPU 十
CPU3                    Ay 4 BR    i!
计算 | 硬件比较器“| 时钟:时钟小误差
CPU     宛余 CPU 十
CPU4                             攻     SB
计算 | 硬件比较器 | 共享的总线
通过安全分析材盖
数据 SRAM 的安全
机制(如 ECC)
cpus   CPU | 304 CPU 十   数据SRAM                            ECC 4 if at 70 #&
计算 | 硬件比较器                                               CPU来评估的,宛余
CPU 能够控制与数
据 SRAM 接口相关
的相关失效
CPU | 34 CPU 十
CPU6                             ti SRAM
ie | 硬件比较器“| 代玛
CPU7    CPU | Jia CPU +    ICU
ito | 硬件比较器
CPU 的信和号与
cpug| CPU |元全 cpu+         Nese cpu mis 《A)按照工艺设计规 | 设计规则分析
        和                 局
计算“| 硬件比较器           号之向全二二路 | 则做物理分天    物理布局检查

113


--- Page 121 ---
GB/T 34590.11一2022
表 B.1 微控制器相关失效分析示例 (续)
序号 | 要素  TOR BRK       相关失效引发源          相关失效分析
简称和                单个物理性根本  避免(A)或控制(C)
i FAH    t享资源                    证
pars  简称和描述   共享资源      原因      故障的措施    验证方法
— a                      unr
(A)按照工艺设计规
则做物理分隔,以隔
计算 | 硬件比较器         Meee ye   CA)与由软错误导致 物理布局检查
的门锁相关的物理
分隔
在 DFA 带来了架构上的增强之后,微控制器组件框图(见图 B.3)将更新为，

一一新的带隙监控元件 ,使与带院漂移失效模式相关的相关失效被减轻;

新的振荡器要素 ,使与时钟漂移失效模式相关的

 信号1

114

相关失效被减轻。

Fee]         eer         [#4]      BSA     ree
Fal 电电源         Ba           | arora |           aa |            ee | 口

可替代输入

lea ip
选择1
DMA hE

[ont

DMA? Bi

MCU通用基础结构元件
3]
中断控制                             硬件 Pati
器单元                             比较器性件
gl
TCARCPU

微控制器(MCU)组件

图 B.3 增强的微控制

器组件

--- Page 122 ---
GB/T 34590.11一2022

B.2 ”模拟示例
B.2.1 描述

模拟示例旨在为模拟组件 ,元器件或子元器件的相关失效分析应用提供指导。详细的失效模式,相
关的失效引发源,安全要求以及考虑到的安全和减轻措施的选择都是典型的示例,但这些是不详尽的，
并且可以根据应用,系统架构.电路设计和 IC 技术的细节而调整。
在以下条款中,基于假定的开关输出级架构,解释模拟元器件的相关失效分析。该输出级的架构如
图 B.4 所示 ,其使用高压 N-DMOS 开关晶体管来开启负载的电流路径,该负载可以是安全应用中的执
行器的一部分。为了避免开关晶体管或其顶极驱动器的故障可能无意中激活执行器,会在负载的高边
和低边电流路径中,宛余地放置开关。高边和低边驱动器由稳压器 VsVu供电,该 VsVu远低于连接
到车辆 12 V 电池板的外部电源 Vu。电源稳压器的输出已经由电压监控器监控,该电压监控器用于非
安全目的,例如提供上电复位电源。打开高边 N-DMOS 开关晶体管所需的栅极电压由电荷泵提供,以
使驱动器对电源网络上的 EMC 不敏感。

Vat

图 B.4 模拟输出驱动器示例

为了能够识别相关失效机理,假设以下安全要求:“在非激活状态下 ,高边开关晶体管输出和低边开
关晶体管输出之间连接的负载上不应提供超过 1 mA,持续时间超过 1 ms 的电流”。
注: 假设 1 mA 的电流远低于开关打开时负载汲取的电流(例如 1A) 。

B.2.2 ”共用电源电压调节器的相关失效

导致示例中相关失效的主要故障如图 B.5 所示。为控制开关晶体管栅电压提供内部驱动电路的电
源电压调节器发生失效 ,导致通断装置(通断装置是位于电源电流路径上的晶体管)永久打开。故障机
理可能是通断晶体管本身的缺陷或控制环路的故障导致不稳定性,例如失去补偿电容器。结果是内部
电源电平 Ya上升到外部电源电平 Vas 。

115

--- Page 123 ---
GB/T 34590.11一2022

ABS ”共用电源电压调节器的相关失效

假设该示例中的复杂驱动器电路无法在其与外部电源短路时正常工作,如果该故障出现,就会违章
安全要求。
因此,假定驱动器严重损坏并且驱动器输出不能将开关晶体管的栅极电压保持在使开关晶体管保
持在高阻抗状态的电平上。因此,假定由施加到驱动级的供电的“过电压”引起的相关失效对于驱动级
具有最坏后果。因此 ,它会传播到图 B.6 所示的故障树中的顶层失效。
在定量安全分析中,电源电压调节器的“过压失效模式的 SPFM(无需是电源电压调节器的每个失
效模式,例如欠压)将直接添加到违背定义的安全目标的 SPFM,如图所示,从灰色的基础事件,即 w电
源电压调节器的过压,连接到FTA 的顶层"或"门。
注: 在电源电压调节器提供过压的情况下,可能会出现其他相关失效。第一个是在电荷泵中引起的故障,其在框图
中以虚线示出。在最坏的情况下,该故障可能具有与 Vu电源输入处的过压导致的高边驱动器损坏相同的影
响,因此已经以 Vs电源过压故障的方式包含在 FTA 中。可能由过压引起的另一个相关失效是电压监控器的
损坏,这可能导致过压未被检测到;稍后将讨论减轻栅极驱动器相关失效的措施。

非预期的向负载
传输超过1 mA的
电流

图B.6 包括共用电源的FTA

116

--- Page 124 ---
GB/T 34590.11一2022

为确保在电源电压调节器出现该故障的情况下达到安全要求,可以导出以下免于干扰要求,“电源
电压调节器模块中的失效不应导致激活高边或低边开关晶体管,使其输出可以向负载提供超过 1 mA
的电流超过 1 ms.”

为实现免于干扰定义了安全措施,以避免在驱动级的内部电源和外部电源电压 Vs之间连接的情
况下违背安全目标。采取措施的例子如图 B.7 所示。

一一引入子元器件以将开关晶体管栅-源极电压下拉至低于其阔值电压。下拉电路由电源监控模

块激活。

一一可以通过驱动器输出和开关晶体管栅极之间的连接上电流的限制,以确保在栅极驱动器输出

处发生电源短路的情况下,下拉能够使栅-源极电压保持足够低。
8 Vout

 B7 ”公用电源故障减轻

由于引入了上述安全机制 ,系统的结构发生了变化。只要下拉子元器件被激活,由内部电源上升到
电源网络的电压水平的初始相关失效不再导致违背安全要求。如果没有其他可能影响该安全机制功能
的级联效应,那么相关失效就得到了足够的减轻。按照由相关失效分析结果得到的减轻措施对故障树
进行调整,如图 B.S 所示 。

117

--- Page 125 ---
GB/T 34590.11一2022

非预期的向负载
传输超过1 mA的
电流

 B.8

公用电源故障减轻的 FTA

如果架构变化引入的其他附加相关失效机制 ,可能影响为减轻初始相关失效的新的安全机制(a) 和
安全机制(b)的有效性,则需要额外的免于干扰要求。对于这种情况,新的免于干扰要求可以表述如
下:“电源电压调节器将内部电源 Vu短路至外部电源电压 V ae 的失效不应导致电压监控器失效或下拉
电路失效,该失效阻断下拉电流路径,使得开关晶体管阔值超出时间长于1 ms.”

为了实现这种新的免于干扰要求 ,为开关晶体管安装了附加的安全措施。这些下拉模块不受初始

故障(内部电源 Vs短接到外部

采取措施的示例:
一为电源监控器引入高

网络电源 Vis )的影响,保持输出开关晶体管的栅极被拉低 。

压保护块[安全机制(a)];

一其规格适合于在外部电源电压下工作的栅极下拉的设计[安全机制(b)] 。
对于该示例,假设 IC 技术允许以提供足够安全裕度的方式实施这些措施。这种假设在定性评估中
是合理的,因为电源监控器和下拉模块很小,可以通过某种方式(例如增加通道长度、级联高压晶体管、

一一电路架构;
一应用要求;
一一用于制造电路的 IC 了

118

[艺的能力。

串联电阻器)实现比电源稳压器更高的安全裕度(对电源稳压器而言 ,需要更高的绝对最大额定值)。安
全要求 故障机理和建议的减轻方法仅为示例,并

f且基于以下边界条件的假设;


--- Page 126 ---
GB/T 34590.11—2022

该示例的目的是解释如何执行模拟元器件的相关失效分析,而不是作为在实际的开关输出级中 ,减
轻由电源电压调节器的过压失效引起的相关失效的参考。可以使用其他方法来减轻相同的故障,这取
决于真实边界条件的最终信息(例如技术选项,外部安全机制)。最后,对为减轻由电源过压引起的相关
失效而引入的新要素执行潜伏故障分析。该分析可以确定是否需要在重复的时间间隔内(例如在每次

系统启动时)进行测试。
B.2.3 ”耦合机制导致的相关失效

导致第二个相关失效示例的主要故障如图 B.9 所示。高边驱动器中出现的随机硬件故障导致高边
路径的失效,从而导致高边开关晶体管的导通。进一步激活耦合效应,该效应可以引发低边路径中的相

关失效。

ABI 耦合机制导致的相关失效

加 Fu

负载

轩 GND

独立性要求可以表述为,高边路径的失效不会导致低边路径的失效,从而导致低边开关晶体管的
激活,使其能够提供超过 1 mA 的电流”作为对相关失效引发源清单的评估结果,确定了以下相关的引

发源(见表 B.2)及其相应的耦合机制 ,需要为这些机制定义特殊的减轻措施。
注: 这只是一个例子,并不意味着这三个相关失效引发源是唯一与棚极驱动器相关的。

表 B.2 列出的每个相关失效,各使用图 B.10 中的故障树。其表明除了每个通道中的独立随机故障

之外,通道之间的耦合可能导致不会受到初始故障的直接影响的第二通道中的

故障。

对于温度升高(表 B.2 中的参考编号 1)或电源中断(表 B.2 中的参考编号 2)的情况,可以通过实施

检测耦合效应的安全机制来避免相关失效。使系统或要素进入安全状态。对

于衬底电流注入的情况

CB B.2 中的参考编号 3) ,可以通过破坏耦合机制的技术和/或布局措施来实现减轻。

119

--- Page 127 ---
GB/T 34590.11一2022

表 B.2 确定相关耦合机制的示例

相关失效引发源

Ww
ok
#
a

耦合机制

其中一个栅极驱动器电路中的局部热点(例
1    如,由于有缺陷的器件的功耗增加而导致栅极
驱动器内的器件的升温

经由衬底的热传导导致超过另一栅极驱动器的温度范围
的最大额定值

其中一个栅极驱动器发生短路,导致电流消耗
高于电源电压调节器的规格

另一个栅极驱动器的电源跌落会导致其处于未定义状态
(既不在操作范围内也不在导致上电复位的范围内)

在一个栅极驱动器内将电流注入衬底,例如由
3     衬底 PN 结的缺陷导致,或通过激活功率器件
的寄生双极晶体管引起的

由于沿着电流路径,从衬底到 GND 上的电压降增加,导
致包括其他栅极驱动器电路的元件引起的门锁

非预期的向负载
传输超过1 mA的
电流

两个开关短路或
漏电
(Cees

LS开关短路或        HS开关短
压漏电               高压漏电

 B.10 包含耦合效应的故障树

为了减轻已识别的相关失效,表 B.3 定义了补充的安全机制。
注, 减轻相关失效可能需要一个或组合的减轻措施,所选措施的证据的最终证明可用于实际设计、布局\技术,包装

和应用。

120

--- Page 128 ---
GB/T 34590.11一2022

RBI 减轻耦合效应的示例

相关失效减轻

棚极驱动器附近的温度检测(可接受的距离取决于散热路径的热阻,可通过热仿真得出,检测元件可以是
电阻器或双极型晶体管),并且在过温情况下关闭顶极驱动器电源。

电源电压调节器中的电流限制,以限制可使芯片升温的功率,并使调节器进入指定的欠压复位状态。

独立路径(高边和低边路径,每个由开关晶体管及其相关的栅极驱动器组成)的热隔离(例如暴露的管芯焊
盘与背面散热器组合的足够距离),需足以防止非故障路径(不受初始故障影响的路径)过热。可以通过例
如热仿真评估所需分离的尺寸

区域供电的电流测量,并在过流情况下关闭栅极驱动器电源。
具有人欠压复位的电压监控器通过将复位阔值设置在电路的安全工作范围内来避免未定义状态。
栅极的被动下拉,例如,如果电源电压低,则用电阻将开关晶体管保持在关断状态

物理分离(例如间隔\保护环\分离阱\沟模、埋层、沉降片,取决于 IC 技术) ,目的在于阻隔声称独立的元器
件之间的门锁机理

121


--- Page 129 ---
GB/T 34590.11一2022

附 录 C
(资料性)
数字组件定量分析示例

C.1 描述

以下是使用 5.1.7 所述方法进行定量分析的例子。

注 1; 此示例使用的数字(例如失效率、安全故障数量和失效模式覆盖率)只是示例 ,随架构不同而不同。

BE 2: 以下示例将数字组件的一部分划分到子元器件级别。如 5.1.7 所讨论的,必要的详细程度取决于分析阶段和
所用的安全机制。

注3: 以下示例使用定量的方法计算瞬态故障的特定目标*单点故障度量”值。如 5.1.7.2 所讨论的,瞬态故障也可
以通过定性原理来解决。该原理包括定性方法是充分的原因 。

该例子仅考虑数字组件的一小部分,即只有两部分:

一个小型 CPU,分为五个子元器件 :寄存器组、算数逻辑单元 ALU、载人-存储单元、控制逻辑
和调试,每个子元器件再进一步划分为若干子元器件;

4. 16 kB 的随机存储器RAM,分为三个子元器件 :存储单元阵列地址解码器和下线测试逻
辑,以及随机存储 RAM 的备用行(宛余)管理。

注 4: 本示例所示的 FIT 数值不包括外设或其他功能,如封装\处理或过载。 只是用它们作为一个例子,说明计算
FIT 值的可能的方法。因此,这些值与含完整封装的数字组件的 FIT 值(例如 SN29500 中所示)没有可比性。

注5: 下面这个例子目的是避免在系统层面分析中要求处理每个最小数字组件子元器件。 在系统层面分析中,组件
或元器件层面的详细度可能是足够的。本示例的目的是提供证据,证明对于数字组件的自 身层面可能需要进
行更深入的分析(例如在子元器件层面) ,以便以要求的精度计算元器件和子元器件的失效率和失效模式履盖
率,供系统工程师随后使用。 换句话说,如果没有准确而详细的数字组件的自身级别分析 ,就很难获得用于系
统级别分析的良好数据。

考虑以下四种安全机制。

一”硬件安全机制(SM1) ,对 CPU 的程序序列进行逻辑监控。  这个安全机制能够按一定覆盖率检
测到控制逻辑中的故障,这些故障可能导致软件运行顺序错误。 然而,该安全机制在检测导致
数据错误的故障方面(例如错误的算术运算)能力较弱。

注 6: 在此示例中,假设每个被检测到的影响 CPU 的永久性一位故障都被发送给系统(例如通过将数字组件的输出
信号激活) 。基于这一假设可以得出,根据 GB/T 34590.5一2022 所述 ,潜伏故障的失效模式覆盖率可以假设
100%. 在系统层面或要素层面提出要求以合理使用该信号(例如进入安全状态并通知驾驶员)。 对于可
疑的瞬态故障,CPU 可以尝试通过复位来消除这些故障。 如果故障依然存在,则意味着他是永久性的,从而
可以按照之前所述通知系统。如果故障消失(即确实是瞬态的) ,CPU 可以继续工作。

处理随机硬件失效的基于软件的安全机制(SM2) ,在系统启动时执行以验证对 CPU 的程序序
列进行逻辑监控的安全机制(SM1)不存在潜伏故障。

_ 错误探测-校正逻辑 ECCCSM3) ,能够校正随机存储 RAM 的所有单个位故障(单位错误校正，
SEC)和探测所有双位故障(双位错误探测,DED) 。

注7: 在此示例中,假设每个被探测到的永久性单个位故障,即使被 EC 纠正 ,都会通知到软件(例如通过中断),软
件作出相应的反应。基于这一假设可以得出,根据 GB/T 34590.5一2022 所述 ,潜伏故障的失效模式覆盖率可
以假设为 100%% 。 在系统层面或要素层面提出要求以合理使用该事件(例如进入安全状态并通知驾驶员)。
对于被 ECC 修复但可括的瞬态故障,CPU 可以尝试向存储器中写回正确的值,来消除这些故障。如果故障
依然存在,则意味着他是永久性的,从而可以按照之前所述通知系统。 如果故障消失(即确实是瞬态的) ,CPU
可以继续工作。 为了区分间歇性和瞬态故障,对修正次数计数可能是一种可行的方法。

处理随机硬件失效的基于软件的安全机制(SM4) ,在系统启动时执行以验证 ECCCSM3)不存

122


--- Page 130 ---
为了

GB/T 34590.11一2022

在潜伏故障。
更清晰,图 C.1 分为三个计算表格 。

图 C.1 从子元器件层面给出了失效模式。图 C.2 揭示了如何确定低层级失效模式,以及如何按照

4.4 描述的方法计算总的失效分布。

示例 1

: 该表给出了触发器 X1 及其相关扇人永久性故障的失效率为 0.01 FIT, 将这些低层级失效模式相加,就可

以计算出整个ALU 逻辑的永久性故障的失效率(0.034 8 FIT), 使用相同的步骤,通过将子元器件相关的每个失效率相
加,可以计算出 ALU 中永久性故障的 FIT 值。

注8:

从失效模式抽象树中往上(即从低层级失效模式到高层失效模式) ,将不同子元器件失效模式的失效率组合起
来,可以计算出高层失效模式的失效率,特别是如果这些高层失效模式是以更通用的方式来定义 。

示例 2: 如果较高层的失效模式(例如在元器件层面)像<CPU 执行了错误指令?这样定义,则此失效模式的失效率
可以由子元器件级别失效模式的失效率组合得到,例如流水线中的永久性故障.寄存器组中的永久性故障等。 因此,如
果低层失效率可用,更高层的失效率可以用自下而上的方法计算(假设各故障独立) 。

注9:

注 10，

注 11:

注 14:

注 15，

注 16;

注 18，

注 19:

表中各列与 GB/T 34590.10一2022 所述的故障分类和故障等级占比计算的流程图相关:

一一失效率(FIT)等于1;

一一安全故障量等于Fe

一 违背安全目标的失效模式覆盖率等于 K ecyee 5

一一残余或单点故障率等于 se或 Ae ,取决于故障是单点故障还是残余故障,本示例不考虑单点故障,所以

该失效率始终等于 Mnr;

一 潜伏失效的失效模式覆盖率等于 K cer §

一一潜伏多点故障失效率等于 A vr 。

安全故障数量是失效模式的一部分,安全故障即不会在侧乏安全机制的情况下违背安全目标,也不会与其他
子元器件的独立失效一起违背安全目标。

失效模式的覆盖率,是通过详细分析安全机制 SM 覆盖每个子元器件的能力而计算得到的。在此示例中，
RO 和 RL 是编译器选择用来传递函数参数的寄存器,所以它们有略高的可能性导致程序序列错误,而这可
以被 SM] 检测到 。  本示例的目的是提供证据,以证明通过详细分析可确定不同子元器件的覆盖率的不同。

+ ECCCSM3)的失效模式覆盖率可通过例如对 ECC 探测单个位和双位错误的高概率以及对多位错误探测的

低概率(可能低于 90%6)的组合进行详细分析来计算。如图 C.2 所示。

: 特定子元器件可由多个安全机制覆盖:在这种情况下,最终的失效模式覆盖率是将通过详细分析确定的每个

失效模式的覆盖率组合而得到 。

该示例表明,如果 ECC(SM3)没有对多位错误的合适的覆盖率 ,并且没有对 RAM 地址解码器的覆盖率,则
很难实现高单点故障度量。

此示例表明 ,某些安全机制可能直接违背安全目标,因此在计算残余故障时会考虑这些安全机制。 在此示例
中,ECCCSM3)中的故障可能会损坏任务数据,而存储器中没有相应的故障。

示例表明 ,在数字组件中与安全无关的子元器件可以共存,但不可能与安全相关的子元器件(调试内部逻辑)
建立明确的分离或区分。 相反,其他元器件(调试接口)可以很容易地被隔离和禁用,这样就可以认为他们是
与安全无关的而且没有风险。

: 安全故障量按照 GB/T 34590.10一2022 描述的分类方法确定。  这些计算可以通过例如设计分析或故障注入

仿真来完成。这表示某些低层级失效模式(例如触发器 X2 及其扇人中的单粒子翻转和单粒子瞬态故障)是
安全的(例如,因为该位很少被 ALU 体系结构使用) 。

WF FB n>2 比特位错误的单一永久性故障,存储器的故障率会被计算,例如,考虑存储器布局信息.地址
解码器的结构等。

计算大于双位错误的 ECC(SM3)覆盖率时,可进行详细的分析,并考虑每个编码字中的比特位数量(在本示
例中为 32)和编码比特位数量(在本示例中为 7) 。 根据这些参数,覆盖率可能会高得多。

123

--- Page 131 ---
GB/T 34590.11一2022

KARI               RoR
于                       关于
at            5        aE
Fa    安           wut) ae | ae                  wat| 过
>| 下 |eal «      a leniee| Bn | | 要人|站           站此| 安全 | Be
元 | 斑   子  关相| ie      & |安全| 目标 | aw  ane | 的失 | 潜在多        安全| 目标  wih
a|z   元 |az| &   woe! @ |目标 | 的失 | mx | | 的安| am) AHR   setae   目标| 的失 | fx
和| 本| |全本| | "Ue lee) ae | 车
HT        ‘aT
+f         of | ae     0 ae          外| ax | 亚
laa | [0.0000] om» | | aox | o.ooira | [sua [i008] 0, 00000
separ | SR
lasatan                     0.092005] ox [sma] aon | 0.01920
facatewtim| [0.0009] ov | sual aon | o.o0i7a | [svn | i008] 0, 00000
% | wae | SR
4       Er                     @,002008| ox [sw] aox_| 0.01920
a        Facateatin | [0.0029] om | sxc] 20% | 0.00292 | [svi | 1009] 0. 00000
senane | SR
oad                     0, 032005] ox [sa] ion _| 0.02880
laateitie| [o.o029] ov | sxc] 20% | 0.00202 | [sw [1008] 0. 00000
wae |S laa                     022008] ox [simi] 10x | 0.02880
aw   sr [xara | |0 0348| on | saa] 20% | 0.0078 | | sai | 1008] 0. 00000
ood                      00038] 20% [swan] 0% | 0.00027
lacatewtia| [0.0200] ov | saa] 20x [0.02020 | [sna | 008] 0. 00000
aw | wm | sk
fre                      0.00037] 70x [sa] 108 | 0. o0010
Sd an eames] oxezel om [sual aon [oonss | [au [reo oto
br
网                      0, 00096] 70% [sma] io | 0. 00010
lacateatie | [o-0174] ov | swal oom | o.o0i7a | [svc | oos| 0, 00000
crv    wean “| SR
本       一                       CE3EIEZIIEXZIT
41        Tacxteste@ | [o.os06] ox | sw] oon | 0.00406 | [sw [1008 0. o0000
于 | am [se
rs       [2                       0,00307| sox [swat] sm | 0. 00015
lacaweatte| [0.0209] ov | saa rox | 0.00007 | [sw [i008] 0, 00000
wan | SR
laa                       0.00325] 60x [sw] 40% | 0. 00010
facxteaie | [0.0174| o% | sxal cox | 0.00606 | [sw | 1008 0.00000
seats | SR
入       fase                      0.00103] 10x [sii] em | 0.00037
存        区    fo.o145| ox | sma] sox | 0.00725 | | sa [1008
各 | wz | se Aten       c          a [1008 0, 00000
a       baat                       0.000045] 108 | sani] sox | 0. 00016
一   信和性交际| [o.oras] 0% | sna] sox | 0.007285 | [si [1008] 0.00000
wan | SR
[                       2 o00s45| 10% | soa] 60x | 0.00016
vase | at | [ocnse[ aon |e [on Tovooee | |天
a | 2   [3                  07| 208 | % | _o% | 0.00014
®  mune    laxatewie| [0.0789
xs
SS eu                                           001635
CE               1 0000                                  0.09764
总失效率                    0.29000                                      总失效率       0. 13708
安全相关失数素                    0.21170                                 安全相关失效床 013545
SERA        0.07830            BARR   0.00164
yr a                       SRNR 27.90%
IEE 100.08
[| [1.5000] o% | 013] 96.08] os | [ sw 1008] 0, 00000
learn) sx PAE
[ane                            ai.o72_| ox [sua | 99.6 | 0.40608
las wa | soup | ax PAI! [ocr] om | [om | 0 core
eri ask»    * rene                  ao | om | 无| ow | 0.00008
FE   0.0068] sox | 3% | om | 0.0
mame | se   “4            sd
|者                         de mw ooooo
0.05948              0.00000                                   0 40981
总失效率                 1, 81450                                 Bsr      131, 07
安全相关失效率                             18140                                                  安全相关失效率 131. 07
Baek                   0.00000                              BERRA       0.00
RAMEE 96.18                    RAMA 99.698
溢估故了度量。 100. 08
racateweme] [0.0029] on           EEC
nue | se
CT                         000105
an    racxtestte| [00029] sow            sw | 90% [o. 00018
SR Trace                             0. 000085
ane   | [0.0020] ov [sw] so | 0.00020) [sua | 90x [0.oo005
ee
ee      St |neam                  ccoooaas | | 无| om | 0.00009
am            未站性故放| [0.0020] ox [saa] 0% | 0.00020] [sw | 0x [0.00026
evewma | sk
we      CT                  03 |» | 无| oI 0.00009
ag            sw | 90x [o. 0001s
bile    CE
racxtentie| SS| ov [sua 96.04] ol025| [sw | 908 [0 os179
raweesteoct|
St [eum                          7e.6720_| % [sw | 96.9 | 0.08046
0.01088      0.08289              CT
Baa        0.34263               BRM 78. 67281
安全相关失效        0.34263             安全相关失效事。。 28.67281
BEREHRARE        0. 09000            已非安全相关失效率。。 9 00000

124

图 C.1

RAM 96.08

mR 90.1%

量化分析示例(子元器件等级)

单点故障度量。 99. 69%

--- Page 132 ---
GB/T 34590.11—2022

基           安
at           全
子           故
元           障
器           数
件           量

触发器X1及其相关
触发器X1及其相关

BSR A

SR

fe 8 eee |
位错误的永久性故障
随    在同一编码字中
gs RAM a   SEUS2        | [ttt |
(16kB)| 数据     隆同二编码字中引起> 3       | |
储器    位    位错误的永久性故障   p10 f
在同一编码字中
ISEU>2

= 1.500 0               0.046 88            0.000 00 = 131.072 0                 0. 408 94

图 C.2 量化分析示例(低层级失效等级)

125

--- Page 133 ---
GB/T 34590.11一2022

D.1 描述

模拟组件的定量分析示例

D.1 所示的混合信号硬件要

以下是使用 5.2.3 描述的方法进行定量分析的示例,以便计算分配给图
素的给定安全要求的单点故障度量币

该示例包含混合信号
一一低压差稳压器(图

.2 中的低压差稳压器)提供规定范
压监控器)能够通过上

监控调节电压 VA 并将其与两个预定冰值进行

一一电压监控器(图 D.3

比较,检测 LDO

(VA<UV«,) ,预定阔值由
对于电压调节器的独立性;

PLR CVA> OV,,) AIRE

(Al D.3中的电压
一一一个ADC 通道。

二 2)提供的参考电压7
kil KY HEAD. BIST(数字控制器未在图 D.

电压输出不会超出调节范围,即调节电

ASIL B 安全要求是:“调

大于1 ms.”

压VA不超过 UVuw一OVu范围

时,可以将该组件视为处了

#且向系统/相关项的外部要素发信号通久

当检测到超出调节范围半
状态。外部系统负责故障响应 ,包
如图 D.3 所示,电压监控器

将系统或要素转换到安全状态。
较器.一个无源网络和一
偏置发生器和一个稳压器

个带隙组成。如图 D.2 所示,低

压差稳压器包括一个带隙、

于与安全要求相关的任何功能,因此其潜在的失效不会

ADC 包含在混合信和号硬件要素中,但

导致违背此类要求。因此假设 ADC AERA

考虑以下安全机制。

电压监控器探测过压(安全机制 SM2)和欠压(安全机制 SM1)失效,诊断覆盖率为 99.9儿。安

全机制在 5.2.4.2 中描述 。
_ 模拟 BIST 探测影响电压监控器的失效,诊断覆盖率为 60% (安全机制 SM6)。安全机制在

5.2.4.10中描述。

安全机制所声称的覆盖率见表 D.1,假设其已通过仿真,表征测试和硅的特性确认测试被证实,并
在产品安全档案中文档化相关证据。本示例不提供这些证据。

每个安全机制向系统/相关项的要素发出故障探测信号,然后该外部要素负责将系统或要素转换到

在此假设下,根据 GB/T 34590.5一2022 附录 E 的示例,声称与低压差稳压器相关的潜伏失效的失

效模式覆盖率为 100% 。

126

--- Page 134 ---
GB/T 34590.11一2022

低压差稳压器

GND

图 D.1    模拟和混合信号硬件要素示例(分析电路)
VSUP
VA
V_BG1
ABIST
GND

ABIST|

VA_OV

VA_UV

 D3 ”电压监控器元器件的详细框图

127

--- Page 135 ---
GB/T 34590.11一2022

ED. 示例中考虑的安全机制和对硬件要素的相关覆盖率

安全机制

编号
SM1

欠压CUV)监控

声称的失效模式覆盖率
99.9%

过压(OV)监控

SM2
SM6

模拟 BIST 诊断

99.9%
60%

注 1: 该示例表明 ,在某种方式上可 以容易地隔离和禁用的元器件,可被没有风险的认为是与安全无关的,可与安全

相关的元器件共存。

注 2, 安全机制的有效性可能受到相关失效的影响,如 5.2.3.6 所述 ,考虑采取适当措施。
根据 5.2.3 提供的指南,可以通过以下方式计算模拟和混合信号硬件要素的失效率和度量:
一一首先,硬件要素分为元器件或子元器件;
注 3: 在相关失效分析期间 ,确定了特定元器件独立性假设的有效性。
注 4, 必要的详细程度(例如,在元器件层面或子元器件层面进行分析)可取决于分析阶段和安全机制。
一第二,每个元器件或子元器件的失效率可以使用 4.6.2.4 和 5.2.3.3 描述的方法之一计算
注 5, 在此示例中,假设使用表 D.6 中报告的值,永久性故障和瞬态故障的失效率分布与面积成正比。

一一对于每个元器件/子元器件,列出相关的失效模式 HH

分布;

为每个元器件/子元器件分配失效模式

注 6: 表 D.2 和表 D.3 的示例中的失效模式分布 ,是在每个元器件/子元器件的失效模式中均等分布的。该假

设仅供参考,对于特定示例有效。

_ 通过将故障分为安全故障.残余故障 .探测到的双点故障和潜伏的双点故障来完成评估;
_ 最后,确定关于该元器件或子元器件的残余和潜伏故障的失效模式覆盖率。
注7: 此示例中 用的数字(例如失效率、安全故障数量和失效模式覆盖率)可能因架构而异。
表 D.2 和表 D.3 使用了与图 C.1 相同的格式给出 了定量分析的示例,但仅限于永久性故障。定量

分析给出了失效模式在子元器件

层面的概览。

注 8: 在本示例中,不包含对瞬态故障的单独分析,但可 以在与瞬态故障相关时进行添加。
根据系统功能和安全要求,不同的操作阶段可能是安全相关的， 因此可以考虑更多的失效模式。
示例:对于需要符合启停要求的系统,稳压器启动阶段可能是安全相关的 ,可以添加失效模式“启动时间不正确(即

超出预期范围)一一电压上升太快”。

128

--- Page 136 ---
2022

GB/T 34590.11

HEU SH—iGLweer vax

0                 0              %00I | *-OTx9Tz| %zT | a   3 ED 6                aie   us
SSH BH oh ft — a AIC | Bl EY RE BS TH we
ZJAS                                       ZINS                                                                       (AO WA-AN WA)                                           ati
0    %oor  ing |? OLX 9E'2| 66°66  “ws  HO | :oOIxsrz| ME | a |. EHH a  BE eB) Gt ok BRB | Us
|| BAe ey
SH) 2 EL A) Bd A                Be
.             KOO | -oOTX9TZ | %PT
°              corso            和| YE) dy ray ch tha | fl BE BO aE may | US
ZJNS               ZNAS |.                          (AO VA-AN VA)                               器
-     3 Ke"         y    -OTX9TZ | %F                            a    RS
0    % 001  ins |° OLX 91°@] % 6°66 “INS  %O | *s-OTX9IZ | %PT   d   iad PALE BHT Hf      fo eS HH | NS   eu! wy
发     发
一                 (AD 342% tll) BA) bel 3)       HW) 筷
y    o-OL X9T'2] % 6°66   y  OLX} %fT | dA  rel  LMS  (
0    HOOT} UAS }o-0r x92] %6'66| UAS | %o | ， orx9rz| %        An VA £53) FH gh it  OH BBE BE 3 BE  us        %
一                     (AO SH F¥ tla ) Hy bel Se!
y     0-  “| %6°66    9  s-OTX9TZ | %PT  d  O  ERY oh at
0    KOOL} ZWS |， -0TX9T2z| %6'66| ZNS | %o   OLX9T%] %        AO VA £31 ot et  Let ee er  us
广                                                                     |
a oe
ee                 leg                                                    Symi
Ld         i 14    Ld    BYE
ob Af    ff
KY  nil SEH | ee | Bey  ve  Wea) La    SAG | «fe      BORG                       HY  HE
WEG GH                 o           GE                                        % Ol KEM IY               ERY           2 aAb         ye IC
wy        WAY) WAY | GU Qe Re      WS | HK | ey | woe                                      加   us
WEWR HEY 最网这| wee |sxe SiG i                    “PUR WAS 28 73                 A
景十区|           Th aioe                                                           WS
a |

129

--- Page 137 ---
GB/T 34590.11一2022

%8'Z6 TERY oe

© 3 SEY-Vf MC RN A Se «CL Ba SRE Ce) a A VO ETA BIE 4
© Ep iy 4 EB eA HM, Bs I A — Bch SEE .

0 200°0 BS 2a!
TI SI100 KHPA
T 220'0 RR
60100°0              Bro
0        0         ¢-0T X00°L| %00T d                 USN | OdV | OdV
wh
DYSRBYIRE
¥   党
0  中00T ews 2-01 X80°T      %OS | s-OTX9TZ| KT  d  SO 6 EH eg Bi de RA ESE RG |S
ONS                        THESE SH EST | a el ct) Me
Sab PE Bs 57 sok at     .    ~        是
EMUSBLW              au) 3
2X
WX ET H(t    ae) 8
8 oh               :
0      0     % 001  0  yo |_| MCSE AEE SY sa gar SB Ys | ayy] 条
3 339) — be                 %
EUSLLW
0         0        yoor} 0   ogo |_| See a 6 ei ey wend XS
3 339) — ba 8           .
|       一|一             -一一一                             U | |
aE
aE           ee                                We
a     faa  Lad  RE
rc                                                  [用
arcs | cx] ane jew 2% Vere] ua | ay | Ee  a SE           ES) ae
766 8                  “             GU RE                                             GOL KEW                WKY            ARE           4yagac
ae   WHY | WIR | GRRE   wes) em | ee | we] ，                 wf
wae PO geat| weve |eH SUH                   SAS 267                4 HEE
RL IK         | eA                                Wo
BLK
|     -| ~-

CH) HELEH—MLMGED 7%

130

--- Page 138 ---
2022

GB/T 34590.11

.               .      SLY Se GH 8 3 BL
°                      BOOK He-OEXOS'E] OS | A        aoe iY Cws)isia neg | US
nS) Asia
Isla ae
ae |”
.               aay 7   SELL AS GU BET BE A
0                      %OOT }e-OLX0S"€] %05  d         of EC 4M COWS)ISIa HE  us
。                            .           ~    5           HAR AO 明疲
s-OTX08'9| %09 | SWS          %O | Olxsrt| %Sz  d  AO VA £37 Fi gh et AWS INS) BEER AO us
.             FADE GRASS        A AO %     cans | 器
Ly         Ly
°                     O07 | OEXSPE) ASC | do tae ae ae sr asap warewcns#am ao | ™S | ,us) | ay
a | 使
=               Ate AD GH     aM) eH
.                     tl 9         4  i
»-OTX08°S} %09 | SWS               %0 | eOlXsrt] %9z  d  An VA £3) FH oh et WC WS CIS) BEER A  MS lym  %
LAE GUAR A        Hi AN 部
”  Ly
°                     AOE) SOIT) BSE) dour eeereusy | wanes” an | 本
|              —                         -| |
ez
建司              1 Wa                                           He
Lad      1 1   Lad   RYE
RY EY VE ey | Bey, ve Ww) Lia  MAG | ie   lieth             sun ae
FE OH                  wy             GE                                             %G Ol MEM                FMR            ZEAE ME          sy ae IC
way  wEY WAY) BOM EY | gy aka EXE WEE) wR | ey | we  «fu SEB                HTB ust
EMR | | AGE) ee | ae   :                        °

WAS

WkWCee cax

131

--- Page 139 ---
GB/T 34590.11一2022

[       ~ GLA LST HO € 4 * REACH BL OCT BAAN. # ORG COINS YE AIS TNS) HAS 2EFE ADH 1 RII GIT A BEEZ IE 2 BO >  |
© BR) SHE BAN YC « Bad SBE (RL EB 1 LR 4
«Bg 4-H Gl A Sg TFN, YA EAR LA) — ds WIN 5
a
ee Hew
%00T Bee Hae
0.00070 SEBS 2edEW
08 210°0 ES 2
08 Z10°0 eH
s_OTX9TT                           HY
ee
ee            ald                                    AV
Ud     [a1  Rael  RE
BEM            Sw                 fal Zi SRE GH [1              CHS
I cag | PM) AR IE ag) a) it | RE |) gor ae    MeN   earee| 7 | aygeac
we   wey) | RY | Gua   Wee) ww | Ke | we ‘               _ wee
EWR WY 早出各| deere |S 7H SAL                   fae WA 6 3               +)
RLIK           et                                   WS 2%
[_              AIK                                              _|

132

CH) AWS    MLWCER cae

--- Page 140 ---
GB/T 34590.11一2022

将表 D.2 和表 D.3 的结果结合在一起,总体值为;
一一单点故障度量一96.1%;
一一潜伏故障度量一95.7% 。
对具有更严格安全要求的相同硬件要素,以下示例考虑了更精细 的子元器件颗粒度的好处:“调节
电压的精度和稳定性是 VA<VA,+A #1 VA>VA,—A FEB V Ao LEV min 2 V nox A SFA A=5 mV,”
当检测到低精度/低稳定性状态,并将信号发送到系统/相关项的外部要素时,可以将该组件视为安
全状态。外部系统负责故障响应,包括将系统或要素转换到安全状态
表 D.5 使用与图 C.1 相同的格式报告了永久性故障的定量分析示例。  分析中考虑的安全机制是，
一 电压监控器探测过压(安全机制 SM2)和欠压(安全机制 SM1)失效;
一一独立 ADC 通道检测调节电压的变化高于A=5 mV(安全机制 SM3) ,安全机制在 5.2.4.11 中
一 限流器探测由低压差稳压器供电的电路失效影响(安全机构 SM5) ,安全机制在 5.2.4.5 中
描述;
一一模拟 BIST 探测影响电压监控器的失效。
注 9: 需要提供证据表明限流器相对于调节器内核的独立性。
注 10: 假定用作安全机制 SM3 的 ADC 在所分析的硬件要素外部,因此在 FMEA 中不予考虑。硬件要素中包含一
个不是 SM3 的 ADC,因此它在 FMEA 中报告为不与安全相关。
安全机制所声称的覆盖率见表 D.4。

表D.4 新安全要求的示例中考虑的安全机制

安全机制
SM1                        欠压(UV)监控器

生成的失效模式覆盖率
99.9%

SM2                        过压(OV)监控器                                   99.9%
SM3                                  独立的 ADC 监控                                                    97%
SM5                                         限流器                                                           98%

模拟 BIST 诊断                                                     90%

BE 11: 安全机制的有效性可能受到相关失效的影响。如 5.2.3.6 EAS ARG YH              -

此外,每个安全机制向系统/相关项的外部要素发出故障探测信号 ,然后该外部要素负责将系统或
要素转换到安全状态。

根据这一假设,按照 GB/T 34590.5一2022 附录 也,声称与任务电路相关的潜伏故障的失效模式覆
盖率为 100%%。

表 D.5 显示了以比表 D.2 和表 D.3 中更精细的颗粒度进行的任务元器件的定量分析。这些示例表
明,不同的安全要求会影响一个或多个安全机制的层级划分和诊断覆盖率要求，

注 12: 在此示例中,不包含瞬态故障的分析,但可以在相关时添加。

133

--- Page 141 ---
GB/T 34590.11一2022

We AB)
0   %00r | SNS |: -oOTXo8%026| ENS | %0 |-OIX009 %%0Z  d  sa BH ge a Bl TD EA ST | US.
ZNS         ZINS                 (AO WA-AN VA)
0   %OOT INS 1-01 X00°9| % 6°66 INS  %0 |y-01X00°9] %02  d  sy BE AA TBE ok  HEAL IE ID GHC ER EH | MS | Tae
ZINS         ZINS                 (AO VA-AN WA)
0    %00T  INS 1-01 X00°9| % 6°66  INS  %0 |y-01X00°9| %0%   d   ia Re agus 9 STH      GES RA HE | Us
Um  BYSRe Visite
0   %oot | SNS |，oTX8z'z|%0246| ES | %OS |-OTX67 TI %%TT  了| SHOE LY | A Ae Ge | SS
ap 30 AY os SEY oh at | de i BR at hed) UR SE
38 Ba)
0   oot | SNS |.-01x9r'r| %0'L6| EWS | %O |eOLXErT] MPT | d  umuuoe stat Aw BH | US
ZNS         ZNS                   Ya) 285 3 WAKE) | Bel SS Ot cH)
Ly          |  LY)  *         0    e-   6 .  Ly                                               ys
0 | oor | TS footer] 46°66] | 260 |e OLXOVT) FE |) ayaa teams Beat | MF
.  :            .            $e A a)                al
0   %001 | EWS |s-OTX9P] %0°L6| EWS | %O |e-OTX6F'T HIT  d  Sl RUE ee 8 TE | OUS gue
ZIANS         ZINS                 (AO VA-AN VA)
0   % 001 INS OL X6P'T| % 6°66 TS  YO |s-0TX67T WIL  d  sg TE a YT TH    ba aH BG | US
0   %oof | UNS }o-OLX6P'T] %6°66| TINS | %O |c-OLX6¥'T] %FT  d  An VA 二训导审慎区     CAn 354 tH  us
a) GU LE DE SG EH SHH
0  %00L | ZWS |，oTX6f TI %6'66| ZNS | %0  0TX67T| YF  d  AO VA £30 4 et    CAO SE HI us
°     一      oan    °            “| BE a
|                | |   |
要
aE             (14
Ld      i 14  Ld  RYE
lit Zag EE SRA GH [I
secs len) goer jaenee| 7% Jarman] ua | ee | ee   one
WE HA                 、            GQ                                         %G Ol KEM               EMS
wwe WEY WY) | ADR EY | GHz SH WSs) wR | Rey | we  «SRB S 79H
WER     RG | YM | Se
RA IK               ELL AK A et
_     | | 一-人

寺器工艺导一 (LHS GLMGER Sade

134

--- Page 142 ---
GB/T 34590.11一2022

i
0   %O00L| SNS |-OTX009| %026| ews | %o | orxoo'zl %of    commen ee AMAR AE Pues} Ys
bh ie
ZNS                            HR MS Oy BW
一     “            %0S js-0IX00'Z| ¥                              to    We     g
0   中00T  INS s_OTX00T         %     X00°%| %OT      Bf $y EL     Bu AE MHES | US
IG * on Re Se BR YR ae UM
Sh SB           ae     ad
%00   8    2一   00°9| %0°246| SINS   %O |cs_OlX00°@] %of                                          is
© | 4001 |. SINS. |1-0F x00°9) 7       %       %      MER HM | ORAM es| &  aw
0   %oor ZJNS  or xoo'al %6-66 ZJNS  %o  ofxoo引 %of      (AO VA-AN VA)        ZR  us
°   tws |*    °   tms | 7 |     °      ‘A EGE HH BESET Bh ok at | EA MU) TY
ZJNS                  ZNS                                 (AO WA-AN VA)                Gi 46D)              i
y         es     "| % 6°66       %O  OT  0°24] %OL                                            S
© | s fo OFX 002] 26666] ns | 40 | -orxoo3l %    lal TELA eH ht | Gu Ke aE ee —| 2    ath
0   %OOL ZNS  OT X00°2] % 6°66 ews  %O  OLX00°@} %OT      CAO WA-AN WA)           @  us
°   UAS |一    °   ts | 7° [>     °      ‘BE RAG OBESE Ht |W) A ALO EY Ye , —
ZJNS                                   Af Bt
%O           0                              loll Z   aes
0   %O0T INS   0          %    0   %O     SEW C6 6 84 TH    Sh An HH | US

9-0T X00°6

v-0T X00°9

WG 2B)
Bel EE SHY at

Am
SE SO A

2-01 X00°9|

»-OT X00°9

(AO WA-AN WA)
Fg FEST kat

alt i FR GH ie
1G O1 IKE
“NE AS 2% 7

CBS Ef
At BBE thd ) Be UU Sy BA) SEY Ha

CS) WRU GH— (LB He BE GMC EE oa x

135

--- Page 143 ---
GB/T 34590.11一2022

© Aad EEL VG ME BBN A Ce CL) BM SE CL Bad EE 4
SE ag kt EG a Af SEU BT BR EB A ll NY — Se chs VIN TSE HAE 。

%00T WH WAR
4936 WR

0 200°0 SEBS 2BdE

9100 SSW

90200 eRe

0                       LI 000°0                                       HY

0                          0                             s-0T X00°L| %OOT     d                                                          USN | OdV | OdV

24 30K)        eM
0   %oof | ews |，oTX009| %026| EWS | %0 |*-OTXo0z| WOT | d      和黎必各可       a     us

Gd NE AGW 3ST ht | GME SU TH BY BEY —
fet Zt

ews                                BR WS OH            waa
0       %O0T          s-0OTX00T                  %OG |s-OTX00°%| WHOL     d                                                          us
40") us                408 |s-O1 007) 74       et a Fa | RE A EY —      es
TG en BE a                    ay (Pee
一                       #u3)
0       %00L | SINS |,-01T X00°9| %0°L6   SINS     %O |s-OLX00°%) %OL     d                SRA WEL                 assaadiel    us    aad

Ad BE AGW SSE hat | TY FS BY HY

Gy
0  %oor | SINS |，oTX009|%0'246| SINS | %0 |s-OTX00'% HOU  d  fet 6 XE SH BH ok at | SE UA TH Ge | MI RAE | US
I RU A) EY

_ | 一|一

|一下-一一一一

索要
村            we
La     1a  Lad  RYE
sous (EE ccm] aoe faree| 9 |woeni] ua | we | ae  ERASER           TS ae
ee                  *             axe                                             OL AOEWEY                Mes            “eae          dea
a    shew) wey | one   wex| see | wee | whe                    raed
WEE WY 时网这| wee |S See                    «AAD AS 26 9                 Ay HEE
RLM        HAL Regia                                  WE

CH) HUEY —LHIRBMGED LAGER sds

136

--- Page 144 ---
D2 ”模拟组件失效率的计算示例

模拟和混合信号组件的基础失效率的计算方法在 4.6 中描述。
基础失效率分配给组成硬件组件的不同要素,可以根据要素的类型使用不同的分配方法。
可以认为基础失效率与电路面积成比例。
示例 1:将基础失效率除以组件的总面积,以获得每个相关故障模型的基于面积的基础失效率(FIT/mm2)

表D.6 基于面积的基础失效率分配

GB/T 34590.11一2022

故障模型                          失效率                            单位
永久性故障                       2.00 10~?                        FIT/mm?
瞬态故障           |          2.00 1075                        FIT/mm?
通过使用表 D.6 中的基于面积的基础失效率(FIT/mmz)计算前一示例中的模拟和混合信号组件的每
个子元器件的失效率。
考虑到前一示例的框图,计算结果列于表 D.7 中。
表D.7 每个元器件/子元器件的失效率
|   元器件          子元器件         区域面积    | sea tema    瞬态故障失效率 |
mm?                FIT                FIT
广                       稳压器内核               0.52                0.010 4             0.000 010 4     |
带孙 1                0.15                0.003 0             0.000 003 0
低压差稳压器         偏置电流发生器            0.01                0.000 2             0.000 000 2     ]
限流器              0.075              0.001 5           0.000 001 5
总和                0.755               0.015 1             0.000 015 1
比较器 1                0.03                0.000 6             0.000 000 6
比较器 2                0.03                 0.000 6             0.000 000 6    |
电压监控器            无源网络              0.08               0.001 6            0.000 001 6
带辽 2                 0.15                 0.003 0             0.000 003 0
总和                 0.29               0.005 8            0.000 005 8
ADC                  ADC                 0.85                0.017 0             0.000 017 0
模拟 BIST              模拟 BIST               0.35                 0.007 0              0.000 007 0
总和                           2.535               0.050 7            0.000 050 7
注 1: 表 D.7 中的数字仅为示例。
注2: 表 D.7 中的块区域包括内部布线 。 如果相关 ,顶层布线包含在单独的块中。
作为基于区域研究方法的替代方案,如 5.1.7.1 所示,可以基于每个子元器件或基础子元器件的等
效晶体管的数量来估计失效率和失效模式分布。 就混合信号或模拟组件而言,在估计等效晶体管的数
量时可以考虑有源器件 ,无源器件和布线之间的区别。 所使  的方法可以基于所分析的电路的布局(或
计划的布局) ,或者基于硬件要素之间是如何共享失效模式的分析来选择，

注 3: 对于瞬态故障模型 ,与面积成 比例的基础失效率分配是一个简化的例子,因为实际上 ,并非混合信号电路中的
每个要素具有相同的失效概率。

示例 2:在开关电容架构中,与电路的其他部分相

,保持信号的电容对瞬态故障更敏感,因为它们被用作存储要素。

137

--- Page 145 ---
GB/T 34590.11一2022

附 录 E
(资料性)
PLD 组件定量分析示例

El 架构示例

图 E.1 给出了以下示例中采用的系统。该系统用于安全相关应用,使用 两个微控制器用于宛余,最
终控制输出用可编程逮辑器件 PLD 实现。两个微控制器将其值通过 SPI(串行外设接口)发送到 PLD，
PLD 通过 CAN[(控制器局域网)总线进行通信。在本示例中,假设计算所得的输出 值过高(即超过了正
常系统给出的值再加上阔值的总和),是有潜在危害的。  但输出值过低,从功能安全角度来看是可以接
受的。同时,假设接收 CAN 消息的组件可以检测到 CAN 消息的丢失,并采取适当的措施,例如将接收
信号默认设为最小值,并且接收模块可以容忍 X 条 CAN 消息损坏(如高于预期值) 。

A: 传感器、总线
CR)

状态
通过SPI输出1
Bi      开关PLD

CAN到系统

通过SPI输出2

图E.1 PLD 使用实例一一输出开关

注; “控制器"硬件组件用两个微控制器和一个 PLD 实现。
硬件“控制器?所得的安全要求:
一SafReq_hardware_Comp_Controller_ 001: “应避免输出连续 和 条包含大于正确值加上阔值的
错误值消息”，
SafReq_hardware_Comp_Controller_ 002:“应避免超过 y 毫秒,未检测 CAN 消息输出丢失”。
硬件组件“控制器?由两个微控制器(微 控制器1 和微控制器 2)加一个PLD 实现。  微控制器 1 和微
控制器 2 在相同时间 ,有相同的输入/输出 ,并将其结果传输到 PLD。  当没有故障发生时,两个输出在
闪值范围内一致。PLD 从两个信号取更小值,通过 CAN 通信,将该输出发送给系统的其余部分。
SafReq_hardware_Comp_Controller_002 Fy 控制器外部实体完成(例如超时监控) °
PLD 所得的安全要求可能是:
SafReq_PLD_001:“应避免输出 大于由微控制器 1 和微控制器 2 输入的较小值的值"由安全
要求 SafReq_hardware_Comp_Controller_001 482);
SafReq_PLD_002:“应避免 PLD 发送的 CAN 输出值损坏未能检测,而导致过高 的值被输出”
(由安全要求 SafReq_hardware_Comp_Controller_001 得到) 。
138


--- Page 146 ---
GB/T 34590.11一2022

以下条款用两种不同方法为例,说明 PLD 的安全(分析)和相关失效分析(的处理方法) 。有关微控
制器 1 和微控制器 2 的安全分析和相关失效分析,不在本文件范围内。
PLD 失效通过以下两种方法处理
一一使用PLD 外部安全措施。
使用PLD 内部安全措施。PLD 含有检测 PLD 故障的诊断措施。这些故障通过状态信和号传递
给微控制器 1 ,后者可以根据故障的严重程度 ,决定是否停止 PLD 运行。

PLD 外部措施

E.

I}

以下安全机制,由 PLD 以外的要素实施。
SafMech_PLD_001:CAN 消息读回和比对，PLD 的 CAN 消息输出,由微控制器 1 读回。微
控制器 1 检查 PLD 的输出值,是否等于或小于它的输出。  如果检查结果不正确,则微控制器
1 通过禁用信号,停止 PLD 运行。

——SafMech_Network_001 :接收器(端)实现超时监控。

在安全分析的第一步,可以确定相关失效模式。由于 PLD 内未实现任何安全机制,因此对 PLD 输
出端可观测的失效模式进行描述就足够了;

一一FM_PLD_OP 01 :无输出;

一-FM_PLD_OP_ 02:输出旧的消息

一-FM_PLD_OP_ 03:输出损坏;

一-FM_PLD_OP_04:未输出最小值;

一FM_PLD_OP_05:一直输出微控制器 1 的值;

一FTM_PLD_OP_06:一直输出微控制器 2 的值;

一了M_PLD_OP_07:主动*禁用”离散信号并不阻止 CAN 消息传输。

如 5.3.3.1.3 所述,为了得出上述失效模式的概率分布,通常需要详细了解 PLD 的内部结构。如果
该信息无法提供,也无法给出依据,说明其中某失效模式比其他失效模式更可能发生,则可采用
5.3.3.1.3a)所述的方法,如表 E.1 所示。

RE 采用 PLD 外部措施时,PLD 安全分析实例

失效模式                              永久分布
FM_PLD_OP 01 :无输出

14.3%         14.3%           1               0        SafMech_Network_001
FM_PLD_OP_02:输出旧的消息                             14.3%           14.3%             1                  0             SafMech_PLD_001
FM_PLD_OP 03 :输出损坏                                    14.3%           14.3%             1                  0             SafMech_PLD_001
FM_PLD_OP_04:未输出最小值                            14.3%           14.3%             0                  1             SafMech_PLD_001
FM_PLD_OP_05 :一直输出微控制器 1 的值    14.3%    14.3%     0       1
FM_PLD_OP_06:一直输出微控制器 2 的值    14.3%    14.3%     0       1     SafMech_PLD_001
FM_PLD_OP_07 :主动“禁用”离散信号并不
阻止 CAN 消息传输

注: PVSG= Hk YRSA 标的可能性;MPF一多点失效。

14.3%

就相关失效分析(不在本文件范围内)而言 ,需要考虑以下要素间 的相关性:
——PLD 和微控制器 1;
一-PLD 和微控制器 2;

139

--- Page 147 ---
GB/T 34590.11一2022

一一微控制器 1 和微控制器 2。
E.3 PLD 内部措施

示例其余部分考虑使用 PLD 内部的安全措施。PLD 的内部架构如图 E.2 所示。从微控制器发送
的数据,在通过 CAN 总线发出之前先被缓冲。缓冲 区被实现为用户存储器,从而状态机可以控制缓冲
区的运行,多路选择器用罗辑块来实现,CAN 模块则 是一个固定功能的 耳。逻辑块的功能及块和存储
器之间的信号通过配置技术控制。 为简单起见,通过开关控制逻辑决定是发送缓冲区 1 的数据还是缓
冲区 2 的数据,此示例不做讨论。
该设计也容易受到间歇性和永久性硬件失效的影响。 所有芯片基础设施如时钟或电源,都可能是
共因失效的根源。 这些失效可以通过探测和报告单模失效的宛余机制得到处理。 其他示例,还包括初
始化时不正确的代码加载和存储器中的位翻转。 这些可以通过校验和,和奇偶校验来探测。但是,其中
一些失效仍可能导致违背安全目 标,并带来不可接受的风险。错误-探测-纠正码C(ECC) 是一种很好的
技术,因为可以纠正错误,并在纠错后报告芯片中存在的潜在问题。 芯片 1O 中的单个失效只影响某
一路输出,存在的风险较小。

注 1: 良据所实现电路的功能,除了修复故障以恢复所设计的功能(例如配置技术中的故障,即使配置技术中的故障

被修复,仍导致状态机进入不可恢复状态) ,还需执行进一步的措施。

微控制器1 SPI                        微控制器2 SPI

 E.2 PLD 架构

如果在内部安全机制未检测到故障.导致可能违彰安全目 标,通过微控制器 1 检测 CAN 信号丢
失,或SPI输出与 CAN 读回之间不匹配。假如微控制器 1 可 以通过“禁用”信号关闭 PLD 功能,仍然是
可以接受的。进行相关失效分析,以确保 PLD 违背安全 目标且通过禁用信号关闭功能的失效同时发生
的风险足够低。

示例,如果开关无法响应来自微控制器 1 的禁用命令,则可能发生潜在危害。 就像微控制器 1 和微控制器 2 都还
好,而 PLD 输出仍然代表安全值,是一种多点故障的情况。  只有当其中一个微控制器故障,且 PLD 响应错误时,才有潜
在风险。为了检测多点故障,可以对禁用膛辑进行定期测试。 由于该操作在系统或要素层面执行,而具体细节不在本文
件范围内,所以不做进一步描述。

注 2, 在这个简单的例子中,外部措施可以取代内部安全机制。 通常,存在需要采取内部措施以达到目标诊断覆盖

率的情况,因此,可以采用本条所述的内部安全机制的详细分析。

随机硬件故障可在设计中,采用归纳故障分析法(例如 FMEA)进行分析。同时考虑用户设计的缺
陷,及PLD 技术缺陷,并考虑永久性故障和了瞬态故障。  在设计的定性分析之后进行定量分析,如附录 C
所述的分析。

如 5.3.3.1 所述,可由 PLD 制造商提供的 PLD 基础子元器件的故障率和失效模式分布,作为定量

140


--- Page 148 ---
GB/T 34590.11一2022

分析的输入。
注 3: 在考虑 PLD 内部措施的情况下,如何确定失效模式分布,推荐采用 5.3.3.1.3b)或 c)所述的方法 。
REZ 为以上设计的定量分析提供了一个框架,可以   类似于图 C.1 的信息作补充。

注4: 如 5.1.7 所述,根据设计所处的分析阶段和所用的安全机 il ,再决定分析所要的详细程度。
RE2 场景 2 定量分析的模板框架示例

_                          安全有关(SR)或
了元器伯                   安全不相关(NSR)要素
IO 缓冲器
永久
配置技术                            SR
1/0 接口                                                                                      BAS
永久
(信号)路由资源                         SR
wes
永久
随机存储数据位                         SR
AS
永久
地址解码器                           SR
BA
永久
缓冲器1                    测试/宛余                            SR
WAS
永久
配置技术                             SR
Ba
永久
(信和号)路由资源                         SR
mAs
随机存储数据位                         SR                         KA         |
AS
KK
地址解码器                           SR
AS
永久
缓冲器2                    测试/宛余                            SR
RAS
配置技术                            SR                         aA
Re
(信号)路由资源                         SR                         aA
was
逻辑志                         SR                     a
状态机 1                                                                                      Beas
配置技术                        SR                     aA
RA

141

--- Page 149 ---
GB/T 34590.11一2022

表 了.2 场景 2 定量分析的模板框架示例 〈续)

_           _          安全有关(SR)或

器件      子元器                 RH
*           ret HF       安全不相关(NSR)要素     失效模式
永久

状态机1       (信号)路由资源          SR
wa
KA

逻辑块           SR
was
永久

状态机 2        配置技术           SR

(信号?路由资源                            SR

逻辑块                                          SR

多路转换开关                          配置技术                                         SR

(信号?路由资源                         SR

et

局        (CAN
PAR RAECCAN)           随机存储数据位                         SR

地址解码器
逻辑

注 1: 根据系统中每个PLD 元器件的作用,可以进行更详细的分析。
注 2; 为了简单起见,本示例没有列出量化数字。

分析还包括与 PLD 相关的外部组件,如 电源.时钟和复位电路。此外,如果 PLD 的配置由外部器
件加载,还要分析配置加载到PLD 是否看作安全相关,或者配置加载过程是否会导致相关项失效。

特别是,如果 PLD 由微控制器 1 加载,则需要考虑微控制器 1 的加载机制,和影响微控制器 1 功能
的共因失效。如果在 PLD 内实现了独立通道或诊断措施,则需要做相关失效分析,此类分析的示例见
附录 B。在此示例中,由于已通过微控制器将 CAN 模块的输出读回来探测 PLD 的故障,因此没有考虑
PLD 各子元器件的独立性。

142

--- Page 150 ---
GB/T 34590.11—2022

参考 xX 南

(1] GB/T 34590.2—2022 ”道路车辆“功能安全 第2 部分:功能安全管理

[2] GB/T 34590.3—2022 ”道路车辆“功能安全  第 3 部分:概念阶段

[3] GB/T 34590.4一2022 ”道路车辆“功能安全 第 4部分:产品开发:系统层面
[4] GB/T 34590.5—2022 ”道路车辆“功能安全 第5 部分:产品开发:硬件层面
[5] GB/T 34590.6一2022 ”道路车辆“功能安全 第6 部分:产品开发:软统层
[6] GB/T 34590.7—2022 ”道路车辆“功能安全 第 7 部分:生产、运行.服务和报废

[7] GB/T 34590.8—2022 ”道路车辆“功能安全 第8 部分:支持过程

[8] GB/T 34590.9—2022 ”道路车辆“功能安全 第9 部分:以汽车安全完整性等级为导向和
以安全为导向的分析

[9] GB/T 34590.10—2022 ”道路车辆“功能安全 第 10 部分:指南

[10] SAE J1211;2012 » Handbook for Robustness Validation of Automotive Electrical/Electronic Mod-
ules, SAE.
[11] IEC 61508-2;2010 Functional safety of electrical/electronic/programmable electronic

safety-related systems

[12] IEC 61709:2017 Electrical components — Reliability — Reference conditions for failure
rates and stress models for conversion

[13] IEC/TR 62380;2004   Reliability data handbook — Universal model for reliability predic-
tion of electronics components, PCBs and equipment

[14] Askari S,Nourani M. Design methodology for mitigating transient errors in analogue and
mixed-signal circuits. Circuits, Devices & Systems [online]. IET. November 2012,6 (6), 447-456
[viewed 2017-10-10]. Available at; 10.1049/iet-cds.2012.0053.

[15] Baumann R.C, Radiation-Induced Soft Errors in Advanced Semiconductor Technologies.
IEEE Transactions on device and materials reliability [online]. IEEE. December 2005,5(3), 305-316
[viewed 2017-10-10]. Available at; 10.1109/TDMR. 2005.853449,

[16] BARUAH SK, GOOSSENS J. Rate-monotonic scheduling on uniform multiprocessors,
Proceedings of the 23rd International Conference on Distributed Computing Systems [online]. IEEE.
May 2003 ,360-366 [viewed 2017-10-10]. Available at; 10.1109/ICDCS, 2003.1203485.

[17] BORCSOK J, SCHAEFER S,UGLJESA E, Estimation and Evaluation of Common Cause
Failures. Second International Conference on Systems [online]. IEEE, April 2007,41 [viewed 2017-10-
10]. Available at; 10.1109/ICONS. 2007.25.

[18] BRESSOUD T C,SCHNEIDER F B. Hypervisor-based fault tolerance, Proceedings of the
fifteenth ACM symposium on Operating systems principles [online]. ACM. December 1995, 1-11
[viewed 2017-10-10]. Available at: 10.1145/224057.224058,

[19] CHATTOPADHYAY S,KEE C L,ROYCHOUDHURY A,KELTER T,et al. A Unified
WCET Analysis Framework for Multi-core Platforms. IEEE 18th Real-Time and Embedded Technol-
ogy and Applications Symposium [online]. IEEE. April 2012,99-108 [viewed 2017-10-10]. Available
at: 10.1109/RTAS.2012.26,

[20] CLEGG JR. Arguing the safety of FPGAs within safety critical systems. Incorporating the
SaRS Annual Conference, 4th IET International Conference on Systems Safety [online]. IET. October
2009,1-6 [viewed 2017-10-10]. Available at; 10.1049/cp.2009.1569,

143

--- Page 151 ---
GB/T 34590.11一2022

[21] CONMY P M, PYGOTT C, BATE I. VHDL guidance for safe and certifiable FPGA
design. 5th IET International Conference on System Safety [online]. IET. October 2010, 1-6 [viewed
2017-10-10]. Available at: 10.1049/cp.2010.0832.

[22] FIDES Guide 2009 Edition A September 2010, Reliability Methodology for Electronic Sys-
tems.

[23] Fleming P R, Olson B D, Holman W T,et al. Design Technique for Mitigation of Soft Er-
rors in Differential Switched-Capacitor Circuits. IEEE Transactions on Circuits and Systems II: Ex-
press Briefs [online]. IEEE, May 2008,55(9) ,838-842 [viewed 2017-10-10]. Available at: 10.1109/
TCSII.2008.923437.

[24] FRANKLIN M. Incorporating Fault Tolerance in Superscalar Processors. Proceedings of
International Conference on High Performance Computing [online]. IEEE. December 1996 [viewed
2017-10-10]. Available at: 10.1109/ HIPC.1996.565839.

[25] HAYEK A, BORCSOK J.  SRAM-based FPGA design techniques for  safety-related
systems conforming to JEC 61508 a survey and analysis. 2nd International Conference on Advances in
Computational Tools for Engineering Applications (ACTEA) [online]. IEEE. December 2012, 319-
324 [viewed 2017-10-10]. Available at: 10.1109/ICTEA.2012.6462892.

[26] HEISER G. The role of virtualization in embedded systems. Proceedings of the 1st work-
shop on Isolation and integration in embedded systems [online]. ACM. April 2008, 11-16 [viewed
2017-10-10]. Available at: 10.1145/1435458. 1435461.

[27] JEDEC JEP122H, Failure Mechanisms and Models for Semiconductor Devices.

[28] JEDEC JESD89A, Measurement and Reporting of Alpha Particle and Terrestrial Cosmic
Ray-Induced Soft Errors in Semiconductor Devices.

[29] Keckler S W,Olukotun K, Hofstee H P. Multicore Processors and Systems. 2009. Spring-

er.

[30] Kervarreca G,et al. A universal field failure based reliability prediction model for SMD In-
tegrated Circuits. Microelectronics Reliability Lonline ]. Elsevier. June-July 1999, 765-771 [viewed
2017-10-10]. Available at:  https: //doi.org/10.1016/S0026-2714(99)00099-2.

[31] LAZZARIC. et al. Phase-Locked Loop Automatic Layout Generation and Transient Fault
Injection Analysis: A Case Study. 12th IEEE International  On-Line Testing workshop [online ].
IEEE. July 2006,117-127 [viewed 2017-10-10]. Available at: 10.1109/IOLTS. 2006.48.

[32] BENSO A,BOSIO A,DI CARLO S,et al. A Functional Verification based Fault Injection
Environment. 22nd IEEE International Symposium on Defect and Fault-Tolerance in VLSI Systems
[online]. IEEE. September 2007 [viewed 2017-10-10]. Available at: 10.1109/DFT.2007.31.

[33] Mariani R. Soft Errors on Digital Components. Fault Injection Techniques and Tools for
Embedded Systems Reliability Evaluation online]. Springer. 2003 [viewed 2017-10-10]. Available at:
https: //doi.org/10.1007 /0-306-48711-X_3.

[34] MIL-HDBK-217, Military Handbook—Reliability Prediction of Electronic Equipment.

[35] Mitra S,Saxena N R,Mccluskey E J. Common-mode failures in redundant VLSI systems:
a survey. IEEE Transactions on Reliability [online]. IEEE. September 2000, 49(3) » 285-295 [viewed
2017-10-10]. Available at: 10.1109/24.914545.

[36]   MUKHERIEE S S,et al. A systematic methodology to compute the architectural vulnera-

bility factors for a high-performance microprocessor in microarchitecture. Proceedings. 36th Annual
IEEE/ACM International Symposium on Microarchitecture [online]. IEEE. December 2003, 29-40
144

--- Page 152 ---
GB/T 34590.11一2022

[viewed 2017-10-10]. Available at; 10.1109/MICRO.2003.1253181.

[37] NIIMI Y,et al. Virtualization Technology and Using Virtual CPU in the Context of GB/T
34590; The E-Gas Case Study. SAE Technical Paper [online]. SAE. April 2013 [viewed 2017-10-10].
Available at; https: //doi.org/10.4271/2013-01-0196.

[38] PAOLIERI M,MARIANI R. Towards functional-safe timing-dependable real-time archi-
tectures. IEEE 17th International On-Line Testing Symposium (IOLTS) [online]. IEEE. July 2011,
31-36 [viewed 2017-10-10]. Available at; 10.1109/IOLTS.2011.5993807.

[39] SINGH M, et al. Transient Fault Sensitivity Analysis of Analog-to-Digital Converters
(ADCs). Proceedings of the IEEE Workshop on VLSI (WVLSI ’01) [online]. IEEE. April 2001
[viewed 2017-10-10]. Available at: 10.1109/IWV.2001.923153.

[40] WHITE M,BERNSTEIN J B. Microelectronics Reliability: Physics-of-Failure Based Mod-
eling and Lifetime Evaluation. JPL Publication [ online]. February 2008 [viewed 2017-10-10 ].
Available at; http://www. acceleratedreliabilitysolutions. com/images/_ NASA _Physics_of_Failure_
for_Microelectronics. pdf.

[41] Arlat J,et al. Fault Injection and Dependability Evaluation of Fault-Tolerant Systems.
IEEE Transactions on Computers [online]. IEEE. August 1993,42(8),913 [viewed 2017-10-10]. A-
vailable at; 10.1109/12.238482.

[42] Benso A,Prinetto P. Fault Injection Techniques and Tools for Embedded Systems Reliabil-
ity Evaluation. Springer. 2003 [viewed 2017-10-10]. Available at; https: //doi. org/10. 1007/0-306-
48711-X_3.

[43] Wei Jiesheng, et al. Quantifying the accuracy of high-level fault injection techniques for
hardware faults. Dependable Systems and Networks (DSN), 2014 44th Annual IEEE/IFIP Interna-
tional Conference [online]. IEEE. June 2014 [viewed 2017-10-10]. Available at; 10.1109/DSN.2014.2.

[44] Kejun Wu,Pahlevanzadeh H, Peng Liu, et al. A new fault injection method for evaluation
of combining SEU and SET effects on circuit reliability. Circuits and Systems (ISCAS) ,2014 IEEE In-
ternational Symposium on [online]. IEEE. June 2014,602,605 [viewed 2017-10-10]. Available at: 10.
1109/ISCAS,2014.6865207.

[45] Van De Goor A J. Testing Semiconductor Memories, Theory and Practice, 2nd. ComTex
Publishing.

[46] ENAMUL AMYEEN Meet al. Evaluation of the Quality of N-Detect Scan ATPG Patterns
ona Processor. Proceedings of the International Test Conference 2004, ITC’ 04  {online ]. IEEE.
October 2004, 669-678 [viewed 2017-10-10]. Available at: 10.1109/TEST.2004.1387328.

[47] BENWARE B,et al. Impact of Multiple-Detect Test Patterns on Product Quality, Proc. of
the International Test Conference 2003, ITC’ 03 [online]. IEEE. October 2003, 1031-1040 [viewed
2017-10-10]. Available at: 10.1109/TEST.2003.1271091.

[48] PATEL J H. Stuck-At Fault; A Fault Model for the Next Millennium? Proceedings of the
International Test Conference 1998 ,ITC’98 [online], IEEE. August 1988,1166 [viewed 2017-10-10].
Available at: 10.1109/TEST.1998.743358.

[49] SN 29500; 2004,Siemens AG,"Failure Rates of Components — Expected Values, Gener-
al",

[50] Paschalis A,Gizopoulos D, Effective Software-Based Self-Test Strategies for On-Line Peri-
odic Testing of Embedded Processors. IEEE Transactions on Computer-Aided Design of Integrated
Circuits and Systems [online]. IEEE. December 2004, 88-99[ viewed 2017-10-10]. Available at: 10.

145


--- Page 153 ---
GB/T 34590.11一2022

1109/TCAD.2004.839486.

[51] ITRS 2009,The International Technology Roadmap For Semiconductors (ITRS) ,2009 E-
dition.
[52] IEEE STD 2700-2014 IEEE Standard for Sensor Performance Parameter Definitions.

[53] White Richard M. A Sensor Classification Scheme. IEEE Transactions On Ultrasonics,
Ferroelectrics, And Frequency Control [online], IEEE. March 1987,34(2), 124-126 [viewed 2017-10-
10]. Available at; 10,.1109/T-UFFC. 1987.26922.

[54] Gupta Vijay,R Snow,M C Wu,A Jain, et al. Recovery of Stiction-Failed MEMS Structures
Using Laser-Induced Stress Waves. Journal of  Microelectromechanical Systems [online], IEEE.
August 2004,13(4) ,696-700 [viewed 2017-10-10]. Available at; 10.1109/JMEMS.2004.832185.

[55] Walraven Jeremy A. Failure Mechanisms in MEMS, IEEE ITC International Test Confer-
ence [online]. IEEE. October 2003, 828-833 [viewed 2017-10-10]. Available at; 10,1109/TEST.
2003.1270915.

[56] J Iannacci. Reliability of MEMS: A perspective on failure mechanisms,improvement solu-

tions and best practices at development level. Elsevier Displays [online]. Elsevier. April 2015 ,37,62-
71 [viewed 2017-10-10]. Available at; https: //doi.org/10.1016/j.displa.2014.08.003.

[57] Vonkyoung Kim,Chen T. Assessing SRAM test coverage for sub-micron CMOS technolo-
gies. VLSI Test Symposium,1997,15th IEEE [online]. IEEE. May 1997,24-30 [viewed 2017-10-10].
Available at; 10,1109/VTEST.1997.599437.

[58] GINEZ O,et al. An overview of failure mechanisms in embedded flash memories. VLSI
Test Symposium, 2006. Proceedings. 24th [online], IEEE. April 2006 [viewed 2017-10-10]. Available
at: 10.1109/VTS.2006.19.

[59] DI CARLO S,FABIANO M. PIAZZA, ROBERTO; PRINETTO,P. Exploring modeling
and testing of NAND flash memories, Design & Test Symposium (EWDTS), 2010 East-West
{online ]. IEEE. September 2010, 47-50  [viewed 2017-10-10]. Available at: 10. 1109/EWDTS.
2010.5742059.

[60] AlArs,Z.; Hamdioui,S.; Van De Goor, A.J.,Space of DRAM Fault Models and Corre-
sponding Testing. Design, Automation and Test in Europe, 2006. DATE 06. IEEE. March 2006,1,1-6
[viewed 2017-10-10]. Available at: 10.1109/DATE.2006.244080.

[61] IATF 16949: 2016, Quality management system requirements for automotive production

and relevant service parts organizations.

[62] Daniel J Sorin, Mark D Hill, David A Wood. A Primer on Memory Consistency and Cache
Coherence (1st ed.). Morgan & Claypool Publishers.

[63] JEDEC JESD94, Application Specific Qualification Using Knowledge Based Test Method-

olog.

[64] G Kervarrec, et al, A universal reliability prediction model for SMD integrated circuits
based on field failures. European Symposium on Reliability of Electron Devices, Failure Physics and A-
nalysis [online]. Microelectronics Reliability Elsevier. July 1999,39(6) ,765-771 [viewed 2017-10-10].
Available at; https: //doi.org/10.1016/S0026-2714(99)00099-2.

[65] E-GAS. Standardized E-GAS Monitoring Concept for Gasoline and Diesel Engine Control
Units. [viewed 2017-10-10]. Available at:  https: //www. iav. com/sites/default/files/attachments/
seite//ak-egas-v6-0-en-150922. pdf.

[66] IEEE P1804,IEEE Draft Standard for Fault Accounting and Coverage Reporting to Digital

146


--- Page 154 ---
GB/T 34590.11—2022

Modules [viewed 2017-10-10].

[67] R Leveugle,A Calvez,P Maistri et al.Statistical fault injection: Quantified error and confi-
dence. 2009 Design, Automation & Test in Europe Conference & Exhibition {online ]. IEEE. April
2009 502-506 [viewed 2017-10-10]. Available at; 10.1109/DATE.2009.5090716.

[68] Philip Mayfield. Understanding Binomial Confidence Intervals [viewed 2017-10-10]. Avail-
able at;  http: //www.sigmazone.com/binomial_confidence_interval.htm.

[69] JEDEC JESD88E, Dictionary of Terms for Solid-State Technology — 6th Edition.

[70] AEC,AEC-Q100; Failure Mechanism Based Stress Test Qualification For Integrated Cir-

cuits,
