# ðŸ“¡ SimulaciÃ³n del Circuito RLC Serie (Examen U3)

# ASYSC_C3
AnÃ¡lisis de sistemas: Cierre corte 3
## GrÃ¡ficas Generadas

se muestran los resultados obtenidos del caso 1
### SeÃ±al en el tiempo
![Onda](imagenes/onda.png)

### Espectro de la seÃ±al
![Espectro](imagenes/espectro.png)

### Fase de la seÃ±al
![Fase](imagenes/fase.png)

## Estructura del repositorio
```
ASYSC_C3/  
â”œâ”€â”€ ASYSC_ExamenC3_V3.ipynb  
â”œâ”€â”€ README.md  
â””â”€â”€ imagenes/  
    â”œâ”€â”€ onda.png  
    â”œâ”€â”€ espectro.png  
    â””â”€â”€ fase.png  
```
## Autores

| Nombre                       | No. Control | 
|-----------------------------|-------------|
| Esteban PÃ©rez SÃ¡nchez       | TI23110362  | 
| Christopher Jimenez Hurtado | CTI2211803  | 

