TimeQuest Timing Analyzer report for cpu_nuevo
Wed Feb 14 23:24:16 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'estadoSiguiente.escribir_data'
 12. Slow Model Setup: 'estadoSiguiente.escribir_op1'
 13. Slow Model Setup: 'estadoSiguiente.escribir_op2'
 14. Slow Model Setup: 'estadoSiguiente.incrementar_pc'
 15. Slow Model Setup: 'control[0]'
 16. Slow Model Setup: 'estadoSiguiente.escribir_status'
 17. Slow Model Setup: 'estadoSiguiente.mostrar_salida'
 18. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 19. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 20. Slow Model Hold: 'estadoSiguiente.incrementar_pc'
 21. Slow Model Hold: 'control[0]'
 22. Slow Model Hold: 'estadoSiguiente.escribir_op2'
 23. Slow Model Hold: 'estadoSiguiente.escribir_op1'
 24. Slow Model Hold: 'estadoSiguiente.mostrar_salida'
 25. Slow Model Hold: 'estadoSiguiente.escribir_data'
 26. Slow Model Hold: 'estadoSiguiente.escribir_status'
 27. Slow Model Recovery: 'estadoSiguiente.activar_leer_pc'
 28. Slow Model Recovery: 'estadoSiguiente.activar_esc_data'
 29. Slow Model Recovery: 'estadoSiguiente.espera'
 30. Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'
 31. Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'
 32. Slow Model Recovery: 'estadoSiguiente.mostrar_salida'
 33. Slow Model Removal: 'estadoSiguiente.mostrar_salida'
 34. Slow Model Removal: 'estadoSiguiente.espera'
 35. Slow Model Removal: 'estadoSiguiente.activar_leer_ri'
 36. Slow Model Removal: 'estadoSiguiente.activar_carga_alu'
 37. Slow Model Removal: 'estadoSiguiente.activar_esc_data'
 38. Slow Model Removal: 'estadoSiguiente.activar_leer_pc'
 39. Slow Model Minimum Pulse Width: 'control[0]'
 40. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 41. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'
 42. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'
 43. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 44. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 45. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 46. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 47. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 48. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 49. Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'
 50. Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 51. Slow Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'
 52. Setup Times
 53. Hold Times
 54. Clock to Output Times
 55. Minimum Clock to Output Times
 56. Fast Model Setup Summary
 57. Fast Model Hold Summary
 58. Fast Model Recovery Summary
 59. Fast Model Removal Summary
 60. Fast Model Minimum Pulse Width Summary
 61. Fast Model Setup: 'estadoSiguiente.escribir_op1'
 62. Fast Model Setup: 'estadoSiguiente.escribir_op2'
 63. Fast Model Setup: 'estadoSiguiente.escribir_data'
 64. Fast Model Setup: 'estadoSiguiente.escribir_status'
 65. Fast Model Setup: 'control[0]'
 66. Fast Model Setup: 'estadoSiguiente.incrementar_pc'
 67. Fast Model Setup: 'estadoSiguiente.mostrar_salida'
 68. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 69. Fast Model Hold: 'control[0]'
 70. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 71. Fast Model Hold: 'estadoSiguiente.incrementar_pc'
 72. Fast Model Hold: 'estadoSiguiente.escribir_op2'
 73. Fast Model Hold: 'estadoSiguiente.escribir_op1'
 74. Fast Model Hold: 'estadoSiguiente.mostrar_salida'
 75. Fast Model Hold: 'estadoSiguiente.escribir_data'
 76. Fast Model Hold: 'estadoSiguiente.escribir_status'
 77. Fast Model Recovery: 'estadoSiguiente.activar_esc_data'
 78. Fast Model Recovery: 'estadoSiguiente.activar_leer_pc'
 79. Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'
 80. Fast Model Recovery: 'estadoSiguiente.espera'
 81. Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'
 82. Fast Model Recovery: 'estadoSiguiente.mostrar_salida'
 83. Fast Model Removal: 'estadoSiguiente.mostrar_salida'
 84. Fast Model Removal: 'estadoSiguiente.espera'
 85. Fast Model Removal: 'estadoSiguiente.activar_leer_ri'
 86. Fast Model Removal: 'estadoSiguiente.activar_carga_alu'
 87. Fast Model Removal: 'estadoSiguiente.activar_esc_data'
 88. Fast Model Removal: 'estadoSiguiente.activar_leer_pc'
 89. Fast Model Minimum Pulse Width: 'control[0]'
 90. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'
 91. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'
 92. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'
 93. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 94. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 95. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 96. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 97. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 98. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'
 99. Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'
100. Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
101. Fast Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'
102. Setup Times
103. Hold Times
104. Clock to Output Times
105. Minimum Clock to Output Times
106. Multicorner Timing Analysis Summary
107. Setup Times
108. Hold Times
109. Clock to Output Times
110. Minimum Clock to Output Times
111. Setup Transfers
112. Hold Transfers
113. Recovery Transfers
114. Removal Transfers
115. Report TCCS
116. Report RSKM
117. Unconstrained Paths
118. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; Clock Name                        ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                               ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+
; control[0]                        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                        ;
; estadoSiguiente.activar_carga_alu ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_carga_alu } ;
; estadoSiguiente.activar_esc_data  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_esc_data }  ;
; estadoSiguiente.activar_leer_pc   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_pc }   ;
; estadoSiguiente.activar_leer_ri   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_ri }   ;
; estadoSiguiente.escribir_data     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_data }     ;
; estadoSiguiente.escribir_op1      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op1 }      ;
; estadoSiguiente.escribir_op2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op2 }      ;
; estadoSiguiente.escribir_ram      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }      ;
; estadoSiguiente.escribir_status   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_status }   ;
; estadoSiguiente.espera            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.espera }            ;
; estadoSiguiente.incrementar_pc    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.incrementar_pc }    ;
; estadoSiguiente.mostrar_salida    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.mostrar_salida }    ;
+-----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                 ;
+------------+-----------------+--------------------------------+-------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                    ;
+------------+-----------------+--------------------------------+-------------------------+
; INF MHz    ; 167.11 MHz      ; estadoSiguiente.escribir_ram   ; limit due to hold check ;
; INF MHz    ; 183.96 MHz      ; estadoSiguiente.incrementar_pc ; limit due to hold check ;
; 157.31 MHz ; 157.31 MHz      ; control[0]                     ;                         ;
; 511.77 MHz ; 245.34 MHz      ; estadoSiguiente.escribir_op1   ; limit due to hold check ;
; 806.45 MHz ; 306.75 MHz      ; estadoSiguiente.escribir_op2   ; limit due to hold check ;
+------------+-----------------+--------------------------------+-------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; estadoSiguiente.escribir_data   ; -7.479 ; -56.441       ;
; estadoSiguiente.escribir_op1    ; -7.001 ; -55.856       ;
; estadoSiguiente.escribir_op2    ; -6.866 ; -55.063       ;
; estadoSiguiente.incrementar_pc  ; -5.861 ; -43.321       ;
; control[0]                      ; -5.357 ; -409.235      ;
; estadoSiguiente.escribir_status ; -4.821 ; -9.338        ;
; estadoSiguiente.mostrar_salida  ; -2.229 ; -13.287       ;
; estadoSiguiente.escribir_ram    ; -1.103 ; -4.398        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; estadoSiguiente.escribir_ram    ; -2.992 ; -22.147       ;
; estadoSiguiente.incrementar_pc  ; -2.718 ; -18.933       ;
; control[0]                      ; -2.287 ; -20.736       ;
; estadoSiguiente.escribir_op2    ; -2.173 ; -14.055       ;
; estadoSiguiente.escribir_op1    ; -2.038 ; -13.247       ;
; estadoSiguiente.mostrar_salida  ; 0.521  ; 0.000         ;
; estadoSiguiente.escribir_data   ; 2.666  ; 0.000         ;
; estadoSiguiente.escribir_status ; 4.175  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_leer_pc   ; -4.977 ; -4.977        ;
; estadoSiguiente.activar_esc_data  ; -4.193 ; -4.193        ;
; estadoSiguiente.espera            ; -4.169 ; -4.169        ;
; estadoSiguiente.activar_carga_alu ; -4.166 ; -7.495        ;
; estadoSiguiente.activar_leer_ri   ; -3.769 ; -3.769        ;
; estadoSiguiente.mostrar_salida    ; -3.026 ; -3.026        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.mostrar_salida    ; -0.918 ; -0.918        ;
; estadoSiguiente.espera            ; -0.801 ; -0.801        ;
; estadoSiguiente.activar_leer_ri   ; -0.175 ; -0.175        ;
; estadoSiguiente.activar_carga_alu ; 0.199  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.702  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.823  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -2.567 ; -367.491      ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
; estadoSiguiente.mostrar_salida    ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -7.479 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.333     ; 6.287      ;
; -7.479 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.333     ; 6.287      ;
; -7.479 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.333     ; 6.287      ;
; -7.479 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.333     ; 6.287      ;
; -7.479 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.333     ; 6.287      ;
; -7.479 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.333     ; 6.287      ;
; -7.465 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.357     ; 6.197      ;
; -7.465 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.357     ; 6.197      ;
; -7.465 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.357     ; 6.197      ;
; -7.465 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.357     ; 6.197      ;
; -7.465 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.357     ; 6.197      ;
; -7.465 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.357     ; 6.197      ;
; -7.354 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 6.136      ;
; -7.354 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 6.136      ;
; -7.354 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 6.136      ;
; -7.354 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 6.136      ;
; -7.354 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 6.136      ;
; -7.354 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 6.136      ;
; -7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 5.827      ;
; -7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 5.827      ;
; -7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 5.827      ;
; -7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 5.827      ;
; -7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 5.827      ;
; -7.094 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.359     ; 5.827      ;
; -7.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 5.779      ;
; -7.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 5.779      ;
; -7.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 5.779      ;
; -7.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 5.779      ;
; -7.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 5.779      ;
; -7.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.364     ; 5.779      ;
; -6.690 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.454      ;
; -6.690 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.454      ;
; -6.690 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.454      ;
; -6.690 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.454      ;
; -6.690 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.454      ;
; -6.690 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.454      ;
; -6.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.446      ;
; -6.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.446      ;
; -6.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.446      ;
; -6.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.446      ;
; -6.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.446      ;
; -6.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.329     ; 5.446      ;
; -6.626 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.331     ; 5.436      ;
; -6.626 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.331     ; 5.436      ;
; -6.626 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.331     ; 5.436      ;
; -6.626 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.331     ; 5.436      ;
; -6.626 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.331     ; 5.436      ;
; -6.626 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.331     ; 5.436      ;
; -4.182 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.182     ; 3.093      ;
; -3.850 ; donde_leer[0]                                                                                       ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.222     ; 2.720      ;
; -3.846 ; donde_leer[0]                                                                                       ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.215     ; 2.720      ;
; -3.837 ; donde_leer[0]                                                                                       ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.217     ; 2.712      ;
; -3.785 ; donde_leer[0]                                                                                       ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.222     ; 2.709      ;
; -3.784 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.182     ; 2.743      ;
; -3.783 ; donde_leer[0]                                                                                       ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.187     ; 2.689      ;
; -3.773 ; donde_leer[0]                                                                                       ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.187     ; 2.679      ;
; -3.732 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.186     ; 2.687      ;
; -3.729 ; donde_leer[0]                                                                                       ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.189     ; 2.681      ;
; -3.716 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.212     ; 2.596      ;
; -3.599 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.217     ; 2.528      ;
; -3.495 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.182     ; 2.406      ;
; -3.432 ; donde_leer[0]                                                                                       ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.191     ; 2.382      ;
; -3.381 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.208     ; 2.262      ;
; -3.074 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.215     ; 1.951      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -7.001 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.223      ; 5.755      ;
; -7.001 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.223      ; 5.755      ;
; -7.001 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.223      ; 5.755      ;
; -7.001 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.223      ; 5.755      ;
; -7.001 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.223      ; 5.755      ;
; -7.001 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.223      ; 5.755      ;
; -6.631 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.861      ;
; -6.631 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.861      ;
; -6.631 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.861      ;
; -6.631 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.861      ;
; -6.631 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.861      ;
; -6.631 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.861      ;
; -6.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.341      ; 5.844      ;
; -6.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.341      ; 5.844      ;
; -6.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.341      ; 5.844      ;
; -6.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.341      ; 5.844      ;
; -6.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.341      ; 5.844      ;
; -6.607 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.341      ; 5.844      ;
; -6.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.342      ; 5.842      ;
; -6.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.342      ; 5.842      ;
; -6.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.342      ; 5.842      ;
; -6.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.342      ; 5.842      ;
; -6.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.342      ; 5.842      ;
; -6.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.342      ; 5.842      ;
; -6.577 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.807      ;
; -6.577 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.807      ;
; -6.577 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.807      ;
; -6.577 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.807      ;
; -6.577 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.807      ;
; -6.577 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.339      ; 5.807      ;
; -6.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.338      ; 5.814      ;
; -6.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.338      ; 5.814      ;
; -6.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.338      ; 5.814      ;
; -6.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.338      ; 5.814      ;
; -6.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.338      ; 5.814      ;
; -6.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.338      ; 5.814      ;
; -6.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.212      ; 5.449      ;
; -6.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.212      ; 5.449      ;
; -6.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.212      ; 5.449      ;
; -6.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.212      ; 5.449      ;
; -6.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.212      ; 5.449      ;
; -6.069 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.212      ; 5.449      ;
; -5.959 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 6.090      ;
; -5.959 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 6.090      ;
; -5.959 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 6.090      ;
; -5.959 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 6.090      ;
; -5.959 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 6.090      ;
; -5.959 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.959      ; 6.090      ;
; -0.828 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.366      ; 1.434      ;
; -0.787 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.345      ; 1.432      ;
; -0.589 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.534      ; 1.264      ;
; -0.568 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.534      ; 1.242      ;
; -0.554 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.565      ; 0.952      ;
; -0.477 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.113      ; 2.425      ;
; -0.255 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.113      ; 2.203      ;
; -0.249 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.566      ; 0.957      ;
; -0.248 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.565      ; 0.954      ;
; -0.246 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.565      ; 0.952      ;
; -0.219 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.231      ; 2.650      ;
; -0.214 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.232      ; 2.646      ;
; -0.076 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.229      ; 2.500      ;
; -0.076 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.229      ; 2.500      ;
; 0.023  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.113      ; 2.425      ;
; 0.132  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.102      ; 2.442      ;
; 0.158  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.228      ; 2.511      ;
; 0.245  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.113      ; 2.203      ;
; 0.281  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.231      ; 2.650      ;
; 0.286  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.232      ; 2.646      ;
; 0.348  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.102      ; 2.226      ;
; 0.424  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.229      ; 2.500      ;
; 0.424  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.229      ; 2.500      ;
; 0.563  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.229      ; 1.861      ;
; 0.565  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.229      ; 1.859      ;
; 0.572  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.231      ; 1.859      ;
; 0.586  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.232      ; 1.846      ;
; 0.632  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.102      ; 2.442      ;
; 0.658  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.228      ; 2.511      ;
; 0.667  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.849      ; 2.658      ;
; 0.794  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.228      ; 1.875      ;
; 0.848  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.102      ; 2.226      ;
; 1.063  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.229      ; 1.861      ;
; 1.065  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.229      ; 1.859      ;
; 1.072  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.231      ; 1.859      ;
; 1.086  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.232      ; 1.846      ;
; 1.167  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.849      ; 2.658      ;
; 1.210  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.849      ; 2.115      ;
; 1.294  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.228      ; 1.875      ;
; 1.710  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.849      ; 2.115      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -6.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.358      ; 5.755      ;
; -6.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.358      ; 5.755      ;
; -6.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.358      ; 5.755      ;
; -6.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.358      ; 5.755      ;
; -6.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.358      ; 5.755      ;
; -6.866 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.358      ; 5.755      ;
; -6.496 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.861      ;
; -6.496 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.861      ;
; -6.496 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.861      ;
; -6.496 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.861      ;
; -6.496 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.861      ;
; -6.496 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.861      ;
; -6.472 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.476      ; 5.844      ;
; -6.472 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.476      ; 5.844      ;
; -6.472 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.476      ; 5.844      ;
; -6.472 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.476      ; 5.844      ;
; -6.472 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.476      ; 5.844      ;
; -6.472 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.476      ; 5.844      ;
; -6.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.477      ; 5.842      ;
; -6.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.477      ; 5.842      ;
; -6.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.477      ; 5.842      ;
; -6.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.477      ; 5.842      ;
; -6.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.477      ; 5.842      ;
; -6.469 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.477      ; 5.842      ;
; -6.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.807      ;
; -6.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.807      ;
; -6.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.807      ;
; -6.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.807      ;
; -6.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.807      ;
; -6.442 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.474      ; 5.807      ;
; -6.204 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.473      ; 5.814      ;
; -6.204 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.473      ; 5.814      ;
; -6.204 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.473      ; 5.814      ;
; -6.204 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.473      ; 5.814      ;
; -6.204 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.473      ; 5.814      ;
; -6.204 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.473      ; 5.814      ;
; -5.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.347      ; 5.449      ;
; -5.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.347      ; 5.449      ;
; -5.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.347      ; 5.449      ;
; -5.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.347      ; 5.449      ;
; -5.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.347      ; 5.449      ;
; -5.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.347      ; 5.449      ;
; -5.824 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.094      ; 6.090      ;
; -5.824 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.094      ; 6.090      ;
; -5.824 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.094      ; 6.090      ;
; -5.824 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.094      ; 6.090      ;
; -5.824 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.094      ; 6.090      ;
; -5.824 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.094      ; 6.090      ;
; -0.777 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.359      ; 1.436      ;
; -0.751 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.374      ; 1.430      ;
; -0.602 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.556      ; 1.250      ;
; -0.602 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.556      ; 1.251      ;
; -0.557 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.553      ; 1.251      ;
; -0.542 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.556      ; 1.244      ;
; -0.342 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.248      ; 2.425      ;
; -0.271 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.530      ; 0.947      ;
; -0.254 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.530      ; 0.939      ;
; -0.120 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.248      ; 2.203      ;
; -0.084 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.366      ; 2.650      ;
; -0.079 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.367      ; 2.646      ;
; 0.059  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.364      ; 2.500      ;
; 0.059  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.364      ; 2.500      ;
; 0.158  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.248      ; 2.425      ;
; 0.267  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.237      ; 2.442      ;
; 0.293  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.363      ; 2.511      ;
; 0.380  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.248      ; 2.203      ;
; 0.416  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.366      ; 2.650      ;
; 0.421  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.367      ; 2.646      ;
; 0.483  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.237      ; 2.226      ;
; 0.559  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.364      ; 2.500      ;
; 0.559  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.364      ; 2.500      ;
; 0.698  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.364      ; 1.861      ;
; 0.700  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.364      ; 1.859      ;
; 0.707  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.366      ; 1.859      ;
; 0.721  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.367      ; 1.846      ;
; 0.767  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.237      ; 2.442      ;
; 0.793  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.363      ; 2.511      ;
; 0.802  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.984      ; 2.658      ;
; 0.929  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.363      ; 1.875      ;
; 0.983  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.237      ; 2.226      ;
; 1.198  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.364      ; 1.861      ;
; 1.200  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.364      ; 1.859      ;
; 1.207  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.366      ; 1.859      ;
; 1.221  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.367      ; 1.846      ;
; 1.302  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.984      ; 2.658      ;
; 1.345  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.984      ; 2.115      ;
; 1.429  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.363      ; 1.875      ;
; 1.845  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.984      ; 2.115      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -5.861 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.928     ; 4.694      ;
; -5.669 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.898     ; 4.515      ;
; -5.593 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.810     ; 4.544      ;
; -5.543 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.710     ; 4.413      ;
; -5.535 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.898     ; 4.438      ;
; -5.489 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.807     ; 4.443      ;
; -5.467 ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.711     ; 4.392      ;
; -5.446 ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.714     ; 4.368      ;
; -5.444 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.899     ; 4.350      ;
; -5.444 ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.780     ; 4.465      ;
; -5.401 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.780     ; 4.365      ;
; -5.381 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.810     ; 4.332      ;
; -5.297 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.777     ; 4.264      ;
; -5.276 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.808     ; 4.229      ;
; -5.275 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.592     ; 4.263      ;
; -5.214 ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.596     ; 4.254      ;
; -5.199 ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.593     ; 4.242      ;
; -5.176 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.781     ; 4.200      ;
; -5.171 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.589     ; 4.162      ;
; -5.117 ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.777     ; 4.141      ;
; -5.095 ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.590     ; 4.141      ;
; -5.074 ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.593     ; 4.117      ;
; -5.063 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.592     ; 4.051      ;
; -5.051 ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.895     ; 3.957      ;
; -4.987 ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.593     ; 4.030      ;
; -4.966 ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.596     ; 4.006      ;
; -4.962 ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.780     ; 3.983      ;
; -4.918 ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.778     ; 3.941      ;
; -4.882 ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.591     ; 3.927      ;
; -4.875 ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.895     ; 3.781      ;
; -4.861 ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.594     ; 3.903      ;
; -4.858 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.808     ; 3.811      ;
; -4.858 ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.591     ; 3.903      ;
; -4.837 ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.594     ; 3.879      ;
; -4.821 ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.711     ; 3.746      ;
; -4.796 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.780     ; 3.760      ;
; -4.678 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.778     ; 3.705      ;
; -4.645 ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.711     ; 3.570      ;
; -4.611 ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.778     ; 3.634      ;
; -4.565 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.590     ; 3.555      ;
; -4.518 ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.708     ; 3.446      ;
; -4.356 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.735     ; 3.210      ;
; -3.694 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.617     ; 2.666      ;
; -3.614 ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.708     ; 2.542      ;
; 0.912  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.477      ; 3.170      ;
; 1.339  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.476      ; 2.746      ;
; 1.412  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.477      ; 3.170      ;
; 1.454  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.477      ; 2.571      ;
; 1.650  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.447      ; 2.362      ;
; 1.656  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.665      ; 2.393      ;
; 1.777  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.640      ; 2.256      ;
; 1.839  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.476      ; 2.746      ;
; 1.843  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.661      ; 2.258      ;
; 1.854  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 4.664      ; 2.250      ;
; 1.954  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.477      ; 2.571      ;
; 2.150  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.447      ; 2.362      ;
; 2.156  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.665      ; 2.393      ;
; 2.277  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.640      ; 2.256      ;
; 2.343  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.661      ; 2.258      ;
; 2.354  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 4.664      ; 2.250      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                              ;
+--------+-----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.357 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 6.398      ;
; -5.348 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.388      ;
; -5.313 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.353      ;
; -5.290 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 6.331      ;
; -5.227 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 6.268      ;
; -5.160 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.200      ;
; -5.085 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.125      ;
; -5.058 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 6.113      ;
; -5.055 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 6.096      ;
; -5.054 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 6.095      ;
; -5.039 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.079      ;
; -5.023 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 6.078      ;
; -4.990 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 6.026      ;
; -4.978 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 6.018      ;
; -4.955 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 6.010      ;
; -4.932 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.973      ;
; -4.920 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.975      ;
; -4.900 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.941      ;
; -4.882 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.923      ;
; -4.870 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.925      ;
; -4.865 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[1]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.906      ;
; -4.830 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.874      ;
; -4.829 ; registro8b:r_operador2|data_out[0]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.865      ;
; -4.817 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.853      ;
; -4.816 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.857      ;
; -4.795 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.850      ;
; -4.767 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.822      ;
; -4.749 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.804      ;
; -4.728 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.769      ;
; -4.692 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.747      ;
; -4.690 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.731      ;
; -4.688 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.743      ;
; -4.663 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.699      ;
; -4.656 ; registro8b:r_operador2|data_out[1]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.692      ;
; -4.646 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.701      ;
; -4.636 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.019      ; 5.695      ;
; -4.585 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.640      ;
; -4.579 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.615      ;
; -4.552 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.592      ;
; -4.528 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.568      ;
; -4.489 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.004      ; 5.533      ;
; -4.468 ; registro8b:r_operador2|data_out[5]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.509      ;
; -4.467 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.507      ;
; -4.438 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|carry               ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.493      ;
; -4.428 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.467      ;
; -4.394 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.430      ;
; -4.360 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.014     ; 5.386      ;
; -4.358 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.015      ; 5.413      ;
; -4.345 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[3] ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.386      ;
; -4.345 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[2] ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.386      ;
; -4.345 ; estadoSiguiente.leer_op1                ; registro8b:r_operador1|registro[1] ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.386      ;
; -4.328 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.367      ;
; -4.295 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.019      ; 5.354      ;
; -4.285 ; registro8b:r_ri|data_out[0]~reg0        ; estadoSiguiente.activar_esc_data   ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 5.309      ;
; -4.263 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.308      ;
; -4.261 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.302      ;
; -4.241 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.018     ; 5.263      ;
; -4.234 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.014      ; 5.288      ;
; -4.202 ; estadoSiguiente.activar_esc_status      ; registro8b:r_status|registro[1]    ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.243      ;
; -4.202 ; estadoSiguiente.activar_esc_status      ; registro8b:r_status|registro[2]    ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.243      ;
; -4.200 ; registro8b:r_operador2|data_out[2]~reg0 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.241      ;
; -4.187 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.227      ;
; -4.134 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|ov                  ; control[0]   ; control[0]  ; 1.000        ; 0.014      ; 5.188      ;
; -4.126 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.166      ;
; -4.115 ; codigo_operacion_alu[1]                 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.018     ; 5.137      ;
; -4.098 ; registro8b:r_operador2|data_out[4]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 5.134      ;
; -4.091 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[4]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 5.136      ;
; -4.090 ; registro8b:r_operador1|data_out[7]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.129      ;
; -4.083 ; registro8b:r_ri|data_out[3]~reg0        ; op_a_cargar                        ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.123      ;
; -4.083 ; registro8b:r_ri|data_out[3]~reg0        ; donde_leer[0]                      ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 5.123      ;
; -4.065 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 5.100      ;
; -4.044 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.083      ;
; -4.020 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.014     ; 5.046      ;
; -4.013 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[3] ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.054      ;
; -4.013 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[2] ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.054      ;
; -4.013 ; estadoSiguiente.activar_leer_op1        ; registro8b:r_operador1|registro[1] ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 5.054      ;
; -3.993 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.013     ; 5.020      ;
; -3.965 ; registro8b:r_operador1|data_out[2]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 5.004      ;
; -3.960 ; registro8b:r_ri|data_out[4]~reg0        ; mostrar                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 4.995      ;
; -3.955 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 4.990      ;
; -3.939 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[1]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 4.984      ;
; -3.925 ; registro8b:r_operador1|data_out[3]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 4.965      ;
; -3.924 ; registro8b:r_operador1|data_out[6]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.001     ; 4.963      ;
; -3.922 ; registro8b:r_operador1|data_out[0]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 4.967      ;
; -3.917 ; registro8b:r_ri|data_out[6]~reg0        ; mostrar                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 4.952      ;
; -3.900 ; codigo_operacion_alu[0]                 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.018     ; 4.922      ;
; -3.895 ; registro8b:r_ri|data_out[5]~reg0        ; mostrar                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 4.930      ;
; -3.861 ; registro8b:r_operador1|data_out[4]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 4.901      ;
; -3.846 ; registro8b:r_ri|data_out[6]~reg0        ; estadoSiguiente.activar_esc_data   ; control[0]   ; control[0]  ; 1.000        ; -0.016     ; 4.870      ;
; -3.842 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[2]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 4.887      ;
; -3.833 ; registro8b:r_operador1|data_out[5]~reg0 ; alu:modulo_alu|resultado[5]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 4.868      ;
; -3.829 ; registro8b:r_operador2|data_out[6]~reg0 ; alu:modulo_alu|resultado[6]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 4.870      ;
; -3.822 ; registro8b:r_ri|data_out[1]~reg0        ; mostrar                            ; control[0]   ; control[0]  ; 1.000        ; -0.003     ; 4.859      ;
; -3.815 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[1] ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 4.855      ;
; -3.815 ; estadoSiguiente.leer_op2                ; registro8b:r_operador2|registro[3] ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 4.855      ;
; -3.804 ; registro8b:r_operador1|data_out[1]~reg0 ; alu:modulo_alu|resultado[1]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 4.849      ;
; -3.786 ; registro8b:r_operador2|data_out[7]~reg0 ; alu:modulo_alu|resultado[7]~reg0   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 4.826      ;
; -3.778 ; registro8b:r_operador2|data_out[3]~reg0 ; alu:modulo_alu|resultado[3]~reg0   ; control[0]   ; control[0]  ; 1.000        ; -0.004     ; 4.814      ;
; -3.776 ; estadoSiguiente.activar_leer_status     ; registro8b:r_status|registro[1]    ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 4.816      ;
; -3.776 ; estadoSiguiente.activar_leer_status     ; registro8b:r_status|registro[2]    ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 4.816      ;
+--------+-----------------------------------------+------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -4.821 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.683     ; 1.992      ;
; -4.517 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.690     ; 1.985      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; -2.229 ; mostrar                                 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.094      ; 2.274      ;
; -1.650 ; mostrar                                 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.245      ; 1.712      ;
; -1.646 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.094      ; 1.691      ;
; -1.628 ; mostrar                                 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.094      ; 2.020      ;
; -1.621 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.239      ; 1.945      ;
; -1.609 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.237      ; 1.984      ;
; -1.532 ; mostrar                                 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.237      ; 1.854      ;
; -1.527 ; mostrar                                 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.237      ; 1.849      ;
; -1.523 ; mostrar                                 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.245      ; 1.849      ;
; -1.495 ; mostrar                                 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.092      ; 1.879      ;
; -1.472 ; mostrar                                 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.235      ; 1.845      ;
; -1.464 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.245      ; 1.526      ;
; -1.375 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.239      ; 1.699      ;
; -1.311 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.092      ; 1.695      ;
; -1.046 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.094      ; 1.438      ;
; -0.942 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.245      ; 1.268      ;
; -0.940 ; registro8b:r_status|data_out[2]~reg0    ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.239      ; 1.264      ;
; -0.883 ; registro8b:r_status|data_out[1]~reg0    ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 1.237      ; 1.258      ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.103 ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.052      ; 1.735      ;
; -0.759 ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.053      ; 1.739      ;
; -0.535 ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.170      ; 1.838      ;
; -0.532 ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.170      ; 1.836      ;
; -0.436 ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.055      ; 1.732      ;
; -0.396 ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.055      ; 1.739      ;
; -0.393 ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.053      ; 1.736      ;
; -0.351 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.509      ; 1.440      ;
; -0.244 ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.173      ; 1.555      ;
; -0.003 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.510      ; 1.440      ;
; 0.316  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.512      ; 1.437      ;
; 0.360  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.512      ; 1.440      ;
; 0.362  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.510      ; 1.438      ;
; 0.502  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.628      ; 1.259      ;
; 0.506  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.628      ; 1.256      ;
; 0.511  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.630      ; 1.257      ;
; 1.226  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.254      ; 2.912      ;
; 1.565  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.255      ; 2.921      ;
; 1.726  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.254      ; 2.912      ;
; 1.896  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.257      ; 2.906      ;
; 1.929  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.257      ; 2.920      ;
; 1.932  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.255      ; 2.917      ;
; 2.065  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.255      ; 2.921      ;
; 2.081  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.375      ; 2.736      ;
; 2.123  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.372      ; 2.686      ;
; 2.126  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.372      ; 2.684      ;
; 2.396  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.257      ; 2.906      ;
; 2.429  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.257      ; 2.920      ;
; 2.432  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.255      ; 2.917      ;
; 2.581  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.375      ; 2.736      ;
; 2.623  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.372      ; 2.686      ;
; 2.626  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.372      ; 2.684      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                       ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.992 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.372      ; 2.684      ;
; -2.990 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.372      ; 2.686      ;
; -2.943 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.375      ; 2.736      ;
; -2.655 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.257      ; 2.906      ;
; -2.646 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.254      ; 2.912      ;
; -2.642 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.255      ; 2.917      ;
; -2.641 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.257      ; 2.920      ;
; -2.638 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.255      ; 2.921      ;
; -2.492 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.372      ; 2.684      ;
; -2.490 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.372      ; 2.686      ;
; -2.443 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.375      ; 2.736      ;
; -2.155 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.257      ; 2.906      ;
; -2.146 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.254      ; 2.912      ;
; -2.142 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.255      ; 2.917      ;
; -2.141 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.257      ; 2.920      ;
; -2.138 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.255      ; 2.921      ;
; -0.873 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.630      ; 1.257      ;
; -0.872 ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.628      ; 1.256      ;
; -0.869 ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.628      ; 1.259      ;
; -0.575 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.512      ; 1.437      ;
; -0.572 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.510      ; 1.438      ;
; -0.572 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.512      ; 1.440      ;
; -0.570 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.510      ; 1.440      ;
; -0.569 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.509      ; 1.440      ;
; -0.118 ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.173      ; 1.555      ;
; 0.166  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.170      ; 1.836      ;
; 0.168  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.170      ; 1.838      ;
; 0.177  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.055      ; 1.732      ;
; 0.183  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.053      ; 1.736      ;
; 0.183  ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.052      ; 1.735      ;
; 0.184  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.055      ; 1.739      ;
; 0.186  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.053      ; 1.739      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.718 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.664      ; 2.250      ;
; -2.707 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.661      ; 2.258      ;
; -2.688 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.640      ; 2.256      ;
; -2.576 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.665      ; 2.393      ;
; -2.389 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.447      ; 2.362      ;
; -2.218 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.664      ; 2.250      ;
; -2.210 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.477      ; 2.571      ;
; -2.207 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.661      ; 2.258      ;
; -2.188 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.640      ; 2.256      ;
; -2.076 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.665      ; 2.393      ;
; -2.034 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.476      ; 2.746      ;
; -1.889 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.447      ; 2.362      ;
; -1.710 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.477      ; 2.571      ;
; -1.611 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 4.477      ; 3.170      ;
; -1.534 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.476      ; 2.746      ;
; -1.111 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 4.477      ; 3.170      ;
; 3.250  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.708     ; 2.542      ;
; 3.283  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.617     ; 2.666      ;
; 3.740  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.711     ; 3.029      ;
; 3.758  ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.594     ; 3.164      ;
; 3.945  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.735     ; 3.210      ;
; 4.065  ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.594     ; 3.471      ;
; 4.109  ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.596     ; 3.513      ;
; 4.145  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.590     ; 3.555      ;
; 4.154  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.708     ; 3.446      ;
; 4.264  ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.593     ; 3.671      ;
; 4.281  ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.711     ; 3.570      ;
; 4.412  ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.778     ; 3.634      ;
; 4.483  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.778     ; 3.705      ;
; 4.494  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.591     ; 3.903      ;
; 4.518  ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.591     ; 3.927      ;
; 4.540  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.780     ; 3.760      ;
; 4.582  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.898     ; 3.684      ;
; 4.619  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.808     ; 3.811      ;
; 4.623  ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.593     ; 4.030      ;
; 4.643  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.592     ; 4.051      ;
; 4.676  ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.895     ; 3.781      ;
; 4.719  ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.778     ; 3.941      ;
; 4.731  ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.590     ; 4.141      ;
; 4.751  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.589     ; 4.162      ;
; 4.763  ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.780     ; 3.983      ;
; 4.814  ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.596     ; 4.218      ;
; 4.835  ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.593     ; 4.242      ;
; 4.852  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.895     ; 3.957      ;
; 4.855  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.592     ; 4.263      ;
; 4.918  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.777     ; 4.141      ;
; 4.941  ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.714     ; 4.227      ;
; 4.981  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.781     ; 4.200      ;
; 5.037  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.808     ; 4.229      ;
; 5.041  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.777     ; 4.264      ;
; 5.103  ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.711     ; 4.392      ;
; 5.123  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.710     ; 4.413      ;
; 5.142  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.810     ; 4.332      ;
; 5.145  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.780     ; 4.365      ;
; 5.245  ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.780     ; 4.465      ;
; 5.249  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.899     ; 4.350      ;
; 5.250  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.807     ; 4.443      ;
; 5.354  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.810     ; 4.544      ;
; 5.413  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.898     ; 4.515      ;
; 5.622  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.928     ; 4.694      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                                  ;
+--------+-----------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -2.287 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 2.746      ; 1.069      ;
; -1.966 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram       ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.733      ; 1.377      ;
; -1.964 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram           ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.733      ; 1.379      ;
; -1.841 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.732      ; 1.501      ;
; -1.787 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                ; estadoSiguiente.activar_leer_ri   ; control[0]  ; -0.500       ; 2.746      ; 1.069      ;
; -1.599 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 2.733      ; 1.744      ;
; -1.466 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram       ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.733      ; 1.377      ;
; -1.464 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram           ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 2.733      ; 1.379      ;
; -1.404 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado  ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 2.731      ; 1.937      ;
; -1.341 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 2.732      ; 1.501      ;
; -1.148 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.731      ; 2.193      ;
; -1.099 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc         ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 2.733      ; 1.744      ;
; -1.091 ; estadoSiguiente.mostrar_salida    ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 2.733      ; 2.252      ;
; -0.904 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado  ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 2.731      ; 1.937      ;
; -0.878 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data      ; estadoSiguiente.escribir_data     ; control[0]  ; 0.000        ; 2.732      ; 2.464      ;
; -0.754 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu      ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.717      ; 2.573      ;
; -0.685 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1       ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 2.717      ; 2.642      ;
; -0.648 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.731      ; 2.193      ;
; -0.641 ; in_status[1]                      ; registro8b:r_status|registro[1]        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.684      ; 0.849      ;
; -0.633 ; in_status[2]                      ; registro8b:r_status|registro[2]        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.677      ; 0.850      ;
; -0.631 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.733      ; 2.712      ;
; -0.611 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2       ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.719      ; 2.718      ;
; -0.591 ; estadoSiguiente.mostrar_salida    ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.mostrar_salida    ; control[0]  ; -0.500       ; 2.733      ; 2.252      ;
; -0.468 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.mostrar_salida         ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.738      ; 2.880      ;
; -0.378 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data      ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 2.732      ; 2.464      ;
; -0.338 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[0]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.737      ; 3.009      ;
; -0.338 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[1]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.737      ; 3.009      ;
; -0.338 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[2]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.737      ; 3.009      ;
; -0.254 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu      ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.717      ; 2.573      ;
; -0.219 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.122      ;
; -0.219 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.122      ;
; -0.219 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.122      ;
; -0.219 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.122      ;
; -0.219 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.122      ;
; -0.219 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.122      ;
; -0.219 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.122      ;
; -0.219 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.731      ; 3.122      ;
; -0.185 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1       ; estadoSiguiente.escribir_op1      ; control[0]  ; -0.500       ; 2.717      ; 2.642      ;
; -0.131 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc        ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.733      ; 2.712      ;
; -0.111 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2       ; estadoSiguiente.escribir_op2      ; control[0]  ; -0.500       ; 2.719      ; 2.718      ;
; 0.025  ; estadoSiguiente.activar_esc_data  ; estadoSiguiente.escribir_data          ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 2.721      ; 3.356      ;
; 0.032  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.mostrar_salida         ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.738      ; 2.880      ;
; 0.087  ; in_data[5]                        ; registro8b:r_data|registro[5]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.215      ; 0.108      ;
; 0.087  ; in_data[2]                        ; registro8b:r_data|registro[2]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.215      ; 0.108      ;
; 0.090  ; in_data[7]                        ; registro8b:r_data|registro[7]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.212      ; 0.108      ;
; 0.092  ; in_data[0]                        ; registro8b:r_data|registro[0]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.210      ; 0.108      ;
; 0.101  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.734      ; 3.445      ;
; 0.101  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.734      ; 3.445      ;
; 0.101  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.734      ; 3.445      ;
; 0.101  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[6]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.734      ; 3.445      ;
; 0.101  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[7]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.734      ; 3.445      ;
; 0.101  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.734      ; 3.445      ;
; 0.111  ; in_data[4]                        ; registro8b:r_data|registro[4]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.191      ; 0.108      ;
; 0.113  ; in_data[1]                        ; registro8b:r_data|registro[1]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.189      ; 0.108      ;
; 0.115  ; in_data[6]                        ; registro8b:r_data|registro[6]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.187      ; 0.108      ;
; 0.115  ; in_data[3]                        ; registro8b:r_data|registro[3]          ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 0.187      ; 0.108      ;
; 0.156  ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[0]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.718      ; 3.484      ;
; 0.156  ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[2]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.718      ; 3.484      ;
; 0.156  ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[4]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.718      ; 3.484      ;
; 0.156  ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[5]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.718      ; 3.484      ;
; 0.156  ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[6]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.718      ; 3.484      ;
; 0.156  ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[7]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.718      ; 3.484      ;
; 0.162  ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[0]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.737      ; 3.009      ;
; 0.162  ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[1]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.737      ; 3.009      ;
; 0.162  ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[2]                ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 2.737      ; 3.009      ;
; 0.186  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[2]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.734      ; 3.530      ;
; 0.186  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[4]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.734      ; 3.530      ;
; 0.186  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[3]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.734      ; 3.530      ;
; 0.186  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[6]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.734      ; 3.530      ;
; 0.186  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[7]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.734      ; 3.530      ;
; 0.186  ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[0]            ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 2.734      ; 3.530      ;
; 0.215  ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.732      ; 3.557      ;
; 0.216  ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.732      ; 3.558      ;
; 0.216  ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 2.732      ; 3.558      ;
; 0.227  ; estadoSiguiente.incrementar_pc    ; op_a_cargar                            ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.748      ; 3.585      ;
; 0.227  ; estadoSiguiente.incrementar_pc    ; donde_leer[0]                          ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.748      ; 3.585      ;
; 0.281  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.731      ; 3.122      ;
; 0.281  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.731      ; 3.122      ;
; 0.281  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.731      ; 3.122      ;
; 0.281  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.731      ; 3.122      ;
; 0.281  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.731      ; 3.122      ;
; 0.281  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.731      ; 3.122      ;
; 0.281  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.731      ; 3.122      ;
; 0.281  ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]     ; estadoSiguiente.espera            ; control[0]  ; -0.500       ; 2.731      ; 3.122      ;
; 0.306  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[2]            ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.746      ; 3.662      ;
; 0.306  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[7]            ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.746      ; 3.662      ;
; 0.306  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[1]            ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.746      ; 3.662      ;
; 0.306  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[0]            ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.746      ; 3.662      ;
; 0.306  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[5]            ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.746      ; 3.662      ;
; 0.306  ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[4]            ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 2.746      ; 3.662      ;
; 0.315  ; estadoSiguiente.incrementar_pc    ; mostrar                                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 2.743      ; 3.668      ;
; 0.359  ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[1]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.688      ;
; 0.359  ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[3]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.719      ; 3.688      ;
; 0.417  ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.733      ; 3.760      ;
; 0.481  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[7]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.717      ; 3.808      ;
; 0.481  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[6]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.717      ; 3.808      ;
; 0.481  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[5]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.717      ; 3.808      ;
; 0.481  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[4]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.717      ; 3.808      ;
; 0.481  ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[0]     ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 2.717      ; 3.808      ;
; 0.490  ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[2]            ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 2.746      ; 3.846      ;
+--------+-----------------------------------+----------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.173 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.984      ; 2.115      ;
; -1.825 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.367      ; 1.846      ;
; -1.811 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.366      ; 1.859      ;
; -1.809 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.364      ; 1.859      ;
; -1.807 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.364      ; 1.861      ;
; -1.792 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.363      ; 1.875      ;
; -1.673 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.984      ; 2.115      ;
; -1.630 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.984      ; 2.658      ;
; -1.349 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.248      ; 2.203      ;
; -1.325 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.367      ; 1.846      ;
; -1.315 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.237      ; 2.226      ;
; -1.311 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.366      ; 1.859      ;
; -1.309 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.364      ; 1.859      ;
; -1.307 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.364      ; 1.861      ;
; -1.292 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.363      ; 1.875      ;
; -1.168 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.364      ; 2.500      ;
; -1.168 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.364      ; 2.500      ;
; -1.156 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.363      ; 2.511      ;
; -1.130 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.984      ; 2.658      ;
; -1.127 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.248      ; 2.425      ;
; -1.099 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.237      ; 2.442      ;
; -1.025 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.367      ; 2.646      ;
; -1.020 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.366      ; 2.650      ;
; -0.849 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.248      ; 2.203      ;
; -0.815 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.237      ; 2.226      ;
; -0.668 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.364      ; 2.500      ;
; -0.668 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.364      ; 2.500      ;
; -0.656 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.363      ; 2.511      ;
; -0.627 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.248      ; 2.425      ;
; -0.599 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.237      ; 2.442      ;
; -0.525 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.367      ; 2.646      ;
; -0.520 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.366      ; 2.650      ;
; -0.091 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.530      ; 0.939      ;
; -0.083 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.530      ; 0.947      ;
; 0.188  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.556      ; 1.244      ;
; 0.194  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.556      ; 1.250      ;
; 0.195  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.556      ; 1.251      ;
; 0.198  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.553      ; 1.251      ;
; 0.556  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.374      ; 1.430      ;
; 0.577  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.359      ; 1.436      ;
; 5.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.094      ; 6.090      ;
; 5.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.094      ; 6.090      ;
; 5.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.094      ; 6.090      ;
; 5.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.094      ; 6.090      ;
; 5.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.094      ; 6.090      ;
; 5.496  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.094      ; 6.090      ;
; 5.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.347      ; 5.449      ;
; 5.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.347      ; 5.449      ;
; 5.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.347      ; 5.449      ;
; 5.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.347      ; 5.449      ;
; 5.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.347      ; 5.449      ;
; 5.602  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.347      ; 5.449      ;
; 5.833  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.807      ;
; 5.833  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.807      ;
; 5.833  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.807      ;
; 5.833  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.807      ;
; 5.833  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.807      ;
; 5.833  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.807      ;
; 5.841  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.473      ; 5.814      ;
; 5.841  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.473      ; 5.814      ;
; 5.841  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.473      ; 5.814      ;
; 5.841  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.473      ; 5.814      ;
; 5.841  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.473      ; 5.814      ;
; 5.841  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.473      ; 5.814      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.477      ; 5.842      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.477      ; 5.842      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.477      ; 5.842      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.477      ; 5.842      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.477      ; 5.842      ;
; 5.865  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.477      ; 5.842      ;
; 5.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.476      ; 5.844      ;
; 5.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.476      ; 5.844      ;
; 5.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.476      ; 5.844      ;
; 5.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.476      ; 5.844      ;
; 5.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.476      ; 5.844      ;
; 5.868  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.476      ; 5.844      ;
; 5.887  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.861      ;
; 5.887  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.861      ;
; 5.887  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.861      ;
; 5.887  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.861      ;
; 5.887  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.861      ;
; 5.887  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.474      ; 5.861      ;
; 5.897  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.358      ; 5.755      ;
; 5.897  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.358      ; 5.755      ;
; 5.897  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.358      ; 5.755      ;
; 5.897  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.358      ; 5.755      ;
; 5.897  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.358      ; 5.755      ;
; 5.897  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.358      ; 5.755      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -2.038 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.849      ; 2.115      ;
; -1.690 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.232      ; 1.846      ;
; -1.676 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.231      ; 1.859      ;
; -1.674 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.229      ; 1.859      ;
; -1.672 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.229      ; 1.861      ;
; -1.657 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.228      ; 1.875      ;
; -1.538 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.849      ; 2.115      ;
; -1.495 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.849      ; 2.658      ;
; -1.214 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.113      ; 2.203      ;
; -1.190 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.232      ; 1.846      ;
; -1.180 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.102      ; 2.226      ;
; -1.176 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.231      ; 1.859      ;
; -1.174 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.229      ; 1.859      ;
; -1.172 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.229      ; 1.861      ;
; -1.157 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.228      ; 1.875      ;
; -1.033 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.229      ; 2.500      ;
; -1.033 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.229      ; 2.500      ;
; -1.021 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.228      ; 2.511      ;
; -0.995 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.849      ; 2.658      ;
; -0.992 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.113      ; 2.425      ;
; -0.964 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.102      ; 2.442      ;
; -0.890 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.232      ; 2.646      ;
; -0.885 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.231      ; 2.650      ;
; -0.714 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.113      ; 2.203      ;
; -0.680 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.102      ; 2.226      ;
; -0.533 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.229      ; 2.500      ;
; -0.533 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.229      ; 2.500      ;
; -0.521 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.228      ; 2.511      ;
; -0.492 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.113      ; 2.425      ;
; -0.464 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.102      ; 2.442      ;
; -0.390 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.232      ; 2.646      ;
; -0.385 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.231      ; 2.650      ;
; -0.113 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.565      ; 0.952      ;
; -0.113 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.565      ; 0.952      ;
; -0.111 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.565      ; 0.954      ;
; -0.109 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.566      ; 0.957      ;
; 0.208  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.534      ; 1.242      ;
; 0.230  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.534      ; 1.264      ;
; 0.568  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.366      ; 1.434      ;
; 0.587  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.345      ; 1.432      ;
; 5.631  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 6.090      ;
; 5.631  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 6.090      ;
; 5.631  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 6.090      ;
; 5.631  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 6.090      ;
; 5.631  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 6.090      ;
; 5.631  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.959      ; 6.090      ;
; 5.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.212      ; 5.449      ;
; 5.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.212      ; 5.449      ;
; 5.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.212      ; 5.449      ;
; 5.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.212      ; 5.449      ;
; 5.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.212      ; 5.449      ;
; 5.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.212      ; 5.449      ;
; 5.968  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.807      ;
; 5.968  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.807      ;
; 5.968  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.807      ;
; 5.968  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.807      ;
; 5.968  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.807      ;
; 5.968  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.807      ;
; 5.976  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.338      ; 5.814      ;
; 5.976  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.338      ; 5.814      ;
; 5.976  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.338      ; 5.814      ;
; 5.976  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.338      ; 5.814      ;
; 5.976  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.338      ; 5.814      ;
; 5.976  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.338      ; 5.814      ;
; 6.000  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.342      ; 5.842      ;
; 6.000  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.342      ; 5.842      ;
; 6.000  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.342      ; 5.842      ;
; 6.000  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.342      ; 5.842      ;
; 6.000  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.342      ; 5.842      ;
; 6.000  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.342      ; 5.842      ;
; 6.003  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.341      ; 5.844      ;
; 6.003  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.341      ; 5.844      ;
; 6.003  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.341      ; 5.844      ;
; 6.003  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.341      ; 5.844      ;
; 6.003  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.341      ; 5.844      ;
; 6.003  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.341      ; 5.844      ;
; 6.022  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.861      ;
; 6.022  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.861      ;
; 6.022  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.861      ;
; 6.022  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.861      ;
; 6.022  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.861      ;
; 6.022  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.339      ; 5.861      ;
; 6.032  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.223      ; 5.755      ;
; 6.032  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.223      ; 5.755      ;
; 6.032  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.223      ; 5.755      ;
; 6.032  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.223      ; 5.755      ;
; 6.032  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.223      ; 5.755      ;
; 6.032  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.223      ; 5.755      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; 0.521 ; registro8b:r_status|data_out[1]~reg0    ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.237      ; 1.258      ;
; 0.523 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.245      ; 1.268      ;
; 0.525 ; registro8b:r_status|data_out[2]~reg0    ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.239      ; 1.264      ;
; 0.781 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.245      ; 1.526      ;
; 0.844 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.094      ; 1.438      ;
; 0.960 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.239      ; 1.699      ;
; 0.967 ; mostrar                                 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.245      ; 1.712      ;
; 1.097 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.094      ; 1.691      ;
; 1.103 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.092      ; 1.695      ;
; 1.104 ; mostrar                                 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.245      ; 1.849      ;
; 1.110 ; mostrar                                 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.235      ; 1.845      ;
; 1.112 ; mostrar                                 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.237      ; 1.849      ;
; 1.117 ; mostrar                                 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.237      ; 1.854      ;
; 1.206 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.239      ; 1.945      ;
; 1.247 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.237      ; 1.984      ;
; 1.287 ; mostrar                                 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.092      ; 1.879      ;
; 1.426 ; mostrar                                 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.094      ; 2.020      ;
; 1.680 ; mostrar                                 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 1.094      ; 2.274      ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 2.666 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.215     ; 1.951      ;
; 2.970 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.208     ; 2.262      ;
; 3.073 ; donde_leer[0]                                                                                       ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.191     ; 2.382      ;
; 3.088 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.182     ; 2.406      ;
; 3.245 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.217     ; 2.528      ;
; 3.308 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.212     ; 2.596      ;
; 3.366 ; donde_leer[0]                                                                                       ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.187     ; 2.679      ;
; 3.370 ; donde_leer[0]                                                                                       ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.189     ; 2.681      ;
; 3.373 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.186     ; 2.687      ;
; 3.376 ; donde_leer[0]                                                                                       ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.187     ; 2.689      ;
; 3.425 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.182     ; 2.743      ;
; 3.429 ; donde_leer[0]                                                                                       ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.217     ; 2.712      ;
; 3.431 ; donde_leer[0]                                                                                       ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.222     ; 2.709      ;
; 3.435 ; donde_leer[0]                                                                                       ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.215     ; 2.720      ;
; 3.442 ; donde_leer[0]                                                                                       ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.222     ; 2.720      ;
; 3.775 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.182     ; 3.093      ;
; 6.267 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.331     ; 5.436      ;
; 6.267 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.331     ; 5.436      ;
; 6.267 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.331     ; 5.436      ;
; 6.267 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.331     ; 5.436      ;
; 6.267 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.331     ; 5.436      ;
; 6.267 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.331     ; 5.436      ;
; 6.275 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.446      ;
; 6.275 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.446      ;
; 6.275 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.446      ;
; 6.275 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.446      ;
; 6.275 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.446      ;
; 6.275 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.446      ;
; 6.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.454      ;
; 6.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.454      ;
; 6.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.454      ;
; 6.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.454      ;
; 6.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.454      ;
; 6.283 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.329     ; 5.454      ;
; 6.643 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 5.779      ;
; 6.643 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 5.779      ;
; 6.643 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 5.779      ;
; 6.643 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 5.779      ;
; 6.643 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 5.779      ;
; 6.643 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 5.779      ;
; 6.686 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 5.827      ;
; 6.686 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 5.827      ;
; 6.686 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 5.827      ;
; 6.686 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 5.827      ;
; 6.686 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 5.827      ;
; 6.686 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.359     ; 5.827      ;
; 7.000 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 6.136      ;
; 7.000 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 6.136      ;
; 7.000 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 6.136      ;
; 7.000 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 6.136      ;
; 7.000 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 6.136      ;
; 7.000 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.364     ; 6.136      ;
; 7.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.357     ; 6.197      ;
; 7.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.357     ; 6.197      ;
; 7.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.357     ; 6.197      ;
; 7.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.357     ; 6.197      ;
; 7.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.357     ; 6.197      ;
; 7.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.357     ; 6.197      ;
; 7.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.333     ; 6.287      ;
; 7.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.333     ; 6.287      ;
; 7.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.333     ; 6.287      ;
; 7.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.333     ; 6.287      ;
; 7.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.333     ; 6.287      ;
; 7.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.333     ; 6.287      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 4.175 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.683     ; 1.992      ;
; 4.175 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.690     ; 1.985      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_pc'                                                                                                            ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; -4.977 ; estadoSiguiente.reset_pc       ; Selector5~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; 0.500        ; -2.205     ; 1.712      ;
; -2.018 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.983      ; 2.245      ;
; -1.883 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.983      ; 2.110      ;
; -1.518 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.983      ; 2.245      ;
; -1.383 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.983      ; 2.110      ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -4.193 ; estadoSiguiente.activar_esc_resultado ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -1.312     ; 2.000      ;
; -4.015 ; estadoSiguiente.escribir_resultado    ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -1.312     ; 1.822      ;
; -1.583 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.500        ; 1.419      ; 2.425      ;
; -1.083 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 1.000        ; 1.419      ; 2.425      ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.espera'                                                                                                                 ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; -4.169 ; estadoSiguiente.activar_leer_data ; Selector9~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -1.273     ; 1.350      ;
; -0.745 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.500        ; 1.459      ; 0.962      ;
; -0.245 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 1.000        ; 1.459      ; 0.962      ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -4.166 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.032     ; 1.798      ;
; -3.329 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.478     ; 1.087      ;
; -1.535 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.700      ; 2.203      ;
; -1.374 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 1.239      ; 2.153      ;
; -1.035 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.700      ; 2.203      ;
; -0.874 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 1.239      ; 2.153      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -3.769 ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.967     ; 1.875      ;
; -2.103 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.779      ; 3.259      ;
; -1.603 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.779      ; 3.259      ;
; -1.085 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.779      ; 2.241      ;
; -0.752 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.779      ; 1.908      ;
; -0.585 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.779      ; 2.241      ;
; -0.252 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.779      ; 1.908      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; -3.026 ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.mostrar_salida ; 0.500        ; -0.224     ; 1.875      ;
; -1.360 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 0.500        ; 2.522      ; 3.259      ;
; -0.860 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 1.000        ; 2.522      ; 3.259      ;
; -0.342 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 0.500        ; 2.522      ; 2.241      ;
; -0.009 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 0.500        ; 2.522      ; 1.908      ;
; 0.158  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 1.000        ; 2.522      ; 2.241      ;
; 0.491  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 1.000        ; 2.522      ; 1.908      ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.mostrar_salida'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; -0.918 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 0.000        ; 2.522      ; 1.908      ;
; -0.585 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 0.000        ; 2.522      ; 2.241      ;
; -0.418 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; -0.500       ; 2.522      ; 1.908      ;
; -0.085 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; -0.500       ; 2.522      ; 2.241      ;
; 0.433  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 0.000        ; 2.522      ; 3.259      ;
; 0.933  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; -0.500       ; 2.522      ; 3.259      ;
; 2.599  ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.mostrar_salida ; -0.500       ; -0.224     ; 1.875      ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.espera'                                                                                                                  ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; -0.801 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.000        ; 1.459      ; 0.962      ;
; -0.301 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; -0.500       ; 1.459      ; 0.962      ;
; 3.123  ; estadoSiguiente.activar_leer_data ; Selector9~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -1.273     ; 1.350      ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -0.175 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.779      ; 1.908      ;
; 0.158  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.779      ; 2.241      ;
; 0.325  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.779      ; 1.908      ;
; 0.658  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.779      ; 2.241      ;
; 1.176  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.779      ; 3.259      ;
; 1.676  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.779      ; 3.259      ;
; 3.342  ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.967     ; 1.875      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.199 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.700      ; 2.203      ;
; 0.610 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 1.239      ; 2.153      ;
; 0.699 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.700      ; 2.203      ;
; 1.110 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 1.239      ; 2.153      ;
; 3.065 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.478     ; 1.087      ;
; 3.330 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.032     ; 1.798      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; 0.702 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.000        ; 1.419      ; 2.425      ;
; 1.202 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; -0.500       ; 1.419      ; 2.425      ;
; 3.634 ; estadoSiguiente.escribir_resultado    ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -1.312     ; 1.822      ;
; 3.812 ; estadoSiguiente.activar_esc_resultado ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -1.312     ; 2.000      ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_pc'                                                                                                            ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; 0.823 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.983      ; 2.110      ;
; 0.958 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.983      ; 2.245      ;
; 1.323 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.983      ; 2.110      ;
; 1.458 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.983      ; 2.245      ;
; 4.417 ; estadoSiguiente.reset_pc       ; Selector5~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; -0.500       ; -2.205     ; 1.712      ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_status                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector13~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector13~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector15~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector15~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; Selector11~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; Selector11~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector5~1                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector5~1                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector5~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector5~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector2~1|dataa                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector2~1|dataa                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr40~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr40~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr40~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr40~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr40~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr40~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr40~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr40~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datab                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector9~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector9~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr37~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr37~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~1|combout                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~1|combout                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; Selector2~1|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; Selector2~1|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datad                           ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 9.274 ; 9.274 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 4.813 ; 4.813 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 9.274 ; 9.274 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 5.053 ; 5.053 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 0.928 ; 0.928 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 5.053 ; 5.053 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 5.039 ; 5.039 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 4.645 ; 4.645 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.370 ; 0.370 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 1.679 ; 1.679 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 4.373 ; 4.373 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 4.818 ; 4.818 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.922 ; 4.922 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 0.797 ; 0.797 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.922 ; 4.922 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 4.908 ; 4.908 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.514 ; 4.514 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.239 ; 0.239 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 1.548 ; 1.548 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 4.242 ; 4.242 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 4.687 ; 4.687 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -4.444 ; -4.444 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -4.546 ; -4.546 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -4.444 ; -4.444 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.583  ; 0.583  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 0.332  ; 0.332  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -3.859 ; -3.859 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -3.831 ; -3.831 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -3.385 ; -3.385 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.583  ; 0.583  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.135 ; -0.135 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -3.144 ; -3.144 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -3.558 ; -3.558 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.714  ; 0.714  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 0.463  ; 0.463  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -3.728 ; -3.728 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -3.700 ; -3.700 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -3.254 ; -3.254 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.714  ; 0.714  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.004 ; -0.004 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -3.013 ; -3.013 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -3.427 ; -3.427 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 9.502 ; 9.502 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.861 ; 8.861 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.877 ; 8.877 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.850 ; 8.850 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.169 ; 8.169 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 8.884 ; 8.884 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 9.502 ; 9.502 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.626 ; 8.626 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.731 ; 8.731 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 8.169 ; 8.169 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.861 ; 8.861 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.877 ; 8.877 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.850 ; 8.850 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.169 ; 8.169 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 8.884 ; 8.884 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 9.502 ; 9.502 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.626 ; 8.626 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.731 ; 8.731 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1    ; -3.191 ; -24.714       ;
; estadoSiguiente.escribir_op2    ; -3.070 ; -23.682       ;
; estadoSiguiente.escribir_data   ; -2.994 ; -22.901       ;
; estadoSiguiente.escribir_status ; -1.723 ; -3.371        ;
; control[0]                      ; -1.460 ; -53.186       ;
; estadoSiguiente.incrementar_pc  ; -1.085 ; -7.301        ;
; estadoSiguiente.mostrar_salida  ; -0.610 ; -3.642        ;
; estadoSiguiente.escribir_ram    ; -0.081 ; -0.081        ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; control[0]                      ; -1.319 ; -37.669       ;
; estadoSiguiente.escribir_ram    ; -1.248 ; -9.441        ;
; estadoSiguiente.incrementar_pc  ; -1.197 ; -8.651        ;
; estadoSiguiente.escribir_op2    ; -0.718 ; -4.587        ;
; estadoSiguiente.escribir_op1    ; -0.597 ; -3.619        ;
; estadoSiguiente.mostrar_salida  ; 0.889  ; 0.000         ;
; estadoSiguiente.escribir_data   ; 1.481  ; 0.000         ;
; estadoSiguiente.escribir_status ; 2.245  ; 0.000         ;
+---------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Recovery Summary                                ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.activar_esc_data  ; -1.553 ; -1.553        ;
; estadoSiguiente.activar_leer_pc   ; -1.544 ; -1.544        ;
; estadoSiguiente.activar_carga_alu ; -1.543 ; -2.829        ;
; estadoSiguiente.espera            ; -1.505 ; -1.505        ;
; estadoSiguiente.activar_leer_ri   ; -1.438 ; -1.438        ;
; estadoSiguiente.mostrar_salida    ; -1.224 ; -1.224        ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Removal Summary                                 ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; estadoSiguiente.mostrar_salida    ; -0.263 ; -0.263        ;
; estadoSiguiente.espera            ; -0.248 ; -0.248        ;
; estadoSiguiente.activar_leer_ri   ; -0.049 ; -0.049        ;
; estadoSiguiente.activar_carga_alu ; 0.068  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.200  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.245  ; 0.000         ;
+-----------------------------------+--------+---------------+


+------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                     ;
+-----------------------------------+--------+---------------+
; Clock                             ; Slack  ; End Point TNS ;
+-----------------------------------+--------+---------------+
; control[0]                        ; -1.627 ; -241.746      ;
; estadoSiguiente.activar_carga_alu ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_esc_data  ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri   ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram      ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_status   ; 0.500  ; 0.000         ;
; estadoSiguiente.espera            ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc    ; 0.500  ; 0.000         ;
; estadoSiguiente.mostrar_salida    ; 0.500  ; 0.000         ;
+-----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.191 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.545     ; 2.573      ;
; -3.191 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.545     ; 2.573      ;
; -3.191 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.545     ; 2.573      ;
; -3.191 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.545     ; 2.573      ;
; -3.191 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.545     ; 2.573      ;
; -3.191 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.545     ; 2.573      ;
; -3.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.508     ; 2.597      ;
; -3.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.508     ; 2.597      ;
; -3.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.508     ; 2.597      ;
; -3.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.508     ; 2.597      ;
; -3.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.508     ; 2.597      ;
; -3.073 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.508     ; 2.597      ;
; -3.055 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.504     ; 2.586      ;
; -3.055 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.504     ; 2.586      ;
; -3.055 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.504     ; 2.586      ;
; -3.055 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.504     ; 2.586      ;
; -3.055 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.504     ; 2.586      ;
; -3.055 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.504     ; 2.586      ;
; -3.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.506     ; 2.583      ;
; -3.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.506     ; 2.583      ;
; -3.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.506     ; 2.583      ;
; -3.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.506     ; 2.583      ;
; -3.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.506     ; 2.583      ;
; -3.054 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.506     ; 2.583      ;
; -3.040 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.507     ; 2.565      ;
; -3.040 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.507     ; 2.565      ;
; -3.040 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.507     ; 2.565      ;
; -3.040 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.507     ; 2.565      ;
; -3.040 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.507     ; 2.565      ;
; -3.040 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.507     ; 2.565      ;
; -2.974 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.509     ; 2.568      ;
; -2.974 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.509     ; 2.568      ;
; -2.974 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.509     ; 2.568      ;
; -2.974 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.509     ; 2.568      ;
; -2.974 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.509     ; 2.568      ;
; -2.974 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.509     ; 2.568      ;
; -2.906 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.558     ; 2.459      ;
; -2.906 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.558     ; 2.459      ;
; -2.906 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.558     ; 2.459      ;
; -2.906 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.558     ; 2.459      ;
; -2.906 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.558     ; 2.459      ;
; -2.906 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.558     ; 2.459      ;
; -2.868 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.326     ; 2.653      ;
; -2.868 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.326     ; 2.653      ;
; -2.868 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.326     ; 2.653      ;
; -2.868 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.326     ; 2.653      ;
; -2.868 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.326     ; 2.653      ;
; -2.868 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.326     ; 2.653      ;
; -0.162 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.175      ; 0.496      ;
; -0.160 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.193      ; 0.496      ;
; -0.087 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.242      ; 0.439      ;
; -0.078 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.242      ; 0.430      ;
; -0.066 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.262      ; 0.354      ;
; 0.017  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.261      ; 0.354      ;
; 0.017  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.262      ; 0.355      ;
; 0.019  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.263      ; 0.355      ;
; 0.213  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.992      ; 0.955      ;
; 0.217  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.994      ; 0.953      ;
; 0.223  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 0.798      ;
; 0.256  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.953      ; 0.765      ;
; 0.288  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 0.876      ;
; 0.288  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 0.875      ;
; 0.347  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.940      ; 0.845      ;
; 0.351  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.989      ; 0.882      ;
; 0.422  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.940      ; 0.770      ;
; 0.506  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.172      ; 0.918      ;
; 0.507  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.990      ; 0.656      ;
; 0.510  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.992      ; 0.658      ;
; 0.510  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.991      ; 0.654      ;
; 0.524  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.994      ; 0.646      ;
; 0.568  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.989      ; 0.665      ;
; 0.708  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 1.172      ; 0.716      ;
; 0.713  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.992      ; 0.955      ;
; 0.717  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.994      ; 0.953      ;
; 0.723  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.953      ; 0.798      ;
; 0.756  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.953      ; 0.765      ;
; 0.788  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.991      ; 0.876      ;
; 0.788  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.990      ; 0.875      ;
; 0.847  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.940      ; 0.845      ;
; 0.851  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.989      ; 0.882      ;
; 0.922  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.940      ; 0.770      ;
; 1.006  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.172      ; 0.918      ;
; 1.007  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.990      ; 0.656      ;
; 1.010  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.992      ; 0.658      ;
; 1.010  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.991      ; 0.654      ;
; 1.024  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.994      ; 0.646      ;
; 1.068  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.989      ; 0.665      ;
; 1.208  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 1.172      ; 0.716      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.070 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.573      ;
; -3.070 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.573      ;
; -3.070 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.573      ;
; -3.070 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.573      ;
; -3.070 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.573      ;
; -3.070 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.424     ; 2.573      ;
; -2.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.387     ; 2.597      ;
; -2.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.387     ; 2.597      ;
; -2.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.387     ; 2.597      ;
; -2.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.387     ; 2.597      ;
; -2.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.387     ; 2.597      ;
; -2.952 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.387     ; 2.597      ;
; -2.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.383     ; 2.586      ;
; -2.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.383     ; 2.586      ;
; -2.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.383     ; 2.586      ;
; -2.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.383     ; 2.586      ;
; -2.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.383     ; 2.586      ;
; -2.934 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.383     ; 2.586      ;
; -2.933 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.385     ; 2.583      ;
; -2.933 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.385     ; 2.583      ;
; -2.933 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.385     ; 2.583      ;
; -2.933 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.385     ; 2.583      ;
; -2.933 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.385     ; 2.583      ;
; -2.933 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.385     ; 2.583      ;
; -2.919 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.386     ; 2.565      ;
; -2.919 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.386     ; 2.565      ;
; -2.919 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.386     ; 2.565      ;
; -2.919 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.386     ; 2.565      ;
; -2.919 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.386     ; 2.565      ;
; -2.919 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.386     ; 2.565      ;
; -2.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.388     ; 2.568      ;
; -2.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.388     ; 2.568      ;
; -2.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.388     ; 2.568      ;
; -2.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.388     ; 2.568      ;
; -2.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.388     ; 2.568      ;
; -2.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.388     ; 2.568      ;
; -2.785 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.437     ; 2.459      ;
; -2.785 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.437     ; 2.459      ;
; -2.785 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.437     ; 2.459      ;
; -2.785 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.437     ; 2.459      ;
; -2.785 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.437     ; 2.459      ;
; -2.785 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.437     ; 2.459      ;
; -2.747 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.205     ; 2.653      ;
; -2.747 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.205     ; 2.653      ;
; -2.747 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.205     ; 2.653      ;
; -2.747 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.205     ; 2.653      ;
; -2.747 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.205     ; 2.653      ;
; -2.747 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.205     ; 2.653      ;
; -0.145 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.196      ; 0.499      ;
; -0.119 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.212      ; 0.492      ;
; -0.064 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.272      ; 0.436      ;
; -0.061 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.272      ; 0.433      ;
; -0.054 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.269      ; 0.433      ;
; -0.046 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.272      ; 0.431      ;
; 0.016  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.254      ; 0.351      ;
; 0.021  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.254      ; 0.348      ;
; 0.334  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.113      ; 0.955      ;
; 0.338  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.115      ; 0.953      ;
; 0.344  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.074      ; 0.798      ;
; 0.377  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.074      ; 0.765      ;
; 0.409  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.112      ; 0.876      ;
; 0.409  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.111      ; 0.875      ;
; 0.468  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.061      ; 0.845      ;
; 0.472  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.110      ; 0.882      ;
; 0.543  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.061      ; 0.770      ;
; 0.627  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.293      ; 0.918      ;
; 0.628  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.111      ; 0.656      ;
; 0.631  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.113      ; 0.658      ;
; 0.631  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.112      ; 0.654      ;
; 0.645  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.115      ; 0.646      ;
; 0.689  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.110      ; 0.665      ;
; 0.829  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 1.293      ; 0.716      ;
; 0.834  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.113      ; 0.955      ;
; 0.838  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.115      ; 0.953      ;
; 0.844  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.074      ; 0.798      ;
; 0.877  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.074      ; 0.765      ;
; 0.909  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.112      ; 0.876      ;
; 0.909  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.111      ; 0.875      ;
; 0.968  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.061      ; 0.845      ;
; 0.972  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.110      ; 0.882      ;
; 1.043  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.061      ; 0.770      ;
; 1.127  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.293      ; 0.918      ;
; 1.128  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.111      ; 0.656      ;
; 1.131  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.113      ; 0.658      ;
; 1.131  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.112      ; 0.654      ;
; 1.145  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.115      ; 0.646      ;
; 1.189  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.110      ; 0.665      ;
; 1.329  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 1.293      ; 0.716      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -2.994 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.386     ; 2.718      ;
; -2.994 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.386     ; 2.718      ;
; -2.994 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.386     ; 2.718      ;
; -2.994 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.386     ; 2.718      ;
; -2.994 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.386     ; 2.718      ;
; -2.994 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.386     ; 2.718      ;
; -2.991 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.403     ; 2.686      ;
; -2.991 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.403     ; 2.686      ;
; -2.991 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.403     ; 2.686      ;
; -2.991 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.403     ; 2.686      ;
; -2.991 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.403     ; 2.686      ;
; -2.991 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.403     ; 2.686      ;
; -2.954 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.407     ; 2.660      ;
; -2.954 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.407     ; 2.660      ;
; -2.954 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.407     ; 2.660      ;
; -2.954 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.407     ; 2.660      ;
; -2.954 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.407     ; 2.660      ;
; -2.954 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.407     ; 2.660      ;
; -2.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.405     ; 2.580      ;
; -2.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.405     ; 2.580      ;
; -2.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.405     ; 2.580      ;
; -2.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.405     ; 2.580      ;
; -2.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.405     ; 2.580      ;
; -2.885 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.405     ; 2.580      ;
; -2.863 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.408     ; 2.554      ;
; -2.863 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.408     ; 2.554      ;
; -2.863 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.408     ; 2.554      ;
; -2.863 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.408     ; 2.554      ;
; -2.863 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.408     ; 2.554      ;
; -2.863 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.408     ; 2.554      ;
; -2.746 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.464      ;
; -2.746 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.464      ;
; -2.746 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.464      ;
; -2.746 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.464      ;
; -2.746 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.464      ;
; -2.746 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.464      ;
; -2.739 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.457      ;
; -2.739 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.457      ;
; -2.739 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.457      ;
; -2.739 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.457      ;
; -2.739 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.457      ;
; -2.739 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.382     ; 2.457      ;
; -2.729 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.455      ;
; -2.729 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.455      ;
; -2.729 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.455      ;
; -2.729 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.455      ;
; -2.729 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.455      ;
; -2.729 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.384     ; 2.455      ;
; -1.222 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.315     ; 1.007      ;
; -1.119 ; donde_leer[0]                                                                                       ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.346     ; 0.872      ;
; -1.115 ; donde_leer[0]                                                                                       ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.341     ; 0.872      ;
; -1.110 ; donde_leer[0]                                                                                       ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.343     ; 0.867      ;
; -1.098 ; donde_leer[0]                                                                                       ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.345     ; 0.866      ;
; -1.085 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.316     ; 0.879      ;
; -1.076 ; donde_leer[0]                                                                                       ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.320     ; 0.856      ;
; -1.063 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.319     ; 0.854      ;
; -1.063 ; donde_leer[0]                                                                                       ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.320     ; 0.843      ;
; -1.059 ; donde_leer[0]                                                                                       ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.322     ; 0.847      ;
; -1.058 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.338     ; 0.820      ;
; -1.018 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.340     ; 0.791      ;
; -1.004 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.315     ; 0.789      ;
; -0.986 ; donde_leer[0]                                                                                       ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.324     ; 0.772      ;
; -0.962 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.335     ; 0.725      ;
; -0.882 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.340     ; 0.641      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_status'                                                                                    ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; -1.723 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.080     ; 0.665      ;
; -1.648 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; 0.500        ; -1.089     ; 0.663      ;
+--------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                         ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0 ; control[0]   ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -0.975 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 2.007      ;
; -0.954 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.986      ;
; -0.942 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.979      ;
; -0.915 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.967      ;
; -0.909 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.947      ;
; -0.905 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.957      ;
; -0.899 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.931      ;
; -0.894 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.946      ;
; -0.893 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.927      ;
; -0.889 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.022      ; 1.943      ;
; -0.888 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.925      ;
; -0.884 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.936      ;
; -0.867 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.899      ;
; -0.861 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; estadoSiguiente.activar_esc_data                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.015     ; 1.878      ;
; -0.842 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.874      ;
; -0.840 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.878      ;
; -0.839 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.891      ;
; -0.837 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.867      ;
; -0.833 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.871      ;
; -0.829 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.881      ;
; -0.816 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.853      ;
; -0.809 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.841      ;
; -0.807 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.859      ;
; -0.797 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.849      ;
; -0.782 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.834      ;
; -0.778 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.816      ;
; -0.772 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.824      ;
; -0.771 ; registro8b:r_operador2|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.801      ;
; -0.765 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.797      ;
; -0.764 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.802      ;
; -0.762 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.002      ; 1.796      ;
; -0.762 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[1]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.799      ;
; -0.761 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.791      ;
; -0.758 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.022      ; 1.812      ;
; -0.753 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.786      ;
; -0.753 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.786      ;
; -0.753 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.786      ;
; -0.750 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.782      ;
; -0.749 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.801      ;
; -0.741 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.779      ;
; -0.739 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.791      ;
; -0.725 ; registro8b:r_operador1|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.006     ; 1.751      ;
; -0.721 ; registro8b:r_operador1|data_out[4]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.014      ; 1.767      ;
; -0.715 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; op_a_cargar                                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.747      ;
; -0.715 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; donde_leer[0]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.747      ;
; -0.714 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; op_a_cargar                                                                                        ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.746      ;
; -0.714 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; donde_leer[0]                                                                                      ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.746      ;
; -0.709 ; registro8b:r_operador2|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.747      ;
; -0.709 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.747      ;
; -0.706 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.736      ;
; -0.703 ; registro8b:r_operador2|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.733      ;
; -0.695 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.735      ;
; -0.684 ; registro8b:r_operador2|data_out[6]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.716      ;
; -0.683 ; estadoSiguiente.activar_esc_status                                                                 ; registro8b:r_status|registro[1]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.716      ;
; -0.683 ; estadoSiguiente.activar_esc_status                                                                 ; registro8b:r_status|registro[2]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.716      ;
; -0.680 ; registro8b:r_operador2|data_out[6]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.732      ;
; -0.669 ; registro8b:r_operador2|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.699      ;
; -0.658 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.020     ; 1.670      ;
; -0.655 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; mostrar                                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.682      ;
; -0.655 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.688      ;
; -0.655 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[2]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.688      ;
; -0.655 ; estadoSiguiente.activar_leer_op1                                                                   ; registro8b:r_operador1|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.001      ; 1.688      ;
; -0.649 ; registro8b:r_operador2|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[6]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.006      ; 1.687      ;
; -0.644 ; registro8b:r_operador1|data_out[5]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.006     ; 1.670      ;
; -0.644 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.002     ; 1.674      ;
; -0.640 ; registro8b:r_operador1|data_out[5]~reg0                                                            ; alu:modulo_alu|ov                                                                                  ; control[0]   ; control[0]  ; 1.000        ; 0.014      ; 1.686      ;
; -0.639 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; codigo_operacion_alu[0]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.661      ;
; -0.639 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.661      ;
; -0.639 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.661      ;
; -0.637 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; codigo_operacion_alu[0]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.659      ;
; -0.637 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.659      ;
; -0.637 ; registro8b:r_ri|data_out[4]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.659      ;
; -0.634 ; registro8b:r_operador2|data_out[6]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.020      ; 1.686      ;
; -0.634 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.666      ;
; -0.632 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.022     ; 1.642      ;
; -0.625 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; estadoSiguiente.activar_esc_data                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.015     ; 1.642      ;
; -0.625 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|carry                                                                               ; control[0]   ; control[0]  ; 1.000        ; 0.022      ; 1.679      ;
; -0.625 ; registro8b:r_operador1|data_out[1]~reg0                                                            ; alu:modulo_alu|resultado[4]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.008      ; 1.665      ;
; -0.619 ; registro8b:r_operador1|data_out[0]~reg0                                                            ; alu:modulo_alu|resultado[3]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.651      ;
; -0.608 ; estadoSiguiente.activar_leer_status                                                                ; registro8b:r_status|registro[1]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.640      ;
; -0.608 ; estadoSiguiente.activar_leer_status                                                                ; registro8b:r_status|registro[2]                                                                    ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.640      ;
; -0.605 ; registro8b:r_operador2|data_out[2]~reg0                                                            ; alu:modulo_alu|resultado[2]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; 0.005      ; 1.642      ;
; -0.600 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[1]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.632      ;
; -0.600 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[3]                                                                 ; control[0]   ; control[0]  ; 1.000        ; 0.000      ; 1.632      ;
; -0.597 ; registro8b:r_operador1|data_out[4]~reg0                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.008     ; 1.621      ;
; -0.597 ; registro8b:r_ri|data_out[6]~reg0                                                                   ; mostrar                                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.624      ;
; -0.592 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; codigo_operacion_alu[0]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; codigo_operacion_alu[1]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.614      ;
; -0.592 ; registro8b:r_ri|data_out[0]~reg0                                                                   ; codigo_operacion_alu[2]                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.010     ; 1.614      ;
; -0.589 ; codigo_operacion_alu[1]                                                                            ; alu:modulo_alu|resultado[5]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.022     ; 1.599      ;
; -0.585 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; mostrar                                                                                            ; control[0]   ; control[0]  ; 1.000        ; -0.005     ; 1.612      ;
; -0.583 ; registro8b:r_operador1|data_out[3]~reg0                                                            ; alu:modulo_alu|resultado[7]~reg0                                                                   ; control[0]   ; control[0]  ; 1.000        ; -0.006     ; 1.609      ;
+--------+----------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.085 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.265     ; 1.465      ;
; -0.982 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.241     ; 1.386      ;
; -0.980 ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.187     ; 1.404      ;
; -0.975 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.248     ; 1.365      ;
; -0.949 ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.190     ; 1.370      ;
; -0.937 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.187     ; 1.348      ;
; -0.937 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.238     ; 1.344      ;
; -0.910 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.248     ; 1.316      ;
; -0.901 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.241     ; 1.305      ;
; -0.900 ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.224     ; 1.330      ;
; -0.894 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.249     ; 1.301      ;
; -0.877 ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.163     ; 1.325      ;
; -0.872 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.224     ; 1.286      ;
; -0.859 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.239     ; 1.265      ;
; -0.846 ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.166     ; 1.291      ;
; -0.834 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.163     ; 1.269      ;
; -0.832 ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.160     ; 1.283      ;
; -0.827 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.221     ; 1.244      ;
; -0.801 ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.163     ; 1.249      ;
; -0.796 ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.163     ; 1.244      ;
; -0.791 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.225     ; 1.222      ;
; -0.789 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.160     ; 1.227      ;
; -0.783 ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.221     ; 1.216      ;
; -0.772 ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.224     ; 1.202      ;
; -0.767 ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.242     ; 1.179      ;
; -0.765 ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.166     ; 1.210      ;
; -0.754 ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.161     ; 1.204      ;
; -0.753 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.163     ; 1.188      ;
; -0.737 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.239     ; 1.143      ;
; -0.737 ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.161     ; 1.187      ;
; -0.723 ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.164     ; 1.170      ;
; -0.720 ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.222     ; 1.152      ;
; -0.706 ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.164     ; 1.153      ;
; -0.702 ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.184     ; 1.129      ;
; -0.692 ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.243     ; 1.103      ;
; -0.688 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.224     ; 1.102      ;
; -0.666 ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.222     ; 1.098      ;
; -0.641 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.222     ; 1.075      ;
; -0.627 ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.185     ; 1.053      ;
; -0.621 ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.181     ; 1.051      ;
; -0.608 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.161     ; 1.045      ;
; -0.571 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.201     ; 0.972      ;
; -0.364 ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.182     ; 0.793      ;
; -0.363 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; -0.177     ; 0.788      ;
; 1.027  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.732      ; 1.000      ;
; 1.142  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.731      ; 0.886      ;
; 1.158  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.732      ; 0.853      ;
; 1.226  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.715      ; 0.775      ;
; 1.230  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.793      ; 0.802      ;
; 1.276  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.779      ; 0.746      ;
; 1.299  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.790      ; 0.743      ;
; 1.308  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.793      ; 0.737      ;
; 1.527  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.732      ; 1.000      ;
; 1.642  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.731      ; 0.886      ;
; 1.658  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.732      ; 0.853      ;
; 1.726  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.715      ; 0.775      ;
; 1.730  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.793      ; 0.802      ;
; 1.776  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.779      ; 0.746      ;
; 1.799  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.790      ; 0.743      ;
; 1.808  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.793      ; 0.737      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; -0.610 ; mostrar                                 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.061      ; 0.739      ;
; -0.484 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.061      ; 0.613      ;
; -0.457 ; mostrar                                 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.102      ; 0.579      ;
; -0.448 ; mostrar                                 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.061      ; 0.669      ;
; -0.441 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.099      ; 0.638      ;
; -0.432 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.097      ; 0.640      ;
; -0.422 ; mostrar                                 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.098      ; 0.618      ;
; -0.418 ; mostrar                                 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.098      ; 0.614      ;
; -0.417 ; mostrar                                 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.102      ; 0.615      ;
; -0.415 ; mostrar                                 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.059      ; 0.631      ;
; -0.405 ; mostrar                                 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.096      ; 0.612      ;
; -0.402 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.099      ; 0.599      ;
; -0.398 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.102      ; 0.520      ;
; -0.359 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.059      ; 0.575      ;
; -0.323 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.061      ; 0.544      ;
; -0.293 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.102      ; 0.491      ;
; -0.292 ; registro8b:r_status|data_out[2]~reg0    ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.099      ; 0.489      ;
; -0.278 ; registro8b:r_status|data_out[1]~reg0    ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.097      ; 0.486      ;
+--------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.081 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.520      ; 0.545      ;
; -0.046 ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.601      ; 0.591      ;
; 0.033  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.521      ; 0.545      ;
; 0.064  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.602      ; 0.595      ;
; 0.118  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.622      ; 0.610      ;
; 0.120  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.623      ; 0.610      ;
; 0.126  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.523      ; 0.543      ;
; 0.133  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.521      ; 0.544      ;
; 0.133  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.523      ; 0.546      ;
; 0.160  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.604      ; 0.590      ;
; 0.162  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.542      ; 0.486      ;
; 0.163  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.543      ; 0.487      ;
; 0.164  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.604      ; 0.596      ;
; 0.165  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.602      ; 0.593      ;
; 0.172  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.547      ; 0.486      ;
; 0.204  ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.628      ; 0.535      ;
; 1.089  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.953      ; 0.949      ;
; 1.197  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.954      ; 0.955      ;
; 1.297  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.956      ; 0.956      ;
; 1.298  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.954      ; 0.953      ;
; 1.298  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.956      ; 0.945      ;
; 1.337  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.980      ; 0.895      ;
; 1.353  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.974      ; 0.868      ;
; 1.355  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.975      ; 0.868      ;
; 1.589  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.953      ; 0.949      ;
; 1.697  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.954      ; 0.955      ;
; 1.797  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.956      ; 0.956      ;
; 1.798  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.954      ; 0.953      ;
; 1.798  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.956      ; 0.945      ;
; 1.837  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.980      ; 0.895      ;
; 1.853  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.974      ; 0.868      ;
; 1.855  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.975      ; 0.868      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                         ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                                                                       ; Launch Clock                      ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+
; -1.319 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.428      ; 0.402      ;
; -1.229 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                              ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.422      ; 0.486      ;
; -1.229 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.422      ; 0.486      ;
; -1.183 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.421      ; 0.531      ;
; -1.122 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; 0.000        ; 1.422      ; 0.593      ;
; -1.033 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; 0.000        ; 1.420      ; 0.680      ;
; -1.004 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.420      ; 0.709      ;
; -0.967 ; estadoSiguiente.mostrar_salida    ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.mostrar_salida    ; control[0]  ; 0.000        ; 1.422      ; 0.748      ;
; -0.897 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data                                                             ; estadoSiguiente.escribir_data     ; control[0]  ; 0.000        ; 1.421      ; 0.817      ;
; -0.849 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu                                                             ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.406      ; 0.850      ;
; -0.819 ; estadoSiguiente.activar_leer_ri   ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri   ; control[0]  ; -0.500       ; 1.428      ; 0.402      ;
; -0.801 ; estadoSiguiente.espera            ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.422      ; 0.914      ;
; -0.784 ; estadoSiguiente.escribir_op1      ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1      ; control[0]  ; 0.000        ; 1.406      ; 0.915      ;
; -0.752 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.mostrar_salida                                                                ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.426      ; 0.967      ;
; -0.733 ; estadoSiguiente.escribir_op2      ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.408      ; 0.968      ;
; -0.729 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.activar_leer_ram                                                              ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.422      ; 0.486      ;
; -0.729 ; estadoSiguiente.activar_leer_pc   ; estadoSiguiente.escribir_ram                                                                  ; estadoSiguiente.activar_leer_pc   ; control[0]  ; -0.500       ; 1.422      ; 0.486      ;
; -0.683 ; estadoSiguiente.escribir_status   ; estadoSiguiente.activar_leer_resultado                                                        ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.421      ; 0.531      ;
; -0.626 ; estadoSiguiente.activar_esc_data  ; estadoSiguiente.escribir_data                                                                 ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.406      ; 1.073      ;
; -0.622 ; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram      ; control[0]  ; -0.500       ; 1.422      ; 0.593      ;
; -0.603 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.110      ;
; -0.603 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.110      ;
; -0.603 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.110      ;
; -0.603 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.110      ;
; -0.603 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.110      ;
; -0.603 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.110      ;
; -0.603 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.110      ;
; -0.603 ; estadoSiguiente.espera            ; registro8b:r_resultado|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.420      ; 1.110      ;
; -0.599 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[0]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.426      ; 1.120      ;
; -0.599 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[1]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.426      ; 1.120      ;
; -0.599 ; estadoSiguiente.incrementar_pc    ; codigo_operacion_alu[2]                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.426      ; 1.120      ;
; -0.533 ; estadoSiguiente.activar_carga_alu ; estadoSiguiente.activar_esc_resultado                                                         ; estadoSiguiente.activar_carga_alu ; control[0]  ; -0.500       ; 1.420      ; 0.680      ;
; -0.527 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.421      ; 1.187      ;
; -0.514 ; estadoSiguiente.activar_esc_data  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.494      ; 1.259      ;
; -0.504 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.420      ; 0.709      ;
; -0.503 ; estadoSiguiente.incrementar_pc    ; mostrar                                                                                       ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.431      ; 1.221      ;
; -0.496 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.423      ; 1.220      ;
; -0.496 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.423      ; 1.220      ;
; -0.496 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.423      ; 1.220      ;
; -0.496 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[6]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.423      ; 1.220      ;
; -0.496 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[7]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.423      ; 1.220      ;
; -0.496 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.423      ; 1.220      ;
; -0.493 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.423      ; 1.223      ;
; -0.493 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.423      ; 1.223      ;
; -0.493 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.423      ; 1.223      ;
; -0.493 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[6]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.423      ; 1.223      ;
; -0.493 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[7]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.423      ; 1.223      ;
; -0.493 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.423      ; 1.223      ;
; -0.467 ; estadoSiguiente.mostrar_salida    ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.mostrar_salida    ; control[0]  ; -0.500       ; 1.422      ; 0.748      ;
; -0.460 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.240      ;
; -0.460 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[2]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.240      ;
; -0.460 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.240      ;
; -0.460 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.240      ;
; -0.460 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.240      ;
; -0.460 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.407      ; 1.240      ;
; -0.455 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.421      ; 1.259      ;
; -0.455 ; estadoSiguiente.escribir_status   ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; 0.000        ; 1.421      ; 1.259      ;
; -0.448 ; estadoSiguiente.incrementar_pc    ; op_a_cargar                                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.436      ; 1.281      ;
; -0.448 ; estadoSiguiente.incrementar_pc    ; donde_leer[0]                                                                                 ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.436      ; 1.281      ;
; -0.434 ; in_status[1]                      ; registro8b:r_status|registro[1]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.084      ; 0.302      ;
; -0.424 ; in_status[2]                      ; registro8b:r_status|registro[2]                                                               ; estadoSiguiente.escribir_status   ; control[0]  ; -0.500       ; 1.075      ; 0.303      ;
; -0.409 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.428      ; 1.312      ;
; -0.409 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.428      ; 1.312      ;
; -0.409 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.428      ; 1.312      ;
; -0.409 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.428      ; 1.312      ;
; -0.409 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.428      ; 1.312      ;
; -0.409 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.428      ; 1.312      ;
; -0.406 ; estadoSiguiente.espera            ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.422      ; 1.309      ;
; -0.403 ; estadoSiguiente.activar_leer_pc   ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.activar_leer_pc   ; control[0]  ; 0.000        ; 1.422      ; 1.312      ;
; -0.397 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[1]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.408      ; 1.304      ;
; -0.397 ; estadoSiguiente.espera            ; registro8b:r_operador2|registro[3]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.408      ; 1.304      ;
; -0.397 ; estadoSiguiente.escribir_data     ; estadoSiguiente.activar_leer_data                                                             ; estadoSiguiente.escribir_data     ; control[0]  ; -0.500       ; 1.421      ; 0.817      ;
; -0.362 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[7]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.406      ; 1.337      ;
; -0.362 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[6]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.406      ; 1.337      ;
; -0.362 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[5]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.406      ; 1.337      ;
; -0.362 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[4]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.406      ; 1.337      ;
; -0.362 ; estadoSiguiente.espera            ; registro8b:r_operador1|registro[0]                                                            ; estadoSiguiente.espera            ; control[0]  ; 0.000        ; 1.406      ; 1.337      ;
; -0.354 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.428      ; 1.367      ;
; -0.354 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.428      ; 1.367      ;
; -0.354 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.428      ; 1.367      ;
; -0.354 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.428      ; 1.367      ;
; -0.354 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.428      ; 1.367      ;
; -0.354 ; estadoSiguiente.activar_leer_ri   ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.activar_leer_ri   ; control[0]  ; 0.000        ; 1.428      ; 1.367      ;
; -0.349 ; estadoSiguiente.incrementar_pc    ; estadoSiguiente.activar_carga_alu                                                             ; estadoSiguiente.incrementar_pc    ; control[0]  ; -0.500       ; 1.406      ; 0.850      ;
; -0.326 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.423      ; 1.390      ;
; -0.326 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.423      ; 1.390      ;
; -0.326 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.423      ; 1.390      ;
; -0.326 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[6]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.423      ; 1.390      ;
; -0.326 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[7]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.423      ; 1.390      ;
; -0.326 ; estadoSiguiente.incrementar_pc    ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.incrementar_pc    ; control[0]  ; 0.000        ; 1.423      ; 1.390      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[7]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.420      ; 1.389      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[6]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.420      ; 1.389      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[5]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.420      ; 1.389      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[4]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.420      ; 1.389      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[3]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.420      ; 1.389      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[2]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.420      ; 1.389      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[1]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.420      ; 1.389      ;
; -0.324 ; estadoSiguiente.activar_esc_data  ; registro8b:r_resultado|registro[0]                                                            ; estadoSiguiente.activar_esc_data  ; control[0]  ; 0.000        ; 1.420      ; 1.389      ;
; -0.322 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.436      ; 1.407      ;
; -0.322 ; estadoSiguiente.escribir_op2      ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_op2      ; control[0]  ; 0.000        ; 1.436      ; 1.407      ;
+--------+-----------------------------------+-----------------------------------------------------------------------------------------------+-----------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                       ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.248 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.975      ; 0.868      ;
; -1.247 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.974      ; 0.868      ;
; -1.226 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.980      ; 0.895      ;
; -1.152 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.956      ; 0.945      ;
; -1.145 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.953      ; 0.949      ;
; -1.142 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.954      ; 0.953      ;
; -1.141 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.956      ; 0.956      ;
; -1.140 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.954      ; 0.955      ;
; -0.748 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.975      ; 0.868      ;
; -0.747 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.974      ; 0.868      ;
; -0.726 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.980      ; 0.895      ;
; -0.652 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.956      ; 0.945      ;
; -0.645 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.953      ; 0.949      ;
; -0.642 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.954      ; 0.953      ;
; -0.641 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.956      ; 0.956      ;
; -0.640 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.954      ; 0.955      ;
; 0.407  ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.628      ; 0.535      ;
; 0.439  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.547      ; 0.486      ;
; 0.444  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.542      ; 0.486      ;
; 0.444  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.543      ; 0.487      ;
; 0.486  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.604      ; 0.590      ;
; 0.487  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.623      ; 0.610      ;
; 0.488  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.622      ; 0.610      ;
; 0.490  ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.601      ; 0.591      ;
; 0.491  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.602      ; 0.593      ;
; 0.492  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.604      ; 0.596      ;
; 0.493  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.602      ; 0.595      ;
; 0.520  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.523      ; 0.543      ;
; 0.523  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.521      ; 0.544      ;
; 0.523  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.523      ; 0.546      ;
; 0.524  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.521      ; 0.545      ;
; 0.525  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.520      ; 0.545      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.197 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.793      ; 0.737      ;
; -1.188 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.790      ; 0.743      ;
; -1.174 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.779      ; 0.746      ;
; -1.132 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.793      ; 0.802      ;
; -1.081 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.715      ; 0.775      ;
; -1.020 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.732      ; 0.853      ;
; -0.986 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.731      ; 0.886      ;
; -0.873 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.732      ; 1.000      ;
; -0.697 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.793      ; 0.737      ;
; -0.688 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.790      ; 0.743      ;
; -0.674 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.779      ; 0.746      ;
; -0.632 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.793      ; 0.802      ;
; -0.581 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.715      ; 0.775      ;
; -0.520 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.732      ; 0.853      ;
; -0.486 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.731      ; 0.886      ;
; -0.373 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.732      ; 1.000      ;
; 0.965  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.177     ; 0.788      ;
; 0.975  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.182     ; 0.793      ;
; 1.098  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.184     ; 0.914      ;
; 1.132  ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.164     ; 0.968      ;
; 1.173  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.201     ; 0.972      ;
; 1.186  ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.164     ; 1.022      ;
; 1.206  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.161     ; 1.045      ;
; 1.232  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.181     ; 1.051      ;
; 1.238  ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.185     ; 1.053      ;
; 1.238  ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.166     ; 1.072      ;
; 1.249  ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.163     ; 1.086      ;
; 1.297  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.222     ; 1.075      ;
; 1.317  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.248     ; 1.069      ;
; 1.320  ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.222     ; 1.098      ;
; 1.326  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.224     ; 1.102      ;
; 1.346  ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.243     ; 1.103      ;
; 1.348  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.161     ; 1.187      ;
; 1.351  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.163     ; 1.188      ;
; 1.365  ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.161     ; 1.204      ;
; 1.374  ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.222     ; 1.152      ;
; 1.382  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.239     ; 1.143      ;
; 1.387  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.160     ; 1.227      ;
; 1.407  ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.163     ; 1.244      ;
; 1.421  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.242     ; 1.179      ;
; 1.426  ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.224     ; 1.202      ;
; 1.432  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.163     ; 1.269      ;
; 1.437  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.221     ; 1.216      ;
; 1.443  ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.160     ; 1.283      ;
; 1.446  ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.166     ; 1.280      ;
; 1.447  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.225     ; 1.222      ;
; 1.456  ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.190     ; 1.266      ;
; 1.465  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.221     ; 1.244      ;
; 1.488  ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.163     ; 1.325      ;
; 1.504  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.239     ; 1.265      ;
; 1.510  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.224     ; 1.286      ;
; 1.535  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.187     ; 1.348      ;
; 1.546  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.241     ; 1.305      ;
; 1.550  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.249     ; 1.301      ;
; 1.554  ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.224     ; 1.330      ;
; 1.582  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.238     ; 1.344      ;
; 1.591  ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.187     ; 1.404      ;
; 1.613  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.248     ; 1.365      ;
; 1.627  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.241     ; 1.386      ;
; 1.730  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; -0.265     ; 1.465      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -0.718 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.293      ; 0.716      ;
; -0.610 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.115      ; 0.646      ;
; -0.599 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.112      ; 0.654      ;
; -0.596 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.113      ; 0.658      ;
; -0.596 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.111      ; 0.656      ;
; -0.586 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.110      ; 0.665      ;
; -0.516 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.293      ; 0.918      ;
; -0.450 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.074      ; 0.765      ;
; -0.432 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.061      ; 0.770      ;
; -0.417 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.074      ; 0.798      ;
; -0.377 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.112      ; 0.876      ;
; -0.377 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.111      ; 0.875      ;
; -0.369 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.110      ; 0.882      ;
; -0.357 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.061      ; 0.845      ;
; -0.303 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.115      ; 0.953      ;
; -0.299 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 1.113      ; 0.955      ;
; -0.218 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.293      ; 0.716      ;
; -0.110 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.115      ; 0.646      ;
; -0.099 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.112      ; 0.654      ;
; -0.096 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.113      ; 0.658      ;
; -0.096 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.111      ; 0.656      ;
; -0.086 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.110      ; 0.665      ;
; -0.016 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.293      ; 0.918      ;
; 0.050  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.074      ; 0.765      ;
; 0.068  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.061      ; 0.770      ;
; 0.083  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.074      ; 0.798      ;
; 0.123  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.112      ; 0.876      ;
; 0.123  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.111      ; 0.875      ;
; 0.131  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.110      ; 0.882      ;
; 0.143  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.061      ; 0.845      ;
; 0.197  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.115      ; 0.953      ;
; 0.201  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 1.113      ; 0.955      ;
; 0.594  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.254      ; 0.348      ;
; 0.597  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.254      ; 0.351      ;
; 0.659  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.272      ; 0.431      ;
; 0.661  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.272      ; 0.433      ;
; 0.664  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.269      ; 0.433      ;
; 0.664  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.272      ; 0.436      ;
; 0.780  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.212      ; 0.492      ;
; 0.803  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.196      ; 0.499      ;
; 3.358  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.205     ; 2.653      ;
; 3.358  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.205     ; 2.653      ;
; 3.358  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.205     ; 2.653      ;
; 3.358  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.205     ; 2.653      ;
; 3.358  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.205     ; 2.653      ;
; 3.358  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.205     ; 2.653      ;
; 3.396  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.437     ; 2.459      ;
; 3.396  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.437     ; 2.459      ;
; 3.396  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.437     ; 2.459      ;
; 3.396  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.437     ; 2.459      ;
; 3.396  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.437     ; 2.459      ;
; 3.396  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.437     ; 2.459      ;
; 3.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.386     ; 2.565      ;
; 3.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.386     ; 2.565      ;
; 3.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.386     ; 2.565      ;
; 3.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.386     ; 2.565      ;
; 3.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.386     ; 2.565      ;
; 3.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.386     ; 2.565      ;
; 3.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.388     ; 2.568      ;
; 3.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.388     ; 2.568      ;
; 3.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.388     ; 2.568      ;
; 3.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.388     ; 2.568      ;
; 3.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.388     ; 2.568      ;
; 3.456  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.388     ; 2.568      ;
; 3.468  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.385     ; 2.583      ;
; 3.468  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.385     ; 2.583      ;
; 3.468  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.385     ; 2.583      ;
; 3.468  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.385     ; 2.583      ;
; 3.468  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.385     ; 2.583      ;
; 3.468  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.385     ; 2.583      ;
; 3.469  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.383     ; 2.586      ;
; 3.469  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.383     ; 2.586      ;
; 3.469  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.383     ; 2.586      ;
; 3.469  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.383     ; 2.586      ;
; 3.469  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.383     ; 2.586      ;
; 3.469  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.383     ; 2.586      ;
; 3.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.387     ; 2.597      ;
; 3.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.387     ; 2.597      ;
; 3.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.387     ; 2.597      ;
; 3.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.387     ; 2.597      ;
; 3.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.387     ; 2.597      ;
; 3.484  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.387     ; 2.597      ;
; 3.497  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.573      ;
; 3.497  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.573      ;
; 3.497  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.573      ;
; 3.497  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.573      ;
; 3.497  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.573      ;
; 3.497  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.424     ; 2.573      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -0.597 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.172      ; 0.716      ;
; -0.489 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.994      ; 0.646      ;
; -0.478 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.991      ; 0.654      ;
; -0.475 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.992      ; 0.658      ;
; -0.475 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.990      ; 0.656      ;
; -0.465 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.989      ; 0.665      ;
; -0.395 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 1.172      ; 0.918      ;
; -0.329 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.953      ; 0.765      ;
; -0.311 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.940      ; 0.770      ;
; -0.296 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.953      ; 0.798      ;
; -0.256 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.991      ; 0.876      ;
; -0.256 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.990      ; 0.875      ;
; -0.248 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.989      ; 0.882      ;
; -0.236 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.940      ; 0.845      ;
; -0.182 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.994      ; 0.953      ;
; -0.178 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.992      ; 0.955      ;
; -0.097 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.172      ; 0.716      ;
; 0.011  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.994      ; 0.646      ;
; 0.022  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 0.654      ;
; 0.025  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.992      ; 0.658      ;
; 0.025  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 0.656      ;
; 0.035  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.989      ; 0.665      ;
; 0.105  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 1.172      ; 0.918      ;
; 0.171  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 0.765      ;
; 0.189  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.940      ; 0.770      ;
; 0.204  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.953      ; 0.798      ;
; 0.244  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.991      ; 0.876      ;
; 0.244  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.990      ; 0.875      ;
; 0.252  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.989      ; 0.882      ;
; 0.264  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.940      ; 0.845      ;
; 0.318  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.994      ; 0.953      ;
; 0.322  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.992      ; 0.955      ;
; 0.592  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.262      ; 0.354      ;
; 0.592  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.263      ; 0.355      ;
; 0.593  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.261      ; 0.354      ;
; 0.593  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.262      ; 0.355      ;
; 0.688  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.242      ; 0.430      ;
; 0.697  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.242      ; 0.439      ;
; 0.803  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.193      ; 0.496      ;
; 0.821  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.175      ; 0.496      ;
; 3.479  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.326     ; 2.653      ;
; 3.479  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.326     ; 2.653      ;
; 3.479  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.326     ; 2.653      ;
; 3.479  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.326     ; 2.653      ;
; 3.479  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.326     ; 2.653      ;
; 3.479  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.326     ; 2.653      ;
; 3.517  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.558     ; 2.459      ;
; 3.517  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.558     ; 2.459      ;
; 3.517  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.558     ; 2.459      ;
; 3.517  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.558     ; 2.459      ;
; 3.517  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.558     ; 2.459      ;
; 3.517  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.558     ; 2.459      ;
; 3.572  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.507     ; 2.565      ;
; 3.572  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.507     ; 2.565      ;
; 3.572  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.507     ; 2.565      ;
; 3.572  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.507     ; 2.565      ;
; 3.572  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.507     ; 2.565      ;
; 3.572  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.507     ; 2.565      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.509     ; 2.568      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.509     ; 2.568      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.509     ; 2.568      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.509     ; 2.568      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.509     ; 2.568      ;
; 3.577  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.509     ; 2.568      ;
; 3.589  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.506     ; 2.583      ;
; 3.589  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.506     ; 2.583      ;
; 3.589  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.506     ; 2.583      ;
; 3.589  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.506     ; 2.583      ;
; 3.589  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.506     ; 2.583      ;
; 3.589  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.506     ; 2.583      ;
; 3.590  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.504     ; 2.586      ;
; 3.590  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.504     ; 2.586      ;
; 3.590  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.504     ; 2.586      ;
; 3.590  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.504     ; 2.586      ;
; 3.590  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.504     ; 2.586      ;
; 3.590  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.504     ; 2.586      ;
; 3.605  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.508     ; 2.597      ;
; 3.605  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.508     ; 2.597      ;
; 3.605  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.508     ; 2.597      ;
; 3.605  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.508     ; 2.597      ;
; 3.605  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.508     ; 2.597      ;
; 3.605  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.508     ; 2.597      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.545     ; 2.573      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.545     ; 2.573      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.545     ; 2.573      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.545     ; 2.573      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.545     ; 2.573      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.545     ; 2.573      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+
; 0.889 ; registro8b:r_status|data_out[1]~reg0    ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.097      ; 0.486      ;
; 0.889 ; registro8b:r_resultado|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.102      ; 0.491      ;
; 0.890 ; registro8b:r_status|data_out[2]~reg0    ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.099      ; 0.489      ;
; 0.918 ; registro8b:r_resultado|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.102      ; 0.520      ;
; 0.977 ; mostrar                                 ; salida[4]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.102      ; 0.579      ;
; 0.983 ; registro8b:r_resultado|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.061      ; 0.544      ;
; 1.000 ; registro8b:r_resultado|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.099      ; 0.599      ;
; 1.013 ; mostrar                                 ; salida[3]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.102      ; 0.615      ;
; 1.016 ; registro8b:r_resultado|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.059      ; 0.575      ;
; 1.016 ; mostrar                                 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.096      ; 0.612      ;
; 1.016 ; mostrar                                 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.098      ; 0.614      ;
; 1.020 ; mostrar                                 ; salida[0]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.098      ; 0.618      ;
; 1.039 ; registro8b:r_resultado|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.099      ; 0.638      ;
; 1.043 ; registro8b:r_resultado|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.097      ; 0.640      ;
; 1.052 ; registro8b:r_resultado|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.061      ; 0.613      ;
; 1.072 ; mostrar                                 ; salida[6]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.059      ; 0.631      ;
; 1.108 ; mostrar                                 ; salida[7]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.061      ; 0.669      ;
; 1.178 ; mostrar                                 ; salida[5]$latch ; control[0]   ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.061      ; 0.739      ;
+-------+-----------------------------------------+-----------------+--------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 1.481 ; registro8b:r_resultado|data_out[2]~reg0                                                             ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.340     ; 0.641      ;
; 1.560 ; registro8b:r_resultado|data_out[0]~reg0                                                             ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.335     ; 0.725      ;
; 1.596 ; donde_leer[0]                                                                                       ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.324     ; 0.772      ;
; 1.604 ; registro8b:r_resultado|data_out[3]~reg0                                                             ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.315     ; 0.789      ;
; 1.631 ; registro8b:r_resultado|data_out[5]~reg0                                                             ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.340     ; 0.791      ;
; 1.658 ; registro8b:r_resultado|data_out[7]~reg0                                                             ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.338     ; 0.820      ;
; 1.663 ; donde_leer[0]                                                                                       ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.320     ; 0.843      ;
; 1.669 ; donde_leer[0]                                                                                       ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.322     ; 0.847      ;
; 1.673 ; registro8b:r_resultado|data_out[4]~reg0                                                             ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.319     ; 0.854      ;
; 1.676 ; donde_leer[0]                                                                                       ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.320     ; 0.856      ;
; 1.695 ; registro8b:r_resultado|data_out[1]~reg0                                                             ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.316     ; 0.879      ;
; 1.710 ; donde_leer[0]                                                                                       ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.343     ; 0.867      ;
; 1.711 ; donde_leer[0]                                                                                       ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.345     ; 0.866      ;
; 1.713 ; donde_leer[0]                                                                                       ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.341     ; 0.872      ;
; 1.718 ; donde_leer[0]                                                                                       ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.346     ; 0.872      ;
; 1.822 ; registro8b:r_resultado|data_out[6]~reg0                                                             ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.315     ; 1.007      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.457      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.455      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.457      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.457      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.457      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.457      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.457      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.455      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.455      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.455      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.455      ;
; 3.339 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.384     ; 2.455      ;
; 3.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.464      ;
; 3.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.464      ;
; 3.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.464      ;
; 3.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.464      ;
; 3.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.464      ;
; 3.346 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.382     ; 2.464      ;
; 3.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.408     ; 2.554      ;
; 3.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.408     ; 2.554      ;
; 3.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.408     ; 2.554      ;
; 3.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.408     ; 2.554      ;
; 3.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.408     ; 2.554      ;
; 3.462 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.408     ; 2.554      ;
; 3.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.405     ; 2.580      ;
; 3.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.405     ; 2.580      ;
; 3.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.405     ; 2.580      ;
; 3.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.405     ; 2.580      ;
; 3.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.405     ; 2.580      ;
; 3.485 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.405     ; 2.580      ;
; 3.567 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.407     ; 2.660      ;
; 3.567 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.407     ; 2.660      ;
; 3.567 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.407     ; 2.660      ;
; 3.567 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.407     ; 2.660      ;
; 3.567 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.407     ; 2.660      ;
; 3.567 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.407     ; 2.660      ;
; 3.589 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.403     ; 2.686      ;
; 3.589 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.403     ; 2.686      ;
; 3.589 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.403     ; 2.686      ;
; 3.589 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.403     ; 2.686      ;
; 3.589 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.403     ; 2.686      ;
; 3.589 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.403     ; 2.686      ;
; 3.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.386     ; 2.718      ;
; 3.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.386     ; 2.718      ;
; 3.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.386     ; 2.718      ;
; 3.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.386     ; 2.718      ;
; 3.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.386     ; 2.718      ;
; 3.604 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.386     ; 2.718      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_status'                                                                                    ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node            ; To Node      ; Launch Clock ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+
; 2.245 ; alu:modulo_alu|carry ; in_status[2] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.080     ; 0.665      ;
; 2.252 ; alu:modulo_alu|ov    ; in_status[1] ; control[0]   ; estadoSiguiente.escribir_status ; -0.500       ; -1.089     ; 0.663      ;
+-------+----------------------+--------------+--------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -1.553 ; estadoSiguiente.activar_esc_resultado ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -0.973     ; 0.675      ;
; -1.501 ; estadoSiguiente.escribir_resultado    ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; 0.500        ; -0.973     ; 0.623      ;
; -0.105 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.500        ; 0.447      ; 0.788      ;
; 0.395  ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 1.000        ; 0.447      ; 0.788      ;
+--------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_pc'                                                                                                            ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; -1.544 ; estadoSiguiente.reset_pc       ; Selector5~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; 0.500        ; -1.027     ; 0.578      ;
; -0.226 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.312      ; 0.740      ;
; -0.184 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.500        ; 0.312      ; 0.698      ;
; 0.274  ; estadoSiguiente.incrementar_pc ; Selector5~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.312      ; 0.740      ;
; 0.316  ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 1.000        ; 0.312      ; 0.698      ;
+--------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; -1.543 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -0.907     ; 0.622      ;
; -1.286 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; 0.500        ; -1.017     ; 0.410      ;
; -0.082 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.514      ; 0.723      ;
; -0.039 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.500        ; 0.389      ; 0.710      ;
; 0.418  ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.514      ; 0.723      ;
; 0.461  ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 1.000        ; 0.389      ; 0.710      ;
+--------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.espera'                                                                                                                 ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; -1.505 ; estadoSiguiente.activar_leer_data ; Selector9~1 ; control[0]                       ; estadoSiguiente.espera ; 0.500        ; -0.954     ; 0.477      ;
; 0.174  ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.500        ; 0.467      ; 0.360      ;
; 0.674  ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 1.000        ; 0.467      ; 0.360      ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -1.438 ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.846     ; 0.676      ;
; -0.254 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.582      ; 1.061      ;
; 0.020  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.582      ; 0.787      ;
; 0.133  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.582      ; 0.674      ;
; 0.246  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.582      ; 1.061      ;
; 0.520  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.582      ; 0.787      ;
; 0.633  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.582      ; 0.674      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.mostrar_salida'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; -1.224 ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.mostrar_salida ; 0.500        ; -0.632     ; 0.676      ;
; -0.040 ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.796      ; 1.061      ;
; 0.234  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.796      ; 0.787      ;
; 0.347  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 0.500        ; 0.796      ; 0.674      ;
; 0.460  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 1.000        ; 0.796      ; 1.061      ;
; 0.734  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 1.000        ; 0.796      ; 0.787      ;
; 0.847  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 1.000        ; 0.796      ; 0.674      ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.mostrar_salida'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+
; -0.263 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; 0.000        ; 0.796      ; 0.674      ;
; -0.150 ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; 0.000        ; 0.796      ; 0.787      ;
; 0.124  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; 0.000        ; 0.796      ; 1.061      ;
; 0.237  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.796      ; 0.674      ;
; 0.350  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.796      ; 0.787      ;
; 0.624  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.mostrar_salida ; -0.500       ; 0.796      ; 1.061      ;
; 1.808  ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.mostrar_salida ; -0.500       ; -0.632     ; 0.676      ;
+--------+--------------------------------+-------------+------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.espera'                                                                                                                  ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node     ; Launch Clock                     ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+
; -0.248 ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; 0.000        ; 0.467      ; 0.360      ;
; 0.252  ; estadoSiguiente.activar_esc_data  ; Selector9~1 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera ; -0.500       ; 0.467      ; 0.360      ;
; 1.931  ; estadoSiguiente.activar_leer_data ; Selector9~1 ; control[0]                       ; estadoSiguiente.espera ; -0.500       ; -0.954     ; 0.477      ;
+--------+-----------------------------------+-------------+----------------------------------+------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -0.049 ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.582      ; 0.674      ;
; 0.064  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.582      ; 0.787      ;
; 0.338  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.582      ; 1.061      ;
; 0.451  ; estadoSiguiente.escribir_op2   ; Selector2~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.582      ; 0.674      ;
; 0.564  ; estadoSiguiente.escribir_op1   ; Selector2~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.582      ; 0.787      ;
; 0.838  ; estadoSiguiente.espera         ; Selector2~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.582      ; 1.061      ;
; 2.022  ; estadoSiguiente.activar_esc_ri ; Selector2~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.846     ; 0.676      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_carga_alu'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+
; 0.068 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.514      ; 0.723      ;
; 0.180 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; 0.000        ; 0.389      ; 0.710      ;
; 0.568 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.514      ; 0.723      ;
; 0.680 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_carga_alu ; -0.500       ; 0.389      ; 0.710      ;
; 1.927 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -1.017     ; 0.410      ;
; 2.029 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_carga_alu ; -0.500       ; -0.907     ; 0.622      ;
+-------+---------------------------------+--------------+------------------------+-----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_esc_data'                                                                                                            ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; 0.200 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; 0.000        ; 0.447      ; 0.788      ;
; 0.700 ; estadoSiguiente.espera                ; Selector11~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_esc_data ; -0.500       ; 0.447      ; 0.788      ;
; 2.096 ; estadoSiguiente.escribir_resultado    ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -0.973     ; 0.623      ;
; 2.148 ; estadoSiguiente.activar_esc_resultado ; Selector11~2 ; control[0]             ; estadoSiguiente.activar_esc_data ; -0.500       ; -0.973     ; 0.675      ;
+-------+---------------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_pc'                                                                                                            ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node     ; Launch Clock                   ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+
; 0.245 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.312      ; 0.698      ;
; 0.287 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; 0.000        ; 0.312      ; 0.740      ;
; 0.745 ; estadoSiguiente.espera         ; Selector5~1 ; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.312      ; 0.698      ;
; 0.787 ; estadoSiguiente.incrementar_pc ; Selector5~1 ; estadoSiguiente.incrementar_pc ; estadoSiguiente.activar_leer_pc ; -0.500       ; 0.312      ; 0.740      ;
; 2.105 ; estadoSiguiente.reset_pc       ; Selector5~1 ; control[0]                     ; estadoSiguiente.activar_leer_pc ; -0.500       ; -1.027     ; 0.578      ;
+-------+--------------------------------+-------------+--------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|carry                                                                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|ov                                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[0]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[1]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[2]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[3]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[4]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[5]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[6]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; alu:modulo_alu|resultado[7]~reg0                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[0]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[1]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; codigo_operacion_alu[2]                                                                             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; donde_leer[0]                                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_carga_alu                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_resultado                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_status                                                                  ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_carga_alu'                                                                                  ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                             ; Clock Edge ; Target                                   ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector13~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector13~1|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector13~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~1|combout                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector15~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; Selector15~1|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Fall       ; Selector15~2|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_carga_alu ; Rise       ; estadoSiguiente.activar_carga_alu|regout ;
+-------+--------------+----------------+------------------+-----------------------------------+------------+------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_esc_data'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; Selector11~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; Selector11~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Fall       ; Selector11~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_esc_data ; Rise       ; estadoSiguiente.activar_esc_data|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_pc'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector5~1                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Fall       ; Selector5~1                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector5~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; Selector5~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_pc ; Rise       ; estadoSiguiente.activar_leer_pc|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector2~1|dataa                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector2~1|dataa                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector2~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr40~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr40~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr40~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr40~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr40~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr40~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr40~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr40~0|datac                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|datab                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr38~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr39~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datac               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_status'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; estadoSiguiente.escribir_status|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[1]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Fall       ; in_status[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datab                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_status ; Rise       ; in_status[2]|datab                     ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector9~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector9~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector9~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr37~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr37~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr37~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr39~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.mostrar_salida'                                                                                         ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                          ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~1|combout                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~1|combout                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; Selector2~1|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; Selector2~1|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; Selector2~2|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; estadoSiguiente.mostrar_salida~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[0]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[0]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[1]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[1]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[2]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[2]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[3]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[3]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[4]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[4]$latch|datac                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[5]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[5]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[6]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[6]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Fall       ; salida[7]$latch                                 ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datad                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.mostrar_salida ; Rise       ; salida[7]$latch|datad                           ;
+-------+--------------+----------------+------------------+--------------------------------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 3.537  ; 3.537  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 2.185  ; 2.185  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 3.537  ; 3.537  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 2.436  ; 2.436  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 0.193  ; 0.193  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 2.436  ; 2.436  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 2.434  ; 2.434  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 2.300  ; 2.300  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.016  ; 0.016  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.490  ; 0.490  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 2.242  ; 2.242  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 2.380  ; 2.380  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 2.380  ; 2.380  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 0.137  ; 0.137  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 2.380  ; 2.380  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 2.378  ; 2.378  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 2.244  ; 2.244  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -0.040 ; -0.040 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.434  ; 0.434  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 2.186  ; 2.186  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 2.324  ; 2.324  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -2.031 ; -2.031 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.039 ; -2.039 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -2.031 ; -2.031 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.257  ; 0.257  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 0.161  ; 0.161  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -2.097 ; -2.097 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -2.088 ; -2.088 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.945 ; -1.945 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.257  ; 0.257  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.040 ; -0.040 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -1.889 ; -1.889 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -2.026 ; -2.026 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.313  ; 0.313  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 0.217  ; 0.217  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.041 ; -2.041 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.032 ; -2.032 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.889 ; -1.889 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.313  ; 0.313  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.016  ; 0.016  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -1.833 ; -1.833 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -1.970 ; -1.970 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.816 ; 3.816 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.584 ; 3.584 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.597 ; 3.597 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.579 ; 3.579 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.391 ; 3.391 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.597 ; 3.597 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.816 ; 3.816 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.446 ; 3.446 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.550 ; 3.550 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.391 ; 3.391 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.584 ; 3.584 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.597 ; 3.597 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.579 ; 3.579 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.391 ; 3.391 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.597 ; 3.597 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.816 ; 3.816 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.446 ; 3.446 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.550 ; 3.550 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Clock                              ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                   ; -7.479   ; -2.992  ; -4.977   ; -0.918  ; -2.567              ;
;  control[0]                        ; -5.357   ; -2.287  ; N/A      ; N/A     ; -2.567              ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -4.166   ; 0.068   ; 0.500               ;
;  estadoSiguiente.activar_esc_data  ; N/A      ; N/A     ; -4.193   ; 0.200   ; 0.500               ;
;  estadoSiguiente.activar_leer_pc   ; N/A      ; N/A     ; -4.977   ; 0.245   ; 0.500               ;
;  estadoSiguiente.activar_leer_ri   ; N/A      ; N/A     ; -3.769   ; -0.175  ; 0.500               ;
;  estadoSiguiente.escribir_data     ; -7.479   ; 1.481   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op1      ; -7.001   ; -2.038  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op2      ; -6.866   ; -2.173  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram      ; -1.103   ; -2.992  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_status   ; -4.821   ; 2.245   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -4.169   ; -0.801  ; 0.500               ;
;  estadoSiguiente.incrementar_pc    ; -5.861   ; -2.718  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.mostrar_salida    ; -2.229   ; 0.521   ; -3.026   ; -0.918  ; 0.500               ;
; Design-wide TNS                    ; -646.939 ; -89.118 ; -27.629  ; -1.894  ; -367.491            ;
;  control[0]                        ; -409.235 ; -37.669 ; N/A      ; N/A     ; -367.491            ;
;  estadoSiguiente.activar_carga_alu ; N/A      ; N/A     ; -7.495   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_esc_data  ; N/A      ; N/A     ; -4.193   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_pc   ; N/A      ; N/A     ; -4.977   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_ri   ; N/A      ; N/A     ; -3.769   ; -0.175  ; 0.000               ;
;  estadoSiguiente.escribir_data     ; -56.441  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op1      ; -55.856  ; -13.247 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op2      ; -55.063  ; -14.055 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram      ; -4.398   ; -22.147 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_status   ; -9.338   ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.espera            ; N/A      ; N/A     ; -4.169   ; -0.801  ; 0.000               ;
;  estadoSiguiente.incrementar_pc    ; -43.321  ; -18.933 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.mostrar_salida    ; -13.287  ; 0.000   ; -3.026   ; -0.918  ; 0.000               ;
+------------------------------------+----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 9.274 ; 9.274 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 4.813 ; 4.813 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 9.274 ; 9.274 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 5.053 ; 5.053 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 0.928 ; 0.928 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 5.053 ; 5.053 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 5.039 ; 5.039 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 4.645 ; 4.645 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.370 ; 0.370 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 1.679 ; 1.679 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 4.373 ; 4.373 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 4.818 ; 4.818 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.922 ; 4.922 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 0.797 ; 0.797 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 4.922 ; 4.922 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 4.908 ; 4.908 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.514 ; 4.514 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.239 ; 0.239 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 1.548 ; 1.548 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 4.242 ; 4.242 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 4.687 ; 4.687 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+-------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -2.031 ; -2.031 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.039 ; -2.039 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -2.031 ; -2.031 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.583  ; 0.583  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 0.332  ; 0.332  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -2.097 ; -2.097 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -2.088 ; -2.088 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.945 ; -1.945 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 0.583  ; 0.583  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.040 ; -0.040 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -1.889 ; -1.889 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -2.026 ; -2.026 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.714  ; 0.714  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 0.463  ; 0.463  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.041 ; -2.041 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.032 ; -2.032 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.889 ; -1.889 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 0.714  ; 0.714  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.016  ; 0.016  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -1.833 ; -1.833 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -1.970 ; -1.970 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                     ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 9.502 ; 9.502 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 8.861 ; 8.861 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 8.877 ; 8.877 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 8.850 ; 8.850 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 8.169 ; 8.169 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 8.884 ; 8.884 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 9.502 ; 9.502 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 8.626 ; 8.626 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 8.731 ; 8.731 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                             ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port  ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+
; salida[*]  ; estadoSiguiente.mostrar_salida ; 3.391 ; 3.391 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[0] ; estadoSiguiente.mostrar_salida ; 3.584 ; 3.584 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[1] ; estadoSiguiente.mostrar_salida ; 3.597 ; 3.597 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[2] ; estadoSiguiente.mostrar_salida ; 3.579 ; 3.579 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[3] ; estadoSiguiente.mostrar_salida ; 3.391 ; 3.391 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[4] ; estadoSiguiente.mostrar_salida ; 3.597 ; 3.597 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[5] ; estadoSiguiente.mostrar_salida ; 3.816 ; 3.816 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[6] ; estadoSiguiente.mostrar_salida ; 3.446 ; 3.446 ; Fall       ; estadoSiguiente.mostrar_salida ;
;  salida[7] ; estadoSiguiente.mostrar_salida ; 3.550 ; 3.550 ; Fall       ; estadoSiguiente.mostrar_salida ;
+------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                      ; 777      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                      ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.activar_esc_data  ; control[0]                      ; 18       ; 26       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_pc   ; control[0]                      ; 10       ; 18       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri   ; control[0]                      ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data     ; control[0]                      ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                      ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                      ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                      ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                      ; 5        ; 7        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                      ; 54       ; 62       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                      ; 19       ; 35       ; 0        ; 0        ;
; estadoSiguiente.mostrar_salida    ; control[0]                      ; 9        ; 17       ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_data   ; 0        ; 0        ; 64       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram    ; 0        ; 0        ; 16       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_status ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc  ; 0        ; 0        ; 0        ; 52       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc  ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.mostrar_salida  ; 0        ; 0        ; 18       ; 0        ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                        ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
; control[0]                        ; control[0]                      ; 777      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_carga_alu ; control[0]                      ; 17       ; 33       ; 0        ; 0        ;
; estadoSiguiente.activar_esc_data  ; control[0]                      ; 18       ; 26       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_pc   ; control[0]                      ; 10       ; 18       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri   ; control[0]                      ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data     ; control[0]                      ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1      ; control[0]                      ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2      ; control[0]                      ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram      ; control[0]                      ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.escribir_status   ; control[0]                      ; 5        ; 7        ; 0        ; 0        ;
; estadoSiguiente.espera            ; control[0]                      ; 54       ; 62       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc    ; control[0]                      ; 19       ; 35       ; 0        ; 0        ;
; estadoSiguiente.mostrar_salida    ; control[0]                      ; 9        ; 17       ; 0        ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_data   ; 0        ; 0        ; 64       ; 0        ;
; control[0]                        ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op1    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1      ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2      ; estadoSiguiente.escribir_op2    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_ram    ; 0        ; 0        ; 16       ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.escribir_ram    ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.escribir_status ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.escribir_ram      ; estadoSiguiente.incrementar_pc  ; 0        ; 0        ; 0        ; 52       ;
; estadoSiguiente.incrementar_pc    ; estadoSiguiente.incrementar_pc  ; 0        ; 0        ; 8        ; 8        ;
; control[0]                        ; estadoSiguiente.mostrar_salida  ; 0        ; 0        ; 18       ; 0        ;
+-----------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                               ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                       ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                       ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.incrementar_pc   ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
; control[0]                       ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_carga_alu ; 0        ; 0        ; 2        ; 2        ;
; control[0]                       ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 2        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_esc_data  ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.incrementar_pc   ; estadoSiguiente.activar_leer_pc   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_ri   ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.activar_esc_data ; estadoSiguiente.espera            ; 0        ; 0        ; 1        ; 1        ;
; control[0]                       ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera           ; estadoSiguiente.mostrar_salida    ; 0        ; 0        ; 1        ; 1        ;
+----------------------------------+-----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 46    ; 46   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Feb 14 23:24:14 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 73 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_pc estadoSiguiente.activar_leer_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.incrementar_pc estadoSiguiente.incrementar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op1 estadoSiguiente.escribir_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_ri estadoSiguiente.activar_leer_ri
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_carga_alu estadoSiguiente.activar_carga_alu
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.espera estadoSiguiente.espera
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_data estadoSiguiente.escribir_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_esc_data estadoSiguiente.activar_esc_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op2 estadoSiguiente.escribir_op2
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_status estadoSiguiente.escribir_status
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.mostrar_salida estadoSiguiente.mostrar_salida
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector17~2|combout"
    Warning (332126): Node "Selector17~2|datad"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector16~2|combout"
    Warning (332126): Node "Selector16~1|datab"
    Warning (332126): Node "Selector16~1|combout"
    Warning (332126): Node "Selector16~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector14~1|combout"
    Warning (332126): Node "Selector14~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector10~2|combout"
    Warning (332126): Node "Selector10~2|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector8~1|combout"
    Warning (332126): Node "Selector8~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector12~1|combout"
    Warning (332126): Node "Selector12~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector4~1|combout"
    Warning (332126): Node "Selector4~1|datab"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector6~2|combout"
    Warning (332126): Node "Selector6~1|dataa"
    Warning (332126): Node "Selector6~1|combout"
    Warning (332126): Node "Selector6~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector1~2|combout"
    Warning (332126): Node "Selector1~2|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.479
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.479       -56.441 estadoSiguiente.escribir_data 
    Info (332119):    -7.001       -55.856 estadoSiguiente.escribir_op1 
    Info (332119):    -6.866       -55.063 estadoSiguiente.escribir_op2 
    Info (332119):    -5.861       -43.321 estadoSiguiente.incrementar_pc 
    Info (332119):    -5.357      -409.235 control[0] 
    Info (332119):    -4.821        -9.338 estadoSiguiente.escribir_status 
    Info (332119):    -2.229       -13.287 estadoSiguiente.mostrar_salida 
    Info (332119):    -1.103        -4.398 estadoSiguiente.escribir_ram 
Info (332146): Worst-case hold slack is -2.992
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.992       -22.147 estadoSiguiente.escribir_ram 
    Info (332119):    -2.718       -18.933 estadoSiguiente.incrementar_pc 
    Info (332119):    -2.287       -20.736 control[0] 
    Info (332119):    -2.173       -14.055 estadoSiguiente.escribir_op2 
    Info (332119):    -2.038       -13.247 estadoSiguiente.escribir_op1 
    Info (332119):     0.521         0.000 estadoSiguiente.mostrar_salida 
    Info (332119):     2.666         0.000 estadoSiguiente.escribir_data 
    Info (332119):     4.175         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -4.977
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.977        -4.977 estadoSiguiente.activar_leer_pc 
    Info (332119):    -4.193        -4.193 estadoSiguiente.activar_esc_data 
    Info (332119):    -4.169        -4.169 estadoSiguiente.espera 
    Info (332119):    -4.166        -7.495 estadoSiguiente.activar_carga_alu 
    Info (332119):    -3.769        -3.769 estadoSiguiente.activar_leer_ri 
    Info (332119):    -3.026        -3.026 estadoSiguiente.mostrar_salida 
Info (332146): Worst-case removal slack is -0.918
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.918        -0.918 estadoSiguiente.mostrar_salida 
    Info (332119):    -0.801        -0.801 estadoSiguiente.espera 
    Info (332119):    -0.175        -0.175 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.199         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.702         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.823         0.000 estadoSiguiente.activar_leer_pc 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -367.491 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.mostrar_salida 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.191
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.191       -24.714 estadoSiguiente.escribir_op1 
    Info (332119):    -3.070       -23.682 estadoSiguiente.escribir_op2 
    Info (332119):    -2.994       -22.901 estadoSiguiente.escribir_data 
    Info (332119):    -1.723        -3.371 estadoSiguiente.escribir_status 
    Info (332119):    -1.460       -53.186 control[0] 
    Info (332119):    -1.085        -7.301 estadoSiguiente.incrementar_pc 
    Info (332119):    -0.610        -3.642 estadoSiguiente.mostrar_salida 
    Info (332119):    -0.081        -0.081 estadoSiguiente.escribir_ram 
Info (332146): Worst-case hold slack is -1.319
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.319       -37.669 control[0] 
    Info (332119):    -1.248        -9.441 estadoSiguiente.escribir_ram 
    Info (332119):    -1.197        -8.651 estadoSiguiente.incrementar_pc 
    Info (332119):    -0.718        -4.587 estadoSiguiente.escribir_op2 
    Info (332119):    -0.597        -3.619 estadoSiguiente.escribir_op1 
    Info (332119):     0.889         0.000 estadoSiguiente.mostrar_salida 
    Info (332119):     1.481         0.000 estadoSiguiente.escribir_data 
    Info (332119):     2.245         0.000 estadoSiguiente.escribir_status 
Info (332146): Worst-case recovery slack is -1.553
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.553        -1.553 estadoSiguiente.activar_esc_data 
    Info (332119):    -1.544        -1.544 estadoSiguiente.activar_leer_pc 
    Info (332119):    -1.543        -2.829 estadoSiguiente.activar_carga_alu 
    Info (332119):    -1.505        -1.505 estadoSiguiente.espera 
    Info (332119):    -1.438        -1.438 estadoSiguiente.activar_leer_ri 
    Info (332119):    -1.224        -1.224 estadoSiguiente.mostrar_salida 
Info (332146): Worst-case removal slack is -0.263
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.263        -0.263 estadoSiguiente.mostrar_salida 
    Info (332119):    -0.248        -0.248 estadoSiguiente.espera 
    Info (332119):    -0.049        -0.049 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.068         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.200         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.245         0.000 estadoSiguiente.activar_leer_pc 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -241.746 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_carga_alu 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_esc_data 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_status 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.mostrar_salida 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 36 warnings
    Info: Peak virtual memory: 4547 megabytes
    Info: Processing ended: Wed Feb 14 23:24:16 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


