Fitter report for KP_8
Fri Apr 05 20:58:21 2024
Quartus II Version 8.1 Build 163 10/28/2008 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Fitter Device Options
  5. Input Pins
  6. Output Pins
  7. All Package Pins
  8. Control Signals
  9. Global & Other Fast Signals
 10. Carry Chains
 11. Cascade Chains
 12. Embedded Cells
 13. Non-Global High Fan-Out Signals
 14. LAB
 15. Local Routing Interconnect
 16. LAB External Interconnect
 17. Row Interconnect
 18. LAB Column Interconnect
 19. LAB Column Interconnect
 20. Fitter Resource Usage Summary
 21. Fitter Resource Utilization by Entity
 22. Delay Chain Summary
 23. Fitter RAM Summary
 24. Pin-Out File
 25. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2008 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------+
; Fitter Summary                                                  ;
+-----------------------+-----------------------------------------+
; Fitter Status         ; Successful - Fri Apr 05 20:58:21 2024   ;
; Quartus II Version    ; 8.1 Build 163 10/28/2008 SJ Web Edition ;
; Revision Name         ; KP_8                                    ;
; Top-level Entity Name ; cpu_int                                 ;
; Family                ; ACEX1K                                  ;
; Device                ; EP1K10TC144-1                           ;
; Timing Models         ; Final                                   ;
; Total logic elements  ; 463 / 576 ( 80 % )                      ;
; Total pins            ; 68 / 92 ( 74 % )                        ;
; Total memory bits     ; 4,224 / 12,288 ( 34 % )                 ;
; Total PLLs            ; 0 / 1 ( 0 % )                           ;
+-----------------------+-----------------------------------------+


+------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                      ;
+------------------------------------------------------------+--------------------+--------------------+
; Option                                                     ; Setting            ; Default Value      ;
+------------------------------------------------------------+--------------------+--------------------+
; Device                                                     ; AUTO               ;                    ;
; Fitter Effort                                              ; Standard Fit       ; Auto Fit           ;
; Use smart compilation                                      ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                              ; Off                ; Off                ;
; Router Timing Optimization Level                           ; Normal             ; Normal             ;
; Placement Effort Multiplier                                ; 1.0                ; 1.0                ;
; Router Effort Multiplier                                   ; 1.0                ; 1.0                ;
; Optimize Timing                                            ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                                   ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles             ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing                 ; On                 ; On                 ;
; Limit to One Fitting Attempt                               ; Off                ; Off                ;
; Final Placement Optimizations                              ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations                ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                              ; 1                  ; 1                  ;
; Slow Slew Rate                                             ; Off                ; Off                ;
; PCI I/O                                                    ; Off                ; Off                ;
; Auto Global Memory Control Signals                         ; Off                ; Off                ;
; Logic Cell Insertion - Individual Logic Cells              ; On                 ; On                 ;
; Logic Cell Insertion - I/Os Fed By Carry or Cascade Chains ; On                 ; On                 ;
; Auto Global Clock                                          ; On                 ; On                 ;
; Auto Global Output Enable                                  ; On                 ; On                 ;
; Auto Global Register Control Signals                       ; On                 ; On                 ;
+------------------------------------------------------------+--------------------+--------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                              ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; Name  ; Pin # ; Row ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; I/O Standard ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+
; clk   ; 55    ; --  ; --   ; 117     ; yes    ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; INT_1 ; 126   ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
; INT_2 ; 124   ; --  ; --   ; 4       ; no     ; no           ; no                      ; no            ; no              ; no            ; LVTTL/LVCMOS ;
+-------+-------+-----+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                              ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; Row ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; z          ; 136   ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; wreg       ; 42    ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[15]      ; 19    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[14]      ; 80    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[13]      ; 23    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[12]      ; 27    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[11]      ; 9     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[10]      ; 13    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[9]       ; 33    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[8]       ; 32    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[7]       ; 87    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[6]       ; 86    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[5]       ; 29    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[4]       ; 79    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[3]       ; 21    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[2]       ; 90    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[1]       ; 100   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; k[0]       ; 8     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[7]      ; 98    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[6]      ; 132   ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[5]      ; 17    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[4]      ; 97    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[3]      ; 95    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[2]      ; 78    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[1]      ; 7     ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; ak[0]      ; 102   ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; c          ; 138   ; --  ; 20   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; n          ; 46    ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_save   ; 69    ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_load   ; 117   ; --  ; 6    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_v[3]   ; 11    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_v[1]   ; 47    ; --  ; 16   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; wmem       ; 137   ; --  ; 19   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[7]       ; 144   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[6]       ; 63    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[5]       ; 88    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[4]       ; 135   ; --  ; 18   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[3]       ; 112   ; --  ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[2]       ; 70    ; --  ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[1]       ; 91    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; y[0]       ; 113   ; --  ; 3    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[7]   ; 111   ; --  ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[6]   ; 114   ; --  ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[5]   ; 26    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[4]   ; 18    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[3]   ; 43    ; --  ; 18   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[2]   ; 140   ; --  ; 21   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[1]   ; 36    ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; d_bus[0]   ; 30    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[7]       ; 143   ; --  ; 24   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[6]       ; 62    ; --  ; 11   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[5]       ; 67    ; --  ; 8    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[4]       ; 133   ; --  ; 17   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[3]       ; 72    ; --  ; 4    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[2]       ; 116   ; --  ; 5    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[1]       ; 83    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; x[0]       ; 81    ;  C  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; branch     ; 14    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_handle ; 96    ;  A  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_v[7]   ; 92    ;  B  ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_v[6]   ; 118   ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_v[5]   ; 68    ; --  ; 7    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_v[4]   ; 121   ; --  ; 10   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_v[2]   ; 60    ; --  ; 12   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
; int_v[0]   ; 128   ; --  ; 13   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; LVTTL/LVCMOS ;
+------------+-------+-----+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+-----------------------------------+
; All Package Pins                  ;
+-------+------------+--------------+
; Pin # ; Usage      ; I/O Standard ;
+-------+------------+--------------+
; 1     ; #TCK       ;              ;
; 2     ; ^CONF_DONE ;              ;
; 3     ; ^nCEO      ;              ;
; 4     ; #TDO       ;              ;
; 5     ; VCC_IO     ;              ;
; 6     ; NC         ;              ;
; 7     ; ak[1]      ; LVTTL/LVCMOS ;
; 8     ; k[0]       ; LVTTL/LVCMOS ;
; 9     ; k[11]      ; LVTTL/LVCMOS ;
; 10    ; NC         ;              ;
; 11    ; int_v[3]   ; LVTTL/LVCMOS ;
; 12    ; NC         ;              ;
; 13    ; k[10]      ; LVTTL/LVCMOS ;
; 14    ; branch     ; LVTTL/LVCMOS ;
; 15    ; GND_INT    ;              ;
; 16    ; VCC_INT    ;              ;
; 17    ; ak[5]      ; LVTTL/LVCMOS ;
; 18    ; d_bus[4]   ; LVTTL/LVCMOS ;
; 19    ; k[15]      ; LVTTL/LVCMOS ;
; 20    ; NC         ;              ;
; 21    ; k[3]       ; LVTTL/LVCMOS ;
; 22    ; NC         ;              ;
; 23    ; k[13]      ; LVTTL/LVCMOS ;
; 24    ; VCC_IO     ;              ;
; 25    ; GND_INT    ;              ;
; 26    ; d_bus[5]   ; LVTTL/LVCMOS ;
; 27    ; k[12]      ; LVTTL/LVCMOS ;
; 28    ; NC         ;              ;
; 29    ; k[5]       ; LVTTL/LVCMOS ;
; 30    ; d_bus[0]   ; LVTTL/LVCMOS ;
; 31    ; NC         ;              ;
; 32    ; k[8]       ; LVTTL/LVCMOS ;
; 33    ; k[9]       ; LVTTL/LVCMOS ;
; 34    ; #TMS       ;              ;
; 35    ; ^nSTATUS   ;              ;
; 36    ; d_bus[1]   ; LVTTL/LVCMOS ;
; 37    ; GND*       ;              ;
; 38    ; GND*       ;              ;
; 39    ; GND*       ;              ;
; 40    ; GND_INT    ;              ;
; 41    ; GND*       ;              ;
; 42    ; wreg       ; LVTTL/LVCMOS ;
; 43    ; d_bus[3]   ; LVTTL/LVCMOS ;
; 44    ; GND*       ;              ;
; 45    ; VCC_IO     ;              ;
; 46    ; n          ; LVTTL/LVCMOS ;
; 47    ; int_v[1]   ; LVTTL/LVCMOS ;
; 48    ; GND*       ;              ;
; 49    ; GND*       ;              ;
; 50    ; VCC_INT    ;              ;
; 51    ; GND*       ;              ;
; 52    ; GND_INT    ;              ;
; 53    ; VCC_CKLK   ;              ;
; 54    ; GND+       ;              ;
; 55    ; clk        ; LVTTL/LVCMOS ;
; 56    ; GND+       ;              ;
; 57    ; GND_CKLK   ;              ;
; 58    ; GND_INT    ;              ;
; 59    ; GND*       ;              ;
; 60    ; int_v[2]   ; LVTTL/LVCMOS ;
; 61    ; VCC_IO     ;              ;
; 62    ; x[6]       ; LVTTL/LVCMOS ;
; 63    ; y[6]       ; LVTTL/LVCMOS ;
; 64    ; GND*       ;              ;
; 65    ; GND*       ;              ;
; 66    ; GND_INT    ;              ;
; 67    ; x[5]       ; LVTTL/LVCMOS ;
; 68    ; int_v[5]   ; LVTTL/LVCMOS ;
; 69    ; int_save   ; LVTTL/LVCMOS ;
; 70    ; y[2]       ; LVTTL/LVCMOS ;
; 71    ; VCC_IO     ;              ;
; 72    ; x[3]       ; LVTTL/LVCMOS ;
; 73    ; GND*       ;              ;
; 74    ; ^nCONFIG   ;              ;
; 75    ; VCC_INT    ;              ;
; 76    ; ^MSEL1     ;              ;
; 77    ; ^MSEL0     ;              ;
; 78    ; ak[2]      ; LVTTL/LVCMOS ;
; 79    ; k[4]       ; LVTTL/LVCMOS ;
; 80    ; k[14]      ; LVTTL/LVCMOS ;
; 81    ; x[0]       ; LVTTL/LVCMOS ;
; 82    ; NC         ;              ;
; 83    ; x[1]       ; LVTTL/LVCMOS ;
; 84    ; GND_INT    ;              ;
; 85    ; VCC_INT    ;              ;
; 86    ; k[6]       ; LVTTL/LVCMOS ;
; 87    ; k[7]       ; LVTTL/LVCMOS ;
; 88    ; y[5]       ; LVTTL/LVCMOS ;
; 89    ; NC         ;              ;
; 90    ; k[2]       ; LVTTL/LVCMOS ;
; 91    ; y[1]       ; LVTTL/LVCMOS ;
; 92    ; int_v[7]   ; LVTTL/LVCMOS ;
; 93    ; GND_INT    ;              ;
; 94    ; VCC_IO     ;              ;
; 95    ; ak[3]      ; LVTTL/LVCMOS ;
; 96    ; int_handle ; LVTTL/LVCMOS ;
; 97    ; ak[4]      ; LVTTL/LVCMOS ;
; 98    ; ak[7]      ; LVTTL/LVCMOS ;
; 99    ; NC         ;              ;
; 100   ; k[1]       ; LVTTL/LVCMOS ;
; 101   ; NC         ;              ;
; 102   ; ak[0]      ; LVTTL/LVCMOS ;
; 103   ; VCC_INT    ;              ;
; 104   ; NC         ;              ;
; 105   ; #TDI       ;              ;
; 106   ; ^nCE       ;              ;
; 107   ; ^DCLK      ;              ;
; 108   ; ^DATA0     ;              ;
; 109   ; GND*       ;              ;
; 110   ; GND*       ;              ;
; 111   ; d_bus[7]   ; LVTTL/LVCMOS ;
; 112   ; y[3]       ; LVTTL/LVCMOS ;
; 113   ; y[0]       ; LVTTL/LVCMOS ;
; 114   ; d_bus[6]   ; LVTTL/LVCMOS ;
; 115   ; VCC_IO     ;              ;
; 116   ; x[2]       ; LVTTL/LVCMOS ;
; 117   ; int_load   ; LVTTL/LVCMOS ;
; 118   ; int_v[6]   ; LVTTL/LVCMOS ;
; 119   ; GND*       ;              ;
; 120   ; GND*       ;              ;
; 121   ; int_v[4]   ; LVTTL/LVCMOS ;
; 122   ; GND*       ;              ;
; 123   ; GND_INT    ;              ;
; 124   ; INT_2      ; LVTTL/LVCMOS ;
; 125   ; GND+       ;              ;
; 126   ; INT_1      ; LVTTL/LVCMOS ;
; 127   ; VCC_INT    ;              ;
; 128   ; int_v[0]   ; LVTTL/LVCMOS ;
; 129   ; GND_INT    ;              ;
; 130   ; GND*       ;              ;
; 131   ; GND*       ;              ;
; 132   ; ak[6]      ; LVTTL/LVCMOS ;
; 133   ; x[4]       ; LVTTL/LVCMOS ;
; 134   ; VCC_IO     ;              ;
; 135   ; y[4]       ; LVTTL/LVCMOS ;
; 136   ; z          ; LVTTL/LVCMOS ;
; 137   ; wmem       ; LVTTL/LVCMOS ;
; 138   ; c          ; LVTTL/LVCMOS ;
; 139   ; GND_INT    ;              ;
; 140   ; d_bus[2]   ; LVTTL/LVCMOS ;
; 141   ; GND*       ;              ;
; 142   ; GND*       ;              ;
; 143   ; x[7]       ; LVTTL/LVCMOS ;
; 144   ; y[7]       ; LVTTL/LVCMOS ;
+-------+------------+--------------+


+----------------------------------------------------------------------------------------+
; Control Signals                                                                        ;
+--------------------------------------+---------+---------+--------------+--------------+
; Name                                 ; Pin #   ; Fan-Out ; Usage        ; Global Usage ;
+--------------------------------------+---------+---------+--------------+--------------+
; sync_wr:inst3|wreg                   ; LC4_A20 ; 37      ; Clock enable ; Non-global   ;
; status_reg:inst16|prev_z~27          ; LC7_C24 ; 35      ; Clock enable ; Non-global   ;
; sync_wr:inst3|wmem~13                ; LC8_B19 ; 9       ; Write enable ; Non-global   ;
; int_control:inst5|int_save           ; LC8_A6  ; 56      ; Clock enable ; Non-global   ;
; int_control:inst5|int_save~_wirecell ; LC3_A4  ; 1       ; Sync. clear  ; Non-global   ;
; int_control:inst5|int_load           ; LC2_A6  ; 47      ; Sync. load   ; Non-global   ;
; clk                                  ; 55      ; 117     ; Clock        ; Pin          ;
; int_control:inst5|next_state~167     ; LC3_A6  ; 1       ; Clock enable ; Non-global   ;
; int_control:inst5|int_v[3]~65        ; LC4_A6  ; 2       ; Clock enable ; Non-global   ;
+--------------------------------------+---------+---------+--------------+--------------+


+----------------------------------+
; Global & Other Fast Signals      ;
+-------+-------+---------+--------+
; Name  ; Pin # ; Fan-Out ; Global ;
+-------+-------+---------+--------+
; clk   ; 55    ; 117     ; yes    ;
; INT_1 ; 126   ; 4       ; no     ;
; INT_2 ; 124   ; 4       ; no     ;
+-------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 1                      ;
; 9                  ; 2                      ;
+--------------------+------------------------+


+----------------+
; Cascade Chains ;
+--------+-------+
; Length ; Count ;
+--------+-------+
; 2      ; 10    ;
+--------+-------+


+---------------------------------------------------------------------------------------------+
; Embedded Cells                                                                              ;
+--------+---------------------------------------------------------------------+------+-------+
; Cell # ; Name                                                                ; Mode ; Turbo ;
+--------+---------------------------------------------------------------------+------+-------+
; EC3_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[15]          ; RAM  ; Off   ;
; EC13_A ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[14]          ; RAM  ; Off   ;
; EC5_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[13]          ; RAM  ; Off   ;
; EC11_A ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[12]          ; RAM  ; Off   ;
; EC4_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[11]          ; RAM  ; Off   ;
; EC12_A ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[10]          ; RAM  ; Off   ;
; EC7_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[9]           ; RAM  ; Off   ;
; EC16_A ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[8]           ; RAM  ; Off   ;
; EC8_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[7]           ; RAM  ; Off   ;
; EC15_A ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[6]           ; RAM  ; Off   ;
; EC2_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[5]           ; RAM  ; Off   ;
; EC14_A ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[4]           ; RAM  ; Off   ;
; EC1_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[3]           ; RAM  ; Off   ;
; EC9_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[2]           ; RAM  ; Off   ;
; EC6_A  ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[1]           ; RAM  ; Off   ;
; EC10_A ; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[0]           ; RAM  ; Off   ;
; EC5_B  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[7] ; RAM  ; Off   ;
; EC2_B  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[5] ; RAM  ; Off   ;
; EC3_B  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[3] ; RAM  ; Off   ;
; EC1_B  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[1] ; RAM  ; Off   ;
; EC14_B ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[6] ; RAM  ; Off   ;
; EC12_B ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[4] ; RAM  ; Off   ;
; EC9_B  ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[2] ; RAM  ; Off   ;
; EC15_B ; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|q[0] ; RAM  ; Off   ;
+--------+---------------------------------------------------------------------+------+-------+


+-----------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                         ;
+-------------------------------------------------------------------------------+---------+
; Name                                                                          ; Fan-Out ;
+-------------------------------------------------------------------------------+---------+
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[0]                     ; 60      ;
; int_control:inst5|int_save~85                                                 ; 56      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[8]                     ; 48      ;
; int_control:inst5|int_load~69                                                 ; 47      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[9]                     ; 47      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[1]                     ; 41      ;
; sync_wr:inst3|wreg~22                                                         ; 37      ;
; status_reg:inst16|prev_z~30                                                   ; 35      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[2]                     ; 28      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[12]                    ; 28      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[15]                    ; 26      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[13]                    ; 24      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[4]                     ; 21      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[5]                     ; 21      ;
; blok_ron:inst17|Mux2~7                                                        ; 20      ;
; blok_ron:inst17|Mux4~7                                                        ; 20      ;
; blok_ron:inst17|Mux0~7                                                        ; 20      ;
; blok_ron:inst17|Mux1~7                                                        ; 20      ;
; control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node|cout[0] ; 20      ;
; blok_ron:inst17|Mux7~7                                                        ; 20      ;
; blok_ron:inst17|Mux3~7                                                        ; 20      ;
; blok_ron:inst17|Mux6~7                                                        ; 20      ;
; blok_ron:inst17|Mux5~7                                                        ; 20      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[14]                    ; 20      ;
; control:inst13|q_pc[1]~3607                                                   ; 18      ;
; control:inst13|q_pc[2]~3606                                                   ; 18      ;
; control:inst13|q_pc[3]~3605                                                   ; 18      ;
; control:inst13|q_pc[5]~3603                                                   ; 18      ;
; control:inst13|q_pc[4]~3604                                                   ; 18      ;
; control:inst13|q_pc[7]~3601                                                   ; 18      ;
; control:inst13|q_pc[6]~3602                                                   ; 18      ;
; control:inst13|branch~341                                                     ; 17      ;
; alu:inst12|Equal0~59                                                          ; 15      ;
; blok_ron:inst17|Mux14~5                                                       ; 15      ;
; blok_ron:inst17|Mux13~5                                                       ; 15      ;
; blok_ron:inst17|Mux12~5                                                       ; 15      ;
; blok_ron:inst17|Mux15~5                                                       ; 14      ;
; alu:inst12|d_bus[7]~11929                                                     ; 13      ;
; alu:inst12|d_bus[7]~11907                                                     ; 10      ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[3]                     ; 9       ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[6]                     ; 9       ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|q[7]                     ; 9       ;
; sync_wr:inst3|wmem~14                                                         ; 9       ;
; alu:inst12|d_bus[7]~11906                                                     ; 8       ;
; alu:inst12|d_bus[6]~11908                                                     ; 8       ;
; alu:inst12|d_bus[2]~11912                                                     ; 8       ;
; alu:inst12|d_bus[1]~11913                                                     ; 8       ;
; alu:inst12|d_bus[0]~11924                                                     ; 8       ;
; alu:inst12|d_bus[5]~11909                                                     ; 8       ;
; alu:inst12|d_bus[4]~11910                                                     ; 8       ;
+-------------------------------------------------------------------------------+---------+


+-------------------------------------------+
; LAB                                       ;
+--------------------------+----------------+
; Number of Logic Elements ; Number of LABs ;
+--------------------------+----------------+
; 0                        ; 11             ;
; 1                        ; 0              ;
; 2                        ; 0              ;
; 3                        ; 0              ;
; 4                        ; 0              ;
; 5                        ; 3              ;
; 6                        ; 4              ;
; 7                        ; 8              ;
; 8                        ; 46             ;
+--------------------------+----------------+


+----------------------------------------------+
; Local Routing Interconnect                   ;
+-----------------------------+----------------+
; Local Routing Interconnects ; Number of LABs ;
+-----------------------------+----------------+
; 0                           ; 12             ;
; 1                           ; 0              ;
; 2                           ; 5              ;
; 3                           ; 4              ;
; 4                           ; 16             ;
; 5                           ; 11             ;
; 6                           ; 12             ;
; 7                           ; 9              ;
; 8                           ; 3              ;
+-----------------------------+----------------+


+---------------------------------------------+
; LAB External Interconnect                   ;
+----------------------------+----------------+
; LAB External Interconnects ; Number of LABs ;
+----------------------------+----------------+
; 0 - 1                      ; 11             ;
; 2 - 3                      ; 3              ;
; 4 - 5                      ; 0              ;
; 6 - 7                      ; 11             ;
; 8 - 9                      ; 11             ;
; 10 - 11                    ; 18             ;
; 12 - 13                    ; 9              ;
; 14 - 15                    ; 5              ;
; 16 - 17                    ; 2              ;
; 18 - 19                    ; 2              ;
+----------------------------+----------------+


+------------------------------------------------------------------------------------------+
; Row Interconnect                                                                         ;
+-------+---------------------+-----------------------------+------------------------------+
; Row   ; Interconnect Used   ; Left Half Interconnect Used ; Right Half Interconnect Used ;
+-------+---------------------+-----------------------------+------------------------------+
;  A    ;  75 / 96 ( 78 % )   ;  13 / 48 ( 27 % )           ;  12 / 48 ( 25 % )            ;
;  B    ;  86 / 96 ( 90 % )   ;  22 / 48 ( 46 % )           ;  18 / 48 ( 38 % )            ;
;  C    ;  62 / 96 ( 65 % )   ;  5 / 48 ( 10 % )            ;  7 / 48 ( 15 % )             ;
; Total ;  223 / 288 ( 77 % ) ;  40 / 144 ( 28 % )          ;  37 / 144 ( 26 % )           ;
+-------+---------------------+-----------------------------+------------------------------+


+----------------------------+
; LAB Column Interconnect    ;
+-------+--------------------+
; Col.  ; Interconnect Used  ;
+-------+--------------------+
; 1     ;  1 / 24 ( 4 % )    ;
; 2     ;  2 / 24 ( 8 % )    ;
; 3     ;  4 / 24 ( 17 % )   ;
; 4     ;  6 / 24 ( 25 % )   ;
; 5     ;  3 / 24 ( 13 % )   ;
; 6     ;  5 / 24 ( 21 % )   ;
; 7     ;  4 / 24 ( 17 % )   ;
; 8     ;  3 / 24 ( 13 % )   ;
; 9     ;  1 / 24 ( 4 % )    ;
; 10    ;  2 / 24 ( 8 % )    ;
; 11    ;  4 / 24 ( 17 % )   ;
; 12    ;  3 / 24 ( 13 % )   ;
; 13    ;  0 / 24 ( 0 % )    ;
; 14    ;  1 / 24 ( 4 % )    ;
; 15    ;  1 / 24 ( 4 % )    ;
; 16    ;  2 / 24 ( 8 % )    ;
; 17    ;  3 / 24 ( 13 % )   ;
; 18    ;  4 / 24 ( 17 % )   ;
; 19    ;  5 / 24 ( 21 % )   ;
; 20    ;  6 / 24 ( 25 % )   ;
; 21    ;  3 / 24 ( 13 % )   ;
; 22    ;  2 / 24 ( 8 % )    ;
; 23    ;  0 / 24 ( 0 % )    ;
; 24    ;  4 / 24 ( 17 % )   ;
; Total ;  69 / 576 ( 12 % ) ;
+-------+--------------------+


+---------------------------+
; LAB Column Interconnect   ;
+-------+-------------------+
; Col.  ; Interconnect Used ;
+-------+-------------------+
; 1     ;  14 / 48 ( 29 % ) ;
; Total ;  14 / 48 ( 29 % ) ;
+-------+-------------------+


+-------------------------------------------------------------+
; Fitter Resource Usage Summary                               ;
+-----------------------------------+-------------------------+
; Resource                          ; Usage                   ;
+-----------------------------------+-------------------------+
; Total logic elements              ; 463 / 576 ( 80 % )      ;
; Registers                         ; 93 / 576 ( 16 % )       ;
; Logic elements in carry chains    ; 26                      ;
; User inserted logic elements      ; 0                       ;
; I/O pins                          ; 68 / 92 ( 74 % )        ;
;     -- Clock pins                 ; 3                       ;
;     -- Dedicated input pins       ; 5 / 4 ( 125 % )         ;
; Global signals                    ; 1                       ;
; EABs                              ; 2 / 3 ( 67 % )          ;
; Total memory bits                 ; 4,224 / 12,288 ( 34 % ) ;
; Total RAM block bits              ; 8,192 / 12,288 ( 67 % ) ;
; PLLs                              ; 0 / 1 ( 0 % )           ;
; Maximum fan-out node              ; clk                     ;
; Maximum fan-out                   ; 117                     ;
; Highest non-global fan-out signal ; blok_ron:inst17|Mux12~3 ;
; Highest non-global fan-out        ; 87                      ;
; Total fan-out                     ; 1855                    ;
; Average fan-out                   ; 3.34                    ;
+-----------------------------------+-------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                          ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node              ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                                            ; Library Name ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
; |cpu_int                                ; 463 (0)     ; 93           ; 4224        ; 68   ; 370 (0)      ; 36 (0)            ; 57 (0)           ; 26 (0)          ; 0 (0)      ; |cpu_int                                                                       ; work         ;
;    |alu:inst12|                         ; 239 (159)   ; 0            ; 0           ; 0    ; 239 (159)    ; 0 (0)             ; 0 (0)            ; 18 (2)          ; 0 (0)      ; |cpu_int|alu:inst12                                                            ; work         ;
;       |lpm_add_sub:Add0|                ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add0                                           ; work         ;
;          |addcore:adder|                ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder                             ; work         ;
;             |a_csnbuffer:result_node|   ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node     ; work         ;
;       |lpm_add_sub:Add1|                ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add1                                           ; work         ;
;          |addcore:adder|                ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder                             ; work         ;
;             |a_csnbuffer:result_node|   ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add1|addcore:adder|a_csnbuffer:result_node     ; work         ;
;       |lpm_add_sub:Add2|                ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add2                                           ; work         ;
;          |addcore:adder|                ; 8 (0)       ; 0            ; 0           ; 0    ; 8 (0)        ; 0 (0)             ; 0 (0)            ; 8 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder                             ; work         ;
;             |a_csnbuffer:result_node|   ; 8 (8)       ; 0            ; 0           ; 0    ; 8 (8)        ; 0 (0)             ; 0 (0)            ; 8 (8)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add2|addcore:adder|a_csnbuffer:result_node     ; work         ;
;       |lpm_add_sub:Add3|                ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add3                                           ; work         ;
;          |addcore:adder|                ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder                             ; work         ;
;             |a_csnbuffer:result_node|   ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add3|addcore:adder|a_csnbuffer:result_node     ; work         ;
;       |lpm_add_sub:Add4|                ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add4                                           ; work         ;
;          |addcore:adder|                ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder                             ; work         ;
;             |a_csnbuffer:result_node|   ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add4|addcore:adder|a_csnbuffer:result_node     ; work         ;
;       |lpm_add_sub:Add5|                ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add5                                           ; work         ;
;          |addcore:adder|                ; 16 (0)      ; 0            ; 0           ; 0    ; 16 (0)       ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder                             ; work         ;
;             |a_csnbuffer:result_node|   ; 16 (16)     ; 0            ; 0           ; 0    ; 16 (16)      ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|alu:inst12|lpm_add_sub:Add5|addcore:adder|a_csnbuffer:result_node     ; work         ;
;    |blok_ron:inst17|                    ; 160 (160)   ; 64           ; 0           ; 0    ; 96 (96)      ; 32 (32)           ; 32 (32)          ; 0 (0)           ; 0 (0)      ; |cpu_int|blok_ron:inst17                                                       ; work         ;
;    |control:inst13|                     ; 39 (32)     ; 16           ; 0           ; 0    ; 23 (16)      ; 0 (0)             ; 16 (16)          ; 8 (1)           ; 0 (0)      ; |cpu_int|control:inst13                                                        ; work         ;
;       |lpm_add_sub:Add0|                ; 7 (0)       ; 0            ; 0           ; 0    ; 7 (0)        ; 0 (0)             ; 0 (0)            ; 7 (0)           ; 0 (0)      ; |cpu_int|control:inst13|lpm_add_sub:Add0                                       ; work         ;
;          |addcore:adder|                ; 7 (1)       ; 0            ; 0           ; 0    ; 7 (1)        ; 0 (0)             ; 0 (0)            ; 7 (1)           ; 0 (0)      ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder                         ; work         ;
;             |a_csnbuffer:result_node|   ; 6 (6)       ; 0            ; 0           ; 0    ; 6 (6)        ; 0 (0)             ; 0 (0)            ; 6 (6)           ; 0 (0)      ; |cpu_int|control:inst13|lpm_add_sub:Add0|addcore:adder|a_csnbuffer:result_node ; work         ;
;    |int_control:inst5|                  ; 13 (13)     ; 7            ; 0           ; 0    ; 6 (6)        ; 1 (1)             ; 6 (6)            ; 0 (0)           ; 0 (0)      ; |cpu_int|int_control:inst5                                                     ; work         ;
;    |lpm_ram_dq0:inst15|                 ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|lpm_ram_dq0:inst15                                                    ; work         ;
;       |lpm_ram_dq:lpm_ram_dq_component| ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component                    ; work         ;
;          |altram:sram|                  ; 0 (0)       ; 0            ; 128         ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram        ; work         ;
;    |lpm_rom0:inst6|                     ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|lpm_rom0:inst6                                                        ; work         ;
;       |lpm_rom:lpm_rom_component|       ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component                              ; work         ;
;          |altrom:srom|                  ; 0 (0)       ; 0            ; 4096        ; 0    ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom                  ; work         ;
;    |status_reg:inst16|                  ; 10 (10)     ; 6            ; 0           ; 0    ; 4 (4)        ; 3 (3)             ; 3 (3)            ; 0 (0)           ; 0 (0)      ; |cpu_int|status_reg:inst16                                                     ; work         ;
;    |sync_wr:inst3|                      ; 2 (2)       ; 0            ; 0           ; 0    ; 2 (2)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |cpu_int|sync_wr:inst3                                                         ; work         ;
+-----------------------------------------+-------------+--------------+-------------+------+--------------+-------------------+------------------+-----------------+------------+--------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-------------------------------------+
; Delay Chain Summary                 ;
+------------+----------+-------------+
; Name       ; Pin Type ; Pad to Core ;
+------------+----------+-------------+
; clk        ; Input    ; OFF         ;
; INT_1      ; Input    ; OFF         ;
; INT_2      ; Input    ; OFF         ;
; z          ; Output   ; OFF         ;
; wreg       ; Output   ; OFF         ;
; k[15]      ; Output   ; OFF         ;
; k[14]      ; Output   ; OFF         ;
; k[13]      ; Output   ; OFF         ;
; k[12]      ; Output   ; OFF         ;
; k[11]      ; Output   ; OFF         ;
; k[10]      ; Output   ; OFF         ;
; k[9]       ; Output   ; OFF         ;
; k[8]       ; Output   ; OFF         ;
; k[7]       ; Output   ; OFF         ;
; k[6]       ; Output   ; OFF         ;
; k[5]       ; Output   ; OFF         ;
; k[4]       ; Output   ; OFF         ;
; k[3]       ; Output   ; OFF         ;
; k[2]       ; Output   ; OFF         ;
; k[1]       ; Output   ; OFF         ;
; k[0]       ; Output   ; OFF         ;
; ak[7]      ; Output   ; OFF         ;
; ak[6]      ; Output   ; OFF         ;
; ak[5]      ; Output   ; OFF         ;
; ak[4]      ; Output   ; OFF         ;
; ak[3]      ; Output   ; OFF         ;
; ak[2]      ; Output   ; OFF         ;
; ak[1]      ; Output   ; OFF         ;
; ak[0]      ; Output   ; OFF         ;
; c          ; Output   ; OFF         ;
; n          ; Output   ; OFF         ;
; int_save   ; Output   ; OFF         ;
; int_load   ; Output   ; OFF         ;
; int_v[7]   ; Output   ; OFF         ;
; int_v[6]   ; Output   ; OFF         ;
; int_v[5]   ; Output   ; OFF         ;
; int_v[4]   ; Output   ; OFF         ;
; int_v[3]   ; Output   ; OFF         ;
; int_v[2]   ; Output   ; OFF         ;
; int_v[1]   ; Output   ; OFF         ;
; int_v[0]   ; Output   ; OFF         ;
; wmem       ; Output   ; OFF         ;
; y[7]       ; Output   ; OFF         ;
; y[6]       ; Output   ; OFF         ;
; y[5]       ; Output   ; OFF         ;
; y[4]       ; Output   ; OFF         ;
; y[3]       ; Output   ; OFF         ;
; y[2]       ; Output   ; OFF         ;
; y[1]       ; Output   ; OFF         ;
; y[0]       ; Output   ; OFF         ;
; d_bus[7]   ; Output   ; OFF         ;
; d_bus[6]   ; Output   ; OFF         ;
; d_bus[5]   ; Output   ; OFF         ;
; d_bus[4]   ; Output   ; OFF         ;
; d_bus[3]   ; Output   ; OFF         ;
; d_bus[2]   ; Output   ; OFF         ;
; d_bus[1]   ; Output   ; OFF         ;
; d_bus[0]   ; Output   ; OFF         ;
; x[7]       ; Output   ; OFF         ;
; x[6]       ; Output   ; OFF         ;
; x[5]       ; Output   ; OFF         ;
; x[4]       ; Output   ; OFF         ;
; x[3]       ; Output   ; OFF         ;
; x[2]       ; Output   ; OFF         ;
; x[1]       ; Output   ; OFF         ;
; x[0]       ; Output   ; OFF         ;
; branch     ; Output   ; OFF         ;
; int_handle ; Output   ; OFF         ;
+------------+----------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                        ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+---------+----------+
; Name                                                                   ; Mode        ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; EABs ; MIF     ; Location ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+---------+----------+
; lpm_ram_dq0:inst15|lpm_ram_dq:lpm_ram_dq_component|altram:sram|content ; Single Port ; 16           ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 128  ; 1    ; none    ; ESB_B    ;
; lpm_rom0:inst6|lpm_rom:lpm_rom_component|altrom:srom|content           ; ROM         ; 256          ; 16           ; --           ; --           ; no                     ; yes                     ; --                     ; --                      ; 4096 ; 1    ; int.mif ; ESB_A    ;
+------------------------------------------------------------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+---------+----------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/MyDoc/Projects/labs8/MSIPU/Coursework/NIKITA_KR/PROJECT/KP_8.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 8.1 Build 163 10/28/2008 SJ Web Edition
    Info: Processing started: Fri Apr 05 20:58:18 2024
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off KP_8 -c KP_8
Info: Automatically selected device EP1K10TC144-1 for design KP_8
Info: Fitting design with smaller device may be possible, but smaller device must be specified
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Info: Inserted 0 logic cells in first fitting attempt
Info: Started fitting attempt 1 on Fri Apr 05 2024 at 20:58:18
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:01
Info: Fitter placement operations beginning
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 248 megabytes
    Info: Processing ended: Fri Apr 05 20:58:21 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


