# Reading C:/intelFPGA/19.1/modelsim_ase/tcl/vsim/pref.tcl
# do contador_sequencia_0_1_2_3_10_13_run_msim_rtl_verilog.do
# if {[file exists rtl_work]} {
# 	vdel -lib rtl_work -all
# }
# vlib rtl_work
# vmap work rtl_work
# Model Technology ModelSim - Intel FPGA Edition vmap 10.5b Lib Mapping Utility 2016.10 Oct  5 2016
# vmap work rtl_work 
# Copying C:/intelFPGA/19.1/modelsim_ase/win32aloem/../modelsim.ini to modelsim.ini
# Modifying modelsim.ini
# 
# vlog -sv -work work +incdir+Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13 {Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13/contador_sequencia_0_1_2_3_10_13.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 18:15:43 on Nov 04,2023
# vlog -reportprogress 300 -sv -work work "+incdir+Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13" Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13/contador_sequencia_0_1_2_3_10_13.sv 
# -- Compiling module contador_sequencia_0_1_2_3_10_13
# 
# Top level modules:
# 	contador_sequencia_0_1_2_3_10_13
# End time: 18:15:44 on Nov 04,2023, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# 
# vlog -sv -work work +incdir+Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13/Testsbenches {Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13/Testsbenches/contador_sequencia_0_1_2_3_10_13_tb.sv}
# Model Technology ModelSim - Intel FPGA Edition vlog 10.5b Compiler 2016.10 Oct  5 2016
# Start time: 18:15:45 on Nov 04,2023
# vlog -reportprogress 300 -sv -work work "+incdir+Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13/Testsbenches" Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13/Testsbenches/contador_sequencia_0_1_2_3_10_13_tb.sv 
# -- Compiling module contador_sequencia_0_1_2_3_10_13_tb
# 
# Top level modules:
# 	contador_sequencia_0_1_2_3_10_13_tb
# End time: 18:15:46 on Nov 04,2023, Elapsed time: 0:00:01
# Errors: 0, Warnings: 0
# 
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L cycloneive_ver -L rtl_work -L work -voptargs="+acc" contador_sequencia_0_1_2_3_10_13_tb
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L cycloneive_ver -L rtl_work -L work -voptargs=""+acc"" contador_sequencia_0_1_2_3_10_13_tb 
# Start time: 18:15:46 on Nov 04,2023
# Loading sv_std.std
# Loading work.contador_sequencia_0_1_2_3_10_13_tb
# Loading work.contador_sequencia_0_1_2_3_10_13
# 
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all
#  Iniciando Testbench
#           RESET|CLK|  Y  |
#       ----------------------
#   linha  1 | 1 | 0 | 0000 
#   linha  2 | 1 | 1 | 0000 
#   linha  3 | 0 | 1 | 0000 
#   linha  4 | 0 | 0 | 0000 
#   linha  5 | 0 | 1 | 0001 
#   linha  6 | 0 | 0 | 0001 
#   linha  7 | 0 | 1 | 0010 
#   linha  8 | 0 | 0 | 0010 
#   linha  9 | 0 | 1 | 0011 
#   linha 10 | 0 | 0 | 0011 
#   linha 11 | 0 | 1 | 1010 
#   linha 12 | 0 | 0 | 1010 
#   linha 13 | 0 | 1 | 1101 
#   linha 14 | 0 | 0 | 1101 
#   linha 15 | 0 | 1 | 0000 
# Testes Efetuados = 15
# Erros Encontrados = 0
# ** Note: $stop    : Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13/Testsbenches/contador_sequencia_0_1_2_3_10_13_tb.sv(62)
#    Time: 320 ns  Iteration: 0  Instance: /contador_sequencia_0_1_2_3_10_13_tb
# Break in Module contador_sequencia_0_1_2_3_10_13_tb at Z:/Circuitoslogicosll/Relatorios/Relatorio_Terceira_Unidade/Maquina_de_estados/contador_sequencia_0_1_2_3_10_13/Testsbenches/contador_sequencia_0_1_2_3_10_13_tb.sv line 62
# End time: 18:16:12 on Nov 04,2023, Elapsed time: 0:00:26
# Errors: 0, Warnings: 0
