<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:10:19.1019</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.10.31</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0148455</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>표시 패널 및 그 제조 방법과 전자 장치</inventionTitle><inventionTitleEng>DISPLAY PANEL AND METHOD OF MANUFACTURING THE SAME  AND ELECTRONIC DEVICE</inventionTitleEng><openDate>2025.05.08</openDate><openNumber>10-2025-0062952</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 29/01</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 86/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/825</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/817</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/812</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/831</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10H 20/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 기판, 상기 기판 위에 위치하는 게이트 전극, 상기 게이트 전극과 중첩하는 2차원 반도체 물질 층, 상기 2차원 반도체 물질 층과 전기적으로 연결되어 있는 소스 전극과 드레인 전극, 상기 드레인 전극과 전기적으로 연결되어 있는 마이크로 발광 다이오드의 제1 전극, 상기 마이크로 발광 다이오드의 제1 전극과 전기적으로 연결되어 있고 이온 도프된 절연 격벽에 둘러싸인 양자우물층을 포함한 활성층, 그리고 상기 활성층과 전기적으로 연결되어 있는 마이크로 발광 다이오드의 제2 전극을 포함하는 표시 패널 및 그 제조 방법과 이를 포함하는 전자 장치에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 기판,상기 기판 위에 위치하는 게이트 전극,상기 게이트 전극과 중첩하는 2차원 반도체 물질 층,상기 2차원 반도체 물질 층과 전기적으로 연결되어 있는 소스 전극과 드레인 전극,상기 드레인 전극과 전기적으로 연결되어 있는 마이크로 발광 다이오드의 제1 전극,상기 마이크로 발광 다이오드의 제1 전극과 전기적으로 연결되어 있고 이온 도프된 절연 격벽에 둘러싸인 양자우물층을 포함한 활성층, 그리고상기 활성층과 전기적으로 연결되어 있는 마이크로 발광 다이오드의 제2 전극을 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>2. 제1항에서,상기 2차원 반도체 물질 층과 상기 마이크로 발광 다이오드의 제1 전극 사이에 위치하고 상기 2차원 반도체 물질 층의 하부 또는 상부에 접해있는 제1 절연층, 그리고상기 2차원 반도체 물질 층의 측면을 둘러싸고 있는 제2 절연층을 더 포함하고,상기 제2 절연층은 상기 2차원 반도체 물질 층보다 두꺼운 표시 패널.</claim></claimInfo><claimInfo><claim>3. 제2항에서,상기 제2 절연층의 두께는 상기 2차원 반도체 물질 층의 두께의 3배 내지 100배인 표시 패널.</claim></claimInfo><claimInfo><claim>4. 제2항에서,상기 제1 절연층과 상기 제2 절연층 중 어느 하나는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 또는 이들의 조합을 포함하고,상기 제1 절연층과 상기 제2 절연층 중 다른 하나는 하프늄(Hf), 알루미늄(Al), 란탄(La), 바륨(Ba), 스트론튬(Sr), 지르코늄(Zr), 이트륨(Y), 칼슘(Ca) 또는 이들의 조합을 포함하는 산화물, 질화물, 산질화물 또는 이들의 조합을 포함하는 표시 패널.</claim></claimInfo><claimInfo><claim>5. 제1항에서,상기 2차원 반도체 물질 층은 금속 칼코게나이드를 포함하고 단결정, 유사단결정 또는 다결정 구조를 가진 표시 패널.</claim></claimInfo><claimInfo><claim>6. 제1항에서,상기 활성층은상기 양자우물층의 하부 및 상부 중 어느 하나에 위치하는 n형 층, 그리고상기 양자우물층의 하부 및 상부 중 다른 하나에 위치하는 p형 층을 더 포함하고,상기 n형 층 및 상기 p형 층 중 적어도 하나는 상기 이온 도프된 절연 격벽에 둘러싸여 있는 표시 패널. </claim></claimInfo><claimInfo><claim>7. 제1항에서,상기 이온 도프된 절연 격벽은 GaN, InGaN 또는 이들의 조합에 질소 이온, 아르곤 이온, 보론 이온, 인 이온, 비소 이온 또는 이들의 조합이 도프되어 있는 표시 패널.</claim></claimInfo><claimInfo><claim>8. 제1항에서,상기 기판과 상기 소스 전극 사이에 위치하는 층간 절연막, 그리고상기 층간 절연막 내에 위치하고 상기 소스 전극과 배선을 연결하는 도전성 인터커넥트를 더 포함하는 표시 패널. </claim></claimInfo><claimInfo><claim>9. 인접한 제1, 제2 및 제3 서브픽셀에 각각 위치하는 제1, 제2 및 제3 박막 트랜지스터,상기 제1, 제2 및 제3 서브픽셀에 각각 위치하고 상기 제1, 제2 및 제3 박막 트랜지스터에 각각 전기적으로 연결되어 있는 제1, 제2 및 제3 마이크로 발광 다이오드, 상기 제1, 제2 및 제3 마이크로 발광 다이오드를 구획하는 이온 도프된 절연 격벽, 그리고상기 제1, 제2 및 제3 박막 트랜지스터와 상기 제1, 제2 및 제3 마이크로 발광 다이오드 사이에 위치하고 복수의 포켓 패턴을 가진 절연층을 포함하고,상기 제1, 제2 및 제3 박막 트랜지스터는 각각 2차원 반도체 물질 층을 포함하며,상기 2차원 반도체 물질 층은 상기 절연층의 포켓 패턴 내에 위치하는 표시 패널.</claim></claimInfo><claimInfo><claim>10. 제9항에서,상기 절연층은 상기 제1, 제2 및 제3 박막 트랜지스터와 상기 제1, 제2 및 제3 마이크로 발광 다이오드 사이의 전면에 형성되어 있는 제1 절연층, 그리고상기 포켓 패턴을 정의하고 상기 2차원 반도체 물질 층의 측면을 둘러싸고 있는 제2 절연층을 포함하고,상기 제2 절연층은 상기 2차원 반도체 물질 층보다 두꺼운 표시 패널.</claim></claimInfo><claimInfo><claim>11. 제9항에서,상기 2차원 반도체 물질 층의 두께는 0.1nm 내지 10nm인 표시 패널.</claim></claimInfo><claimInfo><claim>12. 제9항에서,상기 이온 도프된 절연 격벽은 GaN, InGaN 또는 이들의 조합에 질소 이온, 아르곤 이온, 보론 이온, 인 이온, 비소 이온 또는 이들의 조합이 도프되어 있는 표시 패널.</claim></claimInfo><claimInfo><claim>13. 제9항에서,상기 제1, 제2 및 제3 마이크로 발광 다이오드 각각은p형 반도체를 포함하는 p형 층,양자우물층, 그리고n형 반도체를 포함하는 n형 층을 포함하고,상기 양자우물층과 상기 p형 층 및 상기 n형 층 중 적어도 하나는 상기 이온 도프된 절연 격벽으로 둘러싸여 있는 표시 패널.</claim></claimInfo><claimInfo><claim>14. 제9항에서,상기 2차원 반도체 물질은 금속 칼코게나이드를 포함하고 단결정, 유사단결정 또는 다결정 구조를 가진 표시 패널.</claim></claimInfo><claimInfo><claim>15. 에피웨이퍼 위에 마이크로 발광 다이오드의 활성층용 박막을 형성하는 단계,상기 마이크로 발광 다이오드의 활성층용 박막의 일부 영역에 이온을 주입하여 상기 이온이 주입된 영역에 이온 도프된 절연 격벽을 형성하고 상기 이온이 주입되지 않은 영역에 양자우물층을 포함한 활성층을 형성하는 단계,상기 활성층 위에 마이크로 발광 다이오드의 제1 전극을 형성하는 단계,상기 마이크로 발광 다이오드의 제1 전극 위에 절연층을 형성하는 단계,상기 절연층 위에 2차원 반도체 물질 층을 형성하는 단계,상기 2차원 반도체 물질 층과 전기적으로 연결되어 있는 소스 전극과 드레인 전극을 형성하는 단계, 그리고상기 2차원 반도체 물질 층과 중첩하는 게이트 전극을 형성하는 단계를 포함하는 표시 패널의 제조 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에서,상기 마이크로 발광 다이오드의 활성층용 박막은 n형층용 박막, 양자우물층용 박막 및 p형층용 박막을 포함하고,상기 이온을 주입하는 단계는 상기 양자우물층용 박막과 상기 n형층용 박막 및 상기 p형층용 박막 중 적어도 하나에 질소 이온, 아르곤 이온, 보론 이온, 인 이온, 비소 이온 또는 이들의 조합에서 선택된 이온을 공급하는 단계를 포함하는 표시 패널의 제조 방법.</claim></claimInfo><claimInfo><claim>17. 제15항에서,상기 절연층을 형성하는 단계는 제1 절연층을 형성하는 단계,상기 제1 절연층과 다른 물질을 포함하는 제2 절연층을 형성하는 단계, 그리고상기 제2 절연층을 패터닝하여 상기 제1 절연층을 노출하는 포켓 패턴을 형성하는 단계를 포함하고,상기 2차원 반도체 물질 층을 형성하는 단계는 상기 포켓 패턴 내에 2차원 반도체 물질을 성장시키는 단계를 포함하는 표시 패널의 제조 방법.</claim></claimInfo><claimInfo><claim>18. 제15항에서,상기 2차원 반도체 물질 층을 형성하는 단계는 400℃ 미만의 온도에서 금속 칼코게나이드로 성장시키는 단계를 포함하는 표시 패널의 제조 방법. </claim></claimInfo><claimInfo><claim>19. 제15항에서,상기 게이트 전극의 일면에 지지 기판을 부착하는 단계,상기 에피웨이퍼를 제거하는 단계, 그리고상기 활성층과 전기적으로 연결되어 있는 마이크로 발광 다이오드의 제2 전극을 형성하는 단계를 더 포함하는 표시 패널의 제조 방법.</claim></claimInfo><claimInfo><claim>20. 제1항 내지 제14항 중 어느 한 항에 따른 표시 패널을 포함하는 전자 장치.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119981042713</code><country>대한민국</country><engName>SAMSUNG ELECTRONICS CO., LTD.</engName><name>삼성전자주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>HU, LUHING</engName><name>후루힝</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code>420180036546</code><country>대한민국</country><engName>KIM, SANGWON</engName><name>김상원</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code>420230554871</code><country>대한민국</country><engName>KIM, JOONSEOK</engName><name>김준석</name></inventorInfo><inventorInfo><address>서울특별시 강동구...</address><code>420230547030</code><country>대한민국</country><engName>KIM, Joonyun</engName><name>김준연</name></inventorInfo><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>CHOI, JUNHEE</engName><name>최준희</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 강남대로 ***, 산학협동재단빌딩 **층(서초동)</address><code>920071000819</code><country>대한민국</country><engName>PanKorea Patent &amp; Law Firm</engName><name>팬코리아특허법인</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.10.31</receiptDate><receiptNumber>1-1-2023-1201607-28</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230148455.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93036444d076c976119a1e75cee10acf7e5a2986af58b4a299e2749a169b075b45b41856dcbcb0fc2b95d286471a501ecef0a2cb52093f7845</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf79c7f827b03b71df533052fe73ce8c3c60615f8bd13f44e3c4849e1fbd1328f2422c0370d38114b8e3d6ed9184768538f277bf7063f8b1e0</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>