$date
2020-11-25T07:39+0000
$end
$version
0.2
$end
$comment

$end
$timescale 1ns  $end
$scope module ChiselImProc $end
 $var wire 2 ( io_state_reg $end
 $var wire 1 : io_enq_user $end
 $var wire 24 V io_deq_bits $end
 $var wire 1 t NothingFilter_1 $end
 $var wire 1 { io_enq_ready $end
 $var wire 1 "! io_deq_valid $end
 $var wire 24 "( io_enq_bits $end
 $var wire 1 "I NothingFilter_3 $end
 $var wire 1 "T NothingFilter $end
 $var wire 1 "c clock $end
 $var wire 1 "i io_shadow_last $end
 $var wire 1 "p io_shadow_user $end
 $var wire 1 #I io_deq_ready $end
 $var wire 1 #S NothingFilter_2 $end
 $var wire 1 #T reset $end
 $var wire 24 #W io_shadow_reg $end
 $var wire 1 #b io_enq_last $end
 $var wire 1 #c io_deq_last $end
 $var wire 1 #h io_enq_valid $end
 $var wire 1 #i io_deq_user $end
  $scope module NothingFilter_1 $end
   $var wire 2 9 _GEN_25 $end
   $var wire 2 A _GEN_7 $end
   $var wire 1 E _GEN_10 $end
   $var wire 1 H _GEN_19 $end
   $var wire 2 J io_state_reg $end
   $var wire 1 K _GEN_31 $end
   $var wire 24 P _GEN_34 $end
   $var wire 1 W _GEN_13 $end
   $var wire 24 ^ _GEN_1 $end
   $var wire 1 b clock $end
   $var wire 1 f _GEN_28 $end
   $var wire 1 i io_shadow_last $end
   $var wire 24 j _GEN_4 $end
   $var wire 1 l io_enq_last $end
   $var wire 1 n io_shadow_user $end
   $var wire 1 o _T $end
   $var wire 24 r _GEN_16 $end
   $var wire 1 w _GEN_22 $end
   $var wire 1 y io_deq_user $end
   $var wire 1 z io_deq_last $end
   $var wire 24 "# dataReg $end
   $var wire 1 "* io_enq_ready $end
   $var wire 1 "+ _GEN_33 $end
   $var wire 1 "4 io_enq_user $end
   $var wire 1 "5 io_deq_valid $end
   $var wire 1 "7 shadowUserReg $end
   $var wire 24 ": _GEN_21 $end
   $var wire 1 "> _GEN_15 $end
   $var wire 1 "? _GEN_36 $end
   $var wire 24 "B _GEN_18 $end
   $var wire 24 "F io_shadow_reg $end
   $var wire 1 "K _GEN_6 $end
   $var wire 24 "M io_enq_bits $end
   $var wire 2 "N _GEN_30 $end
   $var wire 24 "P io_deq_bits $end
   $var wire 1 "V shadowLastReg $end
   $var wire 2 "[ _GEN_24 $end
   $var wire 2 "] _GEN_0 $end
   $var wire 1 "` _GEN_9 $end
   $var wire 1 "d _GEN_12 $end
   $var wire 1 "l _GEN_27 $end
   $var wire 2 "t _GEN_3 $end
   $var wire 24 "u shadowReg $end
   $var wire 1 #$ reset $end
   $var wire 24 #. _GEN_32 $end
   $var wire 2 #1 stateReg $end
   $var wire 24 #2 _GEN_26 $end
   $var wire 1 #8 _GEN_20 $end
   $var wire 1 #: _GEN_2 $end
   $var wire 2 #C _GEN_14 $end
   $var wire 2 #J _GEN_29 $end
   $var wire 1 #K _GEN_35 $end
   $var wire 1 #L userReg $end
   $var wire 1 #M _GEN_5 $end
   $var wire 1 #P io_enq_valid $end
   $var wire 2 #Q _GEN_38 $end
   $var wire 1 #R lastReg $end
   $var wire 1 #U _GEN_17 $end
   $var wire 1 #X _GEN_23 $end
   $var wire 1 #f io_deq_ready $end
   $var wire 24 #j _GEN_11 $end
   $var wire 24 #l _GEN_8 $end
  $upscope $end
  $scope module NothingFilter_2 $end
   $var wire 1 $ clock $end
   $var wire 24 ' _GEN_1 $end
   $var wire 1 * io_deq_last $end
   $var wire 1 + _GEN_27 $end
   $var wire 1 , shadowUserReg $end
   $var wire 24 0 _GEN_4 $end
   $var wire 1 4 _GEN_33 $end
   $var wire 24 8 _GEN_21 $end
   $var wire 24 ; io_shadow_reg $end
   $var wire 1 > _GEN_36 $end
   $var wire 1 @ shadowLastReg $end
   $var wire 1 D _GEN_15 $end
   $var wire 2 O _GEN_30 $end
   $var wire 2 T _GEN_24 $end
   $var wire 1 Y io_enq_ready $end
   $var wire 1 [ io_enq_last $end
   $var wire 1 _ io_deq_user $end
   $var wire 1 a io_enq_user $end
   $var wire 24 c _GEN_18 $end
   $var wire 2 p _GEN_3 $end
   $var wire 1 u io_deq_valid $end
   $var wire 1 v _GEN_12 $end
   $var wire 1 ~ _GEN_6 $end
   $var wire 1 "" reset $end
   $var wire 1 ", _GEN_9 $end
   $var wire 2 ". _GEN_38 $end
   $var wire 2 "/ _GEN_0 $end
   $var wire 24 "2 _GEN_26 $end
   $var wire 24 "6 _GEN_32 $end
   $var wire 24 "; io_enq_bits $end
   $var wire 24 "< _GEN_11 $end
   $var wire 24 "= io_deq_bits $end
   $var wire 1 "C _GEN_35 $end
   $var wire 1 "G userReg $end
   $var wire 1 "J _GEN_20 $end
   $var wire 2 "Y _GEN_29 $end
   $var wire 2 "Z _GEN_14 $end
   $var wire 1 "a _GEN_23 $end
   $var wire 2 "b stateReg $end
   $var wire 1 "g lastReg $end
   $var wire 1 "k _GEN_17 $end
   $var wire 1 "m io_deq_ready $end
   $var wire 24 "o _GEN_8 $end
   $var wire 1 "s _GEN_2 $end
   $var wire 24 "~ _GEN_34 $end
   $var wire 1 #" io_enq_valid $end
   $var wire 1 ## _GEN_5 $end
   $var wire 24 #& shadowReg $end
   $var wire 2 #) io_state_reg $end
   $var wire 1 #* _T $end
   $var wire 1 #, _GEN_22 $end
   $var wire 24 #3 _GEN_16 $end
   $var wire 1 #7 _GEN_10 $end
   $var wire 24 #? dataReg $end
   $var wire 1 #D _GEN_31 $end
   $var wire 2 #G _GEN_25 $end
   $var wire 1 #H _GEN_19 $end
   $var wire 1 #O _GEN_28 $end
   $var wire 1 #\ _GEN_13 $end
   $var wire 2 #d _GEN_7 $end
   $var wire 1 #n io_shadow_last $end
   $var wire 1 #p io_shadow_user $end
  $upscope $end
  $scope module NothingFilter $end
   $var wire 1 ! io_deq_valid $end
   $var wire 1 " io_shadow_last $end
   $var wire 2 - _GEN_38 $end
   $var wire 1 / io_enq_user $end
   $var wire 1 5 io_enq_last $end
   $var wire 1 7 io_deq_user $end
   $var wire 24 < _GEN_11 $end
   $var wire 24 G _GEN_26 $end
   $var wire 1 I _GEN_6 $end
   $var wire 24 L _GEN_32 $end
   $var wire 2 Q _GEN_0 $end
   $var wire 2 U _GEN_29 $end
   $var wire 2 Z _GEN_14 $end
   $var wire 1 \ io_shadow_user $end
   $var wire 1 ` _GEN_35 $end
   $var wire 1 d userReg $end
   $var wire 1 e _GEN_20 $end
   $var wire 1 g reset $end
   $var wire 1 h _GEN_9 $end
   $var wire 24 k shadowReg $end
   $var wire 1 q _GEN_17 $end
   $var wire 1 s lastReg $end
   $var wire 1 x _GEN_23 $end
   $var wire 2 } _GEN_3 $end
   $var wire 24 "$ io_enq_bits $end
   $var wire 24 "& io_deq_bits $end
   $var wire 1 "3 _GEN_22 $end
   $var wire 1 "@ _GEN_2 $end
   $var wire 1 "D io_deq_ready $end
   $var wire 1 "E _GEN_5 $end
   $var wire 1 "O _GEN_31 $end
   $var wire 2 "R _GEN_25 $end
   $var wire 1 "S _GEN_19 $end
   $var wire 1 "U _GEN_10 $end
   $var wire 24 "e _GEN_34 $end
   $var wire 1 "f _GEN_13 $end
   $var wire 24 "h _GEN_8 $end
   $var wire 1 "n _GEN_28 $end
   $var wire 24 "q _GEN_16 $end
   $var wire 2 "r stateReg $end
   $var wire 1 "y io_enq_valid $end
   $var wire 24 "z dataReg $end
   $var wire 2 #! io_state_reg $end
   $var wire 1 #% _T $end
   $var wire 1 #' _GEN_33 $end
   $var wire 1 #( shadowUserReg $end
   $var wire 2 #6 _GEN_7 $end
   $var wire 24 #9 _GEN_1 $end
   $var wire 1 #; _GEN_36 $end
   $var wire 24 #< _GEN_21 $end
   $var wire 1 #@ shadowLastReg $end
   $var wire 1 #B _GEN_15 $end
   $var wire 24 #F io_shadow_reg $end
   $var wire 24 #V _GEN_18 $end
   $var wire 2 #Y _GEN_30 $end
   $var wire 2 #Z _GEN_24 $end
   $var wire 1 #[ io_deq_last $end
   $var wire 24 #_ _GEN_4 $end
   $var wire 1 #` clock $end
   $var wire 1 #e _GEN_12 $end
   $var wire 1 #g _GEN_27 $end
   $var wire 1 #m io_enq_ready $end
  $upscope $end
  $scope module NothingFilter_3 $end
   $var wire 1 # _GEN_35 $end
   $var wire 1 % _GEN_9 $end
   $var wire 2 & _GEN_0 $end
   $var wire 1 ) io_enq_ready $end
   $var wire 1 . _GEN_17 $end
   $var wire 1 1 io_deq_valid $end
   $var wire 1 2 _GEN_23 $end
   $var wire 2 3 _GEN_38 $end
   $var wire 2 6 _GEN_3 $end
   $var wire 24 = _GEN_26 $end
   $var wire 1 ? io_enq_user $end
   $var wire 1 B _GEN_6 $end
   $var wire 1 C reset $end
   $var wire 24 F _GEN_32 $end
   $var wire 24 M _GEN_11 $end
   $var wire 2 N _GEN_29 $end
   $var wire 1 R _GEN_20 $end
   $var wire 2 S _GEN_14 $end
   $var wire 24 X io_deq_bits $end
   $var wire 1 ] userReg $end
   $var wire 1 m lastReg $end
   $var wire 1 | _T $end
   $var wire 1 "% _GEN_5 $end
   $var wire 1 "' _GEN_28 $end
   $var wire 24 ") io_enq_bits $end
   $var wire 24 "- _GEN_34 $end
   $var wire 24 "0 _GEN_8 $end
   $var wire 1 "1 io_deq_ready $end
   $var wire 1 "8 _GEN_22 $end
   $var wire 1 "9 _GEN_2 $end
   $var wire 24 "A _GEN_16 $end
   $var wire 2 "H _GEN_25 $end
   $var wire 1 "L io_enq_valid $end
   $var wire 1 "Q _GEN_31 $end
   $var wire 1 "W _GEN_10 $end
   $var wire 1 "X _GEN_19 $end
   $var wire 24 "\ dataReg $end
   $var wire 1 "^ _GEN_13 $end
   $var wire 2 "_ stateReg $end
   $var wire 2 "j io_state_reg $end
   $var wire 1 "v io_shadow_user $end
   $var wire 1 "w io_shadow_last $end
   $var wire 1 "x clock $end
   $var wire 2 "{ _GEN_30 $end
   $var wire 2 "| _GEN_24 $end
   $var wire 24 "} _GEN_4 $end
   $var wire 1 #+ _GEN_27 $end
   $var wire 2 #- _GEN_7 $end
   $var wire 1 #/ shadowLastReg $end
   $var wire 1 #0 _GEN_12 $end
   $var wire 1 #4 _GEN_33 $end
   $var wire 24 #5 io_shadow_reg $end
   $var wire 1 #= _GEN_36 $end
   $var wire 24 #> _GEN_1 $end
   $var wire 24 #A _GEN_21 $end
   $var wire 1 #E _GEN_15 $end
   $var wire 24 #N _GEN_18 $end
   $var wire 1 #] shadowUserReg $end
   $var wire 24 #^ shadowReg $end
   $var wire 1 #a io_enq_last $end
   $var wire 1 #k io_deq_user $end
   $var wire 1 #o io_deq_last $end
  $upscope $end
$upscope $end
$enddefinitions $end
$dumpvars
b00 ".
0o
0"c
b000000000000000000000000 "#
0#D
b000000000000000000000000 =
0R
0"1
b00 p
0#c
b000000000000000000000000 "}
b000000000000000000000000 "h
b000000000000000000000000 #^
0"v
0m
b000000000000000000000000 P
b00 "Z
b00 "R
0~
b000000000000000000000000 L
b000000000000000000000000 "2
0#S
0a
0"@
0D
0/
b000000000000000000000000 #9
0z
0"n
0#O
0]
b000000000000000000000000 "&
0"Q
0H
0@
0+
b000000000000000000000000 <
b00 #-
b00 "/
0#b
0"l
0#M
0"d
b000000000000000000000000 "$
0"O
0#0
0#E
0>
b000000000000000000000000 j
b000000000000000000000000 M
b000000000000000000000000 8
b00 "]
b00 "H
b00 #)
b000000000000000000000000 #3
0l
0"`
0"K
0#,
0"C
0#$
0:
b000000000000000000000000 "F
b00 "[
0`
0"?
0"*
b000000000000000000000000 "B
b000000000000000000000000 G
0?
0#m
0#P
b00 J
b000000000000000000000000 ;
0#a
0"k
0#L
0#/
0"9
b000000000000000000000000 k
b000000000000000000000000 #2
b000000000000000000000000 V
b00 "{
0#@
0|
b000000000000000000000000 "0
b00 6
0#p
0#[
0"+
b00 "N
b000000000000000000000000 "u
b000000000000000000000000 #V
b000000000000000000000000 #A
0#:
b00 "|
b000000000000000000000000 "q
b000000000000000000000000 "\
b000000000000000000000000 #5
0#`
0n
0Y
b000000000000000000000000 '
b00 Z
b00 (
b000000000000000000000000 #N
b000000000000000000000000 "P
b000000000000000000000000 ";
0#\
0"I
0#*
b00 A
0",
0#
b00 9
b00 "Y
0#o
0"y
0h
0#R
0"G
0#(
0K
0#=
b00 "r
b00 "j
b00 #6
0#k
0y
0"m
0"X
b000000000000000000000000 "-
0\
0*
b00 3
b000000000000000000000000 X
0"L
0"7
0""
0C
b00 #Z
0#]
0"g
0#H
0"J
0#+
0#n
b000000000000000000000000 "M
b000000000000000000000000 #.
0"x
0g
0#'
b00 S
05
b00 #J
b000000000000000000000000 #?
b000000000000000000000000 c
0x
b000000000000000000000000 "A
b000000000000000000000000 F
0[
0)
b000000000000000000000000 "o
b000000000000000000000000 "=
b000000000000000000000000 "(
0W
0#h
0%
b00 &
0#K
0"U
0v
0"8
b00 #Y
0!
0"f
0"4
b00 "t
b000000000000000000000000 "~
b000000000000000000000000 #_
0"w
0#X
0{
0f
0#;
0"E
0I
04
b000000000000000000000000 "z
b000000000000000000000000 #>
0#i
0w
0b
b000000000000000000000000 0
0"V
0#7
0E
b00 N
b00 #d
b00 #G
0#g
b000000000000000000000000 #<
0u
0"i
0"T
b000000000000000000000000 ")
b00 "b
b00 #C
b000000000000000000000000 #j
0q
b000000000000000000000000 ":
0i
0"3
b00 U
07
0"
b000000000000000000000000 "6
0"a
0e
0#B
0"D
0#%
b00 Q
0"'
0#U
0"W
0##
0#8
b00 O
01
0"%
b000000000000000000000000 r
b00 #1
0#f
b000000000000000000000000 #&
0"p
b00 }
0#I
0"S
0">
0#4
0t
0_
0"!
0B
b00 T
b00 #!
b00 "_
0d
02
b00 #Q
b000000000000000000000000 "e
b000000000000000000000000 #F
0.
0"s
0#T
0"^
0#"
b000000000000000000000000 #l
b000000000000000000000000 #W
b000000000000000000000000 ^
0#e
0s
b000000000000000000000000 "<
0,
0"5
0$
b00 -
$end
#0
1"m
1C
1g
1Y
1#*
1#$
1o
1#m
1)
1#f
b01 T
1"D
1#%
b01 "[
1""
b01 #Z
1{
1"*
1|
1#T
#1
1#`
1"x
1"c
1$
1b
#6
0#`
0"x
0"c
0$
0b
#11
1#`
1"x
1"c
1$
1b
#16
0#`
0"x
0"c
0$
0b
#21
1#`
1"x
1"c
1$
1b
#26
0#`
0"x
0"c
0$
0b
#31
1#`
1"x
1"c
1$
1b
#36
0#`
0"x
0"c
0$
0b
#41
1#`
1"x
1"c
1$
1b
#46
0"c
0#T
