Попытка сделать высокоскоростной интерфейс передачи данных между FPGA и ПК...

На данном этапе стабильность работы под вопросом, возможно есть пропуски данных
(былы замечены девиации в объеме принятых данных, судя по размеру test.bin)

Предполагаются следующие принципы работы: 
- Передача данных односторонняя (FPGA гонит данные в сторону ПК);
- Со стороны FPGA FT2232H подключен к FIFO, управляющие сигналы связаны с 
  valid/ready/empty/full;
- Данные извлекаются из буфера FT2232H в режиме опроса (циклическое обращение
  к FT_read() и запись полученного числа байт);
