{
  "trial_type": "IPCase",
  "date": {
    "era": "Reiwa",
    "year": 4,
    "month": 3,
    "day": 28
  },
  "case_number": "令和2(行ケ)10146",
  "case_name": "審決取消請求事件",
  "court_name": "知的財産高等裁判所",
  "right_type": "特許権",
  "lawsuit_type": "行政訴訟",
  "lawsuit_id": "91058",
  "detail_page_link": "https://www.courts.go.jp/app/hanrei_jp/detail7?id=91058",
  "full_pdf_link": "https://www.courts.go.jp/app/files/hanrei_jp/058/091058_hanrei.pdf",
  "contents": "令和４年３月２８日判決言渡\n令和２年（行ケ）第１０１４６号  特許取消決定取消請求事件\n口頭弁論終結日  令和４年２月２日\n判                  決\n原              告     ビューワークス  カンパニー  リミテッド\n同訴訟代理人弁護士      大      野      聖      二\n同訴訟代理人弁理士    松      野      知      紘\n被             告      特 許 庁 長 官\n同 指定代理 人      中    村    則    夫\n同                      渡    辺              努\n同                      清    水    正    一\n同                      木    方    庸    輔\n主                  文\n１  原告の請求を棄却する。\n２  訴訟費用は原告の負担とする。\n３  この判決に対する上告及び上告受理申立てのための付加期間を３０\n日と定める。\n事実及び理 由\n第１  請求\n特許庁が異議２０１８－７０１０５０号事件について令和２年８月１８日に\nした決定を取り消す。\n第２  事案の概要\n１  特許庁における手続の経緯等（当事者間に争いがない。）\n(1)  原告は、発明の名称を「ＴＤＩラインイメージセンサ」とする発明につい\nて、平成２７年５月１４日（優先日平成２６年５月１５日（以下「本件優先\n日」という。）、優先権主張国韓国）を国際出願日とする特許出願（特願２０\n１６－５６７８５０号。以下「本件出願」という。）をし、平成３０年６月８\n日、特許権の設定登録を受けた（特許第６３４８９９２号。請求項の数１。\n以下、この特許を「本件特許」という。）。\n(2)  本件特許について、平成３０年１２月２５日、株式会社レクレアルから特\n許異議の申立て（異議２０１８－７０１０５０号事件）がされた。\n(3)  原告は、平成３１年３月１８日、取消理由通知を受けたため、令和元年６\n月２４日付けで特許請求の範囲及び本件出願の願書に添付した明細書（以下\n「本件明細書」という。）の記載について訂正請求をしたが、同年８月２９日、\n取消理由通知を受け、さらに同年１２月４日付けで特許請求の範囲及び本件\n明細書の記載について訂正請求をしたが、令和２年２月７日、取消理由通知\nを受けたため、同年５月１３日付けで特許請求の範囲及び本件明細書の記載\nについて訂正請求（以下、この請求に係る訂正を「本件訂正」という。）をし\nた。\nその後、特許庁は、令和２年８月１８日、本件訂正を認めた上で、「特許第\n６３４８９９２号の請求項１に係る特許を取り消す。」との決定（以下「本件\n決定」という。）をし（付加期間９０日）、その謄本は、同年９月１日、原告\nに送達された。\n(4)  原告は、令和２年１２月２４日、本件決定の取消しを求める本件訴訟を提\n起した。\n２  特許請求の範囲の記載\n(1)  本件訂正後の特許請求の範囲の請求項１の記載は、以下のとおりである\n（以下、本件訂正後の請求項１に係る発明を「本件発明」という。）。\n【請求項１】\nＭ個のＣＣＤが一列配列されたラインセンサーと、スキャン方向に並列にＮ\n個の前記ラインセンサーが配列されて、前記ラインセンサーのコラム別に蓄積\nされた電荷を並行方向に移動させて蓄積する画素部；および\n前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてＡＤ変換し\nて保存した後順次出力する出力部を含み、\n前記出力部は、\n前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入力を\n受けてそれぞれ増幅するためのＭ個の増幅器；\n前記増幅器から出力される各信号をＡＤ変換するＭ個のＡＤ変換器；および\n前記ＡＤ変換器の出力を保存して順次出力するメモリーバッファー；を含み\n前記増幅器は、前記画素部のＮ個の前記ラインセンサーのうち最後のライン\nセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりターンオ\nンされて電圧値を出力するソースフォロワ増幅器であり、\nコラム別に、前記Ｍ個のＣＣＤに蓄積された電荷が、前記電荷保存ノードに\n蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて増幅さ\nれた後、前記各ＡＤ変換器を通じてＡＤ変換されて出力され、前記コラム別に\n設けられたリセットゲートを通じて、前記コラム別に設けられたリセットドレ\nインに連結された電圧に前記電荷保存ノードをリセットさせ、\n前記電荷保存ノードが１つのラインセンサーの電荷の入力を受けることと、\n前記電荷保存ノードをリセットさせることと、が交互に行われることを特徴と\nする、ＴＤＩラインイメージセンサ。\n(2)  本件決定が分説した請求項１は、以下のとおりである。\n（Ａ）Ｍ個のＣＣＤが一列配列されたラインセンサーと、スキャン方向に並列\nにＮ個の前記ラインセンサーが配列されて、前記ラインセンサーのコラム別\nに蓄積された電荷を並行方向に移動させて蓄積する画素部；および\n（Ｂ）前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてＡＤ変\n換して保存した後順次出力する出力部を含み、\n前記出力部は、\n（Ｃ）前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列入\n力を受けてそれぞれ増幅するためのＭ個の増幅器；\n（Ｄ）前記増幅器から出力される各信号をＡＤ変換するＭ個のＡＤ変換器；\nおよび\n（Ｅ）前記ＡＤ変換器の出力を保存して順次出力するメモリーバッファー；\nを含み、\n（Ｆ）前記増幅器は、前記画素部のＮ個の前記ラインセンサーのうち最後のラ\nインセンサーから電荷が移動して蓄積された電荷保存ノードの電位によりタ\nーンオンされて電圧値を出力するソースフォロワ増幅器であり、\n（Ｇ）コラム別に、前記Ｍ個のＣＣＤに蓄積された電荷が、前記電荷保存ノー\nドに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通じて\n増幅された後、前記各ＡＤ変換器を通じてＡＤ変換されて出力され、前記コ\nラム別に設けられたリセットゲートを通じて、前記コラム別に設けられたリ\nセットドレインに連結された電圧に前記電荷保存ノードをリセットさせ、\n（Ｈ）前記電荷保存ノードが１つのラインセンサーの電荷の入力を受けること\nと、前記電荷保存ノードをリセットさせることと、が交互に行われる\n（Ｉ）ことを特徴とする、ＴＤＩラインイメージセンサ。\n３  本件決定の要旨\n(1)  本件決定が認定した本件優先日前に頒布された刊行物である米国特許第\n７７９６１７４号明細書（甲２。以下「甲２文献」という。）に記載された発\n明（以下「甲２発明」という。）、本件発明と甲２発明の一致点及び相違点は、\n以下のとおりである。\nア  甲２発明\n（２ａ）ＣＣＤイメージングセンサアレイ１２４は、複数のサブアレイ１２\n０４に属するピクセル６０４を含み、\n（２ｂ）ピクセルの各列は、センスノード８０４に接続し、センスノード８\n０４はフローティングディフュージョンへのコンタクトを有し、\n（２ｃ）各センスノード８０４には、増幅器１２０８が接続され、増幅器は\nソースフォロアで構成され、\n（２ｄ）各センスノード８０４には、当該センスノード８０４をリセットす\nるためのリセットトランジスタが接続され、当該リセットトランジスタは、\nゲートと、Ｖｒｅｓｅｔに接続されたダイオードドレインを有し、\n（２ｅ）ピクセルからの信号は、アナログデジタル変換器１２２０により処\n理され、シリアライザ１２２４により処理される\n（２ｆ）ＴＤＩイメージャ。\nイ  一致点及び相違点\n（一致点）\n（Ａ）Ｍ個のＣＣＤが一列配列されたラインセンサーと、スキャン方向に並\n列にＮ個の前記ラインセンサーが配列されて、前記ラインセンサーのコラ\nム別に蓄積された電荷を並行方向に移動させて蓄積する画素部；および\n（Ｂ）前記画素部に蓄積された前記電荷をコラム別に並列入力を受けてＡＤ\n変換して保存した後順次出力する出力部を含み、\n前記出力部は、\n（Ｃ）前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに並列\n入力を受けてそれぞれ増幅するためのＭ個の増幅器；\n（Ｄ）前記増幅器から出力される各信号をＡＤ変換するＭ個のＡＤ変換器；\nおよび\n（Ｅ’）前記ＡＤ変換器の出力を保存して順次出力する手段；を含み、\n（Ｆ）前記増幅器は、前記画素部のＮ個の前記ラインセンサーのうち最後の\nラインセンサーから電荷が移動して蓄積された電荷保存ノードの電位に\nよりターンオンされて電圧値を出力するソースフォロワ増幅器であり、\n（Ｇ）コラム別に、前記Ｍ個のＣＣＤに蓄積された電荷が、前記電荷保存ノ\nードに蓄積され、その蓄積された電荷は前記各ソースフォロワ増幅器を通\nじて増幅された後、前記各ＡＤ変換器を通じてＡＤ変換されて出力され、\n前記コラム別に設けられたリセットゲートを通じて、前記コラム別に設け\nられたリセットドレインに連結された電圧に前記電荷保存ノードをリセ\nットさせ、\n（Ｈ）前記電荷保存ノードが１つのラインセンサーの電荷の入力を受けるこ\nとと、前記電荷保存ノードをリセットさせることと、が交互に行われる\n（Ｉ）ことを特徴とする、ＴＤＩラインイメージセンサ。\n（相違点）\n「前記ＡＤ変換器の出力を保存して順次出力する手段」が、本件発明にお\nいては「メモリーバッファー」であるのに対し、甲２発明においては「シ\nリアライザ」である点。\n(2)  相違点に関する本件決定の判断は以下のとおりである。\n甲２発明における「シリアライザ」は、「前記ＡＤ変換器の出力を保存して\n順次出力する」ものであり、この動作を「メモリー」を用いて行うことがで\nきることは明らかである。\nまた、「メモリー」は、「メモリーバッファー」ともいえるから、相違点に\n係る構成は当業者が容易に想到し得ることである。\nしたがって、本件発明は、甲２発明に基づいて当業者が容易に発明できた\nものであるから、特許法２９条２項の規定により特許を受けることができな\nいものであり、本件特許の請求項１に係る特許は取り消されるべきものであ\nる。\n第３  当事者の主張\n１  原告の主張\n(1)  甲２発明の認定の誤り\n本件発明は、「ＴＤＩラインイメージセンサ」であり、本件明細書の記載を\n参酌すると、「ＴＤＩラインイメージセンサ」とは、「ＴＤＩラインスキャン\n方式のイメージセンサ」であり（【００１０】）、「ラインスキャン方式」とは\n「一度に一ラインずつ任意の速度で露出および転送する方式」（【０００７】）\nとされていることから、本件発明は、一度に一ラインずつ電荷の転送を行う\nラインスキャン方式のＴＤＩラインイメージセンサである。そして、本件発\n明は、一度に一ラインずつ電荷の転送を行うために、「前記電荷保存ノードが\n１つのラインセンサーの電荷の入力を受けることと、前記電荷保存ノードを\nリセットさせることと、が交互に行われ」るとの発明特定事項（構成要件Ｈ）\nを有しており、「電荷保存ノードが１つのラインセンサーの電荷の入力を受\nけること」と、「電荷保存ノードをリセットさせること」との関係として、こ\nれらが交互に行われることが特定されているから、本件発明と対比する甲２\n発明の認定においては、「ラインセンサーの電荷の入力を受けること」と、「電\n荷保存ノードをリセットさせること」との関係を認定すべきである。そうす\nると 、甲２ の第８ 欄 ５８～６０ 行には、「 After  being  sensed(possibly\nmultiple times)，the signal charge packets can be removed through a\ndiode drain」（訳：検知された後（おそらく複数回）、信号電荷パケットはダ\nイオードドレインを介して除去することができる。）との記載があり、また、\n本件決定は、上記の「After being sensed(possibly multiple times)」につ\nいて、「possibly」が確信度が低い副詞であることを勘案すると、「検知され\nた後（複数回の場合もある）」という意味に理解するのが適切であると判断し\nているのであるから、甲２発明は、以下のとおり認定されるべきである（下\n線部が本件決定と異なる点である。）。\n（２ａ）  ＣＣＤイメージングセンサアレイ１２４は、複数のサブアレイ\n１２０４に属するピクセルを含み、\n（２ｂ）  ピクセルの各列は、センスノード８０４に接続し、センスノー\nド８０４はフローティングディフュージョンへのコンタクトを有し、\n（２ｃ）  各センスノード８０４には、増幅器１２０８が接続され、増幅\n器はソースフォロアで構成され、\n（２ｄ）  各センスノード８０４には、当該センスノード８０４をリセッ\nトするためのリセットトランジスタが接続され、当該リセットトランジス\nタは、ゲートと、Ｖｒｅｓｅｔに接続されたダイオードトレインを有し、\n（２ｄ’）  各センスノード８０４に蓄積された電荷が複数回検知された後\nに、各センスノード８０４の信号電荷パケットが除去される場合もあり、\n（２ｅ）  ピクセルからの信号は、アナログデジタル変換器１２２０によ\nり処理され、シリアライザ１２２４により処理される\n（２ｆ）  ＴＤＩイメージャ。\n(2)  取消事由１（相違点２又は２’の看過）\nア  相違点２\n(ア)  甲２発明の「センスノード」は本件発明の「電荷保存ノード」に相\n当し、甲２発明において「センスノード」に「電荷」が「蓄積され」て\n「検知され」ることは、本件発明において「電荷保存ノード」が「１つ\nのラインセンサーの電荷の入力を受ける」ことに相当する。そして、甲\n２発明において「センスノード８０４の信号電荷パケットが除去される」\nことは、本件発明において「電荷保存ノードをリセットさせること」に\n相当するから、本件発明と甲２発明の相違点としては、本件決定が認定\nした相違点に加えて、以下の相違点２も認定されるべきである。\n[相違点２]\n本件発明では、電荷保存ノードが１つのラインセンサーの電荷の入力\nを受けることと、電荷保存ノードをリセットさせることと、が交互に行\nわれる、一度に一ラインずつ電荷の転送を行うラインスキャン方式のＴ\nＤＩラインイメージセンサであるのに対し、甲２発明では、電荷保存ノ\nードが１つのラインセンサーの電荷の入力を複数回受けた後に、電荷保\n存ノードをリセットさせる場合があり、一度に一ラインずつ電荷の転送\nを行うラインスキャン方式であるか否かが不明である点。\n(イ)  「複数回受けた後に」という構成を有する甲２発明を「交互に」行\nうと変更する動機付けはなく、また、甲２発明におけるラインセンサー\nからの電荷入力を複数回受けた後にリセットを行うという動作は、複数\nラインからの電荷信号を積算することを意味しており、ライン方向の解\n像度を犠牲にするかわりに感度を向上させるという技術思想に基づくも\nのである。これに対して、本件発明は、電荷入力とリセットとを交互に\n行って一度に一ラインずつ電荷の転送を行うことで感度を犠牲にしつつ\n解像度を向上させるという技術思想であり（本件明細書の【００１５】）、\n相違点２は、本件発明の容易想到性の判断の結論に影響するものである。\nイ  相違点２’\n仮に、本件決定がした甲２発明の認定に誤りがないとしても、甲２発明\nは、「電荷保存ノードが１つのラインセンサーの電荷の入力を受けること」\nと、「電荷保存ノードをリセットさせること」との関係が不明であるから、\n以下のとおりの相違点２’が認定されるべきであり、この相違点２’は、\n本件発明の容易想到性の判断の結論に影響するものである。\n[相違点２’]\n本件発明では、電荷保存ノードが１つのラインセンサーの電荷の入力を\n受けることと、電荷保存ノードをリセットさせることと、が交互に行われ\nるのに対し、甲２発明ではそのようになっているのか不明である点。\nウ  被告の主張について\n(ア)  被告は、後記２(1)のとおり、文献（乙２，３，５ないし７）を挙げ\nて、「電荷保存ノード」に相当する「センスノード」が電荷を受け入れ、\nセンスノードに接続されたリセットトランジスタによるリセットが交互\nに行われることは技術常識（以下「本件技術常識」という。）であるから、\n相違点２は存しない旨主張する。\nしかし、①甲２発明は、フローティングゲートアンプ（ＦＧＡ：Floating\nGate Amplifier。以下「ＦＧＡ」と略する。）タイプであり、センスノー\nド８０４に浮遊ゲート（ＦＧ）９０４が含まれ、②甲２発明における「セ\nンスノードをリセットさせる」とは、浮遊ゲート（ＦＧ）９０４を一定\nの電圧にすること（浮遊ゲート９０４のリセット）を含む、といった特\n徴を有するところ、特開２００２－１５８３４６号公報（乙２。公開日\n平成１４年５月３１日。以下「乙２文献」という。）及び特開昭６０－１\n６５７６０号公報（乙３。公開日昭和６０年８月２８日。以下「乙３文\n献」という。）に記載された発明は、フローティングディフュージョンア\nンプ（ＦＤＡ：Floating Diffusion Amplifier。以下「ＦＤＡ」と略す\nる。）タイプであり、出力部の構成が甲２に記載された発明とは異なる（上\n記①の特徴を有しない。）。\n次に、特開平７－１６１９６９号公報（乙６。公開日平成７年６月２\n３日。以下「乙６文献」という。）には、甲２発明における「浮遊ゲート\n９０４のリセット」に対応する事項の開示はなく、また、その【図５】\n及び【図６】において、ＦＧ３０には、甲２発明のリセットトランジス\nタに相当するものは接続されておらず、ＦＧ３０を一定の電圧にするこ\nとの示唆はないから、乙６文献に記載された発明は、上記②の特徴を有\nしない。\nまた、ＦＧＡタイプは、 出力部の浮遊拡散領域（ ＦＤ ： Floating\nDiffusion）の上に絶縁膜を介して設けた検出電極（ＦＧ）の電位を検出\nするものであるところ、特開２００８－６００９７号公報（乙７。公開\n日平成２０年３月１３日。以下「乙７文献」という。）に記載された発明\nは、コントロールゲート３５の電位を検出するものではなく、チャネル\n領域２１に生じた電位変化を駆動トランジスタ３１を介して信号出力を\nするものである（【００１８】）から、ＦＧＡタイプにおけるＦＧに該当\nしないため、ＦＧＡタイプではなく、上記①の特徴を有しない。仮に、\n乙７文献に記載された発明がＦＧＡタイプであるとしても、甲２発明に\nおける「浮遊ゲート９０４のリセット」に対応する事項の開示はないし、\nコントロールゲート３５には、甲２発明のリセットトランジスタに相当\nするものは接続されておらず（乙７の図１参照）、コントロールゲート３\n５を一定の電圧にすることの示唆すらないから、上記②の特徴を有しな\nい。\nこのように、乙２文献及び乙３文献に記載された発明はＦＤＡタイプ\nであり、乙７文献に記載された発明もＦＧＡタイプであるとはいえない\nから、これらは甲２発明に採用されている技術常識を認定する根拠にな\nり得ず、仮にＦＧＡタイプであるとしても、甲２発明における「浮遊ゲ\nート９０４のリセット」に対応する事項の開示はなく、また、乙６文献\nには、甲２発明における浮遊ゲート９０４のリセットの開示がないから、\n甲２発明に採用されている技術常識を認定する根拠となり得ない。\n(イ)  また、仮に、本件技術常識が存在していたとしても、上記(1)のとお\nり、甲２文献の第８欄５８ないし６０行には、「検知された後（おそらく\n複数回）、信号電荷パケットはダイオードドレインを介して除去すること\nができる。」という本件技術常識とは矛盾する記載があるのみならず、甲\n２発明は、ノイズが多いという課題に対して合算ウェルを設け、かつ、\n入力インピーダンスが高い（無限大である）電圧モード増幅器を用いる\nという手段によって、電荷の検出を複数回実行可能とし、それによって\nノイズを低減したものであって、複数の画素の電荷を合算することによ\nってノイズ性能を向上させることはピクセルビニングと呼ばれる周知技\n術を採用しており、この周知技術は本件技術常識と相反するものである\nことからすると、甲２発明は、本件技術常識を採用することなく、「電荷\nを複数回検出した後に、信号電荷パケットを除去する（リセットする）」\nという構成を採用している。\nしたがって、本件技術常識があるとしても、甲２発明は本件技術常識\nを採用していないから、本件発明と甲２発明には相違点２が存在する。\n(3)  取消事由２（相違点３の看過）\nア  相違点３\n(ア)  本件発明に係るＴＤＩラインイメージセンサは、Ｍ個のＣＣＤが一\n列配列されたラインセンサーと（構成要件Ａ）、Ｍ個の増幅器（構成要件\nＣ）と、Ｍ個のＡＤ変換器（構成要件Ｄ）とを含むものであり、Ｍ個の\n増幅器のそれぞれは、ラインセンサーに配列されたＭ個のＣＣＤのそれ\nぞれに蓄積された電荷の並列入力を受け（構成要件Ｃ）、また、Ｍ個の変\n換器のそれぞれは、Ｍ個の増幅器から出力される各信号をＡＤ変換する\n（構成要件Ｄ）。\nこのように、本件発明のラインセンサーは、Ｍ個のＣＣＤを一列配置\nしたものであり、かつ、Ｍ個の増幅器及びＭ個のＡＤ変換器が設けられ\nている。そして、Ｍ個のＣＣＤのそれぞれに蓄積された電荷をＭ個の増\n幅器によって並列入力を受けて増幅し、Ｍ個の増幅器から出力される各\n信号をＭ個のＡＤ変換器によってＡＤ変換する構成となっている。\n(イ)  これに対し、甲２文献の図１２をみると、ピクセルの各列に増幅器\n１２０８が設けられている（構成２ｂ、２ｃ）が、本件発明のＡＤ変換\n器に相当し得る「アナログデジタル変換器１２２０」は、１つのユニッ\nトとして図示されており、詳細な内部構成は不明である。\nそうすると、甲２発明における増幅器１２０８及びアナログデジタル\n変換器１２２０が本件発明における増幅器及びＡＤ変換器にそれぞれ\n対応するものであるとしても、本件発明と甲２発明を対比すると、本件\n決定が認定した相違点に加え、以下の相違点３も認定されるべきである。\n[相違点３]\n本件発明のラインセンサーはＭ個のＣＣＤが一列配置したものであり、\nかつ、Ｍ個の増幅器及びＭ個のＡＤ変換器が設けられており、Ｍ個のＣ\nＣＤのそれぞれに蓄積された電荷をＭ個の増幅器によって並列入力を受\nけて増幅し、Ｍ個の増幅器から出力される各信号をＭ個のＡＤ変換器に\nよってＡＤ変換するのに対し、\n甲２発明のラインセンサーはＭ個のＣＣＤを一列配置したものであり、\nかつ、Ｍ個の増幅器が設けられているが、アナログデジタル変換器は１\nつのユニットであり、Ｍ個のＣＣＤのそれぞれに蓄積された電荷をＭ個\nの増幅器によって並列入力を受けて増幅するものの、Ｍ個の増幅器から\n出力される各信号を各ＡＤ変換器によってＡＤ変換するのか不明である\n点。\n(ウ)  本件発明は、出力部における信号処理速度が高くないという従来の\nＴＤＩイメージセンサの問題（【００１１】ないし【００１４】）に対し\nて、Ｍ個のカラム別にそれぞれ蓄積された電荷をＭ個のカラム別に並列\nに増幅してＡＤ変換するという相違点３の構成によって信号処理速度を\n高速化したものであり、設計的事項といえるものではなく、相違点３は\n容易想到性の判断の結論に影響するものである。\nイ  被告の主張について\n被告は、後記２(3)ウのとおり、各「増幅器１２０８」により出力された\n信号は、同時に「アナログデジタル変換器１２２０」に入力されるから、\n仮に、増幅器の個数と異なる個数のアナログデジタル変換器が複数の増幅\n器からの信号を同時に処理することにすると、各画素からの信号を混合し\nて処理することになってしまう旨主張する。\nしかし、アナログデジタル変換器の数を減らすべく、センサ（画素）か\nらの読み出しを行うに際して、１つの増幅器につき１つのアナログデジタ\nル変換器を設けるのではなく、複数の増幅器につき１つのアナログデジタ\nル変換器を設けて（被告が主張する「増幅器の個数と異なる個数のアナロ\nグデジタル変換器を設けること」）、時分割でＡＤ変換を行うことは、本件\n優先日当時において広く知られている手法である（甲２４ないし２７）。\nそうすると、増幅器とアナログデジタル変換器の数が異なる技術事項も\n従来から広く知られていたから、甲２発明において、１つのユニットであ\nるアナログデジタル変換器１２２０に複数のＡＤ変換器があるとしても、\nその数は不明であるというべきであって、相違点３は認定されるべきであ\nる。\n(4)  小括\n以上によれば、本件決定には相違点の看過の誤りがあり、こうした相違点\nの看過は本件発明の容易想到性の判断の結論に影響するものであるから、本\n件決定は取り消されるべきである。\n２  被告の主張\n(1)  甲２発明の認定の誤りの主張に対し\nア  一般に、引用発明の認定に当たっては、本件発明の発明特定事項に相当\nする事項を過不足のない限度で認定すれば足り、特段の事情がない限り、\n本件発明の発明特定事項との対応関係を離れて、引用発明を必要以上に限\n定して認定する必要はない。本件決定で認定した甲２発明は、ＴＤＩイメ\nージャとして本件発明の発明特定事項に相当する事項を過不足なく認定\nしている。\n原告が言及する「電荷保存ノードが１つのラインセンサーの電荷の入力\nを受けること」及び「電荷保存ノードをリセットさせること」に関連する\n事項は、本件発明では構成要件Ｈに「前記電荷保存ノードが１つのライン\nセンサーの電荷の入力を受けることと、前記電荷保存ノードをリセットさ\nせることと、が交互に行われる」と特定されており、それのみである。\nそして、甲２発明の「ピクセルの各列は、センスノードに接続」されて\nおり、「センスノード」は、本件発明の構成要件Ｆの「前記画素部のＮ個の\n前記ラインセンサーのうち最後のラインセンサーから電荷が移動して蓄\n積された電荷保存ノード」ということができるから、甲２発明において、\n電荷が「ピクセルの各列」から「センスノード」まで移動し、「センスノー\nド」が電荷を受け入れ、後段の増幅器へその値を出力できるようになった\n状態が本件発明の構成要件Ｈの「電荷保存ノードが１つのラインセンサー\nの電荷の入力を受けること」に相当する。また、甲２発明がＴＤＩイメー\nジャとして機能するためには、次の電荷の受入れに際して、先に受け入れ\nた電荷をセンスノードからリセットすることは、後記イのとおり技術常識\n（本件技術常識）であり、これは、本件発明の構成要件Ｈの「電荷保存ノ\nードをリセットさせることが、交互に行われる」ことに相当するものであ\nる。\nしたがって、本件決定は、甲２発明について、本件発明の構成要件Ｈに\n相当する事項を過不足なく認定しており、甲２発明の認定に誤りはない。\nイ  なお、ラインセンサー等のＣＣＤ型固定撮像装置の技術分野において、\n電荷保存ノードに対して電荷を検出した後に電荷やノイズを完全に除去\nするためのリセットを行い、その後に次の電荷の入力を受け付けるという\n一連の動作を繰り返すことは、信号電荷を検出する方式としてＦＧＡ又は\nＦＤＡであるか否かにかかわらず、本件優先日当時における技術常識（本\n件技術常識）である（乙２、３、５ないし７）。\n(2)  取消事由１（相違点２の看過）について\nア  上記(1)のとおり、本件発明と甲２発明とは、「電荷保存ノードが１つの\nラインセンサーの電荷の入力を受けることと、電荷保存ノードをリセット\nさせることと、が交互に行われる」点で一致するものであり、原告が主張\nする相違点２又は相違点２’はいずれも存しない。\n原告は、相違点２に関し、「甲２発明では、電荷保存ノードが１つのライ\nンセンサーの電荷の入力を複数回受けた後に、電荷保存ノードをリセット\nさせる場合が有り」と認定しているが、上記(1)のとおり、甲２発明は、電\n荷保存ノードが１つのラインセンサーの電荷の入力を受けることと、電荷\n保存ノードをリセットさせることが交互に行われるものであって、電荷保\n存ノードをリセットする前に、電荷保存ノードが１つのラインセンサーの\n電荷の入力を複数回受けるものではない。\nイ  原告は、前記１(2)ウ(イ)のとおり、仮に本件技術常識があるとしても、\n①甲２文献の「検知された後（複数回）、信号電荷パケットは、ダイオード\nドレイン（図９には示されていない）を介して除去され得る」という記載\nや、②ノイズを低減させるために「合算ウェル」を用いるという記載は、\n本件技術常識と矛盾するので、甲２発明は本件技術常識を採用するもので\nはない旨主張する。\nしかし、甲２文献には、「検知された後（おそらく複数回）、信号パケッ\nトは、…除去され得る」との記載はあるものの、当該記載の「検知」は、\n「センスノード」が電荷を受け入れた後であって、リセットされる前（電\n荷の受け入れとリセットの間）に行われるもの、すなわち、①「センスノ\nード」が電荷を受け入れ、②検知された後（おそらく複数回）、③「センス\nノード」から信号電荷パケットが除去されるという一連の構成が記載され\nており、本件技術常識は①と③に係るものであり、②の記載は本件技術常\n識と矛盾するものではない。\nまた、甲２文献の第６欄６１行～７欄１６行には、「他の実施形態では、\n合算ウェル６０８を採用しなくてもよい。（中略）したがって、積分期間の\n後、収集された電荷は、１つの画素６０４から直列に次の画素に転送され、\n最後に、合算ウェルが採用されていない実施形態では、最後のウェル６１\n４に転送されてもよい。（中略）ここでも、ノイズ性能を向上させるために、\nセンスノード８０４の直前に合算ウェル６０８を使用してもよい。」との\n記載があり、甲２発明において「合算ウェル」を採用することは必須でな\nいことがわかる。本件決定は、甲２発明の認定において、「合算ウェル」を\n採用していない態様を基に認定したものであり、「合算ウェル」が本件技術\n常識と矛盾する構成であっても、甲２発明はそもそも「合算ウェル」を備\nえるものではないから、本件技術常識を踏まえて甲２発明を認定すること\nに何らの誤りはない。\n(3)  取消事由２（相違点３の看過）について\nア  甲２文献の第９欄３３～３６行には、「For  purposes  of  clarify  of\nillustration,  not  every  column(row)of  pixels  is  shown  with\nassociated sense node 804 or amplifiers 1208，or other components\nsubsequently described in connection with the figure.」（訳：図面を\n明確にするために、画素のすべての列（行）が、関連付けられたセンスノ\nード８０４又は増幅器１２０８、又は図に関連して説明される他のコンポ\nーネントと一緒に示されているわけではない。）という記載があり、また、\n図１２には、「増幅器１２１６」と上下方向に並んで、３つの「･･･」とい\nう記号の記載があり、「アナログデジタル変換器１２２０」と「シリアライ\nザ１２２４」とが接続する箇所においては、２つの増幅器１２１６からの\n出力線に対応する位置に接続線の記載がある。ここで、増幅器１２１６は\nそれぞれの画素からの出力に対応して設けられているものであるから、\n「･･･」という記号は、当業者であれば、本来は多数の増幅器１２１６が存\n在するものが図面上省略されていることを意味するものと理解できる。\nそして、技術的にみると、甲２発明のＴＤＩイメージャにおいては、読\nみ出し（検出）は列ごとに行われるから、各列の「センスノード８０４」\nが受け入れた電荷の値は、各列に対応した「増幅器１２０８」が増幅し、\nそれに１対１に対応する「増幅器１２１６」を経由して、同時に「アナロ\nグデジタル変換器１２２０」に入力され処理されるものと理解できる。\nそうすると、甲２発明において、Ｍ個の増幅器１２０８から出力される\nそれぞれの信号をＭ個のアナログデジタル変換器によってアナログデジ\nタル変換することは、当業者にとって明らかであって、原告が主張する相\n違点３は存しない。\nイ  仮に、本件発明と甲２発明の対比において、甲２発明のＡＤ変換器の数\nは不明であるという相違点３が存在するとしても、増幅器とＡＤ変換器と\nは１：１で設けることが一般的である（甲２４の【００７６】、甲２６の【０\n３０８】、甲２７の【０１８８】）から、相違点３は、実質的な相違点では\nないか、甲２発明において増幅器とアナログデジタル変換器の数を同じく\nすることは、当業者にとって容易に想到し得たものである。\nウ  原告は、前記１(3)イのとおり、アナログデジタル変換器（ＡＤＣ）の数\nを減らすべく、センサ（画素）からの読み出しを行うに際して、複数の増\n幅器につき１つのＡＤＣを設けて時分割でＡＤ変換を行うことは広く知\nられている手法であり、増幅器とアナログデジタル変換器の数が異なる技\n術事項も従来から知られていたから、甲２発明において１つのユニットで\nあるアナログデジタル変換器１２２０内に複数のＡＤ変換器があるとし\nても、その数は不明であり、相違点３が認定されるべきである旨主張する。\nしかし、各「増幅器１２０８」により出力された信号は、同時に「アナ\nログデジタル変換器１２２０」に入力されるから、仮に、増幅器の個数と\n異なる個数のアナログデジタル変換器が複数の増幅器からの信号を同時\nに処理することにすると、各画素からの信号を混合して処理することにな\nってしまうが、甲２発明にはそのようなことを可能にする構成が記載され\nてはいない。\n甲２発明は、「アナログデジタル変換器１２２０」の出力がパラレル信号\nとして「シリアライザ１２２４」に入力され、「シリアライザ１２２４」に\nよりシリアル信号に変換される構成であるから、仮に、複数の増幅器の出\n力に対して時分割でＡＤ変換を行うという構成を採用する場合には、増幅\n器とアナログデジタル変換器１２２０との間に時分割処理をするための\n構成が必要となるが、甲２文献の図１２には、「アナログデジタル変換器１\n２２０」と「シリアライザ１２２４」とが接し、２本の接続線を含む構成\nが記載されるのみで、時分割でＡＤ分割変換処理された信号をシリアライ\nザに入力するための構成の存在を認めることができない。また、甲２発明\nにおいて時分割で変換を行う構成を備えるということは、パラレル信号を\nシリアル信号に変換してＡＤ変換を行い、その後にシリアル信号をパラレ\nル信号に変換した後に「シリアライザ１２２４」により再びパラレル信号\nをシリアル信号に変換するといった２段階のシリアル化を行う構成を意\n味するが、甲２発明がそのような複雑な構成を採用する意味を見いだせな\nい。\n(4)  小括\n以上によれば、原告が主張する取消事由はいずれも理由がない。\n第４  当裁判所の判断\n１  本件明細書の記載事項\n本件明細書（ただし、本件訂正後のもの。）には別紙１のとおりの記載があり、\n別紙１の記載を総合すれば、本件明細書には以下のとおりの開示があることが\n認められる。\n(1)  ＴＤＩラインイメージセンサーは、ラインセンサーがスキャン方向に複\n数段配列されたものであり、各ラインのＣＣＤで蓄積された電荷を隣接した\n次のラインのＣＣＤに並行移動により最後のラインまで移動させて蓄積した\n後、最後のラインに蓄積された電荷を垂直移動させて信号処理部に出力する\nことによって、ライン単位で各セルに対して順次データを処理することがで\nきるようにするものであるが、ＣＣＤに蓄積された電荷を信号処理部に出力\nするために垂直移動する時は停止した状態で一つずつ直列移動させて転送す\nるため、垂直移動時に多くの時間を要するという問題があり、特に、ＴＤＩ\nラインイメージセンサーは、各ラインに沿って一列配列されたＣＣＤの数が\n相対的に多いため、ＴＤＩラインイメージセンサーを通じてイメージをスキ\nャンするために要する多くの時間が、蓄積された電荷を垂直移動させて出力\nすることに起因するという問題点があった（【００１０】、【００１２】ないし\n【００１４】）。\n「本発明」の目的は、こうした問題点を解決するために、ＣＣＤ素子を通\nじてＴＤＩ（Time Delay Integration）方式で電荷を蓄積するように画素部\nを構成し、出力部はＣＣＤで蓄積された各コラムの電荷をＡＤ変換してメモ\nリーバッファーに保存した後順次出力するように構成することによって、Ｃ\nＣＤ素子としてＣＭＯＳ素子の特性による解像度と転送速度を向上させるだ\nけでなく、消費電力とノイズを低減させることができるようにしたＴＤＩラ\nインイメージセンサーを提供することにある（【００１５】）。\n(2)  「本発明」のＴＤＩイメージラインセンサーは、Ｍ個のＣＣＤが一列配列\nされたラインセンサーと、スキャン方向に並列にＮ個のラインセンサーが配\n列されてラインセンサーのコラム別に蓄積された電荷を並列方向に移動させ\nて蓄積する画素部と、画素部に蓄積された電荷をコラム別に並列入力を受け\nてＡＤ変換して保存した後順次出力する出力部を含むことを特徴とし、「本\n発明」における出力部は、画素部に蓄積された電荷をコラム別に電荷保存ノ\nードに並列入力を受けてそれぞれ増幅するためのＭ個の増幅器と、増幅器か\nら出力される各信号をＡＤ変換するＭ個のＡＤ変換器と、ＡＤ変換器の出力\nを保存して順次出力するメモリーバッファーを含むことを特徴とし、「本発\n明」における増幅器は、ソースフォロワ増幅器であることを特徴とする（【０\n０１６】ないし【００１８】）。\n２  引用文献（甲２文献）の記載事項\n本件優先日前に頒布された刊行物である甲２文献には、別紙２のとおりの記\n載（ただし、訳文）があり、この記載によれば、次のような開示があるものと\n認められる。\n(1)ア  電荷結合素子（ＣＣＤ）は、優れた光学性能を持つことが証明されてい\nるため、高性能な光子検出器にはＣＣＤセンサがよく取り上げられ、また、\n航空宇宙センサの分野では、ＴＤＩ  ＣＣＤが軌道上での観測に非常に適\nしているとされているが、ＣＣＤは比較的消費電力が大きく、消費電力が\n気になる機器ではＣＭＯＳデバイスが好ましいが、ＣＭＯＳ光子センサは\nＣＣＤに比べてノイズが多く光学性能が劣り、また、ＣＯＭＳ光子センサ\nのみではＴＤＩ機能を実現することが難しい（第１欄１９行～４７行）。\nこのため、ＣＣＤ光子検出器の優れた光学性能とＣＭＯＳプロセスによ\nり可能となる低消費電力及び高密度実装を組み合わせた光子センサの作\n成が望まれるが、１枚の基板上でＣＣＤ及びＣＯＭＳプロセスを組み合わ\nせることは困難であり、また、ＣＣＤ及びＣＭＯＳの両方の技術を用いて\n単一の基板上に製造されたデバイスは、電荷移動効率の悪さ及びプロセス\nが最適化されていないことによるノイズの多さのため不十分な画像品質\nが問題となり、こうした両立しがたい製造プロセス技術を統合することを\n避けるため、第２のプロセスを用いた第２の基板（ＣＭＯＳ読み出し等）\nを相互接続した第１のプロセスを用いた第１の基板（ＣＣＤ光子検出器等）\nに形成された構造を利用するデバイスが開発されてきているが、電荷の検\n出は一般的に特定の電荷の収集に対して１回だけ実行できることに留意\nすべきであり、また、ＣＣＤから増幅されていない信号やバッファされて\nいない信号を供給すると、多くの場合、劣化した信号をもらすことになる\n（第１欄４８行～第２欄７行）。\nイ  本発明は、これらの問題及び先行技術の欠点等を解決することにあり、\n本発明の１つの実施形態は、列（パラレル）出力において、又は近くで、\nＣＣＤからデータを抽出し、その結果、電力を大量に消費するシリアルシ\nフトレジスタを取り除くことにより、ＣＣＤの電力損失を劇的に削減する\nことができるという事実に基づくものであり、本発明は、ＣＣＤ光子検出\n器とＣＭＯＳ回路読み出し回路を組み合わせることで、現状の技術に比べ\nて大きな利点が得られる（第２欄１３行～２４行）。\n(2)  そして、甲２文献には、①「ＣＣＤイメージセンサアレイ１２４は、複数\nのサブアレイ１２０４にまとめられた複数のピクセル６０４を含む。ピクセ\nル６０４の各列（行）は、センスノード８０４ａと関連していてもよい。」（９\n欄２４～２７行、図１２）、②「センスノード８０４は、典型的には、フロー\nティングディフュージョンへのコンタクトを有する。」（第６欄６０行から６\n１行）、③「図示されているように、第１の半導体基盤１２６上に形成される\n増幅器１２０８は、各センスノード８０４に関連していてもよい。」（第９欄\n３０～３３行、図１２）、「電圧バッファされた出力を提供するために、増幅\n器１２０８は、ソースフォロア…を構成してもよい。」（第９欄３９行～４１\n行）との記載があり、これらの記載によれば、「ＣＣＤイメージセンサアレイ\n１２４は、複数のサブアレイ１２０４に属するピクセルを含み」（２ａ）、「ピ\nクセルの各列は、センスノード８０４に接続し、センスノード８０４は、フ\nローティングディフュージョンへのコンタクトを有し、」（２ｂ）、「各センス\nノードは、増幅器１２０８が接続され、増幅器は、ソースフォロアで構成さ\nれ、」（２ｃ）との発明特定事項を含む発明が記載されているといえる。\nまた、「…センスノード８０４から電圧モード増幅器８２０への電圧信号\nを運ぶための信号ライン９０６は、リセットスイッチ又はトランジスタ９０\n８に接続される。…検知された後（おそらく複数回）信号電荷パケットはダ\nイオードトレイン（図９には示されていない）を介して除去され得る。」（第\n８欄４６行～６０行）、「図１２に示すように…リセットスイッチ９０８は、\n接続されたセンスノード８０４をリセットするために、第１の半導体基板に\n形成することができる。」（１０欄１３行～２０行）との各記載並びに図９及\nび図１２からすると、甲２文献には、「各センスノード８０４には、当該セン\nスノード８０４をリセットするためのリセットトランジスタが接続され、当\n該リセットトランジスタは、ゲートとＶｒｅｓｅｔに接続されたダイオード\nドレインを有し、」（２ｄ）、「各センスノード８０４に蓄積された電荷が複数\n回検知された後、各センスノード８０４の信号電荷パケットが除去される場\n合があり、」（２ｄ’）との発明特定事項を含む発明の記載があることが認めら\nれる。\n次いで、甲２文献には、「一つのピクセルからの信号又はＴＤＩ配置の多数\nのピクセルから統合された信号は、アナログデジタル変換器（ＡＤＣ）１２\n２０により処理される。…ＡＤＣによりデータがデジタル化された後、第２\nの半導体基板１３０上に形成されたシリアライザ１２２４によってデジタル\n処理される。」（第１０欄３０行～３９行）との記載があるから、「ピクセル信\n号は、アナログデジタル変換器１２２０により処理され、シリアライザ１２\n２４に処理される」（２ｅ）との発明特定事項を有する発明の記載があり、ま\nた、「他の実施形態では、電荷は、連続する積分期間中に連続する画素６０４\nに蓄積されてもよい。この蓄積された電荷の実質的にすべてが、その後、最\n後のウェル６１４に転送される。このプロセスは、当業者にはＴＤＩ（時間\n遅延積分）としても知られている。」（第７欄１０行～１５行）との記載があ\nるから、甲２文献には「ＴＤＩイメージャ」に関する発明の記載もあること\nが認められる。\n(3)  以上によれば、甲２文献には、「ＣＣＤイメージセンサアレイ１２４は、\n複数のサブアレイ１２０４に属するピクセルを含み、ピクセルの各列は、セ\nンスノード８０４に接続し、センスノード８０４は、フローティングディフ\nュージョンへのコンタクトを有し、各センスノードは、増幅器１２０８が接\n続され、増幅器は、ソースフォロアで構成され、各センスノード８０４には、\n当該センスノード８０４をリセットするためのリセットトランジスタが接続\nされ、当該リセットトランジスタは、ゲートとＶｒｅｓｅｔに接続されたダ\nイオードドレインを有し、各センスノード８０４に蓄積された電荷が複数回\n検知された後、各センスノード８０４の信号電荷パケットが除去される場合\nがあり（下線部は当審で引いたもの。以下、この下線部を「２ｄ’の構成」\nという。）、ピクセル信号からの信号は、アナログデジタル変換器により処理\nされ、シリアライザ１２２４に処理されるＴＤＩイメージャ」の発明が記載\nされているものと認められる。\n３  技術常識について\n(1)ア(ア)  本件優先日前に頒布された刊行物である乙５文献には、別紙３の\n１のとおりの記載があり、同記載を総合すると、同文献には、ＦＧＡタ\nイプを採用した、固体撮像装置に用いられる電荷転送デバイスより成る\n埋込チャンネルＣＣＤ（ＢＣＣＤ）のＣＣＤ遅延線において、時点ｔ１\n～ｔ４までの間に１回、信号電荷ｑ１を読み取り処理し、ｔ５で信号電\n荷を廃棄し、ｔ６で新たな信号電荷ｑ２を転送し、信号電荷ｑ２もｑ１\nと同様の処理が繰り返されることが開示されている。\n(イ)  本件優先日前に頒布された刊行物である乙６文献には、別紙３の２\nのとおりの記載があり、同記載を総合すると、同文献には、ＣＣＤの電\n荷検出装置等に関するものにおいて、フローティングゲートに転送され\nてきた信号電荷Ｑは、次の信号電荷が転送される前にＲＤ９９に吸収さ\nれ、前の信号電荷がリセットされた後に次の信号電荷の入力が受け付け\nられることが開示されているものと認められる。\n(ウ)  本件優先日前に頒布された刊行物である乙７文献には、別紙３－３\nのとおりの記載があり、同記載を総合すると、同文献には、電荷検出方\n式としてＦＧＡタイプを採用した固体撮像装置において、信号電荷を読\nみ出した後に、リセットゲート２６をＨｉｇｈにして、チャネル領域２\n１からリセットドレイン２７に電荷の吐き出しを行うことが開示されて\nいるものと認められる。\nイ  前記ア(ア)ないし(ウ)の各文献の記載を総合すると、撮像素子としてＣ\nＣＤを用いた固体撮像装置において、信号電荷の検出方式としてＦＧＡタ\nイプを採用したとき、信号電荷の入力を受けた後、次の信号電荷が転送さ\nれる前に信号電荷がリセットされることは、本件優先日当時における技術\n常識であったと認められる。\nウ  これに対し、原告は、前記第３の１(2)ウ(ア)のとおり、甲２発明は、Ｆ\nＧＡタイプであるのに対し、乙７文献に記載された発明は、ＦＧＡタイプ\nであるとはいえないから、これらは甲２発明に採用されている技術常識を\n認定する根拠になり得ず、仮にＦＧＡタイプであるとしても、甲２発明に\nおける「浮遊ゲート９０４のリセット」に対応する事項の開示はなく、ま\nた、乙６文献は、甲２発明における浮遊ゲート９０４のリセットの開示が\nないから、甲２発明に採用されている技術常識を認定する根拠となり得な\nい旨主張する。\nしかし、乙７文献には、「信号電荷検出部が基本的にはＦＧ方式の一種で\nあるものの、ＦＧ方式以上の高変換利得を得ることができる。」（【００１\n１】）、「上記固体撮像装置１は、基本的にはＦＧ方式の固体撮像装置の一種\nであるものの、ＦＧ方式以上の高変換利得を得ることが可能である。」（【０\n０２０】）との記載があるように、同文献で採用されている固体撮像装置に\nおける信号電荷検出部にはＦＧＡタイプが採用されていることを前提と\nするものである。\nまた、技術常識は、技術的に共通する複数の各文献で採用されている様々\nな構成を前提としつつ、抽出することができる共通の技術事項を認定する\nものであるところ、原告の上記主張は、甲２発明で採用されている構成が\n乙６文献や乙７文献に開示されていないことを問題とするものにとどま\nるから、採用の限りではない。\n(2)ア  本件優先日前に頒布された以下の刊行物には、以下のとおりの記載が\nある。\n(ア)  特開２００７－２８１５４０号公報（甲２４。公開日平成１９年１\n０月２５日）\n「【０００１】\n本発明は、物理量分布検出装置および撮像装置に関し、特に列並列型\nＡＤ（アナログ－デジタル）変換装置を搭載した物理量分布検出装置お\nよび当該物理量分布検出装置である固体撮像装置を撮像デバイスとして\n用いた撮像装置に関する。\n【００７６】\nなお、上記各実施形態では、比較器３１を含むＡＤＣ２３（２３－１\n～２３－ｍ）が、列信号線１４－１～１４－ｍに対して、画素ピッチに\n合わせて画素列の数だけ、即ち１対１の対応関係をもって配置されてな\nるＡＤ変換装置に適用した場合を例に挙げて説明したが、本発明はこの\n適用例に限られるものではなく、複数本の列信号線１４に対して１つの\nＡＤＣ２３を配置し、当該ＡＤＣ２３を時分割で使用する構成のＡＤ変\n換装置に対しても同様に適用可能である。」\n(イ)  特開２０１４－２３０６５号公報（甲２６。公開日平成２６年２月\n３日）\n「【０００１】\n本技術は、固体撮像装置、及び製造方法に関し、特に、例えば、行方\n向に並ぶ複数のＡＤ変換器を有する、いわゆる列並列型のＡＤ変換部を\n備えるイメージセンサ等の固体撮像装置において、隣接する列どうしの\nＡＤ変換器を構成するコンパレータの間のクロストーク特性を、副作用\nなしで改善することができるようにする固体撮像装置、及び、製造方法\nに関する。\n【０３０８】\nまた、本実施の形態では、列並列ＡＤ変換部２２において、画素アレ\nイ１０の画素１１ｍ、ｎの一列に対して、１つのＡＤＣ３１ｎを設けること\nとしたが、列並列のＡＤ変換部２２では、その他、例えば、画素アレイ\n１１ｍ、ｎの２列等の複数列に対して、１つのＡＤＣを設け、１つのＡＤ\nＣにおいて、画素１１ｍ、ｎの２列等からの電気信号を、時分割でＡＤ変\n換することができる。」\n(ウ)  特開２０１３－５１５２７号公報（甲２７。公開日平成２５年３月\n１４日）\n「【０００１】\n本発明は、固体撮像装置及び撮像装置に関する。\n【０１８８】\nなお、上記第１～第５の実施形態では、比較器を含むＡＤ変換器が画\n素ピッチに合わせて画素列の数だけ、即ち画素列に対して１対１の対応\n関係で配置されている場合を例に説明したが、本発明はこの適用例に限\nられるものではない。つまり、複数本の垂直信号線２２に対して１つの\nＡＤ変換器を配置してもよい。この場合、このＡＤ変換器は、時分割で\n対応する複数本の垂直信号線２２に出力された信号電圧をＡＤ変換する。\nイ  上記の各文献の記載を総合すると、固体撮像装置におけるＡＤ変換器に\nは、画素列に対して１:１の対応関係で配置されるものがあることは、本件\n優先日当時における技術常識であったと認められる。\n４  相違点２の看過（取消事由１）について\n(1)  原告は、前記第３の１(2)のとおり、本件発明と甲２発明には、本件決定\nが認定した相違点のほか、甲２発明には「各センスノード８０４に蓄積され\nた電荷が複数回検知された後に、各センスノード８０４の信号電荷パケット\nが除去される場合もあり」（２ｄ’）との構成を備えていることを前提として、\n本件決定には相違点２の看過がある旨主張するところ、前記２(3)のとおり、\n甲２発明は、原告が主張する２ｄ’の構成を備えているため、以下、これを\n前提にして検討する。\n(2)  甲２発明の２ｄ’の構成は、「検知された後（おそらく複数回）、信号電荷\nパケットは、ダイオードトレイン（図９には示されていない）を介して除去\nされ得る。」（第８欄５８～６０行）に対応するものであるところ、検知され\nる信号電荷パケットは、１つのパケットであるのか複数のものであるのかに\nついて同記載からは必ずしも明らかではない。\nもっとも、甲２文献の他の実施例に関する記載を見てみると、図７の実施\n例に関して、「…相互接続４０４ａ－ｂによってセンスノード８０４からの\n電圧信号が供給されるので、１つの電荷の収集の複数の測定値を提供するた\nめに、センスノード８０４の電圧を複数回読み取ることができる。したがっ\nて、信号対雑音比を改善するために、センスノード８０４内の、又はセンス\nノード８０４に関連する電荷の複数のサンプル（測定値）を取ることができ\nる。」（第７欄５５～６３行）と、一つの信号電荷のパケットがセンスノード\n８０４に伝達されるごとにセンスノードの電圧を複数回読み取ることができ\nることが記載されており、また、図８の実施例に関して、「画素６０４の１つ\nからの画像信号に関連付けられた電荷がポテンシャルウェル８１８に転送さ\nれると、ゲート８０６上の電圧変化が検知され得るように導入される。…検\n知された後、信号電荷パケットは、ポテンシャルウェル８１８から転送され、\nダイオード８３０及びダイオードドレイン８３２を介して除去されてもよい\nし、あるいは、ノイズ低減のために複数のサンプルを可能にするためにフロ\nーティングゲート８０６の下に残ってもよい。所望の数のサンプルが得られ\nた後、電荷は、ダイオードトレイン８３２を介して除去され得る。」（第８欄\n２３～３５行）と、１つの信号電荷を検知した後、ダイオードトレイン８３\n２を介して除去してもよいし、ノイズ低減のために複数を残してもよく、所\n望の数のサンプルが得られた後、電荷をダイオードトレインを介して除去す\nることが記載されている。\nこのように、甲２文献においては、複数回検知する場合があるときは、単\n一の信号電荷パケットを前提にしており、複数の信号電荷パケットについて\n複数回検知する構成については特段の記載も示唆も見当たらないし、同文献\n（第６欄５０行～第７欄４３行）には、図６に関する実施例として、「ノイズ\n性能を向上させるために、センスノード８０４の直前に合算ウェル６０８を\n使用してもよい。」との記載があるが、ここでも複数の信号電荷パケットを\n「合算」する旨の記載は見当たらない。\nそうすると、甲２文献の「検知された後（おそらく複数回）、信号電荷パケ\nットは、ダイオードトレイン（図９には示されていない）を介して除去され\n得る。」（第８欄５８～６０行）との記載は、単一の信号電荷パケットを複数\n回検知した後、信号電荷パケットはダイオードトレインを介して除去され得\nることを記載したものであるといえるから、「各センスノード８０４に蓄積\nされた電荷が複数回検知された後、各センスノード８０４の信号電荷パケッ\nトが除去される場合があり」（２ｄ’の構成）は、各センスノード８０４に蓄\n積された単一の信号電荷パケットの電荷が複数回検知された後、各センスノ\nード８０４の信号電荷が除去される場合があるとの構成であることになる。\nこうした構成を前提とした上で、甲２発明と同じく、ＦＧＡタイプを用い\nた信号電荷の検出方式において、信号電荷の入力を受けた後、次の信号電荷\nが転送される前に信号電荷がリセットされることは、本件優先日当時の技術\n常識であったことを踏まえると、甲２発明においても、本件発明における「前\n記電荷保存ノードが１つのラインセンサーの電荷の入力を受けることと、前\n記電荷保存ノードをリセットさせることと、が交互に行われる」（構成要件Ｈ）\nの構成を備えているといえる。\nしたがって、甲２発明における２ｄ’の構成は、本件発明との相違点とな\nるものではない。\n(3)  これに対し、原告は、前記第３の１(2)ア(イ)のとおり、ライセンサーか\nらの電荷入力を複数回受けた後にリセットを行うという動作は、複数ライン\nからの電荷入力を積算することを意味することを前提として、同ウ(イ)のと\nおり、甲２発明において、複数の画素の電荷を合算することによってノイズ\n性能を向上させるということは、ピクセルビニングと呼ばれる周知技術を採\n用したものであり、こうした周知技術は本件技術常識と相反するものである\nから、甲２発明には本件技術常識は採用されていない旨主張する。\nしかし、前記(2)のとおり、甲２文献の「検知された後（おそらく複数回）、\n信号電荷パケットは、ダイオードトレイン（図９には示されていない）を介\nして除去され得る。」との記載は、単一の信号電荷パケットを複数回検知した\n後、信号電荷パケットはダイオードトレインを介して除去され得ることを記\n載したものであるといえるから、原告の上記主張はその前提を欠くものであ\nって、理由がない。\n(4)  以上によれば、本件決定には、甲２発明について２ｄ’の構成を認定をし\nていない点で誤りがあるものの、原告が主張する相違点２（又は相違点２’）\nは存しないから、本件決定は結論において相当であり、原告主張の取消事由\n１は理由がない。\n５  取消事由２（相違点３の看過）\n(1)  原告は、前記第３の１(3)のとおり、本件決定は、本件発明と甲２発明の\n対比において相違点３、すなわち、本件発明のラインセンサーはＭ個のＣＣ\nＤが一列配置したものであり、かつ、Ｍ個の増幅器及びＭ個のＡＤ変換器が\n設けられており、Ｍ個のＣＣＤのそれぞれに蓄積された電荷をＭ個の増幅器\nによって並列入力を受けて増幅し、Ｍ個の増幅器から出力される各信号をＭ\n個のＡＤ変換器によってＡＤ変換するのに対し、甲２発明のラインセンサー\nはＭ個のＣＣＤを一列配置したものであり、かつＭ個の増幅器が設けられて\nいるが、アナログデジタル変換器は１つのユニットであり、Ｍ個のＣＣＤの\nそれぞれに蓄積された電荷をＭ個の増幅器によって並列入力を受けて増幅す\nるものの、Ｍ個の増幅器から出力される各信号をＡＤ変換器によってＡＤ変\n換するのか不明である点について、相違点の看過がある旨主張するので、以\n下検討する。\n(2)ア  本件発明は、「Ｍ個のＣＣＤが一列配列されたラインセンサー」（構成要\n件Ａ）、「前記画素部に蓄積された前記電荷をコラム別に電荷保存ノードに\n並列入力を受けてそれぞれ増幅するためのＭ個の増幅器：」（構成要件Ｃ）、\n「前記増幅器から出力される各信号をＡＤ変換するＭ個のＡＤ変換器；お\nよび」（構成要件Ｄ）との発明特定事項を有するものであるから、本件発明\nの「ラインセンサーはＭ個のＣＣＤが一列配置したものであり、かつ、Ｍ\n個の増幅器及びＭ個のＡＤ変換器が設けられており、Ｍ個のＣＣＤのそれ\nぞれに蓄積された電荷をＭ個の増幅器によって並列入力を受けて増幅し、\nＭ個の増幅器から出力される各信号をＭ個のＡＤ変換器によってＡＤ変\n換する」ものであるといえる。\nこれに対し、甲２発明は、「ＣＣＤイメージングセンサアレイ１２４は、\n複数のサブアレイ１２０４に属するピクセル６０４を含み、」（２ａ）、「ピ\nクセルの各列はセンスノード８０４に接続し、」（２ｂ）、「各センスノード\n８０４には、増幅器１２０８が接続され」（２ｃ）、「ＴＤＩイメージャ」（２\nｆ）との構成を有するものであり、複数のサブアレイ１２０４の数、セン\nスノードの数及び増幅器１２０８の数はいずれも等しい構成であると理\n解できるが、「ピクセルからの信号は、アナログデジタル変換器１２２０に\nより処理され、シリアライザ１２２４により処理される」（２ｅ）との構成\nからは、アナログデジタル変換器の個数については特定されていない。こ\nこで、甲２文献の記載事項についてみると、図１２には、アナログデジタ\nル変換器１２２０については記載が省略されており、サブアレイ１２０４、\nセンスノード及び増幅器の数と同一のものであるかは不明であり、増幅器\n１２０８がどのようにしてアナログデジタル変換器１２２０に入力され\nるかについての記載もない。\nそうすると、甲２発明において、増幅器１２０８から入力されるアナロ\nグデジタル変換器の個数は不明であるというほかなく、増幅器とＡＤ変換\n器が同数である本件発明とこの点において相違する（原告が主張する相違\n点３）。\nイ  これに対し、被告は、前記第３の２(3)アのとおり、甲２文献の図１２の\n「増幅器１２１６」と上下方向に並んだ３つの「…」の記号は、当業者で\nあれば、本来は多数の増幅器１２１６が存在するものが図面上省略されて\nいることを意味するものと理解でき、甲２発明のＴＤＩイメージャにおい\nては、読み出し（検出）は列ごとに行われるものであるから、各列の「セ\nンスノード８０４」が受け入れた電荷の値は、各列に対応した「増幅器１\n２０８」が増幅し、それに１対１に対応する増幅器１２１６を経由して同\n時にアナログデジタル変換器１２２０に入力され処理されると理解でき\nるから、相違点３は存在しない旨主張する。\nしかし、前記３(2)アの各文献の記載に加え、特開平６－１９７２８５号\n公報（甲２５。公開日平成６年７月１５日）には、「第２の発明においては、\n撮像素子から得られる２つの色信号を時分割的に切換えるスイッチ手段\nを設けている。」（【００１８】）、「第２の発明によれば、スイッチ手段から\n時分割で得られる２つの色信号を共通のＡＤ変換器に加えることにより、\n記録時に用いられるＡＤ変換器が削減できる」（【００２０】）との記載があ\nることを総合すると、固体撮像装置におけるＡＤ変換器は、増幅器より少\nない数を設けることも、本件優先日当時における技術常識であったといえ\nることからすると、甲２発明においても、各列の「センスノード８０４」\nが受け入れた電荷の値は、各列に対応した「増幅器１２０８」が増幅し、\nそれに１対１に対応する増幅器１２１６を経由して同時にアナログデジ\nタル変換器１２２０に入力され処理されるとは限らず、省略された図１２\nの「…」の記載から、アナログデジタル変換器と増幅器が同数であると当\n業者であれば当然に理解するとまではいえないから、被告の上記主張は理\n由がない。\n(3)  上記(2)のとおり、本件発明と甲２発明には、本件決定が認定した相違点\nのほかに相違点３があり、本件決定には相違点３の看過があるといえる。\nもっとも、前記３(2)のとおり、固体撮像装置におけるＡＤ変換器には、画\n素列に対して１:１の対応関係で配置されるものがあることは本件優先日当\n時における技術常識であるところ、甲２発明においては、複数のサブアレイ\n１２０４の数、センスノードの数及び増幅器１２０８の数はいずれも等しい\n構成であり、Ｍ個の増幅器から出力される各信号を変換するＡＤ変換器の個\n数が不明であるとしても、上記技術常識を踏まえると、甲２発明においても\n増幅器の数とＡＤ変換器の数も同一の構成を有するものであることは当業者\nであれば容易に想到するといえる。\nそうすると、上記相違点３の看過は、容易想到性の結論に影響を及ぼすと\nはいえない。\n(4)  以上によれば、本件決定には、相違点３の看過があるものの、本件決定の\n結論に影響を及ぼすものではないから、原告主張の取消事由２は理由がない。\n６  結論\n以上によれば、原告が主張する取消事由はいずれも理由がなく、本件決定を\n取り消すべき違法は認められない。よって、原告の請求を棄却することとして、\n主文のとおり判決する。\n知的財産高等裁判所第４部\n裁判長裁判官\n菅      野      雅      之\n裁判官\n中      村              恭\n裁判官\n岡      山      忠      広\n（別紙１）\n【発明の詳細な説明】\n【技術分野】\n【０００１】\n本発明はＴＤＩラインイメージセンサーに関するもので、より詳細にはＣＣＤ素\n子を通じてＴＤＩ（Ｔｉｍｅ  Ｄｅｌａｙ  Ｉｎｔｅｇｒａｔｉｏｎ）方式で電荷\nを蓄積するように画素部を構成し、出力部はＣＣＤで蓄積された各コラムの電荷を\nＡＤ変換してメモリーバッファーに保存した後、順次出力するように構成すること\nによってＣＣＤ素子とＣＭＯＳ素子の特性による解像度と転送速度を向上させるだ\nけでなく、消費電力とノイズを低減させることができるようにしたＴＤＩラインイ\nメージセンサーに関するものである。\n【背景技術】\n【０００２】\n最近、生産設備が大量化、自動化および精密化されるにつれて、人の肉眼または\n各種センサーに依存していた機能が次第にイメージセンサーを採用するビジョンマ\nシン（ｖｉｓｉｏｎ  ｍａｃｈｉｎｅ）に代替されている傾向にある。このような\nイメージセンサーに主に使用されている半導体素子が電荷結合素子（ｃｈａｒｇ\nｅ  ｃｏｕｐｌｅｄ  ｄｅｖｉｃｅｓ；ＣＣＤ）である。\n【０００３】\nＣＣＤは一つの素子から隣接した他の素子に電荷を転送できる素子を意味する。\nこのようなＣＣＤを採用したセンサーは光量による各セル（ｃｅｌｌ）内の自由電\n荷量の変化を電気的信号に変換する構造を有する。\n【０００４】\n構造的に、ＣＣＤは大きく、実際の光量によって電荷が蓄積されるセル領域およ\nび蓄積された電荷を順に転送する通路の役割をするシフトレジスター（ｓｈｉｆ\nｔ  ｒｅｇｉｓｔｅｒ）で構成される出力部を含む。\n【０００５】\nＣＣＤは各セルがどのようなアレイ（ａｒｒａｙ）に配置されて映像を生成する\nかによって、領域スキャン（ａｒｅａ  ｓｃａｎ）方式、ラインスキャン（ｌｉｎ\nｅ  ｓｃａｎ）方式、ＴＤＩ（Ｔｉｍｅ  Ｄｅｌａｙ  Ｉｎｔｅｇｒａｔｉｏｎ）\nラインスキャン方式などに分かれる。\n【０００６】\nラインスキャン方式のイメージセンサ（以下「ラインセンサ」という）は、画像\n光を受光するピクセルがライン上に配列された１次元センサーである。２次元に広\nげられた画像を撮像する場合には、ラインセンサまたは被写体を移動させて被写体\nを一ラインずつ順に撮像する。\n【０００７】\nすなわち、ラインスキャン方式は一度に一ラインずつ任意の速度で露出および転\n送する方式であり、領域スキャン方式に比べて低費用で高速および高分解能映像を\n得ることができるという長所を有する。例えば、２０４８＊２０４８のフレームを\n得るために、領域スキャン方式は４Ｍのピクセル（ｐｉｘｅｌ）数を必要とするの\nに反して、ラインスキャン方式は２Ｋのピクセルさえあれば２０４８＊２０４８だ\nけでなく２０４８＊１０００などの多様な大きさのフレームを得ることができる。\n【０００８】\nしかし、高速で移動する被写体を撮影する場合や、ラインセンサーを高速に移動\nさせて被写体を撮影するときのように、高速スキャンを遂行する場合、各ラインご\nとに高速で電荷の蓄積と転送を繰り返すことになるため、一ライン当たりに電荷を\n蓄積できる時間が短くなって画像の光量が不足する。このように、光量に対する要\n求が増加しても、照明装置の限界のために光量を無制限に増加させることができな\nい。\n【０００９】\nしたがって、ＰＰＤ（ｐｉｎｎｅｄ－ｐｈｏｔｏｄｉｏｄｅ）、ＣＭＯＳセンサな\nどの材料を改善して感度を高める研究が進められている一方、複数のラインセンサ\nーを並べて光量を累積させて感度を高める方法も提案されている。\n【００１０】\nＴＤＩラインスキャン方式のイメージセンサ（以下、「ＴＤＩラインイメージセン\nサ」という）は、ラインセンサーがスキャン方向に複数段配列されたもので、各ラ\nインのＣＣＤで蓄積された電荷を画像の移動と同期させて次のラインのＣＣＤに転\n送する。このような過程を最後のラインセンサーまで繰り返して電荷を重ねた後出\n力することによって、結果的に高速スキャンにおいても光量を十分に満足する画像\nを得ることができる。\n【００１１】\n本発明の背景技術は、大韓民国公開特許公報第２００９－００２３５７３号（２\n００９．０３．０５．公開、発明の名称：ＴＤＩ－ＣＣＤイメージセンサーを制御\nするための方法）に開示されている。\n【発明の概要】\n【発明が解決しようとする課題】\n【００１２】\nこのようなＴＤＩラインイメージセンサーの場合、各ラインのＣＣＤで蓄積され\nた電荷を隣接した次のラインのＣＣＤに並行移動により最後のラインまで移動させ\nて蓄積した後、最後のラインに蓄積された電荷を垂直移動させて信号処理部に出力\nすることによって、ライン単位で各セルに対して順次データを処理することができ\nるようにする。\n【００１３】\n前記において、ＣＣＤに蓄積された電荷を隣接したラインに並行移動させる時は\n画像の移動と同期して並列に移動されるが、蓄積された電荷を信号処理部に出力す\nるために垂直移動させる時は停止した状態で一つずつ直列移動させて転送するため、\n垂直移動時に多くの時間が要されるという問題点がある。\n【００１４】\n特に、ＴＤＩラインイメージセンサーの場合、スキャン方向に並列に配列された\nラインの数よりは高い解像度のために、各ラインに沿って一列配列されたＣＣＤの\n数が相対的に多いため、ＴＤＩラインイメージセンサーを通じてイメージをスキャ\nンするために要される多くの時間が蓄積された電荷を垂直移動させて出力すること\nに起因する問題点がある。\n【００１５】\n本発明は前記のような問題点を改善するために創出されたもので、本発明の目的\nはＣＣＤ素子を通じてＴＤＩ（Ｔｉｍｅ  Ｄｅｌａｙ  Ｉｎｔｅｇｒａｔｉｏｎ）\n方式で電荷を蓄積するように画素部を構成し、出力部はＣＣＤで蓄積された各コラ\nムの電荷をＡＤ変換してメモリーバッファーに保存した後順次出力するように構成\nすることによって、ＣＣＤ素子とＣＭＯＳ素子の特性による解像度と転送速度を向\n上させるだけでなく、消費電力とノイズを低減させることができるようにしたＴＤ\nＩラインイメージセンサーを提供することである。\n【課題を解決するための手段】\n【００１６】\n本発明の一側面に係るＴＤＩラインイメージセンサーは、Ｍ個のＣＣＤが一列配\n列されたラインセンサーと、スキャン方向に並列にＮ個のラインセンサーが配列さ\nれてラインセンサーのコラム別に蓄積された電荷を並行方向に移動させて蓄積する\n画素部；および画素部に蓄積された電荷をコラム別に並列入力を受けてＡＤ変換し\nて保存した後順次出力する出力部を含むことを特徴とする。\n【００１７】\n本発明において出力部は、画素部に蓄積された電荷をコラム別に電荷保存ノード\nに並列入力を受けてそれぞれ増幅するためのＭ個の増幅器；増幅器から出力される\n各信号をＡＤ変換するＭ個のＡＤ変換器；およびＡＤ変換器の出力を保存して順次\n出力するメモリーバッファー；を含むことを特徴とする。\n【００１８】\n本発明において増幅器は、ソースフォロワ増幅器であることを特徴とする。\n【発明の効果】\n【００１９】\n本発明に係るＴＤＩラインイメージセンサーは、ＣＣＤ素子を通じてＴＤＩ（Ｔ\nｉｍｅ  Ｄｅｌａｙ  Ｉｎｔｅｇｒａｔｉｏｎ）方式で電荷を蓄積するように画素\n部を構成し、出力部はＣＣＤで蓄積された各コラムの電荷をＡＤ変換してメモリー\nバッファーに保存した後順次出力するように構成することによって、ＣＣＤ素子と\nＣＭＯＳ素子の特性による解像度と転送速度を向上させるだけでなく消費電力とノ\nイズを低減させることができる。\n【発明を実施するための形態】\n【００２３】\n図１は本発明の一実施例に係るＴＤＩラインイメージセンサーを示したブロック\n構成図で、図２は本発明の一実施例に係るＴＤＩラインイメージセンサーの画素部\nの構造を示した図であり、図３は本発明の一実施例に係るＴＤＩラインイメージセ\nンサーで電荷の移動を説明するための図である。\n【００２４】\n図１と図２に図示された通り、本発明の一実施例に係るＴＤＩラインイメージセ\nンサーは画素部１０および出力部２０を含む。\n【００２５】\n画素部１０はＭ個のＣＣＤ１４が一列配列されたラインセンサ１２と、スキャン\n方向に水平にＮ個のラインセンサ１２が配列されて、ＴＤＩ方式でラインセンサ１\n２＿１～１２＿Ｎのコラム別に蓄積された電荷を水平方向に移動させて蓄積する。\n【００２６】\nすなわち、図３に図示された通り、各ＣＣＤ１４のＶ１、Ｖ２、Ｖ３電圧を順に\n制御することによって、ＣＣＤ１４に蓄積された電荷が隣接したＣＣＤ１４に移動\nされ、これによって電荷保存ノード（ＦＤ）に重ねて出力される。\n【００２７】\n画素部１０の構成は一般的なＴＤＩラインイメージセンサーの画素部の構成と対\n応すれるため、本実施例ではその具体的な構成に対する説明は省略する。\n【００２８】\n出力部２０は画素部１０に蓄積された電荷をコラム別に並列入力を受けてＡＤ変\n換して保存した後順次出力するように、増幅器２２、ＡＤ変換器２４およびメモリ\nーバッファー２６を含む。\n【００２９】\n増幅器２２は画素部１０で蓄積された電荷をコラム別に電荷保存ノード（ＦＤ）\nに並列入力を受けてそれぞれ増幅するために、一つのラインセンサ１２に配列され\nたＣＣＤ１４の個数に対応するようにＭ個を具備する。\n【００３０】\nこの時、増幅器２２は画素部１０の最後のラインセンサ１２＿Ｎから電荷が移動\nして蓄積された電荷保存ノード（ＦＤ）の電位によりターンオンされて電圧値を出\n力するソースフォロワ増幅器で構成することができる。\n【００３１】\nＡＤ変換器２４はＭ個の増幅器２２から出力される各信号をＡＤ変換する。\n【００３２】\nメモリーバッファー２６はＭ個のＡＤ変換器２４でデジタル信号に変換された画\n像信号を保存した後順次出力して信号処理部（図示されず）でライン別に画像信号\nを処理することができるようにする。\n【００３３】\nこのように構成されたＴＤＩラインイメージセンサーをスキャンして撮影すると、\nＴＤＩ方式で画素部１０の各ラインセンサ１２のＣＣＤ１４に蓄積された電荷はス\nキャンと同期して隣接したラインセンサ１２にコラム別に移動されて出力部２０の\n電荷保存ノード（ＦＤ）に出力される。\n【００３４】\n電荷保存ノード（ＦＤ）に蓄積された電荷は増幅器２２を通じて増幅された後、\nＡＤ変換されて信号（Ｓｉｇｎａｌ）として出力される。以後、リセットゲート（Ｒ\nＧ）を通じて電荷保存ノード（ＦＤ）をリセットドレイン（ＲＤ）に連結された電\n圧（ＶＤＤ）にリセット（Ｒｅｓｅｔ）させて次のラインセンサ１２の電荷の入力\nを受けることができるようにする。\n【００３５】\nこのように画素部１０をＣＣＤ素子によるＴＤＩ方式で構成することによって光\n量を十分に満足する高分解能の映像を得ることができる。\n【００３６】\nまた、出力部２０の電荷保存ノード（ＦＤ）に保存された電荷はＣＣＤ素子を通\nじて移動させるのではなく、増幅器２２を通じて増幅した後ＡＤ変換器２４でデジ\nタル信号に変換してメモリーバッファー２６に保存した後出力することによって、\nＣＭＯＳ素子によって集積度を向上させることができるだけでなく、少ない電力で\n転送速度を向上させることができる。\n【００３７】\n上述した通り、本発明の実施例によるＴＤＩラインイメージセンサーによれば、\nＣＣＤ素子を通じてＴＤＩ（Ｔｉｍｅ  Ｄｅｌａｙ  Ｉｎｔｅｇｒａｔｉｏｎ）方\n式で電荷を蓄積するように画素部を構成し、出力部はＣＣＤで蓄積された各コラム\nの電荷をＡＤ変換してメモリーバッファーに保存した後順次出力するように構成す\nることによって、ＣＣＤ素子とＣＭＯＳ素子の特性による解像度と転送速度を向上\nさせるだけでなく消費電力とノイズを低減させることができる。\n（別紙２）\n（第１欄１９～３０行）\n背景\nイメージングデバイスは、多くの用途に役立ちます。特に、遠隔地で動作する\n機器や、リアルタイム、又は、ほぼリアルタイムで画像データを送信する通信機\n器の分野では、光子を検知して電気信号を生成することができる光子検出器を含\nむフォーカルプレーンアレイが開発されている。このようなフォーカルプレーン\nアレイに使用される様々な技術のうち、電荷結合素子（CCD）は優れた光学性能を\n持つことが証明されている。そのため、高性能な光子検出器には CCD センサがよ\nく取り上げられる。\n（第１欄３１～３５行）\nまた、航空宇宙用センサの分野では、TDI CCD（時間遅延積分型電荷結合素子）\nが、センサを横切る画像を走査する、軌道上の動きと組み合わされた加算機能と、\nノイズの少ない電荷転送のために、軌道上での観測に非常に適しているとされて\nいる。\n（第１欄３６～４７行）\nしかし、CCD は比較的消費電力が大きいという特徴がある。消費電力が気にな\nる機器では、 CMOS （ Complementary  Metal  Oxide  Semiconductor 、原文の\n「Complimentary」は「Complementary」の誤記と認めた。）デバイスのような他の\nプロセスで形成されたデバイスが好ましい。特に、CMOS 技術を用いた低消費電力\nで高密度に実装された処理回路を製造することが要求されるその技術は発達し\nている。しかし、CMOS 光子センサは、CCD に比べてノイズが多く、一般的に光学\n性能も劣る。また、CMOS 光子センサのみでは、TDI（時間遅延積分）機能を実現す\nることが難しい。\n（第１欄４８～６０行）\nそのため、CCD 光子検出器の優れた光学性能と、CMOS プロセスにより可能とな\nる低消費電力及び高密度実装を組み合わせた光子センサの作成が望まれていた\nのである。しかし、1 枚の基板上で CCD 及び CMOS プロセスを組み合わせることは\n困難であることが分かった。このような困難は、処理温度や必要な酸化膜の厚さ\nが異なることを含む、両プロセス間の基本的に両立しがたいことから生じる。ま\nた、CCD 及び CMOS 両方の技術を用いて単一の基板上に製造されたデバイスは、電\n荷移動効率の悪さ及びプロセスが最適化されていないことによるノイズの多さ\nのため、不十分な画像品質が問題となる。\n（第１欄６１行～第２欄２行）\n両立しがたい製造プロセス技術を統合することをさけるために、第２のプロセ\nスを用いた第２の基板（CMOS 読み出しなど）を相互接続した第１のプロセスを用\nいた第１の基板（CCD 光子検出器など）に形成された構造を利用するデバイスが\n開発されてきた。このようなシステムでは、通常、画像を作成するために使用さ\nれる信号を得るために、検出器（第１）基板から電荷量を検知又は読み取り、次\nに読み出し及び処理（第２）基板上で電荷を増幅する。\n（第２欄３～７行）\nさらに、電荷の検出は、一般的に、特定の電荷の収集に対して 1 回だけ実行で\nきることに留意すべきである。また、CCD から増幅されていない信号やバッファ\nされていない信号を供給すると、多くの場合、劣化した信号をもたらすことにな\nる。\n（第２欄９～１２行）\n発明の概要\n本発明は、これらの問題及びその他の問題と、先行技術の欠点を解決すること\nに向けられている。\n（第２欄１３～２８行）\n本発明の少なくとも 1 つの実施形態は、列（パラレル）出力において、又は、\n近くで、CCD からデータを抽出し、その結果、電力を大量に消費するシリアルシ\nフトレジスタを取り除くことにより、CCD の電力損失を劇的に削減することがで\nきるという事実に基づいている。このように、列並列電圧出力を持つ CCD 光子検\n出器と、デジタル化やデータ処理を含む CMOS 読み出し回路を組み合わせること\nで、現状の技術に比べて大きな利点が得られる。本発明は、個別に製造された電\n圧出力を有する CCD 光子検出器と CMOS 読み出し回路を、単一の光検出システム\nに組み合わせることに関するものである。多くの場合、最新の技術を用いて検出\n器の基板と読み出し回路の基板を機械的及び電気的に結合することになる。なお、\n列を行と呼んだり、逆に行を列と呼んだりする場合がある。\n（第２欄２９～４９行）\n本発明の実施形態によれば、センスノードに関連付けられた第１の半導体基板\n上の電荷結合素子（CCD）光子検出器を含む光子センサシステムが提供される。第\n１の半導体基板のセンスノードは、第２の半導体基板上の読み出し回路に電気的\nに相互接続されている。特に、電荷結合素子のセンスノードは、電気的相互接続\nを介して読み出し回路に電圧信号を提供する。第１の半導体基板は、シリコン又\nは他の半導体材料で形成された構造を含んでいてもよく、一方、第２の半導体基\n板は、第１の半導体基板の構造とは異なる半導体構造を含んでいてもよい。本発\n明の実施形態によれば、電気的接続は、信号ラインを形成してもよく、特定の実\n施形態において第３の基板上に形成されてもよいバンプボンド、ワイヤ、ビア、\n又はトレースから構成されてもよい。本発明のさらなる実施形態によれば、第１\n及び第２の半導体基板は、直接又は第３の基板を介して、互いに機械的に相互接\n続されている。\n（第２欄５０～５９行）\n第１の半導体基板上の出力ノードとしても知られるセンスノードは、第２の半\n導体基板上の読み出し回路に信号が伝送される前に、第１又は光子検出器基板上\nの１又は複数のトランジスタにバッファされてもよい。一例として、１又は複数\nのトランジスタは、CCD（第 1 の半導体基板）上に形成されたソースフォロワから\nなる増幅器を構成する、又はその一部であってもよい。さらに一例として、１又\nは複数のトランジスタは、CCD 上に形成された電圧モード増幅器を構成する、又\nはその一部であってもよい。\n（第２欄６０行～第３欄３行）\nさらに他の実施形態によると、電荷から電圧への増幅器が CCD 上に設けられて\nもよい。本発明の他の実施形態によれば、センスノードからの電圧信号は、第１\nの半導体基板上で増幅されることなく、第２の半導体基板上の読み出し回路に渡\nされる。電圧信号を受け取る第２の半導体基板上の読み出し回路は、電圧増幅器、\n電圧比較器、バッファ、又はアナログデジタル変換器で構成されてもよい。さら\nに、センスノードの電圧は、相関二重サンプリングの使用を含む、様々な技術を\n用いて読み取られる。\n（第３欄４～２４行）\n本発明の実施形態によれば、光を検知する方法は、第 1 の半導体基板上に形成\nされた、又は第 1 の半導体基板からなる CCD を用いて光子を検出することに応答\nして電荷を生成することを含んでもよい。さらに、第 1 の半導体基板は、シリコ\nン半導体で構成されていてもよい。光子の検出に応答して生成された電荷の全部\n又は一部を含む、第 1 の電荷パケットとしても知られる第 1 の収集が、第１のポ\nテンシャルウェルに集められる。その後、第 1 のポテンシャルウェルに集められ\nた電荷の第１のパケット（収集）に関連する第 1 の電圧を読み取ることにより、\n電圧信号が生成される。第 1 の電圧信号は、第２の半導体基板上に形成された第\n1 の回路コンポーネントに提供され、第１の電圧信号は、第２の半導体基板上の\n第 1 の回路コンポーネントを含む回路を用いて処理される。本発明のさらに他の\n実施形態によれば、第２の電圧信号は、第１のポテンシャルウェルに蓄積した電\n荷の第 1 のパケットに関連する第２の電圧を読み取ることにより作成される。す\nなわち、第 1 の半導体基板上のポテンシャルウェルに蓄積した電荷の第 1 のパケ\nットに関連する電圧を複数回読み取ることができる。\n（第６欄５０行～第７欄４３行）\n図 6 は、本発明の実施形態に係るイメージングセンサアレイ 124 を構成する第\n1 の半導体基板 126 のいくつかの特徴を示す断面図である。図示するように、イ\nメージングセンサアレイ 124 は、半導体基板 126 に形成された複数の画素又は光\nを検出する手段 604 を含む。さらに、イメージングセンサアレイ 124 は、ノイズ\n性能を向上させるための読み出し又は合算ウェル 608 と、センスノード（出力ノ\nード）804 とを含む。そのセンスノード（出力ノード）804 から電圧信号が第 2 の\n半導体基板 130 に形成された読み出し回路 128（図 6 には示されていない）に提\n供されてもよい。さらに、センスノード 804 は、典型的には、フローティングデ\nィフュージョンへのコンタクトを有する。他の実施形態では、合算ウェル 608 を\n採用しなくてもよい。一般的に、そして当業者であれば理解できるように、各画\n素 604 は、感光領域を構成する。より詳細には、画素 604 に入射する光子に応答\nして、電荷が蓄積される。さらに、画素 604 の有効な感度範囲内では、蓄積され\nた電荷の量は、積分期間中に画素 604 で受け取った光子の数に依存する。また、\n当業者であれば理解できるように、図 6 に図示された画素 604 は、本発明の実施\n形態に係るイメージングセンサアレイ 124 に含まれるエリアアレイ又はサブアレ\nイ内のリニアアレイ又は 1 列（又は行）を構成してもよい。したがって、積分期\n間の後、収集された電荷は、1 つの画素 604 から直列に次の画素に転送され、最\n後に、合算ウェルが採用されていない実施形態では、最後のウェル 614 に転送さ\nれてもよい。他の実施形態では、電荷は、連続する積分期間中に、連続する画素\n604 に蓄積されてもよい。この蓄積された電荷の実質的にすべてが、その後、最\n後のウェル 614 に転送される。このプロセスは、当業者には TDI（時間遅延積分）\nとしても知られている。ここでも、ノイズ性能を向上させるために、センスノー\nド 804 の直前に合算ウェル 608 を使用してもよい。図 6 は、3 相クロッキングを\n示しているが、他の実施形態では、4 相又は別の数の相クロッキングを利用して\nもよい。より詳細には、電荷の各収集が最後のウェル 614 に蓄積されると、読み\n出し回路 128（図 6 には示されていない）に伝送される電圧信号 612 を読み出た\nめに、電荷は最後のウェル 614 からセンスノード 804 に移動させられる。あるい\nは、第 1 の半導体基板 126 上に増幅器（例えば、バッファ又は CTIA（Capacitance\nTransimpedance Amplifier））が設けられている実施形態では、電圧信号又は電荷\n信号がセンスノード 804 から読み出され、その後、増幅器の出力によって電圧信\n号 612 が供給されてもよい。一般に、画素間の電荷の移動は、転送ゲート 620 を\n用いて達成される。最後のゲート（出力ゲート）622 は、センスノードを最後の\nウェルから分離するように機能し、又はそれが存在する場合には、最後のゲート\n622 は、センスノードを合算ウェルから分離するように機能する。センスノード\n804 は、電圧信号 612 に隣接して描かれているが、本発明の実施形態に従って、\n中間回路が設けられてもよいことが理解できる。当業者であれば理解できるよう\nに、中間回路は、センスノード 804 と出力電圧信号 612 との間に介在して、出力\nの一部を形成してもよい。さらに、複数のセンスノード 804 が、画素 604 の列（行）\nに関連付けられてもよい。一実施形態では、センスノード 804 は、CCD の列（行）\nの両端に存在し、CCD の順方向又は逆方向の動作に使用されてもよい。\n（第７欄４４行～第８欄１３行）\n図 7 は、本発明の実施形態に係るハイブリッドイメージャ 120 のコンポーネン\nトを模式的に描いたものである。イメージングセンサアレイ 124 の感光領域を構\n成する画素 604 の 2 つの列（行）702a-b が描かれており、各列（行）702 はセン\nスノード 804 に相互接続されている。第 1 及び第 2 の相互接続 404a-b は、第 1 及\nび第 2 のセンスノード 804 からの電圧信号を、第 2 の半導体基板 130 上に形成さ\nれ、読み出し回路 128 の一部を構成するプリアンプ 708 の入力に供給する。図示\nされているように、各センスノード 804 は、単一のプリアンプ 708 と関連してい\nてもよいが、他の配置も可能である。さらに、プリアンプ 708 は電圧モード増幅\n器からなり、相互接続 404a-b によってセンスノード 804 からの電圧信号が供給\nされるので、1 つの電荷の収集の複数の測定値を提供するために、センスノード\n804 の電圧を複数回読み取ることができる。したがって、信号対雑音比を改善す\nるために、センスノード 804 内の、又はセンスノード 804 に関連する電荷の複数\nのサンプル（測定値）を取ることができる。また、1 つ又は複数の追加の増幅器\n712 が、読み出し回路 128 の一部として提供されてもよい。図 7 に示されるよう\nに、そのような追加の増幅器 712 への入力は、1 つ又は複数のプリアンプ 708 か\nらの出力で構成されてもよい。増幅器 712 が増幅器 708 のいずれかからその入力\nを選択的に受け取ることができるように、スイッチ 716 が設けられてもよい。こ\nの追加の増幅器 712 は、読み出し回路 128 に含まれる少なくとも 1 つの他の増幅\n器 708 から入力を受けるので、追加の増幅器 712 は、必ずしも電圧モードの増幅\n器でなくてもよい。追加の増幅器 712 からの出力は、次に、処理（例えば相関二\n重サンプリング（CDS）及びアナログデジタル変換を含む）、ディスプレイ又はス\nトレージのために、別の基板又は装置に関連する追加の回路に提供されてもよい。\nあるいは、そのような追加回路は、読み出し回路 128 の一部として提供されても\nよい。例えば、イメージングセンサアレイ 124 上の画素 604 によって収集された\n画像データを一時的又は長期的に保存するために、メモリが提供されてもよい。\n（第８欄１４～３５行）\n図 8 は、本発明の実施形態に従って電圧信号を提供するセンスノード 804 を含\nむハイブリッドイメージャ 124 の一部の概略図である。特に、図示された実施形\n態では、センスノード 804 は、ポテンシャルウェル 818 に重なるフローティング\nゲート 806 を構成する。隣接するポテンシャルウェル 812 からのポテンシャルウ\nェル 818 への電荷の転送は、転送ゲート又は CCD ゲートとしても時々知られる制\n御ゲート 816 を使用して制御されてもよい。特に、バイアスゲート 822 を使用し\nて、ポテンシャルウェル 818 を空乏状態に設定することができる。画素 604 の１\nつからの画像信号に関連付けられた電荷がポテンシャルウェル 818 に転送される\nと、ゲート 806 上の電圧変化が検知され得るように導入される。例えば、フロー\nティングゲート 806 からの電圧信号は、第１の半導体基板 126 上又は第２の半導\n体基板 130 上に形成された増幅器又はプリアンプ 820 に供給されてもよい。検知\nされた後、信号電荷パケットは、ポテンシャルウェル 818 から転送され、ダイオ\nード 830 及びダイオードドレイン 832 を介して除去されてもよいし、あるいは、\nノイズ低減のために複数のサンプルを可能にするためにフローティングゲート\n806 の下に残ってもよい。所望の数のサンプルが得られた後、電荷は、ダイオー\nドドレイン 832 を介して除去され得る。\n（第８欄４６～６０行）\n本発明の他の実施形態に従ったハイブリッドイメージャ 124 の部分が、図 9 に\n示されている。特に、図 9 は、図 8 に描かれたハイブリッドイメージャ 124 と異\nなっている。センスノード 804 からの電圧信号は、フローティングゲートとして\nも機能する電極 904 を使用するために供給される。電極（ゲート）904 の電圧は、\nリセットトランジスタ 908 によって決定される。また、センスノード 804 から電\n圧モードアンプ 820 への電圧信号を運ぶための信号ライン 906 には、リセットス\nイッチ又はトランジスタ 908 が関連付けられている。リセットスイッチ 908 及び\n／又は電圧モード増幅器 820 は、第 1 の半導体基板 126 又は第 2 の半導体基板\n130 のいずれかに形成されてもよい。検知された後（おそらく複数回）、信号電荷\nパケットは、ダイオードドレイン（図 9 には示されていない）を介して除去され\n得る。\n（第９欄２２～５１行）\n図 12 は、本発明の実施形態に係るハイブリッドイメージャ 120 の一部を模式\n的に示した図である。CCD イメージングセンサアレイ 124 は、複数のサブアレイ\n1204 にまとめられた複数の画素 604 を含む。画素 604 の各列（行）は、センスノ\nード 804a と関連していてもよい。さらに、サブアレイ 1204 からの双方向の出力\nをサポートするために、第 1 のセンスノード 804a が配置されている端部とは反\n対側の画素 604 の各列（行）の端部に第 2 のセンスノード 804b が設けられても\nよい。図示されているように、第 1 の半導体基板 126 上に形成された増幅器 1208\nは、各センスノード 804 に関連していてもよい。図面を明確にするために、画素\nのすべての列（行）が、関連付けられたセンスノード 804 又は増幅器 1208、又は\n図に関連して説明される他のコンポーネントと一緒に示されているわけではな\nい。当業者であれば理解できるように、増幅器 1208 は、センスノード 804 から検\n知された電圧と異なる出力電圧、又は比較するために増幅された出力電圧を提供\nする必要はない。したがって、電圧バッファされた出力を提供するために、増幅\n器 1208 は、ソースフォロワ又は他のバッファを構成してもよい。本発明の他の実\n施形態によれば、増幅器 1208 は、関連するセンスノード 804 から電荷信号を読み\n取り、増幅器の出力として電圧信号を提供してもよい。したがって、CCD イメー\nジングセンサアレイ 124 を構成する第 1 の半導体基板 126 上で、電荷から電圧へ\nの変換が行われてもよい。あるいは、CCD 撮像素子を構成する第 1 の半導体基板\n126 上の増幅器 1208 を省略してもよく、その場合は各センスノード 804 から直接\n電圧信号を読み出す。\n（第９欄５２行～第１０欄１２行）\nセンスノード 804 からの電圧信号は、センスノード 804 の増幅されていない電\n荷の収集から読み取られたものであっても、第 1 の半導体基板 126 上の増幅器\n1208 の出力から読み取られたものであっても、相互接続 404 によって第 2 の半導\n体基板 130 上に形成された読み出し回路 128 に提供される。例えば、第 1 の半導\n体基板 126 上の CCD イメージングセンサアレイ 124 の画素 604 からの電圧信号\nは、第 2 の半導体基板 130 上に形成された読み出し回路 128 の少なくとも一部を\n構成する電圧モードの増幅器又はプリアンプ 708 の入力に伝達される。増幅器 708\nは、図示された例では、その図において第 1 の半導体基板 126 の下にある第 2 の\n半導体基板 130 の一部に配置されているため、図 12 に点線を用いて示されてい\nる。当業者であれば理解できるように、電圧モード増幅器は、高い入力インピー\nダンス又は本質的に無限大の入力インピーダンスによって特徴付けられる。その\n結果、相互接続 404 によって増幅器 708 の入力に伝達されるようなセンスノード\n804 の電圧は、複数回サンプリング又は読み取ることができる。これは、センス\nノード 804 に直接接続された場合、センスノード 804 に収集された電荷を消耗し、\nしたがって、センスノード 804 から一度だけ読み取ることができるチャージモー\nドアンプとは対照的である。また、当業者であれば理解できるように、増幅器 708\nは、入力電圧と異なる、又は入力電圧と比較するために増幅された出力電圧を提\n供する必要はない。例えば、増幅器 708 は、ソースフォロワ又は他のバッファで\n構成されてもよい。\n（第１０欄１３～２０行）\n図 12 に示されているように、第 1 の半導体基板 126 は、ポテンシャル障壁を\n形成するための多数の手段、又は制御ゲート 816 を含んでもよい。当業者であれ\nば理解できるように、制御ゲート 816 は、収集された電荷を画素 604 から、又は\n画素 604 の列（行）から順次、センスノード 804 に移動させるために設けられて\nもよい。また、関連するセンスノード 804 をリセットするために、リセットスイ\nッチ 908 を第 1 の半導体基板 126 上に形成することができる。\n（第１０欄２１～５７行）\n前述のように、第 2 の半導体基板 130 上に形成された読み出し回路 128 は、増\n幅器又はプリアンプ 708 を含んでいてもよい。また、代替的又は追加的に、読み\n出し回路 128 は、1／f ノイズを含む低周波ノイズ成分を低減するために CDS 回路\n1000 を含んでいてもよい。双方向出力が提供される場合、画素 604 又は画素の列\n（行）に含まれる画素 604 に対する電圧信号が得られるセンスノード 804 は、第\n2 の半導体基板 130 に形成されたスイッチ 1212 を用いて選択されてもよい。追加\nの増幅は、列（行）増幅器 1216 によって提供されてもよい。これらの増幅器 1216\nは、差動増幅器又はシングルエンド増幅器で構成されてもよい。本発明の実施形\n態によれば、画素からの信号又は TDI 配置の多数の画素からの統合された信号は、\n次に、アナログデジタル変換器（ADC）1220 によって処理される。例として、ADC\nは、ランプ ADC 又はパイプライン ADC で構成されてもよい。データが ADC によっ\nてデジタル化された後、同じく第 2 の半導体基板 130 上に形成されたシリアライ\nザ 1224 によってデジタル処理され得る。その後、シリアライザからの出力は、第\n2 の半導体基板 130 から、例えばストレージやディスプレイのために、他の回路\nに渡すことができる。デジタルデータの転送は、デジタルデータリンク 1228 によ\nるものであってもよい。例えば、デジタルデータリンク 1228 は、LVDS（Low Voltage\nDifferential Signaling）リンクで構成されていてもよい。クロック生成は、第\n2 の半導体基板 130 上の読み出し回路 128 の一部として設けられたクロック生成\n回路 1232 によって行われてもよい。本発明の実施形態によれば、外部回路 1236、\n又は、第 1 の半導体基板 126 又は第 2 の半導体基板 130 のいずれにも形成されて\nいない回路を使用して、クロック信号を正しい電圧で CCD 検出アレイ 124 に結合\nしてもよい。他の実施形態では、外部回路 1236 も第 2 の半導体基板 130 上に形\n成されてもよい。多数の回路が第 2 の半導体基板 130 上又はその一部に形成され\nていると説明してきたが、これらの回路の一部又は全部を省略したり、他の基板\nに形成したりしてもよい。\n図８\n図９\n（別紙３）\n１  特開平２－１５９７３７号公報（乙５）\n(1)  「〔従来の技術〕\n固体撮像装置で検出した映像信号から各種色信号や輝度信号等を形成するた\nめに電荷転送デバイスより成るＣＣＤ遅延線が使用され、信号電荷の転送効率\n等の点で埋込チャンネルＣＣＤが用いられている。」（１頁右下欄３～８行）\n(2)  「次に第１０図に示す第３の従来例はフローティング・ゲート型アンプと呼\nばれ、特開昭６３−８８８６４号公報等に開示されている。原理を概略的に説明\nすると、第１０図において、ＢＣＣＤ１の終端に所定の直流電圧ＯＧが印加さ\nれるゲート電極４、フローティング・ゲート５、リセット用ゲート電極６、７\n及びドレインＤが順番に形成され、ドレイン端子は昇圧回路３の定電圧Ｖ ＤＤが\n印加され、リセット用ゲート電極６．７は所定タイミングのリセット信号φ Ｒに\n同期してオンとなることによりフローティング・ゲート５下の信号電荷をドレ\nインＤへ排出する。Ｑｌは電源電圧Ｖｃｃとフローティング・ゲート５との間に\n接続するリセット用トランジスタであり、所定タイミングのリセット信号ＲＳ\nＴに同期してオンとなることによりフローティング・ゲート５を電圧Ｖｃｃに\n等しい電位にリセットする。」（２頁右下欄４～２０行）\n(3)  「〔実施例〕\n以下本発明の一実施例を図面と共に説明する。\n第１図はＣＣＤ遅延線本体の終端部分の構造と信号出力手段を示す実施例構\n成図であり、第２図及び第３図は信号出力手段の詳細な回路構成を示す。\n第１図において、Ｐ形半導体基板１０の表面部分にＮ－形不純物のイオン注\n入層１１が形成され、更にゲート酸化膜を介して電荷転送用のゲート電極が積\n層されることで同図中の領域Ａに埋込チャネルＣＣＤ（ＢＣＣＤ）が形成され、\n該領域Ａは遅延素子の本体部分を構成している。\n（中略）\n次に、信号出力手段の構成を説明するに、２０はフローティング・ゲート１\n７に生じる電圧を検出するポテンシャル検出回路であり、第２図に示すボルテ\nージ・フォロワ型回路または第３図に示すようなスイッチト・キャパシタ積分\n器を備えた回路から形成されている。\n即ち、第２図に示す回路にあっては、フローティング・ゲート１７にゲート\n接点が接続すると共にソース接点が電源端子Ｖ ｃｃに接続するＭＯＳ型トラン\nジスタＱｓ、ゲート接点にリセット信号ＲＳＴが印加されることにより該ゲー\nト接点と電源端子Ｖ ｃｃ間を開閉するように接続されたＭＯＳ型トランジスタ\nＱ６、トランジスタＱ５のドレイン接点にソース接点が接続すると共にドレイン\n接点がアース端子に接続し且つゲート接点に所定のバイアス電圧Ｖ ＧＳが印加\nされるＭＯＳ型トランジスタＱ６を備え、更にトランジスタＱ５のドレイン接点\nがバッファ・アンプＡＭＰ１を介してアナログ・スイッチＳＷ１に接続し、ア\nナログ・スイッチＳＷ１の出力接点が容量素子Ｃ１を介してアース端子に接続\nすると共に、バッファ・アンプＡＭＰ２を介して出力端子ＯＵＴに接続してい\nる。\nここで、リセット信号ＲＳＴは所定のタイミングでフローティング・ゲート\n１７を電源端子Ｖｃｃの電位にリセットするためにあり、アナログ・スイッチＳ\nＷ１はサンプル・ホールド信号ＳＨに同期して開閉動作することにより容量素\n子Ｃ１にフローティング・ゲート１７の電圧をサンプル・ホールドさせ、更に、\n容量素子Ｃ１に保持された電圧をバッファ・アンプＡＭＰ２を介して出力端子\nＯＵＴに発生させることにより、フローティング・ゲート１７に生じたポテン\nシャルの変化を電圧の変化として出力させる。」（４頁左上欄３行～左下欄１６\n行）\n(4)  「  次にかかる構成の実施例の作動を第５図のタイミング・チャート及び第\n６図のポテンシャル・プロフィールに基づいて説明する。尚、第６図は第１図\nの構造説明図に対応し且つ第５図の適宜の時点におけるポテンシャル・プロフ\nィールを示す。\nまず、転送クロック信号φ１、φ２に同期して所定周期で転送されてくる各信\n号電荷を読取るために各周期の最初にフローティング・ゲート１７を所定電位\nにリセットする。例えば、或る周期における時点ｔ１においてリセット信号ＲＳ\nＴを一時的に“Ｈ”レベルにすることにより、第２図の回路にあってはトラン\nジスタＱ４を導通にして電源電圧Ｖｃｃ（例えば、５ボルト）の電位にリセット\nし、第３図の回路にあってはアナログ・スイッチＳＷ２を導通にしてバイアス\n電圧ＶＢ（例えば、３ボルト）の電位にリセットする。更に、リセット信号ＲＳ\nＴと同位相で反転する矩形（例えば、０ボルトと５ボルト）の制御信号φ ＲＳＴ\nにより、時点ｔ１においては第６図（ａ）に示すようにゲート電極１８下のポテ\nンシャル障壁を下げてフローティング・ゲート１７下の不要電荷を不純物層１\n９へ廃棄する。そして、リセット信号ＲＳＴと制御信号φＲＳＴが再び“Ｌ”レベ\nルになると、フローティング・ゲート１７は高インピーダンス状態で初期化電\n位に保持され、ゲート電極１８下のポテンシャル障壁は高くなる。\n尚、この初期化の時点ｔ１では第６図（ａ）に示すように、最も出力側に位置\nする信号電荷ｑ１がゲート電極１４、１５下に転送され、次の信号電荷ｑ２がゲ\nート電極３０下に転送され、次の信号電荷ｑ３がゲート電極２６下に転送され\nる関係になる。\n次に、時点ｔ２において、クロック信号φ１Ａ及びφ２Ｂが“Ｌ”レベル、クロ\nック信号φ２Ａがマイナスの“Ｌ”レベルとなることにより、第６図（ｂ）に示\nすように、ゲート電極２９、３０、１４、１５下のポテンシャルが浅くなるの\nで、信号電荷ｑ１がゲート電極１６下のポテンシャル障壁を越えてフローティ\nング・ゲート１７下へ転送されると共に、信号電荷ｑ２がゲート電極３１、１３\n及び不純物層１２下に転送される。その結果、フローティング・ゲート１７の\n電位が信号電荷ｑ１に比例して変化し、第２図の回路の場合にはこのフローテ\nィング・ゲート１７の電位に相当する電圧信号ＳＣ１がバッファ・アンプＡＭＰ\n１の出力接点に発生し、第３図の回路の場合にはフローティング・ゲート１７\nの電位に相当する電圧が容量素子Ｃ３に保持されると同時に差動増幅器ＡＭＰ\n３の出力接点に該保持電圧に等しい電圧信号ＳＣ１が発生する。\n次に、時点ｔ３において、クロック信号φ１Ａが“Ｈ”レベルとなることによ\nりゲート電極１４下に信号電荷ｑ２が転送され、更に時点ｔ４においてクロツク\n信号φ２Ｂが“Ｈ”レベルとなることによりゲート電極１５下へも信号電荷ｑ２\nを転送すると同時に、クロツク信号φ１、φ２に同期してＢＣＣＤより転送され\nてくる次の１ピクセル分の信号電荷ｑ３をゲート電極２９、３０下へ転送する。\n更に時点ｔ３～ｔ４の間でサンプル・ホールド信号ＳＨが“Ｈ”レベルとなる\nことで、第２図の回路にあっては出力信号ＳＣ１を容量素子Ｃ１に保持させ、第\n３図の回路にあっては出力信号ＳＣ１を容量素子Ｃ３に保持させ、そして夫々の\n回路とも該保持電圧に比例した信号Ｓ０を出力端子ＯＵＴに発生させる。\nこのようにゲート電極１４、１５下まで転送されている信号電荷ｑ１の読出\nしは上記時点ｔ１～ｔ４の処理で完了する。\n次に、時点ｔ５において、リセット信号ＲＳＴを“Ｈ”レベルにすると共に制\n御信号φＲＳＴを“Ｈ”レベルにすることによって、第６図（ｄ）に示すように、\nゲート電極１８下のポテンシャル障壁の高さを下げると同時にフローティン\nグ・ゲート１７下のポテンシャルを所定の初期レベルに設定して信号電荷ｑ１\nを不純物層１９へ廃棄し、第６図（ａ）に示したのと同様に初期化が行われる。\n更に時点ｔ５では信号φ１Ａを“Ｌ”レベルにすることにより信号電荷ｑ２をゲ\nート電極１５下へのみ移し、更に時点ｔ ６において信号φ２Ｂを“Ｌ”レベルと\nすることにより信号電荷ｑ２をフローティング・ゲート１７下へ転送する。\nそして、時点ｔ６においてフローティング・ゲート１７へ転送された信号電荷\nｑ２が上記信号電荷ｑ１と同様に検出され、該信号電荷ｑ２に相当する電圧信号\nＳ０が出力される。このようにして信号電荷ｑ２の読取り処理が完了する。\n尚、時点ｔ１においてゲート電極２６下に在った信号電荷ｑ ３は時点ｔ１～ｔ\n６の期間中にゲート電極３０下まで転送され上記同様の読出し処理がなされる。\nこのような作動はＢＣＣＤのクロック信号φ１、φ２の周期に同期して繰り返\nされ、遅延した１ステージ毎の信号を出力することができる。」（５頁右下欄５\n行～６頁右下欄１８行）」\n(5)  第１図\n第２図\n第５図\n第６図\n２  特開平７－１６１９６９号公報（乙６）\n【０００２】\n【従来の技術】ＣＣＤにおいては信号電荷を低雑音検出及び増幅することが要求\nされる。ＣＣＤの電荷検出装置の代表的なものとしては、フローティング・デ\nィフュージョン・アンプ（Floating Diffusion Amplifier 以下ＦＤＡと略記）\nとフローティング・ゲート・アンプ（Floating Gate Amplifier 以下ＦＧＡと\n略記）があった。ＦＤＡは最も普及しているものであり、図９にＦＤＡを用い\nた従来のＣＣＤ装置の全体構成を示す。フォトダイオード（ＰＤ）90 に入射し\nた光子は、電荷に変換されＰＤ90 内に蓄積される。一定時間後、信号電荷はＶ\nＣＣＤ91 に読み出され、ＨＣＣＤ92 を経てＦＤＡ93 に入力され、電圧として\n検出される。このようなＦＤＡでは、リセット雑音が発生するという問題があ\nった。一方ＦＧＡには、非破壊でリセット雑音のない増幅器を実現可能である\nという特徴があった。\n【０００４】図１０は従来のＦＧＡの寄生容量を示す図であり、フローティング\nゲート（ＦＧ）95 下に信号電荷Ｑが入力した場合の断面の形状を示している。\nSi 基板上にゲート酸化膜 96 をはさんで、ポリシリコンによってＦＧ95 が形成\nされる。SiO2 で絶縁膜を形成後、アルミニウムやタングステンによってバイア\nスゲート 94 が形成される。この時Ｃ１は信号電荷ＱとＦＧ95 間容量、Ｃ２は\nＦＧ95 とＢＧ94 間容量、Ｃ３は信号電荷ＱとＰ型基板間の空乏層容量、Ｃ４は\nＦＧ95 と P+領域（チャンネル・ストッパとして機能）間容量、Ｃ５はＭＯＳト\nランジスタ（以下Ｔｒと略記）の入力容量である。ＭＯＳＴｒはソースフォロ\nワ（図示せず）を構成し、信号電圧を低出力インピーダンスに変換して出力す\nる。つまりＦＧ95 は電荷検出用ゲートと初段Ｔｒのゲートを兼ねたことになる。\nこのような寄生容量が存在した状態で、ＦＧ95 下に信号電荷Ｑが入力された場\n合、ＦＧ95 には（１）式にしたがってΔＶだけの電圧変化が現れる。\n【０００７】図１１は従来のＦＧＡ周辺の平面図と断面図であり、ＨＣＣＤ92 上\nに形成されたゲートにφＨ１、φＨ２が印加されることにより信号電荷が転送\nされる。信号電荷は、アウトプットゲート（ＯＧ）97 を越えてＦＧ95 下に転送\nされ、電荷電圧変換が行われる。ＦＧ95 で検出された信号電荷Ｑは、ＦＤＡと\n同様に、リセットゲート（ＲＧ）98 によって、リセットドレイン（ＲＤ）99 に\n排出される。図１１より明らかなように、ＦＧ95 とＯＧ97、ＲＧ98 がオーバー\nラップしている。これはφＨ１、φＨ２が印加されたゲートと同様に、ＦＧ95\nを配置したためであり、ＦＧ95 とＯＧ97 間にＣ６、ＦＧ95 とＲＧ98 間にＣ７\nの容量が新たに付加されている。したがって従来では、ＦＧＡの感度はＦＤＡ\nに比較して４～５割低くなっていた。\n【００３２】次に、本発明の第５の実施例について、図面を参照しながら説明す\nる。図５は本発明の第５の実施例におけるＦＧＡ周辺の断面図、ポテンシャル\n図とタイミングチャートである。第５の実施例の特徴は、リセットゲートを形\n成せず、リセットドレインにφＨ１と同相のパルスを印加することでリセット\n動作を行うことにある。図５（ａ）は断面図であり、リセットゲートを取り除\nいた構成になっている。ＦＧ30 とＲＤ99 間には間隙が存在し、ＢＧ94 もこの\n間隙を覆いつくしてはいない。この状態でのポテンシャル図が図５（ｂ）であ\nり、ＲＤ99 にローレベルの駆動信号（ゼロではない）が印加された場合、ＦＧ\n30 とＲＤ99 間にはポテンシャルギャップが存在する。\n【００３３】図５（ｃ）はタイミングチャートであり、φＨ１、φＲＤ（リセッ\nトドレインに印加する信号）の関係を示している。図５（ｂ）ではｔ１での状\n態を実線で、ｔ２での状態を破線で示している。ｔ２にてハイレベル信号（Ｖ\n３）が加えられるためポテンシャルギャップが消滅し、既に（ｔ１）ＦＧ30 下\nに転送されてきた信号電荷ＱはＲＤ99 に吸収される（リセットされる）。この\n時φＨ１、φＲＤは同相であるが、駆動信号のハイレベル（Ｖ２、Ｖ３）は異\nなっている。従来のリセットパルス幅は、φＨ１のハイ期間の半分程度にする\n必要があったが、第５の実施例ではφＨ１と同等でよいため駆動回路が簡単に\nなる。またリセットゲートが存在しないため、余分な寄生容量を削減でき電荷\n検出感度も向上する。なお第５の実施例をＦＤＡに適用しても同様の効果が得\nられるのは言うまでもない。\n【００３４】次に、本発明の第６の実施例について、図面を参照しながら説明す\nる。図６は本発明の第６の実施例におけるＦＧＡ周辺の断面図、ポテンシャル\n図とタイミングチャートである。第６の実施例の特徴は、ＯＧ97 に隣接するφ\nＨ１Ｌ（ＨＣＣＤの最終ゲート）に印加する信号振幅を、他のφＨ１に印加す\nる信号振幅より大きくすることにある。\n【００３５】図６（ａ）は断面図であるが、φＨ１の最終段のみに別信号を加え\nる構成とすることが従来と異なる。図６（ｃ）はタイミングチャートであり、\n図６（ａ）に示す構成の電荷検出装置に供給する信号である。また図６（ｂ）\nはこの時のポテンシャル図である。φＨ１、φＨ２には信号振幅がＶ４となる\nパルスを印加し、φＨ１Ｌには信号振幅Ｖ５なるパルスが印加される（Ｖ４＜\nＶ５）。φＨ１Ｌの信号振幅が大であるため、ＯＧ97 電位を従来より低く設定\nしてもＣＣＤは動作可能である。したがってＢＧ94、ＦＧ30 の電位を下げても\n動作可能であるため、リーク電流の発生は大幅に抑制され、ＦＧ電位の変動も\nほとんどなくなる。なお第６の実施例をＦＤＡに適用しても動作可能なことは\n言うまでもない。\n【図５】\n【図６】\n３  特開２００８－６００９７号公報（乙７）\n【０００３】\nＦＤ以外の主要な電荷検出方式としてフローティングゲート（以下ＦＧという、\nＦＤは Floating Gate の略）方式がある。ＦＧ方式は主にＣＣＤ素子の電荷検出\n部として用いられていて、例えばＣＣＤ撮像素子の水平ＣＣＤ終端部において、\nある電位にリセットされた電荷検出用フローティングゲート(Floating  Gate)下\nのＣＣＤチャネルに信号電荷を転送することで、信号電荷量に応じてＦＧ電位が\n変化し、このＦＧが出力ＭＯＳＦＥＴ（ＦＥＴ：Field Effect Transistor ）の\nゲートに接続された構造をなしており、出力ＭＯＳＦＥＴのチャネル電流が信号\n量に応じて変調されることを原理としている。本方式ではＦＧ部リセット用トラ\nンジスタが接続されていることやＦＧ部面積の関係から、上記ＦＤ方式にくらべ\n電荷検出容量が大きくなり易く、高変換効率の電荷検出部を得られにくい。しか\nしながら後段の出力部動作電圧を低く設定し易いことや非破壊読み出しである\nことから複数個のＦＧを並べて検出回路のＳＮを向上させる手段をとれる等の\nメリットがある。\n【００１３】\nまず、固体撮像装置の概要を、ＣＣＤ型固体撮像装置を一例として説明する。\n図３に示すように、固体撮像装置（ＣＣＤ型固体撮像装置）１は、入射光を光電\n変換する光電変換部１１と、光電変換部１１で光電変換して得られた電荷を垂直\n転送する垂直転送部１２とを備えたイメージ部１３と、垂直転送された信号電荷\nを出力側に水平転送する水平転送部１４と、水平転送部２４より出力された信号\n電荷を電圧に変換し増幅する出力部１５が備えられている。\n【００１４】\n上記出力部１５の詳細は、図１および図２に示すように、半導体基板１０には、\n水平転送部（例えば水平転送ＣＣＤ）１４が形成されている。この水平転送部１\n４は、半導体基板１０に形成されたチャネル領域２１上に絶縁膜２２を介して転\n送ゲート２３が配列された構成となっており、各転送ゲート２３が図示はしない\nが各垂直転送部に接続されている。上記水平転送部の出力側の半導体基板１０上\nには上記絶縁膜２２を介して出力ゲート（水平出力ゲート）２４、信号電荷検出\n部２５、リセットゲート２６が順に形成されている。上記信号電荷検出部２５は、\n例えば駆動トランジスタ３１で構成されている。\n【００１７】\nまた、上記リセットゲート２６は、上記コントロールゲート３５の信号電荷の\n進行方向側に間隔を配して設置されていることになる。上記リセットゲート２６\nの上記駆動トランジスタ３１とは反対側の上記半導体基板１０には、リセットド\nレイン２７が形成されている。\n【００１８】\n上記固体撮像装置１では、水平転送部１４を転送された信号電荷は水平出力ゲ\nート２４下のチャネル領域２１を通って、コントロールゲート３５下のチャネル\n領域２１に転送されると、信号電荷量に応じた電位変化が同チャネル領域２１に\n生ずる。このチャネル領域２１に生じた電位変化が容量結合で駆動トランジスタ\n３１のチャネル３２の電位を変調する。上記駆動トランジスタ３１の電流−電圧\n（Ｉ−Ｖ）特性はＭＯＳＦＥＴの電流−電圧（Ｉ−Ｖ）特性と同様なる傾向を示す。\nしたがって、チャネル領域２１が駆動トランジスタ３１のゲート電極部として機\n能する。よって、駆動トランジスタ３１を流れる電流が変調を受けて信号電圧に\n変換されて、ソースフォロワを通して、信号出力として外部に出力される。\n【００１９】\n本実施例では、信号電荷を読み出した後に、リセットゲート２６をＨｉｇｈに\nして、チャネル領域２１からリセットドレイン２７に電荷の吐き出しを行う。こ\nのリセット動作において、コントロールゲート３５に対してＬｏｗ側に電位を与\nえ、チャネル領域２１の電位を浅くし、チャネル領域２１からリセットゲート２\n６への完全転送を助長する動作とすることもできる。\n【００２０】\n上記固体撮像装置１では、信号電荷検出部２５が水平転送部１４と水平出力ゲ\nート２４を介して連続して形成され、信号電荷検出部２５からリセットゲート２\n６への電荷転送がＣＣＤ転送（完全転送）で行われる。そのためＫＴＣノイズや\nチャージシェアリング（Charge sharing）ノイズを持たないため、高感度化が可\n能になる。また、上記固体撮像装置１は、基本的にはＦＧ方式の固体撮像装置の\n一種であるものの、ＦＧ方式以上の高変換利得を得ることが可能である。\n【図１】\n【図３】\n"
}