TimeQuest Timing Analyzer report for DDS_RIKEN
Mon Mar 02 21:15:21 2015
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk_in0'
 13. Slow 1200mV 85C Model Setup: 'clk_system'
 14. Slow 1200mV 85C Model Hold: 'clk_in0'
 15. Slow 1200mV 85C Model Hold: 'clk_system'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in0'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_system'
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Slow 1200mV 85C Model Metastability Report
 21. Slow 1200mV 0C Model Fmax Summary
 22. Slow 1200mV 0C Model Setup Summary
 23. Slow 1200mV 0C Model Hold Summary
 24. Slow 1200mV 0C Model Recovery Summary
 25. Slow 1200mV 0C Model Removal Summary
 26. Slow 1200mV 0C Model Minimum Pulse Width Summary
 27. Slow 1200mV 0C Model Setup: 'clk_in0'
 28. Slow 1200mV 0C Model Setup: 'clk_system'
 29. Slow 1200mV 0C Model Hold: 'clk_in0'
 30. Slow 1200mV 0C Model Hold: 'clk_system'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in0'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_system'
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Slow 1200mV 0C Model Metastability Report
 36. Fast 1200mV 0C Model Setup Summary
 37. Fast 1200mV 0C Model Hold Summary
 38. Fast 1200mV 0C Model Recovery Summary
 39. Fast 1200mV 0C Model Removal Summary
 40. Fast 1200mV 0C Model Minimum Pulse Width Summary
 41. Fast 1200mV 0C Model Setup: 'clk_in0'
 42. Fast 1200mV 0C Model Setup: 'clk_system'
 43. Fast 1200mV 0C Model Hold: 'clk_in0'
 44. Fast 1200mV 0C Model Hold: 'clk_system'
 45. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in0'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_system'
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Fast 1200mV 0C Model Metastability Report
 50. Multicorner Timing Analysis Summary
 51. Clock to Output Times
 52. Minimum Clock to Output Times
 53. Board Trace Model Assignments
 54. Input Transition Times
 55. Signal Integrity Metrics (Slow 1200mv 0c Model)
 56. Signal Integrity Metrics (Slow 1200mv 85c Model)
 57. Signal Integrity Metrics (Fast 1200mv 0c Model)
 58. Setup Transfers
 59. Hold Transfers
 60. Report TCCS
 61. Report RSKM
 62. Unconstrained Paths
 63. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; DDS_RIKEN                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                 ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets        ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+
; clk_in0    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_in0 }    ;
; clk_system ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_system } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 329.16 MHz ; 250.0 MHz       ; clk_in0    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 448.43 MHz ; 402.09 MHz      ; clk_system ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in0    ; -2.038 ; -37.401       ;
; clk_system ; -1.230 ; -5.767        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.435 ; 0.000         ;
; clk_system ; 0.455 ; 0.000         ;
+------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------+--------+-----------------------------+
; Clock      ; Slack  ; End Point TNS               ;
+------------+--------+-----------------------------+
; clk_in0    ; -3.000 ; -43.149                     ;
; clk_system ; -1.487 ; -11.896                     ;
+------------+--------+-----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_in0'                                                                                    ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.038 ; count[3]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.959      ;
; -2.020 ; count[2]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.941      ;
; -1.929 ; count[0]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.850      ;
; -1.869 ; main_count[4]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.791      ;
; -1.868 ; main_count[4]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.790      ;
; -1.774 ; count[1]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.695      ;
; -1.760 ; main_count[4]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.681      ;
; -1.760 ; main_count[4]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.681      ;
; -1.760 ; main_count[4]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.681      ;
; -1.760 ; main_count[4]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.681      ;
; -1.760 ; main_count[4]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.681      ;
; -1.760 ; main_count[4]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.681      ;
; -1.661 ; main_count[3]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.583      ;
; -1.660 ; main_count[3]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.582      ;
; -1.613 ; count[0]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.534      ;
; -1.552 ; main_count[3]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.473      ;
; -1.552 ; main_count[3]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.473      ;
; -1.552 ; main_count[3]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.473      ;
; -1.552 ; main_count[3]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.473      ;
; -1.552 ; main_count[3]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.473      ;
; -1.552 ; main_count[3]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.473      ;
; -1.544 ; main_count[1]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 2.919      ;
; -1.528 ; main_count[2]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.450      ;
; -1.527 ; main_count[2]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.449      ;
; -1.495 ; main_count[5]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 2.870      ;
; -1.464 ; main_count[5]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.386      ;
; -1.463 ; main_count[5]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.385      ;
; -1.428 ; count[2]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.349      ;
; -1.425 ; main_count[1]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.347      ;
; -1.425 ; main_count[1]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.347      ;
; -1.422 ; count[0]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.343      ;
; -1.422 ; count[0]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.343      ;
; -1.422 ; main_count[4]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.796      ;
; -1.422 ; main_count[4]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.796      ;
; -1.420 ; main_count[1]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.794      ;
; -1.419 ; main_count[4]      ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.793      ;
; -1.419 ; main_count[2]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.340      ;
; -1.419 ; main_count[2]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.340      ;
; -1.419 ; main_count[2]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.340      ;
; -1.419 ; main_count[2]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.340      ;
; -1.419 ; main_count[2]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.340      ;
; -1.419 ; main_count[2]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.340      ;
; -1.418 ; main_count[4]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.792      ;
; -1.417 ; main_count[4]      ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.791      ;
; -1.415 ; main_count[1]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.789      ;
; -1.413 ; main_count[1]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.787      ;
; -1.406 ; main_count[4]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.327      ;
; -1.400 ; main_count[4]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.774      ;
; -1.377 ; main_count[4]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.298      ;
; -1.358 ; main_count[5]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.732      ;
; -1.353 ; main_count[5]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.727      ;
; -1.351 ; count[2]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.272      ;
; -1.351 ; main_count[5]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.725      ;
; -1.343 ; count[3]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.264      ;
; -1.340 ; main_count[4]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 2.715      ;
; -1.338 ; dds_io_update~reg0 ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.259      ;
; -1.336 ; main_count[5]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.257      ;
; -1.336 ; main_count[5]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.257      ;
; -1.336 ; main_count[5]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.257      ;
; -1.336 ; main_count[5]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.257      ;
; -1.336 ; main_count[5]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.257      ;
; -1.336 ; main_count[5]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.257      ;
; -1.325 ; count[2]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.246      ;
; -1.323 ; main_count[1]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.244      ;
; -1.323 ; main_count[1]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.244      ;
; -1.323 ; main_count[1]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.244      ;
; -1.323 ; main_count[1]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.244      ;
; -1.323 ; main_count[1]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.244      ;
; -1.323 ; main_count[1]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.244      ;
; -1.292 ; main_count[0]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.213      ;
; -1.262 ; main_count[0]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.184      ;
; -1.262 ; main_count[0]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.079     ; 2.184      ;
; -1.241 ; main_count[0]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.162      ;
; -1.239 ; main_count[2]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.160      ;
; -1.231 ; main_count[3]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.152      ;
; -1.228 ; count[1]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.149      ;
; -1.216 ; count[4]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.137      ;
; -1.214 ; main_count[3]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.588      ;
; -1.214 ; main_count[3]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.588      ;
; -1.211 ; main_count[3]      ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.585      ;
; -1.210 ; main_count[3]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.584      ;
; -1.209 ; main_count[3]      ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.583      ;
; -1.201 ; main_count[4]      ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 2.576      ;
; -1.198 ; main_count[3]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.119      ;
; -1.192 ; main_count[3]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.566      ;
; -1.189 ; main_count[0]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.110      ;
; -1.173 ; main_count[0]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.094      ;
; -1.173 ; main_count[0]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.094      ;
; -1.173 ; main_count[0]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.094      ;
; -1.173 ; main_count[0]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.094      ;
; -1.163 ; main_count[0]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 2.538      ;
; -1.152 ; count[3]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.073      ;
; -1.152 ; count[3]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.080     ; 2.073      ;
; -1.134 ; main_count[3]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.374      ; 2.509      ;
; -1.118 ; main_count[2]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.492      ;
; -1.116 ; main_count[2]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.490      ;
; -1.093 ; main_count[2]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.467      ;
; -1.081 ; main_count[2]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.455      ;
; -1.078 ; main_count[2]      ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.452      ;
; -1.076 ; main_count[2]      ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.373      ; 2.450      ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_system'                                                                        ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.230 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 2.152      ;
; -1.199 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 2.121      ;
; -1.087 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 2.009      ;
; -1.059 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.981      ;
; -0.983 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.905      ;
; -0.970 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.892      ;
; -0.958 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.880      ;
; -0.943 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.865      ;
; -0.909 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.831      ;
; -0.878 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.800      ;
; -0.874 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.796      ;
; -0.816 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.738      ;
; -0.803 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.725      ;
; -0.785 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.707      ;
; -0.760 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.682      ;
; -0.742 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.664      ;
; -0.678 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.600      ;
; -0.523 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.445      ;
; -0.486 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.408      ;
; -0.483 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.405      ;
; -0.479 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.401      ;
; -0.479 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.401      ;
; -0.474 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.396      ;
; -0.421 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.343      ;
; -0.410 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.332      ;
; -0.373 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.295      ;
; -0.348 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 1.270      ;
; -0.051 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 0.973      ;
; -0.028 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 0.950      ;
; 0.064  ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 0.858      ;
; 0.064  ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 0.858      ;
; 0.100  ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.079     ; 0.822      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_in0'                                                                                             ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.099      ; 0.746      ;
; 0.436 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.436 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.746      ;
; 0.448 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.098      ; 0.758      ;
; 0.454 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[2]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; par_data[6]              ; par_data[6]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; par_add[4]               ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.758      ;
; 0.485 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.777      ;
; 0.565 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 0.857      ;
; 0.578 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 2.781      ; 3.862      ;
; 0.687 ; main_count[1]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.451      ;
; 0.761 ; count[1]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.053      ;
; 0.763 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.527      ;
; 0.792 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.084      ;
; 0.812 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.104      ;
; 0.814 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.106      ;
; 0.814 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.106      ;
; 0.848 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.140      ;
; 0.852 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.144      ;
; 0.854 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.146      ;
; 0.903 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; -0.500       ; 2.781      ; 3.687      ;
; 0.946 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; -0.373     ; 0.785      ;
; 0.946 ; main_count[4]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.710      ;
; 0.968 ; main_count[1]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.732      ;
; 0.973 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.265      ;
; 0.973 ; main_count[0]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.737      ;
; 0.983 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.747      ;
; 0.984 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.748      ;
; 0.985 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.749      ;
; 0.988 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.280      ;
; 0.988 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.752      ;
; 0.997 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.289      ;
; 1.035 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.327      ;
; 1.061 ; main_count[0]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.825      ;
; 1.071 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.363      ;
; 1.073 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.365      ;
; 1.073 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.365      ;
; 1.091 ; main_count[0]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.855      ;
; 1.098 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.862      ;
; 1.112 ; main_count[0]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.876      ;
; 1.113 ; main_count[0]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.877      ;
; 1.114 ; main_count[0]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.878      ;
; 1.132 ; main_count[2]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.896      ;
; 1.138 ; main_count[0]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.902      ;
; 1.153 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.445      ;
; 1.153 ; main_count[3]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.917      ;
; 1.156 ; main_count[4]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.920      ;
; 1.159 ; main_count[1]            ; par_data[6]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.081      ; 1.452      ;
; 1.167 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.459      ;
; 1.167 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.931      ;
; 1.168 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.460      ;
; 1.168 ; main_count[3]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.932      ;
; 1.169 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.933      ;
; 1.175 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.467      ;
; 1.178 ; main_count[2]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.942      ;
; 1.184 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.476      ;
; 1.186 ; main_count[0]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.950      ;
; 1.187 ; main_count[0]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.081      ; 1.480      ;
; 1.192 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.484      ;
; 1.200 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.492      ;
; 1.200 ; main_count[2]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.964      ;
; 1.201 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.965      ;
; 1.201 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.493      ;
; 1.202 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.966      ;
; 1.206 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; -0.373     ; 1.045      ;
; 1.211 ; main_count[5]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.975      ;
; 1.214 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.506      ;
; 1.225 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 1.989      ;
; 1.232 ; main_count[0]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.524      ;
; 1.270 ; main_count[3]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.034      ;
; 1.286 ; main_count[2]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.050      ;
; 1.295 ; main_count[1]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.059      ;
; 1.298 ; main_count[1]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.590      ;
; 1.299 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.591      ;
; 1.307 ; main_count[1]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.599      ;
; 1.310 ; main_count[4]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.602      ;
; 1.315 ; main_count[2]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.607      ;
; 1.320 ; main_count[5]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.084      ;
; 1.332 ; main_count[0]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.624      ;
; 1.341 ; main_count[0]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.633      ;
; 1.352 ; count[1]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.644      ;
; 1.352 ; count[1]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.080      ; 1.644      ;
; 1.352 ; main_count[1]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.116      ;
; 1.354 ; main_count[3]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.118      ;
; 1.366 ; main_count[5]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.130      ;
; 1.368 ; main_count[5]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.132      ;
; 1.372 ; main_count[5]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.552      ; 2.136      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_system'                                                                        ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 0.746      ;
; 0.467 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 0.758      ;
; 0.526 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 0.817      ;
; 0.545 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 0.836      ;
; 0.810 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.101      ;
; 0.812 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.103      ;
; 0.833 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.124      ;
; 0.840 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.131      ;
; 0.900 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.191      ;
; 0.931 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.222      ;
; 0.954 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.245      ;
; 0.957 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.248      ;
; 0.959 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.250      ;
; 0.976 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.267      ;
; 0.983 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.274      ;
; 0.989 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.280      ;
; 0.999 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.290      ;
; 1.010 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.301      ;
; 1.072 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.363      ;
; 1.075 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.366      ;
; 1.084 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.375      ;
; 1.100 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.391      ;
; 1.109 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.400      ;
; 1.143 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.434      ;
; 1.187 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.478      ;
; 1.236 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.527      ;
; 1.237 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.528      ;
; 1.239 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.530      ;
; 1.398 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.689      ;
; 1.510 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.079      ; 1.801      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_in0'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[6]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.206  ; 0.426        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[6]                   ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.207  ; 0.427        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.208  ; 0.428        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.223  ; 0.443        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.225  ; 0.445        ; 0.220          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; 0.265  ; 0.453        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[3]                      ;
; 0.325  ; 0.545        ; 0.220          ; High Pulse Width ; clk_in0 ; Rise       ; count[4]                      ;
; 0.366  ; 0.554        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.367  ; 0.555        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.384  ; 0.572        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.385  ; 0.573        ; 0.188          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[6]                   ;
; 0.391  ; 0.391        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system|clk                ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]|clk                  ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[4]|clk                ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[6]|clk               ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_io_update~reg0|clk        ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[0]|clk             ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[1]|clk             ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[2]|clk             ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[3]|clk             ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[4]|clk             ;
; 0.406  ; 0.406        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[5]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_system'                                                           ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.247  ; 0.467        ; 0.220          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.345  ; 0.533        ; 0.188          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.480  ; 0.480        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.484  ; 0.484        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.515  ; 0.515        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.519  ; 0.519        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.767 ; 8.317 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.561 ; 7.348 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 8.351 ; 8.069 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 9.135 ; 8.883 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.961 ; 7.734 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 8.096 ; 7.870 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 8.495 ; 8.264 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.985 ; 7.752 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 7.196 ; 7.009 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 7.687 ; 7.495 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.753 ; 7.552 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.729 ; 7.523 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 8.883 ; 8.634 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 8.057 ; 7.876 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 9.135 ; 8.883 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 7.391 ; 7.167 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 7.724 ; 7.503 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 9.262 ; 8.755 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 9.262 ; 8.755 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.536 ; 8.085 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.295 ; 7.086 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 8.054 ; 7.779 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 6.945 ; 6.760 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.679 ; 7.457 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 7.809 ; 7.587 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 8.186 ; 7.961 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.702 ; 7.473 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 6.945 ; 6.760 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 7.416 ; 7.227 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.479 ; 7.282 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.456 ; 7.254 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 8.564 ; 8.321 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 7.771 ; 7.593 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 8.806 ; 8.560 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 7.101 ; 6.881 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 7.421 ; 7.204 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 8.987 ; 8.481 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 8.987 ; 8.481 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 346.74 MHz ; 250.0 MHz       ; clk_in0    ; limit due to minimum period restriction (max I/O toggle rate) ;
; 497.51 MHz ; 402.09 MHz      ; clk_system ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------+
; Slow 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in0    ; -1.884 ; -32.488       ;
; clk_system ; -1.010 ; -4.661        ;
+------------+--------+---------------+


+------------------------------------+
; Slow 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.388 ; 0.000         ;
; clk_system ; 0.402 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_in0    ; -3.000 ; -43.149                    ;
; clk_system ; -1.487 ; -11.896                    ;
+------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_in0'                                                                                     ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -1.884 ; count[3]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.814      ;
; -1.777 ; count[2]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.707      ;
; -1.720 ; count[0]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.650      ;
; -1.660 ; main_count[4]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.594      ;
; -1.660 ; main_count[4]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.594      ;
; -1.596 ; count[1]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.526      ;
; -1.518 ; main_count[4]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.451      ;
; -1.518 ; main_count[4]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.451      ;
; -1.518 ; main_count[4]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.451      ;
; -1.518 ; main_count[4]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.451      ;
; -1.518 ; main_count[4]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.451      ;
; -1.518 ; main_count[4]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.451      ;
; -1.484 ; main_count[3]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.418      ;
; -1.484 ; main_count[3]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.418      ;
; -1.422 ; count[0]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.352      ;
; -1.363 ; main_count[1]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.698      ;
; -1.363 ; main_count[2]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.297      ;
; -1.363 ; main_count[2]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.297      ;
; -1.342 ; main_count[3]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.275      ;
; -1.342 ; main_count[3]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.275      ;
; -1.342 ; main_count[3]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.275      ;
; -1.342 ; main_count[3]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.275      ;
; -1.342 ; main_count[3]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.275      ;
; -1.342 ; main_count[3]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.275      ;
; -1.323 ; main_count[5]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.658      ;
; -1.273 ; main_count[5]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.207      ;
; -1.273 ; main_count[5]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.207      ;
; -1.271 ; main_count[1]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.605      ;
; -1.266 ; main_count[4]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.600      ;
; -1.266 ; main_count[4]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.600      ;
; -1.263 ; main_count[4]      ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.597      ;
; -1.261 ; main_count[4]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.595      ;
; -1.261 ; main_count[4]      ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.595      ;
; -1.239 ; main_count[4]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.573      ;
; -1.238 ; main_count[1]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.572      ;
; -1.236 ; main_count[1]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.570      ;
; -1.221 ; main_count[2]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.154      ;
; -1.221 ; main_count[2]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.154      ;
; -1.221 ; main_count[2]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.154      ;
; -1.221 ; main_count[2]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.154      ;
; -1.221 ; main_count[2]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.154      ;
; -1.221 ; main_count[2]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.154      ;
; -1.215 ; main_count[4]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.148      ;
; -1.212 ; count[0]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.142      ;
; -1.211 ; count[0]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.141      ;
; -1.210 ; main_count[5]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.544      ;
; -1.204 ; count[2]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.134      ;
; -1.199 ; main_count[1]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.133      ;
; -1.199 ; main_count[1]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 2.133      ;
; -1.197 ; main_count[4]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.532      ;
; -1.182 ; main_count[4]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.115      ;
; -1.177 ; main_count[5]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.511      ;
; -1.175 ; main_count[5]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.509      ;
; -1.151 ; count[3]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.081      ;
; -1.130 ; main_count[5]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.063      ;
; -1.130 ; main_count[5]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.063      ;
; -1.130 ; main_count[5]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.063      ;
; -1.130 ; main_count[5]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.063      ;
; -1.130 ; main_count[5]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.063      ;
; -1.130 ; main_count[5]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.063      ;
; -1.123 ; main_count[1]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.056      ;
; -1.123 ; main_count[1]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.056      ;
; -1.123 ; main_count[1]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.056      ;
; -1.123 ; main_count[1]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.056      ;
; -1.123 ; main_count[1]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.056      ;
; -1.123 ; main_count[1]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.056      ;
; -1.118 ; count[2]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.048      ;
; -1.106 ; dds_io_update~reg0 ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.039      ;
; -1.094 ; count[2]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 2.024      ;
; -1.090 ; main_count[3]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.424      ;
; -1.090 ; main_count[3]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.424      ;
; -1.087 ; main_count[3]      ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.421      ;
; -1.085 ; main_count[3]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.419      ;
; -1.085 ; main_count[3]      ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.419      ;
; -1.077 ; main_count[0]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 2.010      ;
; -1.063 ; main_count[3]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.397      ;
; -1.061 ; count[1]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 1.991      ;
; -1.054 ; main_count[4]      ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.389      ;
; -1.049 ; count[4]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 1.979      ;
; -1.039 ; main_count[3]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.972      ;
; -1.039 ; main_count[2]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.972      ;
; -1.037 ; main_count[0]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 1.971      ;
; -1.037 ; main_count[0]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.068     ; 1.971      ;
; -1.033 ; main_count[3]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.966      ;
; -1.031 ; main_count[0]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.366      ;
; -1.021 ; main_count[3]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.333      ; 2.356      ;
; -1.018 ; main_count[0]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.951      ;
; -0.993 ; main_count[0]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.926      ;
; -0.993 ; main_count[0]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.926      ;
; -0.993 ; main_count[0]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.926      ;
; -0.993 ; main_count[0]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.926      ;
; -0.993 ; main_count[0]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.069     ; 1.926      ;
; -0.986 ; main_count[2]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.320      ;
; -0.984 ; main_count[2]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.318      ;
; -0.969 ; main_count[2]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.303      ;
; -0.966 ; main_count[2]      ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.300      ;
; -0.964 ; main_count[2]      ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.298      ;
; -0.963 ; count[3]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 1.893      ;
; -0.962 ; count[3]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.072     ; 1.892      ;
; -0.961 ; main_count[2]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.332      ; 2.295      ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_system'                                                                         ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; -1.010 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.940      ;
; -1.005 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.935      ;
; -0.886 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.816      ;
; -0.862 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.792      ;
; -0.802 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.732      ;
; -0.799 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.729      ;
; -0.786 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.716      ;
; -0.780 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.710      ;
; -0.757 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.687      ;
; -0.721 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.651      ;
; -0.717 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.647      ;
; -0.660 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.590      ;
; -0.643 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.573      ;
; -0.635 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.565      ;
; -0.596 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.526      ;
; -0.587 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.517      ;
; -0.516 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.446      ;
; -0.427 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.357      ;
; -0.408 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.338      ;
; -0.381 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.311      ;
; -0.370 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.300      ;
; -0.360 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.290      ;
; -0.339 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.269      ;
; -0.280 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.210      ;
; -0.269 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.199      ;
; -0.237 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.167      ;
; -0.214 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 1.144      ;
; 0.048  ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.882      ;
; 0.070  ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.860      ;
; 0.160  ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.160  ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.770      ;
; 0.185  ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.072     ; 0.745      ;
+--------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_in0'                                                                                              ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.388 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.086      ; 0.669      ;
; 0.389 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.389 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.669      ;
; 0.402 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[2]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.669      ;
; 0.404 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.085      ; 0.684      ;
; 0.405 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; par_data[6]              ; par_data[6]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; par_add[4]               ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.669      ;
; 0.417 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.684      ;
; 0.451 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.715      ;
; 0.528 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 0.792      ;
; 0.669 ; main_count[1]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.351      ;
; 0.676 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 2.536      ; 3.677      ;
; 0.684 ; count[1]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 0.951      ;
; 0.694 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.376      ;
; 0.739 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.003      ;
; 0.758 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.022      ;
; 0.759 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.023      ;
; 0.760 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.024      ;
; 0.796 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.060      ;
; 0.797 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.061      ;
; 0.803 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.067      ;
; 0.822 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; -0.500       ; 2.536      ; 3.323      ;
; 0.860 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; -0.331     ; 0.724      ;
; 0.861 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.128      ;
; 0.865 ; main_count[4]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.547      ;
; 0.881 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.148      ;
; 0.895 ; main_count[1]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.577      ;
; 0.927 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.609      ;
; 0.931 ; main_count[0]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.613      ;
; 0.935 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.202      ;
; 0.939 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.621      ;
; 0.941 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.623      ;
; 0.941 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.623      ;
; 0.963 ; main_count[0]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.645      ;
; 0.968 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.235      ;
; 0.986 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.668      ;
; 0.995 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.262      ;
; 1.005 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.272      ;
; 1.015 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.282      ;
; 1.017 ; main_count[0]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.699      ;
; 1.025 ; main_count[0]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.707      ;
; 1.032 ; main_count[4]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.714      ;
; 1.032 ; main_count[2]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.714      ;
; 1.043 ; main_count[0]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.725      ;
; 1.045 ; main_count[0]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.727      ;
; 1.045 ; main_count[0]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.727      ;
; 1.046 ; main_count[3]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.728      ;
; 1.056 ; main_count[2]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.738      ;
; 1.058 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.322      ;
; 1.074 ; main_count[2]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.756      ;
; 1.076 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.758      ;
; 1.076 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.758      ;
; 1.077 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.341      ;
; 1.078 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.760      ;
; 1.079 ; main_count[3]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.761      ;
; 1.080 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.762      ;
; 1.081 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.345      ;
; 1.084 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.348      ;
; 1.087 ; main_count[1]            ; par_data[6]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.352      ;
; 1.092 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.356      ;
; 1.098 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.362      ;
; 1.104 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; -0.331     ; 0.968      ;
; 1.105 ; main_count[0]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.370      ;
; 1.106 ; main_count[0]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.788      ;
; 1.111 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.072      ; 1.378      ;
; 1.113 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.377      ;
; 1.119 ; main_count[5]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.801      ;
; 1.140 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.404      ;
; 1.145 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.827      ;
; 1.149 ; main_count[0]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.413      ;
; 1.160 ; main_count[1]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.842      ;
; 1.161 ; main_count[3]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.843      ;
; 1.169 ; main_count[2]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.851      ;
; 1.187 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.451      ;
; 1.188 ; main_count[1]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.452      ;
; 1.199 ; main_count[2]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.463      ;
; 1.203 ; main_count[1]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.467      ;
; 1.208 ; main_count[5]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.890      ;
; 1.214 ; main_count[4]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.478      ;
; 1.220 ; main_count[3]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.902      ;
; 1.220 ; main_count[0]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.484      ;
; 1.235 ; main_count[0]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.499      ;
; 1.240 ; main_count[1]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.504      ;
; 1.241 ; main_count[4]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.069      ; 1.505      ;
; 1.249 ; main_count[1]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.931      ;
; 1.250 ; main_count[2]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.070      ; 1.515      ;
; 1.253 ; main_count[5]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.935      ;
; 1.255 ; main_count[5]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.487      ; 1.937      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_system'                                                                         ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.402 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.684      ;
; 0.486 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.753      ;
; 0.500 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 0.767      ;
; 0.748 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.015      ;
; 0.759 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.026      ;
; 0.777 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.044      ;
; 0.784 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.051      ;
; 0.837 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.104      ;
; 0.849 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.116      ;
; 0.872 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.139      ;
; 0.885 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.152      ;
; 0.888 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.155      ;
; 0.892 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.159      ;
; 0.896 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.163      ;
; 0.908 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.175      ;
; 0.910 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.177      ;
; 0.915 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.182      ;
; 1.003 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.270      ;
; 1.007 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.274      ;
; 1.012 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.279      ;
; 1.014 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.281      ;
; 1.022 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.289      ;
; 1.077 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.344      ;
; 1.094 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.361      ;
; 1.121 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.388      ;
; 1.154 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.421      ;
; 1.158 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.425      ;
; 1.275 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.542      ;
; 1.405 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.072      ; 1.672      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_in0'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_data[6]                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[6]                   ;
; 0.230  ; 0.446        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; 0.275  ; 0.459        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.276  ; 0.492        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.277  ; 0.493        ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; 0.317  ; 0.501        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[2]                    ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[1]                    ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[3]                    ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[5]                    ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[0]                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[3]                   ;
; 0.318  ; 0.502        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[4]                   ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[3]                      ;
; 0.321  ; 0.537        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[4]                      ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[3]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[4]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[5]                 ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_add[4]                    ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_data[6]                   ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; par_wr[0]                     ;
; 0.404  ; 0.404        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system|clk                ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]|clk                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]|clk                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]|clk                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]|clk                  ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]|clk                  ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[1]|clk  ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dac_wr_pin~reg0|clk           ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_io_update~reg0|clk        ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[0]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[1]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[2]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[3]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[4]|clk             ;
; 0.409  ; 0.409        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[5]|clk             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_system'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.215  ; 0.431        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.380  ; 0.564        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.485  ; 0.485        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.487  ; 0.487        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.512  ; 0.512        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.513  ; 0.513        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 7.852 ; 7.357 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 6.930 ; 6.622 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.669 ; 7.259 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 8.427 ; 7.996 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.276 ; 6.900 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 7.358 ; 7.019 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 7.791 ; 7.443 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.313 ; 6.978 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 6.569 ; 6.319 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 7.006 ; 6.749 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.074 ; 6.799 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.050 ; 6.776 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 8.178 ; 7.770 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 7.403 ; 7.096 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 8.427 ; 7.996 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 6.752 ; 6.471 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 7.088 ; 6.772 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 8.337 ; 7.750 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 8.337 ; 7.750 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 7.627 ; 7.134 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 6.669 ; 6.370 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 7.380 ; 6.982 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 6.323 ; 6.079 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.002 ; 6.636 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 7.081 ; 6.750 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 7.493 ; 7.156 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.037 ; 6.711 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 6.323 ; 6.079 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 6.742 ; 6.491 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 6.807 ; 6.539 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 6.785 ; 6.517 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 7.868 ; 7.472 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 7.123 ; 6.824 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 8.107 ; 7.688 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 6.467 ; 6.193 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 6.790 ; 6.482 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 8.065 ; 7.482 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 8.065 ; 7.482 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------+
; Fast 1200mV 0C Model Setup Summary  ;
+------------+--------+---------------+
; Clock      ; Slack  ; End Point TNS ;
+------------+--------+---------------+
; clk_in0    ; -0.349 ; -2.308        ;
; clk_system ; 0.022  ; 0.000         ;
+------------+--------+---------------+


+------------------------------------+
; Fast 1200mV 0C Model Hold Summary  ;
+------------+-------+---------------+
; Clock      ; Slack ; End Point TNS ;
+------------+-------+---------------+
; clk_in0    ; 0.176 ; 0.000         ;
; clk_system ; 0.188 ; 0.000         ;
+------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------+--------+----------------------------+
; Clock      ; Slack  ; End Point TNS              ;
+------------+--------+----------------------------+
; clk_in0    ; -3.000 ; -38.835                    ;
; clk_system ; -1.000 ; -8.000                     ;
+------------+--------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_in0'                                                                                     ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.349 ; count[3]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.298      ;
; -0.315 ; count[0]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.264      ;
; -0.313 ; count[2]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.262      ;
; -0.214 ; main_count[4]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.163      ;
; -0.214 ; main_count[4]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.163      ;
; -0.194 ; clk_system         ; clk_system            ; clk_system   ; clk_in0     ; 0.500        ; 1.116      ; 1.892      ;
; -0.192 ; main_count[4]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.140      ;
; -0.192 ; main_count[4]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.140      ;
; -0.192 ; main_count[4]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.140      ;
; -0.192 ; main_count[4]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.140      ;
; -0.192 ; main_count[4]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.140      ;
; -0.192 ; main_count[4]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.140      ;
; -0.164 ; count[1]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.113      ;
; -0.142 ; count[0]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.091      ;
; -0.128 ; main_count[3]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.077      ;
; -0.128 ; main_count[3]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.077      ;
; -0.087 ; main_count[3]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.035      ;
; -0.087 ; main_count[3]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.035      ;
; -0.087 ; main_count[3]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.035      ;
; -0.087 ; main_count[3]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.035      ;
; -0.087 ; main_count[3]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.035      ;
; -0.087 ; main_count[3]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 1.035      ;
; -0.079 ; main_count[1]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.028      ;
; -0.079 ; main_count[1]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.028      ;
; -0.072 ; main_count[2]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.021      ;
; -0.072 ; main_count[2]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.021      ;
; -0.066 ; count[2]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.015      ;
; -0.063 ; count[0]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.012      ;
; -0.063 ; count[0]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.012      ;
; -0.055 ; main_count[1]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.218      ;
; -0.054 ; count[2]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 1.003      ;
; -0.042 ; main_count[5]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.991      ;
; -0.042 ; main_count[5]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.991      ;
; -0.040 ; count[2]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.989      ;
; -0.037 ; main_count[2]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.985      ;
; -0.037 ; main_count[2]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.985      ;
; -0.037 ; main_count[2]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.985      ;
; -0.037 ; main_count[2]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.985      ;
; -0.037 ; main_count[2]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.985      ;
; -0.037 ; main_count[2]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.985      ;
; -0.035 ; main_count[5]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.198      ;
; -0.019 ; dds_io_update~reg0 ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.967      ;
; -0.019 ; main_count[1]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.181      ;
; -0.017 ; main_count[4]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.965      ;
; -0.007 ; main_count[4]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.169      ;
; -0.007 ; main_count[5]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.955      ;
; -0.007 ; main_count[5]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.955      ;
; -0.007 ; main_count[5]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.955      ;
; -0.007 ; main_count[5]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.955      ;
; -0.007 ; main_count[5]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.955      ;
; -0.007 ; main_count[5]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.955      ;
; -0.006 ; main_count[4]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.954      ;
; -0.005 ; main_count[0]      ; par_data[6]           ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.954      ;
; -0.005 ; main_count[0]      ; par_add[4]            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.954      ;
; -0.004 ; main_count[4]      ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.166      ;
; -0.004 ; main_count[1]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.952      ;
; -0.004 ; main_count[1]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.952      ;
; -0.004 ; main_count[1]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.952      ;
; -0.004 ; main_count[1]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.952      ;
; -0.004 ; main_count[1]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.952      ;
; -0.004 ; main_count[1]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.952      ;
; -0.003 ; main_count[4]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.165      ;
; -0.001 ; main_count[4]      ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.163      ;
; 0.001  ; count[3]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.948      ;
; 0.006  ; main_count[5]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.156      ;
; 0.009  ; main_count[4]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.153      ;
; 0.009  ; main_count[1]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.153      ;
; 0.012  ; main_count[1]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.150      ;
; 0.014  ; main_count[4]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.148      ;
; 0.016  ; main_count[0]      ; main_count[5]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.932      ;
; 0.020  ; count[1]           ; count[2]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.929      ;
; 0.023  ; main_count[0]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.925      ;
; 0.029  ; main_count[5]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.133      ;
; 0.032  ; main_count[5]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.130      ;
; 0.035  ; main_count[2]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.913      ;
; 0.037  ; main_count[3]      ; par_wr[0]             ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.911      ;
; 0.045  ; main_count[0]      ; main_count[4]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.903      ;
; 0.058  ; count[4]           ; clk_system            ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.891      ;
; 0.058  ; count[3]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.891      ;
; 0.070  ; main_count[4]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.093      ;
; 0.071  ; count[3]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.878      ;
; 0.074  ; main_count[0]      ; main_count[3]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.874      ;
; 0.074  ; main_count[0]      ; main_count[2]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.874      ;
; 0.074  ; main_count[0]      ; main_count[0]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.874      ;
; 0.074  ; main_count[0]      ; main_count[1]         ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.874      ;
; 0.079  ; main_count[3]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.083      ;
; 0.080  ; main_count[3]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.083      ;
; 0.082  ; main_count[3]      ; par_add[5]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.080      ;
; 0.083  ; main_count[3]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.079      ;
; 0.083  ; main_count[3]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.865      ;
; 0.084  ; main_count[2]      ; par_add[3]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.078      ;
; 0.085  ; main_count[3]      ; par_add[1]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.077      ;
; 0.086  ; main_count[3]      ; par_data[0]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.076      ;
; 0.089  ; main_count[3]      ; par_data[3]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.073      ;
; 0.102  ; count[1]           ; count[0]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.847      ;
; 0.103  ; count[1]           ; count[4]              ; clk_in0      ; clk_in0     ; 1.000        ; -0.038     ; 0.846      ;
; 0.103  ; main_count[4]      ; dds_master_reset~reg0 ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.060      ;
; 0.109  ; main_count[0]      ; par_add[2]            ; clk_in0      ; clk_in0     ; 1.000        ; 0.176      ; 1.054      ;
; 0.111  ; main_count[2]      ; dds_io_update~reg0    ; clk_in0      ; clk_in0     ; 1.000        ; -0.039     ; 0.837      ;
; 0.128  ; main_count[1]      ; par_data[4]           ; clk_in0      ; clk_in0     ; 1.000        ; 0.175      ; 1.034      ;
+--------+--------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_system'                                                                        ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.022 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.930      ;
; 0.054 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.898      ;
; 0.087 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.865      ;
; 0.090 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.862      ;
; 0.140 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.812      ;
; 0.141 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.811      ;
; 0.143 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.809      ;
; 0.166 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.786      ;
; 0.168 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.784      ;
; 0.175 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.777      ;
; 0.204 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.748      ;
; 0.207 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.745      ;
; 0.229 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.723      ;
; 0.244 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.708      ;
; 0.253 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.699      ;
; 0.260 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.692      ;
; 0.264 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.688      ;
; 0.325 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.627      ;
; 0.340 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.612      ;
; 0.343 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.609      ;
; 0.347 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.605      ;
; 0.357 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.595      ;
; 0.368 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.584      ;
; 0.368 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.584      ;
; 0.376 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.576      ;
; 0.397 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.555      ;
; 0.408 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.544      ;
; 0.541 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.411      ;
; 0.553 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.399      ;
; 0.593 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.359      ;
; 0.593 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.359      ;
; 0.602 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 1.000        ; -0.035     ; 0.350      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_in0'                                                                                              ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.176 ; dds_master_reset~reg0    ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[4]              ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[3]              ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_data[0]              ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[5]               ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[3]               ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[2]               ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.176 ; par_add[1]               ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.047      ; 0.307      ;
; 0.184 ; \process_1:main_count[0] ; \process_1:main_count[0] ; clk_in0      ; clk_in0     ; 0.000        ; 0.046      ; 0.314      ;
; 0.184 ; dds_io_update~reg0       ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.307      ;
; 0.184 ; par_wr[0]                ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.307      ;
; 0.185 ; count[4]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; count[2]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; count[3]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; count[1]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; dac_wr_pin~reg0          ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; \process_1:main_count[1] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; par_data[6]              ; par_data[6]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; par_add[4]               ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; count[0]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.314      ;
; 0.196 ; \process_1:main_count[1] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.318      ;
; 0.204 ; clk_system               ; clk_system               ; clk_system   ; clk_in0     ; 0.000        ; 1.168      ; 1.591      ;
; 0.231 ; main_count[5]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.354      ;
; 0.245 ; main_count[1]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.590      ;
; 0.270 ; main_count[5]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.616      ;
; 0.291 ; count[1]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.413      ;
; 0.317 ; main_count[4]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.440      ;
; 0.328 ; main_count[2]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.451      ;
; 0.329 ; main_count[3]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.452      ;
; 0.330 ; main_count[1]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.453      ;
; 0.330 ; main_count[4]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.675      ;
; 0.346 ; main_count[5]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.469      ;
; 0.347 ; main_count[1]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.693      ;
; 0.348 ; main_count[5]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.471      ;
; 0.352 ; main_count[0]            ; main_count[0]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.475      ;
; 0.361 ; main_count[0]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.706      ;
; 0.365 ; main_count[5]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.710      ;
; 0.372 ; main_count[4]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.717      ;
; 0.373 ; main_count[4]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.718      ;
; 0.374 ; main_count[4]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.719      ;
; 0.380 ; count[4]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.502      ;
; 0.384 ; main_count[0]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.730      ;
; 0.391 ; count[0]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.513      ;
; 0.392 ; main_count[2]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.737      ;
; 0.393 ; count[2]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.515      ;
; 0.404 ; main_count[0]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.750      ;
; 0.410 ; \process_1:main_count[0] ; \process_1:main_count[1] ; clk_in0      ; clk_in0     ; 0.000        ; -0.175     ; 0.319      ;
; 0.412 ; count[1]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.534      ;
; 0.419 ; main_count[3]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.764      ;
; 0.420 ; main_count[4]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.765      ;
; 0.431 ; count[0]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.553      ;
; 0.431 ; main_count[0]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.776      ;
; 0.433 ; count[0]                 ; count[3]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.555      ;
; 0.433 ; count[0]                 ; count[1]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.555      ;
; 0.438 ; main_count[0]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.783      ;
; 0.439 ; main_count[0]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.784      ;
; 0.440 ; main_count[2]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.785      ;
; 0.440 ; main_count[0]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.785      ;
; 0.441 ; main_count[0]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.786      ;
; 0.442 ; main_count[3]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.787      ;
; 0.443 ; main_count[3]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.788      ;
; 0.444 ; main_count[3]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.789      ;
; 0.446 ; main_count[2]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.791      ;
; 0.447 ; main_count[2]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.792      ;
; 0.447 ; main_count[2]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.792      ;
; 0.468 ; main_count[1]            ; par_data[6]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.591      ;
; 0.475 ; main_count[4]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.598      ;
; 0.475 ; main_count[1]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.821      ;
; 0.476 ; main_count[4]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.821      ;
; 0.478 ; main_count[3]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.601      ;
; 0.479 ; main_count[1]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.602      ;
; 0.484 ; main_count[2]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.830      ;
; 0.486 ; main_count[2]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.609      ;
; 0.488 ; main_count[1]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.611      ;
; 0.489 ; main_count[2]            ; main_count[4]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.612      ;
; 0.490 ; count[4]                 ; count[2]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.612      ;
; 0.491 ; main_count[0]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.614      ;
; 0.493 ; main_count[3]            ; par_data[4]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.838      ;
; 0.497 ; main_count[0]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.620      ;
; 0.499 ; main_count[2]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.845      ;
; 0.499 ; main_count[0]            ; main_count[1]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.622      ;
; 0.502 ; main_count[0]            ; main_count[2]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.625      ;
; 0.508 ; main_count[5]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.854      ;
; 0.509 ; main_count[1]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.854      ;
; 0.512 ; \process_1:main_count[0] ; dac_wr_pin~reg0          ; clk_in0      ; clk_in0     ; 0.000        ; -0.175     ; 0.421      ;
; 0.518 ; main_count[4]            ; par_wr[0]                ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.641      ;
; 0.522 ; main_count[1]            ; par_add[1]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.867      ;
; 0.523 ; main_count[1]            ; par_add[3]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.868      ;
; 0.524 ; main_count[1]            ; par_add[5]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.869      ;
; 0.526 ; main_count[3]            ; par_data[0]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.871      ;
; 0.531 ; main_count[4]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.654      ;
; 0.533 ; main_count[3]            ; par_add[2]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.879      ;
; 0.534 ; main_count[1]            ; par_data[3]              ; clk_in0      ; clk_in0     ; 0.000        ; 0.261      ; 0.879      ;
; 0.534 ; main_count[3]            ; dds_master_reset~reg0    ; clk_in0      ; clk_in0     ; 0.000        ; 0.262      ; 0.880      ;
; 0.540 ; main_count[2]            ; par_add[4]               ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.663      ;
; 0.541 ; count[1]                 ; count[4]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.663      ;
; 0.541 ; main_count[3]            ; main_count[5]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.664      ;
; 0.541 ; main_count[1]            ; dds_io_update~reg0       ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.664      ;
; 0.542 ; count[1]                 ; count[0]                 ; clk_in0      ; clk_in0     ; 0.000        ; 0.038      ; 0.664      ;
; 0.542 ; main_count[1]            ; main_count[3]            ; clk_in0      ; clk_in0     ; 0.000        ; 0.039      ; 0.665      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_system'                                                                         ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node       ; To Node         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+
; 0.188 ; LED_LE~reg0     ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; LED_SDI[0]~reg0 ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; count_serial[4] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; count_serial[3] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.307      ;
; 0.188 ; count_serial[2] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.307      ;
; 0.195 ; count_serial[0] ; count_serial[0] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.314      ;
; 0.216 ; count_serial[4] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.335      ;
; 0.223 ; count_serial[2] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.342      ;
; 0.330 ; count_serial[1] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.449      ;
; 0.333 ; count_serial[3] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.452      ;
; 0.342 ; count_serial[3] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.461      ;
; 0.352 ; count_serial[0] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.471      ;
; 0.374 ; count_serial[2] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.493      ;
; 0.378 ; count_serial[0] ; LED_SDI[0]~reg0 ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.497      ;
; 0.379 ; count_serial[1] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.498      ;
; 0.380 ; count_serial[1] ; count_serial[3] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.499      ;
; 0.382 ; count_serial[2] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.501      ;
; 0.383 ; count_serial[4] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.502      ;
; 0.385 ; count_serial[2] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.504      ;
; 0.388 ; count_serial[2] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.507      ;
; 0.390 ; count_serial[0] ; count_serial[2] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.509      ;
; 0.398 ; count_serial[0] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.517      ;
; 0.428 ; count_serial[3] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.547      ;
; 0.432 ; count_serial[3] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.551      ;
; 0.435 ; count_serial[3] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.554      ;
; 0.459 ; count_serial[1] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.578      ;
; 0.462 ; count_serial[0] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.581      ;
; 0.468 ; count_serial[1] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.587      ;
; 0.494 ; count_serial[4] ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.613      ;
; 0.512 ; count_serial[0] ; count_serial[1] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.631      ;
; 0.515 ; count_serial[0] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.634      ;
; 0.528 ; count_serial[1] ; count_serial[4] ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.647      ;
; 0.564 ; count_serial[4] ; LED_LE~reg0     ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.683      ;
; 0.588 ; LED_CLK~reg0    ; LED_CLK~reg0    ; clk_system   ; clk_system  ; 0.000        ; 0.035      ; 0.707      ;
+-------+-----------------+-----------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_in0'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk_in0 ; Rise       ; clk_in0                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; clk_system                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[0]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[1]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[2]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[3]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Rise       ; count[4]                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[2]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[3]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[4]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; main_count[5]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[1]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[2]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[3]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[4]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_add[5]                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[0]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[3]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[4]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_data[6]                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_in0 ; Fall       ; par_wr[0]                     ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[0]      ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_master_reset~reg0         ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[1]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[2]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[3]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[5]                    ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[0]                   ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[3]                   ;
; -0.293 ; -0.077       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[4]                   ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[0]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[1]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[2]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[3]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[4]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; main_count[5]                 ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_add[4]                    ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_data[6]                   ;
; -0.269 ; -0.053       ; 0.216          ; High Pulse Width ; clk_in0 ; Fall       ; par_wr[0]                     ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system                    ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]                      ;
; -0.226 ; -0.042       ; 0.184          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]                      ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[0]|clk  ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_master_reset~reg0|clk     ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[1]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[2]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[3]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[5]|clk                ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[0]|clk               ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[3]|clk               ;
; -0.071 ; -0.071       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[4]|clk               ;
; -0.051 ; -0.051       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|o               ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; \process_1:main_count[1]|clk  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_system|clk                ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[0]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[1]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[2]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[3]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; count[4]|clk                  ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dac_wr_pin~reg0|clk           ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; dds_io_update~reg0|clk        ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[0]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[1]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[2]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[3]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[4]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; main_count[5]|clk             ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_add[4]|clk                ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_data[6]|clk               ;
; -0.047 ; -0.047       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; par_wr[0]|clk                 ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|inclk[0] ;
; -0.039 ; -0.039       ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_in0 ; Rise       ; clk_in0~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_in0 ; Rise       ; clk_in0~input|i               ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; clk_system                    ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[0]                      ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[1]                      ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[2]                      ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[3]                      ;
; 0.825  ; 1.041        ; 0.216          ; High Pulse Width ; clk_in0 ; Rise       ; count[4]                      ;
; 0.868  ; 1.052        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; \process_1:main_count[1]      ;
; 0.868  ; 1.052        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dac_wr_pin~reg0               ;
; 0.868  ; 1.052        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; dds_io_update~reg0            ;
; 0.868  ; 1.052        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[0]                 ;
; 0.868  ; 1.052        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[1]                 ;
; 0.868  ; 1.052        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[2]                 ;
; 0.868  ; 1.052        ; 0.184          ; Low Pulse Width  ; clk_in0 ; Fall       ; main_count[3]                 ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_system'                                                            ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_CLK~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_LE~reg0                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_system ; Rise       ; count_serial[4]             ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]             ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]             ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]             ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]             ;
; 0.260  ; 0.444        ; 0.184          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0                ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0                 ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]             ;
; 0.335  ; 0.551        ; 0.216          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.440  ; 0.440        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; count_serial[4]|clk         ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.448  ; 0.448        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_system ; Rise       ; clk_system|q                ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|inclk[0] ;
; 0.550  ; 0.550        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; clk_system~clkctrl|outclk   ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_CLK~reg0|clk            ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_LE~reg0|clk             ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; LED_SDI[0]~reg0|clk         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[0]|clk         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[1]|clk         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[2]|clk         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[3]|clk         ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_system ; Rise       ; count_serial[4]|clk         ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 5.100 ; 4.872 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 4.025 ; 4.043 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 4.357 ; 4.390 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 4.722 ; 4.822 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.178 ; 4.202 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.251 ; 4.263 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 4.433 ; 4.497 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.210 ; 4.228 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 3.868 ; 3.870 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 4.094 ; 4.097 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 4.116 ; 4.122 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 4.108 ; 4.114 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 4.597 ; 4.687 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.251 ; 4.324 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.722 ; 4.822 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 3.527 ; 3.519 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 3.685 ; 3.699 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 4.925 ; 4.669 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 4.925 ; 4.669 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 4.999 ; 4.770 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 3.905 ; 3.920 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 4.224 ; 4.254 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 3.755 ; 3.754 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.056 ; 4.076 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.127 ; 4.135 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 4.299 ; 4.357 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.083 ; 4.098 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 3.755 ; 3.754 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 3.972 ; 3.973 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 3.993 ; 3.996 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 3.986 ; 3.989 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 4.455 ; 4.539 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.123 ; 4.191 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.574 ; 4.669 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 3.400 ; 3.391 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 3.552 ; 3.563 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 4.804 ; 4.547 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 4.804 ; 4.547 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.038  ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  clk_in0         ; -2.038  ; 0.176 ; N/A      ; N/A     ; -3.000              ;
;  clk_system      ; -1.230  ; 0.188 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS  ; -43.168 ; 0.0   ; 0.0      ; 0.0     ; -55.045             ;
;  clk_in0         ; -37.401 ; 0.000 ; N/A      ; N/A     ; -43.149             ;
;  clk_system      ; -5.767  ; 0.000 ; N/A      ; N/A     ; -11.896             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 8.767 ; 8.317 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 7.561 ; 7.348 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 8.351 ; 8.069 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 9.135 ; 8.883 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 7.961 ; 7.734 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 8.096 ; 7.870 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 8.495 ; 8.264 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 7.985 ; 7.752 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 7.196 ; 7.009 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 7.687 ; 7.495 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 7.753 ; 7.552 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 7.729 ; 7.523 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 8.883 ; 8.634 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 8.057 ; 7.876 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 9.135 ; 8.883 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 7.391 ; 7.167 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 7.724 ; 7.503 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 9.262 ; 8.755 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 9.262 ; 8.755 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; dac_wr_pin       ; clk_in0    ; 4.999 ; 4.770 ; Fall       ; clk_in0         ;
; dds_io_update    ; clk_in0    ; 3.905 ; 3.920 ; Fall       ; clk_in0         ;
; dds_master_reset ; clk_in0    ; 4.224 ; 4.254 ; Fall       ; clk_in0         ;
; dds_port[*]      ; clk_in0    ; 3.755 ; 3.754 ; Fall       ; clk_in0         ;
;  dds_port[2]     ; clk_in0    ; 4.056 ; 4.076 ; Fall       ; clk_in0         ;
;  dds_port[9]     ; clk_in0    ; 4.127 ; 4.135 ; Fall       ; clk_in0         ;
;  dds_port[10]    ; clk_in0    ; 4.299 ; 4.357 ; Fall       ; clk_in0         ;
;  dds_port[11]    ; clk_in0    ; 4.083 ; 4.098 ; Fall       ; clk_in0         ;
;  dds_port[12]    ; clk_in0    ; 3.755 ; 3.754 ; Fall       ; clk_in0         ;
;  dds_port[13]    ; clk_in0    ; 3.972 ; 3.973 ; Fall       ; clk_in0         ;
;  dds_port[16]    ; clk_in0    ; 3.993 ; 3.996 ; Fall       ; clk_in0         ;
;  dds_port[19]    ; clk_in0    ; 3.986 ; 3.989 ; Fall       ; clk_in0         ;
;  dds_port[20]    ; clk_in0    ; 4.455 ; 4.539 ; Fall       ; clk_in0         ;
;  dds_port[22]    ; clk_in0    ; 4.123 ; 4.191 ; Fall       ; clk_in0         ;
;  dds_port[23]    ; clk_in0    ; 4.574 ; 4.669 ; Fall       ; clk_in0         ;
; LED_CLK          ; clk_system ; 3.400 ; 3.391 ; Rise       ; clk_system      ;
; LED_LE           ; clk_system ; 3.552 ; 3.563 ; Rise       ; clk_system      ;
; LED_SDI[*]       ; clk_system ; 4.804 ; 4.547 ; Rise       ; clk_system      ;
;  LED_SDI[0]      ; clk_system ; 4.804 ; 4.547 ; Rise       ; clk_system      ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_LE           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_OE           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_osk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[0]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[1]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[2]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_dds                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_drover              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_in0                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------+
; Setup Transfers                                                     ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_in0    ; clk_in0    ; 51       ; 0        ; 0        ; 223      ;
; clk_system ; clk_in0    ; 1        ; 1        ; 0        ; 0        ;
; clk_system ; clk_system ; 50       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------+
; Hold Transfers                                                      ;
+------------+------------+----------+----------+----------+----------+
; From Clock ; To Clock   ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+------------+----------+----------+----------+----------+
; clk_in0    ; clk_in0    ; 51       ; 0        ; 0        ; 223      ;
; clk_system ; clk_in0    ; 1        ; 1        ; 0        ; 0        ;
; clk_system ; clk_system ; 50       ; 0        ; 0        ; 0        ;
+------------+------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 17    ; 17   ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Mon Mar 02 21:15:19 2015
Info: Command: quartus_sta DDS_RIKEN -c DDS_RIKEN
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DDS_RIKEN.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_in0 clk_in0
    Info (332105): create_clock -period 1.000 -name clk_system clk_system
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.038
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.038             -37.401 clk_in0 
    Info (332119):    -1.230              -5.767 clk_system 
Info (332146): Worst-case hold slack is 0.435
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.435               0.000 clk_in0 
    Info (332119):     0.455               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.149 clk_in0 
    Info (332119):    -1.487             -11.896 clk_system 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.884
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.884             -32.488 clk_in0 
    Info (332119):    -1.010              -4.661 clk_system 
Info (332146): Worst-case hold slack is 0.388
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.388               0.000 clk_in0 
    Info (332119):     0.402               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -43.149 clk_in0 
    Info (332119):    -1.487             -11.896 clk_system 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.349
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.349              -2.308 clk_in0 
    Info (332119):     0.022               0.000 clk_system 
Info (332146): Worst-case hold slack is 0.176
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.176               0.000 clk_in0 
    Info (332119):     0.188               0.000 clk_system 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.835 clk_in0 
    Info (332119):    -1.000              -8.000 clk_system 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 655 megabytes
    Info: Processing ended: Mon Mar 02 21:15:21 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


