# MIPS_CPU

## Brief Intro

本设计基于verilog HDL实现了一个32位MIPS五级流水线CPU，共添加了14条算术运算指令、8条逻辑运算指令、6条移位指令、12条分支指令、4条数据移动指令、2条自陷指令、8条访存指令、3条特权指令，总计57条指令，同时外接了SRAM 接口、AXI接口，实现了完整的SOC系统，为了提高CPU访问数据的速度，还添加了写直达的指令cache和数据cache，但是由于组合环逻辑错误最终的cache版本由于超时无法完全通过测试。本设计分为两个版本，其一是只加了AXI接口的版本，这个版本的CPU能够仿真或者上板通过功能测试的89个测试点，也能够通过性能测试，性能测试上板后性能得分为**0.796**,另一个版本是在AXI接口的基础上添加了写直达的指令cache和数据cache，能够通过绝大多数的功能测试，但是由于迭代超时错误，只能运行到73个测试点。