
在高速电子系统中，时钟信号的质量直接影响系统性能。抖动（Jitter）和相位噪声（Phase Noise）是衡量时钟信号稳定度的核心指标。本文将从时域与频域双视角解析其概念、关系及设计实践。

## 一、基本定义与数学关系

1. 抖动的时域定义 

抖动是指时钟信号在时间上的不确定性。从时域角度，可分为时间间隔误差（TIE）、周期抖动（PJ）和相邻周期间抖动（CCJ）。TIE 表征信号电平转换时边沿与理想时间位置的偏移，反映长期抖动行为；PJ 和 CCJ 分别是对多个周期内时钟周期变化和相邻周期差值的统计测量，体现短期抖动特性。

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250515130657.png)从来源分析，抖动分为确定性抖动和随机性抖动。确定性抖动由可识别干扰信号引起，如 EMI 辐射、电源噪声等，其幅度有界，可通过电路优化降低。随机性抖动源于不可预测的噪声源，如热噪声和半导体工艺局限，服从高斯分布，常用均值（RMS）抖动（高斯分布一阶标准偏差值 σ）和峰峰值（Peak-to-peak）抖动（高斯正态曲线上最小到最大测量值差值）表征。

2. 相位噪声的频域定义 

相位噪声L(f)表示偏离载波频率f₀处1Hz带宽内的噪声功率与载波功率的比值，单位为dBc/Hz。
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250515130710.png)

3. 时频域转换公式

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250515130805.png)

## 二、锁相环系统的噪声模型

锁相环（PLL）是时钟系统的核心，其输出噪声分布呈现典型双区特性：  

环路带宽内：主导噪声源为参考时钟噪声、分频器噪声、鉴相器噪声  

环路带宽外：主导噪声源为VCO/VCXO的相位噪声

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250515130834.png)

设计优化原则：  

窄带PLL（环路带宽<100Hz）：用于抖动滤除场景，抑制参考时钟的高频噪声  

宽带PLL（环路带宽>100kHz）：用于频率合成场景，依赖高性能VCO  

双级级联PLL：第一级滤除参考噪声，第二级实现低抖动倍频。

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250515130846.png)

## 三、关键影响因素分析

1. 积分带宽的选择

对于不带锁相环的时钟驱动器，表征抖动性能通常采用的是附加抖动指标：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250515130903.png)2. 转换速率与噪声放大

时钟信号的快速边沿会放大高频噪声。实验表明，未滤波LVCMOS时钟在1GHz ADC中的抖动可达1.27ps，而带通滤波后可降至90fs。

3. 器件非线性特性 

附加抖动：时钟驱动器自身引入的噪声  

系统级抖动：输入信号噪声占主导时，需采用低噪声放大器补偿

四、测量与优化策略

1. 相位噪声测试 

采用频谱分析仪直接测量，重点关注：  

- 近端噪声（<1MHz）：反映长期稳定性  

- 远端噪声（>1MHz）：影响高频系统性能  

3. 硬件设计要点 

- 采用低ESR陶瓷电容（C₀G/NPO材质）  

- 电源去耦：<10mΩ阻抗@100MHz  

- 阻抗匹配：LVDS时钟线差分阻抗控制在100Ω±5%

 六、结论

抖动与相位噪声本质是时频域对同一物理现象的两种描述。通过锁相环噪声模型分析可知，优化环路带宽和器件选择可显著提升系统性能。在5G通信、高速数据采集等场景中，需结合相位噪声测试与抖动积分计算，选择满足t_jitter < 300fs的超低噪时钟方案。高速SerDes关注高频相位噪声（>1 MHz偏移），而雷达系统更重视近端相位噪声（影响信号相干性）。






