Timing Analyzer report for SeqDetector
Tue May 31 10:39:49 2022
Quartus Prime Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'CLOCK_50'
 13. Slow 1200mV 85C Model Setup: 'ClkDividerN:clk_divider|clkOut'
 14. Slow 1200mV 85C Model Hold: 'ClkDividerN:clk_divider|clkOut'
 15. Slow 1200mV 85C Model Hold: 'CLOCK_50'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'CLOCK_50'
 24. Slow 1200mV 0C Model Setup: 'ClkDividerN:clk_divider|clkOut'
 25. Slow 1200mV 0C Model Hold: 'ClkDividerN:clk_divider|clkOut'
 26. Slow 1200mV 0C Model Hold: 'CLOCK_50'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'CLOCK_50'
 34. Fast 1200mV 0C Model Setup: 'ClkDividerN:clk_divider|clkOut'
 35. Fast 1200mV 0C Model Hold: 'ClkDividerN:clk_divider|clkOut'
 36. Fast 1200mV 0C Model Hold: 'CLOCK_50'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; SeqDetector                                         ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE115F29C7                                       ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.4%      ;
;     Processors 3-4         ;   0.4%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; ClkDividerN:clk_divider|clkOut ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { ClkDividerN:clk_divider|clkOut } ;
; CLOCK_50                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 }                       ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                             ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+------------+-----------------+--------------------------------+------------------------------------------------+
; 221.14 MHz ; 221.14 MHz      ; CLOCK_50                       ;                                                ;
; 935.45 MHz ; 437.64 MHz      ; ClkDividerN:clk_divider|clkOut ; limit due to minimum period restriction (tmin) ;
+------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                     ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.522 ; -85.645       ;
; ClkDividerN:clk_divider|clkOut ; -0.069 ; -0.138        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                     ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; ClkDividerN:clk_divider|clkOut ; 0.459 ; 0.000         ;
; CLOCK_50                       ; 0.514 ; 0.000         ;
+--------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary       ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -38.980       ;
; ClkDividerN:clk_divider|clkOut ; -1.285 ; -5.140        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLOCK_50'                                                                                                                            ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.522 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.442      ;
; -3.383 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.303      ;
; -3.349 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.267      ;
; -3.349 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.267      ;
; -3.349 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.267      ;
; -3.349 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.267      ;
; -3.349 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.267      ;
; -3.349 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.267      ;
; -3.349 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.542     ; 3.805      ;
; -3.346 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.508     ; 3.836      ;
; -3.316 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.235      ;
; -3.266 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.186      ;
; -3.220 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.542     ; 3.676      ;
; -3.210 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.128      ;
; -3.210 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.128      ;
; -3.210 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.128      ;
; -3.210 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.128      ;
; -3.210 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.128      ;
; -3.210 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.128      ;
; -3.177 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 4.096      ;
; -3.176 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.630      ;
; -3.176 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.630      ;
; -3.176 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.630      ;
; -3.176 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.630      ;
; -3.176 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.630      ;
; -3.176 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.630      ;
; -3.173 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.661      ;
; -3.173 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.661      ;
; -3.173 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.661      ;
; -3.173 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.661      ;
; -3.173 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.661      ;
; -3.173 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.510     ; 3.661      ;
; -3.131 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.051      ;
; -3.115 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.542     ; 3.571      ;
; -3.105 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.025      ;
; -3.101 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.509     ; 3.590      ;
; -3.093 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.011      ;
; -3.093 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.011      ;
; -3.093 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.011      ;
; -3.093 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.011      ;
; -3.093 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.011      ;
; -3.093 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 4.011      ;
; -3.091 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.542     ; 3.547      ;
; -3.085 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.078     ; 4.005      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.079 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.442      ;
; -3.075 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.542     ; 3.531      ;
; -3.060 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.079     ; 3.979      ;
; -3.027 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.481      ;
; -3.027 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.481      ;
; -3.027 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.481      ;
; -3.027 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.481      ;
; -3.027 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.481      ;
; -3.027 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.481      ;
; -2.999 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.542     ; 3.455      ;
; -2.989 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.542     ; 3.445      ;
; -2.957 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.957 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.875      ;
; -2.942 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.396      ;
; -2.942 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.396      ;
; -2.942 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.396      ;
; -2.942 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.396      ;
; -2.942 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.396      ;
; -2.942 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.396      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.940 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.365      ; 4.303      ;
; -2.936 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 4.267      ;
; -2.936 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 4.267      ;
; -2.936 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 4.267      ;
; -2.936 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.333      ; 4.267      ;
; -2.932 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.850      ;
; -2.932 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.850      ;
; -2.932 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.850      ;
; -2.932 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.850      ;
; -2.932 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.850      ;
; -2.932 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.080     ; 3.850      ;
; -2.918 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.372      ;
; -2.918 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.372      ;
; -2.918 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.372      ;
; -2.918 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.372      ;
; -2.918 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.372      ;
; -2.918 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.544     ; 3.372      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'ClkDividerN:clk_divider|clkOut'                                                                                                                       ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.069 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.080     ; 0.987      ;
; -0.069 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.C ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.080     ; 0.987      ;
; 0.094  ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.080     ; 0.824      ;
; 0.095  ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.D ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.080     ; 0.823      ;
+--------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'ClkDividerN:clk_divider|clkOut'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.459 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.D ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.080      ; 0.725      ;
; 0.460 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.080      ; 0.726      ;
; 0.583 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.C ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.080      ; 0.849      ;
; 0.585 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.080      ; 0.851      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLOCK_50'                                                                                                                            ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.514 ; ClkDividerN:clk_divider|s_divCounter[25] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.542      ; 1.242      ;
; 0.530 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.226      ;
; 0.546 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.242      ;
; 0.638 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.923      ;
; 0.638 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.923      ;
; 0.639 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.922      ;
; 0.639 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.924      ;
; 0.640 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.923      ;
; 0.640 ; ClkDividerN:clk_divider|s_divCounter[24] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.925      ;
; 0.641 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.924      ;
; 0.642 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.908      ;
; 0.644 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.644 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.910      ;
; 0.648 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.933      ;
; 0.651 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.936      ;
; 0.651 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.936      ;
; 0.652 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 0.935      ;
; 0.655 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.921      ;
; 0.657 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.353      ;
; 0.658 ; ClkDividerN:clk_divider|s_divCounter[25] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.081      ; 0.925      ;
; 0.663 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.948      ;
; 0.663 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 0.948      ;
; 0.666 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.932      ;
; 0.676 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 0.942      ;
; 0.678 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.374      ;
; 0.685 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.381      ;
; 0.800 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.496      ;
; 0.804 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.500      ;
; 0.809 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.505      ;
; 0.896 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.544      ; 1.626      ;
; 0.903 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.599      ;
; 0.919 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.615      ;
; 0.926 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.622      ;
; 0.931 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.627      ;
; 0.932 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.131      ; 1.249      ;
; 0.956 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.241      ;
; 0.957 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.240      ;
; 0.961 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.227      ;
; 0.965 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.250      ;
; 0.966 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.251      ;
; 0.971 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.237      ;
; 0.971 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.256      ;
; 0.972 ; ClkDividerN:clk_divider|s_divCounter[24] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.257      ;
; 0.978 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.263      ;
; 0.978 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.263      ;
; 0.980 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.265      ;
; 0.983 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.249      ;
; 0.983 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.268      ;
; 0.983 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.268      ;
; 0.984 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.250      ;
; 0.989 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.255      ;
; 1.018 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.544      ; 1.748      ;
; 1.029 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.725      ;
; 1.030 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.726      ;
; 1.034 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.730      ;
; 1.044 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.131      ; 1.361      ;
; 1.045 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.741      ;
; 1.050 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.746      ;
; 1.058 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.754      ;
; 1.077 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.362      ;
; 1.079 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.362      ;
; 1.081 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.347      ;
; 1.082 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.348      ;
; 1.082 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.367      ;
; 1.084 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.367      ;
; 1.086 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.371      ;
; 1.086 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.352      ;
; 1.091 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.376      ;
; 1.092 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.377      ;
; 1.097 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.363      ;
; 1.097 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.382      ;
; 1.102 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.368      ;
; 1.104 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.389      ;
; 1.106 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.391      ;
; 1.109 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.394      ;
; 1.109 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.394      ;
; 1.110 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.376      ;
; 1.121 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.544      ; 1.851      ;
; 1.133 ; ClkDividerN:clk_divider|s_divCounter[8]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.415      ;
; 1.137 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.544      ; 1.867      ;
; 1.153 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.544      ; 1.883      ;
; 1.156 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.852      ;
; 1.161 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.857      ;
; 1.171 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.131      ; 1.488      ;
; 1.175 ; ClkDividerN:clk_divider|s_divCounter[10] ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.457      ;
; 1.182 ; ClkDividerN:clk_divider|s_divCounter[10] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.096      ; 1.464      ;
; 1.184 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.880      ;
; 1.189 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.131      ; 1.506      ;
; 1.189 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.510      ; 1.885      ;
; 1.203 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.488      ;
; 1.207 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.492      ;
; 1.208 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.474      ;
; 1.208 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.493      ;
; 1.213 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.479      ;
; 1.217 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.502      ;
; 1.218 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.503      ;
; 1.223 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.508      ;
; 1.231 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.097      ; 1.514      ;
; 1.235 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.099      ; 1.520      ;
; 1.236 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.080      ; 1.502      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                           ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
; 240.15 MHz  ; 240.15 MHz      ; CLOCK_50                       ;                                                ;
; 1037.34 MHz ; 437.64 MHz      ; ClkDividerN:clk_divider|clkOut ; limit due to minimum period restriction (tmin) ;
+-------------+-----------------+--------------------------------+------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.164 ; -75.861       ;
; ClkDividerN:clk_divider|clkOut ; 0.036  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; ClkDividerN:clk_divider|clkOut ; 0.422 ; 0.000         ;
; CLOCK_50                       ; 0.464 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -38.980       ;
; ClkDividerN:clk_divider|clkOut ; -1.285 ; -5.140        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.164 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 4.093      ;
; -2.981 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.498     ; 3.482      ;
; -2.977 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.906      ;
; -2.972 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.899      ;
; -2.972 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.899      ;
; -2.972 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.899      ;
; -2.972 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.899      ;
; -2.972 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.899      ;
; -2.972 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.899      ;
; -2.961 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.494      ;
; -2.930 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.498     ; 3.431      ;
; -2.914 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.842      ;
; -2.897 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.826      ;
; -2.826 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.755      ;
; -2.824 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.323      ;
; -2.824 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.323      ;
; -2.824 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.323      ;
; -2.824 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.323      ;
; -2.824 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.323      ;
; -2.824 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.323      ;
; -2.815 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.742      ;
; -2.815 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.742      ;
; -2.815 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.742      ;
; -2.815 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.742      ;
; -2.815 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.742      ;
; -2.815 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.742      ;
; -2.795 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.326      ;
; -2.795 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.326      ;
; -2.795 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.326      ;
; -2.795 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.326      ;
; -2.795 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.326      ;
; -2.795 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.468     ; 3.326      ;
; -2.795 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.723      ;
; -2.791 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.498     ; 3.292      ;
; -2.782 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.711      ;
; -2.777 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.498     ; 3.278      ;
; -2.761 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.498     ; 3.262      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.755 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.339      ; 4.093      ;
; -2.738 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.237      ;
; -2.738 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.237      ;
; -2.738 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.237      ;
; -2.738 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.237      ;
; -2.738 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.237      ;
; -2.738 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.237      ;
; -2.733 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.467     ; 3.265      ;
; -2.716 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.498     ; 3.217      ;
; -2.714 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.641      ;
; -2.714 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.641      ;
; -2.714 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.641      ;
; -2.714 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.641      ;
; -2.714 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.641      ;
; -2.714 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.641      ;
; -2.704 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.070     ; 3.633      ;
; -2.694 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.071     ; 3.622      ;
; -2.671 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.498     ; 3.172      ;
; -2.634 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.634 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.561      ;
; -2.620 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.119      ;
; -2.620 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.119      ;
; -2.620 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.119      ;
; -2.620 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.119      ;
; -2.620 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.119      ;
; -2.620 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.119      ;
; -2.599 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.098      ;
; -2.599 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.098      ;
; -2.599 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.098      ;
; -2.599 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.098      ;
; -2.599 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.098      ;
; -2.599 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.098      ;
; -2.592 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.899      ;
; -2.592 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.899      ;
; -2.592 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.899      ;
; -2.592 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.308      ; 3.899      ;
; -2.590 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.517      ;
; -2.590 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.517      ;
; -2.590 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.517      ;
; -2.590 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.517      ;
; -2.590 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.517      ;
; -2.590 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.072     ; 3.517      ;
; -2.583 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.466     ; 3.116      ;
; -2.574 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.073      ;
; -2.574 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.073      ;
; -2.574 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.073      ;
; -2.574 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.073      ;
; -2.574 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.073      ;
; -2.574 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.500     ; 3.073      ;
; -2.572 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 3.482      ;
; -2.572 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.089     ; 3.482      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'ClkDividerN:clk_divider|clkOut'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.036 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.C ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.073     ; 0.890      ;
; 0.037 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.073     ; 0.889      ;
; 0.185 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.D ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.073     ; 0.741      ;
; 0.185 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.073     ; 0.741      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'ClkDividerN:clk_divider|clkOut'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.422 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.073      ; 0.666      ;
; 0.422 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.D ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.073      ; 0.666      ;
; 0.533 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.C ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.073      ; 0.777      ;
; 0.535 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.073      ; 0.779      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.464 ; ClkDividerN:clk_divider|s_divCounter[25] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.498      ; 1.133      ;
; 0.477 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.116      ;
; 0.490 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.129      ;
; 0.583 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.842      ;
; 0.583 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.843      ;
; 0.584 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.844      ;
; 0.584 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.844      ;
; 0.584 ; ClkDividerN:clk_divider|s_divCounter[24] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.844      ;
; 0.585 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.844      ;
; 0.586 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.845      ;
; 0.587 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.587 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.830      ;
; 0.589 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.832      ;
; 0.590 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.229      ;
; 0.593 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.853      ;
; 0.595 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.855      ;
; 0.595 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.855      ;
; 0.595 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 0.854      ;
; 0.598 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.841      ;
; 0.600 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.239      ;
; 0.603 ; ClkDividerN:clk_divider|s_divCounter[25] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.846      ;
; 0.604 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.864      ;
; 0.605 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 0.865      ;
; 0.609 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.852      ;
; 0.612 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.251      ;
; 0.618 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 0.861      ;
; 0.709 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.348      ;
; 0.710 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.349      ;
; 0.721 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.360      ;
; 0.788 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.500      ; 1.459      ;
; 0.796 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.435      ;
; 0.809 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.448      ;
; 0.819 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.458      ;
; 0.830 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.469      ;
; 0.839 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.130      ;
; 0.869 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.129      ;
; 0.872 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.132      ;
; 0.872 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.131      ;
; 0.875 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.118      ;
; 0.876 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.119      ;
; 0.880 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.140      ;
; 0.883 ; ClkDividerN:clk_divider|s_divCounter[24] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.143      ;
; 0.883 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.143      ;
; 0.883 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.143      ;
; 0.883 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.143      ;
; 0.887 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.130      ;
; 0.892 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.152      ;
; 0.894 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.154      ;
; 0.894 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.154      ;
; 0.896 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.139      ;
; 0.897 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.500      ; 1.568      ;
; 0.898 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.141      ;
; 0.906 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.545      ;
; 0.909 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.548      ;
; 0.917 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.556      ;
; 0.919 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.558      ;
; 0.930 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.569      ;
; 0.931 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.570      ;
; 0.939 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.230      ;
; 0.968 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.228      ;
; 0.972 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.215      ;
; 0.972 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.231      ;
; 0.975 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.218      ;
; 0.979 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.239      ;
; 0.979 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.239      ;
; 0.982 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.242      ;
; 0.983 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.242      ;
; 0.983 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.226      ;
; 0.984 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.500      ; 1.655      ;
; 0.985 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.228      ;
; 0.990 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.250      ;
; 0.993 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.253      ;
; 0.993 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.253      ;
; 0.996 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.239      ;
; 0.997 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.240      ;
; 0.997 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.500      ; 1.668      ;
; 1.002 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.262      ;
; 1.004 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.264      ;
; 1.004 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.264      ;
; 1.019 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.500      ; 1.690      ;
; 1.019 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.658      ;
; 1.030 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.669      ;
; 1.034 ; ClkDividerN:clk_divider|s_divCounter[8]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.292      ;
; 1.041 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.680      ;
; 1.045 ; ClkDividerN:clk_divider|s_divCounter[10] ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.303      ;
; 1.050 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.341      ;
; 1.052 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.468      ; 1.691      ;
; 1.070 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.120      ; 1.361      ;
; 1.078 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.338      ;
; 1.085 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.328      ;
; 1.089 ; ClkDividerN:clk_divider|s_divCounter[10] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.087      ; 1.347      ;
; 1.089 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.349      ;
; 1.091 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.351      ;
; 1.092 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.352      ;
; 1.096 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.339      ;
; 1.097 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.500      ; 1.768      ;
; 1.100 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.360      ;
; 1.103 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.088      ; 1.362      ;
; 1.103 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.089      ; 1.363      ;
; 1.107 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.072      ; 1.350      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                      ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.170 ; -26.543       ;
; ClkDividerN:clk_divider|clkOut ; 0.479  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                      ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; ClkDividerN:clk_divider|clkOut ; 0.203 ; 0.000         ;
; CLOCK_50                       ; 0.237 ; 0.000         ;
+--------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary        ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -3.000 ; -33.212       ;
; ClkDividerN:clk_divider|clkOut ; -1.000 ; -4.000        ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLOCK_50'                                                                                                                             ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.170 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.118      ;
; -1.094 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 2.042      ;
; -1.080 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.025      ;
; -1.080 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.025      ;
; -1.080 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.025      ;
; -1.080 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.025      ;
; -1.080 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.025      ;
; -1.080 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 2.025      ;
; -1.061 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.241     ; 1.807      ;
; -1.047 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.255     ; 1.779      ;
; -1.043 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.989      ;
; -1.036 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.255     ; 1.768      ;
; -1.028 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.976      ;
; -1.004 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.949      ;
; -1.004 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.949      ;
; -1.004 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.949      ;
; -1.004 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.949      ;
; -1.004 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.949      ;
; -1.004 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.949      ;
; -0.977 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.255     ; 1.709      ;
; -0.975 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.923      ;
; -0.971 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.714      ;
; -0.971 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.714      ;
; -0.971 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.714      ;
; -0.971 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.714      ;
; -0.971 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.714      ;
; -0.971 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.244     ; 1.714      ;
; -0.967 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.913      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.965 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.118      ;
; -0.964 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.255     ; 1.696      ;
; -0.957 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.686      ;
; -0.957 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.686      ;
; -0.957 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.686      ;
; -0.957 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.686      ;
; -0.957 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.686      ;
; -0.957 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.686      ;
; -0.956 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.904      ;
; -0.950 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.039     ; 1.898      ;
; -0.946 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.675      ;
; -0.946 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.675      ;
; -0.946 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.675      ;
; -0.946 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.675      ;
; -0.946 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.675      ;
; -0.946 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.675      ;
; -0.938 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.883      ;
; -0.938 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.883      ;
; -0.938 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.883      ;
; -0.938 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.883      ;
; -0.938 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.883      ;
; -0.938 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.883      ;
; -0.931 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.243     ; 1.675      ;
; -0.921 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.255     ; 1.653      ;
; -0.918 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.255     ; 1.650      ;
; -0.901 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|clkOut           ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.041     ; 1.847      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.889 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.166      ; 2.042      ;
; -0.887 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.616      ;
; -0.887 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.616      ;
; -0.887 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.616      ;
; -0.887 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.616      ;
; -0.887 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.616      ;
; -0.887 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.616      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.025      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.025      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.025      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.153      ; 2.025      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.830      ;
; -0.885 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.830      ;
; -0.874 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.603      ;
; -0.874 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.603      ;
; -0.874 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.603      ;
; -0.874 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.603      ;
; -0.874 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.603      ;
; -0.874 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.258     ; 1.603      ;
; -0.866 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.811      ;
; -0.866 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.811      ;
; -0.866 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.811      ;
; -0.866 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.811      ;
; -0.866 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.811      ;
; -0.866 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.042     ; 1.811      ;
; -0.866 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.255     ; 1.598      ;
+--------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'ClkDividerN:clk_divider|clkOut'                                                                                                                       ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.479 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.042     ; 0.466      ;
; 0.480 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.C ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.042     ; 0.465      ;
; 0.555 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.D ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.042     ; 0.390      ;
; 0.555 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 1.000        ; -0.042     ; 0.390      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'ClkDividerN:clk_divider|clkOut'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.203 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.042      ; 0.329      ;
; 0.203 ; SeqDetFSM:fsm|s_currentState.C ; SeqDetFSM:fsm|s_currentState.D ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.042      ; 0.329      ;
; 0.263 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.C ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.042      ; 0.389      ;
; 0.264 ; SeqDetFSM:fsm|s_currentState.B ; SeqDetFSM:fsm|s_currentState.A ; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 0.000        ; 0.042      ; 0.390      ;
+-------+--------------------------------+--------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLOCK_50'                                                                                                                             ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.237 ; ClkDividerN:clk_divider|s_divCounter[25] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.255      ; 0.576      ;
; 0.239 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.567      ;
; 0.251 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.579      ;
; 0.291 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.424      ;
; 0.291 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.291 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.425      ;
; 0.292 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.418      ;
; 0.292 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.425      ;
; 0.292 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.292 ; ClkDividerN:clk_divider|s_divCounter[24] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.426      ;
; 0.293 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.419      ;
; 0.293 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.426      ;
; 0.296 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.430      ;
; 0.298 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.424      ;
; 0.298 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.432      ;
; 0.298 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.432      ;
; 0.298 ; ClkDividerN:clk_divider|s_divCounter[4]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.431      ;
; 0.301 ; ClkDividerN:clk_divider|s_divCounter[25] ; ClkDividerN:clk_divider|s_divCounter[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.427      ;
; 0.304 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.438      ;
; 0.304 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.430      ;
; 0.304 ; ClkDividerN:clk_divider|s_divCounter[26] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.438      ;
; 0.306 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.634      ;
; 0.308 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.434      ;
; 0.320 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.648      ;
; 0.324 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.652      ;
; 0.380 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.708      ;
; 0.386 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.714      ;
; 0.389 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.717      ;
; 0.434 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.762      ;
; 0.435 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.582      ;
; 0.438 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 0.780      ;
; 0.440 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.574      ;
; 0.441 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.574      ;
; 0.442 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.568      ;
; 0.445 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.579      ;
; 0.446 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.774      ;
; 0.446 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.774      ;
; 0.449 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.777      ;
; 0.450 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.584      ;
; 0.450 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.576      ;
; 0.453 ; ClkDividerN:clk_divider|s_divCounter[24] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.587      ;
; 0.453 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.587      ;
; 0.453 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.579      ;
; 0.453 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.587      ;
; 0.456 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.590      ;
; 0.456 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.590      ;
; 0.457 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.583      ;
; 0.459 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.593      ;
; 0.459 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.593      ;
; 0.460 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.586      ;
; 0.490 ; ClkDividerN:clk_divider|s_divCounter[11] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.637      ;
; 0.498 ; ClkDividerN:clk_divider|s_divCounter[5]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 0.840      ;
; 0.500 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.828      ;
; 0.501 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.829      ;
; 0.503 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.831      ;
; 0.503 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.637      ;
; 0.504 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.630      ;
; 0.505 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.638      ;
; 0.505 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.631      ;
; 0.506 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.640      ;
; 0.507 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.633      ;
; 0.508 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.641      ;
; 0.508 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.642      ;
; 0.511 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.645      ;
; 0.512 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.840      ;
; 0.515 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.843      ;
; 0.516 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.650      ;
; 0.516 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.642      ;
; 0.519 ; ClkDividerN:clk_divider|s_divCounter[8]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.652      ;
; 0.519 ; ClkDividerN:clk_divider|s_divCounter[23] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.653      ;
; 0.519 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.847      ;
; 0.519 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.653      ;
; 0.519 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.645      ;
; 0.522 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.656      ;
; 0.523 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.649      ;
; 0.525 ; ClkDividerN:clk_divider|s_divCounter[20] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.659      ;
; 0.525 ; ClkDividerN:clk_divider|s_divCounter[22] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.659      ;
; 0.534 ; ClkDividerN:clk_divider|s_divCounter[10] ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.667      ;
; 0.537 ; ClkDividerN:clk_divider|s_divCounter[10] ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.670      ;
; 0.552 ; ClkDividerN:clk_divider|s_divCounter[3]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 0.894      ;
; 0.557 ; ClkDividerN:clk_divider|s_divCounter[9]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.704      ;
; 0.564 ; ClkDividerN:clk_divider|s_divCounter[2]  ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 0.906      ;
; 0.567 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.895      ;
; 0.569 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.703      ;
; 0.570 ; ClkDividerN:clk_divider|s_divCounter[12] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.717      ;
; 0.570 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.898      ;
; 0.571 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.697      ;
; 0.572 ; ClkDividerN:clk_divider|s_divCounter[19] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.706      ;
; 0.572 ; ClkDividerN:clk_divider|s_divCounter[13] ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.706      ;
; 0.573 ; ClkDividerN:clk_divider|s_divCounter[6]  ; ClkDividerN:clk_divider|s_divCounter[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.258      ; 0.915      ;
; 0.574 ; ClkDividerN:clk_divider|s_divCounter[1]  ; ClkDividerN:clk_divider|s_divCounter[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.042      ; 0.700      ;
; 0.577 ; ClkDividerN:clk_divider|s_divCounter[21] ; ClkDividerN:clk_divider|s_divCounter[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.711      ;
; 0.581 ; ClkDividerN:clk_divider|s_divCounter[7]  ; ClkDividerN:clk_divider|s_divCounter[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.714      ;
; 0.582 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.716      ;
; 0.585 ; ClkDividerN:clk_divider|s_divCounter[8]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.718      ;
; 0.585 ; ClkDividerN:clk_divider|s_divCounter[0]  ; ClkDividerN:clk_divider|s_divCounter[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.244      ; 0.913      ;
; 0.585 ; ClkDividerN:clk_divider|s_divCounter[18] ; ClkDividerN:clk_divider|s_divCounter[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.050      ; 0.719      ;
; 0.586 ; ClkDividerN:clk_divider|s_divCounter[10] ; ClkDividerN:clk_divider|s_divCounter[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.063      ; 0.733      ;
; 0.588 ; ClkDividerN:clk_divider|s_divCounter[8]  ; ClkDividerN:clk_divider|s_divCounter[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.049      ; 0.721      ;
+-------+------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -3.522  ; 0.203 ; N/A      ; N/A     ; -3.000              ;
;  CLOCK_50                       ; -3.522  ; 0.237 ; N/A      ; N/A     ; -3.000              ;
;  ClkDividerN:clk_divider|clkOut ; -0.069  ; 0.203 ; N/A      ; N/A     ; -1.285              ;
; Design-wide TNS                 ; -85.783 ; 0.0   ; 0.0      ; 0.0     ; -44.12              ;
;  CLOCK_50                       ; -85.645 ; 0.000 ; N/A      ; N/A     ; -38.980             ;
;  ClkDividerN:clk_divider|clkOut ; -0.138  ; 0.000 ; N/A      ; N/A     ; -5.140              ;
+---------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LEDG[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LEDR[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[0]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[1]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[2]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[3]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[4]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[5]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HEX0[6]       ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; SW[0]                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.33 V              ; -0.00467 V          ; 0.226 V                              ; 0.087 V                              ; 2.91e-09 s                  ; 2.74e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.33 V             ; -0.00467 V         ; 0.226 V                             ; 0.087 V                             ; 2.91e-09 s                 ; 2.74e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.33 V              ; -0.00496 V          ; 0.223 V                              ; 0.086 V                              ; 2.9e-09 s                   ; 2.73e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.33 V             ; -0.00496 V         ; 0.223 V                             ; 0.086 V                             ; 2.9e-09 s                  ; 2.73e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.07e-09 V                   ; 2.38 V              ; -0.0144 V           ; 0.227 V                              ; 0.024 V                              ; 3.14e-10 s                  ; 3.39e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.07e-09 V                  ; 2.38 V             ; -0.0144 V          ; 0.227 V                             ; 0.024 V                             ; 3.14e-10 s                 ; 3.39e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.33 V              ; -0.00265 V          ; 0.133 V                              ; 0.056 V                              ; 3.55e-09 s                  ; 3.31e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.33 V             ; -0.00265 V         ; 0.133 V                             ; 0.056 V                             ; 3.55e-09 s                 ; 3.31e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.33 V              ; -0.00269 V          ; 0.13 V                               ; 0.055 V                              ; 3.54e-09 s                  ; 3.29e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.33 V             ; -0.00269 V         ; 0.13 V                              ; 0.055 V                             ; 3.54e-09 s                 ; 3.29e-09 s                 ; Yes                       ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.67e-07 V                   ; 2.36 V              ; -0.00552 V          ; 0.11 V                               ; 0.007 V                              ; 4.54e-10 s                  ; 4.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.67e-07 V                  ; 2.36 V             ; -0.00552 V         ; 0.11 V                              ; 0.007 V                             ; 4.54e-10 s                 ; 4.35e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LEDG[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; LEDR[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[0]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[1]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; HEX0[2]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[3]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[4]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; HEX0[5]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.64 V              ; -0.0117 V           ; 0.202 V                              ; 0.176 V                              ; 2.38e-09 s                  ; 2.22e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.64 V             ; -0.0117 V          ; 0.202 V                             ; 0.176 V                             ; 2.38e-09 s                 ; 2.22e-09 s                 ; No                        ; Yes                       ;
; HEX0[6]       ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 4        ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1188     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; 4        ; 0        ; 0        ; 0        ;
; CLOCK_50                       ; CLOCK_50                       ; 1188     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 5     ; 5    ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------+
; Clock Status Summary                                                                 ;
+--------------------------------+--------------------------------+------+-------------+
; Target                         ; Clock                          ; Type ; Status      ;
+--------------------------------+--------------------------------+------+-------------+
; CLOCK_50                       ; CLOCK_50                       ; Base ; Constrained ;
; ClkDividerN:clk_divider|clkOut ; ClkDividerN:clk_divider|clkOut ; Base ; Constrained ;
+--------------------------------+--------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW[0]      ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; HEX0[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[1]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[2]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[3]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[5]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; HEX0[6]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDG[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; LEDR[0]     ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.1 Build 720 11/11/2020 SJ Lite Edition
    Info: Processing started: Tue May 31 10:39:48 2022
Info: Command: quartus_sta SeqDetector -c SeqDetector
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SeqDetector.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
    Info (332105): create_clock -period 1.000 -name ClkDividerN:clk_divider|clkOut ClkDividerN:clk_divider|clkOut
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.522
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.522             -85.645 CLOCK_50 
    Info (332119):    -0.069              -0.138 ClkDividerN:clk_divider|clkOut 
Info (332146): Worst-case hold slack is 0.459
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.459               0.000 ClkDividerN:clk_divider|clkOut 
    Info (332119):     0.514               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.980 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:clk_divider|clkOut 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -3.164
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.164             -75.861 CLOCK_50 
    Info (332119):     0.036               0.000 ClkDividerN:clk_divider|clkOut 
Info (332146): Worst-case hold slack is 0.422
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.422               0.000 ClkDividerN:clk_divider|clkOut 
    Info (332119):     0.464               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -38.980 CLOCK_50 
    Info (332119):    -1.285              -5.140 ClkDividerN:clk_divider|clkOut 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -1.170
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.170             -26.543 CLOCK_50 
    Info (332119):     0.479               0.000 ClkDividerN:clk_divider|clkOut 
Info (332146): Worst-case hold slack is 0.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.203               0.000 ClkDividerN:clk_divider|clkOut 
    Info (332119):     0.237               0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -33.212 CLOCK_50 
    Info (332119):    -1.000              -4.000 ClkDividerN:clk_divider|clkOut 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 530 megabytes
    Info: Processing ended: Tue May 31 10:39:49 2022
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


