# üìò Guia Completo ‚Äî Microinstru√ß√µes, Dois Clocks, Registradores e Mnem√¥nicos
> Documento t√©cnico **completo** em Markdown, pensado para quem est√° vendo o conte√∫do pela primeira vez.
> Estruturado, descritivo e visual, com passos detalhados, algoritmos de execu√ß√£o e corre√ß√µes aplicadas.

---

## 0) Como usar este guia
- Leia a **Se√ß√£o 1** para entender a arquitetura m√≠nima (registradores, ULA, barramento, sinais).
- Leia a **Se√ß√£o 2** para compreender a regra dos **dois clocks** (por que existem e como usamos).
- Use a **Se√ß√£o 3** (Gloss√°rio de Sinais e Mnem√¥nicos) como refer√™ncia r√°pida.
- Na **Se√ß√£o 4** voc√™ encontra **cada instru√ß√£o**, com microciclos, sinais ativos e fluxos ASCII.
- A **Se√ß√£o 5** traz **algoritmos de execu√ß√£o** (passo a passo) e dicas de depura√ß√£o.
- As **Se√ß√µes 6 e 7** re√∫nem a tabela e imagens de refer√™ncia do exerc√≠cio, e anota√ß√µes finais.

> Imagens de refer√™ncia (anexas):  
> ‚Ä¢ Tabela de microinstru√ß√µes: `sandbox:/mnt/data/tabelaex1.png`  
> ‚Ä¢ Lista de comandos/mnem√¥nicos: `sandbox:/mnt/data/comando.png`  

---

## 1) Arquitetura m√≠nima do processador did√°tico

### 1.1 Barramento (data bus)
- √â a **‚Äúestrada‚Äù de dados** interna da CPU.
- Em um dado momento, **apenas uma fonte** pode dirigir o valor para a estrada (**regra Xout √∫nico**).
- Qualquer registrador/unidade **destino** pode ler o que est√° na estrada quando sua entrada √© habilitada (Yin).

### 1.2 Registradores
- **ACC (Acumulador):** registrador central. Recebe resultados de opera√ß√µes. Participa fortemente da ULA.
- **AUX (Auxiliar):** guarda o **segundo operando** da ULA. Trabalha em dupla com o ACC.
- **R1, R2, R3 (prop√≥sito geral):** ‚Äúgavetas r√°pidas‚Äù para valores tempor√°rios que n√£o s√£o o resultado final.
- Todos s√£o **vol√°teis** (perdem conte√∫do ao desligar).

### 1.3 ULA (Unidade L√≥gica e Aritm√©tica)
- Realiza opera√ß√µes **ADD, SUB, OR** (neste conjunto m√≠nimo).  
- Recebe operandos dos registradores (tipicamente `ACC` e `AUX`) e publica o **resultado** no barramento mediante sinal de sa√≠da da opera√ß√£o (`AddOut`, `SubOut`, `OrOut`).  
- Flags (quando implementadas): **Z** (zero), **C** (carry/borrow), **N** (negativo), etc.

### 1.4 Unidade de imediatos (ExtDataOut)
- Fornece o **valor literal** da pr√≥pria instru√ß√£o (ex.: `LDI R1,4` ‚Üí `4`) para o barramento quando `ExtDataOut=1`.

---

## 2) Por que dois clocks? (modelo de microciclo)

**Regra de Ouro (sequenciamento):**
1. **Clock 1 (Produ√ß√£o):** uma **fonte** coloca o dado no barramento (`Xout = 1`).  
2. **Clock 2 (Consumo):** o **destino** captura o dado do barramento (`Yin = 1`).

**Motivo t√©cnico:** separar **tempo de estabiliza√ß√£o** (propaga√ß√£o) do ato de **amostragem** (captura). Assim:
- No **Clock 1** o valor aparece e estabiliza no barramento.
- No **Clock 2** a entrada do registrador √© habilitada, garantindo captura **est√°vel e previs√≠vel**.
- Se desligarmos a fonte antes do Clock 2, o destino pode ler **lixo**.

**Aten√ß√£o a conflitos:** nunca ative **duas fontes** de sa√≠da (`Xout`) no mesmo clock ‚Üí **briga de barramento**.

---

## 3) Gloss√°rio de sinais e mnem√¥nicos

### 3.1 Sinais de sa√≠da (colocam dados no barramento)
- `ExtDataOut`: envia o **imediato** (constante embutida na instru√ß√£o).
- `R1out`, `R2out`, `R3out`: enviam o conte√∫do de R1, R2, R3.
- `AccOut`: envia o conte√∫do de ACC.
- `AuxOut`: envia o conte√∫do de AUX.
- Sa√≠das da ULA: `AddOut`, `SubOut`, `OrOut` ‚Äî publicam no barramento o resultado da opera√ß√£o selecionada.

### 3.2 Sinais de entrada (capturam dados do barramento)
- `R1in`, `R2in`, `R3in`: capturam no respectivo registrador.
- `AccIn`: captura no acumulador.
- `AuxIn`: captura no registrador auxiliar.

### 3.3 Sele√ß√£o de opera√ß√£o na ULA
- `Add=1`: seleciona **soma** (ADD).
- `Sub=1`: seleciona **subtra√ß√£o** (SUB).
- `OrOut` (como sa√≠da) implica sele√ß√£o l√≥gica **OR** na ULA (alguns projetos usam `Or=1` para selecionar e `OrOut` para publicar). No gabarito, a presen√ßa de `OrOut` no microciclo indica **publica√ß√£o** do resultado OR.

> Observa√ß√£o pr√°tica: em muitos projetos h√° **dois tipos** de sinais na ULA: (1) sele√ß√£o de opera√ß√£o (ex.: `Op[1:0]`) e (2) **sa√≠da** do resultado (`FOut`). No gabarito fornecido, as linhas j√° incluem a combina√ß√£o ‚Äúsele√ß√£o + sa√≠da‚Äù indireta atrav√©s dos campos de controle mostrados.

### 3.4 Mnem√¥nicos (o que significa cada comando)
- **LDI d, k** (*Load Immediate*): carrega o **valor imediato `k`** no **destino `d`** (registrador).
- **MOV d, s** (*Move*): copia de `s` (**fonte**) para `d` (**destino**) via barramento.
- **ADD ACC, AUX**: ACC := ACC + AUX (resultado sempre **entra** em ACC).
- **SUB ACC, AUX**: ACC := ACC ‚àí AUX (resultado sempre **entra** em ACC).
- **OR ACC, AUX**: ACC := ACC OR AUX (bit a bit).
- **NOP** (*No Operation*): nenhum sinal relevante √© ativado; √∫til para temporiza√ß√£o/alinhamento.
- **LOOP**: **label** (pseudo‚Äëinstru√ß√£o) usada como ponto de retorno em la√ßos; requer uma instru√ß√£o de salto (`JMP LOOP`) para efetivar a repeti√ß√£o.

---

## 4) Regras operacionais: algoritmo de microexecu√ß√£o (passo a passo)

**Algoritmo padr√£o para qualquer transfer√™ncia simples (LDI/MOV):**
1. **Clock 1:** Habilite **somente** a **fonte** (`Xout=1`).  
2. **Clock 2:** Mantenha a fonte ativa **se necess√°rio** e habilite **apenas** a **entrada** do destino (`Yin=1`).  
3. Garanta que **nenhuma outra fonte** est√° ativa nesses clocks.

**Algoritmo padr√£o para opera√ß√µes na ULA (ADD/SUB/OR):**
1. **Clock 1:** Habilite **AccOut** e **AuxOut** (fontes) para alimentar a ULA e **selecione a opera√ß√£o** (ex.: `Add=1` ou `Sub=1`).  
2. **Clock 2:** Publique o resultado da ULA no barramento (ex.: `AddOut=1` / `SubOut=1` / `OrOut=1`) e **habilite AccIn=1** para **capturar** o resultado.  
3. N√£o h√° necessidade de manter `AccOut/AuxOut` no Clock 2; a ULA j√° gerou o resultado.

> **Corre√ß√£o aplicada (gabarito):** no **segundo microciclo de `MOV AUX,R1`** o sinal correto de entrada √© **`AuxIn=1`** (e **n√£o** `AccOut=1`). Assim, a sequ√™ncia certa √©:  
> ‚Ä¢ Clock 1: `R1out=1`  
> ‚Ä¢ Clock 2: `R1out=1` (se necess√°rio) e **`AuxIn=1`**  
> Esta corre√ß√£o evita confundir **sa√≠da do ACC** com **entrada do AUX** no passo de captura.

---

## 5) Instru√ß√µes do exerc√≠cio ‚Äî detalhamento completo

> Abaixo, cada instru√ß√£o √© apresentada com: objetivo, microciclos (Clock 1 e 2), sinais em 1, fluxo ASCII e coment√°rios did√°ticos.

### 5.1 `LDI ACC,6` ‚Äî carregar imediato 6 no acumulador
**Objetivo:** ACC := 6

**Clock 1**
- **Sinais ativos:** `ExtDataOut=1`  
- **Efeito:** o valor **6** (00000110‚ÇÇ) aparece no barramento.

**Clock 2**
- **Sinais ativos:** `ExtDataOut=1`, `AccIn=1`  
- **Efeito:** ACC **captura 6**.

**Fluxo ASCII**
```
C1: [Imediato 6] --(ExtDataOut=1)--> [ BARRAMENTO ]
C2: [Imediato 6] --(ExtDataOut=1)--> [ BARRAMENTO ] --(AccIn=1)--> [ ACC := 6 ]
```

**Coment√°rios**
- Mantemos `ExtDataOut` no C2 para garantir estabilidade no momento da captura.

---

### 5.2 `LDI R1,4` ‚Äî carregar imediato 4 em R1
**Objetivo:** R1 := 4

**C1:** `ExtDataOut=1` ‚Üí barramento=4  
**C2:** `ExtDataOut=1`, `R1in=1` ‚Üí R1 captura 4

**Fluxo**
```
C1: [Imed 4] --(ExtDataOut)--> [Bus]
C2: [Imed 4] --(ExtDataOut)--> [Bus] --(R1in)--> [R1 := 4]
```

---

### 5.3 `LDI R2,5` ‚Äî carregar imediato 5 em R2
**Objetivo:** R2 := 5

**C1:** `ExtDataOut=1` ‚Üí 5 no barramento  
**C2:** `ExtDataOut=1`, `R2in=1` ‚Üí R2 captura 5

**Fluxo**
```
C1: [5] -ExtDataOut-> [Bus]
C2: [5] -ExtDataOut-> [Bus] -R2in-> [R2 := 5]
```

---

### 5.4 `LDI R3,10` ‚Äî carregar imediato 10 em R3
**Objetivo:** R3 := 10

**C1:** `ExtDataOut=1`  
**C2:** `ExtDataOut=1`, `R3in=1`

**Fluxo**
```
C1: [10] -ExtDataOut-> [Bus]
C2: [10] -ExtDataOut-> [Bus] -R3in-> [R3 := 10]
```

---

### 5.5 `MOV AUX,R1` ‚Äî **(corre√ß√£o aplicada no C2)**
**Objetivo:** AUX := R1

**C1:** `R1out=1` ‚Üí valor de R1 no barramento  
**C2:** **`R1out=1`, `AuxIn=1`** ‚Üí AUX captura R1 (**correto**)

**Fluxo**
```
C1: [R1] -R1out-> [Bus]
C2: [R1] -R1out-> [Bus] -AuxIn-> [AUX := R1]
```

**Nota**  
- No gabarito original havia a marca√ß√£o equivocada em C2. A entrada correta √© **AuxIn** (n√£o AccOut).

---

### 5.6 `ADD ACC,AUX` ‚Äî soma
**Objetivo:** ACC := ACC + AUX

**C1:** `AccOut=1`, `AuxOut=1`, **selecione opera√ß√£o** `Add=1`  
**C2:** `AddOut=1`, `AccIn=1`

**Fluxo**
```
C1: [ACC] -AccOut-> [ULA.ADD]  &  [AUX] -AuxOut-> [ULA.ADD]
C2: [ULA(ACC+AUX)] -AddOut-> [Bus] -AccIn-> [ACC := ACC+AUX]
```

**Dicas**
- N√£o √© preciso manter `AccOut/AuxOut` em C2.  
- Flags: Z, C, N (se existirem) s√£o atualizadas pelo resultado.

---

### 5.7 `MOV AUX,R2`
**Objetivo:** AUX := R2

**C1:** `R2out=1`  
**C2:** `R2out=1`, `AuxIn=1`

**Fluxo**
```
C1: [R2] -R2out-> [Bus]
C2: [R2] -R2out-> [Bus] -AuxIn-> [AUX := R2]
```

---

### 5.8 `SUB ACC,AUX` ‚Äî subtra√ß√£o
**Objetivo:** ACC := ACC ‚àí AUX

**C1:** `AccOut=1`, `AuxOut=1`, **opera√ß√£o** `Sub=1`  
**C2:** `SubOut=1`, `AccIn=1`

**Fluxo**
```
C1: [ACC] & [AUX] --> [ULA.SUB]
C2: [ULA(ACC‚àíAUX)] -SubOut-> [Bus] -AccIn-> [ACC := ACC‚àíAUX]
```

**Observa√ß√£o**  
- Em complemento de dois, ‚Äúnegativo‚Äù aparece quando MSB=1.  
- *Borrow/Carry* ajustados conforme projeto.

---

### 5.9 `MOV AUX,R3`
**Objetivo:** AUX := R3

**C1:** `R3out=1`  
**C2:** `R3out=1`, `AuxIn=1`

**Fluxo**
```
C1: [R3] -R3out-> [Bus]
C2: [R3] -R3out-> [Bus] -AuxIn-> [AUX := R3]
```

---

### 5.10 `OR ACC,AUX` ‚Äî OU bit a bit
**Objetivo:** ACC := ACC OR AUX

**C1:** `AccOut=1`, `AuxOut=1` (sele√ß√£o l√≥gica OR na ULA)  
**C2:** `OrOut=1`, `AccIn=1`

**Fluxo**
```
C1: [ACC] & [AUX] --> [ULA.OR]
C2: [ULA(ACC OR AUX)] -OrOut-> [Bus] -AccIn-> [ACC := ACC OR AUX]
```

---

### 5.11 `LDI R1,0`, `LDI R2,0`, `LDI R3,0`, `LDI ACC,0`, `LDI AUX,0` ‚Äî reset local
**Objetivo:** Zerar registradores

**Padr√£o por registrador d**
- **C1:** `ExtDataOut=1` (imediato 0)  
- **C2:** `ExtDataOut=1`, `dIn=1` (onde d‚àà{R1,R2,R3,ACC,AUX})

**Fluxo (gen√©rico)**
```
C1: [0] -ExtDataOut-> [Bus]
C2: [0] -ExtDataOut-> [Bus] -dIn-> [d := 0]
```

---

### 5.12 `NOP` ‚Äî No Operation (3 repeti√ß√µes no exerc√≠cio)
**Objetivo:** n√£o alterar estado

**C1 e C2:** sem sinais relevantes (tudo 0)  
**Uso:** temporiza√ß√£o, alinhamento de fases, espera de hardware.

---

### 5.13 `LOOP` ‚Äî pseudo‚Äëinstru√ß√£o (label)
**Objetivo:** marcar um ponto no c√≥digo para saltos repetidos

**Implementa√ß√£o:** requer uma instru√ß√£o de salto, ex.: `JMP LOOP`.  
N√£o h√° microciclos pr√≥prios; √© apenas um **r√≥tulo de endere√ßo**.

---

## 6) Tabela, imagens e alinhamento com o exerc√≠cio

- **Tabela de microinstru√ß√µes** usada como refer√™ncia (linhas da planilha/PDF):  
  `sandbox:/mnt/data/tabelaex1.png`  
- **Lista de comandos/mnem√¥nicos** (legenda dos termos):  
  `sandbox:/mnt/data/comando.png`

> Os microciclos apresentados acima foram alinhados √† tabela; o **erro √∫nico indicado** foi **corrigido** (no C2 de `MOV AUX,R1`, usar `AuxIn=1`).

---

## 7) Dicas de estudo, depura√ß√£o e boas pr√°ticas

1. **Fa√ßa um ‚Äúmapa de sinais‚Äù**: para cada instru√ß√£o, liste **apenas** os sinais que precisam ir a 1 em cada clock.  
2. **Cheque conflitos**: verifique se **s√≥ uma fonte** est√° conectada ao barramento em cada clock.  
3. **Verifique o destino**: no **Clock 2** garanta que **o destino certo** est√° com `*In=1`.  
4. **ULA em dois tempos**: C1 fornece operandos, **C2 publica resultado** e ACC captura.  
5. **Resets locais** com `LDI d,0` s√£o √∫teis para iniciar estados conhecidos.  
6. **NOPs**: bons para sincroniza√ß√£o com perif√©ricos ou est√°gios internos.  
7. **Comente seu microc√≥digo**: anote **o porqu√™** de cada sinal; ajuda a detectar erros de l√≥gica.

---

## 8) Perguntas frequentes

- **‚ÄúPor que n√£o capturar no mesmo clock em que publico?‚Äù**  
  Porque precisamos de **tempo de estabiliza√ß√£o** do barramento e da ULA. Dividir em C1/C2 evita leituras metast√°veis.

- **‚ÄúPosso ligar `AccOut` e `R1out` juntos?‚Äù**  
  **N√£o.** Duas fontes ativas no barramento geram **conten√ß√£o** (corrente alta, dados inv√°lidos).

- **‚ÄúAs flags mudam em LDI/MOV?‚Äù**  
  Tipicamente **n√£o** (depende do design). Em opera√ß√µes ULA (ADD/SUB/OR) sim, conforme implementado.

- **‚ÄúQual a diferen√ßa entre `OrOut` e `Or`?‚Äù**  
  Em alguns projetos h√° `Or` (sele√ß√£o) separado de `OrOut` (publica√ß√£o do resultado). No gabarito, `OrOut` j√° sinaliza a **sa√≠da** da opera√ß√£o OR no C2.

---

## 9) Conclus√µes
- A l√≥gica de **dois clocks** garante previsibilidade e seguran√ßa do dado.
- **ACC** recebe resultados; **AUX** guarda o segundo operando da ULA; **R1, R2, R3** s√£o armazenamentos auxiliares.
- **LDI/MOV** seguem o padr√£o ‚Äú**fonte no C1** ‚Üí **destino no C2**‚Äù.
- **Opera√ß√µes ULA** seguem ‚Äú**forne√ßa operandos no C1** ‚Üí **publique e capture no C2**‚Äù.
- Com esses padr√µes, voc√™ consegue **derivar novas instru√ß√µes** e **validar tabelas de controle** rapidamente.

---

### Anexo A ‚Äî Pseudoc√≥digo de gera√ß√£o de microciclos (refer√™ncia)
```text
function microsteps(instruction):
  switch instruction.type:
    case LDI(d, k):
      C1: ExtDataOut=1
      C2: ExtDataOut=1, dIn=1
    case MOV(d, s):
      C1: sout(s)=1           // R1out/R2out/R3out/AccOut/AuxOut
      C2: sout(s)=1, din(d)=1 // R?out mantido se precisar estabilidade
    case ADD:
      C1: AccOut=1, AuxOut=1, Add=1
      C2: AddOut=1, AccIn=1
    case SUB:
      C1: AccOut=1, AuxOut=1, Sub=1
      C2: SubOut=1, AccIn=1
    case OR:
      C1: AccOut=1, AuxOut=1, Op=OR
      C2: OrOut=1, AccIn=1
    case NOP:
      C1: (nenhum sinal)
      C2: (nenhum sinal)
```
