`timescale 1ns / 1ps

module seg7x16(
    input clk,
    input rstn,
    input disp_mode,//0ï¼šdisplay txt mode  if_1:display gragh mode
    input[63:0]i_data,//è¦æ˜¾ç¤ºçš„æ•°æ®,16è¿›åˆ¶æ–‡æœ¬æˆ–å›¾å½?
    output [7:0] o_seg,//æ•°ç ç®¡æ®µé€‰ï¼Œè®¾ç½®å½“å‰ç‚¹äº®æ•°ç ç®¡çš„æ˜¾ç¤ºå€?
    output [7:0] o_sel//æ•°ç ç®¡ä½é€‰ï¼Œé€‰æ‹©å½“å‰ç‚¹äº®çš„æ•°ç ç®¡ä½ç½®
);

reg [14:0] cnt;
wire seg7_clk;
always @(posedge clk, negedge rstn)
    if(!rstn)
        cnt <= 0;
    else
        cnt <= cnt+ 1'b1;
    assign seg7_clk=cnt[14];//seg7_clkï¼?2çš?14åˆ†é¢‘

reg[2:0] seg7_addr;//8é€‰ä¸€ä½é?‰ï¼Œseg7_addrèŒƒå›´ä¸?0-7ï¼Œseg7_addr=5è¡¨ç¤ºç‚¹äº®ç¬?5ä¸ªæ•°ç ç®¡ï¼Œé?šè¿‡å¾ªç¯åˆ·æ–°çš„æ–¹å¼ç‚¹äº®å…¨éƒ¨æ•°ç ç®¡

always @ (posedge seg7_clk, negedge rstn)
    if(!rstn)
        seg7_addr <= 0;
    else
        seg7_addr <= seg7_addr + 1'b1;

reg[7:0] o_sel_r;//ä¸?å…±æœ‰å…«ä¸ªå…±é˜³æ•°ç ç®¡ï¼Œä½ç”µå¹³ç‚¹äº®ï¼Œéœ?è¦?8ä½äºŒè¿›åˆ¶ä½è®°å½•ç‚¹äº®çŠ¶æ€ï¼Œä¸?0çš„é‚£ä¸?ä½ç‚¹äº?

    always @ (*)//ä½é?‰å¯ä»¥ä¸éœ?è¦ç”µå¹³æ¿€åŠ?
    case(seg7_addr)
        7:o_sel_r=8'b01111111;
        6:o_sel_r=8'b10111111;
        5:o_sel_r=8'b11011111;
        4:o_sel_r=8'b11101111;
        3:o_sel_r=8'b11110111;
        2:o_sel_r=8'b11111011;
        1:o_sel_r=8'b11111101;
        0:o_sel_r=8'b11111110;
    endcase

    reg[63:0] i_data_store;
    always @ (posedge clk,negedge rstn)
        if(!rstn)
            i_data_store <=0;
        else//if(cs)
            i_data_store <= i_data;
        
    reg[7:0] seg_data_r;
    always@(*)
    if(disp_mode==1'b0) begin
        case(seg7_addr)
            0:seg_data_r=i_data_store[3:0];
            1:seg_data_r=i_data_store[7:4];
            2:seg_data_r=i_data_store[11:8];
            3:seg_data_r=i_data_store[15:12];
            4:seg_data_r=i_data_store[19:16];
            5:seg_data_r=i_data_store[23:20];
            6:seg_data_r=i_data_store[27:24];
            7:seg_data_r=i_data_store[31:28];
        endcase end
        else begin
            case(seg7_addr)
            0:seg_data_r=i_data_store[7:0];
            1:seg_data_r=i_data_store[15:8];
            2:seg_data_r=i_data_store[23:16];
            3:seg_data_r=i_data_store[31:24];
            4:seg_data_r=i_data_store[39:32];
            5:seg_data_r=i_data_store[47:40];
            6:seg_data_r=i_data_store[55:48];
            7:seg_data_r=i_data_store[63:56];
            endcase end

    //seg_data_rï¼šå½“å‰æ˜¾ç¤ºæ•°æ®çš„2è¿›åˆ¶è¡¨ç¤º 
    reg[7:0] o_seg_r;    
    always @(posedge clk,negedge rstn)
        if(!rstn)
            o_seg_r <=8'hff;
            else if(disp_mode==1'b0)begin
            case(seg_data_r)
            4'h0:o_seg_r<=8'hC0;
            4'h1:o_seg_r<=8'hF9;
            4'h2:o_seg_r<=8'hA4;
            4'h3:o_seg_r<=8'hB0;
            4'h4:o_seg_r<=8'h99;
            4'h5:o_seg_r<=8'h92;
            4'h6:o_seg_r<=8'h82;
            4'h7:o_seg_r<=8'hF8;
            4'h8:o_seg_r<=8'h80;
            4'h9:o_seg_r<=8'h90;
            4'hA:o_seg_r<=8'h88;
            4'hB:o_seg_r<=8'h83;
            4'hC:o_seg_r<=8'hC6;
            4'hD:o_seg_r<=8'hA1;
            4'hE:o_seg_r<=8'h86;
            4'hF:o_seg_r<=8'h8E;
            default:o_seg_r<=8'hFF;
            endcase end
            else begin o_seg_r<= seg_data_r;//å›¾å½¢æ¨¡å¼
            end

        assign o_sel=o_sel_r;
        assign o_seg = o_seg_r;
endmodule

