// Code your testbench here
// or browse Examples
module test_bench;
  
  reg d0, d1, d2, d3, d4, d5, d6, d7;
  reg [3:0] sel;
  wire y;
  
  
  mux_8_1 dut ( d0, d1, d2, d3, d4,d5, d6, d7, sel, y);
    
    initial
      begin
        { d0, d1, d2, d3, d4, d5,d5, d6, d7 } = 0;
      end
    
    initial
      begin
         d0 = 0; d1 =1; d2 =1; d3 =0; d4 =1; d5 =0; d6 =1; d7=1;
         sel = 3'b000; #10;
         sel = 3'b001; #10;
         sel = 3'b010; #10;
         sel = 3'b011; #10;
         sel = 3'b100; #10;
         sel = 3'b101; #10;
         sel = 3'b110; #10;
         sel = 3'b111; #10;  
        
        $finish;
      end
 
    initial
      begin
      $dumpfile ( "wave.vcd" );
      $dumpvars ( 0, test_bench);
      end
    
endmodule
  