% Template para la realización de la Presentacion de la Tesis.

% Tipo de Documento.
\documentclass[a4paper]{article}

% Idioma.
\usepackage[utf8x]{inputenc}
\usepackage[spanish]{babel}
\usepackage{babelbib}

% Margenes.
\usepackage[outer=4cm,inner=2cm,top=2cm,bottom=2cm]{geometry}
\usepackage{fancyhdr}
\usepackage{lastpage}

% Graficos.
\usepackage{graphicx}
\graphicspath{{./images/}}

% Codigo Fuente.
\usepackage{tabularx}

% Hypervinculos.
\usepackage{url}
\usepackage{color,hyperref}
\definecolor{black}{rgb}{0.0,0.0,0.0}
\definecolor{darkblue}{rgb}{0.0,0.0,0.3}
\hypersetup{colorlinks,breaklinks,
            linkcolor=black,urlcolor=darkblue,
            anchorcolor=darkblue,citecolor=darkblue}

% Guiones
\hyphenation{pro-ble-ma}
\hyphenation{ge-ne-ra-ra}
\hyphenation{pos-te-rior-men-te}

% Definicion de la hoja de firmas.
\newcommand{\signature}[7]{
	\vfill

	\begin{flushright}
		#1, \today
	\end{flushright}
	\vspace{3cm}

	\noindent
	\centering
	\begin{tabularx}{0.9\textwidth}{cXc}
		\multicolumn{3}{c}{\rule{5cm}{1pt}}\\
		\multicolumn{3}{c}{#2}\\
		\multicolumn{3}{c}{#3}\\
		\vspace{3cm}\\
		\rule{5cm}{1pt} & \hspace{2.5cm} & \rule{5cm}{1pt} \\
		#4 & ~ & #5 \\
		#6 & ~ & #7
	\end{tabularx}
	\vspace{1cm}
}

% Encabezado y Titulo del Documento y de la Tesis.
\title{
	{\normalsize
		Universidad de Buenos Aires\\
		Facultad de Ingeniería -- Departamento de Electrónica\\
		Propuesta de Tesis de Ingeniería Electrónica\\
		\vspace{0.7cm}
	}
	Diseño, validación e implementación de una microarquitectura RISC
}

% Datos de autor: Tesista, Director y Co-director.
\author{	\textbf{Tesista}															\\
			Luciano César Natale, \textit{Padrón Nro. 86.659}               			\\
            \texttt{ \href{mailto:luchonat@gmail.com}{luchonat@gmail.com}}			\\[2.5ex]
            \textbf{Director}																\\
            Ing. Nicolas Alvarez, \textit{Profesor Adjunto}             				\\
            \texttt{ \href{mailto:nalvare2001@yahoo.com.ar}{nalvare2001@yahoo.com.ar}}  \\[2.5ex]
            \textbf{Co-director}															\\
            Ing. Octavio Alpago, \textit{JTP. Interino}               					\\
            \texttt{ \href{mailto:oalpago@gmail.com}{oalpago@gmail.com}}                \\[2.5ex]
       }

% Fecha.
\date{\today}

% Pie de Pagina.
\pagestyle{fancy}
\lhead{}
\chead{}
\rhead{}
\lfoot{}
\cfoot{
	{\footnotesize
	\emph{Diseño, validación e implementación de una microarquitectura RISC}\\
	Plan de Tesis -- Página \thepage\ de \pageref{LastPage}
	}
}
\rfoot{}
\renewcommand{\headrulewidth}{0pt}
\renewcommand{\footrulewidth}{0.4pt}

% Documento.
\begin{document}

\maketitle

%\thispagestyle{empty}

%\begin{abstract}
%\end{abstract}

\thispagestyle{fancy}

\section{Objeto y Área de la Tesis}

El objetivo principa de este trabajo consiste en diseñar, validar e implementar una microarquitectura RISC\footnote{\label{RISC}: Reduced instruction set
computer. Técnica de diseño de unidades de procesamiento basadas en el hecho de que un conjunto de instrucciones simples provee una mayor performance al ser
combinado con una microarquitectura capaz de ejecutar dichas instrucciones en algunos pocos ciclos de máquina.}. El diseño incluirá la completa
especificación funcional de la microarquitectura y su conjunto de instrucciones (¿agregar algo de que soporta instrucciones CORDIC?). El diseño se validará
mediante el desarrollo en software de un emulador de la arquitectura; la implementación se realizará en el lenguaje de descripción de hardware Verilog, y se
sintetizárá en un dispositivo FPGA\footnote{\label{FPGA}Field Programmable Gate Array: dispositivo semiconductor que contiene bloques de lógica cuya
interconexión y funcionalidad puede ser configurada `in situ' mediante un lenguaje de descripción especializado.}.

El interés en este desarrollo proviene de la necesidad de contar con un núcleo de procesamiento altamente configurable y suficientemente flexible y sencillo
para distintas aplicaciones dentro del ámbito de la investigación en los laboratorios de microelectrónica (¿y de sistemas embebidos?); sintetizable en FPGA
(¿y en silicio?).

El área profesional de relevancia del trabajo de tesis es el diseño de sistemas digitales y su aplicación como base de proyectos de investigación que
necesiten de un núcleo de procesamiento configurable y sencillo.

\newpage

\section{Introducción. Antecedentes}

Las primeras aproximaciones a los procesadores RISC datan de los años 60 y 70, pero poner que MIPS es de los 80 y decir que es la ``estrella''?

Explicar que retomaron importancia con los sistemas embebidos.

Exlpicar motivación de bajo consumo.

\section{Desarrollo previsto de la Tesis}

\subsection{Teoría, enfoque y métodos a utilizar}

El enfoque de la tesis se basará en un desarrollo teórico del set de instrucciones y de las características de la microarquitectura; y en el desarrollo
práctico del emulador y el Verilog....

Explicar concepto de ``ortogonalidad''

Se sopesarán las ventajas de mantener la ``ortogonalidad''....

\subsection{Estudios conexos}

Asignaturas y otros estudios previstos que son relevantes al desarrollo de la Tesis.

\begin{itemize}
	\item \textbf{Sistemas Digitales:} Asignatura que abarca la teoría de técnicas de diseño de hardware digital y codificación de sistemas digitales, así como también su síntesis y medición.
	\item \textbf{Organización de Computadoras:} Asignatura en la cual se cubren los aspectos teóricos del diseño de microarquitecturas.
	%\item \textbf{Procesamiento de Señales:} Asignatura que abarca los conceptos respecto al procesamiento de señales y el uso de filtros adaptativos.
\end{itemize}

\subsection{Alcance proyectado para la tesis}

Como resultados a obtener de la presente tesis se tienen los siguientes:

\begin{itemize}
    \item Especificación completa de la microarquitectura
    \item Vectores de prueba
    \item Emulador de la arquitectura
    \item IP Core codificado en el lenguaje Verilog de la microarquitectura completa
    \item Resultado de los vectores de prueba tanto en el emulador como en el IP Core
    \item Análisis comparativo entre la microarquitectura desarrollada y otras arquitecturas RISC
    \item Proposición de trabajos futuros y/o mejoras.
\end{itemize}

Para asegurar que el proyecto de tesis incluya todos los trabajos requeridos, los procesos a completar se describen en un plan de trabajo en la siguiente sección.

\newpage

\subsection{Plan de trabajo}

%Planificación y definición: descomponer la totalidad de la tesis en las tareas, procesos y fases, necesarios para lograr el resultado. Indicar cómo se definirá, verificará y controlará el alcance previsto de la tesis. Incluir un plan de trabajo tentativo, estimando los plazos de ejecución de cada parte.

La duración total del trabajo se estima en un año y se considera que la misma estará compuesta por las siguientes etapas:

\begin{itemize}
    \item \textbf{Investigación bibliográfica:} Recolección de Libros, Papers, Trabajos de Tesis, y fuentes de investigación con el objetivo de obtener el entendimiento teórico requerido y conocer el estado del arte en el tema a trabajar.
    \item \textbf{Introducción al trabajo de tesis:} Comprender la teoría de las microarquitecturas RISC. Describir el contenido teórico requerido para exponer los conceptos de funcionamiento del hardware a desarrollar.
    \item \textbf{Análisis de arquitecturas existentes:} Analizar las diferentes arquitecturas existentes con sus pro y contras. Obtener de este análisis las relaciones de compromiso asumidas en ellas para poder aplicarlas en la arquitectura a desarrollar.
    \item \textbf{Diseño de la microarquitectura y su conjunto de instrucciones:} Realizar la especificación funcional de la microarquitectura y su conjunto de instrucciones.
    \item \textbf{Validación:} Desarrollar los vectores de pruebas que permitirán validar la microarquitectura.
    \item \textbf{Emulación:} Desarrollar el emulador de la microarquitectura y validar los vectores de pruebas.
    \item \textbf{Implementación:} Desarrollar el IP core en un ambiente de simulación y, en la medida que sea posible, en campo. Realizar la síntesis de la misma para distintos dispositivos FPGA, medir recursos utilizados, máxima frecuencia de operación y potencia consumida. Validar los vectores de pruebas.
    \item \textbf{Conclusiones y Trabajos a Futuro:} Se extraerán las conclusiones pertinentes sobre los resultados obtenidos y se propondran futuras mejoras de la microarquitectura (si correspondiese) a partir de los resultados obtenidos.
    \item \textbf{Preparación del Informe Final:} Se consolidará la documentación con la memoria de la tesis la cual contendrá el resultado de todo el trabajo realizado. Se revisará la tesis por el director y por los pares antes de enviarla al jurado.
    \item \textbf{Preparación de la presentación y defensa de la Tesis:} Se preparará la presentación (diapositivas) con los objetivos, alcance, introducción a las microarquitecturas RISC, desarrollo de la microarquitectura, resultados obtenidos, conclusiones y trabajos a futuro. La misma será posteriormente utilizada para la defensa.
\end{itemize}

En la figura \ref{TablaActividades} se encuentra el plan propuesto para la formación del tesista y el cumplimiento de los objetivos.

\begin{figure}[h!]
	\label{TablaActividades}
	%trim option's parameter order: left bottom right top
	\includegraphics[trim = 20mm 200mm 20mm 25mm, clip, width=\textwidth]{tabla_actividades}
	\caption{Diagrama de las actividades a realizar por el tesista.}
\end{figure}

\newpage

\section{Bibliografía}

\begin{thebibliography}{99}

\bibitem{Mohammadi} Abbas Mohammadi \& Fadhel M. Ghannouchi, ``RF Transceiver Design for MIMO Wireless Communications'', Springer, p1-5, 2012.
\bibitem{Paulraj} Paulraj, A., Nabar, R., Gore, D., ``Introduction to Space-Time Wireless Communications''. Cambridge University Press, 2003.
\bibitem{Litva} John Litva \& Titus Kwok-Yeung Lo, ``Digital Beamforming in Wireless Communications'', Artech House, 1996.
\bibitem{Mohammadi2} Abbas Mohammadi \& Fadhel M. Ghannouchi, ``RF Transceiver Design for MIMO Wireless Communications'', Springer, p17-20, 2012.
\end{thebibliography}

\newpage

\signature{Buenos Aires}{Sr. Luciano César Natale}{Tesista}{Ing. Nicolás Alvarez}{Ing. Octavio Alpago}{Prof. Adjunto, Director}{JTP. Interino, Co-director}

\end{document}
