<netlist>
  <name>spartan_pcie_board</name>
  <parts>
    <part>
      <name>FPGA1/D1</name>
      <footprint>LED_1113F</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/D2</name>
      <footprint>LED_1113F</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/D3</name>
      <footprint>LED_1113F</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/D4</name>
      <footprint>LED_1113F</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/D5</name>
      <footprint>LED_1113F</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/D6</name>
      <footprint>LED_1113F</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/D7</name>
      <footprint>LED_1113F</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/D8</name>
      <footprint>LED_1113F</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/P1</name>
      <footprint>MOLEX-87332-1420</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R1</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R10</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R11</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R12</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R13</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R14</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R15</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R2</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R3</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R4</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R5</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R6</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R7</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R8</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/R9</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/SW1</name>
      <footprint>CTS_219-8LPST</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/SW2</name>
      <footprint>PANASONIC_EVQ</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/SW3</name>
      <footprint>PANASONIC_EVQ</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/SW4</name>
      <footprint>PANASONIC_EVQ</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/SW5</name>
      <footprint>PANASONIC_EVQ</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>FPGA1/U1</name>
      <footprint>PC28F128P30</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>MTG1</name>
      <footprint>MOUNT_HOLE_125</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>MTG2</name>
      <footprint>MOUNT_HOLE_125</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>MTG3</name>
      <footprint>MOUNT_HOLE_125</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>MTG4</name>
      <footprint>MOUNT_HOLE_125</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>P1</name>
      <footprint>PCIE_EDGE_CONN_X1</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C1</name>
      <footprint>TANT3528</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C10</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C11</name>
      <footprint>TANT3528</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C12</name>
      <footprint>TANT3528</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C13</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C14</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C15</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C16</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C17</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C18</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C19</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C2</name>
      <footprint>TANT3528</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C20</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C3</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C4</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C5</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C6</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C7</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C8</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/C9</name>
      <footprint>CC0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/R1</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/R2</name>
      <footprint>CR0603</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>PWR/U1</name>
      <footprint>LT3022_MSOP16</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP1</name>
      <footprint>TP_ROUND</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP10</name>
      <footprint>TP_ROUND</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP11</name>
      <footprint>TP_SQUARE</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP12</name>
      <footprint>TP_SQUARE</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP13</name>
      <footprint>TP_ROUND</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP14</name>
      <footprint>TP_ROUND</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP15</name>
      <footprint>TP_SQUARE</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP16</name>
      <footprint>TP_SQUARE</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP2</name>
      <footprint>TP_ROUND</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP3</name>
      <footprint>TP_SQUARE</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP4</name>
      <footprint>TP_SQUARE</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP5</name>
      <footprint>TP_ROUND</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP6</name>
      <footprint>TP_ROUND</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP7</name>
      <footprint>TP_SQUARE</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP8</name>
      <footprint>TP_SQUARE</footprint>
      <library>pcie_lib</library>
    </part>
    <part>
      <name>TP9</name>
      <footprint>TP_ROUND</footprint>
      <library>pcie_lib</library>
    </part>
  </parts>
  <nets>
    <net>
      <name>+12V</name>
      <pins>
        <pin>
          <pinName>B1</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>B2</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>A2</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>A3</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>+1V2</name>
      <pins/>
    </net>
    <net>
      <name>+1V5</name>
      <pins>
        <pin>
          <pinName>3</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>4</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/R1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C2</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C3</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C4</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C5</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C6</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C7</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C8</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C9</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C10</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>+1V5_sense</name>
      <pins/>
    </net>
    <net>
      <name>+1V8</name>
      <pins>
        <pin>
          <pinName>1</pinName>
          <partName>TP7</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP8</partName>
        </pin>
        <pin>
          <pinName>A6</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>H3</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>A4</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>+3V3</name>
      <pins>
        <pin>
          <pinName>1</pinName>
          <partName>TP3</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP4</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
        <pin>
          <pinName>D5</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>D6</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>G4</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R9</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R10</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R11</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R12</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R13</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R14</partName>
        </pin>
        <pin>
          <pinName>9</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>12</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>13</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>14</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C11</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C12</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C13</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C14</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C15</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C16</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C17</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C18</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C19</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>PWR/C20</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_addr</name>
      <pins>
        <pin>
          <pinName>B6</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_adv_n</name>
      <pins>
        <pin>
          <pinName>F6</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/R15</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_ce_n</name>
      <pins>
        <pin>
          <pinName>B4</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/R13</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_clk</name>
      <pins>
        <pin>
          <pinName>E6</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/R10</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_data</name>
      <pins>
        <pin>
          <pinName>E7</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_oe_n</name>
      <pins>
        <pin>
          <pinName>F8</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/R12</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_reset_n</name>
      <pins>
        <pin>
          <pinName>D4</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/R9</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_wait</name>
      <pins>
        <pin>
          <pinName>F7</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_we_n</name>
      <pins>
        <pin>
          <pinName>G8</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/R11</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>cfg_wp_n</name>
      <pins>
        <pin>
          <pinName>C6</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/R14</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>dip_io</name>
      <pins>
        <pin>
          <pinName>16</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>gnd</name>
      <pins>
        <pin>
          <pinName>B4</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>B7</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>B13</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>B16</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>B18</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>A4</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>A12</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>A15</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>A18</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP2</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP5</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP6</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP9</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP10</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP13</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP14</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R1</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R2</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R3</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R4</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R5</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R6</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R7</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R8</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
        <pin>
          <pinName>3</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
        <pin>
          <pinName>4</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
        <pin>
          <pinName>5</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
        <pin>
          <pinName>6</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
        <pin>
          <pinName>7</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
        <pin>
          <pinName>8</pinName>
          <partName>FPGA1/SW1</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/SW2</partName>
        </pin>
        <pin>
          <pinName>4</pinName>
          <partName>FPGA1/SW2</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/SW3</partName>
        </pin>
        <pin>
          <pinName>4</pinName>
          <partName>FPGA1/SW3</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/SW4</partName>
        </pin>
        <pin>
          <pinName>4</pinName>
          <partName>FPGA1/SW4</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/SW5</partName>
        </pin>
        <pin>
          <pinName>4</pinName>
          <partName>FPGA1/SW5</partName>
        </pin>
        <pin>
          <pinName>3</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
        <pin>
          <pinName>5</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
        <pin>
          <pinName>7</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
        <pin>
          <pinName>9</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
        <pin>
          <pinName>11</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
        <pin>
          <pinName>B2</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>H2</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>H4</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>H6</pinName>
          <partName>FPGA1/U1</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/R15</partName>
        </pin>
        <pin>
          <pinName>6</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>7</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>10</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>11</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>17</pinName>
          <partName>PWR/U1</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/R2</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C1</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C2</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C3</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C4</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C5</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C6</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C7</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C8</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C9</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C10</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C11</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C12</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C13</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C14</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C15</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C16</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C17</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C18</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C19</partName>
        </pin>
        <pin>
          <pinName>2</pinName>
          <partName>PWR/C20</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>led</name>
      <pins>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/D8</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>led_cathode</name>
      <pins>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/D8</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>FPGA1/R8</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pcie_perst_n</name>
      <pins>
        <pin>
          <pinName>A11</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pcie_prsnt_n</name>
      <pins>
        <pin>
          <pinName>B17</pinName>
          <partName>P1</partName>
        </pin>
        <pin>
          <pinName>A1</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pcie_refclk_n</name>
      <pins>
        <pin>
          <pinName>A14</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pcie_refclk_p</name>
      <pins>
        <pin>
          <pinName>A13</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pcie_rx0_n</name>
      <pins>
        <pin>
          <pinName>B15</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pcie_rx0_p</name>
      <pins>
        <pin>
          <pinName>B14</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pcie_tx0_n</name>
      <pins>
        <pin>
          <pinName>A17</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pcie_tx0_p</name>
      <pins>
        <pin>
          <pinName>A16</pinName>
          <partName>P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>pushbutton</name>
      <pins>
        <pin>
          <pinName>2</pinName>
          <partName>FPGA1/SW2</partName>
        </pin>
        <pin>
          <pinName>3</pinName>
          <partName>FPGA1/SW2</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>tck</name>
      <pins>
        <pin>
          <pinName>6</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>tdi</name>
      <pins>
        <pin>
          <pinName>10</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>tdo</name>
      <pins>
        <pin>
          <pinName>8</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>test_trace_bottom</name>
      <pins>
        <pin>
          <pinName>1</pinName>
          <partName>TP11</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP12</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>test_trace_top</name>
      <pins>
        <pin>
          <pinName>1</pinName>
          <partName>TP15</partName>
        </pin>
        <pin>
          <pinName>1</pinName>
          <partName>TP16</partName>
        </pin>
      </pins>
    </net>
    <net>
      <name>tms</name>
      <pins>
        <pin>
          <pinName>4</pinName>
          <partName>FPGA1/P1</partName>
        </pin>
      </pins>
    </net>
  </nets>
</netlist>
