TimeQuest Timing Analyzer report for DDS_RIKEN
Mon Feb 08 18:24:59 2016
Quartus II 64-Bit Version 15.0.0 Build 145 04/22/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 15. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 16. Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_dds'
 18. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Slow 1200mV 85C Model Metastability Summary
 27. Slow 1200mV 0C Model Fmax Summary
 28. Slow 1200mV 0C Model Setup Summary
 29. Slow 1200mV 0C Model Hold Summary
 30. Slow 1200mV 0C Model Recovery Summary
 31. Slow 1200mV 0C Model Removal Summary
 32. Slow 1200mV 0C Model Minimum Pulse Width Summary
 33. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 34. Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 35. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 36. Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 37. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_dds'
 38. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 39. Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 40. Setup Times
 41. Hold Times
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Propagation Delay
 45. Minimum Propagation Delay
 46. Slow 1200mV 0C Model Metastability Summary
 47. Fast 1200mV 0C Model Setup Summary
 48. Fast 1200mV 0C Model Hold Summary
 49. Fast 1200mV 0C Model Recovery Summary
 50. Fast 1200mV 0C Model Removal Summary
 51. Fast 1200mV 0C Model Minimum Pulse Width Summary
 52. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 53. Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 54. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 55. Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 56. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_dds'
 57. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'
 58. Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[3]'
 59. Setup Times
 60. Hold Times
 61. Clock to Output Times
 62. Minimum Clock to Output Times
 63. Propagation Delay
 64. Minimum Propagation Delay
 65. Fast 1200mV 0C Model Metastability Summary
 66. Multicorner Timing Analysis Summary
 67. Setup Times
 68. Hold Times
 69. Clock to Output Times
 70. Minimum Clock to Output Times
 71. Propagation Delay
 72. Minimum Propagation Delay
 73. Board Trace Model Assignments
 74. Input Transition Times
 75. Signal Integrity Metrics (Slow 1200mv 0c Model)
 76. Signal Integrity Metrics (Slow 1200mv 85c Model)
 77. Signal Integrity Metrics (Fast 1200mv 0c Model)
 78. Setup Transfers
 79. Hold Transfers
 80. Report TCCS
 81. Report RSKM
 82. Unconstrained Paths
 83. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.0 Build 145 04/22/2015 SJ Web Edition ;
; Revision Name      ; DDS_RIKEN                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------+
; SDC File List                                                                      ;
+------------------------------------------------+--------+--------------------------+
; SDC File Path                                  ; Status ; Read at                  ;
+------------------------------------------------+--------+--------------------------+
; ../../../DDS_test_2015_07_16 - serial/SDC1.sdc ; OK     ; Mon Feb 08 18:24:54 2016 ;
+------------------------------------------------+--------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                               ;
+-------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------+-----------------------------------------------------+
; Clock Name                                      ; Type      ; Period   ; Frequency ; Rise  ; Fall    ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master  ; Source                                            ; Targets                                             ;
+-------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------+-----------------------------------------------------+
; clk_dds                                         ; Base      ; 8.000    ; 125.0 MHz ; 0.000 ; 4.000   ;            ;           ;             ;       ;        ;           ;            ;          ;         ;                                                   ; { clk_dds }                                         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 32.000   ; 31.25 MHz ; 0.000 ; 16.000  ; 50.00      ; 4         ; 1           ;       ;        ;           ;            ; false    ; clk_dds ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[0] } ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; Generated ; 1000.000 ; 1.0 MHz   ; 0.000 ; 500.000 ; 50.00      ; 125       ; 1           ;       ;        ;           ;            ; false    ; clk_dds ; pll|altpll_component|auto_generated|pll1|inclk[0] ; { pll|altpll_component|auto_generated|pll1|clk[3] } ;
+-------------------------------------------------+-----------+----------+-----------+-------+---------+------------+-----------+-------------+-------+--------+-----------+------------+----------+---------+---------------------------------------------------+-----------------------------------------------------+


+--------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                   ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                      ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 52.02 MHz ; 52.02 MHz       ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 88.83 MHz ; 88.83 MHz       ; pll|altpll_component|auto_generated|pll1|clk[3] ;      ;
+-----------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                       ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 6.389   ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; 988.743 ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                      ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.355 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.454 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_dds                                         ; 3.642   ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 15.686  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; 499.688 ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                  ;
+-------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[54] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[55] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[35] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[32] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[33] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[37] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[36] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[39] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[38] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[63] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.389 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[62] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.482      ;
; 6.442 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[16] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.428      ;
; 6.493 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[22] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.377      ;
; 6.493 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[23] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.377      ;
; 6.493 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[17] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.377      ;
; 6.493 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[21] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.377      ;
; 6.493 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[20] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.377      ;
; 6.493 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[19] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.377      ;
; 6.493 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[18] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.377      ;
; 6.735 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[57] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.136      ;
; 6.735 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[61] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.136      ;
; 6.735 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[60] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.136      ;
; 6.742 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[42] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.129      ;
; 6.742 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[43] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.129      ;
; 6.742 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[47] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.129      ;
; 6.742 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[41] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.129      ;
; 6.742 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[40] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.129      ;
; 6.742 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[59] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.129      ;
; 6.742 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[58] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.129      ;
; 6.753 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[46] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.118      ;
; 6.770 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[52] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 9.102      ;
; 6.770 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[53] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 9.102      ;
; 6.770 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[48] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 9.102      ;
; 6.770 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[49] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 9.102      ;
; 6.770 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 9.102      ;
; 6.770 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 9.102      ;
; 6.770 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[12] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 9.102      ;
; 6.799 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[34] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.072      ;
; 6.799 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[45] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.072      ;
; 6.799 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.072      ;
; 6.808 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.135     ; 9.058      ;
; 6.808 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.135     ; 9.058      ;
; 6.808 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.135     ; 9.058      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[56] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[7]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[6]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[4]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[5]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[8]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.819 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[9]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 9.052      ;
; 6.837 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.033      ;
; 6.837 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 9.033      ;
; 6.852 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[11] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 9.017      ;
; 6.852 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 9.017      ;
; 6.852 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[7]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 9.017      ;
; 6.852 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[6]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 9.017      ;
; 6.852 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[10] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 9.017      ;
; 6.902 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.961      ;
; 6.902 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.961      ;
; 6.902 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.961      ;
; 6.902 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.961      ;
; 6.902 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.961      ;
; 6.902 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.961      ;
; 6.906 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[10] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.956      ;
; 6.906 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[11] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.956      ;
; 6.906 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[13] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.956      ;
; 6.906 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[12] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.956      ;
; 6.906 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[8]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.956      ;
; 6.906 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[9]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.956      ;
; 6.906 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[7]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.956      ;
; 6.906 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[6]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.956      ;
; 7.073 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[8]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 8.798      ;
; 7.121 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[30] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 8.750      ;
; 7.138 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[50] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 8.733      ;
; 7.138 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[51] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 8.733      ;
; 7.138 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[25] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 8.733      ;
; 7.138 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[24] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 8.733      ;
; 7.138 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[9]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.130     ; 8.733      ;
; 7.141 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[44] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.729      ;
; 7.141 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[29] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.729      ;
; 7.141 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[31] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.729      ;
; 7.141 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[14] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.729      ;
; 7.141 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[15] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.729      ;
; 7.141 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[13] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.729      ;
; 7.180 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[15]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.690      ;
; 7.180 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[14]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.690      ;
; 7.180 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[13]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.690      ;
; 7.180 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[12]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.690      ;
; 7.180 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[11]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.690      ;
; 7.180 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[10]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.690      ;
; 7.213 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[54] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 8.659      ;
; 7.213 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[55] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 8.659      ;
; 7.213 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[35] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 8.659      ;
; 7.213 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[32] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 8.659      ;
; 7.213 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[33] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 8.659      ;
; 7.213 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[37] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.129     ; 8.659      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                               ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 988.743 ; main_counter[1]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.176     ;
; 988.747 ; main_counter[1]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.172     ;
; 988.748 ; main_counter[1]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.171     ;
; 988.804 ; main_counter[0]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.115     ;
; 988.808 ; main_counter[0]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.111     ;
; 988.809 ; main_counter[0]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.110     ;
; 988.887 ; main_counter[3]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.032     ;
; 988.891 ; main_counter[3]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.028     ;
; 988.892 ; main_counter[3]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 11.027     ;
; 988.933 ; main_counter[1]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.986     ;
; 988.934 ; main_counter[1]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.985     ;
; 988.934 ; main_counter[1]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.985     ;
; 988.936 ; main_counter[1]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.983     ;
; 988.936 ; main_counter[1]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.983     ;
; 988.974 ; main_counter[2]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.945     ;
; 988.978 ; main_counter[2]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.941     ;
; 988.979 ; main_counter[2]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.940     ;
; 988.985 ; main_counter[1]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.933     ;
; 988.988 ; main_counter[1]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.930     ;
; 988.988 ; main_counter[1]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.930     ;
; 988.988 ; main_counter[1]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.930     ;
; 988.994 ; main_counter[0]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.925     ;
; 988.995 ; main_counter[0]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.924     ;
; 988.995 ; main_counter[0]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.924     ;
; 988.997 ; main_counter[0]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.922     ;
; 988.997 ; main_counter[0]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.922     ;
; 989.001 ; main_counter[5]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.918     ;
; 989.005 ; main_counter[5]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.914     ;
; 989.006 ; main_counter[5]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.913     ;
; 989.046 ; main_counter[0]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.872     ;
; 989.049 ; main_counter[0]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.869     ;
; 989.049 ; main_counter[0]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.869     ;
; 989.049 ; main_counter[0]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.869     ;
; 989.077 ; main_counter[3]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.842     ;
; 989.078 ; main_counter[3]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.841     ;
; 989.078 ; main_counter[3]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.841     ;
; 989.080 ; main_counter[3]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.839     ;
; 989.080 ; main_counter[3]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.839     ;
; 989.095 ; main_counter[4]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.824     ;
; 989.099 ; main_counter[4]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.820     ;
; 989.100 ; main_counter[4]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.819     ;
; 989.129 ; main_counter[3]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.789     ;
; 989.132 ; main_counter[3]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.786     ;
; 989.132 ; main_counter[3]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.786     ;
; 989.132 ; main_counter[3]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.786     ;
; 989.137 ; main_counter[7]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.782     ;
; 989.141 ; main_counter[7]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.778     ;
; 989.142 ; main_counter[7]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.777     ;
; 989.164 ; main_counter[2]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.755     ;
; 989.165 ; main_counter[2]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.754     ;
; 989.165 ; main_counter[2]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.754     ;
; 989.167 ; main_counter[2]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.752     ;
; 989.167 ; main_counter[2]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.752     ;
; 989.191 ; main_counter[5]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.728     ;
; 989.192 ; main_counter[5]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.727     ;
; 989.192 ; main_counter[5]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.727     ;
; 989.194 ; main_counter[5]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.725     ;
; 989.194 ; main_counter[5]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.725     ;
; 989.216 ; main_counter[2]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.702     ;
; 989.219 ; main_counter[2]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.699     ;
; 989.219 ; main_counter[2]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.699     ;
; 989.219 ; main_counter[2]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.699     ;
; 989.243 ; main_counter[6]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.676     ;
; 989.243 ; main_counter[5]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.675     ;
; 989.246 ; main_counter[5]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.672     ;
; 989.246 ; main_counter[5]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.672     ;
; 989.246 ; main_counter[5]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.672     ;
; 989.247 ; main_counter[6]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.672     ;
; 989.248 ; main_counter[6]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.671     ;
; 989.285 ; main_counter[9]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.634     ;
; 989.285 ; main_counter[4]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.634     ;
; 989.286 ; main_counter[4]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.633     ;
; 989.286 ; main_counter[4]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.633     ;
; 989.288 ; main_counter[4]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.631     ;
; 989.288 ; main_counter[4]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.631     ;
; 989.289 ; main_counter[9]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.630     ;
; 989.290 ; main_counter[9]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.629     ;
; 989.327 ; main_counter[7]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.592     ;
; 989.328 ; main_counter[7]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.591     ;
; 989.328 ; main_counter[7]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.591     ;
; 989.330 ; main_counter[7]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.589     ;
; 989.330 ; main_counter[7]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.589     ;
; 989.337 ; main_counter[4]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.581     ;
; 989.340 ; main_counter[4]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.578     ;
; 989.340 ; main_counter[4]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.578     ;
; 989.340 ; main_counter[4]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.578     ;
; 989.379 ; main_counter[7]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.539     ;
; 989.382 ; main_counter[7]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.536     ;
; 989.382 ; main_counter[7]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.536     ;
; 989.382 ; main_counter[7]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.083     ; 10.536     ;
; 989.423 ; main_counter[8]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.496     ;
; 989.427 ; main_counter[8]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.492     ;
; 989.428 ; main_counter[8]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.491     ;
; 989.433 ; main_counter[6]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.486     ;
; 989.434 ; main_counter[6]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.485     ;
; 989.434 ; main_counter[6]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.485     ;
; 989.436 ; main_counter[6]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.483     ;
; 989.436 ; main_counter[6]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.483     ;
; 989.468 ; main_counter[11] ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.451     ;
; 989.472 ; main_counter[11] ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.082     ; 10.447     ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                                                                         ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.355 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.472      ; 1.081      ;
; 0.454 ; add_flag_var       ; add_flag_var                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 0.746      ;
; 0.674 ; sub_counter[11]    ; sub_counter[11]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 0.966      ;
; 0.696 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.472      ; 1.422      ;
; 0.698 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.472      ; 1.424      ;
; 0.716 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.470      ; 1.440      ;
; 0.721 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.472      ; 1.447      ;
; 0.725 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.475      ; 1.454      ;
; 0.727 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.455      ;
; 0.729 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.477      ; 1.460      ;
; 0.736 ; sub_counter[3]     ; sub_counter[3]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.028      ;
; 0.737 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.470      ;
; 0.737 ; sub_counter[1]     ; sub_counter[1]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.029      ;
; 0.738 ; sub_counter[7]     ; sub_counter[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; sub_counter[5]     ; sub_counter[5]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.030      ;
; 0.739 ; sub_counter[6]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.031      ;
; 0.740 ; sub_counter[4]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.472      ; 1.467      ;
; 0.746 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.480      ; 1.480      ;
; 0.751 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.469      ; 1.474      ;
; 0.755 ; sub_counter[0]     ; sub_counter[0]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.047      ;
; 0.765 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.480      ; 1.499      ;
; 0.774 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.507      ;
; 0.932 ; sub_counter[8]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.224      ;
; 0.936 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.470      ; 1.660      ;
; 0.938 ; sub_counter[9]     ; sub_counter[9]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.230      ;
; 0.940 ; sub_counter[10]    ; sub_counter[10]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.232      ;
; 0.953 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.469      ; 1.676      ;
; 0.989 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.472      ; 1.715      ;
; 1.017 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.481      ; 1.752      ;
; 1.031 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.473      ; 1.758      ;
; 1.036 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.773      ;
; 1.042 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.770      ;
; 1.043 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.771      ;
; 1.044 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.469      ; 1.767      ;
; 1.049 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.777      ;
; 1.051 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.784      ;
; 1.053 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.781      ;
; 1.058 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.791      ;
; 1.059 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.475      ; 1.788      ;
; 1.061 ; rom_step_count[3]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.480      ; 1.795      ;
; 1.061 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.469      ; 1.784      ;
; 1.063 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.482      ; 1.799      ;
; 1.065 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.482      ; 1.801      ;
; 1.067 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.795      ;
; 1.070 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.473      ; 1.797      ;
; 1.071 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.808      ;
; 1.072 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.473      ; 1.799      ;
; 1.073 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.806      ;
; 1.074 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.807      ;
; 1.074 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.802      ;
; 1.078 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.481      ; 1.813      ;
; 1.079 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.807      ;
; 1.082 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.810      ;
; 1.084 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.821      ;
; 1.085 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.475      ; 1.814      ;
; 1.087 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.815      ;
; 1.089 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.822      ;
; 1.089 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.476      ; 1.819      ;
; 1.090 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.480      ; 1.824      ;
; 1.090 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.480      ; 1.824      ;
; 1.091 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.482      ; 1.827      ;
; 1.091 ; sub_counter[3]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.383      ;
; 1.092 ; sub_counter[5]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.384      ;
; 1.092 ; sub_counter[7]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.384      ;
; 1.095 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.475      ; 1.824      ;
; 1.098 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.835      ;
; 1.098 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.835      ;
; 1.098 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.826      ;
; 1.098 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.835      ;
; 1.099 ; sub_counter[0]     ; sub_counter[1]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.391      ;
; 1.100 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.828      ;
; 1.100 ; sub_counter[2]     ; sub_counter[3]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.392      ;
; 1.100 ; sub_counter[6]     ; sub_counter[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.392      ;
; 1.101 ; sub_counter[4]     ; sub_counter[5]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.393      ;
; 1.103 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.482      ; 1.839      ;
; 1.105 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.480      ; 1.839      ;
; 1.105 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.838      ;
; 1.106 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.834      ;
; 1.106 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.476      ; 1.836      ;
; 1.107 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.835      ;
; 1.109 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.846      ;
; 1.109 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.482      ; 1.845      ;
; 1.109 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.837      ;
; 1.109 ; sub_counter[2]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.401      ;
; 1.109 ; sub_counter[6]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.401      ;
; 1.110 ; sub_counter[4]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.080      ; 1.402      ;
; 1.112 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.845      ;
; 1.113 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.476      ; 1.843      ;
; 1.113 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.476      ; 1.843      ;
; 1.113 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.470      ; 1.837      ;
; 1.115 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.480      ; 1.849      ;
; 1.115 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.852      ;
; 1.116 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.483      ; 1.853      ;
; 1.119 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.480      ; 1.853      ;
; 1.121 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.473      ; 1.848      ;
; 1.121 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.476      ; 1.851      ;
; 1.123 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.474      ; 1.851      ;
; 1.124 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.479      ; 1.857      ;
; 1.127 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.475      ; 1.856      ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                     ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.454 ; clk_system                        ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[1]                          ; count[1]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[2]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[4]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; count[3]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.746      ;
; 0.455 ; dac_wr_pin~reg0                   ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; \process_5:main_count[1]          ; \process_5:main_count[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; par_add[5]                        ; par_add[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; par_add[4]                        ; par_add[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; par_add[3]                        ; par_add[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; par_wr[0]                         ; par_wr[0]                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; sub_count[1]                      ; sub_count[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; dds_master_reset~reg0             ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; par_add[1]                        ; par_add[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; main_count[1]                     ; main_count[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.746      ;
; 0.466 ; count[0]                          ; count[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.758      ;
; 0.467 ; \process_5:main_count[0]          ; \process_5:main_count[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.758      ;
; 0.467 ; sub_count[0]                      ; sub_count[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.758      ;
; 0.509 ; \process_5:main_count[1]          ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.800      ;
; 0.510 ; \process_5:main_amplitude_var[7]  ; dac_out[7]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.802      ;
; 0.534 ; count[0]                          ; count[1]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.826      ;
; 0.571 ; main_count[4]                     ; main_count[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 0.862      ;
; 0.702 ; \process_5:main_amplitude_var[6]  ; dac_out[6]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.994      ;
; 0.707 ; main_frequency_var[6]             ; par_data[5]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 0.999      ;
; 0.717 ; \process_5:main_amplitude_var[5]  ; dac_out[5]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.008      ;
; 0.721 ; count[2]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.013      ;
; 0.722 ; \process_5:main_amplitude_var[13] ; dac_out[13]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.014      ;
; 0.727 ; \process_5:main_amplitude_var[8]  ; dac_out[8]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.019      ;
; 0.728 ; \process_5:main_amplitude_var[10] ; dac_out[10]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.020      ;
; 0.736 ; \process_5:main_amplitude_var[1]  ; dac_out[1]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.028      ;
; 0.737 ; count[1]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.029      ;
; 0.748 ; \process_5:main_amplitude_var[9]  ; dac_out[9]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.040      ;
; 0.763 ; count_delay[1]                    ; count_delay[1]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; count_delay[3]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; count_delay[5]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; count_delay[13]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.054      ;
; 0.763 ; count_delay[11]                   ; count_delay[11]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.054      ;
; 0.765 ; count_delay[7]                    ; count_delay[7]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.056      ;
; 0.766 ; count_delay[2]                    ; count_delay[2]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.057      ;
; 0.767 ; count_delay[10]                   ; count_delay[10]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.767 ; count_delay[12]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.058      ;
; 0.768 ; \process_5:main_count[0]          ; \process_5:main_count[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.059      ;
; 0.770 ; \process_5:main_count[1]          ; \process_5:main_count[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.061      ;
; 0.770 ; \process_5:main_count[0]          ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.061      ;
; 0.795 ; count[0]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.087      ;
; 0.796 ; count[0]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.088      ;
; 0.800 ; count[0]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.092      ;
; 0.807 ; main_count[4]                     ; main_count[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.098      ;
; 0.831 ; main_count[4]                     ; dds_io_update~reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.122      ;
; 0.908 ; sub_count[0]                      ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.199      ;
; 0.938 ; par_data[0]                       ; par_data[0]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.229      ;
; 0.952 ; par_data[2]                       ; par_data[2]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.244      ;
; 0.953 ; \process_5:main_amplitude_var[11] ; dac_out[11]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.245      ;
; 0.966 ; main_frequency_var[10]            ; par_data[9]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.258      ;
; 0.977 ; sub_count[1]                      ; par_wr[0]                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.268      ;
; 1.002 ; main_frequency_var[11]            ; par_data[10]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.294      ;
; 1.033 ; main_count[4]                     ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.324      ;
; 1.034 ; main_count[4]                     ; main_count[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.325      ;
; 1.046 ; \process_5:main_amplitude_var[3]  ; dac_out[3]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.337      ;
; 1.056 ; main_frequency_var[27]            ; par_data[10]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.083      ; 1.351      ;
; 1.062 ; main_frequency_var[23]            ; par_data[6]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.353      ;
; 1.072 ; par_data[3]                       ; par_data[3]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.363      ;
; 1.113 ; count[1]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.405      ;
; 1.117 ; count_delay[1]                    ; count_delay[2]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.408      ;
; 1.118 ; count_delay[11]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.409      ;
; 1.127 ; count_delay[2]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.418      ;
; 1.128 ; count_delay[12]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.128 ; count_delay[10]                   ; count_delay[11]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.419      ;
; 1.132 ; count[1]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.424      ;
; 1.137 ; count_delay[10]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.428      ;
; 1.165 ; dds_io_update~reg0                ; dds_io_update~reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.456      ;
; 1.169 ; main_frequency_var[2]             ; par_data[1]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.461      ;
; 1.181 ; par_data[7]                       ; par_data[7]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.473      ;
; 1.181 ; main_count[3]                     ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.472      ;
; 1.187 ; \process_5:main_amplitude_var[12] ; dac_out[12]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.479      ;
; 1.190 ; count[1]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.482      ;
; 1.193 ; par_data[15]                      ; par_data[15]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.485      ;
; 1.198 ; par_data[8]                       ; par_data[8]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.490      ;
; 1.225 ; count[0]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.517      ;
; 1.228 ; count[3]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.520      ;
; 1.231 ; \process_5:main_amplitude_var[0]  ; dac_out[0]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.522      ;
; 1.248 ; count_delay[1]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.539      ;
; 1.249 ; count_delay[3]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.540      ;
; 1.249 ; count_delay[5]                    ; count_delay[7]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.540      ;
; 1.249 ; count_delay[11]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.540      ;
; 1.250 ; count[3]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.542      ;
; 1.252 ; main_count[4]                     ; main_count[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.543      ;
; 1.258 ; count[3]                          ; count[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.550      ;
; 1.259 ; count_delay[7]                    ; count_delay[10]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.550      ;
; 1.267 ; count_delay[2]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.558      ;
; 1.268 ; main_frequency_var[61]            ; par_data[13]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.558      ;
; 1.268 ; count_delay[10]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.559      ;
; 1.269 ; \process_5:main_amplitude_var[4]  ; dac_out[4]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.560      ;
; 1.272 ; main_count[3]                     ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.562      ;
; 1.280 ; count[4]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.080      ; 1.572      ;
; 1.284 ; par_add[2]                        ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.575      ;
; 1.291 ; count_delay[4]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.582      ;
; 1.292 ; \process_5:main_amplitude_var[2]  ; dac_out[2]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.583      ;
; 1.310 ; main_phase_var[13]                ; par_data[13]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.601      ;
; 1.311 ; count_delay[9]                    ; count_delay[10]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.079      ; 1.602      ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_dds'                                                                                                                                           ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; 3.642 ; 3.877        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 3.642 ; 3.877        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 3.643 ; 3.878        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 3.643 ; 3.878        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 3.643 ; 3.878        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 3.644 ; 3.879        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 3.644 ; 3.879        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 3.644 ; 3.879        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 3.644 ; 3.879        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 3.644 ; 3.879        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 3.644 ; 3.879        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
; 3.645 ; 3.880        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 3.645 ; 3.880        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 3.646 ; 3.881        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 3.646 ; 3.881        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 3.646 ; 3.881        ; 0.235          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
; 3.871 ; 3.871        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]                                                              ;
; 3.871 ; 3.871        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3]                                                              ;
; 3.871 ; 3.871        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout                                                    ;
; 3.882 ; 4.117        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 3.882 ; 4.117        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 3.882 ; 4.117        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 3.883 ; 4.118        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 3.883 ; 4.118        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 3.883 ; 4.118        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 3.884 ; 4.119        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 3.884 ; 4.119        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 3.884 ; 4.119        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 3.884 ; 4.119        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
; 3.885 ; 4.120        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 3.885 ; 4.120        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 3.885 ; 4.120        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 3.885 ; 4.120        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 3.885 ; 4.120        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 3.886 ; 4.121        ; 0.235          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 3.891 ; 3.891        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~input|o                                                                                              ;
; 3.901 ; 3.901        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~inputclkctrl|inclk[0]                                                                                ;
; 3.901 ; 3.901        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~inputclkctrl|outclk                                                                                  ;
; 3.904 ; 3.904        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a8|clk1                                                   ;
; 3.905 ; 3.905        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a11|clk1                                                  ;
; 3.905 ; 3.905        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a12|clk1                                                  ;
; 3.905 ; 3.905        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a1|clk1                                                   ;
; 3.905 ; 3.905        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a4|clk1                                                   ;
; 3.905 ; 3.905        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a5|clk1                                                   ;
; 3.906 ; 3.906        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a13|clk1                                                  ;
; 3.906 ; 3.906        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a3|clk1                                                   ;
; 3.906 ; 3.906        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a7|clk1                                                   ;
; 3.906 ; 3.906        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a9|clk1                                                   ;
; 3.907 ; 3.907        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a15|clk1                                                  ;
; 3.907 ; 3.907        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a2|clk1                                                   ;
; 3.907 ; 3.907        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a6|clk1                                                   ;
; 3.908 ; 3.908        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a0|clk1                                                   ;
; 3.908 ; 3.908        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a10|clk1                                                  ;
; 3.908 ; 3.908        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a14|clk1                                                  ;
; 3.930 ; 3.930        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]                                                            ;
; 4.000 ; 8.000        ; 4.000          ; Port Rate        ; clk_dds ; Rise       ; clk_dds                                                                                                      ;
; 4.000 ; 4.000        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~input|i                                                                                              ;
; 4.000 ; 4.000        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~input|i                                                                                              ;
; 4.069 ; 4.069        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]                                                            ;
; 4.091 ; 4.091        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a0|clk1                                                   ;
; 4.091 ; 4.091        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a10|clk1                                                  ;
; 4.091 ; 4.091        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a14|clk1                                                  ;
; 4.092 ; 4.092        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a2|clk1                                                   ;
; 4.092 ; 4.092        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a6|clk1                                                   ;
; 4.093 ; 4.093        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a13|clk1                                                  ;
; 4.093 ; 4.093        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a15|clk1                                                  ;
; 4.093 ; 4.093        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a3|clk1                                                   ;
; 4.093 ; 4.093        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a5|clk1                                                   ;
; 4.093 ; 4.093        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a7|clk1                                                   ;
; 4.093 ; 4.093        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a9|clk1                                                   ;
; 4.094 ; 4.094        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a12|clk1                                                  ;
; 4.094 ; 4.094        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a1|clk1                                                   ;
; 4.094 ; 4.094        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a4|clk1                                                   ;
; 4.095 ; 4.095        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a11|clk1                                                  ;
; 4.095 ; 4.095        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a8|clk1                                                   ;
; 4.098 ; 4.098        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~inputclkctrl|inclk[0]                                                                                ;
; 4.098 ; 4.098        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~inputclkctrl|outclk                                                                                  ;
; 4.109 ; 4.109        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~input|o                                                                                              ;
; 4.127 ; 4.127        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]                                                              ;
; 4.127 ; 4.127        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3]                                                              ;
; 4.127 ; 4.127        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout                                                    ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+
; 15.686 ; 15.906       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[26] ;
; 15.686 ; 15.906       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[28] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[0]  ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[12] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[13] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[14] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[15] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[16] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[17] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[18] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[19] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[1]  ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[20] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[21] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[22] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[23] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[24] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[25] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[27] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[29] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[2]  ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[30] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[31] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[32] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[33] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[34] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[35] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[37] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[38] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[39] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[3]  ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[40] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[41] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[42] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[43] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[44] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[45] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[46] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[47] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[48] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[49] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[4]  ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[50] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[51] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[52] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[53] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[54] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[55] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[56] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[57] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[58] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[59] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[5]  ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[60] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[61] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[62] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[8]  ;
; 15.689 ; 15.909       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[9]  ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[10] ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[11] ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[6]  ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[7]  ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_system                                                                                        ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[0]                                                                                          ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[1]                                                                                          ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[2]                                                                                          ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[3]                                                                                          ;
; 15.690 ; 15.910       ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[4]                                                                                          ;
; 15.746 ; 15.934       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[26]                                                                            ;
; 15.746 ; 15.934       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[27]                                                                            ;
; 15.746 ; 15.934       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[28]                                                                            ;
; 15.747 ; 15.935       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dds_io_update~reg0                                                                                ;
; 15.747 ; 15.935       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dds_master_reset~reg0                                                                             ;
; 15.747 ; 15.935       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[0]                                                                                     ;
; 15.747 ; 15.935       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[2]                                                                                     ;
; 15.747 ; 15.935       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[3]                                                                                     ;
; 15.747 ; 15.935       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[4]                                                                                     ;
; 15.748 ; 15.936       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[1]                                                                                     ;
; 15.748 ; 15.936       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; par_add[1]                                                                                        ;
; 15.748 ; 15.936       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; par_add[2]                                                                                        ;
; 15.748 ; 15.936       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; sub_count[0]                                                                                      ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[0]                                                                                    ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[14]                                                                                   ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[15]                                                                                   ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[4]                                                                                    ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[6]                                                                                    ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[8]                                                                                    ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[9]                                                                                    ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[0]                                                                             ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[12]                                                                            ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[13]                                                                            ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[14]                                                                            ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[15]                                                                            ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[17]                                                                            ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[18]                                                                            ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[19]                                                                            ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[1]                                                                             ;
; 15.749 ; 15.937       ; 0.188          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[20]                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                            ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                                      ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; 499.688 ; 499.908      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[0]                                                                                           ;
; 499.688 ; 499.908      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[3]                                                                                           ;
; 499.688 ; 499.908      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[4]                                                                                           ;
; 499.688 ; 499.908      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[7]                                                                                           ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[0]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[10]                                                                                             ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[11]                                                                                             ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[1]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[2]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[3]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[4]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[5]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[6]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[7]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[8]                                                                                              ;
; 499.690 ; 499.910      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[9]                                                                                              ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; add_flag_var                                                                                                ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[0]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[10]                                                                                            ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[11]                                                                                            ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[12]                                                                                            ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[13]                                                                                            ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[14]                                                                                            ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[1]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[2]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[3]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[4]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[5]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[6]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[7]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[8]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[9]                                                                                             ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[10]                                                                                          ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[11]                                                                                          ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[1]                                                                                           ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[2]                                                                                           ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[5]                                                                                           ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[6]                                                                                           ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[8]                                                                                           ;
; 499.691 ; 499.911      ; 0.220          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[9]                                                                                           ;
; 499.749 ; 499.984      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[11]                          ;
; 499.749 ; 499.984      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[14]                          ;
; 499.749 ; 499.984      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[17]                          ;
; 499.749 ; 499.984      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[20]                          ;
; 499.749 ; 499.984      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[23]                          ;
; 499.749 ; 499.984      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[26]                          ;
; 499.749 ; 499.984      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[29]                          ;
; 499.749 ; 499.984      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[8]                           ;
; 499.750 ; 499.985      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[0]                           ;
; 499.750 ; 499.985      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[1]                           ;
; 499.750 ; 499.985      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[25]                          ;
; 499.750 ; 499.985      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[27]                          ;
; 499.750 ; 499.985      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[30]                          ;
; 499.750 ; 499.985      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[3]                           ;
; 499.751 ; 499.986      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[10]                          ;
; 499.751 ; 499.986      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[12]                          ;
; 499.751 ; 499.986      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[13]                          ;
; 499.751 ; 499.986      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[15]                          ;
; 499.751 ; 499.986      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 499.751 ; 499.986      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ;
; 499.751 ; 499.986      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ;
; 499.751 ; 499.986      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[16]                          ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[18]                          ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[19]                          ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[21]                          ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[22]                          ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[24]                          ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[28]                          ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[2]                           ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[31]                          ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[4]                           ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[5]                           ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[6]                           ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[7]                           ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[9]                           ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 499.752 ; 499.987      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ;
; 499.753 ; 499.988      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 499.753 ; 499.988      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 499.754 ; 499.989      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ;
; 499.754 ; 499.989      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 499.754 ; 499.989      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ;
; 499.754 ; 499.989      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ;
; 499.754 ; 499.989      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 499.754 ; 499.989      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 499.754 ; 499.989      ; 0.235          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 499.759 ; 499.994      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ;
; 499.759 ; 499.994      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 499.759 ; 499.994      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[16]                          ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[18]                          ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[19]                          ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[21]                          ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[2]                           ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[5]                           ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ;
; 499.760 ; 499.995      ; 0.235          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+
; lattice_trigger ; clk_dds    ; 7.945 ; 8.524 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+
; lattice_trigger ; clk_dds    ; -4.941 ; -5.325 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; dac_out[*]       ; clk_dds    ; 8.285 ; 7.618 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[0]      ; clk_dds    ; 8.122 ; 7.526 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[1]      ; clk_dds    ; 6.650 ; 6.411 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[2]      ; clk_dds    ; 6.513 ; 6.307 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[3]      ; clk_dds    ; 5.553 ; 5.335 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[4]      ; clk_dds    ; 6.031 ; 5.773 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[5]      ; clk_dds    ; 6.040 ; 5.846 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[6]      ; clk_dds    ; 6.619 ; 6.250 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[7]      ; clk_dds    ; 5.804 ; 5.678 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[8]      ; clk_dds    ; 7.250 ; 6.753 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[9]      ; clk_dds    ; 6.624 ; 6.221 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[10]     ; clk_dds    ; 4.842 ; 4.728 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[11]     ; clk_dds    ; 8.285 ; 7.618 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[12]     ; clk_dds    ; 6.815 ; 6.387 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[13]     ; clk_dds    ; 6.788 ; 6.374 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dac_wr_pin       ; clk_dds    ; 9.604 ; 8.798 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_io_update    ; clk_dds    ; 5.922 ; 5.638 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_master_reset ; clk_dds    ; 5.868 ; 5.587 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_port[*]      ; clk_dds    ; 7.101 ; 6.622 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[2]     ; clk_dds    ; 6.239 ; 5.935 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[9]     ; clk_dds    ; 6.888 ; 6.489 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[10]    ; clk_dds    ; 6.647 ; 6.213 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[11]    ; clk_dds    ; 6.509 ; 6.274 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[12]    ; clk_dds    ; 7.101 ; 6.622 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[13]    ; clk_dds    ; 6.907 ; 6.551 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[16]    ; clk_dds    ; 6.514 ; 6.273 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[17]    ; clk_dds    ; 6.119 ; 5.805 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[18]    ; clk_dds    ; 6.769 ; 6.452 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[19]    ; clk_dds    ; 5.943 ; 5.724 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[20]    ; clk_dds    ; 5.503 ; 5.271 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[21]    ; clk_dds    ; 5.911 ; 5.654 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[22]    ; clk_dds    ; 5.301 ; 5.136 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[23]    ; clk_dds    ; 6.501 ; 6.272 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[24]    ; clk_dds    ; 5.985 ; 5.730 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[25]    ; clk_dds    ; 5.974 ; 5.790 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[26]    ; clk_dds    ; 6.381 ; 6.161 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[27]    ; clk_dds    ; 6.630 ; 6.474 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[28]    ; clk_dds    ; 6.447 ; 6.175 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[29]    ; clk_dds    ; 5.612 ; 5.450 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[30]    ; clk_dds    ; 6.743 ; 6.572 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[31]    ; clk_dds    ; 6.605 ; 6.312 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; dac_out[*]       ; clk_dds    ; 4.185 ; 4.071 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[0]      ; clk_dds    ; 7.429 ; 6.838 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[1]      ; clk_dds    ; 5.926 ; 5.692 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[2]      ; clk_dds    ; 5.795 ; 5.592 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[3]      ; clk_dds    ; 4.874 ; 4.660 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[4]      ; clk_dds    ; 5.332 ; 5.080 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[5]      ; clk_dds    ; 5.341 ; 5.150 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[6]      ; clk_dds    ; 5.890 ; 5.531 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[7]      ; clk_dds    ; 5.113 ; 4.988 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[8]      ; clk_dds    ; 6.503 ; 6.021 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[9]      ; clk_dds    ; 5.901 ; 5.510 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[10]     ; clk_dds    ; 4.185 ; 4.071 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[11]     ; clk_dds    ; 7.580 ; 6.921 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[12]     ; clk_dds    ; 6.086 ; 5.670 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[13]     ; clk_dds    ; 6.060 ; 5.657 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dac_wr_pin       ; clk_dds    ; 8.845 ; 8.053 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_io_update    ; clk_dds    ; 5.227 ; 4.950 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_master_reset ; clk_dds    ; 5.175 ; 4.901 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_port[*]      ; clk_dds    ; 4.632 ; 4.468 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[2]     ; clk_dds    ; 5.532 ; 5.236 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[9]     ; clk_dds    ; 6.155 ; 5.767 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[10]    ; clk_dds    ; 5.918 ; 5.496 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[11]    ; clk_dds    ; 5.792 ; 5.561 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[12]    ; clk_dds    ; 6.359 ; 5.895 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[13]    ; clk_dds    ; 6.173 ; 5.827 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[16]    ; clk_dds    ; 5.796 ; 5.559 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[17]    ; clk_dds    ; 5.417 ; 5.110 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[18]    ; clk_dds    ; 6.040 ; 5.731 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[19]    ; clk_dds    ; 5.247 ; 5.032 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[20]    ; clk_dds    ; 4.825 ; 4.598 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[21]    ; clk_dds    ; 5.217 ; 4.965 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[22]    ; clk_dds    ; 4.632 ; 4.468 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[23]    ; clk_dds    ; 5.783 ; 5.558 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[24]    ; clk_dds    ; 5.287 ; 5.037 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[25]    ; clk_dds    ; 5.277 ; 5.096 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[26]    ; clk_dds    ; 5.668 ; 5.452 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[27]    ; clk_dds    ; 5.907 ; 5.753 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[28]    ; clk_dds    ; 5.731 ; 5.466 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[29]    ; clk_dds    ; 4.929 ; 4.769 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[30]    ; clk_dds    ; 6.015 ; 5.847 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[31]    ; clk_dds    ; 5.882 ; 5.596 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+----------------+----------------+--------+--------+--------+--------+
; Input Port     ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+----------------+----------------+--------+--------+--------+--------+
; add_in[0]      ; dds_bus_out[0] ; 10.034 ; 9.864  ; 10.362 ; 10.192 ;
; add_in[0]      ; dds_bus_out[1] ; 10.009 ; 9.839  ; 10.337 ; 10.167 ;
; add_in[0]      ; tx_enable[0]   ; 10.049 ; 9.789  ; 10.377 ; 10.110 ;
; add_in[0]      ; tx_enable[1]   ; 10.313 ; 9.997  ; 10.641 ; 10.318 ;
; add_in[1]      ; dds_bus_out[0] ; 10.291 ; 10.121 ; 10.603 ; 10.433 ;
; add_in[1]      ; dds_bus_out[1] ; 10.266 ; 10.096 ; 10.578 ; 10.408 ;
; add_in[1]      ; tx_enable[0]   ; 10.306 ; 10.046 ; 10.618 ; 10.401 ;
; add_in[1]      ; tx_enable[1]   ; 10.570 ; 10.254 ; 10.882 ; 10.609 ;
; add_in[2]      ; dds_bus_out[0] ; 10.454 ; 10.284 ; 10.757 ; 10.587 ;
; add_in[2]      ; dds_bus_out[1] ; 10.429 ; 10.259 ; 10.732 ; 10.562 ;
; add_in[2]      ; tx_enable[0]   ; 10.469 ; 10.233 ; 10.772 ; 10.517 ;
; add_in[2]      ; tx_enable[1]   ; 10.733 ; 10.441 ; 11.036 ; 10.725 ;
; add_in[3]      ; dds_bus_out[0] ; 9.967  ; 9.797  ; 10.302 ; 10.132 ;
; add_in[3]      ; dds_bus_out[1] ; 9.942  ; 9.772  ; 10.277 ; 10.107 ;
; add_in[3]      ; tx_enable[0]   ; 9.982  ; 9.689  ; 10.317 ; 10.017 ;
; add_in[3]      ; tx_enable[1]   ; 10.246 ; 9.897  ; 10.581 ; 10.225 ;
; dds_bus_in[28] ; dds_bus_out[0] ; 9.519  ; 9.349  ; 9.885  ; 9.715  ;
; dds_bus_in[28] ; dds_bus_out[1] ; 9.494  ; 9.324  ; 9.860  ; 9.690  ;
; dds_bus_in[28] ; tx_enable[0]   ; 9.534  ; 9.378  ; 9.900  ; 9.577  ;
; dds_bus_in[28] ; tx_enable[1]   ; 9.798  ; 9.586  ; 10.164 ; 9.785  ;
; dds_bus_in[29] ; dds_bus_out[0] ; 10.125 ; 9.955  ; 10.329 ; 10.159 ;
; dds_bus_in[29] ; dds_bus_out[1] ; 10.100 ; 9.930  ; 10.304 ; 10.134 ;
; dds_bus_in[29] ; tx_enable[0]   ; 10.140 ; 9.935  ; 10.344 ; 10.063 ;
; dds_bus_in[29] ; tx_enable[1]   ; 10.404 ; 10.143 ; 10.608 ; 10.271 ;
; dds_bus_in[30] ; dds_bus_out[0] ; 9.863  ; 9.693  ; 10.041 ; 9.871  ;
; dds_bus_in[30] ; dds_bus_out[1] ; 9.838  ; 9.668  ; 10.016 ; 9.846  ;
; dds_bus_in[30] ; tx_enable[0]   ; 9.878  ; 9.645  ; 10.056 ; 9.801  ;
; dds_bus_in[30] ; tx_enable[1]   ; 10.142 ; 9.853  ; 10.320 ; 10.009 ;
; dds_bus_in[31] ; dds_bus_out[0] ; 9.140  ; 8.970  ; 9.393  ; 9.223  ;
; dds_bus_in[31] ; dds_bus_out[1] ; 9.115  ; 8.945  ; 9.368  ; 9.198  ;
; dds_bus_in[31] ; tx_enable[0]   ; 9.155  ; 8.862  ; 9.408  ; 9.158  ;
; dds_bus_in[31] ; tx_enable[1]   ; 9.419  ; 9.070  ; 9.672  ; 9.366  ;
+----------------+----------------+--------+--------+--------+--------+


+--------------------------------------------------------------------+
; Minimum Propagation Delay                                          ;
+----------------+----------------+--------+-------+--------+--------+
; Input Port     ; Output Port    ; RR     ; RF    ; FR     ; FF     ;
+----------------+----------------+--------+-------+--------+--------+
; add_in[0]      ; dds_bus_out[0] ; 9.491  ; 9.321 ; 9.801  ; 9.631  ;
; add_in[0]      ; dds_bus_out[1] ; 9.436  ; 9.266 ; 9.746  ; 9.576  ;
; add_in[0]      ; tx_enable[0]   ; 9.659  ; 9.397 ; 9.977  ; 9.707  ;
; add_in[0]      ; tx_enable[1]   ; 9.913  ; 9.597 ; 10.231 ; 9.907  ;
; add_in[1]      ; dds_bus_out[0] ; 9.734  ; 9.564 ; 10.079 ; 9.909  ;
; add_in[1]      ; dds_bus_out[1] ; 9.679  ; 9.509 ; 10.024 ; 9.854  ;
; add_in[1]      ; tx_enable[0]   ; 9.902  ; 9.640 ; 10.206 ; 9.985  ;
; add_in[1]      ; tx_enable[1]   ; 10.156 ; 9.840 ; 10.460 ; 10.185 ;
; add_in[2]      ; dds_bus_out[0] ; 9.874  ; 9.704 ; 10.143 ; 9.973  ;
; add_in[2]      ; dds_bus_out[1] ; 9.819  ; 9.649 ; 10.088 ; 9.918  ;
; add_in[2]      ; tx_enable[0]   ; 10.026 ; 9.780 ; 10.318 ; 10.049 ;
; add_in[2]      ; tx_enable[1]   ; 10.280 ; 9.980 ; 10.572 ; 10.249 ;
; add_in[3]      ; dds_bus_out[0] ; 9.429  ; 9.259 ; 9.744  ; 9.574  ;
; add_in[3]      ; dds_bus_out[1] ; 9.374  ; 9.204 ; 9.689  ; 9.519  ;
; add_in[3]      ; tx_enable[0]   ; 9.621  ; 9.335 ; 9.944  ; 9.650  ;
; add_in[3]      ; tx_enable[1]   ; 9.875  ; 9.535 ; 10.198 ; 9.850  ;
; dds_bus_in[28] ; dds_bus_out[0] ; 9.093  ; 8.923 ; 9.273  ; 9.103  ;
; dds_bus_in[28] ; dds_bus_out[1] ; 9.038  ; 8.868 ; 9.218  ; 9.048  ;
; dds_bus_in[28] ; tx_enable[0]   ; 9.146  ; 8.999 ; 9.503  ; 9.179  ;
; dds_bus_in[28] ; tx_enable[1]   ; 9.400  ; 9.199 ; 9.757  ; 9.379  ;
; dds_bus_in[29] ; dds_bus_out[0] ; 9.565  ; 9.395 ; 9.737  ; 9.567  ;
; dds_bus_in[29] ; dds_bus_out[1] ; 9.510  ; 9.340 ; 9.682  ; 9.512  ;
; dds_bus_in[29] ; tx_enable[0]   ; 9.680  ; 9.471 ; 9.911  ; 9.643  ;
; dds_bus_in[29] ; tx_enable[1]   ; 9.934  ; 9.671 ; 10.165 ; 9.843  ;
; dds_bus_in[30] ; dds_bus_out[0] ; 9.298  ; 9.128 ; 9.460  ; 9.290  ;
; dds_bus_in[30] ; dds_bus_out[1] ; 9.243  ; 9.073 ; 9.405  ; 9.235  ;
; dds_bus_in[30] ; tx_enable[0]   ; 9.456  ; 9.204 ; 9.631  ; 9.366  ;
; dds_bus_in[30] ; tx_enable[1]   ; 9.710  ; 9.404 ; 9.885  ; 9.566  ;
; dds_bus_in[31] ; dds_bus_out[0] ; 8.631  ; 8.461 ; 8.918  ; 8.748  ;
; dds_bus_in[31] ; dds_bus_out[1] ; 8.576  ; 8.406 ; 8.863  ; 8.693  ;
; dds_bus_in[31] ; tx_enable[0]   ; 8.823  ; 8.537 ; 9.069  ; 8.824  ;
; dds_bus_in[31] ; tx_enable[1]   ; 9.077  ; 8.737 ; 9.323  ; 9.024  ;
+----------------+----------------+--------+-------+--------+--------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                    ;
+-----------+-----------------+-------------------------------------------------+------+
; Fmax      ; Restricted Fmax ; Clock Name                                      ; Note ;
+-----------+-----------------+-------------------------------------------------+------+
; 54.88 MHz ; 54.88 MHz       ; pll|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 94.73 MHz ; 94.73 MHz       ; pll|altpll_component|auto_generated|pll1|clk[3] ;      ;
+-----------+-----------------+-------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                        ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 6.890   ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; 989.444 ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.337 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.402 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_dds                                         ; 3.642   ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 15.690  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; 499.690 ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                   ;
+-------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                         ; To Node                ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[54] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[55] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[35] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[32] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[33] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[37] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[36] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[39] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[38] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[63] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.890 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[62] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.984      ;
; 6.939 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[16] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.932      ;
; 6.983 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[22] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.888      ;
; 6.983 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[23] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.888      ;
; 6.983 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[17] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.888      ;
; 6.983 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[21] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.888      ;
; 6.983 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[20] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.888      ;
; 6.983 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[19] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.888      ;
; 6.983 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[18] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.888      ;
; 7.188 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.134     ; 8.680      ;
; 7.188 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.134     ; 8.680      ;
; 7.188 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.134     ; 8.680      ;
; 7.195 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[57] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.679      ;
; 7.195 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[61] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.679      ;
; 7.195 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[60] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.679      ;
; 7.211 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[42] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.663      ;
; 7.211 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[43] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.663      ;
; 7.211 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[47] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.663      ;
; 7.211 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[41] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.663      ;
; 7.211 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[40] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.663      ;
; 7.211 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[59] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.663      ;
; 7.211 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[58] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.663      ;
; 7.222 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[46] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.652      ;
; 7.226 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[52] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.648      ;
; 7.226 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[53] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.648      ;
; 7.226 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[48] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.648      ;
; 7.226 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[49] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.648      ;
; 7.226 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.648      ;
; 7.226 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.648      ;
; 7.226 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[12] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.648      ;
; 7.257 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[34] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.617      ;
; 7.257 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[45] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.617      ;
; 7.257 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.617      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[7]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[6]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[4]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[5]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[8]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.268 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[9]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.606      ;
; 7.274 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[56] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.600      ;
; 7.290 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.580      ;
; 7.290 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.580      ;
; 7.302 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[11] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.568      ;
; 7.302 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.568      ;
; 7.302 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[7]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.568      ;
; 7.302 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[6]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.568      ;
; 7.302 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[10] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.568      ;
; 7.339 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.525      ;
; 7.339 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.525      ;
; 7.339 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.525      ;
; 7.339 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.525      ;
; 7.339 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.525      ;
; 7.339 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.138     ; 8.525      ;
; 7.344 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[10] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.519      ;
; 7.344 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[11] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.519      ;
; 7.344 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[13] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.519      ;
; 7.344 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[12] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.519      ;
; 7.344 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[8]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.519      ;
; 7.344 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[9]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.519      ;
; 7.344 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[7]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.519      ;
; 7.344 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[6]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.139     ; 8.519      ;
; 7.501 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[8]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.373      ;
; 7.544 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[30] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.131     ; 8.327      ;
; 7.560 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[50] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.314      ;
; 7.560 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[51] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.314      ;
; 7.560 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[25] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.314      ;
; 7.560 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[24] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.314      ;
; 7.560 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[9]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.128     ; 8.314      ;
; 7.562 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[44] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.308      ;
; 7.562 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[29] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.308      ;
; 7.562 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[31] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.308      ;
; 7.562 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[14] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.308      ;
; 7.562 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[15] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.308      ;
; 7.562 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[13] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.308      ;
; 7.584 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[15]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.286      ;
; 7.584 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[14]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.286      ;
; 7.584 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[13]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.286      ;
; 7.584 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[12]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.286      ;
; 7.584 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[11]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.286      ;
; 7.584 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[10]     ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.132     ; 8.286      ;
; 7.711 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[54] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.127     ; 8.164      ;
; 7.711 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[55] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.127     ; 8.164      ;
; 7.711 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[35] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.127     ; 8.164      ;
; 7.711 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[32] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.127     ; 8.164      ;
; 7.711 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[33] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.127     ; 8.164      ;
; 7.711 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[37] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.127     ; 8.164      ;
+-------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 989.444 ; main_counter[1]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.484     ;
; 989.455 ; main_counter[1]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.473     ;
; 989.455 ; main_counter[1]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.473     ;
; 989.465 ; main_counter[0]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.463     ;
; 989.476 ; main_counter[0]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.452     ;
; 989.476 ; main_counter[0]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.452     ;
; 989.569 ; main_counter[3]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.359     ;
; 989.580 ; main_counter[3]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.348     ;
; 989.580 ; main_counter[3]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.348     ;
; 989.617 ; main_counter[1]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.311     ;
; 989.618 ; main_counter[1]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.310     ;
; 989.618 ; main_counter[1]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.310     ;
; 989.622 ; main_counter[1]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.306     ;
; 989.622 ; main_counter[1]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.306     ;
; 989.638 ; main_counter[0]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.290     ;
; 989.639 ; main_counter[0]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.289     ;
; 989.639 ; main_counter[0]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.289     ;
; 989.643 ; main_counter[0]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.285     ;
; 989.643 ; main_counter[0]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.285     ;
; 989.647 ; main_counter[2]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.281     ;
; 989.658 ; main_counter[2]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.270     ;
; 989.658 ; main_counter[2]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.270     ;
; 989.668 ; main_counter[5]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.260     ;
; 989.671 ; main_counter[1]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.255     ;
; 989.674 ; main_counter[1]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.252     ;
; 989.674 ; main_counter[1]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.252     ;
; 989.674 ; main_counter[1]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.252     ;
; 989.679 ; main_counter[5]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.249     ;
; 989.679 ; main_counter[5]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.249     ;
; 989.692 ; main_counter[0]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.234     ;
; 989.695 ; main_counter[0]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.231     ;
; 989.695 ; main_counter[0]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.231     ;
; 989.695 ; main_counter[0]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.231     ;
; 989.718 ; main_counter[4]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.210     ;
; 989.729 ; main_counter[4]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.199     ;
; 989.729 ; main_counter[4]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.199     ;
; 989.742 ; main_counter[3]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.186     ;
; 989.743 ; main_counter[3]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.185     ;
; 989.743 ; main_counter[3]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.185     ;
; 989.747 ; main_counter[3]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.181     ;
; 989.747 ; main_counter[3]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.181     ;
; 989.786 ; main_counter[7]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.142     ;
; 989.796 ; main_counter[3]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.130     ;
; 989.797 ; main_counter[7]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.131     ;
; 989.797 ; main_counter[7]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.131     ;
; 989.799 ; main_counter[3]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.127     ;
; 989.799 ; main_counter[3]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.127     ;
; 989.799 ; main_counter[3]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.127     ;
; 989.820 ; main_counter[2]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.108     ;
; 989.821 ; main_counter[2]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.107     ;
; 989.821 ; main_counter[2]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.107     ;
; 989.825 ; main_counter[2]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.103     ;
; 989.825 ; main_counter[2]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.103     ;
; 989.841 ; main_counter[5]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.087     ;
; 989.842 ; main_counter[5]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.086     ;
; 989.842 ; main_counter[5]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.086     ;
; 989.843 ; main_counter[6]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.085     ;
; 989.846 ; main_counter[5]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.082     ;
; 989.846 ; main_counter[5]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.082     ;
; 989.854 ; main_counter[6]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.074     ;
; 989.854 ; main_counter[6]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.074     ;
; 989.874 ; main_counter[2]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.052     ;
; 989.877 ; main_counter[2]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.049     ;
; 989.877 ; main_counter[2]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.049     ;
; 989.877 ; main_counter[2]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.049     ;
; 989.891 ; main_counter[4]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.037     ;
; 989.892 ; main_counter[4]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.036     ;
; 989.892 ; main_counter[4]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.036     ;
; 989.895 ; main_counter[5]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.031     ;
; 989.896 ; main_counter[4]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.032     ;
; 989.896 ; main_counter[4]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.032     ;
; 989.898 ; main_counter[5]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.028     ;
; 989.898 ; main_counter[5]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.028     ;
; 989.898 ; main_counter[5]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 10.028     ;
; 989.913 ; main_counter[9]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.015     ;
; 989.924 ; main_counter[9]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.004     ;
; 989.924 ; main_counter[9]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 10.004     ;
; 989.945 ; main_counter[4]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.981      ;
; 989.948 ; main_counter[4]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.978      ;
; 989.948 ; main_counter[4]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.978      ;
; 989.948 ; main_counter[4]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.978      ;
; 989.959 ; main_counter[7]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.969      ;
; 989.960 ; main_counter[7]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.968      ;
; 989.960 ; main_counter[7]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.968      ;
; 989.964 ; main_counter[7]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.964      ;
; 989.964 ; main_counter[7]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.964      ;
; 990.013 ; main_counter[7]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.913      ;
; 990.016 ; main_counter[6]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.912      ;
; 990.016 ; main_counter[7]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.910      ;
; 990.016 ; main_counter[7]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.910      ;
; 990.016 ; main_counter[7]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.910      ;
; 990.017 ; main_counter[6]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.911      ;
; 990.017 ; main_counter[6]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.911      ;
; 990.021 ; main_counter[6]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.907      ;
; 990.021 ; main_counter[6]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.907      ;
; 990.029 ; main_counter[8]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.899      ;
; 990.040 ; main_counter[8]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.888      ;
; 990.040 ; main_counter[8]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.888      ;
; 990.068 ; main_counter[11] ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.074     ; 9.860      ;
; 990.070 ; main_counter[6]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.076     ; 9.856      ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                                                                          ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.337 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.416      ; 0.983      ;
; 0.403 ; add_flag_var       ; add_flag_var                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.669      ;
; 0.608 ; sub_counter[11]    ; sub_counter[11]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.874      ;
; 0.639 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.416      ; 1.285      ;
; 0.643 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.416      ; 1.289      ;
; 0.656 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.415      ; 1.301      ;
; 0.666 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.420      ; 1.316      ;
; 0.666 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.416      ; 1.312      ;
; 0.670 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.319      ;
; 0.678 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.327      ;
; 0.684 ; sub_counter[3]     ; sub_counter[3]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.950      ;
; 0.685 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.420      ; 1.335      ;
; 0.686 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.416      ; 1.332      ;
; 0.687 ; sub_counter[7]     ; sub_counter[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.953      ;
; 0.687 ; sub_counter[5]     ; sub_counter[5]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.953      ;
; 0.687 ; sub_counter[1]     ; sub_counter[1]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.953      ;
; 0.689 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.412      ; 1.331      ;
; 0.690 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.421      ; 1.341      ;
; 0.690 ; sub_counter[6]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.956      ;
; 0.690 ; sub_counter[4]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.956      ;
; 0.707 ; sub_counter[0]     ; sub_counter[0]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 0.973      ;
; 0.709 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.361      ;
; 0.718 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.420      ; 1.368      ;
; 0.842 ; sub_counter[8]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.108      ;
; 0.844 ; sub_counter[10]    ; sub_counter[10]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.110      ;
; 0.854 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.415      ; 1.499      ;
; 0.854 ; sub_counter[9]     ; sub_counter[9]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.120      ;
; 0.872 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.412      ; 1.514      ;
; 0.898 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.416      ; 1.544      ;
; 0.930 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.421      ; 1.581      ;
; 0.944 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.591      ;
; 0.950 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.602      ;
; 0.956 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.604      ;
; 0.957 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.605      ;
; 0.962 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.412      ; 1.604      ;
; 0.963 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.420      ; 1.613      ;
; 0.964 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.612      ;
; 0.966 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.614      ;
; 0.971 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.620      ;
; 0.971 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.412      ; 1.613      ;
; 0.973 ; rom_step_count[3]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.625      ;
; 0.974 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.623      ;
; 0.975 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.627      ;
; 0.976 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.624      ;
; 0.977 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.629      ;
; 0.980 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.627      ;
; 0.980 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.629      ;
; 0.982 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.634      ;
; 0.984 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.632      ;
; 0.985 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.421      ; 1.636      ;
; 0.986 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.633      ;
; 0.990 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.639      ;
; 0.990 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.638      ;
; 0.994 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.642      ;
; 0.995 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.643      ;
; 0.995 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.642      ;
; 0.998 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.650      ;
; 0.999 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.651      ;
; 1.000 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.415      ; 1.645      ;
; 1.000 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.649      ;
; 1.001 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.421      ; 1.652      ;
; 1.001 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.653      ;
; 1.003 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.415      ; 1.648      ;
; 1.003 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.651      ;
; 1.005 ; sub_counter[0]     ; sub_counter[1]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.271      ;
; 1.006 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.658      ;
; 1.006 ; sub_counter[2]     ; sub_counter[3]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.272      ;
; 1.006 ; sub_counter[3]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.272      ;
; 1.007 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.659      ;
; 1.007 ; sub_counter[6]     ; sub_counter[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.273      ;
; 1.007 ; sub_counter[4]     ; sub_counter[5]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.273      ;
; 1.010 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.662      ;
; 1.011 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.659      ;
; 1.011 ; sub_counter[5]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.277      ;
; 1.011 ; sub_counter[7]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.277      ;
; 1.013 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.423      ; 1.666      ;
; 1.013 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.661      ;
; 1.014 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.415      ; 1.659      ;
; 1.014 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.663      ;
; 1.015 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.667      ;
; 1.015 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.663      ;
; 1.016 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.663      ;
; 1.018 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.670      ;
; 1.018 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.666      ;
; 1.021 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.424      ; 1.675      ;
; 1.021 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.668      ;
; 1.023 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.419      ; 1.672      ;
; 1.023 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.670      ;
; 1.023 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.421      ; 1.674      ;
; 1.023 ; sub_counter[2]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.289      ;
; 1.024 ; sub_counter[4]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.290      ;
; 1.024 ; sub_counter[6]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.071      ; 1.290      ;
; 1.025 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.421      ; 1.676      ;
; 1.026 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.418      ; 1.674      ;
; 1.026 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.678      ;
; 1.026 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.422      ; 1.678      ;
; 1.028 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.675      ;
; 1.029 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.417      ; 1.676      ;
; 1.037 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.415      ; 1.682      ;
; 1.037 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.421      ; 1.688      ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.402 ; clk_system                        ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[1]                          ; count[1]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[2]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[4]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; count[3]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.669      ;
; 0.405 ; dac_wr_pin~reg0                   ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; \process_5:main_count[1]          ; \process_5:main_count[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; par_add[5]                        ; par_add[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; par_add[4]                        ; par_add[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; par_add[3]                        ; par_add[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; par_wr[0]                         ; par_wr[0]                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; sub_count[1]                      ; sub_count[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; dds_master_reset~reg0             ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.669      ;
; 0.406 ; par_add[1]                        ; par_add[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.669      ;
; 0.406 ; main_count[1]                     ; main_count[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.669      ;
; 0.417 ; count[0]                          ; count[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.684      ;
; 0.420 ; \process_5:main_count[0]          ; \process_5:main_count[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.684      ;
; 0.421 ; sub_count[0]                      ; sub_count[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.684      ;
; 0.476 ; \process_5:main_count[1]          ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.740      ;
; 0.482 ; \process_5:main_amplitude_var[7]  ; dac_out[7]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.746      ;
; 0.502 ; count[0]                          ; count[1]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.769      ;
; 0.536 ; main_count[4]                     ; main_count[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.800      ;
; 0.631 ; main_frequency_var[6]             ; par_data[5]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.894      ;
; 0.641 ; \process_5:main_amplitude_var[5]  ; dac_out[5]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.904      ;
; 0.647 ; \process_5:main_amplitude_var[13] ; dac_out[13]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.911      ;
; 0.649 ; \process_5:main_amplitude_var[8]  ; dac_out[8]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.913      ;
; 0.650 ; \process_5:main_amplitude_var[10] ; dac_out[10]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.914      ;
; 0.651 ; \process_5:main_amplitude_var[6]  ; dac_out[6]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.915      ;
; 0.654 ; \process_5:main_amplitude_var[1]  ; dac_out[1]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.918      ;
; 0.665 ; count[1]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.932      ;
; 0.668 ; count[2]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 0.935      ;
; 0.669 ; \process_5:main_amplitude_var[9]  ; dac_out[9]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.933      ;
; 0.709 ; count_delay[3]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.972      ;
; 0.709 ; count_delay[13]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.972      ;
; 0.710 ; count_delay[5]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.973      ;
; 0.710 ; count_delay[11]                   ; count_delay[11]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.973      ;
; 0.711 ; count_delay[1]                    ; count_delay[1]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.974      ;
; 0.713 ; count_delay[7]                    ; count_delay[7]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.976      ;
; 0.714 ; count_delay[2]                    ; count_delay[2]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.977      ;
; 0.715 ; count_delay[12]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.978      ;
; 0.716 ; count_delay[10]                   ; count_delay[10]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 0.979      ;
; 0.718 ; \process_5:main_count[0]          ; \process_5:main_count[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.982      ;
; 0.720 ; \process_5:main_count[0]          ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.984      ;
; 0.722 ; \process_5:main_count[1]          ; \process_5:main_count[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 0.986      ;
; 0.746 ; count[0]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.013      ;
; 0.747 ; count[0]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.014      ;
; 0.751 ; count[0]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.018      ;
; 0.751 ; main_count[4]                     ; main_count[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.015      ;
; 0.777 ; main_count[4]                     ; dds_io_update~reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.041      ;
; 0.830 ; sub_count[0]                      ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.093      ;
; 0.863 ; par_data[0]                       ; par_data[0]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.127      ;
; 0.864 ; main_frequency_var[10]            ; par_data[9]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.127      ;
; 0.882 ; par_data[2]                       ; par_data[2]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.146      ;
; 0.884 ; \process_5:main_amplitude_var[11] ; dac_out[11]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.148      ;
; 0.892 ; main_frequency_var[11]            ; par_data[10]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.155      ;
; 0.906 ; sub_count[1]                      ; par_wr[0]                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.170      ;
; 0.928 ; main_count[4]                     ; main_count[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.192      ;
; 0.935 ; \process_5:main_amplitude_var[3]  ; dac_out[3]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.198      ;
; 0.945 ; main_frequency_var[27]            ; par_data[10]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.209      ;
; 0.946 ; main_frequency_var[23]            ; par_data[6]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.208      ;
; 0.952 ; main_count[4]                     ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.216      ;
; 1.008 ; par_data[3]                       ; par_data[3]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.272      ;
; 1.010 ; count[1]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.277      ;
; 1.030 ; count[1]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.297      ;
; 1.032 ; count_delay[2]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.295      ;
; 1.032 ; count_delay[11]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.295      ;
; 1.033 ; count_delay[12]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.296      ;
; 1.033 ; count_delay[10]                   ; count_delay[11]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.296      ;
; 1.035 ; count_delay[1]                    ; count_delay[2]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.298      ;
; 1.042 ; main_frequency_var[2]             ; par_data[1]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.305      ;
; 1.050 ; count_delay[10]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.313      ;
; 1.056 ; count[1]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.323      ;
; 1.072 ; \process_5:main_amplitude_var[12] ; dac_out[12]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.336      ;
; 1.091 ; dds_io_update~reg0                ; dds_io_update~reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.355      ;
; 1.100 ; par_data[7]                       ; par_data[7]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.364      ;
; 1.110 ; main_count[3]                     ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.374      ;
; 1.114 ; par_data[8]                       ; par_data[8]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.377      ;
; 1.119 ; \process_5:main_amplitude_var[0]  ; dac_out[0]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.382      ;
; 1.122 ; par_data[15]                      ; par_data[15]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.385      ;
; 1.125 ; count_delay[3]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.388      ;
; 1.125 ; count_delay[5]                    ; count_delay[7]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.388      ;
; 1.125 ; count_delay[11]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.388      ;
; 1.129 ; count_delay[1]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.392      ;
; 1.133 ; count[0]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.400      ;
; 1.140 ; count[3]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.407      ;
; 1.142 ; main_frequency_var[61]            ; par_data[13]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.064      ; 1.401      ;
; 1.147 ; count[3]                          ; count[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.414      ;
; 1.149 ; count[3]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.416      ;
; 1.151 ; \process_5:main_amplitude_var[4]  ; dac_out[4]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.414      ;
; 1.154 ; main_count[3]                     ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.416      ;
; 1.154 ; count_delay[2]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.417      ;
; 1.155 ; count_delay[10]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.418      ;
; 1.157 ; count_delay[4]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.420      ;
; 1.159 ; count_delay[7]                    ; count_delay[10]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.422      ;
; 1.166 ; count[4]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.072      ; 1.433      ;
; 1.166 ; main_phase_var[13]                ; par_data[13]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.429      ;
; 1.167 ; par_add[2]                        ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.430      ;
; 1.169 ; \process_5:main_amplitude_var[2]  ; dac_out[2]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.068      ; 1.432      ;
; 1.179 ; main_frequency_var[18]            ; par_data[1]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.067      ; 1.441      ;
; 1.183 ; main_count[4]                     ; main_count[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.447      ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_dds'                                                                                                                                            ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; 3.642 ; 3.872        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 3.642 ; 3.872        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 3.642 ; 3.872        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 3.642 ; 3.872        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
; 3.643 ; 3.873        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 3.643 ; 3.873        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 3.644 ; 3.874        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 3.644 ; 3.874        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 3.644 ; 3.874        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 3.644 ; 3.874        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 3.644 ; 3.874        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 3.645 ; 3.875        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 3.646 ; 3.876        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 3.646 ; 3.876        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 3.646 ; 3.876        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 3.647 ; 3.877        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 3.799 ; 8.000        ; 4.201          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
; 3.872 ; 3.872        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]                                                              ;
; 3.872 ; 3.872        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3]                                                              ;
; 3.872 ; 3.872        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout                                                    ;
; 3.893 ; 4.123        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 3.893 ; 4.123        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 3.893 ; 4.123        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 3.893 ; 4.123        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 3.894 ; 4.124        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 3.894 ; 4.124        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 3.895 ; 4.125        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 3.895 ; 4.125        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 3.895 ; 4.125        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 3.895 ; 4.125        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 3.896 ; 4.126        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 3.896 ; 4.126        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 3.896 ; 4.126        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 3.897 ; 4.127        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 3.897 ; 4.127        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
; 3.898 ; 4.128        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 3.904 ; 3.904        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~input|o                                                                                              ;
; 3.907 ; 3.907        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~inputclkctrl|inclk[0]                                                                                ;
; 3.907 ; 3.907        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~inputclkctrl|outclk                                                                                  ;
; 3.907 ; 3.907        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a5|clk1                                                   ;
; 3.908 ; 3.908        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a7|clk1                                                   ;
; 3.908 ; 3.908        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a9|clk1                                                   ;
; 3.909 ; 3.909        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a12|clk1                                                  ;
; 3.909 ; 3.909        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a1|clk1                                                   ;
; 3.909 ; 3.909        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a2|clk1                                                   ;
; 3.910 ; 3.910        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a0|clk1                                                   ;
; 3.910 ; 3.910        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a13|clk1                                                  ;
; 3.910 ; 3.910        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a3|clk1                                                   ;
; 3.910 ; 3.910        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a8|clk1                                                   ;
; 3.911 ; 3.911        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a15|clk1                                                  ;
; 3.911 ; 3.911        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a6|clk1                                                   ;
; 3.912 ; 3.912        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a10|clk1                                                  ;
; 3.912 ; 3.912        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a11|clk1                                                  ;
; 3.912 ; 3.912        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a14|clk1                                                  ;
; 3.912 ; 3.912        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a4|clk1                                                   ;
; 3.934 ; 3.934        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]                                                            ;
; 4.000 ; 8.000        ; 4.000          ; Port Rate        ; clk_dds ; Rise       ; clk_dds                                                                                                      ;
; 4.000 ; 4.000        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~input|i                                                                                              ;
; 4.000 ; 4.000        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~input|i                                                                                              ;
; 4.065 ; 4.065        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]                                                            ;
; 4.086 ; 4.086        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a10|clk1                                                  ;
; 4.087 ; 4.087        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a11|clk1                                                  ;
; 4.087 ; 4.087        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a14|clk1                                                  ;
; 4.087 ; 4.087        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a4|clk1                                                   ;
; 4.088 ; 4.088        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a0|clk1                                                   ;
; 4.089 ; 4.089        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a13|clk1                                                  ;
; 4.089 ; 4.089        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a15|clk1                                                  ;
; 4.089 ; 4.089        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a3|clk1                                                   ;
; 4.089 ; 4.089        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a6|clk1                                                   ;
; 4.089 ; 4.089        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a8|clk1                                                   ;
; 4.090 ; 4.090        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a12|clk1                                                  ;
; 4.090 ; 4.090        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a1|clk1                                                   ;
; 4.091 ; 4.091        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a2|clk1                                                   ;
; 4.091 ; 4.091        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a5|clk1                                                   ;
; 4.091 ; 4.091        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a7|clk1                                                   ;
; 4.091 ; 4.091        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a9|clk1                                                   ;
; 4.092 ; 4.092        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~inputclkctrl|inclk[0]                                                                                ;
; 4.092 ; 4.092        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~inputclkctrl|outclk                                                                                  ;
; 4.096 ; 4.096        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~input|o                                                                                              ;
; 4.126 ; 4.126        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]                                                              ;
; 4.126 ; 4.126        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3]                                                              ;
; 4.126 ; 4.126        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout                                                    ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                            ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[0]  ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[14] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[15] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[16] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[17] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[18] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[19] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[1]  ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[20] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[21] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[22] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[2]  ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[30] ;
; 15.690 ; 15.906       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[3]  ;
; 15.691 ; 15.907       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[10] ;
; 15.691 ; 15.907       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[11] ;
; 15.691 ; 15.907       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[26] ;
; 15.691 ; 15.907       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[28] ;
; 15.691 ; 15.907       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[6]  ;
; 15.691 ; 15.907       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[7]  ;
; 15.692 ; 15.908       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; clk_system                                                                                        ;
; 15.692 ; 15.908       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[0]                                                                                          ;
; 15.692 ; 15.908       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[1]                                                                                          ;
; 15.692 ; 15.908       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[2]                                                                                          ;
; 15.692 ; 15.908       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[3]                                                                                          ;
; 15.692 ; 15.908       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; count[4]                                                                                          ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[12] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[13] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[33] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[35] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[37] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[38] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[39] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[40] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[41] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[42] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[43] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[44] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[45] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[46] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[47] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[48] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[49] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[4]  ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[50] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[52] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[53] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[54] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[55] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[56] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[57] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[58] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[59] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[5]  ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[60] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[61] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[62] ;
; 15.693 ; 15.909       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[23] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[24] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[25] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[27] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[29] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[31] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[32] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[34] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[51] ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[8]  ;
; 15.694 ; 15.910       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[9]  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[0]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[10]                                                                 ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[11]                                                                 ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[12]                                                                 ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[13]                                                                 ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[1]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[2]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[3]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[4]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[5]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[6]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[7]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[8]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[9]                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_count[0]                                                                          ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_count[1]                                                                          ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[0]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[10]~reg0                                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[11]~reg0                                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[12]~reg0                                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[13]~reg0                                                                                  ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[1]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[2]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[3]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[4]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[5]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[6]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[7]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[8]~reg0                                                                                   ;
; 15.735 ; 15.919       ; 0.184          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[9]~reg0                                                                                   ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+---------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                             ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                                      ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; 499.690 ; 499.906      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[0]                                                                                           ;
; 499.690 ; 499.906      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[3]                                                                                           ;
; 499.690 ; 499.906      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[4]                                                                                           ;
; 499.690 ; 499.906      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[7]                                                                                           ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; add_flag_var                                                                                                ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[0]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[10]                                                                                            ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[11]                                                                                            ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[12]                                                                                            ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[14]                                                                                            ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[1]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[2]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[3]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[4]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[5]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[6]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[7]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[8]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[9]                                                                                             ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[10]                                                                                          ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[11]                                                                                          ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[1]                                                                                           ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[2]                                                                                           ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[5]                                                                                           ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[6]                                                                                           ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[8]                                                                                           ;
; 499.691 ; 499.907      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[9]                                                                                           ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[13]                                                                                            ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[0]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[10]                                                                                             ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[11]                                                                                             ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[1]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[2]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[3]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[4]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[5]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[6]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[7]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[8]                                                                                              ;
; 499.692 ; 499.908      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; sub_counter[9]                                                                                              ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ;
; 499.755 ; 499.985      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[0]                           ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[10]                          ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[12]                          ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[13]                          ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[15]                          ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[18]                          ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[21]                          ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[25]                          ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[30]                          ;
; 499.759 ; 499.989      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[3]                           ;
; 499.760 ; 499.990      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[14]                          ;
; 499.760 ; 499.990      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[17]                          ;
; 499.760 ; 499.990      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[1]                           ;
; 499.760 ; 499.990      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[22]                          ;
; 499.760 ; 499.990      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[24]                          ;
; 499.760 ; 499.990      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[26]                          ;
; 499.760 ; 499.990      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[27]                          ;
; 499.760 ; 499.990      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[29]                          ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[11]                          ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[16]                          ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[19]                          ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[28]                          ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[2]                           ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[31]                          ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[4]                           ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[5]                           ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[6]                           ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[7]                           ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[8]                           ;
; 499.761 ; 499.991      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[9]                           ;
; 499.762 ; 499.992      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[20]                          ;
; 499.762 ; 499.992      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[23]                          ;
; 499.772 ; 500.002      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[2]                           ;
; 499.772 ; 500.002      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[5]                           ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[16]                          ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[19]                          ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[20]                          ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[23]                          ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[28]                          ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[31]                          ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[4]                           ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[6]                           ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[7]                           ;
; 499.773 ; 500.003      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[9]                           ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+
; lattice_trigger ; clk_dds    ; 7.084 ; 7.593 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+
; lattice_trigger ; clk_dds    ; -4.397 ; -4.608 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; dac_out[*]       ; clk_dds    ; 7.620 ; 6.774 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[0]      ; clk_dds    ; 7.474 ; 6.686 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[1]      ; clk_dds    ; 6.266 ; 5.829 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[2]      ; clk_dds    ; 6.115 ; 5.756 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[3]      ; clk_dds    ; 5.219 ; 4.869 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[4]      ; clk_dds    ; 5.676 ; 5.265 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[5]      ; clk_dds    ; 5.671 ; 5.321 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[6]      ; clk_dds    ; 6.289 ; 5.684 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[7]      ; clk_dds    ; 5.442 ; 5.176 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[8]      ; clk_dds    ; 6.841 ; 6.144 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[9]      ; clk_dds    ; 6.260 ; 5.655 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[10]     ; clk_dds    ; 4.521 ; 4.332 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[11]     ; clk_dds    ; 7.620 ; 6.774 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[12]     ; clk_dds    ; 6.367 ; 5.755 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[13]     ; clk_dds    ; 6.347 ; 5.739 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dac_wr_pin       ; clk_dds    ; 8.869 ; 7.839 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_io_update    ; clk_dds    ; 5.558 ; 5.143 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_master_reset ; clk_dds    ; 5.511 ; 5.094 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_port[*]      ; clk_dds    ; 6.695 ; 6.031 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[2]     ; clk_dds    ; 5.822 ; 5.336 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[9]     ; clk_dds    ; 6.448 ; 5.839 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[10]    ; clk_dds    ; 6.257 ; 5.654 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[11]    ; clk_dds    ; 6.106 ; 5.724 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[12]    ; clk_dds    ; 6.695 ; 6.031 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[13]    ; clk_dds    ; 6.498 ; 5.961 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[16]    ; clk_dds    ; 6.113 ; 5.730 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[17]    ; clk_dds    ; 5.735 ; 5.296 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[18]    ; clk_dds    ; 6.366 ; 5.888 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[19]    ; clk_dds    ; 5.588 ; 5.219 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[20]    ; clk_dds    ; 5.157 ; 4.822 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[21]    ; clk_dds    ; 5.553 ; 5.160 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[22]    ; clk_dds    ; 4.963 ; 4.694 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[23]    ; clk_dds    ; 6.109 ; 5.718 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[24]    ; clk_dds    ; 5.630 ; 5.225 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[25]    ; clk_dds    ; 5.610 ; 5.279 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[26]    ; clk_dds    ; 5.999 ; 5.616 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[27]    ; clk_dds    ; 6.229 ; 5.889 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[28]    ; clk_dds    ; 6.066 ; 5.633 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[29]    ; clk_dds    ; 5.263 ; 4.972 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[30]    ; clk_dds    ; 6.358 ; 5.976 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[31]    ; clk_dds    ; 6.249 ; 5.741 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; dac_out[*]       ; clk_dds    ; 3.923 ; 3.738 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[0]      ; clk_dds    ; 6.838 ; 6.062 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[1]      ; clk_dds    ; 5.602 ; 5.177 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[2]      ; clk_dds    ; 5.457 ; 5.107 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[3]      ; clk_dds    ; 4.596 ; 4.256 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[4]      ; clk_dds    ; 5.035 ; 4.636 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[5]      ; clk_dds    ; 5.030 ; 4.689 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[6]      ; clk_dds    ; 5.620 ; 5.035 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[7]      ; clk_dds    ; 4.811 ; 4.551 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[8]      ; clk_dds    ; 6.154 ; 5.479 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[9]      ; clk_dds    ; 5.596 ; 5.010 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[10]     ; clk_dds    ; 3.923 ; 3.738 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[11]     ; clk_dds    ; 6.974 ; 6.143 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[12]     ; clk_dds    ; 5.700 ; 5.106 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[13]     ; clk_dds    ; 5.680 ; 5.091 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dac_wr_pin       ; clk_dds    ; 8.173 ; 7.166 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_io_update    ; clk_dds    ; 4.922 ; 4.518 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_master_reset ; clk_dds    ; 4.876 ; 4.471 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_port[*]      ; clk_dds    ; 4.351 ; 4.088 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[2]     ; clk_dds    ; 5.176 ; 4.704 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[9]     ; clk_dds    ; 5.777 ; 5.188 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[10]    ; clk_dds    ; 5.590 ; 5.007 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[11]    ; clk_dds    ; 5.448 ; 5.077 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[12]    ; clk_dds    ; 6.013 ; 5.372 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[13]    ; clk_dds    ; 5.824 ; 5.304 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[16]    ; clk_dds    ; 5.454 ; 5.082 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[17]    ; clk_dds    ; 5.092 ; 4.666 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[18]    ; clk_dds    ; 5.698 ; 5.234 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[19]    ; clk_dds    ; 4.951 ; 4.591 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[20]    ; clk_dds    ; 4.538 ; 4.211 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[21]    ; clk_dds    ; 4.918 ; 4.536 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[22]    ; clk_dds    ; 4.351 ; 4.088 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[23]    ; clk_dds    ; 5.451 ; 5.071 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[24]    ; clk_dds    ; 4.991 ; 4.599 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[25]    ; clk_dds    ; 4.972 ; 4.650 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[26]    ; clk_dds    ; 5.345 ; 4.974 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[27]    ; clk_dds    ; 5.566 ; 5.235 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[28]    ; clk_dds    ; 5.410 ; 4.990 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[29]    ; clk_dds    ; 4.639 ; 4.355 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[30]    ; clk_dds    ; 5.691 ; 5.319 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[31]    ; clk_dds    ; 5.586 ; 5.093 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+----------------+----------------+-------+-------+-------+-------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+----------------+----------------+-------+-------+-------+-------+
; add_in[0]      ; dds_bus_out[0] ; 9.188 ; 9.022 ; 9.301 ; 9.135 ;
; add_in[0]      ; dds_bus_out[1] ; 9.158 ; 8.992 ; 9.271 ; 9.105 ;
; add_in[0]      ; tx_enable[0]   ; 9.226 ; 8.854 ; 9.339 ; 8.961 ;
; add_in[0]      ; tx_enable[1]   ; 9.474 ; 9.030 ; 9.587 ; 9.137 ;
; add_in[1]      ; dds_bus_out[0] ; 9.418 ; 9.252 ; 9.527 ; 9.361 ;
; add_in[1]      ; dds_bus_out[1] ; 9.388 ; 9.222 ; 9.497 ; 9.331 ;
; add_in[1]      ; tx_enable[0]   ; 9.456 ; 9.085 ; 9.565 ; 9.232 ;
; add_in[1]      ; tx_enable[1]   ; 9.704 ; 9.261 ; 9.813 ; 9.408 ;
; add_in[2]      ; dds_bus_out[0] ; 9.561 ; 9.395 ; 9.660 ; 9.494 ;
; add_in[2]      ; dds_bus_out[1] ; 9.531 ; 9.365 ; 9.630 ; 9.464 ;
; add_in[2]      ; tx_enable[0]   ; 9.599 ; 9.273 ; 9.698 ; 9.353 ;
; add_in[2]      ; tx_enable[1]   ; 9.847 ; 9.449 ; 9.946 ; 9.529 ;
; add_in[3]      ; dds_bus_out[0] ; 9.123 ; 8.957 ; 9.249 ; 9.083 ;
; add_in[3]      ; dds_bus_out[1] ; 9.093 ; 8.927 ; 9.219 ; 9.053 ;
; add_in[3]      ; tx_enable[0]   ; 9.161 ; 8.773 ; 9.287 ; 8.893 ;
; add_in[3]      ; tx_enable[1]   ; 9.409 ; 8.949 ; 9.535 ; 9.069 ;
; dds_bus_in[28] ; dds_bus_out[0] ; 8.659 ; 8.493 ; 8.876 ; 8.710 ;
; dds_bus_in[28] ; dds_bus_out[1] ; 8.629 ; 8.463 ; 8.846 ; 8.680 ;
; dds_bus_in[28] ; tx_enable[0]   ; 8.697 ; 8.425 ; 8.914 ; 8.488 ;
; dds_bus_in[28] ; tx_enable[1]   ; 8.945 ; 8.601 ; 9.162 ; 8.664 ;
; dds_bus_in[29] ; dds_bus_out[0] ; 9.254 ; 9.088 ; 9.260 ; 9.094 ;
; dds_bus_in[29] ; dds_bus_out[1] ; 9.224 ; 9.058 ; 9.230 ; 9.064 ;
; dds_bus_in[29] ; tx_enable[0]   ; 9.292 ; 8.974 ; 9.298 ; 8.916 ;
; dds_bus_in[29] ; tx_enable[1]   ; 9.540 ; 9.150 ; 9.546 ; 9.092 ;
; dds_bus_in[30] ; dds_bus_out[0] ; 9.001 ; 8.835 ; 8.994 ; 8.828 ;
; dds_bus_in[30] ; dds_bus_out[1] ; 8.971 ; 8.805 ; 8.964 ; 8.798 ;
; dds_bus_in[30] ; tx_enable[0]   ; 9.039 ; 8.717 ; 9.032 ; 8.689 ;
; dds_bus_in[30] ; tx_enable[1]   ; 9.287 ; 8.893 ; 9.280 ; 8.865 ;
; dds_bus_in[31] ; dds_bus_out[0] ; 8.314 ; 8.148 ; 8.433 ; 8.267 ;
; dds_bus_in[31] ; dds_bus_out[1] ; 8.284 ; 8.118 ; 8.403 ; 8.237 ;
; dds_bus_in[31] ; tx_enable[0]   ; 8.352 ; 7.966 ; 8.471 ; 8.122 ;
; dds_bus_in[31] ; tx_enable[1]   ; 8.600 ; 8.142 ; 8.719 ; 8.298 ;
+----------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+----------------+----------------+-------+-------+-------+-------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+----------------+----------------+-------+-------+-------+-------+
; add_in[0]      ; dds_bus_out[0] ; 8.559 ; 8.393 ; 8.665 ; 8.499 ;
; add_in[0]      ; dds_bus_out[1] ; 8.505 ; 8.339 ; 8.611 ; 8.445 ;
; add_in[0]      ; tx_enable[0]   ; 8.846 ; 8.482 ; 8.957 ; 8.588 ;
; add_in[0]      ; tx_enable[1]   ; 9.085 ; 8.651 ; 9.196 ; 8.757 ;
; add_in[1]      ; dds_bus_out[0] ; 8.779 ; 8.613 ; 8.924 ; 8.758 ;
; add_in[1]      ; dds_bus_out[1] ; 8.725 ; 8.559 ; 8.870 ; 8.704 ;
; add_in[1]      ; tx_enable[0]   ; 9.064 ; 8.702 ; 9.173 ; 8.847 ;
; add_in[1]      ; tx_enable[1]   ; 9.303 ; 8.871 ; 9.412 ; 9.016 ;
; add_in[2]      ; dds_bus_out[0] ; 8.920 ; 8.754 ; 8.991 ; 8.825 ;
; add_in[2]      ; dds_bus_out[1] ; 8.866 ; 8.700 ; 8.937 ; 8.771 ;
; add_in[2]      ; tx_enable[0]   ; 9.176 ; 8.843 ; 9.275 ; 8.914 ;
; add_in[2]      ; tx_enable[1]   ; 9.415 ; 9.012 ; 9.514 ; 9.083 ;
; add_in[3]      ; dds_bus_out[0] ; 8.510 ; 8.344 ; 8.625 ; 8.459 ;
; add_in[3]      ; dds_bus_out[1] ; 8.456 ; 8.290 ; 8.571 ; 8.405 ;
; add_in[3]      ; tx_enable[0]   ; 8.812 ; 8.433 ; 8.932 ; 8.548 ;
; add_in[3]      ; tx_enable[1]   ; 9.051 ; 8.602 ; 9.171 ; 8.717 ;
; dds_bus_in[28] ; dds_bus_out[0] ; 8.146 ; 7.980 ; 8.197 ; 8.031 ;
; dds_bus_in[28] ; dds_bus_out[1] ; 8.092 ; 7.926 ; 8.143 ; 7.977 ;
; dds_bus_in[28] ; tx_enable[0]   ; 8.319 ; 8.069 ; 8.532 ; 8.120 ;
; dds_bus_in[28] ; tx_enable[1]   ; 8.558 ; 8.238 ; 8.771 ; 8.289 ;
; dds_bus_in[29] ; dds_bus_out[0] ; 8.607 ; 8.441 ; 8.604 ; 8.438 ;
; dds_bus_in[29] ; dds_bus_out[1] ; 8.553 ; 8.387 ; 8.550 ; 8.384 ;
; dds_bus_in[29] ; tx_enable[0]   ; 8.842 ; 8.530 ; 8.889 ; 8.527 ;
; dds_bus_in[29] ; tx_enable[1]   ; 9.081 ; 8.699 ; 9.128 ; 8.696 ;
; dds_bus_in[30] ; dds_bus_out[0] ; 8.377 ; 8.211 ; 8.359 ; 8.193 ;
; dds_bus_in[30] ; dds_bus_out[1] ; 8.323 ; 8.157 ; 8.305 ; 8.139 ;
; dds_bus_in[30] ; tx_enable[0]   ; 8.636 ; 8.300 ; 8.637 ; 8.282 ;
; dds_bus_in[30] ; tx_enable[1]   ; 8.875 ; 8.469 ; 8.876 ; 8.451 ;
; dds_bus_in[31] ; dds_bus_out[0] ; 7.733 ; 7.567 ; 7.887 ; 7.721 ;
; dds_bus_in[31] ; dds_bus_out[1] ; 7.679 ; 7.513 ; 7.833 ; 7.667 ;
; dds_bus_in[31] ; tx_enable[0]   ; 8.033 ; 7.656 ; 8.150 ; 7.810 ;
; dds_bus_in[31] ; tx_enable[1]   ; 8.272 ; 7.825 ; 8.389 ; 7.979 ;
+----------------+----------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[0] ; 11.843  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; 994.977 ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+-------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                       ;
+-------------------------------------------------+-------+---------------+
; Clock                                           ; Slack ; End Point TNS ;
+-------------------------------------------------+-------+---------------+
; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.114 ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.185 ; 0.000         ;
+-------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+-------------------------------------------------+---------+---------------+
; Clock                                           ; Slack   ; End Point TNS ;
+-------------------------------------------------+---------+---------------+
; clk_dds                                         ; 3.212   ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; 15.775  ; 0.000         ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; 499.752 ; 0.000         ;
+-------------------------------------------------+---------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                    ;
+--------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                         ; To Node                ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[54] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[55] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[35] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[32] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[33] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[37] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[36] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[39] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[38] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[63] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.843 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[62] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 4.122      ;
; 11.855 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[16] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 4.109      ;
; 11.881 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[22] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 4.083      ;
; 11.881 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[23] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 4.083      ;
; 11.881 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[17] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 4.083      ;
; 11.881 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[21] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 4.083      ;
; 11.881 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[20] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 4.083      ;
; 11.881 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[19] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 4.083      ;
; 11.881 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[18] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 4.083      ;
; 11.978 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[57] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.987      ;
; 11.978 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[61] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.987      ;
; 11.978 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[60] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.987      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[3]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.025     ; 3.973      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[0]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.025     ; 3.973      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_count[2]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.025     ; 3.973      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[52] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.976      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[53] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.976      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[48] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.976      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[49] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.976      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.976      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.976      ;
; 11.989 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[12] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.976      ;
; 12.000 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[42] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.965      ;
; 12.000 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[43] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.965      ;
; 12.000 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[47] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.965      ;
; 12.000 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[41] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.965      ;
; 12.000 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[40] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.965      ;
; 12.000 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[59] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.965      ;
; 12.000 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[58] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.965      ;
; 12.009 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[34] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.956      ;
; 12.009 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[45] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.956      ;
; 12.009 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[46] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.956      ;
; 12.009 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.956      ;
; 12.013 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[56] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.952      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[7]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[6]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[0]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[1]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[4]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[5]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[3]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[2]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[8]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.014 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_phase_var[9]      ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.951      ;
; 12.040 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.027     ; 3.920      ;
; 12.040 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.027     ; 3.920      ;
; 12.040 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[4]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.027     ; 3.920      ;
; 12.040 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[5]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.027     ; 3.920      ;
; 12.040 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[3]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.027     ; 3.920      ;
; 12.040 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.027     ; 3.920      ;
; 12.044 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[11] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.024     ; 3.919      ;
; 12.044 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[2]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.024     ; 3.919      ;
; 12.044 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[7]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.024     ; 3.919      ;
; 12.044 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[6]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.024     ; 3.919      ;
; 12.044 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[10] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.024     ; 3.919      ;
; 12.045 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[10] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.028     ; 3.914      ;
; 12.045 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[11] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.028     ; 3.914      ;
; 12.045 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[13] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.028     ; 3.914      ;
; 12.045 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[12] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.028     ; 3.914      ;
; 12.045 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[8]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.028     ; 3.914      ;
; 12.045 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[9]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.028     ; 3.914      ;
; 12.045 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[7]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.028     ; 3.914      ;
; 12.045 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_amplitude_var[6]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.028     ; 3.914      ;
; 12.049 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[0]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.024     ; 3.914      ;
; 12.049 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[1]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.024     ; 3.914      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[54] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[55] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[35] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[32] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[33] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[37] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[36] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[39] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[38] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[63] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.129 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[62] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.836      ;
; 12.139 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[8]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.826      ;
; 12.141 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[16] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 3.823      ;
; 12.156 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[30] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 3.808      ;
; 12.161 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[50] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.804      ;
; 12.161 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[51] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.804      ;
; 12.161 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[25] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.804      ;
; 12.161 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[24] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.804      ;
; 12.161 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[63] ; main_frequency_var[9]  ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.022     ; 3.804      ;
; 12.167 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[22] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 3.797      ;
; 12.167 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[23] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 3.797      ;
; 12.167 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[17] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 3.797      ;
; 12.167 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[21] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 3.797      ;
; 12.167 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[20] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 3.797      ;
; 12.167 ; adder_64_bit:adder|lpm_add_sub:LPM_ADD_SUB_component|add_sub_7mi:auto_generated|pipeline_dffe[36] ; main_frequency_var[19] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 16.000       ; -0.023     ; 3.797      ;
+--------+---------------------------------------------------------------------------------------------------+------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack   ; From Node        ; To Node            ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 994.977 ; main_counter[1]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.972      ;
; 994.977 ; main_counter[1]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.972      ;
; 994.989 ; main_counter[1]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.960      ;
; 995.007 ; main_counter[0]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.942      ;
; 995.007 ; main_counter[0]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.942      ;
; 995.019 ; main_counter[0]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.930      ;
; 995.044 ; main_counter[3]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.905      ;
; 995.044 ; main_counter[3]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.905      ;
; 995.056 ; main_counter[3]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.893      ;
; 995.073 ; main_counter[1]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.876      ;
; 995.074 ; main_counter[1]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.875      ;
; 995.074 ; main_counter[1]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.875      ;
; 995.074 ; main_counter[1]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.875      ;
; 995.074 ; main_counter[1]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.875      ;
; 995.088 ; main_counter[2]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.861      ;
; 995.088 ; main_counter[2]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.861      ;
; 995.096 ; main_counter[5]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.853      ;
; 995.096 ; main_counter[5]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.853      ;
; 995.100 ; main_counter[2]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.849      ;
; 995.103 ; main_counter[0]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.846      ;
; 995.104 ; main_counter[0]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.845      ;
; 995.104 ; main_counter[0]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.845      ;
; 995.104 ; main_counter[0]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.845      ;
; 995.104 ; main_counter[0]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.845      ;
; 995.108 ; main_counter[1]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.839      ;
; 995.108 ; main_counter[5]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.841      ;
; 995.112 ; main_counter[1]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.835      ;
; 995.112 ; main_counter[1]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.835      ;
; 995.112 ; main_counter[1]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.835      ;
; 995.138 ; main_counter[0]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.809      ;
; 995.140 ; main_counter[3]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.809      ;
; 995.141 ; main_counter[4]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.808      ;
; 995.141 ; main_counter[4]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.808      ;
; 995.141 ; main_counter[3]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.808      ;
; 995.141 ; main_counter[3]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.808      ;
; 995.141 ; main_counter[3]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.808      ;
; 995.141 ; main_counter[3]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.808      ;
; 995.142 ; main_counter[0]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.805      ;
; 995.142 ; main_counter[0]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.805      ;
; 995.142 ; main_counter[0]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.805      ;
; 995.153 ; main_counter[4]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.796      ;
; 995.160 ; main_counter[7]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.789      ;
; 995.160 ; main_counter[7]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.789      ;
; 995.172 ; main_counter[7]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.777      ;
; 995.175 ; main_counter[3]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.772      ;
; 995.179 ; main_counter[3]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.768      ;
; 995.179 ; main_counter[3]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.768      ;
; 995.179 ; main_counter[3]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.768      ;
; 995.184 ; main_counter[2]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.765      ;
; 995.185 ; main_counter[2]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.764      ;
; 995.185 ; main_counter[2]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.764      ;
; 995.185 ; main_counter[2]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.764      ;
; 995.185 ; main_counter[2]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.764      ;
; 995.192 ; main_counter[5]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.757      ;
; 995.193 ; main_counter[5]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.756      ;
; 995.193 ; main_counter[5]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.756      ;
; 995.193 ; main_counter[5]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.756      ;
; 995.193 ; main_counter[5]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.756      ;
; 995.211 ; main_counter[6]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.738      ;
; 995.211 ; main_counter[6]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.738      ;
; 995.219 ; main_counter[2]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.728      ;
; 995.223 ; main_counter[6]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.726      ;
; 995.223 ; main_counter[2]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.724      ;
; 995.223 ; main_counter[2]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.724      ;
; 995.223 ; main_counter[2]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.724      ;
; 995.227 ; main_counter[5]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.720      ;
; 995.230 ; main_counter[9]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.719      ;
; 995.230 ; main_counter[9]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.719      ;
; 995.231 ; main_counter[5]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.716      ;
; 995.231 ; main_counter[5]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.716      ;
; 995.231 ; main_counter[5]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.716      ;
; 995.237 ; main_counter[4]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.712      ;
; 995.238 ; main_counter[4]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.711      ;
; 995.238 ; main_counter[4]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.711      ;
; 995.238 ; main_counter[4]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.711      ;
; 995.238 ; main_counter[4]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.711      ;
; 995.242 ; main_counter[9]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.707      ;
; 995.256 ; main_counter[7]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.693      ;
; 995.257 ; main_counter[7]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.692      ;
; 995.257 ; main_counter[7]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.692      ;
; 995.257 ; main_counter[7]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.692      ;
; 995.257 ; main_counter[7]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.692      ;
; 995.272 ; main_counter[4]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.675      ;
; 995.276 ; main_counter[4]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.671      ;
; 995.276 ; main_counter[4]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.671      ;
; 995.276 ; main_counter[4]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.671      ;
; 995.291 ; main_counter[7]  ; rom_step_count[7]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.656      ;
; 995.294 ; main_counter[8]  ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.655      ;
; 995.294 ; main_counter[8]  ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.655      ;
; 995.295 ; main_counter[7]  ; rom_step_count[4]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.652      ;
; 995.295 ; main_counter[7]  ; rom_step_count[3]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.652      ;
; 995.295 ; main_counter[7]  ; rom_step_count[0]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.040     ; 4.652      ;
; 995.306 ; main_counter[8]  ; rom_step_count[9]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.643      ;
; 995.307 ; main_counter[6]  ; rom_step_count[5]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.642      ;
; 995.308 ; main_counter[6]  ; rom_step_count[11] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.641      ;
; 995.308 ; main_counter[6]  ; rom_step_count[10] ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.641      ;
; 995.308 ; main_counter[6]  ; rom_step_count[6]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.641      ;
; 995.308 ; main_counter[6]  ; rom_step_count[2]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.641      ;
; 995.312 ; main_counter[11] ; rom_step_count[8]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.637      ;
; 995.312 ; main_counter[11] ; rom_step_count[1]  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 1000.000     ; -0.038     ; 4.637      ;
+---------+------------------+--------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                                                                                          ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node          ; To Node                                                                                                     ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.114 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.436      ;
; 0.186 ; add_flag_var       ; add_flag_var                                                                                                ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.307      ;
; 0.258 ; sub_counter[11]    ; sub_counter[11]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.379      ;
; 0.273 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.217      ; 0.594      ;
; 0.274 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.596      ;
; 0.276 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.598      ;
; 0.278 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.222      ; 0.604      ;
; 0.278 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.600      ;
; 0.279 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.604      ;
; 0.284 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.611      ;
; 0.288 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.613      ;
; 0.289 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.611      ;
; 0.291 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.215      ; 0.610      ;
; 0.292 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.619      ;
; 0.292 ; sub_counter[3]     ; sub_counter[3]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; sub_counter[7]     ; sub_counter[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; sub_counter[5]     ; sub_counter[5]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; sub_counter[1]     ; sub_counter[1]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; sub_counter[6]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; sub_counter[4]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.415      ;
; 0.301 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.630      ;
; 0.301 ; sub_counter[0]     ; sub_counter[0]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.422      ;
; 0.305 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.632      ;
; 0.359 ; sub_counter[9]     ; sub_counter[9]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.480      ;
; 0.360 ; sub_counter[10]    ; sub_counter[10]                                                                                             ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.481      ;
; 0.361 ; sub_counter[8]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.482      ;
; 0.367 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.217      ; 0.688      ;
; 0.380 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.215      ; 0.699      ;
; 0.395 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.717      ;
; 0.406 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.733      ;
; 0.419 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.219      ; 0.742      ;
; 0.422 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.751      ;
; 0.426 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.751      ;
; 0.426 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.753      ;
; 0.428 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.224      ; 0.756      ;
; 0.429 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.222      ; 0.755      ;
; 0.430 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.215      ; 0.749      ;
; 0.431 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.755      ;
; 0.431 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.755      ;
; 0.433 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.762      ;
; 0.434 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.758      ;
; 0.434 ; rom_step_count[3]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.763      ;
; 0.434 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.763      ;
; 0.436 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.219      ; 0.759      ;
; 0.437 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.762      ;
; 0.437 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.224      ; 0.765      ;
; 0.437 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.219      ; 0.760      ;
; 0.438 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.219      ; 0.761      ;
; 0.439 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.766      ;
; 0.440 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.224      ; 0.768      ;
; 0.441 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.766      ;
; 0.441 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.766      ;
; 0.441 ; sub_counter[3]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.562      ;
; 0.442 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.771      ;
; 0.442 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.766      ;
; 0.442 ; sub_counter[5]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; sub_counter[7]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.772      ;
; 0.444 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.768      ;
; 0.444 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.766      ;
; 0.444 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.215      ; 0.763      ;
; 0.445 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.769      ;
; 0.445 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.769      ;
; 0.446 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.771      ;
; 0.446 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.771      ;
; 0.446 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.775      ;
; 0.446 ; rom_step_count[8]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.775      ;
; 0.447 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.771      ;
; 0.448 ; rom_step_count[10] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.772      ;
; 0.448 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.224      ; 0.776      ;
; 0.449 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.778      ;
; 0.450 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.777      ;
; 0.450 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.774      ;
; 0.450 ; sub_counter[0]     ; sub_counter[1]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.571      ;
; 0.451 ; rom_step_count[6]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.775      ;
; 0.452 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.776      ;
; 0.452 ; sub_counter[2]     ; sub_counter[3]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; sub_counter[6]     ; sub_counter[7]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; sub_counter[4]     ; sub_counter[5]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.221      ; 0.778      ;
; 0.453 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.219      ; 0.776      ;
; 0.454 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.783      ;
; 0.455 ; rom_step_count[4]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.782      ;
; 0.455 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.226      ; 0.785      ;
; 0.455 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.784      ;
; 0.455 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.225      ; 0.784      ;
; 0.455 ; sub_counter[2]     ; sub_counter[4]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; sub_counter[4]     ; sub_counter[6]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.576      ;
; 0.455 ; sub_counter[6]     ; sub_counter[8]                                                                                              ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.217      ; 0.777      ;
; 0.456 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.780      ;
; 0.457 ; rom_step_count[2]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.781      ;
; 0.457 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.779      ;
; 0.457 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.781      ;
; 0.458 ; rom_step_count[11] ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.219      ; 0.781      ;
; 0.458 ; rom_step_count[0]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.785      ;
; 0.459 ; rom_step_count[1]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.219      ; 0.782      ;
; 0.460 ; rom_step_count[9]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.218      ; 0.782      ;
; 0.462 ; rom_step_count[7]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.223      ; 0.789      ;
; 0.462 ; rom_step_count[5]  ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000        ; 0.220      ; 0.786      ;
+-------+--------------------+-------------------------------------------------------------------------------------------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                      ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                  ; Launch Clock                                    ; Latch Clock                                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+
; 0.185 ; dac_wr_pin~reg0                   ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; \process_5:main_count[1]          ; \process_5:main_count[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; par_add[5]                        ; par_add[5]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; par_add[4]                        ; par_add[4]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; par_add[3]                        ; par_add[3]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; par_wr[0]                         ; par_wr[0]                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; sub_count[1]                      ; sub_count[1]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; par_add[1]                        ; par_add[1]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; main_count[1]                     ; main_count[1]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; clk_system                        ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[1]                          ; count[1]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[2]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[4]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; count[3]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; dds_master_reset~reg0             ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.192 ; \process_5:main_count[0]          ; \process_5:main_count[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.192 ; sub_count[0]                      ; sub_count[0]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.314      ;
; 0.193 ; count[0]                          ; count[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.314      ;
; 0.197 ; \process_5:main_amplitude_var[7]  ; dac_out[7]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.319      ;
; 0.209 ; \process_5:main_count[1]          ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.331      ;
; 0.222 ; count[0]                          ; count[1]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.343      ;
; 0.228 ; main_count[4]                     ; main_count[3]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.349      ;
; 0.267 ; \process_5:main_amplitude_var[6]  ; dac_out[6]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.389      ;
; 0.269 ; main_frequency_var[6]             ; par_data[5]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.391      ;
; 0.272 ; \process_5:main_amplitude_var[8]  ; dac_out[8]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.394      ;
; 0.272 ; \process_5:main_amplitude_var[10] ; dac_out[10]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.394      ;
; 0.273 ; \process_5:main_amplitude_var[13] ; dac_out[13]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.395      ;
; 0.274 ; \process_5:main_amplitude_var[5]  ; dac_out[5]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.395      ;
; 0.279 ; \process_5:main_amplitude_var[1]  ; dac_out[1]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.401      ;
; 0.281 ; \process_5:main_amplitude_var[9]  ; dac_out[9]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.403      ;
; 0.282 ; count[2]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.403      ;
; 0.283 ; count[1]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.404      ;
; 0.302 ; count_delay[3]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; count_delay[13]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.424      ;
; 0.303 ; count_delay[1]                    ; count_delay[1]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; count_delay[5]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.303 ; count_delay[11]                   ; count_delay[11]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.425      ;
; 0.304 ; count_delay[2]                    ; count_delay[2]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.304 ; count_delay[7]                    ; count_delay[7]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.426      ;
; 0.305 ; count_delay[10]                   ; count_delay[10]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.305 ; count_delay[12]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.427      ;
; 0.309 ; \process_5:main_count[0]          ; \process_5:main_count[1] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.431      ;
; 0.310 ; \process_5:main_count[0]          ; dac_wr_pin~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.432      ;
; 0.310 ; \process_5:main_count[1]          ; \process_5:main_count[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.432      ;
; 0.326 ; count[0]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.447      ;
; 0.326 ; main_count[4]                     ; main_count[0]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.447      ;
; 0.328 ; count[0]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.449      ;
; 0.331 ; count[0]                          ; count[2]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.452      ;
; 0.335 ; main_count[4]                     ; dds_io_update~reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.456      ;
; 0.351 ; \process_5:main_amplitude_var[11] ; dac_out[11]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.473      ;
; 0.364 ; par_data[0]                       ; par_data[0]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.486      ;
; 0.371 ; par_data[2]                       ; par_data[2]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.493      ;
; 0.375 ; sub_count[1]                      ; par_wr[0]                ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.497      ;
; 0.375 ; main_frequency_var[10]            ; par_data[9]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.497      ;
; 0.382 ; sub_count[0]                      ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.504      ;
; 0.389 ; main_frequency_var[11]            ; par_data[10]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.511      ;
; 0.405 ; main_count[4]                     ; main_count[2]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.526      ;
; 0.409 ; main_count[4]                     ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.530      ;
; 0.417 ; \process_5:main_amplitude_var[3]  ; dac_out[3]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.538      ;
; 0.419 ; par_data[3]                       ; par_data[3]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.541      ;
; 0.424 ; main_frequency_var[23]            ; par_data[6]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.545      ;
; 0.426 ; main_frequency_var[27]            ; par_data[10]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.039      ; 0.549      ;
; 0.435 ; count[1]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.556      ;
; 0.449 ; \process_5:main_amplitude_var[12] ; dac_out[12]~reg0         ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.571      ;
; 0.450 ; count[1]                          ; count[3]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.571      ;
; 0.450 ; count[1]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.571      ;
; 0.452 ; count_delay[1]                    ; count_delay[2]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.574      ;
; 0.452 ; count_delay[11]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.574      ;
; 0.457 ; dds_io_update~reg0                ; dds_io_update~reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.578      ;
; 0.462 ; count_delay[2]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; count_delay[12]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; count_delay[10]                   ; count_delay[11]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.585      ;
; 0.466 ; main_frequency_var[2]             ; par_data[1]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.466 ; count_delay[10]                   ; count_delay[12]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.588      ;
; 0.467 ; par_data[7]                       ; par_data[7]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.589      ;
; 0.467 ; main_count[3]                     ; dds_master_reset~reg0    ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.588      ;
; 0.474 ; par_data[15]                      ; par_data[15]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.596      ;
; 0.474 ; par_data[8]                       ; par_data[8]              ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.596      ;
; 0.476 ; \process_5:main_amplitude_var[0]  ; dac_out[0]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.597      ;
; 0.482 ; count[3]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.603      ;
; 0.484 ; count[3]                          ; count[4]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.605      ;
; 0.484 ; \process_5:main_amplitude_var[4]  ; dac_out[4]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.605      ;
; 0.492 ; par_add[2]                        ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.614      ;
; 0.493 ; \process_5:main_amplitude_var[2]  ; dac_out[2]~reg0          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.614      ;
; 0.500 ; main_frequency_var[61]            ; par_data[13]             ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; main_count[4]                     ; main_count[4]            ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.621      ;
; 0.509 ; main_count[3]                     ; par_add[2]               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.629      ;
; 0.514 ; count_delay[3]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.636      ;
; 0.515 ; count_delay[5]                    ; count_delay[7]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.637      ;
; 0.515 ; count_delay[1]                    ; count_delay[3]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.637      ;
; 0.515 ; count_delay[11]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.637      ;
; 0.517 ; count[4]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.638      ;
; 0.518 ; count[0]                          ; clk_system               ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.639      ;
; 0.518 ; count_delay[9]                    ; count_delay[10]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.640      ;
; 0.519 ; count_delay[7]                    ; count_delay[10]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.641      ;
; 0.525 ; main_count[2]                     ; dds_io_update~reg0       ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.646      ;
; 0.526 ; count[3]                          ; count[0]                 ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.647      ;
; 0.528 ; count_delay[4]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.650      ;
; 0.528 ; count_delay[2]                    ; count_delay[5]           ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.650      ;
; 0.529 ; count_delay[10]                   ; count_delay[13]          ; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.651      ;
+-------+-----------------------------------+--------------------------+-------------------------------------------------+-------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_dds'                                                                                                                                            ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+
; 3.212 ; 3.442        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 3.212 ; 3.442        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 3.212 ; 3.442        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 3.212 ; 3.442        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 3.212 ; 3.442        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 3.212 ; 3.442        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 3.212 ; 3.442        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 3.213 ; 3.443        ; 0.230          ; Low Pulse Width  ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 3.416 ; 3.416        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]                                                              ;
; 3.416 ; 3.416        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3]                                                              ;
; 3.416 ; 3.416        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout                                                    ;
; 3.449 ; 3.449        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~input|o                                                                                              ;
; 3.452 ; 3.452        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a2|clk1                                                   ;
; 3.452 ; 3.452        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a6|clk1                                                   ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a0|clk1                                                   ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a11|clk1                                                  ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a12|clk1                                                  ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a13|clk1                                                  ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a14|clk1                                                  ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a15|clk1                                                  ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a1|clk1                                                   ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a3|clk1                                                   ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a4|clk1                                                   ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a5|clk1                                                   ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a7|clk1                                                   ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a8|clk1                                                   ;
; 3.453 ; 3.453        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a9|clk1                                                   ;
; 3.454 ; 3.454        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a10|clk1                                                  ;
; 3.459 ; 3.459        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]                                                            ;
; 3.461 ; 3.461        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~inputclkctrl|inclk[0]                                                                                ;
; 3.461 ; 3.461        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~inputclkctrl|outclk                                                                                  ;
; 4.000 ; 8.000        ; 4.000          ; Port Rate        ; clk_dds ; Rise       ; clk_dds                                                                                                      ;
; 4.000 ; 4.000        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~input|i                                                                                              ;
; 4.000 ; 4.000        ; 0.000          ; Low Pulse Width  ; clk_dds ; Rise       ; clk_dds~input|i                                                                                              ;
; 4.323 ; 4.553        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 4.324 ; 4.554        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
; 4.325 ; 4.555        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 4.325 ; 4.555        ; 0.230          ; High Pulse Width ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 4.538 ; 4.538        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~inputclkctrl|inclk[0]                                                                                ;
; 4.538 ; 4.538        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~inputclkctrl|outclk                                                                                  ;
; 4.541 ; 4.541        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|inclk[0]                                                            ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a0|clk1                                                   ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a10|clk1                                                  ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a11|clk1                                                  ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a12|clk1                                                  ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a1|clk1                                                   ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a4|clk1                                                   ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a5|clk1                                                   ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a6|clk1                                                   ;
; 4.546 ; 4.546        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a8|clk1                                                   ;
; 4.547 ; 4.547        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a13|clk1                                                  ;
; 4.547 ; 4.547        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a14|clk1                                                  ;
; 4.547 ; 4.547        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a15|clk1                                                  ;
; 4.547 ; 4.547        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a2|clk1                                                   ;
; 4.547 ; 4.547        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a3|clk1                                                   ;
; 4.547 ; 4.547        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a7|clk1                                                   ;
; 4.547 ; 4.547        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; ram1|altsyncram_component|auto_generated|ram_block1a9|clk1                                                   ;
; 4.551 ; 4.551        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; clk_dds~input|o                                                                                              ;
; 4.582 ; 4.582        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[0]                                                              ;
; 4.582 ; 4.582        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3]                                                              ;
; 4.582 ; 4.582        ; 0.000          ; High Pulse Width ; clk_dds ; Rise       ; pll|altpll_component|auto_generated|pll1|observablevcoout                                                    ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a10~portb_address_reg0 ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a11~portb_address_reg0 ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a12~portb_address_reg0 ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a13~portb_address_reg0 ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a14~portb_address_reg0 ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a15~portb_address_reg0 ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a1~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a2~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a3~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a4~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a5~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a6~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a7~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a8~portb_address_reg0  ;
; 6.000 ; 8.000        ; 2.000          ; Min Period       ; clk_dds ; Rise       ; dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a9~portb_address_reg0  ;
+-------+--------------+----------------+------------------+---------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[0]'                                                                  ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------+
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[0]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[10] ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[11] ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[12] ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[13] ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[1]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[2]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[3]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[4]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[5]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[6]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[7]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[8]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_amplitude_var[9]  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_count[0]          ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; \process_5:main_count[1]          ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[0]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[10]                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[11]                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[12]                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[13]                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[14]                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[15]                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[1]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[2]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[3]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[4]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[5]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[6]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[7]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[8]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; count_delay[9]                    ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[0]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[10]~reg0                  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[11]~reg0                  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[12]~reg0                  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[13]~reg0                  ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[1]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[2]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[3]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[4]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[5]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[6]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[7]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[8]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_out[9]~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dac_wr_pin~reg0                   ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dds_io_update~reg0                ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; dds_master_reset~reg0             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[0]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[10]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[11]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[12]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[13]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[1]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[2]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[3]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[4]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[5]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[6]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[7]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[8]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_amplitude_var[9]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[0]                     ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[1]                     ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[2]                     ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[3]                     ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_count[4]                     ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[0]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[10]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[11]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[12]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[13]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[14]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[15]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[16]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[17]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[18]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[19]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[1]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[20]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[21]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[22]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[23]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[24]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[25]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[26]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[27]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[28]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[29]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[2]             ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[30]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[31]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[32]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[33]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[34]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[35]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[36]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[37]            ;
; 15.775 ; 15.991       ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[0] ; Fall       ; main_frequency_var[38]            ;
+--------+--------------+----------------+------------------+-------------------------------------------------+------------+-----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'pll|altpll_component|auto_generated|pll1|clk[3]'                                                                                                                                             ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; Slack   ; Actual Width ; Required Width ; Type             ; Clock                                           ; Clock Edge ; Target                                                                                                      ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a0~porta_address_reg0  ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a10~porta_address_reg0 ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a12~porta_address_reg0 ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a18~porta_address_reg0 ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a1~porta_address_reg0  ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a20~porta_address_reg0 ;
; 499.752 ; 499.982      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a22~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[0]                           ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[10]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[12]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[13]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[15]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[18]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[1]                           ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[20]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[21]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[22]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[23]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[24]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[27]                          ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[3]                           ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a14~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a16~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a25~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a26~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a28~porta_address_reg0 ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a2~porta_address_reg0  ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a4~porta_address_reg0  ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a6~porta_address_reg0  ;
; 499.753 ; 499.983      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|ram_block1a8~porta_address_reg0  ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[11]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[14]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[16]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[17]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[19]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[25]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[26]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[28]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[29]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[2]                           ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[30]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[31]                          ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[4]                           ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[5]                           ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[6]                           ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[7]                           ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[8]                           ;
; 499.754 ; 499.984      ; 0.230          ; Low Pulse Width  ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[9]                           ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[0]                           ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[10]                          ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[13]                          ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[18]                          ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[20]                          ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[21]                          ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[23]                          ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[28]                          ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[31]                          ;
; 499.781 ; 500.011      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[3]                           ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[0]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[10]                                                                                            ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[11]                                                                                            ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[12]                                                                                            ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[13]                                                                                            ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[1]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[2]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[3]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[4]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[5]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[6]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[7]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[8]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; main_counter[9]                                                                                             ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[10]                                                                                          ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[11]                                                                                          ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[1]                                                                                           ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[2]                                                                                           ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[5]                                                                                           ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[6]                                                                                           ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[8]                                                                                           ;
; 499.781 ; 499.997      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; rom_step_count[9]                                                                                           ;
; 499.782 ; 499.998      ; 0.216          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; add_flag_var                                                                                                ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[11]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[12]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[14]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[15]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[16]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[17]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[19]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[1]                           ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[22]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[24]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[25]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[26]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[27]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[29]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[2]                           ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[30]                          ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[4]                           ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[5]                           ;
; 499.782 ; 500.012      ; 0.230          ; High Pulse Width ; pll|altpll_component|auto_generated|pll1|clk[3] ; Rise       ; dds_rom:rom|altsyncram:altsyncram_component|altsyncram_efu3:auto_generated|q_a[6]                           ;
+---------+--------------+----------------+------------------+-------------------------------------------------+------------+-------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+
; lattice_trigger ; clk_dds    ; 3.797 ; 4.563 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+
; lattice_trigger ; clk_dds    ; -2.399 ; -3.220 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; dac_out[*]       ; clk_dds    ; 4.198 ; 4.056 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[0]      ; clk_dds    ; 4.183 ; 4.021 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[1]      ; clk_dds    ; 2.983 ; 3.106 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[2]      ; clk_dds    ; 2.957 ; 3.093 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[3]      ; clk_dds    ; 2.492 ; 2.546 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[4]      ; clk_dds    ; 2.711 ; 2.797 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[5]      ; clk_dds    ; 2.716 ; 2.803 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[6]      ; clk_dds    ; 2.908 ; 3.029 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[7]      ; clk_dds    ; 2.652 ; 2.748 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[8]      ; clk_dds    ; 3.189 ; 3.286 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[9]      ; clk_dds    ; 2.912 ; 2.997 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[10]     ; clk_dds    ; 2.204 ; 2.246 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[11]     ; clk_dds    ; 4.198 ; 4.056 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[12]     ; clk_dds    ; 3.002 ; 3.084 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[13]     ; clk_dds    ; 2.988 ; 3.070 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dac_wr_pin       ; clk_dds    ; 4.761 ; 4.675 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_io_update    ; clk_dds    ; 2.658 ; 2.719 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_master_reset ; clk_dds    ; 2.631 ; 2.692 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_port[*]      ; clk_dds    ; 3.128 ; 3.221 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[2]     ; clk_dds    ; 2.776 ; 2.834 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[9]     ; clk_dds    ; 3.044 ; 3.129 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[10]    ; clk_dds    ; 2.901 ; 2.990 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[11]    ; clk_dds    ; 2.940 ; 3.066 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[12]    ; clk_dds    ; 3.128 ; 3.221 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[13]    ; clk_dds    ; 3.076 ; 3.187 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[16]    ; clk_dds    ; 2.947 ; 3.070 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[17]    ; clk_dds    ; 2.736 ; 2.806 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[18]    ; clk_dds    ; 3.022 ; 3.142 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[19]    ; clk_dds    ; 2.673 ; 2.746 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[20]    ; clk_dds    ; 2.494 ; 2.536 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[21]    ; clk_dds    ; 2.673 ; 2.738 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[22]    ; clk_dds    ; 2.417 ; 2.464 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[23]    ; clk_dds    ; 2.932 ; 3.049 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[24]    ; clk_dds    ; 2.693 ; 2.770 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[25]    ; clk_dds    ; 2.700 ; 2.796 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[26]    ; clk_dds    ; 2.889 ; 2.996 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[27]    ; clk_dds    ; 3.008 ; 3.158 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[28]    ; clk_dds    ; 2.894 ; 3.013 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[29]    ; clk_dds    ; 2.549 ; 2.624 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[30]    ; clk_dds    ; 3.041 ; 3.197 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[31]    ; clk_dds    ; 2.942 ; 3.057 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; dac_out[*]       ; clk_dds    ; 1.894 ; 1.932 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[0]      ; clk_dds    ; 3.855 ; 3.687 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[1]      ; clk_dds    ; 2.641 ; 2.757 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[2]      ; clk_dds    ; 2.617 ; 2.745 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[3]      ; clk_dds    ; 2.170 ; 2.219 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[4]      ; clk_dds    ; 2.380 ; 2.461 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[5]      ; clk_dds    ; 2.385 ; 2.467 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[6]      ; clk_dds    ; 2.570 ; 2.684 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[7]      ; clk_dds    ; 2.323 ; 2.414 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[8]      ; clk_dds    ; 2.839 ; 2.930 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[9]      ; clk_dds    ; 2.573 ; 2.652 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[10]     ; clk_dds    ; 1.894 ; 1.932 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[11]     ; clk_dds    ; 3.869 ; 3.722 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[12]     ; clk_dds    ; 2.663 ; 2.739 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[13]     ; clk_dds    ; 2.650 ; 2.726 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dac_wr_pin       ; clk_dds    ; 4.410 ; 4.316 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_io_update    ; clk_dds    ; 2.330 ; 2.387 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_master_reset ; clk_dds    ; 2.304 ; 2.360 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_port[*]      ; clk_dds    ; 2.097 ; 2.141 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[2]     ; clk_dds    ; 2.446 ; 2.499 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[9]     ; clk_dds    ; 2.703 ; 2.783 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[10]    ; clk_dds    ; 2.563 ; 2.647 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[11]    ; clk_dds    ; 2.600 ; 2.719 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[12]    ; clk_dds    ; 2.780 ; 2.868 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[13]    ; clk_dds    ; 2.730 ; 2.835 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[16]    ; clk_dds    ; 2.607 ; 2.723 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[17]    ; clk_dds    ; 2.404 ; 2.469 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[18]    ; clk_dds    ; 2.679 ; 2.792 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[19]    ; clk_dds    ; 2.343 ; 2.411 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[20]    ; clk_dds    ; 2.172 ; 2.210 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[21]    ; clk_dds    ; 2.344 ; 2.404 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[22]    ; clk_dds    ; 2.097 ; 2.141 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[23]    ; clk_dds    ; 2.592 ; 2.702 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[24]    ; clk_dds    ; 2.362 ; 2.435 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[25]    ; clk_dds    ; 2.370 ; 2.459 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[26]    ; clk_dds    ; 2.551 ; 2.651 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[27]    ; clk_dds    ; 2.665 ; 2.806 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[28]    ; clk_dds    ; 2.556 ; 2.667 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[29]    ; clk_dds    ; 2.225 ; 2.294 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[30]    ; clk_dds    ; 2.697 ; 2.844 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[31]    ; clk_dds    ; 2.602 ; 2.709 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+


+-----------------------------------------------------------------+
; Propagation Delay                                               ;
+----------------+----------------+-------+-------+-------+-------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+----------------+----------------+-------+-------+-------+-------+
; add_in[0]      ; dds_bus_out[0] ; 4.655 ; 4.581 ; 5.474 ; 5.400 ;
; add_in[0]      ; dds_bus_out[1] ; 4.613 ; 4.539 ; 5.432 ; 5.358 ;
; add_in[0]      ; tx_enable[0]   ; 4.597 ; 4.622 ; 5.423 ; 5.441 ;
; add_in[0]      ; tx_enable[1]   ; 4.688 ; 4.712 ; 5.514 ; 5.531 ;
; add_in[1]      ; dds_bus_out[0] ; 4.769 ; 4.695 ; 5.614 ; 5.540 ;
; add_in[1]      ; dds_bus_out[1] ; 4.727 ; 4.653 ; 5.572 ; 5.498 ;
; add_in[1]      ; tx_enable[0]   ; 4.714 ; 4.736 ; 5.541 ; 5.581 ;
; add_in[1]      ; tx_enable[1]   ; 4.805 ; 4.826 ; 5.632 ; 5.671 ;
; add_in[2]      ; dds_bus_out[0] ; 4.856 ; 4.782 ; 5.721 ; 5.647 ;
; add_in[2]      ; dds_bus_out[1] ; 4.814 ; 4.740 ; 5.679 ; 5.605 ;
; add_in[2]      ; tx_enable[0]   ; 4.814 ; 4.823 ; 5.675 ; 5.688 ;
; add_in[2]      ; tx_enable[1]   ; 4.905 ; 4.913 ; 5.766 ; 5.778 ;
; add_in[3]      ; dds_bus_out[0] ; 4.637 ; 4.563 ; 5.475 ; 5.401 ;
; add_in[3]      ; dds_bus_out[1] ; 4.595 ; 4.521 ; 5.433 ; 5.359 ;
; add_in[3]      ; tx_enable[0]   ; 4.604 ; 4.604 ; 5.449 ; 5.442 ;
; add_in[3]      ; tx_enable[1]   ; 4.695 ; 4.694 ; 5.540 ; 5.532 ;
; dds_bus_in[28] ; dds_bus_out[0] ; 4.468 ; 4.394 ; 5.195 ; 5.121 ;
; dds_bus_in[28] ; dds_bus_out[1] ; 4.426 ; 4.352 ; 5.153 ; 5.079 ;
; dds_bus_in[28] ; tx_enable[0]   ; 4.369 ; 4.435 ; 5.172 ; 5.162 ;
; dds_bus_in[28] ; tx_enable[1]   ; 4.460 ; 4.525 ; 5.263 ; 5.252 ;
; dds_bus_in[29] ; dds_bus_out[0] ; 4.674 ; 4.600 ; 5.426 ; 5.352 ;
; dds_bus_in[29] ; dds_bus_out[1] ; 4.632 ; 4.558 ; 5.384 ; 5.310 ;
; dds_bus_in[29] ; tx_enable[0]   ; 4.606 ; 4.641 ; 5.385 ; 5.393 ;
; dds_bus_in[29] ; tx_enable[1]   ; 4.697 ; 4.731 ; 5.476 ; 5.483 ;
; dds_bus_in[30] ; dds_bus_out[0] ; 4.528 ; 4.454 ; 5.302 ; 5.228 ;
; dds_bus_in[30] ; dds_bus_out[1] ; 4.486 ; 4.412 ; 5.260 ; 5.186 ;
; dds_bus_in[30] ; tx_enable[0]   ; 4.485 ; 4.495 ; 5.261 ; 5.269 ;
; dds_bus_in[30] ; tx_enable[1]   ; 4.576 ; 4.585 ; 5.352 ; 5.359 ;
; dds_bus_in[31] ; dds_bus_out[0] ; 4.242 ; 4.168 ; 4.998 ; 4.924 ;
; dds_bus_in[31] ; dds_bus_out[1] ; 4.200 ; 4.126 ; 4.956 ; 4.882 ;
; dds_bus_in[31] ; tx_enable[0]   ; 4.213 ; 4.209 ; 4.950 ; 4.965 ;
; dds_bus_in[31] ; tx_enable[1]   ; 4.304 ; 4.299 ; 5.041 ; 5.055 ;
+----------------+----------------+-------+-------+-------+-------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+----------------+----------------+-------+-------+-------+-------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+----------------+----------------+-------+-------+-------+-------+
; add_in[0]      ; dds_bus_out[0] ; 4.411 ; 4.337 ; 5.225 ; 5.151 ;
; add_in[0]      ; dds_bus_out[1] ; 4.378 ; 4.304 ; 5.192 ; 5.118 ;
; add_in[0]      ; tx_enable[0]   ; 4.430 ; 4.441 ; 5.244 ; 5.248 ;
; add_in[0]      ; tx_enable[1]   ; 4.518 ; 4.527 ; 5.332 ; 5.334 ;
; add_in[1]      ; dds_bus_out[0] ; 4.523 ; 4.449 ; 5.338 ; 5.264 ;
; add_in[1]      ; dds_bus_out[1] ; 4.490 ; 4.416 ; 5.305 ; 5.231 ;
; add_in[1]      ; tx_enable[0]   ; 4.542 ; 4.548 ; 5.357 ; 5.383 ;
; add_in[1]      ; tx_enable[1]   ; 4.630 ; 4.634 ; 5.445 ; 5.469 ;
; add_in[2]      ; dds_bus_out[0] ; 4.596 ; 4.522 ; 5.447 ; 5.373 ;
; add_in[2]      ; dds_bus_out[1] ; 4.563 ; 4.489 ; 5.414 ; 5.340 ;
; add_in[2]      ; tx_enable[0]   ; 4.615 ; 4.622 ; 5.466 ; 5.472 ;
; add_in[2]      ; tx_enable[1]   ; 4.703 ; 4.708 ; 5.554 ; 5.558 ;
; add_in[3]      ; dds_bus_out[0] ; 4.421 ; 4.347 ; 5.256 ; 5.182 ;
; add_in[3]      ; dds_bus_out[1] ; 4.388 ; 4.314 ; 5.223 ; 5.149 ;
; add_in[3]      ; tx_enable[0]   ; 4.440 ; 4.440 ; 5.275 ; 5.268 ;
; add_in[3]      ; tx_enable[1]   ; 4.528 ; 4.526 ; 5.363 ; 5.354 ;
; dds_bus_in[28] ; dds_bus_out[0] ; 4.188 ; 4.114 ; 4.971 ; 4.897 ;
; dds_bus_in[28] ; dds_bus_out[1] ; 4.155 ; 4.081 ; 4.938 ; 4.864 ;
; dds_bus_in[28] ; tx_enable[0]   ; 4.207 ; 4.254 ; 4.990 ; 4.965 ;
; dds_bus_in[28] ; tx_enable[1]   ; 4.295 ; 4.340 ; 5.078 ; 5.051 ;
; dds_bus_in[29] ; dds_bus_out[0] ; 4.392 ; 4.318 ; 5.178 ; 5.104 ;
; dds_bus_in[29] ; dds_bus_out[1] ; 4.359 ; 4.285 ; 5.145 ; 5.071 ;
; dds_bus_in[29] ; tx_enable[0]   ; 4.411 ; 4.438 ; 5.197 ; 5.196 ;
; dds_bus_in[29] ; tx_enable[1]   ; 4.499 ; 4.524 ; 5.285 ; 5.282 ;
; dds_bus_in[30] ; dds_bus_out[0] ; 4.281 ; 4.207 ; 5.051 ; 4.977 ;
; dds_bus_in[30] ; dds_bus_out[1] ; 4.248 ; 4.174 ; 5.018 ; 4.944 ;
; dds_bus_in[30] ; tx_enable[0]   ; 4.300 ; 4.305 ; 5.070 ; 5.072 ;
; dds_bus_in[30] ; tx_enable[1]   ; 4.388 ; 4.391 ; 5.158 ; 5.158 ;
; dds_bus_in[31] ; dds_bus_out[0] ; 4.048 ; 3.974 ; 4.778 ; 4.704 ;
; dds_bus_in[31] ; dds_bus_out[1] ; 4.015 ; 3.941 ; 4.745 ; 4.671 ;
; dds_bus_in[31] ; tx_enable[0]   ; 4.067 ; 4.062 ; 4.797 ; 4.811 ;
; dds_bus_in[31] ; tx_enable[1]   ; 4.155 ; 4.148 ; 4.885 ; 4.897 ;
+----------------+----------------+-------+-------+-------+-------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                           ;
+--------------------------------------------------+---------+-------+----------+---------+---------------------+
; Clock                                            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+--------------------------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                                 ; 6.389   ; 0.114 ; N/A      ; N/A     ; 3.212               ;
;  clk_dds                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 3.212               ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 6.389   ; 0.185 ; N/A      ; N/A     ; 15.686              ;
;  pll|altpll_component|auto_generated|pll1|clk[3] ; 988.743 ; 0.114 ; N/A      ; N/A     ; 499.688             ;
; Design-wide TNS                                  ; 0.0     ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk_dds                                         ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[0] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  pll|altpll_component|auto_generated|pll1|clk[3] ; 0.000   ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+--------------------------------------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                 ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+
; lattice_trigger ; clk_dds    ; 7.945 ; 8.524 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------+------------+-------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                    ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+
; Data Port       ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                 ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+
; lattice_trigger ; clk_dds    ; -2.399 ; -3.220 ; Rise       ; pll|altpll_component|auto_generated|pll1|clk[3] ;
+-----------------+------------+--------+--------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; dac_out[*]       ; clk_dds    ; 8.285 ; 7.618 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[0]      ; clk_dds    ; 8.122 ; 7.526 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[1]      ; clk_dds    ; 6.650 ; 6.411 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[2]      ; clk_dds    ; 6.513 ; 6.307 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[3]      ; clk_dds    ; 5.553 ; 5.335 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[4]      ; clk_dds    ; 6.031 ; 5.773 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[5]      ; clk_dds    ; 6.040 ; 5.846 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[6]      ; clk_dds    ; 6.619 ; 6.250 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[7]      ; clk_dds    ; 5.804 ; 5.678 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[8]      ; clk_dds    ; 7.250 ; 6.753 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[9]      ; clk_dds    ; 6.624 ; 6.221 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[10]     ; clk_dds    ; 4.842 ; 4.728 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[11]     ; clk_dds    ; 8.285 ; 7.618 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[12]     ; clk_dds    ; 6.815 ; 6.387 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[13]     ; clk_dds    ; 6.788 ; 6.374 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dac_wr_pin       ; clk_dds    ; 9.604 ; 8.798 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_io_update    ; clk_dds    ; 5.922 ; 5.638 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_master_reset ; clk_dds    ; 5.868 ; 5.587 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_port[*]      ; clk_dds    ; 7.101 ; 6.622 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[2]     ; clk_dds    ; 6.239 ; 5.935 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[9]     ; clk_dds    ; 6.888 ; 6.489 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[10]    ; clk_dds    ; 6.647 ; 6.213 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[11]    ; clk_dds    ; 6.509 ; 6.274 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[12]    ; clk_dds    ; 7.101 ; 6.622 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[13]    ; clk_dds    ; 6.907 ; 6.551 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[16]    ; clk_dds    ; 6.514 ; 6.273 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[17]    ; clk_dds    ; 6.119 ; 5.805 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[18]    ; clk_dds    ; 6.769 ; 6.452 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[19]    ; clk_dds    ; 5.943 ; 5.724 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[20]    ; clk_dds    ; 5.503 ; 5.271 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[21]    ; clk_dds    ; 5.911 ; 5.654 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[22]    ; clk_dds    ; 5.301 ; 5.136 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[23]    ; clk_dds    ; 6.501 ; 6.272 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[24]    ; clk_dds    ; 5.985 ; 5.730 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[25]    ; clk_dds    ; 5.974 ; 5.790 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[26]    ; clk_dds    ; 6.381 ; 6.161 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[27]    ; clk_dds    ; 6.630 ; 6.474 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[28]    ; clk_dds    ; 6.447 ; 6.175 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[29]    ; clk_dds    ; 5.612 ; 5.450 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[30]    ; clk_dds    ; 6.743 ; 6.572 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[31]    ; clk_dds    ; 6.605 ; 6.312 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                 ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+
; dac_out[*]       ; clk_dds    ; 1.894 ; 1.932 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[0]      ; clk_dds    ; 3.855 ; 3.687 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[1]      ; clk_dds    ; 2.641 ; 2.757 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[2]      ; clk_dds    ; 2.617 ; 2.745 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[3]      ; clk_dds    ; 2.170 ; 2.219 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[4]      ; clk_dds    ; 2.380 ; 2.461 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[5]      ; clk_dds    ; 2.385 ; 2.467 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[6]      ; clk_dds    ; 2.570 ; 2.684 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[7]      ; clk_dds    ; 2.323 ; 2.414 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[8]      ; clk_dds    ; 2.839 ; 2.930 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[9]      ; clk_dds    ; 2.573 ; 2.652 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[10]     ; clk_dds    ; 1.894 ; 1.932 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[11]     ; clk_dds    ; 3.869 ; 3.722 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[12]     ; clk_dds    ; 2.663 ; 2.739 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dac_out[13]     ; clk_dds    ; 2.650 ; 2.726 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dac_wr_pin       ; clk_dds    ; 4.410 ; 4.316 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_io_update    ; clk_dds    ; 2.330 ; 2.387 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_master_reset ; clk_dds    ; 2.304 ; 2.360 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
; dds_port[*]      ; clk_dds    ; 2.097 ; 2.141 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[2]     ; clk_dds    ; 2.446 ; 2.499 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[9]     ; clk_dds    ; 2.703 ; 2.783 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[10]    ; clk_dds    ; 2.563 ; 2.647 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[11]    ; clk_dds    ; 2.600 ; 2.719 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[12]    ; clk_dds    ; 2.780 ; 2.868 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[13]    ; clk_dds    ; 2.730 ; 2.835 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[16]    ; clk_dds    ; 2.607 ; 2.723 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[17]    ; clk_dds    ; 2.404 ; 2.469 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[18]    ; clk_dds    ; 2.679 ; 2.792 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[19]    ; clk_dds    ; 2.343 ; 2.411 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[20]    ; clk_dds    ; 2.172 ; 2.210 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[21]    ; clk_dds    ; 2.344 ; 2.404 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[22]    ; clk_dds    ; 2.097 ; 2.141 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[23]    ; clk_dds    ; 2.592 ; 2.702 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[24]    ; clk_dds    ; 2.362 ; 2.435 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[25]    ; clk_dds    ; 2.370 ; 2.459 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[26]    ; clk_dds    ; 2.551 ; 2.651 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[27]    ; clk_dds    ; 2.665 ; 2.806 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[28]    ; clk_dds    ; 2.556 ; 2.667 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[29]    ; clk_dds    ; 2.225 ; 2.294 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[30]    ; clk_dds    ; 2.697 ; 2.844 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
;  dds_port[31]    ; clk_dds    ; 2.602 ; 2.709 ; Fall       ; pll|altpll_component|auto_generated|pll1|clk[0] ;
+------------------+------------+-------+-------+------------+-------------------------------------------------+


+---------------------------------------------------------------------+
; Propagation Delay                                                   ;
+----------------+----------------+--------+--------+--------+--------+
; Input Port     ; Output Port    ; RR     ; RF     ; FR     ; FF     ;
+----------------+----------------+--------+--------+--------+--------+
; add_in[0]      ; dds_bus_out[0] ; 10.034 ; 9.864  ; 10.362 ; 10.192 ;
; add_in[0]      ; dds_bus_out[1] ; 10.009 ; 9.839  ; 10.337 ; 10.167 ;
; add_in[0]      ; tx_enable[0]   ; 10.049 ; 9.789  ; 10.377 ; 10.110 ;
; add_in[0]      ; tx_enable[1]   ; 10.313 ; 9.997  ; 10.641 ; 10.318 ;
; add_in[1]      ; dds_bus_out[0] ; 10.291 ; 10.121 ; 10.603 ; 10.433 ;
; add_in[1]      ; dds_bus_out[1] ; 10.266 ; 10.096 ; 10.578 ; 10.408 ;
; add_in[1]      ; tx_enable[0]   ; 10.306 ; 10.046 ; 10.618 ; 10.401 ;
; add_in[1]      ; tx_enable[1]   ; 10.570 ; 10.254 ; 10.882 ; 10.609 ;
; add_in[2]      ; dds_bus_out[0] ; 10.454 ; 10.284 ; 10.757 ; 10.587 ;
; add_in[2]      ; dds_bus_out[1] ; 10.429 ; 10.259 ; 10.732 ; 10.562 ;
; add_in[2]      ; tx_enable[0]   ; 10.469 ; 10.233 ; 10.772 ; 10.517 ;
; add_in[2]      ; tx_enable[1]   ; 10.733 ; 10.441 ; 11.036 ; 10.725 ;
; add_in[3]      ; dds_bus_out[0] ; 9.967  ; 9.797  ; 10.302 ; 10.132 ;
; add_in[3]      ; dds_bus_out[1] ; 9.942  ; 9.772  ; 10.277 ; 10.107 ;
; add_in[3]      ; tx_enable[0]   ; 9.982  ; 9.689  ; 10.317 ; 10.017 ;
; add_in[3]      ; tx_enable[1]   ; 10.246 ; 9.897  ; 10.581 ; 10.225 ;
; dds_bus_in[28] ; dds_bus_out[0] ; 9.519  ; 9.349  ; 9.885  ; 9.715  ;
; dds_bus_in[28] ; dds_bus_out[1] ; 9.494  ; 9.324  ; 9.860  ; 9.690  ;
; dds_bus_in[28] ; tx_enable[0]   ; 9.534  ; 9.378  ; 9.900  ; 9.577  ;
; dds_bus_in[28] ; tx_enable[1]   ; 9.798  ; 9.586  ; 10.164 ; 9.785  ;
; dds_bus_in[29] ; dds_bus_out[0] ; 10.125 ; 9.955  ; 10.329 ; 10.159 ;
; dds_bus_in[29] ; dds_bus_out[1] ; 10.100 ; 9.930  ; 10.304 ; 10.134 ;
; dds_bus_in[29] ; tx_enable[0]   ; 10.140 ; 9.935  ; 10.344 ; 10.063 ;
; dds_bus_in[29] ; tx_enable[1]   ; 10.404 ; 10.143 ; 10.608 ; 10.271 ;
; dds_bus_in[30] ; dds_bus_out[0] ; 9.863  ; 9.693  ; 10.041 ; 9.871  ;
; dds_bus_in[30] ; dds_bus_out[1] ; 9.838  ; 9.668  ; 10.016 ; 9.846  ;
; dds_bus_in[30] ; tx_enable[0]   ; 9.878  ; 9.645  ; 10.056 ; 9.801  ;
; dds_bus_in[30] ; tx_enable[1]   ; 10.142 ; 9.853  ; 10.320 ; 10.009 ;
; dds_bus_in[31] ; dds_bus_out[0] ; 9.140  ; 8.970  ; 9.393  ; 9.223  ;
; dds_bus_in[31] ; dds_bus_out[1] ; 9.115  ; 8.945  ; 9.368  ; 9.198  ;
; dds_bus_in[31] ; tx_enable[0]   ; 9.155  ; 8.862  ; 9.408  ; 9.158  ;
; dds_bus_in[31] ; tx_enable[1]   ; 9.419  ; 9.070  ; 9.672  ; 9.366  ;
+----------------+----------------+--------+--------+--------+--------+


+-----------------------------------------------------------------+
; Minimum Propagation Delay                                       ;
+----------------+----------------+-------+-------+-------+-------+
; Input Port     ; Output Port    ; RR    ; RF    ; FR    ; FF    ;
+----------------+----------------+-------+-------+-------+-------+
; add_in[0]      ; dds_bus_out[0] ; 4.411 ; 4.337 ; 5.225 ; 5.151 ;
; add_in[0]      ; dds_bus_out[1] ; 4.378 ; 4.304 ; 5.192 ; 5.118 ;
; add_in[0]      ; tx_enable[0]   ; 4.430 ; 4.441 ; 5.244 ; 5.248 ;
; add_in[0]      ; tx_enable[1]   ; 4.518 ; 4.527 ; 5.332 ; 5.334 ;
; add_in[1]      ; dds_bus_out[0] ; 4.523 ; 4.449 ; 5.338 ; 5.264 ;
; add_in[1]      ; dds_bus_out[1] ; 4.490 ; 4.416 ; 5.305 ; 5.231 ;
; add_in[1]      ; tx_enable[0]   ; 4.542 ; 4.548 ; 5.357 ; 5.383 ;
; add_in[1]      ; tx_enable[1]   ; 4.630 ; 4.634 ; 5.445 ; 5.469 ;
; add_in[2]      ; dds_bus_out[0] ; 4.596 ; 4.522 ; 5.447 ; 5.373 ;
; add_in[2]      ; dds_bus_out[1] ; 4.563 ; 4.489 ; 5.414 ; 5.340 ;
; add_in[2]      ; tx_enable[0]   ; 4.615 ; 4.622 ; 5.466 ; 5.472 ;
; add_in[2]      ; tx_enable[1]   ; 4.703 ; 4.708 ; 5.554 ; 5.558 ;
; add_in[3]      ; dds_bus_out[0] ; 4.421 ; 4.347 ; 5.256 ; 5.182 ;
; add_in[3]      ; dds_bus_out[1] ; 4.388 ; 4.314 ; 5.223 ; 5.149 ;
; add_in[3]      ; tx_enable[0]   ; 4.440 ; 4.440 ; 5.275 ; 5.268 ;
; add_in[3]      ; tx_enable[1]   ; 4.528 ; 4.526 ; 5.363 ; 5.354 ;
; dds_bus_in[28] ; dds_bus_out[0] ; 4.188 ; 4.114 ; 4.971 ; 4.897 ;
; dds_bus_in[28] ; dds_bus_out[1] ; 4.155 ; 4.081 ; 4.938 ; 4.864 ;
; dds_bus_in[28] ; tx_enable[0]   ; 4.207 ; 4.254 ; 4.990 ; 4.965 ;
; dds_bus_in[28] ; tx_enable[1]   ; 4.295 ; 4.340 ; 5.078 ; 5.051 ;
; dds_bus_in[29] ; dds_bus_out[0] ; 4.392 ; 4.318 ; 5.178 ; 5.104 ;
; dds_bus_in[29] ; dds_bus_out[1] ; 4.359 ; 4.285 ; 5.145 ; 5.071 ;
; dds_bus_in[29] ; tx_enable[0]   ; 4.411 ; 4.438 ; 5.197 ; 5.196 ;
; dds_bus_in[29] ; tx_enable[1]   ; 4.499 ; 4.524 ; 5.285 ; 5.282 ;
; dds_bus_in[30] ; dds_bus_out[0] ; 4.281 ; 4.207 ; 5.051 ; 4.977 ;
; dds_bus_in[30] ; dds_bus_out[1] ; 4.248 ; 4.174 ; 5.018 ; 4.944 ;
; dds_bus_in[30] ; tx_enable[0]   ; 4.300 ; 4.305 ; 5.070 ; 5.072 ;
; dds_bus_in[30] ; tx_enable[1]   ; 4.388 ; 4.391 ; 5.158 ; 5.158 ;
; dds_bus_in[31] ; dds_bus_out[0] ; 4.048 ; 3.974 ; 4.778 ; 4.704 ;
; dds_bus_in[31] ; dds_bus_out[1] ; 4.015 ; 3.941 ; 4.745 ; 4.671 ;
; dds_bus_in[31] ; tx_enable[0]   ; 4.067 ; 4.062 ; 4.797 ; 4.811 ;
; dds_bus_in[31] ; tx_enable[1]   ; 4.155 ; 4.148 ; 4.885 ; 4.897 ;
+----------------+----------------+-------+-------+-------+-------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_LE           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; LED_OE           ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_osk          ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[0]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[1]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ps[2]            ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[0]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[1]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[2]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[3]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[4]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[5]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[6]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dds_bus_out[7]   ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_enable[0]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; tx_enable[1]     ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk_in0                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_drover              ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[16]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[17]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[18]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[19]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[20]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[21]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[22]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[23]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[24]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[25]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[28]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[29]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[1]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[0]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[30]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[31]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[3]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; add_in[2]               ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; lattice_trigger         ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk_dds                 ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[26]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[27]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[2]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[3]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[4]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[5]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[6]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[7]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[8]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[9]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[10]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[11]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[12]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[13]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[14]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[15]          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[1]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; dds_bus_in[0]           ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dds_bus_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dds_bus_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; tx_enable[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; tx_enable[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.196 V                              ; 0.301 V                              ; 4.93e-09 s                  ; 3.56e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.196 V                             ; 0.301 V                             ; 4.93e-09 s                 ; 3.56e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 8.89e-09 V                   ; 3.12 V              ; -0.11 V             ; 0.153 V                              ; 0.272 V                              ; 6.41e-10 s                  ; 4.57e-10 s                  ; No                         ; Yes                        ; 3.08 V                      ; 8.89e-09 V                  ; 3.12 V             ; -0.11 V            ; 0.153 V                             ; 0.272 V                             ; 6.41e-10 s                 ; 4.57e-10 s                 ; No                        ; Yes                       ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.13 V              ; -0.117 V            ; 0.15 V                               ; 0.263 V                              ; 6.31e-10 s                  ; 4.46e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.13 V             ; -0.117 V           ; 0.15 V                              ; 0.263 V                             ; 6.31e-10 s                 ; 4.46e-10 s                 ; No                        ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.12 V              ; -0.0818 V           ; 0.205 V                              ; 0.244 V                              ; 8.86e-10 s                  ; 6.56e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 6.38e-09 V                  ; 3.12 V             ; -0.0818 V          ; 0.205 V                             ; 0.244 V                             ; 8.86e-10 s                 ; 6.56e-10 s                 ; No                        ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 6.38e-09 V                   ; 3.09 V              ; -0.011 V            ; 0.226 V                              ; 0.296 V                              ; 4.86e-09 s                  ; 3.55e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 6.38e-09 V                  ; 3.09 V             ; -0.011 V           ; 0.226 V                             ; 0.296 V                             ; 4.86e-09 s                 ; 3.55e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.51e-09 V                   ; 3.18 V              ; -0.157 V            ; 0.147 V                              ; 0.259 V                              ; 2.81e-10 s                  ; 2.53e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 3.51e-09 V                  ; 3.18 V             ; -0.157 V           ; 0.147 V                             ; 0.259 V                             ; 2.81e-10 s                 ; 2.53e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dds_bus_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dds_bus_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; tx_enable[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; tx_enable[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.08 V              ; -0.00457 V          ; 0.185 V                              ; 0.21 V                               ; 5.8e-09 s                   ; 4.46e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.08 V             ; -0.00457 V         ; 0.185 V                             ; 0.21 V                              ; 5.8e-09 s                  ; 4.46e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 7.5e-07 V                    ; 3.11 V              ; -0.0503 V           ; 0.122 V                              ; 0.172 V                              ; 7.08e-10 s                  ; 6.43e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 7.5e-07 V                   ; 3.11 V             ; -0.0503 V          ; 0.122 V                             ; 0.172 V                             ; 7.08e-10 s                 ; 6.43e-10 s                 ; Yes                       ; Yes                       ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0624 V           ; 0.233 V                              ; 0.172 V                              ; 6.86e-10 s                  ; 6.33e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0624 V          ; 0.233 V                             ; 0.172 V                             ; 6.86e-10 s                 ; 6.33e-10 s                 ; Yes                       ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.11 V              ; -0.0469 V           ; 0.191 V                              ; 0.215 V                              ; 1.08e-09 s                  ; 8.62e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 5.04e-07 V                  ; 3.11 V             ; -0.0469 V          ; 0.191 V                             ; 0.215 V                             ; 1.08e-09 s                 ; 8.62e-10 s                 ; Yes                       ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 5.04e-07 V                   ; 3.08 V              ; -0.0053 V           ; 0.206 V                              ; 0.247 V                              ; 5.77e-09 s                  ; 4.45e-09 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 5.04e-07 V                  ; 3.08 V             ; -0.0053 V          ; 0.206 V                             ; 0.247 V                             ; 5.77e-09 s                 ; 4.45e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.6e-07 V                    ; 3.13 V              ; -0.103 V            ; 0.164 V                              ; 0.134 V                              ; 3.14e-10 s                  ; 4.05e-10 s                  ; Yes                        ; No                         ; 3.08 V                      ; 2.6e-07 V                   ; 3.13 V             ; -0.103 V           ; 0.164 V                             ; 0.134 V                             ; 3.14e-10 s                 ; 4.05e-10 s                 ; Yes                       ; No                        ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; LED_CLK          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_SDI[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; LED_LE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; LED_OE           ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[0]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[1]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[2]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[3]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[4]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[5]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[6]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[7]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[8]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[9]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_port[10]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_port[11]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[12]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[13]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[14]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[15]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[16]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[17]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[18]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[19]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[20]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[21]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[22]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[23]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[24]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[25]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[26]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[27]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[28]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[29]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[30]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_port[31]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_master_reset ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_osk          ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dds_io_update    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_drhold       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_drctl        ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[0]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[1]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[2]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; f_pin[3]         ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; ps[0]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps[1]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; ps[2]            ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dds_bus_out[0]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[1]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[2]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[3]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[4]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[5]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[6]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dds_bus_out[7]   ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx_enable[0]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; tx_enable[1]     ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.48 V              ; -0.0173 V           ; 0.356 V                              ; 0.324 V                              ; 3.89e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.48 V             ; -0.0173 V          ; 0.356 V                             ; 0.324 V                             ; 3.89e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dac_out[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dac_out[7]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[8]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[9]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.85e-07 V                   ; 3.57 V              ; -0.141 V            ; 0.301 V                              ; 0.239 V                              ; 4.61e-10 s                  ; 4.2e-10 s                   ; No                         ; No                         ; 3.46 V                      ; 1.85e-07 V                  ; 3.57 V             ; -0.141 V           ; 0.301 V                             ; 0.239 V                             ; 4.61e-10 s                 ; 4.2e-10 s                  ; No                        ; No                        ;
; dac_out[10]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.6 V               ; -0.127 V            ; 0.302 V                              ; 0.21 V                               ; 4.55e-10 s                  ; 4.11e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.6 V              ; -0.127 V           ; 0.302 V                             ; 0.21 V                              ; 4.55e-10 s                 ; 4.11e-10 s                 ; No                        ; No                        ;
; dac_out[11]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; dac_out[12]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_out[13]      ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.57 V              ; -0.0855 V           ; 0.315 V                              ; 0.175 V                              ; 6.79e-10 s                  ; 6.15e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.57 V             ; -0.0855 V          ; 0.315 V                             ; 0.175 V                             ; 6.79e-10 s                 ; 6.15e-10 s                 ; No                        ; No                        ;
; dac_wr_pin       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.25e-07 V                   ; 3.48 V              ; -0.0162 V           ; 0.354 V                              ; 0.317 V                              ; 3.88e-09 s                  ; 3.06e-09 s                  ; No                         ; No                         ; 3.46 V                      ; 1.25e-07 V                  ; 3.48 V             ; -0.0162 V          ; 0.354 V                             ; 0.317 V                             ; 3.88e-09 s                 ; 3.06e-09 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~    ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.54e-08 V                   ; 3.66 V              ; -0.26 V             ; 0.41 V                               ; 0.32 V                               ; 1.57e-10 s                  ; 2.15e-10 s                  ; No                         ; Yes                        ; 3.46 V                      ; 6.54e-08 V                  ; 3.66 V             ; -0.26 V            ; 0.41 V                              ; 0.32 V                              ; 1.57e-10 s                 ; 2.15e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                   ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+------------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+------------+----------+
; clk_dds                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; false path ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 72         ; 0        ; 6464       ; 8898     ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0          ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 48568      ; 0        ; 0          ; 0        ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                    ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+------------+----------+
; From Clock                                      ; To Clock                                        ; RR Paths   ; FR Paths ; RF Paths   ; FF Paths ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+------------+----------+
; clk_dds                                         ; pll|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; false path ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[0] ; pll|altpll_component|auto_generated|pll1|clk[0] ; 72         ; 0        ; 6464       ; 8898     ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0          ; 0        ;
; pll|altpll_component|auto_generated|pll1|clk[3] ; pll|altpll_component|auto_generated|pll1|clk[3] ; 48568      ; 0        ; 0          ; 0        ;
+-------------------------------------------------+-------------------------------------------------+------------+----------+------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 2     ; 2    ;
; Unconstrained Input Ports       ; 27    ; 27   ;
; Unconstrained Input Port Paths  ; 161   ; 161  ;
; Unconstrained Output Ports      ; 46    ; 46   ;
; Unconstrained Output Port Paths ; 76    ; 76   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.0 Build 145 04/22/2015 SJ Web Edition
    Info: Processing started: Mon Feb 08 18:24:53 2016
Info: Command: quartus_sta DDS_RIKEN -c DDS_RIKEN
Info: qsta_default_script.tcl version: #11
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: '../../../DDS_test_2015_07_16 - serial/SDC1.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 4 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[0]} {pll|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 125 -duty_cycle 50.00 -name {pll|altpll_component|auto_generated|pll1|clk[3]} {pll|altpll_component|auto_generated|pll1|clk[3]}
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: dds_ram_wrclock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~porta_we_reg is being clocked by dds_ram_wrclock
Warning (332060): Node: clk_system was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register dds_ram_wraddress[12] is being clocked by clk_system
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 6.389
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.389               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   988.743               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case hold slack is 0.355
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.355               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.454               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.642
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.642               0.000 clk_dds 
    Info (332119):    15.686               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   499.688               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Warning (332060): Node: dds_ram_wrclock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~porta_we_reg is being clocked by dds_ram_wrclock
Warning (332060): Node: clk_system was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register dds_ram_wraddress[12] is being clocked by clk_system
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 6.890
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     6.890               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   989.444               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case hold slack is 0.337
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.337               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.402               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.642
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.642               0.000 clk_dds 
    Info (332119):    15.690               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   499.690               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
Info: Analyzing Fast 1200mV 0C Model
Warning (332060): Node: dds_ram_wrclock was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register dds_ram:ram1|altsyncram:altsyncram_component|altsyncram_kip3:auto_generated|ram_block1a0~porta_we_reg is being clocked by dds_ram_wrclock
Warning (332060): Node: clk_system was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register dds_ram_wraddress[12] is being clocked by clk_system
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 11.843
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    11.843               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   994.977               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
Info (332146): Worst-case hold slack is 0.114
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.114               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
    Info (332119):     0.185               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.212
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     3.212               0.000 clk_dds 
    Info (332119):    15.775               0.000 pll|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):   499.752               0.000 pll|altpll_component|auto_generated|pll1|clk[3] 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 728 megabytes
    Info: Processing ended: Mon Feb 08 18:24:59 2016
    Info: Elapsed time: 00:00:06
    Info: Total CPU time (on all processors): 00:00:03


