((V0
V_
V 
V6
V7
V8
V4
V2
V5
V3
V1
V9
V>
tp1
(dp2
V 
I2
sV1
I10
sV0
I0
sV3
I9
sV2
I7
sV5
I8
sV4
I6
sV7
I4
sV6
I3
sV9
I11
sV8
I5
sV_
I1
sV>
I12
st.