{
    "nombre": "ARCO",
    "temas": {
        "Tema 1: Introducción a la arquitectura de computadores": {
            "preguntas": [
                {
                    "enunciado": "¿Qué es la ISA (Instruction Set Architecture)?",
                    "opciones": [
                        "La estructura física del hardware.",
                        "El diseño y las propiedades de las instrucciones de máquina.",
                        "La implementación detallada de los circuitos integrados.",
                        "La gestión de los recursos del sistema operativo."
                    ],
                    "solucion": "El diseño y las propiedades de las instrucciones de máquina."
                },
                {
                    "enunciado": "¿Cuál es una ventaja de la arquitectura x86 de Intel?",
                    "opciones": [
                        "Mayor eficiencia energética.",
                        "Compatibilidad hacia atrás.",
                        "Modularidad en el diseño.",
                        "Código abierto."
                    ],
                    "solucion": "Compatibilidad hacia atrás."
                },
                {
                    "enunciado": "¿Qué es el MOSFET?",
                    "opciones": [
                        "Un tipo de memoria.",
                        "Un tipo de transistor.",
                        "Un tipo de compilador.",
                        "Un tipo de procesador."
                    ],
                    "solucion": "Un tipo de transistor."
                },
                {
                    "enunciado": "¿Qué técnica se utiliza para ajustar dinámicamente el voltaje y la frecuencia en los procesadores?",
                    "opciones": [
                        "Refrigeración líquida.",
                        "Arquitecturas big.LITTLE.",
                        "Escalado Dinámico de Voltaje y Frecuencia (DVFS).",
                        "Diseño superescalar."
                    ],
                    "solucion": "Escalado Dinámico de Voltaje y Frecuencia (DVFS)."
                },
                {
                    "enunciado": "¿Qué representa el TDP (Thermal Design Power)?",
                    "opciones": [
                        "La cantidad de energía consumida por unidad de tiempo.",
                        "La cantidad máxima de calor que el sistema está diseñado para disipar.",
                        "La eficiencia energética de un procesador.",
                        "La velocidad de reloj de un procesador."
                    ],
                    "solucion": "La cantidad máxima de calor que el sistema está diseñado para disipar."
                },
                {
                    "enunciado": "¿Qué define la ISA (Instruction Set Architecture) en un computador?",
                    "opciones": [
                        "La interfaz entre el hardware y el software de bajo nivel.",
                        "La estructura física del hardware.",
                        "La implementación de los circuitos integrados.",
                        "La gestión de los recursos del sistema operativo."
                    ],
                    "solucion": "La interfaz entre el hardware y el software de bajo nivel."
                },
                {
                    "enunciado": "¿Cuál es una característica clave de la arquitectura ARM?",
                    "opciones": [
                        "Compatibilidad hacia atrás.",
                        "Eficiencia energética.",
                        "Uso de transistores MOSFET.",
                        "Diseño superescalar."
                    ],
                    "solucion": "Eficiencia energética."
                },
                {
                    "enunciado": "¿Qué componente es crucial para la implementación de la tecnología CMOS?",
                    "opciones": [
                        "Transistores PMOS y NMOS complementarios.",
                        "Circuitos integrados de alta velocidad.",
                        "Memoria de acceso aleatorio.",
                        "Compiladores avanzados."
                    ],
                    "solucion": "Transistores PMOS y NMOS complementarios."
                },
                {
                    "enunciado": "¿Qué técnica se utiliza para mejorar la eficiencia energética en procesadores multicore?",
                    "opciones": [
                        "Refrigeración líquida.",
                        "Arquitecturas big.LITTLE.",
                        "Diseño superescalar.",
                        "Aumento de la frecuencia de reloj."
                    ],
                    "solucion": "Arquitecturas big.LITTLE."
                },
                {
                    "enunciado": "¿Qué problema aborda la técnica de 'Dark Silicon'?",
                    "opciones": [
                        "La disipación de calor en procesadores.",
                        "La eficiencia de los compiladores.",
                        "La compatibilidad de software antiguo.",
                        "La velocidad de acceso a la memoria."
                    ],
                    "solucion": "La disipación de calor en procesadores."
                },
                {
                    "enunciado": "¿Qué es la microarquitectura en la organización de computadores?",
                    "opciones": [
                        "El diseño lógico detallado de los circuitos.",
                        "La estructura y los componentes principales de un computador.",
                        "La interfaz entre el hardware y el software.",
                        "La gestión de los recursos del sistema operativo."
                    ],
                    "solucion": "La estructura y los componentes principales de un computador."
                },
                {
                    "enunciado": "¿Qué ventaja ofrece la modularidad en los diseños de ARM?",
                    "opciones": [
                        "Mayor compatibilidad hacia atrás.",
                        "Mejor eficiencia energética.",
                        "Permite la personalización de implementaciones.",
                        "Mayor velocidad de reloj."
                    ],
                    "solucion": "Permite la personalización de implementaciones."
                },
                {
                    "enunciado": "¿Qué es el paralelismo a nivel de instrucción (ILP)?",
                    "opciones": [
                        "La ejecución de múltiples instrucciones en paralelo.",
                        "La ejecución de una sola instrucción a la vez.",
                        "La ejecución de instrucciones en orden secuencial.",
                        "La ejecución de instrucciones en diferentes procesadores."
                    ],
                    "solucion": "La ejecución de múltiples instrucciones en paralelo."
                },
                {
                    "enunciado": "¿Qué es el 'Muro de Memoria'?",
                    "opciones": [
                        "La diferencia creciente entre la mejora en el rendimiento del procesador y la mejora en el rendimiento de la memoria.",
                        "La limitación en la capacidad de la memoria.",
                        "La velocidad de acceso a la memoria.",
                        "La eficiencia energética de la memoria."
                    ],
                    "solucion": "La diferencia creciente entre la mejora en el rendimiento del procesador y la mejora en el rendimiento de la memoria."
                },
                {
                    "enunciado": "¿Qué representa la Ley de Moore?",
                    "opciones": [
                        "El aumento anual en la densidad de transistores.",
                        "La mejora en la eficiencia energética de los procesadores.",
                        "La velocidad de reloj de los procesadores.",
                        "La compatibilidad hacia atrás de los procesadores."
                    ],
                    "solucion": "El aumento anual en la densidad de transistores."
                },
                {
                    "enunciado": "¿Qué es el 'Muro de Potencia'?",
                    "opciones": [
                        "La limitación en la frecuencia de reloj debido al consumo de energía y la disipación de calor.",
                        "La limitación en la capacidad de la memoria.",
                        "La velocidad de acceso a la memoria.",
                        "La eficiencia energética de los procesadores."
                    ],
                    "solucion": "La limitación en la frecuencia de reloj debido al consumo de energía y la disipación de calor."
                },
                {
                    "enunciado": "¿Qué es la tecnología VLSI?",
                    "opciones": [
                        "Integración a Muy Gran Escala.",
                        "Integración a Escala Media.",
                        "Integración a Pequeña Escala.",
                        "Integración a Gran Escala."
                    ],
                    "solucion": "Integración a Muy Gran Escala."
                },
                {
                    "enunciado": "¿Qué es el paralelismo a nivel de datos (DLP)?",
                    "opciones": [
                        "La ejecución de múltiples datos en paralelo.",
                        "La ejecución de una sola instrucción a la vez.",
                        "La ejecución de instrucciones en orden secuencial.",
                        "La ejecución de instrucciones en diferentes procesadores."
                    ],
                    "solucion": "La ejecución de múltiples datos en paralelo."
                },
                {
                    "enunciado": "¿Qué es un GPGPU?",
                    "opciones": [
                        "Una GPU utilizada para cómputo general.",
                        "Una GPU utilizada solo para gráficos.",
                        "Un tipo de memoria.",
                        "Un tipo de procesador."
                    ],
                    "solucion": "Una GPU utilizada para cómputo general."
                },
                {
                    "enunciado": "¿Qué es el tiempo de CPU?",
                    "opciones": [
                        "El tiempo total de ejecución de un programa.",
                        "El tiempo dedicado al programa del usuario y a tareas del sistema operativo.",
                        "El tiempo de inactividad del procesador.",
                        "El tiempo de respuesta de un evento."
                    ],
                    "solucion": "El tiempo dedicado al programa del usuario y a tareas del sistema operativo."
                },
                {
                    "enunciado": "¿Qué es la arquitectura interna o microarquitectura?",
                    "opciones": [
                        "El diseño y las propiedades de las instrucciones de máquina.",
                        "La estructura y los componentes principales de un computador.",
                        "La implementación detallada de los circuitos integrados.",
                        "La gestión de los recursos del sistema operativo."
                    ],
                    "solucion": "La estructura y los componentes principales de un computador."
                },
                {
                    "enunciado": "¿Cuál es una ventaja de la arquitectura RISC-V?",
                    "opciones": [
                        "Compatibilidad hacia atrás.",
                        "Eficiencia energética.",
                        "Código abierto.",
                        "Modularidad en el diseño."
                    ],
                    "solucion": "Código abierto."
                },
                {
                    "enunciado": "¿Qué es el paralelismo a nivel de hilo (TLP)?",
                    "opciones": [
                        "La ejecución de múltiples hilos en paralelo.",
                        "La ejecución de una sola instrucción a la vez.",
                        "La ejecución de instrucciones en orden secuencial.",
                        "La ejecución de instrucciones en diferentes procesadores."
                    ],
                    "solucion": "La ejecución de múltiples hilos en paralelo."
                },
                {
                    "enunciado": "¿Qué es el 'Muro de Complejidad'?",
                    "opciones": [
                        "La dificultad creciente en el diseño y verificación de núcleos más grandes.",
                        "La limitación en la capacidad de la memoria.",
                        "La velocidad de acceso a la memoria.",
                        "La eficiencia energética de los procesadores."
                    ],
                    "solucion": "La dificultad creciente en el diseño y verificación de núcleos más grandes."
                },
                {
                    "enunciado": "¿Qué representa el throughput o ancho de banda?",
                    "opciones": [
                        "El tiempo total de ejecución de un programa.",
                        "La cantidad de trabajo realizado por unidad de tiempo.",
                        "El tiempo de inactividad del procesador.",
                        "El tiempo de respuesta de un evento."
                    ],
                    "solucion": "La cantidad de trabajo realizado por unidad de tiempo."
                },
                {
                    "enunciado": "¿Qué es el paralelismo a nivel de solicitud (RLP)?",
                    "opciones": [
                        "La ejecución de múltiples solicitudes en paralelo.",
                        "La ejecución de una sola instrucción a la vez.",
                        "La ejecución de instrucciones en orden secuencial.",
                        "La ejecución de instrucciones en diferentes procesadores."
                    ],
                    "solucion": "La ejecución de múltiples solicitudes en paralelo."
                },
                {
                    "enunciado": "¿Qué es la tecnología CMOS?",
                    "opciones": [
                        "Una tecnología de implementación actual que utiliza transistores PMOS y NMOS complementarios.",
                        "Una tecnología de memoria de acceso aleatorio.",
                        "Una tecnología de compiladores avanzados.",
                        "Una tecnología de refrigeración líquida."
                    ],
                    "solucion": "Una tecnología de implementación actual que utiliza transistores PMOS y NMOS complementarios."
                },
                {
                    "enunciado": "¿Qué es el tiempo de usuario de la CPU?",
                    "opciones": [
                        "El tiempo dedicado al programa del usuario.",
                        "El tiempo dedicado a tareas del sistema operativo.",
                        "El tiempo de inactividad del procesador.",
                        "El tiempo total de ejecución de un programa."
                    ],
                    "solucion": "El tiempo dedicado al programa del usuario."
                },
                {
                    "enunciado": "¿Qué es la refrigeración líquida?",
                    "opciones": [
                        "Una técnica avanzada de refrigeración para disipar el calor en procesadores.",
                        "Una técnica de escalado dinámico de voltaje y frecuencia.",
                        "Una técnica de diseño superescalar.",
                        "Una técnica de paralelismo a nivel de instrucción."
                    ],
                    "solucion": "Una técnica avanzada de refrigeración para disipar el calor en procesadores."
                },
                {
                    "enunciado": "¿Qué es la eficiencia energética en procesadores?",
                    "opciones": [
                        "La cantidad de energía consumida por unidad de tiempo.",
                        "La cantidad máxima de calor que el sistema está diseñado para disipar.",
                        "La relación entre el rendimiento y el consumo de energía.",
                        "La velocidad de reloj de un procesador."
                    ],
                    "solucion": "La relación entre el rendimiento y el consumo de energía."
                }
            ]
        },
        "Tema 2: Paralelismo y arquitecturas paralelas": {
            "preguntas": [
                {
                    "enunciado": "¿Qué representa la taxonomía de Flynn en la arquitectura de computadores?",
                    "opciones": [
                        "Un sistema de clasificación basado en el rendimiento de los procesadores.",
                        "Un sistema de clasificación basado en cómo manejan las instrucciones y los datos.",
                        "Un sistema de clasificación basado en la eficiencia energética.",
                        "Un sistema de clasificación basado en la compatibilidad de software."
                    ],
                    "solucion": "Un sistema de clasificación basado en cómo manejan las instrucciones y los datos."
                },
                {
                    "enunciado": "¿Qué tipo de arquitectura representa el modelo SIMD?",
                    "opciones": [
                        "Single Instruction, Single Data.",
                        "Single Instruction, Multiple Data.",
                        "Multiple Instruction, Single Data.",
                        "Multiple Instruction, Multiple Data."
                    ],
                    "solucion": "Single Instruction, Multiple Data."
                },
                {
                    "enunciado": "¿Cuál de las siguientes opciones describe mejor el paralelismo a nivel de instrucción (ILP)?",
                    "opciones": [
                        "Permite operar sobre muchos elementos de datos al mismo tiempo.",
                        "Permite la ejecución simultánea de múltiples tareas independientes.",
                        "Permite ejecutar varias instrucciones en paralelo.",
                        "Permite la ejecución de múltiples solicitudes en paralelo."
                    ],
                    "solucion": "Permite ejecutar varias instrucciones en paralelo."
                },
                {
                    "enunciado": "¿Qué es el pipelining en el contexto de la arquitectura de computadores?",
                    "opciones": [
                        "Una técnica de refrigeración avanzada.",
                        "Una técnica de explotación de paralelismo en hardware.",
                        "Una técnica de gestión de memoria.",
                        "Una técnica de programación paralela."
                    ],
                    "solucion": "Una técnica de explotación de paralelismo en hardware."
                },
                {
                    "enunciado": "¿Qué tipo de dependencia se produce cuando una instrucción lee un valor después de que otra instrucción lo ha escrito?",
                    "opciones": [
                        "RAW (Read After Write).",
                        "WAW (Write After Write).",
                        "WAR (Write After Read).",
                        "RAR (Read After Read)."
                    ],
                    "solucion": "RAW (Read After Write)."
                },
                {
                    "enunciado": "¿Qué es la planificación de instrucciones?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para reorganizar las instrucciones de máquina para aprovechar el paralelismo y reducir los retrasos de ejecución.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para reorganizar las instrucciones de máquina para aprovechar el paralelismo y reducir los retrasos de ejecución."
                },
                {
                    "enunciado": "¿Qué es el desenrollado de bucles?",
                    "opciones": [
                        "Una técnica para reducir la sobrecarga de los bucles replicando el cuerpo del bucle varias veces.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para reducir la sobrecarga de los bucles replicando el cuerpo del bucle varias veces."
                },
                {
                    "enunciado": "¿Qué es el Grafo de Flujo de Datos (DFG)?",
                    "opciones": [
                        "Una herramienta para gestionar la memoria caché.",
                        "Una herramienta para mostrar las relaciones de precedencia entre las instrucciones, exponiendo el paralelismo implícito en el código.",
                        "Una herramienta para mejorar la eficiencia energética de los procesadores.",
                        "Una herramienta para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una herramienta para mostrar las relaciones de precedencia entre las instrucciones, exponiendo el paralelismo implícito en el código."
                },
                {
                    "enunciado": "¿Qué es el paralelismo a nivel de datos (DLP)?",
                    "opciones": [
                        "Permite operar sobre muchos elementos de datos al mismo tiempo.",
                        "Permite la ejecución simultánea de múltiples tareas independientes.",
                        "Permite ejecutar varias instrucciones en paralelo.",
                        "Permite la ejecución de múltiples solicitudes en paralelo."
                    ],
                    "solucion": "Permite operar sobre muchos elementos de datos al mismo tiempo."
                },
                {
                    "enunciado": "¿Qué es el procesamiento vectorial?",
                    "opciones": [
                        "Una técnica de computación que permite realizar operaciones sobre múltiples elementos de datos simultáneamente.",
                        "Una técnica de gestión de memoria.",
                        "Una técnica de refrigeración avanzada.",
                        "Una técnica de programación paralela."
                    ],
                    "solucion": "Una técnica de computación que permite realizar operaciones sobre múltiples elementos de datos simultáneamente."
                },
                {
                    "enunciado": "¿Qué tipo de arquitectura representa el modelo MIMD?",
                    "opciones": [
                        "Single Instruction, Single Data.",
                        "Single Instruction, Multiple Data.",
                        "Multiple Instruction, Single Data.",
                        "Multiple Instruction, Multiple Data."
                    ],
                    "solucion": "Multiple Instruction, Multiple Data."
                },
                {
                    "enunciado": "¿Qué es el paralelismo a nivel de hilos (TLP)?",
                    "opciones": [
                        "Permite operar sobre muchos elementos de datos al mismo tiempo.",
                        "Permite la ejecución simultánea de múltiples tareas independientes.",
                        "Permite ejecutar varias instrucciones en paralelo.",
                        "Permite la ejecución de múltiples solicitudes en paralelo."
                    ],
                    "solucion": "Permite la ejecución simultánea de múltiples tareas independientes."
                },
                {
                    "enunciado": "¿Qué es la evaluación de constantes (Constant Folding)?",
                    "opciones": [
                        "Una técnica para reducir la sobrecarga de los bucles.",
                        "Una técnica para precalcular expresiones constantes en tiempo de compilación.",
                        "Una técnica para reorganizar las instrucciones de máquina.",
                        "Una técnica para gestionar la memoria caché."
                    ],
                    "solucion": "Una técnica para precalcular expresiones constantes en tiempo de compilación."
                },
                {
                    "enunciado": "¿Qué es el algoritmo de Warren?",
                    "opciones": [
                        "Un método para gestionar la memoria caché.",
                        "Un método para programar instrucciones en un Grafo de Flujo de Datos (DFG).",
                        "Un método para mejorar la eficiencia energética de los procesadores.",
                        "Un método para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un método para programar instrucciones en un Grafo de Flujo de Datos (DFG)."
                },
                {
                    "enunciado": "¿Qué es una unidad SIMD?",
                    "opciones": [
                        "Una unidad que aplica una única instrucción a múltiples datos al mismo tiempo.",
                        "Una unidad que ejecuta múltiples instrucciones en paralelo.",
                        "Una unidad que gestiona la memoria caché.",
                        "Una unidad que optimiza el uso de la memoria."
                    ],
                    "solucion": "Una unidad que aplica una única instrucción a múltiples datos al mismo tiempo."
                },
                {
                    "enunciado": "¿Qué es el procesamiento vectorial?",
                    "opciones": [
                        "Una técnica de computación que permite realizar operaciones sobre múltiples elementos de datos simultáneamente.",
                        "Una técnica de gestión de memoria.",
                        "Una técnica de refrigeración avanzada.",
                        "Una técnica de programación paralela."
                    ],
                    "solucion": "Una técnica de computación que permite realizar operaciones sobre múltiples elementos de datos simultáneamente."
                },
                {
                    "enunciado": "¿Qué es el Andes RV64?",
                    "opciones": [
                        "Un tipo de memoria caché.",
                        "Un procesador vectorial moderno.",
                        "Un compilador avanzado.",
                        "Un sistema operativo."
                    ],
                    "solucion": "Un procesador vectorial moderno."
                },
                {
                    "enunciado": "¿Qué es la arquitectura de memoria de las GPUs?",
                    "opciones": [
                        "Una estructura que organiza la memoria en varios niveles con diferentes características de velocidad y accesibilidad.",
                        "Una estructura que optimiza el uso de la memoria caché.",
                        "Una estructura que mejora la eficiencia energética de los procesadores.",
                        "Una estructura que gestiona la refrigeración avanzada."
                    ],
                    "solucion": "Una estructura que organiza la memoria en varios niveles con diferentes características de velocidad y accesibilidad."
                },
                {
                    "enunciado": "¿Qué es el modelo de programación DLP basado en kernels?",
                    "opciones": [
                        "Un modelo que utiliza funciones que se ejecutan en paralelo en múltiples unidades de procesamiento.",
                        "Un modelo que optimiza el uso de la memoria caché.",
                        "Un modelo que mejora la eficiencia energética de los procesadores.",
                        "Un modelo que gestiona la refrigeración avanzada."
                    ],
                    "solucion": "Un modelo que utiliza funciones que se ejecutan en paralelo en múltiples unidades de procesamiento."
                },
                {
                    "enunciado": "¿Qué es OpenMP?",
                    "opciones": [
                        "Una API para programación paralela basada en directivas de compilador.",
                        "Un sistema operativo para procesadores multicore.",
                        "Un tipo de memoria caché.",
                        "Un compilador avanzado."
                    ],
                    "solucion": "Una API para programación paralela basada en directivas de compilador."
                },
                {
                    "enunciado": "¿Qué es el paralelismo a nivel de solicitud (RLP)?",
                    "opciones": [
                        "Permite operar sobre muchos elementos de datos al mismo tiempo.",
                        "Permite la ejecución simultánea de múltiples tareas independientes.",
                        "Permite ejecutar varias instrucciones en paralelo.",
                        "Permite la ejecución de múltiples solicitudes en paralelo."
                    ],
                    "solucion": "Permite la ejecución de múltiples solicitudes en paralelo."
                },
                {
                    "enunciado": "¿Qué es una supercomputadora vectorial clásica?",
                    "opciones": [
                        "Una máquina diseñada específicamente para el procesamiento vectorial.",
                        "Una máquina diseñada para la gestión de memoria caché.",
                        "Una máquina diseñada para la refrigeración avanzada.",
                        "Una máquina diseñada para la programación paralela."
                    ],
                    "solucion": "Una máquina diseñada específicamente para el procesamiento vectorial."
                },
                {
                    "enunciado": "¿Qué es la arquitectura NEC SX-Aurora TSUBASA?",
                    "opciones": [
                        "Una arquitectura de memoria caché.",
                        "Una verdadera máquina vectorial moderna.",
                        "Un compilador avanzado.",
                        "Un sistema operativo."
                    ],
                    "solucion": "Una verdadera máquina vectorial moderna."
                },
                {
                    "enunciado": "¿Qué es una TPU de Google?",
                    "opciones": [
                        "Una Unidad de Procesamiento Tensorial optimizada para operaciones matriciales.",
                        "Un tipo de memoria caché.",
                        "Un compilador avanzado.",
                        "Un sistema operativo."
                    ],
                    "solucion": "Una Unidad de Procesamiento Tensorial optimizada para operaciones matriciales."
                },
                {
                    "enunciado": "¿Qué es la memoria local de cada hilo en una GPU?",
                    "opciones": [
                        "La memoria más rápida y privada para cada hilo.",
                        "La memoria más lenta y compartida por todos los hilos.",
                        "La memoria utilizada para la refrigeración avanzada.",
                        "La memoria utilizada para la gestión de caché."
                    ],
                    "solucion": "La memoria más rápida y privada para cada hilo."
                },
                {
                    "enunciado": "¿Qué es CUDA?",
                    "opciones": [
                        "Un lenguaje de programación desarrollado por NVIDIA para sus GPUs.",
                        "Un sistema operativo para procesadores multicore.",
                        "Un tipo de memoria caché.",
                        "Un compilador avanzado."
                    ],
                    "solucion": "Un lenguaje de programación desarrollado por NVIDIA para sus GPUs."
                },
                {
                    "enunciado": "¿Qué es NUMA (Non-Uniform Memory Access)?",
                    "opciones": [
                        "Una arquitectura donde el tiempo de acceso a la memoria depende de su ubicación relativa al procesador que la solicita.",
                        "Una arquitectura de memoria caché.",
                        "Una arquitectura de refrigeración avanzada.",
                        "Una arquitectura de programación paralela."
                    ],
                    "solucion": "Una arquitectura donde el tiempo de acceso a la memoria depende de su ubicación relativa al procesador que la solicita."
                },
                {
                    "enunciado": "¿Qué es MapReduce?",
                    "opciones": [
                        "Un paradigma de programación para procesamiento por lotes.",
                        "Un sistema operativo para procesadores multicore.",
                        "Un tipo de memoria caché.",
                        "Un compilador avanzado."
                    ],
                    "solucion": "Un paradigma de programación para procesamiento por lotes."
                },
                {
                    "enunciado": "¿Qué es el paralelismo de bucles?",
                    "opciones": [
                        "Una técnica que abarca varios niveles de paralelismo, incluyendo ILP, DLP y TLP.",
                        "Una técnica para la gestión de memoria caché.",
                        "Una técnica para la refrigeración avanzada.",
                        "Una técnica para la programación paralela."
                    ],
                    "solucion": "Una técnica que abarca varios niveles de paralelismo, incluyendo ILP, DLP y TLP."
                },
                {
                    "enunciado": "¿Qué es una dependencia entre iteraciones en el contexto del paralelismo de bucles?",
                    "opciones": [
                        "Una dependencia que ocurre dentro de una misma iteración.",
                        "Una dependencia donde una iteración depende de los resultados de iteraciones anteriores.",
                        "Una dependencia que optimiza el uso de la memoria caché.",
                        "Una dependencia que mejora la eficiencia energética de los procesadores."
                    ],
                    "solucion": "Una dependencia donde una iteración depende de los resultados de iteraciones anteriores."
                },
                {
                    "enunciado": "¿Qué tipo de paralelismo se centra en optimizar la ejecución de instrucciones individuales?",
                    "opciones": [
                        "Paralelismo a nivel de datos (DLP).",
                        "Paralelismo a nivel de hilos (TLP).",
                        "Paralelismo a nivel de instrucción (ILP).",
                        "Paralelismo a nivel de solicitudes (RLP)."
                    ],
                    "solucion": "Paralelismo a nivel de instrucción (ILP)."
                },
                {
                    "enunciado": "¿Qué tipo de dependencia se produce cuando dos instrucciones intentan escribir en la misma ubicación?",
                    "opciones": [
                        "RAW (Read After Write).",
                        "WAW (Write After Write).",
                        "WAR (Write After Read).",
                        "RAR (Read After Read)."
                    ],
                    "solucion": "WAW (Write After Write)."
                },
                {
                    "enunciado": "¿Qué es la planificación de bloques básicos?",
                    "opciones": [
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para reorganizar las instrucciones dentro de bloques básicos para aprovechar el paralelismo.",
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para reorganizar las instrucciones dentro de bloques básicos para aprovechar el paralelismo."
                },
                {
                    "enunciado": "¿Qué es el paralelismo a nivel de datos (DLP)?",
                    "opciones": [
                        "Permite operar sobre muchos elementos de datos al mismo tiempo.",
                        "Permite la ejecución simultánea de múltiples tareas independientes.",
                        "Permite ejecutar varias instrucciones en paralelo.",
                        "Permite la ejecución de múltiples solicitudes en paralelo."
                    ],
                    "solucion": "Permite operar sobre muchos elementos de datos al mismo tiempo."
                },
                {
                    "enunciado": "¿Qué es una unidad SIMD?",
                    "opciones": [
                        "Una unidad que aplica una única instrucción a múltiples datos al mismo tiempo.",
                        "Una unidad que ejecuta múltiples instrucciones en paralelo.",
                        "Una unidad que gestiona la memoria caché.",
                        "Una unidad que optimiza el uso de la memoria."
                    ],
                    "solucion": "Una unidad que aplica una única instrucción a múltiples datos al mismo tiempo."
                },
                {
                    "enunciado": "¿Qué es el procesamiento vectorial?",
                    "opciones": [
                        "Una técnica de computación que permite realizar operaciones sobre múltiples elementos de datos simultáneamente.",
                        "Una técnica de gestión de memoria.",
                        "Una técnica de refrigeración avanzada.",
                        "Una técnica de programación paralela."
                    ],
                    "solucion": "Una técnica de computación que permite realizar operaciones sobre múltiples elementos de datos simultáneamente."
                },
                {
                    "enunciado": "¿Qué es el Andes RV64?",
                    "opciones": [
                        "Un tipo de memoria caché.",
                        "Un procesador vectorial moderno.",
                        "Un compilador avanzado.",
                        "Un sistema operativo."
                    ],
                    "solucion": "Un procesador vectorial moderno."
                },
                {
                    "enunciado": "¿Qué es la arquitectura de memoria de las GPUs?",
                    "opciones": [
                        "Una estructura que organiza la memoria en varios niveles con diferentes características de velocidad y accesibilidad.",
                        "Una estructura que optimiza el uso de la memoria caché.",
                        "Una estructura que mejora la eficiencia energética de los procesadores.",
                        "Una estructura que gestiona la refrigeración avanzada."
                    ],
                    "solucion": "Una estructura que organiza la memoria en varios niveles con diferentes características de velocidad y accesibilidad."
                },
                {
                    "enunciado": "¿Qué es el modelo de programación DLP basado en kernels?",
                    "opciones": [
                        "Un modelo que utiliza funciones que se ejecutan en paralelo en múltiples unidades de procesamiento.",
                        "Un modelo que optimiza el uso de la memoria caché.",
                        "Un modelo que mejora la eficiencia energética de los procesadores.",
                        "Un modelo que gestiona la refrigeración avanzada."
                    ],
                    "solucion": "Un modelo que utiliza funciones que se ejecutan en paralelo en múltiples unidades de procesamiento."
                }
            ]
        },
        "Tema 3: Superescalares": {
            "preguntas":[
                {
                    "enunciado": "¿Qué tipo de procesador emite varias instrucciones por ciclo de reloj?",
                    "opciones": [
                        "Procesador escalar.",
                        "Procesador VLIW.",
                        "Procesador superescalar.",
                        "Procesador RISC."
                    ],
                    "solucion": "Procesador superescalar."
                },
                {
                    "enunciado": "¿Qué técnica de compilador se utiliza para evitar dependencias WAR y WAW?",
                    "opciones": [
                        "Planificación estática.",
                        "Renombrado de registros.",
                        "Desenrollado de bucles.",
                        "Ejecución out-of-order."
                    ],
                    "solucion": "Renombrado de registros."
                },
                {
                    "enunciado": "¿Qué técnica de hardware confía en la predicción de saltos para mejorar el rendimiento?",
                    "opciones": [
                        "Ejecución out-of-order.",
                        "Ejecución especulativa.",
                        "Planificación estática.",
                        "Desenrollado de bucles."
                    ],
                    "solucion": "Ejecución especulativa."
                },
                {
                    "enunciado": "¿Qué es el buffer de reordenamiento (ROB)?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una estructura que fuerza la actualización del estado del procesador en orden.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una estructura que fuerza la actualización del estado del procesador en orden."
                },
                {
                    "enunciado": "¿Qué es el algoritmo de Tomasulo?",
                    "opciones": [
                        "Un método para gestionar la memoria caché.",
                        "Un método para programar instrucciones en un Grafo de Flujo de Datos (DFG).",
                        "Un método para la planificación dinámica de instrucciones en tiempo de ejecución.",
                        "Un método para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un método para la planificación dinámica de instrucciones en tiempo de ejecución."
                },
                {
                    "enunciado": "¿Qué es el Common Data Bus (CDB) en el algoritmo de Tomasulo?",
                    "opciones": [
                        "Un bus que transporta resultados desde las unidades funcionales a las estaciones de reserva y al buffer de reordenamiento.",
                        "Un bus que gestiona la memoria caché.",
                        "Un bus que optimiza el uso de la memoria.",
                        "Un bus que mejora la eficiencia energética de los procesadores."
                    ],
                    "solucion": "Un bus que transporta resultados desde las unidades funcionales a las estaciones de reserva y al buffer de reordenamiento."
                },
                {
                    "enunciado": "¿Qué es el Branch-target Buffer (BTB)?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una estructura hardware que almacena información sobre saltos recientes para la predicción de ramas.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una estructura hardware que almacena información sobre saltos recientes para la predicción de ramas."
                },
                {
                    "enunciado": "¿Qué es la especulación en el contexto de la arquitectura de procesadores?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para ejecutar instrucciones antes de que las ramas se resuelvan, basándose en predicciones.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para ejecutar instrucciones antes de que las ramas se resuelvan, basándose en predicciones."
                },
                {
                    "enunciado": "¿Qué es el bypassing de resultados en la especulación?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para reenviar resultados desde la instrucción completada a la que usa el resultado.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para reenviar resultados desde la instrucción completada a la que usa el resultado."
                },
                {
                    "enunciado": "¿Qué es un procesador VLIW?",
                    "opciones": [
                        "Un procesador que emite una instrucción por ciclo de reloj.",
                        "Un procesador con múltiples unidades de ejecución que emite varias instrucciones por ciclo de reloj.",
                        "Un procesador que incluye operaciones para cada unidad de ejecución en una sola instrucción.",
                        "Un procesador que utiliza la predicción de saltos para mejorar el rendimiento."
                    ],
                    "solucion": "Un procesador que incluye operaciones para cada unidad de ejecución en una sola instrucción."
                },
                {
                    "enunciado": "¿Qué es la ejecución out-of-order?",
                    "opciones": [
                        "Una técnica que confía en la predicción de saltos.",
                        "Una técnica que permite que las instrucciones se ejecuten tan pronto como sus operandos están listos, fuera del orden original del programa.",
                        "Una técnica que reordena las instrucciones para evitar paradas en el pipeline.",
                        "Una técnica que toma ventaja del paralelismo a nivel de bucle."
                    ],
                    "solucion": "Una técnica que permite que las instrucciones se ejecuten tan pronto como sus operandos están listos, fuera del orden original del programa."
                },
                {
                    "enunciado": "¿Qué es la predicción de saltos?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para predecir el resultado de las instrucciones de salto y bifurcación.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para predecir el resultado de las instrucciones de salto y bifurcación."
                },
                {
                    "enunciado": "¿Qué es el despacho de instrucciones?",
                    "opciones": [
                        "El proceso de tomar instrucciones de la cola de instrucciones y prepararlas para su ejecución.",
                        "El proceso de reordenar las instrucciones para evitar paradas en el pipeline.",
                        "El proceso de ejecutar instrucciones fuera del orden original del programa.",
                        "El proceso de predecir el resultado de las instrucciones de salto y bifurcación."
                    ],
                    "solucion": "El proceso de tomar instrucciones de la cola de instrucciones y prepararlas para su ejecución."
                },
                {
                    "enunciado": "¿Qué es el sondeo de cola de carga?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para monitorear los accesos a memoria y asegurar que las operaciones de carga reciban los datos más recientes.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para monitorear los accesos a memoria y asegurar que las operaciones de carga reciban los datos más recientes."
                },
                {
                    "enunciado": "¿Qué es el renombrado de registros en el algoritmo de Tomasulo?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para evitar riesgos WAR y WAW mediante el uso de estaciones de reserva.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para evitar riesgos WAR y WAW mediante el uso de estaciones de reserva."
                },
                {
                    "enunciado": "¿Qué es el reenvío desde el ROB?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para usar datos del ROB en lugar de registros.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para usar datos del ROB en lugar de registros."
                },
                {
                    "enunciado": "¿Qué es el predictor de 2 bits?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica de predicción de saltos que utiliza cuatro estados para mejorar la precisión.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica de predicción de saltos que utiliza cuatro estados para mejorar la precisión."
                },
                {
                    "enunciado": "¿Qué es la pila de direcciones de retorno (RAS)?",
                    "opciones": [
                        "Una estructura de hardware que almacena direcciones de retorno para predecir direcciones de retorno de subrutinas.",
                        "Una estructura de hardware que gestiona la memoria caché.",
                        "Una estructura de hardware que optimiza el uso de la memoria.",
                        "Una estructura de hardware que mejora la eficiencia energética de los procesadores."
                    ],
                    "solucion": "Una estructura de hardware que almacena direcciones de retorno para predecir direcciones de retorno de subrutinas."
                },
                {
                    "enunciado": "¿Qué es el forwarding de carga?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para evitar el acceso a caché cuando una carga pendiente tiene una dependencia RAW con un store en el ROB.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para evitar el acceso a caché cuando una carga pendiente tiene una dependencia RAW con un store en el ROB."
                },
                {
                    "enunciado": "¿Qué es la consistencia secuencial en la ejecución de programas?",
                    "opciones": [
                        "La capacidad de ejecutar múltiples instrucciones en paralelo.",
                        "La capacidad de mantener el mismo resultado final en la ejecución secuencial y paralela de un programa.",
                        "La capacidad de predecir el resultado de las instrucciones de salto.",
                        "La capacidad de gestionar la memoria caché de manera eficiente."
                    ],
                    "solucion": "La capacidad de mantener el mismo resultado final en la ejecución secuencial y paralela de un programa."
                },
                {
                    "enunciado": "¿Qué es la captura de instrucciones (Instruction Fetch)?",
                    "opciones": [
                        "El proceso de tomar instrucciones de la cola de instrucciones y prepararlas para su ejecución.",
                        "El proceso de obtener N instrucciones de memoria para establecer el máximo rendimiento posible.",
                        "El proceso de reordenar las instrucciones para evitar paradas en el pipeline.",
                        "El proceso de ejecutar instrucciones fuera del orden original del programa."
                    ],
                    "solucion": "El proceso de obtener N instrucciones de memoria para establecer el máximo rendimiento posible."
                },
                {
                    "enunciado": "¿Qué es la decodificación de instrucciones (Instruction Decode)?",
                    "opciones": [
                        "El proceso de tomar instrucciones de la cola de instrucciones y prepararlas para su ejecución.",
                        "El proceso de identificar instrucciones individuales y determinar sus tipos y dependencias.",
                        "El proceso de reordenar las instrucciones para evitar paradas en el pipeline.",
                        "El proceso de ejecutar instrucciones fuera del orden original del programa."
                    ],
                    "solucion": "El proceso de identificar instrucciones individuales y determinar sus tipos y dependencias."
                },
                {
                    "enunciado": "¿Qué es la finalización y retiro de instrucciones (Instruction Complete & Retire)?",
                    "opciones": [
                        "El proceso de tomar instrucciones de la cola de instrucciones y prepararlas para su ejecución.",
                        "El proceso de completar y retirar instrucciones en el orden del programa para garantizar un comportamiento correcto.",
                        "El proceso de reordenar las instrucciones para evitar paradas en el pipeline.",
                        "El proceso de ejecutar instrucciones fuera del orden original del programa."
                    ],
                    "solucion": "El proceso de completar y retirar instrucciones en el orden del programa para garantizar un comportamiento correcto."
                },
                {
                    "enunciado": "¿Qué es el algoritmo de Warren?",
                    "opciones": [
                        "Un método para gestionar la memoria caché.",
                        "Un método para programar instrucciones en un Grafo de Flujo de Datos (DFG).",
                        "Un método para la planificación dinámica de instrucciones en tiempo de ejecución.",
                        "Un método para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un método para programar instrucciones en un Grafo de Flujo de Datos (DFG)."
                },
                {
                    "enunciado": "¿Qué es el buffer de almacenamiento?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una estructura que mantiene temporalmente las operaciones de almacenamiento antes de que se escriban en memoria.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una estructura que mantiene temporalmente las operaciones de almacenamiento antes de que se escriban en memoria."
                },
                {
                    "enunciado": "¿Qué es el scoreboard en el contexto del algoritmo de Tomasulo?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Un hardware que detecta riesgos y controla la emisión, ejecución y terminación de instrucciones.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un hardware que detecta riesgos y controla la emisión, ejecución y terminación de instrucciones."
                },
                {
                    "enunciado": "¿Qué es el Common Data Bus (CDB) en el algoritmo de Tomasulo?",
                    "opciones": [
                        "Un bus que transporta resultados desde las unidades funcionales a las estaciones de reserva y al buffer de reordenamiento.",
                        "Un bus que gestiona la memoria caché.",
                        "Un bus que optimiza el uso de la memoria.",
                        "Un bus que mejora la eficiencia energética de los procesadores."
                    ],
                    "solucion": "Un bus que transporta resultados desde las unidades funcionales a las estaciones de reserva y al buffer de reordenamiento."
                },
                {
                    "enunciado": "¿Qué es el Branch-target Buffer (BTB)?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una estructura hardware que almacena información sobre saltos recientes para la predicción de ramas.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una estructura hardware que almacena información sobre saltos recientes para la predicción de ramas."
                },
                {
                    "enunciado": "¿Qué es la especulación en el contexto de la arquitectura de procesadores?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para ejecutar instrucciones antes de que las ramas se resuelvan, basándose en predicciones.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para ejecutar instrucciones antes de que las ramas se resuelvan, basándose en predicciones."
                },
                {
                    "enunciado": "¿Qué es la planificación estática en el contexto de ILP?",
                    "opciones": [
                        "Una técnica de hardware para ejecutar instrucciones fuera de orden.",
                        "Una técnica de compilador que reordena las instrucciones para evitar paradas en el pipeline.",
                        "Una técnica para predecir el resultado de las instrucciones de salto.",
                        "Una técnica para gestionar la memoria caché."
                    ],
                    "solucion": "Una técnica de compilador que reordena las instrucciones para evitar paradas en el pipeline."
                },
                {
                    "enunciado": "¿Qué es la ejecución especulativa?",
                    "opciones": [
                        "Una técnica que permite que las instrucciones se ejecuten tan pronto como sus operandos están listos, fuera del orden original del programa.",
                        "Una técnica que confía en la predicción de saltos para ejecutar instrucciones en el camino del condicional predicho.",
                        "Una técnica que reordena las instrucciones para evitar paradas en el pipeline.",
                        "Una técnica que toma ventaja del paralelismo a nivel de bucle."
                    ],
                    "solucion": "Una técnica que confía en la predicción de saltos para ejecutar instrucciones en el camino del condicional predicho."
                },
                {
                    "enunciado": "¿Qué es el despacho de instrucciones?",
                    "opciones": [
                        "El proceso de tomar instrucciones de la cola de instrucciones y prepararlas para su ejecución.",
                        "El proceso de reordenar las instrucciones para evitar paradas en el pipeline.",
                        "El proceso de ejecutar instrucciones fuera del orden original del programa.",
                        "El proceso de predecir el resultado de las instrucciones de salto y bifurcación."
                    ],
                    "solucion": "El proceso de tomar instrucciones de la cola de instrucciones y prepararlas para su ejecución."
                },
                {
                    "enunciado": "¿Qué es el sondeo de cola de carga?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para monitorear los accesos a memoria y asegurar que las operaciones de carga reciban los datos más recientes.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para monitorear los accesos a memoria y asegurar que las operaciones de carga reciban los datos más recientes."
                },
                {
                    "enunciado": "¿Qué es el renombrado de registros en el algoritmo de Tomasulo?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para evitar riesgos WAR y WAW mediante el uso de estaciones de reserva.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para evitar riesgos WAR y WAW mediante el uso de estaciones de reserva."
                },
                {
                    "enunciado": "¿Qué es el reenvío desde el ROB?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para usar datos del ROB en lugar de registros.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para usar datos del ROB en lugar de registros."
                },
                {
                    "enunciado": "¿Qué es el predictor de 2 bits?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica de predicción de saltos que utiliza cuatro estados para mejorar la precisión.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica de predicción de saltos que utiliza cuatro estados para mejorar la precisión."
                },
                {
                    "enunciado": "¿Qué es la pila de direcciones de retorno (RAS)?",
                    "opciones": [
                        "Una estructura de hardware que almacena direcciones de retorno para predecir direcciones de retorno de subrutinas.",
                        "Una estructura de hardware que gestiona la memoria caché.",
                        "Una estructura de hardware que optimiza el uso de la memoria.",
                        "Una estructura de hardware que mejora la eficiencia energética de los procesadores."
                    ],
                    "solucion": "Una estructura de hardware que almacena direcciones de retorno para predecir direcciones de retorno de subrutinas."
                },
                {
                    "enunciado": "¿Qué es el forwarding de carga?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para evitar el acceso a caché cuando una carga pendiente tiene una dependencia RAW con un store en el ROB.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para evitar el acceso a caché cuando una carga pendiente tiene una dependencia RAW con un store en el ROB."
                },
                {
                    "enunciado": "¿Qué es la predicción de saltos indirecta?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para predecir direcciones de destino de saltos que pueden cambiar en tiempo de ejecución.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para predecir direcciones de destino de saltos que pueden cambiar en tiempo de ejecución."
                }
            ]
        },
        "Tema 4: Paralelismo a nivel de hilos": {
            "preguntas":[
                {
                    "enunciado": "¿Qué es un sistema de memoria compartida?",
                    "opciones": [
                        "Un sistema donde cada procesador tiene su propia memoria privada.",
                        "Un sistema donde todos los procesadores comparten un único espacio de direcciones físico.",
                        "Un sistema donde la memoria está distribuida en múltiples nodos.",
                        "Un sistema que utiliza redes de interconexión complejas."
                    ],
                    "solucion": "Un sistema donde todos los procesadores comparten un único espacio de direcciones físico."
                },
                {
                    "enunciado": "¿Qué es un sistema SMP (Multiprocesador Simétrico)?",
                    "opciones": [
                        "Un sistema donde los procesadores son diferentes y acceden a la memoria de manera distinta.",
                        "Un sistema donde los procesadores son idénticos y acceden a la memoria de la misma manera.",
                        "Un sistema donde la memoria está distribuida en múltiples nodos.",
                        "Un sistema que utiliza redes de interconexión complejas."
                    ],
                    "solucion": "Un sistema donde los procesadores son idénticos y acceden a la memoria de la misma manera."
                },
                {
                    "enunciado": "¿Qué es un sistema NUMA (Acceso No Uniforme a Memoria)?",
                    "opciones": [
                        "Un sistema donde todos los rangos de memoria son accedidos simultáneamente por diferentes CPUs.",
                        "Un sistema donde el tiempo de acceso a la memoria depende de la ubicación accedida y del procesador que inicia el acceso.",
                        "Un sistema donde todos los procesadores comparten un único espacio de direcciones físico.",
                        "Un sistema que utiliza redes de interconexión simples."
                    ],
                    "solucion": "Un sistema donde el tiempo de acceso a la memoria depende de la ubicación accedida y del procesador que inicia el acceso."
                },
                {
                    "enunciado": "¿Qué es la coherencia de caché?",
                    "opciones": [
                        "Un mecanismo para mejorar la eficiencia energética de los procesadores.",
                        "Un mecanismo para mantener la consistencia de los datos compartidos entre múltiples cachés.",
                        "Un mecanismo para gestionar la memoria caché.",
                        "Un mecanismo para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un mecanismo para mantener la consistencia de los datos compartidos entre múltiples cachés."
                },
                {
                    "enunciado": "¿Qué es el bus snooping?",
                    "opciones": [
                        "Una técnica para mejorar la eficiencia energética de los procesadores.",
                        "Una técnica para monitorear el bus en busca de operaciones de escritura relacionadas con direcciones y datos presentes en la caché.",
                        "Una técnica para gestionar la memoria caché.",
                        "Una técnica para optimizar el uso de la memoria."
                    ],
                    "solucion": "Una técnica para monitorear el bus en busca de operaciones de escritura relacionadas con direcciones y datos presentes en la caché."
                },
                {
                    "enunciado": "¿Qué es el protocolo de coherencia MSI?",
                    "opciones": [
                        "Un protocolo que garantiza la coherencia de caché mediante recursos de hardware.",
                        "Un protocolo que utiliza un directorio centralizado para mantener el registro del estado de compartición de un bloque de memoria.",
                        "Un protocolo que define tres estados para las líneas de caché: Modificado, Compartido e Inválido.",
                        "Un protocolo que utiliza redes de interconexión complejas."
                    ],
                    "solucion": "Un protocolo que define tres estados para las líneas de caché: Modificado, Compartido e Inválido."
                },
                {
                    "enunciado": "¿Qué es el estado 'Modificado' en el protocolo MSI?",
                    "opciones": [
                        "Indica que la copia en caché ha sido invalidada por otro procesador.",
                        "Indica que existen múltiples copias del bloque de caché.",
                        "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado.",
                        "Indica que el bloque está solo en la caché local y no ha sido modificado."
                    ],
                    "solucion": "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado."
                },
                {
                    "enunciado": "¿Qué es el protocolo MESI?",
                    "opciones": [
                        "Un protocolo que garantiza la coherencia de caché mediante recursos de hardware.",
                        "Un protocolo que utiliza un directorio centralizado para mantener el registro del estado de compartición de un bloque de memoria.",
                        "Un protocolo que define cuatro estados para las líneas de caché: Modificado, Exclusivo, Compartido e Inválido.",
                        "Un protocolo que utiliza redes de interconexión complejas."
                    ],
                    "solucion": "Un protocolo que define cuatro estados para las líneas de caché: Modificado, Exclusivo, Compartido e Inválido."
                },
                {
                    "enunciado": "¿Qué es el estado 'Exclusivo' en el protocolo MESI?",
                    "opciones": [
                        "Indica que la copia en caché ha sido invalidada por otro procesador.",
                        "Indica que existen múltiples copias del bloque de caché.",
                        "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado.",
                        "Indica que el bloque está solo en la caché local y no ha sido modificado."
                    ],
                    "solucion": "Indica que el bloque está solo en la caché local y no ha sido modificado."
                },
                {
                    "enunciado": "¿Qué es la coherencia basada en directorios?",
                    "opciones": [
                        "Un mecanismo para manejar la coherencia de caché en sistemas de memoria compartida distribuida.",
                        "Un mecanismo para mejorar la eficiencia energética de los procesadores.",
                        "Un mecanismo para gestionar la memoria caché.",
                        "Un mecanismo para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un mecanismo para manejar la coherencia de caché en sistemas de memoria compartida distribuida."
                },
                {
                    "enunciado": "¿Qué es un sistema de memoria distribuida?",
                    "opciones": [
                        "Un sistema donde todos los procesadores comparten un único espacio de direcciones físico.",
                        "Un sistema donde la memoria está físicamente distribuida en múltiples nodos.",
                        "Un sistema que utiliza redes de interconexión simples.",
                        "Un sistema donde todos los rangos de memoria son accedidos simultáneamente por diferentes CPUs."
                    ],
                    "solucion": "Un sistema donde la memoria está físicamente distribuida en múltiples nodos."
                },
                {
                    "enunciado": "¿Qué es CCNUMA (NUMA con coherencia de caché)?",
                    "opciones": [
                        "Un sistema que garantiza la coherencia de caché mediante recursos de hardware.",
                        "Un sistema donde todos los procesadores comparten un único espacio de direcciones físico.",
                        "Un sistema donde la memoria está físicamente distribuida en múltiples nodos.",
                        "Un sistema que utiliza redes de interconexión simples."
                    ],
                    "solucion": "Un sistema que garantiza la coherencia de caché mediante recursos de hardware."
                },
                {
                    "enunciado": "¿Qué es el acceso asimétrico a la memoria en sistemas multiprocesador?",
                    "opciones": [
                        "El acceso a la memoria local es más rápido y el acceso a la memoria remota es más lento.",
                        "El acceso a la memoria local es más lento y el acceso a la memoria remota es más rápido.",
                        "El acceso a la memoria es uniforme para todos los procesadores.",
                        "El acceso a la memoria es independiente de la ubicación del procesador."
                    ],
                    "solucion": "El acceso a la memoria local es más rápido y el acceso a la memoria remota es más lento."
                },
                {
                    "enunciado": "¿Qué es la coherencia de datos en sistemas multiprocesador?",
                    "opciones": [
                        "Un mecanismo para mejorar la eficiencia energética de los procesadores.",
                        "Un mecanismo para mantener la consistencia de los datos compartidos entre múltiples cachés.",
                        "Un mecanismo para gestionar la memoria caché.",
                        "Un mecanismo para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un mecanismo para mantener la consistencia de los datos compartidos entre múltiples cachés."
                },
                {
                    "enunciado": "¿Qué es el problema de acceso incoherente en sistemas multiprocesador?",
                    "opciones": [
                        "Un problema donde los procesadores tienen acceso uniforme a la memoria.",
                        "Un problema donde las cachés de otros procesadores pueden contener copias desactualizadas de los datos modificados.",
                        "Un problema donde todos los procesadores comparten un único espacio de direcciones físico.",
                        "Un problema donde la memoria está físicamente distribuida en múltiples nodos."
                    ],
                    "solucion": "Un problema donde las cachés de otros procesadores pueden contener copias desactualizadas de los datos modificados."
                },
                {
                    "enunciado": "¿Qué es la propiedad de coherencia en sistemas multiprocesador?",
                    "opciones": [
                        "Las reglas que gobiernan las ubicaciones de memoria individuales para asegurar que los cambios realizados por un procesador sean visibles para los demás.",
                        "Las reglas para todas las operaciones de memoria en el computador paralelo.",
                        "Un mecanismo para mejorar la eficiencia energética de los procesadores.",
                        "Un mecanismo para gestionar la memoria caché."
                    ],
                    "solucion": "Las reglas que gobiernan las ubicaciones de memoria individuales para asegurar que los cambios realizados por un procesador sean visibles para los demás."
                },
                {
                    "enunciado": "¿Qué es la propiedad de consistencia en sistemas multiprocesador?",
                    "opciones": [
                        "Las reglas que gobiernan las ubicaciones de memoria individuales para asegurar que los cambios realizados por un procesador sean visibles para los demás.",
                        "Las reglas para todas las operaciones de memoria en el computador paralelo, definiendo el orden en que las operaciones de memoria deben ser vistas por los diferentes procesadores.",
                        "Un mecanismo para mejorar la eficiencia energética de los procesadores.",
                        "Un mecanismo para gestionar la memoria caché."
                    ],
                    "solucion": "Las reglas para todas las operaciones de memoria en el computador paralelo, definiendo el orden en que las operaciones de memoria deben ser vistas por los diferentes procesadores."
                },
                {
                    "enunciado": "¿Qué es el protocolo Write-Invalidate?",
                    "opciones": [
                        "Un protocolo donde un procesador obtiene acceso exclusivo a un bloque antes de escribir, invalidando todas las otras copias.",
                        "Un protocolo donde un procesador actualiza otras copias compartidas de un bloque cuando escribe.",
                        "Un protocolo que utiliza un directorio centralizado para mantener el registro del estado de compartición de un bloque de memoria.",
                        "Un protocolo que utiliza redes de interconexión complejas."
                    ],
                    "solucion": "Un protocolo donde un procesador obtiene acceso exclusivo a un bloque antes de escribir, invalidando todas las otras copias."
                },
                {
                    "enunciado": "¿Qué es el estado 'Compartido' en el protocolo MSI?",
                    "opciones": [
                        "Indica que la copia en caché ha sido invalidada por otro procesador.",
                        "Indica que existen múltiples copias del bloque de caché y están actualizadas.",
                        "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado.",
                        "Indica que el bloque está solo en la caché local y no ha sido modificado."
                    ],
                    "solucion": "Indica que existen múltiples copias del bloque de caché y están actualizadas."
                },
                {
                    "enunciado": "¿Qué es el estado 'Inválido' en el protocolo MSI?",
                    "opciones": [
                        "Indica que la copia en caché ha sido invalidada por otro procesador.",
                        "Indica que existen múltiples copias del bloque de caché.",
                        "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado.",
                        "Indica que el bloque está solo en la caché local y no ha sido modificado."
                    ],
                    "solucion": "Indica que la copia en caché ha sido invalidada por otro procesador."
                },
                {
                    "enunciado": "¿Qué es el protocolo Write-Update?",
                    "opciones": [
                        "Un protocolo donde un procesador obtiene acceso exclusivo a un bloque antes de escribir, invalidando todas las otras copias.",
                        "Un protocolo donde un procesador actualiza otras copias compartidas de un bloque cuando escribe.",
                        "Un protocolo que utiliza un directorio centralizado para mantener el registro del estado de compartición de un bloque de memoria.",
                        "Un protocolo que utiliza redes de interconexión complejas."
                    ],
                    "solucion": "Un protocolo donde un procesador actualiza otras copias compartidas de un bloque cuando escribe."
                },
                {
                    "enunciado": "¿Qué es el estado 'Inválido' en el protocolo MESI?",
                    "opciones": [
                        "Indica que la copia en caché ha sido invalidada por otro procesador.",
                        "Indica que existen múltiples copias del bloque de caché.",
                        "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado.",
                        "Indica que el bloque está solo en la caché local y no ha sido modificado."
                    ],
                    "solucion": "Indica que la copia en caché ha sido invalidada por otro procesador."
                },
                {
                    "enunciado": "¿Qué es el estado 'Modificado' en el protocolo MESI?",
                    "opciones": [
                        "Indica que la copia en caché ha sido invalidada por otro procesador.",
                        "Indica que existen múltiples copias del bloque de caché.",
                        "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado.",
                        "Indica que el bloque está solo en la caché local y no ha sido modificado."
                    ],
                    "solucion": "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado."
                },
                {
                    "enunciado": "¿Qué es el estado 'Compartido' en el protocolo MESI?",
                    "opciones": [
                        "Indica que la copia en caché ha sido invalidada por otro procesador.",
                        "Indica que existen múltiples copias del bloque de caché y están actualizadas.",
                        "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado.",
                        "Indica que el bloque está solo en la caché local y no ha sido modificado."
                    ],
                    "solucion": "Indica que existen múltiples copias del bloque de caché y están actualizadas."
                },
                {
                    "enunciado": "¿Qué es el estado 'Exclusivo' en el protocolo MESI?",
                    "opciones": [
                        "Indica que la copia en caché ha sido invalidada por otro procesador.",
                        "Indica que existen múltiples copias del bloque de caché.",
                        "Indica que la copia local es la única copia válida y el dato en la memoria principal está desactualizado.",
                        "Indica que el bloque está solo en la caché local y no ha sido modificado."
                    ],
                    "solucion": "Indica que el bloque está solo en la caché local y no ha sido modificado."
                },
                {
                    "enunciado": "¿Qué es la escalabilidad de protocolos de coherencia de caché basados en broadcast (snooping)?",
                    "opciones": [
                        "La capacidad de escalar hasta aproximadamente 8-10 nodos, donde cada nodo puede ser un procesador multicore.",
                        "La capacidad de escalar hasta aproximadamente 16-20 nodos, donde cada nodo puede ser un procesador multicore.",
                        "La capacidad de escalar hasta aproximadamente 32-40 nodos, donde cada nodo puede ser un procesador multicore.",
                        "La capacidad de escalar hasta aproximadamente 64-80 nodos, donde cada nodo puede ser un procesador multicore."
                    ],
                    "solucion": "La capacidad de escalar hasta aproximadamente 8-10 nodos, donde cada nodo puede ser un procesador multicore."
                },
                {
                    "enunciado": "¿Qué es la coherencia caché basada en directorios?",
                    "opciones": [
                        "Un mecanismo para manejar la coherencia de caché en sistemas de memoria compartida distribuida.",
                        "Un mecanismo para mejorar la eficiencia energética de los procesadores.",
                        "Un mecanismo para gestionar la memoria caché.",
                        "Un mecanismo para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un mecanismo para manejar la coherencia de caché en sistemas de memoria compartida distribuida."
                },
                {
                    "enunciado": "¿Qué es un directorio completo en la coherencia basada en directorios?",
                    "opciones": [
                        "Un directorio que recuerda información completa para cada línea de memoria utilizando un vector booleano de longitud n+1.",
                        "Un directorio que recuerda información parcial para cada línea de memoria utilizando un vector booleano de longitud n.",
                        "Un directorio que recuerda información completa para cada línea de memoria utilizando un vector booleano de longitud n.",
                        "Un directorio que recuerda información parcial para cada línea de memoria utilizando un vector booleano de longitud n+1."
                    ],
                    "solucion": "Un directorio que recuerda información completa para cada línea de memoria utilizando un vector booleano de longitud n+1."
                },
                {
                    "enunciado": "¿Qué es un nodo hogar en un sistema NUMA?",
                    "opciones": [
                        "Un nodo que implementa solo una parte del directorio con información correspondiente a las líneas que se almacenan en su memoria.",
                        "Un nodo que implementa todo el directorio con información correspondiente a las líneas que se almacenan en su memoria.",
                        "Un nodo que implementa solo una parte del directorio con información correspondiente a las líneas que se almacenan en la memoria de otros nodos.",
                        "Un nodo que implementa todo el directorio con información correspondiente a las líneas que se almacenan en la memoria de otros nodos."
                    ],
                    "solucion": "Un nodo que implementa solo una parte del directorio con información correspondiente a las líneas que se almacenan en su memoria."
                },
                {
                    "enunciado": "¿Qué es la sincronización en sistemas multiprocesador?",
                    "opciones": [
                        "Un mecanismo para mejorar la eficiencia energética de los procesadores.",
                        "Un mecanismo para manipular atómicamente las ubicaciones de memoria.",
                        "Un mecanismo para gestionar la memoria caché.",
                        "Un mecanismo para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un mecanismo para manipular atómicamente las ubicaciones de memoria."
                },
                {
                    "enunciado": "¿Qué es el intercambio atómico (Atomic Exchange)?",
                    "opciones": [
                        "Una operación que intercambia el valor de un registro con una ubicación en memoria de manera atómica.",
                        "Una operación que incrementa el valor de una ubicación en memoria de manera atómica.",
                        "Una operación que prueba un valor y lo establece si pasa la prueba.",
                        "Una operación que lee el valor original de una ubicación en memoria y lo incrementa atómicamente."
                    ],
                    "solucion": "Una operación que intercambia el valor de un registro con una ubicación en memoria de manera atómica."
                },
                {
                    "enunciado": "¿Qué es la operación Test-and-Set?",
                    "opciones": [
                        "Una operación que intercambia el valor de un registro con una ubicación en memoria de manera atómica.",
                        "Una operación que incrementa el valor de una ubicación en memoria de manera atómica.",
                        "Una operación que prueba un valor y lo establece si pasa la prueba.",
                        "Una operación que lee el valor original de una ubicación en memoria y lo incrementa atómicamente."
                    ],
                    "solucion": "Una operación que prueba un valor y lo establece si pasa la prueba."
                },
                {
                    "enunciado": "¿Qué es la operación Fetch-and-Increment?",
                    "opciones": [
                        "Una operación que intercambia el valor de un registro con una ubicación en memoria de manera atómica.",
                        "Una operación que incrementa el valor de una ubicación en memoria de manera atómica.",
                        "Una operación que prueba un valor y lo establece si pasa la prueba.",
                        "Una operación que lee el valor original de una ubicación en memoria y lo incrementa atómicamente."
                    ],
                    "solucion": "Una operación que lee el valor original de una ubicación en memoria y lo incrementa atómicamente."
                },
                {
                    "enunciado": "¿Qué es el nodo hogar en un sistema NUMA?",
                    "opciones": [
                        "Un nodo que implementa solo una parte del directorio con información correspondiente a las líneas que se almacenan en su memoria.",
                        "Un nodo que implementa todo el directorio con información correspondiente a las líneas que se almacenan en su memoria.",
                        "Un nodo que implementa solo una parte del directorio con información correspondiente a las líneas que se almacenan en la memoria de otros nodos.",
                        "Un nodo que implementa todo el directorio con información correspondiente a las líneas que se almacenan en la memoria de otros nodos."
                    ],
                    "solucion": "Un nodo que implementa solo una parte del directorio con información correspondiente a las líneas que se almacenan en su memoria."
                },
                {
                    "enunciado": "¿Qué es la sincronización en sistemas multiprocesador?",
                    "opciones": [
                        "Un mecanismo para mejorar la eficiencia energética de los procesadores.",
                        "Un mecanismo para manipular atómicamente las ubicaciones de memoria.",
                        "Un mecanismo para gestionar la memoria caché.",
                        "Un mecanismo para optimizar el uso de la memoria."
                    ],
                    "solucion": "Un mecanismo para manipular atómicamente las ubicaciones de memoria."
                }
            ]
        },
        "Tema 5: Arquitecturas de dominio": {
            "preguntas": [
                {
                    "enunciado": "¿Qué son las arquitecturas específicas de dominios (DSA)?",
                    "opciones": [
                        "Arquitecturas diseñadas para realizar tareas de manera eficiente dentro de un área de aplicación específica.",
                        "Arquitecturas diseñadas para realizar tareas de propósito general.",
                        "Arquitecturas diseñadas para mejorar la eficiencia energética de los procesadores.",
                        "Arquitecturas diseñadas para gestionar la memoria caché."
                    ],
                    "solucion": "Arquitecturas diseñadas para realizar tareas de manera eficiente dentro de un área de aplicación específica."
                },
                {
                    "enunciado": "¿Qué es el declive de la Ley de Moore?",
                    "opciones": [
                        "La duplicación del número de transistores cada dos años.",
                        "El fin del escalado de Dennard.",
                        "La disminución del rendimiento de los procesadores.",
                        "La reducción del tamaño de los transistores."
                    ],
                    "solucion": "El fin del escalado de Dennard."
                },
                {
                    "enunciado": "¿Qué es el escalado de Dennard?",
                    "opciones": [
                        "La duplicación del número de transistores cada dos años.",
                        "El mantenimiento constante de la densidad de potencia al reducir el tamaño de los transistores.",
                        "La disminución del rendimiento de los procesadores.",
                        "La reducción del tamaño de los transistores."
                    ],
                    "solucion": "El mantenimiento constante de la densidad de potencia al reducir el tamaño de los transistores."
                },
                {
                    "enunciado": "¿Qué es un ASIC?",
                    "opciones": [
                        "Un circuito integrado diseñado para realizar funciones específicas.",
                        "Un circuito integrado diseñado para realizar funciones de propósito general.",
                        "Un circuito integrado diseñado para mejorar la eficiencia energética de los procesadores.",
                        "Un circuito integrado diseñado para gestionar la memoria caché."
                    ],
                    "solucion": "Un circuito integrado diseñado para realizar funciones específicas."
                },
                {
                    "enunciado": "¿Qué es la multiplicación de Montgomery?",
                    "opciones": [
                        "Un método eficiente para realizar multiplicaciones modulares.",
                        "Un método eficiente para realizar sumas modulares.",
                        "Un método eficiente para realizar restas modulares.",
                        "Un método eficiente para realizar divisiones modulares."
                    ],
                    "solucion": "Un método eficiente para realizar multiplicaciones modulares."
                },
                {
                    "enunciado": "¿Qué es un coprocesador criptográfico?",
                    "opciones": [
                        "Un procesador diseñado para realizar operaciones criptográficas de manera eficiente.",
                        "Un procesador diseñado para realizar operaciones de propósito general.",
                        "Un procesador diseñado para mejorar la eficiencia energética de los procesadores.",
                        "Un procesador diseñado para gestionar la memoria caché."
                    ],
                    "solucion": "Un procesador diseñado para realizar operaciones criptográficas de manera eficiente."
                },
                {
                    "enunciado": "¿Qué es una Red Neuronal Profunda (DNN)?",
                    "opciones": [
                        "Una arquitectura específica de dominio optimizada para tareas de inteligencia artificial y aprendizaje automático.",
                        "Una arquitectura de propósito general optimizada para tareas de inteligencia artificial y aprendizaje automático.",
                        "Una arquitectura específica de dominio optimizada para tareas de propósito general.",
                        "Una arquitectura de propósito general optimizada para tareas de propósito general."
                    ],
                    "solucion": "Una arquitectura específica de dominio optimizada para tareas de inteligencia artificial y aprendizaje automático."
                },
                {
                    "enunciado": "¿Qué es una Red Neuronal Convolucional (CNN)?",
                    "opciones": [
                        "Un tipo específico de Red Neuronal Profunda utilizada en visión por computadora.",
                        "Un tipo específico de Red Neuronal Profunda utilizada en procesamiento de lenguaje natural.",
                        "Un tipo específico de Red Neuronal Profunda utilizada en tareas de propósito general.",
                        "Un tipo específico de Red Neuronal Profunda utilizada en tareas de inteligencia artificial."
                    ],
                    "solucion": "Un tipo específico de Red Neuronal Profunda utilizada en visión por computadora."
                },
                {
                    "enunciado": "¿Qué es el Tensor Processing Unit (TPU)?",
                    "opciones": [
                        "Un circuito integrado de aplicación específica desarrollado por Google para acelerar cargas de trabajo de aprendizaje automático.",
                        "Un circuito integrado de aplicación específica desarrollado por Google para acelerar cargas de trabajo de propósito general.",
                        "Un circuito integrado de aplicación específica desarrollado por Google para mejorar la eficiencia energética de los procesadores.",
                        "Un circuito integrado de aplicación específica desarrollado por Google para gestionar la memoria caché."
                    ],
                    "solucion": "Un circuito integrado de aplicación específica desarrollado por Google para acelerar cargas de trabajo de aprendizaje automático."
                },
                {
                    "enunciado": "¿Qué es la multiplicación matricial sistólica en el TPU?",
                    "opciones": [
                        "Una arquitectura que permite realizar multiplicaciones de matrices de manera eficiente.",
                        "Una arquitectura que permite realizar sumas de matrices de manera eficiente.",
                        "Una arquitectura que permite realizar restas de matrices de manera eficiente.",
                        "Una arquitectura que permite realizar divisiones de matrices de manera eficiente."
                    ],
                    "solucion": "Una arquitectura que permite realizar multiplicaciones de matrices de manera eficiente."
                },
                {
                    "enunciado": "¿Qué es el presupuesto energético limitado en el contexto de la arquitectura de computadoras?",
                    "opciones": [
                        "La cantidad de energía disponible para realizar operaciones de computación.",
                        "La cantidad de energía disponible para realizar operaciones de memoria.",
                        "La cantidad de energía disponible para realizar operaciones de entrada/salida.",
                        "La cantidad de energía disponible para realizar operaciones de almacenamiento."
                    ],
                    "solucion": "La cantidad de energía disponible para realizar operaciones de computación."
                },
                {
                    "enunciado": "¿Qué es la sobrecarga arquitectónica en la arquitectura de computadoras?",
                    "opciones": [
                        "La cantidad de energía consumida por el diseño arquitectónico en comparación con la computación real.",
                        "La cantidad de energía consumida por las operaciones de memoria en comparación con la computación real.",
                        "La cantidad de energía consumida por las operaciones de entrada/salida en comparación con la computación real.",
                        "La cantidad de energía consumida por las operaciones de almacenamiento en comparación con la computación real."
                    ],
                    "solucion": "La cantidad de energía consumida por el diseño arquitectónico en comparación con la computación real."
                },
                {
                    "enunciado": "¿Qué es el cifrado de clave pública RSA?",
                    "opciones": [
                        "Un sistema criptográfico que utiliza exponenciación modular para cifrar y descifrar datos.",
                        "Un sistema criptográfico que utiliza sumas modulares para cifrar y descifrar datos.",
                        "Un sistema criptográfico que utiliza restas modulares para cifrar y descifrar datos.",
                        "Un sistema criptográfico que utiliza divisiones modulares para cifrar y descifrar datos."
                    ],
                    "solucion": "Un sistema criptográfico que utiliza exponenciación modular para cifrar y descifrar datos."
                },
                {
                    "enunciado": "¿Qué es la propiedad conmutativa de la exponenciación modular en RSA?",
                    "opciones": [
                        "La propiedad que permite que el orden de las operaciones de exponenciación modular no afecte el resultado.",
                        "La propiedad que permite que el orden de las operaciones de suma modular no afecte el resultado.",
                        "La propiedad que permite que el orden de las operaciones de resta modular no afecte el resultado.",
                        "La propiedad que permite que el orden de las operaciones de división modular no afecte el resultado."
                    ],
                    "solucion": "La propiedad que permite que el orden de las operaciones de exponenciación modular no afecte el resultado."
                },
                {
                    "enunciado": "¿Qué es la generación de claves en RSA?",
                    "opciones": [
                        "El proceso de generar un par de claves públicas y privadas utilizando números primos grandes.",
                        "El proceso de generar un par de claves públicas y privadas utilizando números enteros pequeños.",
                        "El proceso de generar un par de claves públicas y privadas utilizando números racionales.",
                        "El proceso de generar un par de claves públicas y privadas utilizando números irracionales."
                    ],
                    "solucion": "El proceso de generar un par de claves públicas y privadas utilizando números primos grandes."
                },
                {
                    "enunciado": "¿Qué es la exponenciación modular en RSA?",
                    "opciones": [
                        "El proceso de elevar un número a una potencia y luego tomar el módulo de ese resultado.",
                        "El proceso de sumar un número a una potencia y luego tomar el módulo de ese resultado.",
                        "El proceso de restar un número a una potencia y luego tomar el módulo de ese resultado.",
                        "El proceso de dividir un número a una potencia y luego tomar el módulo de ese resultado."
                    ],
                    "solucion": "El proceso de elevar un número a una potencia y luego tomar el módulo de ese resultado."
                },
                {
                    "enunciado": "¿Qué es el algoritmo de Montgomery modificado?",
                    "opciones": [
                        "Un algoritmo que realiza multiplicaciones modulares de manera eficiente utilizando una serie de iteraciones.",
                        "Un algoritmo que realiza sumas modulares de manera eficiente utilizando una serie de iteraciones.",
                        "Un algoritmo que realiza restas modulares de manera eficiente utilizando una serie de iteraciones.",
                        "Un algoritmo que realiza divisiones modulares de manera eficiente utilizando una serie de iteraciones."
                    ],
                    "solucion": "Un algoritmo que realiza multiplicaciones modulares de manera eficiente utilizando una serie de iteraciones."
                },
                {
                    "enunciado": "¿Qué es el diseño de datapath en un coprocesador criptográfico?",
                    "opciones": [
                        "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones criptográficas.",
                        "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones de propósito general.",
                        "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones de entrada/salida.",
                        "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones de almacenamiento."
                    ],
                    "solucion": "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones criptográficas."
                },
                {
                    "enunciado": "¿Qué es la cuantización en Redes Neuronales Convolucionales (CNN)?",
                    "opciones": [
                        "El proceso de utilizar representaciones de punto fijo de baja precisión para reducir el tamaño del modelo y el tiempo de inferencia.",
                        "El proceso de utilizar representaciones de punto flotante de alta precisión para reducir el tamaño del modelo y el tiempo de inferencia.",
                        "El proceso de utilizar representaciones de punto fijo de alta precisión para reducir el tamaño del modelo y el tiempo de inferencia.",
                        "El proceso de utilizar representaciones de punto flotante de baja precisión para reducir el tamaño del modelo y el tiempo de inferencia."
                    ],
                    "solucion": "El proceso de utilizar representaciones de punto fijo de baja precisión para reducir el tamaño del modelo y el tiempo de inferencia."
                },
                {
                    "enunciado": "¿Qué es el Unified Buffer (UB) en el TPU?",
                    "opciones": [
                        "Una gran memoria intermedia gestionada por software para almacenar datos y pesos.",
                        "Una gran memoria intermedia gestionada por hardware para almacenar datos y pesos.",
                        "Una pequeña memoria intermedia gestionada por software para almacenar datos y pesos.",
                        "Una pequeña memoria intermedia gestionada por hardware para almacenar datos y pesos."
                    ],
                    "solucion": "Una gran memoria intermedia gestionada por software para almacenar datos y pesos."
                },
                {
                    "enunciado": "¿Qué es el objetivo principal de las arquitecturas específicas de dominios (DSA)?",
                    "opciones": [
                        "Mejorar el rendimiento y la eficiencia energética en tareas específicas.",
                        "Mejorar el rendimiento y la eficiencia energética en tareas de propósito general.",
                        "Mejorar la gestión de la memoria caché.",
                        "Mejorar la eficiencia energética de los procesadores."
                    ],
                    "solucion": "Mejorar el rendimiento y la eficiencia energética en tareas específicas."
                },
                {
                    "enunciado": "¿Qué es el fin del escalado de Dennard?",
                    "opciones": [
                        "La incapacidad de mantener constante la densidad de potencia al reducir el tamaño de los transistores.",
                        "La incapacidad de duplicar el número de transistores cada dos años.",
                        "La incapacidad de mejorar el rendimiento de los procesadores.",
                        "La incapacidad de reducir el tamaño de los transistores."
                    ],
                    "solucion": "La incapacidad de mantener constante la densidad de potencia al reducir el tamaño de los transistores."
                },
                {
                    "enunciado": "¿Qué es la sobrecarga arquitectónica en la computación?",
                    "opciones": [
                        "La cantidad de energía consumida por el diseño arquitectónico en comparación con la computación real.",
                        "La cantidad de energía consumida por las operaciones de memoria en comparación con la computación real.",
                        "La cantidad de energía consumida por las operaciones de entrada/salida en comparación con la computación real.",
                        "La cantidad de energía consumida por las operaciones de almacenamiento en comparación con la computación real."
                    ],
                    "solucion": "La cantidad de energía consumida por el diseño arquitectónico en comparación con la computación real."
                },
                {
                    "enunciado": "¿Qué es el cifrado de clave pública RSA?",
                    "opciones": [
                        "Un sistema criptográfico que utiliza exponenciación modular para cifrar y descifrar datos.",
                        "Un sistema criptográfico que utiliza sumas modulares para cifrar y descifrar datos.",
                        "Un sistema criptográfico que utiliza restas modulares para cifrar y descifrar datos.",
                        "Un sistema criptográfico que utiliza divisiones modulares para cifrar y descifrar datos."
                    ],
                    "solucion": "Un sistema criptográfico que utiliza exponenciación modular para cifrar y descifrar datos."
                },
                {
                    "enunciado": "¿Qué es la propiedad conmutativa de la exponenciación modular en RSA?",
                    "opciones": [
                        "La propiedad que permite que el orden de las operaciones de exponenciación modular no afecte el resultado.",
                        "La propiedad que permite que el orden de las operaciones de suma modular no afecte el resultado.",
                        "La propiedad que permite que el orden de las operaciones de resta modular no afecte el resultado.",
                        "La propiedad que permite que el orden de las operaciones de división modular no afecte el resultado."
                    ],
                    "solucion": "La propiedad que permite que el orden de las operaciones de exponenciación modular no afecte el resultado."
                },
                {
                    "enunciado": "¿Qué es la generación de claves en RSA?",
                    "opciones": [
                        "El proceso de generar un par de claves públicas y privadas utilizando números primos grandes.",
                        "El proceso de generar un par de claves públicas y privadas utilizando números enteros pequeños.",
                        "El proceso de generar un par de claves públicas y privadas utilizando números racionales.",
                        "El proceso de generar un par de claves públicas y privadas utilizando números irracionales."
                    ],
                    "solucion": "El proceso de generar un par de claves públicas y privadas utilizando números primos grandes."
                },
                {
                    "enunciado": "¿Qué es la exponenciación modular en RSA?",
                    "opciones": [
                        "El proceso de elevar un número a una potencia y luego tomar el módulo de ese resultado.",
                        "El proceso de sumar un número a una potencia y luego tomar el módulo de ese resultado.",
                        "El proceso de restar un número a una potencia y luego tomar el módulo de ese resultado.",
                        "El proceso de dividir un número a una potencia y luego tomar el módulo de ese resultado."
                    ],
                    "solucion": "El proceso de elevar un número a una potencia y luego tomar el módulo de ese resultado."
                },
                {
                    "enunciado": "¿Qué es el algoritmo de Montgomery modificado?",
                    "opciones": [
                        "Un algoritmo que realiza multiplicaciones modulares de manera eficiente utilizando una serie de iteraciones.",
                        "Un algoritmo que realiza sumas modulares de manera eficiente utilizando una serie de iteraciones.",
                        "Un algoritmo que realiza restas modulares de manera eficiente utilizando una serie de iteraciones.",
                        "Un algoritmo que realiza divisiones modulares de manera eficiente utilizando una serie de iteraciones."
                    ],
                    "solucion": "Un algoritmo que realiza multiplicaciones modulares de manera eficiente utilizando una serie de iteraciones."
                },
                {
                    "enunciado": "¿Qué es el diseño de datapath en un coprocesador criptográfico?",
                    "opciones": [
                        "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones criptográficas.",
                        "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones de propósito general.",
                        "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones de entrada/salida.",
                        "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones de almacenamiento."
                    ],
                    "solucion": "El diseño de la ruta de datos que optimiza el rendimiento de las operaciones criptográficas."
                },
                {
                    "enunciado": "¿Qué es la cuantización en Redes Neuronales Convolucionales (CNN)?",
                    "opciones": [
                        "El proceso de utilizar representaciones de punto fijo de baja precisión para reducir el tamaño del modelo y el tiempo de inferencia.",
                        "El proceso de utilizar representaciones de punto flotante de alta precisión para reducir el tamaño del modelo y el tiempo de inferencia.",
                        "El proceso de utilizar representaciones de punto fijo de alta precisión para reducir el tamaño del modelo y el tiempo de inferencia.",
                        "El proceso de utilizar representaciones de punto flotante de baja precisión para reducir el tamaño del modelo y el tiempo de inferencia."
                    ],
                    "solucion": "El proceso de utilizar representaciones de punto fijo de baja precisión para reducir el tamaño del modelo y el tiempo de inferencia."
                },
                {
                    "enunciado": "¿Qué es el Unified Buffer (UB) en el TPU?",
                    "opciones": [
                        "Una gran memoria intermedia gestionada por software para almacenar datos y pesos.",
                        "Una gran memoria intermedia gestionada por hardware para almacenar datos y pesos.",
                        "Una pequeña memoria intermedia gestionada por software para almacenar datos y pesos.",
                        "Una pequeña memoria intermedia gestionada por hardware para almacenar datos y pesos."
                    ],
                    "solucion": "Una gran memoria intermedia gestionada por software para almacenar datos y pesos."
                },
                {
                    "enunciado": "¿Qué es el conjunto de instrucciones del TPU (ISA)?",
                    "opciones": [
                        "Un conjunto de instrucciones CISC simplificado para realizar operaciones de aprendizaje automático.",
                        "Un conjunto de instrucciones RISC simplificado para realizar operaciones de aprendizaje automático.",
                        "Un conjunto de instrucciones CISC simplificado para realizar operaciones de propósito general.",
                        "Un conjunto de instrucciones RISC simplificado para realizar operaciones de propósito general."
                    ],
                    "solucion": "Un conjunto de instrucciones CISC simplificado para realizar operaciones de aprendizaje automático."
                },
                {
                    "enunciado": "¿Qué es la función de activación ReLU en las DNN?",
                    "opciones": [
                        "Una función que introduce no linealidad en el modelo, permitiendo aprender relaciones complejas.",
                        "Una función que introduce linealidad en el modelo, permitiendo aprender relaciones simples.",
                        "Una función que introduce no linealidad en el modelo, permitiendo aprender relaciones simples.",
                        "Una función que introduce linealidad en el modelo, permitiendo aprender relaciones complejas."
                    ],
                    "solucion": "Una función que introduce no linealidad en el modelo, permitiendo aprender relaciones complejas."
                },
                {
                    "enunciado": "¿Qué es el dropout en las DNN?",
                    "opciones": [
                        "Una técnica para prevenir el sobreajuste al desactivar aleatoriamente neuronas durante el entrenamiento.",
                        "Una técnica para prevenir el sobreajuste al activar aleatoriamente neuronas durante el entrenamiento.",
                        "Una técnica para prevenir el sobreajuste al desactivar aleatoriamente neuronas durante la inferencia.",
                        "Una técnica para prevenir el sobreajuste al activar aleatoriamente neuronas durante la inferencia."
                    ],
                    "solucion": "Una técnica para prevenir el sobreajuste al desactivar aleatoriamente neuronas durante el entrenamiento."
                }
            ]
        }
    }
}