TimeQuest Timing Analyzer report for Top
Sun May 12 05:36:47 2019
Quartus II 64-Bit Version 14.1.0 Build 186 12/03/2014 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 100C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 100C Model Setup Summary
  8. Slow 1200mV 100C Model Hold Summary
  9. Slow 1200mV 100C Model Recovery Summary
 10. Slow 1200mV 100C Model Removal Summary
 11. Slow 1200mV 100C Model Minimum Pulse Width Summary
 12. Slow 1200mV 100C Model Setup: 'clk'
 13. Slow 1200mV 100C Model Hold: 'clk'
 14. Slow 1200mV 100C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 100C Model Metastability Report
 20. Slow 1200mV -40C Model Fmax Summary
 21. Slow 1200mV -40C Model Setup Summary
 22. Slow 1200mV -40C Model Hold Summary
 23. Slow 1200mV -40C Model Recovery Summary
 24. Slow 1200mV -40C Model Removal Summary
 25. Slow 1200mV -40C Model Minimum Pulse Width Summary
 26. Slow 1200mV -40C Model Setup: 'clk'
 27. Slow 1200mV -40C Model Hold: 'clk'
 28. Slow 1200mV -40C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV -40C Model Metastability Report
 34. Fast 1200mV -40C Model Setup Summary
 35. Fast 1200mV -40C Model Hold Summary
 36. Fast 1200mV -40C Model Recovery Summary
 37. Fast 1200mV -40C Model Removal Summary
 38. Fast 1200mV -40C Model Minimum Pulse Width Summary
 39. Fast 1200mV -40C Model Setup: 'clk'
 40. Fast 1200mV -40C Model Hold: 'clk'
 41. Fast 1200mV -40C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV -40C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv n40c Model)
 55. Signal Integrity Metrics (Slow 1200mv 100c Model)
 56. Signal Integrity Metrics (Fast 1200mv n40c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2014 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 14.1.0 Build 186 12/03/2014 SJ Web Edition ;
; Revision Name      ; Top                                                ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE115F29I7                                      ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 364.03 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+--------------------------------------+
; Slow 1200mV 100C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.747 ; -36.034             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV 100C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.407 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV 100C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV 100C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -41.550                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Setup: 'clk'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.747 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.664      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.744 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.661      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.527 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.444      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.492 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.409      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.476 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.393      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.468 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.385      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.447 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.363      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.409 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.326      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.385 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.302      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.306 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.222      ;
; -1.238 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[8]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.156      ;
; -1.238 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[7]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.156      ;
; -1.238 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[6]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.156      ;
; -1.238 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[5]  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.156      ;
; -1.221 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.138      ;
; -1.221 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.138      ;
; -1.221 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.138      ;
; -1.221 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.138      ;
; -1.221 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.138      ;
; -1.221 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.138      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.407 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.407 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.674      ;
; 0.408 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.408 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.674      ;
; 0.411 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.678      ;
; 0.411 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.678      ;
; 0.430 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.697      ;
; 0.434 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.701      ;
; 0.453 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.720      ;
; 0.457 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.080      ; 0.723      ;
; 0.505 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.772      ;
; 0.558 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.824      ;
; 0.629 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.896      ;
; 0.641 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.908      ;
; 0.643 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 0.910      ;
; 0.644 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.911      ;
; 0.646 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.913      ;
; 0.648 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.648 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.915      ;
; 0.649 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.916      ;
; 0.650 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.917      ;
; 0.651 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.918      ;
; 0.658 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.924      ;
; 0.665 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.080      ; 0.931      ;
; 0.667 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.933      ;
; 0.672 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 0.939      ;
; 0.686 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 0.952      ;
; 0.693 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.081      ; 0.960      ;
; 0.727 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.080      ; 0.993      ;
; 0.745 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.012      ;
; 0.750 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.017      ;
; 0.765 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.031      ;
; 0.801 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.080      ; 1.067      ;
; 0.823 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.090      ;
; 0.836 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.104      ;
; 0.837 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.105      ;
; 0.837 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.105      ;
; 0.838 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.106      ;
; 0.857 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.123      ;
; 0.884 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.150      ;
; 0.908 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.174      ;
; 0.912 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.179      ;
; 0.925 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.192      ;
; 0.941 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.208      ;
; 0.951 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.082      ; 1.219      ;
; 0.963 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.230      ;
; 0.965 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.232      ;
; 0.967 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.080      ; 1.233      ;
; 0.967 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.967 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.967 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.235      ;
; 0.979 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.246      ;
; 0.979 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.246      ;
; 0.980 ; One_Shot:txshot|state.Shot_State          ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.080      ; 1.246      ;
; 0.981 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.248      ;
; 0.982 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.249      ;
; 0.983 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.983 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.985 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.986 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.253      ;
; 1.001 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.267      ;
; 1.008 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.275      ;
; 1.020 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.286      ;
; 1.028 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.296      ;
; 1.032 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.299      ;
; 1.034 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.301      ;
; 1.037 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.304      ;
; 1.045 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.313      ;
; 1.058 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.081      ; 1.325      ;
; 1.062 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.330      ;
; 1.063 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.331      ;
; 1.064 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.082      ; 1.332      ;
; 1.071 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.337      ;
; 1.075 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.342      ;
; 1.075 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.342      ;
; 1.076 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.343      ;
; 1.077 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.344      ;
; 1.087 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.354      ;
; 1.088 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.080      ; 1.354      ;
; 1.089 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.356      ;
; 1.091 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.091 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.358      ;
; 1.093 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.360      ;
; 1.095 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.362      ;
; 1.107 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.374      ;
; 1.107 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.374      ;
; 1.109 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.375      ;
; 1.109 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.376      ;
; 1.111 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.378      ;
; 1.111 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.378      ;
; 1.113 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.380      ;
; 1.126 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.080      ; 1.392      ;
; 1.126 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.186 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.081      ; 1.453      ;
; 1.191 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.457      ;
; 1.200 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.466      ;
; 1.212 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.479      ;
; 1.212 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.081      ; 1.479      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 100C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.254  ; 0.442        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.255  ; 0.443        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.337  ; 0.557        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.390  ; 0.390        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.405  ; 0.405        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|bit_counter|clk              ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.407  ; 0.407        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 6.066 ; 6.834 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 3.612 ; 4.070 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.109 ; 4.581 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 3.541 ; 3.995 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 3.951 ; 4.436 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 3.902 ; 4.359 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.250 ; 4.764 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.056 ; 4.525 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.066 ; 6.834 ; Rise       ; clk             ;
; transmit  ; clk        ; 2.012 ; 2.440 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -2.271 ; -2.716 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -2.483 ; -2.920 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -2.644 ; -3.077 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -2.271 ; -2.716 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -2.486 ; -2.950 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -2.539 ; -2.981 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -2.287 ; -2.771 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -2.536 ; -3.021 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -4.168 ; -4.868 ; Rise       ; clk             ;
; transmit  ; clk        ; -1.534 ; -1.933 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 9.140  ; 9.088  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 11.828 ; 11.954 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 8.680  ; 8.645  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 11.053 ; 11.159 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 100C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Fmax Summary                                                                       ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 414.94 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------+
; Slow 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -1.410 ; -27.763             ;
+-------+--------+---------------------+


+-------------------------------------+
; Slow 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.336 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Slow 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Slow 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -41.550                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Setup: 'clk'                                                                                                          ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.410 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.340      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.395 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.325      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.238 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.168      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.187 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.117      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.184 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 2.113      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.175 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.105      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.172 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.102      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.134 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.064      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.103 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 2.033      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -1.049 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.071     ; 1.978      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[0] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[1] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[2] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.959 ; uart_timer:rxtimer|counter[7] ; uart_timer:rxtimer|counter[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 1.889      ;
; -0.944 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[8]  ; clk          ; clk         ; 1.000        ; -0.069     ; 1.875      ;
+--------+-------------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.336 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.070      ; 0.574      ;
; 0.336 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.574      ;
; 0.336 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.574      ;
; 0.336 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.574      ;
; 0.336 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.574      ;
; 0.336 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.574      ;
; 0.350 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.588      ;
; 0.350 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.588      ;
; 0.388 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.626      ;
; 0.392 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.630      ;
; 0.397 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.635      ;
; 0.410 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.648      ;
; 0.453 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.691      ;
; 0.498 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.736      ;
; 0.548 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.786      ;
; 0.569 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.807      ;
; 0.570 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.808      ;
; 0.571 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.809      ;
; 0.573 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.811      ;
; 0.577 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.815      ;
; 0.577 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.815      ;
; 0.578 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.816      ;
; 0.578 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.816      ;
; 0.580 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.818      ;
; 0.586 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.070      ; 0.824      ;
; 0.586 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.824      ;
; 0.590 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.828      ;
; 0.595 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.833      ;
; 0.607 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.070      ; 0.845      ;
; 0.617 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 0.855      ;
; 0.653 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 0.891      ;
; 0.659 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.897      ;
; 0.676 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.915      ;
; 0.695 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.069      ; 0.932      ;
; 0.722 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.960      ;
; 0.724 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.070      ; 0.962      ;
; 0.730 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.967      ;
; 0.751 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.990      ;
; 0.751 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.990      ;
; 0.752 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.991      ;
; 0.753 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.071      ; 0.992      ;
; 0.790 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.027      ;
; 0.790 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.028      ;
; 0.796 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.033      ;
; 0.799 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.037      ;
; 0.820 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.058      ;
; 0.831 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.069      ; 1.068      ;
; 0.843 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.071      ; 1.082      ;
; 0.848 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.086      ;
; 0.850 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.088      ;
; 0.850 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.088      ;
; 0.852 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.092      ;
; 0.852 ; One_Shot:txshot|state.Shot_State          ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.089      ;
; 0.853 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.091      ;
; 0.854 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.092      ;
; 0.855 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.093      ;
; 0.856 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.094      ;
; 0.856 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.094      ;
; 0.864 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.102      ;
; 0.867 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.069      ; 1.104      ;
; 0.867 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.105      ;
; 0.868 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.106      ;
; 0.870 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.108      ;
; 0.880 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.118      ;
; 0.901 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.139      ;
; 0.904 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.143      ;
; 0.914 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.153      ;
; 0.915 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.154      ;
; 0.915 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.154      ;
; 0.917 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.156      ;
; 0.919 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.157      ;
; 0.920 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.158      ;
; 0.920 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.158      ;
; 0.925 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.163      ;
; 0.927 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.070      ; 1.165      ;
; 0.932 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.071      ; 1.171      ;
; 0.938 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.176      ;
; 0.940 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.178      ;
; 0.943 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.183      ;
; 0.945 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.185      ;
; 0.945 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.072      ; 1.185      ;
; 0.946 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.184      ;
; 0.952 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.190      ;
; 0.954 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.069      ; 1.191      ;
; 0.954 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.192      ;
; 0.954 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.192      ;
; 0.957 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.195      ;
; 0.958 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.196      ;
; 0.958 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.196      ;
; 0.960 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.198      ;
; 0.968 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.206      ;
; 0.971 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.209      ;
; 0.972 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.070      ; 1.210      ;
; 0.972 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.210      ;
; 1.011 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.069      ; 1.248      ;
; 1.032 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.270      ;
; 1.041 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.070      ; 1.279      ;
; 1.042 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.280      ;
; 1.042 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.280      ;
; 1.043 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.070      ; 1.281      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.285  ; 0.471        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.286  ; 0.472        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; 0.309  ; 0.527        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.423  ; 0.423        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|bit_counter|clk              ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.431  ; 0.431        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 5.378 ; 5.682 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 3.146 ; 3.290 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 3.555 ; 3.722 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 3.060 ; 3.220 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 3.418 ; 3.584 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 3.413 ; 3.546 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 3.719 ; 3.881 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 3.545 ; 3.695 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 5.378 ; 5.682 ; Rise       ; clk             ;
; transmit  ; clk        ; 1.688 ; 1.850 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -1.928 ; -2.096 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -2.136 ; -2.264 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -2.273 ; -2.405 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -1.928 ; -2.096 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -2.130 ; -2.281 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -2.178 ; -2.309 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.962 ; -2.135 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -2.175 ; -2.344 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -3.681 ; -3.963 ; Rise       ; clk             ;
; transmit  ; clk        ; -1.274 ; -1.424 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 7.667  ; 7.635  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 10.175 ; 10.054 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 7.242 ; 7.237 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 9.494 ; 9.322 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+--------------------------------------+
; Fast 1200mV -40C Model Setup Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.258 ; -2.551              ;
+-------+--------+---------------------+


+-------------------------------------+
; Fast 1200mV -40C Model Hold Summary ;
+-------+-------+---------------------+
; Clock ; Slack ; End Point TNS       ;
+-------+-------+---------------------+
; clk   ; 0.173 ; 0.000               ;
+-------+-------+---------------------+


-------------------------------------------
; Fast 1200mV -40C Model Recovery Summary ;
-------------------------------------------
No paths to report.


------------------------------------------
; Fast 1200mV -40C Model Removal Summary ;
------------------------------------------
No paths to report.


+----------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------------------+
; Clock ; Slack  ; End Point TNS                     ;
+-------+--------+-----------------------------------+
; clk   ; -3.000 ; -34.641                           ;
+-------+--------+-----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Setup: 'clk'                                                                                                                      ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.258 ; uart_timer:rxtimer|counter[0] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.206      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.255 ; uart_timer:rxtimer|counter[3] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.203      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.145 ; uart_timer:rxtimer|counter[2] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.093      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.141 ; uart_timer:rxtimer|counter[6] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.089      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.139 ; uart_tx_fsm:txfsm|txstates[0] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.086      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.126 ; uart_timer:rxtimer|counter[4] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.074      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.121 ; uart_tx_fsm:txfsm|txstates[1] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.069      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.096 ; uart_timer:rxtimer|counter[1] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.044      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.081 ; uart_timer:rxtimer|counter[5] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.040     ; 1.029      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.063 ; uart_tx_fsm:txfsm|txstates[2] ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 1.000        ; -0.041     ; 1.010      ;
; -0.050 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 1.000        ; -0.040     ; 0.998      ;
; -0.050 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 1.000        ; -0.040     ; 0.998      ;
; -0.050 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 1.000        ; -0.040     ; 0.998      ;
; -0.050 ; uart_tx_fsm:txfsm|txstates[0] ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 1.000        ; -0.040     ; 0.998      ;
; -0.029 ; uart_tx_fsm:txfsm|txstates[1] ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 1.000        ; -0.040     ; 0.977      ;
; -0.018 ; uart_timer:rxtimer|counter[8] ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.966      ;
; -0.018 ; uart_timer:rxtimer|counter[8] ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.966      ;
; -0.018 ; uart_timer:rxtimer|counter[8] ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.966      ;
; -0.018 ; uart_timer:rxtimer|counter[8] ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.966      ;
; -0.018 ; uart_timer:rxtimer|counter[8] ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 1.000        ; -0.040     ; 0.966      ;
+--------+-------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Hold: 'clk'                                                                                                                                  ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.173 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.041      ; 0.296      ;
; 0.174 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.296      ;
; 0.174 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.296      ;
; 0.174 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[0]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.296      ;
; 0.174 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.296      ;
; 0.174 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.296      ;
; 0.177 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.300      ;
; 0.177 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.300      ;
; 0.178 ; piso_msb:uartpiso|rgstr_r[3]              ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.301      ;
; 0.182 ; piso_msb:uartpiso|rgstr_r[1]              ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.305      ;
; 0.193 ; One_Shot:txshot|state.Shot_State          ; One_Shot:txshot|state.Waiting_Shot        ; clk          ; clk         ; 0.000        ; 0.040      ; 0.315      ;
; 0.194 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.316      ;
; 0.217 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.340      ;
; 0.235 ; piso_msb:uartpiso|rgstr_r[7]              ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.357      ;
; 0.259 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.382      ;
; 0.271 ; piso_msb:uartpiso|rgstr_r[2]              ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.394      ;
; 0.273 ; piso_msb:uartpiso|rgstr_r[0]              ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.396      ;
; 0.275 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.397      ;
; 0.276 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.398      ;
; 0.276 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.398      ;
; 0.276 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.398      ;
; 0.277 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.399      ;
; 0.277 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.399      ;
; 0.278 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.400      ;
; 0.281 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.403      ;
; 0.283 ; One_Shot:txshot|state.Waiting_Shot        ; One_Shot:txshot|state.Shot_State          ; clk          ; clk         ; 0.000        ; 0.040      ; 0.405      ;
; 0.287 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.409      ;
; 0.287 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[2]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.409      ;
; 0.294 ; uart_bit_counter:rxbitcounter|counter[0]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.416      ;
; 0.296 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.418      ;
; 0.300 ; piso_msb:uartpiso|rgstr_r[5]              ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.422      ;
; 0.307 ; piso_msb:uartpiso|rgstr_r[4]              ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.430      ;
; 0.314 ; piso_msb:uartpiso|rgstr_r[8]              ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.436      ;
; 0.320 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.443      ;
; 0.335 ; piso_msb:uartpiso|rgstr_r[6]              ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.040      ; 0.457      ;
; 0.361 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.483      ;
; 0.362 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.485      ;
; 0.362 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[4]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.485      ;
; 0.362 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.485      ;
; 0.363 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[3]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.486      ;
; 0.364 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[2]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.487      ;
; 0.373 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.495      ;
; 0.379 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.501      ;
; 0.400 ; uart_bit_counter:rxbitcounter|bit_counter ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.523      ;
; 0.401 ; uart_tx_fsm:txfsm|txstates[1]             ; uart_tx_fsm:txfsm|txstates[2]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.524      ;
; 0.408 ; One_Shot:txshot|state.Shot_State          ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.530      ;
; 0.411 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.534      ;
; 0.418 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.541      ;
; 0.419 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.541      ;
; 0.420 ; uart_timer:rxtimer|counter[7]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.542      ;
; 0.420 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.542      ;
; 0.421 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.543      ;
; 0.423 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.546      ;
; 0.424 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.546      ;
; 0.427 ; uart_timer:rxtimer|next_bit               ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.549      ;
; 0.429 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[1]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.551      ;
; 0.429 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.551      ;
; 0.430 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.552      ;
; 0.430 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.552      ;
; 0.431 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[2]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.553      ;
; 0.431 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.553      ;
; 0.432 ; uart_bit_counter:rxbitcounter|counter[1]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.554      ;
; 0.432 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.555      ;
; 0.432 ; uart_timer:rxtimer|counter[6]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.554      ;
; 0.432 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.554      ;
; 0.440 ; uart_timer:rxtimer|counter[8]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.562      ;
; 0.442 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.040      ; 0.564      ;
; 0.449 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[1]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.572      ;
; 0.450 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.573      ;
; 0.451 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.451 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[0]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.574      ;
; 0.452 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.575      ;
; 0.453 ; uart_tx_fsm:txfsm|txstates[2]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.041      ; 0.576      ;
; 0.454 ; uart_tx_fsm:txfsm|txstates[1]             ; piso_msb:uartpiso|rgstr_r[9]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.577      ;
; 0.464 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.586      ;
; 0.472 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.040      ; 0.594      ;
; 0.477 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.599      ;
; 0.478 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.600      ;
; 0.479 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.601      ;
; 0.479 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.601      ;
; 0.479 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.601      ;
; 0.480 ; uart_timer:rxtimer|counter[5]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.602      ;
; 0.481 ; uart_timer:rxtimer|counter[3]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.603      ;
; 0.489 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[3]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.611      ;
; 0.489 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[5]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.611      ;
; 0.490 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[7]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.612      ;
; 0.491 ; uart_timer:rxtimer|counter[0]             ; uart_timer:rxtimer|counter[4]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.613      ;
; 0.491 ; uart_timer:rxtimer|counter[2]             ; uart_timer:rxtimer|counter[6]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.613      ;
; 0.492 ; uart_timer:rxtimer|counter[4]             ; uart_timer:rxtimer|counter[8]             ; clk          ; clk         ; 0.000        ; 0.040      ; 0.614      ;
; 0.497 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.620      ;
; 0.498 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.621      ;
; 0.498 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[5]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.621      ;
; 0.499 ; uart_tx_fsm:txfsm|txstates[2]             ; piso_msb:uartpiso|rgstr_r[8]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.622      ;
; 0.504 ; uart_bit_counter:rxbitcounter|counter[2]  ; uart_bit_counter:rxbitcounter|counter[3]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.626      ;
; 0.505 ; uart_timer:rxtimer|next_bit               ; uart_tx_fsm:txfsm|txstates[0]             ; clk          ; clk         ; 0.000        ; 0.041      ; 0.628      ;
; 0.507 ; uart_tx_fsm:txfsm|txstates[0]             ; uart_bit_counter:rxbitcounter|bit_counter ; clk          ; clk         ; 0.000        ; 0.041      ; 0.630      ;
; 0.509 ; uart_bit_counter:rxbitcounter|counter[3]  ; uart_bit_counter:rxbitcounter|counter[1]  ; clk          ; clk         ; 0.000        ; 0.040      ; 0.631      ;
; 0.510 ; uart_timer:rxtimer|counter[1]             ; uart_timer:rxtimer|next_bit               ; clk          ; clk         ; 0.000        ; 0.040      ; 0.632      ;
; 0.518 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[7]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.641      ;
; 0.519 ; uart_tx_fsm:txfsm|txstates[0]             ; piso_msb:uartpiso|rgstr_r[6]              ; clk          ; clk         ; 0.000        ; 0.041      ; 0.642      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV -40C Model Minimum Pulse Width: 'clk'                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[5]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[6]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[7]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[8]              ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[0]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[1]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[2]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|counter[3]  ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[0]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[1]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[2]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[3]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[4]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[5]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[6]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[7]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|counter[8]             ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_timer:rxtimer|next_bit               ;
; -0.055 ; 0.129        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[1]             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[2]              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[3]              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[4]              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[9]              ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_bit_counter:rxbitcounter|bit_counter ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[0]             ;
; -0.054 ; 0.130        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; uart_tx_fsm:txfsm|txstates[2]             ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|bit_counter|clk              ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[0]|clk               ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[1]|clk               ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[2]|clk               ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxbitcounter|counter[3]|clk               ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[0]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[1]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[2]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[3]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[4]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[5]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[6]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[7]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|counter[8]|clk                    ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rxtimer|next_bit|clk                      ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[0]|clk                     ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[1]|clk                     ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txfsm|txstates[2]|clk                     ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txshot|state.Shot_State|clk               ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; txshot|state.Waiting_Shot|clk             ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[0]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[1]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[2]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[3]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[4]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[5]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[6]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[7]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[8]|clk                   ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; uartpiso|rgstr_r[9]|clk                   ;
; 0.129  ; 0.129        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                               ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                 ;
; 0.141  ; 0.141        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                               ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Shot_State          ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; One_Shot:txshot|state.Waiting_Shot        ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[0]              ;
; 0.652  ; 0.868        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; piso_msb:uartpiso|rgstr_r[1]              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 2.903 ; 3.756 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 1.656 ; 2.311 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 1.887 ; 2.559 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 1.615 ; 2.275 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 1.804 ; 2.462 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 1.756 ; 2.422 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 1.932 ; 2.598 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 1.838 ; 2.518 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 2.903 ; 3.756 ; Rise       ; clk             ;
; transmit  ; clk        ; 0.846 ; 1.462 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -1.020 ; -1.671 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -1.113 ; -1.769 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.196 ; -1.866 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -1.020 ; -1.671 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -1.115 ; -1.773 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -1.122 ; -1.792 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.031 ; -1.686 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.141 ; -1.814 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -2.015 ; -2.846 ; Rise       ; clk             ;
; transmit  ; clk        ; -0.618 ; -1.219 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Clock to Output Times                                                        ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 4.665 ; 4.634 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 6.007 ; 6.219 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 4.462 ; 4.418 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 5.612 ; 5.844 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Fast 1200mV -40C Model Metastability Report ;
-----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.747  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -1.747  ; 0.173 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -36.034 ; 0.0   ; 0.0      ; 0.0     ; -41.55              ;
;  clk             ; -36.034 ; 0.000 ; N/A      ; N/A     ; -41.550             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; data[*]   ; clk        ; 6.066 ; 6.834 ; Rise       ; clk             ;
;  data[0]  ; clk        ; 3.612 ; 4.070 ; Rise       ; clk             ;
;  data[1]  ; clk        ; 4.109 ; 4.581 ; Rise       ; clk             ;
;  data[2]  ; clk        ; 3.541 ; 3.995 ; Rise       ; clk             ;
;  data[3]  ; clk        ; 3.951 ; 4.436 ; Rise       ; clk             ;
;  data[4]  ; clk        ; 3.902 ; 4.359 ; Rise       ; clk             ;
;  data[5]  ; clk        ; 4.250 ; 4.764 ; Rise       ; clk             ;
;  data[6]  ; clk        ; 4.056 ; 4.525 ; Rise       ; clk             ;
;  data[7]  ; clk        ; 6.066 ; 6.834 ; Rise       ; clk             ;
; transmit  ; clk        ; 2.012 ; 2.440 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; data[*]   ; clk        ; -1.020 ; -1.671 ; Rise       ; clk             ;
;  data[0]  ; clk        ; -1.113 ; -1.769 ; Rise       ; clk             ;
;  data[1]  ; clk        ; -1.196 ; -1.866 ; Rise       ; clk             ;
;  data[2]  ; clk        ; -1.020 ; -1.671 ; Rise       ; clk             ;
;  data[3]  ; clk        ; -1.115 ; -1.773 ; Rise       ; clk             ;
;  data[4]  ; clk        ; -1.122 ; -1.792 ; Rise       ; clk             ;
;  data[5]  ; clk        ; -1.031 ; -1.686 ; Rise       ; clk             ;
;  data[6]  ; clk        ; -1.141 ; -1.814 ; Rise       ; clk             ;
;  data[7]  ; clk        ; -2.015 ; -2.846 ; Rise       ; clk             ;
; transmit  ; clk        ; -0.618 ; -1.219 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+------------------+------------+--------+--------+------------+-----------------+
; Data Port        ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------------+------------+--------+--------+------------+-----------------+
; busy             ; clk        ; 9.140  ; 9.088  ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 11.828 ; 11.954 ; Rise       ; clk             ;
+------------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                ;
+------------------+------------+-------+-------+------------+-----------------+
; Data Port        ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------------+------------+-------+-------+------------+-----------------+
; busy             ; clk        ; 4.462 ; 4.418 ; Rise       ; clk             ;
; serial_output_rx ; clk        ; 5.612 ; 5.844 ; Rise       ; clk             ;
+------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                       ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin              ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; serial_output_rx ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; transmit                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[0]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[1]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[2]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[3]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[4]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[5]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[6]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; data[7]                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.34 V              ; -0.00643 V          ; 0.21 V                               ; 0.072 V                              ; 2.63e-09 s                  ; 2.47e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.34 V             ; -0.00643 V         ; 0.21 V                              ; 0.072 V                             ; 2.63e-09 s                 ; 2.47e-09 s                 ; No                        ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.4e-09 V                    ; 2.34 V              ; -0.00664 V          ; 0.204 V                              ; 0.106 V                              ; 2.63e-09 s                  ; 2.46e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.4e-09 V                   ; 2.34 V             ; -0.00664 V         ; 0.204 V                             ; 0.106 V                             ; 2.63e-09 s                 ; 2.46e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.16e-09 V                   ; 2.39 V              ; -0.0798 V           ; 0.13 V                               ; 0.103 V                              ; 2.71e-10 s                  ; 2.5e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 1.16e-09 V                  ; 2.39 V             ; -0.0798 V          ; 0.13 V                              ; 0.103 V                             ; 2.71e-10 s                 ; 2.5e-10 s                  ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.64e-09 V                   ; 2.39 V              ; -0.00331 V          ; 0.132 V                              ; 0.006 V                              ; 4.59e-10 s                  ; 5.62e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.64e-09 V                  ; 2.39 V             ; -0.00331 V         ; 0.132 V                             ; 0.006 V                             ; 4.59e-10 s                 ; 5.62e-10 s                 ; No                        ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.44e-06 V                   ; 2.33 V              ; -0.00254 V          ; 0.097 V                              ; 0.068 V                              ; 3.61e-09 s                  ; 3.44e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.44e-06 V                  ; 2.33 V             ; -0.00254 V         ; 0.097 V                             ; 0.068 V                             ; 3.61e-09 s                 ; 3.44e-09 s                 ; Yes                       ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.69e-07 V                   ; 2.33 V              ; -0.00252 V          ; 0.116 V                              ; 0.051 V                              ; 3.6e-09 s                   ; 3.43e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.69e-07 V                  ; 2.33 V             ; -0.00252 V         ; 0.116 V                             ; 0.051 V                             ; 3.6e-09 s                  ; 3.43e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.77e-07 V                   ; 2.35 V              ; -0.00801 V          ; 0.087 V                              ; 0.01 V                               ; 4.39e-10 s                  ; 3.77e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.77e-07 V                  ; 2.35 V             ; -0.00801 V         ; 0.087 V                             ; 0.01 V                              ; 4.39e-10 s                 ; 3.77e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.28e-06 V                   ; 2.34 V              ; -0.00738 V          ; 0.097 V                              ; 0.024 V                              ; 6.41e-10 s                  ; 8.13e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.28e-06 V                  ; 2.34 V             ; -0.00738 V         ; 0.097 V                             ; 0.024 V                             ; 6.41e-10 s                 ; 8.13e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv n40c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin              ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; serial_output_rx ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.18e-09 V                   ; 2.65 V              ; -0.0147 V           ; 0.207 V                              ; 0.176 V                              ; 2.16e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.18e-09 V                  ; 2.65 V             ; -0.0147 V          ; 0.207 V                             ; 0.176 V                             ; 2.16e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; busy             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.24e-09 V                   ; 2.65 V              ; -0.0149 V           ; 0.207 V                              ; 0.176 V                              ; 2.15e-09 s                  ; 2.03e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.24e-09 V                  ; 2.65 V             ; -0.0149 V          ; 0.207 V                             ; 0.176 V                             ; 2.15e-09 s                 ; 2.03e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.87e-09 V                   ; 2.79 V              ; -0.0524 V           ; 0.19 V                               ; 0.066 V                              ; 2.63e-10 s                  ; 1.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 1.87e-09 V                  ; 2.79 V             ; -0.0524 V          ; 0.19 V                              ; 0.066 V                             ; 2.63e-10 s                 ; 1.96e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.91e-09 V                   ; 2.73 V              ; -0.0159 V           ; 0.231 V                              ; 0.026 V                              ; 2.89e-10 s                  ; 4.54e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.91e-09 V                  ; 2.73 V             ; -0.0159 V          ; 0.231 V                             ; 0.026 V                             ; 2.89e-10 s                 ; 4.54e-10 s                 ; Yes                       ; Yes                       ;
+------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 326      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 48    ; 48   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 14.1.0 Build 186 12/03/2014 SJ Web Edition
    Info: Processing started: Sun May 12 05:36:44 2019
Info: Command: quartus_sta Practica3MxV -c Top
Info: qsta_default_script.tcl version: #3
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Top.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 100C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.747
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.747             -36.034 clk 
Info (332146): Worst-case hold slack is 0.407
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.407               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 clk 
Info: Analyzing Slow 1200mV -40C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.410
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.410             -27.763 clk 
Info (332146): Worst-case hold slack is 0.336
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.336               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -41.550 clk 
Info: Analyzing Fast 1200mV -40C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.258
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.258              -2.551 clk 
Info (332146): Worst-case hold slack is 0.173
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.173               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -34.641 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4904 megabytes
    Info: Processing ended: Sun May 12 05:36:47 2019
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


