============================================================
  Generated by:           Genus(TM) Synthesis Solution 20.10-p001_1
  Generated on:           Nov 25 2024  01:52:04 pm
  Module:                 ASROBA
  Technology library:     slow_vdd1v0 1.0
  Operating conditions:   PVT_0P9V_125C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

 Instance         Module          Cell Count  Cell Area  Net Area   Total Area   Wireload  
-------------------------------------------------------------------------------------------
ASROBA                                  1219   2471.634     0.000     2471.634 <none> (D)  
  EncX    PriorityEncoder_32              25     51.300     0.000       51.300 <none> (D)  
    code0 OR_tree                          5     10.260     0.000       10.260 <none> (D)  
    code1 OR_tree_75                       5     10.260     0.000       10.260 <none> (D)  
    code2 OR_tree_74                       5     10.260     0.000       10.260 <none> (D)  
    code3 OR_tree_73                       5     10.260     0.000       10.260 <none> (D)  
    code4 OR_tree_72                       5     10.260     0.000       10.260 <none> (D)  
  EncY    PriorityEncoder_32_76           33     55.404     0.000       55.404 <none> (D)  
    code0 OR_tree_71                       7     10.944     0.000       10.944 <none> (D)  
    code1 OR_tree_70                       7     10.944     0.000       10.944 <none> (D)  
    code2 OR_tree_69                       7     10.944     0.000       10.944 <none> (D)  
    code3 OR_tree_68                       5     11.628     0.000       11.628 <none> (D)  
    code4 OR_tree_67                       7     10.944     0.000       10.944 <none> (D)  
  RoundX  rounding_mod                    92    141.246     0.000      141.246 <none> (D)  
  RoundY  rounding_mod_77                 93    138.852     0.000      138.852 <none> (D)  
  abs_X   sec_complement_w32              32     74.898     0.000       74.898 <none> (D)  
  abs_Y   sec_complement_w32_171          32     74.898     0.000       74.898 <none> (D)  
  sign_P  sec_complement_w64              64    151.848     0.000      151.848 <none> (D)  
  (D) = wireload is default in technology library
