= Acesso a reg's e wires (escopo);

Na linguagem Verilog, o escopo das variáveis define onde uma variável pode ser acessada ou utilizada dentro do código.
As variáveis podem ser do tipo reg ou wire, cada uma com regras específicas de uso.

== Reg 
As variáveis do tipo "reg" são usadas para armazenar valores que podem ser alterados ao longo do tempo, como em circuitos sequenciais. 
Elas podem ser acessadas dentro de blocos "always" e podem ser atribuídas valores dentro desses blocos. 
Também podem ser acessadas em qualquer lugar dentro do módulo onde foram declaradas, desde que estejam dentro do mesmo escopo. 
Se você declarar uma variável do tipo "reg" dentro de um bloco "always", ela só poderá ser acessada dentro desse bloco.

Por exemplo:

[source,verilog]
----    
module exemplo_reg (
    input clk,
    input reset,
    output reg [7:0] saida // Variável do tipo reg
);

reg [7:0] contador; // Variável do tipo reg INTERNA

    always @(posedge clk or posedge reset) begin
        if (reset) begin
            saida <= 8'b0; // Atribuição não bloqueante
        end else begin
            saida <= saida + 1; // Incrementa a saída
        end
    end

    always @(*) begin
        contador = saida; // Acesso à variável reg dentro do bloco always
    end

endmodule
----    

Neste exemplo, a variável "saída" e "contador" são do tipo "reg" e podem ser acessadas dentro do bloco "always".
A diferença é que "contador" é uma variável interna, enquanto "saída" é uma saída do módulo, ou seja, uma fica salva e a outra é apenas interna.

== Wire
As variáveis do tipo "wire" são usadas para conectar diferentes partes do circuito, como fios em um circuito físico.
Elas não podem armazenar valores, mas podem ser usadas para transmitir sinais entre módulos ou dentro de um módulo.
Podem ser acessadas em qualquer lugar dentro do módulo onde foram declaradas, desde que estejam dentro do mesmo escopo.  

Por exemplo:

[source,verilog]
----

module exemplo_wire_assign (
    input  [7:0] a,
    input  [7:0] b,
    output wire [7:0] soma
);

    wire [7:0] resultado; // wire intermediário

    assign resultado = a + b; // Atribuição combinacional
    assign soma = resultado;  // Encaminha resultado para a saída

endmodule

----
A variável "soma" é uma saída do módulo e recebe o valor de "resultado".
Wire representa conexões puramente combinacionais, ou seja, sem clock, sem memória, sem armazenar estados.
O operador assign só funciona com wire e todo o módulo é combinacional, então reg não é necessário.


Dessa forma, deve-se escolher bem o tipo de variável a ser utilizada no código, pois pode afetar o comportamento do circuito.

== Exemplo que utiliza ambos os tipos

module exemplo_reg_wire (
    input clk,
    input reset,
    output reg  [7:0] saida_reg,   // Saída do tipo reg
    output wire [7:0] saida_wire   // Saída do tipo wire
);

    // Variável interna do tipo reg (armazenamento)
    reg [7:0] contador;

    // Variável interna do tipo wire (valor combinacional)
    wire [7:0] dobro;

    // Lógica combinacional para calcular o dobro do contador
    assign dobro = contador << 1; // Equivalente a multiplicar por 2

    // Saída wire recebe o valor do dobro
    assign saida_wire = dobro;

    // Lógica sequencial: incrementa o contador a cada clock
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            contador <= 8'd0;
            saida_reg <= 8'd0;
        end else begin
            contador <= contador + 1;
            saida_reg <= contador; // Armazena o valor do contador na saída reg
        end
    end

endmodule
