Fitter Plan Stage Report for Cyclone10GX_Demo
Wed May 27 13:27:37 2020
Quartus Prime Version 18.1.2 Build 277 02/12/2019 SJ Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Device Options
  3. Operating Settings and Conditions
  4. Pin-Out File
  5. Input Pins
  6. Output Pins
  7. Bidir Pins
  8. I/O Bank Usage
  9. All Package Pins
 10. PLL Usage Summary
 11. I/O Assignment Warnings
 12. HSSI Receiver Channel
 13. HSSI Transmitter Channel
 14. HSSI Transmitter PLL
 15. Periphery to Core Transfer Optimization Summary
 16. Control Signals
 17. Global & Other Fast Signals Summary
 18. Global & Other Fast Signals Details
 19. Fixed Point DSP Register Packing Summary
 20. Fixed Point DSP Register Packing Details
 21. Plan Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2019  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x1            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Configuration clock source                                       ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[7..1]                                                       ; Unreserved                  ;
; Data[0]                                                          ; Unreserved                  ;
; Data[31..16]                                                     ; Unreserved                  ;
; Data[15..8]                                                      ; Unreserved                  ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 0.90 V ;
; Low Junction Temperature  ; -40 °C ;
; High Junction Temperature ; 100 °C ;
+---------------------------+--------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/output_files/Cyclone10GX_Demo.pin.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                        ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+
; Name                 ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Bus Hold ; Weak Pull Up ; I/O Standard                ; Termination  ; Termination Control Block ; Location assigned by ; Slew Rate ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+
; adc_fda              ; AC21  ; 2J       ; 38           ; 39           ; 31           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; adc_fdb              ; AB21  ; 2J       ; 38           ; 40           ; 31           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; clk0                 ; R24   ; 1D       ; 0            ; 36           ; 107          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; Differential LVPECL         ; tristate_off ; --                        ; User                 ; no        ;
; clk0(n)              ; R23   ; 1D       ; 0            ; 36           ; 105          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; Differential LVPECL         ; tristate_off ; --                        ; User                 ; no        ;
; clk1                 ; AB19  ; 2J       ; 38           ; 40           ; 46           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; Fitter               ; no        ;
; clk_100              ; AB16  ; 2A       ; 38           ; 16           ; 31           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Off          ; --                        ; User                 ; no        ;
; clk_100(n)           ; AA16  ; 2A       ; 38           ; 17           ; 31           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Off          ; --                        ; User                 ; no        ;
; clkd_status[0]       ; B10   ; 2K       ; 38           ; 68           ; 61           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; clkd_status[1]       ; B26   ; 2K       ; 38           ; 60           ; 31           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; dac_irq              ; AG19  ; 2J       ; 38           ; 33           ; 31           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; gmii_col             ; Y16   ; 2A       ; 38           ; 6            ; 31           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; gmii_crs             ; AE11  ; 2A       ; 38           ; 16           ; 61           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; gmii_rx_clk          ; AE15  ; 2A       ; 38           ; 14           ; 61           ; 1641                  ; 0                  ; yes    ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; gmii_rx_err          ; AG15  ; 2A       ; 38           ; 7            ; 46           ; 3                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; gmii_tx_clk          ; AG14  ; 2A       ; 38           ; 6            ; 46           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; 1.8 V                       ; Off          ; --                        ; User                 ; no        ;
; oct_oct_rzqin        ; K2    ; 3B       ; 102          ; 35           ; 46           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; SSTL-135                    ; Off          ; --                        ; Fitter               ; no        ;
; refclk_emif_clk      ; L2    ; 3B       ; 102          ; 33           ; 46           ; 23                    ; 0                  ; yes    ; no             ; no       ; Off          ; LVDS                        ; Off          ; --                        ; User                 ; no        ;
; refclk_emif_clk(n)   ; L3    ; 3B       ; 102          ; 34           ; 46           ; 0                     ; 0                  ; yes    ; no             ; no       ; Off          ; LVDS                        ; Off          ; --                        ; User                 ; no        ;
; reset_in             ; C18   ; 2L       ; 38           ; 87           ; 16           ; 3                     ; 0                  ; no     ; no             ; no       ; Off          ; 3.0-V LVTTL                 ; Off          ; --                        ; Fitter               ; no        ;
; rx_ref_clk           ; U24   ; 1C       ; 0            ; 13           ; 107          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; tristate_off ; --                        ; User                 ; no        ;
; rx_ref_clk(n)        ; U23   ; 1C       ; 0            ; 13           ; 105          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; tristate_off ; --                        ; User                 ; no        ;
; rx_serial_data[0]    ; T26   ; 1C       ; 0            ; 12           ; 111          ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[0](n) ; T25   ; 1C       ; 0            ; 12           ; 109          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[1]    ; AB26  ; 1C       ; 0            ; 8            ; 111          ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[1](n) ; AB25  ; 1C       ; 0            ; 8            ; 109          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[2]    ; V26   ; 1C       ; 0            ; 11           ; 111          ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[2](n) ; V25   ; 1C       ; 0            ; 11           ; 109          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[3]    ; Y26   ; 1C       ; 0            ; 10           ; 111          ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; r_r1         ; --                        ; User                 ; no        ;
; rx_serial_data[3](n) ; Y25   ; 1C       ; 0            ; 10           ; 109          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; High Speed Differential I/O ; r_r1         ; --                        ; User                 ; no        ;
; rx_sysref            ; AD22  ; 2J       ; 38           ; 33           ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Differential ; --                        ; User                 ; no        ;
; rx_sysref(n)         ; AC22  ; 2J       ; 38           ; 34           ; 16           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Differential ; --                        ; User                 ; no        ;
; trig                 ; AH22  ; 2J       ; 38           ; 35           ; 31           ; 2                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Off          ; --                        ; User                 ; no        ;
; trig(n)              ; AG21  ; 2J       ; 38           ; 36           ; 31           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Off          ; --                        ; User                 ; no        ;
; tx_ref_clk           ; W24   ; 1C       ; 0            ; 9            ; 107          ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; tristate_off ; --                        ; User                 ; no        ;
; tx_ref_clk(n)        ; W23   ; 1C       ; 0            ; 9            ; 105          ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; tristate_off ; --                        ; User                 ; no        ;
; tx_sync              ; AF22  ; 2J       ; 38           ; 35           ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Differential ; --                        ; User                 ; no        ;
; tx_sync(n)           ; AE22  ; 2J       ; 38           ; 36           ; 16           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Differential ; --                        ; User                 ; no        ;
; tx_sysref            ; AE23  ; 2J       ; 38           ; 41           ; 16           ; 1                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Differential ; --                        ; User                 ; no        ;
; tx_sysref(n)         ; AD23  ; 2J       ; 38           ; 42           ; 16           ; 0                     ; 0                  ; no     ; no             ; no       ; Off          ; LVDS                        ; Differential ; --                        ; User                 ; no        ;
+----------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+----------+--------------+-----------------------------+--------------+---------------------------+----------------------+-----------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+----------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name                     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard                     ; Current Strength ; Termination                       ; Termination Control Block                                                        ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+----------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; adc_pd                   ; AC23  ; 2J       ; 38           ; 37           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; clkd_sync                ; AG23  ; 2J       ; 38           ; 43           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_reset                ; AH20  ; 2J       ; 38           ; 42           ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; dac_txen                 ; AG20  ; 2J       ; 38           ; 34           ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; data_0                   ; AE10  ; 2A       ; 38           ; 17           ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; Default          ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_gtxck               ; AD12  ; 2A       ; 38           ; 11           ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_mdc                 ; AF11  ; 2A       ; 38           ; 9            ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_rst                 ; AF12  ; 2A       ; 38           ; 8            ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_d[0]             ; AG18  ; 2A       ; 38           ; 16           ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_d[1]             ; AF19  ; 2A       ; 38           ; 17           ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_d[2]             ; AD13  ; 2A       ; 38           ; 6            ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_d[3]             ; AD14  ; 2A       ; 38           ; 7            ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_d[4]             ; AC15  ; 2A       ; 38           ; 12           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_d[5]             ; AB15  ; 2A       ; 38           ; 13           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_d[6]             ; AB14  ; 2A       ; 38           ; 14           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_d[7]             ; AA14  ; 2A       ; 38           ; 15           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_en               ; AE16  ; 2A       ; 38           ; 12           ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; gmii_tx_err              ; AC17  ; 2A       ; 38           ; 13           ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[0]             ; T1    ; 3B       ; 102          ; 33           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[10]            ; N1    ; 3B       ; 102          ; 43           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[11]            ; M1    ; 3B       ; 102          ; 44           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[12]            ; J2    ; 3B       ; 102          ; 36           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[13]            ; H2    ; 3B       ; 102          ; 37           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[14]            ; J3    ; 3B       ; 102          ; 38           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[15]            ; N2    ; 3B       ; 102          ; 39           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[1]             ; R1    ; 3B       ; 102          ; 34           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[2]             ; L1    ; 3B       ; 102          ; 35           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[3]             ; K1    ; 3B       ; 102          ; 36           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[4]             ; T2    ; 3B       ; 102          ; 37           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[5]             ; T3    ; 3B       ; 102          ; 38           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[6]             ; R2    ; 3B       ; 102          ; 39           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[7]             ; P2    ; 3B       ; 102          ; 40           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[8]             ; H1    ; 3B       ; 102          ; 41           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_a[9]             ; G1    ; 3B       ; 102          ; 42           ; 31           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_ba[0]            ; L4    ; 3B       ; 102          ; 42           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_ba[1]            ; M3    ; 3B       ; 102          ; 43           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_ba[2]            ; M4    ; 3B       ; 102          ; 44           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_cas_n[0]         ; K4    ; 3B       ; 102          ; 41           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_ck[0]            ; V1    ; 3B       ; 102          ; 41           ; 16           ; no              ; no                     ; 0         ; no         ; yes           ; no       ; Off          ; Differential 1.35-V SSTL Class I ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_ck_n[0]          ; U1    ; 3B       ; 102          ; 42           ; 16           ; no              ; no                     ; 0         ; no         ; yes           ; no       ; Off          ; Differential 1.35-V SSTL Class I ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_cke[0]           ; U6    ; 3B       ; 102          ; 39           ; 16           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_cs_n[0]          ; W2    ; 3B       ; 102          ; 35           ; 16           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_dm[0]            ; AA6   ; 3A       ; 102          ; 6            ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; SSTL-135                         ; Default          ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_dm[1]            ; AC3   ; 3A       ; 102          ; 17           ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; SSTL-135                         ; Default          ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_dm[2]            ; AA8   ; 3A       ; 102          ; 7            ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; SSTL-135                         ; Default          ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_dm[3]            ; U8    ; 3B       ; 102          ; 33           ; 61           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; SSTL-135                         ; Default          ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_odt[0]           ; V5    ; 3B       ; 102          ; 37           ; 16           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_ras_n[0]         ; N3    ; 3B       ; 102          ; 40           ; 46           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_reset_n[0]       ; V3    ; 3B       ; 102          ; 34           ; 16           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; mem_mem_we_n[0]          ; W3    ; 3B       ; 102          ; 33           ; 16           ; no              ; no                     ; 0         ; no         ; no            ; no       ; Off          ; SSTL-135 Class I                 ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; qspi_dclk                ; AD20  ; 2A       ; 38           ; 14           ; 31           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 1.8 V                            ; Default          ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; qspi_ncs                 ; AD19  ; 2A       ; 38           ; 15           ; 31           ; no              ; no                     ; 1         ; no         ; yes           ; no       ; Off          ; 1.8 V                            ; Default          ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; rx_sync                  ; AA18  ; 2J       ; 38           ; 33           ; 46           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; LVDS                             ; Default          ; Off                               ; --                                                                               ; 1                          ; 2                           ; User                 ; -                    ; -                   ;
; rx_sync(n)               ; AA19  ; 2J       ; 38           ; 34           ; 46           ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; LVDS                             ; Default          ; Off                               ; --                                                                               ; 1                          ; 2                           ; User                 ; -                    ; -                   ;
; spi_clk                  ; AA22  ; 2J       ; 38           ; 40           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_csn_adc              ; AE21  ; 2J       ; 38           ; 38           ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_csn_clk              ; AA23  ; 2J       ; 38           ; 39           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_csn_dac              ; AH21  ; 2J       ; 38           ; 41           ; 31           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; spi_dir                  ; AF23  ; 2J       ; 38           ; 44           ; 16           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; 12mA             ; Off                               ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; status_local_cal_fail    ; AB18  ; 2J       ; 38           ; 39           ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; Default          ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; status_local_cal_success ; Y21   ; 2J       ; 38           ; 44           ; 46           ; no              ; no                     ; 1         ; no         ; no            ; no       ; Off          ; 1.8 V                            ; Default          ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; tx_serial_data[0]        ; U28   ; 1C       ; 0            ; 12           ; 107          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O      ; Default          ; OCT 100 Ohms                      ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[0](n)     ; U27   ; 1C       ; 0            ; 12           ; 105          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O      ; Default          ; OCT 100 Ohms                      ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[1]        ; AC28  ; 1C       ; 0            ; 8            ; 107          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O      ; Default          ; OCT 100 Ohms                      ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[1](n)     ; AC27  ; 1C       ; 0            ; 8            ; 105          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O      ; Default          ; OCT 100 Ohms                      ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[2]        ; W28   ; 1C       ; 0            ; 11           ; 107          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O      ; Default          ; OCT 100 Ohms                      ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[2](n)     ; W27   ; 1C       ; 0            ; 11           ; 105          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O      ; Default          ; OCT 100 Ohms                      ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[3]        ; AA28  ; 1C       ; 0            ; 10           ; 107          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O      ; Default          ; OCT 100 Ohms                      ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
; tx_serial_data[3](n)     ; AA27  ; 1C       ; 0            ; 10           ; 105          ; no              ; no                     ; no        ; no         ; no            ; no       ; Off          ; High Speed Differential I/O      ; Default          ; OCT 100 Ohms                      ; --                                                                               ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+------------+---------------+----------+--------------+----------------------------------+------------------+-----------------------------------+----------------------------------------------------------------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------------------+------------------+-----------------------------------+-----------------------------------+----------------------------------------------------------------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Name             ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Slew Rate ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard             ; Current Strength ; Input Termination                 ; Output Termination                ; Termination Control Block                                                        ; Output Buffer Pre-emphasis ; Location assigned by ; Output Enable Source ; Output Enable Group                                                                                                                              ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------------------+------------------+-----------------------------------+-----------------------------------+----------------------------------------------------------------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+
; gmii_clk125      ; AD15  ; 2A       ; 38           ; 13           ; 61           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_mdio        ; AE12  ; 2A       ; 38           ; 10           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|mdio_oen (inverted)                                                                                      ;
; gmii_rx_d[0]     ; AF13  ; 2A       ; 38           ; 12           ; 46           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_rx_d[1]     ; AF14  ; 2A       ; 38           ; 13           ; 46           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_rx_d[2]     ; AF17  ; 2A       ; 38           ; 14           ; 46           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_rx_d[3]     ; AF18  ; 2A       ; 38           ; 15           ; 46           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_rx_d[4]     ; AG16  ; 2A       ; 38           ; 8            ; 46           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_rx_d[5]     ; AF16  ; 2A       ; 38           ; 9            ; 46           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_rx_d[6]     ; AE19  ; 2A       ; 38           ; 10           ; 46           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_rx_d[7]     ; AE20  ; 2A       ; 38           ; 11           ; 46           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; yes        ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; gmii_rx_dv       ; AE14  ; 2A       ; 38           ; 15           ; 61           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; -                                                                                                                                                ;
; mem_mem_dq[0]    ; AA7   ; 3A       ; 102          ; 7            ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[37] (inverted)                                                   ;
; mem_mem_dq[10]   ; AF3   ; 3A       ; 102          ; 7            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[49] (inverted)                                                   ;
; mem_mem_dq[11]   ; AC1   ; 3A       ; 102          ; 12           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[54] (inverted)                                                   ;
; mem_mem_dq[12]   ; AF1   ; 3A       ; 102          ; 9            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[51] (inverted)                                                   ;
; mem_mem_dq[13]   ; AF2   ; 3A       ; 102          ; 15           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[57] (inverted)                                                   ;
; mem_mem_dq[14]   ; AD3   ; 3A       ; 102          ; 16           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[58] (inverted)                                                   ;
; mem_mem_dq[15]   ; AE1   ; 3A       ; 102          ; 14           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[56] (inverted)                                                   ;
; mem_mem_dq[16]   ; Y6    ; 3A       ; 102          ; 13           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[67] (inverted)                                                   ;
; mem_mem_dq[17]   ; W4    ; 3A       ; 102          ; 16           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[70] (inverted)                                                   ;
; mem_mem_dq[18]   ; Y1    ; 3A       ; 102          ; 8            ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[62] (inverted)                                                   ;
; mem_mem_dq[19]   ; Y2    ; 3A       ; 102          ; 9            ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[63] (inverted)                                                   ;
; mem_mem_dq[1]    ; AC5   ; 3A       ; 102          ; 16           ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[46] (inverted)                                                   ;
; mem_mem_dq[20]   ; Y4    ; 3A       ; 102          ; 17           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[71] (inverted)                                                   ;
; mem_mem_dq[21]   ; AA9   ; 3A       ; 102          ; 6            ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[60] (inverted)                                                   ;
; mem_mem_dq[22]   ; Y7    ; 3A       ; 102          ; 12           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[66] (inverted)                                                   ;
; mem_mem_dq[23]   ; W7    ; 3A       ; 102          ; 15           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[69] (inverted)                                                   ;
; mem_mem_dq[24]   ; T4    ; 3B       ; 102          ; 35           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[74] (inverted)                                                   ;
; mem_mem_dq[25]   ; T7    ; 3B       ; 102          ; 40           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[79] (inverted)                                                   ;
; mem_mem_dq[26]   ; T6    ; 3B       ; 102          ; 39           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[78] (inverted)                                                   ;
; mem_mem_dq[27]   ; P4    ; 3B       ; 102          ; 44           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[83] (inverted)                                                   ;
; mem_mem_dq[28]   ; U5    ; 3B       ; 102          ; 36           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[75] (inverted)                                                   ;
; mem_mem_dq[29]   ; P3    ; 3B       ; 102          ; 43           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[82] (inverted)                                                   ;
; mem_mem_dq[2]    ; AB4   ; 3A       ; 102          ; 17           ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[47] (inverted)                                                   ;
; mem_mem_dq[30]   ; V8    ; 3B       ; 102          ; 34           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[73] (inverted)                                                   ;
; mem_mem_dq[31]   ; T9    ; 3B       ; 102          ; 42           ; 61           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[81] (inverted)                                                   ;
; mem_mem_dq[3]    ; AA4   ; 3A       ; 102          ; 9            ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[39] (inverted)                                                   ;
; mem_mem_dq[4]    ; AB5   ; 3A       ; 102          ; 13           ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[43] (inverted)                                                   ;
; mem_mem_dq[5]    ; AA3   ; 3A       ; 102          ; 8            ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[38] (inverted)                                                   ;
; mem_mem_dq[6]    ; AA1   ; 3A       ; 102          ; 15           ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[45] (inverted)                                                   ;
; mem_mem_dq[7]    ; AB1   ; 3A       ; 102          ; 14           ; 46           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[44] (inverted)                                                   ;
; mem_mem_dq[8]    ; AC2   ; 3A       ; 102          ; 13           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[55] (inverted)                                                   ;
; mem_mem_dq[9]    ; AG3   ; 3A       ; 102          ; 6            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; SSTL-135                 ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[48] (inverted)                                                   ;
; mem_mem_dqs[0]   ; AA2   ; 3A       ; 102          ; 10           ; 46           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; Differential 1.35-V SSTL ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT (inverted)                                               ;
; mem_mem_dqs[1]   ; AE2   ; 3A       ; 102          ; 10           ; 31           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; Differential 1.35-V SSTL ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT (inverted)                                               ;
; mem_mem_dqs[2]   ; W5    ; 3A       ; 102          ; 10           ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; Differential 1.35-V SSTL ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT (inverted)                                               ;
; mem_mem_dqs[3]   ; R4    ; 3B       ; 102          ; 37           ; 61           ; 2                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; Differential 1.35-V SSTL ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT (inverted)                                               ;
; mem_mem_dqs_n[0] ; AB3   ; 3A       ; 102          ; 11           ; 46           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; Differential 1.35-V SSTL ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT (inverted)                                              ;
; mem_mem_dqs_n[1] ; AD2   ; 3A       ; 102          ; 11           ; 31           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; Differential 1.35-V SSTL ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT (inverted)                                              ;
; mem_mem_dqs_n[2] ; Y5    ; 3A       ; 102          ; 11           ; 61           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; Differential 1.35-V SSTL ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT (inverted)                                              ;
; mem_mem_dqs_n[3] ; R5    ; 3B       ; 102          ; 38           ; 61           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; Differential 1.35-V SSTL ; Default          ; Parallel 120 Ohm with Calibration ; Series 34 Ohm with Calibration    ; mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_inst ; no                         ; User                 ; 0 pF                 ; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT (inverted)                                              ;
; qspi_data[0]     ; AD17  ; 2A       ; 38           ; 9            ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 1.8 V                    ; Default          ; Off                               ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; User                 ; 0 pF                 ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dedicated_interface|data_buf[0]~0 (inverted) ;
; qspi_data[1]     ; AC16  ; 2A       ; 38           ; 12           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 1.8 V                    ; Default          ; Off                               ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; User                 ; 0 pF                 ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dataout_wire[1]~0 (inverted)                 ;
; qspi_data[2]     ; AC18  ; 2A       ; 38           ; 11           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 1.8 V                    ; Default          ; Off                               ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; User                 ; 0 pF                 ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dedicated_interface|data_buf[0]~0 (inverted) ;
; qspi_data[3]     ; AD18  ; 2A       ; 38           ; 10           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 1.8 V                    ; Default          ; Off                               ; Series 50 Ohm without Calibration ; --                                                                               ; no                         ; User                 ; 0 pF                 ; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dedicated_interface|data_buf[3]~1 (inverted) ;
; spi_sdio         ; AF21  ; 2J       ; 38           ; 37           ; 31           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; 1         ; no         ; no       ; Off          ; 1.8 V                    ; 12mA             ; Off                               ; Off                               ; --                                                                               ; no                         ; User                 ; 0 pF                 ; i_daq2_spi|spi_enable_s (inverted)                                                                                                               ;
+------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+-----------+------------+----------+--------------+--------------------------+------------------+-----------------------------------+-----------------------------------+----------------------------------------------------------------------------------+----------------------------+----------------------+----------------------+--------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1F       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1E       ; 0 / 0 ( -- )     ; --            ; --           ;
; 1D       ; 2 / 28 ( 7 % )   ; --            ; --           ;
; 1C       ; 20 / 28 ( 71 % ) ; --            ; --           ;
; 2L       ; 1 / 48 ( 2 % )   ; 3.0V          ; --           ;
; 2K       ; 2 / 48 ( 4 % )   ; 1.8V          ; --           ;
; 2J       ; 26 / 48 ( 54 % ) ; 1.8V          ; --           ;
; 2A       ; 39 / 48 ( 81 % ) ; 1.8V          ; --           ;
; 3B       ; 42 / 48 ( 88 % ) ; 1.35V         ; 0.675V       ;
; 3A       ; 33 / 44 ( 75 % ) ; 1.35V         ; 0.675V       ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                                     ;
+----------+------------+----------+----------------------------------+--------+----------------------------------+---------+--------------+-----------------+----------+--------------+---------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                   ; Dir.   ; I/O Standard                     ; Voltage ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ; Package Delay ;
+----------+------------+----------+----------------------------------+--------+----------------------------------+---------+--------------+-----------------+----------+--------------+---------------+
; A2       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A3       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A4       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A5       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A8       ; 166        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A9       ; 167        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A10      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A11      ; 207        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A12      ; 205        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A13      ; 204        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A14      ; 203        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A15      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A16      ; 172        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A17      ; 173        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A18      ; 174        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A19      ; 175        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A20      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A21      ; 193        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A22      ; 192        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A23      ; 184        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A24      ; 185        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; A26      ; 190        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; A27      ; 191        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AA1      ; 462        ; 3A       ; mem_mem_dq[6]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA2      ; 467        ; 3A       ; mem_mem_dqs[0]                   ; bidir  ; Differential 1.35-V SSTL         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA3      ; 469        ; 3A       ; mem_mem_dq[5]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA4      ; 468        ; 3A       ; mem_mem_dq[3]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA5      ;            ; 3A       ; VCCIO3A                          ; power  ;                                  ; 1.35V   ; --           ;                 ; --       ; --           ; --            ;
; AA6      ; 471        ; 3A       ; mem_mem_dm[0]                    ; output ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA7      ; 470        ; 3A       ; mem_mem_dq[0]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA8      ; 458        ; 3A       ; mem_mem_dm[2]                    ; output ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA9      ; 459        ; 3A       ; mem_mem_dq[21]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA10     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AA11     ; 292        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AA12     ; 301        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AA13     ; 300        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AA14     ; 294        ; 2A       ; gmii_tx_d[7]                     ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA15     ;            ; 2A       ; VCCIO2A                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; AA16     ; 280        ; 2A       ; clk_100(n)                       ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA17     ; 227        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AA18     ; 231        ; 2J       ; rx_sync                          ; output ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA19     ; 230        ; 2J       ; rx_sync(n)                       ; output ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA20     ;            ; 2J       ; VCCIO2J                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; AA21     ; 221        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AA22     ; 248        ; 2J       ; spi_clk                          ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA23     ; 249        ; 2J       ; spi_csn_clk                      ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA24     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AA25     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AA26     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AA27     ; 94         ; 1C       ; tx_serial_data[3](n)             ; output ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AA28     ; 95         ; 1C       ; tx_serial_data[3]                ; output ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB1      ; 463        ; 3A       ; mem_mem_dq[7]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB2      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB3      ; 466        ; 3A       ; mem_mem_dqs_n[0]                 ; bidir  ; Differential 1.35-V SSTL         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB4      ; 460        ; 3A       ; mem_mem_dq[2]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB5      ; 464        ; 3A       ; mem_mem_dq[4]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB6      ; 465        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AB7      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB8      ; 504        ; CSS      ; ^MSEL2                           ; input  ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB9      ; 510        ; CSS      ; ^nCE                             ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB10     ; 496        ; CSS      ; ^GND                             ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB11     ; 293        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AB12     ;            ; 2A       ; VCCIO2A                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; AB13     ; 298        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AB14     ; 295        ; 2A       ; gmii_tx_d[6]                     ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB15     ; 296        ; 2A       ; gmii_tx_d[5]                     ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB16     ; 281        ; 2A       ; clk_100                          ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB17     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB18     ; 225        ; 2J       ; status_local_cal_fail            ; output ; 1.8 V                            ;         ; --           ; N               ; no       ; Off          ; --            ;
; AB19     ; 224        ; 2J       ; clk1                             ; input  ; 1.8 V                            ;         ; --           ; N               ; no       ; Off          ; --            ;
; AB20     ; 232        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AB21     ; 236        ; 2J       ; adc_fdb                          ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB22     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB23     ; 250        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AB24     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB25     ; 100        ; 1C       ; rx_serial_data[1](n)             ; input  ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB26     ; 101        ; 1C       ; rx_serial_data[1]                ; input  ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AB27     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AB28     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AC1      ; 477        ; 3A       ; mem_mem_dq[11]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC2      ; 476        ; 3A       ; mem_mem_dq[8]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC3      ; 472        ; 3A       ; mem_mem_dm[1]                    ; output ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC4      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AC5      ; 461        ; 3A       ; mem_mem_dq[1]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC6      ; 489        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AC7      ; 488        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AC8      ; 509        ; CSS      ; ^nCONFIG                         ; input  ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AC9      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AC10     ; 501        ; CSS      ; altera_reserved_tdi              ; input  ; 1.8 V                            ;         ; --           ; N               ; no       ; Off          ; --            ;
; AC11     ; 302        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AC12     ; 303        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AC13     ; 299        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AC14     ;            ; 2A       ; VCCIO2A                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; AC15     ; 297        ; 2A       ; gmii_tx_d[4]                     ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC16     ; 285        ; 2A       ; qspi_data[1]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC17     ; 284        ; 2A       ; gmii_tx_err                      ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC18     ; 286        ; 2A       ; qspi_data[2]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC19     ;            ; 2J       ; VCCIO2J                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; AC20     ; 233        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AC21     ; 237        ; 2J       ; adc_fda                          ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC22     ; 254        ; 2J       ; rx_sysref(n)                     ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC23     ; 251        ; 2J       ; adc_pd                           ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC24     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AC25     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AC26     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AC27     ; 98         ; 1C       ; tx_serial_data[1](n)             ; output ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AC28     ; 99         ; 1C       ; tx_serial_data[1]                ; output ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD1      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD2      ; 478        ; 3A       ; mem_mem_dqs_n[1]                 ; bidir  ; Differential 1.35-V SSTL         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD3      ; 473        ; 3A       ; mem_mem_dq[14]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD4      ; 486        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AD5      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD6      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD7      ; 503        ; CSS      ; ^MSEL1                           ; input  ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD8      ; 505        ; CSS      ; ^nIO_PULLUP                      ; input  ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD9      ; 518        ; CSS      ; ^DCLK                            ; bidir  ;                                  ;         ; Weak Pull Up ;                 ; --       ; On           ; --            ;
; AD10     ; 508        ; CSS      ; ^GND                             ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD11     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD12     ; 262        ; 2A       ; gmii_gtxck                       ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD13     ; 267        ; 2A       ; gmii_tx_d[2]                     ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD14     ; 266        ; 2A       ; gmii_tx_d[3]                     ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD15     ; 260        ; 2A       ; gmii_clk125                      ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD16     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD17     ; 288        ; 2A       ; qspi_data[0]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD18     ; 287        ; 2A       ; qspi_data[3]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD19     ; 282        ; 2A       ; qspi_ncs                         ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD20     ; 283        ; 2A       ; qspi_dclk                        ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD21     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD22     ; 255        ; 2J       ; rx_sysref                        ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD23     ; 246        ; 2J       ; tx_sysref(n)                     ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AD24     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD25     ; 104        ; 1C       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD26     ; 105        ; 1C       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD27     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AD28     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE1      ; 475        ; 3A       ; mem_mem_dq[15]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE2      ; 479        ; 3A       ; mem_mem_dqs[1]                   ; bidir  ; Differential 1.35-V SSTL         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE3      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE4      ; 487        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AE5      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE6      ; 490        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AE7      ; 502        ; CSS      ; ^MSEL0                           ; input  ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE8      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE9      ; 514        ; CSS      ; ^AS_DATA0, ASDO                  ;        ;                                  ;         ; Weak Pull Up ;                 ; --       ; On           ; --            ;
; AE10     ; 256        ; 2A       ; data_0                           ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE11     ; 257        ; 2A       ; gmii_crs                         ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE12     ; 263        ; 2A       ; gmii_mdio                        ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE13     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE14     ; 258        ; 2A       ; gmii_rx_dv                       ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE15     ; 259        ; 2A       ; gmii_rx_clk                      ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE16     ; 261        ; 2A       ; gmii_tx_en                       ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE17     ; 289        ; 2A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AE18     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE19     ; 275        ; 2A       ; gmii_rx_d[6]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE20     ; 274        ; 2A       ; gmii_rx_d[7]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE21     ; 238        ; 2J       ; spi_csn_adc                      ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE22     ; 252        ; 2J       ; tx_sync(n)                       ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE23     ; 247        ; 2J       ; tx_sysref                        ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AE24     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE25     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE26     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE27     ; 102        ; 1C       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AE28     ; 103        ; 1C       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF1      ; 480        ; 3A       ; mem_mem_dq[12]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF2      ; 474        ; 3A       ; mem_mem_dq[13]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF3      ; 482        ; 3A       ; mem_mem_dq[10]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF4      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF5      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF6      ; 491        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AF7      ; 506        ; CSS      ; ^nSTATUS                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF8      ; 499        ; CSS      ; #TRST                            ; input  ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF9      ; 513        ; CSS      ; ^nCSO2                           ;        ;                                  ;         ; Weak Pull Up ;                 ; --       ; On           ; --            ;
; AF10     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF11     ; 264        ; 2A       ; gmii_mdc                         ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF12     ; 265        ; 2A       ; gmii_rst                         ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF13     ; 273        ; 2A       ; gmii_rx_d[0]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF14     ; 272        ; 2A       ; gmii_rx_d[1]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF15     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF16     ; 276        ; 2A       ; gmii_rx_d[5]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF17     ; 271        ; 2A       ; gmii_rx_d[2]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF18     ; 270        ; 2A       ; gmii_rx_d[3]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF19     ; 268        ; 2A       ; gmii_tx_d[1]                     ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF20     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF21     ; 239        ; 2J       ; spi_sdio                         ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF22     ; 253        ; 2J       ; tx_sync                          ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF23     ; 244        ; 2J       ; spi_dir                          ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AF24     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF25     ; 108        ; 1C       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF26     ; 109        ; 1C       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF27     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AF28     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG1      ; 481        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AG2      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG3      ; 483        ; 3A       ; mem_mem_dq[9]                    ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG4      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG5      ; 516        ; CSS      ; ^AS_DATA2                        ;        ;                                  ;         ; Weak Pull Up ;                 ; --       ; On           ; --            ;
; AG6      ; 515        ; CSS      ; ^AS_DATA1                        ;        ;                                  ;         ; Weak Pull Up ;                 ; --       ; On           ; --            ;
; AG7      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG8      ; 507        ; CSS      ; ^CONF_DONE                       ; bidir  ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG9      ; 208        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AG10     ; 209        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AG11     ; 216        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AG12     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG13     ; 218        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AG14     ; 279        ; 2A       ; gmii_tx_clk                      ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG15     ; 278        ; 2A       ; gmii_rx_err                      ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG16     ; 277        ; 2A       ; gmii_rx_d[4]                     ; bidir  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG17     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG18     ; 269        ; 2A       ; gmii_tx_d[0]                     ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG19     ; 243        ; 2J       ; dac_irq                          ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG20     ; 242        ; 2J       ; dac_txen                         ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG21     ; 240        ; 2J       ; trig(n)                          ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG22     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG23     ; 245        ; 2J       ; clkd_sync                        ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AG24     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG25     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG26     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG27     ; 106        ; 1C       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AG28     ; 107        ; 1C       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH2      ; 485        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH3      ; 484        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH4      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH5      ; 517        ; CSS      ; ^AS_DATA3                        ;        ;                                  ;         ; Weak Pull Up ;                 ; --       ; On           ; --            ;
; AH6      ; 498        ; CSS      ; altera_reserved_tms              ; input  ; 1.8 V                            ;         ; --           ; N               ; no       ; Off          ; --            ;
; AH7      ; 512        ; CSS      ; ^nCSO1                           ;        ;                                  ;         ; Weak Pull Up ;                 ; --       ; On           ; --            ;
; AH8      ; 511        ; CSS      ; ^nCSO0                           ;        ;                                  ;         ; Weak Pull Up ;                 ; --       ; On           ; --            ;
; AH9      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH10     ; 214        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH11     ; 215        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH12     ; 217        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH13     ; 219        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH14     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH15     ; 212        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH16     ; 213        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH17     ; 210        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH18     ; 211        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; AH19     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH20     ; 234        ; 2J       ; dac_reset                        ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AH21     ; 235        ; 2J       ; spi_csn_dac                      ; output ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AH22     ; 241        ; 2J       ; trig                             ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; AH23     ;            ;          ; DNU                              ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH24     ;            ;          ; DNU                              ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH25     ;            ;          ; RREF                             ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH26     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; AH27     ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B1       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B2       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B3       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B4       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B7       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B8       ; 160        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B9       ; 161        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B10      ; 163        ; 2K       ; clkd_status[0]                   ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; B11      ; 206        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B12      ;            ; 2K       ; VCCIO2K                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; B13      ; 202        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B14      ; 201        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B15      ; 200        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B16      ; 177        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B17      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B18      ; 178        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B19      ; 179        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B20      ; 181        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B21      ; 187        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B23      ; 188        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B24      ; 189        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B25      ; 194        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; B26      ; 195        ; 2K       ; clkd_status[1]                   ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; B27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; B28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C1       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C2       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C3       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C4       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C8       ; 169        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C9       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C10      ; 162        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C11      ; 164        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C12      ; 165        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C13      ; 199        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C14      ;            ; 2K       ; VCCIO2K                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; C15      ; 176        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C16      ; 156        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C17      ; 157        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C18      ; 159        ; 2L       ; reset_in                         ; input  ; 3.0-V LVTTL                      ;         ; --           ; N               ; no       ; Off          ; --            ;
; C19      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C20      ; 180        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C21      ; 186        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C22      ; 130        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C23      ; 131        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; C24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; C28      ;            ;          ; RREF                             ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D1       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D2       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D3       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D4       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D6       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D8       ; 168        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D9       ; 171        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D10      ; 170        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D11      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D12      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D13      ; 198        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D14      ; 197        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D15      ; 183        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D16      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D17      ; 158        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D18      ; 148        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D19      ; 149        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D20      ; 155        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D22      ; 125        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D23      ; 127        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; D24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D25      ; 60         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D26      ; 61         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; D28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E1       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E2       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E3       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E4       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E8       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E9       ;            ; 2K       ; VREFB2KN0                        ; power  ;                                  ; GND     ; --           ;                 ; --       ; --           ; --            ;
; E10      ;            ;          ; VSIGP_0                          ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E11      ;            ;          ; VSIGN_0                          ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E12      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E13      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E14      ; 196        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E15      ; 182        ; 2K       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E16      ; 151        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E17      ; 150        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E18      ;            ; 2L       ; VCCIO2L                          ; power  ;                                  ; 3.0V    ; --           ;                 ; --       ; --           ; --            ;
; E19      ; 153        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E20      ; 154        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E21      ; 124        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E22      ; 129        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E23      ; 126        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; E24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E27      ; 58         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; E28      ; 59         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F1       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F2       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F3       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F4       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F5       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F10      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F11      ;            ;          ; VSIGP_1                          ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F12      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F13      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F14      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F15      ;            ; 2K       ; VCCIO2K                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; F16      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F17      ; 119        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; F18      ; 118        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; F19      ; 152        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; F20      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F21      ; 133        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; F22      ; 128        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; F23      ; 135        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; F24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F25      ; 64         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F26      ; 65         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; F28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G1       ; 426        ; 3B       ; mem_mem_a[9]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 152ps         ;
; G2       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G3       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G4       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G10      ;            ;          ; ADCGND                           ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G11      ;            ;          ; VSIGN_1                          ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G12      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G13      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G14      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G15      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G16      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G17      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G18      ; 121        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; G19      ; 122        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; G20      ; 123        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; G21      ; 132        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; G22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G23      ; 134        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; G24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G27      ; 62         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; G28      ; 63         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H1       ; 427        ; 3B       ; mem_mem_a[8]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 151ps         ;
; H2       ; 419        ; 3B       ; mem_mem_a[13]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 140ps         ;
; H3       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H4       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H10      ;            ;          ; TEMPDIODEn                       ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H11      ;            ;          ; TEMPDIODEp                       ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H12      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H13      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H14      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H15      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H16      ; 112        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; H17      ; 113        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; H18      ; 120        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; H19      ;            ; 2L       ; VCCIO2L                          ; power  ;                                  ; 3.0V    ; --           ;                 ; --       ; --           ; --            ;
; H20      ; 143        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; H21      ; 142        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; H22      ; 140        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; H23      ; 136        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; H24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H25      ; 68         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H26      ; 69         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; H28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J1       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J2       ; 420        ; 3B       ; mem_mem_a[12]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 134ps         ;
; J3       ; 418        ; 3B       ; mem_mem_a[14]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 138ps         ;
; J4       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J6       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J10      ;            ;          ; VREFN_ADC                        ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J11      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J12      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J13      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J14      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J15      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J16      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J17      ; 117        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; J18      ; 115        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; J19      ; 114        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; J20      ; 139        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; J21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J22      ; 141        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; J23      ; 137        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; J24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J27      ; 66         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; J28      ; 67         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K1       ; 432        ; 3B       ; mem_mem_a[3]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 133ps         ;
; K2       ; 421        ; 3B       ; oct_oct_rzqin                    ; input  ; SSTL-135                         ;         ; --           ; N               ; no       ; Off          ; --            ;
; K3       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K4       ; 415        ; 3B       ; mem_mem_cas_n[0]                 ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 124ps         ;
; K5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K10      ;            ;          ; VREFP_ADC                        ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K11      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K12      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K13      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K14      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K15      ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K16      ;            ; 2L       ; VREFB2LN0                        ; power  ;                                  ; GND     ; --           ;                 ; --       ; --           ; --            ;
; K17      ; 116        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; K18      ;            ; 2L       ; VCCIO2L                          ; power  ;                                  ; 3.0V    ; --           ;                 ; --       ; --           ; --            ;
; K19      ; 145        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; K20      ; 144        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; K21      ; 138        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; K22      ; 146        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; K23      ; 147        ; 2L       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; K24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K25      ; 72         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K26      ; 73         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; K28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L1       ; 433        ; 3B       ; mem_mem_a[2]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 132ps         ;
; L2       ; 423        ; 3B       ; refclk_emif_clk                  ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; L3       ; 422        ; 3B       ; refclk_emif_clk(n)               ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; L4       ; 414        ; 3B       ; mem_mem_ba[0]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 123ps         ;
; L5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L10      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L11      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; L12      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; L13      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L14      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L15      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L16      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; L17      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; L18      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; L19      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; L20      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L23      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L27      ; 70         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; L28      ; 71         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M1       ; 424        ; 3B       ; mem_mem_a[11]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 122ps         ;
; M2       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M3       ; 413        ; 3B       ; mem_mem_ba[1]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 121ps         ;
; M4       ; 412        ; 3B       ; mem_mem_ba[2]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 118ps         ;
; M5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M10      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; M11      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; M12      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M13      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M14      ;            ; --       ; VCCPT                            ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; M15      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; M16      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; M17      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M18      ;            ; --       ; VCCPT                            ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; M19      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; M20      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; M21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M22      ;            ; --       ; VCCH_GXBL                        ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; M23      ;            ; --       ; VCCT_GXBL1D                      ; power  ;                                  ; 0.95V   ; --           ;                 ; --       ; --           ; --            ;
; M24      ;            ; --       ; VCCT_GXBL1D                      ; power  ;                                  ; 0.95V   ; --           ;                 ; --       ; --           ; --            ;
; M25      ; 76         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M26      ; 77         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; M28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N1       ; 425        ; 3B       ; mem_mem_a[10]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 122ps         ;
; N2       ; 417        ; 3B       ; mem_mem_a[15]                    ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 113ps         ;
; N3       ; 416        ; 3B       ; mem_mem_ras_n[0]                 ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 110ps         ;
; N4       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N9       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N10      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N11      ;            ; --       ; VCCP                             ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N12      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N13      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N14      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N15      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N16      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N17      ;            ; --       ; VCCP                             ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N18      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N19      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N20      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; N21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N23      ; 57         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N24      ; 56         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N27      ; 74         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; N28      ; 75         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P1       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P2       ; 428        ; 3B       ; mem_mem_a[7]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 107ps         ;
; P3       ; 401        ; 3B       ; mem_mem_dq[29]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; P4       ; 400        ; 3B       ; mem_mem_dq[27]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; P5       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P8       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P10      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; P11      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P12      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; P13      ;            ;          ; VCCA_PLL                         ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; P14      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; P15      ;            ;          ; VCCA_PLL                         ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; P16      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P17      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; P18      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; P19      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; P20      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; P21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P23      ;            ; --       ; VCCR_GXBL1D                      ; power  ;                                  ; 0.95V   ; --           ;                 ; --       ; --           ; --            ;
; P24      ;            ; --       ; VCCR_GXBL1D                      ; power  ;                                  ; 0.95V   ; --           ;                 ; --       ; --           ; --            ;
; P25      ; 80         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P26      ; 81         ; 1D       ; GXB_GND*                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; P28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R1       ; 434        ; 3B       ; mem_mem_a[1]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 111ps         ;
; R2       ; 429        ; 3B       ; mem_mem_a[6]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 107ps         ;
; R3       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R4       ; 407        ; 3B       ; mem_mem_dqs[3]                   ; bidir  ; Differential 1.35-V SSTL         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; R5       ; 406        ; 3B       ; mem_mem_dqs_n[3]                 ; bidir  ; Differential 1.35-V SSTL         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; R6       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R7       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R8       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R9       ;            ;          ; NC                               ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R10      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R11      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R12      ;            ; --       ; VCCERAM                          ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R13      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R14      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R15      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R16      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R17      ;            ; --       ; VCCERAM                          ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R18      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R19      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R20      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; R21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R23      ; 83         ; 1D       ; clk0(n)                          ; input  ; Differential LVPECL              ;         ; --           ; Y               ; no       ; Off          ; --            ;
; R24      ; 82         ; 1D       ; clk0                             ; input  ; Differential LVPECL              ;         ; --           ; Y               ; no       ; Off          ; --            ;
; R25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R27      ; 78         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; R28      ; 79         ; 1D       ; GXB_NC                           ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; T1       ; 435        ; 3B       ; mem_mem_a[0]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 116ps         ;
; T2       ; 431        ; 3B       ; mem_mem_a[4]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 107ps         ;
; T3       ; 430        ; 3B       ; mem_mem_a[5]                     ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 104ps         ;
; T4       ; 409        ; 3B       ; mem_mem_dq[24]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; T5       ;            ; 3B       ; VCCIO3B                          ; power  ;                                  ; 1.35V   ; --           ;                 ; --       ; --           ; --            ;
; T6       ; 405        ; 3B       ; mem_mem_dq[26]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; T7       ; 404        ; 3B       ; mem_mem_dq[25]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; T8       ; 403        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; T9       ; 402        ; 3B       ; mem_mem_dq[31]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; T10      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; T11      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; T12      ;            ;          ; GNDSENSE                         ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; T13      ;            ;          ; VCCLSENSE                        ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; T14      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; T15      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; T16      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; T17      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; T18      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; T19      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; T20      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; T21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; T22      ;            ; --       ; VCCH_GXBL                        ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; T23      ;            ; --       ; VCCT_GXBL1C                      ; power  ;                                  ; 0.95V   ; --           ;                 ; --       ; --           ; --            ;
; T24      ;            ; --       ; VCCT_GXBL1C                      ; power  ;                                  ; 0.95V   ; --           ;                 ; --       ; --           ; --            ;
; T25      ; 88         ; 1C       ; rx_serial_data[0](n)             ; input  ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; T26      ; 89         ; 1C       ; rx_serial_data[0]                ; input  ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; T27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; T28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; U1       ; 438        ; 3B       ; mem_mem_ck_n[0]                  ; output ; Differential 1.35-V SSTL Class I ;         ; --           ; Y               ; no       ; Off          ; 113ps         ;
; U2       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; U3       ; 437        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; U4       ; 436        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; U5       ; 408        ; 3B       ; mem_mem_dq[28]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; U6       ; 441        ; 3B       ; mem_mem_cke[0]                   ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 111ps         ;
; U7       ;            ; 3B       ; VCCIO3B                          ; power  ;                                  ; 1.35V   ; --           ;                 ; --       ; --           ; --            ;
; U8       ; 411        ; 3B       ; mem_mem_dm[3]                    ; output ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; U9       ;            ; 3B       ; VREFB3BN0                        ; power  ;                                  ; 0.675V  ; --           ;                 ; --       ; --           ; --            ;
; U10      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U11      ;            ; --       ; VCCP                             ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U12      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; U13      ;            ; --       ; VCCP                             ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U14      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U15      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U16      ;            ; --       ; VCCP                             ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U17      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; U18      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U19      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U20      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; U21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; U22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; U23      ; 85         ; 1C       ; rx_ref_clk(n)                    ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; U24      ; 84         ; 1C       ; rx_ref_clk                       ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; U25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; U26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; U27      ; 86         ; 1C       ; tx_serial_data[0](n)             ; output ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; U28      ; 87         ; 1C       ; tx_serial_data[0]                ; output ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; V1       ; 439        ; 3B       ; mem_mem_ck[0]                    ; output ; Differential 1.35-V SSTL Class I ;         ; --           ; Y               ; no       ; Off          ; 110ps         ;
; V2       ; 444        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; V3       ; 446        ; 3B       ; mem_mem_reset_n[0]               ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 96ps          ;
; V4       ;            ; 3B       ; VCCIO3B                          ; power  ;                                  ; 1.35V   ; --           ;                 ; --       ; --           ; --            ;
; V5       ; 443        ; 3B       ; mem_mem_odt[0]                   ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 92ps          ;
; V6       ; 442        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; V7       ; 440        ; 3B       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; V8       ; 410        ; 3B       ; mem_mem_dq[30]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; V9       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; V10      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; V11      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; V12      ;            ; --       ; VCCPT                            ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; V13      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; V14      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; V15      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; V16      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; V17      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; V18      ;            ; --       ; VCCPT                            ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; V19      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; V20      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; V21      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; V22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; V23      ;            ; --       ; VCCR_GXBL1C                      ; power  ;                                  ; 0.95V   ; --           ;                 ; --       ; --           ; --            ;
; V24      ;            ; --       ; VCCR_GXBL1C                      ; power  ;                                  ; 0.95V   ; --           ;                 ; --       ; --           ; --            ;
; V25      ; 92         ; 1C       ; rx_serial_data[2](n)             ; input  ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; V26      ; 93         ; 1C       ; rx_serial_data[2]                ; input  ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; V27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; V28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; W1       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; W2       ; 445        ; 3B       ; mem_mem_cs_n[0]                  ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 105ps         ;
; W3       ; 447        ; 3B       ; mem_mem_we_n[0]                  ; output ; SSTL-135 Class I                 ;         ; --           ; Y               ; no       ; Off          ; 98ps          ;
; W4       ; 449        ; 3A       ; mem_mem_dq[17]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; W5       ; 455        ; 3A       ; mem_mem_dqs[2]                   ; bidir  ; Differential 1.35-V SSTL         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; W6       ;            ; 3A       ; VCCIO3A                          ; power  ;                                  ; 1.35V   ; --           ;                 ; --       ; --           ; --            ;
; W7       ; 450        ; 3A       ; mem_mem_dq[23]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; W8       ; 451        ; 3A       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; W9       ;            ; 3A       ; VREFB3AN0                        ; power  ;                                  ; 0.675V  ; --           ;                 ; --       ; --           ; --            ;
; W10      ; 497        ; CSS      ; altera_reserved_tdo              ; output ; 1.8 V                            ;         ; --           ; N               ; no       ; Off          ; --            ;
; W11      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; W12      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; W13      ;            ; --       ; VCCBAT                           ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; W14      ;            ; --       ; VCCPGM                           ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; W15      ;            ; 2A       ; VREFB2AN0                        ; power  ;                                  ; GND     ; --           ;                 ; --       ; --           ; --            ;
; W16      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; W17      ;            ; 2J       ; VREFB2JN0                        ; power  ;                                  ; GND     ; --           ;                 ; --       ; --           ; --            ;
; W18      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; W19      ;            ; --       ; VCC                              ; power  ;                                  ; 0.9V    ; --           ;                 ; --       ; --           ; --            ;
; W20      ; 223        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; W21      ; 222        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; W22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; W23      ; 111        ; 1C       ; tx_ref_clk(n)                    ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; W24      ; 110        ; 1C       ; tx_ref_clk                       ; input  ; LVDS                             ;         ; --           ; Y               ; no       ; Off          ; --            ;
; W25      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; W26      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; W27      ; 90         ; 1C       ; tx_serial_data[2](n)             ; output ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; W28      ; 91         ; 1C       ; tx_serial_data[2]                ; output ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y1       ; 457        ; 3A       ; mem_mem_dq[18]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y2       ; 456        ; 3A       ; mem_mem_dq[19]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y3       ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y4       ; 448        ; 3A       ; mem_mem_dq[20]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y5       ; 454        ; 3A       ; mem_mem_dqs_n[2]                 ; bidir  ; Differential 1.35-V SSTL         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y6       ; 452        ; 3A       ; mem_mem_dq[16]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y7       ; 453        ; 3A       ; mem_mem_dq[22]                   ; bidir  ; SSTL-135                         ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y8       ;            ; 3A       ; VCCIO3A                          ; power  ;                                  ; 1.35V   ; --           ;                 ; --       ; --           ; --            ;
; Y9       ; 500        ; CSS      ; altera_reserved_tck              ; input  ; 1.8 V                            ;         ; --           ; N               ; no       ; Off          ; --            ;
; Y10      ;            ;          ; DNU                              ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y11      ;            ;          ; DNU                              ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y12      ;            ;          ; DNU                              ;        ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y13      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y14      ;            ; --       ; VCCPGM                           ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; Y15      ; 290        ; 2A       ; ~ALTERA_CLKUSR~ / RESERVED_INPUT ; input  ; 1.8 V                            ;         ; --           ; N               ; no       ; Off          ; --            ;
; Y16      ; 291        ; 2A       ; gmii_col                         ; input  ; 1.8 V                            ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y17      ; 226        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; Y18      ;            ; 2J       ; VCCIO2J                          ; power  ;                                  ; 1.8V    ; --           ;                 ; --       ; --           ; --            ;
; Y19      ; 228        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; Y20      ; 229        ; 2J       ; RESERVED_INPUT_WITH_WEAK_PULLUP  ;        ;                                  ;         ; --           ;                 ; no       ; On           ; --            ;
; Y21      ; 220        ; 2J       ; status_local_cal_success         ; output ; 1.8 V                            ;         ; --           ; N               ; no       ; Off          ; --            ;
; Y22      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y23      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y24      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y25      ; 96         ; 1C       ; rx_serial_data[3](n)             ; input  ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y26      ; 97         ; 1C       ; rx_serial_data[3]                ; input  ; High Speed Differential I/O      ;         ; --           ; Y               ; no       ; Off          ; --            ;
; Y27      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
; Y28      ;            ;          ; GND                              ; gnd    ;                                  ;         ; --           ;                 ; --       ; --           ; --            ;
+----------+------------+----------+----------------------------------+--------+----------------------------------+---------+--------------+-----------------+----------+--------------+---------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage Summary                                                                                                                                    ;
+----------------------------------------------------------------------------------+-------------------------------------------------------------------+
;                                                                                  ;                                                                   ;
+----------------------------------------------------------------------------------+-------------------------------------------------------------------+
; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|fpll_inst                           ;                                                                   ;
;     -- PLL Location                                                              ; FPLL_1CT                                                          ;
;     -- PLL Bandwidth                                                             ; high                                                              ;
;         -- PLL Bandwidth Range                                                   ; 3700000 to 1500000 Hz                                             ;
;     -- Reference Clock Frequency                                                 ; 100.0 MHz                                                         ;
;     -- PLL VCO Frequency                                                         ; 6000.0 MHz                                                        ;
;     -- PLL Operation Mode                                                        ; direct                                                            ;
;     -- PLL Enable                                                                ; On                                                                ;
;     -- M Counter                                                                 ; 30                                                                ;
;     -- N Counter                                                                 ; 1                                                                 ;
;     -- Delay Chain Setting                                                       ; 0                                                                 ;
;     -- PLL Fractional Division                                                   ; 0                                                                 ;
;     -- L Counter                                                                 ; 1                                                                 ;
;     -- PLL Refclk Select                                                         ;                                                                   ;
;             -- PLL Reference Clock Input 0 source                                ; N/A                                                               ;
;             -- PLL Reference Clock Input 1 source                                ; N/A                                                               ;
;             -- CLKIN(0) source                                                   ; N/A                                                               ;
;             -- CLKIN(1) source                                                   ; N/A                                                               ;
;             -- CLKIN(2) source                                                   ; N/A                                                               ;
;             -- CLKIN(3) source                                                   ; N/A                                                               ;
;             -- CORE_REFCLK source                                                ; N/A                                                               ;
;             -- PLL_CASCADE_IN source                                             ; N/A                                                               ;
;     -- PLL Output Counter 0                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 250.0 MHz                                                         ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 0 ps                                                              ;
;             -- C Counter                                                         ; 6                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 0                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;                                                                                  ;                                                                   ;
; pll|iopll_0|altera_iopll_i|c10gx_pll|iopll_inst                                  ;                                                                   ;
;     -- PLL Location                                                              ; IOPLL_2L                                                          ;
;     -- PLL Bandwidth                                                             ; low                                                               ;
;         -- PLL Bandwidth Range                                                   ; 2470000 to 1520000 Hz                                             ;
;     -- Reference Clock Frequency                                                 ; 125.0 MHz                                                         ;
;     -- PLL VCO Frequency                                                         ; 750.0 MHz                                                         ;
;     -- PLL Operation Mode                                                        ; direct                                                            ;
;     -- PLL Enable                                                                ; On                                                                ;
;     -- M Counter                                                                 ; 6                                                                 ;
;     -- N Counter                                                                 ; 1                                                                 ;
;     -- Delay Chain Setting                                                       ; 0                                                                 ;
;     -- PLL Refclk Select                                                         ;                                                                   ;
;             -- PLL Reference Clock Input 0 source                                ; pll_clkin_0_src_ioclkin_0                                         ;
;             -- PLL Reference Clock Input 1 source                                ; pll_clkin_1_src_ioclkin_0                                         ;
;             -- CLKIN(0) source                                                   ; clk0~inputFITTER_INSERTEDCLKENA0                                  ;
;             -- CLKIN(1) source                                                   ; N/A                                                               ;
;             -- CLKIN(2) source                                                   ; N/A                                                               ;
;             -- CLKIN(3) source                                                   ; N/A                                                               ;
;             -- CORE_REFCLK source                                                ; N/A                                                               ;
;             -- PLL_CASCADE_IN source                                             ; N/A                                                               ;
;     -- PLL Output Counter 0                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 250.0 MHz                                                         ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 0 ps                                                              ;
;             -- C Counter Odd Divider Even Duty Enable                            ; On                                                                ;
;             -- C Counter                                                         ; 3                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 0                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;                                                                                  ;                                                                   ;
; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_inst                                 ;                                                                   ;
;     -- PLL Location                                                              ; IOPLL_3B                                                          ;
;     -- PLL Bandwidth                                                             ; high                                                              ;
;         -- PLL Bandwidth Range                                                   ; 7780000 to 4210000 Hz                                             ;
;     -- Reference Clock Frequency                                                 ; 5000 ps                                                           ;
;     -- PLL VCO Frequency                                                         ; 1250 ps                                                           ;
;     -- PLL Operation Mode                                                        ; emif                                                              ;
;     -- PLL Enable                                                                ; On                                                                ;
;     -- M Counter                                                                 ; 4                                                                 ;
;     -- N Counter                                                                 ; 1                                                                 ;
;     -- Delay Chain Setting                                                       ; 0                                                                 ;
;     -- PLL Refclk Select                                                         ;                                                                   ;
;             -- PLL Reference Clock Input 0 source                                ; pll_clkin_0_src_refclkin                                          ;
;             -- PLL Reference Clock Input 1 source                                ; pll_clkin_1_src_refclkin                                          ;
;             -- CLKIN(0) source                                                   ; N/A                                                               ;
;             -- CLKIN(1) source                                                   ; N/A                                                               ;
;             -- CLKIN(2) source                                                   ; N/A                                                               ;
;             -- CLKIN(3) source                                                   ; N/A                                                               ;
;             -- CORE_REFCLK source                                                ; N/A                                                               ;
;             -- PLL_CASCADE_IN source                                             ; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate ;
;     -- PLL Output Counter 0                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 5000 ps                                                           ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 313 ps                                                            ;
;             -- C Counter Odd Divider Even Duty Enable                            ; Off                                                               ;
;             -- C Counter                                                         ; 4                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 2                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;     -- PLL Output Counter 1                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 2500 ps                                                           ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 313 ps                                                            ;
;             -- C Counter Odd Divider Even Duty Enable                            ; Off                                                               ;
;             -- C Counter                                                         ; 2                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 2                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;     -- PLL Output Counter 2                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 5000 ps                                                           ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 313 ps                                                            ;
;             -- C Counter Odd Divider Even Duty Enable                            ; Off                                                               ;
;             -- C Counter                                                         ; 4                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 2                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;     -- PLL Output Counter 3                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 6250 ps                                                           ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 0 ps                                                              ;
;             -- C Counter Odd Divider Even Duty Enable                            ; On                                                                ;
;             -- C Counter                                                         ; 5                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 0                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;     -- PLL Output Counter 4                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 6250 ps                                                           ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 0 ps                                                              ;
;             -- C Counter Odd Divider Even Duty Enable                            ; On                                                                ;
;             -- C Counter                                                         ; 5                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 0                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;                                                                                  ;                                                                   ;
; mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i|c10gx_pll|iopll_inst ;                                                                   ;
;     -- PLL Location                                                              ; IOPLL_2J                                                          ;
;     -- PLL Bandwidth                                                             ; low                                                               ;
;         -- PLL Bandwidth Range                                                   ; 2470000 to 1520000 Hz                                             ;
;     -- Reference Clock Frequency                                                 ; 125.0 MHz                                                         ;
;     -- PLL VCO Frequency                                                         ; 625.0 MHz                                                         ;
;     -- PLL Operation Mode                                                        ; direct                                                            ;
;     -- PLL Enable                                                                ; On                                                                ;
;     -- M Counter                                                                 ; 5                                                                 ;
;     -- N Counter                                                                 ; 1                                                                 ;
;     -- Delay Chain Setting                                                       ; 0                                                                 ;
;     -- PLL Refclk Select                                                         ;                                                                   ;
;             -- PLL Reference Clock Input 0 source                                ; pll_clkin_0_src_ioclkin_0                                         ;
;             -- PLL Reference Clock Input 1 source                                ; pll_clkin_1_src_ioclkin_0                                         ;
;             -- CLKIN(0) source                                                   ; clk0~inputFITTER_INSERTEDCLKENA0                                  ;
;             -- CLKIN(1) source                                                   ; N/A                                                               ;
;             -- CLKIN(2) source                                                   ; N/A                                                               ;
;             -- CLKIN(3) source                                                   ; N/A                                                               ;
;             -- CORE_REFCLK source                                                ; N/A                                                               ;
;             -- PLL_CASCADE_IN source                                             ; N/A                                                               ;
;     -- PLL Output Counter 0                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 125.0 MHz                                                         ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 1000 ps                                                           ;
;             -- C Counter Odd Divider Even Duty Enable                            ; On                                                                ;
;             -- C Counter                                                         ; 5                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 5                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;                                                                                  ;                                                                   ;
; mcu_0|iopll_0|iopll_0|altera_iopll_i|c10gx_pll|iopll_inst                        ;                                                                   ;
;     -- PLL Location                                                              ; IOPLL_3D                                                          ;
;     -- PLL Bandwidth                                                             ; high                                                              ;
;         -- PLL Bandwidth Range                                                   ; 4520000 to 1820000 Hz                                             ;
;     -- Reference Clock Frequency                                                 ; 125.0 MHz                                                         ;
;     -- PLL VCO Frequency                                                         ; 800.0 MHz                                                         ;
;     -- PLL Operation Mode                                                        ; direct                                                            ;
;     -- PLL Enable                                                                ; On                                                                ;
;     -- M Counter                                                                 ; 32                                                                ;
;     -- N Counter                                                                 ; 5                                                                 ;
;     -- Delay Chain Setting                                                       ; 0                                                                 ;
;     -- PLL Refclk Select                                                         ;                                                                   ;
;             -- PLL Reference Clock Input 0 source                                ; pll_clkin_0_src_ioclkin_0                                         ;
;             -- PLL Reference Clock Input 1 source                                ; pll_clkin_1_src_ioclkin_0                                         ;
;             -- CLKIN(0) source                                                   ; clk0~inputFITTER_INSERTEDCLKENA0                                  ;
;             -- CLKIN(1) source                                                   ; N/A                                                               ;
;             -- CLKIN(2) source                                                   ; N/A                                                               ;
;             -- CLKIN(3) source                                                   ; N/A                                                               ;
;             -- CORE_REFCLK source                                                ; N/A                                                               ;
;             -- PLL_CASCADE_IN source                                             ; N/A                                                               ;
;     -- PLL Output Counter 0                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 40.0 MHz                                                          ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 0 ps                                                              ;
;             -- C Counter Odd Divider Even Duty Enable                            ; Off                                                               ;
;             -- C Counter                                                         ; 20                                                                ;
;             -- C Counter PH Mux PRST                                             ; 0                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;     -- PLL Output Counter 1                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 100.0 MHz                                                         ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 0 ps                                                              ;
;             -- C Counter Odd Divider Even Duty Enable                            ; Off                                                               ;
;             -- C Counter                                                         ; 8                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 0                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;     -- PLL Output Counter 2                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 400.0 MHz                                                         ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 0 ps                                                              ;
;             -- C Counter Odd Divider Even Duty Enable                            ; Off                                                               ;
;             -- C Counter                                                         ; 2                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 0                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;             -- C Counter Delay Chain Setting                                     ; 0                                                                 ;
;             -- LVDS Delay Chain Setting                                          ; 0                                                                 ;
;                                                                                  ;                                                                   ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|fpll_inst                           ;                                                                   ;
;     -- PLL Location                                                              ; FPLL_1CB                                                          ;
;     -- PLL Bandwidth                                                             ; high                                                              ;
;         -- PLL Bandwidth Range                                                   ; 3700000 to 1500000 Hz                                             ;
;     -- Reference Clock Frequency                                                 ; 100.0 MHz                                                         ;
;     -- PLL VCO Frequency                                                         ; 6000.0 MHz                                                        ;
;     -- PLL Operation Mode                                                        ; direct                                                            ;
;     -- PLL Enable                                                                ; On                                                                ;
;     -- M Counter                                                                 ; 30                                                                ;
;     -- N Counter                                                                 ; 1                                                                 ;
;     -- Delay Chain Setting                                                       ; 0                                                                 ;
;     -- PLL Fractional Division                                                   ; 0                                                                 ;
;     -- L Counter                                                                 ; 1                                                                 ;
;     -- PLL Refclk Select                                                         ;                                                                   ;
;             -- PLL Reference Clock Input 0 source                                ; N/A                                                               ;
;             -- PLL Reference Clock Input 1 source                                ; N/A                                                               ;
;             -- CLKIN(0) source                                                   ; N/A                                                               ;
;             -- CLKIN(1) source                                                   ; N/A                                                               ;
;             -- CLKIN(2) source                                                   ; N/A                                                               ;
;             -- CLKIN(3) source                                                   ; N/A                                                               ;
;             -- CORE_REFCLK source                                                ; N/A                                                               ;
;             -- PLL_CASCADE_IN source                                             ; N/A                                                               ;
;     -- PLL Output Counter 0                                                      ;                                                                   ;
;             -- Output Clock Frequency                                            ; 250.0 MHz                                                         ;
;             -- Duty Cycle                                                        ; 50                                                                ;
;             -- Phase Shift                                                       ; 0 ps                                                              ;
;             -- C Counter                                                         ; 6                                                                 ;
;             -- C Counter PH Mux PRST                                             ; 0                                                                 ;
;             -- C Counter PRST                                                    ; 1                                                                 ;
;                                                                                  ;                                                                   ;
; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_inst~_Duplicate                      ;                                                                   ;
;     -- PLL Location                                                              ; IOPLL_3A                                                          ;
;     -- PLL Bandwidth                                                             ; high                                                              ;
;         -- PLL Bandwidth Range                                                   ; 7780000 to 4210000 Hz                                             ;
;     -- Reference Clock Frequency                                                 ; 5000 ps                                                           ;
;     -- PLL VCO Frequency                                                         ; 1250 ps                                                           ;
;     -- PLL Operation Mode                                                        ; emif                                                              ;
;     -- PLL Enable                                                                ; On                                                                ;
;     -- M Counter                                                                 ; 4                                                                 ;
;     -- N Counter                                                                 ; 1                                                                 ;
;     -- Delay Chain Setting                                                       ; 0                                                                 ;
;     -- PLL Refclk Select                                                         ;                                                                   ;
;             -- PLL Reference Clock Input 0 source                                ; pll_clkin_0_src_refclkin                                          ;
;             -- PLL Reference Clock Input 1 source                                ; pll_clkin_1_src_refclkin                                          ;
;             -- CLKIN(0) source                                                   ; N/A                                                               ;
;             -- CLKIN(1) source                                                   ; N/A                                                               ;
;             -- CLKIN(2) source                                                   ; N/A                                                               ;
;             -- CLKIN(3) source                                                   ; N/A                                                               ;
;             -- CORE_REFCLK source                                                ; N/A                                                               ;
;             -- PLL_CASCADE_IN source                                             ; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_inst~refclk           ;
;                                                                                  ;                                                                   ;
+----------------------------------------------------------------------------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------+
; I/O Assignment Warnings                                         ;
+--------------------------+--------------------------------------+
; Pin Name                 ; Reason                               ;
+--------------------------+--------------------------------------+
; spi_clk                  ; Missing slew rate                    ;
; data_0                   ; Missing drive strength and slew rate ;
; gmii_gtxck               ; Missing slew rate                    ;
; status_local_cal_success ; Incomplete set of assignments        ;
; status_local_cal_fail    ; Incomplete set of assignments        ;
; dac_reset                ; Missing slew rate                    ;
; dac_txen                 ; Missing slew rate                    ;
; adc_pd                   ; Missing slew rate                    ;
; clkd_sync                ; Missing slew rate                    ;
; spi_csn_clk              ; Missing slew rate                    ;
; spi_csn_dac              ; Missing slew rate                    ;
; spi_csn_adc              ; Missing slew rate                    ;
; spi_dir                  ; Missing slew rate                    ;
; gmii_rst                 ; Missing slew rate                    ;
; gmii_mdc                 ; Missing slew rate                    ;
; gmii_tx_d[0]             ; Missing slew rate                    ;
; gmii_tx_d[1]             ; Missing slew rate                    ;
; gmii_tx_d[2]             ; Missing slew rate                    ;
; gmii_tx_d[3]             ; Missing slew rate                    ;
; gmii_tx_d[4]             ; Missing slew rate                    ;
; gmii_tx_d[5]             ; Missing slew rate                    ;
; gmii_tx_d[6]             ; Missing slew rate                    ;
; gmii_tx_d[7]             ; Missing slew rate                    ;
; gmii_tx_en               ; Missing slew rate                    ;
; gmii_tx_err              ; Missing slew rate                    ;
; qspi_dclk                ; Incomplete set of assignments        ;
; qspi_ncs                 ; Incomplete set of assignments        ;
; clk1                     ; Incomplete set of assignments        ;
; spi_sdio                 ; Missing slew rate                    ;
; gmii_mdio                ; Missing slew rate                    ;
; gmii_rx_d[0]             ; Missing slew rate                    ;
; gmii_rx_d[1]             ; Missing slew rate                    ;
; gmii_rx_d[2]             ; Missing slew rate                    ;
; gmii_rx_d[3]             ; Missing slew rate                    ;
; gmii_rx_d[4]             ; Missing slew rate                    ;
; gmii_rx_d[5]             ; Missing slew rate                    ;
; gmii_rx_d[6]             ; Missing slew rate                    ;
; gmii_rx_d[7]             ; Missing slew rate                    ;
; gmii_rx_dv               ; Missing slew rate                    ;
; qspi_data[0]             ; Incomplete set of assignments        ;
; qspi_data[1]             ; Incomplete set of assignments        ;
; qspi_data[2]             ; Incomplete set of assignments        ;
; qspi_data[3]             ; Incomplete set of assignments        ;
; gmii_clk125              ; Missing slew rate                    ;
; rx_sync(n)               ; Incomplete set of assignments        ;
; clk_100(n)               ; Incomplete set of assignments        ;
; clk0(n)                  ; Incomplete set of assignments        ;
; refclk_emif_clk(n)       ; Incomplete set of assignments        ;
; tx_ref_clk(n)            ; Incomplete set of assignments        ;
; trig(n)                  ; Incomplete set of assignments        ;
; rx_sysref(n)             ; Incomplete set of assignments        ;
; tx_sync(n)               ; Incomplete set of assignments        ;
; tx_sysref(n)             ; Incomplete set of assignments        ;
; status_local_cal_success ; Missing location assignment          ;
; status_local_cal_fail    ; Missing location assignment          ;
; clk1                     ; Missing location assignment          ;
; oct_oct_rzqin            ; Missing location assignment          ;
; reset_in                 ; Missing location assignment          ;
+--------------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI Receiver Channel                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Block Name                                                    ; Value                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; rx_serial_data[0]~input                                       ;                                                                                                                                                                                                                                        ;
;     -- Channel Location                                       ; IOIBUF_X0_Y12_N112                                                                                                                                                                                                                     ;
;     -- CMU/CDR PLL                                            ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll                   ;
;             -- Location                                       ; HSSIPMACDRPLL_1C5                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- output_clock_frequency                         ; 5000000000 Hz                                                                                                                                                                                                                          ;
;             -- reference_clock_frequency                      ; 100000000 Hz                                                                                                                                                                                                                           ;
;             -- vco_freq                                       ; 5000000000 Hz                                                                                                                                                                                                                          ;
;             -- bw_sel                                         ; medium                                                                                                                                                                                                                                 ;
;             -- loopback_mode                                  ; loopback_disabled                                                                                                                                                                                                                      ;
;             -- m_counter                                      ; 50                                                                                                                                                                                                                                     ;
;             -- n_counter                                      ; 1                                                                                                                                                                                                                                      ;
;             -- pd_l_counter                                   ; 1                                                                                                                                                                                                                                      ;
;             -- pfd_l_counter                                  ; 1                                                                                                                                                                                                                                      ;
;             -- analog_mode                                    ; user_custom                                                                                                                                                                                                                            ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                               ;
;     -- HSSI PMA RX BUF                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_buf.inst_twentynm_hssi_pma_rx_buf                             ;
;             -- Location                                       ; HSSIPMARXBUF_1C5                                                                                                                                                                                                                       ;
;             -- bypass_eqz_stages_234                          ; bypass_off                                                                                                                                                                                                                             ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- eq_bw_sel                                      ; eq_bw_2                                                                                                                                                                                                                                ;
;             -- input_vcm_sel                                  ; high_vcm                                                                                                                                                                                                                               ;
;             -- offset_cancellation_ctrl                       ; volt_0mv                                                                                                                                                                                                                               ;
;             -- power_mode_rx                                  ; low_power                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- qpi_enable                                     ; non_qpi_mode                                                                                                                                                                                                                           ;
;             -- rx_refclk_divider                              ; bypass_divider                                                                                                                                                                                                                         ;
;             -- rx_sel_bias_source                             ; bias_vcmdrv                                                                                                                                                                                                                            ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                                   ;
;             -- vcm_current_add                                ; vcm_current_1                                                                                                                                                                                                                          ;
;             -- vcm_sel                                        ; vcm_setting_04                                                                                                                                                                                                                         ;
;             -- eq_dc_gain_trim                                ; stg2_gain7                                                                                                                                                                                                                             ;
;             -- one_stage_enable                               ; s1_mode                                                                                                                                                                                                                                ;
;             -- term_tri_enable                                ; disable_tri                                                                                                                                                                                                                            ;
;             -- vga_bandwidth_select                           ; vga_bw_4                                                                                                                                                                                                                               ;
;             -- xrx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                            ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- link                                           ; sr                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- cdrclk_to_cgb                                  ; cdrclk_2cgb_dis                                                                                                                                                                                                                        ;
;             -- diag_lp_en                                     ; dlp_off                                                                                                                                                                                                                                ;
;             -- link_rx                                        ; sr                                                                                                                                                                                                                                     ;
;             -- offset_cal_pd                                  ; eqz1_en                                                                                                                                                                                                                                ;
;             -- offset_pd                                      ; oc_pd                                                                                                                                                                                                                                  ;
;             -- pdb_rx                                         ; normal_rx_on                                                                                                                                                                                                                           ;
;             -- pm_tx_rx_pcie_gen                              ; non_pcie                                                                                                                                                                                                                               ;
;             -- pm_tx_rx_pcie_gen_bitwidth                     ; pcie_gen3_32b                                                                                                                                                                                                                          ;
;             -- pm_tx_rx_cvp_mode                              ; cvp_off                                                                                                                                                                                                                                ;
;             -- pm_tx_rx_testmux_select                        ; setting0                                                                                                                                                                                                                               ;
;             -- xrx_path_jtag_hys                              ; hys_increase_disable                                                                                                                                                                                                                   ;
;             -- xrx_path_jtag_lp                               ; lp_off                                                                                                                                                                                                                                 ;
;             -- xrx_path_uc_pcie_sw                            ; uc_pcie_gen1                                                                                                                                                                                                                           ;
;             -- VCCR_GXB(mV)                                   ; 950                                                                                                                                                                                                                                    ;
;     -- HSSI PMA RX DFE                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_dfe.inst_twentynm_hssi_pma_rx_dfe                             ;
;             -- Location                                       ; HSSIPMARXDFE_1C5                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- dft_en                                         ; dft_disable                                                                                                                                                                                                                            ;
;             -- pdb                                            ; dfe_enable                                                                                                                                                                                                                             ;
;             -- pdb_fixedtap                                   ; fixtap_dfe_powerdown                                                                                                                                                                                                                   ;
;             -- pdb_floattap                                   ; floattap_dfe_powerdown                                                                                                                                                                                                                 ;
;             -- pdb_fxtap4t7                                   ; fxtap4t7_powerdown                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- sel_fltapstep_dec                              ; fltap_step_no_dec                                                                                                                                                                                                                      ;
;             -- sel_fltapstep_inc                              ; fltap_step_no_inc                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_dec                              ; fxtap_step_no_dec                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_inc                              ; fxtap_step_no_inc                                                                                                                                                                                                                      ;
;             -- sel_oc_en                                      ; off_canc_disable                                                                                                                                                                                                                       ;
;             -- sel_probe_tstmx                                ; probe_tstmx_none                                                                                                                                                                                                                       ;
;     -- HSSI PMA RX ODI                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_odi.inst_twentynm_hssi_pma_rx_odi                             ;
;             -- Location                                       ; HSSIPMARXODI_1C5                                                                                                                                                                                                                       ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- step_ctrl_sel                                  ; dprio_mode                                                                                                                                                                                                                             ;
;     -- HSSI PMA RX DESER                                      ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser                         ;
;             -- Location                                       ; HSSIPMARXDESER_1C5                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- clkdiv_source                                  ; vco_bypass_normal                                                                                                                                                                                                                      ;
;             -- clkdivrx_user_mode                             ; clkdivrx_user_disabled                                                                                                                                                                                                                 ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- deser_factor                                   ; 40                                                                                                                                                                                                                                     ;
;             -- deser_powerdown                                ; deser_power_up                                                                                                                                                                                                                         ;
;             -- sdclk_enable                                   ; false                                                                                                                                                                                                                                  ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                               ;
;             -- pcie_gen_bitwidth                              ; pcie_gen3_32b                                                                                                                                                                                                                          ;
;     -- HSSI PMA RX SD                                         ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_sd.inst_twentynm_hssi_pma_rx_sd                               ;
;             -- Location                                       ; HSSIPMARXSD_1C5                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- sd_output_off                                  ; 1                                                                                                                                                                                                                                      ;
;             -- sd_output_on                                   ; 15                                                                                                                                                                                                                                     ;
;             -- sd_pdb                                         ; sd_off                                                                                                                                                                                                                                 ;
;             -- sd_threshold                                   ; sdlv_3                                                                                                                                                                                                                                 ;
;     -- HSSI PMA ADAPTATION                                    ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_adaptation.inst_twentynm_hssi_pma_adaptation                     ;
;             -- Location                                       ; HSSIPMAADAPTATION_1C5                                                                                                                                                                                                                  ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- adp_1s_ctle_bypass                             ; radp_1s_ctle_bypass_1                                                                                                                                                                                                                  ;
;             -- adp_4s_ctle_bypass                             ; radp_4s_ctle_bypass_1                                                                                                                                                                                                                  ;
;             -- adp_ctle_acgain_4s                             ; radp_ctle_acgain_4s_1                                                                                                                                                                                                                  ;
;             -- adp_ctle_en                                    ; radp_ctle_disable                                                                                                                                                                                                                      ;
;             -- adp_dfe_fltap_bypass                           ; radp_dfe_fltap_bypass_1                                                                                                                                                                                                                ;
;             -- adp_dfe_fltap_en                               ; radp_dfe_fltap_disable                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap8                                 ; radp_dfe_fxtap8_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap9                                 ; radp_dfe_fxtap9_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap10                                ; radp_dfe_fxtap10_0                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap11                                ; radp_dfe_fxtap11_0                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap_bypass                           ; radp_dfe_fxtap_bypass_1                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap_en                               ; radp_dfe_fxtap_disable                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap_hold_en                          ; radp_dfe_fxtap_not_held                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap1                                 ; radp_dfe_fxtap1_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap2                                 ; radp_dfe_fxtap2_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap3                                 ; radp_dfe_fxtap3_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap4                                 ; radp_dfe_fxtap4_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap5                                 ; radp_dfe_fxtap5_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap6                                 ; radp_dfe_fxtap6_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap7                                 ; radp_dfe_fxtap7_0                                                                                                                                                                                                                      ;
;             -- adp_vga_bypass                                 ; radp_vga_bypass_1                                                                                                                                                                                                                      ;
;             -- adp_vga_en                                     ; radp_vga_disable                                                                                                                                                                                                                       ;
;             -- adp_vga_sel                                    ; radp_vga_sel_2                                                                                                                                                                                                                         ;
;             -- adp_vref_bypass                                ; radp_vref_bypass_1                                                                                                                                                                                                                     ;
;             -- adp_vref_en                                    ; radp_vref_disable                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- adp_ctle_adapt_cycle_window                    ; radp_ctle_adapt_cycle_window_7                                                                                                                                                                                                         ;
;             -- odi_dfe_spec_en                                ; rodi_dfe_spec_en_0                                                                                                                                                                                                                     ;
;             -- adp_ctle_eqz_1s_sel                            ; radp_ctle_eqz_1s_sel_3                                                                                                                                                                                                                 ;
;             -- adp_mode                                       ; radp_mode_8                                                                                                                                                                                                                            ;
;     -- HSSI RX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pcs_pma_interface.inst_twentynm_hssi_rx_pcs_pma_interface         ;
;             -- Location                                       ; HSSIRXPCSPMAINTERFACE_1C5                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- block_sel                                      ; ten_g_pcs                                                                                                                                                                                                                              ;
;             -- channel_operation_mode                         ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- clkslip_sel                                    ; pld                                                                                                                                                                                                                                    ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                                ;
;             -- master_clk_sel                                 ; master_rx_pma_clk                                                                                                                                                                                                                      ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                                       ;
;             -- pma_dw_rx                                      ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                           ;
;             -- prbs_ver                                       ; prbs_off                                                                                                                                                                                                                               ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                              ;
;             -- prot_mode_rx                                   ; teng_basic_mode_rx                                                                                                                                                                                                                     ;
;             -- rx_dyn_polarity_inversion                      ; rx_dyn_polinv_dis                                                                                                                                                                                                                      ;
;             -- rx_lpbk_en                                     ; lpbk_dis                                                                                                                                                                                                                               ;
;             -- rx_prbs_mask                                   ; prbsmask128                                                                                                                                                                                                                            ;
;             -- rx_prbs_mode                                   ; teng_mode                                                                                                                                                                                                                              ;
;             -- rx_signalok_signaldet_sel                      ; sel_sig_det                                                                                                                                                                                                                            ;
;             -- rx_static_polarity_inversion                   ; rx_stat_polinv_dis                                                                                                                                                                                                                     ;
;             -- rx_uhsif_lpbk_en                               ; uhsif_lpbk_dis                                                                                                                                                                                                                         ;
;     -- HSSI RX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface         ;
;             -- Location                                       ; HSSIRXPLDPCSINTERFACE_1C5                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_prot_mode_rx                           ; basic_10gpcs_rx                                                                                                                                                                                                                        ;
;             -- hd_chnl_ctrl_plane_bonding_rx                  ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_chnl_pma_dw_rx                              ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_chnl_pld_fifo_mode_rx                       ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_chnl_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_chnl_low_latency_en_rx                      ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                                 ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                                 ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                                     ;
;             -- hd_chnl_pma_rx_clk_hz                          ; 250000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_rx_clk_hz                          ; 250000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_fref_clk_hz                            ; 100000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_clklow_clk_hz                          ; 100000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                                      ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_fifo_prot_mode_rx                           ; teng_mode_rx                                                                                                                                                                                                                           ;
;             -- hd_fifo_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_10g_pma_dw_rx                               ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_10g_fifo_mode_rx                            ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_10g_prot_mode_rx                            ; basic_mode_rx                                                                                                                                                                                                                          ;
;             -- hd_10g_ctrl_plane_bonding_rx                   ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_10g_low_latency_en_rx                       ; disable                                                                                                                                                                                                                                ;
;             -- hd_10g_shared_fifo_width_rx                    ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_10g_test_bus_mode                           ; rx                                                                                                                                                                                                                                     ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                                ;
;             -- hd_8g_prot_mode_rx                             ; disabled_prot_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_8g_ctrl_plane_bonding_rx                    ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_8g_pma_dw_rx                                ; pma_10b_rx                                                                                                                                                                                                                             ;
;             -- hd_8g_fifo_mode_rx                             ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                                ;
;             -- hd_krfec_prot_mode_rx                          ; disabled_prot_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_krfec_low_latency_en_rx                     ; disable                                                                                                                                                                                                                                ;
;             -- hd_krfec_test_bus_mode                         ; tx                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                                ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                                ;
;             -- hd_pmaif_prot_mode_rx                          ; teng_basic_mode_rx                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_rx                             ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_pldif_prot_mode_rx                          ; teng_pld_fifo_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                                ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- pcs_rx_block_sel                               ; teng                                                                                                                                                                                                                                   ;
;             -- pcs_rx_clk_sel                                 ; pld_rx_clk                                                                                                                                                                                                                             ;
;             -- pcs_rx_hip_clk_en                              ; hip_rx_disable                                                                                                                                                                                                                         ;
;             -- pcs_rx_output_sel                              ; teng_output                                                                                                                                                                                                                            ;
;     -- HSSI 8G RX PCS                                         ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs                               ;
;             -- Location                                       ; HSSI8GRXPCS_1C5                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- byte_deserializer                              ; dis_bds                                                                                                                                                                                                                                ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                                       ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                             ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                                  ;
;             -- eightb_tenb_decoder                            ; en_8b10b_ibm                                                                                                                                                                                                                           ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                ;
;             -- phase_compensation_fifo                        ; low_latency                                                                                                                                                                                                                            ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- rate_match                                     ; dis_rm                                                                                                                                                                                                                                 ;
;     -- HSSI FIFO RX PCS                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_rx_pcs.inst_twentynm_hssi_fifo_rx_pcs                           ;
;             -- Location                                       ; HSSIFIFORXPCS_1C5                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- double_read_mode                               ; double_read_dis                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                              ;
;     -- HSSI PIPE GEN1 2                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_pipe_gen1_2.inst_twentynm_hssi_pipe_gen1_2                           ;
;             -- Location                                       ; HSSIPIPEGEN12_1C5                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- elec_idle_delay_val                            ; 0                                                                                                                                                                                                                                      ;
;             -- error_replace_pad                              ; replace_edb                                                                                                                                                                                                                            ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                ;
;             -- ind_error_reporting                            ; dis_ind_error_reporting                                                                                                                                                                                                                ;
;             -- phystatus_delay_val                            ; 0                                                                                                                                                                                                                                      ;
;             -- phystatus_rst_toggle                           ; dis_phystatus_rst_toggle                                                                                                                                                                                                               ;
;             -- pipe_byte_de_serializer_en                     ; dont_care_bds                                                                                                                                                                                                                          ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- rpre_emph_a_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_b_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_c_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_d_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_e_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_a_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_b_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_c_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_d_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_e_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rx_pipe_enable                                 ; dis_pipe_rx                                                                                                                                                                                                                            ;
;             -- rxdetect_bypass                                ; dis_rxdetect_bypass                                                                                                                                                                                                                    ;
;             -- tx_pipe_enable                                 ; dis_pipe_tx                                                                                                                                                                                                                            ;
;             -- txswing                                        ; dis_txswing                                                                                                                                                                                                                            ;
;     -- HSSI GEN3 RX PCS                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_rx_pcs.inst_twentynm_hssi_gen3_rx_pcs                           ;
;             -- Location                                       ; HSSIGEN3RXPCS_1C5                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- block_sync                                     ; bypass_block_sync                                                                                                                                                                                                                      ;
;             -- block_sync_sm                                  ; disable_blk_sync_sm                                                                                                                                                                                                                    ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                            ;
;             -- rate_match_fifo                                ; bypass_rm_fifo                                                                                                                                                                                                                         ;
;             -- rate_match_fifo_latency                        ; low_latency                                                                                                                                                                                                                            ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                           ;
;             -- rx_b4gb_par_lpbk                               ; b4gb_par_lpbk_dis                                                                                                                                                                                                                      ;
;             -- rx_ins_del_one_skip                            ; ins_del_one_skip_dis                                                                                                                                                                                                                   ;
;             -- rx_num_fixed_pat                               ; 0                                                                                                                                                                                                                                      ;
;             -- rx_test_out_sel                                ; rx_test_out0                                                                                                                                                                                                                           ;
;     -- HSSI 10G RX PCS                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_rx_pcs.inst_twentynm_hssi_10g_rx_pcs                             ;
;             -- Location                                       ; HSSI10GRXPCS_1C5                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- bitslip_mode                                   ; bitslip_dis                                                                                                                                                                                                                            ;
;             -- gb_rx_idwidth                                  ; width_40                                                                                                                                                                                                                               ;
;             -- gb_rx_odwidth                                  ; width_40                                                                                                                                                                                                                               ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; basic_mode                                                                                                                                                                                                                             ;
;             -- rxfifo_mode                                    ; phase_comp                                                                                                                                                                                                                             ;
;     -- HSSI KRFEC RX PCS                                      ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_rx_pcs.inst_twentynm_hssi_krfec_rx_pcs                         ;
;             -- Location                                       ; HSSIKRFECRXPCS_1C5                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- blksync_cor_en                                 ; detect                                                                                                                                                                                                                                 ;
;             -- bypass_gb                                      ; bypass_dis                                                                                                                                                                                                                             ;
;             -- clr_ctrl                                       ; both_enabled                                                                                                                                                                                                                           ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                                    ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                                   ;
;             -- dv_start                                       ; with_blklock                                                                                                                                                                                                                           ;
;             -- err_mark_type                                  ; err_mark_10g                                                                                                                                                                                                                           ;
;             -- error_marking_en                               ; err_mark_dis                                                                                                                                                                                                                           ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- lpbk_mode                                      ; lpbk_dis                                                                                                                                                                                                                               ;
;             -- parity_invalid_enum                            ; 8                                                                                                                                                                                                                                      ;
;             -- parity_valid_num                               ; 4                                                                                                                                                                                                                                      ;
;             -- pipeln_blksync                                 ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_descrm                                  ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errcorrect                              ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_ind                             ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_errtrap_lfsr                            ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_loc                             ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_pat                             ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_gearbox                                 ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_syndrm                                  ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_trans_dec                               ; disable                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                           ;
;             -- receive_order                                  ; receive_lsb                                                                                                                                                                                                                            ;
;             -- rx_testbus_sel                                 ; overall                                                                                                                                                                                                                                ;
;             -- signal_ok_en                                   ; sig_ok_en                                                                                                                                                                                                                              ;
;     -- HSSI COMMON PCS PMA INTERFACE                          ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface ;
;             -- Location                                       ; HSSICOMMONPCSPMAINTERFACE_1C5                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- asn_clk_enable                                 ; false                                                                                                                                                                                                                                  ;
;             -- asn_enable                                     ; dis_asn                                                                                                                                                                                                                                ;
;             -- block_sel                                      ; eight_g_pcs                                                                                                                                                                                                                            ;
;             -- bypass_early_eios                              ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pcie_switch                             ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pma_ltr                                 ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pma_sw_done                             ; false                                                                                                                                                                                                                                  ;
;             -- bypass_ppm_lock                                ; false                                                                                                                                                                                                                                  ;
;             -- bypass_send_syncp_fbkp                         ; true                                                                                                                                                                                                                                   ;
;             -- bypass_txdetectrx                              ; true                                                                                                                                                                                                                                   ;
;             -- cdr_control                                    ; dis_cdr_ctrl                                                                                                                                                                                                                           ;
;             -- cid_enable                                     ; dis_cid_mode                                                                                                                                                                                                                           ;
;             -- cp_cons_sel                                    ; cp_cons_master                                                                                                                                                                                                                         ;
;             -- cp_dwn_mstr                                    ; true                                                                                                                                                                                                                                   ;
;             -- cp_up_mstr                                     ; true                                                                                                                                                                                                                                   ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                             ;
;             -- data_mask_count                                ; 0                                                                                                                                                                                                                                      ;
;             -- data_mask_count_multi                          ; 0                                                                                                                                                                                                                                      ;
;             -- early_eios_counter                             ; 0                                                                                                                                                                                                                                      ;
;             -- free_run_clk_enable                            ; false                                                                                                                                                                                                                                  ;
;             -- ignore_sigdet_g23                              ; false                                                                                                                                                                                                                                  ;
;             -- pc_en_counter                                  ; 0                                                                                                                                                                                                                                      ;
;             -- pc_rst_counter                                 ; 0                                                                                                                                                                                                                                      ;
;             -- pcie_hip_mode                                  ; hip_disable                                                                                                                                                                                                                            ;
;             -- ph_fifo_reg_mode                               ; phfifo_reg_mode_dis                                                                                                                                                                                                                    ;
;             -- phfifo_flush_wait                              ; 0                                                                                                                                                                                                                                      ;
;             -- pipe_if_g3pcs                                  ; pipe_if_8gpcs                                                                                                                                                                                                                          ;
;             -- pma_done_counter                               ; 0                                                                                                                                                                                                                                      ;
;             -- ppm_cnt_rst                                    ; ppm_cnt_rst_dis                                                                                                                                                                                                                        ;
;             -- ppm_deassert_early                             ; deassert_early_dis                                                                                                                                                                                                                     ;
;             -- ppm_gen1_2_cnt                                 ; cnt_32k                                                                                                                                                                                                                                ;
;             -- ppm_post_eidle_delay                           ; cnt_200_cycles                                                                                                                                                                                                                         ;
;             -- ppmsel                                         ; ppmsel_1000                                                                                                                                                                                                                            ;
;             -- prot_mode                                      ; other_protocols                                                                                                                                                                                                                        ;
;             -- rxvalid_mask                                   ; rxvalid_mask_dis                                                                                                                                                                                                                       ;
;             -- sigdet_wait_counter                            ; 0                                                                                                                                                                                                                                      ;
;             -- sigdet_wait_counter_multi                      ; 0                                                                                                                                                                                                                                      ;
;             -- sim_mode                                       ; disable                                                                                                                                                                                                                                ;
;             -- spd_chg_rst_wait_cnt_en                        ; false                                                                                                                                                                                                                                  ;
;             -- testout_sel                                    ; asn_test                                                                                                                                                                                                                               ;
;             -- wait_clk_on_off_timer                          ; 0                                                                                                                                                                                                                                      ;
;             -- wait_pipe_synchronizing                        ; 0                                                                                                                                                                                                                                      ;
;             -- wait_send_syncp_fbkp                           ; 0                                                                                                                                                                                                                                      ;
;     -- HSSI COMMON PLD PCS INTERFACE                          ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface ;
;             -- Location                                       ; HSSICOMMONPLDPCSINTERFACE_1C5                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- hrdrstctrl_en                                  ; hrst_dis                                                                                                                                                                                                                               ;
;             -- pcs_testbus_block_sel                          ; pma_if                                                                                                                                                                                                                                 ;
;                                                               ;                                                                                                                                                                                                                                        ;
; rx_serial_data[1]~input                                       ;                                                                                                                                                                                                                                        ;
;     -- Channel Location                                       ; IOIBUF_X0_Y8_N112                                                                                                                                                                                                                      ;
;     -- CMU/CDR PLL                                            ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll                   ;
;             -- Location                                       ; HSSIPMACDRPLL_1C2                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- output_clock_frequency                         ; 5000000000 Hz                                                                                                                                                                                                                          ;
;             -- reference_clock_frequency                      ; 100000000 Hz                                                                                                                                                                                                                           ;
;             -- vco_freq                                       ; 5000000000 Hz                                                                                                                                                                                                                          ;
;             -- bw_sel                                         ; medium                                                                                                                                                                                                                                 ;
;             -- loopback_mode                                  ; loopback_disabled                                                                                                                                                                                                                      ;
;             -- m_counter                                      ; 50                                                                                                                                                                                                                                     ;
;             -- n_counter                                      ; 1                                                                                                                                                                                                                                      ;
;             -- pd_l_counter                                   ; 1                                                                                                                                                                                                                                      ;
;             -- pfd_l_counter                                  ; 1                                                                                                                                                                                                                                      ;
;             -- analog_mode                                    ; user_custom                                                                                                                                                                                                                            ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                               ;
;     -- HSSI PMA RX BUF                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_buf.inst_twentynm_hssi_pma_rx_buf                             ;
;             -- Location                                       ; HSSIPMARXBUF_1C2                                                                                                                                                                                                                       ;
;             -- bypass_eqz_stages_234                          ; bypass_off                                                                                                                                                                                                                             ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- eq_bw_sel                                      ; eq_bw_2                                                                                                                                                                                                                                ;
;             -- input_vcm_sel                                  ; high_vcm                                                                                                                                                                                                                               ;
;             -- offset_cancellation_ctrl                       ; volt_0mv                                                                                                                                                                                                                               ;
;             -- power_mode_rx                                  ; low_power                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- qpi_enable                                     ; non_qpi_mode                                                                                                                                                                                                                           ;
;             -- rx_refclk_divider                              ; bypass_divider                                                                                                                                                                                                                         ;
;             -- rx_sel_bias_source                             ; bias_vcmdrv                                                                                                                                                                                                                            ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                                   ;
;             -- vcm_current_add                                ; vcm_current_1                                                                                                                                                                                                                          ;
;             -- vcm_sel                                        ; vcm_setting_04                                                                                                                                                                                                                         ;
;             -- eq_dc_gain_trim                                ; stg2_gain7                                                                                                                                                                                                                             ;
;             -- one_stage_enable                               ; s1_mode                                                                                                                                                                                                                                ;
;             -- term_tri_enable                                ; disable_tri                                                                                                                                                                                                                            ;
;             -- vga_bandwidth_select                           ; vga_bw_4                                                                                                                                                                                                                               ;
;             -- xrx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                            ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- link                                           ; sr                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- cdrclk_to_cgb                                  ; cdrclk_2cgb_dis                                                                                                                                                                                                                        ;
;             -- diag_lp_en                                     ; dlp_off                                                                                                                                                                                                                                ;
;             -- link_rx                                        ; sr                                                                                                                                                                                                                                     ;
;             -- offset_cal_pd                                  ; eqz1_en                                                                                                                                                                                                                                ;
;             -- offset_pd                                      ; oc_pd                                                                                                                                                                                                                                  ;
;             -- pdb_rx                                         ; normal_rx_on                                                                                                                                                                                                                           ;
;             -- pm_tx_rx_pcie_gen                              ; non_pcie                                                                                                                                                                                                                               ;
;             -- pm_tx_rx_pcie_gen_bitwidth                     ; pcie_gen3_32b                                                                                                                                                                                                                          ;
;             -- pm_tx_rx_cvp_mode                              ; cvp_off                                                                                                                                                                                                                                ;
;             -- pm_tx_rx_testmux_select                        ; setting0                                                                                                                                                                                                                               ;
;             -- xrx_path_jtag_hys                              ; hys_increase_disable                                                                                                                                                                                                                   ;
;             -- xrx_path_jtag_lp                               ; lp_off                                                                                                                                                                                                                                 ;
;             -- xrx_path_uc_pcie_sw                            ; uc_pcie_gen1                                                                                                                                                                                                                           ;
;             -- VCCR_GXB(mV)                                   ; 950                                                                                                                                                                                                                                    ;
;     -- HSSI PMA RX DFE                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_dfe.inst_twentynm_hssi_pma_rx_dfe                             ;
;             -- Location                                       ; HSSIPMARXDFE_1C2                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- dft_en                                         ; dft_disable                                                                                                                                                                                                                            ;
;             -- pdb                                            ; dfe_enable                                                                                                                                                                                                                             ;
;             -- pdb_fixedtap                                   ; fixtap_dfe_powerdown                                                                                                                                                                                                                   ;
;             -- pdb_floattap                                   ; floattap_dfe_powerdown                                                                                                                                                                                                                 ;
;             -- pdb_fxtap4t7                                   ; fxtap4t7_powerdown                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- sel_fltapstep_dec                              ; fltap_step_no_dec                                                                                                                                                                                                                      ;
;             -- sel_fltapstep_inc                              ; fltap_step_no_inc                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_dec                              ; fxtap_step_no_dec                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_inc                              ; fxtap_step_no_inc                                                                                                                                                                                                                      ;
;             -- sel_oc_en                                      ; off_canc_disable                                                                                                                                                                                                                       ;
;             -- sel_probe_tstmx                                ; probe_tstmx_none                                                                                                                                                                                                                       ;
;     -- HSSI PMA RX ODI                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_odi.inst_twentynm_hssi_pma_rx_odi                             ;
;             -- Location                                       ; HSSIPMARXODI_1C2                                                                                                                                                                                                                       ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- step_ctrl_sel                                  ; dprio_mode                                                                                                                                                                                                                             ;
;     -- HSSI PMA RX DESER                                      ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser                         ;
;             -- Location                                       ; HSSIPMARXDESER_1C2                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- clkdiv_source                                  ; vco_bypass_normal                                                                                                                                                                                                                      ;
;             -- clkdivrx_user_mode                             ; clkdivrx_user_disabled                                                                                                                                                                                                                 ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- deser_factor                                   ; 40                                                                                                                                                                                                                                     ;
;             -- deser_powerdown                                ; deser_power_up                                                                                                                                                                                                                         ;
;             -- sdclk_enable                                   ; false                                                                                                                                                                                                                                  ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                               ;
;             -- pcie_gen_bitwidth                              ; pcie_gen3_32b                                                                                                                                                                                                                          ;
;     -- HSSI PMA RX SD                                         ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_sd.inst_twentynm_hssi_pma_rx_sd                               ;
;             -- Location                                       ; HSSIPMARXSD_1C2                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- sd_output_off                                  ; 1                                                                                                                                                                                                                                      ;
;             -- sd_output_on                                   ; 15                                                                                                                                                                                                                                     ;
;             -- sd_pdb                                         ; sd_off                                                                                                                                                                                                                                 ;
;             -- sd_threshold                                   ; sdlv_3                                                                                                                                                                                                                                 ;
;     -- HSSI PMA ADAPTATION                                    ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_adaptation.inst_twentynm_hssi_pma_adaptation                     ;
;             -- Location                                       ; HSSIPMAADAPTATION_1C2                                                                                                                                                                                                                  ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- adp_1s_ctle_bypass                             ; radp_1s_ctle_bypass_1                                                                                                                                                                                                                  ;
;             -- adp_4s_ctle_bypass                             ; radp_4s_ctle_bypass_1                                                                                                                                                                                                                  ;
;             -- adp_ctle_acgain_4s                             ; radp_ctle_acgain_4s_1                                                                                                                                                                                                                  ;
;             -- adp_ctle_en                                    ; radp_ctle_disable                                                                                                                                                                                                                      ;
;             -- adp_dfe_fltap_bypass                           ; radp_dfe_fltap_bypass_1                                                                                                                                                                                                                ;
;             -- adp_dfe_fltap_en                               ; radp_dfe_fltap_disable                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap8                                 ; radp_dfe_fxtap8_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap9                                 ; radp_dfe_fxtap9_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap10                                ; radp_dfe_fxtap10_0                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap11                                ; radp_dfe_fxtap11_0                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap_bypass                           ; radp_dfe_fxtap_bypass_1                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap_en                               ; radp_dfe_fxtap_disable                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap_hold_en                          ; radp_dfe_fxtap_not_held                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap1                                 ; radp_dfe_fxtap1_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap2                                 ; radp_dfe_fxtap2_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap3                                 ; radp_dfe_fxtap3_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap4                                 ; radp_dfe_fxtap4_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap5                                 ; radp_dfe_fxtap5_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap6                                 ; radp_dfe_fxtap6_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap7                                 ; radp_dfe_fxtap7_0                                                                                                                                                                                                                      ;
;             -- adp_vga_bypass                                 ; radp_vga_bypass_1                                                                                                                                                                                                                      ;
;             -- adp_vga_en                                     ; radp_vga_disable                                                                                                                                                                                                                       ;
;             -- adp_vga_sel                                    ; radp_vga_sel_2                                                                                                                                                                                                                         ;
;             -- adp_vref_bypass                                ; radp_vref_bypass_1                                                                                                                                                                                                                     ;
;             -- adp_vref_en                                    ; radp_vref_disable                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- adp_ctle_adapt_cycle_window                    ; radp_ctle_adapt_cycle_window_7                                                                                                                                                                                                         ;
;             -- odi_dfe_spec_en                                ; rodi_dfe_spec_en_0                                                                                                                                                                                                                     ;
;             -- adp_ctle_eqz_1s_sel                            ; radp_ctle_eqz_1s_sel_3                                                                                                                                                                                                                 ;
;             -- adp_mode                                       ; radp_mode_8                                                                                                                                                                                                                            ;
;     -- HSSI RX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pcs_pma_interface.inst_twentynm_hssi_rx_pcs_pma_interface         ;
;             -- Location                                       ; HSSIRXPCSPMAINTERFACE_1C2                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- block_sel                                      ; ten_g_pcs                                                                                                                                                                                                                              ;
;             -- channel_operation_mode                         ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- clkslip_sel                                    ; pld                                                                                                                                                                                                                                    ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                                ;
;             -- master_clk_sel                                 ; master_rx_pma_clk                                                                                                                                                                                                                      ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                                       ;
;             -- pma_dw_rx                                      ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                           ;
;             -- prbs_ver                                       ; prbs_off                                                                                                                                                                                                                               ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                              ;
;             -- prot_mode_rx                                   ; teng_basic_mode_rx                                                                                                                                                                                                                     ;
;             -- rx_dyn_polarity_inversion                      ; rx_dyn_polinv_dis                                                                                                                                                                                                                      ;
;             -- rx_lpbk_en                                     ; lpbk_dis                                                                                                                                                                                                                               ;
;             -- rx_prbs_mask                                   ; prbsmask128                                                                                                                                                                                                                            ;
;             -- rx_prbs_mode                                   ; teng_mode                                                                                                                                                                                                                              ;
;             -- rx_signalok_signaldet_sel                      ; sel_sig_det                                                                                                                                                                                                                            ;
;             -- rx_static_polarity_inversion                   ; rx_stat_polinv_dis                                                                                                                                                                                                                     ;
;             -- rx_uhsif_lpbk_en                               ; uhsif_lpbk_dis                                                                                                                                                                                                                         ;
;     -- HSSI RX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface         ;
;             -- Location                                       ; HSSIRXPLDPCSINTERFACE_1C2                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_prot_mode_rx                           ; basic_10gpcs_rx                                                                                                                                                                                                                        ;
;             -- hd_chnl_ctrl_plane_bonding_rx                  ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_chnl_pma_dw_rx                              ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_chnl_pld_fifo_mode_rx                       ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_chnl_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_chnl_low_latency_en_rx                      ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                                 ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                                 ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                                     ;
;             -- hd_chnl_pma_rx_clk_hz                          ; 250000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_rx_clk_hz                          ; 250000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_fref_clk_hz                            ; 100000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_clklow_clk_hz                          ; 100000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                                      ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_fifo_prot_mode_rx                           ; teng_mode_rx                                                                                                                                                                                                                           ;
;             -- hd_fifo_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_10g_pma_dw_rx                               ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_10g_fifo_mode_rx                            ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_10g_prot_mode_rx                            ; basic_mode_rx                                                                                                                                                                                                                          ;
;             -- hd_10g_ctrl_plane_bonding_rx                   ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_10g_low_latency_en_rx                       ; disable                                                                                                                                                                                                                                ;
;             -- hd_10g_shared_fifo_width_rx                    ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_10g_test_bus_mode                           ; rx                                                                                                                                                                                                                                     ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                                ;
;             -- hd_8g_prot_mode_rx                             ; disabled_prot_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_8g_ctrl_plane_bonding_rx                    ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_8g_pma_dw_rx                                ; pma_10b_rx                                                                                                                                                                                                                             ;
;             -- hd_8g_fifo_mode_rx                             ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                                ;
;             -- hd_krfec_prot_mode_rx                          ; disabled_prot_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_krfec_low_latency_en_rx                     ; disable                                                                                                                                                                                                                                ;
;             -- hd_krfec_test_bus_mode                         ; tx                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                                ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                                ;
;             -- hd_pmaif_prot_mode_rx                          ; teng_basic_mode_rx                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_rx                             ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_pldif_prot_mode_rx                          ; teng_pld_fifo_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                                ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- pcs_rx_block_sel                               ; teng                                                                                                                                                                                                                                   ;
;             -- pcs_rx_clk_sel                                 ; pld_rx_clk                                                                                                                                                                                                                             ;
;             -- pcs_rx_hip_clk_en                              ; hip_rx_disable                                                                                                                                                                                                                         ;
;             -- pcs_rx_output_sel                              ; teng_output                                                                                                                                                                                                                            ;
;     -- HSSI 8G RX PCS                                         ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs                               ;
;             -- Location                                       ; HSSI8GRXPCS_1C2                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- byte_deserializer                              ; dis_bds                                                                                                                                                                                                                                ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                                       ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                             ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                                  ;
;             -- eightb_tenb_decoder                            ; en_8b10b_ibm                                                                                                                                                                                                                           ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                ;
;             -- phase_compensation_fifo                        ; low_latency                                                                                                                                                                                                                            ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- rate_match                                     ; dis_rm                                                                                                                                                                                                                                 ;
;     -- HSSI FIFO RX PCS                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_rx_pcs.inst_twentynm_hssi_fifo_rx_pcs                           ;
;             -- Location                                       ; HSSIFIFORXPCS_1C2                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- double_read_mode                               ; double_read_dis                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                              ;
;     -- HSSI PIPE GEN1 2                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_pipe_gen1_2.inst_twentynm_hssi_pipe_gen1_2                           ;
;             -- Location                                       ; HSSIPIPEGEN12_1C2                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- elec_idle_delay_val                            ; 0                                                                                                                                                                                                                                      ;
;             -- error_replace_pad                              ; replace_edb                                                                                                                                                                                                                            ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                ;
;             -- ind_error_reporting                            ; dis_ind_error_reporting                                                                                                                                                                                                                ;
;             -- phystatus_delay_val                            ; 0                                                                                                                                                                                                                                      ;
;             -- phystatus_rst_toggle                           ; dis_phystatus_rst_toggle                                                                                                                                                                                                               ;
;             -- pipe_byte_de_serializer_en                     ; dont_care_bds                                                                                                                                                                                                                          ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- rpre_emph_a_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_b_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_c_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_d_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_e_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_a_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_b_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_c_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_d_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_e_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rx_pipe_enable                                 ; dis_pipe_rx                                                                                                                                                                                                                            ;
;             -- rxdetect_bypass                                ; dis_rxdetect_bypass                                                                                                                                                                                                                    ;
;             -- tx_pipe_enable                                 ; dis_pipe_tx                                                                                                                                                                                                                            ;
;             -- txswing                                        ; dis_txswing                                                                                                                                                                                                                            ;
;     -- HSSI GEN3 RX PCS                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_rx_pcs.inst_twentynm_hssi_gen3_rx_pcs                           ;
;             -- Location                                       ; HSSIGEN3RXPCS_1C2                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- block_sync                                     ; bypass_block_sync                                                                                                                                                                                                                      ;
;             -- block_sync_sm                                  ; disable_blk_sync_sm                                                                                                                                                                                                                    ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                            ;
;             -- rate_match_fifo                                ; bypass_rm_fifo                                                                                                                                                                                                                         ;
;             -- rate_match_fifo_latency                        ; low_latency                                                                                                                                                                                                                            ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                           ;
;             -- rx_b4gb_par_lpbk                               ; b4gb_par_lpbk_dis                                                                                                                                                                                                                      ;
;             -- rx_ins_del_one_skip                            ; ins_del_one_skip_dis                                                                                                                                                                                                                   ;
;             -- rx_num_fixed_pat                               ; 0                                                                                                                                                                                                                                      ;
;             -- rx_test_out_sel                                ; rx_test_out0                                                                                                                                                                                                                           ;
;     -- HSSI 10G RX PCS                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_rx_pcs.inst_twentynm_hssi_10g_rx_pcs                             ;
;             -- Location                                       ; HSSI10GRXPCS_1C2                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- bitslip_mode                                   ; bitslip_dis                                                                                                                                                                                                                            ;
;             -- gb_rx_idwidth                                  ; width_40                                                                                                                                                                                                                               ;
;             -- gb_rx_odwidth                                  ; width_40                                                                                                                                                                                                                               ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; basic_mode                                                                                                                                                                                                                             ;
;             -- rxfifo_mode                                    ; phase_comp                                                                                                                                                                                                                             ;
;     -- HSSI KRFEC RX PCS                                      ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_rx_pcs.inst_twentynm_hssi_krfec_rx_pcs                         ;
;             -- Location                                       ; HSSIKRFECRXPCS_1C2                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- blksync_cor_en                                 ; detect                                                                                                                                                                                                                                 ;
;             -- bypass_gb                                      ; bypass_dis                                                                                                                                                                                                                             ;
;             -- clr_ctrl                                       ; both_enabled                                                                                                                                                                                                                           ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                                    ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                                   ;
;             -- dv_start                                       ; with_blklock                                                                                                                                                                                                                           ;
;             -- err_mark_type                                  ; err_mark_10g                                                                                                                                                                                                                           ;
;             -- error_marking_en                               ; err_mark_dis                                                                                                                                                                                                                           ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- lpbk_mode                                      ; lpbk_dis                                                                                                                                                                                                                               ;
;             -- parity_invalid_enum                            ; 8                                                                                                                                                                                                                                      ;
;             -- parity_valid_num                               ; 4                                                                                                                                                                                                                                      ;
;             -- pipeln_blksync                                 ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_descrm                                  ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errcorrect                              ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_ind                             ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_errtrap_lfsr                            ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_loc                             ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_pat                             ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_gearbox                                 ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_syndrm                                  ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_trans_dec                               ; disable                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                           ;
;             -- receive_order                                  ; receive_lsb                                                                                                                                                                                                                            ;
;             -- rx_testbus_sel                                 ; overall                                                                                                                                                                                                                                ;
;             -- signal_ok_en                                   ; sig_ok_en                                                                                                                                                                                                                              ;
;     -- HSSI COMMON PCS PMA INTERFACE                          ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface ;
;             -- Location                                       ; HSSICOMMONPCSPMAINTERFACE_1C2                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- asn_clk_enable                                 ; false                                                                                                                                                                                                                                  ;
;             -- asn_enable                                     ; dis_asn                                                                                                                                                                                                                                ;
;             -- block_sel                                      ; eight_g_pcs                                                                                                                                                                                                                            ;
;             -- bypass_early_eios                              ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pcie_switch                             ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pma_ltr                                 ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pma_sw_done                             ; false                                                                                                                                                                                                                                  ;
;             -- bypass_ppm_lock                                ; false                                                                                                                                                                                                                                  ;
;             -- bypass_send_syncp_fbkp                         ; true                                                                                                                                                                                                                                   ;
;             -- bypass_txdetectrx                              ; true                                                                                                                                                                                                                                   ;
;             -- cdr_control                                    ; dis_cdr_ctrl                                                                                                                                                                                                                           ;
;             -- cid_enable                                     ; dis_cid_mode                                                                                                                                                                                                                           ;
;             -- cp_cons_sel                                    ; cp_cons_master                                                                                                                                                                                                                         ;
;             -- cp_dwn_mstr                                    ; true                                                                                                                                                                                                                                   ;
;             -- cp_up_mstr                                     ; true                                                                                                                                                                                                                                   ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                             ;
;             -- data_mask_count                                ; 0                                                                                                                                                                                                                                      ;
;             -- data_mask_count_multi                          ; 0                                                                                                                                                                                                                                      ;
;             -- early_eios_counter                             ; 0                                                                                                                                                                                                                                      ;
;             -- free_run_clk_enable                            ; false                                                                                                                                                                                                                                  ;
;             -- ignore_sigdet_g23                              ; false                                                                                                                                                                                                                                  ;
;             -- pc_en_counter                                  ; 0                                                                                                                                                                                                                                      ;
;             -- pc_rst_counter                                 ; 0                                                                                                                                                                                                                                      ;
;             -- pcie_hip_mode                                  ; hip_disable                                                                                                                                                                                                                            ;
;             -- ph_fifo_reg_mode                               ; phfifo_reg_mode_dis                                                                                                                                                                                                                    ;
;             -- phfifo_flush_wait                              ; 0                                                                                                                                                                                                                                      ;
;             -- pipe_if_g3pcs                                  ; pipe_if_8gpcs                                                                                                                                                                                                                          ;
;             -- pma_done_counter                               ; 0                                                                                                                                                                                                                                      ;
;             -- ppm_cnt_rst                                    ; ppm_cnt_rst_dis                                                                                                                                                                                                                        ;
;             -- ppm_deassert_early                             ; deassert_early_dis                                                                                                                                                                                                                     ;
;             -- ppm_gen1_2_cnt                                 ; cnt_32k                                                                                                                                                                                                                                ;
;             -- ppm_post_eidle_delay                           ; cnt_200_cycles                                                                                                                                                                                                                         ;
;             -- ppmsel                                         ; ppmsel_1000                                                                                                                                                                                                                            ;
;             -- prot_mode                                      ; other_protocols                                                                                                                                                                                                                        ;
;             -- rxvalid_mask                                   ; rxvalid_mask_dis                                                                                                                                                                                                                       ;
;             -- sigdet_wait_counter                            ; 0                                                                                                                                                                                                                                      ;
;             -- sigdet_wait_counter_multi                      ; 0                                                                                                                                                                                                                                      ;
;             -- sim_mode                                       ; disable                                                                                                                                                                                                                                ;
;             -- spd_chg_rst_wait_cnt_en                        ; false                                                                                                                                                                                                                                  ;
;             -- testout_sel                                    ; asn_test                                                                                                                                                                                                                               ;
;             -- wait_clk_on_off_timer                          ; 0                                                                                                                                                                                                                                      ;
;             -- wait_pipe_synchronizing                        ; 0                                                                                                                                                                                                                                      ;
;             -- wait_send_syncp_fbkp                           ; 0                                                                                                                                                                                                                                      ;
;     -- HSSI COMMON PLD PCS INTERFACE                          ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface ;
;             -- Location                                       ; HSSICOMMONPLDPCSINTERFACE_1C2                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- hrdrstctrl_en                                  ; hrst_dis                                                                                                                                                                                                                               ;
;             -- pcs_testbus_block_sel                          ; pma_if                                                                                                                                                                                                                                 ;
;                                                               ;                                                                                                                                                                                                                                        ;
; rx_serial_data[2]~input                                       ;                                                                                                                                                                                                                                        ;
;     -- Channel Location                                       ; IOIBUF_X0_Y11_N112                                                                                                                                                                                                                     ;
;     -- CMU/CDR PLL                                            ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll                   ;
;             -- Location                                       ; HSSIPMACDRPLL_1C4                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- output_clock_frequency                         ; 5000000000 Hz                                                                                                                                                                                                                          ;
;             -- reference_clock_frequency                      ; 100000000 Hz                                                                                                                                                                                                                           ;
;             -- vco_freq                                       ; 5000000000 Hz                                                                                                                                                                                                                          ;
;             -- bw_sel                                         ; medium                                                                                                                                                                                                                                 ;
;             -- loopback_mode                                  ; loopback_disabled                                                                                                                                                                                                                      ;
;             -- m_counter                                      ; 50                                                                                                                                                                                                                                     ;
;             -- n_counter                                      ; 1                                                                                                                                                                                                                                      ;
;             -- pd_l_counter                                   ; 1                                                                                                                                                                                                                                      ;
;             -- pfd_l_counter                                  ; 1                                                                                                                                                                                                                                      ;
;             -- analog_mode                                    ; user_custom                                                                                                                                                                                                                            ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                               ;
;     -- HSSI PMA RX BUF                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_buf.inst_twentynm_hssi_pma_rx_buf                             ;
;             -- Location                                       ; HSSIPMARXBUF_1C4                                                                                                                                                                                                                       ;
;             -- bypass_eqz_stages_234                          ; bypass_off                                                                                                                                                                                                                             ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- eq_bw_sel                                      ; eq_bw_2                                                                                                                                                                                                                                ;
;             -- input_vcm_sel                                  ; high_vcm                                                                                                                                                                                                                               ;
;             -- offset_cancellation_ctrl                       ; volt_0mv                                                                                                                                                                                                                               ;
;             -- power_mode_rx                                  ; low_power                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- qpi_enable                                     ; non_qpi_mode                                                                                                                                                                                                                           ;
;             -- rx_refclk_divider                              ; bypass_divider                                                                                                                                                                                                                         ;
;             -- rx_sel_bias_source                             ; bias_vcmdrv                                                                                                                                                                                                                            ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                                   ;
;             -- vcm_current_add                                ; vcm_current_1                                                                                                                                                                                                                          ;
;             -- vcm_sel                                        ; vcm_setting_04                                                                                                                                                                                                                         ;
;             -- eq_dc_gain_trim                                ; stg2_gain7                                                                                                                                                                                                                             ;
;             -- one_stage_enable                               ; s1_mode                                                                                                                                                                                                                                ;
;             -- term_tri_enable                                ; disable_tri                                                                                                                                                                                                                            ;
;             -- vga_bandwidth_select                           ; vga_bw_4                                                                                                                                                                                                                               ;
;             -- xrx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                            ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- link                                           ; sr                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- cdrclk_to_cgb                                  ; cdrclk_2cgb_dis                                                                                                                                                                                                                        ;
;             -- diag_lp_en                                     ; dlp_off                                                                                                                                                                                                                                ;
;             -- link_rx                                        ; sr                                                                                                                                                                                                                                     ;
;             -- offset_cal_pd                                  ; eqz1_en                                                                                                                                                                                                                                ;
;             -- offset_pd                                      ; oc_pd                                                                                                                                                                                                                                  ;
;             -- pdb_rx                                         ; normal_rx_on                                                                                                                                                                                                                           ;
;             -- pm_tx_rx_pcie_gen                              ; non_pcie                                                                                                                                                                                                                               ;
;             -- pm_tx_rx_pcie_gen_bitwidth                     ; pcie_gen3_32b                                                                                                                                                                                                                          ;
;             -- pm_tx_rx_cvp_mode                              ; cvp_off                                                                                                                                                                                                                                ;
;             -- pm_tx_rx_testmux_select                        ; setting0                                                                                                                                                                                                                               ;
;             -- xrx_path_jtag_hys                              ; hys_increase_disable                                                                                                                                                                                                                   ;
;             -- xrx_path_jtag_lp                               ; lp_off                                                                                                                                                                                                                                 ;
;             -- xrx_path_uc_pcie_sw                            ; uc_pcie_gen1                                                                                                                                                                                                                           ;
;             -- VCCR_GXB(mV)                                   ; 950                                                                                                                                                                                                                                    ;
;     -- HSSI PMA RX DFE                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_dfe.inst_twentynm_hssi_pma_rx_dfe                             ;
;             -- Location                                       ; HSSIPMARXDFE_1C4                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- dft_en                                         ; dft_disable                                                                                                                                                                                                                            ;
;             -- pdb                                            ; dfe_enable                                                                                                                                                                                                                             ;
;             -- pdb_fixedtap                                   ; fixtap_dfe_powerdown                                                                                                                                                                                                                   ;
;             -- pdb_floattap                                   ; floattap_dfe_powerdown                                                                                                                                                                                                                 ;
;             -- pdb_fxtap4t7                                   ; fxtap4t7_powerdown                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- sel_fltapstep_dec                              ; fltap_step_no_dec                                                                                                                                                                                                                      ;
;             -- sel_fltapstep_inc                              ; fltap_step_no_inc                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_dec                              ; fxtap_step_no_dec                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_inc                              ; fxtap_step_no_inc                                                                                                                                                                                                                      ;
;             -- sel_oc_en                                      ; off_canc_disable                                                                                                                                                                                                                       ;
;             -- sel_probe_tstmx                                ; probe_tstmx_none                                                                                                                                                                                                                       ;
;     -- HSSI PMA RX ODI                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_odi.inst_twentynm_hssi_pma_rx_odi                             ;
;             -- Location                                       ; HSSIPMARXODI_1C4                                                                                                                                                                                                                       ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- step_ctrl_sel                                  ; dprio_mode                                                                                                                                                                                                                             ;
;     -- HSSI PMA RX DESER                                      ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser                         ;
;             -- Location                                       ; HSSIPMARXDESER_1C4                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- clkdiv_source                                  ; vco_bypass_normal                                                                                                                                                                                                                      ;
;             -- clkdivrx_user_mode                             ; clkdivrx_user_disabled                                                                                                                                                                                                                 ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- deser_factor                                   ; 40                                                                                                                                                                                                                                     ;
;             -- deser_powerdown                                ; deser_power_up                                                                                                                                                                                                                         ;
;             -- sdclk_enable                                   ; false                                                                                                                                                                                                                                  ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                               ;
;             -- pcie_gen_bitwidth                              ; pcie_gen3_32b                                                                                                                                                                                                                          ;
;     -- HSSI PMA RX SD                                         ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_sd.inst_twentynm_hssi_pma_rx_sd                               ;
;             -- Location                                       ; HSSIPMARXSD_1C4                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- sd_output_off                                  ; 1                                                                                                                                                                                                                                      ;
;             -- sd_output_on                                   ; 15                                                                                                                                                                                                                                     ;
;             -- sd_pdb                                         ; sd_off                                                                                                                                                                                                                                 ;
;             -- sd_threshold                                   ; sdlv_3                                                                                                                                                                                                                                 ;
;     -- HSSI PMA ADAPTATION                                    ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_adaptation.inst_twentynm_hssi_pma_adaptation                     ;
;             -- Location                                       ; HSSIPMAADAPTATION_1C4                                                                                                                                                                                                                  ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- adp_1s_ctle_bypass                             ; radp_1s_ctle_bypass_1                                                                                                                                                                                                                  ;
;             -- adp_4s_ctle_bypass                             ; radp_4s_ctle_bypass_1                                                                                                                                                                                                                  ;
;             -- adp_ctle_acgain_4s                             ; radp_ctle_acgain_4s_1                                                                                                                                                                                                                  ;
;             -- adp_ctle_en                                    ; radp_ctle_disable                                                                                                                                                                                                                      ;
;             -- adp_dfe_fltap_bypass                           ; radp_dfe_fltap_bypass_1                                                                                                                                                                                                                ;
;             -- adp_dfe_fltap_en                               ; radp_dfe_fltap_disable                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap8                                 ; radp_dfe_fxtap8_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap9                                 ; radp_dfe_fxtap9_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap10                                ; radp_dfe_fxtap10_0                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap11                                ; radp_dfe_fxtap11_0                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap_bypass                           ; radp_dfe_fxtap_bypass_1                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap_en                               ; radp_dfe_fxtap_disable                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap_hold_en                          ; radp_dfe_fxtap_not_held                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap1                                 ; radp_dfe_fxtap1_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap2                                 ; radp_dfe_fxtap2_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap3                                 ; radp_dfe_fxtap3_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap4                                 ; radp_dfe_fxtap4_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap5                                 ; radp_dfe_fxtap5_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap6                                 ; radp_dfe_fxtap6_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap7                                 ; radp_dfe_fxtap7_0                                                                                                                                                                                                                      ;
;             -- adp_vga_bypass                                 ; radp_vga_bypass_1                                                                                                                                                                                                                      ;
;             -- adp_vga_en                                     ; radp_vga_disable                                                                                                                                                                                                                       ;
;             -- adp_vga_sel                                    ; radp_vga_sel_2                                                                                                                                                                                                                         ;
;             -- adp_vref_bypass                                ; radp_vref_bypass_1                                                                                                                                                                                                                     ;
;             -- adp_vref_en                                    ; radp_vref_disable                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- adp_ctle_adapt_cycle_window                    ; radp_ctle_adapt_cycle_window_7                                                                                                                                                                                                         ;
;             -- odi_dfe_spec_en                                ; rodi_dfe_spec_en_0                                                                                                                                                                                                                     ;
;             -- adp_ctle_eqz_1s_sel                            ; radp_ctle_eqz_1s_sel_3                                                                                                                                                                                                                 ;
;             -- adp_mode                                       ; radp_mode_8                                                                                                                                                                                                                            ;
;     -- HSSI RX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pcs_pma_interface.inst_twentynm_hssi_rx_pcs_pma_interface         ;
;             -- Location                                       ; HSSIRXPCSPMAINTERFACE_1C4                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- block_sel                                      ; ten_g_pcs                                                                                                                                                                                                                              ;
;             -- channel_operation_mode                         ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- clkslip_sel                                    ; pld                                                                                                                                                                                                                                    ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                                ;
;             -- master_clk_sel                                 ; master_rx_pma_clk                                                                                                                                                                                                                      ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                                       ;
;             -- pma_dw_rx                                      ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                           ;
;             -- prbs_ver                                       ; prbs_off                                                                                                                                                                                                                               ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                              ;
;             -- prot_mode_rx                                   ; teng_basic_mode_rx                                                                                                                                                                                                                     ;
;             -- rx_dyn_polarity_inversion                      ; rx_dyn_polinv_dis                                                                                                                                                                                                                      ;
;             -- rx_lpbk_en                                     ; lpbk_dis                                                                                                                                                                                                                               ;
;             -- rx_prbs_mask                                   ; prbsmask128                                                                                                                                                                                                                            ;
;             -- rx_prbs_mode                                   ; teng_mode                                                                                                                                                                                                                              ;
;             -- rx_signalok_signaldet_sel                      ; sel_sig_det                                                                                                                                                                                                                            ;
;             -- rx_static_polarity_inversion                   ; rx_stat_polinv_dis                                                                                                                                                                                                                     ;
;             -- rx_uhsif_lpbk_en                               ; uhsif_lpbk_dis                                                                                                                                                                                                                         ;
;     -- HSSI RX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface         ;
;             -- Location                                       ; HSSIRXPLDPCSINTERFACE_1C4                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_prot_mode_rx                           ; basic_10gpcs_rx                                                                                                                                                                                                                        ;
;             -- hd_chnl_ctrl_plane_bonding_rx                  ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_chnl_pma_dw_rx                              ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_chnl_pld_fifo_mode_rx                       ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_chnl_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_chnl_low_latency_en_rx                      ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                                 ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                                 ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                                     ;
;             -- hd_chnl_pma_rx_clk_hz                          ; 250000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_rx_clk_hz                          ; 250000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_fref_clk_hz                            ; 100000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_clklow_clk_hz                          ; 100000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                                      ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_fifo_prot_mode_rx                           ; teng_mode_rx                                                                                                                                                                                                                           ;
;             -- hd_fifo_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_10g_pma_dw_rx                               ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_10g_fifo_mode_rx                            ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_10g_prot_mode_rx                            ; basic_mode_rx                                                                                                                                                                                                                          ;
;             -- hd_10g_ctrl_plane_bonding_rx                   ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_10g_low_latency_en_rx                       ; disable                                                                                                                                                                                                                                ;
;             -- hd_10g_shared_fifo_width_rx                    ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_10g_test_bus_mode                           ; rx                                                                                                                                                                                                                                     ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                                ;
;             -- hd_8g_prot_mode_rx                             ; disabled_prot_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_8g_ctrl_plane_bonding_rx                    ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_8g_pma_dw_rx                                ; pma_10b_rx                                                                                                                                                                                                                             ;
;             -- hd_8g_fifo_mode_rx                             ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                                ;
;             -- hd_krfec_prot_mode_rx                          ; disabled_prot_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_krfec_low_latency_en_rx                     ; disable                                                                                                                                                                                                                                ;
;             -- hd_krfec_test_bus_mode                         ; tx                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                                ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                                ;
;             -- hd_pmaif_prot_mode_rx                          ; teng_basic_mode_rx                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_rx                             ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_pldif_prot_mode_rx                          ; teng_pld_fifo_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                                ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- pcs_rx_block_sel                               ; teng                                                                                                                                                                                                                                   ;
;             -- pcs_rx_clk_sel                                 ; pld_rx_clk                                                                                                                                                                                                                             ;
;             -- pcs_rx_hip_clk_en                              ; hip_rx_disable                                                                                                                                                                                                                         ;
;             -- pcs_rx_output_sel                              ; teng_output                                                                                                                                                                                                                            ;
;     -- HSSI 8G RX PCS                                         ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs                               ;
;             -- Location                                       ; HSSI8GRXPCS_1C4                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- byte_deserializer                              ; dis_bds                                                                                                                                                                                                                                ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                                       ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                             ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                                  ;
;             -- eightb_tenb_decoder                            ; en_8b10b_ibm                                                                                                                                                                                                                           ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                ;
;             -- phase_compensation_fifo                        ; low_latency                                                                                                                                                                                                                            ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- rate_match                                     ; dis_rm                                                                                                                                                                                                                                 ;
;     -- HSSI FIFO RX PCS                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_rx_pcs.inst_twentynm_hssi_fifo_rx_pcs                           ;
;             -- Location                                       ; HSSIFIFORXPCS_1C4                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- double_read_mode                               ; double_read_dis                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                              ;
;     -- HSSI PIPE GEN1 2                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_pipe_gen1_2.inst_twentynm_hssi_pipe_gen1_2                           ;
;             -- Location                                       ; HSSIPIPEGEN12_1C4                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- elec_idle_delay_val                            ; 0                                                                                                                                                                                                                                      ;
;             -- error_replace_pad                              ; replace_edb                                                                                                                                                                                                                            ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                ;
;             -- ind_error_reporting                            ; dis_ind_error_reporting                                                                                                                                                                                                                ;
;             -- phystatus_delay_val                            ; 0                                                                                                                                                                                                                                      ;
;             -- phystatus_rst_toggle                           ; dis_phystatus_rst_toggle                                                                                                                                                                                                               ;
;             -- pipe_byte_de_serializer_en                     ; dont_care_bds                                                                                                                                                                                                                          ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- rpre_emph_a_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_b_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_c_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_d_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_e_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_a_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_b_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_c_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_d_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_e_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rx_pipe_enable                                 ; dis_pipe_rx                                                                                                                                                                                                                            ;
;             -- rxdetect_bypass                                ; dis_rxdetect_bypass                                                                                                                                                                                                                    ;
;             -- tx_pipe_enable                                 ; dis_pipe_tx                                                                                                                                                                                                                            ;
;             -- txswing                                        ; dis_txswing                                                                                                                                                                                                                            ;
;     -- HSSI GEN3 RX PCS                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_rx_pcs.inst_twentynm_hssi_gen3_rx_pcs                           ;
;             -- Location                                       ; HSSIGEN3RXPCS_1C4                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- block_sync                                     ; bypass_block_sync                                                                                                                                                                                                                      ;
;             -- block_sync_sm                                  ; disable_blk_sync_sm                                                                                                                                                                                                                    ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                            ;
;             -- rate_match_fifo                                ; bypass_rm_fifo                                                                                                                                                                                                                         ;
;             -- rate_match_fifo_latency                        ; low_latency                                                                                                                                                                                                                            ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                           ;
;             -- rx_b4gb_par_lpbk                               ; b4gb_par_lpbk_dis                                                                                                                                                                                                                      ;
;             -- rx_ins_del_one_skip                            ; ins_del_one_skip_dis                                                                                                                                                                                                                   ;
;             -- rx_num_fixed_pat                               ; 0                                                                                                                                                                                                                                      ;
;             -- rx_test_out_sel                                ; rx_test_out0                                                                                                                                                                                                                           ;
;     -- HSSI 10G RX PCS                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_rx_pcs.inst_twentynm_hssi_10g_rx_pcs                             ;
;             -- Location                                       ; HSSI10GRXPCS_1C4                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- bitslip_mode                                   ; bitslip_dis                                                                                                                                                                                                                            ;
;             -- gb_rx_idwidth                                  ; width_40                                                                                                                                                                                                                               ;
;             -- gb_rx_odwidth                                  ; width_40                                                                                                                                                                                                                               ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; basic_mode                                                                                                                                                                                                                             ;
;             -- rxfifo_mode                                    ; phase_comp                                                                                                                                                                                                                             ;
;     -- HSSI KRFEC RX PCS                                      ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_rx_pcs.inst_twentynm_hssi_krfec_rx_pcs                         ;
;             -- Location                                       ; HSSIKRFECRXPCS_1C4                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- blksync_cor_en                                 ; detect                                                                                                                                                                                                                                 ;
;             -- bypass_gb                                      ; bypass_dis                                                                                                                                                                                                                             ;
;             -- clr_ctrl                                       ; both_enabled                                                                                                                                                                                                                           ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                                    ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                                   ;
;             -- dv_start                                       ; with_blklock                                                                                                                                                                                                                           ;
;             -- err_mark_type                                  ; err_mark_10g                                                                                                                                                                                                                           ;
;             -- error_marking_en                               ; err_mark_dis                                                                                                                                                                                                                           ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- lpbk_mode                                      ; lpbk_dis                                                                                                                                                                                                                               ;
;             -- parity_invalid_enum                            ; 8                                                                                                                                                                                                                                      ;
;             -- parity_valid_num                               ; 4                                                                                                                                                                                                                                      ;
;             -- pipeln_blksync                                 ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_descrm                                  ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errcorrect                              ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_ind                             ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_errtrap_lfsr                            ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_loc                             ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_pat                             ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_gearbox                                 ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_syndrm                                  ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_trans_dec                               ; disable                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                           ;
;             -- receive_order                                  ; receive_lsb                                                                                                                                                                                                                            ;
;             -- rx_testbus_sel                                 ; overall                                                                                                                                                                                                                                ;
;             -- signal_ok_en                                   ; sig_ok_en                                                                                                                                                                                                                              ;
;     -- HSSI COMMON PCS PMA INTERFACE                          ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface ;
;             -- Location                                       ; HSSICOMMONPCSPMAINTERFACE_1C4                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- asn_clk_enable                                 ; false                                                                                                                                                                                                                                  ;
;             -- asn_enable                                     ; dis_asn                                                                                                                                                                                                                                ;
;             -- block_sel                                      ; eight_g_pcs                                                                                                                                                                                                                            ;
;             -- bypass_early_eios                              ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pcie_switch                             ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pma_ltr                                 ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pma_sw_done                             ; false                                                                                                                                                                                                                                  ;
;             -- bypass_ppm_lock                                ; false                                                                                                                                                                                                                                  ;
;             -- bypass_send_syncp_fbkp                         ; true                                                                                                                                                                                                                                   ;
;             -- bypass_txdetectrx                              ; true                                                                                                                                                                                                                                   ;
;             -- cdr_control                                    ; dis_cdr_ctrl                                                                                                                                                                                                                           ;
;             -- cid_enable                                     ; dis_cid_mode                                                                                                                                                                                                                           ;
;             -- cp_cons_sel                                    ; cp_cons_master                                                                                                                                                                                                                         ;
;             -- cp_dwn_mstr                                    ; true                                                                                                                                                                                                                                   ;
;             -- cp_up_mstr                                     ; true                                                                                                                                                                                                                                   ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                             ;
;             -- data_mask_count                                ; 0                                                                                                                                                                                                                                      ;
;             -- data_mask_count_multi                          ; 0                                                                                                                                                                                                                                      ;
;             -- early_eios_counter                             ; 0                                                                                                                                                                                                                                      ;
;             -- free_run_clk_enable                            ; false                                                                                                                                                                                                                                  ;
;             -- ignore_sigdet_g23                              ; false                                                                                                                                                                                                                                  ;
;             -- pc_en_counter                                  ; 0                                                                                                                                                                                                                                      ;
;             -- pc_rst_counter                                 ; 0                                                                                                                                                                                                                                      ;
;             -- pcie_hip_mode                                  ; hip_disable                                                                                                                                                                                                                            ;
;             -- ph_fifo_reg_mode                               ; phfifo_reg_mode_dis                                                                                                                                                                                                                    ;
;             -- phfifo_flush_wait                              ; 0                                                                                                                                                                                                                                      ;
;             -- pipe_if_g3pcs                                  ; pipe_if_8gpcs                                                                                                                                                                                                                          ;
;             -- pma_done_counter                               ; 0                                                                                                                                                                                                                                      ;
;             -- ppm_cnt_rst                                    ; ppm_cnt_rst_dis                                                                                                                                                                                                                        ;
;             -- ppm_deassert_early                             ; deassert_early_dis                                                                                                                                                                                                                     ;
;             -- ppm_gen1_2_cnt                                 ; cnt_32k                                                                                                                                                                                                                                ;
;             -- ppm_post_eidle_delay                           ; cnt_200_cycles                                                                                                                                                                                                                         ;
;             -- ppmsel                                         ; ppmsel_1000                                                                                                                                                                                                                            ;
;             -- prot_mode                                      ; other_protocols                                                                                                                                                                                                                        ;
;             -- rxvalid_mask                                   ; rxvalid_mask_dis                                                                                                                                                                                                                       ;
;             -- sigdet_wait_counter                            ; 0                                                                                                                                                                                                                                      ;
;             -- sigdet_wait_counter_multi                      ; 0                                                                                                                                                                                                                                      ;
;             -- sim_mode                                       ; disable                                                                                                                                                                                                                                ;
;             -- spd_chg_rst_wait_cnt_en                        ; false                                                                                                                                                                                                                                  ;
;             -- testout_sel                                    ; asn_test                                                                                                                                                                                                                               ;
;             -- wait_clk_on_off_timer                          ; 0                                                                                                                                                                                                                                      ;
;             -- wait_pipe_synchronizing                        ; 0                                                                                                                                                                                                                                      ;
;             -- wait_send_syncp_fbkp                           ; 0                                                                                                                                                                                                                                      ;
;     -- HSSI COMMON PLD PCS INTERFACE                          ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface ;
;             -- Location                                       ; HSSICOMMONPLDPCSINTERFACE_1C4                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- hrdrstctrl_en                                  ; hrst_dis                                                                                                                                                                                                                               ;
;             -- pcs_testbus_block_sel                          ; pma_if                                                                                                                                                                                                                                 ;
;                                                               ;                                                                                                                                                                                                                                        ;
; rx_serial_data[3]~input                                       ;                                                                                                                                                                                                                                        ;
;     -- Channel Location                                       ; IOIBUF_X0_Y10_N112                                                                                                                                                                                                                     ;
;     -- CMU/CDR PLL                                            ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_channel_pll.inst_twentynm_hssi_pma_channel_pll                   ;
;             -- Location                                       ; HSSIPMACDRPLL_1C3                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- output_clock_frequency                         ; 5000000000 Hz                                                                                                                                                                                                                          ;
;             -- reference_clock_frequency                      ; 100000000 Hz                                                                                                                                                                                                                           ;
;             -- vco_freq                                       ; 5000000000 Hz                                                                                                                                                                                                                          ;
;             -- bw_sel                                         ; medium                                                                                                                                                                                                                                 ;
;             -- loopback_mode                                  ; loopback_disabled                                                                                                                                                                                                                      ;
;             -- m_counter                                      ; 50                                                                                                                                                                                                                                     ;
;             -- n_counter                                      ; 1                                                                                                                                                                                                                                      ;
;             -- pd_l_counter                                   ; 1                                                                                                                                                                                                                                      ;
;             -- pfd_l_counter                                  ; 1                                                                                                                                                                                                                                      ;
;             -- analog_mode                                    ; user_custom                                                                                                                                                                                                                            ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                               ;
;     -- HSSI PMA RX BUF                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_buf.inst_twentynm_hssi_pma_rx_buf                             ;
;             -- Location                                       ; HSSIPMARXBUF_1C3                                                                                                                                                                                                                       ;
;             -- bypass_eqz_stages_234                          ; bypass_off                                                                                                                                                                                                                             ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- eq_bw_sel                                      ; eq_bw_2                                                                                                                                                                                                                                ;
;             -- input_vcm_sel                                  ; high_vcm                                                                                                                                                                                                                               ;
;             -- offset_cancellation_ctrl                       ; volt_0mv                                                                                                                                                                                                                               ;
;             -- power_mode_rx                                  ; low_power                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- qpi_enable                                     ; non_qpi_mode                                                                                                                                                                                                                           ;
;             -- rx_refclk_divider                              ; bypass_divider                                                                                                                                                                                                                         ;
;             -- rx_sel_bias_source                             ; bias_vcmdrv                                                                                                                                                                                                                            ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                                   ;
;             -- vcm_current_add                                ; vcm_current_1                                                                                                                                                                                                                          ;
;             -- vcm_sel                                        ; vcm_setting_04                                                                                                                                                                                                                         ;
;             -- eq_dc_gain_trim                                ; stg2_gain7                                                                                                                                                                                                                             ;
;             -- one_stage_enable                               ; s1_mode                                                                                                                                                                                                                                ;
;             -- term_tri_enable                                ; disable_tri                                                                                                                                                                                                                            ;
;             -- vga_bandwidth_select                           ; vga_bw_4                                                                                                                                                                                                                               ;
;             -- xrx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                            ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- link                                           ; sr                                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- cdrclk_to_cgb                                  ; cdrclk_2cgb_dis                                                                                                                                                                                                                        ;
;             -- diag_lp_en                                     ; dlp_off                                                                                                                                                                                                                                ;
;             -- link_rx                                        ; sr                                                                                                                                                                                                                                     ;
;             -- offset_cal_pd                                  ; eqz1_en                                                                                                                                                                                                                                ;
;             -- offset_pd                                      ; oc_pd                                                                                                                                                                                                                                  ;
;             -- pdb_rx                                         ; normal_rx_on                                                                                                                                                                                                                           ;
;             -- pm_tx_rx_pcie_gen                              ; non_pcie                                                                                                                                                                                                                               ;
;             -- pm_tx_rx_pcie_gen_bitwidth                     ; pcie_gen3_32b                                                                                                                                                                                                                          ;
;             -- pm_tx_rx_cvp_mode                              ; cvp_off                                                                                                                                                                                                                                ;
;             -- pm_tx_rx_testmux_select                        ; setting0                                                                                                                                                                                                                               ;
;             -- xrx_path_jtag_hys                              ; hys_increase_disable                                                                                                                                                                                                                   ;
;             -- xrx_path_jtag_lp                               ; lp_off                                                                                                                                                                                                                                 ;
;             -- xrx_path_uc_pcie_sw                            ; uc_pcie_gen1                                                                                                                                                                                                                           ;
;             -- VCCR_GXB(mV)                                   ; 950                                                                                                                                                                                                                                    ;
;     -- HSSI PMA RX DFE                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_dfe.inst_twentynm_hssi_pma_rx_dfe                             ;
;             -- Location                                       ; HSSIPMARXDFE_1C3                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- dft_en                                         ; dft_disable                                                                                                                                                                                                                            ;
;             -- pdb                                            ; dfe_enable                                                                                                                                                                                                                             ;
;             -- pdb_fixedtap                                   ; fixtap_dfe_powerdown                                                                                                                                                                                                                   ;
;             -- pdb_floattap                                   ; floattap_dfe_powerdown                                                                                                                                                                                                                 ;
;             -- pdb_fxtap4t7                                   ; fxtap4t7_powerdown                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- sel_fltapstep_dec                              ; fltap_step_no_dec                                                                                                                                                                                                                      ;
;             -- sel_fltapstep_inc                              ; fltap_step_no_inc                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_dec                              ; fxtap_step_no_dec                                                                                                                                                                                                                      ;
;             -- sel_fxtapstep_inc                              ; fxtap_step_no_inc                                                                                                                                                                                                                      ;
;             -- sel_oc_en                                      ; off_canc_disable                                                                                                                                                                                                                       ;
;             -- sel_probe_tstmx                                ; probe_tstmx_none                                                                                                                                                                                                                       ;
;     -- HSSI PMA RX ODI                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_odi.inst_twentynm_hssi_pma_rx_odi                             ;
;             -- Location                                       ; HSSIPMARXODI_1C3                                                                                                                                                                                                                       ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- step_ctrl_sel                                  ; dprio_mode                                                                                                                                                                                                                             ;
;     -- HSSI PMA RX DESER                                      ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser                         ;
;             -- Location                                       ; HSSIPMARXDESER_1C3                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- clkdiv_source                                  ; vco_bypass_normal                                                                                                                                                                                                                      ;
;             -- clkdivrx_user_mode                             ; clkdivrx_user_disabled                                                                                                                                                                                                                 ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- deser_factor                                   ; 40                                                                                                                                                                                                                                     ;
;             -- deser_powerdown                                ; deser_power_up                                                                                                                                                                                                                         ;
;             -- sdclk_enable                                   ; false                                                                                                                                                                                                                                  ;
;             -- pcie_gen                                       ; non_pcie                                                                                                                                                                                                                               ;
;             -- pcie_gen_bitwidth                              ; pcie_gen3_32b                                                                                                                                                                                                                          ;
;     -- HSSI PMA RX SD                                         ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_sd.inst_twentynm_hssi_pma_rx_sd                               ;
;             -- Location                                       ; HSSIPMARXSD_1C3                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                                     ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                              ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- sd_output_off                                  ; 1                                                                                                                                                                                                                                      ;
;             -- sd_output_on                                   ; 15                                                                                                                                                                                                                                     ;
;             -- sd_pdb                                         ; sd_off                                                                                                                                                                                                                                 ;
;             -- sd_threshold                                   ; sdlv_3                                                                                                                                                                                                                                 ;
;     -- HSSI PMA ADAPTATION                                    ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_adaptation.inst_twentynm_hssi_pma_adaptation                     ;
;             -- Location                                       ; HSSIPMAADAPTATION_1C3                                                                                                                                                                                                                  ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- adp_1s_ctle_bypass                             ; radp_1s_ctle_bypass_1                                                                                                                                                                                                                  ;
;             -- adp_4s_ctle_bypass                             ; radp_4s_ctle_bypass_1                                                                                                                                                                                                                  ;
;             -- adp_ctle_acgain_4s                             ; radp_ctle_acgain_4s_1                                                                                                                                                                                                                  ;
;             -- adp_ctle_en                                    ; radp_ctle_disable                                                                                                                                                                                                                      ;
;             -- adp_dfe_fltap_bypass                           ; radp_dfe_fltap_bypass_1                                                                                                                                                                                                                ;
;             -- adp_dfe_fltap_en                               ; radp_dfe_fltap_disable                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap8                                 ; radp_dfe_fxtap8_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap9                                 ; radp_dfe_fxtap9_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap10                                ; radp_dfe_fxtap10_0                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap11                                ; radp_dfe_fxtap11_0                                                                                                                                                                                                                     ;
;             -- adp_dfe_fxtap_bypass                           ; radp_dfe_fxtap_bypass_1                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap_en                               ; radp_dfe_fxtap_disable                                                                                                                                                                                                                 ;
;             -- adp_dfe_fxtap_hold_en                          ; radp_dfe_fxtap_not_held                                                                                                                                                                                                                ;
;             -- adp_dfe_fxtap1                                 ; radp_dfe_fxtap1_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap2                                 ; radp_dfe_fxtap2_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap3                                 ; radp_dfe_fxtap3_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap4                                 ; radp_dfe_fxtap4_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap5                                 ; radp_dfe_fxtap5_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap6                                 ; radp_dfe_fxtap6_0                                                                                                                                                                                                                      ;
;             -- adp_dfe_fxtap7                                 ; radp_dfe_fxtap7_0                                                                                                                                                                                                                      ;
;             -- adp_vga_bypass                                 ; radp_vga_bypass_1                                                                                                                                                                                                                      ;
;             -- adp_vga_en                                     ; radp_vga_disable                                                                                                                                                                                                                       ;
;             -- adp_vga_sel                                    ; radp_vga_sel_2                                                                                                                                                                                                                         ;
;             -- adp_vref_bypass                                ; radp_vref_bypass_1                                                                                                                                                                                                                     ;
;             -- adp_vref_en                                    ; radp_vref_disable                                                                                                                                                                                                                      ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_rx                                                                                                                                                                                                                               ;
;             -- adp_ctle_adapt_cycle_window                    ; radp_ctle_adapt_cycle_window_7                                                                                                                                                                                                         ;
;             -- odi_dfe_spec_en                                ; rodi_dfe_spec_en_0                                                                                                                                                                                                                     ;
;             -- adp_ctle_eqz_1s_sel                            ; radp_ctle_eqz_1s_sel_3                                                                                                                                                                                                                 ;
;             -- adp_mode                                       ; radp_mode_8                                                                                                                                                                                                                            ;
;     -- HSSI RX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pcs_pma_interface.inst_twentynm_hssi_rx_pcs_pma_interface         ;
;             -- Location                                       ; HSSIRXPCSPMAINTERFACE_1C3                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- block_sel                                      ; ten_g_pcs                                                                                                                                                                                                                              ;
;             -- channel_operation_mode                         ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- clkslip_sel                                    ; pld                                                                                                                                                                                                                                    ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                                ;
;             -- master_clk_sel                                 ; master_rx_pma_clk                                                                                                                                                                                                                      ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                                       ;
;             -- pma_dw_rx                                      ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                           ;
;             -- prbs_ver                                       ; prbs_off                                                                                                                                                                                                                               ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                              ;
;             -- prot_mode_rx                                   ; teng_basic_mode_rx                                                                                                                                                                                                                     ;
;             -- rx_dyn_polarity_inversion                      ; rx_dyn_polinv_dis                                                                                                                                                                                                                      ;
;             -- rx_lpbk_en                                     ; lpbk_dis                                                                                                                                                                                                                               ;
;             -- rx_prbs_mask                                   ; prbsmask128                                                                                                                                                                                                                            ;
;             -- rx_prbs_mode                                   ; teng_mode                                                                                                                                                                                                                              ;
;             -- rx_signalok_signaldet_sel                      ; sel_sig_det                                                                                                                                                                                                                            ;
;             -- rx_static_polarity_inversion                   ; rx_stat_polinv_dis                                                                                                                                                                                                                     ;
;             -- rx_uhsif_lpbk_en                               ; uhsif_lpbk_dis                                                                                                                                                                                                                         ;
;     -- HSSI RX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_rx_pld_pcs_interface.inst_twentynm_hssi_rx_pld_pcs_interface         ;
;             -- Location                                       ; HSSIRXPLDPCSINTERFACE_1C3                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_prot_mode_rx                           ; basic_10gpcs_rx                                                                                                                                                                                                                        ;
;             -- hd_chnl_ctrl_plane_bonding_rx                  ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_chnl_pma_dw_rx                              ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_chnl_pld_fifo_mode_rx                       ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_chnl_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_chnl_low_latency_en_rx                      ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                                 ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                                ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                                 ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                                     ;
;             -- hd_chnl_pma_rx_clk_hz                          ; 250000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_rx_clk_hz                          ; 250000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_fref_clk_hz                            ; 100000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_clklow_clk_hz                          ; 100000000                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                                      ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_fifo_prot_mode_rx                           ; teng_mode_rx                                                                                                                                                                                                                           ;
;             -- hd_fifo_shared_fifo_width_rx                   ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_10g_pma_dw_rx                               ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_10g_fifo_mode_rx                            ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_10g_prot_mode_rx                            ; basic_mode_rx                                                                                                                                                                                                                          ;
;             -- hd_10g_ctrl_plane_bonding_rx                   ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_10g_low_latency_en_rx                       ; disable                                                                                                                                                                                                                                ;
;             -- hd_10g_shared_fifo_width_rx                    ; single_rx                                                                                                                                                                                                                              ;
;             -- hd_10g_test_bus_mode                           ; rx                                                                                                                                                                                                                                     ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                                ;
;             -- hd_8g_prot_mode_rx                             ; disabled_prot_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                                ;
;             -- hd_8g_ctrl_plane_bonding_rx                    ; individual_rx                                                                                                                                                                                                                          ;
;             -- hd_8g_pma_dw_rx                                ; pma_10b_rx                                                                                                                                                                                                                             ;
;             -- hd_8g_fifo_mode_rx                             ; fifo_rx                                                                                                                                                                                                                                ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                                ;
;             -- hd_krfec_prot_mode_rx                          ; disabled_prot_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_krfec_low_latency_en_rx                     ; disable                                                                                                                                                                                                                                ;
;             -- hd_krfec_test_bus_mode                         ; tx                                                                                                                                                                                                                                     ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                                ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                                      ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                                ;
;             -- hd_pmaif_prot_mode_rx                          ; teng_basic_mode_rx                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_rx                             ; pma_40b_rx                                                                                                                                                                                                                             ;
;             -- hd_pldif_prot_mode_rx                          ; teng_pld_fifo_mode_rx                                                                                                                                                                                                                  ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                                ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                              ;
;             -- pcs_rx_block_sel                               ; teng                                                                                                                                                                                                                                   ;
;             -- pcs_rx_clk_sel                                 ; pld_rx_clk                                                                                                                                                                                                                             ;
;             -- pcs_rx_hip_clk_en                              ; hip_rx_disable                                                                                                                                                                                                                         ;
;             -- pcs_rx_output_sel                              ; teng_output                                                                                                                                                                                                                            ;
;     -- HSSI 8G RX PCS                                         ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_rx_pcs.inst_twentynm_hssi_8g_rx_pcs                               ;
;             -- Location                                       ; HSSI8GRXPCS_1C3                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- byte_deserializer                              ; dis_bds                                                                                                                                                                                                                                ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                                       ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                             ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                                  ;
;             -- eightb_tenb_decoder                            ; en_8b10b_ibm                                                                                                                                                                                                                           ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                ;
;             -- phase_compensation_fifo                        ; low_latency                                                                                                                                                                                                                            ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- rate_match                                     ; dis_rm                                                                                                                                                                                                                                 ;
;     -- HSSI FIFO RX PCS                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_rx_pcs.inst_twentynm_hssi_fifo_rx_pcs                           ;
;             -- Location                                       ; HSSIFIFORXPCS_1C3                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- double_read_mode                               ; double_read_dis                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                              ;
;     -- HSSI PIPE GEN1 2                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_pipe_gen1_2.inst_twentynm_hssi_pipe_gen1_2                           ;
;             -- Location                                       ; HSSIPIPEGEN12_1C3                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- elec_idle_delay_val                            ; 0                                                                                                                                                                                                                                      ;
;             -- error_replace_pad                              ; replace_edb                                                                                                                                                                                                                            ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                                ;
;             -- ind_error_reporting                            ; dis_ind_error_reporting                                                                                                                                                                                                                ;
;             -- phystatus_delay_val                            ; 0                                                                                                                                                                                                                                      ;
;             -- phystatus_rst_toggle                           ; dis_phystatus_rst_toggle                                                                                                                                                                                                               ;
;             -- pipe_byte_de_serializer_en                     ; dont_care_bds                                                                                                                                                                                                                          ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                                     ;
;             -- rpre_emph_a_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_b_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_c_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_d_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rpre_emph_e_val                                ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_a_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_b_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_c_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_d_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rvod_sel_e_val                                 ; 0                                                                                                                                                                                                                                      ;
;             -- rx_pipe_enable                                 ; dis_pipe_rx                                                                                                                                                                                                                            ;
;             -- rxdetect_bypass                                ; dis_rxdetect_bypass                                                                                                                                                                                                                    ;
;             -- tx_pipe_enable                                 ; dis_pipe_tx                                                                                                                                                                                                                            ;
;             -- txswing                                        ; dis_txswing                                                                                                                                                                                                                            ;
;     -- HSSI GEN3 RX PCS                                       ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_rx_pcs.inst_twentynm_hssi_gen3_rx_pcs                           ;
;             -- Location                                       ; HSSIGEN3RXPCS_1C3                                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- block_sync                                     ; bypass_block_sync                                                                                                                                                                                                                      ;
;             -- block_sync_sm                                  ; disable_blk_sync_sm                                                                                                                                                                                                                    ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                            ;
;             -- rate_match_fifo                                ; bypass_rm_fifo                                                                                                                                                                                                                         ;
;             -- rate_match_fifo_latency                        ; low_latency                                                                                                                                                                                                                            ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                           ;
;             -- rx_b4gb_par_lpbk                               ; b4gb_par_lpbk_dis                                                                                                                                                                                                                      ;
;             -- rx_ins_del_one_skip                            ; ins_del_one_skip_dis                                                                                                                                                                                                                   ;
;             -- rx_num_fixed_pat                               ; 0                                                                                                                                                                                                                                      ;
;             -- rx_test_out_sel                                ; rx_test_out0                                                                                                                                                                                                                           ;
;     -- HSSI 10G RX PCS                                        ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_rx_pcs.inst_twentynm_hssi_10g_rx_pcs                             ;
;             -- Location                                       ; HSSI10GRXPCS_1C3                                                                                                                                                                                                                       ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- bitslip_mode                                   ; bitslip_dis                                                                                                                                                                                                                            ;
;             -- gb_rx_idwidth                                  ; width_40                                                                                                                                                                                                                               ;
;             -- gb_rx_odwidth                                  ; width_40                                                                                                                                                                                                                               ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; basic_mode                                                                                                                                                                                                                             ;
;             -- rxfifo_mode                                    ; phase_comp                                                                                                                                                                                                                             ;
;     -- HSSI KRFEC RX PCS                                      ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_rx_pcs.inst_twentynm_hssi_krfec_rx_pcs                         ;
;             -- Location                                       ; HSSIKRFECRXPCS_1C3                                                                                                                                                                                                                     ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- blksync_cor_en                                 ; detect                                                                                                                                                                                                                                 ;
;             -- bypass_gb                                      ; bypass_dis                                                                                                                                                                                                                             ;
;             -- clr_ctrl                                       ; both_enabled                                                                                                                                                                                                                           ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                                    ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                                   ;
;             -- dv_start                                       ; with_blklock                                                                                                                                                                                                                           ;
;             -- err_mark_type                                  ; err_mark_10g                                                                                                                                                                                                                           ;
;             -- error_marking_en                               ; err_mark_dis                                                                                                                                                                                                                           ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                                ;
;             -- lpbk_mode                                      ; lpbk_dis                                                                                                                                                                                                                               ;
;             -- parity_invalid_enum                            ; 8                                                                                                                                                                                                                                      ;
;             -- parity_valid_num                               ; 4                                                                                                                                                                                                                                      ;
;             -- pipeln_blksync                                 ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_descrm                                  ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errcorrect                              ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_ind                             ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_errtrap_lfsr                            ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_loc                             ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_errtrap_pat                             ; disable                                                                                                                                                                                                                                ;
;             -- pipeln_gearbox                                 ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_syndrm                                  ; enable                                                                                                                                                                                                                                 ;
;             -- pipeln_trans_dec                               ; disable                                                                                                                                                                                                                                ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                           ;
;             -- receive_order                                  ; receive_lsb                                                                                                                                                                                                                            ;
;             -- rx_testbus_sel                                 ; overall                                                                                                                                                                                                                                ;
;             -- signal_ok_en                                   ; sig_ok_en                                                                                                                                                                                                                              ;
;     -- HSSI COMMON PCS PMA INTERFACE                          ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pcs_pma_interface.inst_twentynm_hssi_common_pcs_pma_interface ;
;             -- Location                                       ; HSSICOMMONPCSPMAINTERFACE_1C3                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- asn_clk_enable                                 ; false                                                                                                                                                                                                                                  ;
;             -- asn_enable                                     ; dis_asn                                                                                                                                                                                                                                ;
;             -- block_sel                                      ; eight_g_pcs                                                                                                                                                                                                                            ;
;             -- bypass_early_eios                              ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pcie_switch                             ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pma_ltr                                 ; true                                                                                                                                                                                                                                   ;
;             -- bypass_pma_sw_done                             ; false                                                                                                                                                                                                                                  ;
;             -- bypass_ppm_lock                                ; false                                                                                                                                                                                                                                  ;
;             -- bypass_send_syncp_fbkp                         ; true                                                                                                                                                                                                                                   ;
;             -- bypass_txdetectrx                              ; true                                                                                                                                                                                                                                   ;
;             -- cdr_control                                    ; dis_cdr_ctrl                                                                                                                                                                                                                           ;
;             -- cid_enable                                     ; dis_cid_mode                                                                                                                                                                                                                           ;
;             -- cp_cons_sel                                    ; cp_cons_master                                                                                                                                                                                                                         ;
;             -- cp_dwn_mstr                                    ; true                                                                                                                                                                                                                                   ;
;             -- cp_up_mstr                                     ; true                                                                                                                                                                                                                                   ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                             ;
;             -- data_mask_count                                ; 0                                                                                                                                                                                                                                      ;
;             -- data_mask_count_multi                          ; 0                                                                                                                                                                                                                                      ;
;             -- early_eios_counter                             ; 0                                                                                                                                                                                                                                      ;
;             -- free_run_clk_enable                            ; false                                                                                                                                                                                                                                  ;
;             -- ignore_sigdet_g23                              ; false                                                                                                                                                                                                                                  ;
;             -- pc_en_counter                                  ; 0                                                                                                                                                                                                                                      ;
;             -- pc_rst_counter                                 ; 0                                                                                                                                                                                                                                      ;
;             -- pcie_hip_mode                                  ; hip_disable                                                                                                                                                                                                                            ;
;             -- ph_fifo_reg_mode                               ; phfifo_reg_mode_dis                                                                                                                                                                                                                    ;
;             -- phfifo_flush_wait                              ; 0                                                                                                                                                                                                                                      ;
;             -- pipe_if_g3pcs                                  ; pipe_if_8gpcs                                                                                                                                                                                                                          ;
;             -- pma_done_counter                               ; 0                                                                                                                                                                                                                                      ;
;             -- ppm_cnt_rst                                    ; ppm_cnt_rst_dis                                                                                                                                                                                                                        ;
;             -- ppm_deassert_early                             ; deassert_early_dis                                                                                                                                                                                                                     ;
;             -- ppm_gen1_2_cnt                                 ; cnt_32k                                                                                                                                                                                                                                ;
;             -- ppm_post_eidle_delay                           ; cnt_200_cycles                                                                                                                                                                                                                         ;
;             -- ppmsel                                         ; ppmsel_1000                                                                                                                                                                                                                            ;
;             -- prot_mode                                      ; other_protocols                                                                                                                                                                                                                        ;
;             -- rxvalid_mask                                   ; rxvalid_mask_dis                                                                                                                                                                                                                       ;
;             -- sigdet_wait_counter                            ; 0                                                                                                                                                                                                                                      ;
;             -- sigdet_wait_counter_multi                      ; 0                                                                                                                                                                                                                                      ;
;             -- sim_mode                                       ; disable                                                                                                                                                                                                                                ;
;             -- spd_chg_rst_wait_cnt_en                        ; false                                                                                                                                                                                                                                  ;
;             -- testout_sel                                    ; asn_test                                                                                                                                                                                                                               ;
;             -- wait_clk_on_off_timer                          ; 0                                                                                                                                                                                                                                      ;
;             -- wait_pipe_synchronizing                        ; 0                                                                                                                                                                                                                                      ;
;             -- wait_send_syncp_fbkp                           ; 0                                                                                                                                                                                                                                      ;
;     -- HSSI COMMON PLD PCS INTERFACE                          ;                                                                                                                                                                                                                                        ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                        ;
;             -- Name                                           ; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_common_pld_pcs_interface.inst_twentynm_hssi_common_pld_pcs_interface ;
;             -- Location                                       ; HSSICOMMONPLDPCSINTERFACE_1C3                                                                                                                                                                                                          ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                        ;
;             -- hrdrstctrl_en                                  ; hrst_dis                                                                                                                                                                                                                               ;
;             -- pcs_testbus_block_sel                          ; pma_if                                                                                                                                                                                                                                 ;
;                                                               ;                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI Transmitter Channel                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Block Name                                                    ; Value                                                                                                                                                                                                                          ;
+---------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tx_serial_data[1]~output                                      ;                                                                                                                                                                                                                                ;
;     -- Channel Location                                       ; IOOBUF_X0_Y8_N108                                                                                                                                                                                                              ;
;     -- HSSI PMA TX BUF                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf                     ;
;             -- Location                                       ; HSSIPMATXBUF_1C2                                                                                                                                                                                                               ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                ;
;             -- pre_emp_sign_1st_post_tap                      ; fir_post_1t_neg                                                                                                                                                                                                                ;
;             -- pre_emp_sign_2nd_post_tap                      ; fir_post_2t_neg                                                                                                                                                                                                                ;
;             -- pre_emp_sign_pre_tap_1t                        ; fir_pre_1t_neg                                                                                                                                                                                                                 ;
;             -- pre_emp_sign_pre_tap_2t                        ; fir_pre_2t_neg                                                                                                                                                                                                                 ;
;             -- pre_emp_switching_ctrl_1st_post_tap            ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_2nd_post_tap            ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_1t              ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_2t              ; 0                                                                                                                                                                                                                              ;
;             -- rx_det                                         ; mode_0                                                                                                                                                                                                                         ;
;             -- rx_det_output_sel                              ; rx_det_pcie_out                                                                                                                                                                                                                ;
;             -- rx_det_pdb                                     ; rx_det_off                                                                                                                                                                                                                     ;
;             -- slew_rate_ctrl                                 ; slew_r5                                                                                                                                                                                                                        ;
;             -- term_code                                      ; rterm_code7                                                                                                                                                                                                                    ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                           ;
;             -- user_fir_coeff_ctrl_sel                        ; ram_ctl                                                                                                                                                                                                                        ;
;             -- vod_output_swing_ctrl                          ; 31                                                                                                                                                                                                                             ;
;             -- swing_level                                    ; hv                                                                                                                                                                                                                             ;
;             -- res_cal_local                                  ; non_local                                                                                                                                                                                                                      ;
;             -- low_power_en                                   ; disable                                                                                                                                                                                                                        ;
;             -- compensation_en                                ; enable                                                                                                                                                                                                                         ;
;             -- dcd_detection_en                               ; disable                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                             ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                      ;
;             -- xtx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                    ;
;             -- compensation_driver_en                         ; disable                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- duty_cycle_correction_bandwidth                ; dcc_bw_2                                                                                                                                                                                                                       ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                    ;
;             -- duty_cycle_input_polarity                      ; dcc_input_pos                                                                                                                                                                                                                  ;
;             -- duty_cycle_setting                             ; dcc_t32                                                                                                                                                                                                                        ;
;             -- duty_cycle_setting_aux                         ; dcc2_t32                                                                                                                                                                                                                       ;
;             -- link_tx                                        ; sr                                                                                                                                                                                                                             ;
;             -- lst                                            ; atb_disabled                                                                                                                                                                                                                   ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                       ;
;             -- tx_powerdown                                   ; normal_tx_on                                                                                                                                                                                                                   ;
;             -- uc_skew_cal                                    ; uc_skew_cal_off                                                                                                                                                                                                                ;
;             -- uc_skew_cal_status                             ; uc_skew_cal_notdone                                                                                                                                                                                                            ;
;             -- uc_vcc_setting                                 ; vcc_setting0                                                                                                                                                                                                                   ;
;             -- VCCT_GXB(mV)                                   ; 950                                                                                                                                                                                                                            ;
;     -- HSSI PMA TX SER                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser                     ;
;             -- Location                                       ; HSSIPMATXSER_1C2                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- clk_divtx_deskew                               ; deskew_delay8                                                                                                                                                                                                                  ;
;             -- control_clk_divtx                              ; no_dft_control_clkdivtx                                                                                                                                                                                                        ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                    ;
;             -- ser_clk_divtx_user_sel                         ; divtx_user_off                                                                                                                                                                                                                 ;
;             -- ser_clk_mon                                    ; disable_clk_mon                                                                                                                                                                                                                ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                             ;
;     -- HSSI PMA TX CGB                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb                     ;
;             -- Location                                       ; HSSIPMATXCGB_1C2                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- observe_cgb_clocks                             ; observe_nothing                                                                                                                                                                                                                ;
;             -- bitslip_enable                                 ; disable_bitslip                                                                                                                                                                                                                ;
;             -- bonding_mode                                   ; x1_non_bonded                                                                                                                                                                                                                  ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                ;
;             -- pcie_gen3_bitwidth                             ; pciegen3_wide                                                                                                                                                                                                                  ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                       ;
;             -- scratch0_x1_clock_src                          ; lcpll_bot                                                                                                                                                                                                                      ;
;             -- scratch1_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- scratch2_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- scratch3_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- select_done_master_or_slave                    ; choose_slave_pcie_sw_done                                                                                                                                                                                                      ;
;             -- ser_mode                                       ; forty_bit                                                                                                                                                                                                                      ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                             ;
;             -- vccdreg_output                                 ; vccdreg_nominal                                                                                                                                                                                                                ;
;             -- x1_div_m_sel                                   ; divbypass                                                                                                                                                                                                                      ;
;             -- dprio_cgb_vreg_boost                           ; no_voltage_boost                                                                                                                                                                                                               ;
;     -- HSSI TX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pcs_pma_interface.inst_twentynm_hssi_tx_pcs_pma_interface ;
;             -- Location                                       ; HSSITXPCSPMAINTERFACE_1C2                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- bypass_pma_txelecidle                          ; true                                                                                                                                                                                                                           ;
;             -- channel_operation_mode                         ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                        ;
;             -- master_clk_sel                                 ; master_tx_pma_clk                                                                                                                                                                                                              ;
;             -- pcie_sub_prot_mode_tx                          ; other_prot_mode                                                                                                                                                                                                                ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                               ;
;             -- pma_dw_tx                                      ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- pmagate_en                                     ; pmagate_dis                                                                                                                                                                                                                    ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                   ;
;             -- prbs_gen_pat                                   ; prbs_gen_dis                                                                                                                                                                                                                   ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                      ;
;             -- prot_mode_tx                                   ; teng_basic_mode_tx                                                                                                                                                                                                             ;
;             -- sq_wave_num                                    ; sq_wave_default                                                                                                                                                                                                                ;
;             -- sqwgen_clken                                   ; sqwgen_clk_dis                                                                                                                                                                                                                 ;
;             -- tx_dyn_polarity_inversion                      ; tx_dyn_polinv_dis                                                                                                                                                                                                              ;
;             -- tx_pma_data_sel                                ; ten_g_pcs                                                                                                                                                                                                                      ;
;             -- tx_static_polarity_inversion                   ; tx_stat_polinv_dis                                                                                                                                                                                                             ;
;     -- HSSI TX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface ;
;             -- Location                                       ; HSSITXPLDPCSINTERFACE_1C2                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_prot_mode_tx                           ; basic_10gpcs_tx                                                                                                                                                                                                                ;
;             -- hd_chnl_ctrl_plane_bonding_tx                  ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_chnl_pma_dw_tx                              ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_chnl_pld_fifo_mode_tx                       ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_chnl_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_chnl_low_latency_en_tx                      ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                         ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                         ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                             ;
;             -- hd_chnl_pma_tx_clk_hz                          ; 250000000                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_tx_clk_hz                          ; 250000000                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_uhsif_tx_clk_hz                    ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                              ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_fifo_prot_mode_tx                           ; teng_mode_tx                                                                                                                                                                                                                   ;
;             -- hd_fifo_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_10g_pma_dw_tx                               ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_10g_fifo_mode_tx                            ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_10g_prot_mode_tx                            ; basic_mode_tx                                                                                                                                                                                                                  ;
;             -- hd_10g_ctrl_plane_bonding_tx                   ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_10g_low_latency_en_tx                       ; disable                                                                                                                                                                                                                        ;
;             -- hd_10g_shared_fifo_width_tx                    ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                        ;
;             -- hd_8g_prot_mode_tx                             ; disabled_prot_mode_tx                                                                                                                                                                                                          ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_8g_ctrl_plane_bonding_tx                    ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_8g_pma_dw_tx                                ; pma_10b_tx                                                                                                                                                                                                                     ;
;             -- hd_8g_fifo_mode_tx                             ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                             ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                        ;
;             -- hd_krfec_prot_mode_tx                          ; disabled_prot_mode_tx                                                                                                                                                                                                          ;
;             -- hd_krfec_low_latency_en_tx                     ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_prot_mode_tx                          ; teng_basic_mode_tx                                                                                                                                                                                                             ;
;             -- hd_pmaif_ctrl_plane_bonding                    ; individual                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_tx                             ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_pldif_prot_mode_tx                          ; teng_pld_fifo_mode_tx                                                                                                                                                                                                          ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                        ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- pcs_tx_clk_source                              ; teng                                                                                                                                                                                                                           ;
;             -- pcs_tx_data_source                             ; hip_disable                                                                                                                                                                                                                    ;
;             -- pcs_tx_output_sel                              ; teng_output                                                                                                                                                                                                                    ;
;     -- HSSI 8G TX PCS                                         ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs                       ;
;             -- Location                                       ; HSSI8GTXPCS_1C2                                                                                                                                                                                                                ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- byte_serializer                                ; dis_bs                                                                                                                                                                                                                         ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                               ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                     ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                          ;
;             -- eightb_tenb_encoder                            ; en_8b10b_ibm                                                                                                                                                                                                                   ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                        ;
;             -- pcs_bypass                                     ; dis_pcs_bypass                                                                                                                                                                                                                 ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                             ;
;             -- tx_bitslip                                     ; dis_tx_bitslip                                                                                                                                                                                                                 ;
;     -- HSSI FIFO TX PCS                                       ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_tx_pcs.inst_twentynm_hssi_fifo_tx_pcs                   ;
;             -- Location                                       ; HSSIFIFOTXPCS_1C2                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- double_write_mode                              ; double_write_dis                                                                                                                                                                                                               ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                      ;
;     -- HSSI GEN3 TX PCS                                       ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_tx_pcs.inst_twentynm_hssi_gen3_tx_pcs                   ;
;             -- Location                                       ; HSSIGEN3TXPCS_1C2                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                    ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                   ;
;             -- tx_bitslip                                     ; 0                                                                                                                                                                                                                              ;
;             -- tx_gbox_byp                                    ; bypass_gbox                                                                                                                                                                                                                    ;
;     -- HSSI 10G TX PCS                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_tx_pcs.inst_twentynm_hssi_10g_tx_pcs                     ;
;             -- Location                                       ; HSSI10GTXPCS_1C2                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- bitslip_en                                     ; bitslip_dis                                                                                                                                                                                                                    ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                     ;
;             -- gb_tx_idwidth                                  ; width_40                                                                                                                                                                                                                       ;
;             -- gb_tx_odwidth                                  ; width_40                                                                                                                                                                                                                       ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_mode                                                                                                                                                                                                                     ;
;             -- txfifo_mode                                    ; phase_comp                                                                                                                                                                                                                     ;
;     -- HSSI KRFEC TX PCS                                      ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_tx_pcs.inst_twentynm_hssi_krfec_tx_pcs                 ;
;             -- Location                                       ; HSSIKRFECTXPCS_1C2                                                                                                                                                                                                             ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- burst_err                                      ; burst_err_dis                                                                                                                                                                                                                  ;
;             -- burst_err_len                                  ; burst_err_len1                                                                                                                                                                                                                 ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                            ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                           ;
;             -- enc_frame_query                                ; enc_query_dis                                                                                                                                                                                                                  ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- pipeln_encoder                                 ; enable                                                                                                                                                                                                                         ;
;             -- pipeln_scrambler                               ; enable                                                                                                                                                                                                                         ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                   ;
;             -- transcode_err                                  ; trans_err_dis                                                                                                                                                                                                                  ;
;             -- transmit_order                                 ; transmit_lsb                                                                                                                                                                                                                   ;
;             -- tx_testbus_sel                                 ; overall                                                                                                                                                                                                                        ;
;                                                               ;                                                                                                                                                                                                                                ;
; tx_serial_data[2]~output                                      ;                                                                                                                                                                                                                                ;
;     -- Channel Location                                       ; IOOBUF_X0_Y11_N108                                                                                                                                                                                                             ;
;     -- HSSI PMA TX BUF                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf                     ;
;             -- Location                                       ; HSSIPMATXBUF_1C4                                                                                                                                                                                                               ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                ;
;             -- pre_emp_sign_1st_post_tap                      ; fir_post_1t_neg                                                                                                                                                                                                                ;
;             -- pre_emp_sign_2nd_post_tap                      ; fir_post_2t_neg                                                                                                                                                                                                                ;
;             -- pre_emp_sign_pre_tap_1t                        ; fir_pre_1t_neg                                                                                                                                                                                                                 ;
;             -- pre_emp_sign_pre_tap_2t                        ; fir_pre_2t_neg                                                                                                                                                                                                                 ;
;             -- pre_emp_switching_ctrl_1st_post_tap            ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_2nd_post_tap            ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_1t              ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_2t              ; 0                                                                                                                                                                                                                              ;
;             -- rx_det                                         ; mode_0                                                                                                                                                                                                                         ;
;             -- rx_det_output_sel                              ; rx_det_pcie_out                                                                                                                                                                                                                ;
;             -- rx_det_pdb                                     ; rx_det_off                                                                                                                                                                                                                     ;
;             -- slew_rate_ctrl                                 ; slew_r5                                                                                                                                                                                                                        ;
;             -- term_code                                      ; rterm_code7                                                                                                                                                                                                                    ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                           ;
;             -- user_fir_coeff_ctrl_sel                        ; ram_ctl                                                                                                                                                                                                                        ;
;             -- vod_output_swing_ctrl                          ; 31                                                                                                                                                                                                                             ;
;             -- swing_level                                    ; hv                                                                                                                                                                                                                             ;
;             -- res_cal_local                                  ; non_local                                                                                                                                                                                                                      ;
;             -- low_power_en                                   ; disable                                                                                                                                                                                                                        ;
;             -- compensation_en                                ; enable                                                                                                                                                                                                                         ;
;             -- dcd_detection_en                               ; disable                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                             ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                      ;
;             -- xtx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                    ;
;             -- compensation_driver_en                         ; disable                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- duty_cycle_correction_bandwidth                ; dcc_bw_2                                                                                                                                                                                                                       ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                    ;
;             -- duty_cycle_input_polarity                      ; dcc_input_pos                                                                                                                                                                                                                  ;
;             -- duty_cycle_setting                             ; dcc_t32                                                                                                                                                                                                                        ;
;             -- duty_cycle_setting_aux                         ; dcc2_t32                                                                                                                                                                                                                       ;
;             -- link_tx                                        ; sr                                                                                                                                                                                                                             ;
;             -- lst                                            ; atb_disabled                                                                                                                                                                                                                   ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                       ;
;             -- tx_powerdown                                   ; normal_tx_on                                                                                                                                                                                                                   ;
;             -- uc_skew_cal                                    ; uc_skew_cal_off                                                                                                                                                                                                                ;
;             -- uc_skew_cal_status                             ; uc_skew_cal_notdone                                                                                                                                                                                                            ;
;             -- uc_vcc_setting                                 ; vcc_setting0                                                                                                                                                                                                                   ;
;             -- VCCT_GXB(mV)                                   ; 950                                                                                                                                                                                                                            ;
;     -- HSSI PMA TX SER                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser                     ;
;             -- Location                                       ; HSSIPMATXSER_1C4                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- clk_divtx_deskew                               ; deskew_delay8                                                                                                                                                                                                                  ;
;             -- control_clk_divtx                              ; no_dft_control_clkdivtx                                                                                                                                                                                                        ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                    ;
;             -- ser_clk_divtx_user_sel                         ; divtx_user_off                                                                                                                                                                                                                 ;
;             -- ser_clk_mon                                    ; disable_clk_mon                                                                                                                                                                                                                ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                             ;
;     -- HSSI PMA TX CGB                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb                     ;
;             -- Location                                       ; HSSIPMATXCGB_1C4                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- observe_cgb_clocks                             ; observe_nothing                                                                                                                                                                                                                ;
;             -- bitslip_enable                                 ; disable_bitslip                                                                                                                                                                                                                ;
;             -- bonding_mode                                   ; x1_non_bonded                                                                                                                                                                                                                  ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                ;
;             -- pcie_gen3_bitwidth                             ; pciegen3_wide                                                                                                                                                                                                                  ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                       ;
;             -- scratch0_x1_clock_src                          ; lcpll_bot                                                                                                                                                                                                                      ;
;             -- scratch1_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- scratch2_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- scratch3_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- select_done_master_or_slave                    ; choose_slave_pcie_sw_done                                                                                                                                                                                                      ;
;             -- ser_mode                                       ; forty_bit                                                                                                                                                                                                                      ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                             ;
;             -- vccdreg_output                                 ; vccdreg_nominal                                                                                                                                                                                                                ;
;             -- x1_div_m_sel                                   ; divbypass                                                                                                                                                                                                                      ;
;             -- dprio_cgb_vreg_boost                           ; no_voltage_boost                                                                                                                                                                                                               ;
;     -- HSSI TX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pcs_pma_interface.inst_twentynm_hssi_tx_pcs_pma_interface ;
;             -- Location                                       ; HSSITXPCSPMAINTERFACE_1C4                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- bypass_pma_txelecidle                          ; true                                                                                                                                                                                                                           ;
;             -- channel_operation_mode                         ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                        ;
;             -- master_clk_sel                                 ; master_tx_pma_clk                                                                                                                                                                                                              ;
;             -- pcie_sub_prot_mode_tx                          ; other_prot_mode                                                                                                                                                                                                                ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                               ;
;             -- pma_dw_tx                                      ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- pmagate_en                                     ; pmagate_dis                                                                                                                                                                                                                    ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                   ;
;             -- prbs_gen_pat                                   ; prbs_gen_dis                                                                                                                                                                                                                   ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                      ;
;             -- prot_mode_tx                                   ; teng_basic_mode_tx                                                                                                                                                                                                             ;
;             -- sq_wave_num                                    ; sq_wave_default                                                                                                                                                                                                                ;
;             -- sqwgen_clken                                   ; sqwgen_clk_dis                                                                                                                                                                                                                 ;
;             -- tx_dyn_polarity_inversion                      ; tx_dyn_polinv_dis                                                                                                                                                                                                              ;
;             -- tx_pma_data_sel                                ; ten_g_pcs                                                                                                                                                                                                                      ;
;             -- tx_static_polarity_inversion                   ; tx_stat_polinv_dis                                                                                                                                                                                                             ;
;     -- HSSI TX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface ;
;             -- Location                                       ; HSSITXPLDPCSINTERFACE_1C4                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_prot_mode_tx                           ; basic_10gpcs_tx                                                                                                                                                                                                                ;
;             -- hd_chnl_ctrl_plane_bonding_tx                  ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_chnl_pma_dw_tx                              ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_chnl_pld_fifo_mode_tx                       ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_chnl_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_chnl_low_latency_en_tx                      ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                         ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                         ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                             ;
;             -- hd_chnl_pma_tx_clk_hz                          ; 250000000                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_tx_clk_hz                          ; 250000000                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_uhsif_tx_clk_hz                    ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                              ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_fifo_prot_mode_tx                           ; teng_mode_tx                                                                                                                                                                                                                   ;
;             -- hd_fifo_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_10g_pma_dw_tx                               ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_10g_fifo_mode_tx                            ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_10g_prot_mode_tx                            ; basic_mode_tx                                                                                                                                                                                                                  ;
;             -- hd_10g_ctrl_plane_bonding_tx                   ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_10g_low_latency_en_tx                       ; disable                                                                                                                                                                                                                        ;
;             -- hd_10g_shared_fifo_width_tx                    ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                        ;
;             -- hd_8g_prot_mode_tx                             ; disabled_prot_mode_tx                                                                                                                                                                                                          ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_8g_ctrl_plane_bonding_tx                    ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_8g_pma_dw_tx                                ; pma_10b_tx                                                                                                                                                                                                                     ;
;             -- hd_8g_fifo_mode_tx                             ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                             ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                        ;
;             -- hd_krfec_prot_mode_tx                          ; disabled_prot_mode_tx                                                                                                                                                                                                          ;
;             -- hd_krfec_low_latency_en_tx                     ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_prot_mode_tx                          ; teng_basic_mode_tx                                                                                                                                                                                                             ;
;             -- hd_pmaif_ctrl_plane_bonding                    ; individual                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_tx                             ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_pldif_prot_mode_tx                          ; teng_pld_fifo_mode_tx                                                                                                                                                                                                          ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                        ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- pcs_tx_clk_source                              ; teng                                                                                                                                                                                                                           ;
;             -- pcs_tx_data_source                             ; hip_disable                                                                                                                                                                                                                    ;
;             -- pcs_tx_output_sel                              ; teng_output                                                                                                                                                                                                                    ;
;     -- HSSI 8G TX PCS                                         ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs                       ;
;             -- Location                                       ; HSSI8GTXPCS_1C4                                                                                                                                                                                                                ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- byte_serializer                                ; dis_bs                                                                                                                                                                                                                         ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                               ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                     ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                          ;
;             -- eightb_tenb_encoder                            ; en_8b10b_ibm                                                                                                                                                                                                                   ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                        ;
;             -- pcs_bypass                                     ; dis_pcs_bypass                                                                                                                                                                                                                 ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                             ;
;             -- tx_bitslip                                     ; dis_tx_bitslip                                                                                                                                                                                                                 ;
;     -- HSSI FIFO TX PCS                                       ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_tx_pcs.inst_twentynm_hssi_fifo_tx_pcs                   ;
;             -- Location                                       ; HSSIFIFOTXPCS_1C4                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- double_write_mode                              ; double_write_dis                                                                                                                                                                                                               ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                      ;
;     -- HSSI GEN3 TX PCS                                       ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_tx_pcs.inst_twentynm_hssi_gen3_tx_pcs                   ;
;             -- Location                                       ; HSSIGEN3TXPCS_1C4                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                    ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                   ;
;             -- tx_bitslip                                     ; 0                                                                                                                                                                                                                              ;
;             -- tx_gbox_byp                                    ; bypass_gbox                                                                                                                                                                                                                    ;
;     -- HSSI 10G TX PCS                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_tx_pcs.inst_twentynm_hssi_10g_tx_pcs                     ;
;             -- Location                                       ; HSSI10GTXPCS_1C4                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- bitslip_en                                     ; bitslip_dis                                                                                                                                                                                                                    ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                     ;
;             -- gb_tx_idwidth                                  ; width_40                                                                                                                                                                                                                       ;
;             -- gb_tx_odwidth                                  ; width_40                                                                                                                                                                                                                       ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_mode                                                                                                                                                                                                                     ;
;             -- txfifo_mode                                    ; phase_comp                                                                                                                                                                                                                     ;
;     -- HSSI KRFEC TX PCS                                      ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_tx_pcs.inst_twentynm_hssi_krfec_tx_pcs                 ;
;             -- Location                                       ; HSSIKRFECTXPCS_1C4                                                                                                                                                                                                             ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- burst_err                                      ; burst_err_dis                                                                                                                                                                                                                  ;
;             -- burst_err_len                                  ; burst_err_len1                                                                                                                                                                                                                 ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                            ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                           ;
;             -- enc_frame_query                                ; enc_query_dis                                                                                                                                                                                                                  ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- pipeln_encoder                                 ; enable                                                                                                                                                                                                                         ;
;             -- pipeln_scrambler                               ; enable                                                                                                                                                                                                                         ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                   ;
;             -- transcode_err                                  ; trans_err_dis                                                                                                                                                                                                                  ;
;             -- transmit_order                                 ; transmit_lsb                                                                                                                                                                                                                   ;
;             -- tx_testbus_sel                                 ; overall                                                                                                                                                                                                                        ;
;                                                               ;                                                                                                                                                                                                                                ;
; tx_serial_data[3]~output                                      ;                                                                                                                                                                                                                                ;
;     -- Channel Location                                       ; IOOBUF_X0_Y10_N108                                                                                                                                                                                                             ;
;     -- HSSI PMA TX BUF                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf                     ;
;             -- Location                                       ; HSSIPMATXBUF_1C3                                                                                                                                                                                                               ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                ;
;             -- pre_emp_sign_1st_post_tap                      ; fir_post_1t_neg                                                                                                                                                                                                                ;
;             -- pre_emp_sign_2nd_post_tap                      ; fir_post_2t_neg                                                                                                                                                                                                                ;
;             -- pre_emp_sign_pre_tap_1t                        ; fir_pre_1t_neg                                                                                                                                                                                                                 ;
;             -- pre_emp_sign_pre_tap_2t                        ; fir_pre_2t_neg                                                                                                                                                                                                                 ;
;             -- pre_emp_switching_ctrl_1st_post_tap            ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_2nd_post_tap            ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_1t              ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_2t              ; 0                                                                                                                                                                                                                              ;
;             -- rx_det                                         ; mode_0                                                                                                                                                                                                                         ;
;             -- rx_det_output_sel                              ; rx_det_pcie_out                                                                                                                                                                                                                ;
;             -- rx_det_pdb                                     ; rx_det_off                                                                                                                                                                                                                     ;
;             -- slew_rate_ctrl                                 ; slew_r5                                                                                                                                                                                                                        ;
;             -- term_code                                      ; rterm_code7                                                                                                                                                                                                                    ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                           ;
;             -- user_fir_coeff_ctrl_sel                        ; ram_ctl                                                                                                                                                                                                                        ;
;             -- vod_output_swing_ctrl                          ; 31                                                                                                                                                                                                                             ;
;             -- swing_level                                    ; hv                                                                                                                                                                                                                             ;
;             -- res_cal_local                                  ; non_local                                                                                                                                                                                                                      ;
;             -- low_power_en                                   ; disable                                                                                                                                                                                                                        ;
;             -- compensation_en                                ; enable                                                                                                                                                                                                                         ;
;             -- dcd_detection_en                               ; disable                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                             ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                      ;
;             -- xtx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                    ;
;             -- compensation_driver_en                         ; disable                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- duty_cycle_correction_bandwidth                ; dcc_bw_2                                                                                                                                                                                                                       ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                    ;
;             -- duty_cycle_input_polarity                      ; dcc_input_pos                                                                                                                                                                                                                  ;
;             -- duty_cycle_setting                             ; dcc_t32                                                                                                                                                                                                                        ;
;             -- duty_cycle_setting_aux                         ; dcc2_t32                                                                                                                                                                                                                       ;
;             -- link_tx                                        ; sr                                                                                                                                                                                                                             ;
;             -- lst                                            ; atb_disabled                                                                                                                                                                                                                   ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                       ;
;             -- tx_powerdown                                   ; normal_tx_on                                                                                                                                                                                                                   ;
;             -- uc_skew_cal                                    ; uc_skew_cal_off                                                                                                                                                                                                                ;
;             -- uc_skew_cal_status                             ; uc_skew_cal_notdone                                                                                                                                                                                                            ;
;             -- uc_vcc_setting                                 ; vcc_setting0                                                                                                                                                                                                                   ;
;             -- VCCT_GXB(mV)                                   ; 950                                                                                                                                                                                                                            ;
;     -- HSSI PMA TX SER                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser                     ;
;             -- Location                                       ; HSSIPMATXSER_1C3                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- clk_divtx_deskew                               ; deskew_delay8                                                                                                                                                                                                                  ;
;             -- control_clk_divtx                              ; no_dft_control_clkdivtx                                                                                                                                                                                                        ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                    ;
;             -- ser_clk_divtx_user_sel                         ; divtx_user_off                                                                                                                                                                                                                 ;
;             -- ser_clk_mon                                    ; disable_clk_mon                                                                                                                                                                                                                ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                             ;
;     -- HSSI PMA TX CGB                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb                     ;
;             -- Location                                       ; HSSIPMATXCGB_1C3                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- observe_cgb_clocks                             ; observe_nothing                                                                                                                                                                                                                ;
;             -- bitslip_enable                                 ; disable_bitslip                                                                                                                                                                                                                ;
;             -- bonding_mode                                   ; x1_non_bonded                                                                                                                                                                                                                  ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                ;
;             -- pcie_gen3_bitwidth                             ; pciegen3_wide                                                                                                                                                                                                                  ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                       ;
;             -- scratch0_x1_clock_src                          ; lcpll_bot                                                                                                                                                                                                                      ;
;             -- scratch1_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- scratch2_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- scratch3_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- select_done_master_or_slave                    ; choose_slave_pcie_sw_done                                                                                                                                                                                                      ;
;             -- ser_mode                                       ; forty_bit                                                                                                                                                                                                                      ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                             ;
;             -- vccdreg_output                                 ; vccdreg_nominal                                                                                                                                                                                                                ;
;             -- x1_div_m_sel                                   ; divbypass                                                                                                                                                                                                                      ;
;             -- dprio_cgb_vreg_boost                           ; no_voltage_boost                                                                                                                                                                                                               ;
;     -- HSSI TX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pcs_pma_interface.inst_twentynm_hssi_tx_pcs_pma_interface ;
;             -- Location                                       ; HSSITXPCSPMAINTERFACE_1C3                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- bypass_pma_txelecidle                          ; true                                                                                                                                                                                                                           ;
;             -- channel_operation_mode                         ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                        ;
;             -- master_clk_sel                                 ; master_tx_pma_clk                                                                                                                                                                                                              ;
;             -- pcie_sub_prot_mode_tx                          ; other_prot_mode                                                                                                                                                                                                                ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                               ;
;             -- pma_dw_tx                                      ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- pmagate_en                                     ; pmagate_dis                                                                                                                                                                                                                    ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                   ;
;             -- prbs_gen_pat                                   ; prbs_gen_dis                                                                                                                                                                                                                   ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                      ;
;             -- prot_mode_tx                                   ; teng_basic_mode_tx                                                                                                                                                                                                             ;
;             -- sq_wave_num                                    ; sq_wave_default                                                                                                                                                                                                                ;
;             -- sqwgen_clken                                   ; sqwgen_clk_dis                                                                                                                                                                                                                 ;
;             -- tx_dyn_polarity_inversion                      ; tx_dyn_polinv_dis                                                                                                                                                                                                              ;
;             -- tx_pma_data_sel                                ; ten_g_pcs                                                                                                                                                                                                                      ;
;             -- tx_static_polarity_inversion                   ; tx_stat_polinv_dis                                                                                                                                                                                                             ;
;     -- HSSI TX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface ;
;             -- Location                                       ; HSSITXPLDPCSINTERFACE_1C3                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_prot_mode_tx                           ; basic_10gpcs_tx                                                                                                                                                                                                                ;
;             -- hd_chnl_ctrl_plane_bonding_tx                  ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_chnl_pma_dw_tx                              ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_chnl_pld_fifo_mode_tx                       ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_chnl_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_chnl_low_latency_en_tx                      ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                         ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                         ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                             ;
;             -- hd_chnl_pma_tx_clk_hz                          ; 250000000                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_tx_clk_hz                          ; 250000000                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_uhsif_tx_clk_hz                    ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                              ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_fifo_prot_mode_tx                           ; teng_mode_tx                                                                                                                                                                                                                   ;
;             -- hd_fifo_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_10g_pma_dw_tx                               ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_10g_fifo_mode_tx                            ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_10g_prot_mode_tx                            ; basic_mode_tx                                                                                                                                                                                                                  ;
;             -- hd_10g_ctrl_plane_bonding_tx                   ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_10g_low_latency_en_tx                       ; disable                                                                                                                                                                                                                        ;
;             -- hd_10g_shared_fifo_width_tx                    ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                        ;
;             -- hd_8g_prot_mode_tx                             ; disabled_prot_mode_tx                                                                                                                                                                                                          ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_8g_ctrl_plane_bonding_tx                    ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_8g_pma_dw_tx                                ; pma_10b_tx                                                                                                                                                                                                                     ;
;             -- hd_8g_fifo_mode_tx                             ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                             ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                        ;
;             -- hd_krfec_prot_mode_tx                          ; disabled_prot_mode_tx                                                                                                                                                                                                          ;
;             -- hd_krfec_low_latency_en_tx                     ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_prot_mode_tx                          ; teng_basic_mode_tx                                                                                                                                                                                                             ;
;             -- hd_pmaif_ctrl_plane_bonding                    ; individual                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_tx                             ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_pldif_prot_mode_tx                          ; teng_pld_fifo_mode_tx                                                                                                                                                                                                          ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                        ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- pcs_tx_clk_source                              ; teng                                                                                                                                                                                                                           ;
;             -- pcs_tx_data_source                             ; hip_disable                                                                                                                                                                                                                    ;
;             -- pcs_tx_output_sel                              ; teng_output                                                                                                                                                                                                                    ;
;     -- HSSI 8G TX PCS                                         ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs                       ;
;             -- Location                                       ; HSSI8GTXPCS_1C3                                                                                                                                                                                                                ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- byte_serializer                                ; dis_bs                                                                                                                                                                                                                         ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                               ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                     ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                          ;
;             -- eightb_tenb_encoder                            ; en_8b10b_ibm                                                                                                                                                                                                                   ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                        ;
;             -- pcs_bypass                                     ; dis_pcs_bypass                                                                                                                                                                                                                 ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                             ;
;             -- tx_bitslip                                     ; dis_tx_bitslip                                                                                                                                                                                                                 ;
;     -- HSSI FIFO TX PCS                                       ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_tx_pcs.inst_twentynm_hssi_fifo_tx_pcs                   ;
;             -- Location                                       ; HSSIFIFOTXPCS_1C3                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- double_write_mode                              ; double_write_dis                                                                                                                                                                                                               ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                      ;
;     -- HSSI GEN3 TX PCS                                       ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_tx_pcs.inst_twentynm_hssi_gen3_tx_pcs                   ;
;             -- Location                                       ; HSSIGEN3TXPCS_1C3                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                    ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                   ;
;             -- tx_bitslip                                     ; 0                                                                                                                                                                                                                              ;
;             -- tx_gbox_byp                                    ; bypass_gbox                                                                                                                                                                                                                    ;
;     -- HSSI 10G TX PCS                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_tx_pcs.inst_twentynm_hssi_10g_tx_pcs                     ;
;             -- Location                                       ; HSSI10GTXPCS_1C3                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- bitslip_en                                     ; bitslip_dis                                                                                                                                                                                                                    ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                     ;
;             -- gb_tx_idwidth                                  ; width_40                                                                                                                                                                                                                       ;
;             -- gb_tx_odwidth                                  ; width_40                                                                                                                                                                                                                       ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_mode                                                                                                                                                                                                                     ;
;             -- txfifo_mode                                    ; phase_comp                                                                                                                                                                                                                     ;
;     -- HSSI KRFEC TX PCS                                      ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_tx_pcs.inst_twentynm_hssi_krfec_tx_pcs                 ;
;             -- Location                                       ; HSSIKRFECTXPCS_1C3                                                                                                                                                                                                             ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- burst_err                                      ; burst_err_dis                                                                                                                                                                                                                  ;
;             -- burst_err_len                                  ; burst_err_len1                                                                                                                                                                                                                 ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                            ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                           ;
;             -- enc_frame_query                                ; enc_query_dis                                                                                                                                                                                                                  ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- pipeln_encoder                                 ; enable                                                                                                                                                                                                                         ;
;             -- pipeln_scrambler                               ; enable                                                                                                                                                                                                                         ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                   ;
;             -- transcode_err                                  ; trans_err_dis                                                                                                                                                                                                                  ;
;             -- transmit_order                                 ; transmit_lsb                                                                                                                                                                                                                   ;
;             -- tx_testbus_sel                                 ; overall                                                                                                                                                                                                                        ;
;                                                               ;                                                                                                                                                                                                                                ;
; tx_serial_data[0]~output                                      ;                                                                                                                                                                                                                                ;
;     -- Channel Location                                       ; IOOBUF_X0_Y12_N108                                                                                                                                                                                                             ;
;     -- HSSI PMA TX BUF                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_buf.inst_twentynm_hssi_pma_tx_buf                     ;
;             -- Location                                       ; HSSIPMATXBUF_1C5                                                                                                                                                                                                               ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                ;
;             -- pre_emp_sign_1st_post_tap                      ; fir_post_1t_neg                                                                                                                                                                                                                ;
;             -- pre_emp_sign_2nd_post_tap                      ; fir_post_2t_neg                                                                                                                                                                                                                ;
;             -- pre_emp_sign_pre_tap_1t                        ; fir_pre_1t_neg                                                                                                                                                                                                                 ;
;             -- pre_emp_sign_pre_tap_2t                        ; fir_pre_2t_neg                                                                                                                                                                                                                 ;
;             -- pre_emp_switching_ctrl_1st_post_tap            ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_2nd_post_tap            ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_1t              ; 0                                                                                                                                                                                                                              ;
;             -- pre_emp_switching_ctrl_pre_tap_2t              ; 0                                                                                                                                                                                                                              ;
;             -- rx_det                                         ; mode_0                                                                                                                                                                                                                         ;
;             -- rx_det_output_sel                              ; rx_det_pcie_out                                                                                                                                                                                                                ;
;             -- rx_det_pdb                                     ; rx_det_off                                                                                                                                                                                                                     ;
;             -- slew_rate_ctrl                                 ; slew_r5                                                                                                                                                                                                                        ;
;             -- term_code                                      ; rterm_code7                                                                                                                                                                                                                    ;
;             -- term_sel                                       ; r_r1                                                                                                                                                                                                                           ;
;             -- user_fir_coeff_ctrl_sel                        ; ram_ctl                                                                                                                                                                                                                        ;
;             -- vod_output_swing_ctrl                          ; 31                                                                                                                                                                                                                             ;
;             -- swing_level                                    ; hv                                                                                                                                                                                                                             ;
;             -- res_cal_local                                  ; non_local                                                                                                                                                                                                                      ;
;             -- low_power_en                                   ; disable                                                                                                                                                                                                                        ;
;             -- compensation_en                                ; enable                                                                                                                                                                                                                         ;
;             -- dcd_detection_en                               ; disable                                                                                                                                                                                                                        ;
;             -- link                                           ; sr                                                                                                                                                                                                                             ;
;             -- power_mode                                     ; low_power                                                                                                                                                                                                                      ;
;             -- xtx_path_analog_mode                           ; user_custom                                                                                                                                                                                                                    ;
;             -- compensation_driver_en                         ; disable                                                                                                                                                                                                                        ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- duty_cycle_correction_bandwidth                ; dcc_bw_2                                                                                                                                                                                                                       ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                    ;
;             -- duty_cycle_input_polarity                      ; dcc_input_pos                                                                                                                                                                                                                  ;
;             -- duty_cycle_setting                             ; dcc_t32                                                                                                                                                                                                                        ;
;             -- duty_cycle_setting_aux                         ; dcc2_t32                                                                                                                                                                                                                       ;
;             -- link_tx                                        ; sr                                                                                                                                                                                                                             ;
;             -- lst                                            ; atb_disabled                                                                                                                                                                                                                   ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                       ;
;             -- tx_powerdown                                   ; normal_tx_on                                                                                                                                                                                                                   ;
;             -- uc_skew_cal                                    ; uc_skew_cal_off                                                                                                                                                                                                                ;
;             -- uc_skew_cal_status                             ; uc_skew_cal_notdone                                                                                                                                                                                                            ;
;             -- uc_vcc_setting                                 ; vcc_setting0                                                                                                                                                                                                                   ;
;             -- VCCT_GXB(mV)                                   ; 950                                                                                                                                                                                                                            ;
;     -- HSSI PMA TX SER                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_ser.inst_twentynm_hssi_pma_tx_ser                     ;
;             -- Location                                       ; HSSIPMATXSER_1C5                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- clk_divtx_deskew                               ; deskew_delay8                                                                                                                                                                                                                  ;
;             -- control_clk_divtx                              ; no_dft_control_clkdivtx                                                                                                                                                                                                        ;
;             -- duty_cycle_correction_mode_ctrl                ; dcc_disable                                                                                                                                                                                                                    ;
;             -- ser_clk_divtx_user_sel                         ; divtx_user_off                                                                                                                                                                                                                 ;
;             -- ser_clk_mon                                    ; disable_clk_mon                                                                                                                                                                                                                ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                             ;
;     -- HSSI PMA TX CGB                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb                     ;
;             -- Location                                       ; HSSIPMATXCGB_1C5                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- observe_cgb_clocks                             ; observe_nothing                                                                                                                                                                                                                ;
;             -- bitslip_enable                                 ; disable_bitslip                                                                                                                                                                                                                ;
;             -- bonding_mode                                   ; x1_non_bonded                                                                                                                                                                                                                  ;
;             -- datarate                                       ; 10000000000 bps                                                                                                                                                                                                                ;
;             -- pcie_gen3_bitwidth                             ; pciegen3_wide                                                                                                                                                                                                                  ;
;             -- prot_mode                                      ; basic_tx                                                                                                                                                                                                                       ;
;             -- scratch0_x1_clock_src                          ; lcpll_bot                                                                                                                                                                                                                      ;
;             -- scratch1_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- scratch2_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- scratch3_x1_clock_src                          ; unused                                                                                                                                                                                                                         ;
;             -- select_done_master_or_slave                    ; choose_slave_pcie_sw_done                                                                                                                                                                                                      ;
;             -- ser_mode                                       ; forty_bit                                                                                                                                                                                                                      ;
;             -- ser_powerdown                                  ; normal_poweron_ser                                                                                                                                                                                                             ;
;             -- vccdreg_output                                 ; vccdreg_nominal                                                                                                                                                                                                                ;
;             -- x1_div_m_sel                                   ; divbypass                                                                                                                                                                                                                      ;
;             -- dprio_cgb_vreg_boost                           ; no_voltage_boost                                                                                                                                                                                                               ;
;     -- HSSI TX PCS PMA INTERFACE                              ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pcs_pma_interface.inst_twentynm_hssi_tx_pcs_pma_interface ;
;             -- Location                                       ; HSSITXPCSPMAINTERFACE_1C5                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- bypass_pma_txelecidle                          ; true                                                                                                                                                                                                                           ;
;             -- channel_operation_mode                         ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- lpbk_en                                        ; disable                                                                                                                                                                                                                        ;
;             -- master_clk_sel                                 ; master_tx_pma_clk                                                                                                                                                                                                              ;
;             -- pcie_sub_prot_mode_tx                          ; other_prot_mode                                                                                                                                                                                                                ;
;             -- pldif_datawidth_mode                           ; pldif_data_10bit                                                                                                                                                                                                               ;
;             -- pma_dw_tx                                      ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- pmagate_en                                     ; pmagate_dis                                                                                                                                                                                                                    ;
;             -- prbs_clken                                     ; prbs_clk_dis                                                                                                                                                                                                                   ;
;             -- prbs_gen_pat                                   ; prbs_gen_dis                                                                                                                                                                                                                   ;
;             -- prbs9_dwidth                                   ; prbs9_64b                                                                                                                                                                                                                      ;
;             -- prot_mode_tx                                   ; teng_basic_mode_tx                                                                                                                                                                                                             ;
;             -- sq_wave_num                                    ; sq_wave_default                                                                                                                                                                                                                ;
;             -- sqwgen_clken                                   ; sqwgen_clk_dis                                                                                                                                                                                                                 ;
;             -- tx_dyn_polarity_inversion                      ; tx_dyn_polinv_dis                                                                                                                                                                                                              ;
;             -- tx_pma_data_sel                                ; ten_g_pcs                                                                                                                                                                                                                      ;
;             -- tx_static_polarity_inversion                   ; tx_stat_polinv_dis                                                                                                                                                                                                             ;
;     -- HSSI TX PLD PCS INTERFACE                              ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_tx_pld_pcs_interface.inst_twentynm_hssi_tx_pld_pcs_interface ;
;             -- Location                                       ; HSSITXPLDPCSINTERFACE_1C5                                                                                                                                                                                                      ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- hd_chnl_hip_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_hrdrstctl_en                           ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_prot_mode_tx                           ; basic_10gpcs_tx                                                                                                                                                                                                                ;
;             -- hd_chnl_ctrl_plane_bonding_tx                  ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_chnl_pma_dw_tx                              ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_chnl_pld_fifo_mode_tx                       ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_chnl_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_chnl_low_latency_en_tx                      ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_func_mode                              ; enable                                                                                                                                                                                                                         ;
;             -- hd_chnl_sup_mode                               ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_chnl_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_chnl_lpbk_en                                ; disable                                                                                                                                                                                                                        ;
;             -- hd_chnl_frequency_rules_en                     ; enable                                                                                                                                                                                                                         ;
;             -- hd_chnl_speed_grade                            ; i3                                                                                                                                                                                                                             ;
;             -- hd_chnl_pma_tx_clk_hz                          ; 250000000                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_tx_clk_hz                          ; 250000000                                                                                                                                                                                                                      ;
;             -- hd_chnl_pld_uhsif_tx_clk_hz                    ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_hclk_clk_hz                            ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_pcs_refclk_dig_nonatpg_mode_clk_hz ; 0                                                                                                                                                                                                                              ;
;             -- hd_chnl_pld_8g_refclk_dig_nonatpg_mode_clk_hz  ; 0                                                                                                                                                                                                                              ;
;             -- hd_fifo_sup_mode                               ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_fifo_channel_operation_mode                 ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_fifo_prot_mode_tx                           ; teng_mode_tx                                                                                                                                                                                                                   ;
;             -- hd_fifo_shared_fifo_width_tx                   ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_10g_sup_mode                                ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_10g_channel_operation_mode                  ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_10g_lpbk_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_10g_pma_dw_tx                               ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_10g_fifo_mode_tx                            ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_10g_prot_mode_tx                            ; basic_mode_tx                                                                                                                                                                                                                  ;
;             -- hd_10g_ctrl_plane_bonding_tx                   ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_10g_low_latency_en_tx                       ; disable                                                                                                                                                                                                                        ;
;             -- hd_10g_shared_fifo_width_tx                    ; single_tx                                                                                                                                                                                                                      ;
;             -- hd_8g_sup_mode                                 ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_8g_channel_operation_mode                   ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_8g_lpbk_en                                  ; disable                                                                                                                                                                                                                        ;
;             -- hd_8g_prot_mode_tx                             ; disabled_prot_mode_tx                                                                                                                                                                                                          ;
;             -- hd_8g_hip_mode                                 ; disable                                                                                                                                                                                                                        ;
;             -- hd_8g_ctrl_plane_bonding_tx                    ; individual_tx                                                                                                                                                                                                                  ;
;             -- hd_8g_pma_dw_tx                                ; pma_10b_tx                                                                                                                                                                                                                     ;
;             -- hd_8g_fifo_mode_tx                             ; fifo_tx                                                                                                                                                                                                                        ;
;             -- hd_g3_sup_mode                                 ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_g3_prot_mode                                ; disabled_prot_mode                                                                                                                                                                                                             ;
;             -- hd_krfec_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_krfec_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_krfec_lpbk_en                               ; disable                                                                                                                                                                                                                        ;
;             -- hd_krfec_prot_mode_tx                          ; disabled_prot_mode_tx                                                                                                                                                                                                          ;
;             -- hd_krfec_low_latency_en_tx                     ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- hd_pmaif_lpbk_en                               ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_channel_operation_mode                ; tx_rx_independent                                                                                                                                                                                                              ;
;             -- hd_pmaif_sim_mode                              ; disable                                                                                                                                                                                                                        ;
;             -- hd_pmaif_prot_mode_tx                          ; teng_basic_mode_tx                                                                                                                                                                                                             ;
;             -- hd_pmaif_ctrl_plane_bonding                    ; individual                                                                                                                                                                                                                     ;
;             -- hd_pmaif_pma_dw_tx                             ; pma_40b_tx                                                                                                                                                                                                                     ;
;             -- hd_pldif_prot_mode_tx                          ; teng_pld_fifo_mode_tx                                                                                                                                                                                                          ;
;             -- hd_pldif_hrdrstctl_en                          ; disable                                                                                                                                                                                                                        ;
;             -- hd_pldif_sup_mode                              ; user_mode                                                                                                                                                                                                                      ;
;             -- pcs_tx_clk_source                              ; teng                                                                                                                                                                                                                           ;
;             -- pcs_tx_data_source                             ; hip_disable                                                                                                                                                                                                                    ;
;             -- pcs_tx_output_sel                              ; teng_output                                                                                                                                                                                                                    ;
;     -- HSSI 8G TX PCS                                         ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_8g_tx_pcs.inst_twentynm_hssi_8g_tx_pcs                       ;
;             -- Location                                       ; HSSI8GTXPCS_1C5                                                                                                                                                                                                                ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- byte_serializer                                ; dis_bs                                                                                                                                                                                                                         ;
;             -- ctrl_plane_bonding_compensation                ; dis_compensation                                                                                                                                                                                                               ;
;             -- ctrl_plane_bonding_consumption                 ; individual                                                                                                                                                                                                                     ;
;             -- ctrl_plane_bonding_distribution                ; not_master_chnl_distr                                                                                                                                                                                                          ;
;             -- eightb_tenb_encoder                            ; en_8b10b_ibm                                                                                                                                                                                                                   ;
;             -- hip_mode                                       ; dis_hip                                                                                                                                                                                                                        ;
;             -- pcs_bypass                                     ; dis_pcs_bypass                                                                                                                                                                                                                 ;
;             -- pma_dw                                         ; ten_bit                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; disabled_prot_mode                                                                                                                                                                                                             ;
;             -- tx_bitslip                                     ; dis_tx_bitslip                                                                                                                                                                                                                 ;
;     -- HSSI FIFO TX PCS                                       ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_fifo_tx_pcs.inst_twentynm_hssi_fifo_tx_pcs                   ;
;             -- Location                                       ; HSSIFIFOTXPCS_1C5                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- double_write_mode                              ; double_write_dis                                                                                                                                                                                                               ;
;             -- prot_mode                                      ; teng_mode                                                                                                                                                                                                                      ;
;     -- HSSI GEN3 TX PCS                                       ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_gen3_tx_pcs.inst_twentynm_hssi_gen3_tx_pcs                   ;
;             -- Location                                       ; HSSIGEN3TXPCS_1C5                                                                                                                                                                                                              ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- mode                                           ; disable_pcs                                                                                                                                                                                                                    ;
;             -- reverse_lpbk                                   ; rev_lpbk_dis                                                                                                                                                                                                                   ;
;             -- tx_bitslip                                     ; 0                                                                                                                                                                                                                              ;
;             -- tx_gbox_byp                                    ; bypass_gbox                                                                                                                                                                                                                    ;
;     -- HSSI 10G TX PCS                                        ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_10g_tx_pcs.inst_twentynm_hssi_10g_tx_pcs                     ;
;             -- Location                                       ; HSSI10GTXPCS_1C5                                                                                                                                                                                                               ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- bitslip_en                                     ; bitslip_dis                                                                                                                                                                                                                    ;
;             -- ctrl_plane_bonding                             ; individual                                                                                                                                                                                                                     ;
;             -- gb_tx_idwidth                                  ; width_40                                                                                                                                                                                                                       ;
;             -- gb_tx_odwidth                                  ; width_40                                                                                                                                                                                                                       ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- prot_mode                                      ; basic_mode                                                                                                                                                                                                                     ;
;             -- txfifo_mode                                    ; phase_comp                                                                                                                                                                                                                     ;
;     -- HSSI KRFEC TX PCS                                      ;                                                                                                                                                                                                                                ;
;         -- Basic Parameters                                   ;                                                                                                                                                                                                                                ;
;             -- Name                                           ; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pcs|gen_twentynm_hssi_krfec_tx_pcs.inst_twentynm_hssi_krfec_tx_pcs                 ;
;             -- Location                                       ; HSSIKRFECTXPCS_1C5                                                                                                                                                                                                             ;
;         -- Advanced Parameters                                ;                                                                                                                                                                                                                                ;
;             -- burst_err                                      ; burst_err_dis                                                                                                                                                                                                                  ;
;             -- burst_err_len                                  ; burst_err_len1                                                                                                                                                                                                                 ;
;             -- ctrl_bit_reverse                               ; ctrl_bit_reverse_en                                                                                                                                                                                                            ;
;             -- data_bit_reverse                               ; data_bit_reverse_dis                                                                                                                                                                                                           ;
;             -- enc_frame_query                                ; enc_query_dis                                                                                                                                                                                                                  ;
;             -- low_latency_en                                 ; disable                                                                                                                                                                                                                        ;
;             -- pipeln_encoder                                 ; enable                                                                                                                                                                                                                         ;
;             -- pipeln_scrambler                               ; enable                                                                                                                                                                                                                         ;
;             -- prot_mode                                      ; disable_mode                                                                                                                                                                                                                   ;
;             -- transcode_err                                  ; trans_err_dis                                                                                                                                                                                                                  ;
;             -- transmit_order                                 ; transmit_lsb                                                                                                                                                                                                                   ;
;             -- tx_testbus_sel                                 ; overall                                                                                                                                                                                                                        ;
;                                                               ;                                                                                                                                                                                                                                ;
+---------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI Transmitter PLL                                                                                                                                                                                      ;
+------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+
; Block Name                                                                               ; Value                                                                                                          ;
+------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+
; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|fpll_inst                                   ;                                                                                                                ;
;     -- FPLL_REFCLK_SELECT                                                                ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|fpll_refclk_select_inst                                           ;
;             -- Location                                                                  ; FPLLREFCLKSELECT_1CT                                                                                           ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;             -- pll_auto_clk_sw_en                                                        ; false                                                                                                          ;
;             -- pll_clk_loss_edge                                                         ; pll_clk_loss_both_edges                                                                                        ;
;             -- pll_clk_loss_sw_en                                                        ; false                                                                                                          ;
;             -- pll_clk_sw_dly                                                            ; 0                                                                                                              ;
;             -- pll_manu_clk_sw_en                                                        ; false                                                                                                          ;
;             -- pll_sw_refclk_src                                                         ; pll_sw_refclk_src_clk_0                                                                                        ;
;     -- FPLL                                                                              ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|fpll_inst                                                         ;
;             -- Location                                                                  ; FPLL_1CT                                                                                                       ;
;             -- is_otn                                                                    ; false                                                                                                          ;
;             -- is_sdi                                                                    ; false                                                                                                          ;
;             -- f_max_vco                                                                 ; 14150000000                                                                                                    ;
;             -- f_min_vco                                                                 ; 4300000000                                                                                                     ;
;             -- l_counter                                                                 ; 1                                                                                                              ;
;             -- m_counter                                                                 ; 30                                                                                                             ;
;             -- n_counter                                                                 ; 1                                                                                                              ;
;             -- vco_freq_hz                                                               ; 6.0 ms                                                                                                         ;
;             -- pll_bw_mode                                                               ; hi_bw                                                                                                          ;
;             -- datarate                                                                  ; 0.0 Mbps                                                                                                       ;
;             -- analog_mode                                                               ; user_custom                                                                                                    ;
;             -- pfd_freq                                                                  ; 100000000                                                                                                      ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;             -- pll_cmu_rstn_value                                                        ; true                                                                                                           ;
;             -- pll_lpf_rstn_value                                                        ; lpf_normal                                                                                                     ;
;             -- pll_cmp_buf_dly                                                           ; 0 ps                                                                                                           ;
;             -- pll_cp_compensation                                                       ; true                                                                                                           ;
;             -- pll_dsm_mode                                                              ; dsm_mode_integer                                                                                               ;
;             -- pll_dsm_fractional_division                                               ; 1                                                                                                              ;
;             -- pll_l_counter                                                             ; 1                                                                                                              ;
;             -- pll_n_counter                                                             ; 1                                                                                                              ;
;             -- pll_ref_buf_dly                                                           ; 0 ps                                                                                                           ;
;     -- HSSI AVMM IF                                                                      ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|xcvr_avmm_inst|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst      ;
;             -- Location                                                                  ; HSSIAVMMIF_1C5P                                                                                                ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;                                                                                          ;                                                                                                                ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst ;                                                                                                                ;
;     -- HSSI PMA LC REFCLK SELECT MUX                                                     ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|a10_xcvr_atx_pll_inst|twentynm_hssi_pma_lc_refclk_select_mux_inst ;
;             -- Location                                                                  ; HSSIPMALCREFCLKSELECTMUX_1CB                                                                                   ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;     -- ATX PLL                                                                           ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|a10_xcvr_atx_pll_inst|twentynm_atx_pll_inst                       ;
;             -- Location                                                                  ; HSSIPMALCPLL_1CB                                                                                               ;
;             -- bw_sel                                                                    ; medium                                                                                                         ;
;             -- datarate                                                                  ; 10000000000 bps                                                                                                ;
;             -- output_clock_frequency                                                    ; 5000000000 Hz                                                                                                  ;
;             -- prot_mode                                                                 ; basic_tx                                                                                                       ;
;             -- reference_clock_frequency                                                 ; 100000000 Hz                                                                                                   ;
;             -- vco_freq                                                                  ; 10000000000 Hz                                                                                                 ;
;             -- f_max_vco_fractional                                                      ; 0 ps                                                                                                           ;
;             -- f_max_pfd_fractional                                                      ; 0 ps                                                                                                           ;
;             -- analog_mode                                                               ; user_custom                                                                                                    ;
;             -- is_otn                                                                    ; false                                                                                                          ;
;             -- is_sdi                                                                    ; false                                                                                                          ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;             -- cp_compensation_enable                                                    ; true                                                                                                           ;
;             -- bonding                                                                   ; pll_bonding                                                                                                    ;
;             -- fb_select                                                                 ; direct_fb                                                                                                      ;
;             -- dsm_mode                                                                  ; dsm_mode_integer                                                                                               ;
;             -- dsm_fractional_division                                                   ; 1                                                                                                              ;
;             -- iqclk_mux_sel                                                             ; iqtxrxclk0                                                                                                     ;
;             -- l_counter                                                                 ; 2                                                                                                              ;
;             -- m_counter                                                                 ; 50                                                                                                             ;
;             -- ref_clk_div                                                               ; 1                                                                                                              ;
;             -- primary_use                                                               ; hssi_x1                                                                                                        ;
;             -- fpll_refclk_selection                                                     ; select_vco_output                                                                                              ;
;             -- lc_to_fpll_l_counter_scratch                                              ; 1                                                                                                              ;
;             -- lc_to_fpll_l_counter                                                      ; lcounter_setting0                                                                                              ;
;             -- pfd_delay_compensation                                                    ; normal_delay                                                                                                   ;
;             -- xcpvco_xchgpmplf_cp_current_boost                                         ; normal_setting                                                                                                 ;
;             -- f_max_lcnt_fpll_cascading                                                 ; 1                                                                                                              ;
;             -- pfd_pulse_width                                                           ; pulse_width_setting0                                                                                           ;
;     -- HSSI AVMM IF                                                                      ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|a10_xcvr_avmm_inst|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst  ;
;             -- Location                                                                  ; HSSIAVMMIF_1C1P                                                                                                ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;                                                                                          ;                                                                                                                ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|fpll_inst                                   ;                                                                                                                ;
;     -- FPLL_REFCLK_SELECT                                                                ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|fpll_refclk_select_inst                                           ;
;             -- Location                                                                  ; FPLLREFCLKSELECT_1CB                                                                                           ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;             -- pll_auto_clk_sw_en                                                        ; false                                                                                                          ;
;             -- pll_clk_loss_edge                                                         ; pll_clk_loss_both_edges                                                                                        ;
;             -- pll_clk_loss_sw_en                                                        ; false                                                                                                          ;
;             -- pll_clk_sw_dly                                                            ; 0                                                                                                              ;
;             -- pll_manu_clk_sw_en                                                        ; false                                                                                                          ;
;             -- pll_sw_refclk_src                                                         ; pll_sw_refclk_src_clk_0                                                                                        ;
;     -- FPLL                                                                              ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|fpll_inst                                                         ;
;             -- Location                                                                  ; FPLL_1CB                                                                                                       ;
;             -- is_otn                                                                    ; false                                                                                                          ;
;             -- is_sdi                                                                    ; false                                                                                                          ;
;             -- f_max_vco                                                                 ; 14150000000                                                                                                    ;
;             -- f_min_vco                                                                 ; 4300000000                                                                                                     ;
;             -- l_counter                                                                 ; 1                                                                                                              ;
;             -- m_counter                                                                 ; 30                                                                                                             ;
;             -- n_counter                                                                 ; 1                                                                                                              ;
;             -- vco_freq_hz                                                               ; 6.0 ms                                                                                                         ;
;             -- pll_bw_mode                                                               ; hi_bw                                                                                                          ;
;             -- datarate                                                                  ; 0.0 Mbps                                                                                                       ;
;             -- analog_mode                                                               ; user_custom                                                                                                    ;
;             -- pfd_freq                                                                  ; 100000000                                                                                                      ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;             -- pll_cmu_rstn_value                                                        ; true                                                                                                           ;
;             -- pll_lpf_rstn_value                                                        ; lpf_normal                                                                                                     ;
;             -- pll_cmp_buf_dly                                                           ; 0 ps                                                                                                           ;
;             -- pll_cp_compensation                                                       ; true                                                                                                           ;
;             -- pll_dsm_mode                                                              ; dsm_mode_integer                                                                                               ;
;             -- pll_dsm_fractional_division                                               ; 1                                                                                                              ;
;             -- pll_l_counter                                                             ; 1                                                                                                              ;
;             -- pll_n_counter                                                             ; 1                                                                                                              ;
;             -- pll_ref_buf_dly                                                           ; 0 ps                                                                                                           ;
;     -- HSSI AVMM IF                                                                      ;                                                                                                                ;
;         -- Basic Parameters                                                              ;                                                                                                                ;
;             -- Name                                                                      ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|xcvr_avmm_inst|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst      ;
;             -- Location                                                                  ; HSSIAVMMIF_1C2P                                                                                                ;
;         -- Advanced Parameters                                                           ;                                                                                                                ;
;                                                                                          ;                                                                                                                ;
+------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Periphery to Core Transfer Optimization Summary                                                                                                                                                                                                          ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-----------------------+
; From                                                                                                                                ; To                                                                                         ; Status                ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-----------------------+
; Core to Periphery Transfer                                                                                                          ;                                                                                            ;                       ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[3]  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[4]  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[5]  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[6]  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[7]  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[8]  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[9]  ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[10] ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[11] ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[0]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[1]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[2]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[3]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[4]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[5]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[6]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[7]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[8]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[9]           ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[10]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[11]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[12]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[13]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[14]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[15]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[16]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[17]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[18]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[19]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[20]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[21]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[22]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[23]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[24]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[25]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[26]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[27]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[28]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[29]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[30]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|in_data_reg[31]          ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|tile_gen[0].tile_ctrl_inst ; Placed but Not Routed ;
+-------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------+-----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+----------------------+
; Name                                                                                                                                                                                                                                                                                                     ; Location                   ; Fan-Out ; Usage                                              ; Global Resource Used ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+----------------------+
; LessThan_0~7                                                                                                                                                                                                                                                                                             ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|a10xcvrfabric|altera_reset_sequencer|reset_n_generator|resync_chains[0].sync_r[2]                                                                                                                                                                                 ; Unassigned                 ; 40      ; Async. clear                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|collect_data                                                                                                                                                    ; Unassigned                 ; 29      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|segment_shift_clk_ena                                                                                                                                           ; Unassigned                 ; 138     ; Clock enable, Write enable                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|\buffer_manager:last_trigger_address_var[10]~0                                                                                          ; Unassigned                 ; 24      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|counter[10]~0                                                                                                                           ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|i93~0                                                                                                                                   ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|acq_core|sld_buffer_manager_inst|last_buffer_write_address_sig[10]~0                                                                                                     ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|wdecoder|auto_generated|rtl~0                                                                    ; Unassigned                 ; 23      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|wdecoder|auto_generated|rtl~1                                                                    ; Unassigned                 ; 23      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|\stp_non_zero_ram_gen:attribute_mem_gen:attribute_mem|xraddr[0]                                                                                        ; Unassigned                 ; 23      ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_in_reg[2]~0                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_acq_clk_xing|intel_stp_status_bits_cdc_u1|stp_status_bits_out[0]~0                                                                                                  ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|\adv_point_3_and_more:advance_pointer_counter|auto_generated|rtl~0                                   ; Unassigned                 ; 8       ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|acq_buf_read_reset                                                                                   ; Unassigned                 ; 11      ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter_acq_data_clocken~2                                                                       ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|lpm_counter_status_read_addr_clocken~0                                                               ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|offload_shift_ena                                                                                    ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|ram_shift_load                                                                                       ; Unassigned                 ; 132     ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_advance_pointer_counter|auto_generated|rtl~0                                                  ; Unassigned                 ; 5       ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_buf_read_reset                                                                                ; Unassigned                 ; 1       ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_offload_shift_ena                                                                             ; Unassigned                 ; 5       ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_ram_shift_load                                                                                ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\stp_non_zero_depth_offload_gen:stp_offload_buff_mgr_inst|status_read_pointer_counter|auto_generated|rtl~0                                                     ; Unassigned                 ; 1       ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|\tdo_crc_gen:tdo_crc_calc|lfsr[8]~0                                                                                                                            ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|altdpram_outclocken                                                                                                                                            ; Unassigned                 ; 24      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|altsyncram_clocken1                                                                                                                                            ; Unassigned                 ; 133     ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|cdr~0                                                                                                                                                          ; Unassigned                 ; 17      ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|config_valid                                                                                                                                                   ; Unassigned                 ; 424     ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|WORD_SR[1]~0                                                                                                                                        ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|crc_rom_sr|word_counter[3]~0                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i290                                                                                                                                                           ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i291                                                                                                                                                           ; Unassigned                 ; 32      ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|i5                                                                                                                                                             ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|reset_all                                                                                                                                                      ; Unassigned                 ; 674     ; Async. clear, Sync. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|sdr                                                                                                                                                            ; Unassigned                 ; 23      ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|status_shift_enable~0                                                                                                                                          ; Unassigned                 ; 17      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_len_reg[4]~0                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_calc_reset                                                                                                                                         ; Unassigned                 ; 13      ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0|sld_signaltap_inst|sld_signaltap_body|sld_signaltap_body|jtag_comm|tdo_crc_val_shift_reg[0]~0                                                                                                                                     ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tck                                                                                                                                                                                                                                       ; JTAG_X74_Y0_N2             ; 1079    ; Clock                                              ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|core_tms                                                                                                                                                                                                                                       ; JTAG_X74_Y0_N2             ; 30      ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|clr_reg                                                                                                                                                                                                                 ; Unassigned                 ; 46      ; Async. clear                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|design_hash_reg[3]~1                                                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg|WORD_SR[2]~0                                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|hub_info_reg|word_counter[0]~0                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|hub_mode_reg[1]                                                                                                                                                                                                         ; Unassigned                 ; 23      ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|i1050~2                                                                                                                                                                                                                 ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|i150~0                                                                                                                                                                                                                  ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|i179~0                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|identity_contrib_shift_reg[3]~0                                                                                                                                                                                         ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[1][0]~4                                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irf_reg[2][1]~7                                                                                                                                                                                                         ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[0]~2                                                                                                                                                                                                           ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|irsr_reg[7]~3                                                                                                                                                                                                           ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|mix_writedata[3]~0                                                                                                                                                                                                      ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|mixer_addr_reg_internal[4]~0                                                                                                                                                                                            ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|node_ena_reg[2]                                                                                                                                                                                                         ; Unassigned                 ; 232     ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[1][0]~4                                                                                                                                                                                                  ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_irf_reg[2][1]~5                                                                                                                                                                                                  ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm|state[0]                                                                                                                                                                                                     ; Unassigned                 ; 14      ; Async. clear                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm|state[11]                                                                                                                                                                                                    ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm|state[3]                                                                                                                                                                                                     ; Unassigned                 ; 85      ; Sync. load                                         ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|shadow_jsm|state[4]                                                                                                                                                                                                     ; Unassigned                 ; 75      ; Clock enable, Sync. clear                          ;                      ;
; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|\jtag_hub_gen:real_sld_jtag_hub|virtual_ir_scan_reg                                                                                                                                                                                                     ; Unassigned                 ; 80      ; Async. clear                                       ;                      ;
; clk0~inputFITTER_INSERTED                                                                                                                                                                                                                                                                                ; HSSIREFCLKDIVIDER_1DB      ; 31974   ; Clock                                              ;                      ;
; counter_reset[3]~0                                                                                                                                                                                                                                                                                       ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; global_reset                                                                                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Async. clear                                       ;                      ;
; gmii_rx_clk                                                                                                                                                                                                                                                                                              ; PIN_AE15                   ; 1639    ; Clock                                              ;                      ;
; i139~0                                                                                                                                                                                                                                                                                                   ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; i_daq2_spi|reduce_and_0                                                                                                                                                                                                                                                                                  ; Unassigned                 ; 9       ; Async. clear                                       ;                      ;
; i_daq2_spi|reduce_nor_0                                                                                                                                                                                                                                                                                  ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; i_daq2_spi|reduce_nor_1                                                                                                                                                                                                                                                                                  ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; i_daq2_spi|spi_enable_s                                                                                                                                                                                                                                                                                  ; Unassigned                 ; 2       ; Output enable                                      ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|dac_data[12]~2                                                                                                                                                                                                                 ; Unassigned                 ; 64      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|dac_data[62]~2                                                                                                                                                                                                                 ; Unassigned                 ; 64      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i21~0                                                                                                                                                                                                                 ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i229~0                                                                                                                                                                                                                ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i302~0                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i308~0                                                                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i40~0                                                                                                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i475~0                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i75~1                                                                                                                                                                                                                 ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i95~0                                                                                                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i_xfer_cntrl|d_xfer_toggle_s                                                                                                                                                                                          ; Unassigned                 ; 132     ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|i_xfer_cntrl|up_xfer_data[122]~0                                                                                                                                                                                      ; Unassigned                 ; 132     ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|up_dac_dds_scale_1[15]                                                                                                                                                                                                ; Unassigned                 ; 17      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|up_dac_dds_scale_2[15]                                                                                                                                                                                                ; Unassigned                 ; 17      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|up_rdata_int[29]~4                                                                                                                                                                                                    ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[0].i_up_dac_channel|up_rdata_int[7]~7                                                                                                                                                                                                     ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i231~0                                                                                                                                                                                                                ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i23~0                                                                                                                                                                                                                 ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i304~0                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i310~0                                                                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i42~0                                                                                                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i477~0                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i77~0                                                                                                                                                                                                                 ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i97~0                                                                                                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i_xfer_cntrl|d_xfer_toggle_s                                                                                                                                                                                          ; Unassigned                 ; 132     ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|i_xfer_cntrl|up_xfer_data[91]~0                                                                                                                                                                                       ; Unassigned                 ; 132     ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|up_dac_dds_scale_1[15]                                                                                                                                                                                                ; Unassigned                 ; 17      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|up_dac_dds_scale_2[15]                                                                                                                                                                                                ; Unassigned                 ; 17      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|up_rdata_int[26]~2                                                                                                                                                                                                    ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|g_channel[1].i_up_dac_channel|up_rdata_int[6]~3                                                                                                                                                                                                     ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi|up_axi_rdata_int[5]~0                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi|up_axi_rdata_int[5]~1                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi|up_axi_rvalid_int                                                                                                                                                                                                                          ; Unassigned                 ; 42      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi|up_raddr_int[2]                                                                                                                                                                                                                            ; Unassigned                 ; 69      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi|up_raddr_int[9]~0                                                                                                                                                                                                                          ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi|up_rcount[1]~1                                                                                                                                                                                                                             ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi|up_wcount[4]~1                                                                                                                                                                                                                             ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_axi|up_wdata_int[15]~0                                                                                                                                                                                                                         ; Unassigned                 ; 46      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|dac_sync_count[3]~1                                                                                                                                                                                                                 ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|dac_sync_int                                                                                                                                                                                                                        ; Unassigned                 ; 384     ; Clock enable, Sync. load                           ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i18                                                                                                                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i356                                                                                                                                                                                                                                ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i57                                                                                                                                                                                                                                 ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i73                                                                                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i82                                                                                                                                                                                                                                 ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_clock_mon|d_count[18]~0                                                                                                                                                                                                           ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_clock_mon|d_count_reset_s                                                                                                                                                                                                         ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_clock_mon|i156                                                                                                                                                                                                                    ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_clock_mon|up_d_count[4]~0                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_clock_mon|up_d_count[4]~1                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_core_rst_reg|rst                                                                                                                                                                                                                  ; Unassigned                 ; 293     ; Async. clear                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_xfer_cntrl|d_xfer_toggle_s                                                                                                                                                                                                        ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_xfer_cntrl|up_xfer_data[22]~0                                                                                                                                                                                                     ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_xfer_status|i9                                                                                                                                                                                                                    ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|i_xfer_status|up_data_status_int[1]~0                                                                                                                                                                                               ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|up_core_preset                                                                                                                                                                                                                      ; Unassigned                 ; 3       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|up_rdata_int[13]~7                                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|up_rdata_int[28]~9                                                                                                                                                                                                                  ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_regmap|i_up_dac_common|up_timer[14]~8                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|ctrl_enable                                                                                                                                                                                                                                                         ; Unassigned                 ; 21      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|ctrl_enable~0                                                                                                                                                                                                                                                       ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|i333~0                                                                                                                                                                                                                                             ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|i545~0                                                                                                                                                                                                                                             ; Unassigned                 ; 29      ; Clock enable, Sync. clear                          ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|m_mem_read~0                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Read enable                                        ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|up_dma_src_address[7]~0                                                                                                                                                                                                                            ; Unassigned                 ; 28      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|up_dma_x_length[10]~0                                                                                                                                                                                                                              ; Unassigned                 ; 20      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_regmap_request|up_measured_transfer_length[16]~0                                                                                                                                                                                                                  ; Unassigned                 ; 24      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_up_axi|up_axi_rdata_int[6]~0                                                                                                                                                                                                                                      ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_up_axi|up_axi_rdata_int[6]~1                                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_up_axi|up_raddr_int[3]~0                                                                                                                                                                                                                                          ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_up_axi|up_rcount[4]~1                                                                                                                                                                                                                                             ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_up_axi|up_rreq_int                                                                                                                                                                                                                                                ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_up_axi|up_wcount[3]~1                                                                                                                                                                                                                                             ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|i_up_axi|up_wdata_int[15]~0                                                                                                                                                                                                                                         ; Unassigned                 ; 41      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|up_irq_mask[1]~0                                                                                                                                                                                                                                                    ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_regmap|up_scratch[0]~0                                                                                                                                                                                                                                                     ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~1                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~10                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~11                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~12                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~13                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~14                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~15                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~16                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~17                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~18                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~19                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~2                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~20                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~21                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~22                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~23                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~24                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~25                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~26                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~27                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~28                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~29                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~3                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~30                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~31                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~32                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~33                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~4                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~5                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~7                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~8                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|Decoder_1~9                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_dest_dma_stream|i_response_generator|response_id[1]~1                                                                                                                                                                                             ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_dest_dma_stream|id[0]~0                                                                                                                                                                                                                           ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_req_gen|burst_count[0]~0                                                                                                                                                                                                                          ; Unassigned                 ; 17      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_req_gen|id[2]~0                                                                                                                                                                                                                                   ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_req_gen|state.STATE_IDLE                                                                                                                                                                                                                          ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i151                                                                                                                                                                                                                                   ; Unassigned                 ; 6       ; Write enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i_addr_gen|addr_valid                                                                                                                                                                                                                  ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i_addr_gen|addr_valid~0                                                                                                                                                                                                                ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i_addr_gen|address[3]~0                                                                                                                                                                                                                ; Unassigned                 ; 25      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i_addr_gen|id[4]~0                                                                                                                                                                                                                     ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i_addr_gen|req_ready                                                                                                                                                                                                                   ; Unassigned                 ; 32      ; Clock enable, Sync. load                           ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_src_dma_mm|i_req_splitter|m_valid[0]~0                                                                                                                                                                                                            ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|dest_beat                                                                                                                                                                                                                       ; Unassigned                 ; 132     ; Read enable                                        ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|dest_beat_counter[1]~0                                                                                                                                                                                                          ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|dest_burst_ready                                                                                                                                                                                                                ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|dest_id_next[4]~0                                                                                                                                                                                                               ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|i130                                                                                                                                                                                                                            ; Unassigned                 ; 7       ; Read enable                                        ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|src_beat_counter[2]~0                                                                                                                                                                                                           ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|i_store_and_forward|src_id[0]~0                                                                                                                                                                                                                     ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|req_gen_valid                                                                                                                                                                                                                                       ; Unassigned                 ; 47      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_request_arb|src_throttled_request_id[3]~5                                                                                                                                                                                                                       ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_reset_manager|do_reset                                                                                                                                                                                                                                          ; Unassigned                 ; 4       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_reset_manager|reset_gen[0].reset_async[0]                                                                                                                                                                                                                       ; Unassigned                 ; 1       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_dma|ad9144_dma|i_transfer|i_reset_manager|reset_gen[0].reset_sync[0]                                                                                                                                                                                                                        ; Unassigned                 ; 99      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|dac_bypass                                                                                                                                                                                                                                                                 ; Unassigned                 ; 130     ; Sync. load                                         ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|dac_raddr[0]~0                                                                                                                                                                                                                                                             ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|dac_rst_int_s                                                                                                                                                                                                                                                              ; Unassigned                 ; 85      ; Clock enable, Sync. clear                          ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|dma_lastaddr_g[3]~0                                                                                                                                                                                                                                                        ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|dma_rst_int_s                                                                                                                                                                                                                                                              ; Unassigned                 ; 23      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|dma_waddr[3]~0                                                                                                                                                                                                                                                             ; Unassigned                 ; 11      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|dma_waddr[3]~1                                                                                                                                                                                                                                                             ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|dma_wren_s                                                                                                                                                                                                                                                                 ; Unassigned                 ; 259     ; Clock enable, Write enable                         ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|i349~15                                                                                                                                                                                                                                                                    ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|dac_dunf~reg0                                                                                                                                                                                                                                             ; Unassigned                 ; 129     ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|dma_mem_waddr[1]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_fifo|ad9144_fifo|i_dacfifo_bypass|dma_rst                                                                                                                                                                                                                                                   ; Unassigned                 ; 26      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_axi|up_axi_rdata_int[30]~0                                                                                                                                                                                                                       ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_axi|up_axi_rdata_int[30]~1                                                                                                                                                                                                                       ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_axi|up_raddr_int[8]~0                                                                                                                                                                                                                            ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_axi|up_rcount[1]~2                                                                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_axi|up_rreq_int                                                                                                                                                                                                                                  ; Unassigned                 ; 35      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_axi|up_wcount[2]~2                                                                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_axi|up_wdata_int[4]~0                                                                                                                                                                                                                            ; Unassigned                 ; 44      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|core_cfg_transfer_en                                                                                                                                                                                                                      ; Unassigned                 ; 31      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|core_reset_all                                                                                                                                                                                                                            ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|core_reset_vector[0]                                                                                                                                                                                                                      ; Unassigned                 ; 18      ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|i_clock_mon|d_count[2]~0                                                                                                                                                                                                                  ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|i_clock_mon|d_count_reset_s                                                                                                                                                                                                               ; Unassigned                 ; 22      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|i_clock_mon|i112                                                                                                                                                                                                                          ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|i_clock_mon|up_d_count[18]~0                                                                                                                                                                                                              ; Unassigned                 ; 21      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|i_clock_mon|up_d_count[18]~1                                                                                                                                                                                                              ; Unassigned                 ; 21      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|up_cfg_disable_scrambler~0                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|up_cfg_lanes_disable[0]~0                                                                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|up_cfg_octets_per_frame[6]~0                                                                                                                                                                                                              ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|up_irq_enable[3]~0                                                                                                                                                                                                                        ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|up_reset_vector[0]                                                                                                                                                                                                                        ; Unassigned                 ; 294     ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_common|up_scratch[16]~0                                                                                                                                                                                                                          ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_sysref|i_cdc_sysref_event|i4                                                                                                                                                                                                                     ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_sysref|up_cfg_lmfc_offset[7]~0                                                                                                                                                                                                                   ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_sysref|up_cfg_sysref_oneshot~0                                                                                                                                                                                                                   ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|core_ilas_config_data[113]~1                                                                                                                                                                                                                  ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|core_ilas_config_data[67]~0                                                                                                                                                                                                                   ; Unassigned                 ; 24      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_status|i4                                                                                                                                                                                                                               ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|i_cdc_status|out_load                                                                                                                                                                                                                         ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_bid[2]~0                                                                                                                                                                                                                     ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_fchk[0][1]~3                                                                                                                                                                                                                 ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_fchk[1][7]~0                                                                                                                                                                                                                 ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_fchk[2][6]~1                                                                                                                                                                                                                 ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_fchk[3][1]~2                                                                                                                                                                                                                 ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_hd~1                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_l[1]~1                                                                                                                                                                                                                       ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_lid[0][2]~3                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_lid[1][1]~0                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_lid[2][1]~1                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_lid[3][1]~2                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_ilas_data_subclassv[2]~3                                                                                                                                                                                                               ; Unassigned                 ; 31      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_jesd204_tx|i_up_tx|up_cfg_skip_ilas~0                                                                                                                                                                                                                            ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_axi|up_axi_rdata_int[20]~0                                                                                                                                                                                                                                ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_axi|up_axi_rdata_int[20]~1                                                                                                                                                                                                                                ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_axi|up_raddr_int[0]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_axi|up_rcount[0]~2                                                                                                                                                                                                                                        ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_axi|up_rreq_int                                                                                                                                                                                                                                           ; Unassigned                 ; 34      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_axi|up_waddr_int[2]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 42      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_axi|up_wcount[3]~2                                                                                                                                                                                                                                        ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_up|i10                                                                                                                                                                                                                                                    ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_up|up_rst_cnt[1]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|axi_xcvr|i_up|up_rst_cnt[3]                                                                                                                                                                                                                                          ; Unassigned                 ; 13      ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|i98~2                                                                                                                                                                                                                                           ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|ilas_config_addr[0]                                                                                                                                                                                                                             ; Unassigned                 ; 93      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|ilas_config_addr[1]                                                                                                                                                                                                                             ; Unassigned                 ; 92      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|ilas_config_rd                                                                                                                                                                                                                                  ; Unassigned                 ; 74      ; Clock enable, Sync. clear                          ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|ilas_config_rd_d1                                                                                                                                                                                                                               ; Unassigned                 ; 75      ; Sync. load                                         ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|ilas_data[97]~0                                                                                                                                                                                                                                 ; Unassigned                 ; 13      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|ilas_data_reset                                                                                                                                                                                                                                 ; Unassigned                 ; 63      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|ilas_reset                                                                                                                                                                                                                                      ; Unassigned                 ; 15      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|lane_cgs_enable[0]                                                                                                                                                                                                                              ; Unassigned                 ; 36      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|lane_cgs_enable[1]                                                                                                                                                                                                                              ; Unassigned                 ; 36      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|lane_cgs_enable[2]                                                                                                                                                                                                                              ; Unassigned                 ; 36      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|lane_cgs_enable[3]                                                                                                                                                                                                                              ; Unassigned                 ; 36      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|lane_cgs_enable[3]~0                                                                                                                                                                                                                            ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|jesd204_tx|i_tx_ctrl|tx_ready                                                                                                                                                                                                                                        ; Unassigned                 ; 189     ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|a10_xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                                                                                                       ; Unassigned                 ; 4       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|lane_pll|alt_xcvr_atx_pll_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|i81~0                                                                                                                                     ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|en_embedded_debug.pll_embedded_debug|embedded_debug_soft_csr|i81~0                                                                                                                                                                                          ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|outclk0                                                                                                                                                                                                                                                     ; FPLL_1CB                   ; 19571   ; Clock                                              ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                                                                                                           ; Unassigned                 ; 4       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control|g_tx.g_tx[0].g_tx.counter_tx_analogreset|i55                                                                                                                                                                                                       ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control|g_tx.g_tx[0].g_tx.counter_tx_digitalreset|i55                                                                                                                                                                                                      ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control|g_tx.g_tx[0].g_tx.tx_or_pll_cal_busy_sync                                                                                                                                                                                                          ; Unassigned                 ; 15      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy_reset_control|i23                                                                                                                                                                                                                                                ; Unassigned                 ; 15      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.debug_read[0]~0                                                                                                                                              ; Unassigned                 ; 17      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|i113~1                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|i177~1                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.debug_read[1]~0                                                                                                                                              ; Unassigned                 ; 17      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|i113~1                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|i177~1                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.debug_read[2]~0                                                                                                                                              ; Unassigned                 ; 17      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|i113~0                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|i177~1                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.debug_read[3]~0                                                                                                                                              ; Unassigned                 ; 17      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|i113~1                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|i177~1                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                 ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                 ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                 ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                 ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|rst_controller_001|i4                                                                                                                                                                                                                                                ; Unassigned                 ; 42      ; Async. clear                                       ;                      ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|rst_controller_002|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                          ; Unassigned                 ; 3       ; Async. clear                                       ;                      ;
; mcu_0|ad9144_upack|ad9144_upack|dac_valid_int                                                                                                                                                                                                                                                            ; Unassigned                 ; 135     ; Clock enable                                       ;                      ;
; mcu_0|ad9144_upack|ad9144_upack|g_dmx[0].i_dmx|Decoder_0~0                                                                                                                                                                                                                                               ; Unassigned                 ; 64      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_upack|ad9144_upack|g_dmx[0].i_dmx|Decoder_0~1                                                                                                                                                                                                                                               ; Unassigned                 ; 132     ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_upack|ad9144_upack|g_dmx[0].i_dmx|Decoder_0~2                                                                                                                                                                                                                                               ; Unassigned                 ; 64      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_upack|ad9144_upack|g_dsf[0].i_dsf|dac_dsf_req_d2                                                                                                                                                                                                                                            ; Unassigned                 ; 448     ; Clock enable                                       ;                      ;
; mcu_0|ad9144_upack|ad9144_upack|g_dsf[0].i_dsf|dac_valid_d2                                                                                                                                                                                                                                              ; Unassigned                 ; 64      ; Clock enable                                       ;                      ;
; mcu_0|ad9144_upack|ad9144_upack|reduce_or_10                                                                                                                                                                                                                                                             ; Unassigned                 ; 69      ; Sync. clear                                        ;                      ;
; mcu_0|ad9144_upack|ad9144_upack|reduce_or_10~0                                                                                                                                                                                                                                                           ; Unassigned                 ; 129     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[0].i_channel|i_pnmon|i_pnmon|adc_valid_d                                                                                                                                                                                                    ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|g_channel[1].i_channel|i_pnmon|i_pnmon|adc_valid_d                                                                                                                                                                                                    ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[0].i_xcvr_if|reduce_or_0                                                                                                                                                                                                         ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[0].i_xcvr_if|rx_data[31]~2                                                                                                                                                                                                       ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[1].i_xcvr_if|rx_data[13]~2                                                                                                                                                                                                       ; Unassigned                 ; 24      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[2].i_xcvr_if|rx_data[6]~2                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_core|i_deframer|g_xcvr_if[3].i_xcvr_if|rx_data[18]~2                                                                                                                                                                                                       ; Unassigned                 ; 24      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel|i_xfer_cntrl|d_xfer_toggle_s                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel|i_xfer_cntrl|up_xfer_data[74]~0                                                                                                                                                                                       ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel|i_xfer_status|i9                                                                                                                                                                                                      ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel|i_xfer_status|up_data_status_int[2]~0                                                                                                                                                                                 ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel|up_adc_data_sel[1]~1                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[0].i_up_adc_channel|up_adc_lb_enb~0                                                                                                                                                                                                       ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel|i_xfer_cntrl|d_xfer_toggle_s                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel|i_xfer_cntrl|up_xfer_data[4]~0                                                                                                                                                                                        ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel|i_xfer_status|i9                                                                                                                                                                                                      ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel|i_xfer_status|up_data_status_int[2]~0                                                                                                                                                                                 ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel|up_adc_data_sel[2]~0                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|g_channel[1].i_up_adc_channel|up_adc_enable~0                                                                                                                                                                                                       ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i377                                                                                                                                                                                                                                ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_clock_mon|d_count[29]~0                                                                                                                                                                                                           ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_clock_mon|d_count_reset_s                                                                                                                                                                                                         ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_clock_mon|i156                                                                                                                                                                                                                    ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_clock_mon|up_d_count[6]~0                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_clock_mon|up_d_count[6]~1                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|i_core_rst_reg|rst                                                                                                                                                                                                                  ; Unassigned                 ; 72      ; Async. clear                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|up_adc_clk_enb~0                                                                                                                                                                                                                    ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|up_adc_pin_mode~0                                                                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|up_core_preset                                                                                                                                                                                                                      ; Unassigned                 ; 3       ; Async. clear                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|up_rdata_int[12]~5                                                                                                                                                                                                                  ; Unassigned                 ; 11      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|up_rdata_int[22]~7                                                                                                                                                                                                                  ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|up_scratch[27]~0                                                                                                                                                                                                                    ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_adc_common|up_timer[20]~8                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_axi|up_axi_rdata_int[28]~0                                                                                                                                                                                                                     ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_axi|up_axi_rdata_int[28]~1                                                                                                                                                                                                                     ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_axi|up_raddr_int[3]~0                                                                                                                                                                                                                          ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_axi|up_rcount[1]~1                                                                                                                                                                                                                             ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_axi|up_wcount[4]~1                                                                                                                                                                                                                             ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_core|ad9680_core|i_adc_jesd204|i_regmap|i_up_axi|up_wdata_int[13]~0                                                                                                                                                                                                                         ; Unassigned                 ; 46      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_cpack|ad9680_cpack|adc_mux_enable[0]                                                                                                                                                                                                                                                        ; Unassigned                 ; 121     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_cpack|ad9680_cpack|adc_mux_enable[1]                                                                                                                                                                                                                                                        ; Unassigned                 ; 121     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_cpack|ad9680_cpack|adc_mux_valid                                                                                                                                                                                                                                                            ; Unassigned                 ; 304     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_cpack|ad9680_cpack|g_dsf[0].i_dsf|LessThan_0~0                                                                                                                                                                                                                                              ; Unassigned                 ; 61      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_cpack|ad9680_cpack|g_dsf[0].i_dsf|adc_samples_int[0]                                                                                                                                                                                                                                        ; Unassigned                 ; 123     ; Sync. load                                         ;                      ;
; mcu_0|ad9680_cpack|ad9680_cpack|g_mux[0].i_mux|Decoder_0~0                                                                                                                                                                                                                                               ; Unassigned                 ; 124     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_cpack|ad9680_cpack|i539                                                                                                                                                                                                                                                                     ; Unassigned                 ; 60      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_cpack|ad9680_cpack|i736                                                                                                                                                                                                                                                                     ; Unassigned                 ; 60      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|ctrl_enable                                                                                                                                                                                                                                                         ; Unassigned                 ; 21      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|ctrl_enable~0                                                                                                                                                                                                                                                       ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|i333~0                                                                                                                                                                                                                                             ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|i545~0                                                                                                                                                                                                                                             ; Unassigned                 ; 29      ; Clock enable, Sync. clear                          ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|i_transfer_lenghts_fifo|m_mem_read~0                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Read enable                                        ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|up_dma_dest_address[8]~0                                                                                                                                                                                                                           ; Unassigned                 ; 28      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|up_dma_x_length[13]~0                                                                                                                                                                                                                              ; Unassigned                 ; 20      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_regmap_request|up_measured_transfer_length[16]~0                                                                                                                                                                                                                  ; Unassigned                 ; 24      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_up_axi|up_axi_rdata_int[30]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_up_axi|up_axi_rdata_int[30]~1                                                                                                                                                                                                                                     ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_up_axi|up_raddr_int[8]~0                                                                                                                                                                                                                                          ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_up_axi|up_rcount[4]~1                                                                                                                                                                                                                                             ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_up_axi|up_rreq_int                                                                                                                                                                                                                                                ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_up_axi|up_wcount[3]~1                                                                                                                                                                                                                                             ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|i_up_axi|up_wdata_int[16]~0                                                                                                                                                                                                                                         ; Unassigned                 ; 41      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|up_irq_mask[1]~0                                                                                                                                                                                                                                                    ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_regmap|up_scratch[1]~0                                                                                                                                                                                                                                                     ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~0                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~1                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~10                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~11                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~12                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~13                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~14                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~15                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~2                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~3                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~4                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~5                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~6                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~7                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~8                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|Decoder_1~9                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_addr_gen|addr_valid                                                                                                                                                                                                                 ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_addr_gen|addr_valid~0                                                                                                                                                                                                               ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_addr_gen|address[17]~0                                                                                                                                                                                                              ; Unassigned                 ; 25      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_addr_gen|i67                                                                                                                                                                                                                        ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_addr_gen|id[0]~0                                                                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_addr_gen|req_ready                                                                                                                                                                                                                  ; Unassigned                 ; 32      ; Clock enable, Sync. load                           ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_dma_mm|i_response_handler|id[3]~0                                                                                                                                                                                                            ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_dest_req_fifo|i13                                                                                                                                                                                                                                 ; Unassigned                 ; 29      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_req_gen|burst_count[10]~0                                                                                                                                                                                                                         ; Unassigned                 ; 17      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_req_gen|id[0]~0                                                                                                                                                                                                                                   ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_req_gen|state.STATE_IDLE                                                                                                                                                                                                                          ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_response_manager|burst_pointer_end[2]~0                                                                                                                                                                                                           ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_response_manager|i5                                                                                                                                                                                                                               ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_response_manager|i_dest_response_fifo|i13                                                                                                                                                                                                         ; Unassigned                 ; 10      ; Clock enable, Read enable                          ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_response_manager|measured_burst_length[5]~0                                                                                                                                                                                                       ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_response_manager|state.STATE_ZERO_COMPL                                                                                                                                                                                                           ; Unassigned                 ; 12      ; Sync. load                                         ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dest_bl_fifo|i13                                                                                                                                                                                                                              ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dma_stream|i_data_mover|active                                                                                                                                                                                                                ; Unassigned                 ; 175     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dma_stream|i_data_mover|beat_counter_minus_one[0]~0                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dma_stream|i_data_mover|last_load                                                                                                                                                                                                             ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_dma_stream|i_data_mover|req_ready                                                                                                                                                                                                             ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_req_fifo|i13~0                                                                                                                                                                                                                                ; Unassigned                 ; 46      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_src_slice|m_axi_valid                                                                                                                                                                                                                             ; Unassigned                 ; 153     ; Clock enable, Write enable                         ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem~81                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem~82                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem~83                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem~84                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem~86                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem~87                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem~88                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|burst_len_mem~89                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|dest_beat_counter[2]~0                                                                                                                                                                                                          ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|dest_burst_info_write                                                                                                                                                                                                           ; Unassigned                 ; 7       ; Write enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|dest_burst_ready                                                                                                                                                                                                                ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|dest_id_reduced_msb_next~0                                                                                                                                                                                                      ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|i116                                                                                                                                                                                                                            ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|src_beat_counter[1]~0                                                                                                                                                                                                           ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|i_store_and_forward|src_id[1]~0                                                                                                                                                                                                                     ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|src_req_valid                                                                                                                                                                                                                                       ; Unassigned                 ; 28      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_request_arb|src_throttled_request_id[3]~2                                                                                                                                                                                                                       ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_reset_manager|do_reset                                                                                                                                                                                                                                          ; Unassigned                 ; 12      ; Async. clear                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_reset_manager|reset_gen[0].reset_sync[0]                                                                                                                                                                                                                        ; Unassigned                 ; 38      ; Async. clear, Sync. clear, Sync. load              ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_reset_manager|reset_gen[1].reset_sync[0]                                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Async. clear, Sync. clear                          ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_reset_manager|reset_gen[2].reset_async[0]                                                                                                                                                                                                                       ; Unassigned                 ; 2       ; Async. clear                                       ;                      ;
; mcu_0|ad9680_dma|ad9680_dma|i_transfer|i_reset_manager|reset_gen[2].reset_sync[0]                                                                                                                                                                                                                        ; Unassigned                 ; 31      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|adc_waddr_rel[9]~0                                                                                                                                                                                                                                                         ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|adc_wdata_int[42]~0                                                                                                                                                                                                                                                        ; Unassigned                 ; 131     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|adc_wr_int                                                                                                                                                                                                                                                                 ; Unassigned                 ; 131     ; Clock enable, Write enable                         ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|dma_raddr[0]~0                                                                                                                                                                                                                                                             ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|dma_waddr_rel[7]~0                                                                                                                                                                                                                                                         ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_adc_rst_sync|rst                                                                                                                                                                                                                                                         ; Unassigned                 ; 17      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|inf_data[95]~0                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|inf_data[95]~1                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|reduce_nor_0~0                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|reduce_nor_0~1                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|reduce_nor_0~2                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|reduce_nor_0~3                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|reduce_nor_0~4                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|reduce_nor_0~5                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|reduce_nor_0~6                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_fifo|ad9680_fifo|i_axis_inf|reduce_nor_0~7                                                                                                                                                                                                                                                  ; Unassigned                 ; 128     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_axi|up_axi_rdata_int[27]~0                                                                                                                                                                                                                       ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_axi|up_axi_rdata_int[27]~1                                                                                                                                                                                                                       ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_axi|up_raddr_int[3]~0                                                                                                                                                                                                                            ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_axi|up_rcount[0]~2                                                                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_axi|up_rreq_int                                                                                                                                                                                                                                  ; Unassigned                 ; 131     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_axi|up_wcount[2]~2                                                                                                                                                                                                                               ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_axi|up_wdata_int[25]~0                                                                                                                                                                                                                           ; Unassigned                 ; 44      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|core_cfg_transfer_en                                                                                                                                                                                                                      ; Unassigned                 ; 37      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|core_reset_all                                                                                                                                                                                                                            ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|core_reset_vector[0]                                                                                                                                                                                                                      ; Unassigned                 ; 24      ; Async. clear, Sync. clear, Sync. load              ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|i_clock_mon|d_count[0]~0                                                                                                                                                                                                                  ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|i_clock_mon|d_count_reset_s                                                                                                                                                                                                               ; Unassigned                 ; 22      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|i_clock_mon|i112                                                                                                                                                                                                                          ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|i_clock_mon|up_d_count[19]~0                                                                                                                                                                                                              ; Unassigned                 ; 21      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|i_clock_mon|up_d_count[19]~1                                                                                                                                                                                                              ; Unassigned                 ; 21      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|up_cfg_beats_per_multiframe[6]~0                                                                                                                                                                                                          ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|up_cfg_disable_scrambler~0                                                                                                                                                                                                                ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|up_cfg_lanes_disable[3]~0                                                                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|up_irq_enable[3]~0                                                                                                                                                                                                                        ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|up_reset_synchronizer_vector[0]                                                                                                                                                                                                           ; Unassigned                 ; 61      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|up_reset_vector[0]                                                                                                                                                                                                                        ; Unassigned                 ; 199     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_common|up_scratch[29]~0                                                                                                                                                                                                                          ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[0].i_up_rx_lane|up_status_latency[11]~0                                                                                                                                                                                              ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[1].i_up_rx_lane|up_status_latency[1]~0                                                                                                                                                                                               ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[2].i_up_rx_lane|up_status_latency[1]~0                                                                                                                                                                                               ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|gen_lane[3].i_up_rx_lane|up_status_latency[0]~0                                                                                                                                                                                               ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_cfg|i4                                                                                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_cfg|out_load                                                                                                                                                                                                                            ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_status|i4                                                                                                                                                                                                                               ; Unassigned                 ; 138     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|i_cdc_status|out_load                                                                                                                                                                                                                         ; Unassigned                 ; 138     ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|up_cfg_buffer_delay[6]~0                                                                                                                                                                                                                      ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_rx|up_ctrl_err_statistics_mask[2]~0                                                                                                                                                                                                              ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_sysref|i_cdc_sysref_event|i4                                                                                                                                                                                                                     ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_sysref|up_cfg_lmfc_offset[5]~0                                                                                                                                                                                                                   ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|i_up_sysref|up_cfg_sysref_disable~0                                                                                                                                                                                                                   ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_jesd204_rx|up_rreq_d1                                                                                                                                                                                                                                            ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_axi|up_axi_rdata_int[29]~0                                                                                                                                                                                                                                ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_axi|up_axi_rdata_int[29]~1                                                                                                                                                                                                                                ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_axi|up_raddr_int[0]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_axi|up_rcount[3]~2                                                                                                                                                                                                                                        ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_axi|up_rreq_int                                                                                                                                                                                                                                           ; Unassigned                 ; 34      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_axi|up_waddr_int[7]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 42      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_axi|up_wcount[2]~2                                                                                                                                                                                                                                        ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_up|i10                                                                                                                                                                                                                                                    ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_up|up_rst_cnt[1]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|axi_xcvr|i_up|up_rst_cnt[3]                                                                                                                                                                                                                                          ; Unassigned                 ; 10      ; Async. clear                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|buffer_release_n                                                                                                                                                                                                                                          ; Unassigned                 ; 142     ; Read enable, Sync. clear                           ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i148                                                                                                                                                                                                                                   ; Unassigned                 ; 132     ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_ilas_monitor|ilas_config_valid                                                                                                                                                                                                       ; Unassigned                 ; 36      ; Write enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|i_ilas_monitor|next_state~1                                                                                                                                                                                                            ; Unassigned                 ; 56      ; Sync. clear, Write enable                          ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|ifs_ready                                                                                                                                                                                                                              ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[0].i_lane|status_err_statistics_cnt[1]~6                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_ilas_monitor|ilas_config_valid                                                                                                                                                                                                       ; Unassigned                 ; 36      ; Write enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|i_ilas_monitor|next_state~1                                                                                                                                                                                                            ; Unassigned                 ; 47      ; Sync. clear, Write enable                          ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|ifs_ready                                                                                                                                                                                                                              ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[1].i_lane|status_err_statistics_cnt[15]~6                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_ilas_monitor|ilas_config_valid                                                                                                                                                                                                       ; Unassigned                 ; 36      ; Write enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|i_ilas_monitor|next_state~1                                                                                                                                                                                                            ; Unassigned                 ; 56      ; Sync. clear, Write enable                          ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|ifs_ready                                                                                                                                                                                                                              ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[2].i_lane|status_err_statistics_cnt[7]~6                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_ilas_monitor|ilas_config_valid                                                                                                                                                                                                       ; Unassigned                 ; 36      ; Write enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|i_ilas_monitor|next_state~1                                                                                                                                                                                                            ; Unassigned                 ; 47      ; Sync. clear, Write enable                          ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|ifs_ready                                                                                                                                                                                                                              ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|gen_lane[3].i_lane|status_err_statistics_cnt[26]~6                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_lane_latency_monitor|beat_counter[9]~2                                                                                                                                                                                                                  ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_lane_latency_monitor|lane_latency_mem[0][9]~0                                                                                                                                                                                                           ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_lane_latency_monitor|lane_latency_mem[1][8]~1                                                                                                                                                                                                           ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_lane_latency_monitor|lane_latency_mem[2][4]~2                                                                                                                                                                                                           ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_lane_latency_monitor|lane_latency_mem[3][8]~3                                                                                                                                                                                                           ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_rx_ctrl|Select_9~0                                                                                                                                                                                                                                      ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_rx_ctrl|deglitch_counter[5]~0                                                                                                                                                                                                                           ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_rx_ctrl|ifs_rst[0]~1                                                                                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|jesd204_rx|i_rx_ctrl|latency_monitor_reset                                                                                                                                                                                                                           ; Unassigned                 ; 70      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|en_embedded_debug.pll_embedded_debug|embedded_debug_soft_csr|i81~2                                                                                                                                                                                          ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|outclk0                                                                                                                                                                                                                                                     ; FPLL_1CT                   ; 4110    ; Clock                                              ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|xcvr_avmm_inst|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                                                                                                           ; Unassigned                 ; 4       ; Async. clear                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control|g_rx.g_rx[0].g_rx.counter_rx_analogreset|i55                                                                                                                                                                                                       ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control|g_rx.g_rx[0].g_rx.counter_rx_digitalreset|i41                                                                                                                                                                                                      ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control|g_rx.g_rx[0].g_rx.resync_rx_cal_busy|resync_chains[2].sync_r[1]                                                                                                                                                                                    ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy_reset_control|i23                                                                                                                                                                                                                                                ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|i134~0                                                                                                                               ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[0].g_avmm_csr_enabled.embedded_debug_soft_csr|i157~0                                                                                                                               ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|i134~0                                                                                                                               ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[1].g_avmm_csr_enabled.embedded_debug_soft_csr|i157~0                                                                                                                               ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|i134~0                                                                                                                               ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[2].g_avmm_csr_enabled.embedded_debug_soft_csr|i157~0                                                                                                                               ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|i134~0                                                                                                                               ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|alt_xcvr_native_optional_rcfg_logic|g_optional_chnl_reconfig_logic[3].g_avmm_csr_enabled.embedded_debug_soft_csr|i157~0                                                                                                                               ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                 ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                 ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                 ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].avmm_reset_sync_inst|resync_chains[0].sync_r[1]                                                                                 ; Unassigned                 ; 5       ; Async. clear                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                          ; Unassigned                 ; 40      ; Sync. clear                                        ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_0|gen_lane[0].i_pattern_align|cooldown[1]~0                                                                                                                                                                                                             ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_1|gen_lane[0].i_pattern_align|cooldown[1]~0                                                                                                                                                                                                             ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_2|gen_lane[0].i_pattern_align|cooldown[1]~0                                                                                                                                                                                                             ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|phy|soft_pcs_3|gen_lane[0].i_pattern_align|cooldown[1]~0                                                                                                                                                                                                             ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|rst_controller_001|i4                                                                                                                                                                                                                                                ; Unassigned                 ; 34      ; Async. clear                                       ;                      ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|rst_controller_002|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                          ; Unassigned                 ; 3       ; Async. clear                                       ;                      ;
; mcu_0|avl_adxcfg_0|avl_adxcfg_0|rcfg_select[1]                                                                                                                                                                                                                                                           ; Unassigned                 ; 14      ; Sync. clear                                        ;                      ;
; mcu_0|avl_adxcfg_0|avl_adxcfg_0|rcfg_write_int~0                                                                                                                                                                                                                                                         ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|avl_adxcfg_0|avl_adxcfg_0|rcfg_writedata_int[0]~0                                                                                                                                                                                                                                                  ; Unassigned                 ; 19      ; Sync. clear                                        ;                      ;
; mcu_0|avl_adxcfg_1|avl_adxcfg_1|rcfg_read_int~0                                                                                                                                                                                                                                                          ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|avl_adxcfg_1|avl_adxcfg_1|rcfg_select[1]                                                                                                                                                                                                                                                           ; Unassigned                 ; 14      ; Sync. clear                                        ;                      ;
; mcu_0|avl_adxcfg_1|avl_adxcfg_1|rcfg_writedata_int[7]~0                                                                                                                                                                                                                                                  ; Unassigned                 ; 19      ; Sync. clear                                        ;                      ;
; mcu_0|avl_adxcfg_2|avl_adxcfg_2|rcfg_address_int[5]~0                                                                                                                                                                                                                                                    ; Unassigned                 ; 19      ; Sync. clear                                        ;                      ;
; mcu_0|avl_adxcfg_2|avl_adxcfg_2|rcfg_read_int~0                                                                                                                                                                                                                                                          ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|avl_adxcfg_2|avl_adxcfg_2|rcfg_select[1]                                                                                                                                                                                                                                                           ; Unassigned                 ; 14      ; Sync. clear                                        ;                      ;
; mcu_0|avl_adxcfg_3|avl_adxcfg_3|rcfg_address_int[6]~0                                                                                                                                                                                                                                                    ; Unassigned                 ; 19      ; Sync. clear                                        ;                      ;
; mcu_0|avl_adxcfg_3|avl_adxcfg_3|rcfg_read_int~0                                                                                                                                                                                                                                                          ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|avl_adxcfg_3|avl_adxcfg_3|rcfg_select[1]                                                                                                                                                                                                                                                           ; Unassigned                 ; 14      ; Sync. clear                                        ;                      ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|i1064                                                                                                                                                                                                                                                 ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|i665~1                                                                                                                                                                                                                                                ; Unassigned                 ; 334     ; Clock enable, Write enable                         ;                      ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|cmd_fifo|internal_out_ready~1                                                                                                                                                                                                                                  ; Unassigned                 ; 322     ; Clock enable                                       ;                      ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|pending_read_count[0]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|bridge_0|mm_clock_crossing_bridge_0|rsp_fifo|i523                                                                                                                                                                                                                                                  ; Unassigned                 ; 268     ; Clock enable, Write enable                         ;                      ;
; mcu_0|bridge_1|mm_clock_crossing_bridge_1|cmd_fifo|internal_out_ready~1                                                                                                                                                                                                                                  ; Unassigned                 ; 51      ; Clock enable                                       ;                      ;
; mcu_0|bridge_1|mm_clock_crossing_bridge_1|pending_read_count[2]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|bridge_1|mm_clock_crossing_bridge_1|rsp_fifo|i75                                                                                                                                                                                                                                                   ; Unassigned                 ; 36      ; Write enable                                       ;                      ;
; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|i103~0                                                                                                                                                                                                                                                ; Unassigned                 ; 41      ; Write enable                                       ;                      ;
; mcu_0|bridge_2|mm_clock_crossing_bridge_2|cmd_fifo|internal_out_ready~0                                                                                                                                                                                                                                  ; Unassigned                 ; 42      ; Clock enable                                       ;                      ;
; mcu_0|bridge_2|mm_clock_crossing_bridge_2|pending_read_count[0]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|bridge_2|mm_clock_crossing_bridge_2|rsp_fifo|i75                                                                                                                                                                                                                                                   ; Unassigned                 ; 35      ; Write enable                                       ;                      ;
; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|i145~0                                                                                                                                                                                                                                                ; Unassigned                 ; 64      ; Write enable                                       ;                      ;
; mcu_0|bridge_3|mm_clock_crossing_bridge_3|cmd_fifo|internal_out_ready~1                                                                                                                                                                                                                                  ; Unassigned                 ; 66      ; Clock enable                                       ;                      ;
; mcu_0|bridge_3|mm_clock_crossing_bridge_3|pending_read_count[0]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|bridge_3|mm_clock_crossing_bridge_3|rsp_fifo|i75                                                                                                                                                                                                                                                   ; Unassigned                 ; 35      ; Write enable                                       ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OEB_OUT                                                                                                                                                                                                                          ; PSEUDODIFFOUT_X102_Y41_N30 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|pdiff_out~OE_OUT                                                                                                                                                                                                                           ; PSEUDODIFFOUT_X102_Y41_N30 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                                                 ; PSEUDODIFFOUT_X102_Y10_N60 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                                                  ; PSEUDODIFFOUT_X102_Y10_N60 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                                                 ; PSEUDODIFFOUT_X102_Y10_N45 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                                                  ; PSEUDODIFFOUT_X102_Y10_N45 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                                                 ; PSEUDODIFFOUT_X102_Y10_N75 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                                                  ; PSEUDODIFFOUT_X102_Y10_N75 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OEB_OUT                                                                                                                                                                                                                 ; PSEUDODIFFOUT_X102_Y37_N75 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.pdiff_out~OE_OUT                                                                                                                                                                                                                  ; PSEUDODIFFOUT_X102_Y37_N75 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0]                                                                                                                                                                                                       ; TILECTRL_X102_Y32_N2       ; 1874    ; Clock                                              ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[37]                                                                                                                                                                                                                      ; IO12LANE_X102_Y8_N2        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[38]                                                                                                                                                                                                                      ; IO12LANE_X102_Y8_N2        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[39]                                                                                                                                                                                                                      ; IO12LANE_X102_Y8_N2        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[43]                                                                                                                                                                                                                      ; IO12LANE_X102_Y8_N2        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[44]                                                                                                                                                                                                                      ; IO12LANE_X102_Y8_N2        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[45]                                                                                                                                                                                                                      ; IO12LANE_X102_Y8_N2        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[46]                                                                                                                                                                                                                      ; IO12LANE_X102_Y8_N2        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[47]                                                                                                                                                                                                                      ; IO12LANE_X102_Y8_N2        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[48]                                                                                                                                                                                                                      ; IO12LANE_X102_Y7_N1        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[49]                                                                                                                                                                                                                      ; IO12LANE_X102_Y7_N1        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[51]                                                                                                                                                                                                                      ; IO12LANE_X102_Y7_N1        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[54]                                                                                                                                                                                                                      ; IO12LANE_X102_Y7_N1        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[55]                                                                                                                                                                                                                      ; IO12LANE_X102_Y7_N1        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[56]                                                                                                                                                                                                                      ; IO12LANE_X102_Y7_N1        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[57]                                                                                                                                                                                                                      ; IO12LANE_X102_Y7_N1        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[58]                                                                                                                                                                                                                      ; IO12LANE_X102_Y7_N1        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[60]                                                                                                                                                                                                                      ; IO12LANE_X102_Y9_N3        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[62]                                                                                                                                                                                                                      ; IO12LANE_X102_Y9_N3        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[63]                                                                                                                                                                                                                      ; IO12LANE_X102_Y9_N3        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[66]                                                                                                                                                                                                                      ; IO12LANE_X102_Y9_N3        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[67]                                                                                                                                                                                                                      ; IO12LANE_X102_Y9_N3        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[69]                                                                                                                                                                                                                      ; IO12LANE_X102_Y9_N3        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[70]                                                                                                                                                                                                                      ; IO12LANE_X102_Y9_N3        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[71]                                                                                                                                                                                                                      ; IO12LANE_X102_Y9_N3        ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[73]                                                                                                                                                                                                                      ; IO12LANE_X102_Y36_N3       ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[74]                                                                                                                                                                                                                      ; IO12LANE_X102_Y36_N3       ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[75]                                                                                                                                                                                                                      ; IO12LANE_X102_Y36_N3       ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[78]                                                                                                                                                                                                                      ; IO12LANE_X102_Y36_N3       ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[79]                                                                                                                                                                                                                      ; IO12LANE_X102_Y36_N3       ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[81]                                                                                                                                                                                                                      ; IO12LANE_X102_Y36_N3       ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[82]                                                                                                                                                                                                                      ; IO12LANE_X102_Y36_N3       ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2b_oe_nonabphy[83]                                                                                                                                                                                                                      ; IO12LANE_X102_Y36_N3       ; 1       ; Output enable                                      ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|l2core_rd_data_vld_avl0_nonabphy[0][1]                                                                                                                                                                                                   ; IO12LANE_X102_Y34_N1       ; 102     ; Sync. load                                         ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|non_hps.core_clks_rsts_inst|i5                                                                                                                                                                                                                                            ; Unassigned                 ; 11      ; Async. clear                                       ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|non_hps.core_clks_rsts_inst|per_if_cal_slave_reset_sync[9]                                                                                                                                                                                                                ; Unassigned                 ; 4       ; Async. clear                                       ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|non_hps.core_clks_rsts_inst|reset_sync_pri_sdc_anchor                                                                                                                                                                                                                     ; Unassigned                 ; 9       ; Async. clear                                       ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|non_hps.core_clks_rsts_inst|use_counter_lock.counter_lock_gen_master.cpa_count_to_lock[16]                                                                                                                                                                                ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|non_hps.core_clks_rsts_inst|use_counter_lock.counter_lock_gen_master.pll_ref_clk_reset_n_sync_rrr                                                                                                                                                                         ; Unassigned                 ; 18      ; Async. clear                                       ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_c_counters[3]                                                                                                                                                                                                                                                ; IOPLL_3B                   ; 151     ; Clock                                              ;                      ;
; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_locked                                                                                                                                                                                                                                                       ; IOPLL_3B                   ; 22      ; Async. clear                                       ;                      ;
; mcu_0|ddr3|ddr3|cal_slave_component|ioaux_master_bridge|cmd_waitrequest~0                                                                                                                                                                                                                                ; Unassigned                 ; 51      ; Clock enable                                       ;                      ;
; mcu_0|ddr3|ddr3|cal_slave_component|ioaux_master_bridge|use_reg                                                                                                                                                                                                                                          ; Unassigned                 ; 51      ; Sync. load                                         ;                      ;
; mcu_0|ddr3|ddr3|cal_slave_component|ioaux_master_bridge|wait_rise                                                                                                                                                                                                                                        ; Unassigned                 ; 50      ; Clock enable                                       ;                      ;
; mcu_0|ddr3|ddr3|cal_slave_component|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                              ; Unassigned                 ; 9       ; Async. clear                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter_001|data_format_adapter_0|i602                                                                                                                                                                                                                                          ; Unassigned                 ; 47      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter_001|data_format_adapter_0|in_ready~0                                                                                                                                                                                                                                    ; Unassigned                 ; 272     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter_001|data_format_adapter_0|state_ram|mem_wr_write~0                                                                                                                                                                                                                      ; Unassigned                 ; 5       ; Write enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|Mux_0~0                                                                                                                                                                                                                                           ; Unassigned                 ; 38      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|Mux_135~0                                                                                                                                                                                                                                         ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|Mux_224~0                                                                                                                                                                                                                                         ; Unassigned                 ; 34      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|Mux_224~1                                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|Mux_428~0                                                                                                                                                                                                                                         ; Unassigned                 ; 25      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|Mux_508~0                                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|a_valid                                                                                                                                                                                                                                           ; Unassigned                 ; 17      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|b_ready                                                                                                                                                                                                                                           ; Unassigned                 ; 279     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data0_register[0]~0                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data11_register[5]~0                                                                                                                                                                                                                              ; Unassigned                 ; 56      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data12_register[0]~0                                                                                                                                                                                                                              ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data16_register[0]~0                                                                                                                                                                                                                              ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data19_register[3]~0                                                                                                                                                                                                                              ; Unassigned                 ; 25      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data20_register[0]~0                                                                                                                                                                                                                              ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data21_register[4]~0                                                                                                                                                                                                                              ; Unassigned                 ; 24      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data4_register[0]~0                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|data8_register[0]~0                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|in_ready                                                                                                                                                                                                                                          ; Unassigned                 ; 43      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|state[0]~2                                                                                                                                                                                                                                        ; Unassigned                 ; 135     ; Sync. load                                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|state[1]~1                                                                                                                                                                                                                                        ; Unassigned                 ; 48      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|data_format_adapter_0|state[2]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 191     ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ethernet|avalon_st_adapter|error_adapter_0|out_data[214]~0                                                                                                                                                                                                                                         ; Unassigned                 ; 96      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ethernet|avalon_st_adapter|timing_adapter_0|ethernet_timing_adapter_181_7qwysyi_fifo|i17~0                                                                                                                                                                                                         ; Unassigned                 ; 45      ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|avalon_st_adapter|timing_adapter_0|ethernet_timing_adapter_181_7qwysyi_fifo|i27                                                                                                                                                                                                           ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_bridge|dma_bridge|cmd_waitrequest                                                                                                                                                                                                                                                     ; Unassigned                 ; 326     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_bridge|dma_bridge|use_reg                                                                                                                                                                                                                                                             ; Unassigned                 ; 325     ; Sync. load                                         ;                      ;
; mcu_0|ethernet|dma_bridge|dma_bridge|wait_rise                                                                                                                                                                                                                                                           ; Unassigned                 ; 324     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block|control[12]~4                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block|control[1]~0                                                                                                                                                                                                                              ; Unassigned                 ; 35      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block|control[22]~3                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block|control[30]~5                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block|control[3]~1                                                                                                                                                                                                                              ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block|i236~0                                                                                                                                                                                                                                    ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block|readdata_d1[17]~0                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Sync. load                                         ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_csr_block|readdata_d1[31]~1                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|issue_write_descriptor                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|internal_used[1]~0                                                                                                                                                                                        ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|read_address[0]~0                                                                                                                                                                                         ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|the_write_command_FIFO|write_address[0]~0                                                                                                                                                                                        ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_descriptor_buffers|write_en~0                                                                                                                                                                                                                       ; Unassigned                 ; 100     ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|rd_ptr_msb|rtl~0                                                                                                                                                                             ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|rtl~0                                                                                                                                                                                        ; Unassigned                 ; 67      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|rtl~11                                                                                                                                                                                       ; Unassigned                 ; 51      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|rtl~23                                                                                                                                                                                       ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|usedw_counter|rtl~0                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|dispatcher_internal|the_response_block|the_response_FIFO|auto_generated|dpfifo|wr_ptr|rtl~0                                                                                                                                                                                 ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|actual_bytes_transferred_counter[5]~0                                                                                                                                                                                                                   ; Unassigned                 ; 14      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|actual_bytes_transferred_counter[5]~1                                                                                                                                                                                                                   ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|address_counter[17]~0                                                                                                                                                                                                                                   ; Unassigned                 ; 37      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|i527~0                                                                                                                                                                                                                                                  ; Unassigned                 ; 59      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|length_counter[3]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|length_counter[3]~1                                                                                                                                                                                                                                     ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|src_response_valid                                                                                                                                                                                                                                      ; Unassigned                 ; 62      ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|streaming_counter[1]~1                                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|streaming_counter[5]~0                                                                                                                                                                                                                                  ; Unassigned                 ; 165     ; Clock enable, Sync. clear                          ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|streaming_counter[5]~2                                                                                                                                                                                                                                  ; Unassigned                 ; 7       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|streaming_counter[5]~3                                                                                                                                                                                                                                  ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_ST_to_MM_Adapter|barrelshifter_B_d1[114]~2                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_ST_to_MM_Adapter|barrelshifter_B_d1[227]~1                                                                                                                                                                                                          ; Unassigned                 ; 121     ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_ST_to_MM_Adapter|barrelshifter_B_d1[242]~0                                                                                                                                                                                                          ; Unassigned                 ; 248     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_ST_to_MM_Adapter|barrelshifter_B_d1[242]~3                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_ST_to_MM_Adapter|bytes_to_next_boundary_minus_one_d1[4]                                                                                                                                                                                             ; Unassigned                 ; 349     ; Sync. load                                         ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|rd_ptr_msb|rtl~0                                                                                                                                                                                            ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|rtl~2                                                                                                                                                                                                       ; Unassigned                 ; 270     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|rtl~30                                                                                                                                                                                                      ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|usedw_counter|rtl~0                                                                                                                                                                                         ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_st_to_master_fifo|auto_generated|dpfifo|wr_ptr|rtl~0                                                                                                                                                                                                ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_write_burst_control|address_d1[16]~0                                                                                                                                                                                                                ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_write_burst_control|burst_begin_quickly                                                                                                                                                                                                             ; Unassigned                 ; 26      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_write_burst_control|burst_counter[0]~0                                                                                                                                                                                                              ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_write_burst_control|i13~0                                                                                                                                                                                                                           ; Unassigned                 ; 293     ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|dma_rx|dma_rx|write_mstr_internal|the_write_burst_control|i147~0                                                                                                                                                                                                                          ; Unassigned                 ; 9       ; Sync. load                                         ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_csr_block|control[15]~4                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_csr_block|control[1]~0                                                                                                                                                                                                                              ; Unassigned                 ; 35      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_csr_block|control[20]~3                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_csr_block|control[28]~5                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_csr_block|control[7]~1                                                                                                                                                                                                                              ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_csr_block|readdata_d1[27]~0                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|issue_read_descriptor                                                                                                                                                                                                            ; Unassigned                 ; 58      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|read_sequence_number_d1[7]~0                                                                                                                                                                                                     ; Unassigned                 ; 53      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|internal_used[3]~0                                                                                                                                                                                         ; Unassigned                 ; 25      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|internal_used[3]~1                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|read_address[4]~0                                                                                                                                                                                          ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|the_read_command_FIFO|write_address[5]~0                                                                                                                                                                                         ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|dispatcher_internal|the_descriptor_buffers|write_en~0                                                                                                                                                                                                                       ; Unassigned                 ; 101     ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|address_counter[8]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|i473~0                                                                                                                                                                                                                                                   ; Unassigned                 ; 58      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|length_counter[12]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 15      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|length_counter[12]~1                                                                                                                                                                                                                                     ; Unassigned                 ; 15      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|pending_reads_counter[1]~0                                                                                                                                                                                                                               ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|programmable_burst_count_d1[0]~0                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter|barrelshifter_B_d1[126]~3                                                                                                                                                                                                           ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter|barrelshifter_B_d1[238]~1                                                                                                                                                                                                           ; Unassigned                 ; 121     ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter|barrelshifter_B_d1[249]~2                                                                                                                                                                                                           ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter|barrelshifter_B_d1[64]~0                                                                                                                                                                                                            ; Unassigned                 ; 256     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter|byte_address[4]                                                                                                                                                                                                                     ; Unassigned                 ; 349     ; Sync. load                                         ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter|fifo_write~0                                                                                                                                                                                                                        ; Unassigned                 ; 291     ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_MM_to_ST_adapter|readdata_d1[175]~0                                                                                                                                                                                                                  ; Unassigned                 ; 257     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rd_ptr_msb|rtl~0                                                                                                                                                                                             ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rtl~12                                                                                                                                                                                                       ; Unassigned                 ; 286     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|rtl~29                                                                                                                                                                                                       ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|usedw_counter|rtl~0                                                                                                                                                                                          ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|dma_tx|dma_tx|read_mstr_internal|the_master_to_st_fifo|auto_generated|dpfifo|wr_ptr|rtl~0                                                                                                                                                                                                 ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i|c10gx_pll|outclk[0]                                                                                                                                                                                                                          ; IOPLL_2J                   ; 1142    ; Clock                                              ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_CTRL|Select_1~0                                                                                                                                                                                                                                         ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_CTRL|reg_rd~0                                                                                                                                                                                                                                           ; Unassigned                 ; 23      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_EXCESS_COL|out_valid_internal                                                                                                                                                                                                                     ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_LATE_COL|out_valid_internal                                                                                                                                                                                                                       ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_MSB_AOCTETSRECEIVEDOK|out_valid_internal                                                                                                                                                                                             ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|U_SYNC_MSB_AOCTETSRECEIVEDOK|take_in_data                                                                                                                                                                                                   ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|cnt_wren                                                                                                                                                                                                                                    ; Unassigned                 ; 64      ; Write enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|msb_aOctetsReceivedOK_reg[23]~0                                                                                                                                                                                                             ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|msb_aOctetsReceivedOK_reg[54]~1                                                                                                                                                                                                             ; Unassigned                 ; 30      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|reg_cnt[4]~0                                                                                                                                                                                                                                ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|stat_cnt_add_len                                                                                                                                                                                                                            ; Unassigned                 ; 18      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_RXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                      ; Unassigned                 ; 41      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_11|i4                                                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_11|out_valid_internal                                                                                                                                                                                                                        ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_12|i4                                                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_12|out_valid_internal                                                                                                                                                                                                                        ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_6|i4                                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_6|out_valid_internal                                                                                                                                                                                                                         ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_7|i4                                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_7|out_valid_internal                                                                                                                                                                                                                         ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_8|out_valid_internal                                                                                                                                                                                                                         ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_8|take_in_data                                                                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_9|i4                                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_SYNC_9|out_valid_internal                                                                                                                                                                                                                         ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_SYNC_MSB_AOCTETSTRANSMITTEDOK|out_valid_internal                                                                                                                                                                                          ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|U_SYNC_MSB_AOCTETSTRANSMITTEDOK|take_in_data                                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|cnt_wren                                                                                                                                                                                                                                    ; Unassigned                 ; 64      ; Write enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|msb_aOctetsTransmittedOK_reg[20]~0                                                                                                                                                                                                          ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|msb_aOctetsTransmittedOK_reg[52]~1                                                                                                                                                                                                          ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|reg_cnt[2]~0                                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|stat_cnt[8]~0                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|stat_cnt_add_len_reg                                                                                                                                                                                                                        ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|U_TXCNT|state.STM_TYPE_RST_CNT                                                                                                                                                                                                                      ; Unassigned                 ; 39      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|aframechecksequenceerrors_reg[10]~0                                                                                                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|aframesreceivedok_reg[10]~0                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|apausemacctrlframesreceived_reg[16]~0                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|command_config[0]~0                                                                                                                                                                                                                                 ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|etherStatsFragments_reg[3]~0                                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|etherStatsJabbers_reg[3]~0                                                                                                                                                                                                                          ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|etherstatsoctets_reg_clk[20]~0                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|etherstatsoctets_reg_clk[59]~1                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i1041                                                                                                                                                                                                                                               ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i1125                                                                                                                                                                                                                                               ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i1209                                                                                                                                                                                                                                               ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i1310                                                                                                                                                                                                                                               ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i1411                                                                                                                                                                                                                                               ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i1459                                                                                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i1515                                                                                                                                                                                                                                               ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i19                                                                                                                                                                                                                                                 ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i228                                                                                                                                                                                                                                                ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i2899                                                                                                                                                                                                                                               ; Unassigned                 ; 98      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i329                                                                                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i3291                                                                                                                                                                                                                                               ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i3368                                                                                                                                                                                                                                               ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i3474                                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i3577                                                                                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i3664                                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i3768                                                                                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i3855                                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i3959                                                                                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i4047                                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i4152                                                                                                                                                                                                                                               ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i447                                                                                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i533                                                                                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i626                                                                                                                                                                                                                                                ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i708                                                                                                                                                                                                                                                ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i791                                                                                                                                                                                                                                                ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i874                                                                                                                                                                                                                                                ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i958                                                                                                                                                                                                                                                ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|i98                                                                                                                                                                                                                                                 ; Unassigned                 ; 23      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|lut_wren_reg                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|msb_aOctetsReceivedOK[11]~0                                                                                                                                                                                                                         ; Unassigned                 ; 30      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|msb_aOctetsTransmittedOK[28]~0                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|msb_etherstatsoctets[5]~0                                                                                                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|reg_data_out[20]~16                                                                                                                                                                                                                                 ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|rx_sw_reset_wire                                                                                                                                                                                                                                    ; Unassigned                 ; 167     ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_CONTROL|U_REG|sw_cnt_reset_wire                                                                                                                                                                                                                                   ; Unassigned                 ; 233     ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_CLKCT|rxclk_ena                                                                                                                                                                                                                                             ; Unassigned                 ; 469     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_CLKCT|txclk_ena                                                                                                                                                                                                                                             ; Unassigned                 ; 360     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_GMIF|U_SYNC_1|std_sync_no_cut|dreg[1]                                                                                                                                                                                                                       ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBFF|aempty_low_det                                                                                                                                                                                                                                  ; Unassigned                 ; 11      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBR|Select_1~0                                                                                                                                                                                                                                       ; Unassigned                 ; 18      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_LBW|i38                                                                                                                                                                                                                                              ; Unassigned                 ; 25      ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|U_SYNC_1|std_sync_no_cut|dreg[1]                                                                                                                                                                                                                       ; Unassigned                 ; 11      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|en                                                                                                                                                                                                                                                     ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_LBFF|err~0                                                                                                                                                                                                                                                  ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|LessThan_0~3                                                                                                                                                                                                                            ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|Select_1~0                                                                                                                                                                                                                              ; Unassigned                 ; 17      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|dest_addr[15]~7                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|dest_addr[23]~6                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|dest_addr[31]~5                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|dest_addr[39]~9                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|dest_addr[47]~8                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|dest_addr[7]~2                                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|frm_length[0]~0                                                                                                                                                                                                                         ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|frm_stat_val                                                                                                                                                                                                                            ; Unassigned                 ; 23      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|i131                                                                                                                                                                                                                                    ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|i715~0                                                                                                                                                                                                                                  ; Unassigned                 ; 15      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RXSTAT|total_frm_cnt[15]~0                                                                                                                                                                                                                     ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|U_HSH|hash_code[0]~0                                                                                                                                                                                                                        ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|dest_add_ok[9]                                                                                                                                                                                                                              ; Unassigned                 ; 25      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|enable_rx_reg3                                                                                                                                                                                                                              ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|frm_type_ok_s[0]                                                                                                                                                                                                                            ; Unassigned                 ; 35      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|i1857                                                                                                                                                                                                                                       ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|pause_quant_val[15]~0                                                                                                                                                                                                                       ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|rx_stat_wren                                                                                                                                                                                                                                ; Unassigned                 ; 38      ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|rx_wren_int                                                                                                                                                                                                                                 ; Unassigned                 ; 15      ; Clock enable, Sync. clear                          ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_RX|user_length[11]~0                                                                                                                                                                                                                           ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|dest_addr[15]~10                                                                                                                                                                                                                        ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|dest_addr[23]~9                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|dest_addr[31]~8                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|dest_addr[39]~12                                                                                                                                                                                                                        ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|dest_addr[47]~11                                                                                                                                                                                                                        ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|dest_addr[7]~5                                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|frm_cnt[15]~0                                                                                                                                                                                                                           ; Unassigned                 ; 15      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|frm_stat_val                                                                                                                                                                                                                            ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|i40                                                                                                                                                                                                                                     ; Unassigned                 ; 45      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|reduce_nor_7                                                                                                                                                                                                                            ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|reduce_nor_8                                                                                                                                                                                                                            ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|sop_reg[3]                                                                                                                                                                                                                              ; Unassigned                 ; 21      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|type_length[10]~0                                                                                                                                                                                                                       ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TXSTAT|type_length[1]~1                                                                                                                                                                                                                        ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|frm_rd[0]                                                                                                                                                                                                                                   ; Unassigned                 ; 27      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|gen_pause_cnt_a[2]                                                                                                                                                                                                                          ; Unassigned                 ; 22      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|gen_pause_muxb[1]~0                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|holdoff_quant_cnt[6]~0                                                                                                                                                                                                                      ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|i1513                                                                                                                                                                                                                                       ; Unassigned                 ; 23      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|i1800~0                                                                                                                                                                                                                                     ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|i1883                                                                                                                                                                                                                                       ; Unassigned                 ; 7       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|i2255                                                                                                                                                                                                                                       ; Unassigned                 ; 32      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|i2503                                                                                                                                                                                                                                       ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|i770                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|i772                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|pause_cnt[0]~0                                                                                                                                                                                                                              ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|pause_frame_quant_val[15]~0                                                                                                                                                                                                                 ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|pause_latch[15]~0                                                                                                                                                                                                                           ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|rd_13[2]~0                                                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_GETH|U_TX|sop[4]                                                                                                                                                                                                                                      ; Unassigned                 ; 39      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_MAGIC|pat_cnt[3]~0                                                                                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_MAGIC|pbl_cnt[0]~0                                                                                                                                                                                                                                    ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_RD|LessThan_0~2                                                                                                                                                                                                                        ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_WRT|LessThan_0~2                                                                                                                                                                                                                       ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_RD|LessThan_0~2                                                                                                                                                                                                                      ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_STATUS|U_WRT|LessThan_0~2                                                                                                                                                                                                                     ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|Select_6~0                                                                                                                                                                                                                                       ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|data_rdreq                                                                                                                                                                                                                                       ; Unassigned                 ; 39      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|ff_rx_data_reg[2]~0                                                                                                                                                                                                                              ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|i475                                                                                                                                                                                                                                             ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|i551~0                                                                                                                                                                                                                                           ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|reduce_nor_1~0                                                                                                                                                                                                                                   ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|rx_data32[11]~2                                                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|rx_data32[16]~1                                                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|rx_data32[1]~4                                                                                                                                                                                                                                   ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|rx_data32[31]~0                                                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|rx_data32[8]~3                                                                                                                                                                                                                                   ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|rx_wren32                                                                                                                                                                                                                                        ; Unassigned                 ; 74      ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_RD|LessThan_0~2                                                                                                                                                                                                                        ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|U_WRT|LessThan_0~2                                                                                                                                                                                                                       ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_DATA|full_flag                                                                                                                                                                                                                                ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_RD|LessThan_0~2                                                                                                                                                                                                                      ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|TX_STATUS|U_WRT|LessThan_0~2                                                                                                                                                                                                                     ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|U_SYNC_TX_SHIFT16|std_sync_no_cut|dreg[1]                                                                                                                                                                                                        ; Unassigned                 ; 42      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|data_tmp[24]~0                                                                                                                                                                                                                                   ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|dout_reg_sft[25]~0                                                                                                                                                                                                                               ; Unassigned                 ; 27      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|eop_tmp~1                                                                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|i357~0                                                                                                                                                                                                                                           ; Unassigned                 ; 40      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|i359                                                                                                                                                                                                                                             ; Unassigned                 ; 75      ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|i361                                                                                                                                                                                                                                             ; Unassigned                 ; 23      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|i364                                                                                                                                                                                                                                             ; Unassigned                 ; 35      ; Clock enable, Write enable                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|mod_tmp[0]~1                                                                                                                                                                                                                                     ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_TXFF|tx_rden32                                                                                                                                                                                                                                        ; Unassigned                 ; 37      ; Clock enable, Sync. load                           ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_CLKGEN|clk_ena                                                                                                                                                                                                                                                 ; Unassigned                 ; 82      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_CLKGEN|reduce_nor_0                                                                                                                                                                                                                                            ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_CNTL|i138~0                                                                                                                                                                                                                                                    ; Unassigned                 ; 12      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_CNTL|mdio_data_out[3]~0                                                                                                                                                                                                                                        ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_MDIO|i15~0                                                                                                                                                                                                                                                     ; Unassigned                 ; 12      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_MDIO|i240                                                                                                                                                                                                                                                      ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_MDIO|i45~0                                                                                                                                                                                                                                                     ; Unassigned                 ; 18      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_MDIO|reg_data[15]~0                                                                                                                                                                                                                                            ; Unassigned                 ; 15      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_MDIO|reg_data_rd[15]~0                                                                                                                                                                                                                                         ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|U_MDIO|reg_phy_reg_add[9]~0                                                                                                                                                                                                                                      ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|U_MDIO|mdio_oen                                                                                                                                                                                                                                                         ; Unassigned                 ; 1       ; Output enable                                      ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_0|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                    ; Unassigned                 ; 1537    ; Async. clear                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_1|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                    ; Unassigned                 ; 1061    ; Async. clear                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_2|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                    ; Unassigned                 ; 288     ; Async. clear                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_3|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                    ; Unassigned                 ; 223     ; Async. clear                                       ;                      ;
; mcu_0|ethernet|mac|mac|i_tse_mac|reset_sync_4|altera_tse_reset_synchronizer_chain_out                                                                                                                                                                                                                    ; Unassigned                 ; 1524    ; Async. clear                                       ;                      ;
; mcu_0|ethernet|mem_bridge|mem_bridge|cmd_waitrequest~0                                                                                                                                                                                                                                                   ; Unassigned                 ; 49      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mem_bridge|mem_bridge|use_reg                                                                                                                                                                                                                                                             ; Unassigned                 ; 48      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mem_bridge|mem_bridge|wait_rise                                                                                                                                                                                                                                                           ; Unassigned                 ; 47      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                 ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_agent|i508                                                                                                                                                                                                                                                   ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                              ; Unassigned                 ; 43      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]                                                                                                                                                                         ; Unassigned                 ; 40      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[4]                                                                                                                                                                         ; Unassigned                 ; 34      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                               ; Unassigned                 ; 30      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_agent_rdata_fifo|i533                                                                                                                                                                                                                           ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_agent_rsp_fifo|i721                                                                                                                                                                                                                             ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_agent|uncompressor|i81~0                                                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                 ; Unassigned                 ; 138     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                  ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter|Decoder_1~0                                                                                                                                                                                                                   ; Unassigned                 ; 18      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter|byteen_reg[7]~0                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter|byteen_reg[7]~1                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter|count[2]~0                                                                                                                                                                                                                    ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter|i663~0                                                                                                                                                                                                                        ; Unassigned                 ; 91      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter|unaligned_read                                                                                                                                                                                                                ; Unassigned                 ; 20      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_cmd_width_adapter|uncompressor|i81~0                                                                                                                                                                                                            ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_rsp_width_adapter|byteen_reg[8]~0                                                                                                                                                                                                               ; Unassigned                 ; 28      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_rsp_width_adapter|i1422~0                                                                                                                                                                                                                       ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_descriptor_slave_rsp_width_adapter|use_reg                                                                                                                                                                                                                       ; Unassigned                 ; 41      ; Clock enable, Sync. load                           ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                            ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_agent|i508                                                                                                                                                                                                                                              ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                         ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[2]                                                                                                                                                                    ; Unassigned                 ; 34      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_rx_response_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                          ; Unassigned                 ; 25      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                 ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_agent|i508                                                                                                                                                                                                                                                   ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                              ; Unassigned                 ; 43      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|int_nxt_addr_reg_dly[4]                                                                                                                                                                         ; Unassigned                 ; 38      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_csr_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                               ; Unassigned                 ; 30      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_agent_rdata_fifo|i533                                                                                                                                                                                                                           ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_agent_rsp_fifo|i721                                                                                                                                                                                                                             ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_agent|uncompressor|i81~0                                                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                 ; Unassigned                 ; 139     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                  ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter|Decoder_1~0                                                                                                                                                                                                                   ; Unassigned                 ; 19      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter|byteen_reg[15]~0                                                                                                                                                                                                              ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter|byteen_reg[15]~1                                                                                                                                                                                                              ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter|count[2]~0                                                                                                                                                                                                                    ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter|i663~0                                                                                                                                                                                                                        ; Unassigned                 ; 91      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter|unaligned_read                                                                                                                                                                                                                ; Unassigned                 ; 18      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_cmd_width_adapter|uncompressor|i81~0                                                                                                                                                                                                            ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_rsp_width_adapter|byteen_reg[23]~0                                                                                                                                                                                                              ; Unassigned                 ; 28      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_rsp_width_adapter|i1422~0                                                                                                                                                                                                                       ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|dma_tx_descriptor_slave_rsp_width_adapter|use_reg                                                                                                                                                                                                                       ; Unassigned                 ; 41      ; Clock enable, Sync. load                           ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mac_control_port_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                           ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mac_control_port_agent|i508                                                                                                                                                                                                                                             ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mac_control_port_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                        ; Unassigned                 ; 43      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mac_control_port_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                         ; Unassigned                 ; 40      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_agent|av_waitrequest                                                                                                                                                                                                                                      ; Unassigned                 ; 12      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_agent|i222~0                                                                                                                                                                                                                                              ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_limiter|pending_response_count[2]~0                                                                                                                                                                                                                       ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_limiter|save_dest_id~0                                                                                                                                                                                                                                    ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_translator|address_register[3]~0                                                                                                                                                                                                                          ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_translator|burstlen_register_lint[4]~0                                                                                                                                                                                                                    ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_0|mem_bridge_m0_translator|i218                                                                                                                                                                                                                                           ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|cmd_mux|arb|top_priority_reg[1]~0                                                                                                                                                                                                                                       ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|cmd_mux|saved_grant[1]                                                                                                                                                                                                                                                  ; Unassigned                 ; 309     ; Sync. clear                                        ;                      ;
; mcu_0|ethernet|mm_interconnect_1|cmd_mux|update_grant~0                                                                                                                                                                                                                                                  ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|i1914                                                                                                                                                                                                                                      ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|i3055                                                                                                                                                                                                                                      ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|i4196                                                                                                                                                                                                                                      ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|i5337                                                                                                                                                                                                                                      ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|i6478                                                                                                                                                                                                                                      ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|i7619                                                                                                                                                                                                                                      ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|i773                                                                                                                                                                                                                                       ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|i8760                                                                                                                                                                                                                                      ; Unassigned                 ; 19      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|mem_used[1]~1                                                                                                                                                                                                                              ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                ; Unassigned                 ; 22      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_agent|i1908                                                                                                                                                                                                                                               ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                           ; Unassigned                 ; 296     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_bridge_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                            ; Unassigned                 ; 134     ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_rx_mm_write_agent|av_waitrequest                                                                                                                                                                                                                                    ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_rx_mm_write_translator|address_register[29]~0                                                                                                                                                                                                                       ; Unassigned                 ; 26      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_rx_mm_write_translator|i850                                                                                                                                                                                                                                         ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_rx_mm_write_translator|i890~0                                                                                                                                                                                                                                       ; Unassigned                 ; 8       ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_tx_mm_read_translator|i920~0                                                                                                                                                                                                                                        ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_tx_mm_read_translator|i920~1                                                                                                                                                                                                                                        ; Unassigned                 ; 11      ; Sync. load                                         ;                      ;
; mcu_0|ethernet|mm_interconnect_1|dma_tx_mm_read_translator|i980                                                                                                                                                                                                                                          ; Unassigned                 ; 26      ; Clock enable                                       ;                      ;
; mcu_0|ethernet|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                               ; Unassigned                 ; 721     ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|ethernet|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                   ; Unassigned                 ; 2096    ; Async. clear                                       ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b|delay_signals[0][0]                                        ; Unassigned                 ; 25      ; Sync. load                                         ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:addsub|ld_rightShiftStageSel1Dto0_uid256_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b_to_rightShiftStage1_uid257_alignmentShifter_uid93_fpAddSubTest_ieeeAdd_b|delay_signals[0][1]                                        ; Unassigned                 ; 26      ; Sync. load                                         ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div|denom_man[23]~0                                                                                                                                                                                                        ; Unassigned                 ; 51      ; Clock enable                                       ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div|div_step_en                                                                                                                                                                                                            ; Unassigned                 ; 58      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div|quot_exp[0]~2                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div|quot_exp[4]~1                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Sync. load                                         ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div|quot_man[21]~3                                                                                                                                                                                                         ; Unassigned                 ; 22      ; Sync. clear                                        ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div|quot_man[3]~0                                                                                                                                                                                                          ; Unassigned                 ; 54      ; Clock enable                                       ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:div|quot_unbiased_exp[8]~0                                                                                                                                                                                                 ; Unassigned                 ; 9       ; Clock enable                                       ;                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|redist6_enaAnd_q[0]                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|gpio|gpio|data_out[8]~0                                                                                                                                                                                                                                                                            ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|gpio|gpio|i535                                                                                                                                                                                                                                                                                     ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|put_rxfifo~0                                                                                                                                                                                                                                                                               ; Unassigned                 ; 13      ; Write enable                                       ;                      ;
; mcu_0|i2c|i2c|put_txfifo~1                                                                                                                                                                                                                                                                               ; Unassigned                 ; 15      ; Write enable                                       ;                      ;
; mcu_0|i2c|i2c|u_clk_cnt|clk_cnt[2]~1                                                                                                                                                                                                                                                                     ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_csr|ctrl_wren                                                                                                                                                                                                                                                                            ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_csr|iser_wren                                                                                                                                                                                                                                                                            ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_csr|scl_high_wren                                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_csr|scl_low_wren                                                                                                                                                                                                                                                                         ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_csr|sda_hold_wren~0                                                                                                                                                                                                                                                                      ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_mstfsm|Select_4~2                                                                                                                                                                                                                                                                        ; Unassigned                 ; 17      ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_rxfifo|internal_used[0]~0                                                                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_spksupp|i9                                                                                                                                                                                                                                                                               ; Unassigned                 ; 8       ; Sync. clear                                        ;                      ;
; mcu_0|i2c|i2c|u_txfifo|internal_used[2]~0                                                                                                                                                                                                                                                                ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|i2c|i2c|u_txout|sda_hold_cnt_nxt[0]~4                                                                                                                                                                                                                                                              ; Unassigned                 ; 17      ; Sync. clear                                        ;                      ;
; mcu_0|iopll_0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]                                                                                                                                                                                                                                                 ; IOPLL_3D                   ; 1577    ; Clock                                              ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|fifo_rd~0                                                                                                                                                                                                                                                                  ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|fifo_wr                                                                                                                                                                                                                                                                    ; Unassigned                 ; 22      ; Clock enable, Write enable                         ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|ien_AE~0                                                                                                                                                                                                                                                                   ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_alt_jtag_atlantic|count[8]~0                                                                                                                                                                                 ; Unassigned                 ; 21      ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_alt_jtag_atlantic|i254                                                                                                                                                                                       ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_alt_jtag_atlantic|write_valid~0                                                                                                                                                                              ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_alt_jtag_atlantic|write~0                                                                                                                                                                                    ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|rd_wfifo                                                                                                                                                                                                                                                                   ; Unassigned                 ; 17      ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|read_0                                                                                                                                                                                                                                                                     ; Unassigned                 ; 16      ; Sync. load                                         ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|rtl~2                                                                                                                                                    ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|the_mcu_subsystem_jtag_uart_0_altera_avalon_jtag_uart_181_mydipia_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|rtl~2                                                                                                                                                    ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|jtag_uart_0|jtag_uart_0|wr_rfifo                                                                                                                                                                                                                                                                   ; Unassigned                 ; 20      ; Clock enable, Write enable                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_ci_multi_stall                                                                                                                                                                                                                                       ; Unassigned                 ; 11      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_dc_rd_addr_cnt[1]~0                                                                                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_dc_rd_data_cnt[1]~0                                                                                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_dc_rd_data_cnt[1]~1                                                                                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_dc_wb_rd_en                                                                                                                                                                                                                                          ; Unassigned                 ; 35      ; Clock enable, Read enable                          ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_dc_wr_data_cnt[2]~0                                                                                                                                                                                                                                  ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_dc_xfer_rd_data_starting                                                                                                                                                                                                                             ; Unassigned                 ; 28      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_dc_xfer_wr_active                                                                                                                                                                                                                                    ; Unassigned                 ; 32      ; Write enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_exc_active_no_break                                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_inst_result[27]~2                                                                                                                                                                                                                                    ; Unassigned                 ; 19      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_pipe_flush_waddr[1]~0                                                                                                                                                                                                                                ; Unassigned                 ; 22      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_slow_inst_result_en~0                                                                                                                                                                                                                                ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|A_stall                                                                                                                                                                                                                                                ; Unassigned                 ; 1161    ; Clock enable, Sync. clear, Sync. load              ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|D_br_pred_not_taken                                                                                                                                                                                                                                    ; Unassigned                 ; 30      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|D_ctrl_src2_choose_imm                                                                                                                                                                                                                                 ; Unassigned                 ; 43      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|D_ic_fill_starting                                                                                                                                                                                                                                     ; Unassigned                 ; 36      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|D_iw[3]                                                                                                                                                                                                                                                ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|D_src1_hazard_E                                                                                                                                                                                                                                        ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|D_stall~0                                                                                                                                                                                                                                              ; Unassigned                 ; 245     ; Clock enable, Read enable, Sync. clear, Sync. load ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|E_control_reg_rddata[3]~0                                                                                                                                                                                                                              ; Unassigned                 ; 12      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|E_ctrl_mem8                                                                                                                                                                                                                                            ; Unassigned                 ; 21      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|E_div_negate_src1~0                                                                                                                                                                                                                                    ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|E_div_negate_src2~0                                                                                                                                                                                                                                    ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|E_iw[0]                                                                                                                                                                                                                                                ; Unassigned                 ; 14      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|E_src2[15]~1                                                                                                                                                                                                                                           ; Unassigned                 ; 11      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|E_src2[29]~0                                                                                                                                                                                                                                           ; Unassigned                 ; 15      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|E_st_data[23]~1                                                                                                                                                                                                                                        ; Unassigned                 ; 8       ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|M_bht_wr_en_unfiltered                                                                                                                                                                                                                                 ; Unassigned                 ; 2       ; Write enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|M_br_cond_taken_history[7]~0                                                                                                                                                                                                                           ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|M_control_reg_rddata[0]~0                                                                                                                                                                                                                              ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|M_ctrl_dc_index_nowb_inv                                                                                                                                                                                                                               ; Unassigned                 ; 33      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|M_refetch~13                                                                                                                                                                                                                                           ; Unassigned                 ; 34      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|add_11~1                                                                                                                                                                                                                                               ; Unassigned                 ; 32      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|d_address_offset_field[2]~2                                                                                                                                                                                                                            ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|d_address_tag_field[0]                                                                                                                                                                                                                                 ; Unassigned                 ; 83      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|d_writedata[15]~0                                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|dc_data_wr_port_en~0                                                                                                                                                                                                                                   ; Unassigned                 ; 32      ; Clock enable, Write enable                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|dc_tag_wr_port_en~0                                                                                                                                                                                                                                    ; Unassigned                 ; 23      ; Write enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|div_quotient_done                                                                                                                                                                                                                                      ; Unassigned                 ; 66      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|div_remainder[28]~1                                                                                                                                                                                                                                    ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|i15083~1                                                                                                                                                                                                                                               ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|i8073                                                                                                                                                                                                                                                  ; Unassigned                 ; 66      ; Write enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|i_readdatavalid_d1                                                                                                                                                                                                                                     ; Unassigned                 ; 35      ; Clock enable, Write enable                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|ic_fill_ap_offset[2]~0                                                                                                                                                                                                                                 ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|ic_fill_dp_offset_en~0                                                                                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|ic_fill_valid_bits_en                                                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|ic_tag_clr_valid_bits_nxt                                                                                                                                                                                                                              ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|ic_tag_wren                                                                                                                                                                                                                                            ; Unassigned                 ; 28      ; Write enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|reduce_nor_271                                                                                                                                                                                                                                         ; Unassigned                 ; 26      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|reduce_nor_839                                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|reduce_nor_879~0                                                                                                                                                                                                                                       ; Unassigned                 ; 12      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|address[8]                                                                                                                                                                        ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|readdata[13]~0                                                                                                                                                                    ; Unassigned                 ; 13      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk|i16                  ; Unassigned                 ; 15      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk|jxuir                ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk|take_action_ocimem_a ; Unassigned                 ; 16      ; Clock enable, Sync. load                           ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk|take_action_ocimem_b ; Unassigned                 ; 35      ; Clock enable, Sync. load                           ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_sysclk|update_jdo_strobe    ; Unassigned                 ; 39      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck|sr[19]~2                ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck|sr[19]~3                ; Unassigned                 ; 18      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck|sr[37]~4                ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck|sr[5]~0                 ; Unassigned                 ; 13      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_wrapper|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_debug_slave_tck|sr[5]~1                 ; Unassigned                 ; 13      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                       ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_avalon_reg|take_action_ocireg~0                                                                                  ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_break|break_readreg[22]~0                                                                                    ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci_break|break_readreg[22]~1                                                                                    ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|MonDReg[0]~1                                                                                              ; Unassigned                 ; 30      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|MonDReg[28]~0                                                                                             ; Unassigned                 ; 22      ; Sync. clear                                        ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|MonDReg[5]~3                                                                                              ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|ociram_reset_req                                                                                          ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_oci|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_nios2_ocimem|ociram_wr_en~0                                                                                            ; Unassigned                 ; 32      ; Read enable, Write enable                          ;                      ;
; mcu_0|mcu_subsystem_ram_0|mcu_subsystem_ram_0|the_altsyncram|auto_generated|decode3|rtl~0                                                                                                                                                                                                                ; Unassigned                 ; 32      ; Write enable                                       ;                      ;
; mcu_0|mcu_subsystem_ram_0|mcu_subsystem_ram_0|the_altsyncram|auto_generated|decode3|rtl~1                                                                                                                                                                                                                ; Unassigned                 ; 32      ; Write enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_core_s_axi_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~2                                                                                                                                                                                             ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_core_s_axi_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                                                                                            ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_dma_m_src_axi_agent|arready                                                                                                                                                                                                                                               ; Unassigned                 ; 34      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_dma_s_axi_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~3                                                                                                                                                                                              ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_dma_s_axi_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                                                                                             ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_jesd204_lane_pll_reconfig_agent_rdata_fifo|i85~0                                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_jesd204_lane_pll_reconfig_agent_rsp_fifo|i303                                                                                                                                                                                                                             ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_jesd204_link_management_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~2                                                                                                                                                                                ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_jesd204_link_management_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                                                                               ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_jesd204_link_pll_reconfig_agent_rdata_fifo|i85~0                                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_jesd204_link_pll_reconfig_agent_rsp_fifo|i303                                                                                                                                                                                                                             ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_jesd204_link_reconfig_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~2                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9144_jesd204_link_reconfig_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                                                                                 ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_core_s_axi_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~3                                                                                                                                                                                             ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_core_s_axi_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                                                                                            ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_dma_m_dest_axi_agent|awready~0                                                                                                                                                                                                                                            ; Unassigned                 ; 34      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_dma_m_dest_axi_agent|i1226                                                                                                                                                                                                                                                ; Unassigned                 ; 37      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_dma_m_dest_axi_agent|wready~0                                                                                                                                                                                                                                             ; Unassigned                 ; 132     ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_dma_s_axi_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~3                                                                                                                                                                                              ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_dma_s_axi_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                                                                                             ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_jesd204_link_management_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~2                                                                                                                                                                                ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_jesd204_link_management_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                                                                               ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_jesd204_link_pll_reconfig_agent_rdata_fifo|i85~0                                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_jesd204_link_pll_reconfig_agent_rsp_fifo|i303                                                                                                                                                                                                                             ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_jesd204_link_reconfig_agent|async_fifo.read_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~3                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ad9680_jesd204_link_reconfig_agent|async_fifo.write_rsp_fifo|my_altera_avalon_sc_fifo_wr|write~0                                                                                                                                                                                 ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s0_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s0_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s1_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_0_rcfg_s1_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s0_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s0_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s1_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_1_rcfg_s1_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s0_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s0_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s1_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_2_rcfg_s1_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s0_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s0_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s1_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|avl_adxcfg_3_rcfg_s1_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rdata_fifo|i803                                                                                                                                                                                                                                                ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                ; Unassigned                 ; 271     ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rdata_fifo|write                                                                                                                                                                                                                                               ; Unassigned                 ; 269     ; Clock enable, Write enable                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i100935                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i102127                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i103319                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i10343                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i104511                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i105703                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i106895                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i108087                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i109279                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i110471                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i111663                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i112855                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i114047                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i115239                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i11535                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i116431                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i117623                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i118815                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i120007                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i121199                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i122391                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i123583                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i124775                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i125967                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i127159                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i12727                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i128351                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i129543                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i130735                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i131927                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i133119                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i134311                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i135503                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i136695                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i137887                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i139079                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i13919                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i140271                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i141463                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i142655                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i143847                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i145039                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i146231                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i147423                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i148615                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i149807                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i150999                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i15111                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i152191                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i16303                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i17495                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i18687                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i19879                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i1999                                                                                                                                                                                                                                                 ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i21071                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i22263                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i23455                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i24647                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i25839                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i27031                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i28223                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i29415                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i30607                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i31799                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i3191                                                                                                                                                                                                                                                 ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i32991                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i34183                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i35375                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i36567                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i37759                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i38951                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i40143                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i41335                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i42527                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i43719                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i4383                                                                                                                                                                                                                                                 ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i44911                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i46103                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i47295                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i48487                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i49679                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i50871                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i52063                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i53255                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i54447                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i55639                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i5575                                                                                                                                                                                                                                                 ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i56831                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i58023                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i59215                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i60407                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i61599                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i62791                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i63983                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i65175                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i66367                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i67559                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i6767                                                                                                                                                                                                                                                 ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i68751                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i69943                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i71135                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i72327                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i73519                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i74711                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i75903                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i77095                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i78287                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i79479                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i7959                                                                                                                                                                                                                                                 ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i80671                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i807                                                                                                                                                                                                                                                  ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i81863                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i83055                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i84247                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i85439                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i86631                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i87823                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i89015                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i90207                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i91399                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i9151                                                                                                                                                                                                                                                 ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i92591                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i93783                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i94975                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i96167                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i97359                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i98551                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|i99743                                                                                                                                                                                                                                                ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[100]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[101]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[102]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[103]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[104]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[105]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[106]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[107]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[108]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[109]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[10]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[110]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[111]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[112]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[113]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[114]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[115]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[116]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[117]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[118]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[119]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[11]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[120]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[121]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[122]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[123]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[124]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[125]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[126]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[127]                                                                                                                                                                                                                                         ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[12]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[13]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[14]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[15]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[16]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[17]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[18]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[19]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                         ; Unassigned                 ; 127     ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[20]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[21]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[22]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[23]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[24]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[25]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[26]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[27]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[28]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[29]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[30]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[31]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[32]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[33]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[34]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[35]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[36]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[37]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[38]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[39]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[40]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[41]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[42]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[43]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[44]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[45]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[46]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[47]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[48]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[49]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[50]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[51]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[52]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[53]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[54]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[55]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[56]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[57]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[58]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[59]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[60]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[61]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[62]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[63]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[64]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[65]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[66]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[67]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[68]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[69]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[70]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[71]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[72]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[73]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[74]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[75]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[76]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[77]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[78]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[79]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[80]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[81]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[82]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[83]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[84]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[85]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[86]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[87]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[88]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[89]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[8]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[90]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[91]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[92]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[93]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[94]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[95]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[96]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[97]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[98]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[99]                                                                                                                                                                                                                                          ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|mem_used[9]                                                                                                                                                                                                                                           ; Unassigned                 ; 68      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                               ; Unassigned                 ; 130     ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent|uncompressor|i115~0                                                                                                                                                                                                                                            ; Unassigned                 ; 146     ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_agent|uncompressor|i206                                                                                                                                                                                                                                              ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                                      ; Unassigned                 ; 304     ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|i2964~0                                                                                                                                                                                                 ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                                       ; Unassigned                 ; 131     ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                                   ; Unassigned                 ; 17      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_0_s0_to_ad9144_dma_m_src_axi_rd_rsp_width_adapter|use_reg                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rdata_fifo|i126                                                                                                                                                                                                                                                ; Unassigned                 ; 18      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                ; Unassigned                 ; 34      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rdata_fifo|write                                                                                                                                                                                                                                               ; Unassigned                 ; 41      ; Clock enable, Write enable                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i1175                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i1611                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i2047                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i2483                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i2919                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i303                                                                                                                                                                                                                                                  ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i3355                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i3791                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i4227                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i4663                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i5099                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i5535                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i5971                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i6407                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i6843                                                                                                                                                                                                                                                 ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|i739                                                                                                                                                                                                                                                  ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[10]                                                                                                                                                                                                                                          ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[11]                                                                                                                                                                                                                                          ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[12]                                                                                                                                                                                                                                          ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[13]                                                                                                                                                                                                                                          ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[14]                                                                                                                                                                                                                                          ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[15]                                                                                                                                                                                                                                          ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                         ; Unassigned                 ; 15      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[8]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|mem_used[9]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_1_s0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                               ; Unassigned                 ; 65      ; Sync. load, Write enable                           ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rdata_fifo|write                                                                                                                                                                                                                                               ; Unassigned                 ; 38      ; Clock enable, Write enable                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|i303                                                                                                                                                                                                                                                  ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|i739                                                                                                                                                                                                                                                  ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|i739~0                                                                                                                                                                                                                                                ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|i739~1                                                                                                                                                                                                                                                ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|i739~2                                                                                                                                                                                                                                                ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|i739~3                                                                                                                                                                                                                                                ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|i739~4                                                                                                                                                                                                                                                ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|i739~5                                                                                                                                                                                                                                                ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_2_s0_agent_rsp_fifo|mem_used[7]~2                                                                                                                                                                                                                                         ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rdata_fifo|internal_out_ready~1                                                                                                                                                                                                                                ; Unassigned                 ; 36      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rdata_fifo|write                                                                                                                                                                                                                                               ; Unassigned                 ; 37      ; Clock enable, Write enable                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|i303                                                                                                                                                                                                                                                  ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|i739                                                                                                                                                                                                                                                  ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|i739~0                                                                                                                                                                                                                                                ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|i739~1                                                                                                                                                                                                                                                ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|i739~2                                                                                                                                                                                                                                                ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|i739~3                                                                                                                                                                                                                                                ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|i739~4                                                                                                                                                                                                                                                ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|i739~5                                                                                                                                                                                                                                                ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                         ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|bridge_3_s0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                           ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_016|arb|top_priority_reg[5]~2                                                                                                                                                                                                                                            ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_016|save_grant~0                                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_017|arb|top_priority_reg[1]~0                                                                                                                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_017|update_grant~0                                                                                                                                                                                                                                                       ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_018|arb|top_priority_reg[1]~1                                                                                                                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_018|update_grant~0                                                                                                                                                                                                                                                       ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_019|arb|top_priority_reg[1]~0                                                                                                                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_019|update_grant~0                                                                                                                                                                                                                                                       ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_020|arb|top_priority_reg[1]~0                                                                                                                                                                                                                                            ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|cmd_mux_020|update_grant~1                                                                                                                                                                                                                                                       ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|crosser_001|async_clock_crosser.clock_xer|take_in_data~0                                                                                                                                                                                                                         ; Unassigned                 ; 44      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|crosser_002|async_clock_crosser.clock_xer|take_in_data~0                                                                                                                                                                                                                         ; Unassigned                 ; 28      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|crosser_003|async_clock_crosser.clock_xer|take_in_data~0                                                                                                                                                                                                                         ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|crosser_004|async_clock_crosser.clock_xer|take_in_data~1                                                                                                                                                                                                                         ; Unassigned                 ; 37      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|crosser_005|async_clock_crosser.clock_xer|take_in_data~0                                                                                                                                                                                                                         ; Unassigned                 ; 38      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|crosser|async_clock_crosser.clock_xer|take_in_data~0                                                                                                                                                                                                                             ; Unassigned                 ; 65      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avm_agent|av_waitrequest                                                                                                                                                                                                                                                ; Unassigned                 ; 33      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avm_agent|i762~0                                                                                                                                                                                                                                                        ; Unassigned                 ; 1       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avm_translator|address_register[29]~0                                                                                                                                                                                                                                   ; Unassigned                 ; 26      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avm_translator|i890~0                                                                                                                                                                                                                                                   ; Unassigned                 ; 8       ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rdata_fifo|i126                                                                                                                                                                                                                                               ; Unassigned                 ; 18      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rdata_fifo|internal_out_ready                                                                                                                                                                                                                                 ; Unassigned                 ; 34      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rdata_fifo|write                                                                                                                                                                                                                                              ; Unassigned                 ; 41      ; Clock enable, Write enable                         ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rsp_fifo|i1175                                                                                                                                                                                                                                                ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rsp_fifo|i1611                                                                                                                                                                                                                                                ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rsp_fifo|i303                                                                                                                                                                                                                                                 ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rsp_fifo|i739                                                                                                                                                                                                                                                 ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|ethernet_avs_agent_rsp_fifo|mem_used[1]~2                                                                                                                                                                                                                                        ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|gpio_s1_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                                   ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|gpio_s1_agent_rsp_fifo|i303                                                                                                                                                                                                                                                      ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|i2c_csr_agent_rdata_fifo|i191                                                                                                                                                                                                                                                    ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|i2c_csr_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                                   ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|i2c_csr_agent_rdata_fifo|mem_used[1]                                                                                                                                                                                                                                             ; Unassigned                 ; 20      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_0|i2c_csr_agent_rsp_fifo|i303                                                                                                                                                                                                                                                      ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|i2c_csr_agent_rsp_fifo|i739                                                                                                                                                                                                                                                      ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|i2c_csr_agent_rsp_fifo|mem_used[0]~3                                                                                                                                                                                                                                             ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rdata_fifo|i85~0                                                                                                                                                                                                                             ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|jtag_uart_0_avalon_jtag_slave_agent_rsp_fifo|i303                                                                                                                                                                                                                                ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_data_master_limiter|i7                                                                                                                                                                                                                                       ; Unassigned                 ; 48      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_data_master_limiter|pending_response_count[7]~0                                                                                                                                                                                                              ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_debug_mem_slave_agent_rdata_fifo|i85                                                                                                                                                                                                                         ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_debug_mem_slave_agent_rsp_fifo|i303                                                                                                                                                                                                                          ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_instruction_master_limiter|internal_valid~0                                                                                                                                                                                                                  ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_cpu_0_instruction_master_limiter|pending_response_count[7]~0                                                                                                                                                                                                       ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_ram_0_s1_agent_rdata_fifo|i85                                                                                                                                                                                                                                      ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_ram_0_s1_agent_rsp_fifo|i303                                                                                                                                                                                                                                       ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|mcu_subsystem_ram_0_s1_agent|m0_write~1                                                                                                                                                                                                                                          ; Unassigned                 ; 64      ; Read enable                                        ;                      ;
; mcu_0|mm_interconnect_0|rsp_demux_016|src6_valid                                                                                                                                                                                                                                                         ; Unassigned                 ; 133     ; Write enable                                       ;                      ;
; mcu_0|mm_interconnect_0|spi_spi_control_port_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                      ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|spi_spi_control_port_agent_rsp_fifo|i303                                                                                                                                                                                                                                         ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|timer_0_s1_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|timer_0_s1_agent_rsp_fifo|i303                                                                                                                                                                                                                                                   ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|timer_1_s1_agent_rdata_fifo|i85~0                                                                                                                                                                                                                                                ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_0|timer_1_s1_agent_rsp_fifo|i303                                                                                                                                                                                                                                                   ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_1|crosser_001|async_clock_crosser.clock_xer|take_in_data                                                                                                                                                                                                                           ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_1|crosser|async_clock_crosser.clock_xer|take_in_data~0                                                                                                                                                                                                                             ; Unassigned                 ; 41      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_1|qspi_controller2_0_avl_csr_agent_rdata_fifo|i278                                                                                                                                                                                                                                 ; Unassigned                 ; 32      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_1|qspi_controller2_0_avl_csr_agent_rdata_fifo|i85                                                                                                                                                                                                                                  ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_2|qspi_controller2_0_avl_mem_translator|av_beginbursttransfer~2                                                                                                                                                                                                                    ; Unassigned                 ; 50      ; Clock enable, Sync. load                           ;                      ;
; mcu_0|mm_interconnect_3|bridge_0_m0_agent|av_waitrequest~0                                                                                                                                                                                                                                               ; Unassigned                 ; 31      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_3|bridge_0_m0_translator|address_register[19]~0                                                                                                                                                                                                                                    ; Unassigned                 ; 26      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889                                                                                                                                                                                                                                             ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~0                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~1                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~10                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~11                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~12                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~13                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~14                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~15                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~16                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~17                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~18                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~19                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~2                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~20                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~21                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~22                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~23                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~24                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~25                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~26                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~27                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~28                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~29                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~3                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~30                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~31                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~32                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~33                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~34                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~35                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~36                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~37                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~38                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~39                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~4                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~40                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~41                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~42                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~43                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~44                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~45                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~46                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~47                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~48                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~49                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~5                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~50                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~51                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~52                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~53                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~54                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~55                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~56                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~57                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~58                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~59                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~6                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~60                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~61                                                                                                                                                                                                                                          ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~7                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~8                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i1889~9                                                                                                                                                                                                                                           ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|i763                                                                                                                                                                                                                                              ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|mem_used[63]~1                                                                                                                                                                                                                                    ; Unassigned                 ; 63      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                           ; Unassigned                 ; 66      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_3|ddr3_ctrl_amm_0_agent|i1880~0                                                                                                                                                                                                                                                    ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_4|bridge_1_m0_agent|av_waitrequest                                                                                                                                                                                                                                                 ; Unassigned                 ; 12      ; Sync. load                                         ;                      ;
; mcu_0|mm_interconnect_4|bridge_1_m0_translator|address_register[5]~0                                                                                                                                                                                                                                     ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_4|bridge_1_m0_translator|burstlen_register_lint[2]~0                                                                                                                                                                                                                               ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_agent_rsp_fifo|mem_used[1]~3                                                                                                                                                                                                                               ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_agent|i494                                                                                                                                                                                                                                                 ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                            ; Unassigned                 ; 39      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                             ; Unassigned                 ; 36      ; Clock enable                                       ;                      ;
; mcu_0|mm_interconnect_4|ddr3_ctrl_mmr_slave_0_burst_adapter|altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                                 ; Unassigned                 ; 32      ; Sync. load                                         ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption|asmi_csr_read~0                                                                                                                                                                                                    ; Unassigned                 ; 35      ; Sync. clear                                        ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption|avl_csr_rddata_local[0]~0                                                                                                                                                                                          ; Unassigned                 ; 32      ; Sync. clear                                        ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption|avl_csr_rddata_local[0]~2                                                                                                                                                                                          ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption|read_sce_combi~0                                                                                                                                                                                                   ; Unassigned                 ; 32      ; Sync. load                                         ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption|write_csr_mem_op_combi                                                                                                                                                                                             ; Unassigned                 ; 39      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption|write_imr_combi~0                                                                                                                                                                                                  ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|addr_adaption_1|addr_adaption|write_sce_combi~0                                                                                                                                                                                                  ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|addr_mem[3][2]~0                                                                                                                                                                                      ; Unassigned                 ; 16      ; Sync. clear                                        ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_32_8_inst|i171                                                                                                                                                                           ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_32_8_inst|in_ready                                                                                                                                                                       ; Unassigned                 ; 33      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|Mux_24~0                                                                                                                                                                       ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|Mux_24~1                                                                                                                                                                       ; Unassigned                 ; 16      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|Mux_56~0                                                                                                                                                                       ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|b_ready                                                                                                                                                                        ; Unassigned                 ; 40      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|data0_register[7]~0                                                                                                                                                            ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|data1_register[0]~0                                                                                                                                                            ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|in_ready                                                                                                                                                                       ; Unassigned                 ; 12      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|state[0]~0                                                                                                                                                                     ; Unassigned                 ; 22      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_adapter_8_32_inst|state[0]~1                                                                                                                                                                     ; Unassigned                 ; 15      ; Sync. load                                         ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_in_cnt_done                                                                                                                                                                                      ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|data_out_cnt_done                                                                                                                                                                                     ; Unassigned                 ; 10      ; Sync. clear                                        ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|i337                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|i418                                                                                                                                                                                                  ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|i616                                                                                                                                                                                                  ; Unassigned                 ; 117     ; Async. clear                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|i6~0                                                                                                                                                                                                  ; Unassigned                 ; 63      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|reduce_nor_0                                                                                                                                                                                          ; Unassigned                 ; 34      ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_cmd_generator_0|state.ST_SEND_OPCODE                                                                                                                                                                                  ; Unassigned                 ; 13      ; Sync. load                                         ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|current_state.STATE_IDLE                                                                                                                                                                             ; Unassigned                 ; 9       ; Sync. load                                         ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|current_state.STATE_LOAD_RDATA                                                                                                                                                                       ; Unassigned                 ; 14      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dataoe_reg[3]~0                                                                                                                                                                                      ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dataout_reg[7]~1                                                                                                                                                                                     ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dataout_wire[1]~0                                                                                                                                                                                    ; Unassigned                 ; 1       ; Output enable                                      ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dedicated_interface|data_buf[0]~0                                                                                                                                                                    ; Unassigned                 ; 2       ; Output enable                                      ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|dedicated_interface|data_buf[3]~1                                                                                                                                                                    ; Unassigned                 ; 1       ; Output enable                                      ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|i336~0                                                                                                                                                                                               ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|read_cnt_q[3]~1                                                                                                                                                                                      ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|write_cnt_q[0]~0                                                                                                                                                                                     ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|asmi2_qspi_interface_0|xip_fast_rw                                                                                                                                                                                          ; Unassigned                 ; 18      ; Sync. load                                         ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|avl_rddata_local[13]~25                                                                                                                                                                                      ; Unassigned                 ; 10      ; Sync. load                                         ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|csr_control_data_reg[0]                                                                                                                                                                                      ; Unassigned                 ; 7       ; Output enable                                      ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|csr_control_data_reg[7]~1                                                                                                                                                                                    ; Unassigned                 ; 3       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|device_id_counter[2]~0                                                                                                                                                                                       ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|i1235~0                                                                                                                                                                                                      ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|i1243~0                                                                                                                                                                                                      ; Unassigned                 ; 28      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|i2157                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|i2225                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|i2293                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|i2362                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|i2430                                                                                                                                                                                                        ; Unassigned                 ; 32      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_4bytes_addr_en~0                                                                                                                                                                                   ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_4bytes_addr_ex~0                                                                                                                                                                                   ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_misc_13~1                                                                                                                                                                                          ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_misc_16~0                                                                                                                                                                                          ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_misc_18~0                                                                                                                                                                                          ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_sector_erase~1                                                                                                                                                                                     ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_sector_protect~0                                                                                                                                                                                   ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_subsector_erase~0                                                                                                                                                                                  ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|csr_controller|write_csr_wr_status~0                                                                                                                                                                                        ; Unassigned                 ; 22      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|multiplexer|src_payload[1]                                                                                                                                                                                                  ; Unassigned                 ; 35      ; Sync. clear                                        ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|multiplexer|update_grant~0                                                                                                                                                                                                  ; Unassigned                 ; 2       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                     ; Unassigned                 ; 734     ; Async. clear, Sync. clear                          ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|Select_12~0                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo|internal_out_ready                                                                                                                                                                  ; Unassigned                 ; 10      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|avst_fifo_inst|avst_fifo|write~0                                                                                                                                                                             ; Unassigned                 ; 11      ; Clock enable, Write enable                         ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|burstcount_register[6]~0                                                                                                                                                                                     ; Unassigned                 ; 7       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|current_state.STATE_READ_DATA                                                                                                                                                                                ; Unassigned                 ; 35      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|i190~2                                                                                                                                                                                                       ; Unassigned                 ; 25      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|mem_byteenable_reg[1]~0                                                                                                                                                                                      ; Unassigned                 ; 4       ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|mem_wr_combi                                                                                                                                                                                                 ; Unassigned                 ; 37      ; Clock enable                                       ;                      ;
; mcu_0|qspi_controller2_0|generic_quad_spi_controller2_0|asmi2_inst_qspi_ctrl|xip_controller|sop_enable                                                                                                                                                                                                   ; Unassigned                 ; 11      ; Sync. load                                         ;                      ;
; mcu_0|rst_controller_001|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                        ; Unassigned                 ; 23      ; Sync. clear                                        ;                      ;
; mcu_0|rst_controller_002|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                        ; Unassigned                 ; 6       ; Async. clear                                       ;                      ;
; mcu_0|rst_controller_003|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                        ; Unassigned                 ; 342     ; Async. clear                                       ;                      ;
; mcu_0|rst_controller_004|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                        ; Unassigned                 ; 656     ; Async. clear                                       ;                      ;
; mcu_0|rst_controller_005|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                        ; Unassigned                 ; 523     ; Async. clear                                       ;                      ;
; mcu_0|rst_controller_006|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                        ; Unassigned                 ; 296     ; Async. clear                                       ;                      ;
; mcu_0|rst_controller|i4                                                                                                                                                                                                                                                                                  ; Unassigned                 ; 29      ; Async. clear                                       ;                      ;
; mcu_0|rst_controller|r_early_rst                                                                                                                                                                                                                                                                         ; Unassigned                 ; 251     ; Clock enable, Write enable                         ;                      ;
; mcu_0|rst_controller|r_sync_rst                                                                                                                                                                                                                                                                          ; Unassigned                 ; 1450    ; Sync. clear, Sync. load                            ;                      ;
; mcu_0|rst_controller|r_sync_rst                                                                                                                                                                                                                                                                          ; Unassigned                 ; 6608    ; Async. clear                                       ;                      ;
; mcu_0|spi|spi|SCLK_reg                                                                                                                                                                                                                                                                                   ; Unassigned                 ; 12      ; Clock                                              ;                      ;
; mcu_0|spi|spi|control_wr_strobe                                                                                                                                                                                                                                                                          ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|spi|spi|endofpacketvalue_wr_strobe                                                                                                                                                                                                                                                                 ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|spi|spi|i113                                                                                                                                                                                                                                                                                       ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|spi|spi|i187                                                                                                                                                                                                                                                                                       ; Unassigned                 ; 9       ; Sync. clear                                        ;                      ;
; mcu_0|spi|spi|i340                                                                                                                                                                                                                                                                                       ; Unassigned                 ; 6       ; Clock enable                                       ;                      ;
; mcu_0|spi|spi|i502~0                                                                                                                                                                                                                                                                                     ; Unassigned                 ; 9       ; Sync. load                                         ;                      ;
; mcu_0|spi|spi|rx_holding_reg[7]~0                                                                                                                                                                                                                                                                        ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|spi|spi|shift_reg[5]~0                                                                                                                                                                                                                                                                             ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|spi|spi|slaveselect_wr_strobe                                                                                                                                                                                                                                                                      ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|spi|spi|write_tx_holding~0                                                                                                                                                                                                                                                                         ; Unassigned                 ; 8       ; Clock enable                                       ;                      ;
; mcu_0|timer_0|timer_0|control_wr_strobe                                                                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|timer_0|timer_0|i8                                                                                                                                                                                                                                                                                 ; Unassigned                 ; 64      ; Clock enable                                       ;                      ;
; mcu_0|timer_0|timer_0|i9                                                                                                                                                                                                                                                                                 ; Unassigned                 ; 64      ; Sync. load                                         ;                      ;
; mcu_0|timer_0|timer_0|period_halfword_0_wr_strobe                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|timer_0|timer_0|period_halfword_1_wr_strobe                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|timer_0|timer_0|period_halfword_2_wr_strobe                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|timer_0|timer_0|period_halfword_3_wr_strobe                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|timer_0|timer_0|snap_strobe~0                                                                                                                                                                                                                                                                      ; Unassigned                 ; 64      ; Clock enable                                       ;                      ;
; mcu_0|timer_1|timer_1|control_wr_strobe                                                                                                                                                                                                                                                                  ; Unassigned                 ; 5       ; Clock enable                                       ;                      ;
; mcu_0|timer_1|timer_1|i8                                                                                                                                                                                                                                                                                 ; Unassigned                 ; 64      ; Clock enable                                       ;                      ;
; mcu_0|timer_1|timer_1|i9                                                                                                                                                                                                                                                                                 ; Unassigned                 ; 64      ; Sync. load                                         ;                      ;
; mcu_0|timer_1|timer_1|period_halfword_0_wr_strobe                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|timer_1|timer_1|period_halfword_1_wr_strobe                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|timer_1|timer_1|period_halfword_2_wr_strobe                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|timer_1|timer_1|period_halfword_3_wr_strobe                                                                                                                                                                                                                                                        ; Unassigned                 ; 16      ; Clock enable                                       ;                      ;
; mcu_0|timer_1|timer_1|snap_strobe~0                                                                                                                                                                                                                                                                      ; Unassigned                 ; 64      ; Clock enable                                       ;                      ;
; pll|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]                                                                                                                                                                                                                                                           ; IOPLL_2L                   ; 1352    ; Clock                                              ;                      ;
; refclk_emif_clk                                                                                                                                                                                                                                                                                          ; PIN_L2                     ; 21      ; Clock                                              ;                      ;
; ~ALTERA_CLKUSR~                                                                                                                                                                                                                                                                                          ; PIN_Y15                    ; 51      ; Clock                                              ;                      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------+---------+----------------------------------------------------+----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Summary                                                                                                                                                        ;
+----------------------------------------------------------------------------------------------------+-----------------------+---------+-------------+----------------+----------------------+
; Name                                                                                               ; Location              ; Fan-Out ; Signal Type ; Promotion Type ; Global Resource Used ;
+----------------------------------------------------------------------------------------------------+-----------------------+---------+-------------+----------------+----------------------+
; clk0~inputFITTER_INSERTED                                                                          ; HSSIREFCLKDIVIDER_1DB ; 31974   ; Global      ; Required       ; Global Clock Region  ;
; gmii_rx_clk                                                                                        ; PIN_AE15              ; 1639    ; Global      ; Automatic      ; Global Clock Region  ;
; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|outclk0                                               ; FPLL_1CB              ; 19571   ; Global      ; Required       ; Global Clock Region  ;
; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|outclk0                                               ; FPLL_1CT              ; 4110    ; Global      ; Required       ; Global Clock Region  ;
; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0] ; TILECTRL_X102_Y32_N2  ; 1874    ; Global      ; Required       ; Global Clock Region  ;
; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_c_counters[3]                                          ; IOPLL_3B              ; 151     ; Global      ; Automatic      ; Global Clock Region  ;
; mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i|c10gx_pll|outclk[0]                    ; IOPLL_2J              ; 1142    ; Global      ; Required       ; Global Clock Region  ;
; mcu_0|iopll_0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]                                           ; IOPLL_3D              ; 1577    ; Global      ; Required       ; Global Clock Region  ;
; mcu_0|rst_controller|r_sync_rst                                                                    ; Unassigned            ; 6608    ; Global      ; Automatic      ; Global Clock Region  ;
; pll|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]                                                     ; IOPLL_2L              ; 1352    ; Global      ; Required       ; Global Clock Region  ;
; refclk_emif_clk                                                                                    ; PIN_L2                ; 21      ; Global      ; Automatic      ; Global Clock Region  ;
; ~ALTERA_CLKUSR~                                                                                    ; PIN_Y15               ; 51      ; Global      ; Automatic      ; Global Clock Region  ;
+----------------------------------------------------------------------------------------------------+-----------------------+---------+-------------+----------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals Details                                                                                                                   ;
+----------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Property                               ; Value                                                                                                        ;
+----------------------------------------+--------------------------------------------------------------------------------------------------------------+
; Name                                   ; clk0~inputFITTER_INSERTED                                                                                    ;
;     -- Source Type                     ; HSSI REFCLK DIVIDER                                                                                          ;
;     -- Source Location                 ; HSSIREFCLKDIVIDER_1DB                                                                                        ;
;     -- Fan-Out                         ; 31974                                                                                                        ;
;     -- Promotion Type                  ; Required Promotion                                                                                           ;
;     -- Global Buffer                   ; clk0~inputFITTER_INSERTEDCLKENA0                                                                             ;
;     -- Global Buffer Location          ; CLKCTRL_1D_G_I13                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 13                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; gmii_rx_clk                                                                                                  ;
;     -- Source Type                     ; I/O pad                                                                                                      ;
;     -- Source Location                 ; PIN_AE15                                                                                                     ;
;     -- Fan-Out                         ; 1639                                                                                                         ;
;     -- Promotion Type                  ; Automatic Promotion                                                                                          ;
;     -- Global Buffer                   ; gmii_rx_clk~inputCLKENA0                                                                                     ;
;     -- Global Buffer Location          ; CLKCTRL_2A_G_I17                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 17                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|outclk0                                                         ;
;     -- Source Type                     ; CMU fractional PLL                                                                                           ;
;     -- Source Location                 ; FPLL_1CB                                                                                                     ;
;     -- Fan-Out                         ; 19571                                                                                                        ;
;     -- Promotion Type                  ; Required Promotion                                                                                           ;
;     -- Global Buffer                   ; mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|outclk0~CLKENA0                                                 ;
;     -- Global Buffer Location          ; CLKCTRL_1C_G_I4                                                                                              ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 4                                                                                                            ;
;                                        ;                                                                                                              ;
; Name                                   ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|outclk0                                                         ;
;     -- Source Type                     ; CMU fractional PLL                                                                                           ;
;     -- Source Location                 ; FPLL_1CT                                                                                                     ;
;     -- Fan-Out                         ; 4110                                                                                                         ;
;     -- Promotion Type                  ; Required Promotion                                                                                           ;
;     -- Global Buffer                   ; mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|outclk0~CLKENA0                                                 ;
;     -- Global Buffer Location          ; CLKCTRL_1C_G_I10                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 10                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; mcu_0|ddr3|ddr3|arch|arch_inst|io_tiles_wrap_inst|io_tiles_inst|core_clks_from_cpa_pri_nonabphy[0]           ;
;     -- Source Type                     ; I/O tile control logic                                                                                       ;
;     -- Source Location                 ; TILECTRL_X102_Y32_N2                                                                                         ;
;     -- Fan-Out                         ; 1874                                                                                                         ;
;     -- Promotion Type                  ; Required Promotion                                                                                           ;
;     -- Global Buffer                   ; mcu_0|ddr3|ddr3|arch|arch_inst|non_hps.core_clks_rsts_inst|clk_gen_hmc.hr_qr.clk_gen_master.emif_usr_clk_buf ;
;     -- Global Buffer Location          ; CLKCTRL_3B_G_I20                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 20                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_c_counters[3]                                                    ;
;     -- Source Type                     ; I/O PLL                                                                                                      ;
;     -- Source Location                 ; IOPLL_3B                                                                                                     ;
;     -- Fan-Out                         ; 151                                                                                                          ;
;     -- Promotion Type                  ; Automatic Promotion                                                                                          ;
;     -- Global Buffer                   ; mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_c_counters[3]~CLKENA0                                            ;
;     -- Global Buffer Location          ; CLKCTRL_3B_G_I18                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 18                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i|c10gx_pll|outclk[0]                              ;
;     -- Source Type                     ; I/O PLL                                                                                                      ;
;     -- Source Location                 ; IOPLL_2J                                                                                                     ;
;     -- Fan-Out                         ; 1142                                                                                                         ;
;     -- Promotion Type                  ; Required Promotion                                                                                           ;
;     -- Global Buffer                   ; mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i|c10gx_pll|outclk[0]~CLKENA0                      ;
;     -- Global Buffer Location          ; CLKCTRL_2J_G_I23                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 23                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; mcu_0|iopll_0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]                                                     ;
;     -- Source Type                     ; I/O PLL                                                                                                      ;
;     -- Source Location                 ; IOPLL_3D                                                                                                     ;
;     -- Fan-Out                         ; 1577                                                                                                         ;
;     -- Promotion Type                  ; Required Promotion                                                                                           ;
;     -- Global Buffer                   ; mcu_0|iopll_0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]~CLKENA0                                             ;
;     -- Global Buffer Location          ; CLKCTRL_3D_G_I19                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 19                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; mcu_0|rst_controller|r_sync_rst                                                                              ;
;     -- Source Type                     ; Register cell                                                                                                ;
;     -- Source Location                 ; Unassigned                                                                                                   ;
;     -- Fan-Out                         ; 6608                                                                                                         ;
;     -- Promotion Type                  ; Automatic Promotion                                                                                          ;
;     -- Global Buffer                   ; mcu_0|rst_controller|r_sync_rst~CLKENA0                                                                      ;
;     -- Global Buffer Location          ; CLKCTRL_1D_G_I15                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 15                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; pll|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]                                                               ;
;     -- Source Type                     ; I/O PLL                                                                                                      ;
;     -- Source Location                 ; IOPLL_2L                                                                                                     ;
;     -- Fan-Out                         ; 1352                                                                                                         ;
;     -- Promotion Type                  ; Required Promotion                                                                                           ;
;     -- Global Buffer                   ; pll|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]~CLKENA0                                                       ;
;     -- Global Buffer Location          ; CLKCTRL_2L_G_I22                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 22                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; refclk_emif_clk                                                                                              ;
;     -- Source Type                     ; I/O pad                                                                                                      ;
;     -- Source Location                 ; PIN_L2                                                                                                       ;
;     -- Fan-Out                         ; 21                                                                                                           ;
;     -- Promotion Type                  ; Automatic Promotion                                                                                          ;
;     -- Global Buffer                   ; refclk_emif_clk~inputCLKENA0                                                                                 ;
;     -- Global Buffer Location          ; CLKCTRL_3B_G_I29                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 29                                                                                                           ;
;                                        ;                                                                                                              ;
; Name                                   ; ~ALTERA_CLKUSR~                                                                                              ;
;     -- Source Type                     ; I/O pad                                                                                                      ;
;     -- Source Location                 ; PIN_Y15                                                                                                      ;
;     -- Fan-Out                         ; 51                                                                                                           ;
;     -- Promotion Type                  ; Automatic Promotion                                                                                          ;
;     -- Global Buffer                   ; ~ALTERA_CLKUSR~~ibufCLKENA0                                                                                  ;
;     -- Global Buffer Location          ; CLKCTRL_2A_G_I30                                                                                             ;
;     -- Global Signal Type              ; Global                                                                                                       ;
;     -- Region Drivable by Buffer       ; Global Clock Region                                                                                          ;
;     -- Bounding Box Drivable by Buffer ; (0, 0) to (102, 115)                                                                                         ;
;     -- Clock Region Line               ; 30                                                                                                           ;
+----------------------------------------+--------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Fixed Point DSP Register Packing Summary                                                ;
+----------------------------------------------------------------------+------------------+
; Fully registered fixed point DSP blocks                              ; 16 / 24 ( 67 % ) ;
; Partially registered fixed point DSP blocks                          ; 8 / 24 ( 33 % )  ;
; Unregistered fixed point DSP blocks                                  ; 0 / 24 ( 0 % )   ;
;                                                                      ;                  ;
; Reasons candidate registers could not be packed:                     ;                  ;
;   Vcc          - Input tied to Vcc                                   ; 2 / 24 ( 8 % )   ;
;   NoOutputFF   - Output connected to something other than a register ; 2 / 24 ( 8 % )   ;
+----------------------------------------------------------------------+------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fixed Point DSP Register Packing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------------+-------------------------------------+--------------+--------------+----+-------------+------------+----+--------------+-----------------+--------------+----------------+-------------------+-------------------------+-------------------------+
; Name                                                                                                                                                                                                      ; Mode              ; Register Usage       ; Reasons Preventing Register Packing ; AX/CoefSelA  ; AY/ScanIn    ; AZ ; BX/CoefSelB ; BY/ScanIn  ; BZ ; Pipeline     ; Output Register ; Uses Scan-In ; Uses Pre-Adder ; Uses Coefficients ; Uses Output Adder Chain ; Uses Output Accumulator ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------------+-------------------------------------+--------------+--------------+----+-------------+------------+----+--------------+-----------------+--------------+----------------+-------------------+-------------------------+-------------------------+
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p1|auto_generated|altera_mult_add_rtl1|multiplier_block|mult_0~mac ; Independent 18x18 ; partially registered ; NoOutputFF                          ; unregistered ; unregistered ; -- ; --          ; --         ; -- ; unregistered ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|mult_1~12                                                                                                             ; Independent 27x27 ; partially registered ;                                     ; unregistered ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p3|auto_generated|altera_mult_add_rtl1|multiplier_block|mult_0~mac ; Independent 18x18 ; partially registered ; NoOutputFF                          ; unregistered ; unregistered ; -- ; --          ; --         ; -- ; unregistered ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p2|auto_generated|altera_mult_add_rtl1|multiplier_block|mult_0~mac ; Independent 18x18 ; partially registered ;                                     ; unregistered ; unregistered ; -- ; --          ; --         ; -- ; unregistered ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|topProd_uid96_prod_uid49_fpMulTest_component|auto_generated|mult_0~12                                              ; Independent 18x18 ; partially registered ; Vcc                                 ; unregistered ; unregistered ; -- ; --          ; --         ; -- ; unregistered ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\ARITH_GEN:multiply|add_0~12                                                                                                           ; Sum of two 18x18  ; partially registered ; Vcc                                 ; registered   ; registered   ; -- ; registered  ; registered ; -- ; unregistered ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|mcu_subsystem_cpu_0|mcu_subsystem_cpu_0|cpu|the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q_mult_cell|the_altmult_add_p4|auto_generated|altera_mult_add_rtl1|multiplier_block|mult_0~mac ; Independent 18x18 ; partially registered ;                                     ; unregistered ; unregistered ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|fpu|nios_custom_instr_floating_point_2_0|fpci_multi|datapath|\FPSQRT_GEN:sqrt|mult_0~12                                                                                                             ; Independent 18x18 ; partially registered ;                                     ; unregistered ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[0].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[1].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[2].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[3].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_1|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
; mcu_0|ad9144_core|ad9144_core|i_dac_jesd204|i_core|g_channel[1].i_channel|i_dds|dds_phase[4].i_dds_2|i_dds_1_0|i_dds_scale|i_lpm_mult|auto_generated|mult_0~12                                            ; Independent 27x27 ; fully registered     ;                                     ; registered   ; registered   ; -- ; --          ; --         ; -- ; registered   ; registered      ; no           ; no             ; no                ; no                      ; no                      ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+----------------------+-------------------------------------+--------------+--------------+----+-------------+------------+----+--------------+-----------------+--------------+----------------+-------------------+-------------------------+-------------------------+
Note: Some of these fixed point DSP blocks may disappear in the final design as a result of DSP merging during placement (see the Fitter Netlist Optimizations report).


+---------------+
; Plan Messages ;
+---------------+
Info: *******************************************************************
Info: Running Quartus Prime Fitter
    Info: Version 18.1.2 Build 277 02/12/2019 SJ Pro Edition
    Info: Processing started: Wed May 27 13:25:12 2020
Info: Command: quartus_fit --read_settings_files=on --write_settings_files=off Cyclone10GX_Demo -c Cyclone10GX_Demo
Info (16677): Loading synthesized database
Info (16734): Loading "synthesized" snapshot for partition "root_partition".
Info (16734): Loading "synthesized" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded synthesized database: elapsed time is 00:00:04
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 10CX220YF780I5G for design "Cyclone10GX_Demo"
Info (21077): Low junction temperature is -40 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (18824): Fitter is performing the Signal Tap Post-Fit tapping flow.
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (12262): Starting Fitter periphery placement operations
Info (12290): Loading the periphery placement data.
Info (12291): Periphery placement data loaded: elapsed time is 00:00:10
Info (12627): Pin ~ALTERA_CLKUSR~ is reserved at location Y15
Info (18163): Pin ~ALTERA_CLKUSR~ was reserved for calibration. This pin must be assigned a 100-125 MHz clock.
Info (12623): DATA[0] dual-purpose pin not reserved
Info (11685): 18 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins
    Info (11684): Differential I/O pin "tx_serial_data[1]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_serial_data[1](n)"
    Info (11684): Differential I/O pin "tx_serial_data[2]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_serial_data[2](n)"
    Info (11684): Differential I/O pin "tx_serial_data[3]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_serial_data[3](n)"
    Info (11684): Differential I/O pin "tx_serial_data[0]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_serial_data[0](n)"
    Info (11684): Differential I/O pin "rx_sync" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_sync(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 39
    Info (11684): Differential I/O pin "clk_100" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "clk_100(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 6
    Info (11684): Differential I/O pin "clk0" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "clk0(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 4
    Info (11684): Differential I/O pin "refclk_emif_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "refclk_emif_clk(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 7
    Info (11684): Differential I/O pin "rx_serial_data[0]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_serial_data[0](n)"
    Info (11684): Differential I/O pin "rx_ref_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_ref_clk(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 38
    Info (11684): Differential I/O pin "rx_serial_data[1]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_serial_data[1](n)"
    Info (11684): Differential I/O pin "rx_serial_data[2]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_serial_data[2](n)"
    Info (11684): Differential I/O pin "rx_serial_data[3]" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_serial_data[3](n)"
    Info (11684): Differential I/O pin "tx_ref_clk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_ref_clk(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 43
    Info (11684): Differential I/O pin "trig" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "trig(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 53
    Info (11684): Differential I/O pin "rx_sysref" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "rx_sysref(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 40
    Info (11684): Differential I/O pin "tx_sync" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_sync(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 45
    Info (11684): Differential I/O pin "tx_sysref" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "tx_sysref(n)" File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 46
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (12677): No exact pin location assignment(s) for 5 pins of 141 total pins. For the list of pins please refer to the I/O Assignment Warnings table in the fitter report
Info (12785): Fitter finished merging On-chip termination (OCT) logic blocks
    Info (12786): Removing unused on-chip termination logic block "mcu_0|ddr3|ddr3|arch|arch_inst|oct_inst|cal_oct.powerup_oct_cal.termination_logic_inst" from the netlist
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Info (15134): You specified location assignments for transceiver Avalon Memory-Mapped interface group"XCVR_1". If the Fitter reports placement errors for the merged transceiver Avalon Memory-Mapped interface, check whether the two locations map to the same physical transceiver channel.
    Info (15135): Transceiver Avalon Memory-Mapped interface group "PIN_T26" specified for the first transceiver Avalon Memory-Mapped interface "rx_serial_data(0)~pad".
    Info (15136): Transceiver Avalon Memory-Mapped interface group "PIN_U28" specified for the second transceiver Avalon Memory-Mapped interface "tx_serial_data(0)~pad".
Info (12269): Merged HSSI Avalon Memory-Mapped interface instances "mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst" and "mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst" into single Avalon Memory-Mapped Interface.
Info (15134): You specified location assignments for transceiver Avalon Memory-Mapped interface group"XCVR_2". If the Fitter reports placement errors for the merged transceiver Avalon Memory-Mapped interface, check whether the two locations map to the same physical transceiver channel.
    Info (15135): Transceiver Avalon Memory-Mapped interface group "PIN_AB26" specified for the first transceiver Avalon Memory-Mapped interface "rx_serial_data(1)~pad".
    Info (15136): Transceiver Avalon Memory-Mapped interface group "PIN_AC28" specified for the second transceiver Avalon Memory-Mapped interface "tx_serial_data(1)~pad".
Info (12269): Merged HSSI Avalon Memory-Mapped interface instances "mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst" and "mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst" into single Avalon Memory-Mapped Interface.
Info (15134): You specified location assignments for transceiver Avalon Memory-Mapped interface group"XCVR_3". If the Fitter reports placement errors for the merged transceiver Avalon Memory-Mapped interface, check whether the two locations map to the same physical transceiver channel.
    Info (15135): Transceiver Avalon Memory-Mapped interface group "PIN_W28" specified for the first transceiver Avalon Memory-Mapped interface "tx_serial_data(2)~pad".
    Info (15136): Transceiver Avalon Memory-Mapped interface group "PIN_V26" specified for the second transceiver Avalon Memory-Mapped interface "rx_serial_data(2)~pad".
Info (12269): Merged HSSI Avalon Memory-Mapped interface instances "mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst" and "mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst" into single Avalon Memory-Mapped Interface.
Info (15134): You specified location assignments for transceiver Avalon Memory-Mapped interface group"XCVR_4". If the Fitter reports placement errors for the merged transceiver Avalon Memory-Mapped interface, check whether the two locations map to the same physical transceiver channel.
    Info (15135): Transceiver Avalon Memory-Mapped interface group "PIN_AA28" specified for the first transceiver Avalon Memory-Mapped interface "tx_serial_data(3)~pad".
    Info (15136): Transceiver Avalon Memory-Mapped interface group "PIN_Y26" specified for the second transceiver Avalon Memory-Mapped interface "rx_serial_data(3)~pad".
Info (12269): Merged HSSI Avalon Memory-Mapped interface instances "mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst" and "mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_xcvr_avmm|avmm_atom_insts[0].twentynm_hssi_avmm_if_inst" into single Avalon Memory-Mapped Interface.
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Info (19022): A default voltage has been automatically assigned to "rx_serial_data[0]". Refer to .pin report for more information. If this value is not valid, use the QSF assignment "set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE -to <to> -entity <entity name> <value>" to specify the desired voltage. 
Info (19022): A default voltage has been automatically assigned to "rx_serial_data[1]". Refer to .pin report for more information. If this value is not valid, use the QSF assignment "set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE -to <to> -entity <entity name> <value>" to specify the desired voltage. 
Info (19022): A default voltage has been automatically assigned to "rx_serial_data[2]". Refer to .pin report for more information. If this value is not valid, use the QSF assignment "set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE -to <to> -entity <entity name> <value>" to specify the desired voltage. 
Info (19022): A default voltage has been automatically assigned to "rx_serial_data[3]". Refer to .pin report for more information. If this value is not valid, use the QSF assignment "set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE -to <to> -entity <entity name> <value>" to specify the desired voltage. 
Info (19022): A default voltage has been automatically assigned to "tx_serial_data[1]". Refer to .pin report for more information. If this value is not valid, use the QSF assignment "set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE -to <to> -entity <entity name> <value>" to specify the desired voltage. 
Info (19022): A default voltage has been automatically assigned to "tx_serial_data[2]". Refer to .pin report for more information. If this value is not valid, use the QSF assignment "set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE -to <to> -entity <entity name> <value>" to specify the desired voltage. 
Info (19022): A default voltage has been automatically assigned to "tx_serial_data[3]". Refer to .pin report for more information. If this value is not valid, use the QSF assignment "set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE -to <to> -entity <entity name> <value>" to specify the desired voltage. 
Info (19022): A default voltage has been automatically assigned to "tx_serial_data[0]". Refer to .pin report for more information. If this value is not valid, use the QSF assignment "set_instance_assignment -name XCVR_VCCR_VCCT_VOLTAGE -to <to> -entity <entity name> <value>" to specify the desired voltage. 
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Info (16210): Plan updated with currently enabled project assignments.
Info (12295): Periphery placement of all unplaced cells complete: elapsed time is 00:00:02
Critical Warning (17951): There are 8 unused RX channels in the design.
    Info (19540): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19541): The above QSF assignment will preserve the performance of specified channels over time, and works only if the design uses at least 1 transceiver channel.
Critical Warning (18655): There are 8 unused TX channels in the design.
    Info (19540): Add the QSF assignment 'set_instance_assignment -name PRESERVE_UNUSED_XCVR_CHANNEL ON -to <pin_name>' for each unused channel that will be used in future.
    Info (19541): The above QSF assignment will preserve the performance of specified channels over time, and works only if the design uses at least 1 transceiver channel.
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Info (11178): Promoted 7 clocks (7 global)
    Info (13173): clk0~inputFITTER_INSERTEDCLKENA0 (34071 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_1D_G_I13
    Info (13173): mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|outclk0~CLKENA0 (21155 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_1C_G_I4
    Info (13173): mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|outclk0~CLKENA0 (4222 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_1C_G_I10
    Info (13173): mcu_0|ddr3|ddr3|arch|arch_inst|non_hps.core_clks_rsts_inst|clk_gen_hmc.hr_qr.clk_gen_master.emif_usr_clk_buf (2305 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_3B_G_I20
    Info (13173): mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i|c10gx_pll|outclk[0]~CLKENA0 (1144 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_2J_G_I23
    Info (13173): mcu_0|iopll_0|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]~CLKENA0 (1706 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_3D_G_I19
    Info (13173): pll|iopll_0|altera_iopll_i|c10gx_pll|outclk[0]~CLKENA0 (1352 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_2L_G_I22
Info (11191): Automatically promoted 5 clocks (5 global)
    Info (13173): gmii_rx_clk~inputCLKENA0 (1639 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_2A_G_I17
    Info (13173): mcu_0|ddr3|ddr3|arch|arch_inst|pll_inst|pll_c_counters[3]~CLKENA0 (183 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_3B_G_I18
    Info (13173): mcu_0|rst_controller|r_sync_rst~CLKENA0 (6923 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_1D_G_I15
    Info (13173): refclk_emif_clk~inputCLKENA0 (21 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_3B_G_I29
    Info (13173): ~ALTERA_CLKUSR~~ibufCLKENA0 (51 fanout) drives Global Clock Region, with the buffer placed at CLKCTRL_2A_G_I30
Info (20360): 34 wire LUT(s) were inserted to tie-off unconnected output partition boundary ports in the design.
Info (20360): 43 wire LUT(s) were inserted to tie-off unconnected input partition boundary ports in the design.
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity alt_xcvr_resync
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_resync*sync_r[0]]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity alt_sld_fab_0_altera_a10_xcvr_reset_sequencer_181_ivi4soy
        Info (332166): if { [get_collection_size [get_pins -compatibility_mode -nowarn ~ALTERA_CLKUSR~~ibuf|o]] > 0 } { create_clock -name ~ALTERA_CLKUSR~ -period 8 [get_pins -compatibility_mode -nowarn ~ALTERA_CLKUSR~~ibuf|o] }
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:01.
Info (332104): Reading SDC File: 'ethernet/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/ethernet/mac/altera_eth_tse_mac_181/synth/altera_eth_tse_mac.sdc'
Info (332104): Reading SDC File: 'Cyclone10GX_Demo.sdc'
Warning (332043): Overwriting existing clock: ~ALTERA_CLKUSR~
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(643): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_break:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_break|break_readreg* could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 643
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(643): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr* could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 643
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(643): Argument <from> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 643
    Info (332050): set_false_path -from [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_break:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_break|break_readreg*}] -to [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr*}] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 643
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(643): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 643
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(644): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug|*resetlatch could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 644
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(644): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr[33] could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 644
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(644): Argument <from> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 644
    Info (332050): set_false_path -from [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug|*resetlatch}] -to [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr[33]}] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 644
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(644): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 644
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(645): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug|monitor_ready could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 645
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(645): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr[0] could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 645
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(645): Argument <from> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 645
    Info (332050): set_false_path -from [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug|monitor_ready}] -to [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr[0]}] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 645
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(645): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 645
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(646): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug|monitor_error could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 646
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(646): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr[34] could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 646
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(646): Argument <from> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 646
    Info (332050): set_false_path -from [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug|monitor_error}] -to [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr[34]}] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 646
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(646): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 646
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(647): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_ocimem:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_ocimem|*MonDReg* could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 647
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(647): Argument <from> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 647
    Info (332050): set_false_path -from [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_ocimem:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_ocimem|*MonDReg*}] -to [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr*}] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 647
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(647): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 647
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(648): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_sysclk:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_sysclk|*jdo* could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 648
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(648): Argument <from> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 648
    Info (332050): set_false_path -from [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_tck|*sr*}] -to [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_sysclk:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_sysclk|*jdo*}] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 648
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(648): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 648
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(649): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_sysclk:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_sysclk|ir* could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 649
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(649): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 649
    Info (332050): set_false_path -from [get_keepers {*sld_jtag_hub:*|irf_reg*}] -to [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_wrapper|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_sysclk:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_debug_slave_sysclk|ir*}] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 649
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(650): *mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug|monitor_go could not be matched with a keeper File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 650
Warning (332049): Ignored set_false_path at Cyclone10GX_Demo.sdc(650): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 650
    Info (332050): set_false_path -from [get_keepers {*sld_jtag_hub:*|sld_shadow_jsm:shadow_jsm|state[1]}] -to [get_keepers {*mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by:*|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci|mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug:the_mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_nejv2by_nios2_oci_debug|monitor_go}] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 650
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(742): mcu_0|ddr3|ddr3|arch|arch_inst|seq_if_inst|afi_cal_success_sync_inst|din_s1|*data could not be matched with a pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 742
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(744): mcu_0|ddr3|ddr3|arch|arch_inst|seq_if_inst|afi_cal_fail_sync_inst|din_s1|*data could not be matched with a pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 744
Warning (332174): Ignored filter at Cyclone10GX_Demo.sdc(803): *twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_10g_tx_burst_en* could not be matched with a pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 803
Warning (332049): Ignored set_max_delay at Cyclone10GX_Demo.sdc(803): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 803
    Info (332050): set_max_delay -to [get_pins -compatibility_mode {*twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_10g_tx_burst_en*}] 20.000 File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 803
Warning (332049): Ignored set_min_delay at Cyclone10GX_Demo.sdc(828): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 828
    Info (332050): set_min_delay -to [get_pins -compatibility_mode {*twentynm_xcvr_native_inst|*inst_twentynm_pcs|*twentynm_hssi_*_pld_pcs_interface*|pld_10g_tx_burst_en*}] -20.000 File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/Cyclone10GX_Demo.sdc Line: 828
Info (332104): Reading SDC File: 'mcu_subsystem/altera_avalon_st_handshake_clock_crosser_181/synth/altera_avalon_st_handshake_clock_crosser.sdc'
Info (332104): Reading SDC File: 'mcu_subsystem/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/mcu_subsystem_cpu_0/altera_nios2_gen2_unit_181/synth/mcu_subsystem_cpu_0_altera_nios2_gen2_unit_181_jyxgs6q.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/mcu_subsystem_mm_clock_crossing_bridge_0/altera_avalon_mm_clock_crossing_bridge_181/synth/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/mcu_subsystem_mm_clock_crossing_bridge_1/altera_avalon_mm_clock_crossing_bridge_181/synth/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/mcu_subsystem_mm_clock_crossing_bridge_2/altera_avalon_mm_clock_crossing_bridge_181/synth/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/mcu_subsystem_mm_clock_crossing_bridge_3/altera_avalon_mm_clock_crossing_bridge_181/synth/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/mcu_subsystem_generic_quad_spi_controller2_0/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/interlaken_phy/interlaken_phy_xcvr_native_a10_0/altera_xcvr_native_a10_181/synth/altera_xcvr_native_a10_false_paths.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332043): Overwriting existing clock: mem_mem_dqs[0]_IN
Warning (332043): Overwriting existing clock: mem_mem_dqs[1]_IN
Warning (332043): Overwriting existing clock: mem_mem_dqs[2]_IN
Warning (332043): Overwriting existing clock: mem_mem_dqs[3]_IN
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[0]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
    Info (332050): set_output_delay -clock $pins(ref_clock_name) 0 $pins(wdata) File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[1]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[2]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[3]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[4]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[5]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[6]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[7]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[8]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[9]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[10]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[11]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[12]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[13]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[14]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[15]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[16]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[17]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[18]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[19]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[20]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[21]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[22]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[23]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[24]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[25]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[26]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[27]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[28]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[29]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[30]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(788): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dq[31]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 788
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(792): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dm[0]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 792
    Info (332050): set_output_delay -clock $pins(ref_clock_name) 0 $pins(dm) File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 792
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(792): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dm[1]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 792
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(792): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dm[2]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 792
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(792): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dm[3]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 792
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(801): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dqs[0]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 801
    Info (332050): set_output_delay -clock $pins(ref_clock_name) 0 $pins(wclk) File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 801
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(801): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dqs[1]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 801
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(801): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dqs[2]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 801
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(801): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dqs[3]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 801
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(804): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dqs_n[0]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 804
    Info (332050): set_output_delay -clock $pins(ref_clock_name) 0 $pins(wclk_n) File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 804
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(804): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dqs_n[1]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 804
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(804): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dqs_n[2]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 804
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(804): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_dqs_n[3]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 804
Warning (332054): Assignment set_output_delay is accepted but has some problems at ddr3_altera_emif_arch_nf_181_rdy7veq.sdc(827): Set_input_delay/set_output_delay has replaced one or more delays on port "mem_mem_reset_n[0]". Please use -add_delay option if you meant to add additional constraints. File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 827
    Info (332050): set_output_delay -clock $pins(ref_clock_name) 0 $ac_async File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ddr3/altera_emif_arch_nf_181/synth/ddr3_altera_emif_arch_nf_181_rdy7veq.sdc Line: 827
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ddr3/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_fifo/util_dacfifo_10/synth/util_dacfifo_constr.sdc'
Warning (332174): Ignored filter at util_dacfifo_constr.sdc(5): *dac_raddr_g* could not be matched with a register File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ad9144_fifo/util_dacfifo_10/synth/util_dacfifo_constr.sdc Line: 5
Warning (332174): Ignored filter at util_dacfifo_constr.sdc(5): *dma_raddr_m1* could not be matched with a register File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ad9144_fifo/util_dacfifo_10/synth/util_dacfifo_constr.sdc Line: 5
Warning (332049): Ignored set_false_path at util_dacfifo_constr.sdc(5): Argument <from> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ad9144_fifo/util_dacfifo_10/synth/util_dacfifo_constr.sdc Line: 5
    Info (332050): set_false_path -from [get_registers *dac_raddr_g*] -to [get_registers *dma_raddr_m1*] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ad9144_fifo/util_dacfifo_10/synth/util_dacfifo_constr.sdc Line: 5
Warning (332049): Ignored set_false_path at util_dacfifo_constr.sdc(5): Argument <to> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ad9144_fifo/util_dacfifo_10/synth/util_dacfifo_constr.sdc Line: 5
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_jesd204/altera_xcvr_native_a10_181/synth/altera_xcvr_native_a10_false_paths.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_jesd204/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_jesd204/axi_jesd204_tx_10/synth/axi_jesd204_tx_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_jesd204/axi_jesd204_tx_10/synth/up_clock_mon_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_jesd204/jesd204_tx_10/synth/jesd204_tx_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_core/axi_ad9144_10/synth/up_xfer_cntrl_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_core/axi_ad9144_10/synth/up_xfer_status_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_core/axi_ad9144_10/synth/up_clock_mon_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_core/axi_ad9144_10/synth/up_rst_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9144_dma/axi_dmac_10/synth/axi_dmac_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_jesd204/altera_xcvr_native_a10_181/synth/altera_xcvr_native_a10_false_paths.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_jesd204/altera_reset_controller_181/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_jesd204/axi_jesd204_rx_10/synth/axi_jesd204_rx_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_jesd204/axi_jesd204_rx_10/synth/up_clock_mon_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_jesd204/jesd204_rx_10/synth/jesd204_rx_constr.sdc'
Warning (332174): Ignored filter at jesd204_rx_constr.sdc(47): *|jesd204_rx_ctrl:i_rx_ctrl|sync_n could not be matched with a register File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ad9680_jesd204/jesd204_rx_10/synth/jesd204_rx_constr.sdc Line: 47
Warning (332049): Ignored set_false_path at jesd204_rx_constr.sdc(46): Argument <from> is an empty collection File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ad9680_jesd204/jesd204_rx_10/synth/jesd204_rx_constr.sdc Line: 46
    Info (332050): set_false_path \
  -from [get_registers *|jesd204_rx_ctrl:i_rx_ctrl|sync_n] File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/ip/mcu_subsystem/ad9680_jesd204/jesd204_rx_10/synth/jesd204_rx_constr.sdc Line: 46
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_core/axi_ad9680_10/synth/up_xfer_cntrl_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_core/axi_ad9680_10/synth/up_xfer_status_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_core/axi_ad9680_10/synth/up_clock_mon_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_core/axi_ad9680_10/synth/up_rst_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_fifo/util_adcfifo_10/synth/util_adcfifo_constr.sdc'
Info (332104): Reading SDC File: 'ip/mcu_subsystem/ad9680_dma/axi_dmac_10/synth/axi_dmac_constr.sdc'
Info (18794): Reading SDC File: 'C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/qdb/.t/5ece4cf6227b.tmp/.temp/sld_fabrics/ipgen/alt_sld_fab_0/alt_sld_fab_0/altera_signaltap_agent_181/synth/intel_signal_tap.sdc' for instance: 'auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|auto_signaltap_auto_signaltap_0'
Info (332104): Reading SDC File: 'c:/intelfpga_pro/18.1/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:03.
Warning (332060): Node: gmii_rx_clk was determined to be a clock but was found without an associated clock assignment.
    Info (13166): Register mcu_0|ethernet|mac|mac|i_tse_mac|U_MAC_TOP|U_MAC|U_RXFF|RX_DATA|U_RAM|altsyncram_component|auto_generated|ram_block1a39~reg0 is being clocked by gmii_rx_clk
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|no_oct.obuf_bar  from: oe  to: o
    Info (332098): Cell: mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_ck.inst[0].b|no_oct.obuf  from: oe  to: o
    Info (332098): Cell: mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[0].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[1].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[2].b|cal_oct.obuf  from: oe  to: o
    Info (332098): Cell: mcu_0|ddr3|ddr3|arch|arch_inst|bufs_inst|gen_mem_dqs.inst[3].b|cal_oct.obuf  from: oe  to: o
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332152): The following assignments are ignored by the derive_clock_uncertainty command
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: mcu_0|ad9680_jesd204|ad9680_jesd204|link_pll|fpll_inst|outclk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9144_jesd204|ad9144_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_tx_cgb.inst_twentynm_hssi_pma_tx_cgb|cpulse_out_bus[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[0].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[1].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[2].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9680_jesd204|ad9680_jesd204|phy|native_phy|g_xcvr_native_insts[3].twentynm_xcvr_native_inst|twentynm_xcvr_native_inst|inst_twentynm_pma|gen_twentynm_hssi_pma_rx_deser.inst_twentynm_hssi_pma_rx_deser|clkdiv was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: mcu_0|ad9144_jesd204|ad9144_jesd204|link_pll|fpll_inst|outclk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 10.000
    Warning (332056): Node: pll|iopll_0|altera_iopll_i|c10gx_pll|iopll_inst|outclk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 8.000
    Warning (332056): Node: mcu_0|ethernet|ethernet_iopll|ethernet_iopll|altera_iopll_i|c10gx_pll|iopll_inst|outclk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 8.000
    Warning (332056): Node: mcu_0|iopll_0|iopll_0|altera_iopll_i|c10gx_pll|iopll_inst|outclk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 8.000
Info (332171): The following clock uncertainty values are less than the recommended values that would be applied by the derive_clock_uncertainty command
    Info (332172): Setup clock transfer from clk0 (Rise) to clk0 (Rise) has uncertainty 0.360 that is less than the recommended uncertainty 0.590
    Info (332172): Hold clock transfer from clk0 (Rise) to clk0 (Rise) has uncertainty 0.360 that is less than the recommended uncertainty 0.590
    Info (332172): Setup clock transfer from clk0 (Fall) to clk0 (Rise) has uncertainty 0.360 that is less than the recommended uncertainty 0.590
    Info (332172): Hold clock transfer from clk0 (Fall) to clk0 (Rise) has uncertainty 0.360 that is less than the recommended uncertainty 0.590
    Info (332172): Setup clock transfer from clk0 (Rise) to clk0 (Fall) has uncertainty 0.360 that is less than the recommended uncertainty 0.590
    Info (332172): Hold clock transfer from clk0 (Rise) to clk0 (Fall) has uncertainty 0.360 that is less than the recommended uncertainty 0.590
    Info (332172): Setup clock transfer from clk0 (Fall) to clk0 (Fall) has uncertainty 0.360 that is less than the recommended uncertainty 0.590
    Info (332172): Hold clock transfer from clk0 (Fall) to clk0 (Fall) has uncertainty 0.360 that is less than the recommended uncertainty 0.590
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 28 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   30.303 altera_reserved_tck
    Info (332111):    8.000         clk0
    Info (332111):    6.250 mcu_0|ddr3|ddr3_core_cal_slave_clk
    Info (332111):    5.000 mcu_0|ddr3|ddr3_core_usr_clk
    Info (332111):    2.500 mcu_0|ddr3|ddr3_phy_clk_0
    Info (332111):    2.500 mcu_0|ddr3|ddr3_phy_clk_1
    Info (332111):    5.000 mcu_0|ddr3|ddr3_phy_clk_l_0
    Info (332111):    5.000 mcu_0|ddr3|ddr3_phy_clk_l_1
    Info (332111):    5.000 mcu_0|ddr3|ddr3_ref_clock
    Info (332111):    1.250 mcu_0|ddr3|ddr3_vco_clk
    Info (332111):    1.250 mcu_0|ddr3|ddr3_vco_clk_1
    Info (332111):    1.250 mcu_0|ddr3|ddr3_wf_clk_0
    Info (332111):    1.250 mcu_0|ddr3|ddr3_wf_clk_1
    Info (332111):    1.250 mcu_0|ddr3|ddr3_wf_clk_2
    Info (332111):    1.250 mcu_0|ddr3|ddr3_wf_clk_3
    Info (332111):    1.250 mcu_0|ddr3|ddr3_wf_clk_4
    Info (332111):    1.250 mcu_0|ddr3|ddr3_wf_clk_5
    Info (332111):    1.250 mcu_0|ddr3|ddr3_wf_clk_6
    Info (332111):   16.000 mcu_0|spi|spi|SCLK_reg
    Info (332111):    1.250 mem_mem_ck[0]
    Info (332111):    1.250 mem_mem_ck_n[0]
    Info (332111):    1.250 mem_mem_dqs[0]_IN
    Info (332111):    1.250 mem_mem_dqs[1]_IN
    Info (332111):    1.250 mem_mem_dqs[2]_IN
    Info (332111):    1.250 mem_mem_dqs[3]_IN
    Info (332111):    1.000   rx_ref_clk
    Info (332111):    1.000   tx_ref_clk
    Info (332111):    8.000 ~ALTERA_CLKUSR~
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Info (176235): Finished register packing
    Extra Info (176218): Packed 1745 registers into blocks of type Block RAM
    Extra Info (176218): Packed 1899 registers into blocks of type DSP block
    Extra Info (176220): Created 104 register duplicates
Warning (16228): One or more registers failed to be packed into a DSP bank due to VCC inputs
Warning (16235): One or more output registers failed to be packed into a DSP bank due to DSP block outputs fanning out to instances that are not registers
Warning (16067): 8 out of 24 DSP block(s) in the design are not fully utilizing recommended internal DSP register banks. Design performance may be limited. To take full advantage of device resources, you should either enable the register banks directly (if using WYSIWYG entry) or provide additional registers in your design that the Quartus register packing optimization algorithm can convert to internal DSP register banks. The "Fixed Point DSP Register Packing Details" Fitter report indicates which DSP blocks are affected.
    Warning (16069): 8 DSP block(s) are partially registered - they use some, but not all of the recommended internal DSP register banks. Intel advises using all the recommended internal DSP register banks for high performance designs.
    Info (16071): 16 DSP block(s) are fully registered - they use all of the recommended internal DSP register banks.
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[0]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[1]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[2]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[3]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[4]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[5]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[6]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_d[7]~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 68
Warning (12620): Input port OE of I/O output buffer "gmii_rx_dv~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 70
Warning (12620): Input port OE of I/O output buffer "gmii_clk125~output" is not connected, but the atom is driving a bi-directional pin File: C:/Git/ArrowESC/Cyclone10GX_Rev2_Demo/top.sv Line: 88
Info (16238): Starting register placement and routing for core-periphery transfers
Info (16246): Register placement and routing for core-periphery transfers ending: elapsed time is 00:00:00
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 1 of 1 core register(s) within 1 routing wire(s) from the periphery
    Info (16240): Placed 32 of 32 core register(s) within 1 routing wire(s) from the periphery
Info (20273): Intermediate fitter snapshots will not be committed because ENABLE_INTERMEDIATE_SNAPSHOTS QSF assignment is disabled during compilation.


