{
    "hands_on_practices": [
        {
            "introduction": "理想的布尔逻辑与具有物理延迟的现实电路之间存在着差距，这种差距可能导致被称为“冒险”的意外输出毛刺。本练习将引导你分析一个优先编码器中的静态-1冒险，并应用布尔代数的基本原理（特别是冗余项法或一致性定理）来消除它。掌握这项技能对于设计在任何延迟条件下都能可靠工作的稳健数字系统至关重要 。",
            "id": "4302346",
            "problem": "考虑一个在集成电路与电子设计自动化（EDA）领域中，作为组合网络实现的 $4$-to-$2$ 优先编码器。该编码器具有高电平有效的输入 $I_3, I_2, I_1, I_0$，其严格优先级为 $I_3 \\succ I_2 \\succ I_1 \\succ I_0$。输出为 2 位二进制码 $(Y_1, Y_0)$，表示最高有效输入的索引，并且没有显式的有效输出信号。所有信号均为二值信号，网络使用理想布尔运算符 $+$（逻辑或）、$\\cdot$（逻辑与）和 $\\overline{(\\cdot)}$（逻辑非）构建，其中逻辑门具有正值但任意且不相等的有限传播延迟。假设输入本身不存在冒险。\n\n从优先编码器作为输入模式到编码输出映射的基本定义出发，仅根据优先级关系所隐含的真值表，推导出最高有效输出位 $Y_1$ 的最小化“积之和”布尔表达式。然后，利用静态1冒险的定义（当布尔函数在单个输入转换前后逻辑上均为 1 时，输出出现不期望的下降），在最小化实现中找出一个能在 $Y_1$ 处引发静态1冒险的单输入转换场景。接下来，应用布尔代数的基本原理和共识定理，设计冗余逻辑，以一种与延迟无关的方式消除此静态1冒险。具体来说，确定必须添加到 $Y_1$ 中的显式共识项，以使输出 $Y_1$ 在该单输入转换期间，对于任何相对门延迟都表现出单调行为（无下降暂态）。\n\n最终答案以使用 $+$、$\\cdot$ 和 $\\overline{(\\cdot)}$ 符号写成的单个附加共识项的布尔表达式形式呈现。本问题不要求数值舍入，也不涉及物理单位。仅返回附加的共识项作为最终答案。",
            "solution": "本问题要求为一个 $4$-to-$2$ 优先编码器的最高有效输出位 $Y_1$ 推导消除冒险的共识项。验证和求解过程将按结构化步骤进行。\n\n### 步骤1：问题验证\n\n**提取的已知条件：**\n1.  **设备：** 一个 $4$-to-$2$ 优先编码器。\n2.  **输入：** 高电平有效信号 $I_3, I_2, I_1, I_0$。\n3.  **优先级方案：** 严格优先级定义为 $I_3 \\succ I_2 \\succ I_1 \\succ I_0$。\n4.  **输出：** 一个 2 位二进制码 $(Y_1, Y_0)$，表示最高优先级有效输入的索引。\n5.  **有效输出：** 未指定显式的“有效”输出信号。这意味着所有输入均为 0 的情况可以被视为输出的“无关”项。\n6.  **逻辑模型：** 网络由理想布尔运算符逻辑或（$+$）、逻辑与（$\\cdot$）和逻辑非（$\\overline{(\\cdot)}$）构成。\n7.  **延迟模型：** 逻辑门具有正值、有限但任意且不相等的传播延迟。\n8.  **输入稳定性：** 假定输入本身无冒险。\n9.  **目标：** 推导 $Y_1$ 的最小化积之和（SOP）表达式，识别一个引起静态1冒险的单输入转换，并确定消除此冒险所需的共识项。最终答案即为此共识项。\n\n**验证分析：**\n该问题在数字逻辑设计领域（集成电路与电子设计自动化（EDA）的一个子领域）内定义明确。其前提在已建立的布尔代数和组合逻辑冒险理论中具有科学依据。优先编码器的定义、优先级方案和延迟模型都是标准的且内部一致。任务是应用基本原理（真值表推导、卡诺图化简和共识定理）来分析和纠正逻辑冒险，这是该领域一个经典的、适定的问题。问题陈述是客观、精确的，并包含了得出唯一、可验证解所需的所有信息。不存在与科学不严谨性、模糊性或不完整性相关的缺陷。\n\n**结论：** 问题有效。\n\n### 步骤2：推导 $Y_1$ 的最小化SOP\n\n输出 $Y_1$ 代表最高优先级有效输入的编码索引的最高有效位。输入为 $I_3, I_2, I_1, I_0$，对应索引 $3, 2, 1, 0$。索引的二进制表示为 $(Y_1Y_0)$。\n-   索引 $3 = (11)_2$，所以对于 $I_3$，$Y_1=1$。\n-   索引 $2 = (10)_2$，所以对于 $I_2$，$Y_1=1$。\n-   索引 $1 = (01)_2$，所以对于 $I_1$，$Y_1=0$。\n-   索引 $0 = (00)_2$，所以对于 $I_0$，$Y_1=0$。\n\n根据优先级规则 $I_3 \\succ I_2 \\succ I_1 \\succ I_0$，构建 $Y_1$ 的真值表如下，使用“X”表示无关项：\n-   如果 $I_3=1$，索引为 $3$，所以 $Y_1=1$。$I_2, I_1, I_0$ 的值无关。\n-   如果 $I_3=0$ 且 $I_2=1$，索引为 $2$，所以 $Y_1=1$。$I_1, I_0$ 的值无关。\n-   如果 $I_3=0$，$I_2=0$，且 $I_1=1$，索引为 $1$，所以 $Y_1=0$。\n-   如果 $I_3=0$，$I_2=0$，$I_1=0$，且 $I_0=1$，索引为 $0$，所以 $Y_1=0$。\n-   如果所有输入均为 $0$，输出未定义，我们将其视为无关项。\n\n该逻辑可以用一个以 $I_3, I_2, I_1, I_0$ 为输入的 $Y_1$ 卡诺图来概括：\n\n$$\n\\begin{array}{c|c|c|c|c}\n\\mathbf{I_3I_2 \\backslash I_1I_0}  \\mathbf{00}  \\mathbf{01}  \\mathbf{11}  \\mathbf{10} \\\\\n\\hline\n\\mathbf{00}  X  0  0  0 \\\\\n\\mathbf{01}  1  1  1  1 \\\\\n\\mathbf{11}  1  1  1  1 \\\\\n\\mathbf{10}  1  1  1  1 \\\\\n\\end{array}\n$$\n\n为找到最小化积之和（SOP）表达式，我们将 1 合并为大小为 $2^k$ 的最大可能矩形块。\n1.  底部两行（其中 $I_3=1$）中的八个 1 构成一个组。这给出了素蕴含项 $P_1 = I_3$。\n2.  剩下未被覆盖的 1 位于第二行（其中 $I_3=0, I_2=1$）。这四个 1 构成一个组，给出了素蕴含项 $P_2 = \\overline{I_3} \\cdot I_2$。\n\n两个素蕴含项都是本质的。因此，$Y_1$ 的最小化SOP表达式是这些本质素蕴含项之和：\n$$Y_1 = I_3 + \\overline{I_3} \\cdot I_2$$\n\n### 步骤3：识别静态1冒险\n\n静态1冒险是指本应稳定在 1 的输出上出现瞬时的、不期望的 $1 \\to 0 \\to 1$ 转换。在SOP表达式中，当单个输入变量发生变化，导致一个乘积项变为 0 而另一个乘积项变为 1 时，就可能发生这种情况。如果存在延迟差异，或门的输出可能会瞬间变为 0。\n\n表达式 $Y_1 = I_3 + \\overline{I_3} \\cdot I_2$ 依赖于 $I_3$ 及其补数 $\\overline{I_3}$。当 $I_3$ 变化时，这种结构容易产生冒险。对于静态1冒险，输出在转换前后必须都为 1。这要求项中的其他变量能使表达式的值为 1。\n\n让我们固定 $I_2=1$ 并考虑 $I_3$ 从 0 到 1 的转换。\n-   **初始状态：** 设输入为 $(I_3, I_2, I_1, I_0) = (0, 1, 0, 0)$。\n    输出为 $Y_1 = 0 + \\overline{0} \\cdot 1 = 1 \\cdot 1 = 1$。项 $\\overline{I_3} \\cdot I_2$ 使输出保持高电平。\n-   **最终状态：** 输入转换为 $(I_3, I_2, I_1, I_0) = (1, 1, 0, 0)$。\n    输出为 $Y_1 = 1 + \\overline{1} \\cdot 1 = 1 + 0 = 1$。现在是项 $I_3$ 使输出保持高电平。\n\n转换场景是：在 $I_2$ 保持为 1 的同时，$I_3$ 从 0 变为 1。\n在此转换期间，由于门延迟， $I_3$ 的变化通过两条路径传播到最终的或门：\n1.  路径1：直接输入 $I_3$。\n2.  路径2：通过一个反相器生成 $\\overline{I_3}$，然后与 $I_2$ 进入一个与门。\n\n当 $I_3$ 从 $0 \\to 1$ 转换时，项 $\\overline{I_3} \\cdot I_2$ 会在一定延迟（反相器和与门延迟之和）后从 $1 \\to 0$ 转换。项 $I_3$ 会在其自身的布线延迟后从 $0 \\to 1$ 转换。如果 $I_3$ 的路径比 $\\overline{I_3} \\cdot I_2$ 的路径慢，可能会有一个瞬间，最终或门的两个输入都为 0，导致 $Y_1$ 产生一个到 0 的毛刺。这证实了潜在静态1冒险的存在。\n\n### 步骤4：应用共识定理消除冒险\n\n共识定理提供了一种消除此类冒险的系统方法。对于形式为 $A \\cdot B + \\overline{A} \\cdot C$ 的表达式，与 A 的转换相关的静态冒险可以通过添加共识项 $B \\cdot C$ 来消除。\n\n我们的 $Y_1$ 表达式是 $I_3 + \\overline{I_3} \\cdot I_2$。我们可以将其写作 $I_3 \\cdot 1 + \\overline{I_3} \\cdot I_2$ 以匹配定理的形式。\n-   令 $A = I_3$。\n-   令 $B = 1$。\n-   令 $C = I_2$。\n\n共识项是 $B \\cdot C = 1 \\cdot I_2 = I_2$。\n\n为消除冒险，必须将此共识项添加到原始的SOP表达式中：\n$$Y_{1, \\text{hazard-free}} = I_3 + \\overline{I_3} \\cdot I_2 + I_2$$\n\n这个新表达式包含一个冗余项 $I_2$。在代数上，该表达式可以化简：\n$$Y_{1, \\text{hazard-free}} = I_3 + (\\overline{I_3} \\cdot I_2 + I_2) = I_3 + I_2 \\cdot (\\overline{I_3} + 1) = I_3 + I_2 \\cdot 1 = I_3 + I_2$$\n\n在无冒险的实现中，当 $I_3$ 从 $0 \\to 1$ 转换且 $I_2=1$ 时，添加的项 $I_2$ 始终保持为 1，从而确保最终或门的至少一个输入始终为 1。这“填补了” $\\overline{I_3} \\cdot I_2$ 的撤销（变为无效）和 $I_3$ 的置位（变为有效）之间的“间隙”，从而防止了输出 $Y_1$ 上的任何毛刺。\n\n问题要求的是必须添加的显式共识项。如上所述，该项是 $I_2$。",
            "answer": "$$\\boxed{I_2}$$"
        },
        {
            "introduction": "在设计大规模集成电路时，直接实现大型组合逻辑模块（如一个完整的$6$-to-$64$解码器）通常会导致扇入过大和布线拥塞。本练习将通过设计一个分层解码器来探讨一种关键的“分而治之”策略，该解码器使用预解码阶段来降低后续逻辑的复杂性。通过此练习，你将计算在特定架构约束下的最小所需扇入，从而深入理解结构化设计如何优化电路的关键物理参数 。",
            "id": "4302392",
            "problem": "考虑在电子设计自动化（EDA）框架下设计一个分层结构的 $6$-to-$64$ 译码器。译码器是一种组合逻辑块，它将 $n$ 位二进制输入映射到 $2^{n}$ 个独热（one-hot）输出，其中对于每种输入模式，有且仅有一个输出被置为有效。在本任务中，你需要使用预解码和 $2$-$2$-$2$ 输入分区来构建一个两级分层译码器，然后在明确的架构约束下，确定整个实现中任何门所需的最大门扇入数的最小可能值。\n\n在你的推理中使用以下基本原则：\n- 一个 $n$-to-$2^{n}$ 译码器实现 $n$ 个输入变量的所有 $2^{n}$ 个最小项，每个输出对应于输入文字的一个唯一合取。\n- 在分层预解码中，输入位被划分为多个组，每个组被预解码为代表该组文字所有组合的独热线。最后阶段通过将每个组中选定的一条预解码线进行合取，来形成每个译码器输出。\n- 门的扇入数定义为该门的独立输入端数量。\n\n本问题的设计约束：\n- 将 $6$ 个输入划分为三个不相交的组，每组 $2$ 位（一个 $2$-$2$-$2$ 分区）。对于每个 $2$ 位组，生成 $4$ 个独热预解码信号，这些信号代表这两个位及其补码的四个最小项。\n- 最终的 $64$ 个输出必须每个都由一个单独的门实现，该门直接组合来自三个组中各一个的预解码信号，以形成相应的最小项。不允许在最后阶段进行多级分解；也就是说，不要引入额外的中间门来拆分或树化最终的合取。\n- 你可以在预解码器中自由使用反相器来形成补文字。\n- 你可以使用任何具有适当极性的单个基本门（例如，一个与门或其德摩根等效电路，如一个与非门后接一个反相器）来实现合取，前提是满足上述的最后阶段约束。\n\n在规定的 $2$-$2$-$2$ 预解码架构下，以闭合形式计算整个分层译码器实现中所有门的最大门扇入数的最小可能值。将你的最终答案表示为单个整数。不要包含单位。不需要四舍五入。",
            "solution": "问题要求确定一个分层设计的 $6$-to-$64$ 译码器的最大门扇入数的最小可能值。该设计受到一个涉及预解码的特定两级架构的明确约束。分析将通过检查指定实现的每个阶段的扇入需求来进行。\n\n设译码器的 $6$ 个输入变量由集合 $\\{I_5, I_4, I_3, I_2, I_1, I_0\\}$ 表示。\n\n**问题解构与阶段分析**\n\n指定的架构包括两个主要阶段：\n1.  一个预解码阶段，其中 $6$ 个输入被分区。\n2.  一个最终输出阶段，它组合来自预解码阶段的信号。\n\n我们必须分析这些阶段中每个逻辑门的扇入需求。总体的最大扇入数将是整个设计中所有门中找到的最大值。\n\n**阶段1：预解码阶段**\n\n问题要求对 $6$ 个输入位进行 $2$-$2$-$2$ 分区。我们定义三个不相交的输入组如下：\n- 组 1: $G_1 = \\{I_5, I_4\\}$\n- 组 2: $G_2 = \\{I_3, I_2\\}$\n- 组 3: $G_3 = \\{I_1, I_0\\}$\n\n为每个组实现一个预解码器。这个预解码器是一个 $2$-to-$4$ 译码器，它生成其两个输入变量的 $2^2 = 4$ 个最小项。让我们以第3组 $\\{I_1, I_0\\}$ 的预解码器为例进行分析，由于所有三个预解码器在结构上是相同的，这不失一般性。\n\n输入 $I_1$ 和 $I_0$ 的四个最小项是：\n- $P_{3,0} = \\overline{I_1} \\land \\overline{I_0}$\n- $P_{3,1} = \\overline{I_1} \\land I_0$\n- $P_{3,2} = I_1 \\land \\overline{I_0}$\n- $P_{3,3} = I_1 \\land I_0$\n\n问题允许自由使用反相器来生成补文字（$\\overline{I_1}$ 和 $\\overline{I_0}$）。反相器是一个扇入数为 $1$ 的逻辑门。\n\n每个最小项是 $2$ 个文字的合取。要使用单个基本门（如规定的，例如一个与门）来实现这个合取，该门必须接受这 $2$ 个文字作为其输入。门的扇入数是其输入的数量。因此，对于给定组，产生预解码输出的四个门中的每一个都将具有 $2$ 的扇入数。\n\n此阶段使用的门是反相器（扇入数为 $1$）和用于形成最小项的 $2$ 输入门（扇入数为 $2$）。因此，预解码阶段所需的最大扇入数为 $2$。\n\n**阶段2：最终输出阶段**\n\n最后阶段综合 $6$-to-$64$ 译码器的 $64$ 个输出。此阶段的输入是来自三个预解码器的输出。\n- $G_1$ 的预解码器提供 $4$ 个信号：$\\{P_{1,0}, P_{1,1}, P_{1,2}, P_{1,3}\\}$。\n- $G_2$ 的预解码器提供 $4$ 个信号：$\\{P_{2,0}, P_{2,1}, P_{2,2}, P_{2,3}\\}$。\n- $G_3$ 的预解码器提供 $4$ 个信号：$\\{P_{3,0}, P_{3,1}, P_{3,2}, P_{3,3}\\}$。\n\n问题指出，最终的 $64$ 个输出中的每一个都必须由一个单独的门实现，该门直接将来自三个组中的各一个预解码信号组合起来，以形成相应的最小项。\n\n让我们考虑译码器的一个任意输出，对应于输入位模式 $I_5I_4I_3I_2I_1I_0$。这个 $6$ 位字可以看作是三个 $2$ 位字的串联，每组一个。对于一个输入组合 $(i_5i_4, i_3i_2, i_1i_0)$，其中每对代表一个组中输入的状态，相应的输出由预解码的最小项的合取形成。\n\n例如，对应于输入模式的输出 $Y_k$ 由以下公式给出：\n$$Y_k = P_{1,j_1} \\land P_{2,j_2} \\land P_{3,j_3}$$\n其中 $j_1$ 是位对 $(I_5, I_4)$ 的整数值，$j_2$ 是 $(I_3, I_2)$ 的整数值，$j_3$ 是 $(I_1, I_0)$ 的整数值。\n\n根据设计约束，这个合取必须由一个*单独的*门实现。该门的输入是三个预解码信号：$P_{1,j_1}$、$P_{2,j_2}$ 和 $P_{3,j_3}$。输入数量为 $3$。因此，最终输出阶段的 $64$ 个门中的每一个的扇入数必须正好是 $3$。\n\n“不允许在最后阶段进行多级分解”这一约束至关重要。它明确禁止用例如 $2$ 输入门的树形结构来替换每个 $3$ 输入门。因此，扇入数为 $3$ 是该阶段的强制性要求。\n\n**结论：总体最大扇入数**\n\n要找到整个分层译码器的最大门扇入数，我们必须考虑实现中使用的所有门：\n- 用于生成补文字的反相器：扇入数 = $1$。\n- 预解码阶段中用于形成 $2$ 变量最小项的门：扇入数 = $2$。\n- 最终输出阶段中用于从预解码信号形成 $6$ 变量最小项的门：扇入数 = $3$。\n\n在这个特定设计中，门所需的所有扇入值的集合是 $\\{1, 2, 3\\}$。此集合中的最大值是 $3$。短语“最小可实现的最大门扇入数”指的是这种特定的、明确定义的架构所必需的最大扇入数。在给定的约束条件下，不可能用更小的最大扇入数来构建该电路。因此，最小可实现的最大门扇入数是 $3$。",
            "answer": "$$\\boxed{3}$$"
        },
        {
            "introduction": "在高性能CMOS电路设计中，速度是一个核心指标，而逻辑努力（Logical Effort）方法为快速估算和优化路径延迟提供了一个强大的理论框架。本练习要求你应用逻辑努力法来分析一个$32$-to-$1$多路选择器树的延迟，并确定能够最小化最坏情况延迟的最佳分支因子。这个过程将展示如何通过系统性的拓扑选择，而非仅仅是晶体管尺寸调整，来实现电路性能的显著提升 。",
            "id": "4302414",
            "problem": "考虑一个在电子设计自动化（EDA）框架内，使用互补金属氧化物半导体（CMOS）技术实现并采用逻辑努力法进行分析的平衡 $32$ 选 $1$ 多路复用器树。该树的每一级是一个 $b$ 选 $1$ 选择器，由 $b$ 个相同的三态反相器组成，其输出被短接到一个单级的输出节点；在任一时刻只有一个三态反相器被使能，以传输所选的数据输入。该树是平衡的，即每个数据输入都经过相同数量的级数 $k$，并且每一级具有相同的分支因子 $b$，因此 $b^{k} = 32$。该树的输出驱动一个电容性负载 $C_{L} = 1024\\,C_{\\text{inv}}$，其中 $C_{\\text{inv}}$ 是一个最小尺寸反相器的输入电容。每个数据输入源的有效输入电容为 $C_{\\text{in}} = C_{\\text{inv}}$，因此路径电气努力为 $H = C_{L}/C_{\\text{in}}$。\n\n使用标准的逻辑努力形式体系：第 $i$ 级的延迟为 $d_{i} = g_{i} h_{i} + p_{i}$，总路径延迟为 $D = \\sum_{i=1}^{k} d_{i}$，路径努力为 $F = G B H$，其中 $G = \\prod_{i=1}^{k} g_{i}$ 是路径逻辑努力，$B = \\prod_{i=1}^{k} b_{i}$ 是路径分支努力，而 $H$ 是路径电气努力。一个最小化延迟的平衡设计具有相等的级努力 $f = F^{1/k}$ 和级延迟 $d_{i} = f + p_{i}$。\n\n使用与逻辑努力定义一致的第一性原理晶体管级推理，按如下方式对每个 $b$ 选 $1$ 多路复用器级进行建模：\n- 所选数据路径穿过一个三态反相器，其有效的串联门控使导通路径相对于简单反相器加倍，因此将三态反相器的逻辑努力近似为 $g \\approx 2$（相对于最小反相器）。\n- 一个 $b$ 选 $1$ 级的寄生延迟是所选驱动器的固有寄生延迟与来自 $(b-1)$ 个禁用驱动器的输出节点扩散电容之和；用 $p(b) = p_{0} + \\sigma\\,(b-1)$ 来近似，其中以反相器为相对单位，$p_{0} = 2$ 且 $\\sigma = 1$。\n- 平衡的多路复用器树在任何一级都不会分叉通路上的信号，因此每级的分支努力取 $b_{i} = 1$，从而 $B = 1$。\n\n在这些假设下，推导最坏情况路径延迟 $D(b)$ 作为分支因子 $b$ 的函数表达式，并对所有满足 $b^{k} = 32$（其中 $k$ 为整数）的平衡树允许的 $b$ 值进行评估。确定使最坏情况延迟最小化的分支因子 $b$。将最终答案表示为 $b$ 的最优整数值。无需四舍五入，最终答案不应包含物理单位。",
            "solution": "我们从逻辑努力的定义开始。对于一个包含 $k$ 级的路径，其延迟为\n$$\nD \\;=\\; \\sum_{i=1}^{k} d_{i} \\;=\\; \\sum_{i=1}^{k} \\big( g_{i} h_{i} + p_{i} \\big).\n$$\n路径努力为\n$$\nF \\;=\\; G\\,B\\,H,\n$$\n其中 $G = \\prod_{i=1}^{k} g_{i}$ 是各级逻辑努力的乘积，$B = \\prod_{i=1}^{k} b_{i}$ 是各级分支努力的乘积，而 $H$ 是电气努力 $H = C_{L} / C_{\\text{in}}$。在固定拓扑结构下，通过均衡各级的努力，可以实现对门尺寸的优化以最小化 $D$：\n$$\nf \\;=\\; F^{1/k}.\n$$\n然后，每一级的延迟为 $d_{i} = f + p_{i}$，总路径延迟为\n$$\nD \\;=\\; k f + \\sum_{i=1}^{k} p_{i}.\n$$\n\n我们现在将问题具体化到所描述的平衡 $32$ 选 $1$ 多路复用器树上。每一级是一个基于 $b$ 选 $1$ 三态反相器的多路复用器。在任何一级，沿着所选数据路径，信号恰好穿过一个三态反相器。三态反相器包含一个与上拉和下拉网络串联的使能器件，这会增加其相对于反相器的逻辑努力。一个与逻辑努力方法对最小反相器归一化相一致的第一性原理估计，是将三态反相器的逻辑努力建模为 $g \\approx 2$。这与晶体管级的定性观察相符，即增加一个串联器件会使有效路径电阻加倍，并且需要将输入电容加倍以保持相同的驱动能力，因此 $g$ 加倍。\n\n在一个 $b$ 选 $1$ 级的输出节点上，有一个被使能的三态反相器和 $(b-1)$ 个被禁用的驱动器，其输出扩散区和内部节点会贡献寄生电容。在逻辑努力形式体系中，这些寄生效应被聚合成 $p(b)$，我们将其建模为：\n$$\np(b) \\;=\\; p_{0} + \\sigma\\,(b-1),\n$$\n其中 $p_{0} = 2$ 代表被使能的三态反相器路径的固有寄生延迟，而 $\\sigma = 1$ 表示每个禁用驱动器的输出扩散区对应一个等效反相器的寄生延迟。这些是用于比较拓扑优化的、数量级上准确的标准值。\n\n因为多路复用器树是平衡的，并且通路上的信号在任何一级都不分叉（一级的输出恰好驱动下一级的一个输入），所以各级的分支努力为 $b_{i} = 1$，因此路径分支努力为\n$$\nB \\;=\\; \\prod_{i=1}^{k} b_{i} \\;=\\; 1.\n$$\n\n设每级的分支因子为 $b$，级数为 $k$，并满足平衡树约束\n$$\nb^{k} \\;=\\; 32.\n$$\n对于这种拓扑结构，每一级都有相同的逻辑努力 $g$ 和寄生延迟 $p(b)$，所以\n$$\nG \\;=\\; g^{k}.\n$$\n电气努力由给定的负载和输入源确定为\n$$\nH \\;=\\; \\frac{C_{L}}{C_{\\text{in}}} \\;=\\; \\frac{1024\\,C_{\\text{inv}}}{C_{\\text{inv}}} \\;=\\; 1024.\n$$\n因此，相等的级努力为\n$$\nf \\;=\\; \\big( G\\,B\\,H \\big)^{1/k} \\;=\\; \\big( g^{k}\\cdot 1 \\cdot H \\big)^{1/k} \\;=\\; g\\,H^{1/k}.\n$$\n总路径延迟为\n$$\nD(b) \\;=\\; k\\,f + \\sum_{i=1}^{k} p(b) \\;=\\; k\\big( g\\,H^{1/k} \\big) + k\\,p(b) \\;=\\; k\\big( g\\,H^{1/k} + p(b) \\big).\n$$\n\n我们现在应用平衡约束 $b^{k} = 32$，其中 $k$ 为整数。满足此条件的允许整数对 $(b,k)$ 有：\n- $b = 2$, $k = 5$，因为 $2^{5} = 32$。\n- $b = 32$, $k = 1$，因为 $32^{1} = 32$。\n\n其他整数 $b$（例如 $b = 4, 8, 16$）在 $b^{k} = 32$ 的条件下不能得到整数 $k$，因此不能构成每级分支因子统一且路径深度相等的平衡树。\n\n我们使用 $g = 2$ 和 $p(b) = 2 + (b-1)$ 对允许的情况计算 $D(b)$：\n1. 对于 $b = 2$ 和 $k = 5$：\n   - $H^{1/k} = 1024^{1/5}$。由于 $1024 = 2^{10}$，我们有 $1024^{1/5} = 2^{10/5} = 2^{2} = 4$。\n   - $g\\,H^{1/k} = 2 \\cdot 4 = 8$。\n   - $p(2) = 2 + (2-1) = 3$。\n   - $D(2) = 5\\big(8 + 3\\big) = 5 \\cdot 11 = 55$。\n\n2. 对于 $b = 32$ 和 $k = 1$：\n   - $H^{1/k} = 1024^{1/1} = 1024$。\n   - $g\\,H^{1/k} = 2 \\cdot 1024 = 2048$。\n   - $p(32) = 2 + (32-1) = 33$。\n   - $D(32) = 1\\big(2048 + 33\\big) = 2081$。\n\n比较两个延迟 $D(2) = 55$ 和 $D(32) = 2081$，当 $b = 2$ 时获得更小的延迟。因此，在平衡树允许的 $b$ 值中，使最坏情况延迟最小化的最优分支因子是\n$$\nb^{\\star} \\;=\\; 2.\n$$",
            "answer": "$$\\boxed{2}$$"
        }
    ]
}