m255
K3
13
cModel Technology
Z0 dC:\Users\WyKKe\Documentos\Unifei\2018.1\Eletrônica Digital II\Trabalhos\Trabalho 3\git\Turma2_2017020700_2017001212_2017005113\SISTEMA_FINAL\simulation\modelsim
vSISTEMA_FINAL
I<i<o?z=cACDBA9zmVRD3i1
VQShi2hEP<5o8=@fo2D:Lf0
Z1 dC:\Users\WyKKe\Documentos\Unifei\2018.1\Eletrônica Digital II\Trabalhos\Trabalho 3\git\Turma2_2017020700_2017001212_2017005113\SISTEMA_FINAL\simulation\modelsim
w1530661406
8SISTEMA_FINAL.vo
FSISTEMA_FINAL.vo
L0 31
Z2 OV;L;10.1d;51
r1
31
Z3 o-vlog01compat -work work -O0
n@s@i@s@t@e@m@a_@f@i@n@a@l
!i10b 1
!s100 5P:RFWa5>N0@;k:JF8NXU0
!s85 0
!s108 1530662788.329000
!s107 SISTEMA_FINAL.vo|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+.|SISTEMA_FINAL.vo|
!s101 -O0
!s92 -vlog01compat -work work +incdir+. -O0
vSistema_TB
!i10b 1
!s100 KL5@SGWW2GMRQYRhd3VE31
I>_hQR:]PEDB[nn_zEV5Am0
V7>?a=E0EQ3V9KL0oFi?de2
R1
w1530661624
8C:/Users/WyKKe/Documentos/Unifei/2018.1/Eletrônica Digital II/Trabalhos/Trabalho 3/git/Turma2_2017020700_2017001212_2017005113/SISTEMA_FINAL/Sistema_TB.v
FC:/Users/WyKKe/Documentos/Unifei/2018.1/Eletrônica Digital II/Trabalhos/Trabalho 3/git/Turma2_2017020700_2017001212_2017005113/SISTEMA_FINAL/Sistema_TB.v
L0 2
R2
r1
!s85 0
31
!s108 1530662788.639000
!s107 C:/Users/WyKKe/Documentos/Unifei/2018.1/Eletrônica Digital II/Trabalhos/Trabalho 3/git/Turma2_2017020700_2017001212_2017005113/SISTEMA_FINAL/Sistema_TB.v|
!s90 -reportprogress|300|-vlog01compat|-work|work|+incdir+C:/Users/WyKKe/Documentos/Unifei/2018.1/Eletrônica Digital II/Trabalhos/Trabalho 3/git/Turma2_2017020700_2017001212_2017005113/SISTEMA_FINAL|C:/Users/WyKKe/Documentos/Unifei/2018.1/Eletrônica Digital II/Trabalhos/Trabalho 3/git/Turma2_2017020700_2017001212_2017005113/SISTEMA_FINAL/Sistema_TB.v|
!s101 -O0
R3
!s92 -vlog01compat -work work {+incdir+C:/Users/WyKKe/Documentos/Unifei/2018.1/Eletrônica Digital II/Trabalhos/Trabalho 3/git/Turma2_2017020700_2017001212_2017005113/SISTEMA_FINAL} -O0
n@sistema_@t@b
