# PROJECT_ARCH_PIPELINE
Implementaci√≥n de un Pipeline Processor en Verilog con Vivado
