# FPGA como Mem√≥ria de Posi√ß√µes para Bra√ßo Rob√≥tico (Bitdoglab)

Este projeto demonstra uma arquitetura de sistema embarcado onde uma FPGA Colorlight i9 (Lattice ECP5) atua como uma unidade de co-processamento e mem√≥ria (BRAM) para um microcontrolador Bitdoglab (Raspberry Pi Pico).  
O objetivo √© permitir que o Bitdoglab (o "c√©rebro") envie comandos para a FPGA (a "mem√≥ria r√°pida") para Salvar ou Reproduzir sequ√™ncias de movimentos de um bra√ßo rob√≥tico (coordenadas de 4 servos).  
A comunica√ß√£o entre as duas placas √© realizada via UART (a 115200 baud) usando um protocolo bin√°rio customizado.

## üöÄ Funcionalidades Principais

- **Armazenamento na FPGA**: Salva at√© 256 posi√ß√µes de servo (cada posi√ß√£o contendo 4 √¢ngulos: Base, Altura, √Çngulo e Garra) diretamente na BRAM da FPGA.
- **Comunica√ß√£o via Protocolo**: Utiliza comandos bin√°rios simples para opera√ß√µes de Leitura (0xB0) e Escrita (0xA0).
- **Controle de Hardware Duplo**:
  - O Bitdoglab pode solicitar posi√ß√µes espec√≠ficas da mem√≥ria via UART (Comando 0xB0).
  - Um Bot√£o F√≠sico (E3) na FPGA pode ser pressionado para acionar a "reprodu√ß√£o" da Posi√ß√£o de Mem√≥ria 0.
- **Feedback Visual**: A FPGA utiliza 3 LEDs de status (ativos-baixo) para diagn√≥stico visual em tempo real:
  - **LED D2 (led_grava_n)**: Pisca uma vez quando uma posi√ß√£o √© salva com sucesso na mem√≥ria.
  - **LED C1 (led_envio_n)**: Acende enquanto a FPGA est√° ativamente transmitindo dados (enviando) pela UART.
  - **LED C2 (led_reproducao_n)**: Acende durante toda a opera√ß√£o de leitura/reprodu√ß√£o de dados.
- **Toolchain Open Source**: O projeto da FPGA √© constru√≠do usando Yosys, nextpnr-ecp5 e openFPGALoader.

## üõ†Ô∏è Hardware Utilizado

- **FPGA**: Colorlight i9 (Lattice ECP5 LFE5U-45F)
- **Microcontrolador**: Bitdoglab (Raspberry Pi Pico / RP2040)
- **Conex√£o**: 3 fios (GND Comum, TX, RX)

## üì° Protocolo de Comunica√ß√£o (UART @ 115200)

### 1. Salvar Posi√ß√£o (Bitdoglab ‚Üí FPGA)
O Bitdoglab envia um pacote de 6 bytes:  
`[Comando 0xA0] [Endere√ßo (0-255)] [Byte Base] [Byte Altura] [Byte √Çngulo] [Byte Garra]`  

A FPGA recebe, salva na mem√≥ria no Endere√ßo especificado e pisca o LED `led_grava_n`.

### 2. Ler Posi√ß√£o (Bitdoglab ‚Üí FPGA ‚Üí Bitdoglab)
O Bitdoglab envia um pacote de 2 bytes:  
`[Comando 0xB0] [Endere√ßo (0-255)]`  

A FPGA recebe, busca os dados na mem√≥ria e responde (transmite) com um pacote de 4 bytes:  
`[Byte Base] [Byte Altura] [Byte √Çngulo] [Byte Garra]`

### 3. Reprodu√ß√£o via Bot√£o (FPGA ‚Üí Bitdoglab)
O usu√°rio pressiona o Bot√£o T3 na FPGA.  
A FPGA busca os dados do Endere√ßo 0 da mem√≥ria e transmite o pacote de 4 bytes (Base, Altura, √Çngulo, Garra) para o Bitdoglab.

## üìã Como Usar

1. **Configura√ß√£o da FPGA**:
   - Compile o projeto Verilog usando Yosys e nextpnr-ecp5.
   - Programe a FPGA com openFPGALoader.

2. **Conex√£o F√≠sica**:
   - Conecte GND, TX (FPGA ‚Üí Bitdoglab) e RX (Bitdoglab ‚Üí FPGA).

3. **C√≥digo no Bitdoglab**:
   - Implemente o envio de comandos UART conforme o protocolo descrito.
   - Exemplo b√°sico (em MicroPython ou C++ para RP2040):  
     ```python
     import machine
     import time

     uart = machine.UART(0, baudrate=115200)

     # Salvar posi√ß√£o (exemplo: endere√ßo 0, valores 128 para todos)
     cmd_save = b'\xA0\x00\x80\x80\x80\x80'
     uart.write(cmd_save)
     time.sleep(0.1)

     # Ler posi√ß√£o (exemplo: endere√ßo 0)
     cmd_read = b'\xB0\x00'
     uart.write(cmd_read)
     response = uart.read(4)  # Aguarda 4 bytes
     print(response)
     ```

4. **Teste**:
   - Envie comandos via Bitdoglab e observe os LEDs na FPGA.
   - Pressione T3 para reprodu√ß√£o autom√°tica da posi√ß√£o 0.

## üîß Depend√™ncias e Ferramentas

- **FPGA**: Yosys, nextpnr-ecp5, openFPGALoader.
- **Bitdoglab**: MicroPython ou Pico SDK (RP2040).

## üìù Contribui√ß√µes

Sinta-se √† vontade para abrir issues ou pull requests! Este projeto √© open source e bem-vindo a melhorias.

## üìÑ Licen√ßa

MIT License - veja o arquivo [LICENSE](LICENSE) para detalhes.

---

*Projeto desenvolvido por [@DiegoCamposRJ]. Contato: [https://orcid.org/0009-0008-4746-7296].*

*Projeto desenvolvido por [@cledilson-devcode]. Contato: [https://www.linkedin.com/in/cledilson-pinto-filho].*
