+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                 ;
+-----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                             ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+-----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; beaf|miclocROM|altsyncram_component|auto_generated                    ; 37    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; beaf|miclocROM                                                        ; 21    ; 8              ; 0            ; 8              ; 16     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; beaf                                                                  ; 84    ; 11             ; 72           ; 11             ; 8      ; 11              ; 11            ; 11              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; spislv                                                                ; 12    ; 0              ; 0            ; 0              ; 11     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[8].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[7].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[6].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[5].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[4].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[3].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[2].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[1].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|wrfull_eq_comp   ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|rdempty_eq_comp  ; 16    ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|ws_dgrp|dffpipe9 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|ws_dgrp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|rs_dgwp|dffpipe6 ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|rs_dgwp          ; 9     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|fifo_ram         ; 27    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|wrptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated|rdptr_g1p        ; 2     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i|dcfifo_component|auto_generated                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].fifo_i                                                  ; 12    ; 0              ; 0            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; module_gen[0].accum_i                                                 ; 3     ; 0              ; 1            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; gpc                                                                   ; 1     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+-----------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
