0.6
2018.2
Jun 14 2018
20:41:02
C:/Users/ComputerDiRoland/Desktop/multiple_tests.vhd,1553363852,vhdl,,,,multiple_tests,,,,,,,,
C:/Users/ComputerDiRoland/OneDrive/PoliMi/Terzo anno/lezioni/primo semestre/reti logiche/progetto/Test Bench/Test+Bench+di+Esempio.vhd,1551458953,vhdl,,,,project_tb,,,,,,,,
C:/Users/ComputerDiRoland/OneDrive/PoliMi/Terzo anno/lezioni/primo semestre/reti logiche/progetto/Test Bench/random/test10.vhd,1551527281,vhdl,,,,autogen_test_bench_10,,,,,,,,
C:/Users/ComputerDiRoland/OneDrive/PoliMi/Terzo anno/lezioni/primo semestre/reti logiche/progetto/Test Bench/random/test2.vhd,1550685529,vhdl,,,,autogen_test_bench_4,,,,,,,,
C:/Users/ComputerDiRoland/OneDrive/PoliMi/Terzo anno/lezioni/primo semestre/reti logiche/progetto/Test Bench/random/test3.vhd,1550567394,vhdl,,,,autogen_test_bench_3,,,,,,,,
C:/Users/ComputerDiRoland/OneDrive/PoliMi/Terzo anno/lezioni/primo semestre/reti logiche/progetto/Test Bench/random/test5.vhd,1550567394,vhdl,,,,autogen_test_bench_5,,,,,,,,
C:/Users/ComputerDiRoland/OneDrive/PoliMi/Terzo anno/lezioni/primo semestre/reti logiche/progetto/vhdl/reti_logiche/reti_logiche.sim/sim_1/synth/timing/xsim/multiple_tests_time_synth.v,1553363859,verilog,,,,glbl;project_reti_logiche,,,,,,,,
