![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/b90a6d1e-4649-4f2e-bebe-affd9ad6ee15)## 1 环境搭建

​	略。

## 2 Verilog学习

​	在笔记本子上。

## 3 实验笔记

### 3.1 点亮LED灯

#### 3.1.1 设计流程

​	设计规划-->波形绘制-->代码编写-->代码编译-->逻辑仿真-->波形对比-->绑定管脚-->分析综合布局布线-->上板验证

#### 3.1.2 文件管理

* doc				//文档资料，包括：波形图、项目日志等
* quartus_prj     //主要放置工程文件
* rtl                 //可综合的代码，放置最后可生成硬件电路的代码
* sim               //主要放置对可综合代码的仿真文件

#### 3.1.3 设计规划

* (1)KEY-->LED：用按键点亮LED灯，简单不需要模块划分。
* (2)确定原理图：KEY1按下让D6亮起
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/f8113068-de50-4088-bb5b-262337d9db8b)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/5ed3b4c1-226c-4517-94bc-b54c6bce9f4b)

  * KEY1引脚为：CLK2_M2
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/88958f3a-67f9-47ad-bf95-bcb115f47679)

  * D6引脚为：IO_B3_L7
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/1e527fee-c4a7-44a1-9b25-796ae0a2ba6e)


#### 3.1.4 波形绘制

* (1)打开文件夹“doc”，新建“visio”绘图：
* (2)绘制波形图：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/1c17fbf6-afc0-400c-b2c9-d5392efd36ca)


#### 3.1.5 代码编写

* (1)打开文件夹“rtl”，新建“.v”文件：

  * 这里需要新建文本文档“.txt”，再修改后缀成为“.v”文件。

* (2)双击打开文件，开始编写代码：

  * ``` verilog
    module	led
        (
            input	wire		key_in,		//输入信号是key_in
            output	wire		led_out		//输出信号是led_out
        );
        assign	led_out = key_in;			//赋值语句，把key_in的输入信号赋给led_out输出信号
    endmodule
    ```

#### 3.1.6 代码编译

* （1）打开开发软件“Quartus II”，新建工程：
  * 左上角“File”选项，选择“New Project Wizard”
    * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/4f2be220-2ed1-4f77-a605-95b73df2dd97)

  * 进入向导界面，点击next：
    * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/a2fd60ba-4a28-479c-88e7-2fde9913500c)

  * 选择工程文件保存路径，第三个选项保持默认：
    * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/f338867b-38cd-4918-8111-38a90dd0503c)

  * 跳过：
    * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/b7dca2d3-2ee3-4cf6-b9f5-0130704bd872)

  * 这里需要找到项目芯片使用型号：
    * 1.器件选择：Cyclone IV E
    * 2.封装方式：FBGA
    * 3.引脚数量：256
    * 4.速度等级：8
    * 5.芯片型号：EP4CE10F17C8
    * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/5e0412c1-01cf-46ac-b1da-9734b0ec72dd)

  * EDA工具设置直接跳过：
    * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/a42b87ec-1b75-4126-9ce4-93b70ea8d6f2)

  * Finish
    * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/5de76705-ac7f-42c9-9d09-4a20c8c41469)

* (2)将写好的“.v”文件加载到工程当中：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/f124d3e5-3ec1-439f-9538-831aab34cbf2)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/28e7da5b-8018-4058-844f-26c362056b2d)

* (3)编译代码：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/a6a4d104-49d4-4f4d-ab85-395db1b3ae3d)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/6d3c3057-97b3-4510-b6da-400b88a62a67)

  * 编译完成

#### 3.1.7 逻辑仿真

* (1)使用仿真文件产生模拟的激励信号输入到被测试模块当中，观察输出响应是否达到要求：

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/ffef6506-5801-4692-b432-82201483eae5)


* (2)仿真需要编写仿真文件，使用野火编写好的仿真程序即可,测试文件需要放在“sim”文件夹中：

  * ``` verilog
    `timescale  1ns/1ns
    ///////////////////////////////////////////////////////////////////////////
    // Author        : EmbedFire
    // Create Date   : 2019/03/12
    // Module Name   : tb_led
    // Project Name  : led
    // Target Devices: Altera EP4CE10F17C8N
    // Tool Versions : Quartus 13.0
    // Description   : 按键控制LED灯仿真文件
    //
    // Revision      : V1.0
    // Additional Comments:
    // 
    // 实验平台: 野火_征途Pro_FPGA开发板
    // 公司    : http://www.embedfire.com
    // 论坛    : http://www.firebbs.cn
    // 淘宝    : https://fire-stm32.taobao.com
    //////////////////////////////////////////////////////////////////////////
    
    module  tb_led();
    
    //********************************************************************//
    //****************** Parameter and Internal Signal *******************//
    //********************************************************************//
    //wire  define
    wire    led_out ;
    
    //reg   define
    reg     key_in  ;
    
    //********************************************************************//
    //***************************** Main Code ****************************//
    //********************************************************************//
    //初始化输入信号
    initial key_in <= 1'b0;
    
    //key_in:产生输入随机数，模拟按键的输入情况
    always #10 key_in <= {$random} % 2; /*取模求余数，产生非负随机数0、1
                                          每隔10ns产生一次随机数*/
    
    //********************************************************************//
    //**************************** Instantiate ***************************//
    //********************************************************************//
    //------------- led_inst -------------
    led led_inst
    (
        .key_in (key_in ),  //input     key_in
    
        .led_out(led_out)   //output    led_out
    );
    
    endmodule
    
    ```

* (3)添加仿真测试文件：

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/89792d96-0ac2-4967-bdf2-53d0ece129cb)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/2a41beb5-82f5-4ec1-b0dd-573178e5250c)


* (4)仿真设置：

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/dee9d2a5-6fc5-47fc-8e00-c0d1fbe18c6e)

  * 在“simulation”选项中进行设置：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/de48fe2b-93cb-4e48-a9dc-a1ca2ae757b7)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/1f85db5d-ba5f-40bc-bbf0-ab13ca60d155)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/2a97bdb9-700c-4afd-bf20-80fdffbf9972)

  * OK-->Apply下去即可

#### 3.1.8 波形对比

* 运行仿真,这里介绍了ModelSim仿真软件使用方法，详情可看视频25:55的内容：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/b6d1adf8-5172-41b7-ab45-0b9c80947e40)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/cb6d2d6a-4c4e-4457-986a-9aa99906b9da)


#### 3.1.9 绑定管脚

* ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/5fadb87e-e2c6-4e36-a94a-26bafb5a9a22)

* ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/e6bc5c85-1ef1-46b2-8564-8605ce1be064)


* 返回工程进行重新编译；

#### 3.1.10 上板验证

* 点击“programmer”，选择添加文件：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/bbe45997-20a3-4bd2-8818-57afaf89531f)

* ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/edb7fddc-bced-4f0c-a09b-8ccbc2217575)

* 如果是第一次下载程序，会出现电脑无法识别JTAG端口问题，在开发板使用手册“第4章Quartus软件和USB-Blaster驱动安装”有解决办法介绍

#### 3.1.11 程序固化

* （1）生成“.jic”文件
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/bcb8b1bb-3d73-48fd-b2fb-630fe2047980)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/d0be02d0-a823-4612-8561-684fedb93080)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/7250058a-ab78-4b26-a91a-324160088300)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/cbc16da1-400d-496b-a40f-bbb5d1763240)

  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/f0cc97f3-28a6-421b-a31d-f8615793a9f3)

* (2)删除原来的“.sof”文件：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/324cc7e5-fc4d-41a4-b967-086013f447a5)

* (3)添加生成后的“.jic”文件：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/1dd0bd06-8762-4a42-9a6e-71eba69abd62)

* (4)固化程序：
  * ![image](https://github.com/CoderSuHang/FPGA-Notes/assets/104765251/9dadc721-c631-43d6-a6ba-6cbf1d212a64)

* (5)重新上电即可验证固化成功。
