2行政院國家科學委員會專題研究計畫成果報告
氣化氫氟酸在奈米金氧半電晶體之應用及其設備之開發
(2/3)
The Impacts of In-situ HF-Vapor Cleaning
for pMOSFETs Gate Oxide on CZ- and Hi-Silicon Wafers
計畫編號：NSC 95-2221-E-009-272
執行期限：95 年 8 月 1 日至 96 年 7 月 31 日
主持人：趙天生 國立交通大學電子物理所教授
一、中文摘要
在本次報告中，我們研究在成長閘極
氧化層之前利用氣態氫氟酸清洗對
pMOSFETs 的影響，而除了採用傳統的
CZ-wafer，我們還將元件製作在 Hydrogen
Annealed Wafer (Hi-wafer) 來 探 討 與
CZ-wafer 的差異。我們發現利用氣態氫氟
酸清洗可以改善 CZ-wafer 和氧化層的界面
缺陷，進而提昇元件的遷移率及驅動電
流，但是氣態氫氟酸清洗對於 Hi-wafer 卻
沒有明顯的改善。此外，由實驗結果發現
製作在 Hi-wafer 上的元件界面缺陷密度會
比製作在 CZ-wafer 上的低。最後，我們利
用非晶矽及複晶矽堆疊的結構來製作元件
的閘極，結果顯示此種堆疊結構的閘極可
以有效的防止硼穿透，進而減少對
pMOSFETs 介電層的傷害。
關鍵詞: 氣態氫氟酸、自生氧化層、氫氣退
火
Abstract:
In this thesis, the effect of in-situ
HF-vapor cleaning before gate oxidation for
pMOSFETs on two different silicon
substrates –Czochralski grown silicon wafer
(Cz-wafer) and hydrogen annealed silicon
wafer (Hi-wafer) has been well investigated.
HF-vapor cleaning step can remove native
oxide effectively and improve SiO2/Si
interface quality. The HF-vapor cleaning can
improve the characteristics of PMOSFET
with CZ-silicon wafer including drain current,
interface-state-density and carrier mobility.
Besides, there is no degradation for
PMOSFET with Hi-silicon wafer by
HF-vapor cleaning. We also found that the
interface-state-densities of pMOSFETs on
Hi-wafer are lower than CZ-wafer due to the
less oxygen impurities. This result indicated
that devices fabricated on Hi-wafer would
show better interface quality. Finally, we used
device with stack gate (α-Si 500Å + poly-Si
1500Å) structure, which was compared with
the conventional single poly-Si gate structure.
We found that the pMOSFETs with stack gate
structure can effectively suppress boron
penetration to get the higher performance.
Keywords: Hi-wafer, HF-vapor, native oxide,
hydrogen-annealed wafer
二、簡介
為了有效增加金氧半場效電晶體的驅
動電流以及轉換電導(transconductance)，元
件尺寸微縮就變成一項相當重要的課題，
當傳統的二氧化矽氧化層厚度太薄的時
候，會因為相對外加電場變大而產生極大
的漏電流，因而會觀察到氧化層內的本質
陷阱 (intrinsic traps) 以及軟性崩潰 (soft
breakdown)等機制[1]，其中本質陷阱會導
致漏電流的產生[2]，而軟性崩潰更會影響
到元件的可靠度[3]，因此尺寸微縮中最重
要的課題就是閘極氧化層的均勻性及介面
特性[4]。介面若是過於粗糙將會嚴重影響
到載子傳輸的運動情形。
很不幸地，在ㄧ般傳統的互補式金氧
半場效電晶體的製作過程中都會形成自生
氧化層(native oxide)，且當氧化層越作越薄
之後自生氧化層所佔的比重就會越來越
高。因此，如何在製作閘極氧化層前先移
除此自生氧化層或者提供一個更佳的閘極
4爐管中沉積多晶矽薄膜來作為元件的閘
極。而元件的閘極我們分成兩種結構來做
比較，分別是傳統的傳統的多晶矽(poly-Si
200-nm)以及堆疊式多晶矽/非晶矽 (α-Si
50-nm + poly-Si 150-nm)結構兩種。此外，
我們也將Hi-wafer與一般傳統CZ晶圓做比
較，討論氣態氫氟酸處理對於兩種不同基
版的元件有何不同的影響，因此我們將上
述相同的 P 型金氧半場效電晶體製程步驟
分別作在 Hi-wafer 以及 CZ Si(100)晶圓來
做比較。
圖二、汲極電流-汲極電壓關係圖。兩種不同的試品
分別為 P 型電晶體作在 CZ 矽晶圓上是否有以及沒
有經過氣態氫氟酸處理。
四、結果與討論
圖二為 P 型金氧半場效電晶體作在 CZ
Si(100)晶圓之汲極電流-汲極電壓(ID-VD)
特性曲線的表現，空心符號的曲線為有經
過氣態氫氟酸處理的試品，實心符號曲線
的試品則無，而我們所量測元件的通道長
寬比為 20/20 μm。從此圖中我們可以發現
經過氣態氫氟酸處理的試品其汲極電流會
大於未經處理過的試品，有經過氣態氫氟
酸處理試品的汲極電流比未經過氣態氫氟
酸處理的試品增加了約 20%，表示經過氣
化氫氟酸處理的試品可以擁有較大的驅動
電流。而從充電泵電流 (charge pumping
current)的特性中我們更可以觀察到經過氣
態氫氟酸處理後 P 型金氧半場效電晶體的
介面特性，圖二顯示了經過氣態氫氟酸處
理的試品會有較低的充電泵電流，而越低
的充電泵電流表示閘極氧化層與矽基版的
介面陷阱密度越低，證明了氣態氫氟酸處
理可以有效地降低介面陷阱的密度，而越
低的介面陷阱密度將會使元件的載子遷移
率增高，這與我們先前所作有關 N 型電晶
體的研究結果是相同的，也就是元件在經
過氣態氫氟酸處理後會擁有更佳的介面特
性。
圖三、充電泵電流特性圖。兩種不同的試品分別為
P 型電晶體作在 CZ 矽晶圓上是否有以及沒有經過
氣態氫氟酸處理。
而將 P 型電晶體作在 Hi-wafer 上的時
候，元件在經過氣態氫氟酸處理後並不會
得到汲極電流提升的改善，圖四為 P 型金
氧半場效電晶體作在 Hi-wafe 之汲極電流-
汲極電壓(ID-VD)特性曲線的表現。從此圖
中我們可以發現經過氣態氫氟酸處理的試
品其汲極電流幾乎相等於未經處理過的試
品，表示有無氣化氫氟酸處理，Hi-wafer
的試品都可以有ㄧ般的驅動電流表現，而
處理過後也未獲得提升的原因應該是
Hi-wafer 的試品本身的介面缺陷就較一般
傳統的矽晶圓來得少，所以會擁有較佳的
介面特性。從圖五的充電泵電流特性圖中
我們也可以得到相同的結果，不論試品是
否經過氣態氫氟酸的處理，其充電泵電流
幾乎都是差不多的。
圖四、汲極電流-汲極電壓關係圖。兩種不同的試品
分別為 P 型電晶體作在 Hi-wafer上是否有以及沒有
經過氣態氫氟酸處理。
6圖八為 P 型金氧半場效電晶體作在 CZ
Si(100)晶圓上是否具有堆疊式多晶矽/非
晶矽結構的電晶體之汲極電流-汲極電壓
(ID-VD)特性曲線，從圖中我們可以觀察到
一般傳統的多晶矽閘極結構式元件會擁有
較高的汲極電流，而造成此現象的原因就
是前述所提的電洞遷移率下降，當遷移率
下降時，則元件的汲極電流就會較低。
圖八、汲極電流-汲極電壓關係圖。兩種不同的試品
分別為 P 型電晶體作在 CZ 矽晶圓上是否有以及沒
有堆疊式多晶矽/非晶矽結構。
圖九為 P 型電晶體作在 Hi-wafer 上經
過氣態氫氟酸處理後之電容-電壓(C-V)特
性曲線。從此圖中我們可以得到與 P 型電
晶體作在 CZ Si(100)晶圓上相同的結果：不
同的試品其閘極氧化層厚度是一樣的，也
觀察到不同的試品會有不同的電容-電壓
曲線斜率，表示當 P 型電晶體作在 Hi-wafer
上且電晶體的閘極為傳統的多晶矽結構
時，也會變成埋入式通道型電晶體。而形
成此完全空乏區域的原因就是前述所提的
原因相同。這結果也指出了具有堆疊式多
晶矽/非晶矽閘極結構的電晶體作在
Hi-wafer 上同樣可以抑制硼穿遂的效應。
圖十是 P 型金氧半場效電晶體作在
Hi-wafer 上經過氣化氫氟酸處理後之電洞
遷移率表現。由此圖中可以觀察到與 P 型
電晶體作在 CZ Si(100)晶圓上相同的結
果：有堆疊式多晶矽/非晶矽結構的電晶體
其電洞遷移率會較無堆多晶矽/非晶矽結
構的電晶體來得小，造成此現象的原因之
一就是前述所提的埋入式通道形成以及堆
疊式多晶矽/非晶矽結構會對元件的通道
區造成可伸展的應力，此應力會造成電洞
遷移率的降低。因此具有堆疊式多晶矽/非
晶矽結構的 Hi-wafer 電晶體其電洞遷移率
也會較無堆疊式多晶矽/非晶矽結構的電
晶體來得小。
圖九、電容-電壓關係圖。兩種不同的試品分別為 P
型電晶體作在Hi-wafer上是否有以及沒有堆疊式多
晶矽/非晶矽結構。
圖十一為 P 型金氧半場效電晶體作在
Hi-wafer上是否具有堆疊式多晶矽/非晶矽
結構的電晶體之汲極電流-汲極電壓(ID-VD)
特性曲線，我們可以觀察到與 P 型電晶體
作在 CZ Si(100)晶圓上相同的結果：一般傳
統的多晶矽閘極結構式元件會擁有較高的
汲極電流，而造成此現象的原因亦與前述
所提的原因相同(電洞遷移率下降)。
圖十、電洞遷移率特性圖。兩種不同的試品分別為
P型電晶體作在CZHi-wafer上是否有以及沒有堆疊
式多晶矽/非晶矽結構。
雖然具有堆疊式多晶矽/非晶矽閘極
結構的電晶體電洞遷移率與汲極電流的表
現都較差，但是硼穿遂現象是對電晶體影響
相當重要的一個效應，硼穿遂會對氧化層與
矽基板的介面造成傷害，使得元件的氧化
層與矽基板介面特性變差，而此介面特性
對於電晶體是相當重要的，元件的表現亦
8
閘極製程。製程簡單可行。第六篇則相當完整分析了 Hf-based high-k (HfO2, HfAlO, HfAlSiO)，
此層作為記憶體電荷儲存層之分析，結論為 Hf (SOHOS, Si/oxide/HfO2/siO2/Si)比 Si3N4 較易
trap charge。原因為有較小的 cross section area 且結晶層又較非晶有較佳的 retention time。
12/12
參加第二天會議:
09:00-11:30 參加第十會議 “CMOS Devices-Advanced Gate stacks”
共六篇。第一篇提出一 universal relationship of velocity vs. mobility for Si FinFET。 發現不管
是 SiO2 or high-k 皆滿足 velocity proportional to 。 第二篇利用 HfSiON/Si(110) 得到最大
的 on-state current 831 uA/um @ Ioff=100 nA/um。第三篇提出不同 Ni FUSI 最佳化 for 45 nm
node CMOS， 亦即是 NiSi for nMOS, Ni31Si12 for pMOS。 第四篇提出 32 nm SOI FUSI
process with NiSi, Ni2Si, Ni3Si 等調整 Vth。 第五篇則提出，氟佈植可以降低 1/f noise for
mixed-signal CMOS。
第六篇則提出非晶矽閘極可以抑制由斜角佈植所引起的短通道效應，這是由於多晶矽會引起
閘極邊緣之不規則，所以當斜角度佈植時，容易有過多的離子侵入通道，造成短通道效應嚴
重，所以採用非晶，就無閘極不平整的問題，可以解決此一問題。
14:20-17:30 參加第二十三會議 “Process Technology: high k with metal gate”
此部份論文仍延續則昨天的有關 high k 與 metal gate 的議題。第一篇來自交大的論文，提出
新的金屬閘極 TaN/Ir3Si。 由於可耐高溫，所以可以配合 HfLaON 到 1000C 以上，故可以完
成 gate first processes。結果為：其功函數可以為 5.08 eV, 4.24 eV for CMOS 及 Vtn Vtp 0.18 ,
-0.10 V. 不過因學生報告，不知是否過於緊張， 報告及回答，表現並不好，減損此篇的價值。
第二篇、第三篇皆提到 single metal for CMOS。 Samsung 提出的 atomic vapor deposition
(AVD) 作為取代 atomic layer deposition (ALD) 沉積 TiN 層，得到相當好的結果，利用不同厚
度之 TiN 層可以調變其功函數。另一篇則提出 TaC 單層及 shallow B surface counter doping 方
式得到良好的 CMOS 特性。第四篇則掺雜 La 進 HfSiON 成 HfLaSiON EOT=0.9 nm 可以耐
到 1070C gate first processes。 第五篇則探討 Lanthanide (Yb, Gd, and Er)掺雜的 TaN metal gate.
可以得到非晶之閘極及 4.05 eV nMOS 所用。
參加第三天會議:
09:00-11:00 參加第三十三會議 “Process Technology”
此部份主要談到 silicide and ultra-shallow junction。共六篇，前二篇談到 nickel junction，後二
篇談到 SiGe。第一篇強調 contact resistivity 在小尺寸時為主要的串連電阻，解決之道為掺雜微
量 Al, Ti, Er, or Yb 可以降低其 contact barrier height。第二篇則提出利用 silicon implantation 防止
nickel 之 roughness，其原理為增加 silicon vacancy。第三篇則是提出 spike + laser spike 最佳化
