//
// File created by:  xmverilog
// Do not modify this file
//
<<<<<<< HEAD
../soc/bus.sv
../soc/buttom.sv
../soc/clock.sv
../soc/core.sv
../soc/dualram.sv
../soc/ram.sv
../soc/rom.sv
../soc/soc.sv
../soc/tb_soc.sv
../soc/uart.sv
=======
../riscv/alu.sv
../riscv/alucontrol.sv
../riscv/control.sv
../riscv/core.sv
../riscv/immextend.sv
../riscv/mux.sv
../riscv/pc.sv
../riscv/pccontrol.sv
../riscv/ram.sv
../riscv/regfile.sv
../riscv/riscv32s.sv
../riscv/rom.sv
../riscv/stim.sv
>>>>>>> b9e8f45e3fb55d04516e8baea8737c5709f435ec
+access+r
+xmtimescale+1ns/10ps
