// Generated by CIRCT firtool-1.74.0
module RoundingUnit_3(
  input  [22:0] io_in,
  input         io_roundIn,
  input         io_stickyIn,
  input         io_signIn,
  input  [2:0]  io_rm,
  output        io_inexact,
  output        io_r_up
);

  wire inexact = io_roundIn | io_stickyIn;
  assign io_inexact = inexact;
  assign io_r_up =
    io_rm == 3'h6
      ? inexact & ~(io_in[0])
      : io_rm == 3'h4
          ? io_roundIn
          : io_rm == 3'h2
              ? inexact & io_signIn
              : io_rm == 3'h3
                  ? inexact & ~io_signIn
                  : io_rm != 3'h1 & io_rm == 3'h0
                    & (io_roundIn & io_stickyIn | io_roundIn & ~io_stickyIn & io_in[0]);
endmodule

