// Design a 2-to-1 multiplexer.
module mux( 
input [4:0] a, b,
input sel,
output [4:0] out );
// When sel=0, assign a to out. 
// When sel=1, assign b to out.
reg [4:0] out;
always @( 
	     // or sel=0
	     // or sel=1
	     // or sel=2
	     // or sel=3
	     // or sel=4
	     // or sel=5
	     // or sel=6
	     // or sel=7
	     // or sel=8
	     // or sel=9
	     // or sel=10
	     // or sel=11
	     // or sel=12
	     // or sel=13
	     // or sel=14
	    endmodule
