// Generated by CIRCT firtool-1.62.0
module inputreg(	// src/main/scala/npc/inputreg.scala:5:7
  input         clock,	// src/main/scala/npc/inputreg.scala:5:7
                reset,	// src/main/scala/npc/inputreg.scala:5:7
  input  [31:0] io_alu_out,	// src/main/scala/npc/inputreg.scala:6:15
                io_dm_out,	// src/main/scala/npc/inputreg.scala:6:15
  input         io_rf_wr_sel,	// src/main/scala/npc/inputreg.scala:6:15
  output [31:0] io_wd	// src/main/scala/npc/inputreg.scala:6:15
);

  assign io_wd = io_rf_wr_sel ? io_alu_out : io_dm_out;	// src/main/scala/npc/inputreg.scala:5:7, :13:17
endmodule

