TimeQuest Timing Analyzer report for SPI_slavetest
Tue May 14 10:57:50 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Clocks
  4. Slow 1200mV 85C Model Fmax Summary
  5. Timing Closure Recommendations
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'sclk'
 12. Slow 1200mV 85C Model Setup: 'rx_req'
 13. Slow 1200mV 85C Model Hold: 'rx_req'
 14. Slow 1200mV 85C Model Hold: 'sclk'
 15. Slow 1200mV 85C Model Recovery: 'sclk'
 16. Slow 1200mV 85C Model Recovery: 'rx_req'
 17. Slow 1200mV 85C Model Recovery: 'reset_n'
 18. Slow 1200mV 85C Model Removal: 'reset_n'
 19. Slow 1200mV 85C Model Removal: 'rx_req'
 20. Slow 1200mV 85C Model Removal: 'sclk'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'
 22. Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'
 23. Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Propagation Delay
 29. Minimum Propagation Delay
 30. Output Enable Times
 31. Minimum Output Enable Times
 32. Output Disable Times
 33. Minimum Output Disable Times
 34. Slow 1200mV 85C Model Metastability Report
 35. Slow 1200mV 0C Model Fmax Summary
 36. Slow 1200mV 0C Model Setup Summary
 37. Slow 1200mV 0C Model Hold Summary
 38. Slow 1200mV 0C Model Recovery Summary
 39. Slow 1200mV 0C Model Removal Summary
 40. Slow 1200mV 0C Model Minimum Pulse Width Summary
 41. Slow 1200mV 0C Model Setup: 'sclk'
 42. Slow 1200mV 0C Model Setup: 'rx_req'
 43. Slow 1200mV 0C Model Hold: 'rx_req'
 44. Slow 1200mV 0C Model Hold: 'sclk'
 45. Slow 1200mV 0C Model Recovery: 'sclk'
 46. Slow 1200mV 0C Model Recovery: 'rx_req'
 47. Slow 1200mV 0C Model Recovery: 'reset_n'
 48. Slow 1200mV 0C Model Removal: 'reset_n'
 49. Slow 1200mV 0C Model Removal: 'rx_req'
 50. Slow 1200mV 0C Model Removal: 'sclk'
 51. Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'
 52. Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 53. Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 54. Setup Times
 55. Hold Times
 56. Clock to Output Times
 57. Minimum Clock to Output Times
 58. Propagation Delay
 59. Minimum Propagation Delay
 60. Output Enable Times
 61. Minimum Output Enable Times
 62. Output Disable Times
 63. Minimum Output Disable Times
 64. Slow 1200mV 0C Model Metastability Report
 65. Fast 1200mV 0C Model Setup Summary
 66. Fast 1200mV 0C Model Hold Summary
 67. Fast 1200mV 0C Model Recovery Summary
 68. Fast 1200mV 0C Model Removal Summary
 69. Fast 1200mV 0C Model Minimum Pulse Width Summary
 70. Fast 1200mV 0C Model Setup: 'sclk'
 71. Fast 1200mV 0C Model Setup: 'rx_req'
 72. Fast 1200mV 0C Model Hold: 'rx_req'
 73. Fast 1200mV 0C Model Hold: 'sclk'
 74. Fast 1200mV 0C Model Recovery: 'sclk'
 75. Fast 1200mV 0C Model Recovery: 'rx_req'
 76. Fast 1200mV 0C Model Recovery: 'reset_n'
 77. Fast 1200mV 0C Model Removal: 'reset_n'
 78. Fast 1200mV 0C Model Removal: 'rx_req'
 79. Fast 1200mV 0C Model Removal: 'sclk'
 80. Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'
 81. Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'
 82. Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'
 83. Setup Times
 84. Hold Times
 85. Clock to Output Times
 86. Minimum Clock to Output Times
 87. Propagation Delay
 88. Minimum Propagation Delay
 89. Output Enable Times
 90. Minimum Output Enable Times
 91. Output Disable Times
 92. Minimum Output Disable Times
 93. Fast 1200mV 0C Model Metastability Report
 94. Multicorner Timing Analysis Summary
 95. Setup Times
 96. Hold Times
 97. Clock to Output Times
 98. Minimum Clock to Output Times
 99. Propagation Delay
100. Minimum Propagation Delay
101. Board Trace Model Assignments
102. Input Transition Times
103. Slow Corner Signal Integrity Metrics
104. Fast Corner Signal Integrity Metrics
105. Setup Transfers
106. Hold Transfers
107. Recovery Transfers
108. Removal Transfers
109. Report TCCS
110. Report RSKM
111. Unconstrained Paths
112. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; SPI_slavetest                                      ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                              ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets     ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+
; reset_n    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { reset_n } ;
; rx_req     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rx_req }  ;
; sclk       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { sclk }    ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 186.78 MHz ; 186.78 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+--------+--------+-------------------+
; Clock  ; Slack  ; End Point TNS     ;
+--------+--------+-------------------+
; sclk   ; -3.268 ; -93.655           ;
; rx_req ; -0.195 ; -0.346            ;
+--------+--------+-------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; rx_req ; -0.284 ; -4.714           ;
; sclk   ; 0.064  ; 0.000            ;
+--------+--------+------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+---------+--------+---------------------+
; Clock   ; Slack  ; End Point TNS       ;
+---------+--------+---------------------+
; sclk    ; -1.186 ; -42.560             ;
; rx_req  ; -0.116 ; -0.116              ;
; reset_n ; 0.192  ; 0.000               ;
+---------+--------+---------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; reset_n ; -0.752 ; -14.952            ;
; rx_req  ; -0.518 ; -10.824            ;
; sclk    ; 0.096  ; 0.000              ;
+---------+--------+--------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+---------+--------+--------------------------------+
; Clock   ; Slack  ; End Point TNS                  ;
+---------+--------+--------------------------------+
; sclk    ; -3.000 ; -90.000                        ;
; reset_n ; -3.000 ; -3.000                         ;
; rx_req  ; -3.000 ; -3.000                         ;
+---------+--------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'sclk'                                                                                      ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -3.268 ; tx_buf[5]~91       ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.833     ; 1.920      ;
; -3.035 ; tx_buf[16]~36      ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.878     ; 1.642      ;
; -3.007 ; tx_buf[3]~101      ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.836     ; 1.656      ;
; -2.997 ; tx_buf[22]~6       ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.837     ; 1.645      ;
; -2.953 ; tx_buf[23]~1       ; miso~reg0            ; reset_n      ; sclk        ; 0.500        ; -1.858     ; 1.580      ;
; -2.949 ; tx_buf[21]~11      ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.808     ; 1.626      ;
; -2.938 ; tx_buf[10]~66      ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.636     ; 1.787      ;
; -2.891 ; tx_buf[2]~106      ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -2.262     ; 1.114      ;
; -2.877 ; tx_buf[23]~1       ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.881     ; 1.481      ;
; -2.858 ; tx_buf[20]~16      ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.889     ; 1.454      ;
; -2.852 ; tx_buf[1]~111      ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -2.141     ; 1.196      ;
; -2.841 ; tx_buf[0]~116      ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -2.142     ; 1.184      ;
; -2.836 ; tx_buf[6]~86       ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.835     ; 1.486      ;
; -2.810 ; tx_buf[8]~76       ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.643     ; 1.652      ;
; -2.802 ; tx_buf[7]~81       ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.637     ; 1.650      ;
; -2.791 ; tx_buf[4]~96       ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.814     ; 1.462      ;
; -2.765 ; tx_buf[17]~31      ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.856     ; 1.394      ;
; -2.752 ; tx_buf[18]~26      ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.888     ; 1.349      ;
; -2.750 ; tx_buf[19]~21      ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.888     ; 1.347      ;
; -2.724 ; tx_buf[9]~71       ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.681     ; 1.528      ;
; -2.721 ; tx_buf[15]~41      ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.881     ; 1.325      ;
; -2.720 ; tx_buf[2]~106      ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -2.008     ; 1.197      ;
; -2.622 ; tx_buf[11]~61      ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.581     ; 1.526      ;
; -2.573 ; tx_buf[12]~56      ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.582     ; 1.476      ;
; -2.517 ; tx_buf[1]~111      ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -2.141     ; 0.861      ;
; -2.470 ; tx_buf[21]~11      ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.881     ; 1.074      ;
; -2.446 ; tx_buf[17]~31      ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.856     ; 1.075      ;
; -2.428 ; tx_buf[3]~101      ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.910     ; 1.003      ;
; -2.410 ; tx_buf[13]~51      ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.582     ; 1.313      ;
; -2.407 ; tx_buf[14]~46      ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.578     ; 1.314      ;
; -2.343 ; bit_cnt[3]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 3.071      ;
; -2.343 ; bit_cnt[3]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 3.071      ;
; -2.335 ; bit_cnt[4]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 3.063      ;
; -2.335 ; bit_cnt[4]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 3.063      ;
; -2.234 ; tx_buf[0]~116      ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.887     ; 0.832      ;
; -2.228 ; bit_cnt[1]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.956      ;
; -2.228 ; bit_cnt[1]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.956      ;
; -2.226 ; tx_buf[5]~91       ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.833     ; 0.878      ;
; -2.216 ; bit_cnt[5]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.944      ;
; -2.216 ; bit_cnt[5]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.944      ;
; -2.207 ; bit_cnt[7]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.935      ;
; -2.207 ; bit_cnt[7]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.935      ;
; -2.200 ; bit_cnt[6]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.928      ;
; -2.200 ; bit_cnt[6]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.928      ;
; -2.178 ; tx_buf[4]~96       ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.814     ; 0.849      ;
; -2.177 ; trdy~reg0_emulated ; miso~reg0            ; sclk         ; sclk        ; 0.500        ; -0.530     ; 2.162      ;
; -2.138 ; tx_buf[7]~81       ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.795     ; 0.828      ;
; -2.134 ; tx_buf[18]~26      ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.888     ; 0.731      ;
; -2.121 ; bit_cnt[32]        ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.298     ; 2.838      ;
; -2.121 ; bit_cnt[32]        ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.298     ; 2.838      ;
; -2.109 ; bit_cnt[2]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.837      ;
; -2.109 ; bit_cnt[2]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.287     ; 2.837      ;
; -2.101 ; tx_buf[15]~41      ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.582     ; 1.004      ;
; -2.002 ; bit_cnt[3]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.299      ;
; -2.002 ; bit_cnt[3]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.299      ;
; -2.002 ; bit_cnt[3]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.299      ;
; -2.002 ; bit_cnt[3]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.299      ;
; -1.994 ; bit_cnt[4]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.291      ;
; -1.994 ; bit_cnt[4]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.291      ;
; -1.994 ; bit_cnt[4]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.291      ;
; -1.994 ; bit_cnt[4]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.291      ;
; -1.966 ; tx_buf[20]~16      ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.889     ; 0.562      ;
; -1.958 ; tx_buf[16]~36      ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.879     ; 0.564      ;
; -1.947 ; bit_cnt[3]         ; tx_buf[23]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.019      ;
; -1.947 ; bit_cnt[3]         ; tx_buf[22]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.019      ;
; -1.947 ; bit_cnt[3]         ; tx_buf[7]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.019      ;
; -1.947 ; bit_cnt[3]         ; tx_buf[6]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.019      ;
; -1.947 ; bit_cnt[3]         ; tx_buf[5]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.019      ;
; -1.947 ; bit_cnt[3]         ; tx_buf[4]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.019      ;
; -1.939 ; bit_cnt[4]         ; tx_buf[23]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.011      ;
; -1.939 ; bit_cnt[4]         ; tx_buf[22]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.011      ;
; -1.939 ; bit_cnt[4]         ; tx_buf[7]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.011      ;
; -1.939 ; bit_cnt[4]         ; tx_buf[6]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.011      ;
; -1.939 ; bit_cnt[4]         ; tx_buf[5]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.011      ;
; -1.939 ; bit_cnt[4]         ; tx_buf[4]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.057      ; 3.011      ;
; -1.918 ; tx_buf[9]~71       ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.681     ; 0.722      ;
; -1.915 ; tx_buf[6]~86       ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.835     ; 0.565      ;
; -1.909 ; bit_cnt[10]        ; miso~reg0            ; sclk         ; sclk        ; 1.000        ; -0.020     ; 2.904      ;
; -1.909 ; bit_cnt[10]        ; miso~en              ; sclk         ; sclk        ; 1.000        ; -0.020     ; 2.904      ;
; -1.900 ; bit_cnt[1]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.197      ;
; -1.900 ; bit_cnt[1]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.197      ;
; -1.900 ; bit_cnt[1]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.197      ;
; -1.900 ; bit_cnt[1]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.197      ;
; -1.895 ; tx_buf[22]~6       ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.837     ; 0.543      ;
; -1.888 ; rd_add             ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.537     ; 1.866      ;
; -1.888 ; rd_add             ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.537     ; 1.866      ;
; -1.882 ; tx_buf[8]~76       ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.639     ; 0.728      ;
; -1.875 ; bit_cnt[5]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.172      ;
; -1.875 ; bit_cnt[5]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.172      ;
; -1.875 ; bit_cnt[5]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.172      ;
; -1.875 ; bit_cnt[5]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.172      ;
; -1.866 ; bit_cnt[7]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.163      ;
; -1.866 ; bit_cnt[7]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.163      ;
; -1.866 ; bit_cnt[7]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.163      ;
; -1.866 ; bit_cnt[7]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.163      ;
; -1.859 ; bit_cnt[6]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.156      ;
; -1.859 ; bit_cnt[6]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.156      ;
; -1.859 ; bit_cnt[6]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.156      ;
; -1.859 ; bit_cnt[6]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.282      ; 3.156      ;
; -1.844 ; bit_cnt[1]         ; tx_buf[23]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.057      ; 2.916      ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'rx_req'                                                                         ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.195 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; rx_req      ; 1.000        ; 1.218      ; 1.460      ;
; -0.126 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.151      ; 1.374      ;
; -0.018 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.153      ; 1.411      ;
; -0.007 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.296      ; 1.411      ;
; 0.001  ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.150      ; 1.390      ;
; 0.027  ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; rx_req      ; 1.000        ; 1.268      ; 1.481      ;
; 0.032  ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; rx_req      ; 1.000        ; 1.213      ; 1.392      ;
; 0.091  ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; rx_req      ; 1.000        ; 1.149      ; 1.429      ;
; 0.091  ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.267      ; 1.414      ;
; 0.106  ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; rx_req      ; 1.000        ; 1.218      ; 1.325      ;
; 0.112  ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; rx_req      ; 1.000        ; 1.214      ; 1.316      ;
; 0.116  ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; rx_req      ; 1.000        ; 1.297      ; 1.408      ;
; 0.117  ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; rx_req      ; 1.000        ; 1.153      ; 1.408      ;
; 0.125  ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.215      ; 1.297      ;
; 0.135  ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.214      ; 1.287      ;
; 0.139  ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; rx_req      ; 1.000        ; 1.153      ; 1.385      ;
; 0.156  ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; rx_req      ; 1.000        ; 1.268      ; 1.483      ;
; 0.158  ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.266      ; 1.480      ;
; 0.217  ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; rx_req      ; 1.000        ; 1.215      ; 1.368      ;
; 0.222  ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.297      ; 1.445      ;
; 0.225  ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.268      ; 1.415      ;
; 0.233  ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; rx_req      ; 1.000        ; 1.298      ; 1.436      ;
; 0.245  ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; rx_req      ; 1.000        ; 1.296      ; 1.422      ;
; 0.264  ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; rx_req      ; 1.000        ; 1.315      ; 1.423      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'rx_req'                                                                          ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.284 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.441      ; 1.187      ;
; -0.270 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.442      ; 1.202      ;
; -0.264 ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; rx_req      ; 0.000        ; 1.534      ; 1.300      ;
; -0.251 ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; rx_req      ; 0.000        ; 1.445      ; 1.224      ;
; -0.243 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; rx_req      ; 0.000        ; 1.520      ; 1.307      ;
; -0.243 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; rx_req      ; 0.000        ; 1.519      ; 1.306      ;
; -0.243 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; rx_req      ; 0.000        ; 1.441      ; 1.228      ;
; -0.232 ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; rx_req      ; 0.000        ; 1.521      ; 1.319      ;
; -0.232 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.519      ; 1.317      ;
; -0.232 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.492      ; 1.290      ;
; -0.230 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; rx_req      ; 0.000        ; 1.442      ; 1.242      ;
; -0.221 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.493      ; 1.302      ;
; -0.219 ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.520      ; 1.331      ;
; -0.184 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; rx_req      ; 0.000        ; 1.493      ; 1.339      ;
; -0.171 ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.490      ; 1.349      ;
; -0.170 ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; rx_req      ; 0.000        ; 1.440      ; 1.300      ;
; -0.151 ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; rx_req      ; 0.000        ; 1.493      ; 1.372      ;
; -0.141 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.381      ; 1.270      ;
; -0.135 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; rx_req      ; 0.000        ; 1.382      ; 1.277      ;
; -0.134 ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.380      ; 1.276      ;
; -0.131 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; rx_req      ; 0.000        ; 1.445      ; 1.344      ;
; -0.118 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.383      ; 1.295      ;
; -0.116 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; rx_req      ; 0.000        ; 1.382      ; 1.296      ;
; -0.099 ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; rx_req      ; 0.000        ; 1.379      ; 1.310      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'sclk'                                                                               ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.064 ; reset_n     ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.627      ; 2.878      ;
; 0.090 ; reset_n     ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.627      ; 2.904      ;
; 0.096 ; reset_n     ; roe~reg0_emulated    ; reset_n      ; sclk        ; 0.000        ; 2.520      ; 2.803      ;
; 0.126 ; reset_n     ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.552      ; 2.865      ;
; 0.143 ; reset_n     ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.627      ; 2.957      ;
; 0.158 ; reset_n     ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.627      ; 2.972      ;
; 0.189 ; reset_n     ; trdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.780      ; 3.156      ;
; 0.191 ; reset_n     ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.552      ; 2.930      ;
; 0.199 ; reset_n     ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.779      ;
; 0.213 ; reset_n     ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.716      ;
; 0.235 ; reset_n     ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.315      ; 2.737      ;
; 0.238 ; reset_n     ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.315      ; 2.740      ;
; 0.244 ; reset_n     ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.824      ;
; 0.246 ; reset_n     ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.749      ;
; 0.248 ; reset_n     ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.828      ;
; 0.289 ; reset_n     ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.792      ;
; 0.304 ; reset_n     ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.520      ; 3.011      ;
; 0.306 ; reset_n     ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.809      ;
; 0.325 ; reset_n     ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.557      ; 3.069      ;
; 0.354 ; reset_n     ; miso~reg0            ; reset_n      ; sclk        ; 0.000        ; 2.340      ; 2.881      ;
; 0.375 ; reset_n     ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.955      ;
; 0.376 ; reset_n     ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.956      ;
; 0.381 ; rd_add      ; rd_add               ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; wr_add      ; wr_add               ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[0]   ; rx_buf[0]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[1]   ; rx_buf[1]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[2]   ; rx_buf[2]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[3]   ; rx_buf[3]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[4]   ; rx_buf[4]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[5]   ; rx_buf[5]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[6]   ; rx_buf[6]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[7]   ; rx_buf[7]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[8]   ; rx_buf[8]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[9]   ; rx_buf[9]            ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[10]  ; rx_buf[10]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[11]  ; rx_buf[11]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[12]  ; rx_buf[12]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[13]  ; rx_buf[13]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[14]  ; rx_buf[14]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[15]  ; rx_buf[15]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[16]  ; rx_buf[16]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[17]  ; rx_buf[17]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[18]  ; rx_buf[18]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[19]  ; rx_buf[19]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[20]  ; rx_buf[20]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[21]  ; rx_buf[21]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[22]  ; rx_buf[22]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.381 ; rx_buf[23]  ; rx_buf[23]           ; sclk         ; sclk        ; 0.000        ; 0.039      ; 0.577      ;
; 0.382 ; reset_n     ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.885      ;
; 0.391 ; reset_n     ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.557      ; 3.135      ;
; 0.403 ; bit_cnt[4]  ; bit_cnt[5]           ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.601      ;
; 0.404 ; bit_cnt[6]  ; bit_cnt[7]           ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.602      ;
; 0.414 ; bit_cnt[24] ; bit_cnt[25]          ; sclk         ; sclk        ; 0.000        ; 0.043      ; 0.614      ;
; 0.414 ; bit_cnt[20] ; bit_cnt[21]          ; sclk         ; sclk        ; 0.000        ; 0.043      ; 0.614      ;
; 0.415 ; reset_n     ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.995      ;
; 0.416 ; bit_cnt[31] ; bit_cnt[32]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.613      ;
; 0.416 ; bit_cnt[18] ; bit_cnt[19]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.613      ;
; 0.416 ; bit_cnt[14] ; bit_cnt[15]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.613      ;
; 0.418 ; bit_cnt[29] ; bit_cnt[30]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.615      ;
; 0.422 ; bit_cnt[2]  ; bit_cnt[3]           ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.620      ;
; 0.444 ; reset_n     ; roe~reg0_emulated    ; reset_n      ; sclk        ; -0.500       ; 2.520      ; 2.651      ;
; 0.473 ; bit_cnt[9]  ; rx_buf[23]           ; sclk         ; sclk        ; -0.500       ; 0.644      ; 0.774      ;
; 0.481 ; bit_cnt[25] ; bit_cnt[26]          ; sclk         ; sclk        ; 0.000        ; 0.568      ; 1.206      ;
; 0.486 ; rx_req      ; roe~reg0_emulated    ; rx_req       ; sclk        ; 0.000        ; 2.520      ; 3.193      ;
; 0.508 ; reset_n     ; trdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.780      ; 2.975      ;
; 0.523 ; bit_cnt[1]  ; bit_cnt[2]           ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.721      ;
; 0.530 ; reset_n     ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 3.033      ;
; 0.544 ; bit_cnt[3]  ; bit_cnt[4]           ; sclk         ; sclk        ; 0.000        ; 0.041      ; 0.742      ;
; 0.555 ; bit_cnt[8]  ; bit_cnt[9]           ; sclk         ; sclk        ; 0.000        ; 0.043      ; 0.755      ;
; 0.557 ; bit_cnt[23] ; bit_cnt[24]          ; sclk         ; sclk        ; 0.000        ; 0.043      ; 0.757      ;
; 0.558 ; bit_cnt[17] ; bit_cnt[18]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.755      ;
; 0.559 ; bit_cnt[30] ; bit_cnt[31]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.756      ;
; 0.560 ; bit_cnt[11] ; bit_cnt[12]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.757      ;
; 0.566 ; bit_cnt[15] ; bit_cnt[16]          ; sclk         ; sclk        ; 0.000        ; 0.278      ; 1.001      ;
; 0.566 ; bit_cnt[10] ; bit_cnt[11]          ; sclk         ; sclk        ; 0.000        ; 0.040      ; 0.763      ;
; 0.575 ; bit_cnt[21] ; rx_buf[11]           ; sclk         ; sclk        ; -0.500       ; 0.686      ; 0.918      ;
; 0.577 ; bit_cnt[23] ; rx_buf[9]            ; sclk         ; sclk        ; -0.500       ; 0.686      ; 0.920      ;
; 0.583 ; wr_add      ; rx_buf[9]            ; sclk         ; sclk        ; 0.000        ; 0.509      ; 1.249      ;
; 0.584 ; wr_add      ; rx_buf[11]           ; sclk         ; sclk        ; 0.000        ; 0.509      ; 1.250      ;
; 0.584 ; wr_add      ; rx_buf[10]           ; sclk         ; sclk        ; 0.000        ; 0.509      ; 1.250      ;
; 0.587 ; wr_add      ; rx_buf[12]           ; sclk         ; sclk        ; 0.000        ; 0.509      ; 1.253      ;
; 0.587 ; wr_add      ; rx_buf[8]            ; sclk         ; sclk        ; 0.000        ; 0.509      ; 1.253      ;
; 0.593 ; wr_add      ; rx_buf[23]           ; sclk         ; sclk        ; 0.000        ; 0.467      ; 1.217      ;
; 0.594 ; wr_add      ; rx_buf[16]           ; sclk         ; sclk        ; 0.000        ; 0.467      ; 1.218      ;
; 0.594 ; wr_add      ; rx_buf[13]           ; sclk         ; sclk        ; 0.000        ; 0.467      ; 1.218      ;
; 0.594 ; wr_add      ; rx_buf[2]            ; sclk         ; sclk        ; 0.000        ; 0.467      ; 1.218      ;
; 0.597 ; bit_cnt[20] ; rx_buf[12]           ; sclk         ; sclk        ; -0.500       ; 0.686      ; 0.940      ;
; 0.609 ; wr_add      ; rx_buf[7]            ; sclk         ; sclk        ; 0.000        ; 0.509      ; 1.275      ;
; 0.614 ; reset_n     ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.050      ; 2.851      ;
; 0.617 ; reset_n     ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.050      ; 2.854      ;
; 0.618 ; wr_add      ; rx_buf[17]           ; sclk         ; sclk        ; 0.000        ; 0.467      ; 1.242      ;
; 0.619 ; wr_add      ; rx_buf[18]           ; sclk         ; sclk        ; 0.000        ; 0.467      ; 1.243      ;
; 0.620 ; wr_add      ; rx_buf[0]            ; sclk         ; sclk        ; 0.000        ; 0.467      ; 1.244      ;
; 0.621 ; reset_n     ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.520      ; 2.828      ;
; 0.639 ; bit_cnt[25] ; rx_buf[7]            ; sclk         ; sclk        ; -0.500       ; 0.686      ; 0.982      ;
; 0.647 ; bit_cnt[24] ; rx_buf[8]            ; sclk         ; sclk        ; -0.500       ; 0.686      ; 0.990      ;
; 0.663 ; rx_req      ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.520      ; 3.370      ;
; 0.678 ; bit_cnt[21] ; bit_cnt[22]          ; sclk         ; sclk        ; 0.000        ; 0.329      ; 1.164      ;
; 0.707 ; bit_cnt[13] ; bit_cnt[14]          ; sclk         ; sclk        ; 0.000        ; 0.305      ; 1.169      ;
; 0.709 ; bit_cnt[16] ; rx_buf[16]           ; sclk         ; sclk        ; -0.500       ; 0.244      ; 0.610      ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'sclk'                                                                          ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; -1.186 ; reset_n   ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.972      ; 3.643      ;
; -1.186 ; reset_n   ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.972      ; 3.643      ;
; -0.940 ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.458      ; 3.883      ;
; -0.940 ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.458      ; 3.883      ;
; -0.938 ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.525      ; 3.948      ;
; -0.938 ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.525      ; 3.948      ;
; -0.938 ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.525      ; 3.948      ;
; -0.938 ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.525      ; 3.948      ;
; -0.931 ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.227      ; 3.643      ;
; -0.931 ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.227      ; 3.643      ;
; -0.931 ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.227      ; 3.643      ;
; -0.931 ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.227      ; 3.643      ;
; -0.931 ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.227      ; 3.643      ;
; -0.931 ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.227      ; 3.643      ;
; -0.922 ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.454      ; 3.861      ;
; -0.922 ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.454      ; 3.861      ;
; -0.866 ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.226      ; 3.577      ;
; -0.866 ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.226      ; 3.577      ;
; -0.808 ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.300      ; 3.593      ;
; -0.808 ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.300      ; 3.593      ;
; -0.808 ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.300      ; 3.593      ;
; -0.808 ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.300      ; 3.593      ;
; -0.808 ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.300      ; 3.593      ;
; -0.808 ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.300      ; 3.593      ;
; -0.697 ; reset_n   ; bit_cnt[8]           ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.697 ; reset_n   ; bit_cnt[9]           ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.697 ; reset_n   ; bit_cnt[13]          ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.697 ; reset_n   ; bit_cnt[20]          ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.697 ; reset_n   ; bit_cnt[21]          ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.697 ; reset_n   ; bit_cnt[23]          ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.697 ; reset_n   ; bit_cnt[24]          ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.697 ; reset_n   ; bit_cnt[25]          ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.697 ; reset_n   ; bit_cnt[27]          ; reset_n      ; sclk        ; 0.500        ; 1.981      ; 3.163      ;
; -0.661 ; reset_n   ; bit_cnt[10]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[11]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[12]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[14]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[15]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[17]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[18]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[19]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[28]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[29]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[30]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[31]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.661 ; reset_n   ; bit_cnt[32]          ; reset_n      ; sclk        ; 0.500        ; 2.198      ; 3.344      ;
; -0.583 ; reset_n   ; bit_cnt[22]          ; reset_n      ; sclk        ; 0.500        ; 2.236      ; 3.304      ;
; -0.510 ; reset_n   ; bit_cnt[16]          ; reset_n      ; sclk        ; 0.500        ; 2.381      ; 3.376      ;
; -0.491 ; reset_n   ; bit_cnt[1]           ; reset_n      ; sclk        ; 0.500        ; 2.172      ; 3.148      ;
; -0.491 ; reset_n   ; bit_cnt[2]           ; reset_n      ; sclk        ; 0.500        ; 2.172      ; 3.148      ;
; -0.491 ; reset_n   ; bit_cnt[3]           ; reset_n      ; sclk        ; 0.500        ; 2.172      ; 3.148      ;
; -0.491 ; reset_n   ; bit_cnt[4]           ; reset_n      ; sclk        ; 0.500        ; 2.172      ; 3.148      ;
; -0.491 ; reset_n   ; bit_cnt[5]           ; reset_n      ; sclk        ; 0.500        ; 2.172      ; 3.148      ;
; -0.491 ; reset_n   ; bit_cnt[6]           ; reset_n      ; sclk        ; 0.500        ; 2.172      ; 3.148      ;
; -0.491 ; reset_n   ; bit_cnt[7]           ; reset_n      ; sclk        ; 0.500        ; 2.172      ; 3.148      ;
; -0.489 ; reset_n   ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.972      ; 3.446      ;
; -0.489 ; reset_n   ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.972      ; 3.446      ;
; -0.413 ; reset_n   ; miso~en              ; reset_n      ; sclk        ; 0.500        ; 2.250      ; 3.148      ;
; -0.350 ; reset_n   ; bit_cnt[26]          ; reset_n      ; sclk        ; 0.500        ; 2.466      ; 3.301      ;
; -0.332 ; rx_req    ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 0.500        ; 2.429      ; 3.246      ;
; -0.226 ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.227      ; 3.438      ;
; -0.226 ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.227      ; 3.438      ;
; -0.226 ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.227      ; 3.438      ;
; -0.226 ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.227      ; 3.438      ;
; -0.226 ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.227      ; 3.438      ;
; -0.226 ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.227      ; 3.438      ;
; -0.224 ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.458      ; 3.667      ;
; -0.224 ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.458      ; 3.667      ;
; -0.224 ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.454      ; 3.663      ;
; -0.224 ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.454      ; 3.663      ;
; -0.214 ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.525      ; 3.724      ;
; -0.214 ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.525      ; 3.724      ;
; -0.214 ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.525      ; 3.724      ;
; -0.214 ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.525      ; 3.724      ;
; -0.171 ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.226      ; 3.382      ;
; -0.171 ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.226      ; 3.382      ;
; -0.108 ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.300      ; 3.393      ;
; -0.108 ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.300      ; 3.393      ;
; -0.108 ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.300      ; 3.393      ;
; -0.108 ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.300      ; 3.393      ;
; -0.108 ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.300      ; 3.393      ;
; -0.108 ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.300      ; 3.393      ;
; -0.085 ; reset_n   ; bit_cnt[8]           ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.085 ; reset_n   ; bit_cnt[9]           ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.085 ; reset_n   ; bit_cnt[13]          ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.085 ; reset_n   ; bit_cnt[20]          ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.085 ; reset_n   ; bit_cnt[21]          ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.085 ; reset_n   ; bit_cnt[23]          ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.085 ; reset_n   ; bit_cnt[24]          ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.085 ; reset_n   ; bit_cnt[25]          ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.085 ; reset_n   ; bit_cnt[27]          ; reset_n      ; sclk        ; 1.000        ; 1.981      ; 3.051      ;
; -0.055 ; rx_req    ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 1.000        ; 2.429      ; 3.469      ;
; -0.054 ; reset_n   ; trdy~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.678      ; 3.217      ;
; -0.017 ; reset_n   ; bit_cnt[10]          ; reset_n      ; sclk        ; 1.000        ; 2.198      ; 3.200      ;
; -0.017 ; reset_n   ; bit_cnt[11]          ; reset_n      ; sclk        ; 1.000        ; 2.198      ; 3.200      ;
; -0.017 ; reset_n   ; bit_cnt[12]          ; reset_n      ; sclk        ; 1.000        ; 2.198      ; 3.200      ;
; -0.017 ; reset_n   ; bit_cnt[14]          ; reset_n      ; sclk        ; 1.000        ; 2.198      ; 3.200      ;
; -0.017 ; reset_n   ; bit_cnt[15]          ; reset_n      ; sclk        ; 1.000        ; 2.198      ; 3.200      ;
; -0.017 ; reset_n   ; bit_cnt[17]          ; reset_n      ; sclk        ; 1.000        ; 2.198      ; 3.200      ;
; -0.017 ; reset_n   ; bit_cnt[18]          ; reset_n      ; sclk        ; 1.000        ; 2.198      ; 3.200      ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'rx_req'                                                                     ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.116 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.843      ; 3.496      ;
; 0.025  ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.843      ; 3.855      ;
; 0.037  ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.839      ; 3.500      ;
; 0.039  ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.840      ; 3.498      ;
; 0.108  ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.833      ; 3.312      ;
; 0.135  ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.826      ; 3.289      ;
; 0.165  ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.838      ; 3.374      ;
; 0.166  ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.839      ; 3.377      ;
; 0.174  ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.843      ; 3.372      ;
; 0.176  ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.839      ; 3.861      ;
; 0.178  ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.840      ; 3.859      ;
; 0.204  ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.840      ; 3.496      ;
; 0.214  ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.828      ; 3.475      ;
; 0.215  ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.828      ; 3.475      ;
; 0.217  ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.826      ; 3.471      ;
; 0.248  ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.832      ; 3.315      ;
; 0.251  ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.827      ; 3.293      ;
; 0.256  ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.835      ; 3.309      ;
; 0.258  ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.828      ; 3.431      ;
; 0.263  ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.827      ; 3.292      ;
; 0.264  ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.828      ; 3.294      ;
; 0.291  ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.833      ; 3.629      ;
; 0.309  ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.826      ; 3.615      ;
; 0.312  ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.826      ; 3.375      ;
; 0.314  ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.827      ; 3.373      ;
; 0.329  ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.838      ; 3.710      ;
; 0.332  ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.839      ; 3.711      ;
; 0.341  ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.843      ; 3.705      ;
; 0.368  ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.840      ; 3.832      ;
; 0.381  ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.835      ; 3.315      ;
; 0.382  ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.835      ; 3.315      ;
; 0.391  ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.828      ; 3.798      ;
; 0.392  ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.828      ; 3.798      ;
; 0.394  ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.788      ; 3.256      ;
; 0.397  ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.826      ; 3.791      ;
; 0.407  ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.827      ; 3.648      ;
; 0.410  ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.828      ; 3.648      ;
; 0.424  ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.827      ; 3.620      ;
; 0.425  ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.831      ; 3.267      ;
; 0.425  ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.828      ; 3.764      ;
; 0.431  ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.832      ; 3.632      ;
; 0.440  ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.835      ; 3.625      ;
; 0.511  ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.827      ; 3.676      ;
; 0.511  ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.835      ; 3.685      ;
; 0.511  ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.788      ; 3.639      ;
; 0.511  ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.826      ; 3.676      ;
; 0.512  ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.835      ; 3.685      ;
; 0.552  ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.831      ; 3.640      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'reset_n'                                                               ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.192 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 0.500        ; 3.947      ; 3.475      ;
; 0.350 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 0.500        ; 3.976      ; 3.359      ;
; 0.356 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 0.500        ; 3.977      ; 3.357      ;
; 0.370 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 1.000        ; 3.947      ; 3.797      ;
; 0.398 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 0.500        ; 3.970      ; 3.286      ;
; 0.402 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 0.500        ; 3.995      ; 3.316      ;
; 0.403 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 0.500        ; 3.998      ; 3.319      ;
; 0.404 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 0.500        ; 3.999      ; 3.319      ;
; 0.404 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 0.500        ; 3.967      ; 3.280      ;
; 0.420 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 0.500        ; 3.997      ; 3.314      ;
; 0.422 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 0.500        ; 3.978      ; 3.291      ;
; 0.437 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 0.500        ; 3.978      ; 3.290      ;
; 0.449 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 0.500        ; 3.958      ; 3.215      ;
; 0.449 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 0.500        ; 3.977      ; 3.265      ;
; 0.474 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 0.500        ; 3.971      ; 3.234      ;
; 0.507 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 1.000        ; 3.970      ; 3.677      ;
; 0.540 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 1.000        ; 3.958      ; 3.624      ;
; 0.541 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 1.000        ; 3.995      ; 3.677      ;
; 0.541 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 1.000        ; 3.998      ; 3.681      ;
; 0.542 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 1.000        ; 3.999      ; 3.681      ;
; 0.542 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 1.000        ; 3.976      ; 3.667      ;
; 0.548 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 1.000        ; 3.977      ; 3.665      ;
; 0.552 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 0.500        ; 3.969      ; 3.282      ;
; 0.560 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 1.000        ; 3.997      ; 3.674      ;
; 0.566 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 0.500        ; 3.971      ; 3.284      ;
; 0.572 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 0.500        ; 3.970      ; 3.266      ;
; 0.572 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 1.000        ; 3.978      ; 3.641      ;
; 0.577 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 1.000        ; 3.967      ; 3.607      ;
; 0.577 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 1.000        ; 3.977      ; 3.637      ;
; 0.578 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 0.500        ; 3.968      ; 3.268      ;
; 0.587 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 1.000        ; 3.978      ; 3.640      ;
; 0.605 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 0.500        ; 3.979      ; 3.256      ;
; 0.606 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 0.500        ; 3.958      ; 3.219      ;
; 0.619 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 0.500        ; 3.997      ; 3.256      ;
; 0.623 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 0.500        ; 3.960      ; 3.216      ;
; 0.657 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 0.500        ; 3.971      ; 3.181      ;
; 0.679 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 1.000        ; 3.971      ; 3.529      ;
; 0.685 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 1.000        ; 3.969      ; 3.649      ;
; 0.686 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 1.000        ; 3.970      ; 3.652      ;
; 0.692 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 1.000        ; 3.968      ; 3.654      ;
; 0.700 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 1.000        ; 3.971      ; 3.650      ;
; 0.709 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 0.500        ; 4.092      ; 3.256      ;
; 0.723 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 1.000        ; 3.979      ; 3.638      ;
; 0.724 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 1.000        ; 3.958      ; 3.601      ;
; 0.740 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 1.000        ; 3.960      ; 3.599      ;
; 0.765 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 1.000        ; 3.997      ; 3.610      ;
; 0.784 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 1.000        ; 3.971      ; 3.554      ;
; 0.809 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 1.000        ; 4.092      ; 3.656      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'reset_n'                                                                 ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.752 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 0.000        ; 4.234      ; 3.482      ;
; -0.709 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 0.000        ; 4.108      ; 3.399      ;
; -0.698 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 0.000        ; 4.103      ; 3.405      ;
; -0.695 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 0.000        ; 4.108      ; 3.413      ;
; -0.680 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 0.000        ; 4.135      ; 3.455      ;
; -0.672 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 0.000        ; 4.094      ; 3.422      ;
; -0.655 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 0.000        ; 4.097      ; 3.442      ;
; -0.651 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 0.000        ; 4.095      ; 3.444      ;
; -0.647 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; -0.500       ; 4.234      ; 3.107      ;
; -0.636 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 0.000        ; 4.107      ; 3.471      ;
; -0.634 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 0.000        ; 4.116      ; 3.482      ;
; -0.632 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 0.000        ; 4.114      ; 3.482      ;
; -0.613 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 0.000        ; 4.107      ; 3.494      ;
; -0.613 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 0.000        ; 4.106      ; 3.493      ;
; -0.611 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 0.000        ; 4.107      ; 3.496      ;
; -0.607 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 0.000        ; 4.105      ; 3.498      ;
; -0.605 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; -0.500       ; 4.108      ; 3.023      ;
; -0.596 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 0.000        ; 4.115      ; 3.519      ;
; -0.595 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 0.000        ; 4.115      ; 3.520      ;
; -0.583 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 0.000        ; 4.135      ; 3.552      ;
; -0.578 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 0.000        ; 4.137      ; 3.559      ;
; -0.578 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 0.000        ; 4.133      ; 3.555      ;
; -0.577 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 0.000        ; 4.136      ; 3.559      ;
; -0.571 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 0.000        ; 4.114      ; 3.543      ;
; -0.568 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 0.000        ; 4.113      ; 3.545      ;
; -0.561 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; -0.500       ; 4.097      ; 3.056      ;
; -0.558 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; -0.500       ; 4.135      ; 3.097      ;
; -0.557 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; -0.500       ; 4.094      ; 3.057      ;
; -0.556 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; -0.500       ; 4.095      ; 3.059      ;
; -0.539 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; -0.500       ; 4.116      ; 3.097      ;
; -0.528 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; -0.500       ; 4.114      ; 3.106      ;
; -0.520 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; -0.500       ; 4.107      ; 3.107      ;
; -0.516 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; -0.500       ; 4.105      ; 3.109      ;
; -0.506 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; -0.500       ; 4.108      ; 3.122      ;
; -0.504 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; -0.500       ; 4.106      ; 3.122      ;
; -0.503 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; -0.500       ; 4.103      ; 3.120      ;
; -0.503 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; -0.500       ; 4.107      ; 3.124      ;
; -0.501 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; -0.500       ; 4.107      ; 3.126      ;
; -0.459 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; -0.500       ; 4.115      ; 3.176      ;
; -0.458 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; -0.500       ; 4.115      ; 3.177      ;
; -0.456 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; -0.500       ; 4.135      ; 3.199      ;
; -0.453 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; -0.500       ; 4.137      ; 3.204      ;
; -0.452 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; -0.500       ; 4.133      ; 3.201      ;
; -0.452 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; -0.500       ; 4.136      ; 3.204      ;
; -0.448 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 0.000        ; 4.083      ; 3.635      ;
; -0.394 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; -0.500       ; 4.114      ; 3.240      ;
; -0.391 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; -0.500       ; 4.113      ; 3.242      ;
; -0.296 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; -0.500       ; 4.083      ; 3.307      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'rx_req'                                                                      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.518 ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.963      ; 3.485      ;
; -0.515 ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.975      ; 3.500      ;
; -0.506 ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.971      ; 3.505      ;
; -0.505 ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.970      ; 3.505      ;
; -0.502 ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.958      ; 3.496      ;
; -0.502 ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.967      ; 3.505      ;
; -0.499 ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.959      ; 3.500      ;
; -0.497 ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.965      ; 3.508      ;
; -0.493 ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.964      ; 3.511      ;
; -0.482 ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.966      ; 3.524      ;
; -0.481 ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.966      ; 3.525      ;
; -0.480 ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.959      ; 3.519      ;
; -0.479 ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.958      ; 3.519      ;
; -0.478 ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.918      ; 3.480      ;
; -0.473 ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.960      ; 3.527      ;
; -0.472 ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.959      ; 3.527      ;
; -0.400 ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.960      ; 3.600      ;
; -0.395 ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.963      ; 3.108      ;
; -0.373 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.975      ; 3.642      ;
; -0.367 ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.957      ; 3.630      ;
; -0.367 ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.972      ; 3.645      ;
; -0.364 ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.918      ; 3.094      ;
; -0.364 ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.971      ; 3.647      ;
; -0.364 ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.960      ; 3.636      ;
; -0.364 ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.960      ; 3.636      ;
; -0.356 ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.966      ; 3.150      ;
; -0.355 ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.966      ; 3.151      ;
; -0.343 ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.972      ; 3.669      ;
; -0.323 ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.958      ; 3.175      ;
; -0.321 ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.959      ; 3.178      ;
; -0.321 ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.959      ; 3.178      ;
; -0.320 ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.960      ; 3.180      ;
; -0.313 ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.967      ; 3.194      ;
; -0.308 ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.965      ; 3.197      ;
; -0.306 ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.975      ; 3.209      ;
; -0.304 ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.964      ; 3.200      ;
; -0.300 ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.970      ; 3.210      ;
; -0.298 ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.971      ; 3.213      ;
; -0.290 ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.959      ; 3.209      ;
; -0.287 ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.958      ; 3.211      ;
; -0.238 ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.960      ; 3.262      ;
; -0.194 ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.957      ; 3.303      ;
; -0.192 ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.960      ; 3.308      ;
; -0.192 ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.960      ; 3.308      ;
; -0.187 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.975      ; 3.328      ;
; -0.184 ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.972      ; 3.328      ;
; -0.183 ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.972      ; 3.329      ;
; -0.179 ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.971      ; 3.332      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'sclk'                                                                          ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.096 ; reset_n   ; rx_buf[1]            ; reset_n      ; sclk        ; 0.000        ; 2.560      ; 2.843      ;
; 0.096 ; reset_n   ; rx_buf[3]            ; reset_n      ; sclk        ; 0.000        ; 2.560      ; 2.843      ;
; 0.096 ; reset_n   ; rx_buf[4]            ; reset_n      ; sclk        ; 0.000        ; 2.560      ; 2.843      ;
; 0.096 ; reset_n   ; rx_buf[14]           ; reset_n      ; sclk        ; 0.000        ; 2.560      ; 2.843      ;
; 0.096 ; reset_n   ; rx_buf[22]           ; reset_n      ; sclk        ; 0.000        ; 2.560      ; 2.843      ;
; 0.114 ; reset_n   ; rx_buf[7]            ; reset_n      ; sclk        ; 0.000        ; 2.682      ; 2.983      ;
; 0.114 ; reset_n   ; rx_buf[8]            ; reset_n      ; sclk        ; 0.000        ; 2.682      ; 2.983      ;
; 0.114 ; reset_n   ; rx_buf[9]            ; reset_n      ; sclk        ; 0.000        ; 2.682      ; 2.983      ;
; 0.114 ; reset_n   ; rx_buf[10]           ; reset_n      ; sclk        ; 0.000        ; 2.682      ; 2.983      ;
; 0.114 ; reset_n   ; rx_buf[11]           ; reset_n      ; sclk        ; 0.000        ; 2.682      ; 2.983      ;
; 0.114 ; reset_n   ; rx_buf[12]           ; reset_n      ; sclk        ; 0.000        ; 2.682      ; 2.983      ;
; 0.149 ; reset_n   ; rx_buf[5]            ; reset_n      ; sclk        ; 0.000        ; 2.530      ; 2.866      ;
; 0.149 ; reset_n   ; rx_buf[6]            ; reset_n      ; sclk        ; 0.000        ; 2.530      ; 2.866      ;
; 0.149 ; reset_n   ; rx_buf[19]           ; reset_n      ; sclk        ; 0.000        ; 2.530      ; 2.866      ;
; 0.149 ; reset_n   ; rx_buf[20]           ; reset_n      ; sclk        ; 0.000        ; 2.530      ; 2.866      ;
; 0.149 ; reset_n   ; rx_buf[21]           ; reset_n      ; sclk        ; 0.000        ; 2.530      ; 2.866      ;
; 0.195 ; reset_n   ; roe~reg0_emulated    ; reset_n      ; sclk        ; 0.000        ; 2.520      ; 2.902      ;
; 0.215 ; reset_n   ; rx_buf[0]            ; reset_n      ; sclk        ; 0.000        ; 2.625      ; 3.027      ;
; 0.215 ; reset_n   ; rx_buf[2]            ; reset_n      ; sclk        ; 0.000        ; 2.625      ; 3.027      ;
; 0.215 ; reset_n   ; rx_buf[13]           ; reset_n      ; sclk        ; 0.000        ; 2.625      ; 3.027      ;
; 0.215 ; reset_n   ; rx_buf[16]           ; reset_n      ; sclk        ; 0.000        ; 2.625      ; 3.027      ;
; 0.215 ; reset_n   ; rx_buf[17]           ; reset_n      ; sclk        ; 0.000        ; 2.625      ; 3.027      ;
; 0.215 ; reset_n   ; rx_buf[18]           ; reset_n      ; sclk        ; 0.000        ; 2.625      ; 3.027      ;
; 0.215 ; reset_n   ; rx_buf[23]           ; reset_n      ; sclk        ; 0.000        ; 2.625      ; 3.027      ;
; 0.218 ; reset_n   ; rx_buf[15]           ; reset_n      ; sclk        ; 0.000        ; 2.473      ; 2.878      ;
; 0.225 ; reset_n   ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.520      ; 2.932      ;
; 0.278 ; reset_n   ; trdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.780      ; 3.245      ;
; 0.281 ; reset_n   ; bit_cnt[26]          ; reset_n      ; sclk        ; 0.000        ; 2.565      ; 3.033      ;
; 0.366 ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.946      ;
; 0.366 ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.946      ;
; 0.366 ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.946      ;
; 0.366 ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.946      ;
; 0.366 ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.946      ;
; 0.366 ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.393      ; 2.946      ;
; 0.378 ; reset_n   ; miso~en              ; reset_n      ; sclk        ; 0.000        ; 2.340      ; 2.905      ;
; 0.428 ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.315      ; 2.930      ;
; 0.428 ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.315      ; 2.930      ;
; 0.448 ; reset_n   ; rx_buf[1]            ; reset_n      ; sclk        ; -0.500       ; 2.560      ; 2.695      ;
; 0.448 ; reset_n   ; rx_buf[3]            ; reset_n      ; sclk        ; -0.500       ; 2.560      ; 2.695      ;
; 0.448 ; reset_n   ; rx_buf[4]            ; reset_n      ; sclk        ; -0.500       ; 2.560      ; 2.695      ;
; 0.448 ; reset_n   ; rx_buf[14]           ; reset_n      ; sclk        ; -0.500       ; 2.560      ; 2.695      ;
; 0.448 ; reset_n   ; rx_buf[22]           ; reset_n      ; sclk        ; -0.500       ; 2.560      ; 2.695      ;
; 0.455 ; reset_n   ; rx_buf[5]            ; reset_n      ; sclk        ; -0.500       ; 2.530      ; 2.672      ;
; 0.455 ; reset_n   ; rx_buf[6]            ; reset_n      ; sclk        ; -0.500       ; 2.530      ; 2.672      ;
; 0.455 ; reset_n   ; rx_buf[19]           ; reset_n      ; sclk        ; -0.500       ; 2.530      ; 2.672      ;
; 0.455 ; reset_n   ; rx_buf[20]           ; reset_n      ; sclk        ; -0.500       ; 2.530      ; 2.672      ;
; 0.455 ; reset_n   ; rx_buf[21]           ; reset_n      ; sclk        ; -0.500       ; 2.530      ; 2.672      ;
; 0.459 ; reset_n   ; bit_cnt[1]           ; reset_n      ; sclk        ; 0.000        ; 2.259      ; 2.905      ;
; 0.459 ; reset_n   ; bit_cnt[2]           ; reset_n      ; sclk        ; 0.000        ; 2.259      ; 2.905      ;
; 0.459 ; reset_n   ; bit_cnt[3]           ; reset_n      ; sclk        ; 0.000        ; 2.259      ; 2.905      ;
; 0.459 ; reset_n   ; bit_cnt[4]           ; reset_n      ; sclk        ; 0.000        ; 2.259      ; 2.905      ;
; 0.459 ; reset_n   ; bit_cnt[5]           ; reset_n      ; sclk        ; 0.000        ; 2.259      ; 2.905      ;
; 0.459 ; reset_n   ; bit_cnt[6]           ; reset_n      ; sclk        ; 0.000        ; 2.259      ; 2.905      ;
; 0.459 ; reset_n   ; bit_cnt[7]           ; reset_n      ; sclk        ; 0.000        ; 2.259      ; 2.905      ;
; 0.463 ; reset_n   ; bit_cnt[16]          ; reset_n      ; sclk        ; 0.000        ; 2.476      ; 3.126      ;
; 0.464 ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.552      ; 3.203      ;
; 0.464 ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.552      ; 3.203      ;
; 0.473 ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.627      ; 3.287      ;
; 0.473 ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.627      ; 3.287      ;
; 0.473 ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.627      ; 3.287      ;
; 0.473 ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.627      ; 3.287      ;
; 0.480 ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.557      ; 3.224      ;
; 0.480 ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.557      ; 3.224      ;
; 0.481 ; reset_n   ; rx_buf[7]            ; reset_n      ; sclk        ; -0.500       ; 2.682      ; 2.850      ;
; 0.481 ; reset_n   ; rx_buf[8]            ; reset_n      ; sclk        ; -0.500       ; 2.682      ; 2.850      ;
; 0.481 ; reset_n   ; rx_buf[9]            ; reset_n      ; sclk        ; -0.500       ; 2.682      ; 2.850      ;
; 0.481 ; reset_n   ; rx_buf[10]           ; reset_n      ; sclk        ; -0.500       ; 2.682      ; 2.850      ;
; 0.481 ; reset_n   ; rx_buf[11]           ; reset_n      ; sclk        ; -0.500       ; 2.682      ; 2.850      ;
; 0.481 ; reset_n   ; rx_buf[12]           ; reset_n      ; sclk        ; -0.500       ; 2.682      ; 2.850      ;
; 0.491 ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.994      ;
; 0.491 ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.994      ;
; 0.491 ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.994      ;
; 0.491 ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.994      ;
; 0.491 ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.994      ;
; 0.491 ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.316      ; 2.994      ;
; 0.497 ; reset_n   ; rx_buf[0]            ; reset_n      ; sclk        ; -0.500       ; 2.625      ; 2.809      ;
; 0.497 ; reset_n   ; rx_buf[2]            ; reset_n      ; sclk        ; -0.500       ; 2.625      ; 2.809      ;
; 0.497 ; reset_n   ; rx_buf[13]           ; reset_n      ; sclk        ; -0.500       ; 2.625      ; 2.809      ;
; 0.497 ; reset_n   ; rx_buf[16]           ; reset_n      ; sclk        ; -0.500       ; 2.625      ; 2.809      ;
; 0.497 ; reset_n   ; rx_buf[17]           ; reset_n      ; sclk        ; -0.500       ; 2.625      ; 2.809      ;
; 0.497 ; reset_n   ; rx_buf[18]           ; reset_n      ; sclk        ; -0.500       ; 2.625      ; 2.809      ;
; 0.497 ; reset_n   ; rx_buf[23]           ; reset_n      ; sclk        ; -0.500       ; 2.625      ; 2.809      ;
; 0.533 ; reset_n   ; bit_cnt[22]          ; reset_n      ; sclk        ; 0.000        ; 2.326      ; 3.046      ;
; 0.554 ; reset_n   ; roe~reg0_emulated    ; reset_n      ; sclk        ; -0.500       ; 2.520      ; 2.761      ;
; 0.571 ; reset_n   ; rx_buf[15]           ; reset_n      ; sclk        ; -0.500       ; 2.473      ; 2.731      ;
; 0.599 ; reset_n   ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.520      ; 2.806      ;
; 0.610 ; reset_n   ; bit_cnt[10]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[11]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[12]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[14]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[15]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[17]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[18]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[19]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[28]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[29]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[30]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[31]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.610 ; reset_n   ; bit_cnt[32]          ; reset_n      ; sclk        ; 0.000        ; 2.286      ; 3.083      ;
; 0.630 ; reset_n   ; trdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.780      ; 3.097      ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'sclk'                                                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add               ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[14]           ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]            ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[22]           ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]            ;
; 0.107  ; 0.323        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]            ;
; 0.108  ; 0.324        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[15]           ;
; 0.117  ; 0.333        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated   ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated    ;
; 0.118  ; 0.334        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated   ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]            ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[13]           ;
; 0.125  ; 0.341        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[16]           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'reset_n'                                                             ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                       ;
; 0.312  ; 0.312        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[9]~71|datad            ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[22]~6|datad            ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~106|datac           ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~101|datad           ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~91|datad            ;
; 0.313  ; 0.313        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~86|datad            ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[11]~61|datad           ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[12]~56|datad           ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[13]~51|datad           ;
; 0.314  ; 0.314        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[14]~46|datad           ;
; 0.315  ; 0.315        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~106                 ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[10]~66|datad           ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[18]~26|datad           ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~111|datad           ;
; 0.316  ; 0.316        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~96|datad            ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~116|datad           ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[19]~21|datad           ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[20]~16|datad           ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~81|datad            ;
; 0.317  ; 0.317        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[8]~76|datad            ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[15]~41|datad           ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[21]~11|datad           ;
; 0.318  ; 0.318        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[23]~1|datad            ;
; 0.319  ; 0.319        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[16]~36|datad           ;
; 0.323  ; 0.323        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[17]~31|datad           ;
; 0.332  ; 0.332        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[9]~71                  ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[22]~6                  ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~101                 ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~91                  ;
; 0.333  ; 0.333        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~86                  ;
; 0.334  ; 0.334        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123|combout         ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[11]~61                 ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[12]~56                 ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[13]~51                 ;
; 0.334  ; 0.334        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[14]~46                 ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123|datac           ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|inclk[0] ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|outclk   ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[10]~66                 ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[18]~26                 ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~111                 ;
; 0.336  ; 0.336        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~96                  ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o               ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~116                 ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[19]~21                 ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[20]~16                 ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~81                  ;
; 0.337  ; 0.337        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[8]~76                  ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[15]~41                 ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[21]~11                 ;
; 0.338  ; 0.338        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[23]~1                  ;
; 0.339  ; 0.339        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[16]~36                 ;
; 0.343  ; 0.343        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[17]~31                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i               ;
; 0.656  ; 0.656        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[17]~31                 ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[15]~41                 ;
; 0.660  ; 0.660        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[16]~36                 ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[21]~11                 ;
; 0.661  ; 0.661        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[23]~1                  ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~116                 ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|inclk[0] ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|outclk   ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[10]~66                 ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[18]~26                 ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[19]~21                 ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[20]~16                 ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~81                  ;
; 0.662  ; 0.662        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[8]~76                  ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o               ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~111                 ;
; 0.663  ; 0.663        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~96                  ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123|datac           ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[12]~56                 ;
; 0.664  ; 0.664        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[14]~46                 ;
; 0.665  ; 0.665        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123|combout         ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[11]~61                 ;
; 0.665  ; 0.665        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[13]~51                 ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[22]~6                  ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~101                 ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~91                  ;
; 0.666  ; 0.666        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~86                  ;
; 0.667  ; 0.667        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[9]~71                  ;
; 0.676  ; 0.676        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[17]~31|datad           ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[15]~41|datad           ;
; 0.680  ; 0.680        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[16]~36|datad           ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[21]~11|datad           ;
; 0.681  ; 0.681        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[23]~1|datad            ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~116|datad           ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[10]~66|datad           ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[18]~26|datad           ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[19]~21|datad           ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[20]~16|datad           ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~81|datad            ;
; 0.682  ; 0.682        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[8]~76|datad            ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~111|datad           ;
; 0.683  ; 0.683        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~96|datad            ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[12]~56|datad           ;
; 0.684  ; 0.684        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[14]~46|datad           ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rx_req'                                                           ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[10]$latch|datad     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[11]$latch|datad     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[12]$latch|datad     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[13]$latch|datad     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[16]$latch|datad     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[17]$latch|datad     ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[8]$latch|datad      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[9]$latch|datad      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[14]$latch|datad     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[18]$latch|datad     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[19]$latch|datad     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[20]$latch|datad     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[22]$latch|datad     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[23]$latch|datad     ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.336  ; 0.336        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[21]$latch|datad     ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.341  ; 0.341        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.345  ; 0.345        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[15]$latch|datad     ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[10]$latch           ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[11]$latch           ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[12]$latch           ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[13]$latch           ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[16]$latch           ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[17]$latch           ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[8]$latch            ;
; 0.355  ; 0.355        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[9]$latch            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[14]$latch           ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[18]$latch           ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[19]$latch           ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[20]$latch           ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[22]$latch           ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[23]$latch           ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.356  ; 0.356        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[21]$latch           ;
; 0.357  ; 0.357        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.365  ; 0.365        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[15]$latch           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.635  ; 0.635        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[15]$latch           ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.642  ; 0.642        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[14]$latch           ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[19]$latch           ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[20]$latch           ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[21]$latch           ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[22]$latch           ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.642  ; 0.642        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[11]$latch           ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.643  ; 0.643        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[13]$latch           ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[16]$latch           ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[17]$latch           ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[18]$latch           ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[23]$latch           ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[8]$latch            ;
; 0.644  ; 0.644        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[9]$latch            ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[10]$latch           ;
; 0.645  ; 0.645        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[12]$latch           ;
; 0.655  ; 0.655        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[15]$latch|datad     ;
; 0.658  ; 0.658        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[14]$latch|datad     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[19]$latch|datad     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[20]$latch|datad     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[21]$latch|datad     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[22]$latch|datad     ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[11]$latch|datad     ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.663  ; 0.663        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[13]$latch|datad     ;
; 0.664  ; 0.664        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[16]$latch|datad     ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]   ; reset_n    ; 1.894 ; 2.371 ; Fall       ; reset_n         ;
;  tx_load_data[0]  ; reset_n    ; 1.215 ; 1.665 ; Fall       ; reset_n         ;
;  tx_load_data[1]  ; reset_n    ; 0.958 ; 1.396 ; Fall       ; reset_n         ;
;  tx_load_data[2]  ; reset_n    ; 1.018 ; 1.458 ; Fall       ; reset_n         ;
;  tx_load_data[3]  ; reset_n    ; 1.250 ; 1.641 ; Fall       ; reset_n         ;
;  tx_load_data[4]  ; reset_n    ; 0.546 ; 0.973 ; Fall       ; reset_n         ;
;  tx_load_data[5]  ; reset_n    ; 1.894 ; 2.371 ; Fall       ; reset_n         ;
;  tx_load_data[6]  ; reset_n    ; 1.714 ; 2.226 ; Fall       ; reset_n         ;
;  tx_load_data[7]  ; reset_n    ; 0.951 ; 1.386 ; Fall       ; reset_n         ;
;  tx_load_data[8]  ; reset_n    ; 0.641 ; 1.100 ; Fall       ; reset_n         ;
;  tx_load_data[9]  ; reset_n    ; 1.061 ; 1.512 ; Fall       ; reset_n         ;
;  tx_load_data[10] ; reset_n    ; 0.492 ; 0.904 ; Fall       ; reset_n         ;
;  tx_load_data[11] ; reset_n    ; 0.915 ; 1.365 ; Fall       ; reset_n         ;
;  tx_load_data[12] ; reset_n    ; 0.841 ; 1.303 ; Fall       ; reset_n         ;
;  tx_load_data[13] ; reset_n    ; 1.330 ; 1.831 ; Fall       ; reset_n         ;
;  tx_load_data[14] ; reset_n    ; 0.686 ; 1.098 ; Fall       ; reset_n         ;
;  tx_load_data[15] ; reset_n    ; 1.219 ; 1.684 ; Fall       ; reset_n         ;
;  tx_load_data[16] ; reset_n    ; 0.873 ; 1.321 ; Fall       ; reset_n         ;
;  tx_load_data[17] ; reset_n    ; 1.577 ; 2.080 ; Fall       ; reset_n         ;
;  tx_load_data[18] ; reset_n    ; 1.223 ; 1.633 ; Fall       ; reset_n         ;
;  tx_load_data[19] ; reset_n    ; 0.504 ; 0.948 ; Fall       ; reset_n         ;
;  tx_load_data[20] ; reset_n    ; 0.805 ; 1.229 ; Fall       ; reset_n         ;
;  tx_load_data[21] ; reset_n    ; 0.862 ; 1.278 ; Fall       ; reset_n         ;
;  tx_load_data[22] ; reset_n    ; 1.293 ; 1.721 ; Fall       ; reset_n         ;
;  tx_load_data[23] ; reset_n    ; 1.623 ; 2.146 ; Fall       ; reset_n         ;
; reset_n           ; sclk       ; 1.377 ; 1.579 ; Rise       ; sclk            ;
; rx_req            ; sclk       ; 1.408 ; 1.570 ; Rise       ; sclk            ;
; ss_n              ; sclk       ; 4.820 ; 5.311 ; Rise       ; sclk            ;
; st_load_en        ; sclk       ; 5.098 ; 5.562 ; Rise       ; sclk            ;
; st_load_roe       ; sclk       ; 3.365 ; 3.736 ; Rise       ; sclk            ;
; st_load_rrdy      ; sclk       ; 3.701 ; 4.205 ; Rise       ; sclk            ;
; st_load_trdy      ; sclk       ; 4.415 ; 4.921 ; Rise       ; sclk            ;
; tx_load_data[*]   ; sclk       ; 3.517 ; 4.041 ; Rise       ; sclk            ;
;  tx_load_data[0]  ; sclk       ; 2.798 ; 3.279 ; Rise       ; sclk            ;
;  tx_load_data[1]  ; sclk       ; 2.517 ; 3.004 ; Rise       ; sclk            ;
;  tx_load_data[2]  ; sclk       ; 2.560 ; 3.008 ; Rise       ; sclk            ;
;  tx_load_data[3]  ; sclk       ; 2.427 ; 2.895 ; Rise       ; sclk            ;
;  tx_load_data[4]  ; sclk       ; 2.277 ; 2.718 ; Rise       ; sclk            ;
;  tx_load_data[5]  ; sclk       ; 3.517 ; 4.041 ; Rise       ; sclk            ;
;  tx_load_data[6]  ; sclk       ; 3.103 ; 3.664 ; Rise       ; sclk            ;
;  tx_load_data[7]  ; sclk       ; 2.295 ; 2.737 ; Rise       ; sclk            ;
;  tx_load_data[8]  ; sclk       ; 2.051 ; 2.493 ; Rise       ; sclk            ;
;  tx_load_data[9]  ; sclk       ; 2.616 ; 3.084 ; Rise       ; sclk            ;
;  tx_load_data[10] ; sclk       ; 1.860 ; 2.315 ; Rise       ; sclk            ;
;  tx_load_data[11] ; sclk       ; 2.385 ; 2.806 ; Rise       ; sclk            ;
;  tx_load_data[12] ; sclk       ; 2.344 ; 2.835 ; Rise       ; sclk            ;
;  tx_load_data[13] ; sclk       ; 2.487 ; 3.058 ; Rise       ; sclk            ;
;  tx_load_data[14] ; sclk       ; 1.986 ; 2.435 ; Rise       ; sclk            ;
;  tx_load_data[15] ; sclk       ; 2.663 ; 3.120 ; Rise       ; sclk            ;
;  tx_load_data[16] ; sclk       ; 3.023 ; 3.481 ; Rise       ; sclk            ;
;  tx_load_data[17] ; sclk       ; 2.519 ; 3.027 ; Rise       ; sclk            ;
;  tx_load_data[18] ; sclk       ; 2.867 ; 3.363 ; Rise       ; sclk            ;
;  tx_load_data[19] ; sclk       ; 2.196 ; 2.698 ; Rise       ; sclk            ;
;  tx_load_data[20] ; sclk       ; 2.621 ; 3.086 ; Rise       ; sclk            ;
;  tx_load_data[21] ; sclk       ; 2.594 ; 3.053 ; Rise       ; sclk            ;
;  tx_load_data[22] ; sclk       ; 2.744 ; 3.218 ; Rise       ; sclk            ;
;  tx_load_data[23] ; sclk       ; 2.909 ; 3.431 ; Rise       ; sclk            ;
; tx_load_en        ; sclk       ; 3.728 ; 4.200 ; Rise       ; sclk            ;
; mosi              ; sclk       ; 3.597 ; 4.058 ; Fall       ; sclk            ;
; reset_n           ; sclk       ; 0.567 ; 0.725 ; Fall       ; sclk            ;
; rx_req            ; sclk       ; 0.929 ; 1.061 ; Fall       ; sclk            ;
; ss_n              ; sclk       ; 4.250 ; 4.761 ; Fall       ; sclk            ;
; st_load_en        ; sclk       ; 4.626 ; 5.141 ; Fall       ; sclk            ;
; st_load_roe       ; sclk       ; 3.038 ; 3.409 ; Fall       ; sclk            ;
; st_load_rrdy      ; sclk       ; 3.192 ; 3.726 ; Fall       ; sclk            ;
; st_load_trdy      ; sclk       ; 3.821 ; 4.371 ; Fall       ; sclk            ;
; tx_load_en        ; sclk       ; 3.134 ; 3.650 ; Fall       ; sclk            ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]   ; reset_n    ; 0.546  ; 0.143  ; Fall       ; reset_n         ;
;  tx_load_data[0]  ; reset_n    ; -0.175 ; -0.614 ; Fall       ; reset_n         ;
;  tx_load_data[1]  ; reset_n    ; 0.090  ; -0.328 ; Fall       ; reset_n         ;
;  tx_load_data[2]  ; reset_n    ; -0.071 ; -0.499 ; Fall       ; reset_n         ;
;  tx_load_data[3]  ; reset_n    ; -0.184 ; -0.555 ; Fall       ; reset_n         ;
;  tx_load_data[4]  ; reset_n    ; 0.482  ; 0.076  ; Fall       ; reset_n         ;
;  tx_load_data[5]  ; reset_n    ; -0.801 ; -1.255 ; Fall       ; reset_n         ;
;  tx_load_data[6]  ; reset_n    ; -0.639 ; -1.126 ; Fall       ; reset_n         ;
;  tx_load_data[7]  ; reset_n    ; -0.048 ; -0.468 ; Fall       ; reset_n         ;
;  tx_load_data[8]  ; reset_n    ; 0.239  ; -0.204 ; Fall       ; reset_n         ;
;  tx_load_data[9]  ; reset_n    ; -0.161 ; -0.600 ; Fall       ; reset_n         ;
;  tx_load_data[10] ; reset_n    ; 0.546  ; 0.143  ; Fall       ; reset_n         ;
;  tx_load_data[11] ; reset_n    ; -0.011 ; -0.450 ; Fall       ; reset_n         ;
;  tx_load_data[12] ; reset_n    ; 0.040  ; -0.407 ; Fall       ; reset_n         ;
;  tx_load_data[13] ; reset_n    ; -0.263 ; -0.752 ; Fall       ; reset_n         ;
;  tx_load_data[14] ; reset_n    ; 0.349  ; -0.054 ; Fall       ; reset_n         ;
;  tx_load_data[15] ; reset_n    ; -0.307 ; -0.759 ; Fall       ; reset_n         ;
;  tx_load_data[16] ; reset_n    ; 0.016  ; -0.421 ; Fall       ; reset_n         ;
;  tx_load_data[17] ; reset_n    ; -0.509 ; -0.998 ; Fall       ; reset_n         ;
;  tx_load_data[18] ; reset_n    ; -0.171 ; -0.560 ; Fall       ; reset_n         ;
;  tx_load_data[19] ; reset_n    ; 0.510  ; 0.087  ; Fall       ; reset_n         ;
;  tx_load_data[20] ; reset_n    ; 0.078  ; -0.336 ; Fall       ; reset_n         ;
;  tx_load_data[21] ; reset_n    ; 0.039  ; -0.363 ; Fall       ; reset_n         ;
;  tx_load_data[22] ; reset_n    ; -0.225 ; -0.632 ; Fall       ; reset_n         ;
;  tx_load_data[23] ; reset_n    ; -0.556 ; -1.054 ; Fall       ; reset_n         ;
; reset_n           ; sclk       ; -0.094 ; -0.326 ; Rise       ; sclk            ;
; rx_req            ; sclk       ; -1.026 ; -1.199 ; Rise       ; sclk            ;
; ss_n              ; sclk       ; -2.901 ; -3.319 ; Rise       ; sclk            ;
; st_load_en        ; sclk       ; -3.864 ; -4.353 ; Rise       ; sclk            ;
; st_load_roe       ; sclk       ; -2.915 ; -3.268 ; Rise       ; sclk            ;
; st_load_rrdy      ; sclk       ; -3.236 ; -3.717 ; Rise       ; sclk            ;
; st_load_trdy      ; sclk       ; -3.232 ; -3.655 ; Rise       ; sclk            ;
; tx_load_data[*]   ; sclk       ; -1.409 ; -1.817 ; Rise       ; sclk            ;
;  tx_load_data[0]  ; sclk       ; -2.345 ; -2.790 ; Rise       ; sclk            ;
;  tx_load_data[1]  ; sclk       ; -2.075 ; -2.526 ; Rise       ; sclk            ;
;  tx_load_data[2]  ; sclk       ; -2.099 ; -2.533 ; Rise       ; sclk            ;
;  tx_load_data[3]  ; sclk       ; -1.962 ; -2.386 ; Rise       ; sclk            ;
;  tx_load_data[4]  ; sclk       ; -1.820 ; -2.248 ; Rise       ; sclk            ;
;  tx_load_data[5]  ; sclk       ; -3.018 ; -3.485 ; Rise       ; sclk            ;
;  tx_load_data[6]  ; sclk       ; -2.611 ; -3.123 ; Rise       ; sclk            ;
;  tx_load_data[7]  ; sclk       ; -1.860 ; -2.266 ; Rise       ; sclk            ;
;  tx_load_data[8]  ; sclk       ; -1.623 ; -2.032 ; Rise       ; sclk            ;
;  tx_load_data[9]  ; sclk       ; -2.168 ; -2.598 ; Rise       ; sclk            ;
;  tx_load_data[10] ; sclk       ; -1.409 ; -1.817 ; Rise       ; sclk            ;
;  tx_load_data[11] ; sclk       ; -1.939 ; -2.351 ; Rise       ; sclk            ;
;  tx_load_data[12] ; sclk       ; -1.871 ; -2.320 ; Rise       ; sclk            ;
;  tx_load_data[13] ; sclk       ; -2.003 ; -2.529 ; Rise       ; sclk            ;
;  tx_load_data[14] ; sclk       ; -1.558 ; -1.970 ; Rise       ; sclk            ;
;  tx_load_data[15] ; sclk       ; -2.198 ; -2.642 ; Rise       ; sclk            ;
;  tx_load_data[16] ; sclk       ; -2.542 ; -2.964 ; Rise       ; sclk            ;
;  tx_load_data[17] ; sclk       ; -2.059 ; -2.551 ; Rise       ; sclk            ;
;  tx_load_data[18] ; sclk       ; -2.365 ; -2.805 ; Rise       ; sclk            ;
;  tx_load_data[19] ; sclk       ; -1.664 ; -2.158 ; Rise       ; sclk            ;
;  tx_load_data[20] ; sclk       ; -2.154 ; -2.582 ; Rise       ; sclk            ;
;  tx_load_data[21] ; sclk       ; -2.122 ; -2.537 ; Rise       ; sclk            ;
;  tx_load_data[22] ; sclk       ; -2.273 ; -2.693 ; Rise       ; sclk            ;
;  tx_load_data[23] ; sclk       ; -2.332 ; -2.831 ; Rise       ; sclk            ;
; tx_load_en        ; sclk       ; -2.654 ; -3.088 ; Rise       ; sclk            ;
; mosi              ; sclk       ; -1.445 ; -1.915 ; Fall       ; sclk            ;
; reset_n           ; sclk       ; 0.026  ; -0.126 ; Fall       ; sclk            ;
; rx_req            ; sclk       ; -0.325 ; -0.516 ; Fall       ; sclk            ;
; ss_n              ; sclk       ; -2.796 ; -3.259 ; Fall       ; sclk            ;
; st_load_en        ; sclk       ; -3.231 ; -3.720 ; Fall       ; sclk            ;
; st_load_roe       ; sclk       ; -2.514 ; -2.880 ; Fall       ; sclk            ;
; st_load_rrdy      ; sclk       ; -2.553 ; -3.016 ; Fall       ; sclk            ;
; st_load_trdy      ; sclk       ; -2.599 ; -3.044 ; Fall       ; sclk            ;
; tx_load_en        ; sclk       ; -2.607 ; -3.094 ; Fall       ; sclk            ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; roe          ; reset_n    ; 5.083 ; 5.160 ; Rise       ; reset_n         ;
; rrdy         ; reset_n    ; 5.110 ; 5.173 ; Rise       ; reset_n         ;
; trdy         ; reset_n    ; 5.463 ; 5.547 ; Rise       ; reset_n         ;
; roe          ; reset_n    ; 5.083 ; 5.160 ; Fall       ; reset_n         ;
; rrdy         ; reset_n    ; 5.110 ; 5.173 ; Fall       ; reset_n         ;
; trdy         ; reset_n    ; 5.463 ; 5.547 ; Fall       ; reset_n         ;
; rrdy         ; rx_req     ; 5.668 ; 5.388 ; Rise       ; rx_req          ;
; rrdy         ; rx_req     ; 5.668 ; 5.388 ; Fall       ; rx_req          ;
; rx_data[*]   ; rx_req     ; 7.670 ; 7.724 ; Fall       ; rx_req          ;
;  rx_data[0]  ; rx_req     ; 7.287 ; 7.216 ; Fall       ; rx_req          ;
;  rx_data[1]  ; rx_req     ; 6.572 ; 6.517 ; Fall       ; rx_req          ;
;  rx_data[2]  ; rx_req     ; 7.007 ; 6.925 ; Fall       ; rx_req          ;
;  rx_data[3]  ; rx_req     ; 7.019 ; 6.961 ; Fall       ; rx_req          ;
;  rx_data[4]  ; rx_req     ; 7.088 ; 7.105 ; Fall       ; rx_req          ;
;  rx_data[5]  ; rx_req     ; 6.953 ; 6.896 ; Fall       ; rx_req          ;
;  rx_data[6]  ; rx_req     ; 7.670 ; 7.724 ; Fall       ; rx_req          ;
;  rx_data[7]  ; rx_req     ; 7.196 ; 7.095 ; Fall       ; rx_req          ;
;  rx_data[8]  ; rx_req     ; 7.668 ; 7.623 ; Fall       ; rx_req          ;
;  rx_data[9]  ; rx_req     ; 6.732 ; 6.659 ; Fall       ; rx_req          ;
;  rx_data[10] ; rx_req     ; 6.739 ; 6.657 ; Fall       ; rx_req          ;
;  rx_data[11] ; rx_req     ; 6.964 ; 6.892 ; Fall       ; rx_req          ;
;  rx_data[12] ; rx_req     ; 7.165 ; 7.139 ; Fall       ; rx_req          ;
;  rx_data[13] ; rx_req     ; 7.555 ; 7.500 ; Fall       ; rx_req          ;
;  rx_data[14] ; rx_req     ; 6.787 ; 6.738 ; Fall       ; rx_req          ;
;  rx_data[15] ; rx_req     ; 6.787 ; 6.733 ; Fall       ; rx_req          ;
;  rx_data[16] ; rx_req     ; 6.881 ; 6.815 ; Fall       ; rx_req          ;
;  rx_data[17] ; rx_req     ; 6.540 ; 6.479 ; Fall       ; rx_req          ;
;  rx_data[18] ; rx_req     ; 7.031 ; 6.967 ; Fall       ; rx_req          ;
;  rx_data[19] ; rx_req     ; 7.556 ; 7.513 ; Fall       ; rx_req          ;
;  rx_data[20] ; rx_req     ; 7.533 ; 7.481 ; Fall       ; rx_req          ;
;  rx_data[21] ; rx_req     ; 7.370 ; 7.309 ; Fall       ; rx_req          ;
;  rx_data[22] ; rx_req     ; 6.987 ; 6.916 ; Fall       ; rx_req          ;
;  rx_data[23] ; rx_req     ; 7.115 ; 7.050 ; Fall       ; rx_req          ;
; miso         ; sclk       ; 5.713 ; 5.715 ; Rise       ; sclk            ;
; roe          ; sclk       ; 6.316 ; 6.279 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 6.337 ; 6.288 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 7.056 ; 7.028 ; Fall       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; roe          ; reset_n    ; 4.983 ; 5.062 ; Rise       ; reset_n         ;
; rrdy         ; reset_n    ; 5.012 ; 5.077 ; Rise       ; reset_n         ;
; trdy         ; reset_n    ; 5.349 ; 5.434 ; Rise       ; reset_n         ;
; roe          ; reset_n    ; 4.983 ; 5.062 ; Fall       ; reset_n         ;
; rrdy         ; reset_n    ; 5.012 ; 5.077 ; Fall       ; reset_n         ;
; trdy         ; reset_n    ; 5.349 ; 5.434 ; Fall       ; reset_n         ;
; rrdy         ; rx_req     ; 5.554 ; 5.276 ; Rise       ; rx_req          ;
; rrdy         ; rx_req     ; 5.554 ; 5.276 ; Fall       ; rx_req          ;
; rx_data[*]   ; rx_req     ; 6.388 ; 6.327 ; Fall       ; rx_req          ;
;  rx_data[0]  ; rx_req     ; 7.105 ; 7.035 ; Fall       ; rx_req          ;
;  rx_data[1]  ; rx_req     ; 6.419 ; 6.365 ; Fall       ; rx_req          ;
;  rx_data[2]  ; rx_req     ; 6.836 ; 6.755 ; Fall       ; rx_req          ;
;  rx_data[3]  ; rx_req     ; 6.847 ; 6.790 ; Fall       ; rx_req          ;
;  rx_data[4]  ; rx_req     ; 6.921 ; 6.937 ; Fall       ; rx_req          ;
;  rx_data[5]  ; rx_req     ; 6.784 ; 6.727 ; Fall       ; rx_req          ;
;  rx_data[6]  ; rx_req     ; 7.478 ; 7.530 ; Fall       ; rx_req          ;
;  rx_data[7]  ; rx_req     ; 7.019 ; 6.920 ; Fall       ; rx_req          ;
;  rx_data[8]  ; rx_req     ; 7.472 ; 7.426 ; Fall       ; rx_req          ;
;  rx_data[9]  ; rx_req     ; 6.572 ; 6.500 ; Fall       ; rx_req          ;
;  rx_data[10] ; rx_req     ; 6.579 ; 6.499 ; Fall       ; rx_req          ;
;  rx_data[11] ; rx_req     ; 6.794 ; 6.723 ; Fall       ; rx_req          ;
;  rx_data[12] ; rx_req     ; 6.989 ; 6.963 ; Fall       ; rx_req          ;
;  rx_data[13] ; rx_req     ; 7.363 ; 7.308 ; Fall       ; rx_req          ;
;  rx_data[14] ; rx_req     ; 6.624 ; 6.575 ; Fall       ; rx_req          ;
;  rx_data[15] ; rx_req     ; 6.624 ; 6.570 ; Fall       ; rx_req          ;
;  rx_data[16] ; rx_req     ; 6.715 ; 6.650 ; Fall       ; rx_req          ;
;  rx_data[17] ; rx_req     ; 6.388 ; 6.327 ; Fall       ; rx_req          ;
;  rx_data[18] ; rx_req     ; 6.859 ; 6.795 ; Fall       ; rx_req          ;
;  rx_data[19] ; rx_req     ; 7.365 ; 7.321 ; Fall       ; rx_req          ;
;  rx_data[20] ; rx_req     ; 7.342 ; 7.290 ; Fall       ; rx_req          ;
;  rx_data[21] ; rx_req     ; 7.186 ; 7.126 ; Fall       ; rx_req          ;
;  rx_data[22] ; rx_req     ; 6.817 ; 6.747 ; Fall       ; rx_req          ;
;  rx_data[23] ; rx_req     ; 6.940 ; 6.875 ; Fall       ; rx_req          ;
; miso         ; sclk       ; 5.578 ; 5.578 ; Rise       ; sclk            ;
; roe          ; sclk       ; 6.110 ; 6.040 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 6.132 ; 6.051 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 6.833 ; 6.772 ; Fall       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.870 ; 6.206 ;       ;
; ss_n         ; roe         ; 8.468 ; 8.685 ; 9.232 ; 8.852 ;
; ss_n         ; rrdy        ; 8.490 ; 8.702 ; 9.235 ; 8.858 ;
; ss_n         ; trdy        ; 9.256 ; 8.787 ; 9.281 ; 9.662 ;
; st_load_en   ; roe         ; 8.844 ; 9.061 ; 9.657 ; 9.277 ;
; st_load_en   ; rrdy        ; 8.866 ; 9.078 ; 9.660 ; 9.283 ;
; st_load_en   ; trdy        ; 8.814 ; 9.163 ; 9.706 ; 9.264 ;
; st_load_roe  ; roe         ; 7.554 ;       ;       ; 7.844 ;
; st_load_rrdy ; rrdy        ; 7.799 ;       ;       ; 8.185 ;
; st_load_trdy ; trdy        ; 8.851 ;       ;       ; 9.272 ;
; tx_load_en   ; trdy        ; 8.164 ;       ;       ; 8.551 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.738 ; 6.066 ;       ;
; ss_n         ; roe         ; 8.205 ; 8.422 ; 8.951 ; 8.602 ;
; ss_n         ; rrdy        ; 8.227 ; 7.747 ; 8.297 ; 8.610 ;
; ss_n         ; trdy        ; 8.914 ; 8.534 ; 9.013 ; 9.336 ;
; st_load_en   ; roe         ; 8.567 ; 8.784 ; 9.359 ; 9.010 ;
; st_load_en   ; rrdy        ; 8.589 ; 8.817 ; 9.385 ; 9.018 ;
; st_load_en   ; trdy        ; 8.542 ; 8.514 ; 9.031 ; 8.994 ;
; st_load_roe  ; roe         ; 7.353 ;       ;       ; 7.637 ;
; st_load_rrdy ; rrdy        ; 7.591 ;       ;       ; 7.967 ;
; st_load_trdy ; trdy        ; 7.910 ;       ;       ; 8.259 ;
; tx_load_en   ; trdy        ; 7.918 ;       ;       ; 8.309 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.793 ; 5.793 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.478 ; 5.478 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.751     ; 5.842     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.524     ; 5.532     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 211.42 MHz ; 211.42 MHz      ; sclk       ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.819 ; -78.516          ;
; rx_req ; -0.080 ; -0.084           ;
+--------+--------+------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.201 ; -3.126          ;
; sclk   ; 0.055  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.996 ; -34.777            ;
; rx_req  ; -0.046 ; -0.046             ;
; reset_n ; 0.202  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.706 ; -13.991           ;
; rx_req  ; -0.501 ; -10.620           ;
; sclk    ; 0.072  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -90.000                       ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'sclk'                                                                                       ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.819 ; tx_buf[5]~91       ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.593     ; 1.711      ;
; -2.618 ; tx_buf[16]~36      ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.635     ; 1.468      ;
; -2.588 ; tx_buf[3]~101      ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.596     ; 1.477      ;
; -2.581 ; tx_buf[22]~6       ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.597     ; 1.469      ;
; -2.561 ; tx_buf[23]~1       ; miso~reg0            ; reset_n      ; sclk        ; 0.500        ; -1.614     ; 1.432      ;
; -2.529 ; tx_buf[21]~11      ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.571     ; 1.443      ;
; -2.509 ; tx_buf[2]~106      ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.998     ; 0.996      ;
; -2.497 ; tx_buf[10]~66      ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.401     ; 1.581      ;
; -2.469 ; tx_buf[23]~1       ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.637     ; 1.317      ;
; -2.467 ; tx_buf[1]~111      ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.885     ; 1.067      ;
; -2.462 ; tx_buf[20]~16      ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.645     ; 1.302      ;
; -2.458 ; tx_buf[0]~116      ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.886     ; 1.057      ;
; -2.429 ; tx_buf[6]~86       ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.595     ; 1.319      ;
; -2.428 ; tx_buf[4]~96       ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.577     ; 1.336      ;
; -2.408 ; tx_buf[8]~76       ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.413     ; 1.480      ;
; -2.406 ; tx_buf[17]~31      ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.614     ; 1.277      ;
; -2.396 ; tx_buf[7]~81       ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.402     ; 1.479      ;
; -2.364 ; tx_buf[2]~106      ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.756     ; 1.093      ;
; -2.358 ; tx_buf[18]~26      ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.644     ; 1.199      ;
; -2.354 ; tx_buf[19]~21      ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.644     ; 1.195      ;
; -2.339 ; tx_buf[15]~41      ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.638     ; 1.186      ;
; -2.327 ; tx_buf[9]~71       ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.448     ; 1.364      ;
; -2.241 ; tx_buf[11]~61      ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.356     ; 1.370      ;
; -2.188 ; tx_buf[12]~56      ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.358     ; 1.315      ;
; -2.162 ; tx_buf[1]~111      ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.885     ; 0.762      ;
; -2.119 ; tx_buf[21]~11      ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.637     ; 0.967      ;
; -2.085 ; tx_buf[3]~101      ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.663     ; 0.907      ;
; -2.083 ; tx_buf[17]~31      ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.614     ; 0.954      ;
; -2.062 ; bit_cnt[3]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.802      ;
; -2.062 ; bit_cnt[3]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.802      ;
; -2.057 ; bit_cnt[4]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.797      ;
; -2.057 ; bit_cnt[4]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.797      ;
; -2.056 ; tx_buf[13]~51      ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.357     ; 1.184      ;
; -2.047 ; tx_buf[14]~46      ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.354     ; 1.178      ;
; -1.947 ; bit_cnt[5]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.687      ;
; -1.947 ; bit_cnt[5]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.687      ;
; -1.944 ; bit_cnt[7]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.684      ;
; -1.944 ; bit_cnt[7]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.684      ;
; -1.933 ; bit_cnt[6]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.673      ;
; -1.933 ; bit_cnt[6]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.673      ;
; -1.928 ; bit_cnt[1]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.668      ;
; -1.928 ; bit_cnt[1]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.668      ;
; -1.914 ; tx_buf[0]~116      ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.643     ; 0.756      ;
; -1.887 ; tx_buf[5]~91       ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.593     ; 0.779      ;
; -1.868 ; tx_buf[4]~96       ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.577     ; 0.776      ;
; -1.865 ; trdy~reg0_emulated ; miso~reg0            ; sclk         ; sclk        ; 0.500        ; -0.455     ; 1.925      ;
; -1.862 ; bit_cnt[32]        ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.282     ; 2.595      ;
; -1.862 ; bit_cnt[32]        ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.282     ; 2.595      ;
; -1.857 ; bit_cnt[2]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.597      ;
; -1.857 ; bit_cnt[2]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.275     ; 2.597      ;
; -1.820 ; tx_buf[7]~81       ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.558     ; 0.747      ;
; -1.807 ; tx_buf[18]~26      ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.644     ; 0.648      ;
; -1.807 ; tx_buf[15]~41      ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.360     ; 0.932      ;
; -1.745 ; bit_cnt[3]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 3.018      ;
; -1.745 ; bit_cnt[3]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 3.018      ;
; -1.745 ; bit_cnt[3]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 3.018      ;
; -1.745 ; bit_cnt[3]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 3.018      ;
; -1.740 ; bit_cnt[4]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 3.013      ;
; -1.740 ; bit_cnt[4]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 3.013      ;
; -1.740 ; bit_cnt[4]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 3.013      ;
; -1.740 ; bit_cnt[4]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 3.013      ;
; -1.698 ; bit_cnt[3]         ; tx_buf[23]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.760      ;
; -1.698 ; bit_cnt[3]         ; tx_buf[22]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.760      ;
; -1.698 ; bit_cnt[3]         ; tx_buf[7]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.760      ;
; -1.698 ; bit_cnt[3]         ; tx_buf[6]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.760      ;
; -1.698 ; bit_cnt[3]         ; tx_buf[5]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.760      ;
; -1.698 ; bit_cnt[3]         ; tx_buf[4]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.760      ;
; -1.693 ; bit_cnt[4]         ; tx_buf[23]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.755      ;
; -1.693 ; bit_cnt[4]         ; tx_buf[22]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.755      ;
; -1.693 ; bit_cnt[4]         ; tx_buf[7]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.755      ;
; -1.693 ; bit_cnt[4]         ; tx_buf[6]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.755      ;
; -1.693 ; bit_cnt[4]         ; tx_buf[5]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.755      ;
; -1.693 ; bit_cnt[4]         ; tx_buf[4]~_emulated  ; sclk         ; sclk        ; 1.000        ; 0.047      ; 2.755      ;
; -1.664 ; rd_add             ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.475     ; 1.704      ;
; -1.664 ; rd_add             ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.475     ; 1.704      ;
; -1.660 ; tx_buf[20]~16      ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.645     ; 0.500      ;
; -1.653 ; tx_buf[16]~36      ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.636     ; 0.502      ;
; -1.630 ; bit_cnt[5]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.903      ;
; -1.630 ; bit_cnt[5]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.903      ;
; -1.630 ; bit_cnt[5]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.903      ;
; -1.630 ; bit_cnt[5]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.903      ;
; -1.627 ; bit_cnt[7]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.900      ;
; -1.627 ; bit_cnt[7]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.900      ;
; -1.627 ; bit_cnt[7]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.900      ;
; -1.627 ; bit_cnt[7]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.900      ;
; -1.620 ; tx_buf[6]~86       ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.595     ; 0.510      ;
; -1.616 ; bit_cnt[6]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.889      ;
; -1.616 ; bit_cnt[6]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.889      ;
; -1.616 ; bit_cnt[6]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.889      ;
; -1.616 ; bit_cnt[6]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.889      ;
; -1.610 ; bit_cnt[1]         ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.883      ;
; -1.610 ; bit_cnt[1]         ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.883      ;
; -1.610 ; bit_cnt[1]         ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.883      ;
; -1.610 ; bit_cnt[1]         ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 1.000        ; 0.258      ; 2.883      ;
; -1.605 ; bit_cnt[10]        ; miso~reg0            ; sclk         ; sclk        ; 1.000        ; -0.016     ; 2.604      ;
; -1.605 ; bit_cnt[10]        ; miso~en              ; sclk         ; sclk        ; 1.000        ; -0.016     ; 2.604      ;
; -1.604 ; tx_buf[22]~6       ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.597     ; 0.492      ;
; -1.599 ; tx_buf[9]~71       ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.448     ; 0.636      ;
; -1.585 ; bit_cnt[3]         ; tx_buf[16]~_emulated ; sclk         ; sclk        ; 1.000        ; -0.020     ; 2.580      ;
; -1.585 ; bit_cnt[3]         ; tx_buf[3]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.020     ; 2.580      ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'rx_req'                                                                          ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.080 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; rx_req      ; 1.000        ; 1.068      ; 1.296      ;
; -0.004 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.024      ; 1.217      ;
; 0.085  ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.026      ; 1.251      ;
; 0.090  ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.144      ; 1.258      ;
; 0.103  ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; rx_req      ; 1.000        ; 1.120      ; 1.327      ;
; 0.107  ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.024      ; 1.228      ;
; 0.108  ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; rx_req      ; 1.000        ; 1.064      ; 1.248      ;
; 0.181  ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.119      ; 1.246      ;
; 0.183  ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; rx_req      ; 1.000        ; 1.023      ; 1.265      ;
; 0.185  ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; rx_req      ; 1.000        ; 1.065      ; 1.174      ;
; 0.186  ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; rx_req      ; 1.000        ; 1.068      ; 1.176      ;
; 0.195  ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; rx_req      ; 1.000        ; 1.145      ; 1.254      ;
; 0.200  ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.066      ; 1.154      ;
; 0.206  ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; rx_req      ; 1.000        ; 1.026      ; 1.246      ;
; 0.206  ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.065      ; 1.148      ;
; 0.219  ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.118      ; 1.325      ;
; 0.231  ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; rx_req      ; 1.000        ; 1.026      ; 1.220      ;
; 0.236  ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; rx_req      ; 1.000        ; 1.120      ; 1.309      ;
; 0.278  ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; rx_req      ; 1.000        ; 1.146      ; 1.294      ;
; 0.281  ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; rx_req      ; 1.000        ; 1.066      ; 1.209      ;
; 0.284  ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.145      ; 1.285      ;
; 0.299  ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; rx_req      ; 1.000        ; 1.120      ; 1.247      ;
; 0.311  ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; rx_req      ; 1.000        ; 1.144      ; 1.259      ;
; 0.348  ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; rx_req      ; 1.000        ; 1.175      ; 1.253      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'rx_req'                                                                           ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.201 ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; rx_req      ; 0.000        ; 1.363      ; 1.192      ;
; -0.201 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.262      ; 1.091      ;
; -0.186 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.264      ; 1.108      ;
; -0.183 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.337      ; 1.184      ;
; -0.177 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; rx_req      ; 0.000        ; 1.338      ; 1.191      ;
; -0.166 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; rx_req      ; 0.000        ; 1.337      ; 1.201      ;
; -0.166 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; rx_req      ; 0.000        ; 1.263      ; 1.127      ;
; -0.164 ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; rx_req      ; 0.000        ; 1.266      ; 1.132      ;
; -0.163 ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; rx_req      ; 0.000        ; 1.339      ; 1.206      ;
; -0.162 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.312      ; 1.180      ;
; -0.153 ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.338      ; 1.215      ;
; -0.152 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.313      ; 1.191      ;
; -0.150 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; rx_req      ; 0.000        ; 1.264      ; 1.144      ;
; -0.109 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; rx_req      ; 0.000        ; 1.313      ; 1.234      ;
; -0.101 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.222      ; 1.151      ;
; -0.097 ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.310      ; 1.243      ;
; -0.096 ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; rx_req      ; 0.000        ; 1.261      ; 1.195      ;
; -0.089 ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; rx_req      ; 0.000        ; 1.313      ; 1.254      ;
; -0.089 ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.222      ; 1.163      ;
; -0.085 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; rx_req      ; 0.000        ; 1.224      ; 1.169      ;
; -0.069 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; rx_req      ; 0.000        ; 1.224      ; 1.185      ;
; -0.061 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; rx_req      ; 0.000        ; 1.224      ; 1.193      ;
; -0.060 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; rx_req      ; 0.000        ; 1.266      ; 1.236      ;
; -0.046 ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; rx_req      ; 0.000        ; 1.221      ; 1.205      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'sclk'                                                                                ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.055 ; reset_n     ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.468      ; 2.697      ;
; 0.071 ; reset_n     ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.468      ; 2.713      ;
; 0.073 ; reset_n     ; roe~reg0_emulated    ; reset_n      ; sclk        ; 0.000        ; 2.344      ; 2.591      ;
; 0.095 ; reset_n     ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.401      ; 2.670      ;
; 0.126 ; reset_n     ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.468      ; 2.768      ;
; 0.145 ; reset_n     ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.468      ; 2.787      ;
; 0.147 ; reset_n     ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.401      ; 2.722      ;
; 0.171 ; reset_n     ; trdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 2.923      ;
; 0.183 ; reset_n     ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.605      ;
; 0.185 ; reset_n     ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.539      ;
; 0.197 ; reset_n     ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.179      ; 2.550      ;
; 0.208 ; reset_n     ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.179      ; 2.561      ;
; 0.211 ; reset_n     ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.565      ;
; 0.216 ; reset_n     ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.638      ;
; 0.218 ; reset_n     ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.640      ;
; 0.252 ; reset_n     ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.606      ;
; 0.275 ; reset_n     ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.629      ;
; 0.278 ; reset_n     ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.344      ; 2.796      ;
; 0.281 ; reset_n     ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.635      ;
; 0.289 ; reset_n     ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.411      ; 2.874      ;
; 0.322 ; reset_n     ; miso~reg0            ; reset_n      ; sclk        ; 0.000        ; 2.203      ; 2.699      ;
; 0.326 ; reset_n     ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.748      ;
; 0.333 ; rd_add      ; rd_add               ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; wr_add      ; wr_add               ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[0]   ; rx_buf[0]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[1]   ; rx_buf[1]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[2]   ; rx_buf[2]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[3]   ; rx_buf[3]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[4]   ; rx_buf[4]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[5]   ; rx_buf[5]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[6]   ; rx_buf[6]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[7]   ; rx_buf[7]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[8]   ; rx_buf[8]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[9]   ; rx_buf[9]            ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[10]  ; rx_buf[10]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[11]  ; rx_buf[11]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[12]  ; rx_buf[12]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[13]  ; rx_buf[13]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[14]  ; rx_buf[14]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[15]  ; rx_buf[15]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[16]  ; rx_buf[16]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[17]  ; rx_buf[17]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[18]  ; rx_buf[18]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[19]  ; rx_buf[19]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[20]  ; rx_buf[20]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[21]  ; rx_buf[21]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[22]  ; rx_buf[22]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.333 ; rx_buf[23]  ; rx_buf[23]           ; sclk         ; sclk        ; 0.000        ; 0.034      ; 0.511      ;
; 0.342 ; reset_n     ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.764      ;
; 0.347 ; reset_n     ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.411      ; 2.932      ;
; 0.364 ; bit_cnt[6]  ; bit_cnt[7]           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.545      ;
; 0.364 ; bit_cnt[4]  ; bit_cnt[5]           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.545      ;
; 0.366 ; reset_n     ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.788      ;
; 0.376 ; bit_cnt[31] ; bit_cnt[32]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.557      ;
; 0.376 ; bit_cnt[18] ; bit_cnt[19]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.557      ;
; 0.376 ; bit_cnt[14] ; bit_cnt[15]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.557      ;
; 0.376 ; bit_cnt[24] ; bit_cnt[25]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.557      ;
; 0.376 ; bit_cnt[20] ; bit_cnt[21]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.557      ;
; 0.377 ; bit_cnt[29] ; bit_cnt[30]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.558      ;
; 0.382 ; bit_cnt[2]  ; bit_cnt[3]           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.563      ;
; 0.429 ; bit_cnt[25] ; bit_cnt[26]          ; sclk         ; sclk        ; 0.000        ; 0.528      ; 1.101      ;
; 0.441 ; rx_req      ; roe~reg0_emulated    ; rx_req       ; sclk        ; 0.000        ; 2.344      ; 2.959      ;
; 0.462 ; reset_n     ; roe~reg0_emulated    ; reset_n      ; sclk        ; -0.500       ; 2.344      ; 2.480      ;
; 0.463 ; bit_cnt[1]  ; bit_cnt[2]           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.644      ;
; 0.479 ; reset_n     ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.833      ;
; 0.479 ; bit_cnt[9]  ; rx_buf[23]           ; sclk         ; sclk        ; -0.500       ; 0.581      ; 0.704      ;
; 0.490 ; bit_cnt[3]  ; bit_cnt[4]           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.671      ;
; 0.501 ; bit_cnt[17] ; bit_cnt[18]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.682      ;
; 0.501 ; bit_cnt[8]  ; bit_cnt[9]           ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.682      ;
; 0.501 ; reset_n     ; trdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.578      ; 2.753      ;
; 0.502 ; bit_cnt[30] ; bit_cnt[31]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.683      ;
; 0.503 ; bit_cnt[11] ; bit_cnt[12]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.684      ;
; 0.503 ; bit_cnt[23] ; bit_cnt[24]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.684      ;
; 0.509 ; bit_cnt[10] ; bit_cnt[11]          ; sclk         ; sclk        ; 0.000        ; 0.037      ; 0.690      ;
; 0.524 ; bit_cnt[15] ; bit_cnt[16]          ; sclk         ; sclk        ; 0.000        ; 0.249      ; 0.917      ;
; 0.531 ; wr_add      ; rx_buf[23]           ; sclk         ; sclk        ; 0.000        ; 0.429      ; 1.104      ;
; 0.532 ; wr_add      ; rx_buf[16]           ; sclk         ; sclk        ; 0.000        ; 0.429      ; 1.105      ;
; 0.532 ; wr_add      ; rx_buf[13]           ; sclk         ; sclk        ; 0.000        ; 0.429      ; 1.105      ;
; 0.532 ; wr_add      ; rx_buf[2]            ; sclk         ; sclk        ; 0.000        ; 0.429      ; 1.105      ;
; 0.539 ; wr_add      ; rx_buf[9]            ; sclk         ; sclk        ; 0.000        ; 0.451      ; 1.134      ;
; 0.541 ; wr_add      ; rx_buf[11]           ; sclk         ; sclk        ; 0.000        ; 0.451      ; 1.136      ;
; 0.541 ; wr_add      ; rx_buf[10]           ; sclk         ; sclk        ; 0.000        ; 0.451      ; 1.136      ;
; 0.544 ; wr_add      ; rx_buf[12]           ; sclk         ; sclk        ; 0.000        ; 0.451      ; 1.139      ;
; 0.544 ; wr_add      ; rx_buf[8]            ; sclk         ; sclk        ; 0.000        ; 0.451      ; 1.139      ;
; 0.546 ; wr_add      ; rx_buf[18]           ; sclk         ; sclk        ; 0.000        ; 0.429      ; 1.119      ;
; 0.546 ; wr_add      ; rx_buf[17]           ; sclk         ; sclk        ; 0.000        ; 0.429      ; 1.119      ;
; 0.546 ; wr_add      ; rx_buf[0]            ; sclk         ; sclk        ; 0.000        ; 0.429      ; 1.119      ;
; 0.555 ; wr_add      ; rx_buf[7]            ; sclk         ; sclk        ; 0.000        ; 0.451      ; 1.150      ;
; 0.556 ; reset_n     ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.927      ; 2.657      ;
; 0.559 ; reset_n     ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.927      ; 2.660      ;
; 0.590 ; rx_req      ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.344      ; 3.108      ;
; 0.597 ; bit_cnt[21] ; rx_buf[11]           ; sclk         ; sclk        ; -0.500       ; 0.603      ; 0.844      ;
; 0.599 ; bit_cnt[23] ; rx_buf[9]            ; sclk         ; sclk        ; -0.500       ; 0.603      ; 0.846      ;
; 0.610 ; bit_cnt[20] ; rx_buf[12]           ; sclk         ; sclk        ; -0.500       ; 0.603      ; 0.857      ;
; 0.611 ; reset_n     ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.344      ; 2.629      ;
; 0.614 ; bit_cnt[21] ; bit_cnt[22]          ; sclk         ; sclk        ; 0.000        ; 0.310      ; 1.068      ;
; 0.642 ; bit_cnt[13] ; bit_cnt[14]          ; sclk         ; sclk        ; 0.000        ; 0.286      ; 1.072      ;
; 0.648 ; bit_cnt[25] ; rx_buf[7]            ; sclk         ; sclk        ; -0.500       ; 0.603      ; 0.895      ;
; 0.656 ; bit_cnt[24] ; rx_buf[8]            ; sclk         ; sclk        ; -0.500       ; 0.603      ; 0.903      ;
; 0.694 ; bit_cnt[16] ; rx_buf[16]           ; sclk         ; sclk        ; -0.500       ; 0.210      ; 0.548      ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'sclk'                                                                           ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.996 ; reset_n   ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.857      ; 3.338      ;
; -0.996 ; reset_n   ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.857      ; 3.338      ;
; -0.757 ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.377      ; 3.619      ;
; -0.757 ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.377      ; 3.619      ;
; -0.757 ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.377      ; 3.619      ;
; -0.757 ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.377      ; 3.619      ;
; -0.755 ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.100      ; 3.340      ;
; -0.755 ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.100      ; 3.340      ;
; -0.755 ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.100      ; 3.340      ;
; -0.755 ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.100      ; 3.340      ;
; -0.755 ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.100      ; 3.340      ;
; -0.755 ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.100      ; 3.340      ;
; -0.752 ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.322      ; 3.559      ;
; -0.752 ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.322      ; 3.559      ;
; -0.740 ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 3.538      ;
; -0.740 ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.313      ; 3.538      ;
; -0.702 ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.099      ; 3.286      ;
; -0.702 ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.099      ; 3.286      ;
; -0.644 ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.166      ; 3.295      ;
; -0.644 ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.166      ; 3.295      ;
; -0.644 ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.166      ; 3.295      ;
; -0.644 ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 2.166      ; 3.295      ;
; -0.644 ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.166      ; 3.295      ;
; -0.644 ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.500        ; 2.166      ; 3.295      ;
; -0.596 ; reset_n   ; bit_cnt[8]           ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.596 ; reset_n   ; bit_cnt[9]           ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.596 ; reset_n   ; bit_cnt[13]          ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.596 ; reset_n   ; bit_cnt[20]          ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.596 ; reset_n   ; bit_cnt[21]          ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.596 ; reset_n   ; bit_cnt[23]          ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.596 ; reset_n   ; bit_cnt[24]          ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.596 ; reset_n   ; bit_cnt[25]          ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.596 ; reset_n   ; bit_cnt[27]          ; reset_n      ; sclk        ; 0.500        ; 1.866      ; 2.947      ;
; -0.548 ; reset_n   ; bit_cnt[10]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[11]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[12]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[14]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[15]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[17]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[18]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[19]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[28]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[29]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[30]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[31]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.548 ; reset_n   ; bit_cnt[32]          ; reset_n      ; sclk        ; 0.500        ; 2.073      ; 3.106      ;
; -0.475 ; reset_n   ; bit_cnt[22]          ; reset_n      ; sclk        ; 0.500        ; 2.109      ; 3.069      ;
; -0.418 ; reset_n   ; bit_cnt[16]          ; reset_n      ; sclk        ; 0.500        ; 2.237      ; 3.140      ;
; -0.391 ; reset_n   ; bit_cnt[1]           ; reset_n      ; sclk        ; 0.500        ; 2.054      ; 2.930      ;
; -0.391 ; reset_n   ; bit_cnt[2]           ; reset_n      ; sclk        ; 0.500        ; 2.054      ; 2.930      ;
; -0.391 ; reset_n   ; bit_cnt[3]           ; reset_n      ; sclk        ; 0.500        ; 2.054      ; 2.930      ;
; -0.391 ; reset_n   ; bit_cnt[4]           ; reset_n      ; sclk        ; 0.500        ; 2.054      ; 2.930      ;
; -0.391 ; reset_n   ; bit_cnt[5]           ; reset_n      ; sclk        ; 0.500        ; 2.054      ; 2.930      ;
; -0.391 ; reset_n   ; bit_cnt[6]           ; reset_n      ; sclk        ; 0.500        ; 2.054      ; 2.930      ;
; -0.391 ; reset_n   ; bit_cnt[7]           ; reset_n      ; sclk        ; 0.500        ; 2.054      ; 2.930      ;
; -0.362 ; reset_n   ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.857      ; 3.204      ;
; -0.362 ; reset_n   ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.857      ; 3.204      ;
; -0.322 ; reset_n   ; miso~en              ; reset_n      ; sclk        ; 0.500        ; 2.123      ; 2.930      ;
; -0.269 ; reset_n   ; bit_cnt[26]          ; reset_n      ; sclk        ; 0.500        ; 2.318      ; 3.072      ;
; -0.266 ; rx_req    ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 0.500        ; 2.265      ; 3.016      ;
; -0.111 ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.100      ; 3.196      ;
; -0.111 ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.100      ; 3.196      ;
; -0.111 ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.100      ; 3.196      ;
; -0.111 ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.100      ; 3.196      ;
; -0.111 ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.100      ; 3.196      ;
; -0.111 ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.100      ; 3.196      ;
; -0.108 ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.406      ;
; -0.108 ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.313      ; 3.406      ;
; -0.103 ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.322      ; 3.410      ;
; -0.103 ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.322      ; 3.410      ;
; -0.102 ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.377      ; 3.464      ;
; -0.102 ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.377      ; 3.464      ;
; -0.102 ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.377      ; 3.464      ;
; -0.102 ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.377      ; 3.464      ;
; -0.059 ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.099      ; 3.143      ;
; -0.059 ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.099      ; 3.143      ;
; -0.004 ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.166      ; 3.155      ;
; -0.004 ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.166      ; 3.155      ;
; -0.004 ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.166      ; 3.155      ;
; -0.004 ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 2.166      ; 3.155      ;
; -0.004 ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.166      ; 3.155      ;
; -0.004 ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 1.000        ; 2.166      ; 3.155      ;
; 0.012  ; reset_n   ; trdy~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.489      ; 2.962      ;
; 0.023  ; reset_n   ; rx_buf[15]           ; reset_n      ; sclk        ; 0.500        ; 2.214      ; 2.676      ;
; 0.040  ; reset_n   ; bit_cnt[8]           ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.040  ; reset_n   ; bit_cnt[9]           ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.040  ; reset_n   ; bit_cnt[13]          ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.040  ; reset_n   ; bit_cnt[20]          ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.040  ; reset_n   ; bit_cnt[21]          ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.040  ; reset_n   ; bit_cnt[23]          ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.040  ; reset_n   ; bit_cnt[24]          ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.040  ; reset_n   ; bit_cnt[25]          ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.040  ; reset_n   ; bit_cnt[27]          ; reset_n      ; sclk        ; 1.000        ; 1.866      ; 2.811      ;
; 0.045  ; reset_n   ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; 0.500        ; 2.265      ; 2.705      ;
; 0.055  ; rx_req    ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 1.000        ; 2.265      ; 3.195      ;
; 0.080  ; reset_n   ; rx_buf[7]            ; reset_n      ; sclk        ; 0.500        ; 2.396      ; 2.801      ;
; 0.080  ; reset_n   ; rx_buf[8]            ; reset_n      ; sclk        ; 0.500        ; 2.396      ; 2.801      ;
; 0.080  ; reset_n   ; rx_buf[9]            ; reset_n      ; sclk        ; 0.500        ; 2.396      ; 2.801      ;
; 0.080  ; reset_n   ; rx_buf[10]           ; reset_n      ; sclk        ; 0.500        ; 2.396      ; 2.801      ;
; 0.080  ; reset_n   ; rx_buf[11]           ; reset_n      ; sclk        ; 0.500        ; 2.396      ; 2.801      ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'rx_req'                                                                      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.046 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.515      ; 3.199      ;
; 0.088  ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.512      ; 3.203      ;
; 0.090  ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.513      ; 3.201      ;
; 0.144  ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.505      ; 3.040      ;
; 0.173  ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.499      ; 3.020      ;
; 0.189  ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.515      ; 3.464      ;
; 0.206  ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.512      ; 3.090      ;
; 0.207  ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.511      ; 3.086      ;
; 0.214  ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.515      ; 3.085      ;
; 0.223  ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.513      ; 3.204      ;
; 0.231  ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.501      ; 3.185      ;
; 0.232  ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.501      ; 3.185      ;
; 0.234  ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.499      ; 3.181      ;
; 0.264  ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.505      ; 3.042      ;
; 0.266  ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.501      ; 3.151      ;
; 0.270  ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.507      ; 3.037      ;
; 0.270  ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.500      ; 3.024      ;
; 0.276  ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.500      ; 3.022      ;
; 0.278  ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.501      ; 3.023      ;
; 0.320  ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.499      ; 3.095      ;
; 0.321  ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 0.500        ; 3.500      ; 3.093      ;
; 0.321  ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.512      ; 3.470      ;
; 0.324  ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.513      ; 3.467      ;
; 0.382  ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.507      ; 3.040      ;
; 0.382  ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.507      ; 3.041      ;
; 0.393  ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.466      ; 2.989      ;
; 0.402  ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.505      ; 3.282      ;
; 0.416  ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 0.500        ; 3.504      ; 3.003      ;
; 0.416  ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.499      ; 3.277      ;
; 0.440  ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.511      ; 3.353      ;
; 0.443  ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.512      ; 3.353      ;
; 0.452  ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.515      ; 3.347      ;
; 0.483  ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.513      ; 3.444      ;
; 0.496  ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.501      ; 3.421      ;
; 0.496  ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.501      ; 3.420      ;
; 0.501  ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.499      ; 3.414      ;
; 0.510  ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.500      ; 3.288      ;
; 0.511  ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.501      ; 3.406      ;
; 0.513  ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.501      ; 3.288      ;
; 0.514  ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.500      ; 3.280      ;
; 0.521  ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.505      ; 3.285      ;
; 0.528  ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.507      ; 3.279      ;
; 0.561  ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 1.000        ; 3.500      ; 3.353      ;
; 0.562  ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.499      ; 3.353      ;
; 0.591  ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.507      ; 3.331      ;
; 0.592  ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.507      ; 3.331      ;
; 0.600  ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.466      ; 3.282      ;
; 0.630  ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 1.000        ; 3.504      ; 3.289      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'reset_n'                                                                ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.202 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 0.500        ; 3.595      ; 3.185      ;
; 0.349 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 0.500        ; 3.622      ; 3.078      ;
; 0.356 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 0.500        ; 3.623      ; 3.075      ;
; 0.399 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 0.500        ; 3.639      ; 3.041      ;
; 0.401 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 0.500        ; 3.642      ; 3.045      ;
; 0.402 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 0.500        ; 3.642      ; 3.044      ;
; 0.408 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 0.500        ; 3.611      ; 3.002      ;
; 0.408 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 0.500        ; 3.615      ; 3.003      ;
; 0.411 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 0.500        ; 3.641      ; 3.039      ;
; 0.412 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 0.500        ; 3.624      ; 3.024      ;
; 0.422 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 0.500        ; 3.625      ; 3.023      ;
; 0.437 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 0.500        ; 3.624      ; 3.000      ;
; 0.453 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 0.500        ; 3.605      ; 2.941      ;
; 0.463 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 0.500        ; 3.618      ; 2.970      ;
; 0.468 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 1.000        ; 3.595      ; 3.419      ;
; 0.532 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 0.500        ; 3.613      ; 3.003      ;
; 0.545 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 0.500        ; 3.615      ; 3.006      ;
; 0.557 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 0.500        ; 3.617      ; 2.985      ;
; 0.565 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 0.500        ; 3.616      ; 2.986      ;
; 0.574 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 0.500        ; 3.626      ; 2.987      ;
; 0.579 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 0.500        ; 3.605      ; 2.950      ;
; 0.590 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 0.500        ; 3.640      ; 2.984      ;
; 0.592 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 1.000        ; 3.615      ; 3.319      ;
; 0.595 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 0.500        ; 3.607      ; 2.947      ;
; 0.604 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 1.000        ; 3.622      ; 3.323      ;
; 0.609 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 1.000        ; 3.623      ; 3.322      ;
; 0.616 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 1.000        ; 3.605      ; 3.278      ;
; 0.627 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 1.000        ; 3.639      ; 3.313      ;
; 0.628 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 0.500        ; 3.618      ; 2.914      ;
; 0.629 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 1.000        ; 3.642      ; 3.317      ;
; 0.629 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 1.000        ; 3.642      ; 3.317      ;
; 0.640 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 1.000        ; 3.641      ; 3.310      ;
; 0.647 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 1.000        ; 3.611      ; 3.263      ;
; 0.651 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 1.000        ; 3.624      ; 3.286      ;
; 0.655 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 1.000        ; 3.624      ; 3.281      ;
; 0.665 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 1.000        ; 3.625      ; 3.280      ;
; 0.686 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 0.500        ; 3.729      ; 2.972      ;
; 0.704 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 1.000        ; 3.618      ; 3.229      ;
; 0.741 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 1.000        ; 3.613      ; 3.294      ;
; 0.747 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 1.000        ; 3.617      ; 3.295      ;
; 0.754 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 1.000        ; 3.616      ; 3.297      ;
; 0.756 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 1.000        ; 3.615      ; 3.295      ;
; 0.771 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 1.000        ; 3.605      ; 3.258      ;
; 0.783 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 1.000        ; 3.626      ; 3.278      ;
; 0.786 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 1.000        ; 3.607      ; 3.256      ;
; 0.818 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 1.000        ; 3.640      ; 3.256      ;
; 0.837 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 1.000        ; 3.618      ; 3.205      ;
; 0.858 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 1.000        ; 3.729      ; 3.300      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'reset_n'                                                                  ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.706 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 0.000        ; 3.855      ; 3.149      ;
; -0.666 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 0.000        ; 3.737      ; 3.071      ;
; -0.644 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 0.000        ; 3.731      ; 3.087      ;
; -0.637 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 0.000        ; 3.761      ; 3.124      ;
; -0.622 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 0.000        ; 3.723      ; 3.101      ;
; -0.609 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 0.000        ; 3.737      ; 3.128      ;
; -0.606 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 0.000        ; 3.726      ; 3.120      ;
; -0.603 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 0.000        ; 3.724      ; 3.121      ;
; -0.600 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 0.000        ; 3.745      ; 3.145      ;
; -0.594 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 0.000        ; 3.734      ; 3.140      ;
; -0.590 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 0.000        ; 3.743      ; 3.153      ;
; -0.575 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 0.000        ; 3.737      ; 3.162      ;
; -0.574 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 0.000        ; 3.735      ; 3.161      ;
; -0.572 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 0.000        ; 3.733      ; 3.161      ;
; -0.571 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 0.000        ; 3.735      ; 3.164      ;
; -0.567 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 0.000        ; 3.744      ; 3.177      ;
; -0.566 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 0.000        ; 3.744      ; 3.178      ;
; -0.556 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 0.000        ; 3.761      ; 3.205      ;
; -0.551 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 0.000        ; 3.759      ; 3.208      ;
; -0.550 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 0.000        ; 3.763      ; 3.213      ;
; -0.550 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 0.000        ; 3.762      ; 3.212      ;
; -0.531 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; -0.500       ; 3.855      ; 2.844      ;
; -0.526 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 0.000        ; 3.743      ; 3.217      ;
; -0.523 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 0.000        ; 3.742      ; 3.219      ;
; -0.485 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; -0.500       ; 3.737      ; 2.772      ;
; -0.442 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; -0.500       ; 3.726      ; 2.804      ;
; -0.438 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; -0.500       ; 3.761      ; 2.843      ;
; -0.437 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; -0.500       ; 3.723      ; 2.806      ;
; -0.437 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; -0.500       ; 3.724      ; 2.807      ;
; -0.433 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 0.000        ; 3.714      ; 3.281      ;
; -0.419 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; -0.500       ; 3.745      ; 2.846      ;
; -0.414 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; -0.500       ; 3.737      ; 2.843      ;
; -0.410 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; -0.500       ; 3.735      ; 2.845      ;
; -0.405 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; -0.500       ; 3.743      ; 2.858      ;
; -0.392 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; -0.500       ; 3.735      ; 2.863      ;
; -0.392 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; -0.500       ; 3.733      ; 2.861      ;
; -0.389 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; -0.500       ; 3.734      ; 2.865      ;
; -0.386 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; -0.500       ; 3.731      ; 2.865      ;
; -0.384 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; -0.500       ; 3.737      ; 2.873      ;
; -0.342 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; -0.500       ; 3.761      ; 2.939      ;
; -0.340 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; -0.500       ; 3.744      ; 2.924      ;
; -0.339 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; -0.500       ; 3.763      ; 2.944      ;
; -0.339 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; -0.500       ; 3.744      ; 2.925      ;
; -0.338 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; -0.500       ; 3.759      ; 2.941      ;
; -0.338 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; -0.500       ; 3.762      ; 2.944      ;
; -0.289 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; -0.500       ; 3.743      ; 2.974      ;
; -0.286 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; -0.500       ; 3.742      ; 2.976      ;
; -0.199 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; -0.500       ; 3.714      ; 3.035      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'rx_req'                                                                       ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.501 ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.617      ; 3.156      ;
; -0.501 ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.629      ; 3.168      ;
; -0.493 ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.626      ; 3.173      ;
; -0.491 ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.624      ; 3.173      ;
; -0.484 ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.620      ; 3.176      ;
; -0.479 ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.618      ; 3.179      ;
; -0.478 ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.612      ; 3.174      ;
; -0.476 ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.618      ; 3.182      ;
; -0.476 ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.613      ; 3.177      ;
; -0.473 ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.577      ; 3.144      ;
; -0.470 ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.614      ; 3.184      ;
; -0.469 ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.620      ; 3.191      ;
; -0.468 ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.613      ; 3.185      ;
; -0.468 ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.620      ; 3.192      ;
; -0.435 ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.613      ; 3.218      ;
; -0.434 ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.612      ; 3.218      ;
; -0.391 ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.614      ; 3.263      ;
; -0.389 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.629      ; 3.280      ;
; -0.384 ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.627      ; 3.283      ;
; -0.379 ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.625      ; 3.286      ;
; -0.375 ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.611      ; 3.276      ;
; -0.372 ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 0.000        ; 3.614      ; 3.282      ;
; -0.372 ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.614      ; 3.282      ;
; -0.362 ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 0.000        ; 3.627      ; 3.305      ;
; -0.296 ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.617      ; 2.861      ;
; -0.272 ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.577      ; 2.845      ;
; -0.266 ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.620      ; 2.894      ;
; -0.266 ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.620      ; 2.894      ;
; -0.231 ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.613      ; 2.922      ;
; -0.231 ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.612      ; 2.921      ;
; -0.230 ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.614      ; 2.924      ;
; -0.229 ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.613      ; 2.924      ;
; -0.225 ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.629      ; 2.944      ;
; -0.223 ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.620      ; 2.937      ;
; -0.219 ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.618      ; 2.939      ;
; -0.219 ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.624      ; 2.945      ;
; -0.217 ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.626      ; 2.949      ;
; -0.216 ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.618      ; 2.942      ;
; -0.205 ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.613      ; 2.948      ;
; -0.203 ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.612      ; 2.949      ;
; -0.154 ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.614      ; 3.000      ;
; -0.119 ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.611      ; 3.032      ;
; -0.119 ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.614      ; 3.035      ;
; -0.118 ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.614      ; 3.036      ;
; -0.116 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.629      ; 3.053      ;
; -0.114 ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; -0.500       ; 3.627      ; 3.053      ;
; -0.112 ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.627      ; 3.055      ;
; -0.108 ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; -0.500       ; 3.625      ; 3.057      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'sclk'                                                                           ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.072 ; reset_n   ; rx_buf[1]            ; reset_n      ; sclk        ; 0.000        ; 2.381      ; 2.627      ;
; 0.072 ; reset_n   ; rx_buf[3]            ; reset_n      ; sclk        ; 0.000        ; 2.381      ; 2.627      ;
; 0.072 ; reset_n   ; rx_buf[4]            ; reset_n      ; sclk        ; 0.000        ; 2.381      ; 2.627      ;
; 0.072 ; reset_n   ; rx_buf[14]           ; reset_n      ; sclk        ; 0.000        ; 2.381      ; 2.627      ;
; 0.072 ; reset_n   ; rx_buf[22]           ; reset_n      ; sclk        ; 0.000        ; 2.381      ; 2.627      ;
; 0.092 ; reset_n   ; rx_buf[7]            ; reset_n      ; sclk        ; 0.000        ; 2.481      ; 2.747      ;
; 0.092 ; reset_n   ; rx_buf[8]            ; reset_n      ; sclk        ; 0.000        ; 2.481      ; 2.747      ;
; 0.092 ; reset_n   ; rx_buf[9]            ; reset_n      ; sclk        ; 0.000        ; 2.481      ; 2.747      ;
; 0.092 ; reset_n   ; rx_buf[10]           ; reset_n      ; sclk        ; 0.000        ; 2.481      ; 2.747      ;
; 0.092 ; reset_n   ; rx_buf[11]           ; reset_n      ; sclk        ; 0.000        ; 2.481      ; 2.747      ;
; 0.092 ; reset_n   ; rx_buf[12]           ; reset_n      ; sclk        ; 0.000        ; 2.481      ; 2.747      ;
; 0.118 ; reset_n   ; rx_buf[5]            ; reset_n      ; sclk        ; 0.000        ; 2.355      ; 2.647      ;
; 0.118 ; reset_n   ; rx_buf[6]            ; reset_n      ; sclk        ; 0.000        ; 2.355      ; 2.647      ;
; 0.118 ; reset_n   ; rx_buf[19]           ; reset_n      ; sclk        ; 0.000        ; 2.355      ; 2.647      ;
; 0.118 ; reset_n   ; rx_buf[20]           ; reset_n      ; sclk        ; 0.000        ; 2.355      ; 2.647      ;
; 0.118 ; reset_n   ; rx_buf[21]           ; reset_n      ; sclk        ; 0.000        ; 2.355      ; 2.647      ;
; 0.173 ; reset_n   ; roe~reg0_emulated    ; reset_n      ; sclk        ; 0.000        ; 2.344      ; 2.691      ;
; 0.189 ; reset_n   ; rx_buf[0]            ; reset_n      ; sclk        ; 0.000        ; 2.447      ; 2.810      ;
; 0.189 ; reset_n   ; rx_buf[2]            ; reset_n      ; sclk        ; 0.000        ; 2.447      ; 2.810      ;
; 0.189 ; reset_n   ; rx_buf[13]           ; reset_n      ; sclk        ; 0.000        ; 2.447      ; 2.810      ;
; 0.189 ; reset_n   ; rx_buf[16]           ; reset_n      ; sclk        ; 0.000        ; 2.447      ; 2.810      ;
; 0.189 ; reset_n   ; rx_buf[17]           ; reset_n      ; sclk        ; 0.000        ; 2.447      ; 2.810      ;
; 0.189 ; reset_n   ; rx_buf[18]           ; reset_n      ; sclk        ; 0.000        ; 2.447      ; 2.810      ;
; 0.189 ; reset_n   ; rx_buf[23]           ; reset_n      ; sclk        ; 0.000        ; 2.447      ; 2.810      ;
; 0.202 ; reset_n   ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.344      ; 2.720      ;
; 0.210 ; reset_n   ; rx_buf[15]           ; reset_n      ; sclk        ; 0.000        ; 2.291      ; 2.675      ;
; 0.219 ; reset_n   ; bit_cnt[26]          ; reset_n      ; sclk        ; 0.000        ; 2.407      ; 2.800      ;
; 0.264 ; reset_n   ; trdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 2.578      ; 3.016      ;
; 0.300 ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.722      ;
; 0.300 ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.722      ;
; 0.300 ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.722      ;
; 0.300 ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.722      ;
; 0.300 ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.722      ;
; 0.300 ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.248      ; 2.722      ;
; 0.311 ; reset_n   ; miso~en              ; reset_n      ; sclk        ; 0.000        ; 2.203      ; 2.688      ;
; 0.361 ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.179      ; 2.714      ;
; 0.361 ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.179      ; 2.714      ;
; 0.377 ; reset_n   ; bit_cnt[16]          ; reset_n      ; sclk        ; 0.000        ; 2.322      ; 2.873      ;
; 0.381 ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.401      ; 2.956      ;
; 0.381 ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.401      ; 2.956      ;
; 0.382 ; reset_n   ; bit_cnt[1]           ; reset_n      ; sclk        ; 0.000        ; 2.132      ; 2.688      ;
; 0.382 ; reset_n   ; bit_cnt[2]           ; reset_n      ; sclk        ; 0.000        ; 2.132      ; 2.688      ;
; 0.382 ; reset_n   ; bit_cnt[3]           ; reset_n      ; sclk        ; 0.000        ; 2.132      ; 2.688      ;
; 0.382 ; reset_n   ; bit_cnt[4]           ; reset_n      ; sclk        ; 0.000        ; 2.132      ; 2.688      ;
; 0.382 ; reset_n   ; bit_cnt[5]           ; reset_n      ; sclk        ; 0.000        ; 2.132      ; 2.688      ;
; 0.382 ; reset_n   ; bit_cnt[6]           ; reset_n      ; sclk        ; 0.000        ; 2.132      ; 2.688      ;
; 0.382 ; reset_n   ; bit_cnt[7]           ; reset_n      ; sclk        ; 0.000        ; 2.132      ; 2.688      ;
; 0.391 ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.411      ; 2.976      ;
; 0.391 ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.411      ; 2.976      ;
; 0.392 ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.468      ; 3.034      ;
; 0.392 ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.468      ; 3.034      ;
; 0.392 ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.468      ; 3.034      ;
; 0.392 ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.468      ; 3.034      ;
; 0.412 ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.766      ;
; 0.412 ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.766      ;
; 0.412 ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.766      ;
; 0.412 ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.766      ;
; 0.412 ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.766      ;
; 0.412 ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.000        ; 2.180      ; 2.766      ;
; 0.448 ; reset_n   ; bit_cnt[22]          ; reset_n      ; sclk        ; 0.000        ; 2.189      ; 2.811      ;
; 0.466 ; reset_n   ; rx_buf[1]            ; reset_n      ; sclk        ; -0.500       ; 2.381      ; 2.521      ;
; 0.466 ; reset_n   ; rx_buf[3]            ; reset_n      ; sclk        ; -0.500       ; 2.381      ; 2.521      ;
; 0.466 ; reset_n   ; rx_buf[4]            ; reset_n      ; sclk        ; -0.500       ; 2.381      ; 2.521      ;
; 0.466 ; reset_n   ; rx_buf[14]           ; reset_n      ; sclk        ; -0.500       ; 2.381      ; 2.521      ;
; 0.466 ; reset_n   ; rx_buf[22]           ; reset_n      ; sclk        ; -0.500       ; 2.381      ; 2.521      ;
; 0.473 ; reset_n   ; rx_buf[5]            ; reset_n      ; sclk        ; -0.500       ; 2.355      ; 2.502      ;
; 0.473 ; reset_n   ; rx_buf[6]            ; reset_n      ; sclk        ; -0.500       ; 2.355      ; 2.502      ;
; 0.473 ; reset_n   ; rx_buf[19]           ; reset_n      ; sclk        ; -0.500       ; 2.355      ; 2.502      ;
; 0.473 ; reset_n   ; rx_buf[20]           ; reset_n      ; sclk        ; -0.500       ; 2.355      ; 2.502      ;
; 0.473 ; reset_n   ; rx_buf[21]           ; reset_n      ; sclk        ; -0.500       ; 2.355      ; 2.502      ;
; 0.505 ; reset_n   ; rx_buf[0]            ; reset_n      ; sclk        ; -0.500       ; 2.447      ; 2.626      ;
; 0.505 ; reset_n   ; rx_buf[2]            ; reset_n      ; sclk        ; -0.500       ; 2.447      ; 2.626      ;
; 0.505 ; reset_n   ; rx_buf[13]           ; reset_n      ; sclk        ; -0.500       ; 2.447      ; 2.626      ;
; 0.505 ; reset_n   ; rx_buf[16]           ; reset_n      ; sclk        ; -0.500       ; 2.447      ; 2.626      ;
; 0.505 ; reset_n   ; rx_buf[17]           ; reset_n      ; sclk        ; -0.500       ; 2.447      ; 2.626      ;
; 0.505 ; reset_n   ; rx_buf[18]           ; reset_n      ; sclk        ; -0.500       ; 2.447      ; 2.626      ;
; 0.505 ; reset_n   ; rx_buf[23]           ; reset_n      ; sclk        ; -0.500       ; 2.447      ; 2.626      ;
; 0.515 ; reset_n   ; rx_buf[7]            ; reset_n      ; sclk        ; -0.500       ; 2.481      ; 2.670      ;
; 0.515 ; reset_n   ; rx_buf[8]            ; reset_n      ; sclk        ; -0.500       ; 2.481      ; 2.670      ;
; 0.515 ; reset_n   ; rx_buf[9]            ; reset_n      ; sclk        ; -0.500       ; 2.481      ; 2.670      ;
; 0.515 ; reset_n   ; rx_buf[10]           ; reset_n      ; sclk        ; -0.500       ; 2.481      ; 2.670      ;
; 0.515 ; reset_n   ; rx_buf[11]           ; reset_n      ; sclk        ; -0.500       ; 2.481      ; 2.670      ;
; 0.515 ; reset_n   ; rx_buf[12]           ; reset_n      ; sclk        ; -0.500       ; 2.481      ; 2.670      ;
; 0.520 ; reset_n   ; bit_cnt[10]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[11]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[12]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[14]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[15]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[17]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[18]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[19]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[28]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[29]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[30]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[31]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.520 ; reset_n   ; bit_cnt[32]          ; reset_n      ; sclk        ; 0.000        ; 2.152      ; 2.846      ;
; 0.550 ; reset_n   ; roe~reg0_emulated    ; reset_n      ; sclk        ; -0.500       ; 2.344      ; 2.568      ;
; 0.569 ; rx_req    ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 2.344      ; 3.087      ;
; 0.585 ; reset_n   ; rx_buf[15]           ; reset_n      ; sclk        ; -0.500       ; 2.291      ; 2.550      ;
; 0.590 ; reset_n   ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 2.344      ; 2.608      ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add               ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[14]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]            ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[22]           ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]            ;
; 0.143  ; 0.359        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]            ;
; 0.154  ; 0.370        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[15]           ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; roe~reg0_emulated    ;
; 0.158  ; 0.374        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rrdy~reg0_emulated   ;
; 0.160  ; 0.376        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated   ;
; 0.161  ; 0.377        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; wr_add               ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]            ;
; 0.163  ; 0.379        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[13]           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                       ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o               ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~106|datac           ;
; 0.361  ; 0.361        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123|datac           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[22]~6|datad            ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~101|datad           ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~91|datad            ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~86|datad            ;
; 0.362  ; 0.362        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[9]~71|datad            ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123|combout         ;
; 0.363  ; 0.363        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~106                 ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~116|datad           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[18]~26|datad           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[19]~21|datad           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~111|datad           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[20]~16|datad           ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~96|datad            ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[16]~36|datad           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[21]~11|datad           ;
; 0.365  ; 0.365        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[23]~1|datad            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[15]~41|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[13]~51|datad           ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[17]~31|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[10]~66|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[11]~61|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[12]~56|datad           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[14]~46|datad           ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~81|datad            ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[8]~76|datad            ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|inclk[0] ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|outclk   ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[22]~6                  ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~101                 ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~91                  ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~86                  ;
; 0.384  ; 0.384        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[9]~71                  ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~116                 ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[18]~26                 ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[19]~21                 ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~111                 ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[20]~16                 ;
; 0.386  ; 0.386        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~96                  ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[16]~36                 ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[21]~11                 ;
; 0.387  ; 0.387        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[23]~1                  ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[15]~41                 ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[13]~51                 ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[17]~31                 ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[10]~66                 ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[11]~61                 ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[12]~56                 ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[14]~46                 ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~81                  ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[8]~76                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i               ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[10]~66                 ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~81                  ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[8]~76                  ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[11]~61                 ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[12]~56                 ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[13]~51                 ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[14]~46                 ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[17]~31                 ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[15]~41                 ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[16]~36                 ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[21]~11                 ;
; 0.610  ; 0.610        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[23]~1                  ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~116                 ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[18]~26                 ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[19]~21                 ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[20]~16                 ;
; 0.611  ; 0.611        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~96                  ;
; 0.612  ; 0.612        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~111                 ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[22]~6                  ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~101                 ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~91                  ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~86                  ;
; 0.614  ; 0.614        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[9]~71                  ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|inclk[0] ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|outclk   ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[10]~66|datad           ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~81|datad            ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[8]~76|datad            ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[11]~61|datad           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[12]~56|datad           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[13]~51|datad           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[14]~46|datad           ;
; 0.630  ; 0.630        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[17]~31|datad           ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[15]~41|datad           ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[16]~36|datad           ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[21]~11|datad           ;
; 0.634  ; 0.634        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[23]~1|datad            ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~116|datad           ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[18]~26|datad           ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[19]~21|datad           ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[20]~16|datad           ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[4]~96|datad            ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123|combout         ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~111|datad           ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.368  ; 0.368        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[17]$latch|datad     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[10]$latch|datad     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[12]$latch|datad     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[13]$latch|datad     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[16]$latch|datad     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[18]$latch|datad     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[23]$latch|datad     ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.369  ; 0.369        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[9]$latch|datad      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[11]$latch|datad     ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[8]$latch|datad      ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[14]$latch|datad     ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[19]$latch|datad     ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[20]$latch|datad     ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[21]$latch|datad     ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[22]$latch|datad     ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.371  ; 0.371        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[15]$latch|datad     ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.382  ; 0.382        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.389  ; 0.389        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[17]$latch           ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[10]$latch           ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[12]$latch           ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[13]$latch           ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[16]$latch           ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[18]$latch           ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[23]$latch           ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[9]$latch            ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[11]$latch           ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.392  ; 0.392        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[8]$latch            ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[14]$latch           ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[19]$latch           ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[20]$latch           ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[21]$latch           ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[22]$latch           ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.393  ; 0.393        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.399  ; 0.399        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[15]$latch           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.597  ; 0.597        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[15]$latch           ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[14]$latch           ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[21]$latch           ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[22]$latch           ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.603  ; 0.603        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[19]$latch           ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[20]$latch           ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.604  ; 0.604        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[10]$latch           ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[11]$latch           ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[12]$latch           ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[8]$latch            ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[9]$latch            ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[13]$latch           ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[16]$latch           ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[17]$latch           ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[18]$latch           ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[23]$latch           ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.616  ; 0.616        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[15]$latch|datad     ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[14]$latch|datad     ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[21]$latch|datad     ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[22]$latch|datad     ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[19]$latch|datad     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[20]$latch|datad     ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.628  ; 0.628        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[10]$latch|datad     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[11]$latch|datad     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[12]$latch|datad     ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[8]$latch|datad      ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[9]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]   ; reset_n    ; 1.663 ; 2.024 ; Fall       ; reset_n         ;
;  tx_load_data[0]  ; reset_n    ; 1.023 ; 1.385 ; Fall       ; reset_n         ;
;  tx_load_data[1]  ; reset_n    ; 0.798 ; 1.131 ; Fall       ; reset_n         ;
;  tx_load_data[2]  ; reset_n    ; 0.863 ; 1.195 ; Fall       ; reset_n         ;
;  tx_load_data[3]  ; reset_n    ; 1.056 ; 1.349 ; Fall       ; reset_n         ;
;  tx_load_data[4]  ; reset_n    ; 0.405 ; 0.762 ; Fall       ; reset_n         ;
;  tx_load_data[5]  ; reset_n    ; 1.663 ; 2.024 ; Fall       ; reset_n         ;
;  tx_load_data[6]  ; reset_n    ; 1.493 ; 1.892 ; Fall       ; reset_n         ;
;  tx_load_data[7]  ; reset_n    ; 0.796 ; 1.137 ; Fall       ; reset_n         ;
;  tx_load_data[8]  ; reset_n    ; 0.498 ; 0.882 ; Fall       ; reset_n         ;
;  tx_load_data[9]  ; reset_n    ; 0.894 ; 1.247 ; Fall       ; reset_n         ;
;  tx_load_data[10] ; reset_n    ; 0.346 ; 0.702 ; Fall       ; reset_n         ;
;  tx_load_data[11] ; reset_n    ; 0.752 ; 1.114 ; Fall       ; reset_n         ;
;  tx_load_data[12] ; reset_n    ; 0.690 ; 1.084 ; Fall       ; reset_n         ;
;  tx_load_data[13] ; reset_n    ; 1.122 ; 1.538 ; Fall       ; reset_n         ;
;  tx_load_data[14] ; reset_n    ; 0.533 ; 0.876 ; Fall       ; reset_n         ;
;  tx_load_data[15] ; reset_n    ; 1.042 ; 1.399 ; Fall       ; reset_n         ;
;  tx_load_data[16] ; reset_n    ; 0.720 ; 1.073 ; Fall       ; reset_n         ;
;  tx_load_data[17] ; reset_n    ; 1.361 ; 1.756 ; Fall       ; reset_n         ;
;  tx_load_data[18] ; reset_n    ; 1.046 ; 1.355 ; Fall       ; reset_n         ;
;  tx_load_data[19] ; reset_n    ; 0.370 ; 0.737 ; Fall       ; reset_n         ;
;  tx_load_data[20] ; reset_n    ; 0.656 ; 0.997 ; Fall       ; reset_n         ;
;  tx_load_data[21] ; reset_n    ; 0.700 ; 1.047 ; Fall       ; reset_n         ;
;  tx_load_data[22] ; reset_n    ; 1.083 ; 1.416 ; Fall       ; reset_n         ;
;  tx_load_data[23] ; reset_n    ; 1.398 ; 1.796 ; Fall       ; reset_n         ;
; reset_n           ; sclk       ; 1.259 ; 1.387 ; Rise       ; sclk            ;
; rx_req            ; sclk       ; 1.248 ; 1.414 ; Rise       ; sclk            ;
; ss_n              ; sclk       ; 4.273 ; 4.580 ; Rise       ; sclk            ;
; st_load_en        ; sclk       ; 4.485 ; 4.849 ; Rise       ; sclk            ;
; st_load_roe       ; sclk       ; 2.918 ; 3.191 ; Rise       ; sclk            ;
; st_load_rrdy      ; sclk       ; 3.219 ; 3.599 ; Rise       ; sclk            ;
; st_load_trdy      ; sclk       ; 3.904 ; 4.223 ; Rise       ; sclk            ;
; tx_load_data[*]   ; sclk       ; 3.076 ; 3.476 ; Rise       ; sclk            ;
;  tx_load_data[0]  ; sclk       ; 2.406 ; 2.798 ; Rise       ; sclk            ;
;  tx_load_data[1]  ; sclk       ; 2.150 ; 2.535 ; Rise       ; sclk            ;
;  tx_load_data[2]  ; sclk       ; 2.194 ; 2.530 ; Rise       ; sclk            ;
;  tx_load_data[3]  ; sclk       ; 2.061 ; 2.415 ; Rise       ; sclk            ;
;  tx_load_data[4]  ; sclk       ; 1.918 ; 2.273 ; Rise       ; sclk            ;
;  tx_load_data[5]  ; sclk       ; 3.076 ; 3.476 ; Rise       ; sclk            ;
;  tx_load_data[6]  ; sclk       ; 2.690 ; 3.126 ; Rise       ; sclk            ;
;  tx_load_data[7]  ; sclk       ; 1.944 ; 2.280 ; Rise       ; sclk            ;
;  tx_load_data[8]  ; sclk       ; 1.717 ; 2.071 ; Rise       ; sclk            ;
;  tx_load_data[9]  ; sclk       ; 2.236 ; 2.597 ; Rise       ; sclk            ;
;  tx_load_data[10] ; sclk       ; 1.529 ; 1.889 ; Rise       ; sclk            ;
;  tx_load_data[11] ; sclk       ; 2.024 ; 2.348 ; Rise       ; sclk            ;
;  tx_load_data[12] ; sclk       ; 1.979 ; 2.388 ; Rise       ; sclk            ;
;  tx_load_data[13] ; sclk       ; 2.103 ; 2.559 ; Rise       ; sclk            ;
;  tx_load_data[14] ; sclk       ; 1.656 ; 2.013 ; Rise       ; sclk            ;
;  tx_load_data[15] ; sclk       ; 2.279 ; 2.641 ; Rise       ; sclk            ;
;  tx_load_data[16] ; sclk       ; 2.622 ; 2.972 ; Rise       ; sclk            ;
;  tx_load_data[17] ; sclk       ; 2.139 ; 2.550 ; Rise       ; sclk            ;
;  tx_load_data[18] ; sclk       ; 2.477 ; 2.850 ; Rise       ; sclk            ;
;  tx_load_data[19] ; sclk       ; 1.829 ; 2.249 ; Rise       ; sclk            ;
;  tx_load_data[20] ; sclk       ; 2.242 ; 2.606 ; Rise       ; sclk            ;
;  tx_load_data[21] ; sclk       ; 2.215 ; 2.579 ; Rise       ; sclk            ;
;  tx_load_data[22] ; sclk       ; 2.350 ; 2.723 ; Rise       ; sclk            ;
;  tx_load_data[23] ; sclk       ; 2.517 ; 2.925 ; Rise       ; sclk            ;
; tx_load_en        ; sclk       ; 3.262 ; 3.597 ; Rise       ; sclk            ;
; mosi              ; sclk       ; 3.112 ; 3.525 ; Fall       ; sclk            ;
; reset_n           ; sclk       ; 0.515 ; 0.647 ; Fall       ; sclk            ;
; rx_req            ; sclk       ; 0.846 ; 0.952 ; Fall       ; sclk            ;
; ss_n              ; sclk       ; 3.736 ; 4.106 ; Fall       ; sclk            ;
; st_load_en        ; sclk       ; 4.087 ; 4.462 ; Fall       ; sclk            ;
; st_load_roe       ; sclk       ; 2.614 ; 2.924 ; Fall       ; sclk            ;
; st_load_rrdy      ; sclk       ; 2.757 ; 3.197 ; Fall       ; sclk            ;
; st_load_trdy      ; sclk       ; 3.360 ; 3.749 ; Fall       ; sclk            ;
; tx_load_en        ; sclk       ; 2.718 ; 3.123 ; Fall       ; sclk            ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]   ; reset_n    ; 0.570  ; 0.223  ; Fall       ; reset_n         ;
;  tx_load_data[0]  ; reset_n    ; -0.100 ; -0.454 ; Fall       ; reset_n         ;
;  tx_load_data[1]  ; reset_n    ; 0.140  ; -0.179 ; Fall       ; reset_n         ;
;  tx_load_data[2]  ; reset_n    ; -0.015 ; -0.336 ; Fall       ; reset_n         ;
;  tx_load_data[3]  ; reset_n    ; -0.110 ; -0.389 ; Fall       ; reset_n         ;
;  tx_load_data[4]  ; reset_n    ; 0.513  ; 0.173  ; Fall       ; reset_n         ;
;  tx_load_data[5]  ; reset_n    ; -0.691 ; -1.035 ; Fall       ; reset_n         ;
;  tx_load_data[6]  ; reset_n    ; -0.532 ; -0.913 ; Fall       ; reset_n         ;
;  tx_load_data[7]  ; reset_n    ; 0.010  ; -0.321 ; Fall       ; reset_n         ;
;  tx_load_data[8]  ; reset_n    ; 0.286  ; -0.086 ; Fall       ; reset_n         ;
;  tx_load_data[9]  ; reset_n    ; -0.090 ; -0.434 ; Fall       ; reset_n         ;
;  tx_load_data[10] ; reset_n    ; 0.570  ; 0.223  ; Fall       ; reset_n         ;
;  tx_load_data[11] ; reset_n    ; 0.055  ; -0.299 ; Fall       ; reset_n         ;
;  tx_load_data[12] ; reset_n    ; 0.098  ; -0.286 ; Fall       ; reset_n         ;
;  tx_load_data[13] ; reset_n    ; -0.178 ; -0.584 ; Fall       ; reset_n         ;
;  tx_load_data[14] ; reset_n    ; 0.383  ; 0.048  ; Fall       ; reset_n         ;
;  tx_load_data[15] ; reset_n    ; -0.227 ; -0.576 ; Fall       ; reset_n         ;
;  tx_load_data[16] ; reset_n    ; 0.072  ; -0.273 ; Fall       ; reset_n         ;
;  tx_load_data[17] ; reset_n    ; -0.405 ; -0.791 ; Fall       ; reset_n         ;
;  tx_load_data[18] ; reset_n    ; -0.111 ; -0.404 ; Fall       ; reset_n         ;
;  tx_load_data[19] ; reset_n    ; 0.534  ; 0.184  ; Fall       ; reset_n         ;
;  tx_load_data[20] ; reset_n    ; 0.135  ; -0.199 ; Fall       ; reset_n         ;
;  tx_load_data[21] ; reset_n    ; 0.104  ; -0.234 ; Fall       ; reset_n         ;
;  tx_load_data[22] ; reset_n    ; -0.136 ; -0.453 ; Fall       ; reset_n         ;
;  tx_load_data[23] ; reset_n    ; -0.451 ; -0.831 ; Fall       ; reset_n         ;
; reset_n           ; sclk       ; -0.085 ; -0.258 ; Rise       ; sclk            ;
; rx_req            ; sclk       ; -0.909 ; -1.079 ; Rise       ; sclk            ;
; ss_n              ; sclk       ; -2.502 ; -2.829 ; Rise       ; sclk            ;
; st_load_en        ; sclk       ; -3.387 ; -3.769 ; Rise       ; sclk            ;
; st_load_roe       ; sclk       ; -2.516 ; -2.782 ; Rise       ; sclk            ;
; st_load_rrdy      ; sclk       ; -2.804 ; -3.172 ; Rise       ; sclk            ;
; st_load_trdy      ; sclk       ; -2.813 ; -3.122 ; Rise       ; sclk            ;
; tx_load_data[*]   ; sclk       ; -1.124 ; -1.454 ; Rise       ; sclk            ;
;  tx_load_data[0]  ; sclk       ; -2.003 ; -2.374 ; Rise       ; sclk            ;
;  tx_load_data[1]  ; sclk       ; -1.756 ; -2.121 ; Rise       ; sclk            ;
;  tx_load_data[2]  ; sclk       ; -1.784 ; -2.106 ; Rise       ; sclk            ;
;  tx_load_data[3]  ; sclk       ; -1.647 ; -1.971 ; Rise       ; sclk            ;
;  tx_load_data[4]  ; sclk       ; -1.514 ; -1.854 ; Rise       ; sclk            ;
;  tx_load_data[5]  ; sclk       ; -2.628 ; -2.990 ; Rise       ; sclk            ;
;  tx_load_data[6]  ; sclk       ; -2.250 ; -2.654 ; Rise       ; sclk            ;
;  tx_load_data[7]  ; sclk       ; -1.554 ; -1.872 ; Rise       ; sclk            ;
;  tx_load_data[8]  ; sclk       ; -1.335 ; -1.669 ; Rise       ; sclk            ;
;  tx_load_data[9]  ; sclk       ; -1.835 ; -2.175 ; Rise       ; sclk            ;
;  tx_load_data[10] ; sclk       ; -1.124 ; -1.454 ; Rise       ; sclk            ;
;  tx_load_data[11] ; sclk       ; -1.627 ; -1.940 ; Rise       ; sclk            ;
;  tx_load_data[12] ; sclk       ; -1.556 ; -1.942 ; Rise       ; sclk            ;
;  tx_load_data[13] ; sclk       ; -1.671 ; -2.098 ; Rise       ; sclk            ;
;  tx_load_data[14] ; sclk       ; -1.273 ; -1.610 ; Rise       ; sclk            ;
;  tx_load_data[15] ; sclk       ; -1.866 ; -2.214 ; Rise       ; sclk            ;
;  tx_load_data[16] ; sclk       ; -2.192 ; -2.522 ; Rise       ; sclk            ;
;  tx_load_data[17] ; sclk       ; -1.731 ; -2.127 ; Rise       ; sclk            ;
;  tx_load_data[18] ; sclk       ; -2.028 ; -2.363 ; Rise       ; sclk            ;
;  tx_load_data[19] ; sclk       ; -1.364 ; -1.771 ; Rise       ; sclk            ;
;  tx_load_data[20] ; sclk       ; -1.826 ; -2.165 ; Rise       ; sclk            ;
;  tx_load_data[21] ; sclk       ; -1.795 ; -2.128 ; Rise       ; sclk            ;
;  tx_load_data[22] ; sclk       ; -1.930 ; -2.265 ; Rise       ; sclk            ;
;  tx_load_data[23] ; sclk       ; -1.992 ; -2.387 ; Rise       ; sclk            ;
; tx_load_en        ; sclk       ; -2.269 ; -2.610 ; Rise       ; sclk            ;
; mosi              ; sclk       ; -1.213 ; -1.600 ; Fall       ; sclk            ;
; reset_n           ; sclk       ; 0.008  ; -0.103 ; Fall       ; sclk            ;
; rx_req            ; sclk       ; -0.295 ; -0.471 ; Fall       ; sclk            ;
; ss_n              ; sclk       ; -2.410 ; -2.806 ; Fall       ; sclk            ;
; st_load_en        ; sclk       ; -2.829 ; -3.217 ; Fall       ; sclk            ;
; st_load_roe       ; sclk       ; -2.146 ; -2.456 ; Fall       ; sclk            ;
; st_load_rrdy      ; sclk       ; -2.196 ; -2.558 ; Fall       ; sclk            ;
; st_load_trdy      ; sclk       ; -2.232 ; -2.601 ; Fall       ; sclk            ;
; tx_load_en        ; sclk       ; -2.244 ; -2.643 ; Fall       ; sclk            ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; roe          ; reset_n    ; 4.901 ; 4.920 ; Rise       ; reset_n         ;
; rrdy         ; reset_n    ; 4.921 ; 4.924 ; Rise       ; reset_n         ;
; trdy         ; reset_n    ; 5.234 ; 5.277 ; Rise       ; reset_n         ;
; roe          ; reset_n    ; 4.901 ; 4.920 ; Fall       ; reset_n         ;
; rrdy         ; reset_n    ; 4.921 ; 4.924 ; Fall       ; reset_n         ;
; trdy         ; reset_n    ; 5.234 ; 5.277 ; Fall       ; reset_n         ;
; rrdy         ; rx_req     ; 5.411 ; 5.131 ; Rise       ; rx_req          ;
; rrdy         ; rx_req     ; 5.411 ; 5.131 ; Fall       ; rx_req          ;
; rx_data[*]   ; rx_req     ; 7.216 ; 7.212 ; Fall       ; rx_req          ;
;  rx_data[0]  ; rx_req     ; 6.856 ; 6.738 ; Fall       ; rx_req          ;
;  rx_data[1]  ; rx_req     ; 6.183 ; 6.113 ; Fall       ; rx_req          ;
;  rx_data[2]  ; rx_req     ; 6.587 ; 6.477 ; Fall       ; rx_req          ;
;  rx_data[3]  ; rx_req     ; 6.605 ; 6.516 ; Fall       ; rx_req          ;
;  rx_data[4]  ; rx_req     ; 6.681 ; 6.658 ; Fall       ; rx_req          ;
;  rx_data[5]  ; rx_req     ; 6.548 ; 6.436 ; Fall       ; rx_req          ;
;  rx_data[6]  ; rx_req     ; 7.216 ; 7.212 ; Fall       ; rx_req          ;
;  rx_data[7]  ; rx_req     ; 6.766 ; 6.633 ; Fall       ; rx_req          ;
;  rx_data[8]  ; rx_req     ; 7.206 ; 7.105 ; Fall       ; rx_req          ;
;  rx_data[9]  ; rx_req     ; 6.339 ; 6.243 ; Fall       ; rx_req          ;
;  rx_data[10] ; rx_req     ; 6.341 ; 6.248 ; Fall       ; rx_req          ;
;  rx_data[11] ; rx_req     ; 6.548 ; 6.442 ; Fall       ; rx_req          ;
;  rx_data[12] ; rx_req     ; 6.742 ; 6.672 ; Fall       ; rx_req          ;
;  rx_data[13] ; rx_req     ; 7.121 ; 7.013 ; Fall       ; rx_req          ;
;  rx_data[14] ; rx_req     ; 6.390 ; 6.310 ; Fall       ; rx_req          ;
;  rx_data[15] ; rx_req     ; 6.386 ; 6.303 ; Fall       ; rx_req          ;
;  rx_data[16] ; rx_req     ; 6.472 ; 6.397 ; Fall       ; rx_req          ;
;  rx_data[17] ; rx_req     ; 6.154 ; 6.077 ; Fall       ; rx_req          ;
;  rx_data[18] ; rx_req     ; 6.616 ; 6.513 ; Fall       ; rx_req          ;
;  rx_data[19] ; rx_req     ; 7.115 ; 6.996 ; Fall       ; rx_req          ;
;  rx_data[20] ; rx_req     ; 7.095 ; 6.976 ; Fall       ; rx_req          ;
;  rx_data[21] ; rx_req     ; 6.940 ; 6.836 ; Fall       ; rx_req          ;
;  rx_data[22] ; rx_req     ; 6.587 ; 6.473 ; Fall       ; rx_req          ;
;  rx_data[23] ; rx_req     ; 6.697 ; 6.603 ; Fall       ; rx_req          ;
; miso         ; sclk       ; 5.472 ; 5.434 ; Rise       ; sclk            ;
; roe          ; sclk       ; 6.002 ; 5.921 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 6.015 ; 5.922 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 6.658 ; 6.595 ; Fall       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; roe          ; reset_n    ; 4.810 ; 4.833 ; Rise       ; reset_n         ;
; rrdy         ; reset_n    ; 4.830 ; 4.839 ; Rise       ; reset_n         ;
; trdy         ; reset_n    ; 5.131 ; 5.176 ; Rise       ; reset_n         ;
; roe          ; reset_n    ; 4.810 ; 4.833 ; Fall       ; reset_n         ;
; rrdy         ; reset_n    ; 4.830 ; 4.839 ; Fall       ; reset_n         ;
; trdy         ; reset_n    ; 5.131 ; 5.176 ; Fall       ; reset_n         ;
; rrdy         ; rx_req     ; 5.309 ; 5.031 ; Rise       ; rx_req          ;
; rrdy         ; rx_req     ; 5.309 ; 5.031 ; Fall       ; rx_req          ;
; rx_data[*]   ; rx_req     ; 6.022 ; 5.946 ; Fall       ; rx_req          ;
;  rx_data[0]  ; rx_req     ; 6.696 ; 6.581 ; Fall       ; rx_req          ;
;  rx_data[1]  ; rx_req     ; 6.051 ; 5.982 ; Fall       ; rx_req          ;
;  rx_data[2]  ; rx_req     ; 6.437 ; 6.330 ; Fall       ; rx_req          ;
;  rx_data[3]  ; rx_req     ; 6.455 ; 6.368 ; Fall       ; rx_req          ;
;  rx_data[4]  ; rx_req     ; 6.535 ; 6.513 ; Fall       ; rx_req          ;
;  rx_data[5]  ; rx_req     ; 6.400 ; 6.290 ; Fall       ; rx_req          ;
;  rx_data[6]  ; rx_req     ; 7.048 ; 7.043 ; Fall       ; rx_req          ;
;  rx_data[7]  ; rx_req     ; 6.611 ; 6.481 ; Fall       ; rx_req          ;
;  rx_data[8]  ; rx_req     ; 7.033 ; 6.934 ; Fall       ; rx_req          ;
;  rx_data[9]  ; rx_req     ; 6.200 ; 6.106 ; Fall       ; rx_req          ;
;  rx_data[10] ; rx_req     ; 6.202 ; 6.110 ; Fall       ; rx_req          ;
;  rx_data[11] ; rx_req     ; 6.400 ; 6.296 ; Fall       ; rx_req          ;
;  rx_data[12] ; rx_req     ; 6.587 ; 6.518 ; Fall       ; rx_req          ;
;  rx_data[13] ; rx_req     ; 6.950 ; 6.844 ; Fall       ; rx_req          ;
;  rx_data[14] ; rx_req     ; 6.248 ; 6.170 ; Fall       ; rx_req          ;
;  rx_data[15] ; rx_req     ; 6.245 ; 6.163 ; Fall       ; rx_req          ;
;  rx_data[16] ; rx_req     ; 6.327 ; 6.253 ; Fall       ; rx_req          ;
;  rx_data[17] ; rx_req     ; 6.022 ; 5.946 ; Fall       ; rx_req          ;
;  rx_data[18] ; rx_req     ; 6.465 ; 6.363 ; Fall       ; rx_req          ;
;  rx_data[19] ; rx_req     ; 6.947 ; 6.830 ; Fall       ; rx_req          ;
;  rx_data[20] ; rx_req     ; 6.926 ; 6.811 ; Fall       ; rx_req          ;
;  rx_data[21] ; rx_req     ; 6.778 ; 6.677 ; Fall       ; rx_req          ;
;  rx_data[22] ; rx_req     ; 6.438 ; 6.327 ; Fall       ; rx_req          ;
;  rx_data[23] ; rx_req     ; 6.543 ; 6.451 ; Fall       ; rx_req          ;
; miso         ; sclk       ; 5.351 ; 5.312 ; Rise       ; sclk            ;
; roe          ; sclk       ; 5.820 ; 5.710 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 5.833 ; 5.712 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 6.475 ; 6.382 ; Fall       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.458 ; 5.719 ;       ;
; ss_n         ; roe         ; 7.857 ; 8.009 ; 8.480 ; 8.094 ;
; ss_n         ; rrdy        ; 7.873 ; 8.017 ; 8.478 ; 8.092 ;
; ss_n         ; trdy        ; 8.572 ; 8.103 ; 8.523 ; 8.810 ;
; st_load_en   ; roe         ; 8.208 ; 8.360 ; 8.848 ; 8.462 ;
; st_load_en   ; rrdy        ; 8.224 ; 8.368 ; 8.846 ; 8.460 ;
; st_load_en   ; trdy        ; 8.171 ; 8.454 ; 8.891 ; 8.456 ;
; st_load_roe  ; roe         ; 7.000 ;       ;       ; 7.197 ;
; st_load_rrdy ; rrdy        ; 7.216 ;       ;       ; 7.482 ;
; st_load_trdy ; trdy        ; 8.203 ;       ;       ; 8.453 ;
; tx_load_en   ; trdy        ; 7.561 ;       ;       ; 7.827 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.346 ; 5.600 ;       ;
; ss_n         ; roe         ; 7.623 ; 7.777 ; 8.234 ; 7.878 ;
; ss_n         ; rrdy        ; 7.638 ; 7.146 ; 7.644 ; 7.877 ;
; ss_n         ; trdy        ; 8.265 ; 7.881 ; 8.289 ; 8.526 ;
; st_load_en   ; roe         ; 7.960 ; 8.114 ; 8.589 ; 8.233 ;
; st_load_en   ; rrdy        ; 7.975 ; 8.138 ; 8.606 ; 8.232 ;
; st_load_en   ; trdy        ; 7.929 ; 7.841 ; 8.317 ; 8.223 ;
; st_load_roe  ; roe         ; 6.824 ;       ;       ; 7.019 ;
; st_load_rrdy ; rrdy        ; 7.034 ;       ;       ; 7.294 ;
; st_load_trdy ; trdy        ; 7.332 ;       ;       ; 7.576 ;
; tx_load_en   ; trdy        ; 7.344 ;       ;       ; 7.618 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 5.476 ; 5.478 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.968 ; 4.968 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 5.501     ; 5.501     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.990     ; 5.091     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+--------+--------+------------------+
; Clock  ; Slack  ; End Point TNS    ;
+--------+--------+------------------+
; sclk   ; -2.051 ; -46.625          ;
; rx_req ; 0.335  ; 0.000            ;
+--------+--------+------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+--------+--------+-----------------+
; Clock  ; Slack  ; End Point TNS   ;
+--------+--------+-----------------+
; rx_req ; -0.268 ; -5.287          ;
; sclk   ; 0.003  ; 0.000           ;
+--------+--------+-----------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+---------+--------+--------------------+
; Clock   ; Slack  ; End Point TNS      ;
+---------+--------+--------------------+
; sclk    ; -0.816 ; -31.212            ;
; rx_req  ; 0.464  ; 0.000              ;
; reset_n ; 0.628  ; 0.000              ;
+---------+--------+--------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+---------+--------+-------------------+
; Clock   ; Slack  ; End Point TNS     ;
+---------+--------+-------------------+
; reset_n ; -0.499 ; -10.495           ;
; rx_req  ; -0.390 ; -8.464            ;
; sclk    ; 0.037  ; 0.000             ;
+---------+--------+-------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+---------+--------+-------------------------------+
; Clock   ; Slack  ; End Point TNS                 ;
+---------+--------+-------------------------------+
; sclk    ; -3.000 ; -102.512                      ;
; reset_n ; -3.000 ; -3.000                        ;
; rx_req  ; -3.000 ; -3.000                        ;
+---------+--------+-------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'sclk'                                                                                       ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -2.051 ; tx_buf[5]~91       ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.436     ; 1.092      ;
; -1.899 ; tx_buf[16]~36      ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.456     ; 0.920      ;
; -1.883 ; tx_buf[3]~101      ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.439     ; 0.921      ;
; -1.881 ; tx_buf[22]~6       ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.440     ; 0.918      ;
; -1.869 ; tx_buf[23]~1       ; miso~reg0            ; reset_n      ; sclk        ; 0.500        ; -1.440     ; 0.906      ;
; -1.849 ; tx_buf[21]~11      ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.423     ; 0.903      ;
; -1.838 ; tx_buf[2]~106      ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.669     ; 0.646      ;
; -1.827 ; tx_buf[10]~66      ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.311     ; 0.993      ;
; -1.811 ; tx_buf[23]~1       ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.459     ; 0.829      ;
; -1.792 ; tx_buf[6]~86       ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.438     ; 0.831      ;
; -1.792 ; tx_buf[20]~16      ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.464     ; 0.805      ;
; -1.784 ; tx_buf[1]~111      ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.604     ; 0.657      ;
; -1.783 ; tx_buf[4]~96       ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.425     ; 0.835      ;
; -1.782 ; tx_buf[0]~116      ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.606     ; 0.653      ;
; -1.782 ; tx_buf[8]~76       ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.333     ; 0.926      ;
; -1.750 ; tx_buf[7]~81       ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.312     ; 0.915      ;
; -1.744 ; tx_buf[17]~31      ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.440     ; 0.781      ;
; -1.733 ; tx_buf[18]~26      ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.463     ; 0.747      ;
; -1.731 ; tx_buf[9]~71       ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.356     ; 0.852      ;
; -1.731 ; tx_buf[19]~21      ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.463     ; 0.745      ;
; -1.713 ; tx_buf[2]~106      ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.523     ; 0.667      ;
; -1.712 ; tx_buf[15]~41      ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.456     ; 0.733      ;
; -1.671 ; tx_buf[11]~61      ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.295     ; 0.853      ;
; -1.635 ; tx_buf[12]~56      ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.297     ; 0.815      ;
; -1.610 ; tx_buf[1]~111      ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.604     ; 0.483      ;
; -1.591 ; tx_buf[21]~11      ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.459     ; 0.609      ;
; -1.586 ; tx_buf[3]~101      ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.473     ; 0.590      ;
; -1.575 ; tx_buf[17]~31      ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.440     ; 0.612      ;
; -1.546 ; tx_buf[13]~51      ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.296     ; 0.727      ;
; -1.544 ; tx_buf[14]~46      ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.293     ; 0.728      ;
; -1.476 ; tx_buf[0]~116      ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.462     ; 0.491      ;
; -1.452 ; tx_buf[5]~91       ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.436     ; 0.493      ;
; -1.447 ; tx_buf[4]~96       ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.425     ; 0.499      ;
; -1.421 ; tx_buf[7]~81       ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.412     ; 0.486      ;
; -1.406 ; tx_buf[15]~41      ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.299     ; 0.584      ;
; -1.393 ; trdy~reg0_emulated ; miso~reg0            ; sclk         ; sclk        ; 0.500        ; -0.675     ; 1.225      ;
; -1.393 ; tx_buf[18]~26      ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.463     ; 0.407      ;
; -1.295 ; tx_buf[20]~16      ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.464     ; 0.308      ;
; -1.287 ; tx_buf[16]~36      ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.454     ; 0.310      ;
; -1.281 ; tx_buf[9]~71       ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.356     ; 0.402      ;
; -1.277 ; tx_buf[6]~86       ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.438     ; 0.316      ;
; -1.267 ; tx_buf[22]~6       ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.440     ; 0.304      ;
; -1.245 ; tx_buf[8]~76       ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.500        ; -1.314     ; 0.408      ;
; -1.222 ; tx_buf[13]~51      ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.296     ; 0.403      ;
; -1.219 ; tx_buf[19]~21      ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.463     ; 0.233      ;
; -1.194 ; tx_buf[10]~66      ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.330     ; 0.341      ;
; -1.186 ; rd_add             ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.679     ; 1.014      ;
; -1.186 ; rd_add             ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.679     ; 1.014      ;
; -1.183 ; tx_buf[23]~1       ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.423     ; 0.237      ;
; -1.152 ; tx_buf[11]~61      ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.318     ; 0.311      ;
; -1.132 ; tx_buf[12]~56      ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.297     ; 0.312      ;
; -1.130 ; rrdy~reg0_emulated ; miso~reg0            ; sclk         ; sclk        ; 0.500        ; -0.505     ; 1.132      ;
; -1.061 ; rd_add             ; miso~reg0            ; sclk         ; sclk        ; 0.500        ; -0.516     ; 1.052      ;
; -1.061 ; rd_add             ; miso~en              ; sclk         ; sclk        ; 0.500        ; -0.516     ; 1.052      ;
; -1.055 ; roe~reg0_emulated  ; miso~reg0            ; sclk         ; sclk        ; 0.500        ; -0.505     ; 1.057      ;
; -1.048 ; tx_buf[14]~46      ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.500        ; -1.293     ; 0.232      ;
; -0.993 ; rd_add             ; tx_buf[15]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.367     ; 1.133      ;
; -0.993 ; rd_add             ; tx_buf[14]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.367     ; 1.133      ;
; -0.993 ; rd_add             ; tx_buf[13]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.367     ; 1.133      ;
; -0.993 ; rd_add             ; tx_buf[12]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.367     ; 1.133      ;
; -0.958 ; rd_add             ; tx_buf[23]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.490     ; 0.975      ;
; -0.958 ; rd_add             ; tx_buf[22]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.490     ; 0.975      ;
; -0.958 ; rd_add             ; tx_buf[7]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.490     ; 0.975      ;
; -0.958 ; rd_add             ; tx_buf[6]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.490     ; 0.975      ;
; -0.958 ; rd_add             ; tx_buf[5]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.490     ; 0.975      ;
; -0.958 ; rd_add             ; tx_buf[4]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.490     ; 0.975      ;
; -0.889 ; rd_add             ; tx_buf[21]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.535     ; 0.861      ;
; -0.889 ; rd_add             ; tx_buf[20]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.535     ; 0.861      ;
; -0.889 ; rd_add             ; tx_buf[19]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.535     ; 0.861      ;
; -0.889 ; rd_add             ; tx_buf[18]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.535     ; 0.861      ;
; -0.889 ; rd_add             ; tx_buf[17]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.535     ; 0.861      ;
; -0.889 ; rd_add             ; tx_buf[0]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.535     ; 0.861      ;
; -0.879 ; rd_add             ; tx_buf[10]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.402     ; 0.984      ;
; -0.879 ; rd_add             ; tx_buf[9]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.402     ; 0.984      ;
; -0.876 ; rd_add             ; tx_buf[16]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.509     ; 0.874      ;
; -0.876 ; rd_add             ; tx_buf[3]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.509     ; 0.874      ;
; -0.860 ; rd_add             ; tx_buf[11]~_emulated ; sclk         ; sclk        ; 0.500        ; -0.399     ; 0.968      ;
; -0.860 ; rd_add             ; tx_buf[8]~_emulated  ; sclk         ; sclk        ; 0.500        ; -0.399     ; 0.968      ;
; -0.855 ; bit_cnt[4]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.706      ;
; -0.855 ; bit_cnt[4]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.706      ;
; -0.854 ; bit_cnt[3]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.705      ;
; -0.854 ; bit_cnt[3]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.705      ;
; -0.842 ; bit_cnt[1]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.693      ;
; -0.842 ; bit_cnt[1]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.693      ;
; -0.771 ; bit_cnt[5]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.622      ;
; -0.771 ; bit_cnt[5]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.622      ;
; -0.771 ; bit_cnt[7]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.622      ;
; -0.771 ; bit_cnt[7]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.622      ;
; -0.765 ; bit_cnt[6]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.616      ;
; -0.765 ; bit_cnt[6]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.616      ;
; -0.759 ; reset_n            ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.085      ; 2.321      ;
; -0.759 ; reset_n            ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.085      ; 2.321      ;
; -0.758 ; reset_n            ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.265      ; 2.500      ;
; -0.737 ; reset_n            ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.229      ; 2.443      ;
; -0.732 ; bit_cnt[2]         ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.583      ;
; -0.732 ; bit_cnt[2]         ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.156     ; 1.583      ;
; -0.730 ; bit_cnt[32]        ; tx_buf[2]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.172     ; 1.565      ;
; -0.730 ; bit_cnt[32]        ; tx_buf[1]~_emulated  ; sclk         ; sclk        ; 1.000        ; -0.172     ; 1.565      ;
; -0.728 ; reset_n            ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.346      ; 2.551      ;
; -0.711 ; reset_n            ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.265      ; 2.453      ;
+--------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'rx_req'                                                                         ;
+-------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.335 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; rx_req      ; 1.000        ; 0.724      ; 0.842      ;
; 0.415 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.713      ; 0.779      ;
; 0.446 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.775      ; 0.816      ;
; 0.452 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; rx_req      ; 1.000        ; 0.753      ; 0.864      ;
; 0.460 ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; rx_req      ; 1.000        ; 0.720      ; 0.807      ;
; 0.480 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.715      ; 0.798      ;
; 0.493 ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.712      ; 0.782      ;
; 0.509 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.751      ; 0.804      ;
; 0.527 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; rx_req      ; 1.000        ; 0.776      ; 0.807      ;
; 0.527 ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; rx_req      ; 1.000        ; 0.724      ; 0.745      ;
; 0.528 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; rx_req      ; 1.000        ; 0.721      ; 0.742      ;
; 0.529 ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.750      ; 0.864      ;
; 0.542 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.722      ; 0.727      ;
; 0.544 ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; rx_req      ; 1.000        ; 0.712      ; 0.811      ;
; 0.547 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.721      ; 0.723      ;
; 0.555 ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; rx_req      ; 1.000        ; 0.753      ; 0.842      ;
; 0.558 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; rx_req      ; 1.000        ; 0.715      ; 0.800      ;
; 0.570 ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; rx_req      ; 1.000        ; 0.777      ; 0.850      ;
; 0.575 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; rx_req      ; 1.000        ; 0.715      ; 0.784      ;
; 0.593 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.753      ; 0.803      ;
; 0.599 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; rx_req      ; 1.000        ; 0.722      ; 0.766      ;
; 0.599 ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; rx_req      ; 1.000        ; 0.776      ; 0.820      ;
; 0.605 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; rx_req      ; 1.000        ; 0.775      ; 0.814      ;
; 0.627 ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; rx_req      ; 1.000        ; 0.793      ; 0.809      ;
+-------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'rx_req'                                                                           ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.268 ; rx_buf[15] ; rx_data[15]$latch ; sclk         ; rx_req      ; 0.000        ; 0.924      ; 0.686      ;
; -0.258 ; rx_buf[0]  ; rx_data[0]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.857      ; 0.629      ;
; -0.252 ; rx_buf[2]  ; rx_data[2]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.859      ; 0.637      ;
; -0.248 ; rx_buf[21] ; rx_data[21]$latch ; sclk         ; rx_req      ; 0.000        ; 0.909      ; 0.691      ;
; -0.248 ; rx_buf[18] ; rx_data[18]$latch ; sclk         ; rx_req      ; 0.000        ; 0.858      ; 0.640      ;
; -0.244 ; rx_buf[16] ; rx_data[16]$latch ; sclk         ; rx_req      ; 0.000        ; 0.861      ; 0.647      ;
; -0.242 ; rx_buf[5]  ; rx_data[5]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.908      ; 0.696      ;
; -0.240 ; rx_buf[20] ; rx_data[20]$latch ; sclk         ; rx_req      ; 0.000        ; 0.908      ; 0.698      ;
; -0.240 ; rx_buf[6]  ; rx_data[6]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.909      ; 0.699      ;
; -0.235 ; rx_buf[4]  ; rx_data[4]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.886      ; 0.681      ;
; -0.230 ; rx_buf[3]  ; rx_data[3]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.887      ; 0.687      ;
; -0.228 ; rx_buf[23] ; rx_data[23]$latch ; sclk         ; rx_req      ; 0.000        ; 0.859      ; 0.661      ;
; -0.227 ; rx_buf[19] ; rx_data[19]$latch ; sclk         ; rx_req      ; 0.000        ; 0.910      ; 0.713      ;
; -0.210 ; rx_buf[8]  ; rx_data[8]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.850      ; 0.670      ;
; -0.206 ; rx_buf[10] ; rx_data[10]$latch ; sclk         ; rx_req      ; 0.000        ; 0.851      ; 0.675      ;
; -0.203 ; rx_buf[9]  ; rx_data[9]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.849      ; 0.676      ;
; -0.200 ; rx_buf[12] ; rx_data[12]$latch ; sclk         ; rx_req      ; 0.000        ; 0.851      ; 0.681      ;
; -0.200 ; rx_buf[7]  ; rx_data[7]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.852      ; 0.682      ;
; -0.199 ; rx_buf[14] ; rx_data[14]$latch ; sclk         ; rx_req      ; 0.000        ; 0.887      ; 0.718      ;
; -0.189 ; rx_buf[22] ; rx_data[22]$latch ; sclk         ; rx_req      ; 0.000        ; 0.887      ; 0.728      ;
; -0.186 ; rx_buf[11] ; rx_data[11]$latch ; sclk         ; rx_req      ; 0.000        ; 0.848      ; 0.692      ;
; -0.181 ; rx_buf[17] ; rx_data[17]$latch ; sclk         ; rx_req      ; 0.000        ; 0.856      ; 0.705      ;
; -0.179 ; rx_buf[1]  ; rx_data[1]$latch  ; sclk         ; rx_req      ; 0.000        ; 0.885      ; 0.736      ;
; -0.174 ; rx_buf[13] ; rx_data[13]$latch ; sclk         ; rx_req      ; 0.000        ; 0.861      ; 0.717      ;
+--------+------------+-------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'sclk'                                                                                ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.003 ; reset_n     ; roe~reg0_emulated    ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.886      ;
; 0.030 ; reset_n     ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.545      ;
; 0.030 ; reset_n     ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.445      ; 1.589      ;
; 0.030 ; reset_n     ; trdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.923      ; 2.067      ;
; 0.039 ; reset_n     ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.445      ; 1.598      ;
; 0.042 ; reset_n     ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.445      ; 1.601      ;
; 0.067 ; reset_n     ; roe~reg0_emulated    ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.450      ;
; 0.068 ; reset_n     ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.583      ;
; 0.071 ; reset_n     ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.465      ;
; 0.073 ; reset_n     ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.445      ; 1.632      ;
; 0.079 ; reset_n     ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.282      ; 1.475      ;
; 0.081 ; reset_n     ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.282      ; 1.477      ;
; 0.082 ; bit_cnt[9]  ; rx_buf[23]           ; sclk         ; sclk        ; -0.500       ; 0.740      ; 0.406      ;
; 0.087 ; reset_n     ; trdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.923      ; 1.624      ;
; 0.096 ; reset_n     ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.490      ;
; 0.098 ; reset_n     ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.529      ;
; 0.104 ; reset_n     ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.987      ;
; 0.116 ; reset_n     ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.510      ;
; 0.117 ; reset_n     ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.548      ;
; 0.119 ; reset_n     ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.550      ;
; 0.124 ; reset_n     ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.518      ;
; 0.137 ; reset_n     ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.421      ; 1.672      ;
; 0.153 ; reset_n     ; miso~reg0            ; reset_n      ; sclk        ; 0.000        ; 1.299      ; 1.566      ;
; 0.162 ; reset_n     ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.593      ;
; 0.165 ; reset_n     ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.421      ; 1.700      ;
; 0.166 ; bit_cnt[23] ; rx_buf[9]            ; sclk         ; sclk        ; -0.500       ; 0.735      ; 0.485      ;
; 0.167 ; bit_cnt[21] ; rx_buf[11]           ; sclk         ; sclk        ; -0.500       ; 0.735      ; 0.486      ;
; 0.167 ; reset_n     ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.550      ;
; 0.181 ; bit_cnt[20] ; rx_buf[12]           ; sclk         ; sclk        ; -0.500       ; 0.735      ; 0.500      ;
; 0.182 ; reset_n     ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.613      ;
; 0.184 ; reset_n     ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.615      ;
; 0.194 ; rx_req      ; roe~reg0_emulated    ; rx_req       ; sclk        ; 0.000        ; 1.769      ; 2.077      ;
; 0.199 ; rd_add      ; rd_add               ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; wr_add      ; wr_add               ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[0]   ; rx_buf[0]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[1]   ; rx_buf[1]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[2]   ; rx_buf[2]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[3]   ; rx_buf[3]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[4]   ; rx_buf[4]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[5]   ; rx_buf[5]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[6]   ; rx_buf[6]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[7]   ; rx_buf[7]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[8]   ; rx_buf[8]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[9]   ; rx_buf[9]            ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[10]  ; rx_buf[10]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[11]  ; rx_buf[11]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[12]  ; rx_buf[12]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[13]  ; rx_buf[13]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[14]  ; rx_buf[14]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[15]  ; rx_buf[15]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[16]  ; rx_buf[16]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[17]  ; rx_buf[17]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[18]  ; rx_buf[18]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[19]  ; rx_buf[19]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[20]  ; rx_buf[20]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[21]  ; rx_buf[21]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[22]  ; rx_buf[22]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.199 ; rx_buf[23]  ; rx_buf[23]           ; sclk         ; sclk        ; 0.000        ; 0.024      ; 0.307      ;
; 0.200 ; bit_cnt[24] ; rx_buf[8]            ; sclk         ; sclk        ; -0.500       ; 0.735      ; 0.519      ;
; 0.201 ; bit_cnt[16] ; rx_buf[16]           ; sclk         ; sclk        ; -0.500       ; 0.540      ; 0.325      ;
; 0.201 ; bit_cnt[25] ; rx_buf[7]            ; sclk         ; sclk        ; -0.500       ; 0.735      ; 0.520      ;
; 0.212 ; bit_cnt[4]  ; bit_cnt[5]           ; sclk         ; sclk        ; 0.000        ; 0.022      ; 0.318      ;
; 0.214 ; reset_n     ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.608      ;
; 0.215 ; bit_cnt[6]  ; bit_cnt[7]           ; sclk         ; sclk        ; 0.000        ; 0.022      ; 0.321      ;
; 0.218 ; bit_cnt[14] ; bit_cnt[15]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.325      ;
; 0.219 ; bit_cnt[24] ; bit_cnt[25]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.326      ;
; 0.220 ; bit_cnt[31] ; bit_cnt[32]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.327      ;
; 0.220 ; bit_cnt[18] ; bit_cnt[19]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.327      ;
; 0.220 ; bit_cnt[20] ; bit_cnt[21]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.327      ;
; 0.221 ; bit_cnt[29] ; bit_cnt[30]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.328      ;
; 0.223 ; bit_cnt[2]  ; bit_cnt[3]           ; sclk         ; sclk        ; 0.000        ; 0.022      ; 0.329      ;
; 0.242 ; bit_cnt[25] ; bit_cnt[26]          ; sclk         ; sclk        ; 0.000        ; 0.317      ; 0.643      ;
; 0.244 ; reset_n     ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.638      ;
; 0.268 ; rx_req      ; roe~reg0_emulated    ; rx_req       ; sclk        ; -0.500       ; 1.769      ; 1.651      ;
; 0.273 ; wr_add      ; rx_buf[2]            ; sclk         ; sclk        ; 0.000        ; 0.295      ; 0.652      ;
; 0.274 ; wr_add      ; rx_buf[16]           ; sclk         ; sclk        ; 0.000        ; 0.295      ; 0.653      ;
; 0.274 ; wr_add      ; rx_buf[13]           ; sclk         ; sclk        ; 0.000        ; 0.295      ; 0.653      ;
; 0.277 ; wr_add      ; rx_buf[23]           ; sclk         ; sclk        ; 0.000        ; 0.295      ; 0.656      ;
; 0.283 ; bit_cnt[1]  ; bit_cnt[2]           ; sclk         ; sclk        ; 0.000        ; 0.022      ; 0.389      ;
; 0.286 ; bit_cnt[3]  ; bit_cnt[4]           ; sclk         ; sclk        ; 0.000        ; 0.022      ; 0.392      ;
; 0.289 ; wr_add      ; rx_buf[17]           ; sclk         ; sclk        ; 0.000        ; 0.295      ; 0.668      ;
; 0.289 ; wr_add      ; rx_buf[0]            ; sclk         ; sclk        ; 0.000        ; 0.295      ; 0.668      ;
; 0.291 ; bit_cnt[17] ; bit_cnt[18]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.398      ;
; 0.291 ; bit_cnt[8]  ; bit_cnt[9]           ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.398      ;
; 0.291 ; wr_add      ; rx_buf[9]            ; sclk         ; sclk        ; 0.000        ; 0.290      ; 0.665      ;
; 0.292 ; bit_cnt[23] ; bit_cnt[24]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.399      ;
; 0.293 ; bit_cnt[30] ; bit_cnt[31]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.400      ;
; 0.293 ; wr_add      ; rx_buf[18]           ; sclk         ; sclk        ; 0.000        ; 0.295      ; 0.672      ;
; 0.294 ; bit_cnt[11] ; bit_cnt[12]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.401      ;
; 0.294 ; rx_req      ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.769      ; 2.177      ;
; 0.295 ; wr_add      ; rx_buf[10]           ; sclk         ; sclk        ; 0.000        ; 0.290      ; 0.669      ;
; 0.296 ; wr_add      ; rx_buf[11]           ; sclk         ; sclk        ; 0.000        ; 0.290      ; 0.670      ;
; 0.297 ; wr_add      ; rx_buf[8]            ; sclk         ; sclk        ; 0.000        ; 0.290      ; 0.671      ;
; 0.298 ; wr_add      ; rx_buf[12]           ; sclk         ; sclk        ; 0.000        ; 0.290      ; 0.672      ;
; 0.299 ; bit_cnt[10] ; bit_cnt[11]          ; sclk         ; sclk        ; 0.000        ; 0.023      ; 0.406      ;
; 0.308 ; wr_add      ; rx_buf[7]            ; sclk         ; sclk        ; 0.000        ; 0.290      ; 0.682      ;
; 0.323 ; bit_cnt[15] ; bit_cnt[16]          ; sclk         ; sclk        ; 0.000        ; 0.127      ; 0.534      ;
; 0.330 ; reset_n     ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.130      ; 1.574      ;
; 0.332 ; reset_n     ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.130      ; 1.576      ;
; 0.338 ; bit_cnt[21] ; bit_cnt[22]          ; sclk         ; sclk        ; 0.000        ; 0.194      ; 0.616      ;
+-------+-------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'sclk'                                                                           ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; -0.816 ; reset_n   ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.085      ; 2.378      ;
; -0.816 ; reset_n   ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.085      ; 2.378      ;
; -0.687 ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.365      ; 2.529      ;
; -0.687 ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.365      ; 2.529      ;
; -0.684 ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.388      ; 2.549      ;
; -0.684 ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.388      ; 2.549      ;
; -0.684 ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.388      ; 2.549      ;
; -0.684 ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.388      ; 2.549      ;
; -0.670 ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.346      ; 2.493      ;
; -0.670 ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.346      ; 2.493      ;
; -0.667 ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.229      ; 2.373      ;
; -0.667 ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.229      ; 2.373      ;
; -0.667 ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.229      ; 2.373      ;
; -0.667 ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.229      ; 2.373      ;
; -0.667 ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.229      ; 2.373      ;
; -0.667 ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.229      ; 2.373      ;
; -0.635 ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.231      ; 2.343      ;
; -0.635 ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.231      ; 2.343      ;
; -0.596 ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.265      ; 2.338      ;
; -0.596 ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.265      ; 2.338      ;
; -0.596 ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.265      ; 2.338      ;
; -0.596 ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.500        ; 1.265      ; 2.338      ;
; -0.596 ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.265      ; 2.338      ;
; -0.596 ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.500        ; 1.265      ; 2.338      ;
; -0.525 ; reset_n   ; bit_cnt[8]           ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.525 ; reset_n   ; bit_cnt[9]           ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.525 ; reset_n   ; bit_cnt[13]          ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.525 ; reset_n   ; bit_cnt[20]          ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.525 ; reset_n   ; bit_cnt[21]          ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.525 ; reset_n   ; bit_cnt[23]          ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.525 ; reset_n   ; bit_cnt[24]          ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.525 ; reset_n   ; bit_cnt[25]          ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.525 ; reset_n   ; bit_cnt[27]          ; reset_n      ; sclk        ; 0.500        ; 1.090      ; 2.092      ;
; -0.474 ; reset_n   ; bit_cnt[10]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[11]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[12]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[14]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[15]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[17]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[18]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[19]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[28]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[29]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[30]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[31]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.474 ; reset_n   ; bit_cnt[32]          ; reset_n      ; sclk        ; 0.500        ; 1.216      ; 2.167      ;
; -0.432 ; reset_n   ; bit_cnt[22]          ; reset_n      ; sclk        ; 0.500        ; 1.242      ; 2.151      ;
; -0.431 ; reset_n   ; bit_cnt[16]          ; reset_n      ; sclk        ; 0.500        ; 1.290      ; 2.198      ;
; -0.409 ; reset_n   ; bit_cnt[1]           ; reset_n      ; sclk        ; 0.500        ; 1.192      ; 2.078      ;
; -0.409 ; reset_n   ; bit_cnt[2]           ; reset_n      ; sclk        ; 0.500        ; 1.192      ; 2.078      ;
; -0.409 ; reset_n   ; bit_cnt[3]           ; reset_n      ; sclk        ; 0.500        ; 1.192      ; 2.078      ;
; -0.409 ; reset_n   ; bit_cnt[4]           ; reset_n      ; sclk        ; 0.500        ; 1.192      ; 2.078      ;
; -0.409 ; reset_n   ; bit_cnt[5]           ; reset_n      ; sclk        ; 0.500        ; 1.192      ; 2.078      ;
; -0.409 ; reset_n   ; bit_cnt[6]           ; reset_n      ; sclk        ; 0.500        ; 1.192      ; 2.078      ;
; -0.409 ; reset_n   ; bit_cnt[7]           ; reset_n      ; sclk        ; 0.500        ; 1.192      ; 2.078      ;
; -0.353 ; reset_n   ; miso~en              ; reset_n      ; sclk        ; 0.500        ; 1.248      ; 2.078      ;
; -0.316 ; reset_n   ; bit_cnt[26]          ; reset_n      ; sclk        ; 0.500        ; 1.360      ; 2.153      ;
; 0.172  ; reset_n   ; tx_buf[1]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.085      ; 1.890      ;
; 0.172  ; reset_n   ; tx_buf[2]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.085      ; 1.890      ;
; 0.327  ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.229      ; 1.879      ;
; 0.327  ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.388      ; 2.038      ;
; 0.327  ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.388      ; 2.038      ;
; 0.327  ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.388      ; 2.038      ;
; 0.327  ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.388      ; 2.038      ;
; 0.327  ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.229      ; 1.879      ;
; 0.327  ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.229      ; 1.879      ;
; 0.327  ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.229      ; 1.879      ;
; 0.327  ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.229      ; 1.879      ;
; 0.327  ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.229      ; 1.879      ;
; 0.331  ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.365      ; 2.011      ;
; 0.331  ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.365      ; 2.011      ;
; 0.332  ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.346      ; 1.991      ;
; 0.332  ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.346      ; 1.991      ;
; 0.345  ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.231      ; 1.863      ;
; 0.345  ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.231      ; 1.863      ;
; 0.350  ; reset_n   ; bit_cnt[8]           ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.350  ; reset_n   ; bit_cnt[9]           ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.350  ; reset_n   ; bit_cnt[13]          ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.350  ; reset_n   ; bit_cnt[20]          ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.350  ; reset_n   ; bit_cnt[21]          ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.350  ; reset_n   ; bit_cnt[23]          ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.350  ; reset_n   ; bit_cnt[24]          ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.350  ; reset_n   ; bit_cnt[25]          ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.350  ; reset_n   ; bit_cnt[27]          ; reset_n      ; sclk        ; 1.000        ; 1.090      ; 1.717      ;
; 0.391  ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.265      ; 1.851      ;
; 0.391  ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.265      ; 1.851      ;
; 0.391  ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.265      ; 1.851      ;
; 0.391  ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 1.000        ; 1.265      ; 1.851      ;
; 0.391  ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.265      ; 1.851      ;
; 0.391  ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 1.000        ; 1.265      ; 1.851      ;
; 0.398  ; reset_n   ; bit_cnt[10]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[11]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[12]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[14]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[15]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[17]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[18]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[19]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[28]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
; 0.398  ; reset_n   ; bit_cnt[29]          ; reset_n      ; sclk        ; 1.000        ; 1.216      ; 1.795      ;
+--------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'rx_req'                                                                     ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.464 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.554      ; 2.533      ;
; 0.551 ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.551      ; 2.539      ;
; 0.552 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.554      ; 1.945      ;
; 0.552 ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.552      ; 2.537      ;
; 0.597 ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.547      ; 2.421      ;
; 0.610 ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.544      ; 2.411      ;
; 0.624 ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.550      ; 2.463      ;
; 0.626 ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.551      ; 2.464      ;
; 0.633 ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.554      ; 2.459      ;
; 0.640 ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.551      ; 1.950      ;
; 0.641 ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.552      ; 1.948      ;
; 0.656 ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.546      ; 2.523      ;
; 0.657 ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.546      ; 2.523      ;
; 0.658 ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.547      ; 1.860      ;
; 0.659 ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.543      ; 2.517      ;
; 0.662 ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.552      ; 2.523      ;
; 0.673 ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.546      ; 2.426      ;
; 0.678 ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.544      ; 1.843      ;
; 0.678 ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.545      ; 2.415      ;
; 0.682 ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.549      ; 2.420      ;
; 0.682 ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.546      ; 2.497      ;
; 0.684 ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.544      ; 2.412      ;
; 0.686 ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.546      ; 2.413      ;
; 0.703 ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.550      ; 1.884      ;
; 0.705 ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.551      ; 1.885      ;
; 0.712 ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.554      ; 1.880      ;
; 0.714 ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 1.000        ; 2.545      ; 2.464      ;
; 0.714 ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.544      ; 2.464      ;
; 0.726 ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.549      ; 2.456      ;
; 0.728 ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.549      ; 2.455      ;
; 0.730 ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.546      ; 1.949      ;
; 0.730 ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.544      ; 1.866      ;
; 0.731 ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.546      ; 1.949      ;
; 0.731 ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.546      ; 1.868      ;
; 0.731 ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.522      ; 2.424      ;
; 0.733 ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.543      ; 1.943      ;
; 0.735 ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.546      ; 1.864      ;
; 0.739 ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.552      ; 1.946      ;
; 0.743 ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.549      ; 1.859      ;
; 0.746 ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.545      ; 1.847      ;
; 0.746 ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 1.000        ; 2.546      ; 2.433      ;
; 0.753 ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.546      ; 1.926      ;
; 0.783 ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.544      ; 1.895      ;
; 0.784 ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 0.500        ; 2.545      ; 1.894      ;
; 0.799 ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.549      ; 1.883      ;
; 0.800 ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.549      ; 1.883      ;
; 0.805 ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.522      ; 1.850      ;
; 0.817 ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 0.500        ; 2.546      ; 1.862      ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'reset_n'                                                                ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; 0.628 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 1.000        ; 2.591      ; 2.522      ;
; 0.702 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 0.500        ; 2.591      ; 1.948      ;
; 0.724 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 1.000        ; 2.597      ; 2.423      ;
; 0.726 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 1.000        ; 2.605      ; 2.435      ;
; 0.739 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 1.000        ; 2.624      ; 2.446      ;
; 0.740 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 1.000        ; 2.625      ; 2.446      ;
; 0.740 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 1.000        ; 2.622      ; 2.442      ;
; 0.745 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 1.000        ; 2.610      ; 2.429      ;
; 0.747 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 1.000        ; 2.611      ; 2.429      ;
; 0.751 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 1.000        ; 2.623      ; 2.438      ;
; 0.751 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 1.000        ; 2.612      ; 2.429      ;
; 0.765 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 1.000        ; 2.612      ; 2.415      ;
; 0.773 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 1.000        ; 2.613      ; 2.413      ;
; 0.784 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 1.000        ; 2.602      ; 2.375      ;
; 0.802 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 0.500        ; 2.624      ; 1.883      ;
; 0.803 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 0.500        ; 2.625      ; 1.883      ;
; 0.803 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 0.500        ; 2.622      ; 1.879      ;
; 0.805 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 0.500        ; 2.610      ; 1.869      ;
; 0.805 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 1.000        ; 2.609      ; 2.373      ;
; 0.807 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 0.500        ; 2.611      ; 1.869      ;
; 0.813 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 0.500        ; 2.623      ; 1.876      ;
; 0.816 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 1.000        ; 2.608      ; 2.438      ;
; 0.818 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 1.000        ; 2.606      ; 2.439      ;
; 0.819 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 0.500        ; 2.597      ; 1.828      ;
; 0.820 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 0.500        ; 2.612      ; 1.860      ;
; 0.821 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 0.500        ; 2.612      ; 1.859      ;
; 0.823 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 0.500        ; 2.605      ; 1.838      ;
; 0.827 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 0.500        ; 2.613      ; 1.859      ;
; 0.830 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 1.000        ; 2.604      ; 2.419      ;
; 0.834 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 1.000        ; 2.598      ; 2.410      ;
; 0.837 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 1.000        ; 2.613      ; 2.429      ;
; 0.837 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 1.000        ; 2.606      ; 2.421      ;
; 0.843 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 0.500        ; 2.602      ; 1.816      ;
; 0.846 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 1.000        ; 2.600      ; 2.406      ;
; 0.862 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 0.500        ; 2.609      ; 1.816      ;
; 0.872 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 1.000        ; 2.623      ; 2.402      ;
; 0.884 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 1.000        ; 2.672      ; 2.441      ;
; 0.886 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 1.000        ; 2.609      ; 2.368      ;
; 0.890 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 0.500        ; 2.608      ; 1.864      ;
; 0.892 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 0.500        ; 2.606      ; 1.865      ;
; 0.907 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 0.500        ; 2.613      ; 1.859      ;
; 0.915 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 0.500        ; 2.604      ; 1.834      ;
; 0.917 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 0.500        ; 2.598      ; 1.827      ;
; 0.922 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 0.500        ; 2.606      ; 1.836      ;
; 0.927 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 0.500        ; 2.600      ; 1.825      ;
; 0.943 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 0.500        ; 2.623      ; 1.831      ;
; 0.956 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 0.500        ; 2.609      ; 1.798      ;
; 0.965 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 0.500        ; 2.672      ; 1.860      ;
+-------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'reset_n'                                                                  ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+
; -0.499 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; -0.500       ; 2.688      ; 1.709      ;
; -0.497 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; -0.500       ; 2.754      ; 1.777      ;
; -0.479 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; -0.500       ; 2.702      ; 1.743      ;
; -0.473 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; -0.500       ; 2.681      ; 1.728      ;
; -0.464 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; -0.500       ; 2.679      ; 1.735      ;
; -0.460 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; -0.500       ; 2.677      ; 1.737      ;
; -0.457 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; -0.500       ; 2.685      ; 1.748      ;
; -0.457 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; -0.500       ; 2.683      ; 1.746      ;
; -0.457 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; -0.500       ; 2.676      ; 1.739      ;
; -0.455 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; -0.500       ; 2.684      ; 1.749      ;
; -0.453 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; -0.500       ; 2.688      ; 1.755      ;
; -0.443 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; -0.500       ; 2.693      ; 1.770      ;
; -0.441 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; -0.500       ; 2.691      ; 1.770      ;
; -0.433 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; -0.500       ; 2.687      ; 1.774      ;
; -0.429 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; -0.500       ; 2.685      ; 1.776      ;
; -0.419 ; reset_n   ; tx_buf[14]~46 ; reset_n      ; reset_n     ; 0.000        ; 2.681      ; 2.262      ;
; -0.417 ; reset_n   ; tx_buf[2]~106 ; reset_n      ; reset_n     ; 0.000        ; 2.754      ; 2.337      ;
; -0.416 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; -0.500       ; 2.692      ; 1.796      ;
; -0.414 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; -0.500       ; 2.692      ; 1.798      ;
; -0.411 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; -0.500       ; 2.703      ; 1.812      ;
; -0.408 ; reset_n   ; tx_buf[21]~11 ; reset_n      ; reset_n     ; 0.000        ; 2.688      ; 2.280      ;
; -0.406 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; -0.500       ; 2.705      ; 1.819      ;
; -0.405 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; -0.500       ; 2.701      ; 1.816      ;
; -0.405 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; -0.500       ; 2.704      ; 1.819      ;
; -0.404 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; -0.500       ; 2.690      ; 1.806      ;
; -0.403 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; -0.500       ; 2.689      ; 1.806      ;
; -0.387 ; reset_n   ; tx_buf[9]~71  ; reset_n      ; reset_n     ; 0.000        ; 2.702      ; 2.315      ;
; -0.383 ; reset_n   ; tx_buf[23]~1  ; reset_n      ; reset_n     ; 0.000        ; 2.688      ; 2.305      ;
; -0.368 ; reset_n   ; tx_buf[13]~51 ; reset_n      ; reset_n     ; 0.000        ; 2.684      ; 2.316      ;
; -0.368 ; reset_n   ; tx_buf[10]~66 ; reset_n      ; reset_n     ; 0.000        ; 2.676      ; 2.308      ;
; -0.361 ; reset_n   ; tx_buf[8]~76  ; reset_n      ; reset_n     ; 0.000        ; 2.679      ; 2.318      ;
; -0.356 ; reset_n   ; tx_buf[7]~81  ; reset_n      ; reset_n     ; 0.000        ; 2.677      ; 2.321      ;
; -0.353 ; reset_n   ; tx_buf[20]~16 ; reset_n      ; reset_n     ; 0.000        ; 2.693      ; 2.340      ;
; -0.352 ; reset_n   ; tx_buf[12]~56 ; reset_n      ; reset_n     ; 0.000        ; 2.685      ; 2.333      ;
; -0.352 ; reset_n   ; tx_buf[11]~61 ; reset_n      ; reset_n     ; 0.000        ; 2.683      ; 2.331      ;
; -0.350 ; reset_n   ; tx_buf[0]~116 ; reset_n      ; reset_n     ; 0.000        ; 2.691      ; 2.341      ;
; -0.348 ; reset_n   ; tx_buf[19]~21 ; reset_n      ; reset_n     ; 0.000        ; 2.692      ; 2.344      ;
; -0.347 ; reset_n   ; tx_buf[18]~26 ; reset_n      ; reset_n     ; 0.000        ; 2.692      ; 2.345      ;
; -0.338 ; reset_n   ; tx_buf[15]~41 ; reset_n      ; reset_n     ; 0.000        ; 2.687      ; 2.349      ;
; -0.335 ; reset_n   ; tx_buf[6]~86  ; reset_n      ; reset_n     ; 0.000        ; 2.703      ; 2.368      ;
; -0.335 ; reset_n   ; tx_buf[16]~36 ; reset_n      ; reset_n     ; 0.000        ; 2.685      ; 2.350      ;
; -0.334 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; -0.500       ; 2.669      ; 1.855      ;
; -0.331 ; reset_n   ; tx_buf[4]~96  ; reset_n      ; reset_n     ; 0.000        ; 2.690      ; 2.359      ;
; -0.330 ; reset_n   ; tx_buf[22]~6  ; reset_n      ; reset_n     ; 0.000        ; 2.705      ; 2.375      ;
; -0.330 ; reset_n   ; tx_buf[5]~91  ; reset_n      ; reset_n     ; 0.000        ; 2.701      ; 2.371      ;
; -0.330 ; reset_n   ; tx_buf[1]~111 ; reset_n      ; reset_n     ; 0.000        ; 2.689      ; 2.359      ;
; -0.329 ; reset_n   ; tx_buf[3]~101 ; reset_n      ; reset_n     ; 0.000        ; 2.704      ; 2.375      ;
; -0.239 ; reset_n   ; tx_buf[17]~31 ; reset_n      ; reset_n     ; 0.000        ; 2.669      ; 2.430      ;
+--------+-----------+---------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'rx_req'                                                                       ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.390 ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.623      ; 1.773      ;
; -0.383 ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.632      ; 1.789      ;
; -0.380 ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.621      ; 1.781      ;
; -0.379 ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.598      ; 1.759      ;
; -0.377 ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.622      ; 1.785      ;
; -0.375 ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.626      ; 1.791      ;
; -0.375 ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.626      ; 1.791      ;
; -0.375 ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.629      ; 1.794      ;
; -0.374 ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.627      ; 1.793      ;
; -0.371 ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.627      ; 1.796      ;
; -0.368 ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.625      ; 1.797      ;
; -0.363 ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.624      ; 1.801      ;
; -0.359 ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.622      ; 1.803      ;
; -0.359 ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.622      ; 1.803      ;
; -0.358 ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.623      ; 1.805      ;
; -0.357 ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.621      ; 1.804      ;
; -0.331 ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.623      ; 1.832      ;
; -0.330 ; reset_n   ; rx_data[16]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.632      ; 2.342      ;
; -0.321 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.632      ; 1.851      ;
; -0.321 ; reset_n   ; rx_data[18]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.629      ; 2.348      ;
; -0.320 ; reset_n   ; rx_data[4]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.622      ; 2.342      ;
; -0.320 ; reset_n   ; rx_data[5]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.621      ; 2.341      ;
; -0.320 ; reset_n   ; rx_data[17]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.627      ; 2.347      ;
; -0.319 ; reset_n   ; rx_data[11]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.623      ; 2.344      ;
; -0.319 ; reset_n   ; rx_data[22]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.623      ; 2.344      ;
; -0.317 ; reset_n   ; rx_data[7]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.627      ; 2.350      ;
; -0.316 ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.630      ; 1.854      ;
; -0.316 ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.630      ; 1.854      ;
; -0.316 ; reset_n   ; rx_data[21]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.622      ; 2.346      ;
; -0.314 ; reset_n   ; rx_data[8]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.625      ; 2.351      ;
; -0.312 ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.628      ; 1.856      ;
; -0.311 ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.621      ; 1.850      ;
; -0.308 ; reset_n   ; rx_data[9]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.624      ; 2.356      ;
; -0.307 ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; -0.500       ; 2.623      ; 1.856      ;
; -0.307 ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; -0.500       ; 2.623      ; 1.856      ;
; -0.304 ; reset_n   ; rx_data[15]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.598      ; 2.334      ;
; -0.301 ; reset_n   ; rx_data[10]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.626      ; 2.365      ;
; -0.301 ; reset_n   ; rx_data[12]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.626      ; 2.365      ;
; -0.288 ; reset_n   ; rx_data[6]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.622      ; 2.374      ;
; -0.287 ; reset_n   ; rx_data[20]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.621      ; 2.374      ;
; -0.262 ; reset_n   ; rx_data[13]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.632      ; 2.410      ;
; -0.258 ; reset_n   ; rx_data[19]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.623      ; 2.405      ;
; -0.257 ; reset_n   ; rx_data[2]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.630      ; 2.413      ;
; -0.252 ; reset_n   ; rx_data[0]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.628      ; 2.416      ;
; -0.239 ; reset_n   ; rx_data[23]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.630      ; 2.431      ;
; -0.236 ; reset_n   ; rx_data[1]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.621      ; 2.425      ;
; -0.232 ; reset_n   ; rx_data[3]$latch  ; reset_n      ; rx_req      ; 0.000        ; 2.623      ; 2.431      ;
; -0.232 ; reset_n   ; rx_data[14]$latch ; reset_n      ; rx_req      ; 0.000        ; 2.623      ; 2.431      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'sclk'                                                                           ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+
; 0.037 ; reset_n   ; rx_buf[1]            ; reset_n      ; sclk        ; 0.000        ; 1.793      ; 1.944      ;
; 0.037 ; reset_n   ; rx_buf[3]            ; reset_n      ; sclk        ; 0.000        ; 1.793      ; 1.944      ;
; 0.037 ; reset_n   ; rx_buf[4]            ; reset_n      ; sclk        ; 0.000        ; 1.793      ; 1.944      ;
; 0.037 ; reset_n   ; rx_buf[14]           ; reset_n      ; sclk        ; 0.000        ; 1.793      ; 1.944      ;
; 0.037 ; reset_n   ; rx_buf[22]           ; reset_n      ; sclk        ; 0.000        ; 1.793      ; 1.944      ;
; 0.051 ; reset_n   ; roe~reg0_emulated    ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.934      ;
; 0.068 ; reset_n   ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.951      ;
; 0.071 ; reset_n   ; trdy~reg0_emulated   ; reset_n      ; sclk        ; 0.000        ; 1.923      ; 2.108      ;
; 0.074 ; reset_n   ; rx_buf[1]            ; reset_n      ; sclk        ; -0.500       ; 1.793      ; 1.481      ;
; 0.074 ; reset_n   ; rx_buf[3]            ; reset_n      ; sclk        ; -0.500       ; 1.793      ; 1.481      ;
; 0.074 ; reset_n   ; rx_buf[4]            ; reset_n      ; sclk        ; -0.500       ; 1.793      ; 1.481      ;
; 0.074 ; reset_n   ; rx_buf[14]           ; reset_n      ; sclk        ; -0.500       ; 1.793      ; 1.481      ;
; 0.074 ; reset_n   ; rx_buf[22]           ; reset_n      ; sclk        ; -0.500       ; 1.793      ; 1.481      ;
; 0.080 ; reset_n   ; rx_buf[7]            ; reset_n      ; sclk        ; 0.000        ; 1.834      ; 2.028      ;
; 0.080 ; reset_n   ; rx_buf[8]            ; reset_n      ; sclk        ; 0.000        ; 1.834      ; 2.028      ;
; 0.080 ; reset_n   ; rx_buf[9]            ; reset_n      ; sclk        ; 0.000        ; 1.834      ; 2.028      ;
; 0.080 ; reset_n   ; rx_buf[10]           ; reset_n      ; sclk        ; 0.000        ; 1.834      ; 2.028      ;
; 0.080 ; reset_n   ; rx_buf[11]           ; reset_n      ; sclk        ; 0.000        ; 1.834      ; 2.028      ;
; 0.080 ; reset_n   ; rx_buf[12]           ; reset_n      ; sclk        ; 0.000        ; 1.834      ; 2.028      ;
; 0.082 ; reset_n   ; rx_buf[5]            ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.465      ;
; 0.082 ; reset_n   ; rx_buf[6]            ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.465      ;
; 0.082 ; reset_n   ; rx_buf[19]           ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.465      ;
; 0.082 ; reset_n   ; rx_buf[20]           ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.465      ;
; 0.082 ; reset_n   ; rx_buf[21]           ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.465      ;
; 0.090 ; reset_n   ; rx_buf[5]            ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.973      ;
; 0.090 ; reset_n   ; rx_buf[6]            ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.973      ;
; 0.090 ; reset_n   ; rx_buf[19]           ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.973      ;
; 0.090 ; reset_n   ; rx_buf[20]           ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.973      ;
; 0.090 ; reset_n   ; rx_buf[21]           ; reset_n      ; sclk        ; 0.000        ; 1.769      ; 1.973      ;
; 0.113 ; reset_n   ; rx_buf[0]            ; reset_n      ; sclk        ; -0.500       ; 1.830      ; 1.557      ;
; 0.113 ; reset_n   ; rx_buf[2]            ; reset_n      ; sclk        ; -0.500       ; 1.830      ; 1.557      ;
; 0.113 ; reset_n   ; rx_buf[13]           ; reset_n      ; sclk        ; -0.500       ; 1.830      ; 1.557      ;
; 0.113 ; reset_n   ; rx_buf[16]           ; reset_n      ; sclk        ; -0.500       ; 1.830      ; 1.557      ;
; 0.113 ; reset_n   ; rx_buf[17]           ; reset_n      ; sclk        ; -0.500       ; 1.830      ; 1.557      ;
; 0.113 ; reset_n   ; rx_buf[18]           ; reset_n      ; sclk        ; -0.500       ; 1.830      ; 1.557      ;
; 0.113 ; reset_n   ; rx_buf[23]           ; reset_n      ; sclk        ; -0.500       ; 1.830      ; 1.557      ;
; 0.116 ; reset_n   ; rx_buf[7]            ; reset_n      ; sclk        ; -0.500       ; 1.834      ; 1.564      ;
; 0.116 ; reset_n   ; rx_buf[8]            ; reset_n      ; sclk        ; -0.500       ; 1.834      ; 1.564      ;
; 0.116 ; reset_n   ; rx_buf[9]            ; reset_n      ; sclk        ; -0.500       ; 1.834      ; 1.564      ;
; 0.116 ; reset_n   ; rx_buf[10]           ; reset_n      ; sclk        ; -0.500       ; 1.834      ; 1.564      ;
; 0.116 ; reset_n   ; rx_buf[11]           ; reset_n      ; sclk        ; -0.500       ; 1.834      ; 1.564      ;
; 0.116 ; reset_n   ; rx_buf[12]           ; reset_n      ; sclk        ; -0.500       ; 1.834      ; 1.564      ;
; 0.126 ; reset_n   ; rx_buf[0]            ; reset_n      ; sclk        ; 0.000        ; 1.830      ; 2.070      ;
; 0.126 ; reset_n   ; rx_buf[2]            ; reset_n      ; sclk        ; 0.000        ; 1.830      ; 2.070      ;
; 0.126 ; reset_n   ; rx_buf[13]           ; reset_n      ; sclk        ; 0.000        ; 1.830      ; 2.070      ;
; 0.126 ; reset_n   ; rx_buf[16]           ; reset_n      ; sclk        ; 0.000        ; 1.830      ; 2.070      ;
; 0.126 ; reset_n   ; rx_buf[17]           ; reset_n      ; sclk        ; 0.000        ; 1.830      ; 2.070      ;
; 0.126 ; reset_n   ; rx_buf[18]           ; reset_n      ; sclk        ; 0.000        ; 1.830      ; 2.070      ;
; 0.126 ; reset_n   ; rx_buf[23]           ; reset_n      ; sclk        ; 0.000        ; 1.830      ; 2.070      ;
; 0.131 ; reset_n   ; rx_buf[15]           ; reset_n      ; sclk        ; 0.000        ; 1.729      ; 1.974      ;
; 0.151 ; reset_n   ; roe~reg0_emulated    ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.534      ;
; 0.161 ; reset_n   ; rx_buf[15]           ; reset_n      ; sclk        ; -0.500       ; 1.729      ; 1.504      ;
; 0.172 ; reset_n   ; bit_cnt[26]          ; reset_n      ; sclk        ; 0.000        ; 1.416      ; 1.702      ;
; 0.177 ; reset_n   ; rrdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.769      ; 1.560      ;
; 0.191 ; reset_n   ; trdy~reg0_emulated   ; reset_n      ; sclk        ; -0.500       ; 1.923      ; 1.728      ;
; 0.205 ; reset_n   ; tx_buf[4]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.636      ;
; 0.205 ; reset_n   ; tx_buf[5]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.636      ;
; 0.205 ; reset_n   ; tx_buf[6]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.636      ;
; 0.205 ; reset_n   ; tx_buf[7]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.636      ;
; 0.205 ; reset_n   ; tx_buf[22]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.636      ;
; 0.205 ; reset_n   ; tx_buf[23]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.317      ; 1.636      ;
; 0.228 ; reset_n   ; miso~en              ; reset_n      ; sclk        ; 0.000        ; 1.299      ; 1.641      ;
; 0.245 ; reset_n   ; tx_buf[3]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.282      ; 1.641      ;
; 0.245 ; reset_n   ; tx_buf[16]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.282      ; 1.641      ;
; 0.270 ; reset_n   ; tx_buf[9]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.785      ;
; 0.270 ; reset_n   ; tx_buf[10]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.401      ; 1.785      ;
; 0.276 ; reset_n   ; tx_buf[0]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.670      ;
; 0.276 ; reset_n   ; tx_buf[17]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.670      ;
; 0.276 ; reset_n   ; tx_buf[18]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.670      ;
; 0.276 ; reset_n   ; tx_buf[19]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.670      ;
; 0.276 ; reset_n   ; tx_buf[20]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.670      ;
; 0.276 ; reset_n   ; tx_buf[21]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.280      ; 1.670      ;
; 0.280 ; reset_n   ; tx_buf[12]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.445      ; 1.839      ;
; 0.280 ; reset_n   ; tx_buf[13]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.445      ; 1.839      ;
; 0.280 ; reset_n   ; tx_buf[14]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.445      ; 1.839      ;
; 0.280 ; reset_n   ; tx_buf[15]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.445      ; 1.839      ;
; 0.285 ; reset_n   ; tx_buf[11]~_emulated ; reset_n      ; sclk        ; 0.000        ; 1.421      ; 1.820      ;
; 0.285 ; reset_n   ; tx_buf[8]~_emulated  ; reset_n      ; sclk        ; 0.000        ; 1.421      ; 1.820      ;
; 0.286 ; reset_n   ; bit_cnt[1]           ; reset_n      ; sclk        ; 0.000        ; 1.241      ; 1.641      ;
; 0.286 ; reset_n   ; bit_cnt[2]           ; reset_n      ; sclk        ; 0.000        ; 1.241      ; 1.641      ;
; 0.286 ; reset_n   ; bit_cnt[3]           ; reset_n      ; sclk        ; 0.000        ; 1.241      ; 1.641      ;
; 0.286 ; reset_n   ; bit_cnt[4]           ; reset_n      ; sclk        ; 0.000        ; 1.241      ; 1.641      ;
; 0.286 ; reset_n   ; bit_cnt[5]           ; reset_n      ; sclk        ; 0.000        ; 1.241      ; 1.641      ;
; 0.286 ; reset_n   ; bit_cnt[6]           ; reset_n      ; sclk        ; 0.000        ; 1.241      ; 1.641      ;
; 0.286 ; reset_n   ; bit_cnt[7]           ; reset_n      ; sclk        ; 0.000        ; 1.241      ; 1.641      ;
; 0.295 ; reset_n   ; bit_cnt[22]          ; reset_n      ; sclk        ; 0.000        ; 1.293      ; 1.702      ;
; 0.299 ; reset_n   ; bit_cnt[16]          ; reset_n      ; sclk        ; 0.000        ; 1.343      ; 1.756      ;
; 0.304 ; rx_req    ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; 0.000        ; 1.769      ; 2.187      ;
; 0.333 ; rx_req    ; rrdy~reg0_emulated   ; rx_req       ; sclk        ; -0.500       ; 1.769      ; 1.716      ;
; 0.345 ; reset_n   ; bit_cnt[10]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[11]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[12]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[14]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[15]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[17]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[18]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[19]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[28]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[29]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
; 0.345 ; reset_n   ; bit_cnt[30]          ; reset_n      ; sclk        ; 0.000        ; 1.266      ; 1.725      ;
+-------+-----------+----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'sclk'                                                      ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; sclk  ; Rise       ; sclk                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[10]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[11]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[12]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[13]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[14]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[15]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[16]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[17]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[18]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[19]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[20]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[21]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[22]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[23]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[24]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[25]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[26]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[27]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[28]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[29]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[30]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[31]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[32]          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[4]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[5]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[6]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[7]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[8]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; bit_cnt[9]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~en              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; miso~reg0            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rd_add               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; roe~reg0_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rrdy~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[10]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[11]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[12]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[13]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[14]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[15]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[16]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[17]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[18]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[19]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[20]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[21]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[22]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[23]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[4]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[5]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[6]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[7]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[8]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; rx_buf[9]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; trdy~reg0_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[10]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[11]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[12]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[13]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[14]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[15]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[16]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[17]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[18]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[19]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[20]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[21]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[22]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[23]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[4]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[8]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Rise       ; tx_buf[9]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; sclk  ; Fall       ; wr_add               ;
; -0.202 ; 0.014        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; trdy~reg0_emulated   ;
; -0.187 ; 0.029        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[14]           ;
; -0.187 ; 0.029        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[1]            ;
; -0.187 ; 0.029        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[22]           ;
; -0.187 ; 0.029        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[3]            ;
; -0.187 ; 0.029        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[4]            ;
; -0.185 ; 0.031        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[15]           ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[0]            ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[13]           ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[16]           ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[17]           ;
; -0.182 ; 0.034        ; 0.216          ; High Pulse Width ; sclk  ; Fall       ; rx_buf[18]           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'reset_n'                                                              ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; reset_n ; Rise       ; reset_n                       ;
; 0.011  ; 0.011        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[2]~106                 ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[22]~6|datad            ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[3]~101|datad           ;
; 0.013  ; 0.013        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[6]~86|datad            ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[2]~106|datac           ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[5]~91|datad            ;
; 0.014  ; 0.014        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[9]~71|datad            ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~116|datad           ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[18]~26|datad           ;
; 0.015  ; 0.015        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[20]~16|datad           ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[12]~56|datad           ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[19]~21|datad           ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[1]~111|datad           ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[21]~11|datad           ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[23]~1|datad            ;
; 0.016  ; 0.016        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[4]~96|datad            ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[11]~61|datad           ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[13]~51|datad           ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[14]~46|datad           ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[15]~41|datad           ;
; 0.017  ; 0.017        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[16]~36|datad           ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[10]~66|datad           ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[22]~6                  ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[3]~101                 ;
; 0.018  ; 0.018        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[6]~86                  ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[7]~81|datad            ;
; 0.018  ; 0.018        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[8]~76|datad            ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[5]~91                  ;
; 0.019  ; 0.019        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[9]~71                  ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[0]~116                 ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[18]~26                 ;
; 0.020  ; 0.020        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[20]~16                 ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[12]~56                 ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[17]~31|datad           ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[19]~21                 ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[1]~111                 ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[21]~11                 ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[23]~1                  ;
; 0.021  ; 0.021        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[4]~96                  ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[11]~61                 ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[13]~51                 ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[14]~46                 ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[15]~41                 ;
; 0.022  ; 0.022        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[16]~36                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[10]~66                 ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[7]~81                  ;
; 0.023  ; 0.023        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[8]~76                  ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; reset_n ; Fall       ; tx_buf[17]~31                 ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|inclk[0] ;
; 0.049  ; 0.049        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|outclk   ;
; 0.070  ; 0.070        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123|combout         ;
; 0.073  ; 0.073        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; tx_buf[0]~123|datac           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|o               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; reset_n ; Rise       ; reset_n~input|i               ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; reset_n~input|o               ;
; 0.926  ; 0.926        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123|datac           ;
; 0.929  ; 0.929        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123|combout         ;
; 0.949  ; 0.949        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|inclk[0] ;
; 0.949  ; 0.949        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[0]~123clkctrl|outclk   ;
; 0.972  ; 0.972        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[17]~31                 ;
; 0.974  ; 0.974        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[10]~66                 ;
; 0.975  ; 0.975        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[7]~81                  ;
; 0.975  ; 0.975        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[8]~76                  ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[11]~61                 ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[12]~56                 ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[13]~51                 ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[14]~46                 ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[15]~41                 ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[16]~36                 ;
; 0.976  ; 0.976        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[17]~31|datad           ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[21]~11                 ;
; 0.976  ; 0.976        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[23]~1                  ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[18]~26                 ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[19]~21                 ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[1]~111                 ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[20]~16                 ;
; 0.977  ; 0.977        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[4]~96                  ;
; 0.978  ; 0.978        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[0]~116                 ;
; 0.978  ; 0.978        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[10]~66|datad           ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[22]~6                  ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[3]~101                 ;
; 0.979  ; 0.979        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[6]~86                  ;
; 0.979  ; 0.979        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[7]~81|datad            ;
; 0.979  ; 0.979        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[8]~76|datad            ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[11]~61|datad           ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[12]~56|datad           ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[13]~51|datad           ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[14]~46|datad           ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[15]~41|datad           ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[16]~36|datad           ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[21]~11|datad           ;
; 0.980  ; 0.980        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[23]~1|datad            ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[5]~91                  ;
; 0.980  ; 0.980        ; 0.000          ; Low Pulse Width  ; reset_n ; Fall       ; tx_buf[9]~71                  ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[18]~26|datad           ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[19]~21|datad           ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[1]~111|datad           ;
; 0.981  ; 0.981        ; 0.000          ; High Pulse Width ; reset_n ; Rise       ; tx_buf[20]~16|datad           ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rx_req'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rx_req ; Rise       ; rx_req                      ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[13]$latch|datad     ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[16]$latch|datad     ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[18]$latch|datad     ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[23]$latch|datad     ;
; 0.019  ; 0.019        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[2]$latch|datad      ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[0]$latch|datad      ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[10]$latch|datad     ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[12]$latch|datad     ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[17]$latch|datad     ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[8]$latch|datad      ;
; 0.020  ; 0.020        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[9]$latch|datad      ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[11]$latch|datad     ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.021  ; 0.021        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[14]$latch|datad     ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[19]$latch|datad     ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[20]$latch|datad     ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[21]$latch|datad     ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[22]$latch|datad     ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.022  ; 0.022        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[13]$latch           ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[16]$latch           ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[18]$latch           ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[23]$latch           ;
; 0.024  ; 0.024        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[10]$latch           ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[12]$latch           ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[17]$latch           ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[8]$latch            ;
; 0.025  ; 0.025        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[9]$latch            ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[11]$latch           ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.026  ; 0.026        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[14]$latch           ;
; 0.027  ; 0.027        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_data[15]$latch|datad     ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[19]$latch           ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[20]$latch           ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[21]$latch           ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[22]$latch           ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.027  ; 0.027        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.032  ; 0.032        ; 0.000          ; High Pulse Width ; rx_req ; Fall       ; rx_data[15]$latch           ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.055  ; 0.055        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.083  ; 0.083        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.088  ; 0.088        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rx_req ; Rise       ; rx_req~input|i              ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_req~input|o              ;
; 0.911  ; 0.911        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|combout         ;
; 0.915  ; 0.915        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0|datad           ;
; 0.943  ; 0.943        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|inclk[0] ;
; 0.943  ; 0.943        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; process_1~0clkctrl|outclk   ;
; 0.967  ; 0.967        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[15]$latch           ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[14]$latch           ;
; 0.971  ; 0.971        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[15]$latch|datad     ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[19]$latch           ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[1]$latch            ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[20]$latch           ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[21]$latch           ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[22]$latch           ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[3]$latch            ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[4]$latch            ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[5]$latch            ;
; 0.971  ; 0.971        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[6]$latch            ;
; 0.972  ; 0.972        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[11]$latch           ;
; 0.972  ; 0.972        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[7]$latch            ;
; 0.972  ; 0.972        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[8]$latch            ;
; 0.972  ; 0.972        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[9]$latch            ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[0]$latch            ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[10]$latch           ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[12]$latch           ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[13]$latch           ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[16]$latch           ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[17]$latch           ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[18]$latch           ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[23]$latch           ;
; 0.973  ; 0.973        ; 0.000          ; Low Pulse Width  ; rx_req ; Fall       ; rx_data[2]$latch            ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[14]$latch|datad     ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[19]$latch|datad     ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[1]$latch|datad      ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[20]$latch|datad     ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[21]$latch|datad     ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[22]$latch|datad     ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[3]$latch|datad      ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[4]$latch|datad      ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[5]$latch|datad      ;
; 0.975  ; 0.975        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[6]$latch|datad      ;
; 0.976  ; 0.976        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[11]$latch|datad     ;
; 0.976  ; 0.976        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[7]$latch|datad      ;
; 0.976  ; 0.976        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[8]$latch|datad      ;
; 0.976  ; 0.976        ; 0.000          ; High Pulse Width ; rx_req ; Rise       ; rx_data[9]$latch|datad      ;
+--------+--------------+----------------+------------------+--------+------------+-----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+-------------------+------------+--------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+-------+------------+-----------------+
; tx_load_data[*]   ; reset_n    ; 0.733  ; 1.426 ; Fall       ; reset_n         ;
;  tx_load_data[0]  ; reset_n    ; 0.333  ; 0.961 ; Fall       ; reset_n         ;
;  tx_load_data[1]  ; reset_n    ; 0.180  ; 0.790 ; Fall       ; reset_n         ;
;  tx_load_data[2]  ; reset_n    ; 0.217  ; 0.840 ; Fall       ; reset_n         ;
;  tx_load_data[3]  ; reset_n    ; 0.337  ; 0.950 ; Fall       ; reset_n         ;
;  tx_load_data[4]  ; reset_n    ; -0.046 ; 0.535 ; Fall       ; reset_n         ;
;  tx_load_data[5]  ; reset_n    ; 0.733  ; 1.426 ; Fall       ; reset_n         ;
;  tx_load_data[6]  ; reset_n    ; 0.631  ; 1.337 ; Fall       ; reset_n         ;
;  tx_load_data[7]  ; reset_n    ; 0.186  ; 0.805 ; Fall       ; reset_n         ;
;  tx_load_data[8]  ; reset_n    ; 0.019  ; 0.633 ; Fall       ; reset_n         ;
;  tx_load_data[9]  ; reset_n    ; 0.230  ; 0.871 ; Fall       ; reset_n         ;
;  tx_load_data[10] ; reset_n    ; -0.072 ; 0.491 ; Fall       ; reset_n         ;
;  tx_load_data[11] ; reset_n    ; 0.174  ; 0.791 ; Fall       ; reset_n         ;
;  tx_load_data[12] ; reset_n    ; 0.138  ; 0.768 ; Fall       ; reset_n         ;
;  tx_load_data[13] ; reset_n    ; 0.402  ; 1.075 ; Fall       ; reset_n         ;
;  tx_load_data[14] ; reset_n    ; 0.042  ; 0.619 ; Fall       ; reset_n         ;
;  tx_load_data[15] ; reset_n    ; 0.341  ; 0.986 ; Fall       ; reset_n         ;
;  tx_load_data[16] ; reset_n    ; 0.141  ; 0.755 ; Fall       ; reset_n         ;
;  tx_load_data[17] ; reset_n    ; 0.551  ; 1.241 ; Fall       ; reset_n         ;
;  tx_load_data[18] ; reset_n    ; 0.345  ; 0.966 ; Fall       ; reset_n         ;
;  tx_load_data[19] ; reset_n    ; -0.064 ; 0.522 ; Fall       ; reset_n         ;
;  tx_load_data[20] ; reset_n    ; 0.103  ; 0.712 ; Fall       ; reset_n         ;
;  tx_load_data[21] ; reset_n    ; 0.119  ; 0.733 ; Fall       ; reset_n         ;
;  tx_load_data[22] ; reset_n    ; 0.378  ; 1.019 ; Fall       ; reset_n         ;
;  tx_load_data[23] ; reset_n    ; 0.576  ; 1.267 ; Fall       ; reset_n         ;
; reset_n           ; sclk       ; 0.741  ; 1.229 ; Rise       ; sclk            ;
; rx_req            ; sclk       ; 0.764  ; 1.158 ; Rise       ; sclk            ;
; ss_n              ; sclk       ; 2.696  ; 3.486 ; Rise       ; sclk            ;
; st_load_en        ; sclk       ; 2.873  ; 3.559 ; Rise       ; sclk            ;
; st_load_roe       ; sclk       ; 1.891  ; 2.501 ; Rise       ; sclk            ;
; st_load_rrdy      ; sclk       ; 2.070  ; 2.771 ; Rise       ; sclk            ;
; st_load_trdy      ; sclk       ; 2.467  ; 3.213 ; Rise       ; sclk            ;
; tx_load_data[*]   ; sclk       ; 2.044  ; 2.799 ; Rise       ; sclk            ;
;  tx_load_data[0]  ; sclk       ; 1.628  ; 2.261 ; Rise       ; sclk            ;
;  tx_load_data[1]  ; sclk       ; 1.449  ; 2.089 ; Rise       ; sclk            ;
;  tx_load_data[2]  ; sclk       ; 1.475  ; 2.118 ; Rise       ; sclk            ;
;  tx_load_data[3]  ; sclk       ; 1.389  ; 2.024 ; Rise       ; sclk            ;
;  tx_load_data[4]  ; sclk       ; 1.320  ; 1.949 ; Rise       ; sclk            ;
;  tx_load_data[5]  ; sclk       ; 2.044  ; 2.799 ; Rise       ; sclk            ;
;  tx_load_data[6]  ; sclk       ; 1.805  ; 2.534 ; Rise       ; sclk            ;
;  tx_load_data[7]  ; sclk       ; 1.332  ; 1.968 ; Rise       ; sclk            ;
;  tx_load_data[8]  ; sclk       ; 1.198  ; 1.815 ; Rise       ; sclk            ;
;  tx_load_data[9]  ; sclk       ; 1.508  ; 2.177 ; Rise       ; sclk            ;
;  tx_load_data[10] ; sclk       ; 1.069  ; 1.687 ; Rise       ; sclk            ;
;  tx_load_data[11] ; sclk       ; 1.385  ; 2.015 ; Rise       ; sclk            ;
;  tx_load_data[12] ; sclk       ; 1.378  ; 2.051 ; Rise       ; sclk            ;
;  tx_load_data[13] ; sclk       ; 1.447  ; 2.149 ; Rise       ; sclk            ;
;  tx_load_data[14] ; sclk       ; 1.161  ; 1.778 ; Rise       ; sclk            ;
;  tx_load_data[15] ; sclk       ; 1.548  ; 2.186 ; Rise       ; sclk            ;
;  tx_load_data[16] ; sclk       ; 1.743  ; 2.431 ; Rise       ; sclk            ;
;  tx_load_data[17] ; sclk       ; 1.463  ; 2.137 ; Rise       ; sclk            ;
;  tx_load_data[18] ; sclk       ; 1.661  ; 2.340 ; Rise       ; sclk            ;
;  tx_load_data[19] ; sclk       ; 1.282  ; 1.904 ; Rise       ; sclk            ;
;  tx_load_data[20] ; sclk       ; 1.511  ; 2.160 ; Rise       ; sclk            ;
;  tx_load_data[21] ; sclk       ; 1.482  ; 2.139 ; Rise       ; sclk            ;
;  tx_load_data[22] ; sclk       ; 1.596  ; 2.270 ; Rise       ; sclk            ;
;  tx_load_data[23] ; sclk       ; 1.669  ; 2.390 ; Rise       ; sclk            ;
; tx_load_en        ; sclk       ; 2.102  ; 2.799 ; Rise       ; sclk            ;
; mosi              ; sclk       ; 1.735  ; 2.341 ; Fall       ; sclk            ;
; reset_n           ; sclk       ; -0.068 ; 0.364 ; Fall       ; sclk            ;
; rx_req            ; sclk       ; 0.124  ; 0.533 ; Fall       ; sclk            ;
; ss_n              ; sclk       ; 2.037  ; 2.770 ; Fall       ; sclk            ;
; st_load_en        ; sclk       ; 2.243  ; 2.984 ; Fall       ; sclk            ;
; st_load_roe       ; sclk       ; 1.370  ; 1.951 ; Fall       ; sclk            ;
; st_load_rrdy      ; sclk       ; 1.445  ; 2.131 ; Fall       ; sclk            ;
; st_load_trdy      ; sclk       ; 1.773  ; 2.497 ; Fall       ; sclk            ;
; tx_load_en        ; sclk       ; 1.393  ; 2.083 ; Fall       ; sclk            ;
+-------------------+------------+--------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]   ; reset_n    ; 0.653  ; 0.097  ; Fall       ; reset_n         ;
;  tx_load_data[0]  ; reset_n    ; 0.249  ; -0.370 ; Fall       ; reset_n         ;
;  tx_load_data[1]  ; reset_n    ; 0.405  ; -0.187 ; Fall       ; reset_n         ;
;  tx_load_data[2]  ; reset_n    ; 0.304  ; -0.310 ; Fall       ; reset_n         ;
;  tx_load_data[3]  ; reset_n    ; 0.257  ; -0.334 ; Fall       ; reset_n         ;
;  tx_load_data[4]  ; reset_n    ; 0.622  ; 0.057  ; Fall       ; reset_n         ;
;  tx_load_data[5]  ; reset_n    ; -0.123 ; -0.792 ; Fall       ; reset_n         ;
;  tx_load_data[6]  ; reset_n    ; -0.029 ; -0.712 ; Fall       ; reset_n         ;
;  tx_load_data[7]  ; reset_n    ; 0.313  ; -0.295 ; Fall       ; reset_n         ;
;  tx_load_data[8]  ; reset_n    ; 0.468  ; -0.135 ; Fall       ; reset_n         ;
;  tx_load_data[9]  ; reset_n    ; 0.268  ; -0.363 ; Fall       ; reset_n         ;
;  tx_load_data[10] ; reset_n    ; 0.653  ; 0.097  ; Fall       ; reset_n         ;
;  tx_load_data[11] ; reset_n    ; 0.326  ; -0.282 ; Fall       ; reset_n         ;
;  tx_load_data[12] ; reset_n    ; 0.355  ; -0.267 ; Fall       ; reset_n         ;
;  tx_load_data[13] ; reset_n    ; 0.194  ; -0.467 ; Fall       ; reset_n         ;
;  tx_load_data[14] ; reset_n    ; 0.536  ; -0.032 ; Fall       ; reset_n         ;
;  tx_load_data[15] ; reset_n    ; 0.165  ; -0.470 ; Fall       ; reset_n         ;
;  tx_load_data[16] ; reset_n    ; 0.352  ; -0.253 ; Fall       ; reset_n         ;
;  tx_load_data[17] ; reset_n    ; 0.045  ; -0.632 ; Fall       ; reset_n         ;
;  tx_load_data[18] ; reset_n    ; 0.242  ; -0.358 ; Fall       ; reset_n         ;
;  tx_load_data[19] ; reset_n    ; 0.630  ; 0.061  ; Fall       ; reset_n         ;
;  tx_load_data[20] ; reset_n    ; 0.389  ; -0.212 ; Fall       ; reset_n         ;
;  tx_load_data[21] ; reset_n    ; 0.380  ; -0.223 ; Fall       ; reset_n         ;
;  tx_load_data[22] ; reset_n    ; 0.218  ; -0.401 ; Fall       ; reset_n         ;
;  tx_load_data[23] ; reset_n    ; 0.019  ; -0.648 ; Fall       ; reset_n         ;
; reset_n           ; sclk       ; -0.060 ; -0.551 ; Rise       ; sclk            ;
; rx_req            ; sclk       ; -0.557 ; -0.955 ; Rise       ; sclk            ;
; ss_n              ; sclk       ; -1.663 ; -2.330 ; Rise       ; sclk            ;
; st_load_en        ; sclk       ; -2.182 ; -2.830 ; Rise       ; sclk            ;
; st_load_roe       ; sclk       ; -1.642 ; -2.239 ; Rise       ; sclk            ;
; st_load_rrdy      ; sclk       ; -1.815 ; -2.499 ; Rise       ; sclk            ;
; st_load_trdy      ; sclk       ; -1.831 ; -2.482 ; Rise       ; sclk            ;
; tx_load_data[*]   ; sclk       ; -0.820 ; -1.409 ; Rise       ; sclk            ;
;  tx_load_data[0]  ; sclk       ; -1.375 ; -1.983 ; Rise       ; sclk            ;
;  tx_load_data[1]  ; sclk       ; -1.204 ; -1.818 ; Rise       ; sclk            ;
;  tx_load_data[2]  ; sclk       ; -1.214 ; -1.852 ; Rise       ; sclk            ;
;  tx_load_data[3]  ; sclk       ; -1.136 ; -1.740 ; Rise       ; sclk            ;
;  tx_load_data[4]  ; sclk       ; -1.063 ; -1.687 ; Rise       ; sclk            ;
;  tx_load_data[5]  ; sclk       ; -1.768 ; -2.480 ; Rise       ; sclk            ;
;  tx_load_data[6]  ; sclk       ; -1.535 ; -2.229 ; Rise       ; sclk            ;
;  tx_load_data[7]  ; sclk       ; -1.090 ; -1.699 ; Rise       ; sclk            ;
;  tx_load_data[8]  ; sclk       ; -0.963 ; -1.553 ; Rise       ; sclk            ;
;  tx_load_data[9]  ; sclk       ; -1.262 ; -1.899 ; Rise       ; sclk            ;
;  tx_load_data[10] ; sclk       ; -0.820 ; -1.409 ; Rise       ; sclk            ;
;  tx_load_data[11] ; sclk       ; -1.137 ; -1.761 ; Rise       ; sclk            ;
;  tx_load_data[12] ; sclk       ; -1.111 ; -1.757 ; Rise       ; sclk            ;
;  tx_load_data[13] ; sclk       ; -1.177 ; -1.848 ; Rise       ; sclk            ;
;  tx_load_data[14] ; sclk       ; -0.925 ; -1.514 ; Rise       ; sclk            ;
;  tx_load_data[15] ; sclk       ; -1.287 ; -1.919 ; Rise       ; sclk            ;
;  tx_load_data[16] ; sclk       ; -1.476 ; -2.135 ; Rise       ; sclk            ;
;  tx_load_data[17] ; sclk       ; -1.203 ; -1.871 ; Rise       ; sclk            ;
;  tx_load_data[18] ; sclk       ; -1.384 ; -2.024 ; Rise       ; sclk            ;
;  tx_load_data[19] ; sclk       ; -0.983 ; -1.603 ; Rise       ; sclk            ;
;  tx_load_data[20] ; sclk       ; -1.252 ; -1.873 ; Rise       ; sclk            ;
;  tx_load_data[21] ; sclk       ; -1.224 ; -1.850 ; Rise       ; sclk            ;
;  tx_load_data[22] ; sclk       ; -1.338 ; -1.972 ; Rise       ; sclk            ;
;  tx_load_data[23] ; sclk       ; -1.349 ; -2.033 ; Rise       ; sclk            ;
; tx_load_en        ; sclk       ; -1.532 ; -2.162 ; Rise       ; sclk            ;
; mosi              ; sclk       ; -0.515 ; -1.172 ; Fall       ; sclk            ;
; reset_n           ; sclk       ; 0.403  ; -0.033 ; Fall       ; sclk            ;
; rx_req            ; sclk       ; 0.202  ; -0.224 ; Fall       ; sclk            ;
; ss_n              ; sclk       ; -1.237 ; -1.852 ; Fall       ; sclk            ;
; st_load_en        ; sclk       ; -1.460 ; -2.108 ; Fall       ; sclk            ;
; st_load_roe       ; sclk       ; -1.073 ; -1.641 ; Fall       ; sclk            ;
; st_load_rrdy      ; sclk       ; -1.084 ; -1.740 ; Fall       ; sclk            ;
; st_load_trdy      ; sclk       ; -1.109 ; -1.727 ; Fall       ; sclk            ;
; tx_load_en        ; sclk       ; -1.098 ; -1.769 ; Fall       ; sclk            ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; roe          ; reset_n    ; 2.960 ; 3.426 ; Rise       ; reset_n         ;
; rrdy         ; reset_n    ; 2.986 ; 3.427 ; Rise       ; reset_n         ;
; trdy         ; reset_n    ; 3.192 ; 3.667 ; Rise       ; reset_n         ;
; roe          ; reset_n    ; 2.960 ; 3.426 ; Fall       ; reset_n         ;
; rrdy         ; reset_n    ; 2.986 ; 3.427 ; Fall       ; reset_n         ;
; trdy         ; reset_n    ; 3.192 ; 3.667 ; Fall       ; reset_n         ;
; rrdy         ; rx_req     ; 3.623 ; 3.197 ; Rise       ; rx_req          ;
; rrdy         ; rx_req     ; 3.623 ; 3.197 ; Fall       ; rx_req          ;
; rx_data[*]   ; rx_req     ; 4.922 ; 5.015 ; Fall       ; rx_req          ;
;  rx_data[0]  ; rx_req     ; 4.605 ; 4.674 ; Fall       ; rx_req          ;
;  rx_data[1]  ; rx_req     ; 4.223 ; 4.240 ; Fall       ; rx_req          ;
;  rx_data[2]  ; rx_req     ; 4.441 ; 4.478 ; Fall       ; rx_req          ;
;  rx_data[3]  ; rx_req     ; 4.472 ; 4.515 ; Fall       ; rx_req          ;
;  rx_data[4]  ; rx_req     ; 4.597 ; 4.637 ; Fall       ; rx_req          ;
;  rx_data[5]  ; rx_req     ; 4.424 ; 4.464 ; Fall       ; rx_req          ;
;  rx_data[6]  ; rx_req     ; 4.922 ; 5.015 ; Fall       ; rx_req          ;
;  rx_data[7]  ; rx_req     ; 4.546 ; 4.593 ; Fall       ; rx_req          ;
;  rx_data[8]  ; rx_req     ; 4.840 ; 4.924 ; Fall       ; rx_req          ;
;  rx_data[9]  ; rx_req     ; 4.304 ; 4.327 ; Fall       ; rx_req          ;
;  rx_data[10] ; rx_req     ; 4.299 ; 4.325 ; Fall       ; rx_req          ;
;  rx_data[11] ; rx_req     ; 4.426 ; 4.460 ; Fall       ; rx_req          ;
;  rx_data[12] ; rx_req     ; 4.553 ; 4.625 ; Fall       ; rx_req          ;
;  rx_data[13] ; rx_req     ; 4.781 ; 4.872 ; Fall       ; rx_req          ;
;  rx_data[14] ; rx_req     ; 4.331 ; 4.360 ; Fall       ; rx_req          ;
;  rx_data[15] ; rx_req     ; 4.328 ; 4.367 ; Fall       ; rx_req          ;
;  rx_data[16] ; rx_req     ; 4.383 ; 4.420 ; Fall       ; rx_req          ;
;  rx_data[17] ; rx_req     ; 4.192 ; 4.206 ; Fall       ; rx_req          ;
;  rx_data[18] ; rx_req     ; 4.458 ; 4.503 ; Fall       ; rx_req          ;
;  rx_data[19] ; rx_req     ; 4.788 ; 4.862 ; Fall       ; rx_req          ;
;  rx_data[20] ; rx_req     ; 4.772 ; 4.841 ; Fall       ; rx_req          ;
;  rx_data[21] ; rx_req     ; 4.687 ; 4.751 ; Fall       ; rx_req          ;
;  rx_data[22] ; rx_req     ; 4.447 ; 4.494 ; Fall       ; rx_req          ;
;  rx_data[23] ; rx_req     ; 4.515 ; 4.575 ; Fall       ; rx_req          ;
; miso         ; sclk       ; 3.317 ; 3.401 ; Rise       ; sclk            ;
; roe          ; sclk       ; 4.009 ; 4.083 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 4.029 ; 4.079 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 4.461 ; 4.541 ; Fall       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; roe          ; reset_n    ; 2.905 ; 3.368 ; Rise       ; reset_n         ;
; rrdy         ; reset_n    ; 2.931 ; 3.369 ; Rise       ; reset_n         ;
; trdy         ; reset_n    ; 3.129 ; 3.599 ; Rise       ; reset_n         ;
; roe          ; reset_n    ; 2.905 ; 3.368 ; Fall       ; reset_n         ;
; rrdy         ; reset_n    ; 2.931 ; 3.369 ; Fall       ; reset_n         ;
; trdy         ; reset_n    ; 3.129 ; 3.599 ; Fall       ; reset_n         ;
; rrdy         ; rx_req     ; 3.558 ; 3.134 ; Rise       ; rx_req          ;
; rrdy         ; rx_req     ; 3.558 ; 3.134 ; Fall       ; rx_req          ;
; rx_data[*]   ; rx_req     ; 4.105 ; 4.118 ; Fall       ; rx_req          ;
;  rx_data[0]  ; rx_req     ; 4.501 ; 4.567 ; Fall       ; rx_req          ;
;  rx_data[1]  ; rx_req     ; 4.134 ; 4.150 ; Fall       ; rx_req          ;
;  rx_data[2]  ; rx_req     ; 4.343 ; 4.377 ; Fall       ; rx_req          ;
;  rx_data[3]  ; rx_req     ; 4.373 ; 4.414 ; Fall       ; rx_req          ;
;  rx_data[4]  ; rx_req     ; 4.499 ; 4.538 ; Fall       ; rx_req          ;
;  rx_data[5]  ; rx_req     ; 4.327 ; 4.365 ; Fall       ; rx_req          ;
;  rx_data[6]  ; rx_req     ; 4.812 ; 4.900 ; Fall       ; rx_req          ;
;  rx_data[7]  ; rx_req     ; 4.445 ; 4.489 ; Fall       ; rx_req          ;
;  rx_data[8]  ; rx_req     ; 4.727 ; 4.807 ; Fall       ; rx_req          ;
;  rx_data[9]  ; rx_req     ; 4.211 ; 4.233 ; Fall       ; rx_req          ;
;  rx_data[10] ; rx_req     ; 4.207 ; 4.231 ; Fall       ; rx_req          ;
;  rx_data[11] ; rx_req     ; 4.328 ; 4.361 ; Fall       ; rx_req          ;
;  rx_data[12] ; rx_req     ; 4.452 ; 4.521 ; Fall       ; rx_req          ;
;  rx_data[13] ; rx_req     ; 4.669 ; 4.756 ; Fall       ; rx_req          ;
;  rx_data[14] ; rx_req     ; 4.238 ; 4.265 ; Fall       ; rx_req          ;
;  rx_data[15] ; rx_req     ; 4.234 ; 4.271 ; Fall       ; rx_req          ;
;  rx_data[16] ; rx_req     ; 4.287 ; 4.322 ; Fall       ; rx_req          ;
;  rx_data[17] ; rx_req     ; 4.105 ; 4.118 ; Fall       ; rx_req          ;
;  rx_data[18] ; rx_req     ; 4.359 ; 4.402 ; Fall       ; rx_req          ;
;  rx_data[19] ; rx_req     ; 4.678 ; 4.749 ; Fall       ; rx_req          ;
;  rx_data[20] ; rx_req     ; 4.662 ; 4.728 ; Fall       ; rx_req          ;
;  rx_data[21] ; rx_req     ; 4.582 ; 4.643 ; Fall       ; rx_req          ;
;  rx_data[22] ; rx_req     ; 4.350 ; 4.394 ; Fall       ; rx_req          ;
;  rx_data[23] ; rx_req     ; 4.414 ; 4.471 ; Fall       ; rx_req          ;
; miso         ; sclk       ; 3.241 ; 3.322 ; Rise       ; sclk            ;
; roe          ; sclk       ; 3.889 ; 3.942 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 3.911 ; 3.940 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 4.319 ; 4.376 ; Fall       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.471 ; 4.038 ;       ;
; ss_n         ; roe         ; 4.895 ; 5.099 ; 5.760 ; 5.642 ;
; ss_n         ; rrdy        ; 4.913 ; 5.100 ; 5.772 ; 5.634 ;
; ss_n         ; trdy        ; 5.357 ; 5.168 ; 5.779 ; 6.134 ;
; st_load_en   ; roe         ; 5.101 ; 5.305 ; 6.012 ; 5.894 ;
; st_load_en   ; rrdy        ; 5.119 ; 5.306 ; 6.024 ; 5.886 ;
; st_load_en   ; trdy        ; 5.126 ; 5.374 ; 6.031 ; 5.899 ;
; st_load_roe  ; roe         ; 4.398 ;       ;       ; 5.013 ;
; st_load_rrdy ; rrdy        ; 4.535 ;       ;       ; 5.204 ;
; st_load_trdy ; trdy        ; 5.128 ;       ;       ; 5.861 ;
; tx_load_en   ; trdy        ; 4.748 ;       ;       ; 5.447 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.396 ; 3.956 ;       ;
; ss_n         ; roe         ; 4.750 ; 4.954 ; 5.594 ; 5.496 ;
; ss_n         ; rrdy        ; 4.768 ; 4.573 ; 5.186 ; 5.488 ;
; ss_n         ; trdy        ; 5.165 ; 5.024 ; 5.625 ; 5.947 ;
; st_load_en   ; roe         ; 4.948 ; 5.152 ; 5.837 ; 5.739 ;
; st_load_en   ; rrdy        ; 4.966 ; 5.160 ; 5.863 ; 5.731 ;
; st_load_en   ; trdy        ; 4.972 ; 5.101 ; 5.620 ; 5.742 ;
; st_load_roe  ; roe         ; 4.285 ;       ;       ; 4.892 ;
; st_load_rrdy ; rrdy        ; 4.418 ;       ;       ; 5.076 ;
; st_load_trdy ; trdy        ; 4.621 ;       ;       ; 5.266 ;
; tx_load_en   ; trdy        ; 4.610 ;       ;       ; 5.308 ;
+--------------+-------------+-------+-------+-------+-------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 4.132 ; 4.129 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; miso      ; sclk       ; 3.217 ; 3.217 ; Rise       ; sclk            ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 4.220     ; 4.220     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; miso      ; sclk       ; 3.301     ; 3.367     ; Rise       ; sclk            ;
+-----------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.268  ; -0.284 ; -1.186   ; -0.752  ; -3.000              ;
;  reset_n         ; N/A     ; N/A    ; 0.192    ; -0.752  ; -3.000              ;
;  rx_req          ; -0.195  ; -0.284 ; -0.116   ; -0.518  ; -3.000              ;
;  sclk            ; -3.268  ; 0.003  ; -1.186   ; 0.037   ; -3.000              ;
; Design-wide TNS  ; -94.001 ; -5.287 ; -42.676  ; -25.776 ; -108.512            ;
;  reset_n         ; N/A     ; N/A    ; 0.000    ; -14.952 ; -3.000              ;
;  rx_req          ; -0.346  ; -5.287 ; -0.116   ; -10.824 ; -3.000              ;
;  sclk            ; -93.655 ; 0.000  ; -42.560  ; 0.000   ; -102.512            ;
+------------------+---------+--------+----------+---------+---------------------+


+-------------------------------------------------------------------------------+
; Setup Times                                                                   ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; tx_load_data[*]   ; reset_n    ; 1.894 ; 2.371 ; Fall       ; reset_n         ;
;  tx_load_data[0]  ; reset_n    ; 1.215 ; 1.665 ; Fall       ; reset_n         ;
;  tx_load_data[1]  ; reset_n    ; 0.958 ; 1.396 ; Fall       ; reset_n         ;
;  tx_load_data[2]  ; reset_n    ; 1.018 ; 1.458 ; Fall       ; reset_n         ;
;  tx_load_data[3]  ; reset_n    ; 1.250 ; 1.641 ; Fall       ; reset_n         ;
;  tx_load_data[4]  ; reset_n    ; 0.546 ; 0.973 ; Fall       ; reset_n         ;
;  tx_load_data[5]  ; reset_n    ; 1.894 ; 2.371 ; Fall       ; reset_n         ;
;  tx_load_data[6]  ; reset_n    ; 1.714 ; 2.226 ; Fall       ; reset_n         ;
;  tx_load_data[7]  ; reset_n    ; 0.951 ; 1.386 ; Fall       ; reset_n         ;
;  tx_load_data[8]  ; reset_n    ; 0.641 ; 1.100 ; Fall       ; reset_n         ;
;  tx_load_data[9]  ; reset_n    ; 1.061 ; 1.512 ; Fall       ; reset_n         ;
;  tx_load_data[10] ; reset_n    ; 0.492 ; 0.904 ; Fall       ; reset_n         ;
;  tx_load_data[11] ; reset_n    ; 0.915 ; 1.365 ; Fall       ; reset_n         ;
;  tx_load_data[12] ; reset_n    ; 0.841 ; 1.303 ; Fall       ; reset_n         ;
;  tx_load_data[13] ; reset_n    ; 1.330 ; 1.831 ; Fall       ; reset_n         ;
;  tx_load_data[14] ; reset_n    ; 0.686 ; 1.098 ; Fall       ; reset_n         ;
;  tx_load_data[15] ; reset_n    ; 1.219 ; 1.684 ; Fall       ; reset_n         ;
;  tx_load_data[16] ; reset_n    ; 0.873 ; 1.321 ; Fall       ; reset_n         ;
;  tx_load_data[17] ; reset_n    ; 1.577 ; 2.080 ; Fall       ; reset_n         ;
;  tx_load_data[18] ; reset_n    ; 1.223 ; 1.633 ; Fall       ; reset_n         ;
;  tx_load_data[19] ; reset_n    ; 0.504 ; 0.948 ; Fall       ; reset_n         ;
;  tx_load_data[20] ; reset_n    ; 0.805 ; 1.229 ; Fall       ; reset_n         ;
;  tx_load_data[21] ; reset_n    ; 0.862 ; 1.278 ; Fall       ; reset_n         ;
;  tx_load_data[22] ; reset_n    ; 1.293 ; 1.721 ; Fall       ; reset_n         ;
;  tx_load_data[23] ; reset_n    ; 1.623 ; 2.146 ; Fall       ; reset_n         ;
; reset_n           ; sclk       ; 1.377 ; 1.579 ; Rise       ; sclk            ;
; rx_req            ; sclk       ; 1.408 ; 1.570 ; Rise       ; sclk            ;
; ss_n              ; sclk       ; 4.820 ; 5.311 ; Rise       ; sclk            ;
; st_load_en        ; sclk       ; 5.098 ; 5.562 ; Rise       ; sclk            ;
; st_load_roe       ; sclk       ; 3.365 ; 3.736 ; Rise       ; sclk            ;
; st_load_rrdy      ; sclk       ; 3.701 ; 4.205 ; Rise       ; sclk            ;
; st_load_trdy      ; sclk       ; 4.415 ; 4.921 ; Rise       ; sclk            ;
; tx_load_data[*]   ; sclk       ; 3.517 ; 4.041 ; Rise       ; sclk            ;
;  tx_load_data[0]  ; sclk       ; 2.798 ; 3.279 ; Rise       ; sclk            ;
;  tx_load_data[1]  ; sclk       ; 2.517 ; 3.004 ; Rise       ; sclk            ;
;  tx_load_data[2]  ; sclk       ; 2.560 ; 3.008 ; Rise       ; sclk            ;
;  tx_load_data[3]  ; sclk       ; 2.427 ; 2.895 ; Rise       ; sclk            ;
;  tx_load_data[4]  ; sclk       ; 2.277 ; 2.718 ; Rise       ; sclk            ;
;  tx_load_data[5]  ; sclk       ; 3.517 ; 4.041 ; Rise       ; sclk            ;
;  tx_load_data[6]  ; sclk       ; 3.103 ; 3.664 ; Rise       ; sclk            ;
;  tx_load_data[7]  ; sclk       ; 2.295 ; 2.737 ; Rise       ; sclk            ;
;  tx_load_data[8]  ; sclk       ; 2.051 ; 2.493 ; Rise       ; sclk            ;
;  tx_load_data[9]  ; sclk       ; 2.616 ; 3.084 ; Rise       ; sclk            ;
;  tx_load_data[10] ; sclk       ; 1.860 ; 2.315 ; Rise       ; sclk            ;
;  tx_load_data[11] ; sclk       ; 2.385 ; 2.806 ; Rise       ; sclk            ;
;  tx_load_data[12] ; sclk       ; 2.344 ; 2.835 ; Rise       ; sclk            ;
;  tx_load_data[13] ; sclk       ; 2.487 ; 3.058 ; Rise       ; sclk            ;
;  tx_load_data[14] ; sclk       ; 1.986 ; 2.435 ; Rise       ; sclk            ;
;  tx_load_data[15] ; sclk       ; 2.663 ; 3.120 ; Rise       ; sclk            ;
;  tx_load_data[16] ; sclk       ; 3.023 ; 3.481 ; Rise       ; sclk            ;
;  tx_load_data[17] ; sclk       ; 2.519 ; 3.027 ; Rise       ; sclk            ;
;  tx_load_data[18] ; sclk       ; 2.867 ; 3.363 ; Rise       ; sclk            ;
;  tx_load_data[19] ; sclk       ; 2.196 ; 2.698 ; Rise       ; sclk            ;
;  tx_load_data[20] ; sclk       ; 2.621 ; 3.086 ; Rise       ; sclk            ;
;  tx_load_data[21] ; sclk       ; 2.594 ; 3.053 ; Rise       ; sclk            ;
;  tx_load_data[22] ; sclk       ; 2.744 ; 3.218 ; Rise       ; sclk            ;
;  tx_load_data[23] ; sclk       ; 2.909 ; 3.431 ; Rise       ; sclk            ;
; tx_load_en        ; sclk       ; 3.728 ; 4.200 ; Rise       ; sclk            ;
; mosi              ; sclk       ; 3.597 ; 4.058 ; Fall       ; sclk            ;
; reset_n           ; sclk       ; 0.567 ; 0.725 ; Fall       ; sclk            ;
; rx_req            ; sclk       ; 0.929 ; 1.061 ; Fall       ; sclk            ;
; ss_n              ; sclk       ; 4.250 ; 4.761 ; Fall       ; sclk            ;
; st_load_en        ; sclk       ; 4.626 ; 5.141 ; Fall       ; sclk            ;
; st_load_roe       ; sclk       ; 3.038 ; 3.409 ; Fall       ; sclk            ;
; st_load_rrdy      ; sclk       ; 3.192 ; 3.726 ; Fall       ; sclk            ;
; st_load_trdy      ; sclk       ; 3.821 ; 4.371 ; Fall       ; sclk            ;
; tx_load_en        ; sclk       ; 3.134 ; 3.650 ; Fall       ; sclk            ;
+-------------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Hold Times                                                                      ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; tx_load_data[*]   ; reset_n    ; 0.653  ; 0.223  ; Fall       ; reset_n         ;
;  tx_load_data[0]  ; reset_n    ; 0.249  ; -0.370 ; Fall       ; reset_n         ;
;  tx_load_data[1]  ; reset_n    ; 0.405  ; -0.179 ; Fall       ; reset_n         ;
;  tx_load_data[2]  ; reset_n    ; 0.304  ; -0.310 ; Fall       ; reset_n         ;
;  tx_load_data[3]  ; reset_n    ; 0.257  ; -0.334 ; Fall       ; reset_n         ;
;  tx_load_data[4]  ; reset_n    ; 0.622  ; 0.173  ; Fall       ; reset_n         ;
;  tx_load_data[5]  ; reset_n    ; -0.123 ; -0.792 ; Fall       ; reset_n         ;
;  tx_load_data[6]  ; reset_n    ; -0.029 ; -0.712 ; Fall       ; reset_n         ;
;  tx_load_data[7]  ; reset_n    ; 0.313  ; -0.295 ; Fall       ; reset_n         ;
;  tx_load_data[8]  ; reset_n    ; 0.468  ; -0.086 ; Fall       ; reset_n         ;
;  tx_load_data[9]  ; reset_n    ; 0.268  ; -0.363 ; Fall       ; reset_n         ;
;  tx_load_data[10] ; reset_n    ; 0.653  ; 0.223  ; Fall       ; reset_n         ;
;  tx_load_data[11] ; reset_n    ; 0.326  ; -0.282 ; Fall       ; reset_n         ;
;  tx_load_data[12] ; reset_n    ; 0.355  ; -0.267 ; Fall       ; reset_n         ;
;  tx_load_data[13] ; reset_n    ; 0.194  ; -0.467 ; Fall       ; reset_n         ;
;  tx_load_data[14] ; reset_n    ; 0.536  ; 0.048  ; Fall       ; reset_n         ;
;  tx_load_data[15] ; reset_n    ; 0.165  ; -0.470 ; Fall       ; reset_n         ;
;  tx_load_data[16] ; reset_n    ; 0.352  ; -0.253 ; Fall       ; reset_n         ;
;  tx_load_data[17] ; reset_n    ; 0.045  ; -0.632 ; Fall       ; reset_n         ;
;  tx_load_data[18] ; reset_n    ; 0.242  ; -0.358 ; Fall       ; reset_n         ;
;  tx_load_data[19] ; reset_n    ; 0.630  ; 0.184  ; Fall       ; reset_n         ;
;  tx_load_data[20] ; reset_n    ; 0.389  ; -0.199 ; Fall       ; reset_n         ;
;  tx_load_data[21] ; reset_n    ; 0.380  ; -0.223 ; Fall       ; reset_n         ;
;  tx_load_data[22] ; reset_n    ; 0.218  ; -0.401 ; Fall       ; reset_n         ;
;  tx_load_data[23] ; reset_n    ; 0.019  ; -0.648 ; Fall       ; reset_n         ;
; reset_n           ; sclk       ; -0.060 ; -0.258 ; Rise       ; sclk            ;
; rx_req            ; sclk       ; -0.557 ; -0.955 ; Rise       ; sclk            ;
; ss_n              ; sclk       ; -1.663 ; -2.330 ; Rise       ; sclk            ;
; st_load_en        ; sclk       ; -2.182 ; -2.830 ; Rise       ; sclk            ;
; st_load_roe       ; sclk       ; -1.642 ; -2.239 ; Rise       ; sclk            ;
; st_load_rrdy      ; sclk       ; -1.815 ; -2.499 ; Rise       ; sclk            ;
; st_load_trdy      ; sclk       ; -1.831 ; -2.482 ; Rise       ; sclk            ;
; tx_load_data[*]   ; sclk       ; -0.820 ; -1.409 ; Rise       ; sclk            ;
;  tx_load_data[0]  ; sclk       ; -1.375 ; -1.983 ; Rise       ; sclk            ;
;  tx_load_data[1]  ; sclk       ; -1.204 ; -1.818 ; Rise       ; sclk            ;
;  tx_load_data[2]  ; sclk       ; -1.214 ; -1.852 ; Rise       ; sclk            ;
;  tx_load_data[3]  ; sclk       ; -1.136 ; -1.740 ; Rise       ; sclk            ;
;  tx_load_data[4]  ; sclk       ; -1.063 ; -1.687 ; Rise       ; sclk            ;
;  tx_load_data[5]  ; sclk       ; -1.768 ; -2.480 ; Rise       ; sclk            ;
;  tx_load_data[6]  ; sclk       ; -1.535 ; -2.229 ; Rise       ; sclk            ;
;  tx_load_data[7]  ; sclk       ; -1.090 ; -1.699 ; Rise       ; sclk            ;
;  tx_load_data[8]  ; sclk       ; -0.963 ; -1.553 ; Rise       ; sclk            ;
;  tx_load_data[9]  ; sclk       ; -1.262 ; -1.899 ; Rise       ; sclk            ;
;  tx_load_data[10] ; sclk       ; -0.820 ; -1.409 ; Rise       ; sclk            ;
;  tx_load_data[11] ; sclk       ; -1.137 ; -1.761 ; Rise       ; sclk            ;
;  tx_load_data[12] ; sclk       ; -1.111 ; -1.757 ; Rise       ; sclk            ;
;  tx_load_data[13] ; sclk       ; -1.177 ; -1.848 ; Rise       ; sclk            ;
;  tx_load_data[14] ; sclk       ; -0.925 ; -1.514 ; Rise       ; sclk            ;
;  tx_load_data[15] ; sclk       ; -1.287 ; -1.919 ; Rise       ; sclk            ;
;  tx_load_data[16] ; sclk       ; -1.476 ; -2.135 ; Rise       ; sclk            ;
;  tx_load_data[17] ; sclk       ; -1.203 ; -1.871 ; Rise       ; sclk            ;
;  tx_load_data[18] ; sclk       ; -1.384 ; -2.024 ; Rise       ; sclk            ;
;  tx_load_data[19] ; sclk       ; -0.983 ; -1.603 ; Rise       ; sclk            ;
;  tx_load_data[20] ; sclk       ; -1.252 ; -1.873 ; Rise       ; sclk            ;
;  tx_load_data[21] ; sclk       ; -1.224 ; -1.850 ; Rise       ; sclk            ;
;  tx_load_data[22] ; sclk       ; -1.338 ; -1.972 ; Rise       ; sclk            ;
;  tx_load_data[23] ; sclk       ; -1.349 ; -2.033 ; Rise       ; sclk            ;
; tx_load_en        ; sclk       ; -1.532 ; -2.162 ; Rise       ; sclk            ;
; mosi              ; sclk       ; -0.515 ; -1.172 ; Fall       ; sclk            ;
; reset_n           ; sclk       ; 0.403  ; -0.033 ; Fall       ; sclk            ;
; rx_req            ; sclk       ; 0.202  ; -0.224 ; Fall       ; sclk            ;
; ss_n              ; sclk       ; -1.237 ; -1.852 ; Fall       ; sclk            ;
; st_load_en        ; sclk       ; -1.460 ; -2.108 ; Fall       ; sclk            ;
; st_load_roe       ; sclk       ; -1.073 ; -1.641 ; Fall       ; sclk            ;
; st_load_rrdy      ; sclk       ; -1.084 ; -1.740 ; Fall       ; sclk            ;
; st_load_trdy      ; sclk       ; -1.109 ; -1.727 ; Fall       ; sclk            ;
; tx_load_en        ; sclk       ; -1.098 ; -1.769 ; Fall       ; sclk            ;
+-------------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; roe          ; reset_n    ; 5.083 ; 5.160 ; Rise       ; reset_n         ;
; rrdy         ; reset_n    ; 5.110 ; 5.173 ; Rise       ; reset_n         ;
; trdy         ; reset_n    ; 5.463 ; 5.547 ; Rise       ; reset_n         ;
; roe          ; reset_n    ; 5.083 ; 5.160 ; Fall       ; reset_n         ;
; rrdy         ; reset_n    ; 5.110 ; 5.173 ; Fall       ; reset_n         ;
; trdy         ; reset_n    ; 5.463 ; 5.547 ; Fall       ; reset_n         ;
; rrdy         ; rx_req     ; 5.668 ; 5.388 ; Rise       ; rx_req          ;
; rrdy         ; rx_req     ; 5.668 ; 5.388 ; Fall       ; rx_req          ;
; rx_data[*]   ; rx_req     ; 7.670 ; 7.724 ; Fall       ; rx_req          ;
;  rx_data[0]  ; rx_req     ; 7.287 ; 7.216 ; Fall       ; rx_req          ;
;  rx_data[1]  ; rx_req     ; 6.572 ; 6.517 ; Fall       ; rx_req          ;
;  rx_data[2]  ; rx_req     ; 7.007 ; 6.925 ; Fall       ; rx_req          ;
;  rx_data[3]  ; rx_req     ; 7.019 ; 6.961 ; Fall       ; rx_req          ;
;  rx_data[4]  ; rx_req     ; 7.088 ; 7.105 ; Fall       ; rx_req          ;
;  rx_data[5]  ; rx_req     ; 6.953 ; 6.896 ; Fall       ; rx_req          ;
;  rx_data[6]  ; rx_req     ; 7.670 ; 7.724 ; Fall       ; rx_req          ;
;  rx_data[7]  ; rx_req     ; 7.196 ; 7.095 ; Fall       ; rx_req          ;
;  rx_data[8]  ; rx_req     ; 7.668 ; 7.623 ; Fall       ; rx_req          ;
;  rx_data[9]  ; rx_req     ; 6.732 ; 6.659 ; Fall       ; rx_req          ;
;  rx_data[10] ; rx_req     ; 6.739 ; 6.657 ; Fall       ; rx_req          ;
;  rx_data[11] ; rx_req     ; 6.964 ; 6.892 ; Fall       ; rx_req          ;
;  rx_data[12] ; rx_req     ; 7.165 ; 7.139 ; Fall       ; rx_req          ;
;  rx_data[13] ; rx_req     ; 7.555 ; 7.500 ; Fall       ; rx_req          ;
;  rx_data[14] ; rx_req     ; 6.787 ; 6.738 ; Fall       ; rx_req          ;
;  rx_data[15] ; rx_req     ; 6.787 ; 6.733 ; Fall       ; rx_req          ;
;  rx_data[16] ; rx_req     ; 6.881 ; 6.815 ; Fall       ; rx_req          ;
;  rx_data[17] ; rx_req     ; 6.540 ; 6.479 ; Fall       ; rx_req          ;
;  rx_data[18] ; rx_req     ; 7.031 ; 6.967 ; Fall       ; rx_req          ;
;  rx_data[19] ; rx_req     ; 7.556 ; 7.513 ; Fall       ; rx_req          ;
;  rx_data[20] ; rx_req     ; 7.533 ; 7.481 ; Fall       ; rx_req          ;
;  rx_data[21] ; rx_req     ; 7.370 ; 7.309 ; Fall       ; rx_req          ;
;  rx_data[22] ; rx_req     ; 6.987 ; 6.916 ; Fall       ; rx_req          ;
;  rx_data[23] ; rx_req     ; 7.115 ; 7.050 ; Fall       ; rx_req          ;
; miso         ; sclk       ; 5.713 ; 5.715 ; Rise       ; sclk            ;
; roe          ; sclk       ; 6.316 ; 6.279 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 6.337 ; 6.288 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 7.056 ; 7.028 ; Fall       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; roe          ; reset_n    ; 2.905 ; 3.368 ; Rise       ; reset_n         ;
; rrdy         ; reset_n    ; 2.931 ; 3.369 ; Rise       ; reset_n         ;
; trdy         ; reset_n    ; 3.129 ; 3.599 ; Rise       ; reset_n         ;
; roe          ; reset_n    ; 2.905 ; 3.368 ; Fall       ; reset_n         ;
; rrdy         ; reset_n    ; 2.931 ; 3.369 ; Fall       ; reset_n         ;
; trdy         ; reset_n    ; 3.129 ; 3.599 ; Fall       ; reset_n         ;
; rrdy         ; rx_req     ; 3.558 ; 3.134 ; Rise       ; rx_req          ;
; rrdy         ; rx_req     ; 3.558 ; 3.134 ; Fall       ; rx_req          ;
; rx_data[*]   ; rx_req     ; 4.105 ; 4.118 ; Fall       ; rx_req          ;
;  rx_data[0]  ; rx_req     ; 4.501 ; 4.567 ; Fall       ; rx_req          ;
;  rx_data[1]  ; rx_req     ; 4.134 ; 4.150 ; Fall       ; rx_req          ;
;  rx_data[2]  ; rx_req     ; 4.343 ; 4.377 ; Fall       ; rx_req          ;
;  rx_data[3]  ; rx_req     ; 4.373 ; 4.414 ; Fall       ; rx_req          ;
;  rx_data[4]  ; rx_req     ; 4.499 ; 4.538 ; Fall       ; rx_req          ;
;  rx_data[5]  ; rx_req     ; 4.327 ; 4.365 ; Fall       ; rx_req          ;
;  rx_data[6]  ; rx_req     ; 4.812 ; 4.900 ; Fall       ; rx_req          ;
;  rx_data[7]  ; rx_req     ; 4.445 ; 4.489 ; Fall       ; rx_req          ;
;  rx_data[8]  ; rx_req     ; 4.727 ; 4.807 ; Fall       ; rx_req          ;
;  rx_data[9]  ; rx_req     ; 4.211 ; 4.233 ; Fall       ; rx_req          ;
;  rx_data[10] ; rx_req     ; 4.207 ; 4.231 ; Fall       ; rx_req          ;
;  rx_data[11] ; rx_req     ; 4.328 ; 4.361 ; Fall       ; rx_req          ;
;  rx_data[12] ; rx_req     ; 4.452 ; 4.521 ; Fall       ; rx_req          ;
;  rx_data[13] ; rx_req     ; 4.669 ; 4.756 ; Fall       ; rx_req          ;
;  rx_data[14] ; rx_req     ; 4.238 ; 4.265 ; Fall       ; rx_req          ;
;  rx_data[15] ; rx_req     ; 4.234 ; 4.271 ; Fall       ; rx_req          ;
;  rx_data[16] ; rx_req     ; 4.287 ; 4.322 ; Fall       ; rx_req          ;
;  rx_data[17] ; rx_req     ; 4.105 ; 4.118 ; Fall       ; rx_req          ;
;  rx_data[18] ; rx_req     ; 4.359 ; 4.402 ; Fall       ; rx_req          ;
;  rx_data[19] ; rx_req     ; 4.678 ; 4.749 ; Fall       ; rx_req          ;
;  rx_data[20] ; rx_req     ; 4.662 ; 4.728 ; Fall       ; rx_req          ;
;  rx_data[21] ; rx_req     ; 4.582 ; 4.643 ; Fall       ; rx_req          ;
;  rx_data[22] ; rx_req     ; 4.350 ; 4.394 ; Fall       ; rx_req          ;
;  rx_data[23] ; rx_req     ; 4.414 ; 4.471 ; Fall       ; rx_req          ;
; miso         ; sclk       ; 3.241 ; 3.322 ; Rise       ; sclk            ;
; roe          ; sclk       ; 3.889 ; 3.942 ; Fall       ; sclk            ;
; rrdy         ; sclk       ; 3.911 ; 3.940 ; Fall       ; sclk            ;
; trdy         ; sclk       ; 4.319 ; 4.376 ; Fall       ; sclk            ;
+--------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 5.870 ; 6.206 ;       ;
; ss_n         ; roe         ; 8.468 ; 8.685 ; 9.232 ; 8.852 ;
; ss_n         ; rrdy        ; 8.490 ; 8.702 ; 9.235 ; 8.858 ;
; ss_n         ; trdy        ; 9.256 ; 8.787 ; 9.281 ; 9.662 ;
; st_load_en   ; roe         ; 8.844 ; 9.061 ; 9.657 ; 9.277 ;
; st_load_en   ; rrdy        ; 8.866 ; 9.078 ; 9.660 ; 9.283 ;
; st_load_en   ; trdy        ; 8.814 ; 9.163 ; 9.706 ; 9.264 ;
; st_load_roe  ; roe         ; 7.554 ;       ;       ; 7.844 ;
; st_load_rrdy ; rrdy        ; 7.799 ;       ;       ; 8.185 ;
; st_load_trdy ; trdy        ; 8.851 ;       ;       ; 9.272 ;
; tx_load_en   ; trdy        ; 8.164 ;       ;       ; 8.551 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+--------------+-------------+-------+-------+-------+-------+
; Input Port   ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+--------------+-------------+-------+-------+-------+-------+
; ss_n         ; busy        ;       ; 3.396 ; 3.956 ;       ;
; ss_n         ; roe         ; 4.750 ; 4.954 ; 5.594 ; 5.496 ;
; ss_n         ; rrdy        ; 4.768 ; 4.573 ; 5.186 ; 5.488 ;
; ss_n         ; trdy        ; 5.165 ; 5.024 ; 5.625 ; 5.947 ;
; st_load_en   ; roe         ; 4.948 ; 5.152 ; 5.837 ; 5.739 ;
; st_load_en   ; rrdy        ; 4.966 ; 5.160 ; 5.863 ; 5.731 ;
; st_load_en   ; trdy        ; 4.972 ; 5.101 ; 5.620 ; 5.742 ;
; st_load_roe  ; roe         ; 4.285 ;       ;       ; 4.892 ;
; st_load_rrdy ; rrdy        ; 4.418 ;       ;       ; 5.076 ;
; st_load_trdy ; trdy        ; 4.621 ;       ;       ; 5.266 ;
; tx_load_en   ; trdy        ; 4.610 ;       ;       ; 5.308 ;
+--------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; trdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rrdy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; roe           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[16]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[17]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[18]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[19]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[20]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[21]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[22]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; rx_data[23]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; busy          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; miso          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; ss_n                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx_req                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_n                 ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sclk                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_trdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_en              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_rrdy            ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; st_load_roe             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[23]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[22]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[21]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[20]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[19]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[18]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[17]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[16]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[15]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[14]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[13]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[12]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[11]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[10]        ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[9]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[8]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[7]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[6]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[5]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[4]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[3]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[2]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[1]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; tx_load_data[0]         ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.25e-07 V                   ; 2.35 V              ; -0.0111 V           ; 0.113 V                              ; 0.035 V                              ; 7.76e-10 s                  ; 8.04e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.25e-07 V                  ; 2.35 V             ; -0.0111 V          ; 0.113 V                             ; 0.035 V                             ; 7.76e-10 s                 ; 8.04e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.08e-06 V                   ; 2.36 V              ; -0.0113 V           ; 0.122 V                              ; 0.022 V                              ; 4.5e-10 s                   ; 4.45e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.08e-06 V                  ; 2.36 V             ; -0.0113 V          ; 0.122 V                             ; 0.022 V                             ; 4.5e-10 s                  ; 4.45e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.35 V              ; -0.0132 V           ; 0.2 V                                ; 0.027 V                              ; 5.26e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.35 V             ; -0.0132 V          ; 0.2 V                               ; 0.027 V                             ; 5.26e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00444 V          ; 0.18 V                               ; 0.019 V                              ; 7.23e-10 s                  ; 9.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00444 V         ; 0.18 V                              ; 0.019 V                             ; 7.23e-10 s                 ; 9.82e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; trdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rrdy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; roe           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-08 V                   ; 2.71 V              ; -0.0349 V           ; 0.253 V                              ; 0.069 V                              ; 4.96e-10 s                  ; 5.19e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-08 V                  ; 2.71 V             ; -0.0349 V          ; 0.253 V                             ; 0.069 V                             ; 4.96e-10 s                 ; 5.19e-10 s                 ; No                        ; Yes                       ;
; rx_data[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[16]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[17]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[18]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[19]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[20]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[21]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[22]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; rx_data[23]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; busy          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; miso          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-08 V                   ; 2.73 V              ; -0.0566 V           ; 0.191 V                              ; 0.12 V                               ; 2.69e-10 s                  ; 2.76e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-08 V                  ; 2.73 V             ; -0.0566 V          ; 0.191 V                             ; 0.12 V                              ; 2.69e-10 s                 ; 2.76e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-10 s                   ; 3.01e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-10 s                  ; 3.01e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-08 V                   ; 2.7 V               ; -0.0212 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-10 s                  ; 6.73e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-08 V                  ; 2.7 V              ; -0.0212 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-10 s                 ; 6.73e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 24       ;
; reset_n    ; sclk     ; 53       ; 102      ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 272      ; 30       ; 36       ; 62       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; sclk       ; rx_req   ; 0        ; 0        ; 0        ; 24       ;
; reset_n    ; sclk     ; 53       ; 102      ; 4        ; 4        ;
; rx_req     ; sclk     ; 1        ; 1        ; 2        ; 2        ;
; sclk       ; sclk     ; 272      ; 30       ; 36       ; 62       ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 24       ; 24       ;
; reset_n    ; rx_req   ; 0        ; 0        ; 24       ; 24       ;
; reset_n    ; sclk     ; 81       ; 81       ; 27       ; 27       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; reset_n    ; reset_n  ; 0        ; 0        ; 24       ; 24       ;
; reset_n    ; rx_req   ; 0        ; 0        ; 24       ; 24       ;
; reset_n    ; sclk     ; 81       ; 81       ; 27       ; 27       ;
; rx_req     ; sclk     ; 0        ; 0        ; 1        ; 1        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 201   ; 201  ;
; Unconstrained Output Ports      ; 29    ; 29   ;
; Unconstrained Output Port Paths ; 47    ; 47   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue May 14 10:57:45 2019
Info: Command: quartus_sta SPI_slavetest -c SPI_slavetest
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 51 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'SPI_slavetest.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name sclk sclk
    Info (332105): create_clock -period 1.000 -name reset_n reset_n
    Info (332105): create_clock -period 1.000 -name rx_req rx_req
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.268
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.268             -93.655 sclk 
    Info (332119):    -0.195              -0.346 rx_req 
Info (332146): Worst-case hold slack is -0.284
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.284              -4.714 rx_req 
    Info (332119):     0.064               0.000 sclk 
Info (332146): Worst-case recovery slack is -1.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.186             -42.560 sclk 
    Info (332119):    -0.116              -0.116 rx_req 
    Info (332119):     0.192               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.752
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.752             -14.952 reset_n 
    Info (332119):    -0.518             -10.824 rx_req 
    Info (332119):     0.096               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.819
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.819             -78.516 sclk 
    Info (332119):    -0.080              -0.084 rx_req 
Info (332146): Worst-case hold slack is -0.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.201              -3.126 rx_req 
    Info (332119):     0.055               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.996
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.996             -34.777 sclk 
    Info (332119):    -0.046              -0.046 rx_req 
    Info (332119):     0.202               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.706
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.706             -13.991 reset_n 
    Info (332119):    -0.501             -10.620 rx_req 
    Info (332119):     0.072               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -90.000 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.051
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.051             -46.625 sclk 
    Info (332119):     0.335               0.000 rx_req 
Info (332146): Worst-case hold slack is -0.268
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.268              -5.287 rx_req 
    Info (332119):     0.003               0.000 sclk 
Info (332146): Worst-case recovery slack is -0.816
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.816             -31.212 sclk 
    Info (332119):     0.464               0.000 rx_req 
    Info (332119):     0.628               0.000 reset_n 
Info (332146): Worst-case removal slack is -0.499
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.499             -10.495 reset_n 
    Info (332119):    -0.390              -8.464 rx_req 
    Info (332119):     0.037               0.000 sclk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -102.512 sclk 
    Info (332119):    -3.000              -3.000 reset_n 
    Info (332119):    -3.000              -3.000 rx_req 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 489 megabytes
    Info: Processing ended: Tue May 14 10:57:50 2019
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


