Використовуйте process(clk) та (не)блокуюче призначення для моделювання синхронного SLO.
```VHDL
library IEEE; use IEEE.STD_LOGIC_1164.all;
entity sync is
	port(clk: in STD_LOGIC;
		d: in STD_LOGIC;
		q: out STD_LOGIC);
end;
architecture synth of sync is
begin
…
end
```

```VHDL
-- Good synchronizer using nonblocking assignments
process(clk) begin
	if rising_edge(clk) then
		n1 <= d; –– nonblocking
		q <= n1; –– nonblocking
	end if;
end process;
```
![[Pasted image 20251223002528.png]]

```VHDL
-- Bad synchronizer using blocking assignments
process(clk)
	variable n1: STD_LOGIC;
	begin
	if rising_edge(clk) then
		n1 := d; -- blocking
		q <= n1;
	end if;
end process;
```
![[Pasted image 20251223002600.png]]

## Рекомендації
- SLO: Використовуйте process(clk) та неблокуюче присвоєння (<=) для моделювання SLO
```VHDL
process(clk) begin
	if rising_edge(clk) then
		q <= d; // неблокуючий
	end if;
end process;
```
- KLO: Використовуйте одночасні (паралельні) команди для створення
```VHDL
y <= d0 when s = '0' else d1;
```
- Для складніших KLO ви можете використовувати команду process(all), 
 або. включити до списку чутливості кожен сигнал, який знаходиться з правого боку присвоєння, або. є частиною предиката. Використовуйте блокування присвоєння для допоміжних змінних.
 ```VHDL
process(all)
	variable p, g: STD_LOGIC;
	begin
		p := a xor b; –– blocking
		g := a and b; –– blocking
		s <= p xor cin;
		cout <= g or (p and cin);
end process;
 ```

- Aplikuj pravidlo pri nastavení hodnoty signálu:
- jeden signál jeden process, resp.
- jeden signál jeden priraďovací príkaz