# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Microprocesseur.srcs/sources_1/new/ALU.vhd" \
"../../../../Microprocesseur.srcs/sources_1/new/banc_registres.vhd" \
"../../../../Microprocesseur.srcs/sources_1/new/chemin_donnees.vhd" \
"../../../../Microprocesseur.srcs/sources_1/new/mem_donnees.vhd" \
"../../../../Microprocesseur.srcs/sources_1/new/mem_instructions.vhd" \
"../../../../Microprocesseur.srcs/sim_1/new/test_chemin_donnees.vhd" \

# Do not sort compile order
nosort
