{"patent_id": "10-2021-0169461", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2023-0081418", "출원번호": "10-2021-0169461", "발명의 명칭": "3차원 적층 구조를 갖는 뉴로모픽 소자 및 그 제조 방법", "출원인": "에스케이하이닉스 주식회사", "발명자": "최양규"}}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "기판 상에 형성된 하부 소자; 상기 기판 상에 상기 하부 소자를 덮도록 형성된 층간절연층; 상기 층간절연층 상에 형성된 것으로서, 채널, 상기 채널과 쇼트키 접합(Schottky junction)을 형성하는 금속실리사이드(metal silicide)를 포함하는 소스/드레인, 시냅스 동작을 위한 부유 게이트 및 제어 게이트를 포함하는 쇼트키 장벽 트랜지스터 구조를 갖는 시냅스 소자(synapse device); 및 상기 층간절연층 내에 형성되어 상기 하부 소자와 상기 시냅스 소자를 전기적으로 연결하는 수직형 연결배선을포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자(neuromorphic device)."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제 1 항에 있어서, 상기 시냅스 소자의 상기 소스/드레인은 상기 채널의 측면과 상기 소스/드레인을 구성하는 금속 사이에서, 500℃ 미만의 저온 공정을 통해 형성된 부재인 3차원 적층 구조를 갖는 뉴로모픽 소자."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제 1 항에 있어서, 상기 시냅스 소자의 상기 소스/드레인은 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb),사마륨(Sm), 이트륨(Y), 가돌리늄(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt) 및 이리듐(Ir) 중 적어도 어느 하나의 실리사이드를 포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제 1 항에 있어서, 상기 시냅스 소자의 상기 채널은 실리콘(Si)을 포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제 1 항에 있어서, 상기 시냅스 소자는 상기 채널과 상기 부유 게이트 사이에 배치된 제 1 절연층 및 상기 부유 게이트와 상기 제어 게이트 사이에 배치된 제 2 절연층을 더 포함하고, 상기 제 1 및 제 2 절연층 중 적어도 하나는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 상기 실리콘질화물 보다 유전상수가 높은 고유전물질 중 적어도 하나를 포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제 1 항에 있어서, 상기 시냅스 소자의 상기 부유 게이트는 다결정 실리콘층, 비정질 실리콘층, 금속 산화물층, 실리콘 질화물층,실리콘 나노결정층, 금속 나노결정층, 실리콘 산화물 나노결정층 및 금속 산화물 나노결정층 중 적어도 하나를포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제 1 항에 있어서, 상기 하부 소자는 뉴런(neuron) 소자 및 CMOS(complementary metal oxide semiconductor) 소자 중 적어도 하나공개특허 10-2023-0081418-2-를 포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제 1 항에 있어서, 상기 하부 소자는 트랜지스터 소자부를 포함하고, 상기 트랜지스터 소자부는 채널영역, 소스영역, 드레인영역, 게이트절연층 및 게이트전극을 포함하고, 상기 수직형 연결배선은 상기 시냅스 소자의 상기 소스와 상기 트랜지스터 소자부의 상기 소스영역을 전기적으로 상호 연결하도록 구성된 3차원 적층 구조를 갖는 뉴로모픽 소자."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제 8 항에 있어서, 상기 트랜지스터 소자부의 상기 채널영역, 상기 소스영역 및 상기 드레인영역은 동일한 반도체 물질을 포함하는3차원 적층 구조를 갖는 뉴로모픽 소자."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "기판 상에 하부 소자를 형성하는 단계; 상기 기판 상에 상기 하부 소자를 덮는 층간절연층을 형성하는 단계; 상기 층간절연층 내에 상기 하부 소자와 전기적으로 연결된 수직형 연결배선을 형성하는 단계; 및 상기 층간절연층 상에 상기 수직형 연결배선과 전기적으로 연결된 것으로, 채널, 상기 채널과 쇼트키 접합을 형성하는 금속 실리사이드를 구비한 소스/드레인, 시냅스 동작을 위한 부유 게이트 및 제어 게이트를 포함하는 쇼트키 장벽 트랜지스터 구조를 갖는 시냅스 소자를 형성하는 단계를 포함하고, 상기 수직형 연결배선에 의해 상기 하부 소자와 상기 시냅스 소자가 전기적으로 상호 연결되는, 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제 10 항에 있어서, 상기 시냅스 소자를 형성하는 단계는, 상기 채널의 양측면과 접합되면서 상기 제어 게이트를 덮는 금속층을 형성하는 단계; 상기 금속층에 대한 열처리 공정을 수행하여 상기 채널의 양측면과 접합된 상기 금속층 부분을 상기 금속 실리사이드로 변화시킴으로써 상기 소스/드레인을 형성하는 단계; 및 상기 열처리 공정에서 상기 금속 실리사이드로 변화되지 않은 상기 금속층의 나머지 부분을 제거하는 단계를 포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제 11 항에 있어서, 상기 열처리 공정은 500℃ 미만의 온도로 수행하는 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제 11 항에 있어서, 상기 열처리 공정은 RTA(rapid thermal annealing), 퍼니스 어닐링(furnace annealing) 및 레이저 어닐링(laser annealing) 중 어느 하나로 수행하는 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제 11 항에 있어서, 상기 금속층은 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y),공개특허 10-2023-0081418-3-가돌리늄(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt) 및 이리듐(Ir) 중 적어도 어느 하나를 포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제 11 항에 있어서, 상기 시냅스 소자를 형성하는 단계는, 상기 금속층을 형성하는 단계 전, 상기 층간절연층 상에 채널물질층을 형성하는 단계; 상기 채널물질층 상에 상기 부유 게이트 및 상기 제어 게이트를 포함하는 게이트 스택을 형성하는 단계; 및 상기 게이트 스택 양측의 상기 채널물질층 부분을 식각하여 상기 채널물질층으로부터 상기 채널을 정의하는 단계를 더 포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "제 10 항에 있어서, 상기 하부 소자는 뉴런(neuron) 소자 및 CMOS(complementary metal oxide semiconductor) 소자 중 적어도 하나를 포함하는 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제 10 항에 있어서, 상기 하부 소자는 트랜지스터 소자부를 포함하고, 상기 트랜지스터 소자부는 채널영역, 소스영역, 드레인영역, 게이트절연층 및 게이트전극을 포함하고, 상기 수직형 연결배선은 상기 시냅스 소자의 상기 소스와 상기 트랜지스터 소자부의 상기 소스영역을 전기적으로 상호 연결하도록 구성된 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제 17 항에 있어서, 상기 트랜지스터 소자부의 상기 채널영역, 상기 소스영역 및 상기 드레인영역은 동일한 반도체 물질을 포함하는3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법."}
{"patent_id": "10-2021-0169461", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "3차원 적층 구조를 갖는 뉴로모픽 소자(neuromorphic device) 및 그 제조 방법에 관해 개시되어 있다. 개시된 3 차원 적층 구조를 갖는 뉴로모픽 소자는 기판 상에 형성된 하부 소자, 상기 기판 상에 상기 하부 소자를 덮도록 형성된 층간절연층, 상기 층간절연층 상에 형성된 것으로 쇼트키 장벽 트랜지스터 구조를 갖는 시냅스 소자 (synapse device) 및 상기 층간절연층 내에 형성되어 상기 하부 소자와 상기 시냅스 소자를 전기적으로 연결하는 수직형 연결배선을 포함할 수 있다. 상기 상기 시냅스 소자는 채널, 상기 채널과 쇼트키 접합(Schottky junction)을 형성하는 금속 실리사이드(metal silicide)를 구비한 소스/드레인, 시냅스 동작을 위한 부유 게이트 및 제어 게이트를 포함할 수 있다."}
{"patent_id": "10-2021-0169461", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 발명은 전자 소자와 이를 포함하는 장치 및 이들의 제조 방법에 관한 것으로서, 더욱 상세하게는 시냅스 소 자와 이를 포함하는 뉴로모픽 소자 및 이들의 제조 방법에 관한 것이다."}
{"patent_id": "10-2021-0169461", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "트랜지스터의 스케일링 축소가 한계에 다다르면서, 기존의 폰 노이만(von Neumann) 방식의 컴퓨터 시스템 체계 의 한계를 극복할 수 있는 새로운 개념으로 뉴로모픽 컴퓨팅(neuromorphic computing) 시스템이 많은 관심을 받 고 있다. 뉴로모픽 컴퓨팅은 인간의 뇌를 하드웨어적으로 모방하여 인공지능 동작을 구현하는 것이다. 인간의 뇌는 매우 복잡한 기능을 수행하지만 소비하는 에너지는 20W 정도 밖에 되지 않는다. 그러나, 이러한 뇌의 동작을 폰 노 이만 방식에 의한 하드웨어 구현으로는 전력이나 용량 측면에서 실효성이 낮다. 이에 반하여, 뉴로모픽 컴퓨팅 은 인간의 뇌 구조 자체를 모방하여 기존 폰 노이만 방식 컴퓨팅보다 월등한 연상, 추론, 인식의 인공지능 동작 을 초 저전력으로 수행할 수 있다. 상기 뉴로모픽 컴퓨팅을 동작하게 하는 뉴로모픽 시스템은 인간의 뇌와 마찬가지로 수많은 뉴런 소자와 시냅스 소자로 구성되며, 신호 처리와 전달을 위한 부가 회로를 포함한다. 시냅스 소자는 뉴런 소자들이 발현하는 스파이크(spike)의 상관 관계에 따라 그 연결 강도(weight)를 기억하고, 경우에 따라, 상기 연결 강도를 강화/증가 (potentiation) 및/또는 억압/감소(depression) 과정을 통해 조정한다. 이때, 상기 연결 강도는 시냅스의 전기 전도도(conductance)로 표현될 수 있다. 시냅스 소자로는 RRAM(resistive random access memory) 또는 멤리스 터(memristor) 기반의 소자가 많이 연구되어 왔으나, 이들은 신뢰성 및 CMOS(complementary metal oxide semiconductor) 기술과의 공정 호환성 등에서 큰 장벽을 갖는다. 이에, 최근에는 MOSFET(metal-oxide- semiconductor field-effect transistor) 기반의 시냅스 소자가 활발히 연구되고 있다. 상기 뉴로모픽 시스템을 구성하는 수많은 시냅스 소자들은, 병렬적 연산을 위해 또 다른 구성 요소인 뉴런 소자 및 부가 회로와 복잡하게 연결될 수 있다. 따라서, 이러한 연결을 위한 인터커넥트(interconnect)에서 반복적인 데이터 및 시그널의 이동에 따라, 전력 소모 및 신호 지연 현상이 발생하게 되며, 이는 뉴로모픽 시스템의 전력 과 속도 측면에서 여러 단점과 한계를 발생시킨다. 이를 해결하기 위해, 뉴로모픽 시스템의 인터커넥트에 의한 전력 소모와 신호 지연의 개선이 요구된다."}
{"patent_id": "10-2021-0169461", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 발명이 이루고자 하는 기술적 과제는 시냅스 소자와 뉴런 소자 및 부가 회로와의 인터커넥트에서 발생하는 전력 소마와 신호 지연을 최소화함으로써, 집적도와 전력 효율 및 속도를 크게 개선할 수 있는 뉴로모픽 소자를 제공하는 것이다. 또한, 본 발명이 이루고자 하는 다른 기술적 과제는 전술한 이점을 갖는 뉴로모픽 시스템을 제공하는데 있다. 또한, 본 발명이 이루고자 하는 다른 기술적 과제는 이온 주입 공정 및 고온 열처리(어닐링) 공정이 요구되지 않는 소자로서 시냅스 소자를 구현함으로써 3차원 집적이 가능하고 개선된 성능을 갖는 뉴로모픽 소자를 제공하 는데 있다. 또한, 본 발명이 이루고자 하는 기술적 과제는 상기한 뉴로모픽 소자의 제조 방법을 제공하는데 있다. 본 발명이 해결하고자 하는 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 이해될 수 있을 것이다."}
{"patent_id": "10-2021-0169461", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 발명의 일 실시예에 따르면, 기판 상에 형성된 하부 소자; 상기 기판 상에 상기 하부 소자를 덮도록 형성된 층간절연층; 상기 층간절연층 상에 형성된 것으로, 채널, 상기 채널과 쇼트키 접합(Schottky junction)을 형성 하는 금속 실리사이드(metal silicide)를 구비한 소스/드레인, 시냅스 동작을 위한 부유 게이트 및 제어 게이트 를 포함하는 쇼트키 장벽 트랜지스터 구조를 갖는 시냅스 소자(synapse device); 및 상기 층간절연층 내에 형성 되어 상기 하부 소자와 상기 시냅스 소자를 전기적으로 연결하는 수직형 연결배선을 포함하는 3차원 적층 구조 를 갖는 뉴로모픽 소자(neuromorphic device)가 제공된다. 상기 시냅스 소자의 상기 소스/드레인은 약 500℃ 미만의 저온 공정을 통해 형성된 부재일 수 있다. 상기 시냅스 소자의 상기 소스/드레인은 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌리늄(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt) 및 이리듐(Ir) 중 적어도 어느 하나의 실 리사이드를 포함할 수 있다. 상기 시냅스 소자의 상기 채널은 실리콘(Si)을 포함할 수 있다. 상기 시냅스 소자는 상기 채널과 상기 부유 게이트 사이에 배치된 제 1 절연층 및 상기 부유 게이트와 상기 제 어 게이트 사이에 배치된 제 2 절연층을 더 포함할 수 있다. 상기 제 1 및 제 2 절연층 중 적어도 하나는 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 상기 실리콘 질화물 보다 유전상수가 높은 고유전물질 중 적어도 하나를 포함할 수 있다. 상기 시냅스 소자의 상기 부유 게이트는 다결정 실리콘층, 비정질 실리콘층, 금속 산화물층, 실리콘 질화물층, 실리콘 나노결정층, 금속 나노결정층, 실리콘 산화물 나노결정층 및 금속 산화물 나노결정층 중 적어도 하나를 포함할 수 있다. 상기 하부 소자는 뉴런(neuron) 소자 및 CMOS(complementary metal oxide semiconductor) 소자 중 적어도 하나 를 포함할 수 있다. 상기 하부 소자는 트랜지스터 소자부를 포함할 수 있다. 상기 트랜지스터 소자부는 채널영역, 소스영역, 드레인 영역, 게이트절연층 및 게이트전극을 포함할 수 있다. 상기 수직형 연결배선은 상기 시냅스 소자의 상기 소스와 상기 트랜지스터 소자부의 상기 소스영역을 전기적으로 상호 연결하도록 구성될 수 있다. 상기 트랜지스터 소자부의 상기 채널영역, 상기 소스영역 및 상기 드레인영역은 동일한 반도체 물질을 포함할 수 있다. 본 발명의 다른 실시예에 따르면, 기판 상에 하부 소자를 형성하는 단계; 상기 기판 상에 상기 하부 소자를 덮 는 층간절연층을 형성하는 단계; 상기 층간절연층 내에 상기 하부 소자와 전기적으로 연결된 수직형 연결배선을 형성하는 단계; 및 상기 층간절연층 상에 상기 수직형 연결배선과 전기적으로 연결된 것으로, 채널, 상기 채널 과 쇼트키 접합을 형성하는 금속 실리사이드를 구비한 소스/드레인, 시냅스 동작을 위한 부유 게이트 및 제어 게이트를 포함하는 쇼트키 장벽 트랜지스터 구조를 갖는 시냅스 소자를 형성하는 단계를 포함하고, 상기 수직형 연결배선에 의해 상기 하부 소자와 상기 시냅스 소자가 전기적으로 상호 연결되는 3차원 적층 구조를 갖는 뉴로 모픽 소자의 제조 방법이 제공된다. 상기 시냅스 소자를 형성하는 단계는 상기 채널의 양측면과 접합되면서 상기 제어 게이트를 덮는 금속층을 형성 하는 단계; 상기 금속층에 대한 열처리 공정을 수행하여 상기 채널의 양측면과 접합된 상기 금속층 부분을 상기 금속 실리사이드로 변화시킴으로써 상기 소스/드레인을 형성하는 단계; 및 상기 열처리 공정에서 상기 금속 실 리사이드로 변화되지 않은 상기 금속층의 나머지 부분을 제거하는 단계를 포함할 수 있다. 상기 열처리 공정은 약 500℃ 미만의 온도로 수행할 수 있다. 상기 열처리 공정은 RTA(rapid thermal annealing), 퍼니스 어닐링(furnace annealing) 및 레이저 어닐링 (laser annealing) 중 어느 하나로 수행할 수 있다. 상기 금속층은 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌리늄(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt) 및 이리듐(Ir) 중 적어도 어느 하나를 포함할 수 있다. 상기 시냅스 소자를 형성하는 단계는, 상기 금속층을 형성하는 단계 전, 상기 층간절연층 상에 채널물질층을 형 성하는 단계; 상기 채널물질층 상에 상기 부유 게이트 및 상기 제어 게이트를 포함하는 게이트 스택을 형성하는 단계; 및 상기 게이트 스택 양측의 상기 채널물질층 부분을 식각하여 상기 채널물질층으로부터 상기 채널을 정 의하는 단계를 더 포함할 수 있다. 상기 하부 소자는 뉴런(neuron) 소자 및 CMOS(complementary metal oxide semiconductor) 소자 중 적어도 하나 를 포함할 수 있다. 상기 하부 소자는 트랜지스터 소자부를 포함할 수 있다. 상기 트랜지스터 소자부는 채널영역, 소스영역, 드레인 영역, 게이트절연층 및 게이트전극을 포함할 수 있다. 상기 수직형 연결배선은 상기 시냅스 소자의 상기 소스와 상기 트랜지스터 소자부의 상기 소스영역을 전기적으로 상호 연결하도록 구성될 수 있다. 상기 트랜지스터 소자부의 상기 채널영역, 상기 소스영역 및 상기 드레인영역은 동일한 반도체 물질을 포함할 수 있다."}
{"patent_id": "10-2021-0169461", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 발명의 실시예들에 따르면, 이온 주입 공정 및 예를 들면 약 1,000 ℃ 이상의 고온 열처리 공정을 요구하는 종래의 뉴런 소자와 달리 상기 고온 열처리를 요구하지 않는 쇼트키 장벽 트랜지스터를 이용함으로써, 3차원 집 적이 가능한 뉴로모픽 소자를 구현할 수 있다. 그 결과, 뉴로모픽 소자에서 시냅스 소자와 뉴런 소자 및 부가 회로와의 인터커넥트 길이를 최소화할 수 있고, 집적도와 전력 효율 및 속도와 같은 특성과 성능을 크게 개선할 수 있다. 보다 상세히 설명하면, 상기 쇼트키 장벽 트랜지스터의 경우, MOSFET의 소스/드레인 영역을 p-n 접합이 아닌 금 속 기반의 물질로 형성하기 때문에, 이온 주입 공정 및 1,000 ℃ 이상의 고온 열처리(어닐링) 공정이 요구되지 않는다. 따라서, 상기 쇼트키 장벽 트랜지스터의 구성이 적용된 시냅스 소자를 소정의 하부 소자 상에 집적(적 층)할 때, 상기 하부 소자가 열화되지 않을 수 있다. 결과적으로, 3차원 적층 구조를 갖는 뉴로모픽 소자를 용 이하게 제조할 수 있다. 또한, 3차원적 적층 구조를 이용하면, 시냅스 소자와 뉴런 소자 및 부가 회로와의 인터커넥트 길이를 최소화할 수 있고, 뉴로모픽 시스템의 집적도, 전력 효율 및 속도를 개선할 수 있다."}
{"patent_id": "10-2021-0169461", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 2, "content": "그러나, 본 발명의 효과는 상기 효과들로 한정되는 것은 아니며, 본 발명의 기술적 사상 및 영역으로부터 벗어 나지 않는 범위에서 다양하게 확장될 수 있다."}
{"patent_id": "10-2021-0169461", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "이하, 첨부된 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 이하에서 설명할 본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 명확하 게 설명하기 위하여 제공되는 것이고, 본 발명의 범위가 하기 실시예에 의해 한정되는 것은 아니며, 하기 실시 예는 여러 가지 다른 형태로 변형될 수 있다. 본 명세서에서 사용된 용어는 특정 실시예를 설명하기 위하여 사용되며, 본 발명을 제한하기 위한 것이 아니다. 본 명세서에서 사용되는 단수 형태의 용어는 문맥상 다른 경우를 분명히 지적하는 것이 아니라면, 복수의 형태 를 포함할 수 있다. 또한, 본 명세서에서 사용되는 \"포함한다(comprise)\" 및/또는 \"포함하는(comprising)\"이라 는 용어는 언급한 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 하나 이 상의 다른 형상, 단계, 숫자, 동작, 부재, 요소 및/또는 이들 그룹의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 사용된 \"연결\"이라는 용어는 어떤 부재들이 직접적으로 연결된 것을 의미할 뿐만 아니라, 부재들 사이에 다른 부재가 더 개재되어 간접적으로 연결된 것까지 포함하는 개념이다. 아울러, 본원 명세서에서 어떤 부재가 다른 부재 \"상에\" 위치하고 있다고 할 때, 이는 어떤 부재가 다른 부재에 접해 있는 경우뿐 아니라 두 부재 사이에 또 다른 부재가 존재하는 경우도 포함한다. 본 명세서에서 사용된 용 어 \"및/또는\"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다. 또한, 본원 명세서에서 사용되는 \"약\", \"실질적으로\" 등의 정도의 용어는 고유한 제조 및 물질 허용 오차를 감안하여, 그 수치나 정도 의 범주 또는 이에 근접한 의미로 사용되고, 본원의 이해를 돕기 위해 제공된 정확하거나 절대적인 수치가 언급 된 개시 내용을 침해자가 부당하게 이용하는 것을 방지하기 위해 사용된다. 이하 첨부된 도면들을 참조하여 본 발명의 실시예들에 대해 상세히 설명한다. 첨부된 도면에 도시된 영역이나 파트들의 사이즈나 두께는 명세서의 명확성 및 설명의 편의성을 위해 다소 과장되어 있을 수 있다. 상세한 설명 전체에 걸쳐 동일한 참조번호는 동일한 구성요소를 나타낸다. 도 1은 본 발명의 일 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자(neuromorphic device)를 보여주는 단면도이다. 도 1을 참조하면, 본 발명의 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자는 기판 상에 형성된 하 부 소자(D10), 기판 상에 하부 소자(D10)를 덮도록 형성된 층간절연층, 층간절연층 상에 형성된 시냅스 소자(synapse device)(S10) 및 층간절연층 내에 형성되어 하부 소자(D10)와 시냅스 소자(S10)를 전기적으로 연결하는 수직형 연결배선을 포함할 수 있다. 기판은 반도체 기판일 수 있다. 예를 들어, 기판은 실리콘(Si), 실리콘 게르마늄(SiGe), 스트레인드 실리콘(strained Si), 스트레인드 실리콘 게르마늄(strained SiGe), SOI(silicon on insulator), 실리콘 카바 이드(SiC) 및 3-5족 화합물 반도체 또는 2-7족 화합물 반도체 중 어느 하나를 포함할 수 있다. 그러나, 기판 의 물질은 전술한 것에 한정되지 않고, 공지의 다양한 재료들이 변화될 수 있다. 하부 소자(D10)는 뉴런(neuron) 소자 및 CMOS(complementary metal oxide semiconductor) 소자 중 적어도 하나 를 포함할 수 있다. 또한, 하부 소자(D10)는 신호 처리 및 신호 전달을 위한 부가 회로 또는 주변 회로를 포함 할 수 있다. 도 1에서는 하부 소자(D10)의 일부 구성을 예시적으로 보여준다. 하부 소자(D10)는 '트랜지스터 소 자부'를 포함할 수 있고, 상기 트랜지스터 소자부는 채널영역, 소스영역(120a), 드레인영역(120b), 게이트 절연층 및 게이트전극을 포함할 수 있다. 채널영역은 '제 1 채널' 또는 '제 1 채널층부'라 할 수 있다. 소스영역(120a)은 '제 1 소스' 또는 '제 1 소스층부'라 할 수 있다. 드레인영역(120b)은 '제 1 드레인' 또는 '제 1 드레인층부'라 할 수 있다. 채널영역, 소스영역(120a) 및 드레인영역(120b)은 동일한 반도체 물질을 포함할 수 있다. 예를 들어, 채널 영역, 소스영역(120a) 및 드레인영역(120b)은 모두 실리콘(Si), 실리콘 게르마늄(SiGe), 스트레인드 실리 콘(strained Si), 스트레인드 실리콘 게르마늄(strained SiGe), 실리콘 카바이드(SiC) 또는 3-5족 화합물 반도 체를 포함할 수 있다. 소스영역(120a) 및 드레인영역(120b)은 접합 저항 개선이나 오믹 컨택을 형성하기 위한 도전성 불순물이나 실리사이드 물질과 같은 반응물이 더 추가될 수 있다. 부가적으로, 게이트절연층과 게이트전극의 적층체의 양측면에 측벽 절연층이 더 배치될 수 있다. 측벽 절연층은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 그 밖에 절연 물질 중 적어도 하나를 포함할 수 있다. 측벽 절연층은 일종의 스페이서(spacer)(제 1 스페이서)라고 할 수 있 다. 층간절연층은 하부 소자(D10)와 시냅스 소자(S10)를 전기적으로 분리시켜주기 위한 층으로서, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 절연성 폴리머 중 적어도 하나를 포함할 수 있다. 그러나, 층간절연층의 물질은 상기한 바에 한정되지 않고, 다양하게 변화될 수 있다. 시냅스 소자(S10)는 쇼트키 장벽 트랜지스터(Schottky barrier transistor) 구조를 가질 수 있다. 더욱 구체적 으로 설명하면, 시냅스 소자(S10)는 채널, 채널과 쇼트키 접합(Schottky junction)을 형성하는 금속 실리사이드(metal silicide)를 포함하는 소스(380a)/드레인(380b), 시냅스 동작(즉, 시냅틱 동작)을 위한 부유 게이트 및 제어 게이트를 포함할 수 있다. 시냅스 소자(S10)는 채널과 부유 게이트 사이에 배치된 제 1 절연층 및 부유 게이트와 제어 게이트 사이에 배치된 제 2 절연층을 더 포함 할 수 있다. 제 1 절연층은 제 1 게이트절연층이라 할 수 있고, 제 2 절연층은 제 2 게이트절연층이 라 할 수 있다. 또한, 제 1 절연층은 터널 절연층일 수 있고, 제 2 절연층은 블로킹 절연층일 수 있 다. 일 실시예에서, 시냅스 소자(S10)는 제 1 절연층, 부유 게이트, 제 2 절연층 및 제어 게이 트를 포함하는 적층체(스택)의 양측면에 배치된 스페이서 절연막을 더 포함할 수 있다. 채널은, 예를 들어, 실리콘(Si)을 포함할 수 있다. 채널은 단결정 실리콘 또는 다결정 실리콘을 포함 할 수 있다. 다른 실시예에서, 채널은 비정질 실리콘을 포함할 수도 있다. 소스(380a) 및 드레인(380b)은 약 500 ℃ 미만의 저온 공정(열처리 공정)을 통해 형성된 부재일 수 있다. 더욱 구체적으로 설명하면, 소스(380a) 및 드레인(380b)은 소정의 금속을 실리사이드화하는 공정(열처리 공정)을 통 해 형성된 것일 수 있고, 여기서, 상기 공정은 약 500 ℃ 미만의 저온 공정일 수 있다. 예를 들어, 소스(380a) 및 드레인(380b)은 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨 (Y), 가돌리늄(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt) 및 이리듐(Ir) 중 적어도 어느 하나를 실리사이드화하여 형 성된 것일 수 있다. 따라서, 소스(380a) 및 드레인(380b)은 전술한 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈 (Ni), 어븀(Er), 이터븀(Yb), 사마륨(Sm), 이트륨(Y), 가돌리늄(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt) 및 이리듐 (Ir) 중 적어도 어느 하나의 실리사이드를 포함할 수 있다. 이러한 소스(380a) 및 드레인(380b)은 채널과 일함수 차이에 의한 쇼트키 접합(Schottky junction)을 형성할 수 있다. 소스(380a) 및 드레인(380b)의 형성 시, 이온 주입 공정 및 고온 열처리(어닐링) 공정(예컨대, 약 1000℃ 이상의 고온 공정)이 요구되지 않을 수 있 다. 제 1 및 제 2 절연층(320, 340) 중 적어도 하나는, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 상기 실리콘 질화물 보다 유전상수가 높은 고유전물질(high-k material) 중 적어도 하나를 포함할 수 있다. 상기 고유전물질은, 예컨대, 금속 산화물일 수 있다. 그러나, 여기서 개시한 제 1 및 제 2 절연층(320, 340)의 구체적인 물질은 예시적인 것이고, 그 밖에 다양한 절연 물질이 적용될 수 있다. 부유 게이트는 전하의 저장 공간일 수 있다. 부유 게이트는 '전하 저장층' 또는 '전하 트랩층'이라 할 수 있다. 부유 게이트는, 예를 들어, 다결정 실리콘층, 비정질 실리콘층, 금속 산화물층, 실리콘 질화 물층, 실리콘 나노결정층, 금속 나노결정층, 실리콘 산화물 나노결정층 및 금속 산화물 나노결정층 중 적어도하나를 포함할 수 있다. 부유 게이트에 저장된 전하의 양에 따라 시냅스 소자(S10)의 전기적 웨이트 (weight)가 달라질 수 있으므로, 시냅스 동작이 가능할 수 있다. 제어 게이트는 채널 및 절연층들(320, 340)에 전계(electric field)를 인가하기 위한 것으로, 예를 들어, n형 다결정 실리콘, p형 다결정 실리콘 및 금속, 금속 합금 또는 금속 화합물과 같은 금속성 물질 중 적 어도 하나를 포함할 수 있다. 상기 금속성 물질은, 예컨대, 알루미늄(Al), 몰리브덴(Mo), 크롬(Cr), 팔라듐 (Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈륨(Ta), 텅스텐(W), 은(Ag), 질화티타늄(TiN) 및 질화탄 탈륨(TaN) 중 적어도 하나를 포함하거나 이들 중 임의의 조합을 포함할 수 있지만, 그 밖에 다른 금속성 물질을 포함할 수도 있다. 스페이서 절연막은 제 1 절연층, 부유 게이트, 제 2 절연층 및 제어 게이트를 포함하 는 적층체(스택)의 측벽을 보호하면서 이들 부재들 사이 또는 인접하는 배선과의 단락과의 문제를 방지하거나, 소스(380a) 및 드레인(380b)의 형성을 위한 마스크막의 역할을 할 수 있다. 스페이서 절연막은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 그 밖에 절연 물질 중 적어도 하나를 포함할 수 있다. 수직형 연결배선은 층간절연층을 그 두께 방향으로 관통하도록 형성된 콘택홀(H10) 내에 배치될 수 있다. 수직형 연결배선은 도전성 불순물이 도핑된 실리콘으로 형성되거나, 그 밖에 다양한 도전성 물질(금 속성 물질 등)로 형성될 수 있다. 상기 실리콘은 다결정질이거나 비정질일 수 있으며, 바람직하게는 다결정질 이다. 일 실시예에 따르면, 수직형 연결배선은 시냅스 소자(S10)의 소스(380a)와 하부 소자(D10)(즉, 상기 트랜지스터 소자부)의 소스영역(120a)을 전기적으로 상호 연결하도록 형성될 수 있다. 따라서, 수직형 연결배선 은 소스영역(120a)의 상면 및 소스(380a)의 하면에 접촉/연결될 수 있다. 그러므로, 시냅스 소자(S10)와 하부 소자(D10)(즉, 상기 트랜지스터 소자부)는 상하 방향(수직 방향)으로 전기적으로 연결될 수 있다. 본 발명의 실시예에 따르면, 시냅스 소자(S10)는 이온 주입 공정 및 고온 열처리 공정(예컨대, 약 1000℃ 이상 의 고온 공정)이 요구되지 않는 쇼트키 장벽 트랜지스터 구조를 가질 수 있다. 시냅스 소자(S10)의 소스(380a) 및 드레인(380b) 형성 시, 이온 주입 공정 및 고온 열처리 공정이 요구되지 않을 수 있다. 소스(380a) 및 드레 인(380b)은 약 500℃ 이하의 실리사이드화 공정(저온 열처리 공정)을 이용해서 용이하게 형성될 수 있고, 이렇 게 형성된 소스(380a) 및 드레인(380b)은 채널과 쇼트키 접합을 형성할 수 있다. 시냅스 소자(S10)를 저온 공정으로 형성할 수 있기 때문에, 시냅스 소자(S10)의 형성 시, 하부 소자(D10)가 고온에 의해 손상되거나 열화 되는 문제가 발생하지 않을 수 있다. 따라서, 본 발명의 실시예에 따르면, 3차원 집적(적층)이 가능한 뉴로모픽 소자(뉴로모픽 시스템)을 구현할 수 있다. 실시예에 따른 뉴로모픽 소자에서 시냅스 소자(S10)와 하부 소자 (D10) 사이의 인터커넥트 길이는 이를 수직 배향시킴으로써, 즉, 수직형 연결배선으로 형성함으로써 길이 를 최소화할 수 있고, 집적도와 전력 효율 및 속도 등의 특성/성능을 크게 개선할 수 있다. 일 실시예에서, 상기 쇼트키 장벽 트랜지스터의 경우, MOSFET의 소스/드레인 영역을 p-n 접합이 아닌 금속 기반 의 물질로 형성하기 때문에, 이온 주입 공정 및 도펀트의 활성화를 위해 통상적으로 요구되는 1,000 ℃ 이상의 고온 열처리(어닐링) 공정이 요구되지 않는다. 따라서, 상기 쇼트키 장벽 트랜지스터의 구성이 적용된 시냅스 소자(S10)를 하부 소자(D10) 상에 집적(적층)할 때, 하부 소자(D10)가 열적 열화되지 않을 수 있다. 결과적으로, 3차원 적층 구조를 갖는 뉴로모픽 소자를 용이하게 제조할 수 있다. 3차원적 적층 구조를 이용하면, 시냅스 소자(S10)와 하부 소자(D10)와의 인터커넥트 길이를 최소화할 수 있고, 뉴로모픽 시스템의 집 적도, 전력 효율, 및 속도를 개선할 수 있다. 일 실시예에서, 부유 게이트 하부에 제 1 절연층이 위치하는 경우, 제 1 절연층을 통해서 부유 게이트에 전하를 주입하거나 제거하는 원리는 F-N 터널링(Fowler-Nordheim tunneling) 일 수 있다. 이때, 게이트 전압 인가에 따라 변화하는 전기전도도는 입력 신호 횟수에 따른 로그 함수의 형태를 보일 수 있는데, 채널과 소스(380a) 및 드레인(380b) 사이에 쇼트키 접합이 형성된 경우, 해당 쇼트키 터널링 영역에서 전 기전도도는 게이트 전압에 따른 지수 함수의 형태를 보이기 때문에, F-N 터널링 동작에 의한 로그 함수와 상쇄 되어 시냅스 동작에서 높은 선형성 및 대칭성을 나타낼 수 있다. 따라서, 상기한 쇼트키 접합에 의해 시냅스 소 자(S10)의 시냅스 동작 특성이 향상될 수 있다. 이에 관하여는 도 4를 참조하여 더욱 상세히 후술하도록 한다. 도 1에서는 시냅스 소자(S10)와 하부 소자(D10)의 구조를 구체적으로 도시하고 설명하였지만, 경우에 따라, 시 냅스 소자(S10)와 하부 소자(D10)의 구성은 다양하게 변형될 수 있다. 예를 들어, 채널은 핀이나 트렌치 형태의 입체적 형상을 가질 수 있고, 그에 따라, 제어 게이트는 입체 형상의 채널 표면을 따라 둘러 싸는 구조를 가질 수도 있다. 또는, 제어 게이트는 채널을 나노시트(nano-sheet) 형태를 가지고 둘러싸고 있는 구조를 가질 수도 있다. 또는, 제어 게이트는 채널을 전체적으로 둘러싸고 있는 GAA(gate- all-around) 구조를 가질 수도 있다. 또는, 제어 게이트는 다중 게이트(multiple-gate)의 구조를 가질 수 도 있다. 그 밖에도 시냅스 소자(S10)와 하부 소자(D10)의 구성은 다양하게 변화될 수 있다. 도 2는 본 발명의 다른 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자를 보여주는 단면도이다. 도 2를 참조하면, 도 1에 도시된 구조를 갖는 시냅스 소자(S10) 및 하부 소자(D10)는 어레이 형태로 배열될 수 있다. 하부 소자(D10)는 복수의 트랜지스터 소자부를 포함할 수 있고, 상기 복수의 트랜지스터 소자부는 기판 상에 상호 이격하여 배열될 수 있다. 여기서는, 하부 소자(D10)가 상기 복수의 트랜지스터 소자부를 포함 하는 것으로 설명하였지만, 트랜지스터 구조를 갖는 복수의 하부 소자(D10)가 상호 이격하여 배열된 것으로 여 겨질 수도 있다. 층간절연층 상에 복수의 시냅스 소자(S10)가 상호 이격하여 배열될 수 있다. 복수의 시냅 스 소자(S10) 중 적어도 하나는 상기 복수의 트랜지스터 소자부 중 적어도 하나와 수직형 연결배선에 의해 전기적으로 연결될 수 있다. 3차원적 적층 구조를 이용하면, 시냅스 소자(S10)와 하부 소자(D10)와의 인터커넥 트 길이를 최소화할 수 있고, 뉴로모픽 시스템의 집적도, 전력 효율, 속도 등을 개선할 수 있다. 시냅스 소자 (S10)와 하부 소자(D10)는 일대일 관계를 갖거나, 다대일 관계로 연결될 수도 있다. 도 3a 내지 도 3k는 본 발명의 일 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법을 보여주 는 단면도이다. 도 3a를 참조하면, 기판 상에 하부 소자(D11)를 형성할 수 있다. 기판은 반도체 기판일 수 있다. 예 를 들어, 기판은 실리콘(Si), 실리콘 게르마늄(SiGe), 스트레인드 실리콘(strained Si), 스트레인드 실리 콘 게르마늄(strained SiGe), SOI(silicon on insulator), 실리콘 카바이드(SiC) 및 3-5족 화합물 반도체 또는 2-7족 화합물 반도체 중 어느 하나를 포함할 수 있다. 그러나, 기판의 물질은 전술한 바에 한정되지 않고, 공지의 다양한 구조가 활용될 수 있다. 하부 소자(D11)는 뉴런(neuron) 소자 및 CMOS 소자 중 적어도 하나를 포함할 수 있다. 또한, 하부 소자(D11)는 신호 처리 및 신호 전달을 위한 부가 회로 또는 주변 회로를 포함할 수 있다. 하부 소자(D11)는 '트랜지스터 소 자부'를 포함할 수 있고, 상기 트랜지스터 소자부는 채널영역, 소스영역(121a), 드레인영역(121b), 게이트 절연층 및 게이트전극을 포함할 수 있다. 채널영역은 '제 1 채널' 또는 '제 1 채널층부'라 할 수 있다. 소스영역(121a)은 '제 1 소스' 또는 '제 1 소스층부'라 할 수 있다. 드레인영역(121b)은 '제 1 드레인' 또는 '제 1 드레인층부'라 할 수 있다. 채널영역, 소스영역(121a) 및 드레인영역(121b)은 동일한 반도체 물질을 포함할 수 있다. 예를 들어, 채널 영역, 소스영역(121a) 및 드레인영역(121b)은 모두 실리콘(Si), 실리콘 게르마늄(SiGe), 스트레인드 실리 콘(strained Si), 스트레인드 실리콘 게르마늄(strained SiGe), 실리콘 카바이드(SiC) 또는 3-5족 화합물 반도 체를 포함할 수 있다. 소스영역(121a) 및 드레인영역(121b)은 도전성 불순물이 고농도로 도핑된 영역일 수 있다. 부가적으로, 게이트절연층과 게이트전극의 적층체의 양측면에 측벽 절연층이 더 배치될 수 있다. 측벽 절연층은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 그 밖에 절연 물질 중 적어도 하나를 포함할 수 있다. 측벽 절연층은 일종의 스페이서(spacer)라고 할 수 있다. 도 3b를 참조하면, 기판 상에 하부 소자(D11)를 덮는 층간절연층을 형성할 수 있다. 층간절연층(20 1)은, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 절연성 폴리머 중 적어도 하나를 포함할 수 있다. 그러나, 층간절연층의 물질은 상기한 바에 한정되지 않고, 공지의 다양한 물질이 적용될 수 있다. 도 3c를 참조하면, 층간절연층 내에 하부 소자(D11)와 전기적으로 연결된 수직형 연결배선을 형성할 수 있다. 수직형 연결배선은 층간절연층을 그 두께 방향으로 관통하도록 형성된 콘택홀(H11) 내에 배 치될 수 있다. 수직형 연결배선은 도전성 불순물이 도핑된 실리콘으로 형성되거나, 그 밖에 다양한 도전성 물질(금속성 물질 등)로 형성될 수 있다. 도 3d를 참조하면, 층간절연층 상에 채널물질층을 형성할 수 있다. 채널물질층은 단결정 실리콘 또는 다결정 실리콘을 포함할 수 있지만, 경우에 따라, 비정질 실리콘을 포함할 수도 있다. 채널물질층은 단결정 상태의 실리콘을 층간절연층에 본딩하여 형성하거나, 비정질 실리콘을 층간절연층 상에 증착 하여 형성할 수 있다. 비정질 실리콘을 층간절연층 상에 증착한 경우, 상기 비정질 실리콘을 다결정 상태 로 상변화시키기 위한 열처리 공정이 수행될 수 있다. 상기 열처리 공정은 퍼니스 어닐링(furnace annealing)또는 레이저 어닐릴(laser annealing)을 이용해서 비교적 저온으로 수행될 수 있다. 도 3e를 참조하면, 채널물질층 상에 부유 게이트 물질층 및 제어 게이트 물질층을 형성할 수 있 다. 채널물질층과 부유 게이트 물질층 사이에 제 1 절연물질층을 더 형성할 수 있고, 부유 게이 트 물질층과 제어 게이트 물질층 사이에 제 2 절연물질층을 더 형성할 수 있다. 따라서, 채널물 질층 상에 제 1 절연물질층, 부유 게이트 물질층, 제 2 절연물질층 및 제어 게이트 물질층 을 순차로 형성할 수 있다. 제 1 및 제 2 절연물질층(321, 341) 중 적어도 하나는, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질 화물 및 상기 실리콘 질화물 보다 유전상수가 높은 고유전물질(high-k material) 중 적어도 하나를 포함할 수 있다. 상기 고유전물질은, 예컨대, 금속 산화물일 수 있다. 그러나, 여기서 개시한 제 1 및 제 2 절연물질층 (321, 341)의 구체적인 물질은 예시적인 것이고, 그 밖에 다양한 절연 물질이 적용될 수 있다. 부유 게이트 물질층은, 비제한적인 예로서, 다결정 실리콘층, 비정질 실리콘층, 금속 산화물층, 실리콘 질 화물층, 실리콘 나노결정층, 금속 나노결정층, 실리콘 산화물 나노결정층 및 금속 산화물 나노결정층 중 적어도 하나를 포함할 수 있다. 제어 게이트 물질층은, 비제한적인 예로서, n형 다결정 실리콘, p형 다결정 실리 콘 및 금속성 물질(금속, 금속 화합물) 중 적어도 하나를 포함할 수 있다. 상기 금속성 물질은, 예컨대, 알루미 늄(Al), 몰리브덴(Mo), 크롬(Cr), 팔라듐(Pd), 백금(Pt), 니켈(Ni), 티타늄(Ti), 금(Au), 탄탈륨(Ta), 텅스텐 (W), 은(Ag), 질화티타늄(TiN) 및 질화탄탈륨(TaN) 중 적어도 하나를 포함하거나 이들 중 임의의 조합을 포함할 수 있지만, 그 밖에 다른 금속성 물질을 포함할 수도 있다. 도 3f를 참조하면, 제어 게이트 물질층, 제 2 절연물질층, 부유 게이트 물질층 및 제 1 절연물 질층을 '게이트 형태'로 패터닝할 수 있다. 노광 및 식각 공정을 포함한 리소그래피(lithography) 공정을 통해서 제어 게이트 물질층, 제 2 절연물질층, 부유 게이트 물질층 및 제 1 절연물질층을 패터닝할 수 있다. 패터닝된 제어 게이트 물질층, 제 2 절연물질층, 부유 게이트 물질층 및 제 1 절연물질층의 적층 구조가 하나의 '게이트 스택'을 구성한다고 할 수 있다. 이하에서는, 패터닝된 제 1 절연물질층을 제 1 절연층이라 하고, 패터닝된 부유 게이트 물질층을 부유 게이트라 하고, 패터닝된 제 2 절연물질층을 제 2 절연층이라 하고, 패터닝된 제어 게이트 물질층을 제어 게이 트라 한다. 도 3g를 참조하면, 제 1 절연층, 부유 게이트, 제 2 절연층 및 제어 게이트가 적층된 구조 의 양측면에 스페이서 절연막을 형성할 수 있다. 스페이서 절연막은 제 1 절연층, 부유 게이트 , 제 2 절연층 및 제어 게이트가 적층된 구조(스택)의 측벽을 보호하면서 단락 등의 문제를 방 지하는 역할을 할 수 있다. 스페이서는, 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 그 밖에 절연 물질 중 적어도 하나를 포함할 수 있다. 제 1 절연층, 부유 게이트, 제 2 절연층, 제어 게이트 및 스페이서가 하나의 '게이트 스택'을 구성하는 것으로 여길 수도 있다. 도 3h를 참조하면, 제 1 절연층, 부유 게이트, 제 2 절연층, 제어 게이트 및 스페이서 를 포함하는 구조체(게이트 스택) 양측의 채널물질층 부분을 식각하여 제거할 수 있다. 이와 같이, 채널물질층을 패터닝함으로써 채널물질층으로부터 '채널'을 정의할 수 있다. 이하에서는, 패터닝된 채널물질층을 채널이라고 지칭한다. 도 3i를 참조하면, 채널의 양측면과 접합되면서 제어 게이트를 덮는 금속층을 형성할 수 있다. 금속층은, 예를 들어, 텅스텐(W), 티타늄(Ti), 코발트(Co), 니켈(Ni), 어븀(Er), 이터븀(Yb), 사마륨 (Sm), 이트륨(Y), 가돌리늄(Gd), 터븀(Tb), 세륨(Ce), 백금(Pt) 및 이리듐(Ir) 중 적어도 어느 하나를 포함하도 록 형성될 수 있다. 스페이서 절연막은 제 1 절연층, 부유 게이트, 제 2 절연층 및 제어 게이트의 양측면으로부터 금속층을 전기적으로 분리하는 역할을 할 수 있다. 도 3j를 참조하면, 상기 금속층에 대한 열처리 공정을 수행하여 채널의 양측면과 접합된 금속층 부분을 채널의 측부와 금속층 사이의 반응에 의한 금속 실리사이드로 변화시킴으로써 소스(381a) 및 드레인(381b)을 형성할 수 있다. 상기 열처리 공정은 약 500℃ 미만의 온도로 수행할 수 있다. 상기 열처리 공 정은 RTA(rapid thermal annealing), 퍼니스 어닐링(furnace annealing) 및 레이저 어닐링(laser annealing) 중 어느 하나로 수행할 수 있다. 구체적인 일례로, 금속층을 니켈(Ni)로 형성할 수 있고, RTA 공정을 이용 해서 약 400∼500 ℃ 범위의 온도로 열처리함으로써, 니켈 실리사이드를 포함하는 소스(381a) 및 드레인(381b) 을 형성할 수 있다. 소스(381a) 및 드레인(381b)은 약 500 ℃ 미만의 저온 열처리 공정으로 형성될 수있으므로, 소스(381a) 및 드레인(381b)의 형성 시, 하부 소자(D11)가 손상되거나 열화되지 않을 수 있다. 따라 서, 3차원 적층 구조를 갖는 뉴로모픽 소자를 제조할 수 있다. 소스(381a) 및 드레인(381b)은 채널과 쇼트키 접합을 형성할 수 있다. 소스(381a) 및 드레인(381b) 각각은 채널과 접합된 금속 실리사이드를 포함할 수 있다. 소스(381a) 및 드레인(381b) 각각은 채널과 접합 된 금속 실리사이드(금속 실리사이드 영역)를 포함하면서, 각각의 나머지 영역에 금속(금속 영역)을 일부 포함 할 수도 있다. 또한, 소스(381a) 및 드레인(381b) 중 어느 하나, 예컨대, 소스(381a)는 수직형 연결배선에 전기적으로 접 촉/연결될 수 있다. 따라서, 소스(381a)는 하부 소자(D11)의 소스영역(121a)과 전기적으로 연결될 수 있다. 소 스영역(121a)의 바로 위에 수직형 연결배선이 배치될 수 있고, 수직형 연결배선의 바로 위에 소스 (381a)가 배치될 수 있다. 한편, 도 3j에서 참조번호 371'는 상기 열처리 공정에서 실리사이드화 되지 않은 미 반응 금속층을 나타낸다. 도 3k를 참조하면, 도 3j의 열처리 공정에서 반응하지 않은 미반응 금속층(371')을 제거할 수 있다. 상기 미반 응 금속층(371')은 습식 식각법 또는 건식 식각법으로 제거할 수 있다. 상기 습식 식각법을 사용할 경우, 염산 (HCl)과 질산(HNO3)이 혼합된 왕수(aqua regia), 또는 황산(H2SO4)과 과산화수소(H2O2)가 혼합된 SPM(sulfuric peroxide mixture) 용액을 사용하여 선택적으로 식각하여 제거할 수 있다. 또한, 상기 건식 식각법을 사용할 경 우, 아르곤(Ar) 가스를 이용한 스퍼터링(sputtering) 방법을 사용하여 식각(제거)할 수 있다. 그러나, 상기 미 반응 금속층(371')을 제거하는 방법은 전술한 바에 한정되지 않고, 다양하게 변화될 수 있다. 도 3k에서 참조번호 S11은 시냅스 소자를 나타낸다. 시냅스 소자(S11)는 채널, 채널과 쇼트키 접합을 형성하는 금속 실리사이드를 포함하는 소스(381a)/드레인(381b), 시냅스 동작을 위한 부유 게이트 및 제어 게이트를 포함하는 쇼트키 장벽 트랜지스터 구조를 가질 수 있다. 수직형 연결배선에 의해 하부 소자 (D11)와 시냅스 소자(S11)가 상하 방향으로 전기적으로 상호 연결될 수 있다. 도 3a 내지 도 3k에서는 일 실시예에 따른 뉴로모픽 소자를 제조하는 방법을 구체적으로 도시하고 설명하였지만, 이는 예시적인 것에 불과하고, 경우에 따라, 다양하게 변화될 수 있다. 도 4는 본 발명의 일 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자에 적용될 수 있는 시냅스 소자의 시 냅틱 특성을 평가한 결과를 보여주는 그래프이다. 여기서, 상기 시냅스 소자는 쇼트키 접합을 갖는 n-채널 소자 였다. 도 4를 참조하면, 시냅스 소자는 우수한 시냅틱 동작 특성을 나타내는 것을 확인할 수 있다. 전기전도도 (conductance) 및 웨이트(weight)가 증가하는 강화(potentiation) 동작은 게이트(제어 게이트)에 음(-)의 전압 을 인가하여 부유 게이트에 저장되어 있는 전하(전자)를 제거시켜줌으로써 가능할 수 있다. 전기전도도 및 웨이 트가 감소하는 억압(depression) 동작은 게이트(제어 게이트)에 양(+)의 전압을 인가하여 부유 게이트에 전하 (전자)를 주입시켜줌으로써 가능할 수 있다. 만약 시냅스 소자가 p-채널을 갖는 경우에는, 즉, 시냅스 소자가 p-채널 소자인 경우에는, 강화(potentiation) 및 억압(depression) 동작에서 게이트(제어 게이트)에 인가되는 전압의 부호가 반대로 될 수 있다. 일 실시예에서, 부유 게이트 하부에 절연 물질(즉, 상기 제 1 절연층)이 위치하는 경우, 상기 절연 물질을 통해 서 부유 게이트에 전하를 주입하거나 제거하는 원리는 F-N 터널링(Fowler-Nordheim tunneling) 일 수 있다. 이 때, 게이트 전압 인가에 따라 변화하는 전기전도도는 입력 신호 횟수에 따른 로그 함수의 형태를 보일 수 있는 데, 채널과 소스 및 드레인 사이에 쇼트키 접합이 형성된 경우, 해당 쇼트키 터널링 영역에서 전기전도도는 게 이트 전압에 따른 지수 함수의 형태를 보이기 때문에, F-N 터널링 동작에 의한 로그 함수와 상쇄되어 시냅스 동 작에서 높은 선형성 및 대칭성을 나타낼 수 있다. 따라서, 상기한 쇼트키 접합에 의해 시냅스 소자의 시냅스 동 작 특성이 향상될 수 있다. 이상에서 설명한 본 발명의 실시예들에 따르면, 이온 주입 공정 및 약 1000℃ 이상의 고온 열처리(어닐링) 공정 이 요구되지 않는 쇼트키 장벽 트랜지스터를 이용하여, 3차원 집적이 가능한 뉴로모픽 소자를 구현할 수 있다. 따라서, 뉴로모픽 소자에서 시냅스 소자와 뉴런 소자 및 부가 회로와의 인터커넥트 길이를 최소화할 수 있고, 집적도와 전력 효율 및 속도 등의 특성/성능을 크게 개선할 수 있다. 상기 쇼트키 장벽 트랜지스터의 경우, MOSFET의 소스/드레인 영역을 p-n 접합이 아닌 금속 기반의 물질로 형성하기 때문에, 이온 주입 공정 및 1000℃ 이상의 고온 열처리(어닐링) 공정이 요구되지 않을 수 있다. 따라서, 상기 쇼트키 장벽 트랜지스터의 구성이 적 용된 시냅스 소자를 소정의 하부 소자 상에 집적(적층)할 때, 상기 하부 소자가 열화되지 않을 수 있다. 결과적으로, 3차원 적층 구조를 갖는 뉴로모픽 소자를 용이하게 제조할 수 있다. 또한, 3차원적 적층 구조를 이용하면, 시냅스 소자와 뉴런 소자 및 부가 회로와의 인터커넥트 길이를 최소화할 수 있고, 뉴로모픽 시스템의 집적도, 전력 효율 및 속도를 개선할 수 있다. 따라서, 고집적도 및 저전력 소모 특성을 갖고 고속 동작이 가능 한 뉴로모픽 소자(시스템)을 구현할 수 있다. 본 명세서에서는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발 명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에게 자명한 것 이다. 해당 기술 분야에서 통상의 지식을 가진 자라면, 도 1 내지 도 4를 참조하여 설명한 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자 및 그 제조 방법이, 본 발명의 기술적 사상이 벗어나지 않는 범위 내에서, 다 양하게 치환, 변경 및 변형될 수 있음을 알 수 있을 것이다. 구체적인 예로, 하부 소자의 형태/구조는 다양하게 변화될 수 있고, 수직형 연결배선은 직선적인 구조가 아닌 절곡된 구조를 가질 수 있다. 때문에 발명의 범위는 설명된 실시예에 의하여 정하여 질 것이 아니고 특허 청구범위에 기재된 기술적 사상에 의해 정하여져야 한다."}
{"patent_id": "10-2021-0169461", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은 본 발명의 일 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자(neuromorphic device)를 보여주는 단면도이다. 도 2는 본 발명의 다른 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자를 보여주는 단면도이다. 도 3a 내지 도 3k는 본 발명의 일 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자의 제조 방법을 보여주 는 단면도이다. 도 4는 본 발명의 일 실시예에 따른 3차원 적층 구조를 갖는 뉴로모픽 소자에 적용될 수 있는 시냅스 소자의 시 냅틱 특성을 평가한 결과를 보여주는 그래프이다."}
