классификация параллельных архитектур по флинну общая классификация архитектур эвм по признакам наличия параллелизма потоках команд данных была предложена майклом флинном году расширена году все разнообразие архитектур эвм этой таксономии сводится четырём классам окод вычислительная система диночным потоком оманд диночным потоком анных sisd ingle nstruction stream over ingle ata stream окмд вычислительная система диночным потоком оманд ножественным потоком анных simd ingle nstruction ultiple ata мкод вычислительная система со ножественным потоком оманд диночным потоком анных misd ultiple nstruction ingle ata мкмд вычислительная система со ножественным потоком оманд ножественным потоком анных mimd ultiple nstruction ultiple ata типичными представителями simd являются векторные архитектуры классу misd ряд исследователей относит конвейерные эвм однако это не нашло окончательного признания поэтому можно считать что реальных систем представителей данного класса не существует класс mimd включает себя системы где процессоры обрабатывают множественные потоки данных отношение конкретных машин конкретному классу сильно зависит от точки зрения исследователя так конвейерные машины могут быть отнесены классу sisd конвейер единый процессор классу simd векторный поток данных конвейерным процессором классу misd множество процессоров конвейера обрабатывают один поток данных последовательно классу mimd как выполнение различных команд операций ступеней конвейера на множественным скалярным потоком данных вектором суперскалярные vliw машины существуют два типа машин процессоров выполняющих несколько команд за один машинный такт суперскалярные машины vliw машины суперскалярные машины могут выполнять за каждый машинный такт переменное число команд работа их конвейеров может планироваться как статически помощью компилятора так помощью аппаратных средств динамической оптимизации суперскалярные машины используют параллелизм на уровне команд путём посылки нескольких команд из обычного потока команд несколько функциональных устройств дополнительно чтобы снять ограничения выполнения команд эти машины используют механизмы внеочередной выдачи внеочередного завершения команд прогнозирование переходов кэши целевых адресов переходов условное по предположению выполнение команд отличие от суперскалярных машин vliw машина выполняет за один машинный такт фиксированное количество команд которые сформатированы либо как одна большая команда либо как пакет команд фиксированного формата планирование работы vliw машины всегда осуществляется компилятором типичной суперскалярной машине аппаратура может выдавать на выполнение от одной до восьми команд однин такт обычно эти команды должны быть независимыми удовлетворять некоторым ограничениям например таким что каждый такт не может выдаваться более одной команды обращения памяти если какая либо команда выполняемом потоке команд является логически зависимой или не удовлетворяет критериям выдачи на выполнение будут выданы только команды предшествующие данной поэтому скорость выдачи команд суперскалярных машинах переменна это отличает их от vliw машин которых полную ответственность за формирование пакета команд которые могут выдаваться одновременно несёт компилятор следовательно программист разработчик компилятора аппаратура динамике не принимает никаких решений относительно выдачи нескольких команд использование vliw приводит большинстве случаев быстрому заполнению небольшого объёма памяти командами nop no operation которые предназначены для тех устройств которые не будут задействованы текущем цикле существующих vliw архитектурах был найден большой недостаток который был устранён делением длинных слов на более мелкие параллельно поступающие каждому устройству обработка множества команд независимыми устройствами одновременно является главной особенностью суперскалярной процессорной архитектуры классификация хокни roger hockney классификация машин mimd архитектуры переключаемые общей памятью распределённой памятью конвейерные сети регулярные решётки гиперкубы иерархические структуры изменяющие конфигурацию класс конвейерных архитектур по хокни попадают машины одним конвейерным устройством обработки работающим режиме разделения времени для отдельных потоков машины которых каждый поток обрабатывается своим собственным устройством хокни назвал переключаемыми класс переключаемых машин попадают машины которых возможна связь каждого процессора каждым реализуемая помощью переключателей машины распределённой памятью если же память есть разделяемый ресурс машина называется общей памятью при рассмотрении машин сетевой структурой хокни считал что все они имеют распределённую память дальнейшую классификацию он проводил соответствии топологией сети классификация фенга году фенг feng предложил вычислительные системы на основе двух простых характеристик первая число бит машинном слове обрабатываемых параллельно при выполнении машинных инструкций практически во всех современных компьютерах это число совпадает длиной машинного слова вторая характеристика равна числу слов обрабатываемых одновременно данной вс немного изменив терминологию вс можно представить как параллельную обработку битовых слоёв на каждом из которых независимо преобразуются бит каждую вычислительную систему можно описать парой чисел произведение определяет интегральную характеристику потенциала параллельности архитектуры которую фенг назвал максимальной степенью параллелизма вс классификация хэндлера основу классификации хендлер закладывает явное описание возможностей параллельной конвейерной обработки информации вычислительной системой предложенная классификация базируется на различии между тремя уровнями обработки данных процессе выполнения программ уровень выполнения программы опираясь на счётчик команд некоторые другие регистры устройство управления уу производит выборку дешифрацию команд программ уровень выполнения команд арифметико логическое устройство компьютера алу исполняет команду выданную ему устройством управления уровень битовой обработки все элементарные логические схемы процессора элс разбиваются на группы необходимые для выполнения операций над одним двоичным разрядом подобная схема выделения уровней предполагает что вычислительная система включает какое то число процессоров каждый со своим устройством управления если на какое то время не рассматривать возможность конвейеризации то число устройств управления число арифметико логических устройств каждом устройстве управления число элементарных логических схем каждом алу составят тройку для описания данной вычислительной системы классификация шнайдера году шнайдер snyder предложил новый подход описанию архитектур параллельных вычислительных систем попадающих класс simd систематики флинна основная идея заключается выделении этапов выборки непосредственно исполнения потоках команд данных классификация скилликорна классификация скилликорна была очередным расширением классификации флинна архитектура любого компьютера классификации скилликорна рассматривается виде комбинации четырёх абстрактных компонентов процессоров команд instruction processor интерпретатор команд может отсутствовать системе процессоров данных data processor преобразователь данных иерархии памяти instruction memory data memory память программ данных переключателей связывающих процессоры память переключатели бывают четырёх типов связывают пару устройств связывает каждое устройство из одного множества устройств соответствующим ему устройством из другого множества то есть фиксирует попарную связь переключатель соединяет одно выделенное устройство со всеми функциональными устройствами из некоторого набора связь любого устройства одного множества любым устройством другого множества классификация скилликорна основывается на следующих восьми характеристиках количество процессоров команд ip число зу команд im тип переключателя между ip im количество процессоров данных dp число зу данных dm тип переключателя между dp dm тип переключателя между ip dp тип переключателя между dp dp см также симметричная smp массово параллельная архитектура mpp примечания ссылки классификации архитектур вычислительных систем на основе пособия вл воеводин капитонова методы описания классификации вычислительных систем издательство мгу бакалаврская работа краткой классификацией вс архив http hosting ulstu ru umk umk ap lections transputers microprocessor architectures classif htm