---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[4.4 - Porte logique]]
2. [[4.5 - Logique combinatoire]]
3. [[4.6 - Logique séquentielle]]

# Définition
Le verrou S-R (SR-latch) a pour objectif de maintenir un état. Il s'agit donc d'une implémentation possible pour une mémoire à 1 bit.
\
Le verrou S-R repose sur l'utilisation de 2 portes NON-OU. Ce qui le distingue d'un “banal” circuit combinatoire c'est qu'il contient une boucle :
1. sortie de porte NON-OU 1 → entrée de porte NON-OU 2
2. sortie de porte NON-OU 2 → entrée de porte NON-OU 1

**Illustration** : ![[IMG_4349.jpeg]]
## Fonctionnement du verrou S-R
Le verrou possède deux états stables. Ceux-ci sont atteints lorsque les 
entrées $S$ et $R$ sont toutes les deux inactives (i.e. elles valent 0). Ces deux états sont montrés ci-dessous:
1. Etat de gauche : sortie $Q$ à 1 (et complément $Q'$ à 0)
2.  Etat de droite : sortie $Q$ à 0 (et complément $Q'$ à 1)

**Illustration** : ![[IMG_4350.jpeg]]
Les deux entrées $S$ (Set) et $R$ (Reset) permettent de forcer un changement de l'état du verrou, i.e. une transition, en imposant une valeur dans la boucle de rétroaction.
1. L'entrée $S$ (Set) force la sortie $Q$ à 1
2. L'entrée $R$ (Reset) force la sortie $Q$ à 0

**Illustration** : ![[IMG_4351.jpeg]]
Le diagramme suivant illustre le fonctionnement d'un verrou S-R : ![[IMG_4352.jpeg]]
On voit que 
1. lorsque $S$ (respectivement $R$) est activé i.e. passe à 1, il y le décalage entre le moment où $S$ (resp. $R$) passe à 1 et celui où $Q$ passe à 1 (resp. $Q$ passe à 0) illustre le délai de réaction du verrou. 
2. Et lorsque $S$ (resp. $R$) passe à 0, l’état $Q$ est toujours conservé jusqu’à ce que $R$ (resp. $S$) est activé. 
