41 2 0
38 1
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 101 44 0 \NUL
Malhan, Yukti
22 8 96 68 76 0 \NUL
ymalhan
22 64 272 264 252 0 \NUL
Part A Output                            
8 216 184 265 135 1 0
8 280 184 329 135 1 0
8 352 184 401 135 1 0
11 168 424 195 326 0 1
20 264 208 331 189 0
in_3
20 336 208 403 189 0
in_2
20 408 208 475 189 0
in_1
8 424 184 473 135 1 0
20 481 209 548 190 0
in_0
19 72 312 139 293 0
a_3
19 56 336 123 317 0
a_2
19 40 360 107 341 0
a_1
19 24 384 91 365 0
a_0
22 64 472 308 452 0 \NUL
Displays numbers 0-9 and letters A-F
22 64 496 286 476 0 \NUL
based on binary input of switches
22 448 472 574 452 0 \NUL
Displays output of 
7 360 664 409 615 0 1
7 360 704 409 655 0 1
19 264 592 331 573 0
c_2
19 264 632 331 613 0
c_1
19 264 672 331 653 0
c_0
22 416 688 480 668 0 \NUL
SOP/POS
22 416 648 492 628 0 \NUL
NAND Only
22 416 608 484 588 0 \NUL
NOR Only
22 448 496 557 476 0 \NUL
given truth table
22 272 744 562 724 0 \NUL
Displays output of truth table given in Part C
22 272 768 574 748 0 \NUL
by using different gates for each c_0, c_1, c_2
22 280 32 653 12 0 \NUL
You are only permitted to modify or add text to this page.
22 280 56 605 36 0 \NUL
Your circuit must use senders and/or receivers to
22 280 80 538 60 0 \NUL
interface with these inputs and outputs.
7 472 360 521 311 0 1
7 544 360 593 311 0 1
7 616 360 665 311 0 1
19 408 392 475 373 0
b_2
19 480 392 547 373 0
b_1
19 552 392 619 373 0
b_0
7 360 624 409 575 0 1
22 64 136 616 116 0 \NUL
Input                                                                                                                                 
22 448 272 650 252 0 \NUL
Part B Output                            
22 272 552 473 532 0 \NUL
Part C Output                            
1 470 159 482 199
1 409 198 398 159
1 337 198 326 159
1 265 198 262 159
1 169 390 136 302
1 169 396 120 326
1 169 402 104 350
1 169 408 88 374
1 328 622 361 639
1 328 662 361 679
1 472 382 473 335
1 544 382 545 335
1 616 382 617 335
1 328 582 361 599
38 2
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 101 44 0 \NUL
Malhan, Yukti
22 8 96 68 76 0 \NUL
ymalhan
22 32 184 74 164 0 \NUL
Part A
20 233 243 300 224 0
a_3
20 233 267 300 248 0
a_2
20 232 291 299 272 0
a_1
20 231 315 298 296 0
a_0
19 104 243 171 224 0
in_3
19 104 267 171 248 0
in_2
19 104 291 171 272 0
in_1
19 104 315 171 296 0
in_0
22 91 427 677 407 0 \NUL
Part A connects the recievers of in_0, in_1, in_2, in_3 to the senders of a_0, a_1, a_2, a_3
22 91 400 169 380 0 \NUL
Description
1 168 305 232 305
1 168 281 233 281
1 168 257 234 257
1 168 233 234 233
38 3
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 101 44 0 \NUL
Malhan, Yukti
22 8 96 68 76 0 \NUL
ymalhan
22 32 184 76 164 0 \NUL
Part B
20 279 236 346 217 0
b_1
20 279 278 346 259 0
b_0
14 152 293 201 244
19 160 236 227 217 0
in_0
35 311 397 360 348 0 0
19 161 350 228 331 0
in_0
19 160 415 227 396 0
in_1
20 418 382 485 363 0
b_2
22 123 499 620 479 0 \NUL
Part B circuit connects in_0 reciever to b_1 sender, ground (0) to b_0 sender
22 123 524 622 504 0 \NUL
and uses an XOR gate with in_0 and in_1 recievers connected to b_2 sender
22 123 473 201 453 0 \NUL
Description
1 198 268 280 268
1 224 226 280 226
1 225 340 312 358
1 224 405 312 386
1 357 372 419 372
38 4
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 101 44 0 \NUL
Malhan, Yukti
22 8 96 68 76 0 \NUL
ymalhan
22 32 184 147 164 0 \NUL
Part C (SOP/POS)
19 116 282 183 263 0
in_2
19 116 306 183 287 0
in_1
19 115 330 182 311 0
in_0
5 299 266 348 217 0
5 298 311 347 262 0
3 476 331 525 282 1 0
19 115 408 182 389 0
in_2
19 115 432 182 413 0
in_1
19 115 456 182 437 0
in_0
5 293 451 342 402 0
5 293 506 342 457 0
3 476 437 525 388 1 0
19 116 562 183 543 0
in_2
19 116 586 183 567 0
in_1
19 116 610 183 591 0
in_0
5 291 560 340 511 0
5 288 636 337 587 0
3 480 573 529 524 1 0
19 117 683 184 664 0
in_2
19 117 707 184 688 0
in_1
19 117 731 184 712 0
in_0
3 478 713 527 664 1 0
4 591 496 640 447 2 0
20 660 481 727 462 0
c_0
22 269 137 759 117 0 \NUL
Circuit implements given truth table using SOP y=a'b'c + a'bc' + ab'c' + abc
22 269 163 523 143 0 \NUL
where a is in_2, b is in_1 and c is in_0
22 269 113 347 93 0 \NUL
Description
1 300 241 180 272
1 299 286 180 296
1 477 292 345 241
1 477 306 344 286
1 477 320 179 320
1 294 426 179 422
1 294 481 179 446
1 477 412 339 426
1 477 426 339 481
1 477 398 179 398
1 292 535 180 552
1 289 611 180 600
1 481 534 337 535
1 481 548 180 576
1 481 562 334 611
1 479 674 181 673
1 479 688 181 697
1 479 702 181 721
1 592 457 522 306
1 592 466 522 412
1 592 476 526 548
1 592 485 524 688
1 661 471 637 471
38 5
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 101 44 0 \NUL
Malhan, Yukti
22 8 96 68 76 0 \NUL
ymalhan
22 32 184 157 164 0 \NUL
Part C (NAND only)
19 38 290 105 271 0
in_2
19 38 314 105 295 0
in_1
19 37 338 104 319 0
in_0
3 188 257 237 208 0 1
3 208 309 257 260 0 1
3 383 341 432 292 1 1
3 457 354 506 305 0 1
19 38 422 105 403 0
in_2
19 38 446 105 427 0
in_0
19 37 469 104 450 0
in_1
3 215 389 264 340 0 1
3 218 447 267 398 0 1
3 378 471 427 422 1 1
3 457 484 506 435 0 1
19 45 551 112 532 0
in_1
19 45 575 112 556 0
in_0
19 44 599 111 580 0
in_2
3 208 518 257 469 0 1
3 213 576 262 527 0 1
3 376 601 425 552 1 1
3 460 586 509 537 0 1
19 43 676 110 657 0
in_2
19 43 700 110 681 0
in_1
19 42 724 109 705 0
in_0
3 377 706 426 657 1 1
3 457 691 506 642 0 1
20 706 507 773 488 0
c_1
3 642 522 691 473 2 1
3 521 355 570 306 0 1
3 529 487 578 438 0 1
3 532 586 581 537 0 1
3 534 690 583 641 0 1
22 313 122 391 102 0 \NUL
Description
22 313 148 739 128 0 \NUL
Implements circuit of given truth table but only using NAND gates
1 189 218 102 280
1 189 246 102 280
1 209 270 102 304
1 209 298 102 304
1 384 330 101 328
1 384 316 254 284
1 384 302 234 232
1 458 315 429 316
1 458 343 429 316
1 216 350 102 412
1 216 378 102 412
1 219 408 102 436
1 219 436 102 436
1 379 460 101 459
1 379 446 264 422
1 379 432 261 364
1 458 445 424 446
1 458 473 424 446
1 209 479 109 541
1 209 507 109 541
1 214 537 109 565
1 214 565 109 565
1 377 590 108 589
1 377 576 259 551
1 377 562 254 493
1 461 547 422 576
1 461 575 422 576
1 378 695 106 714
1 458 652 423 681
1 458 680 423 681
1 378 667 107 666
1 378 681 107 690
1 503 329 522 316
1 503 329 522 344
1 503 459 530 448
1 503 459 530 476
1 506 561 533 547
1 506 561 533 575
1 503 666 535 651
1 503 666 535 679
1 580 665 643 511
1 578 561 643 502
1 575 462 643 492
1 567 330 643 483
1 688 497 707 497
38 6
22 8 32 48 12 0 \NUL
Lab 1
22 8 64 101 44 0 \NUL
Malhan, Yukti
22 8 96 68 76 0 \NUL
ymalhan
22 32 184 149 164 0 \NUL
Part C (NOR only)
19 105 241 172 222 0
in_2
19 105 265 172 246 0
in_1
19 104 289 171 270 0
in_0
20 715 479 782 460 0
c_2
4 313 214 362 165 0 1
4 315 264 364 215 0 1
4 376 217 425 168 0 1
4 377 269 426 220 0 1
4 528 304 577 255 1 1
19 101 392 168 373 0
in_0
19 101 416 168 397 0
in_1
19 100 440 167 421 0
in_2
4 295 367 344 318 0 1
4 294 425 343 376 0 1
4 360 368 409 319 0 1
4 359 421 408 372 0 1
4 508 441 557 392 1 1
19 96 543 163 524 0
in_2
19 96 567 163 548 0
in_0
19 95 591 162 572 0
in_1
4 290 518 339 469 0 1
4 289 576 338 527 0 1
4 355 519 404 470 0 1
4 354 573 403 524 0 1
4 503 591 552 542 1 1
19 91 688 158 669 0
in_2
19 91 712 158 693 0
in_1
19 90 736 157 717 0
in_0
4 346 664 395 615 0 1
4 348 713 397 664 0 1
4 498 736 547 687 1 1
4 349 318 398 269 0 1
4 321 461 370 412 0 1
4 308 613 357 564 0 1
4 319 765 368 716 0 1
4 595 496 644 447 2 1
4 658 494 707 445 0 1
22 311 95 389 75 0 \NUL
Description
22 311 121 729 101 0 \NUL
Implements circuit of given truth table but only using NOR gates
1 169 231 314 175
1 169 255 316 225
1 169 255 316 253
1 169 231 314 203
1 359 189 377 178
1 359 189 377 206
1 361 239 378 230
1 361 239 378 258
1 422 192 529 265
1 423 244 529 279
1 165 382 296 328
1 165 406 295 386
1 165 406 295 414
1 165 382 296 356
1 341 342 361 329
1 341 342 361 357
1 340 400 360 382
1 340 400 360 410
1 406 343 509 402
1 405 396 509 416
1 160 533 291 479
1 160 557 290 537
1 160 557 290 565
1 160 533 291 507
1 336 493 356 480
1 336 493 356 508
1 335 551 355 534
1 335 551 355 562
1 401 494 504 552
1 400 548 504 566
1 392 639 499 697
1 394 688 499 711
1 168 279 350 279
1 168 279 350 307
1 395 293 529 293
1 164 430 322 422
1 164 430 322 450
1 367 436 509 430
1 159 581 309 574
1 159 581 309 602
1 354 588 504 580
1 155 678 347 625
1 155 678 347 653
1 155 702 349 674
1 155 702 349 702
1 154 726 320 726
1 154 726 320 754
1 365 740 499 725
1 574 279 596 457
1 554 416 596 466
1 549 566 596 476
1 544 711 596 485
1 641 471 659 483
1 641 471 659 455
1 704 469 716 469
39 16777215
47 0
40 1 8 8
50 800 800
51 1 30
30
System
20
700
0
0
1
2
2
34
