// Generated by CIRCT unknown git version
// Standard header to adapt well known macros to our needs.
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_REG_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_REG_INIT
`endif // not def RANDOMIZE
`ifndef RANDOMIZE
  `ifdef RANDOMIZE_MEM_INIT
    `define RANDOMIZE
  `endif // RANDOMIZE_MEM_INIT
`endif // not def RANDOMIZE

// RANDOM may be set to an expression that produces a 32-bit random unsigned value.
`ifndef RANDOM
  `define RANDOM $random
`endif // not def RANDOM

// Users can define 'PRINTF_COND' to add an extra gate to prints.
`ifndef PRINTF_COND_
  `ifdef PRINTF_COND
    `define PRINTF_COND_ (`PRINTF_COND)
  `else  // PRINTF_COND
    `define PRINTF_COND_ 1
  `endif // PRINTF_COND
`endif // not def PRINTF_COND_

// Users can define 'ASSERT_VERBOSE_COND' to add an extra gate to assert error printing.
`ifndef ASSERT_VERBOSE_COND_
  `ifdef ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ (`ASSERT_VERBOSE_COND)
  `else  // ASSERT_VERBOSE_COND
    `define ASSERT_VERBOSE_COND_ 1
  `endif // ASSERT_VERBOSE_COND
`endif // not def ASSERT_VERBOSE_COND_

// Users can define 'STOP_COND' to add an extra gate to stop conditions.
`ifndef STOP_COND_
  `ifdef STOP_COND
    `define STOP_COND_ (`STOP_COND)
  `else  // STOP_COND
    `define STOP_COND_ 1
  `endif // STOP_COND
`endif // not def STOP_COND_

// Users can define INIT_RANDOM as general code that gets injected into the
// initializer block for modules with registers.
`ifndef INIT_RANDOM
  `define INIT_RANDOM
`endif // not def INIT_RANDOM

// If using random initialization, you can also define RANDOMIZE_DELAY to
// customize the delay used, otherwise 0.002 is used.
`ifndef RANDOMIZE_DELAY
  `define RANDOMIZE_DELAY 0.002
`endif // not def RANDOMIZE_DELAY

// Define INIT_RANDOM_PROLOG_ for use in our modules below.
`ifndef INIT_RANDOM_PROLOG_
  `ifdef RANDOMIZE
    `ifdef VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM
    `else  // VERILATOR
      `define INIT_RANDOM_PROLOG_ `INIT_RANDOM #`RANDOMIZE_DELAY begin end
    `endif // VERILATOR
  `else  // RANDOMIZE
    `define INIT_RANDOM_PROLOG_
  `endif // RANDOMIZE
`endif // not def INIT_RANDOM_PROLOG_

module ClockSinkDomain_15(
  input  [2:0]  auto_mem_port_crossing_in_a_mem_0_opcode,
                auto_mem_port_crossing_in_a_mem_0_param,
                auto_mem_port_crossing_in_a_mem_0_size,
  input  [3:0]  auto_mem_port_crossing_in_a_mem_0_source,
  input  [34:0] auto_mem_port_crossing_in_a_mem_0_address,
  input  [7:0]  auto_mem_port_crossing_in_a_mem_0_mask,
  input  [63:0] auto_mem_port_crossing_in_a_mem_0_data,
  input         auto_mem_port_crossing_in_a_mem_0_corrupt,
  input  [2:0]  auto_mem_port_crossing_in_a_mem_1_opcode,
                auto_mem_port_crossing_in_a_mem_1_param,
                auto_mem_port_crossing_in_a_mem_1_size,
  input  [3:0]  auto_mem_port_crossing_in_a_mem_1_source,
  input  [34:0] auto_mem_port_crossing_in_a_mem_1_address,
  input  [7:0]  auto_mem_port_crossing_in_a_mem_1_mask,
  input  [63:0] auto_mem_port_crossing_in_a_mem_1_data,
  input         auto_mem_port_crossing_in_a_mem_1_corrupt,
  input  [2:0]  auto_mem_port_crossing_in_a_mem_2_opcode,
                auto_mem_port_crossing_in_a_mem_2_param,
                auto_mem_port_crossing_in_a_mem_2_size,
  input  [3:0]  auto_mem_port_crossing_in_a_mem_2_source,
  input  [34:0] auto_mem_port_crossing_in_a_mem_2_address,
  input  [7:0]  auto_mem_port_crossing_in_a_mem_2_mask,
  input  [63:0] auto_mem_port_crossing_in_a_mem_2_data,
  input         auto_mem_port_crossing_in_a_mem_2_corrupt,
  input  [2:0]  auto_mem_port_crossing_in_a_mem_3_opcode,
                auto_mem_port_crossing_in_a_mem_3_param,
                auto_mem_port_crossing_in_a_mem_3_size,
  input  [3:0]  auto_mem_port_crossing_in_a_mem_3_source,
  input  [34:0] auto_mem_port_crossing_in_a_mem_3_address,
  input  [7:0]  auto_mem_port_crossing_in_a_mem_3_mask,
  input  [63:0] auto_mem_port_crossing_in_a_mem_3_data,
  input         auto_mem_port_crossing_in_a_mem_3_corrupt,
  input  [2:0]  auto_mem_port_crossing_in_a_mem_4_opcode,
                auto_mem_port_crossing_in_a_mem_4_param,
                auto_mem_port_crossing_in_a_mem_4_size,
  input  [3:0]  auto_mem_port_crossing_in_a_mem_4_source,
  input  [34:0] auto_mem_port_crossing_in_a_mem_4_address,
  input  [7:0]  auto_mem_port_crossing_in_a_mem_4_mask,
  input  [63:0] auto_mem_port_crossing_in_a_mem_4_data,
  input         auto_mem_port_crossing_in_a_mem_4_corrupt,
  input  [2:0]  auto_mem_port_crossing_in_a_mem_5_opcode,
                auto_mem_port_crossing_in_a_mem_5_param,
                auto_mem_port_crossing_in_a_mem_5_size,
  input  [3:0]  auto_mem_port_crossing_in_a_mem_5_source,
  input  [34:0] auto_mem_port_crossing_in_a_mem_5_address,
  input  [7:0]  auto_mem_port_crossing_in_a_mem_5_mask,
  input  [63:0] auto_mem_port_crossing_in_a_mem_5_data,
  input         auto_mem_port_crossing_in_a_mem_5_corrupt,
  input  [2:0]  auto_mem_port_crossing_in_a_mem_6_opcode,
                auto_mem_port_crossing_in_a_mem_6_param,
                auto_mem_port_crossing_in_a_mem_6_size,
  input  [3:0]  auto_mem_port_crossing_in_a_mem_6_source,
  input  [34:0] auto_mem_port_crossing_in_a_mem_6_address,
  input  [7:0]  auto_mem_port_crossing_in_a_mem_6_mask,
  input  [63:0] auto_mem_port_crossing_in_a_mem_6_data,
  input         auto_mem_port_crossing_in_a_mem_6_corrupt,
  input  [2:0]  auto_mem_port_crossing_in_a_mem_7_opcode,
                auto_mem_port_crossing_in_a_mem_7_param,
                auto_mem_port_crossing_in_a_mem_7_size,
  input  [3:0]  auto_mem_port_crossing_in_a_mem_7_source,
  input  [34:0] auto_mem_port_crossing_in_a_mem_7_address,
  input  [7:0]  auto_mem_port_crossing_in_a_mem_7_mask,
  input  [63:0] auto_mem_port_crossing_in_a_mem_7_data,
  input         auto_mem_port_crossing_in_a_mem_7_corrupt,
  input  [3:0]  auto_mem_port_crossing_in_a_widx,
  input         auto_mem_port_crossing_in_a_safe_widx_valid,
                auto_mem_port_crossing_in_a_safe_source_reset_n,
  input  [3:0]  auto_mem_port_crossing_in_d_ridx,
  input         auto_mem_port_crossing_in_d_safe_ridx_valid,
                auto_mem_port_crossing_in_d_safe_sink_reset_n,
                auto_clock_in_clock,
                auto_clock_in_reset,
                memPort_0_aw_ready,
                memPort_0_w_ready,
                memPort_0_b_valid,
  input  [3:0]  memPort_0_b_bits_id,
  input  [1:0]  memPort_0_b_bits_resp,
  input         memPort_0_ar_ready,
                memPort_0_r_valid,
  input  [3:0]  memPort_0_r_bits_id,
  input  [63:0] memPort_0_r_bits_data,
  input  [1:0]  memPort_0_r_bits_resp,
  input         memPort_0_r_bits_last,
  output [3:0]  auto_mem_port_crossing_in_a_ridx,
  output        auto_mem_port_crossing_in_a_safe_ridx_valid,
                auto_mem_port_crossing_in_a_safe_sink_reset_n,
  output [2:0]  auto_mem_port_crossing_in_d_mem_0_opcode,
  output [1:0]  auto_mem_port_crossing_in_d_mem_0_param,
  output [2:0]  auto_mem_port_crossing_in_d_mem_0_size,
  output [3:0]  auto_mem_port_crossing_in_d_mem_0_source,
  output        auto_mem_port_crossing_in_d_mem_0_sink,
                auto_mem_port_crossing_in_d_mem_0_denied,
  output [63:0] auto_mem_port_crossing_in_d_mem_0_data,
  output        auto_mem_port_crossing_in_d_mem_0_corrupt,
  output [2:0]  auto_mem_port_crossing_in_d_mem_1_opcode,
  output [1:0]  auto_mem_port_crossing_in_d_mem_1_param,
  output [2:0]  auto_mem_port_crossing_in_d_mem_1_size,
  output [3:0]  auto_mem_port_crossing_in_d_mem_1_source,
  output        auto_mem_port_crossing_in_d_mem_1_sink,
                auto_mem_port_crossing_in_d_mem_1_denied,
  output [63:0] auto_mem_port_crossing_in_d_mem_1_data,
  output        auto_mem_port_crossing_in_d_mem_1_corrupt,
  output [2:0]  auto_mem_port_crossing_in_d_mem_2_opcode,
  output [1:0]  auto_mem_port_crossing_in_d_mem_2_param,
  output [2:0]  auto_mem_port_crossing_in_d_mem_2_size,
  output [3:0]  auto_mem_port_crossing_in_d_mem_2_source,
  output        auto_mem_port_crossing_in_d_mem_2_sink,
                auto_mem_port_crossing_in_d_mem_2_denied,
  output [63:0] auto_mem_port_crossing_in_d_mem_2_data,
  output        auto_mem_port_crossing_in_d_mem_2_corrupt,
  output [2:0]  auto_mem_port_crossing_in_d_mem_3_opcode,
  output [1:0]  auto_mem_port_crossing_in_d_mem_3_param,
  output [2:0]  auto_mem_port_crossing_in_d_mem_3_size,
  output [3:0]  auto_mem_port_crossing_in_d_mem_3_source,
  output        auto_mem_port_crossing_in_d_mem_3_sink,
                auto_mem_port_crossing_in_d_mem_3_denied,
  output [63:0] auto_mem_port_crossing_in_d_mem_3_data,
  output        auto_mem_port_crossing_in_d_mem_3_corrupt,
  output [2:0]  auto_mem_port_crossing_in_d_mem_4_opcode,
  output [1:0]  auto_mem_port_crossing_in_d_mem_4_param,
  output [2:0]  auto_mem_port_crossing_in_d_mem_4_size,
  output [3:0]  auto_mem_port_crossing_in_d_mem_4_source,
  output        auto_mem_port_crossing_in_d_mem_4_sink,
                auto_mem_port_crossing_in_d_mem_4_denied,
  output [63:0] auto_mem_port_crossing_in_d_mem_4_data,
  output        auto_mem_port_crossing_in_d_mem_4_corrupt,
  output [2:0]  auto_mem_port_crossing_in_d_mem_5_opcode,
  output [1:0]  auto_mem_port_crossing_in_d_mem_5_param,
  output [2:0]  auto_mem_port_crossing_in_d_mem_5_size,
  output [3:0]  auto_mem_port_crossing_in_d_mem_5_source,
  output        auto_mem_port_crossing_in_d_mem_5_sink,
                auto_mem_port_crossing_in_d_mem_5_denied,
  output [63:0] auto_mem_port_crossing_in_d_mem_5_data,
  output        auto_mem_port_crossing_in_d_mem_5_corrupt,
  output [2:0]  auto_mem_port_crossing_in_d_mem_6_opcode,
  output [1:0]  auto_mem_port_crossing_in_d_mem_6_param,
  output [2:0]  auto_mem_port_crossing_in_d_mem_6_size,
  output [3:0]  auto_mem_port_crossing_in_d_mem_6_source,
  output        auto_mem_port_crossing_in_d_mem_6_sink,
                auto_mem_port_crossing_in_d_mem_6_denied,
  output [63:0] auto_mem_port_crossing_in_d_mem_6_data,
  output        auto_mem_port_crossing_in_d_mem_6_corrupt,
  output [2:0]  auto_mem_port_crossing_in_d_mem_7_opcode,
  output [1:0]  auto_mem_port_crossing_in_d_mem_7_param,
  output [2:0]  auto_mem_port_crossing_in_d_mem_7_size,
  output [3:0]  auto_mem_port_crossing_in_d_mem_7_source,
  output        auto_mem_port_crossing_in_d_mem_7_sink,
                auto_mem_port_crossing_in_d_mem_7_denied,
  output [63:0] auto_mem_port_crossing_in_d_mem_7_data,
  output        auto_mem_port_crossing_in_d_mem_7_corrupt,
  output [3:0]  auto_mem_port_crossing_in_d_widx,
  output        auto_mem_port_crossing_in_d_safe_widx_valid,
                auto_mem_port_crossing_in_d_safe_source_reset_n,
                memPort_0_aw_valid,
  output [3:0]  memPort_0_aw_bits_id,
  output [34:0] memPort_0_aw_bits_addr,
  output [7:0]  memPort_0_aw_bits_len,
  output [2:0]  memPort_0_aw_bits_size,
  output [1:0]  memPort_0_aw_bits_burst,
  output        memPort_0_aw_bits_lock,
  output [3:0]  memPort_0_aw_bits_cache,
  output [2:0]  memPort_0_aw_bits_prot,
  output [3:0]  memPort_0_aw_bits_qos,
  output        memPort_0_w_valid,
  output [63:0] memPort_0_w_bits_data,
  output [7:0]  memPort_0_w_bits_strb,
  output        memPort_0_w_bits_last,
                memPort_0_b_ready,
                memPort_0_ar_valid,
  output [3:0]  memPort_0_ar_bits_id,
  output [34:0] memPort_0_ar_bits_addr,
  output [7:0]  memPort_0_ar_bits_len,
  output [2:0]  memPort_0_ar_bits_size,
  output [1:0]  memPort_0_ar_bits_burst,
  output        memPort_0_ar_bits_lock,
  output [3:0]  memPort_0_ar_bits_cache,
  output [2:0]  memPort_0_ar_bits_prot,
  output [3:0]  memPort_0_ar_bits_qos,
  output        memPort_0_r_ready
);

  wire        _tl2axi4_auto_in_a_ready;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_in_d_valid;	// @[ToAXI4.scala:285:29]
  wire [2:0]  _tl2axi4_auto_in_d_bits_opcode;	// @[ToAXI4.scala:285:29]
  wire [2:0]  _tl2axi4_auto_in_d_bits_size;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_in_d_bits_source;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_in_d_bits_denied;	// @[ToAXI4.scala:285:29]
  wire [63:0] _tl2axi4_auto_in_d_bits_data;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_in_d_bits_corrupt;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_out_aw_valid;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_aw_bits_id;	// @[ToAXI4.scala:285:29]
  wire [34:0] _tl2axi4_auto_out_aw_bits_addr;	// @[ToAXI4.scala:285:29]
  wire [7:0]  _tl2axi4_auto_out_aw_bits_len;	// @[ToAXI4.scala:285:29]
  wire [2:0]  _tl2axi4_auto_out_aw_bits_size;	// @[ToAXI4.scala:285:29]
  wire [1:0]  _tl2axi4_auto_out_aw_bits_burst;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_out_aw_bits_lock;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_aw_bits_cache;	// @[ToAXI4.scala:285:29]
  wire [2:0]  _tl2axi4_auto_out_aw_bits_prot;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_aw_bits_qos;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_aw_bits_echo_tl_state_size;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_aw_bits_echo_tl_state_source;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_out_w_valid;	// @[ToAXI4.scala:285:29]
  wire [63:0] _tl2axi4_auto_out_w_bits_data;	// @[ToAXI4.scala:285:29]
  wire [7:0]  _tl2axi4_auto_out_w_bits_strb;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_out_w_bits_last;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_out_b_ready;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_out_ar_valid;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_ar_bits_id;	// @[ToAXI4.scala:285:29]
  wire [34:0] _tl2axi4_auto_out_ar_bits_addr;	// @[ToAXI4.scala:285:29]
  wire [7:0]  _tl2axi4_auto_out_ar_bits_len;	// @[ToAXI4.scala:285:29]
  wire [2:0]  _tl2axi4_auto_out_ar_bits_size;	// @[ToAXI4.scala:285:29]
  wire [1:0]  _tl2axi4_auto_out_ar_bits_burst;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_out_ar_bits_lock;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_ar_bits_cache;	// @[ToAXI4.scala:285:29]
  wire [2:0]  _tl2axi4_auto_out_ar_bits_prot;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_ar_bits_qos;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_ar_bits_echo_tl_state_size;	// @[ToAXI4.scala:285:29]
  wire [3:0]  _tl2axi4_auto_out_ar_bits_echo_tl_state_source;	// @[ToAXI4.scala:285:29]
  wire        _tl2axi4_auto_out_r_ready;	// @[ToAXI4.scala:285:29]
  wire        _axi4index_auto_in_aw_ready;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_in_w_ready;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_in_b_valid;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_in_b_bits_id;	// @[IdIndexer.scala:93:31]
  wire [1:0]  _axi4index_auto_in_b_bits_resp;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_in_b_bits_echo_tl_state_size;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_in_b_bits_echo_tl_state_source;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_in_ar_ready;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_in_r_valid;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_in_r_bits_id;	// @[IdIndexer.scala:93:31]
  wire [63:0] _axi4index_auto_in_r_bits_data;	// @[IdIndexer.scala:93:31]
  wire [1:0]  _axi4index_auto_in_r_bits_resp;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_in_r_bits_echo_tl_state_size;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_in_r_bits_echo_tl_state_source;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_in_r_bits_last;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_out_aw_valid;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_aw_bits_id;	// @[IdIndexer.scala:93:31]
  wire [34:0] _axi4index_auto_out_aw_bits_addr;	// @[IdIndexer.scala:93:31]
  wire [7:0]  _axi4index_auto_out_aw_bits_len;	// @[IdIndexer.scala:93:31]
  wire [2:0]  _axi4index_auto_out_aw_bits_size;	// @[IdIndexer.scala:93:31]
  wire [1:0]  _axi4index_auto_out_aw_bits_burst;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_out_aw_bits_lock;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_aw_bits_cache;	// @[IdIndexer.scala:93:31]
  wire [2:0]  _axi4index_auto_out_aw_bits_prot;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_aw_bits_qos;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_aw_bits_echo_tl_state_size;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_aw_bits_echo_tl_state_source;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_out_w_valid;	// @[IdIndexer.scala:93:31]
  wire [63:0] _axi4index_auto_out_w_bits_data;	// @[IdIndexer.scala:93:31]
  wire [7:0]  _axi4index_auto_out_w_bits_strb;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_out_w_bits_last;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_out_b_ready;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_out_ar_valid;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_ar_bits_id;	// @[IdIndexer.scala:93:31]
  wire [34:0] _axi4index_auto_out_ar_bits_addr;	// @[IdIndexer.scala:93:31]
  wire [7:0]  _axi4index_auto_out_ar_bits_len;	// @[IdIndexer.scala:93:31]
  wire [2:0]  _axi4index_auto_out_ar_bits_size;	// @[IdIndexer.scala:93:31]
  wire [1:0]  _axi4index_auto_out_ar_bits_burst;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_out_ar_bits_lock;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_ar_bits_cache;	// @[IdIndexer.scala:93:31]
  wire [2:0]  _axi4index_auto_out_ar_bits_prot;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_ar_bits_qos;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_ar_bits_echo_tl_state_size;	// @[IdIndexer.scala:93:31]
  wire [3:0]  _axi4index_auto_out_ar_bits_echo_tl_state_source;	// @[IdIndexer.scala:93:31]
  wire        _axi4index_auto_out_r_ready;	// @[IdIndexer.scala:93:31]
  wire        _axi4yank_auto_in_aw_ready;	// @[UserYanker.scala:106:30]
  wire        _axi4yank_auto_in_w_ready;	// @[UserYanker.scala:106:30]
  wire        _axi4yank_auto_in_b_valid;	// @[UserYanker.scala:106:30]
  wire [3:0]  _axi4yank_auto_in_b_bits_id;	// @[UserYanker.scala:106:30]
  wire [1:0]  _axi4yank_auto_in_b_bits_resp;	// @[UserYanker.scala:106:30]
  wire [3:0]  _axi4yank_auto_in_b_bits_echo_tl_state_size;	// @[UserYanker.scala:106:30]
  wire [3:0]  _axi4yank_auto_in_b_bits_echo_tl_state_source;	// @[UserYanker.scala:106:30]
  wire        _axi4yank_auto_in_ar_ready;	// @[UserYanker.scala:106:30]
  wire        _axi4yank_auto_in_r_valid;	// @[UserYanker.scala:106:30]
  wire [3:0]  _axi4yank_auto_in_r_bits_id;	// @[UserYanker.scala:106:30]
  wire [63:0] _axi4yank_auto_in_r_bits_data;	// @[UserYanker.scala:106:30]
  wire [1:0]  _axi4yank_auto_in_r_bits_resp;	// @[UserYanker.scala:106:30]
  wire [3:0]  _axi4yank_auto_in_r_bits_echo_tl_state_size;	// @[UserYanker.scala:106:30]
  wire [3:0]  _axi4yank_auto_in_r_bits_echo_tl_state_source;	// @[UserYanker.scala:106:30]
  wire        _axi4yank_auto_in_r_bits_last;	// @[UserYanker.scala:106:30]
  wire        _asink_auto_out_a_valid;	// @[AsyncCrossing.scala:98:27]
  wire [2:0]  _asink_auto_out_a_bits_opcode;	// @[AsyncCrossing.scala:98:27]
  wire [2:0]  _asink_auto_out_a_bits_param;	// @[AsyncCrossing.scala:98:27]
  wire [2:0]  _asink_auto_out_a_bits_size;	// @[AsyncCrossing.scala:98:27]
  wire [3:0]  _asink_auto_out_a_bits_source;	// @[AsyncCrossing.scala:98:27]
  wire [34:0] _asink_auto_out_a_bits_address;	// @[AsyncCrossing.scala:98:27]
  wire [7:0]  _asink_auto_out_a_bits_mask;	// @[AsyncCrossing.scala:98:27]
  wire [63:0] _asink_auto_out_a_bits_data;	// @[AsyncCrossing.scala:98:27]
  wire        _asink_auto_out_a_bits_corrupt;	// @[AsyncCrossing.scala:98:27]
  wire        _asink_auto_out_d_ready;	// @[AsyncCrossing.scala:98:27]
  wire        _fragmenter_auto_in_a_ready;	// @[Fragmenter.scala:334:34]
  wire        _fragmenter_auto_in_d_valid;	// @[Fragmenter.scala:334:34]
  wire [2:0]  _fragmenter_auto_in_d_bits_size;	// @[Fragmenter.scala:334:34]
  wire [3:0]  _fragmenter_auto_in_d_bits_source;	// @[Fragmenter.scala:334:34]
  wire [63:0] _fragmenter_auto_in_d_bits_data;	// @[Fragmenter.scala:334:34]
  wire        _fragmenter_auto_out_a_valid;	// @[Fragmenter.scala:334:34]
  wire [2:0]  _fragmenter_auto_out_a_bits_opcode;	// @[Fragmenter.scala:334:34]
  wire [2:0]  _fragmenter_auto_out_a_bits_param;	// @[Fragmenter.scala:334:34]
  wire [1:0]  _fragmenter_auto_out_a_bits_size;	// @[Fragmenter.scala:334:34]
  wire [7:0]  _fragmenter_auto_out_a_bits_source;	// @[Fragmenter.scala:334:34]
  wire [17:0] _fragmenter_auto_out_a_bits_address;	// @[Fragmenter.scala:334:34]
  wire [7:0]  _fragmenter_auto_out_a_bits_mask;	// @[Fragmenter.scala:334:34]
  wire        _fragmenter_auto_out_a_bits_corrupt;	// @[Fragmenter.scala:334:34]
  wire        _fragmenter_auto_out_d_ready;	// @[Fragmenter.scala:334:34]
  wire        _rom_auto_in_a_ready;	// @[SerialAdapter.scala:438:25]
  wire        _rom_auto_in_d_valid;	// @[SerialAdapter.scala:438:25]
  wire [1:0]  _rom_auto_in_d_bits_size;	// @[SerialAdapter.scala:438:25]
  wire [7:0]  _rom_auto_in_d_bits_source;	// @[SerialAdapter.scala:438:25]
  wire [63:0] _rom_auto_in_d_bits_data;	// @[SerialAdapter.scala:438:25]
  wire        _xbar_auto_in_a_ready;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_in_d_valid;	// @[Xbar.scala:144:26]
  wire [2:0]  _xbar_auto_in_d_bits_opcode;	// @[Xbar.scala:144:26]
  wire [2:0]  _xbar_auto_in_d_bits_size;	// @[Xbar.scala:144:26]
  wire [3:0]  _xbar_auto_in_d_bits_source;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_in_d_bits_denied;	// @[Xbar.scala:144:26]
  wire [63:0] _xbar_auto_in_d_bits_data;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_in_d_bits_corrupt;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_out_1_a_valid;	// @[Xbar.scala:144:26]
  wire [2:0]  _xbar_auto_out_1_a_bits_opcode;	// @[Xbar.scala:144:26]
  wire [2:0]  _xbar_auto_out_1_a_bits_param;	// @[Xbar.scala:144:26]
  wire [2:0]  _xbar_auto_out_1_a_bits_size;	// @[Xbar.scala:144:26]
  wire [3:0]  _xbar_auto_out_1_a_bits_source;	// @[Xbar.scala:144:26]
  wire [34:0] _xbar_auto_out_1_a_bits_address;	// @[Xbar.scala:144:26]
  wire [7:0]  _xbar_auto_out_1_a_bits_mask;	// @[Xbar.scala:144:26]
  wire [63:0] _xbar_auto_out_1_a_bits_data;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_out_1_a_bits_corrupt;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_out_1_d_ready;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_out_0_a_valid;	// @[Xbar.scala:144:26]
  wire [2:0]  _xbar_auto_out_0_a_bits_opcode;	// @[Xbar.scala:144:26]
  wire [2:0]  _xbar_auto_out_0_a_bits_param;	// @[Xbar.scala:144:26]
  wire [2:0]  _xbar_auto_out_0_a_bits_size;	// @[Xbar.scala:144:26]
  wire [3:0]  _xbar_auto_out_0_a_bits_source;	// @[Xbar.scala:144:26]
  wire [17:0] _xbar_auto_out_0_a_bits_address;	// @[Xbar.scala:144:26]
  wire [7:0]  _xbar_auto_out_0_a_bits_mask;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_out_0_a_bits_corrupt;	// @[Xbar.scala:144:26]
  wire        _xbar_auto_out_0_d_ready;	// @[Xbar.scala:144:26]
  TLXbar_11 xbar (	// @[Xbar.scala:144:26]
    .clock                     (auto_clock_in_clock),
    .reset                     (auto_clock_in_reset),
    .auto_in_a_valid           (_asink_auto_out_a_valid),	// @[AsyncCrossing.scala:98:27]
    .auto_in_a_bits_opcode     (_asink_auto_out_a_bits_opcode),	// @[AsyncCrossing.scala:98:27]
    .auto_in_a_bits_param      (_asink_auto_out_a_bits_param),	// @[AsyncCrossing.scala:98:27]
    .auto_in_a_bits_size       (_asink_auto_out_a_bits_size),	// @[AsyncCrossing.scala:98:27]
    .auto_in_a_bits_source     (_asink_auto_out_a_bits_source),	// @[AsyncCrossing.scala:98:27]
    .auto_in_a_bits_address    (_asink_auto_out_a_bits_address),	// @[AsyncCrossing.scala:98:27]
    .auto_in_a_bits_mask       (_asink_auto_out_a_bits_mask),	// @[AsyncCrossing.scala:98:27]
    .auto_in_a_bits_data       (_asink_auto_out_a_bits_data),	// @[AsyncCrossing.scala:98:27]
    .auto_in_a_bits_corrupt    (_asink_auto_out_a_bits_corrupt),	// @[AsyncCrossing.scala:98:27]
    .auto_in_d_ready           (_asink_auto_out_d_ready),	// @[AsyncCrossing.scala:98:27]
    .auto_out_1_a_ready        (_tl2axi4_auto_in_a_ready),	// @[ToAXI4.scala:285:29]
    .auto_out_1_d_valid        (_tl2axi4_auto_in_d_valid),	// @[ToAXI4.scala:285:29]
    .auto_out_1_d_bits_opcode  (_tl2axi4_auto_in_d_bits_opcode),	// @[ToAXI4.scala:285:29]
    .auto_out_1_d_bits_size    (_tl2axi4_auto_in_d_bits_size),	// @[ToAXI4.scala:285:29]
    .auto_out_1_d_bits_source  (_tl2axi4_auto_in_d_bits_source),	// @[ToAXI4.scala:285:29]
    .auto_out_1_d_bits_denied  (_tl2axi4_auto_in_d_bits_denied),	// @[ToAXI4.scala:285:29]
    .auto_out_1_d_bits_data    (_tl2axi4_auto_in_d_bits_data),	// @[ToAXI4.scala:285:29]
    .auto_out_1_d_bits_corrupt (_tl2axi4_auto_in_d_bits_corrupt),	// @[ToAXI4.scala:285:29]
    .auto_out_0_a_ready        (_fragmenter_auto_in_a_ready),	// @[Fragmenter.scala:334:34]
    .auto_out_0_d_valid        (_fragmenter_auto_in_d_valid),	// @[Fragmenter.scala:334:34]
    .auto_out_0_d_bits_size    (_fragmenter_auto_in_d_bits_size),	// @[Fragmenter.scala:334:34]
    .auto_out_0_d_bits_source  (_fragmenter_auto_in_d_bits_source),	// @[Fragmenter.scala:334:34]
    .auto_out_0_d_bits_data    (_fragmenter_auto_in_d_bits_data),	// @[Fragmenter.scala:334:34]
    .auto_in_a_ready           (_xbar_auto_in_a_ready),
    .auto_in_d_valid           (_xbar_auto_in_d_valid),
    .auto_in_d_bits_opcode     (_xbar_auto_in_d_bits_opcode),
    .auto_in_d_bits_size       (_xbar_auto_in_d_bits_size),
    .auto_in_d_bits_source     (_xbar_auto_in_d_bits_source),
    .auto_in_d_bits_denied     (_xbar_auto_in_d_bits_denied),
    .auto_in_d_bits_data       (_xbar_auto_in_d_bits_data),
    .auto_in_d_bits_corrupt    (_xbar_auto_in_d_bits_corrupt),
    .auto_out_1_a_valid        (_xbar_auto_out_1_a_valid),
    .auto_out_1_a_bits_opcode  (_xbar_auto_out_1_a_bits_opcode),
    .auto_out_1_a_bits_param   (_xbar_auto_out_1_a_bits_param),
    .auto_out_1_a_bits_size    (_xbar_auto_out_1_a_bits_size),
    .auto_out_1_a_bits_source  (_xbar_auto_out_1_a_bits_source),
    .auto_out_1_a_bits_address (_xbar_auto_out_1_a_bits_address),
    .auto_out_1_a_bits_mask    (_xbar_auto_out_1_a_bits_mask),
    .auto_out_1_a_bits_data    (_xbar_auto_out_1_a_bits_data),
    .auto_out_1_a_bits_corrupt (_xbar_auto_out_1_a_bits_corrupt),
    .auto_out_1_d_ready        (_xbar_auto_out_1_d_ready),
    .auto_out_0_a_valid        (_xbar_auto_out_0_a_valid),
    .auto_out_0_a_bits_opcode  (_xbar_auto_out_0_a_bits_opcode),
    .auto_out_0_a_bits_param   (_xbar_auto_out_0_a_bits_param),
    .auto_out_0_a_bits_size    (_xbar_auto_out_0_a_bits_size),
    .auto_out_0_a_bits_source  (_xbar_auto_out_0_a_bits_source),
    .auto_out_0_a_bits_address (_xbar_auto_out_0_a_bits_address),
    .auto_out_0_a_bits_mask    (_xbar_auto_out_0_a_bits_mask),
    .auto_out_0_a_bits_corrupt (_xbar_auto_out_0_a_bits_corrupt),
    .auto_out_0_d_ready        (_xbar_auto_out_0_d_ready)
  );
  TLROM_1 rom (	// @[SerialAdapter.scala:438:25]
    .clock                  (auto_clock_in_clock),
    .reset                  (auto_clock_in_reset),
    .auto_in_a_valid        (_fragmenter_auto_out_a_valid),	// @[Fragmenter.scala:334:34]
    .auto_in_a_bits_opcode  (_fragmenter_auto_out_a_bits_opcode),	// @[Fragmenter.scala:334:34]
    .auto_in_a_bits_param   (_fragmenter_auto_out_a_bits_param),	// @[Fragmenter.scala:334:34]
    .auto_in_a_bits_size    (_fragmenter_auto_out_a_bits_size),	// @[Fragmenter.scala:334:34]
    .auto_in_a_bits_source  (_fragmenter_auto_out_a_bits_source),	// @[Fragmenter.scala:334:34]
    .auto_in_a_bits_address (_fragmenter_auto_out_a_bits_address),	// @[Fragmenter.scala:334:34]
    .auto_in_a_bits_mask    (_fragmenter_auto_out_a_bits_mask),	// @[Fragmenter.scala:334:34]
    .auto_in_a_bits_corrupt (_fragmenter_auto_out_a_bits_corrupt),	// @[Fragmenter.scala:334:34]
    .auto_in_d_ready        (_fragmenter_auto_out_d_ready),	// @[Fragmenter.scala:334:34]
    .auto_in_a_ready        (_rom_auto_in_a_ready),
    .auto_in_d_valid        (_rom_auto_in_d_valid),
    .auto_in_d_bits_size    (_rom_auto_in_d_bits_size),
    .auto_in_d_bits_source  (_rom_auto_in_d_bits_source),
    .auto_in_d_bits_data    (_rom_auto_in_d_bits_data)
  );
  TLFragmenter_15 fragmenter (	// @[Fragmenter.scala:334:34]
    .clock                   (auto_clock_in_clock),
    .reset                   (auto_clock_in_reset),
    .auto_in_a_valid         (_xbar_auto_out_0_a_valid),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_opcode   (_xbar_auto_out_0_a_bits_opcode),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_param    (_xbar_auto_out_0_a_bits_param),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_size     (_xbar_auto_out_0_a_bits_size),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_source   (_xbar_auto_out_0_a_bits_source),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_address  (_xbar_auto_out_0_a_bits_address),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_mask     (_xbar_auto_out_0_a_bits_mask),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_corrupt  (_xbar_auto_out_0_a_bits_corrupt),	// @[Xbar.scala:144:26]
    .auto_in_d_ready         (_xbar_auto_out_0_d_ready),	// @[Xbar.scala:144:26]
    .auto_out_a_ready        (_rom_auto_in_a_ready),	// @[SerialAdapter.scala:438:25]
    .auto_out_d_valid        (_rom_auto_in_d_valid),	// @[SerialAdapter.scala:438:25]
    .auto_out_d_bits_size    (_rom_auto_in_d_bits_size),	// @[SerialAdapter.scala:438:25]
    .auto_out_d_bits_source  (_rom_auto_in_d_bits_source),	// @[SerialAdapter.scala:438:25]
    .auto_out_d_bits_data    (_rom_auto_in_d_bits_data),	// @[SerialAdapter.scala:438:25]
    .auto_in_a_ready         (_fragmenter_auto_in_a_ready),
    .auto_in_d_valid         (_fragmenter_auto_in_d_valid),
    .auto_in_d_bits_size     (_fragmenter_auto_in_d_bits_size),
    .auto_in_d_bits_source   (_fragmenter_auto_in_d_bits_source),
    .auto_in_d_bits_data     (_fragmenter_auto_in_d_bits_data),
    .auto_out_a_valid        (_fragmenter_auto_out_a_valid),
    .auto_out_a_bits_opcode  (_fragmenter_auto_out_a_bits_opcode),
    .auto_out_a_bits_param   (_fragmenter_auto_out_a_bits_param),
    .auto_out_a_bits_size    (_fragmenter_auto_out_a_bits_size),
    .auto_out_a_bits_source  (_fragmenter_auto_out_a_bits_source),
    .auto_out_a_bits_address (_fragmenter_auto_out_a_bits_address),
    .auto_out_a_bits_mask    (_fragmenter_auto_out_a_bits_mask),
    .auto_out_a_bits_corrupt (_fragmenter_auto_out_a_bits_corrupt),
    .auto_out_d_ready        (_fragmenter_auto_out_d_ready)
  );
  TLAsyncCrossingSink_7 asink (	// @[AsyncCrossing.scala:98:27]
    .clock                         (auto_clock_in_clock),
    .reset                         (auto_clock_in_reset),
    .auto_in_a_mem_0_opcode        (auto_mem_port_crossing_in_a_mem_0_opcode),
    .auto_in_a_mem_0_param         (auto_mem_port_crossing_in_a_mem_0_param),
    .auto_in_a_mem_0_size          (auto_mem_port_crossing_in_a_mem_0_size),
    .auto_in_a_mem_0_source        (auto_mem_port_crossing_in_a_mem_0_source),
    .auto_in_a_mem_0_address       (auto_mem_port_crossing_in_a_mem_0_address),
    .auto_in_a_mem_0_mask          (auto_mem_port_crossing_in_a_mem_0_mask),
    .auto_in_a_mem_0_data          (auto_mem_port_crossing_in_a_mem_0_data),
    .auto_in_a_mem_0_corrupt       (auto_mem_port_crossing_in_a_mem_0_corrupt),
    .auto_in_a_mem_1_opcode        (auto_mem_port_crossing_in_a_mem_1_opcode),
    .auto_in_a_mem_1_param         (auto_mem_port_crossing_in_a_mem_1_param),
    .auto_in_a_mem_1_size          (auto_mem_port_crossing_in_a_mem_1_size),
    .auto_in_a_mem_1_source        (auto_mem_port_crossing_in_a_mem_1_source),
    .auto_in_a_mem_1_address       (auto_mem_port_crossing_in_a_mem_1_address),
    .auto_in_a_mem_1_mask          (auto_mem_port_crossing_in_a_mem_1_mask),
    .auto_in_a_mem_1_data          (auto_mem_port_crossing_in_a_mem_1_data),
    .auto_in_a_mem_1_corrupt       (auto_mem_port_crossing_in_a_mem_1_corrupt),
    .auto_in_a_mem_2_opcode        (auto_mem_port_crossing_in_a_mem_2_opcode),
    .auto_in_a_mem_2_param         (auto_mem_port_crossing_in_a_mem_2_param),
    .auto_in_a_mem_2_size          (auto_mem_port_crossing_in_a_mem_2_size),
    .auto_in_a_mem_2_source        (auto_mem_port_crossing_in_a_mem_2_source),
    .auto_in_a_mem_2_address       (auto_mem_port_crossing_in_a_mem_2_address),
    .auto_in_a_mem_2_mask          (auto_mem_port_crossing_in_a_mem_2_mask),
    .auto_in_a_mem_2_data          (auto_mem_port_crossing_in_a_mem_2_data),
    .auto_in_a_mem_2_corrupt       (auto_mem_port_crossing_in_a_mem_2_corrupt),
    .auto_in_a_mem_3_opcode        (auto_mem_port_crossing_in_a_mem_3_opcode),
    .auto_in_a_mem_3_param         (auto_mem_port_crossing_in_a_mem_3_param),
    .auto_in_a_mem_3_size          (auto_mem_port_crossing_in_a_mem_3_size),
    .auto_in_a_mem_3_source        (auto_mem_port_crossing_in_a_mem_3_source),
    .auto_in_a_mem_3_address       (auto_mem_port_crossing_in_a_mem_3_address),
    .auto_in_a_mem_3_mask          (auto_mem_port_crossing_in_a_mem_3_mask),
    .auto_in_a_mem_3_data          (auto_mem_port_crossing_in_a_mem_3_data),
    .auto_in_a_mem_3_corrupt       (auto_mem_port_crossing_in_a_mem_3_corrupt),
    .auto_in_a_mem_4_opcode        (auto_mem_port_crossing_in_a_mem_4_opcode),
    .auto_in_a_mem_4_param         (auto_mem_port_crossing_in_a_mem_4_param),
    .auto_in_a_mem_4_size          (auto_mem_port_crossing_in_a_mem_4_size),
    .auto_in_a_mem_4_source        (auto_mem_port_crossing_in_a_mem_4_source),
    .auto_in_a_mem_4_address       (auto_mem_port_crossing_in_a_mem_4_address),
    .auto_in_a_mem_4_mask          (auto_mem_port_crossing_in_a_mem_4_mask),
    .auto_in_a_mem_4_data          (auto_mem_port_crossing_in_a_mem_4_data),
    .auto_in_a_mem_4_corrupt       (auto_mem_port_crossing_in_a_mem_4_corrupt),
    .auto_in_a_mem_5_opcode        (auto_mem_port_crossing_in_a_mem_5_opcode),
    .auto_in_a_mem_5_param         (auto_mem_port_crossing_in_a_mem_5_param),
    .auto_in_a_mem_5_size          (auto_mem_port_crossing_in_a_mem_5_size),
    .auto_in_a_mem_5_source        (auto_mem_port_crossing_in_a_mem_5_source),
    .auto_in_a_mem_5_address       (auto_mem_port_crossing_in_a_mem_5_address),
    .auto_in_a_mem_5_mask          (auto_mem_port_crossing_in_a_mem_5_mask),
    .auto_in_a_mem_5_data          (auto_mem_port_crossing_in_a_mem_5_data),
    .auto_in_a_mem_5_corrupt       (auto_mem_port_crossing_in_a_mem_5_corrupt),
    .auto_in_a_mem_6_opcode        (auto_mem_port_crossing_in_a_mem_6_opcode),
    .auto_in_a_mem_6_param         (auto_mem_port_crossing_in_a_mem_6_param),
    .auto_in_a_mem_6_size          (auto_mem_port_crossing_in_a_mem_6_size),
    .auto_in_a_mem_6_source        (auto_mem_port_crossing_in_a_mem_6_source),
    .auto_in_a_mem_6_address       (auto_mem_port_crossing_in_a_mem_6_address),
    .auto_in_a_mem_6_mask          (auto_mem_port_crossing_in_a_mem_6_mask),
    .auto_in_a_mem_6_data          (auto_mem_port_crossing_in_a_mem_6_data),
    .auto_in_a_mem_6_corrupt       (auto_mem_port_crossing_in_a_mem_6_corrupt),
    .auto_in_a_mem_7_opcode        (auto_mem_port_crossing_in_a_mem_7_opcode),
    .auto_in_a_mem_7_param         (auto_mem_port_crossing_in_a_mem_7_param),
    .auto_in_a_mem_7_size          (auto_mem_port_crossing_in_a_mem_7_size),
    .auto_in_a_mem_7_source        (auto_mem_port_crossing_in_a_mem_7_source),
    .auto_in_a_mem_7_address       (auto_mem_port_crossing_in_a_mem_7_address),
    .auto_in_a_mem_7_mask          (auto_mem_port_crossing_in_a_mem_7_mask),
    .auto_in_a_mem_7_data          (auto_mem_port_crossing_in_a_mem_7_data),
    .auto_in_a_mem_7_corrupt       (auto_mem_port_crossing_in_a_mem_7_corrupt),
    .auto_in_a_widx                (auto_mem_port_crossing_in_a_widx),
    .auto_in_a_safe_widx_valid     (auto_mem_port_crossing_in_a_safe_widx_valid),
    .auto_in_a_safe_source_reset_n (auto_mem_port_crossing_in_a_safe_source_reset_n),
    .auto_in_d_ridx                (auto_mem_port_crossing_in_d_ridx),
    .auto_in_d_safe_ridx_valid     (auto_mem_port_crossing_in_d_safe_ridx_valid),
    .auto_in_d_safe_sink_reset_n   (auto_mem_port_crossing_in_d_safe_sink_reset_n),
    .auto_out_a_ready              (_xbar_auto_in_a_ready),	// @[Xbar.scala:144:26]
    .auto_out_d_valid              (_xbar_auto_in_d_valid),	// @[Xbar.scala:144:26]
    .auto_out_d_bits_opcode        (_xbar_auto_in_d_bits_opcode),	// @[Xbar.scala:144:26]
    .auto_out_d_bits_param         (2'h0),	// @[Xbar.scala:144:26]
    .auto_out_d_bits_size          (_xbar_auto_in_d_bits_size),	// @[Xbar.scala:144:26]
    .auto_out_d_bits_source        (_xbar_auto_in_d_bits_source),	// @[Xbar.scala:144:26]
    .auto_out_d_bits_sink          (1'h0),	// @[Xbar.scala:144:26]
    .auto_out_d_bits_denied        (_xbar_auto_in_d_bits_denied),	// @[Xbar.scala:144:26]
    .auto_out_d_bits_data          (_xbar_auto_in_d_bits_data),	// @[Xbar.scala:144:26]
    .auto_out_d_bits_corrupt       (_xbar_auto_in_d_bits_corrupt),	// @[Xbar.scala:144:26]
    .auto_in_a_ridx                (auto_mem_port_crossing_in_a_ridx),
    .auto_in_a_safe_ridx_valid     (auto_mem_port_crossing_in_a_safe_ridx_valid),
    .auto_in_a_safe_sink_reset_n   (auto_mem_port_crossing_in_a_safe_sink_reset_n),
    .auto_in_d_mem_0_opcode        (auto_mem_port_crossing_in_d_mem_0_opcode),
    .auto_in_d_mem_0_param         (auto_mem_port_crossing_in_d_mem_0_param),
    .auto_in_d_mem_0_size          (auto_mem_port_crossing_in_d_mem_0_size),
    .auto_in_d_mem_0_source        (auto_mem_port_crossing_in_d_mem_0_source),
    .auto_in_d_mem_0_sink          (auto_mem_port_crossing_in_d_mem_0_sink),
    .auto_in_d_mem_0_denied        (auto_mem_port_crossing_in_d_mem_0_denied),
    .auto_in_d_mem_0_data          (auto_mem_port_crossing_in_d_mem_0_data),
    .auto_in_d_mem_0_corrupt       (auto_mem_port_crossing_in_d_mem_0_corrupt),
    .auto_in_d_mem_1_opcode        (auto_mem_port_crossing_in_d_mem_1_opcode),
    .auto_in_d_mem_1_param         (auto_mem_port_crossing_in_d_mem_1_param),
    .auto_in_d_mem_1_size          (auto_mem_port_crossing_in_d_mem_1_size),
    .auto_in_d_mem_1_source        (auto_mem_port_crossing_in_d_mem_1_source),
    .auto_in_d_mem_1_sink          (auto_mem_port_crossing_in_d_mem_1_sink),
    .auto_in_d_mem_1_denied        (auto_mem_port_crossing_in_d_mem_1_denied),
    .auto_in_d_mem_1_data          (auto_mem_port_crossing_in_d_mem_1_data),
    .auto_in_d_mem_1_corrupt       (auto_mem_port_crossing_in_d_mem_1_corrupt),
    .auto_in_d_mem_2_opcode        (auto_mem_port_crossing_in_d_mem_2_opcode),
    .auto_in_d_mem_2_param         (auto_mem_port_crossing_in_d_mem_2_param),
    .auto_in_d_mem_2_size          (auto_mem_port_crossing_in_d_mem_2_size),
    .auto_in_d_mem_2_source        (auto_mem_port_crossing_in_d_mem_2_source),
    .auto_in_d_mem_2_sink          (auto_mem_port_crossing_in_d_mem_2_sink),
    .auto_in_d_mem_2_denied        (auto_mem_port_crossing_in_d_mem_2_denied),
    .auto_in_d_mem_2_data          (auto_mem_port_crossing_in_d_mem_2_data),
    .auto_in_d_mem_2_corrupt       (auto_mem_port_crossing_in_d_mem_2_corrupt),
    .auto_in_d_mem_3_opcode        (auto_mem_port_crossing_in_d_mem_3_opcode),
    .auto_in_d_mem_3_param         (auto_mem_port_crossing_in_d_mem_3_param),
    .auto_in_d_mem_3_size          (auto_mem_port_crossing_in_d_mem_3_size),
    .auto_in_d_mem_3_source        (auto_mem_port_crossing_in_d_mem_3_source),
    .auto_in_d_mem_3_sink          (auto_mem_port_crossing_in_d_mem_3_sink),
    .auto_in_d_mem_3_denied        (auto_mem_port_crossing_in_d_mem_3_denied),
    .auto_in_d_mem_3_data          (auto_mem_port_crossing_in_d_mem_3_data),
    .auto_in_d_mem_3_corrupt       (auto_mem_port_crossing_in_d_mem_3_corrupt),
    .auto_in_d_mem_4_opcode        (auto_mem_port_crossing_in_d_mem_4_opcode),
    .auto_in_d_mem_4_param         (auto_mem_port_crossing_in_d_mem_4_param),
    .auto_in_d_mem_4_size          (auto_mem_port_crossing_in_d_mem_4_size),
    .auto_in_d_mem_4_source        (auto_mem_port_crossing_in_d_mem_4_source),
    .auto_in_d_mem_4_sink          (auto_mem_port_crossing_in_d_mem_4_sink),
    .auto_in_d_mem_4_denied        (auto_mem_port_crossing_in_d_mem_4_denied),
    .auto_in_d_mem_4_data          (auto_mem_port_crossing_in_d_mem_4_data),
    .auto_in_d_mem_4_corrupt       (auto_mem_port_crossing_in_d_mem_4_corrupt),
    .auto_in_d_mem_5_opcode        (auto_mem_port_crossing_in_d_mem_5_opcode),
    .auto_in_d_mem_5_param         (auto_mem_port_crossing_in_d_mem_5_param),
    .auto_in_d_mem_5_size          (auto_mem_port_crossing_in_d_mem_5_size),
    .auto_in_d_mem_5_source        (auto_mem_port_crossing_in_d_mem_5_source),
    .auto_in_d_mem_5_sink          (auto_mem_port_crossing_in_d_mem_5_sink),
    .auto_in_d_mem_5_denied        (auto_mem_port_crossing_in_d_mem_5_denied),
    .auto_in_d_mem_5_data          (auto_mem_port_crossing_in_d_mem_5_data),
    .auto_in_d_mem_5_corrupt       (auto_mem_port_crossing_in_d_mem_5_corrupt),
    .auto_in_d_mem_6_opcode        (auto_mem_port_crossing_in_d_mem_6_opcode),
    .auto_in_d_mem_6_param         (auto_mem_port_crossing_in_d_mem_6_param),
    .auto_in_d_mem_6_size          (auto_mem_port_crossing_in_d_mem_6_size),
    .auto_in_d_mem_6_source        (auto_mem_port_crossing_in_d_mem_6_source),
    .auto_in_d_mem_6_sink          (auto_mem_port_crossing_in_d_mem_6_sink),
    .auto_in_d_mem_6_denied        (auto_mem_port_crossing_in_d_mem_6_denied),
    .auto_in_d_mem_6_data          (auto_mem_port_crossing_in_d_mem_6_data),
    .auto_in_d_mem_6_corrupt       (auto_mem_port_crossing_in_d_mem_6_corrupt),
    .auto_in_d_mem_7_opcode        (auto_mem_port_crossing_in_d_mem_7_opcode),
    .auto_in_d_mem_7_param         (auto_mem_port_crossing_in_d_mem_7_param),
    .auto_in_d_mem_7_size          (auto_mem_port_crossing_in_d_mem_7_size),
    .auto_in_d_mem_7_source        (auto_mem_port_crossing_in_d_mem_7_source),
    .auto_in_d_mem_7_sink          (auto_mem_port_crossing_in_d_mem_7_sink),
    .auto_in_d_mem_7_denied        (auto_mem_port_crossing_in_d_mem_7_denied),
    .auto_in_d_mem_7_data          (auto_mem_port_crossing_in_d_mem_7_data),
    .auto_in_d_mem_7_corrupt       (auto_mem_port_crossing_in_d_mem_7_corrupt),
    .auto_in_d_widx                (auto_mem_port_crossing_in_d_widx),
    .auto_in_d_safe_widx_valid     (auto_mem_port_crossing_in_d_safe_widx_valid),
    .auto_in_d_safe_source_reset_n (auto_mem_port_crossing_in_d_safe_source_reset_n),
    .auto_out_a_valid              (_asink_auto_out_a_valid),
    .auto_out_a_bits_opcode        (_asink_auto_out_a_bits_opcode),
    .auto_out_a_bits_param         (_asink_auto_out_a_bits_param),
    .auto_out_a_bits_size          (_asink_auto_out_a_bits_size),
    .auto_out_a_bits_source        (_asink_auto_out_a_bits_source),
    .auto_out_a_bits_address       (_asink_auto_out_a_bits_address),
    .auto_out_a_bits_mask          (_asink_auto_out_a_bits_mask),
    .auto_out_a_bits_data          (_asink_auto_out_a_bits_data),
    .auto_out_a_bits_corrupt       (_asink_auto_out_a_bits_corrupt),
    .auto_out_d_ready              (_asink_auto_out_d_ready)
  );
  AXI4UserYanker axi4yank (	// @[UserYanker.scala:106:30]
    .clock                                (auto_clock_in_clock),
    .reset                                (auto_clock_in_reset),
    .auto_in_aw_valid                     (_axi4index_auto_out_aw_valid),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_id                   (_axi4index_auto_out_aw_bits_id),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_addr                 (_axi4index_auto_out_aw_bits_addr),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_len                  (_axi4index_auto_out_aw_bits_len),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_size                 (_axi4index_auto_out_aw_bits_size),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_burst                (_axi4index_auto_out_aw_bits_burst),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_lock                 (_axi4index_auto_out_aw_bits_lock),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_cache                (_axi4index_auto_out_aw_bits_cache),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_prot                 (_axi4index_auto_out_aw_bits_prot),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_qos                  (_axi4index_auto_out_aw_bits_qos),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_echo_tl_state_size   (_axi4index_auto_out_aw_bits_echo_tl_state_size),	// @[IdIndexer.scala:93:31]
    .auto_in_aw_bits_echo_tl_state_source (_axi4index_auto_out_aw_bits_echo_tl_state_source),	// @[IdIndexer.scala:93:31]
    .auto_in_w_valid                      (_axi4index_auto_out_w_valid),	// @[IdIndexer.scala:93:31]
    .auto_in_w_bits_data                  (_axi4index_auto_out_w_bits_data),	// @[IdIndexer.scala:93:31]
    .auto_in_w_bits_strb                  (_axi4index_auto_out_w_bits_strb),	// @[IdIndexer.scala:93:31]
    .auto_in_w_bits_last                  (_axi4index_auto_out_w_bits_last),	// @[IdIndexer.scala:93:31]
    .auto_in_b_ready                      (_axi4index_auto_out_b_ready),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_valid                     (_axi4index_auto_out_ar_valid),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_id                   (_axi4index_auto_out_ar_bits_id),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_addr                 (_axi4index_auto_out_ar_bits_addr),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_len                  (_axi4index_auto_out_ar_bits_len),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_size                 (_axi4index_auto_out_ar_bits_size),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_burst                (_axi4index_auto_out_ar_bits_burst),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_lock                 (_axi4index_auto_out_ar_bits_lock),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_cache                (_axi4index_auto_out_ar_bits_cache),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_prot                 (_axi4index_auto_out_ar_bits_prot),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_qos                  (_axi4index_auto_out_ar_bits_qos),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_echo_tl_state_size   (_axi4index_auto_out_ar_bits_echo_tl_state_size),	// @[IdIndexer.scala:93:31]
    .auto_in_ar_bits_echo_tl_state_source (_axi4index_auto_out_ar_bits_echo_tl_state_source),	// @[IdIndexer.scala:93:31]
    .auto_in_r_ready                      (_axi4index_auto_out_r_ready),	// @[IdIndexer.scala:93:31]
    .auto_out_aw_ready                    (memPort_0_aw_ready),
    .auto_out_w_ready                     (memPort_0_w_ready),
    .auto_out_b_valid                     (memPort_0_b_valid),
    .auto_out_b_bits_id                   (memPort_0_b_bits_id),
    .auto_out_b_bits_resp                 (memPort_0_b_bits_resp),
    .auto_out_ar_ready                    (memPort_0_ar_ready),
    .auto_out_r_valid                     (memPort_0_r_valid),
    .auto_out_r_bits_id                   (memPort_0_r_bits_id),
    .auto_out_r_bits_data                 (memPort_0_r_bits_data),
    .auto_out_r_bits_resp                 (memPort_0_r_bits_resp),
    .auto_out_r_bits_last                 (memPort_0_r_bits_last),
    .auto_in_aw_ready                     (_axi4yank_auto_in_aw_ready),
    .auto_in_w_ready                      (_axi4yank_auto_in_w_ready),
    .auto_in_b_valid                      (_axi4yank_auto_in_b_valid),
    .auto_in_b_bits_id                    (_axi4yank_auto_in_b_bits_id),
    .auto_in_b_bits_resp                  (_axi4yank_auto_in_b_bits_resp),
    .auto_in_b_bits_echo_tl_state_size    (_axi4yank_auto_in_b_bits_echo_tl_state_size),
    .auto_in_b_bits_echo_tl_state_source  (_axi4yank_auto_in_b_bits_echo_tl_state_source),
    .auto_in_ar_ready                     (_axi4yank_auto_in_ar_ready),
    .auto_in_r_valid                      (_axi4yank_auto_in_r_valid),
    .auto_in_r_bits_id                    (_axi4yank_auto_in_r_bits_id),
    .auto_in_r_bits_data                  (_axi4yank_auto_in_r_bits_data),
    .auto_in_r_bits_resp                  (_axi4yank_auto_in_r_bits_resp),
    .auto_in_r_bits_echo_tl_state_size    (_axi4yank_auto_in_r_bits_echo_tl_state_size),
    .auto_in_r_bits_echo_tl_state_source  (_axi4yank_auto_in_r_bits_echo_tl_state_source),
    .auto_in_r_bits_last                  (_axi4yank_auto_in_r_bits_last),
    .auto_out_aw_valid                    (memPort_0_aw_valid),
    .auto_out_aw_bits_id                  (memPort_0_aw_bits_id),
    .auto_out_aw_bits_addr                (memPort_0_aw_bits_addr),
    .auto_out_aw_bits_len                 (memPort_0_aw_bits_len),
    .auto_out_aw_bits_size                (memPort_0_aw_bits_size),
    .auto_out_aw_bits_burst               (memPort_0_aw_bits_burst),
    .auto_out_aw_bits_lock                (memPort_0_aw_bits_lock),
    .auto_out_aw_bits_cache               (memPort_0_aw_bits_cache),
    .auto_out_aw_bits_prot                (memPort_0_aw_bits_prot),
    .auto_out_aw_bits_qos                 (memPort_0_aw_bits_qos),
    .auto_out_w_valid                     (memPort_0_w_valid),
    .auto_out_w_bits_data                 (memPort_0_w_bits_data),
    .auto_out_w_bits_strb                 (memPort_0_w_bits_strb),
    .auto_out_w_bits_last                 (memPort_0_w_bits_last),
    .auto_out_b_ready                     (memPort_0_b_ready),
    .auto_out_ar_valid                    (memPort_0_ar_valid),
    .auto_out_ar_bits_id                  (memPort_0_ar_bits_id),
    .auto_out_ar_bits_addr                (memPort_0_ar_bits_addr),
    .auto_out_ar_bits_len                 (memPort_0_ar_bits_len),
    .auto_out_ar_bits_size                (memPort_0_ar_bits_size),
    .auto_out_ar_bits_burst               (memPort_0_ar_bits_burst),
    .auto_out_ar_bits_lock                (memPort_0_ar_bits_lock),
    .auto_out_ar_bits_cache               (memPort_0_ar_bits_cache),
    .auto_out_ar_bits_prot                (memPort_0_ar_bits_prot),
    .auto_out_ar_bits_qos                 (memPort_0_ar_bits_qos),
    .auto_out_r_ready                     (memPort_0_r_ready)
  );
  AXI4IdIndexer axi4index (	// @[IdIndexer.scala:93:31]
    .auto_in_aw_valid                      (_tl2axi4_auto_out_aw_valid),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_id                    (_tl2axi4_auto_out_aw_bits_id),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_addr                  (_tl2axi4_auto_out_aw_bits_addr),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_len                   (_tl2axi4_auto_out_aw_bits_len),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_size                  (_tl2axi4_auto_out_aw_bits_size),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_burst                 (_tl2axi4_auto_out_aw_bits_burst),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_lock                  (_tl2axi4_auto_out_aw_bits_lock),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_cache                 (_tl2axi4_auto_out_aw_bits_cache),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_prot                  (_tl2axi4_auto_out_aw_bits_prot),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_qos                   (_tl2axi4_auto_out_aw_bits_qos),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_echo_tl_state_size    (_tl2axi4_auto_out_aw_bits_echo_tl_state_size),	// @[ToAXI4.scala:285:29]
    .auto_in_aw_bits_echo_tl_state_source  (_tl2axi4_auto_out_aw_bits_echo_tl_state_source),	// @[ToAXI4.scala:285:29]
    .auto_in_w_valid                       (_tl2axi4_auto_out_w_valid),	// @[ToAXI4.scala:285:29]
    .auto_in_w_bits_data                   (_tl2axi4_auto_out_w_bits_data),	// @[ToAXI4.scala:285:29]
    .auto_in_w_bits_strb                   (_tl2axi4_auto_out_w_bits_strb),	// @[ToAXI4.scala:285:29]
    .auto_in_w_bits_last                   (_tl2axi4_auto_out_w_bits_last),	// @[ToAXI4.scala:285:29]
    .auto_in_b_ready                       (_tl2axi4_auto_out_b_ready),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_valid                      (_tl2axi4_auto_out_ar_valid),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_id                    (_tl2axi4_auto_out_ar_bits_id),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_addr                  (_tl2axi4_auto_out_ar_bits_addr),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_len                   (_tl2axi4_auto_out_ar_bits_len),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_size                  (_tl2axi4_auto_out_ar_bits_size),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_burst                 (_tl2axi4_auto_out_ar_bits_burst),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_lock                  (_tl2axi4_auto_out_ar_bits_lock),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_cache                 (_tl2axi4_auto_out_ar_bits_cache),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_prot                  (_tl2axi4_auto_out_ar_bits_prot),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_qos                   (_tl2axi4_auto_out_ar_bits_qos),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_echo_tl_state_size    (_tl2axi4_auto_out_ar_bits_echo_tl_state_size),	// @[ToAXI4.scala:285:29]
    .auto_in_ar_bits_echo_tl_state_source  (_tl2axi4_auto_out_ar_bits_echo_tl_state_source),	// @[ToAXI4.scala:285:29]
    .auto_in_r_ready                       (_tl2axi4_auto_out_r_ready),	// @[ToAXI4.scala:285:29]
    .auto_out_aw_ready                     (_axi4yank_auto_in_aw_ready),	// @[UserYanker.scala:106:30]
    .auto_out_w_ready                      (_axi4yank_auto_in_w_ready),	// @[UserYanker.scala:106:30]
    .auto_out_b_valid                      (_axi4yank_auto_in_b_valid),	// @[UserYanker.scala:106:30]
    .auto_out_b_bits_id                    (_axi4yank_auto_in_b_bits_id),	// @[UserYanker.scala:106:30]
    .auto_out_b_bits_resp                  (_axi4yank_auto_in_b_bits_resp),	// @[UserYanker.scala:106:30]
    .auto_out_b_bits_echo_tl_state_size    (_axi4yank_auto_in_b_bits_echo_tl_state_size),	// @[UserYanker.scala:106:30]
    .auto_out_b_bits_echo_tl_state_source  (_axi4yank_auto_in_b_bits_echo_tl_state_source),	// @[UserYanker.scala:106:30]
    .auto_out_ar_ready                     (_axi4yank_auto_in_ar_ready),	// @[UserYanker.scala:106:30]
    .auto_out_r_valid                      (_axi4yank_auto_in_r_valid),	// @[UserYanker.scala:106:30]
    .auto_out_r_bits_id                    (_axi4yank_auto_in_r_bits_id),	// @[UserYanker.scala:106:30]
    .auto_out_r_bits_data                  (_axi4yank_auto_in_r_bits_data),	// @[UserYanker.scala:106:30]
    .auto_out_r_bits_resp                  (_axi4yank_auto_in_r_bits_resp),	// @[UserYanker.scala:106:30]
    .auto_out_r_bits_echo_tl_state_size    (_axi4yank_auto_in_r_bits_echo_tl_state_size),	// @[UserYanker.scala:106:30]
    .auto_out_r_bits_echo_tl_state_source  (_axi4yank_auto_in_r_bits_echo_tl_state_source),	// @[UserYanker.scala:106:30]
    .auto_out_r_bits_last                  (_axi4yank_auto_in_r_bits_last),	// @[UserYanker.scala:106:30]
    .auto_in_aw_ready                      (_axi4index_auto_in_aw_ready),
    .auto_in_w_ready                       (_axi4index_auto_in_w_ready),
    .auto_in_b_valid                       (_axi4index_auto_in_b_valid),
    .auto_in_b_bits_id                     (_axi4index_auto_in_b_bits_id),
    .auto_in_b_bits_resp                   (_axi4index_auto_in_b_bits_resp),
    .auto_in_b_bits_echo_tl_state_size     (_axi4index_auto_in_b_bits_echo_tl_state_size),
    .auto_in_b_bits_echo_tl_state_source   (_axi4index_auto_in_b_bits_echo_tl_state_source),
    .auto_in_ar_ready                      (_axi4index_auto_in_ar_ready),
    .auto_in_r_valid                       (_axi4index_auto_in_r_valid),
    .auto_in_r_bits_id                     (_axi4index_auto_in_r_bits_id),
    .auto_in_r_bits_data                   (_axi4index_auto_in_r_bits_data),
    .auto_in_r_bits_resp                   (_axi4index_auto_in_r_bits_resp),
    .auto_in_r_bits_echo_tl_state_size     (_axi4index_auto_in_r_bits_echo_tl_state_size),
    .auto_in_r_bits_echo_tl_state_source   (_axi4index_auto_in_r_bits_echo_tl_state_source),
    .auto_in_r_bits_last                   (_axi4index_auto_in_r_bits_last),
    .auto_out_aw_valid                     (_axi4index_auto_out_aw_valid),
    .auto_out_aw_bits_id                   (_axi4index_auto_out_aw_bits_id),
    .auto_out_aw_bits_addr                 (_axi4index_auto_out_aw_bits_addr),
    .auto_out_aw_bits_len                  (_axi4index_auto_out_aw_bits_len),
    .auto_out_aw_bits_size                 (_axi4index_auto_out_aw_bits_size),
    .auto_out_aw_bits_burst                (_axi4index_auto_out_aw_bits_burst),
    .auto_out_aw_bits_lock                 (_axi4index_auto_out_aw_bits_lock),
    .auto_out_aw_bits_cache                (_axi4index_auto_out_aw_bits_cache),
    .auto_out_aw_bits_prot                 (_axi4index_auto_out_aw_bits_prot),
    .auto_out_aw_bits_qos                  (_axi4index_auto_out_aw_bits_qos),
    .auto_out_aw_bits_echo_tl_state_size   (_axi4index_auto_out_aw_bits_echo_tl_state_size),
    .auto_out_aw_bits_echo_tl_state_source (_axi4index_auto_out_aw_bits_echo_tl_state_source),
    .auto_out_w_valid                      (_axi4index_auto_out_w_valid),
    .auto_out_w_bits_data                  (_axi4index_auto_out_w_bits_data),
    .auto_out_w_bits_strb                  (_axi4index_auto_out_w_bits_strb),
    .auto_out_w_bits_last                  (_axi4index_auto_out_w_bits_last),
    .auto_out_b_ready                      (_axi4index_auto_out_b_ready),
    .auto_out_ar_valid                     (_axi4index_auto_out_ar_valid),
    .auto_out_ar_bits_id                   (_axi4index_auto_out_ar_bits_id),
    .auto_out_ar_bits_addr                 (_axi4index_auto_out_ar_bits_addr),
    .auto_out_ar_bits_len                  (_axi4index_auto_out_ar_bits_len),
    .auto_out_ar_bits_size                 (_axi4index_auto_out_ar_bits_size),
    .auto_out_ar_bits_burst                (_axi4index_auto_out_ar_bits_burst),
    .auto_out_ar_bits_lock                 (_axi4index_auto_out_ar_bits_lock),
    .auto_out_ar_bits_cache                (_axi4index_auto_out_ar_bits_cache),
    .auto_out_ar_bits_prot                 (_axi4index_auto_out_ar_bits_prot),
    .auto_out_ar_bits_qos                  (_axi4index_auto_out_ar_bits_qos),
    .auto_out_ar_bits_echo_tl_state_size   (_axi4index_auto_out_ar_bits_echo_tl_state_size),
    .auto_out_ar_bits_echo_tl_state_source (_axi4index_auto_out_ar_bits_echo_tl_state_source),
    .auto_out_r_ready                      (_axi4index_auto_out_r_ready)
  );
  TLToAXI4 tl2axi4 (	// @[ToAXI4.scala:285:29]
    .clock                                 (auto_clock_in_clock),
    .reset                                 (auto_clock_in_reset),
    .auto_in_a_valid                       (_xbar_auto_out_1_a_valid),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_opcode                 (_xbar_auto_out_1_a_bits_opcode),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_param                  (_xbar_auto_out_1_a_bits_param),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_size                   (_xbar_auto_out_1_a_bits_size),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_source                 (_xbar_auto_out_1_a_bits_source),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_address                (_xbar_auto_out_1_a_bits_address),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_mask                   (_xbar_auto_out_1_a_bits_mask),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_data                   (_xbar_auto_out_1_a_bits_data),	// @[Xbar.scala:144:26]
    .auto_in_a_bits_corrupt                (_xbar_auto_out_1_a_bits_corrupt),	// @[Xbar.scala:144:26]
    .auto_in_d_ready                       (_xbar_auto_out_1_d_ready),	// @[Xbar.scala:144:26]
    .auto_out_aw_ready                     (_axi4index_auto_in_aw_ready),	// @[IdIndexer.scala:93:31]
    .auto_out_w_ready                      (_axi4index_auto_in_w_ready),	// @[IdIndexer.scala:93:31]
    .auto_out_b_valid                      (_axi4index_auto_in_b_valid),	// @[IdIndexer.scala:93:31]
    .auto_out_b_bits_id                    (_axi4index_auto_in_b_bits_id),	// @[IdIndexer.scala:93:31]
    .auto_out_b_bits_resp                  (_axi4index_auto_in_b_bits_resp),	// @[IdIndexer.scala:93:31]
    .auto_out_b_bits_echo_tl_state_size    (_axi4index_auto_in_b_bits_echo_tl_state_size),	// @[IdIndexer.scala:93:31]
    .auto_out_b_bits_echo_tl_state_source  (_axi4index_auto_in_b_bits_echo_tl_state_source),	// @[IdIndexer.scala:93:31]
    .auto_out_ar_ready                     (_axi4index_auto_in_ar_ready),	// @[IdIndexer.scala:93:31]
    .auto_out_r_valid                      (_axi4index_auto_in_r_valid),	// @[IdIndexer.scala:93:31]
    .auto_out_r_bits_id                    (_axi4index_auto_in_r_bits_id),	// @[IdIndexer.scala:93:31]
    .auto_out_r_bits_data                  (_axi4index_auto_in_r_bits_data),	// @[IdIndexer.scala:93:31]
    .auto_out_r_bits_resp                  (_axi4index_auto_in_r_bits_resp),	// @[IdIndexer.scala:93:31]
    .auto_out_r_bits_echo_tl_state_size    (_axi4index_auto_in_r_bits_echo_tl_state_size),	// @[IdIndexer.scala:93:31]
    .auto_out_r_bits_echo_tl_state_source  (_axi4index_auto_in_r_bits_echo_tl_state_source),	// @[IdIndexer.scala:93:31]
    .auto_out_r_bits_last                  (_axi4index_auto_in_r_bits_last),	// @[IdIndexer.scala:93:31]
    .auto_in_a_ready                       (_tl2axi4_auto_in_a_ready),
    .auto_in_d_valid                       (_tl2axi4_auto_in_d_valid),
    .auto_in_d_bits_opcode                 (_tl2axi4_auto_in_d_bits_opcode),
    .auto_in_d_bits_size                   (_tl2axi4_auto_in_d_bits_size),
    .auto_in_d_bits_source                 (_tl2axi4_auto_in_d_bits_source),
    .auto_in_d_bits_denied                 (_tl2axi4_auto_in_d_bits_denied),
    .auto_in_d_bits_data                   (_tl2axi4_auto_in_d_bits_data),
    .auto_in_d_bits_corrupt                (_tl2axi4_auto_in_d_bits_corrupt),
    .auto_out_aw_valid                     (_tl2axi4_auto_out_aw_valid),
    .auto_out_aw_bits_id                   (_tl2axi4_auto_out_aw_bits_id),
    .auto_out_aw_bits_addr                 (_tl2axi4_auto_out_aw_bits_addr),
    .auto_out_aw_bits_len                  (_tl2axi4_auto_out_aw_bits_len),
    .auto_out_aw_bits_size                 (_tl2axi4_auto_out_aw_bits_size),
    .auto_out_aw_bits_burst                (_tl2axi4_auto_out_aw_bits_burst),
    .auto_out_aw_bits_lock                 (_tl2axi4_auto_out_aw_bits_lock),
    .auto_out_aw_bits_cache                (_tl2axi4_auto_out_aw_bits_cache),
    .auto_out_aw_bits_prot                 (_tl2axi4_auto_out_aw_bits_prot),
    .auto_out_aw_bits_qos                  (_tl2axi4_auto_out_aw_bits_qos),
    .auto_out_aw_bits_echo_tl_state_size   (_tl2axi4_auto_out_aw_bits_echo_tl_state_size),
    .auto_out_aw_bits_echo_tl_state_source (_tl2axi4_auto_out_aw_bits_echo_tl_state_source),
    .auto_out_w_valid                      (_tl2axi4_auto_out_w_valid),
    .auto_out_w_bits_data                  (_tl2axi4_auto_out_w_bits_data),
    .auto_out_w_bits_strb                  (_tl2axi4_auto_out_w_bits_strb),
    .auto_out_w_bits_last                  (_tl2axi4_auto_out_w_bits_last),
    .auto_out_b_ready                      (_tl2axi4_auto_out_b_ready),
    .auto_out_ar_valid                     (_tl2axi4_auto_out_ar_valid),
    .auto_out_ar_bits_id                   (_tl2axi4_auto_out_ar_bits_id),
    .auto_out_ar_bits_addr                 (_tl2axi4_auto_out_ar_bits_addr),
    .auto_out_ar_bits_len                  (_tl2axi4_auto_out_ar_bits_len),
    .auto_out_ar_bits_size                 (_tl2axi4_auto_out_ar_bits_size),
    .auto_out_ar_bits_burst                (_tl2axi4_auto_out_ar_bits_burst),
    .auto_out_ar_bits_lock                 (_tl2axi4_auto_out_ar_bits_lock),
    .auto_out_ar_bits_cache                (_tl2axi4_auto_out_ar_bits_cache),
    .auto_out_ar_bits_prot                 (_tl2axi4_auto_out_ar_bits_prot),
    .auto_out_ar_bits_qos                  (_tl2axi4_auto_out_ar_bits_qos),
    .auto_out_ar_bits_echo_tl_state_size   (_tl2axi4_auto_out_ar_bits_echo_tl_state_size),
    .auto_out_ar_bits_echo_tl_state_source (_tl2axi4_auto_out_ar_bits_echo_tl_state_source),
    .auto_out_r_ready                      (_tl2axi4_auto_out_r_ready)
  );
endmodule

