# 🧪 0.18μm CMOS Logic Process Flow（with Co Salicide & Metal-3）

- 基板条件：Si(100), P-type, 10Ω·cm
- STI隔離、VT調整、Coサリサイド、3層Al配線構成（ALA〜ALC）
- Wプラグ + Ti/TiNバリア + Pad層構成含む

## 📌 概要
本工程表は、0.18μm世代のロジックプロセスにおけるフルフローを網羅しており、教育用途に最適化された形式で提示しています。

（以下にマークダウン形式の表を挿入…）
