# 数字集成电路设计与分析

## 1 Introduction and Implementation Strategies for Digital IC

### 1.1 Introduction to Digital IC

abstraction level: system level, architecture level, register transfer level, gate level, transistor level

* Design Rule Check（DRC，设计规则检查）
* Layout Versus Schematic(LVS，版图和原理图比较)

### 1.2 Architecture of Digital Processor

Hardwared custom

...

ASIC

### 1.3 Full Custom Design Methodology

.........

### 1.4 Semicustom Design Methodology

半定制设计

基于单元的设计方法和基于阵列的设计方法

基于单元的设计方法又可以分成标准单元以及编译单元和宏单元

### 1.5 Quality Metric of Digital IC

> 关联《数字集成电路---电路、系统与设计》1.3节 数字设计的质量评价

性能、功耗、能耗、成本、鲁棒性和功能

cost

* NRE: 一次性工程费用
* 可变成本（重复性费用）

---

功能性和稳定性

$V_{OH}$: 高电平输出电压 连续 <-> 离散1
$V_{OL}$: 低电平输出电压 连续 <-> 离散0

VTC: 电压传输特性

噪声源: 电感耦合、电容耦合、电源线和地线等

噪声容限，为了使稳定性更好，应该让不确定区越小越好。$NM_L$ 低电平噪声容限，$NM_H$ 高电平噪声容限。

$$
NM_{L} = V_{IL} - V_{OL}
NM_{H} = V_{OH} - V_{IH}
$$

再生性 -- 《数字集成电路---电路、系统与设计》P17 图1.15

啥意思啊...
什么弹球论？纵轴$v_1$变输入了？-> 最后一拨弄就无限接近$v_3$了？

抗噪声能力

信号摆幅？

$$
V_{NM} = \frac{V_{SW}}{2} = \dots
$$

方向性：避免输出反馈到输入端

扇入和扇出

影响静态和动态特性？

理想数字门

---

性能

传播延时 $t_p$ 表示一个信号通过门电路所经历的延时。

例题1.6

> 教师: 8会。

$$
v_{out}(t) = (1 - e^{-t/\tau})V \\
\tau = RC
$$

---

2023-10-08

例1.7 一阶RC网络的能量损耗

输出电压不随时间变化？

## 2 Devices

难蚌之器件

### 2.2 The Diode

ESD是静电释放的意思（electrostatic discharge）

---

pn结电场是怎么回事呢?

> 教师: 已经忘了...

偏置电压

~~电流方向和耗尽区潜在电流方向相同 -> 正向偏置电压 Forward Bias~~

反向偏置 Reverse Bias

教师觉得 reverse bias 的图 $i_d$ 方向戳了，所以怎么回事呢

关联标题为`The Diode: Static Behavior`的图片

![example 2.2 教师之难蚌题目](../assets/Pasted%20image%2020231007002306.png)

### 2.3 The MOSFET Transistor

Metal Oxide Semiconductor Field Effect transistor <- 这玩意已经出现三回啊三回了...

### DRAM

教师指出要结合实际，那只能看视频了。

[计算机是如何工作的？探索主内存，以DDR5为例](https://www.bilibili.com/video/BV1vP411c7pt/)

1T1C Cell

DRAM Control

* Readng
* Writing
* Refreshing

---

2023-10-30

教师指出要预习7、8章。

## 7 Sequential Logic Circuits I

### 7.1 Introduction I

NMSL

### 7.2 Introduction II

早就讲过力，但没听。
