\section{Anexos}

\subsection{Descripciones del hardware}

\lstinputlisting[
	language=vhdl,
	label=prog:Adder_Cin_VHDL,
	caption={Descripción en VHDL de un sumador de 8 bits con acarreo de entrada.}
]{
	../../Proyectos/Adder_Cin/Adder_Cin_VHDL/Adder_Cin_VHDL.vhd
}

\enter

\enter

\lstinputlisting[
	language=vhdl,
	label=prog:Full_Adder_VHDL,
	caption={Descripción en VHDL de un sumador completo de 8 bits.}
]{
	../../Proyectos/Full_Adder/Full_Adder_VHDL/Full_Adder_VHDL.vhd
}

\enter

\enter

\lstinputlisting[
	language=vhdl,
	label=prog:Adder_Subtractor_VHDL,
	caption={Descripción en VHDL de un sumador-restador de 8 bits.}
]{
	../../Proyectos/Adder_Subtractor/Adder_Subtractor_VHDL/Adder_Subtractor_VHDL.vhd
}

\lstinputlisting[
language=verilog,
label=prog:Adder_Cin_Verilog,
caption={Descripción en Verilog de un sumador de 8 bits con acarreo de entrada.}
]{
	../../Proyectos/Adder_Cin/Adder_Cin_Verilog/Adder_Cin_Verilog.v
}

\enter

\enter

\lstinputlisting[
language=verilog,
label=prog:Full_Adder_Verilog,
caption={Descripción en Verilog de un sumador completo de 8 bits.}
]{
	../../Proyectos/Full_Adder/Full_Adder_Verilog/Full_Adder_Verilog.v
}

\enter

\enter

\lstinputlisting[
language=verilog,
label=prog:Adder_Subtractor_Verilog,
caption={Descripción en Verilog de un sumador-restador de 8 bits.}
]{
	../../Proyectos/Adder_Subtractor/Adder_Subtractor_Verilog/Adder_Subtractor_Verilog.v
}

\newpage
\subsection{Bancos de pruebas (\textit{Test Benches})}

\lstinputlisting[
	language=vhdl,
	%label=prog:asign,
	caption={Banco de prueba para el \autoref{prog:Adder_Cin_VHDL}.}
]{
	../../Proyectos/Adder_Cin/Adder_Cin_VHDL/simulation/modelsim/Adder_Cin_VHDL.vht
}

\lstinputlisting[
language=vhdl,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Full_Adder_VHDL}.}
]{
	../../Proyectos/Full_Adder/Full_Adder_VHDL/simulation/modelsim/Full_Adder_VHDL.vht
}

\lstinputlisting[
language=vhdl,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Adder_Subtractor_VHDL}.}
]{
	../../Proyectos/Adder_Subtractor/Adder_Subtractor_VHDL/simulation/modelsim/Adder_Subtractor_VHDL.vht
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Adder_Cin_Verilog}.}
]{
	../../Proyectos/Adder_Cin/Adder_Cin_Verilog/simulation/modelsim/Adder_Cin_Verilog.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Full_Adder_Verilog}.}
]{
	../../Proyectos/Full_Adder/Full_Adder_Verilog/simulation/modelsim/Full_Adder_Verilog.vt
}

\lstinputlisting[
language=verilog,
%label=prog:asign,
caption={Banco de prueba para el \autoref{prog:Adder_Subtractor_Verilog}.}
]{
	../../Proyectos/Adder_Subtractor/Adder_Subtractor_Verilog/simulation/modelsim/Adder_Subtractor_Verilog.vt
}

