Timing Analyzer report for TubesSisdig
Sat Jan 11 19:23:01 2025
Quartus Prime Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'i_clk'
 13. Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 14. Slow 1200mV 85C Model Hold: 'i_clk'
 15. Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'i_clk'
 24. Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 25. Slow 1200mV 0C Model Hold: 'i_clk'
 26. Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'i_clk'
 34. Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'
 35. Fast 1200mV 0C Model Hold: 'i_clk'
 36. Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2024  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; TubesSisdig                                            ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 20          ;
; Maximum allowed            ; 14          ;
;                            ;             ;
; Average used               ; 1.22        ;
; Maximum used               ; 14          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   2.2%      ;
;     Processors 3-14        ;   1.7%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                             ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; Clock Name                                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                              ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clockmodifier:clockmodifier_module|clk_out_intem } ;
; i_clk                                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }                                            ;
+--------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------------------------+


+----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                     ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 49.47 MHz  ; 49.47 MHz       ; i_clk                                            ;      ;
; 169.84 MHz ; 169.84 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; i_clk                                            ; -19.214 ; -2136.388     ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -4.888  ; -258.044      ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                       ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.433 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.435 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                         ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.201 ; -597.958      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -115.986      ;
+--------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'i_clk'                                                                                                                                                                                                           ;
+---------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -19.214 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.814     ;
; -19.147 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.748     ;
; -19.018 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.618     ;
; -18.839 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.440     ;
; -18.804 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.404     ;
; -18.667 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.267     ;
; -18.666 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.259     ;
; -18.665 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.258     ;
; -18.664 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.257     ;
; -18.663 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.256     ;
; -18.663 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.256     ;
; -18.655 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.248     ;
; -18.653 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.254     ;
; -18.610 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.210     ;
; -18.605 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.198     ;
; -18.599 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 19.193     ;
; -18.598 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 19.192     ;
; -18.597 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 19.191     ;
; -18.596 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 19.190     ;
; -18.596 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 19.190     ;
; -18.588 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 19.182     ;
; -18.571 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.171     ;
; -18.561 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.161     ;
; -18.559 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.159     ;
; -18.559 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.159     ;
; -18.559 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.159     ;
; -18.538 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 19.132     ;
; -18.516 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.117     ;
; -18.473 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 19.073     ;
; -18.470 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.063     ;
; -18.469 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.062     ;
; -18.468 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.061     ;
; -18.467 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.060     ;
; -18.467 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.060     ;
; -18.459 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.052     ;
; -18.431 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.032     ;
; -18.420 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.021     ;
; -18.410 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.011     ;
; -18.409 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 19.002     ;
; -18.408 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.009     ;
; -18.408 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.009     ;
; -18.408 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 19.009     ;
; -18.377 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 18.977     ;
; -18.367 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 18.967     ;
; -18.365 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 18.965     ;
; -18.365 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 18.965     ;
; -18.365 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 18.965     ;
; -18.294 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 18.895     ;
; -18.291 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 18.885     ;
; -18.290 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 18.884     ;
; -18.289 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 18.883     ;
; -18.288 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 18.882     ;
; -18.288 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 18.882     ;
; -18.280 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 18.874     ;
; -18.230 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.407     ; 18.824     ;
; -18.198 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 18.799     ;
; -18.188 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 18.789     ;
; -18.186 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 18.787     ;
; -18.186 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 18.787     ;
; -18.186 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.400     ; 18.787     ;
; -17.937 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 18.537     ;
; -17.389 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 17.982     ;
; -17.388 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 17.981     ;
; -17.387 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 17.980     ;
; -17.386 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 17.979     ;
; -17.386 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 17.979     ;
; -17.378 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 17.971     ;
; -17.328 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.408     ; 17.921     ;
; -16.575 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 17.175     ;
; -16.438 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 17.038     ;
; -16.342 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 16.942     ;
; -16.332 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 16.932     ;
; -16.330 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 16.930     ;
; -16.330 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 16.930     ;
; -16.330 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.401     ; 16.930     ;
; -15.773 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.419     ; 16.355     ;
; -15.372 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.413     ; 15.960     ;
; -15.225 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.426     ; 15.800     ;
; -15.224 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.426     ; 15.799     ;
; -15.223 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.426     ; 15.798     ;
; -15.222 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.426     ; 15.797     ;
; -15.222 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.426     ; 15.797     ;
; -15.214 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.426     ; 15.789     ;
; -15.172 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 16.090     ;
; -15.164 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.426     ; 15.739     ;
; -14.824 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.420     ; 15.405     ;
; -14.823 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.420     ; 15.404     ;
; -14.822 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.420     ; 15.403     ;
; -14.821 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.420     ; 15.402     ;
; -14.821 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.420     ; 15.402     ;
; -14.813 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.420     ; 15.394     ;
; -14.763 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.420     ; 15.344     ;
; -14.690 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.083     ; 15.608     ;
; -14.624 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 15.535     ;
; -14.623 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 15.534     ;
; -14.622 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 15.533     ;
; -14.621 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 15.532     ;
; -14.621 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 15.532     ;
; -14.613 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.090     ; 15.524     ;
; -14.564 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.413     ; 15.152     ;
+---------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                      ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -4.888 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.809      ;
; -4.837 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.758      ;
; -4.688 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.609      ;
; -4.643 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.564      ;
; -4.589 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.510      ;
; -4.582 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.503      ;
; -4.578 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.092     ; 5.487      ;
; -4.540 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.461      ;
; -4.530 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.451      ;
; -4.514 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.435      ;
; -4.511 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.432      ;
; -4.492 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.408      ;
; -4.483 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.399      ;
; -4.456 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.372      ;
; -4.456 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.372      ;
; -4.456 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.372      ;
; -4.455 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.376      ;
; -4.447 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.363      ;
; -4.447 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.363      ;
; -4.447 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.363      ;
; -4.364 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.285      ;
; -4.359 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.280      ;
; -4.331 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.247      ;
; -4.302 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.218      ;
; -4.297 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.213      ;
; -4.296 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.212      ;
; -4.295 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.211      ;
; -4.295 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.211      ;
; -4.295 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.211      ;
; -4.288 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.204      ;
; -4.287 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.203      ;
; -4.286 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.207      ;
; -4.266 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.182      ;
; -4.266 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.182      ;
; -4.266 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.182      ;
; -4.264 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.092     ; 5.173      ;
; -4.238 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.159      ;
; -4.222 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.138      ;
; -4.208 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.097     ; 5.112      ;
; -4.190 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.106      ;
; -4.186 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.102      ;
; -4.186 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.102      ;
; -4.186 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.102      ;
; -4.172 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.097     ; 5.076      ;
; -4.172 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.097     ; 5.076      ;
; -4.172 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.097     ; 5.076      ;
; -4.159 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.075      ;
; -4.154 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.070      ;
; -4.154 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.070      ;
; -4.154 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.070      ;
; -4.136 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.052      ;
; -4.135 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.051      ;
; -4.128 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.092     ; 5.037      ;
; -4.123 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.039      ;
; -4.123 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.039      ;
; -4.123 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.039      ;
; -4.123 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.039      ;
; -4.122 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.038      ;
; -4.113 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.029      ;
; -4.112 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.080     ; 5.033      ;
; -4.107 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.023      ;
; -4.106 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.022      ;
; -4.105 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.021      ;
; -4.105 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.021      ;
; -4.105 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.021      ;
; -4.087 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.003      ;
; -4.087 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.003      ;
; -4.087 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 5.003      ;
; -4.077 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.993      ;
; -4.077 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.993      ;
; -4.077 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.993      ;
; -4.066 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.087     ; 4.980      ;
; -4.060 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.092     ; 4.969      ;
; -4.054 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.970      ;
; -4.046 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.092     ; 4.955      ;
; -4.037 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.953      ;
; -4.037 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.953      ;
; -4.037 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.953      ;
; -4.032 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.087     ; 4.946      ;
; -4.031 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.947      ;
; -4.031 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.947      ;
; -4.031 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.947      ;
; -4.031 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.947      ;
; -4.030 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.092     ; 4.939      ;
; -4.027 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.943      ;
; -4.026 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.942      ;
; -4.013 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.097     ; 4.917      ;
; -4.012 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.097     ; 4.916      ;
; -3.995 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.911      ;
; -3.994 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.910      ;
; -3.980 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.896      ;
; -3.980 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.896      ;
; -3.980 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.896      ;
; -3.980 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.896      ;
; -3.964 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.880      ;
; -3.963 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.879      ;
; -3.953 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.869      ;
; -3.953 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.869      ;
; -3.936 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.852      ;
; -3.928 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.085     ; 4.844      ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'i_clk'                                                                                                                                                                                                                 ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.746      ;
; 0.435 ; uart:uart_module|r_TX_DATA[0]                     ; uart:uart_module|r_TX_DATA[0]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.099      ; 0.746      ;
; 0.435 ; uart:uart_module|uart_tx:u_TX|o_BUSY              ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.099      ; 0.746      ;
; 0.445 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.758      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|parse.rgbparse      ; uart:uart_module|uart_rx:u_RX|parse.rgbparse                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed   ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en    ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_state.finished  ; uart:uart_module|uart_rx:u_RX|img_state.finished                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_state.running   ; uart:uart_module|uart_rx:u_RX|img_state.running                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_state.initial   ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.746      ;
; 0.464 ; uart:uart_module|uart_rx:u_RX|img_din[14]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.493      ; 1.211      ;
; 0.467 ; uart:uart_module|uart_rx:u_RX|img_din[13]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.494      ; 1.215      ;
; 0.474 ; uart:uart_module|uart_rx:u_RX|img_din[13]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.493      ; 1.221      ;
; 0.485 ; uart:uart_module|uart_rx:u_RX|img_din[12]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.493      ; 1.232      ;
; 0.493 ; uart:uart_module|uart_rx:u_RX|img_din[14]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.493      ; 1.240      ;
; 0.495 ; uart:uart_module|uart_rx:u_RX|img_din[12]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.494      ; 1.243      ;
; 0.497 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.810      ;
; 0.501 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2]        ; uart:uart_module|uart_rx:u_RX|img_din[10]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.794      ;
; 0.501 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3]        ; uart:uart_module|uart_rx:u_RX|img_din[11]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.794      ;
; 0.502 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1]        ; uart:uart_module|uart_rx:u_RX|img_din[9]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; uart:uart_module|uart_rx:u_RX|img_din[15]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.493      ; 1.249      ;
; 0.502 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4]        ; uart:uart_module|uart_rx:u_RX|img_din[12]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]        ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.795      ;
; 0.502 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]        ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.795      ;
; 0.504 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0]        ; uart:uart_module|uart_rx:u_RX|img_din[8]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.796      ;
; 0.523 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.836      ;
; 0.523 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.836      ;
; 0.523 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 0.836      ;
; 0.542 ; uart:uart_module|uart_rx:u_RX|parse.widthparse    ; uart:uart_module|uart_rx:u_RX|parse.heightparse                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.834      ;
; 0.552 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.845      ;
; 0.563 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.856      ;
; 0.648 ; uart:uart_module|uart_tx:u_TX|o_BUSY              ; uart:uart_module|s_TX_START                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.099      ; 0.959      ;
; 0.653 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|img_addr[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.945      ;
; 0.665 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|img_addr[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 0.957      ;
; 0.674 ; uart:uart_module|uart_rx:u_RX|img_addr[8]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.481      ; 1.409      ;
; 0.688 ; uart:uart_module|uart_rx:u_RX|img_addr[5]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.481      ; 1.423      ;
; 0.695 ; uart:uart_module|uart_rx:u_RX|img_addr[10]        ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.481      ; 1.430      ;
; 0.700 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5]        ; uart:uart_module|uart_rx:u_RX|img_din[13]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 0.993      ;
; 0.711 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]    ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.071      ; 0.994      ;
; 0.712 ; uart:uart_module|uart_rx:u_RX|img_addr[9]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.481      ; 1.447      ;
; 0.722 ; uart:uart_module|uart_rx:u_RX|img_addr[3]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.481      ; 1.457      ;
; 0.726 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]    ; uart:uart_module|uart_rx:u_RX|w_arr[1][1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.018      ;
; 0.732 ; uart:uart_module|s_TX_START                       ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.099      ; 1.043      ;
; 0.738 ; uart:uart_module|uart_rx:u_RX|h_arr[2][1]         ; uart:uart_module|uart_rx:u_RX|img_height[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.030      ;
; 0.738 ; uart:uart_module|uart_rx:u_RX|w_arr[2][3]         ; uart:uart_module|uart_rx:u_RX|img_width[3]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.031      ;
; 0.739 ; uart:uart_module|uart_rx:u_RX|w_arr[2][2]         ; uart:uart_module|uart_rx:u_RX|img_width[2]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; uart:uart_module|uart_rx:u_RX|h_arr[2][2]         ; uart:uart_module|uart_rx:u_RX|img_height[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; clockmodifier:clockmodifier_module|counter[1]     ; clockmodifier:clockmodifier_module|counter[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.054      ;
; 0.743 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.056      ;
; 0.752 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.045      ;
; 0.752 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.101      ; 1.065      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|img_addr[8]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.403      ; 1.410      ;
; 0.753 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.753 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.753 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.046      ;
; 0.754 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.754 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.047      ;
; 0.755 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13] ; uart:uart_module|uart_rx:u_RX|img_addr[13]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.047      ;
; 0.755 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.048      ;
; 0.757 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[2]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.050      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[15]    ; clockmodifier:clockmodifier_module|counter[15]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; clockmodifier:clockmodifier_module|counter[3]     ; clockmodifier:clockmodifier_module|counter[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[1]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[19] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[19]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[11]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.080      ; 1.053      ;
; 0.761 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[13]    ; clockmodifier:clockmodifier_module|counter[13]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; clockmodifier:clockmodifier_module|counter[11]    ; clockmodifier:clockmodifier_module|counter[11]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.081      ; 1.054      ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                           ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.435 ; buzzer:buzzer_module|counter[0]           ; buzzer:buzzer_module|counter[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.099      ; 0.746      ;
; 0.453 ; sevensegment:sevs_module|curr_val[31]     ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; buzzer:buzzer_module|state                ; buzzer:buzzer_module|state            ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 0.758      ;
; 0.689 ; uart:uart_module|uart_rx:u_RX|o_mem[3][0] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.144      ; 1.075      ;
; 0.737 ; buzzer:buzzer_module|counter[2]           ; buzzer:buzzer_module|counter[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.029      ;
; 0.738 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.030      ;
; 0.757 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.049      ;
; 0.760 ; sevensegment:sevs_module|counter[15]      ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.053      ;
; 0.760 ; sevensegment:sevs_module|counter[3]       ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.053      ;
; 0.761 ; sevensegment:sevs_module|counter[19]      ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sevensegment:sevs_module|counter[13]      ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sevensegment:sevs_module|counter[11]      ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sevensegment:sevs_module|counter[5]       ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; sevensegment:sevs_module|counter[1]       ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.054      ;
; 0.761 ; buzzer:buzzer_module|counter[16]          ; buzzer:buzzer_module|counter[16]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.054      ;
; 0.762 ; sevensegment:sevs_module|counter[27]      ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sevensegment:sevs_module|counter[29]      ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sevensegment:sevs_module|counter[21]      ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; sevensegment:sevs_module|counter[17]      ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; buzzer:buzzer_module|counter[6]           ; buzzer:buzzer_module|counter[6]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.054      ;
; 0.762 ; buzzer:buzzer_module|counter[18]          ; buzzer:buzzer_module|counter[18]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.762 ; buzzer:buzzer_module|counter[22]          ; buzzer:buzzer_module|counter[22]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.055      ;
; 0.763 ; sevensegment:sevs_module|counter[31]      ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sevensegment:sevs_module|counter[16]      ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sevensegment:sevs_module|counter[9]       ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sevensegment:sevs_module|counter[7]       ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; sevensegment:sevs_module|counter[6]       ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; buzzer:buzzer_module|counter[30]          ; buzzer:buzzer_module|counter[30]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; buzzer:buzzer_module|counter[4]           ; buzzer:buzzer_module|counter[4]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; buzzer:buzzer_module|counter[12]          ; buzzer:buzzer_module|counter[12]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.055      ;
; 0.763 ; buzzer:buzzer_module|counter[19]          ; buzzer:buzzer_module|counter[19]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.763 ; buzzer:buzzer_module|counter[20]          ; buzzer:buzzer_module|counter[20]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.056      ;
; 0.764 ; sevensegment:sevs_module|counter[22]      ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[23]      ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[25]      ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[18]      ; sevensegment:sevs_module|counter[18]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[14]      ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[12]      ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; sevensegment:sevs_module|counter[4]       ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; buzzer:buzzer_module|counter[29]          ; buzzer:buzzer_module|counter[29]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; buzzer:buzzer_module|counter[21]          ; buzzer:buzzer_module|counter[21]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; buzzer:buzzer_module|counter[5]           ; buzzer:buzzer_module|counter[5]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; buzzer:buzzer_module|counter[8]           ; buzzer:buzzer_module|counter[8]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; buzzer:buzzer_module|counter[10]          ; buzzer:buzzer_module|counter[10]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; buzzer:buzzer_module|counter[11]          ; buzzer:buzzer_module|counter[11]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.056      ;
; 0.764 ; buzzer:buzzer_module|counter[17]          ; buzzer:buzzer_module|counter[17]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; buzzer:buzzer_module|counter[24]          ; buzzer:buzzer_module|counter[24]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; buzzer:buzzer_module|counter[26]          ; buzzer:buzzer_module|counter[26]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; buzzer:buzzer_module|counter[27]          ; buzzer:buzzer_module|counter[27]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.764 ; buzzer:buzzer_module|counter[28]          ; buzzer:buzzer_module|counter[28]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.057      ;
; 0.765 ; sevensegment:sevs_module|counter[20]      ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sevensegment:sevs_module|counter[30]      ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sevensegment:sevs_module|counter[10]      ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; sevensegment:sevs_module|counter[8]       ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.058      ;
; 0.765 ; buzzer:buzzer_module|counter[31]          ; buzzer:buzzer_module|counter[31]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.058      ;
; 0.766 ; sevensegment:sevs_module|counter[24]      ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; sevensegment:sevs_module|counter[26]      ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; sevensegment:sevs_module|counter[28]      ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; buzzer:buzzer_module|counter[7]           ; buzzer:buzzer_module|counter[7]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; buzzer:buzzer_module|counter[9]           ; buzzer:buzzer_module|counter[9]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.058      ;
; 0.766 ; buzzer:buzzer_module|counter[23]          ; buzzer:buzzer_module|counter[23]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.059      ;
; 0.766 ; buzzer:buzzer_module|counter[25]          ; buzzer:buzzer_module|counter[25]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.059      ;
; 0.898 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.144      ; 1.284      ;
; 1.017 ; sevensegment:sevs_module|counter[2]       ; sevensegment:sevs_module|dig[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.565      ; 1.794      ;
; 1.047 ; uart:uart_module|uart_rx:u_RX|o_mem[1][1] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.144      ; 1.433      ;
; 1.076 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.144      ; 1.462      ;
; 1.082 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.144      ; 1.468      ;
; 1.091 ; buzzer:buzzer_module|counter[2]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.383      ;
; 1.099 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[4]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.391      ;
; 1.100 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.392      ;
; 1.108 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[5]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.400      ;
; 1.109 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.401      ;
; 1.115 ; sevensegment:sevs_module|counter[3]       ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.408      ;
; 1.115 ; buzzer:buzzer_module|counter[16]          ; buzzer:buzzer_module|counter[17]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; sevensegment:sevs_module|counter[5]       ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; buzzer:buzzer_module|counter[18]          ; buzzer:buzzer_module|counter[19]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; sevensegment:sevs_module|counter[17]      ; sevensegment:sevs_module|counter[18]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; sevensegment:sevs_module|counter[13]      ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; sevensegment:sevs_module|counter[11]      ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.409      ;
; 1.116 ; sevensegment:sevs_module|counter[19]      ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.409      ;
; 1.117 ; sevensegment:sevs_module|counter[21]      ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; buzzer:buzzer_module|counter[20]          ; buzzer:buzzer_module|counter[21]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sevensegment:sevs_module|counter[29]      ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sevensegment:sevs_module|counter[9]       ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sevensegment:sevs_module|counter[7]       ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; buzzer:buzzer_module|counter[30]          ; buzzer:buzzer_module|counter[31]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; sevensegment:sevs_module|counter[27]      ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; buzzer:buzzer_module|counter[6]           ; buzzer:buzzer_module|counter[7]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.117 ; buzzer:buzzer_module|counter[22]          ; buzzer:buzzer_module|counter[23]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; buzzer:buzzer_module|counter[4]           ; buzzer:buzzer_module|counter[5]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.409      ;
; 1.118 ; buzzer:buzzer_module|counter[28]          ; buzzer:buzzer_module|counter[29]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; buzzer:buzzer_module|counter[10]          ; buzzer:buzzer_module|counter[11]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; buzzer:buzzer_module|counter[26]          ; buzzer:buzzer_module|counter[27]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; sevensegment:sevs_module|counter[23]      ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; sevensegment:sevs_module|counter[25]      ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; buzzer:buzzer_module|counter[8]           ; buzzer:buzzer_module|counter[9]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.080      ; 1.410      ;
; 1.118 ; buzzer:buzzer_module|counter[24]          ; buzzer:buzzer_module|counter[25]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.411      ;
; 1.124 ; sevensegment:sevs_module|counter[16]      ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; sevensegment:sevs_module|counter[6]       ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.417      ;
; 1.124 ; buzzer:buzzer_module|counter[19]          ; buzzer:buzzer_module|counter[20]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.081      ; 1.417      ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                      ;
+------------+-----------------+--------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                       ; Note ;
+------------+-----------------+--------------------------------------------------+------+
; 54.22 MHz  ; 54.22 MHz       ; i_clk                                            ;      ;
; 181.79 MHz ; 181.79 MHz      ; clockmodifier:clockmodifier_module|clk_out_intem ;      ;
+------------+-----------------+--------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+--------------------------------------------------+---------+---------------+
; Clock                                            ; Slack   ; End Point TNS ;
+--------------------------------------------------+---------+---------------+
; i_clk                                            ; -17.442 ; -1975.978     ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -4.501  ; -228.940      ;
+--------------------------------------------------+---------+---------------+


+--------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.382 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.384 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.201 ; -597.958      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.487 ; -115.986      ;
+--------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                            ;
+---------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -17.442 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.350     ; 18.094     ;
; -17.349 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.352     ; 17.999     ;
; -17.270 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 17.918     ;
; -17.082 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.353     ; 17.731     ;
; -17.046 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.350     ; 17.698     ;
; -16.957 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.358     ; 17.601     ;
; -16.956 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.358     ; 17.600     ;
; -16.955 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.358     ; 17.599     ;
; -16.954 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.358     ; 17.598     ;
; -16.953 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.358     ; 17.597     ;
; -16.946 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.358     ; 17.590     ;
; -16.945 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.350     ; 17.597     ;
; -16.921 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.350     ; 17.573     ;
; -16.920 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.352     ; 17.570     ;
; -16.912 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.350     ; 17.564     ;
; -16.910 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.350     ; 17.562     ;
; -16.910 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.350     ; 17.562     ;
; -16.910 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.350     ; 17.562     ;
; -16.903 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.358     ; 17.547     ;
; -16.877 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 17.525     ;
; -16.864 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.360     ; 17.506     ;
; -16.863 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.360     ; 17.505     ;
; -16.862 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.360     ; 17.504     ;
; -16.861 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.360     ; 17.503     ;
; -16.860 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.360     ; 17.502     ;
; -16.853 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.360     ; 17.495     ;
; -16.819 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.352     ; 17.469     ;
; -16.810 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.360     ; 17.452     ;
; -16.795 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.352     ; 17.445     ;
; -16.786 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.352     ; 17.436     ;
; -16.785 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 17.425     ;
; -16.784 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 17.424     ;
; -16.784 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.352     ; 17.434     ;
; -16.784 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.352     ; 17.434     ;
; -16.784 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.352     ; 17.434     ;
; -16.783 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 17.423     ;
; -16.782 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 17.422     ;
; -16.781 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 17.421     ;
; -16.776 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 17.424     ;
; -16.774 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 17.414     ;
; -16.752 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 17.400     ;
; -16.743 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 17.391     ;
; -16.741 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 17.389     ;
; -16.741 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 17.389     ;
; -16.741 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 17.389     ;
; -16.731 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 17.371     ;
; -16.689 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.353     ; 17.338     ;
; -16.597 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.361     ; 17.238     ;
; -16.596 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.361     ; 17.237     ;
; -16.595 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.361     ; 17.236     ;
; -16.594 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.361     ; 17.235     ;
; -16.593 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.361     ; 17.234     ;
; -16.588 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.353     ; 17.237     ;
; -16.586 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.361     ; 17.227     ;
; -16.564 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.353     ; 17.213     ;
; -16.555 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.353     ; 17.204     ;
; -16.553 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.353     ; 17.202     ;
; -16.553 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.353     ; 17.202     ;
; -16.553 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.353     ; 17.202     ;
; -16.543 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.361     ; 17.184     ;
; -16.338 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 16.986     ;
; -15.853 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 16.493     ;
; -15.852 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 16.492     ;
; -15.851 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 16.491     ;
; -15.850 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 16.490     ;
; -15.849 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 16.489     ;
; -15.842 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 16.482     ;
; -15.799 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.362     ; 16.439     ;
; -15.011 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 15.659     ;
; -14.910 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 15.558     ;
; -14.886 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 15.534     ;
; -14.877 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 15.525     ;
; -14.875 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 15.523     ;
; -14.875 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 15.523     ;
; -14.875 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.354     ; 15.523     ;
; -14.385 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.367     ; 15.020     ;
; -13.996 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.363     ; 14.635     ;
; -13.900 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.375     ; 14.527     ;
; -13.899 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.375     ; 14.526     ;
; -13.898 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.375     ; 14.525     ;
; -13.897 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.375     ; 14.524     ;
; -13.896 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.375     ; 14.523     ;
; -13.889 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.375     ; 14.516     ;
; -13.846 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.375     ; 14.473     ;
; -13.761 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 14.689     ;
; -13.511 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.371     ; 14.142     ;
; -13.510 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.371     ; 14.141     ;
; -13.509 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.371     ; 14.140     ;
; -13.508 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.371     ; 14.139     ;
; -13.507 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.371     ; 14.138     ;
; -13.500 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.371     ; 14.131     ;
; -13.457 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.371     ; 14.088     ;
; -13.284 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.074     ; 14.212     ;
; -13.276 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 14.196     ;
; -13.275 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 14.195     ;
; -13.274 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 14.194     ;
; -13.273 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 14.193     ;
; -13.272 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 14.192     ;
; -13.265 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 14.185     ;
; -13.222 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.082     ; 14.142     ;
+---------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                       ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -4.501 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.431      ;
; -4.435 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.365      ;
; -4.300 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.230      ;
; -4.264 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.194      ;
; -4.227 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.157      ;
; -4.227 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.157      ;
; -4.202 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 5.122      ;
; -4.178 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.108      ;
; -4.163 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.093      ;
; -4.156 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.086      ;
; -4.138 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.068      ;
; -4.092 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 5.022      ;
; -4.035 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.961      ;
; -4.030 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.956      ;
; -4.026 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.956      ;
; -4.015 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.941      ;
; -4.015 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.941      ;
; -4.015 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.941      ;
; -4.001 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.927      ;
; -4.001 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.927      ;
; -4.001 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.927      ;
; -3.998 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.928      ;
; -3.949 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.879      ;
; -3.925 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 4.845      ;
; -3.894 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.820      ;
; -3.877 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.803      ;
; -3.877 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.803      ;
; -3.872 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.802      ;
; -3.862 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.788      ;
; -3.860 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.786      ;
; -3.860 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.786      ;
; -3.860 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.786      ;
; -3.860 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.786      ;
; -3.860 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.786      ;
; -3.828 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.754      ;
; -3.828 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.754      ;
; -3.828 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.754      ;
; -3.782 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 4.702      ;
; -3.779 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.705      ;
; -3.775 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.072     ; 4.705      ;
; -3.763 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.689      ;
; -3.756 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.682      ;
; -3.753 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.086     ; 4.669      ;
; -3.745 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.671      ;
; -3.745 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.671      ;
; -3.745 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.671      ;
; -3.741 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.667      ;
; -3.741 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.667      ;
; -3.741 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.667      ;
; -3.736 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 4.656      ;
; -3.731 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.657      ;
; -3.729 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.655      ;
; -3.729 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.655      ;
; -3.729 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.655      ;
; -3.719 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.086     ; 4.635      ;
; -3.719 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.086     ; 4.635      ;
; -3.719 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.086     ; 4.635      ;
; -3.719 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.645      ;
; -3.719 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.645      ;
; -3.716 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 4.636      ;
; -3.706 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 4.629      ;
; -3.697 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.623      ;
; -3.697 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.623      ;
; -3.697 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.623      ;
; -3.694 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.620      ;
; -3.692 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.618      ;
; -3.689 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 4.609      ;
; -3.687 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.613      ;
; -3.687 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.613      ;
; -3.677 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.603      ;
; -3.677 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.603      ;
; -3.677 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.603      ;
; -3.671 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.597      ;
; -3.660 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.586      ;
; -3.660 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.586      ;
; -3.660 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.586      ;
; -3.653 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.579      ;
; -3.653 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.579      ;
; -3.653 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.579      ;
; -3.653 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.579      ;
; -3.640 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.079     ; 4.563      ;
; -3.637 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.563      ;
; -3.637 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.563      ;
; -3.637 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.563      ;
; -3.610 ; sevensegment:sevs_module|counter[3]  ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 4.530      ;
; -3.604 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.530      ;
; -3.604 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.530      ;
; -3.604 ; sevensegment:sevs_module|counter[12] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.082     ; 4.524      ;
; -3.603 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.529      ;
; -3.603 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.529      ;
; -3.588 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.514      ;
; -3.588 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.514      ;
; -3.587 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.513      ;
; -3.587 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.513      ;
; -3.587 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.513      ;
; -3.587 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.513      ;
; -3.578 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.086     ; 4.494      ;
; -3.578 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.086     ; 4.494      ;
; -3.556 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.482      ;
; -3.556 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.076     ; 4.482      ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.669      ;
; 0.384 ; uart:uart_module|r_TX_DATA[0]                     ; uart:uart_module|r_TX_DATA[0]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.090      ; 0.669      ;
; 0.384 ; uart:uart_module|uart_tx:u_TX|o_BUSY              ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.090      ; 0.669      ;
; 0.397 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.684      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|parse.rgbparse      ; uart:uart_module|uart_rx:u_RX|parse.rgbparse                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed   ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en    ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_state.finished  ; uart:uart_module|uart_rx:u_RX|img_state.finished                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_state.running   ; uart:uart_module|uart_rx:u_RX|img_state.running                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_state.initial   ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.669      ;
; 0.440 ; uart:uart_module|uart_rx:u_RX|img_din[14]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.107      ;
; 0.442 ; uart:uart_module|uart_rx:u_RX|img_din[13]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.434      ; 1.106      ;
; 0.447 ; uart:uart_module|uart_rx:u_RX|img_din[13]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.114      ;
; 0.458 ; uart:uart_module|uart_rx:u_RX|img_din[12]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.125      ;
; 0.465 ; uart:uart_module|uart_rx:u_RX|img_din[12]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.438      ; 1.133      ;
; 0.465 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.752      ;
; 0.467 ; uart:uart_module|uart_rx:u_RX|img_din[14]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.436      ; 1.133      ;
; 0.469 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2]        ; uart:uart_module|uart_rx:u_RX|img_din[10]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.737      ;
; 0.470 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3]        ; uart:uart_module|uart_rx:u_RX|img_din[11]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4]        ; uart:uart_module|uart_rx:u_RX|img_din[12]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]        ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.738      ;
; 0.470 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]        ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.738      ;
; 0.471 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1]        ; uart:uart_module|uart_rx:u_RX|img_din[9]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.739      ;
; 0.472 ; uart:uart_module|uart_rx:u_RX|img_din[15]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.437      ; 1.139      ;
; 0.473 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0]        ; uart:uart_module|uart_rx:u_RX|img_din[8]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.740      ;
; 0.478 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.765      ;
; 0.478 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.765      ;
; 0.479 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.766      ;
; 0.504 ; uart:uart_module|uart_rx:u_RX|parse.widthparse    ; uart:uart_module|uart_rx:u_RX|parse.heightparse                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.771      ;
; 0.510 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.777      ;
; 0.521 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.788      ;
; 0.599 ; uart:uart_module|uart_tx:u_TX|o_BUSY              ; uart:uart_module|s_TX_START                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.090      ; 0.884      ;
; 0.608 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|img_addr[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.875      ;
; 0.623 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|img_addr[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.890      ;
; 0.624 ; uart:uart_module|uart_rx:u_RX|img_addr[8]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 1.281      ;
; 0.631 ; uart:uart_module|uart_rx:u_RX|img_addr[5]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 1.288      ;
; 0.632 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]    ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.064      ; 0.891      ;
; 0.643 ; uart:uart_module|uart_rx:u_RX|img_addr[10]        ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 1.300      ;
; 0.646 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5]        ; uart:uart_module|uart_rx:u_RX|img_din[13]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.914      ;
; 0.658 ; uart:uart_module|uart_rx:u_RX|img_addr[9]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 1.315      ;
; 0.662 ; uart:uart_module|uart_rx:u_RX|img_addr[3]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.427      ; 1.319      ;
; 0.669 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]    ; uart:uart_module|uart_rx:u_RX|w_arr[1][1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.936      ;
; 0.674 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13] ; uart:uart_module|uart_rx:u_RX|img_addr[13]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.941      ;
; 0.680 ; uart:uart_module|s_TX_START                       ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.090      ; 0.965      ;
; 0.686 ; uart:uart_module|uart_rx:u_RX|w_arr[2][2]         ; uart:uart_module|uart_rx:u_RX|img_width[2]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.954      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|h_arr[2][2]         ; uart:uart_module|uart_rx:u_RX|img_height[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|h_arr[2][1]         ; uart:uart_module|uart_rx:u_RX|img_height[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.954      ;
; 0.687 ; uart:uart_module|uart_rx:u_RX|w_arr[2][3]         ; uart:uart_module|uart_rx:u_RX|img_width[3]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.955      ;
; 0.688 ; clockmodifier:clockmodifier_module|counter[1]     ; clockmodifier:clockmodifier_module|counter[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.091      ; 0.974      ;
; 0.692 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.979      ;
; 0.695 ; uart:uart_module|uart_rx:u_RX|img_addr[8]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.356      ; 1.281      ;
; 0.698 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.966      ;
; 0.701 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.969      ;
; 0.701 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.969      ;
; 0.701 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[6]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.969      ;
; 0.702 ; uart:uart_module|uart_rx:u_RX|img_addr[5]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.356      ; 1.288      ;
; 0.702 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.969      ;
; 0.703 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.970      ;
; 0.703 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.970      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.971      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[15]    ; clockmodifier:clockmodifier_module|counter[15]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[13]    ; clockmodifier:clockmodifier_module|counter[13]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; clockmodifier:clockmodifier_module|counter[3]     ; clockmodifier:clockmodifier_module|counter[3]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.092      ; 0.991      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[11]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[21]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[19]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[29]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.072      ; 0.972      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[19]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
; 0.705 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[21]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[21]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.073      ; 0.973      ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                            ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.384 ; buzzer:buzzer_module|counter[0]           ; buzzer:buzzer_module|counter[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.090      ; 0.669      ;
; 0.402 ; sevensegment:sevs_module|curr_val[31]     ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; buzzer:buzzer_module|state                ; buzzer:buzzer_module|state            ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.684      ;
; 0.641 ; uart:uart_module|uart_rx:u_RX|o_mem[3][0] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.125      ; 0.991      ;
; 0.685 ; buzzer:buzzer_module|counter[2]           ; buzzer:buzzer_module|counter[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.953      ;
; 0.685 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.953      ;
; 0.704 ; sevensegment:sevs_module|counter[15]      ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; sevensegment:sevs_module|counter[13]      ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; sevensegment:sevs_module|counter[5]       ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; sevensegment:sevs_module|counter[3]       ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.972      ;
; 0.704 ; buzzer:buzzer_module|counter[6]           ; buzzer:buzzer_module|counter[6]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.972      ;
; 0.705 ; sevensegment:sevs_module|counter[11]      ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[29]      ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[21]      ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[19]      ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.706 ; sevensegment:sevs_module|counter[1]       ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; buzzer:buzzer_module|counter[5]           ; buzzer:buzzer_module|counter[5]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.974      ;
; 0.706 ; buzzer:buzzer_module|counter[22]          ; buzzer:buzzer_module|counter[22]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.973      ;
; 0.707 ; sevensegment:sevs_module|counter[27]      ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[17]      ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.707 ; sevensegment:sevs_module|counter[9]       ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; sevensegment:sevs_module|counter[6]       ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; buzzer:buzzer_module|counter[4]           ; buzzer:buzzer_module|counter[4]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; buzzer:buzzer_module|counter[10]          ; buzzer:buzzer_module|counter[10]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; buzzer:buzzer_module|counter[11]          ; buzzer:buzzer_module|counter[11]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; buzzer:buzzer_module|counter[12]          ; buzzer:buzzer_module|counter[12]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.975      ;
; 0.707 ; buzzer:buzzer_module|counter[16]          ; buzzer:buzzer_module|counter[16]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.974      ;
; 0.708 ; sevensegment:sevs_module|counter[22]      ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[31]      ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; sevensegment:sevs_module|counter[7]       ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; buzzer:buzzer_module|counter[29]          ; buzzer:buzzer_module|counter[29]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; buzzer:buzzer_module|counter[21]          ; buzzer:buzzer_module|counter[21]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; buzzer:buzzer_module|counter[8]           ; buzzer:buzzer_module|counter[8]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.976      ;
; 0.708 ; buzzer:buzzer_module|counter[18]          ; buzzer:buzzer_module|counter[18]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.708 ; buzzer:buzzer_module|counter[19]          ; buzzer:buzzer_module|counter[19]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.975      ;
; 0.709 ; sevensegment:sevs_module|counter[23]      ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; sevensegment:sevs_module|counter[25]      ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; sevensegment:sevs_module|counter[14]      ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.977      ;
; 0.709 ; buzzer:buzzer_module|counter[30]          ; buzzer:buzzer_module|counter[30]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; buzzer:buzzer_module|counter[20]          ; buzzer:buzzer_module|counter[20]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; buzzer:buzzer_module|counter[26]          ; buzzer:buzzer_module|counter[26]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; buzzer:buzzer_module|counter[27]          ; buzzer:buzzer_module|counter[27]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.709 ; buzzer:buzzer_module|counter[28]          ; buzzer:buzzer_module|counter[28]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.976      ;
; 0.710 ; sevensegment:sevs_module|counter[16]      ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; sevensegment:sevs_module|counter[12]      ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; sevensegment:sevs_module|counter[10]      ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; sevensegment:sevs_module|counter[4]       ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; buzzer:buzzer_module|counter[31]          ; buzzer:buzzer_module|counter[31]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; buzzer:buzzer_module|counter[7]           ; buzzer:buzzer_module|counter[7]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; buzzer:buzzer_module|counter[9]           ; buzzer:buzzer_module|counter[9]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.978      ;
; 0.710 ; buzzer:buzzer_module|counter[17]          ; buzzer:buzzer_module|counter[17]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.710 ; buzzer:buzzer_module|counter[24]          ; buzzer:buzzer_module|counter[24]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.977      ;
; 0.711 ; sevensegment:sevs_module|counter[18]      ; sevensegment:sevs_module|counter[18]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.978      ;
; 0.711 ; sevensegment:sevs_module|counter[8]       ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[20]      ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[26]      ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[28]      ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; sevensegment:sevs_module|counter[30]      ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; buzzer:buzzer_module|counter[23]          ; buzzer:buzzer_module|counter[23]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.712 ; buzzer:buzzer_module|counter[25]          ; buzzer:buzzer_module|counter[25]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.979      ;
; 0.713 ; sevensegment:sevs_module|counter[24]      ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 0.980      ;
; 0.798 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.126      ; 1.149      ;
; 0.873 ; sevensegment:sevs_module|counter[2]       ; sevensegment:sevs_module|dig[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.532      ; 1.600      ;
; 0.962 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.126      ; 1.313      ;
; 0.967 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.126      ; 1.318      ;
; 0.988 ; uart:uart_module|uart_rx:u_RX|o_mem[1][1] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.124      ; 1.337      ;
; 1.004 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.272      ;
; 1.004 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[4]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.272      ;
; 1.009 ; buzzer:buzzer_module|counter[2]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.277      ;
; 1.019 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[5]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.287      ;
; 1.021 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.289      ;
; 1.025 ; buzzer:buzzer_module|counter[5]           ; buzzer:buzzer_module|counter[6]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.293      ;
; 1.026 ; sevensegment:sevs_module|counter[5]       ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; sevensegment:sevs_module|counter[13]      ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; sevensegment:sevs_module|counter[3]       ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; buzzer:buzzer_module|counter[6]           ; buzzer:buzzer_module|counter[7]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; buzzer:buzzer_module|counter[11]          ; buzzer:buzzer_module|counter[12]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.294      ;
; 1.026 ; sevensegment:sevs_module|counter[6]       ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[14]      ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; sevensegment:sevs_module|counter[11]      ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.295      ;
; 1.027 ; buzzer:buzzer_module|counter[21]          ; buzzer:buzzer_module|counter[22]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; sevensegment:sevs_module|counter[22]      ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; buzzer:buzzer_module|counter[29]          ; buzzer:buzzer_module|counter[30]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.027 ; buzzer:buzzer_module|counter[19]          ; buzzer:buzzer_module|counter[20]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.294      ;
; 1.028 ; sevensegment:sevs_module|counter[12]      ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sevensegment:sevs_module|counter[4]       ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sevensegment:sevs_module|counter[10]      ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sevensegment:sevs_module|counter[16]      ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; buzzer:buzzer_module|counter[9]           ; buzzer:buzzer_module|counter[10]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; sevensegment:sevs_module|counter[21]      ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; buzzer:buzzer_module|counter[7]           ; buzzer:buzzer_module|counter[8]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.296      ;
; 1.028 ; buzzer:buzzer_module|counter[17]          ; buzzer:buzzer_module|counter[18]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[19]      ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; sevensegment:sevs_module|counter[29]      ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; buzzer:buzzer_module|counter[22]          ; buzzer:buzzer_module|counter[23]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.028 ; buzzer:buzzer_module|counter[27]          ; buzzer:buzzer_module|counter[28]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.295      ;
; 1.029 ; sevensegment:sevs_module|counter[20]      ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[18]      ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.072      ; 1.296      ;
; 1.029 ; sevensegment:sevs_module|counter[8]       ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.073      ; 1.297      ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                        ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -7.462 ; -725.895      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.538 ; -67.265       ;
+--------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                        ;
+--------------------------------------------------+-------+---------------+
; Clock                                            ; Slack ; End Point TNS ;
+--------------------------------------------------+-------+---------------+
; i_clk                                            ; 0.160 ; 0.000         ;
; clockmodifier:clockmodifier_module|clk_out_intem ; 0.179 ; 0.000         ;
+--------------------------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                          ;
+--------------------------------------------------+--------+---------------+
; Clock                                            ; Slack  ; End Point TNS ;
+--------------------------------------------------+--------+---------------+
; i_clk                                            ; -3.000 ; -382.339      ;
; clockmodifier:clockmodifier_module|clk_out_intem ; -1.000 ; -78.000       ;
+--------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'i_clk'                                                                                                                                                                                                           ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.462 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.183     ; 8.266      ;
; -7.422 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.181     ; 8.228      ;
; -7.337 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.185     ; 8.139      ;
; -7.271 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 8.074      ;
; -7.257 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.180     ; 8.064      ;
; -7.252 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.182     ; 8.057      ;
; -7.190 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.180     ; 7.997      ;
; -7.189 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.190     ; 7.986      ;
; -7.189 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.190     ; 7.986      ;
; -7.188 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.190     ; 7.985      ;
; -7.187 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.190     ; 7.984      ;
; -7.187 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.190     ; 7.984      ;
; -7.185 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.182     ; 7.990      ;
; -7.178 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.190     ; 7.975      ;
; -7.173 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.976      ;
; -7.164 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.190     ; 7.961      ;
; -7.149 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.188     ; 7.948      ;
; -7.149 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.188     ; 7.948      ;
; -7.148 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.188     ; 7.947      ;
; -7.147 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.188     ; 7.946      ;
; -7.147 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.188     ; 7.946      ;
; -7.138 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.188     ; 7.937      ;
; -7.127 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.180     ; 7.934      ;
; -7.124 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.188     ; 7.923      ;
; -7.122 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.182     ; 7.927      ;
; -7.106 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.909      ;
; -7.102 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.183     ; 7.906      ;
; -7.100 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.180     ; 7.907      ;
; -7.095 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.182     ; 7.900      ;
; -7.089 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.180     ; 7.896      ;
; -7.087 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.180     ; 7.894      ;
; -7.087 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.180     ; 7.894      ;
; -7.084 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.182     ; 7.889      ;
; -7.082 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.182     ; 7.887      ;
; -7.082 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.182     ; 7.887      ;
; -7.064 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.859      ;
; -7.064 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.859      ;
; -7.063 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.858      ;
; -7.062 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.857      ;
; -7.062 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.857      ;
; -7.053 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.848      ;
; -7.043 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.846      ;
; -7.039 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.834      ;
; -7.035 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.183     ; 7.839      ;
; -7.016 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.819      ;
; -7.005 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.808      ;
; -7.003 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.806      ;
; -7.003 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a7~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.806      ;
; -6.998 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.191     ; 7.794      ;
; -6.998 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.191     ; 7.794      ;
; -6.997 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.191     ; 7.793      ;
; -6.996 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.191     ; 7.792      ;
; -6.996 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.191     ; 7.792      ;
; -6.987 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.191     ; 7.783      ;
; -6.973 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.191     ; 7.769      ;
; -6.972 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.183     ; 7.776      ;
; -6.945 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.183     ; 7.749      ;
; -6.934 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.183     ; 7.738      ;
; -6.932 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.183     ; 7.736      ;
; -6.932 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~portb_address_reg0 ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.183     ; 7.736      ;
; -6.890 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.185     ; 7.692      ;
; -6.617 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.412      ;
; -6.617 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.412      ;
; -6.616 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.411      ;
; -6.615 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.410      ;
; -6.615 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.410      ;
; -6.606 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.401      ;
; -6.592 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.192     ; 7.387      ;
; -6.386 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.189      ;
; -6.319 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.122      ;
; -6.256 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.059      ;
; -6.229 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.032      ;
; -6.218 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.021      ;
; -6.216 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.019      ;
; -6.216 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.184     ; 7.019      ;
; -6.005 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.189     ; 6.803      ;
; -5.902 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.039     ; 6.850      ;
; -5.816 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][0] ; i_clk        ; i_clk       ; 1.000        ; -0.189     ; 6.614      ;
; -5.732 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.196     ; 6.523      ;
; -5.732 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.196     ; 6.523      ;
; -5.731 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.196     ; 6.522      ;
; -5.730 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.196     ; 6.521      ;
; -5.730 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.196     ; 6.521      ;
; -5.721 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.196     ; 6.512      ;
; -5.718 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][7] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 6.667      ;
; -5.707 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a3~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.196     ; 6.498      ;
; -5.651 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][5] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 6.600      ;
; -5.629 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 6.570      ;
; -5.629 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 6.570      ;
; -5.628 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][5] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 6.569      ;
; -5.627 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][1] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 6.568      ;
; -5.627 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 6.568      ;
; -5.618 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 6.559      ;
; -5.604 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[2][6] ; i_clk        ; i_clk       ; 1.000        ; -0.046     ; 6.545      ;
; -5.588 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][4] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 6.537      ;
; -5.561 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][6] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 6.510      ;
; -5.550 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][3] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 6.499      ;
; -5.548 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][1] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 6.497      ;
; -5.548 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|address_reg_b[0]                 ; uart:uart_module|uart_rx:u_RX|o_mem[3][2] ; i_clk        ; i_clk       ; 1.000        ; -0.038     ; 6.497      ;
; -5.543 ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a8~portb_address_reg0  ; uart:uart_module|uart_rx:u_RX|o_mem[2][2] ; i_clk        ; i_clk       ; 1.000        ; -0.196     ; 6.334      ;
+--------+--------------------------------------------------------------------------------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                       ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                            ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; -1.538 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.491      ;
; -1.476 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.429      ;
; -1.403 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.351      ;
; -1.398 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.351      ;
; -1.392 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.345      ;
; -1.390 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.343      ;
; -1.389 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.337      ;
; -1.388 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.336      ;
; -1.386 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.334      ;
; -1.380 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.333      ;
; -1.370 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.317      ;
; -1.361 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.314      ;
; -1.341 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.289      ;
; -1.336 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.289      ;
; -1.328 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.281      ;
; -1.327 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.275      ;
; -1.326 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.274      ;
; -1.324 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.272      ;
; -1.320 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.273      ;
; -1.318 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.271      ;
; -1.317 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.270      ;
; -1.306 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.254      ;
; -1.306 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.254      ;
; -1.296 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.249      ;
; -1.263 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.211      ;
; -1.257 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.205      ;
; -1.255 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.203      ;
; -1.249 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.197      ;
; -1.248 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.196      ;
; -1.246 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.194      ;
; -1.245 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.193      ;
; -1.244 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.192      ;
; -1.244 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.192      ;
; -1.243 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.191      ;
; -1.242 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.190      ;
; -1.241 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.189      ;
; -1.240 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.188      ;
; -1.240 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.188      ;
; -1.238 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.186      ;
; -1.235 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.045     ; 2.177      ;
; -1.231 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.179      ;
; -1.230 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.178      ;
; -1.230 ; sevensegment:sevs_module|counter[14] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.177      ;
; -1.228 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.176      ;
; -1.224 ; sevensegment:sevs_module|counter[19] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.177      ;
; -1.221 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.045     ; 2.163      ;
; -1.220 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.045     ; 2.162      ;
; -1.218 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.045     ; 2.160      ;
; -1.216 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.163      ;
; -1.213 ; sevensegment:sevs_module|counter[29] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.166      ;
; -1.205 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.153      ;
; -1.202 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|curr_val[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.150      ;
; -1.202 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.150      ;
; -1.202 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.150      ;
; -1.202 ; sevensegment:sevs_module|counter[27] ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.150      ;
; -1.201 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.149      ;
; -1.193 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.141      ;
; -1.191 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.139      ;
; -1.190 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.138      ;
; -1.188 ; sevensegment:sevs_module|counter[22] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.136      ;
; -1.187 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.135      ;
; -1.186 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.134      ;
; -1.185 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.133      ;
; -1.184 ; sevensegment:sevs_module|counter[23] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.132      ;
; -1.182 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.130      ;
; -1.180 ; sevensegment:sevs_module|counter[6]  ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.127      ;
; -1.179 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.127      ;
; -1.178 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.126      ;
; -1.176 ; sevensegment:sevs_module|counter[17] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.124      ;
; -1.171 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.119      ;
; -1.170 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.118      ;
; -1.169 ; sevensegment:sevs_module|counter[31] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.034     ; 2.122      ;
; -1.168 ; sevensegment:sevs_module|counter[16] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.116      ;
; -1.168 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.116      ;
; -1.167 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.115      ;
; -1.166 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.114      ;
; -1.166 ; sevensegment:sevs_module|counter[21] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.114      ;
; -1.165 ; sevensegment:sevs_module|counter[18] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.113      ;
; -1.160 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.108      ;
; -1.160 ; sevensegment:sevs_module|counter[25] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.108      ;
; -1.158 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.106      ;
; -1.158 ; sevensegment:sevs_module|counter[24] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.106      ;
; -1.155 ; sevensegment:sevs_module|counter[11] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.102      ;
; -1.154 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.101      ;
; -1.153 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.101      ;
; -1.148 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.096      ;
; -1.148 ; sevensegment:sevs_module|counter[26] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.096      ;
; -1.144 ; sevensegment:sevs_module|counter[9]  ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.091      ;
; -1.141 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.089      ;
; -1.141 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[2]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.089      ;
; -1.140 ; sevensegment:sevs_module|counter[30] ; sevensegment:sevs_module|curr_val[7]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.088      ;
; -1.138 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[5]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.045     ; 2.080      ;
; -1.138 ; sevensegment:sevs_module|counter[15] ; sevensegment:sevs_module|curr_val[6]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.045     ; 2.080      ;
; -1.132 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|curr_val[1]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.080      ;
; -1.132 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.080      ;
; -1.132 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.080      ;
; -1.132 ; sevensegment:sevs_module|counter[28] ; sevensegment:sevs_module|dig[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.080      ;
; -1.129 ; sevensegment:sevs_module|counter[13] ; sevensegment:sevs_module|curr_val[0]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.040     ; 2.076      ;
; -1.129 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[4]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.077      ;
; -1.119 ; sevensegment:sevs_module|counter[20] ; sevensegment:sevs_module|curr_val[3]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 1.000        ; -0.039     ; 2.067      ;
+--------+--------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'i_clk'                                                                                                                                                                                                                  ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.160 ; uart:uart_module|uart_rx:u_RX|img_din[13]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a5~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.225      ; 0.489      ;
; 0.163 ; uart:uart_module|uart_rx:u_RX|img_din[12]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.229      ; 0.496      ;
; 0.164 ; uart:uart_module|uart_rx:u_RX|img_din[13]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.496      ;
; 0.168 ; uart:uart_module|uart_rx:u_RX|img_din[14]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.500      ;
; 0.170 ; uart:uart_module|uart_rx:u_RX|img_din[12]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.502      ;
; 0.176 ; uart:uart_module|uart_rx:u_RX|img_din[15]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a12~porta_datain_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.228      ; 0.508      ;
; 0.179 ; uart:uart_module|r_TX_DATA[0]                     ; uart:uart_module|r_TX_DATA[0]                                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart:uart_module|uart_rx:u_RX|img_din[14]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a6~porta_datain_reg0  ; i_clk        ; i_clk       ; 0.000        ; 0.227      ; 0.510      ;
; 0.179 ; uart:uart_module|uart_tx:u_TX|o_BUSY              ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.307      ;
; 0.186 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.314      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_state.finished  ; uart:uart_module|uart_rx:u_RX|img_state.finished                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_state.running   ; uart:uart_module|uart_rx:u_RX|img_state.running                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_state.initial   ; uart:uart_module|uart_rx:u_RX|img_state.initial                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[0]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|rgb_firstrun                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|parse.rgbparse      ; uart:uart_module|uart_rx:u_RX|parse.rgbparse                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed   ; uart:uart_module|uart_rx:u_RX|\parser:wh_parsed                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en    ; uart:uart_module|uart_rx:u_RX|\parser:h_arr_en                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[1]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[6]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[5]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[3]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[4]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[7]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]    ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[0]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][2]        ; uart:uart_module|uart_rx:u_RX|img_din[10]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][3]        ; uart:uart_module|uart_rx:u_RX|img_din[11]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]        ; uart:uart_module|uart_rx:u_RX|img_din[15]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.314      ;
; 0.195 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][0]        ; uart:uart_module|uart_rx:u_RX|img_din[8]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.316      ;
; 0.195 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][1]        ; uart:uart_module|uart_rx:u_RX|img_din[9]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][4]        ; uart:uart_module|uart_rx:u_RX|img_din[12]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.315      ;
; 0.195 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][6]        ; uart:uart_module|uart_rx:u_RX|img_din[14]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.315      ;
; 0.207 ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.335      ;
; 0.216 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[1]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.344      ;
; 0.217 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.345      ;
; 0.217 ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[0]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.345      ;
; 0.225 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[9]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.345      ;
; 0.227 ; uart:uart_module|uart_rx:u_RX|parse.widthparse    ; uart:uart_module|uart_rx:u_RX|parse.heightparse                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.348      ;
; 0.235 ; uart:uart_module|uart_rx:u_RX|r_INDEX[0]          ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.355      ;
; 0.260 ; uart:uart_module|uart_rx:u_RX|img_addr[8]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.227      ; 0.591      ;
; 0.262 ; uart:uart_module|uart_rx:u_RX|img_addr[5]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.227      ; 0.593      ;
; 0.265 ; uart:uart_module|uart_tx:u_TX|o_BUSY              ; uart:uart_module|s_TX_START                                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.393      ;
; 0.266 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|img_addr[1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.386      ;
; 0.268 ; uart:uart_module|uart_rx:u_RX|rgb[1][1][5]        ; uart:uart_module|uart_rx:u_RX|img_din[13]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.388      ;
; 0.268 ; uart:uart_module|uart_rx:u_RX|rgb_firstrun        ; uart:uart_module|uart_rx:u_RX|img_addr[0]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.388      ;
; 0.270 ; uart:uart_module|uart_rx:u_RX|img_addr[10]        ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.227      ; 0.601      ;
; 0.270 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[8]    ; uart:uart_module|uart_rx:u_RX|rgb[1][1][7]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.032      ; 0.386      ;
; 0.273 ; uart:uart_module|uart_rx:u_RX|img_addr[9]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.227      ; 0.604      ;
; 0.277 ; uart:uart_module|uart_rx:u_RX|img_addr[3]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~porta_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.227      ; 0.608      ;
; 0.280 ; uart:uart_module|uart_rx:u_RX|r_DATA_BUFFER[2]    ; uart:uart_module|uart_rx:u_RX|w_arr[1][1]                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.400      ;
; 0.288 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13] ; uart:uart_module|uart_rx:u_RX|img_addr[13]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.035      ; 0.407      ;
; 0.293 ; uart:uart_module|s_TX_START                       ; uart:uart_module|uart_tx:u_TX|o_BUSY                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.421      ;
; 0.294 ; uart:uart_module|uart_rx:u_RX|h_arr[2][1]         ; uart:uart_module|uart_rx:u_RX|img_height[1]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; uart:uart_module|uart_rx:u_RX|w_arr[2][3]         ; uart:uart_module|uart_rx:u_RX|img_width[3]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; uart:uart_module|uart_rx:u_RX|w_arr[2][2]         ; uart:uart_module|uart_rx:u_RX|img_width[2]                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; uart:uart_module|uart_rx:u_RX|h_arr[2][2]         ; uart:uart_module|uart_rx:u_RX|img_height[2]                                                                       ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.416      ;
; 0.296 ; clockmodifier:clockmodifier_module|counter[1]     ; clockmodifier:clockmodifier_module|counter[1]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.045      ; 0.425      ;
; 0.301 ; uart:uart_module|uart_tx:u_TX|r_INDEX[2]          ; uart:uart_module|uart_tx:u_TX|r_INDEX[3]                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.044      ; 0.429      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|img_addr[8]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.186      ; 0.592      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[15]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.423      ;
; 0.302 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.422      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[15]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[15]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[3]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[5]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[13]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[1]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; clockmodifier:clockmodifier_module|counter[15]    ; clockmodifier:clockmodifier_module|counter[15]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.303 ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]      ; uart:uart_module|uart_rx:u_RX|r_PRESCALER[7]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.423      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[31]    ; clockmodifier:clockmodifier_module|counter[31]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_addr[5]         ; uart:uart_module|uart_rx:u_RX|altsyncram:img_rtl_0|altsyncram_vtf1:auto_generated|ram_block1a4~portb_address_reg0 ; i_clk        ; i_clk       ; 0.000        ; 0.186      ; 0.594      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]  ; uart:uart_module|uart_rx:u_RX|img_elcount_col[5]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[13]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_col[31] ; uart:uart_module|uart_rx:u_RX|img_elcount_col[31]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]  ; uart:uart_module|uart_rx:u_RX|img_elcount_row[6]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15] ; uart:uart_module|uart_rx:u_RX|img_elcount_row[15]                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[31]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]      ; uart:uart_module|uart_rx:u_RX|rgb_elcount[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]     ; uart:uart_module|uart_rx:u_RX|rgb_elcount[13]                                                                     ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[1]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[1]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[6]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[6]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[7]   ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[7]                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[11]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[11]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[31]  ; uart:uart_module|uart_rx:u_RX|wh_arr_counter[31]                                                                  ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[3]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[5]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]      ; uart:uart_module|uart_tx:u_TX|r_PRESCALER[2]                                                                      ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; clockmodifier:clockmodifier_module|counter[13]    ; clockmodifier:clockmodifier_module|counter[13]                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.036      ; 0.424      ;
+-------+---------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clockmodifier:clockmodifier_module|clk_out_intem'                                                                                                                                                            ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                               ; Launch Clock                                     ; Latch Clock                                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+
; 0.179 ; buzzer:buzzer_module|counter[0]           ; buzzer:buzzer_module|counter[0]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; sevensegment:sevs_module|curr_val[31]     ; sevensegment:sevs_module|curr_val[31] ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; buzzer:buzzer_module|state                ; buzzer:buzzer_module|state            ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.314      ;
; 0.286 ; uart:uart_module|uart_rx:u_RX|o_mem[3][0] ; sevensegment:sevs_module|curr_val[0]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.437      ;
; 0.293 ; buzzer:buzzer_module|counter[2]           ; buzzer:buzzer_module|counter[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.414      ;
; 0.298 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[1]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.419      ;
; 0.302 ; sevensegment:sevs_module|counter[15]      ; sevensegment:sevs_module|counter[15]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.423      ;
; 0.303 ; sevensegment:sevs_module|counter[13]      ; sevensegment:sevs_module|counter[13]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; sevensegment:sevs_module|counter[5]       ; sevensegment:sevs_module|counter[5]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; sevensegment:sevs_module|counter[3]       ; sevensegment:sevs_module|counter[3]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.424      ;
; 0.303 ; buzzer:buzzer_module|counter[6]           ; buzzer:buzzer_module|counter[6]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[31]      ; sevensegment:sevs_module|counter[31]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sevensegment:sevs_module|counter[11]      ; sevensegment:sevs_module|counter[11]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; sevensegment:sevs_module|counter[7]       ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; sevensegment:sevs_module|counter[6]       ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; sevensegment:sevs_module|counter[1]       ; sevensegment:sevs_module|counter[1]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; buzzer:buzzer_module|counter[5]           ; buzzer:buzzer_module|counter[5]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; buzzer:buzzer_module|counter[8]           ; buzzer:buzzer_module|counter[8]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[27]      ; sevensegment:sevs_module|counter[27]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[29]      ; sevensegment:sevs_module|counter[29]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[21]      ; sevensegment:sevs_module|counter[21]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[19]      ; sevensegment:sevs_module|counter[19]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[17]      ; sevensegment:sevs_module|counter[17]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; sevensegment:sevs_module|counter[14]      ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sevensegment:sevs_module|counter[9]       ; sevensegment:sevs_module|counter[9]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sevensegment:sevs_module|counter[8]       ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; buzzer:buzzer_module|counter[31]          ; buzzer:buzzer_module|counter[31]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; buzzer:buzzer_module|counter[4]           ; buzzer:buzzer_module|counter[4]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; buzzer:buzzer_module|counter[7]           ; buzzer:buzzer_module|counter[7]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; buzzer:buzzer_module|counter[10]          ; buzzer:buzzer_module|counter[10]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; buzzer:buzzer_module|counter[11]          ; buzzer:buzzer_module|counter[11]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; buzzer:buzzer_module|counter[12]          ; buzzer:buzzer_module|counter[12]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; buzzer:buzzer_module|counter[16]          ; buzzer:buzzer_module|counter[16]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; buzzer:buzzer_module|counter[22]          ; buzzer:buzzer_module|counter[22]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; sevensegment:sevs_module|counter[22]      ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[23]      ; sevensegment:sevs_module|counter[23]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[25]      ; sevensegment:sevs_module|counter[25]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[16]      ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; sevensegment:sevs_module|counter[12]      ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sevensegment:sevs_module|counter[10]      ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; sevensegment:sevs_module|counter[4]       ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; buzzer:buzzer_module|counter[30]          ; buzzer:buzzer_module|counter[30]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer:buzzer_module|counter[29]          ; buzzer:buzzer_module|counter[29]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer:buzzer_module|counter[21]          ; buzzer:buzzer_module|counter[21]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer:buzzer_module|counter[9]           ; buzzer:buzzer_module|counter[9]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.427      ;
; 0.306 ; buzzer:buzzer_module|counter[17]          ; buzzer:buzzer_module|counter[17]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer:buzzer_module|counter[18]          ; buzzer:buzzer_module|counter[18]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer:buzzer_module|counter[19]          ; buzzer:buzzer_module|counter[19]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer:buzzer_module|counter[20]          ; buzzer:buzzer_module|counter[20]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer:buzzer_module|counter[24]          ; buzzer:buzzer_module|counter[24]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.306 ; buzzer:buzzer_module|counter[27]          ; buzzer:buzzer_module|counter[27]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; sevensegment:sevs_module|counter[20]      ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[24]      ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[30]      ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; sevensegment:sevs_module|counter[18]      ; sevensegment:sevs_module|counter[18]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; buzzer:buzzer_module|counter[23]          ; buzzer:buzzer_module|counter[23]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; buzzer:buzzer_module|counter[26]          ; buzzer:buzzer_module|counter[26]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; buzzer:buzzer_module|counter[25]          ; buzzer:buzzer_module|counter[25]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; buzzer:buzzer_module|counter[28]          ; buzzer:buzzer_module|counter[28]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; sevensegment:sevs_module|counter[26]      ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; sevensegment:sevs_module|counter[28]      ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.428      ;
; 0.365 ; uart:uart_module|uart_rx:u_RX|o_mem[2][4] ; sevensegment:sevs_module|curr_val[4]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.038      ; 0.517      ;
; 0.398 ; sevensegment:sevs_module|counter[2]       ; sevensegment:sevs_module|dig[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.228      ; 0.710      ;
; 0.418 ; uart:uart_module|uart_rx:u_RX|o_mem[1][1] ; sevensegment:sevs_module|curr_val[1]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.569      ;
; 0.429 ; uart:uart_module|uart_rx:u_RX|o_mem[2][7] ; sevensegment:sevs_module|curr_val[7]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.038      ; 0.581      ;
; 0.432 ; uart:uart_module|uart_rx:u_RX|o_mem[2][3] ; sevensegment:sevs_module|curr_val[3]  ; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.038      ; 0.584      ;
; 0.442 ; buzzer:buzzer_module|counter[2]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.563      ;
; 0.451 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[2]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.572      ;
; 0.451 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[4]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; sevensegment:sevs_module|counter[5]       ; sevensegment:sevs_module|counter[6]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; sevensegment:sevs_module|counter[13]      ; sevensegment:sevs_module|counter[14]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; buzzer:buzzer_module|counter[6]           ; buzzer:buzzer_module|counter[7]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; sevensegment:sevs_module|counter[3]       ; sevensegment:sevs_module|counter[4]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; sevensegment:sevs_module|counter[7]       ; sevensegment:sevs_module|counter[8]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; sevensegment:sevs_module|counter[11]      ; sevensegment:sevs_module|counter[12]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; buzzer:buzzer_module|counter[8]           ; buzzer:buzzer_module|counter[9]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.574      ;
; 0.454 ; buzzer:buzzer_module|counter[4]           ; buzzer:buzzer_module|counter[5]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; buzzer:buzzer_module|counter[10]          ; buzzer:buzzer_module|counter[11]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; sevensegment:sevs_module|counter[21]      ; sevensegment:sevs_module|counter[22]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[9]       ; sevensegment:sevs_module|counter[10]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; buzzer:buzzer_module|counter[16]          ; buzzer:buzzer_module|counter[17]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[19]      ; sevensegment:sevs_module|counter[20]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[29]      ; sevensegment:sevs_module|counter[30]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[17]      ; sevensegment:sevs_module|counter[18]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; buzzer:buzzer_module|counter[22]          ; buzzer:buzzer_module|counter[23]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; sevensegment:sevs_module|counter[27]      ; sevensegment:sevs_module|counter[28]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; buzzer:buzzer_module|counter[1]           ; buzzer:buzzer_module|counter[3]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.575      ;
; 0.454 ; buzzer:buzzer_module|counter[3]           ; buzzer:buzzer_module|counter[5]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; buzzer:buzzer_module|counter[30]          ; buzzer:buzzer_module|counter[31]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; buzzer:buzzer_module|counter[20]          ; buzzer:buzzer_module|counter[21]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; buzzer:buzzer_module|counter[18]          ; buzzer:buzzer_module|counter[19]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sevensegment:sevs_module|counter[23]      ; sevensegment:sevs_module|counter[24]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; buzzer:buzzer_module|counter[24]          ; buzzer:buzzer_module|counter[25]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.455 ; sevensegment:sevs_module|counter[25]      ; sevensegment:sevs_module|counter[26]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; buzzer:buzzer_module|counter[28]          ; buzzer:buzzer_module|counter[29]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; buzzer:buzzer_module|counter[26]          ; buzzer:buzzer_module|counter[27]      ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; sevensegment:sevs_module|counter[15]      ; sevensegment:sevs_module|counter[16]  ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.031      ; 0.572      ;
; 0.462 ; buzzer:buzzer_module|counter[5]           ; buzzer:buzzer_module|counter[6]       ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.583      ;
; 0.462 ; sevensegment:sevs_module|counter[6]       ; sevensegment:sevs_module|counter[7]   ; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 0.000        ; 0.037      ; 0.583      ;
+-------+-------------------------------------------+---------------------------------------+--------------------------------------------------+--------------------------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                              ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Clock                                             ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack                                  ; -19.214   ; 0.160 ; N/A      ; N/A     ; -3.201              ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -4.888    ; 0.179 ; N/A      ; N/A     ; -1.487              ;
;  i_clk                                            ; -19.214   ; 0.160 ; N/A      ; N/A     ; -3.201              ;
; Design-wide TNS                                   ; -2394.432 ; 0.0   ; 0.0      ; 0.0     ; -713.944            ;
;  clockmodifier:clockmodifier_module|clk_out_intem ; -258.044  ; 0.000 ; N/A      ; N/A     ; -115.986            ;
;  i_clk                                            ; -2136.388 ; 0.000 ; N/A      ; N/A     ; -597.958            ;
+---------------------------------------------------+-----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sevseg[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led1        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led2        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led3        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_led4        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_r7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_g7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b0          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b1          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b2          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b3          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b4          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b5          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b6          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_b7          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_hs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_vga_vs      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_buzz        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; o_Tx          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; i_IR                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_clk                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; i_Rx                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.38 V              ; -0.0073 V           ; 0.097 V                              ; 0.018 V                              ; 4.24e-10 s                  ; 3.65e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.38 V             ; -0.0073 V          ; 0.097 V                             ; 0.018 V                             ; 4.24e-10 s                 ; 3.65e-10 s                 ; No                        ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.35 V              ; -0.00834 V          ; 0.127 V                              ; 0.035 V                              ; 4.7e-10 s                   ; 4.64e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.35 V             ; -0.00834 V         ; 0.127 V                             ; 0.035 V                             ; 4.7e-10 s                  ; 4.64e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; sevseg[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_led1        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led2        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led3        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_led4        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_r0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_r7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_g3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_g5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_g7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b0          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b1          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; o_b2          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b3          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b4          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b5          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_b6          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; o_b7          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_vga_hs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_vga_vs      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; o_buzz        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; o_Tx          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                 ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 3135     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 20       ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 7290663  ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                  ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; From Clock                                       ; To Clock                                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; 3135     ; 0        ; 0        ; 0        ;
; i_clk                                            ; clockmodifier:clockmodifier_module|clk_out_intem ; 20       ; 0        ; 0        ; 0        ;
; clockmodifier:clockmodifier_module|clk_out_intem ; i_clk                                            ; 1        ; 1        ; 0        ; 0        ;
; i_clk                                            ; i_clk                                            ; 7290663  ; 0        ; 0        ; 0        ;
+--------------------------------------------------+--------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 24    ; 24   ;
; Unconstrained Output Ports      ; 14    ; 14   ;
; Unconstrained Output Port Paths ; 70    ; 70   ;
+---------------------------------+-------+------+


+--------------------------------------------------------------------------------------------------------------------------+
; Clock Status Summary                                                                                                     ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; Target                                           ; Clock                                            ; Type ; Status      ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+
; clockmodifier:clockmodifier_module|clk_out_intem ; clockmodifier:clockmodifier_module|clk_out_intem ; Base ; Constrained ;
; i_clk                                            ; i_clk                                            ; Base ; Constrained ;
+--------------------------------------------------+--------------------------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_buzz      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; i_Rx       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_Tx        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_buzz      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; o_led4      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sevseg[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 23.1std.1 Build 993 05/14/2024 SC Lite Edition
    Info: Processing started: Sat Jan 11 19:23:00 2025
Info: Command: quartus_sta TubesSisdig -c TubesSisdig
Info: qsta_default_script.tcl version: #1
Warning (20013): Ignored 19 assignments for entity "PLL25" -- entity does not exist in design
Warning (20013): Ignored 74 assignments for entity "PLL25_altpll_0" -- entity does not exist in design
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 14 of the 14 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'TubesSisdig.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name i_clk i_clk
    Info (332105): create_clock -period 1.000 -name clockmodifier:clockmodifier_module|clk_out_intem clockmodifier:clockmodifier_module|clk_out_intem
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -19.214
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -19.214           -2136.388 i_clk 
    Info (332119):    -4.888            -258.044 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 i_clk 
    Info (332119):     0.435               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -597.958 i_clk 
    Info (332119):    -1.487            -115.986 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -17.442
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):   -17.442           -1975.978 i_clk 
    Info (332119):    -4.501            -228.940 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 i_clk 
    Info (332119):     0.384               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.201
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.201            -597.958 i_clk 
    Info (332119):    -1.487            -115.986 clockmodifier:clockmodifier_module|clk_out_intem 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -7.462
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -7.462            -725.895 i_clk 
    Info (332119):    -1.538             -67.265 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332146): Worst-case hold slack is 0.160
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.160               0.000 i_clk 
    Info (332119):     0.179               0.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -382.339 i_clk 
    Info (332119):    -1.000             -78.000 clockmodifier:clockmodifier_module|clk_out_intem 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4897 megabytes
    Info: Processing ended: Sat Jan 11 19:23:01 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


