|top
clk => clk.IN3
dout <= Ws2812Driver:ws.dout
out[0] <= divider:t.clk_out
out[1] <= <VCC>
out[2] <= <VCC>
out[3] <= <VCC>
tx <= <GND>


|top|divider:t
clk_in => clk_out~reg0.CLK
clk_in => counter[0].CLK
clk_in => counter[1].CLK
clk_in => counter[2].CLK
clk_in => counter[3].CLK
clk_in => counter[4].CLK
clk_in => counter[5].CLK
clk_in => counter[6].CLK
clk_in => counter[7].CLK
clk_in => counter[8].CLK
clk_in => counter[9].CLK
clk_in => counter[10].CLK
clk_in => counter[11].CLK
clk_in => counter[12].CLK
clk_in => counter[13].CLK
clk_in => counter[14].CLK
clk_in => counter[15].CLK
clk_in => counter[16].CLK
clk_in => counter[17].CLK
clk_in => counter[18].CLK
clk_in => counter[19].CLK
clk_in => counter[20].CLK
clk_in => counter[21].CLK
clk_in => counter[22].CLK
clk_in => counter[23].CLK
clk_in => counter[24].CLK
clk_in => counter[25].CLK
clk_in => counter[26].CLK
clk_in => counter[27].CLK
clk_in => counter[28].CLK
clk_in => counter[29].CLK
clk_in => counter[30].CLK
clk_in => counter[31].CLK
clk_out <= clk_out~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top|divider:d
clk_in => clk_out~reg0.CLK
clk_in => counter[0].CLK
clk_in => counter[1].CLK
clk_in => counter[2].CLK
clk_in => counter[3].CLK
clk_in => counter[4].CLK
clk_in => counter[5].CLK
clk_in => counter[6].CLK
clk_in => counter[7].CLK
clk_in => counter[8].CLK
clk_in => counter[9].CLK
clk_in => counter[10].CLK
clk_in => counter[11].CLK
clk_in => counter[12].CLK
clk_in => counter[13].CLK
clk_in => counter[14].CLK
clk_in => counter[15].CLK
clk_in => counter[16].CLK
clk_in => counter[17].CLK
clk_in => counter[18].CLK
clk_in => counter[19].CLK
clk_in => counter[20].CLK
clk_in => counter[21].CLK
clk_in => counter[22].CLK
clk_in => counter[23].CLK
clk_in => counter[24].CLK
clk_in => counter[25].CLK
clk_in => counter[26].CLK
clk_in => counter[27].CLK
clk_in => counter[28].CLK
clk_in => counter[29].CLK
clk_in => counter[30].CLK
clk_in => counter[31].CLK
clk_out <= clk_out~reg0.DB_MAX_OUTPUT_PORT_TYPE


|top|Ws2812Driver:ws
clk_400k => q.CLK
clk_400k => state[0].CLK
clk_400k => state[1].CLK
clk_400k => state[2].CLK
clk_400k => state[3].CLK
clk_400k => state[4].CLK
clk_400k => state[5].CLK
clk_400k => state[6].CLK
clk_400k => state[7].CLK
clk_400k => data[0].CLK
clk_400k => data[1].CLK
clk_400k => data[2].CLK
clk_400k => data[3].CLK
clk_400k => data[4].CLK
clk_400k => data[5].CLK
clk_400k => data[6].CLK
clk_400k => data[7].CLK
clk_400k => data[8].CLK
clk_400k => data[9].CLK
clk_400k => data[10].CLK
clk_400k => data[11].CLK
clk_400k => data[12].CLK
clk_400k => data[13].CLK
clk_400k => data[14].CLK
clk_400k => data[15].CLK
clk_400k => data[16].CLK
clk_400k => data[17].CLK
clk_400k => data[18].CLK
clk_400k => data[19].CLK
clk_400k => data[20].CLK
clk_400k => data[21].CLK
clk_400k => data[22].CLK
clk_400k => data[23].CLK
start => always0.IN1
has_next => always0.IN1
r[0] => data.DATAB
r[1] => data.DATAB
r[2] => data.DATAB
r[3] => data.DATAB
r[4] => data.DATAB
r[5] => data.DATAB
r[6] => data.DATAB
r[7] => data.DATAB
g[0] => data.DATAB
g[1] => data.DATAB
g[2] => data.DATAB
g[3] => data.DATAB
g[4] => data.DATAB
g[5] => data.DATAB
g[6] => data.DATAB
g[7] => data.DATAB
b[0] => data.DATAB
b[1] => data.DATAB
b[2] => data.DATAB
b[3] => data.DATAB
b[4] => data.DATAB
b[5] => data.DATAB
b[6] => data.DATAB
b[7] => data.DATAB
dout <= q.DB_MAX_OUTPUT_PORT_TYPE
busy <= Equal0.DB_MAX_OUTPUT_PORT_TYPE


|top|divider:dvd
clk_in => clk_out~reg0.CLK
clk_in => counter[0].CLK
clk_in => counter[1].CLK
clk_in => counter[2].CLK
clk_in => counter[3].CLK
clk_in => counter[4].CLK
clk_in => counter[5].CLK
clk_in => counter[6].CLK
clk_in => counter[7].CLK
clk_in => counter[8].CLK
clk_in => counter[9].CLK
clk_in => counter[10].CLK
clk_in => counter[11].CLK
clk_in => counter[12].CLK
clk_in => counter[13].CLK
clk_in => counter[14].CLK
clk_in => counter[15].CLK
clk_in => counter[16].CLK
clk_in => counter[17].CLK
clk_in => counter[18].CLK
clk_in => counter[19].CLK
clk_in => counter[20].CLK
clk_in => counter[21].CLK
clk_in => counter[22].CLK
clk_in => counter[23].CLK
clk_in => counter[24].CLK
clk_in => counter[25].CLK
clk_in => counter[26].CLK
clk_in => counter[27].CLK
clk_in => counter[28].CLK
clk_in => counter[29].CLK
clk_in => counter[30].CLK
clk_in => counter[31].CLK
clk_out <= clk_out~reg0.DB_MAX_OUTPUT_PORT_TYPE


