# 写在前面

!!! danger
    本实验并未release，内容随时都会变化。个人水平有限，如您发现文档中的疏漏欢迎Issue！

你好👋

本实验文档仅适用于2022-2023春夏学期《计算机组成与设计》**刘海风老师**班。

《计算机组成与设计》实验主要内容是使用Verilog实现一个简单的32-bit RISC-V CPU Core。

!!! warning
    如果你修读的是《计算机组成》，请注意：本文档的内容要多于你的课程要求。

💡***请在第一次实验课前安装Vivado，可参考“热身”中“Vivado安装”一节。***

## 实验日历

> 具体时间待补充

* Lab0: 安装并使用Vivado
* Lab1: 简单模块设计（ALU/RegFile/有限状态机）
* Lab2: 使用提供的IP核搭建测试框架
* Lab3: 实现乘法器/除法器
* Lab4: 实现单周期CPU
    * 4-0: 使用提供的IP核集成CPU
    * 4-1: 设计实现Datapath
    * 4-2: 设计实现Control-Unit
    * 4-3: 拓展指令
    * 4-4: 实现中断
* Lab5: 实现流水线CPU
    * 5-1（**不需要做**）: 流水线处理器集成
    * 5-2: 设计实现流水线IF-ID
    * 5-3: 设计实现流水线EXE-MEM-WB
    * 5-4: Hazard & stall

## 分数构成

> 待补充

## 迟交政策

本实验（除bonus）共需提交**三份**实验报告（Lab0-3、Lab4、Lab5），你一共拥有**5天**的“自由时间”，迟交政策如下：

* 每份实验报告会提前给出截止时间，通常为对应最后一次实验的下一周。
* 从截止时间算，迟交时间不足24h的计为1天，不足7天的计为1周（如，你迟交了1min，则算迟交1天/1周）
    * 每迟交一周，实验报告获得的分数扣除10%；
    * 扣除比例到60%为止。
* 如果你不幸迟交，你可以使用手中的“自由时间”抵消迟交的影响，请注意：
    * 你一共有5天的自由时间；
    * **默认不使用**自由时间，你需要在要求助教开启补交时说明使用的自由时间天数；
    * 即便使用了“自由时间”，你的提交时间也不能晚于《计算机组成与设计》期末考试当天23:59，此后的提交记0分。
* **验收**截止时间会在期末前给出，在此之前验收通过的都不会扣除获得的分数；
    * 为鼓励大佬（kami）提前验收，在Lab4/5最后一次实验课上完成验收的，对应实验报告给3分bonus（不多，但有用）。

!!! example

    小瓜的Lab4

    * 在“实现中断”**实验课当天**完成了Lab4所有实验小节的验收；*获得分数+3*
    * 实验报告迟交了9天，他使用了2天的“自由时间”，记迟交7天；*扣除10%获得分数*
    * 他的实验报告获得了90的基础分。

    他Lab4实验报告的最终分数：(90+3)×90%=84（四舍五入）。
