Timing Analyzer report for mcpdactest
Sat May 18 13:44:19 2024
Quartus Prime Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'CLK_2'
 14. Slow 1200mV 85C Model Hold: 'CLK_2'
 15. Slow 1200mV 85C Model Hold: 'clk'
 16. Slow 1200mV 85C Model Recovery: 'CLK_2'
 17. Slow 1200mV 85C Model Removal: 'CLK_2'
 18. Slow 1200mV 85C Model Metastability Summary
 19. Slow 1200mV 0C Model Fmax Summary
 20. Slow 1200mV 0C Model Setup Summary
 21. Slow 1200mV 0C Model Hold Summary
 22. Slow 1200mV 0C Model Recovery Summary
 23. Slow 1200mV 0C Model Removal Summary
 24. Slow 1200mV 0C Model Minimum Pulse Width Summary
 25. Slow 1200mV 0C Model Setup: 'clk'
 26. Slow 1200mV 0C Model Setup: 'CLK_2'
 27. Slow 1200mV 0C Model Hold: 'CLK_2'
 28. Slow 1200mV 0C Model Hold: 'clk'
 29. Slow 1200mV 0C Model Recovery: 'CLK_2'
 30. Slow 1200mV 0C Model Removal: 'CLK_2'
 31. Slow 1200mV 0C Model Metastability Summary
 32. Fast 1200mV 0C Model Setup Summary
 33. Fast 1200mV 0C Model Hold Summary
 34. Fast 1200mV 0C Model Recovery Summary
 35. Fast 1200mV 0C Model Removal Summary
 36. Fast 1200mV 0C Model Minimum Pulse Width Summary
 37. Fast 1200mV 0C Model Setup: 'clk'
 38. Fast 1200mV 0C Model Setup: 'CLK_2'
 39. Fast 1200mV 0C Model Hold: 'CLK_2'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Recovery: 'CLK_2'
 42. Fast 1200mV 0C Model Removal: 'CLK_2'
 43. Fast 1200mV 0C Model Metastability Summary
 44. Multicorner Timing Analysis Summary
 45. Board Trace Model Assignments
 46. Input Transition Times
 47. Signal Integrity Metrics (Slow 1200mv 0c Model)
 48. Signal Integrity Metrics (Slow 1200mv 85c Model)
 49. Signal Integrity Metrics (Fast 1200mv 0c Model)
 50. Setup Transfers
 51. Hold Transfers
 52. Recovery Transfers
 53. Removal Transfers
 54. Report TCCS
 55. Report RSKM
 56. Unconstrained Paths Summary
 57. Clock Status Summary
 58. Unconstrained Input Ports
 59. Unconstrained Output Ports
 60. Unconstrained Input Ports
 61. Unconstrained Output Ports
 62. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2023  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+--------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                        ;
+-----------------------+--------------------------------------------------------+
; Quartus Prime Version ; Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                                 ;
; Revision Name         ; mcpdactest                                             ;
; Device Family         ; Cyclone IV E                                           ;
; Device Name           ; EP4CE6E22C8                                            ;
; Timing Models         ; Final                                                  ;
; Delay Model           ; Combined                                               ;
; Rise/Fall Delays      ; Enabled                                                ;
+-----------------------+--------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.04        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ;   0.3%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }   ;
; CLK_2      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK_2 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 128.57 MHz ; 128.57 MHz      ; clk        ;      ;
; 273.9 MHz  ; 273.9 MHz       ; CLK_2      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -6.778 ; -428.129           ;
; CLK_2 ; -2.651 ; -65.973            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK_2 ; 0.454 ; 0.000              ;
; clk   ; 0.455 ; 0.000              ;
+-------+-------+--------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK_2 ; -1.192 ; -4.135                ;
+-------+--------+-----------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; CLK_2 ; 1.357 ; 0.000                 ;
+-------+-------+-----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -160.622                         ;
; CLK_2 ; -1.487 ; -44.610                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                         ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -6.778 ; index_cos[3] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.700      ;
; -6.763 ; index_cos[4] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.685      ;
; -6.711 ; index_sin[2] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.631      ;
; -6.696 ; index_sin[4] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.617      ;
; -6.668 ; index_cos[6] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.590      ;
; -6.661 ; index_cos[3] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.583      ;
; -6.646 ; index_cos[4] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.568      ;
; -6.644 ; index_cos[1] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.567      ;
; -6.637 ; index_sin[3] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.558      ;
; -6.623 ; index_cos[3] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.545      ;
; -6.623 ; index_cos[3] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.545      ;
; -6.622 ; index_cos[3] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.544      ;
; -6.621 ; index_cos[3] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.543      ;
; -6.615 ; index_cos[5] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.537      ;
; -6.608 ; index_cos[4] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.530      ;
; -6.608 ; index_cos[4] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.530      ;
; -6.607 ; index_cos[4] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.529      ;
; -6.606 ; index_cos[4] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.528      ;
; -6.602 ; index_sin[0] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.522      ;
; -6.602 ; index_sin[6] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.523      ;
; -6.588 ; index_sin[1] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.508      ;
; -6.565 ; index_sin[2] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.485      ;
; -6.556 ; index_sin[2] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.476      ;
; -6.554 ; index_sin[2] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.474      ;
; -6.554 ; index_sin[2] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.474      ;
; -6.553 ; index_sin[2] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.473      ;
; -6.551 ; index_cos[6] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.473      ;
; -6.550 ; index_sin[4] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.471      ;
; -6.541 ; index_sin[4] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.462      ;
; -6.539 ; index_sin[4] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.460      ;
; -6.539 ; index_sin[4] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.460      ;
; -6.538 ; index_sin[4] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.459      ;
; -6.527 ; index_cos[1] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.450      ;
; -6.515 ; index_cos[8] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.437      ;
; -6.513 ; index_cos[6] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.435      ;
; -6.513 ; index_cos[6] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.435      ;
; -6.512 ; index_cos[6] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.434      ;
; -6.512 ; index_cos[2] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.435      ;
; -6.511 ; index_cos[6] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.433      ;
; -6.503 ; index_cos[7] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.425      ;
; -6.498 ; index_cos[5] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.420      ;
; -6.491 ; index_sin[3] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.412      ;
; -6.489 ; index_cos[1] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.412      ;
; -6.489 ; index_cos[1] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.412      ;
; -6.488 ; index_cos[1] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.411      ;
; -6.487 ; index_cos[1] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.410      ;
; -6.482 ; index_sin[3] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.403      ;
; -6.480 ; index_sin[3] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.401      ;
; -6.480 ; index_sin[3] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.401      ;
; -6.479 ; index_sin[3] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.400      ;
; -6.460 ; index_cos[5] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.382      ;
; -6.460 ; index_cos[5] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.382      ;
; -6.459 ; index_cos[5] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.381      ;
; -6.458 ; index_cos[5] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.380      ;
; -6.457 ; index_sin[5] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.378      ;
; -6.456 ; index_sin[0] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.376      ;
; -6.456 ; index_sin[6] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.377      ;
; -6.447 ; index_sin[0] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.367      ;
; -6.447 ; index_sin[6] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.368      ;
; -6.445 ; index_sin[0] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.365      ;
; -6.445 ; index_sin[0] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.365      ;
; -6.445 ; index_sin[6] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.366      ;
; -6.445 ; index_sin[6] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.366      ;
; -6.444 ; index_sin[0] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.364      ;
; -6.444 ; index_sin[6] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.365      ;
; -6.442 ; index_sin[1] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.362      ;
; -6.433 ; index_sin[1] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.353      ;
; -6.431 ; index_sin[1] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.351      ;
; -6.431 ; index_sin[1] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.351      ;
; -6.430 ; index_sin[1] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.081     ; 7.350      ;
; -6.398 ; index_cos[8] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.320      ;
; -6.395 ; index_cos[2] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.318      ;
; -6.394 ; index_sin[8] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.315      ;
; -6.393 ; index_cos[0] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.316      ;
; -6.386 ; index_cos[7] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.308      ;
; -6.360 ; index_cos[8] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.282      ;
; -6.360 ; index_cos[8] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.282      ;
; -6.359 ; index_cos[8] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.281      ;
; -6.358 ; index_cos[8] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.280      ;
; -6.357 ; index_cos[2] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.280      ;
; -6.357 ; index_cos[2] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.280      ;
; -6.356 ; index_cos[2] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.279      ;
; -6.355 ; index_cos[2] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.278      ;
; -6.348 ; index_cos[7] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.270      ;
; -6.348 ; index_cos[7] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.270      ;
; -6.347 ; index_cos[7] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.269      ;
; -6.346 ; index_cos[7] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.079     ; 7.268      ;
; -6.334 ; index_sin[7] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.255      ;
; -6.311 ; index_sin[5] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.232      ;
; -6.302 ; index_sin[5] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.223      ;
; -6.300 ; index_sin[5] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.221      ;
; -6.300 ; index_sin[5] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.221      ;
; -6.299 ; index_sin[5] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.220      ;
; -6.276 ; index_cos[0] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.199      ;
; -6.248 ; index_sin[8] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.169      ;
; -6.239 ; index_sin[8] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.160      ;
; -6.238 ; index_cos[0] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.161      ;
; -6.238 ; index_cos[0] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.078     ; 7.161      ;
; -6.237 ; index_sin[8] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.158      ;
; -6.237 ; index_sin[8] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.080     ; 7.158      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'CLK_2'                                                                                             ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.651 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.572      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.499 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.420      ;
; -2.375 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.296      ;
; -2.375 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.296      ;
; -2.359 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.280      ;
; -2.359 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.280      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.353 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.081     ; 3.273      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.336 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.257      ;
; -2.300 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.221      ;
; -2.300 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.221      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.267 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.188      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
; -2.187 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.080     ; 3.108      ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'CLK_2'                                                                                                 ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.454 ; spi:SPI1|last_bit[0]      ; spi:SPI1|last_bit[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 0.746      ;
; 0.454 ; spi:SPI1|INT_sclk         ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 0.746      ;
; 0.466 ; spi:SPI1|receive_transmit ; spi:SPI1|receive_transmit ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 0.758      ;
; 0.543 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 0.835      ;
; 0.643 ; spi:SPI1|txBuffer[8]      ; spi:SPI1|txBuffer[9]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 0.935      ;
; 0.644 ; spi:SPI1|txBuffer[13]     ; spi:SPI1|txBuffer[14]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 0.936      ;
; 0.645 ; spi:SPI1|txBuffer[1]      ; spi:SPI1|txBuffer[2]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 0.937      ;
; 0.646 ; spi:SPI1|txBuffer[6]      ; spi:SPI1|txBuffer[7]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 0.938      ;
; 0.700 ; reset_n                   ; spi:SPI1|last_bit[0]      ; clk          ; CLK_2       ; 0.000        ; -0.082     ; 0.860      ;
; 0.712 ; spi:SPI1|txBuffer[15]     ; spi:SPI1|mosi~reg0        ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.004      ;
; 0.740 ; spi:SPI1|txBuffer[2]      ; spi:SPI1|txBuffer[3]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.032      ;
; 0.741 ; spi:SPI1|txBuffer[12]     ; spi:SPI1|txBuffer[13]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; spi:SPI1|txBuffer[4]      ; spi:SPI1|txBuffer[5]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.033      ;
; 0.741 ; spi:SPI1|txBuffer[0]      ; spi:SPI1|txBuffer[1]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.033      ;
; 0.742 ; spi:SPI1|txBuffer[7]      ; spi:SPI1|txBuffer[8]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; spi:SPI1|txBuffer[5]      ; spi:SPI1|txBuffer[6]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.034      ;
; 0.742 ; spi:SPI1|txBuffer[3]      ; spi:SPI1|txBuffer[4]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.034      ;
; 0.743 ; spi:SPI1|txBuffer[14]     ; spi:SPI1|txBuffer[15]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; spi:SPI1|txBuffer[10]     ; spi:SPI1|txBuffer[11]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.035      ;
; 0.743 ; spi:SPI1|txBuffer[9]      ; spi:SPI1|txBuffer[10]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.035      ;
; 0.745 ; spi:SPI1|txBuffer[11]     ; spi:SPI1|txBuffer[12]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.037      ;
; 0.764 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.056      ;
; 0.773 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.065      ;
; 0.804 ; spi:SPI1|state            ; spi:SPI1|last_bit[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.096      ;
; 0.806 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[0]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.098      ;
; 0.830 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.122      ;
; 0.967 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.259      ;
; 0.967 ; TX[11]                    ; spi:SPI1|txBuffer[11]     ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.129      ;
; 0.975 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.267      ;
; 0.977 ; TX[15]                    ; spi:SPI1|txBuffer[15]     ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.139      ;
; 1.001 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.293      ;
; 1.010 ; TX[6]                     ; spi:SPI1|txBuffer[6]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.172      ;
; 1.014 ; TX[1]                     ; spi:SPI1|txBuffer[1]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.176      ;
; 1.058 ; spi:SPI1|state            ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.349      ;
; 1.065 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.357      ;
; 1.073 ; spi:SPI1|state            ; spi:SPI1|receive_transmit ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.364      ;
; 1.102 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.081      ; 1.395      ;
; 1.109 ; TX[9]                     ; spi:SPI1|txBuffer[9]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.271      ;
; 1.113 ; TX[2]                     ; spi:SPI1|txBuffer[2]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.275      ;
; 1.113 ; TX[0]                     ; spi:SPI1|txBuffer[0]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.275      ;
; 1.120 ; TX[4]                     ; spi:SPI1|txBuffer[4]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.282      ;
; 1.125 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.417      ;
; 1.127 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.081      ; 1.420      ;
; 1.127 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.419      ;
; 1.135 ; spi:SPI1|state            ; spi:SPI1|txBuffer[2]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.426      ;
; 1.136 ; spi:SPI1|state            ; spi:SPI1|txBuffer[11]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.427      ;
; 1.137 ; spi:SPI1|state            ; spi:SPI1|txBuffer[6]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.428      ;
; 1.138 ; spi:SPI1|state            ; spi:SPI1|txBuffer[15]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.429      ;
; 1.139 ; spi:SPI1|state            ; spi:SPI1|txBuffer[4]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.430      ;
; 1.140 ; spi:SPI1|state            ; spi:SPI1|txBuffer[3]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.431      ;
; 1.141 ; spi:SPI1|state            ; spi:SPI1|txBuffer[9]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.432      ;
; 1.144 ; spi:SPI1|state            ; spi:SPI1|txBuffer[8]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.435      ;
; 1.144 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.436      ;
; 1.145 ; spi:SPI1|state            ; spi:SPI1|txBuffer[5]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.436      ;
; 1.146 ; spi:SPI1|state            ; spi:SPI1|txBuffer[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.437      ;
; 1.146 ; spi:SPI1|state            ; spi:SPI1|txBuffer[14]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.437      ;
; 1.146 ; spi:SPI1|state            ; spi:SPI1|txBuffer[1]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.437      ;
; 1.147 ; spi:SPI1|state            ; spi:SPI1|txBuffer[10]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.438      ;
; 1.148 ; spi:SPI1|state            ; spi:SPI1|txBuffer[13]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.439      ;
; 1.149 ; spi:SPI1|state            ; spi:SPI1|txBuffer[12]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.440      ;
; 1.150 ; spi:SPI1|state            ; spi:SPI1|txBuffer[7]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.441      ;
; 1.151 ; TX[3]                     ; spi:SPI1|txBuffer[3]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.313      ;
; 1.152 ; TX[5]                     ; spi:SPI1|txBuffer[5]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.314      ;
; 1.153 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.445      ;
; 1.161 ; TX[8]                     ; spi:SPI1|txBuffer[8]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.323      ;
; 1.163 ; TX[10]                    ; spi:SPI1|txBuffer[10]     ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.325      ;
; 1.163 ; TX[7]                     ; spi:SPI1|txBuffer[7]      ; clk          ; CLK_2       ; 0.000        ; -0.080     ; 1.325      ;
; 1.211 ; spi:SPI1|state            ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.503      ;
; 1.229 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.520      ;
; 1.236 ; spi:SPI1|state            ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.528      ;
; 1.258 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.550      ;
; 1.267 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.559      ;
; 1.284 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.576      ;
; 1.293 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.585      ;
; 1.313 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.605      ;
; 1.324 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|INT_ss_n         ; CLK_2        ; CLK_2       ; 0.000        ; 0.081      ; 1.617      ;
; 1.330 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.622      ;
; 1.337 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.629      ;
; 1.348 ; spi:SPI1|state            ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.078      ; 1.638      ;
; 1.381 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[0]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.673      ;
; 1.381 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.673      ;
; 1.381 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.673      ;
; 1.381 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.673      ;
; 1.381 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.673      ;
; 1.398 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.690      ;
; 1.406 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.698      ;
; 1.413 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.705      ;
; 1.422 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.714      ;
; 1.424 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.716      ;
; 1.431 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.723      ;
; 1.453 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.080      ; 1.745      ;
; 1.482 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.081      ; 1.775      ;
; 1.483 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.081      ; 1.776      ;
; 1.519 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.079      ; 1.810      ;
; 1.596 ; reset_n                   ; spi:SPI1|receive_transmit ; clk          ; CLK_2       ; 0.000        ; -0.083     ; 1.755      ;
; 1.596 ; reset_n                   ; spi:SPI1|clk_toggles[4]   ; clk          ; CLK_2       ; 0.000        ; -0.083     ; 1.755      ;
; 1.596 ; reset_n                   ; spi:SPI1|clk_toggles[3]   ; clk          ; CLK_2       ; 0.000        ; -0.083     ; 1.755      ;
; 1.596 ; reset_n                   ; spi:SPI1|clk_toggles[2]   ; clk          ; CLK_2       ; 0.000        ; -0.083     ; 1.755      ;
; 1.596 ; reset_n                   ; spi:SPI1|clk_toggles[1]   ; clk          ; CLK_2       ; 0.000        ; -0.083     ; 1.755      ;
; 1.596 ; reset_n                   ; spi:SPI1|clk_toggles[5]   ; clk          ; CLK_2       ; 0.000        ; -0.083     ; 1.755      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                     ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.455 ; State_DAC.TRANSMIT ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; State_DAC.WAITING  ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.455 ; DACSel             ; DACSel             ; clk          ; clk         ; 0.000        ; 0.079      ; 0.746      ;
; 0.504 ; State_DAC.WAITING  ; State_DAC.IDLE     ; clk          ; clk         ; 0.000        ; 0.079      ; 0.795      ;
; 0.652 ; txB[9]             ; LastTX_B[9]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.943      ;
; 0.664 ; txA[7]             ; LastTX_A[7]        ; clk          ; clk         ; 0.000        ; 0.079      ; 0.955      ;
; 0.721 ; txA[2]             ; BufferTX[2]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.013      ;
; 0.733 ; txA[0]             ; LastTX_A[0]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.024      ;
; 0.733 ; txB[6]             ; LastTX_B[6]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.024      ;
; 0.734 ; txB[0]             ; LastTX_B[0]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.025      ;
; 0.735 ; txB[4]             ; LastTX_B[4]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.026      ;
; 0.735 ; txB[2]             ; LastTX_B[2]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.026      ;
; 0.736 ; txB[8]             ; LastTX_B[8]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.027      ;
; 0.745 ; clk_counter[5]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; clk_counter[2]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; clk_counter[4]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.749 ; clk_counter[6]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.042      ;
; 0.781 ; index_sin[1]       ; index_sin[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.073      ;
; 0.784 ; index_sin[2]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.076      ;
; 0.785 ; index_cos[2]       ; index_cos[2]       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.076      ;
; 0.785 ; index_sin[0]       ; index_sin[1]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.077      ;
; 0.800 ; State_DAC.WAITING  ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.079      ; 1.091      ;
; 0.805 ; State_DAC.TRANSMIT ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.096      ;
; 0.872 ; clk_counter[7]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.165      ;
; 0.921 ; State_DAC.IDLE     ; DACSel             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.212      ;
; 0.942 ; txA[6]             ; LastTX_A[6]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.233      ;
; 0.957 ; txA[0]             ; BufferTX[0]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.249      ;
; 0.959 ; txB[7]             ; LastTX_B[7]        ; clk          ; clk         ; 0.000        ; 0.081      ; 1.252      ;
; 0.967 ; reset_n            ; reset_n            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.258      ;
; 0.984 ; txA[7]             ; BufferTX[7]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.276      ;
; 1.002 ; txA[10]            ; BufferTX[10]       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.292      ;
; 1.007 ; txA[8]             ; BufferTX[8]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.297      ;
; 1.046 ; txA[9]             ; BufferTX[9]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.336      ;
; 1.061 ; txA[1]             ; LastTX_A[1]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.350      ;
; 1.069 ; txB[5]             ; LastTX_B[5]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.359      ;
; 1.071 ; BufferTX[2]        ; TX[2]              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.359      ;
; 1.073 ; txA[9]             ; LastTX_A[9]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.363      ;
; 1.073 ; clk_counter[0]     ; clk_counter[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.366      ;
; 1.074 ; clk_counter[0]     ; clk_counter[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.367      ;
; 1.075 ; clk_counter[4]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.368      ;
; 1.077 ; txA[11]            ; LastTX_A[11]       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.366      ;
; 1.077 ; txB[3]             ; LastTX_B[3]        ; clk          ; clk         ; 0.000        ; 0.077      ; 1.366      ;
; 1.078 ; txB[1]             ; LastTX_B[1]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.370      ;
; 1.078 ; clk_counter[4]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.371      ;
; 1.082 ; State_DAC.TRANSMIT ; reset_n            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.373      ;
; 1.090 ; txA[3]             ; LastTX_A[3]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.364      ;
; 1.100 ; clk_counter[1]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clk_counter[5]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; clk_counter[3]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.107 ; clk_counter[4]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.400      ;
; 1.113 ; txA[5]             ; LastTX_A[5]        ; clk          ; clk         ; 0.000        ; 0.062      ; 1.387      ;
; 1.115 ; clk_counter[2]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.408      ;
; 1.116 ; clk_counter[4]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.409      ;
; 1.120 ; clk_counter[0]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.413      ;
; 1.124 ; index_sin[1]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.416      ;
; 1.127 ; index_sin[0]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.080      ; 1.419      ;
; 1.128 ; index_cos[0]       ; index_cos[2]       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.419      ;
; 1.156 ; clk_counter[0]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.449      ;
; 1.159 ; State_DAC.WAITING  ; reset_n            ; clk          ; clk         ; 0.000        ; 0.079      ; 1.450      ;
; 1.168 ; txA[11]            ; BufferTX[11]       ; clk          ; clk         ; 0.000        ; 0.078      ; 1.458      ;
; 1.177 ; txA[2]             ; LastTX_A[2]        ; clk          ; clk         ; 0.000        ; 0.079      ; 1.468      ;
; 1.192 ; txA[6]             ; BufferTX[6]        ; clk          ; clk         ; 0.000        ; 0.080      ; 1.484      ;
; 1.199 ; clk_counter[3]     ; clk_counter[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.492      ;
; 1.201 ; clk_counter[3]     ; clk_counter[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.494      ;
; 1.214 ; clk_counter[6]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.507      ;
; 1.215 ; txA[4]             ; LastTX_A[4]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.505      ;
; 1.216 ; BufferTX[3]        ; TX[3]              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.504      ;
; 1.217 ; clk_counter[6]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.510      ;
; 1.218 ; DACSel             ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.509      ;
; 1.218 ; clk_counter[0]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.511      ;
; 1.220 ; BufferTX[6]        ; TX[6]              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.508      ;
; 1.220 ; txA[8]             ; LastTX_A[8]        ; clk          ; clk         ; 0.000        ; 0.078      ; 1.510      ;
; 1.232 ; clk_counter[3]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.525      ;
; 1.236 ; DACSel             ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.079      ; 1.527      ;
; 1.240 ; clk_counter[1]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; BufferTX[7]        ; TX[7]              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.529      ;
; 1.241 ; clk_counter[4]     ; clk_counter[3]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.241 ; clk_counter[3]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.242 ; clk_counter[4]     ; clk_counter[1]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.535      ;
; 1.246 ; clk_counter[2]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.539      ;
; 1.248 ; BufferTX[11]       ; TX[11]             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.536      ;
; 1.249 ; BufferTX[0]        ; TX[0]              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.537      ;
; 1.255 ; BufferTX[4]        ; TX[4]              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.543      ;
; 1.255 ; clk_counter[2]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.548      ;
; 1.256 ; index_cos[8]       ; txB[5]             ; clk          ; clk         ; 0.000        ; 0.079      ; 1.547      ;
; 1.260 ; clk_counter[0]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.553      ;
; 1.265 ; BufferTX[10]       ; TX[10]             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.553      ;
; 1.265 ; index_sin[8]       ; txA[4]             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.541      ;
; 1.273 ; BufferTX[8]        ; TX[8]              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.561      ;
; 1.282 ; BufferTX[15]       ; TX[15]             ; clk          ; clk         ; 0.000        ; 0.076      ; 1.570      ;
; 1.282 ; txA[10]            ; LastTX_A[10]       ; clk          ; clk         ; 0.000        ; 0.077      ; 1.571      ;
; 1.290 ; index_cos[8]       ; txB[3]             ; clk          ; clk         ; 0.000        ; 0.081      ; 1.583      ;
; 1.298 ; index_sin[8]       ; txA[9]             ; clk          ; clk         ; 0.000        ; 0.066      ; 1.576      ;
; 1.308 ; index_cos[8]       ; txB[0]             ; clk          ; clk         ; 0.000        ; 0.078      ; 1.598      ;
; 1.309 ; BufferTX[9]        ; TX[9]              ; clk          ; clk         ; 0.000        ; 0.076      ; 1.597      ;
; 1.316 ; index_sin[7]       ; txA[4]             ; clk          ; clk         ; 0.000        ; 0.064      ; 1.592      ;
; 1.317 ; index_sin[8]       ; txA[11]            ; clk          ; clk         ; 0.000        ; 0.066      ; 1.595      ;
; 1.322 ; index_cos[1]       ; index_cos[2]       ; clk          ; clk         ; 0.000        ; 0.079      ; 1.613      ;
; 1.329 ; index_sin[8]       ; txA[8]             ; clk          ; clk         ; 0.000        ; 0.066      ; 1.607      ;
; 1.330 ; index_sin[8]       ; txA[1]             ; clk          ; clk         ; 0.000        ; 0.065      ; 1.607      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'CLK_2'                                                                      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.192 ; reset_n   ; spi:SPI1|mosi~en  ; clk          ; CLK_2       ; 1.000        ; -0.299     ; 1.884      ;
; -0.981 ; reset_n   ; spi:SPI1|INT_ss_n ; clk          ; CLK_2       ; 1.000        ; -0.298     ; 1.674      ;
; -0.981 ; reset_n   ; spi:SPI1|busy     ; clk          ; CLK_2       ; 1.000        ; -0.298     ; 1.674      ;
; -0.981 ; reset_n   ; spi:SPI1|state    ; clk          ; CLK_2       ; 1.000        ; -0.298     ; 1.674      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'CLK_2'                                                                      ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.357 ; reset_n   ; spi:SPI1|INT_ss_n ; clk          ; CLK_2       ; 0.000        ; -0.082     ; 1.517      ;
; 1.357 ; reset_n   ; spi:SPI1|busy     ; clk          ; CLK_2       ; 0.000        ; -0.082     ; 1.517      ;
; 1.357 ; reset_n   ; spi:SPI1|state    ; clk          ; CLK_2       ; 0.000        ; -0.082     ; 1.517      ;
; 1.604 ; reset_n   ; spi:SPI1|mosi~en  ; clk          ; CLK_2       ; 0.000        ; -0.083     ; 1.763      ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 140.19 MHz ; 140.19 MHz      ; clk        ;      ;
; 295.25 MHz ; 295.25 MHz      ; CLK_2      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -6.133 ; -391.721          ;
; CLK_2 ; -2.387 ; -58.759           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK_2 ; 0.404 ; 0.000             ;
; clk   ; 0.405 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_2 ; -1.059 ; -3.489               ;
+-------+--------+----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK_2 ; 1.273 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -160.622                        ;
; CLK_2 ; -1.487 ; -44.610                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -6.133 ; index_cos[4] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 7.065      ;
; -6.103 ; index_cos[3] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 7.035      ;
; -6.058 ; index_cos[6] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.990      ;
; -6.043 ; index_sin[2] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.975      ;
; -6.036 ; index_cos[4] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.968      ;
; -6.030 ; index_sin[4] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.962      ;
; -6.012 ; index_sin[3] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.944      ;
; -6.006 ; index_cos[3] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.938      ;
; -5.994 ; index_cos[5] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.926      ;
; -5.968 ; index_cos[4] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.900      ;
; -5.967 ; index_cos[4] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.899      ;
; -5.966 ; index_cos[4] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.898      ;
; -5.965 ; index_cos[4] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.897      ;
; -5.961 ; index_cos[6] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.893      ;
; -5.947 ; index_sin[6] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.879      ;
; -5.944 ; index_sin[0] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.876      ;
; -5.938 ; index_cos[3] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.870      ;
; -5.937 ; index_cos[3] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.869      ;
; -5.936 ; index_cos[3] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.868      ;
; -5.935 ; index_cos[1] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.868      ;
; -5.935 ; index_cos[3] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.867      ;
; -5.930 ; index_sin[1] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.862      ;
; -5.917 ; index_sin[2] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.849      ;
; -5.904 ; index_sin[4] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.836      ;
; -5.897 ; index_cos[5] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.829      ;
; -5.893 ; index_cos[6] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.825      ;
; -5.892 ; index_cos[6] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.824      ;
; -5.891 ; index_cos[6] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.823      ;
; -5.890 ; index_cos[6] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.822      ;
; -5.886 ; index_sin[3] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.818      ;
; -5.877 ; index_sin[2] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.809      ;
; -5.876 ; index_sin[2] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.808      ;
; -5.875 ; index_sin[2] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.807      ;
; -5.875 ; index_sin[2] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.807      ;
; -5.874 ; index_cos[7] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.806      ;
; -5.869 ; index_sin[5] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.801      ;
; -5.864 ; index_sin[4] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.796      ;
; -5.863 ; index_sin[4] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.795      ;
; -5.862 ; index_sin[4] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.794      ;
; -5.862 ; index_sin[4] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.794      ;
; -5.846 ; index_sin[3] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.778      ;
; -5.845 ; index_sin[3] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.777      ;
; -5.844 ; index_sin[3] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.776      ;
; -5.844 ; index_sin[3] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.776      ;
; -5.838 ; index_cos[8] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.770      ;
; -5.838 ; index_cos[1] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.771      ;
; -5.829 ; index_cos[5] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.761      ;
; -5.828 ; index_cos[5] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.760      ;
; -5.827 ; index_cos[2] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.760      ;
; -5.827 ; index_cos[5] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.759      ;
; -5.826 ; index_cos[5] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.758      ;
; -5.821 ; index_sin[6] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.753      ;
; -5.818 ; index_sin[0] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.750      ;
; -5.804 ; index_sin[1] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.736      ;
; -5.781 ; index_sin[6] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.713      ;
; -5.780 ; index_sin[6] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.712      ;
; -5.779 ; index_sin[6] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.711      ;
; -5.779 ; index_sin[6] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.711      ;
; -5.778 ; index_sin[0] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.710      ;
; -5.777 ; index_cos[7] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.709      ;
; -5.777 ; index_sin[0] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.709      ;
; -5.776 ; index_sin[0] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.708      ;
; -5.776 ; index_sin[0] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.708      ;
; -5.770 ; index_cos[1] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.703      ;
; -5.769 ; index_sin[8] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.701      ;
; -5.769 ; index_cos[1] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.702      ;
; -5.768 ; index_cos[1] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.701      ;
; -5.767 ; index_cos[1] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.700      ;
; -5.764 ; index_sin[1] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.696      ;
; -5.763 ; index_sin[1] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.695      ;
; -5.762 ; index_sin[1] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.694      ;
; -5.762 ; index_sin[1] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.694      ;
; -5.743 ; index_sin[5] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.675      ;
; -5.741 ; index_cos[8] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.673      ;
; -5.731 ; index_sin[7] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.663      ;
; -5.730 ; index_cos[2] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.663      ;
; -5.718 ; index_cos[0] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.651      ;
; -5.709 ; index_cos[7] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.641      ;
; -5.708 ; index_cos[7] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.640      ;
; -5.707 ; index_cos[7] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.639      ;
; -5.706 ; index_cos[7] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.638      ;
; -5.703 ; index_sin[5] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.635      ;
; -5.702 ; index_sin[5] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.634      ;
; -5.701 ; index_sin[5] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.633      ;
; -5.701 ; index_sin[5] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.633      ;
; -5.673 ; index_cos[8] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.605      ;
; -5.672 ; index_cos[8] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.604      ;
; -5.671 ; index_cos[8] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.603      ;
; -5.670 ; index_cos[8] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.602      ;
; -5.662 ; index_cos[2] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.595      ;
; -5.661 ; index_cos[2] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.594      ;
; -5.660 ; index_cos[2] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.593      ;
; -5.659 ; index_cos[2] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.592      ;
; -5.643 ; index_sin[8] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.575      ;
; -5.621 ; index_cos[0] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 6.554      ;
; -5.605 ; index_sin[7] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.537      ;
; -5.603 ; index_sin[8] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.535      ;
; -5.602 ; index_sin[8] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.534      ;
; -5.601 ; index_sin[8] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.533      ;
; -5.601 ; index_sin[8] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.070     ; 6.533      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'CLK_2'                                                                                              ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.387 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.319      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.254 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.186      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.180 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.071     ; 3.111      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.116 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.048      ;
; -2.100 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.032      ;
; -2.100 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.032      ;
; -2.086 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.018      ;
; -2.086 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.018      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.080 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 3.012      ;
; -2.040 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.972      ;
; -2.040 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.972      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
; -1.979 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.070     ; 2.911      ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'CLK_2'                                                                                                  ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.404 ; spi:SPI1|last_bit[0]      ; spi:SPI1|last_bit[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 0.669      ;
; 0.405 ; spi:SPI1|INT_sclk         ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.669      ;
; 0.419 ; spi:SPI1|receive_transmit ; spi:SPI1|receive_transmit ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 0.684      ;
; 0.502 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 0.767      ;
; 0.603 ; spi:SPI1|txBuffer[13]     ; spi:SPI1|txBuffer[14]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.867      ;
; 0.603 ; spi:SPI1|txBuffer[8]      ; spi:SPI1|txBuffer[9]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.867      ;
; 0.605 ; spi:SPI1|txBuffer[6]      ; spi:SPI1|txBuffer[7]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.869      ;
; 0.605 ; spi:SPI1|txBuffer[1]      ; spi:SPI1|txBuffer[2]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.869      ;
; 0.631 ; spi:SPI1|txBuffer[15]     ; spi:SPI1|mosi~reg0        ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 0.896      ;
; 0.675 ; reset_n                   ; spi:SPI1|last_bit[0]      ; clk          ; CLK_2       ; 0.000        ; -0.105     ; 0.795      ;
; 0.690 ; spi:SPI1|txBuffer[2]      ; spi:SPI1|txBuffer[3]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.954      ;
; 0.691 ; spi:SPI1|txBuffer[0]      ; spi:SPI1|txBuffer[1]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.955      ;
; 0.692 ; spi:SPI1|txBuffer[5]      ; spi:SPI1|txBuffer[6]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.956      ;
; 0.692 ; spi:SPI1|txBuffer[4]      ; spi:SPI1|txBuffer[5]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.956      ;
; 0.693 ; spi:SPI1|txBuffer[12]     ; spi:SPI1|txBuffer[13]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.957      ;
; 0.693 ; spi:SPI1|txBuffer[10]     ; spi:SPI1|txBuffer[11]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.957      ;
; 0.694 ; spi:SPI1|txBuffer[14]     ; spi:SPI1|txBuffer[15]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.958      ;
; 0.694 ; spi:SPI1|txBuffer[7]      ; spi:SPI1|txBuffer[8]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.958      ;
; 0.694 ; spi:SPI1|txBuffer[3]      ; spi:SPI1|txBuffer[4]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.958      ;
; 0.695 ; spi:SPI1|txBuffer[9]      ; spi:SPI1|txBuffer[10]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.959      ;
; 0.696 ; spi:SPI1|txBuffer[11]     ; spi:SPI1|txBuffer[12]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 0.960      ;
; 0.716 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 0.981      ;
; 0.720 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 0.985      ;
; 0.751 ; spi:SPI1|state            ; spi:SPI1|last_bit[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.016      ;
; 0.755 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[0]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.020      ;
; 0.773 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.038      ;
; 0.876 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.141      ;
; 0.892 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.157      ;
; 0.912 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.177      ;
; 0.917 ; TX[11]                    ; spi:SPI1|txBuffer[11]     ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.038      ;
; 0.917 ; TX[15]                    ; spi:SPI1|txBuffer[15]     ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.038      ;
; 0.937 ; TX[6]                     ; spi:SPI1|txBuffer[6]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.058      ;
; 0.942 ; TX[1]                     ; spi:SPI1|txBuffer[1]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.063      ;
; 0.953 ; spi:SPI1|state            ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 1.217      ;
; 0.973 ; spi:SPI1|state            ; spi:SPI1|receive_transmit ; CLK_2        ; CLK_2       ; 0.000        ; 0.069      ; 1.237      ;
; 0.981 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.246      ;
; 1.006 ; spi:SPI1|state            ; spi:SPI1|txBuffer[2]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.269      ;
; 1.007 ; spi:SPI1|state            ; spi:SPI1|txBuffer[11]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.270      ;
; 1.008 ; spi:SPI1|state            ; spi:SPI1|txBuffer[6]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.271      ;
; 1.009 ; spi:SPI1|state            ; spi:SPI1|txBuffer[15]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.272      ;
; 1.010 ; spi:SPI1|state            ; spi:SPI1|txBuffer[4]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.273      ;
; 1.011 ; spi:SPI1|state            ; spi:SPI1|txBuffer[3]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.274      ;
; 1.012 ; spi:SPI1|state            ; spi:SPI1|txBuffer[14]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.275      ;
; 1.013 ; spi:SPI1|state            ; spi:SPI1|txBuffer[9]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.276      ;
; 1.016 ; spi:SPI1|state            ; spi:SPI1|txBuffer[8]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.279      ;
; 1.017 ; spi:SPI1|state            ; spi:SPI1|txBuffer[5]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.280      ;
; 1.019 ; spi:SPI1|state            ; spi:SPI1|txBuffer[1]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.282      ;
; 1.020 ; spi:SPI1|state            ; spi:SPI1|txBuffer[10]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.283      ;
; 1.024 ; spi:SPI1|state            ; spi:SPI1|txBuffer[7]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.287      ;
; 1.027 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.071      ; 1.293      ;
; 1.029 ; TX[0]                     ; spi:SPI1|txBuffer[0]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.150      ;
; 1.030 ; TX[2]                     ; spi:SPI1|txBuffer[2]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.151      ;
; 1.031 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.071      ; 1.297      ;
; 1.035 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.300      ;
; 1.039 ; TX[9]                     ; spi:SPI1|txBuffer[9]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.160      ;
; 1.040 ; TX[4]                     ; spi:SPI1|txBuffer[4]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.161      ;
; 1.044 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.309      ;
; 1.045 ; spi:SPI1|state            ; spi:SPI1|txBuffer[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.308      ;
; 1.049 ; spi:SPI1|state            ; spi:SPI1|txBuffer[13]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.312      ;
; 1.050 ; spi:SPI1|state            ; spi:SPI1|txBuffer[12]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.313      ;
; 1.050 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.315      ;
; 1.055 ; TX[3]                     ; spi:SPI1|txBuffer[3]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.176      ;
; 1.056 ; TX[5]                     ; spi:SPI1|txBuffer[5]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.177      ;
; 1.062 ; TX[8]                     ; spi:SPI1|txBuffer[8]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.183      ;
; 1.063 ; TX[10]                    ; spi:SPI1|txBuffer[10]     ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.184      ;
; 1.064 ; TX[7]                     ; spi:SPI1|txBuffer[7]      ; clk          ; CLK_2       ; 0.000        ; -0.104     ; 1.185      ;
; 1.065 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.330      ;
; 1.096 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.359      ;
; 1.114 ; spi:SPI1|state            ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.379      ;
; 1.141 ; spi:SPI1|state            ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.406      ;
; 1.142 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.407      ;
; 1.166 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.431      ;
; 1.172 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.437      ;
; 1.180 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.445      ;
; 1.187 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.452      ;
; 1.216 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|INT_ss_n         ; CLK_2        ; CLK_2       ; 0.000        ; 0.071      ; 1.482      ;
; 1.246 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.511      ;
; 1.247 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.512      ;
; 1.264 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.529      ;
; 1.267 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.532      ;
; 1.290 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[0]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.555      ;
; 1.290 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.555      ;
; 1.291 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.556      ;
; 1.294 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.559      ;
; 1.302 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.567      ;
; 1.313 ; spi:SPI1|state            ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.067      ; 1.575      ;
; 1.324 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.589      ;
; 1.325 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.070      ; 1.590      ;
; 1.338 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.071      ; 1.604      ;
; 1.360 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.071      ; 1.626      ;
; 1.386 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.649      ;
; 1.441 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.068      ; 1.704      ;
; 1.479 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.071      ; 1.745      ;
; 1.487 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|INT_ss_n         ; CLK_2        ; CLK_2       ; 0.000        ; 0.071      ; 1.753      ;
; 1.492 ; reset_n                   ; spi:SPI1|receive_transmit ; clk          ; CLK_2       ; 0.000        ; -0.106     ; 1.611      ;
; 1.492 ; reset_n                   ; spi:SPI1|clk_toggles[4]   ; clk          ; CLK_2       ; 0.000        ; -0.106     ; 1.611      ;
; 1.492 ; reset_n                   ; spi:SPI1|clk_toggles[3]   ; clk          ; CLK_2       ; 0.000        ; -0.106     ; 1.611      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.405 ; State_DAC.TRANSMIT ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; State_DAC.WAITING  ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.405 ; DACSel             ; DACSel             ; clk          ; clk         ; 0.000        ; 0.069      ; 0.669      ;
; 0.471 ; State_DAC.WAITING  ; State_DAC.IDLE     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.735      ;
; 0.603 ; txB[9]             ; LastTX_B[9]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.867      ;
; 0.616 ; txA[7]             ; LastTX_A[7]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.880      ;
; 0.638 ; txA[2]             ; BufferTX[2]        ; clk          ; clk         ; 0.000        ; 0.070      ; 0.903      ;
; 0.678 ; txA[0]             ; LastTX_A[0]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.942      ;
; 0.678 ; txB[6]             ; LastTX_B[6]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.942      ;
; 0.680 ; txB[4]             ; LastTX_B[4]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.944      ;
; 0.680 ; txB[0]             ; LastTX_B[0]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.944      ;
; 0.681 ; txB[2]             ; LastTX_B[2]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.945      ;
; 0.681 ; txB[8]             ; LastTX_B[8]        ; clk          ; clk         ; 0.000        ; 0.069      ; 0.945      ;
; 0.696 ; clk_counter[4]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.960      ;
; 0.697 ; clk_counter[5]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.961      ;
; 0.697 ; clk_counter[2]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.961      ;
; 0.702 ; clk_counter[6]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 0.966      ;
; 0.730 ; index_sin[1]       ; index_sin[1]       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.994      ;
; 0.731 ; index_cos[2]       ; index_cos[2]       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.995      ;
; 0.731 ; index_sin[2]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.069      ; 0.995      ;
; 0.736 ; index_sin[0]       ; index_sin[1]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.000      ;
; 0.742 ; State_DAC.WAITING  ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.069      ; 1.006      ;
; 0.753 ; State_DAC.TRANSMIT ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.017      ;
; 0.802 ; clk_counter[7]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.066      ;
; 0.842 ; State_DAC.IDLE     ; DACSel             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.106      ;
; 0.862 ; txB[7]             ; LastTX_B[7]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.127      ;
; 0.868 ; txA[6]             ; LastTX_A[6]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.132      ;
; 0.870 ; txA[0]             ; BufferTX[0]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.135      ;
; 0.881 ; txA[7]             ; BufferTX[7]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.146      ;
; 0.888 ; reset_n            ; reset_n            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.152      ;
; 0.893 ; txA[10]            ; BufferTX[10]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.157      ;
; 0.894 ; txA[8]             ; BufferTX[8]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.158      ;
; 0.931 ; txA[9]             ; BufferTX[9]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.195      ;
; 0.953 ; txA[9]             ; LastTX_A[9]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.217      ;
; 0.956 ; txA[1]             ; LastTX_A[1]        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.219      ;
; 0.958 ; BufferTX[2]        ; TX[2]              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.219      ;
; 0.966 ; txB[5]             ; LastTX_B[5]        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.229      ;
; 0.971 ; txB[1]             ; LastTX_B[1]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.235      ;
; 0.973 ; txB[3]             ; LastTX_B[3]        ; clk          ; clk         ; 0.000        ; 0.068      ; 1.236      ;
; 0.977 ; txA[11]            ; LastTX_A[11]       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.240      ;
; 0.988 ; txA[3]             ; LastTX_A[3]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.237      ;
; 0.991 ; clk_counter[0]     ; clk_counter[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.255      ;
; 0.993 ; clk_counter[4]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.257      ;
; 0.993 ; clk_counter[0]     ; clk_counter[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.257      ;
; 0.996 ; clk_counter[4]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.260      ;
; 1.010 ; txA[5]             ; LastTX_A[5]        ; clk          ; clk         ; 0.000        ; 0.054      ; 1.259      ;
; 1.015 ; clk_counter[4]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.279      ;
; 1.017 ; State_DAC.TRANSMIT ; reset_n            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.281      ;
; 1.019 ; clk_counter[3]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.283      ;
; 1.019 ; clk_counter[5]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.283      ;
; 1.024 ; clk_counter[1]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.288      ;
; 1.029 ; index_sin[1]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.293      ;
; 1.030 ; clk_counter[4]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.294      ;
; 1.031 ; clk_counter[2]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.295      ;
; 1.032 ; index_cos[0]       ; index_cos[2]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.296      ;
; 1.032 ; index_sin[0]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.296      ;
; 1.037 ; clk_counter[0]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.301      ;
; 1.051 ; txA[11]            ; BufferTX[11]       ; clk          ; clk         ; 0.000        ; 0.069      ; 1.315      ;
; 1.056 ; txA[6]             ; BufferTX[6]        ; clk          ; clk         ; 0.000        ; 0.070      ; 1.321      ;
; 1.064 ; txA[2]             ; LastTX_A[2]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.328      ;
; 1.072 ; clk_counter[0]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.336      ;
; 1.083 ; BufferTX[3]        ; TX[3]              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.344      ;
; 1.083 ; BufferTX[6]        ; TX[6]              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.344      ;
; 1.088 ; State_DAC.WAITING  ; reset_n            ; clk          ; clk         ; 0.000        ; 0.069      ; 1.352      ;
; 1.091 ; txA[4]             ; LastTX_A[4]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.355      ;
; 1.103 ; BufferTX[7]        ; TX[7]              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.364      ;
; 1.104 ; txA[8]             ; LastTX_A[8]        ; clk          ; clk         ; 0.000        ; 0.069      ; 1.368      ;
; 1.106 ; BufferTX[11]       ; TX[11]             ; clk          ; clk         ; 0.000        ; 0.066      ; 1.367      ;
; 1.107 ; BufferTX[0]        ; TX[0]              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.368      ;
; 1.114 ; clk_counter[0]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.378      ;
; 1.115 ; clk_counter[3]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.379      ;
; 1.118 ; BufferTX[4]        ; TX[4]              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.379      ;
; 1.118 ; index_cos[8]       ; txB[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.383      ;
; 1.122 ; clk_counter[6]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.386      ;
; 1.124 ; BufferTX[10]       ; TX[10]             ; clk          ; clk         ; 0.000        ; 0.066      ; 1.385      ;
; 1.125 ; clk_counter[6]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.389      ;
; 1.128 ; index_sin[8]       ; txA[4]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.380      ;
; 1.129 ; clk_counter[3]     ; clk_counter[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.393      ;
; 1.131 ; clk_counter[3]     ; clk_counter[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.395      ;
; 1.132 ; BufferTX[8]        ; TX[8]              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.393      ;
; 1.133 ; clk_counter[4]     ; clk_counter[3]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.397      ;
; 1.134 ; DACSel             ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.069      ; 1.398      ;
; 1.134 ; clk_counter[4]     ; clk_counter[1]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.398      ;
; 1.136 ; BufferTX[15]       ; TX[15]             ; clk          ; clk         ; 0.000        ; 0.066      ; 1.397      ;
; 1.138 ; DACSel             ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.069      ; 1.402      ;
; 1.138 ; clk_counter[2]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.402      ;
; 1.141 ; clk_counter[3]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.405      ;
; 1.146 ; clk_counter[1]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.410      ;
; 1.153 ; clk_counter[2]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.417      ;
; 1.159 ; txA[10]            ; LastTX_A[10]       ; clk          ; clk         ; 0.000        ; 0.068      ; 1.422      ;
; 1.159 ; clk_counter[0]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.069      ; 1.423      ;
; 1.162 ; BufferTX[9]        ; TX[9]              ; clk          ; clk         ; 0.000        ; 0.066      ; 1.423      ;
; 1.162 ; index_sin[8]       ; txA[9]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.415      ;
; 1.165 ; index_cos[8]       ; txB[3]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.430      ;
; 1.176 ; index_sin[8]       ; txA[11]            ; clk          ; clk         ; 0.000        ; 0.058      ; 1.429      ;
; 1.177 ; index_cos[8]       ; txB[0]             ; clk          ; clk         ; 0.000        ; 0.069      ; 1.441      ;
; 1.178 ; index_sin[7]       ; txA[4]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.430      ;
; 1.192 ; index_sin[8]       ; txA[8]             ; clk          ; clk         ; 0.000        ; 0.058      ; 1.445      ;
; 1.193 ; index_sin[8]       ; txA[1]             ; clk          ; clk         ; 0.000        ; 0.057      ; 1.445      ;
; 1.193 ; index_cos[7]       ; txB[5]             ; clk          ; clk         ; 0.000        ; 0.070      ; 1.458      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'CLK_2'                                                                       ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -1.059 ; reset_n   ; spi:SPI1|mosi~en  ; clk          ; CLK_2       ; 1.000        ; -0.298     ; 1.753      ;
; -0.810 ; reset_n   ; spi:SPI1|INT_ss_n ; clk          ; CLK_2       ; 1.000        ; -0.297     ; 1.505      ;
; -0.810 ; reset_n   ; spi:SPI1|busy     ; clk          ; CLK_2       ; 1.000        ; -0.297     ; 1.505      ;
; -0.810 ; reset_n   ; spi:SPI1|state    ; clk          ; CLK_2       ; 1.000        ; -0.297     ; 1.505      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'CLK_2'                                                                       ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; 1.273 ; reset_n   ; spi:SPI1|INT_ss_n ; clk          ; CLK_2       ; 0.000        ; -0.105     ; 1.393      ;
; 1.273 ; reset_n   ; spi:SPI1|busy     ; clk          ; CLK_2       ; 0.000        ; -0.105     ; 1.393      ;
; 1.273 ; reset_n   ; spi:SPI1|state    ; clk          ; CLK_2       ; 0.000        ; -0.105     ; 1.393      ;
; 1.470 ; reset_n   ; spi:SPI1|mosi~en  ; clk          ; CLK_2       ; 0.000        ; -0.106     ; 1.589      ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.341 ; -128.831          ;
; CLK_2 ; -0.570 ; -12.165           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK_2 ; 0.185 ; 0.000             ;
; clk   ; 0.185 ; 0.000             ;
+-------+-------+-------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; CLK_2 ; -0.348 ; -1.095               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+-------+----------------------+
; Clock ; Slack ; End Point TNS        ;
+-------+-------+----------------------+
; CLK_2 ; 0.902 ; 0.000                ;
+-------+-------+----------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -120.254                        ;
; CLK_2 ; -1.000 ; -30.000                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -2.341 ; index_cos[3] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.290      ;
; -2.307 ; index_cos[3] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.256      ;
; -2.274 ; index_cos[3] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.223      ;
; -2.274 ; index_cos[1] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.223      ;
; -2.273 ; index_cos[3] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.222      ;
; -2.273 ; index_cos[3] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.222      ;
; -2.272 ; index_cos[3] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.221      ;
; -2.262 ; index_sin[2] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.210      ;
; -2.260 ; index_sin[2] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.208      ;
; -2.257 ; index_sin[4] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.206      ;
; -2.255 ; index_sin[4] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.204      ;
; -2.240 ; index_cos[1] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.189      ;
; -2.237 ; index_cos[4] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.186      ;
; -2.233 ; index_cos[5] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.182      ;
; -2.226 ; index_sin[3] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.175      ;
; -2.224 ; index_sin[3] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.173      ;
; -2.214 ; index_sin[6] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.163      ;
; -2.212 ; index_sin[6] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.161      ;
; -2.208 ; index_sin[0] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.156      ;
; -2.207 ; index_cos[1] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.156      ;
; -2.206 ; index_cos[1] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.155      ;
; -2.206 ; index_cos[1] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.155      ;
; -2.206 ; index_sin[0] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.154      ;
; -2.205 ; index_cos[1] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.154      ;
; -2.205 ; index_cos[8] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.154      ;
; -2.203 ; index_cos[4] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.152      ;
; -2.202 ; index_sin[1] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.150      ;
; -2.200 ; index_sin[1] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.148      ;
; -2.199 ; index_cos[5] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.148      ;
; -2.194 ; index_sin[2] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.142      ;
; -2.194 ; index_cos[2] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.143      ;
; -2.193 ; index_sin[2] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.141      ;
; -2.193 ; index_sin[2] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.141      ;
; -2.193 ; index_sin[2] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.141      ;
; -2.192 ; index_cos[7] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.141      ;
; -2.189 ; index_sin[4] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.138      ;
; -2.188 ; index_sin[4] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.137      ;
; -2.188 ; index_sin[4] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.137      ;
; -2.188 ; index_sin[4] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.137      ;
; -2.187 ; index_cos[6] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.136      ;
; -2.171 ; index_cos[8] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.120      ;
; -2.170 ; index_cos[4] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.119      ;
; -2.169 ; index_cos[4] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.118      ;
; -2.169 ; index_cos[4] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.118      ;
; -2.168 ; index_cos[4] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.117      ;
; -2.166 ; index_cos[5] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.115      ;
; -2.165 ; index_cos[5] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.114      ;
; -2.165 ; index_cos[5] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.114      ;
; -2.164 ; index_cos[5] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.113      ;
; -2.160 ; index_cos[2] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.109      ;
; -2.158 ; index_cos[7] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.107      ;
; -2.158 ; index_sin[3] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.107      ;
; -2.157 ; index_sin[3] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.106      ;
; -2.157 ; index_sin[3] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.106      ;
; -2.157 ; index_sin[3] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.106      ;
; -2.153 ; index_cos[6] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.102      ;
; -2.146 ; index_sin[6] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.095      ;
; -2.145 ; index_sin[6] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.094      ;
; -2.145 ; index_sin[6] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.094      ;
; -2.145 ; index_sin[6] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.094      ;
; -2.140 ; index_sin[0] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.088      ;
; -2.139 ; index_sin[0] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.087      ;
; -2.139 ; index_sin[0] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.087      ;
; -2.139 ; index_sin[0] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.087      ;
; -2.138 ; index_sin[5] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.087      ;
; -2.138 ; index_cos[8] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.087      ;
; -2.138 ; index_cos[0] ; index_cos[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.087      ;
; -2.137 ; index_cos[8] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.086      ;
; -2.137 ; index_cos[8] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.086      ;
; -2.136 ; index_sin[5] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.085      ;
; -2.136 ; index_cos[8] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.085      ;
; -2.134 ; index_sin[1] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.082      ;
; -2.133 ; index_sin[1] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.081      ;
; -2.133 ; index_sin[1] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.081      ;
; -2.133 ; index_sin[1] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.039     ; 3.081      ;
; -2.127 ; index_cos[2] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.076      ;
; -2.126 ; index_cos[2] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.075      ;
; -2.126 ; index_cos[2] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.075      ;
; -2.125 ; index_cos[7] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.074      ;
; -2.125 ; index_cos[2] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.074      ;
; -2.124 ; index_cos[7] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.073      ;
; -2.124 ; index_cos[7] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.073      ;
; -2.123 ; index_cos[7] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.072      ;
; -2.120 ; index_cos[6] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.069      ;
; -2.119 ; index_cos[6] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.068      ;
; -2.119 ; index_cos[6] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.068      ;
; -2.118 ; index_cos[6] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.067      ;
; -2.117 ; index_sin[8] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.066      ;
; -2.115 ; index_sin[8] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.064      ;
; -2.104 ; index_cos[0] ; index_cos[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.053      ;
; -2.081 ; index_sin[7] ; index_sin[8] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.030      ;
; -2.079 ; index_sin[7] ; index_sin[7] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.028      ;
; -2.071 ; index_cos[0] ; index_cos[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.020      ;
; -2.070 ; index_sin[5] ; index_sin[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.019      ;
; -2.070 ; index_cos[0] ; index_cos[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.019      ;
; -2.070 ; index_cos[0] ; index_cos[6] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.019      ;
; -2.069 ; index_sin[5] ; index_sin[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.018      ;
; -2.069 ; index_sin[5] ; index_sin[4] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.018      ;
; -2.069 ; index_sin[5] ; index_sin[5] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.018      ;
; -2.069 ; index_cos[0] ; index_cos[3] ; clk          ; clk         ; 1.000        ; -0.038     ; 3.018      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'CLK_2'                                                                                              ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                 ; To Node               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[10] ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[9]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[8]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[7]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[4]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[2]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[0]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[1]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[3]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[5]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[6]  ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[11] ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[15] ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[14] ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[13] ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.570 ; reset_n                   ; spi:SPI1|txBuffer[12] ; clk          ; CLK_2       ; 1.000        ; -0.478     ; 1.069      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.519 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.467      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.448 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.396      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.440 ; spi:SPI1|last_bit[0]      ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.388      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[1]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.432 ; spi:SPI1|receive_transmit ; spi:SPI1|txBuffer[0]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.380      ;
; -0.430 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.038     ; 1.379      ;
; -0.430 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.038     ; 1.379      ;
; -0.418 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.038     ; 1.367      ;
; -0.418 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.038     ; 1.367      ;
; -0.388 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~reg0    ; CLK_2        ; CLK_2       ; 1.000        ; -0.038     ; 1.337      ;
; -0.388 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~en      ; CLK_2        ; CLK_2       ; 1.000        ; -0.038     ; 1.337      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[15] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[14] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[13] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[12] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[11] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[10] ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[9]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[8]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[7]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[6]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[5]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[4]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[3]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
; -0.383 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|txBuffer[2]  ; CLK_2        ; CLK_2       ; 1.000        ; -0.039     ; 1.331      ;
+--------+---------------------------+-----------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'CLK_2'                                                                                                  ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; spi:SPI1|last_bit[0]      ; spi:SPI1|last_bit[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; spi:SPI1|INT_sclk         ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.307      ;
; 0.192 ; spi:SPI1|receive_transmit ; spi:SPI1|receive_transmit ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.314      ;
; 0.225 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.347      ;
; 0.251 ; spi:SPI1|txBuffer[8]      ; spi:SPI1|txBuffer[9]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.373      ;
; 0.252 ; spi:SPI1|txBuffer[13]     ; spi:SPI1|txBuffer[14]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.374      ;
; 0.254 ; spi:SPI1|txBuffer[6]      ; spi:SPI1|txBuffer[7]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.376      ;
; 0.254 ; spi:SPI1|txBuffer[1]      ; spi:SPI1|txBuffer[2]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.376      ;
; 0.266 ; spi:SPI1|txBuffer[15]     ; spi:SPI1|mosi~reg0        ; CLK_2        ; CLK_2       ; 0.000        ; 0.039      ; 0.389      ;
; 0.292 ; spi:SPI1|txBuffer[2]      ; spi:SPI1|txBuffer[3]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.414      ;
; 0.292 ; spi:SPI1|txBuffer[0]      ; spi:SPI1|txBuffer[1]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.414      ;
; 0.293 ; spi:SPI1|txBuffer[12]     ; spi:SPI1|txBuffer[13]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; spi:SPI1|txBuffer[5]      ; spi:SPI1|txBuffer[6]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; spi:SPI1|txBuffer[4]      ; spi:SPI1|txBuffer[5]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.415      ;
; 0.293 ; spi:SPI1|txBuffer[3]      ; spi:SPI1|txBuffer[4]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.415      ;
; 0.294 ; spi:SPI1|txBuffer[14]     ; spi:SPI1|txBuffer[15]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; spi:SPI1|txBuffer[9]      ; spi:SPI1|txBuffer[10]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.416      ;
; 0.294 ; spi:SPI1|txBuffer[7]      ; spi:SPI1|txBuffer[8]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.416      ;
; 0.295 ; spi:SPI1|txBuffer[10]     ; spi:SPI1|txBuffer[11]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.417      ;
; 0.296 ; spi:SPI1|txBuffer[11]     ; spi:SPI1|txBuffer[12]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.418      ;
; 0.308 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.430      ;
; 0.309 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.431      ;
; 0.323 ; spi:SPI1|state            ; spi:SPI1|last_bit[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.445      ;
; 0.325 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[0]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.447      ;
; 0.339 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.461      ;
; 0.371 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.493      ;
; 0.377 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.499      ;
; 0.387 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.509      ;
; 0.407 ; spi:SPI1|state            ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.529      ;
; 0.412 ; spi:SPI1|state            ; spi:SPI1|receive_transmit ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.534      ;
; 0.436 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.558      ;
; 0.446 ; spi:SPI1|state            ; spi:SPI1|txBuffer[2]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.567      ;
; 0.447 ; spi:SPI1|state            ; spi:SPI1|txBuffer[11]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.568      ;
; 0.448 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.570      ;
; 0.448 ; spi:SPI1|state            ; spi:SPI1|txBuffer[6]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.569      ;
; 0.449 ; spi:SPI1|state            ; spi:SPI1|txBuffer[15]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.570      ;
; 0.450 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.572      ;
; 0.450 ; spi:SPI1|state            ; spi:SPI1|txBuffer[4]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.571      ;
; 0.451 ; spi:SPI1|state            ; spi:SPI1|txBuffer[3]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.572      ;
; 0.452 ; spi:SPI1|state            ; spi:SPI1|txBuffer[14]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.573      ;
; 0.453 ; spi:SPI1|state            ; spi:SPI1|txBuffer[9]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.574      ;
; 0.456 ; spi:SPI1|state            ; spi:SPI1|txBuffer[8]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; spi:SPI1|state            ; spi:SPI1|txBuffer[5]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.578      ;
; 0.458 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.580      ;
; 0.459 ; spi:SPI1|state            ; spi:SPI1|txBuffer[1]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.580      ;
; 0.460 ; spi:SPI1|state            ; spi:SPI1|txBuffer[10]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.581      ;
; 0.462 ; spi:SPI1|state            ; spi:SPI1|txBuffer[0]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.583      ;
; 0.463 ; spi:SPI1|state            ; spi:SPI1|txBuffer[7]      ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.584      ;
; 0.465 ; spi:SPI1|state            ; spi:SPI1|txBuffer[13]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.586      ;
; 0.466 ; spi:SPI1|state            ; spi:SPI1|txBuffer[12]     ; CLK_2        ; CLK_2       ; 0.000        ; 0.037      ; 0.587      ;
; 0.466 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.588      ;
; 0.472 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.594      ;
; 0.475 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.597      ;
; 0.495 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.036      ; 0.615      ;
; 0.507 ; spi:SPI1|state            ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.629      ;
; 0.509 ; spi:SPI1|state            ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.631      ;
; 0.510 ; spi:SPI1|state            ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.036      ; 0.630      ;
; 0.521 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.643      ;
; 0.524 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.646      ;
; 0.526 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.648      ;
; 0.529 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.651      ;
; 0.532 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.654      ;
; 0.538 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.660      ;
; 0.541 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.663      ;
; 0.550 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|INT_ss_n         ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.672      ;
; 0.554 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[0]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.676      ;
; 0.554 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.676      ;
; 0.554 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.676      ;
; 0.554 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.676      ;
; 0.554 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.676      ;
; 0.556 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.678      ;
; 0.577 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.699      ;
; 0.579 ; spi:SPI1|clk_toggles[4]   ; spi:SPI1|mosi~en          ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.701      ;
; 0.587 ; spi:SPI1|clk_toggles[1]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.709      ;
; 0.589 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.711      ;
; 0.595 ; spi:SPI1|clk_toggles[2]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.717      ;
; 0.597 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.719      ;
; 0.599 ; spi:SPI1|clk_toggles[5]   ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.721      ;
; 0.604 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.726      ;
; 0.604 ; reset_n                   ; spi:SPI1|last_bit[0]      ; clk          ; CLK_2       ; 0.000        ; -0.373     ; 0.345      ;
; 0.654 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.036      ; 0.774      ;
; 0.664 ; spi:SPI1|clk_toggles[0]   ; spi:SPI1|INT_ss_n         ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.786      ;
; 0.672 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|state            ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.794      ;
; 0.675 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|busy             ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.797      ;
; 0.689 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|INT_sclk         ; CLK_2        ; CLK_2       ; 0.000        ; 0.036      ; 0.809      ;
; 0.697 ; TX[11]                    ; spi:SPI1|txBuffer[11]     ; clk          ; CLK_2       ; 0.000        ; -0.371     ; 0.440      ;
; 0.698 ; spi:SPI1|state            ; spi:SPI1|clk_toggles[0]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.820      ;
; 0.698 ; spi:SPI1|state            ; spi:SPI1|clk_toggles[5]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.820      ;
; 0.698 ; spi:SPI1|state            ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.820      ;
; 0.698 ; spi:SPI1|state            ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.820      ;
; 0.698 ; spi:SPI1|state            ; spi:SPI1|clk_toggles[3]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.820      ;
; 0.698 ; spi:SPI1|state            ; spi:SPI1|clk_toggles[4]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.820      ;
; 0.698 ; TX[15]                    ; spi:SPI1|txBuffer[15]     ; clk          ; CLK_2       ; 0.000        ; -0.371     ; 0.441      ;
; 0.706 ; TX[6]                     ; spi:SPI1|txBuffer[6]      ; clk          ; CLK_2       ; 0.000        ; -0.371     ; 0.449      ;
; 0.709 ; TX[1]                     ; spi:SPI1|txBuffer[1]      ; clk          ; CLK_2       ; 0.000        ; -0.371     ; 0.452      ;
; 0.713 ; spi:SPI1|state            ; spi:SPI1|INT_ss_n         ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.835      ;
; 0.727 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[0]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.849      ;
; 0.727 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[1]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.849      ;
; 0.727 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|clk_toggles[2]   ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.849      ;
; 0.742 ; spi:SPI1|clk_toggles[3]   ; spi:SPI1|INT_ss_n         ; CLK_2        ; CLK_2       ; 0.000        ; 0.038      ; 0.864      ;
+-------+---------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.185 ; State_DAC.TRANSMIT ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; State_DAC.WAITING  ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; DACSel             ; DACSel             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.307      ;
; 0.208 ; State_DAC.WAITING  ; State_DAC.IDLE     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.330      ;
; 0.261 ; txB[9]             ; LastTX_B[9]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.383      ;
; 0.269 ; txA[2]             ; BufferTX[2]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.392      ;
; 0.270 ; txA[7]             ; LastTX_A[7]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.392      ;
; 0.281 ; txA[0]             ; LastTX_A[0]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.403      ;
; 0.281 ; txB[6]             ; LastTX_B[6]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.403      ;
; 0.282 ; txB[4]             ; LastTX_B[4]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.404      ;
; 0.283 ; txB[2]             ; LastTX_B[2]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.405      ;
; 0.283 ; txB[0]             ; LastTX_B[0]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.405      ;
; 0.284 ; txB[8]             ; LastTX_B[8]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.406      ;
; 0.297 ; clk_counter[5]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; clk_counter[4]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.297 ; clk_counter[2]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.419      ;
; 0.298 ; clk_counter[6]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.420      ;
; 0.307 ; index_sin[1]       ; index_sin[1]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.430      ;
; 0.311 ; index_sin[0]       ; index_sin[1]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.434      ;
; 0.313 ; index_cos[2]       ; index_cos[2]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.436      ;
; 0.313 ; index_sin[2]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.436      ;
; 0.321 ; State_DAC.TRANSMIT ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.443      ;
; 0.324 ; State_DAC.WAITING  ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.038      ; 0.446      ;
; 0.349 ; txA[6]             ; LastTX_A[6]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.471      ;
; 0.351 ; clk_counter[7]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.473      ;
; 0.369 ; txA[0]             ; BufferTX[0]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.492      ;
; 0.371 ; txB[7]             ; LastTX_B[7]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.494      ;
; 0.375 ; reset_n            ; reset_n            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.497      ;
; 0.379 ; txA[7]             ; BufferTX[7]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.502      ;
; 0.390 ; txA[8]             ; BufferTX[8]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.512      ;
; 0.391 ; State_DAC.IDLE     ; DACSel             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.513      ;
; 0.397 ; txA[10]            ; BufferTX[10]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.520      ;
; 0.413 ; txA[9]             ; BufferTX[9]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.535      ;
; 0.418 ; BufferTX[2]        ; TX[2]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.537      ;
; 0.418 ; txA[1]             ; LastTX_A[1]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.540      ;
; 0.420 ; txB[1]             ; LastTX_B[1]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.543      ;
; 0.422 ; txB[5]             ; LastTX_B[5]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.543      ;
; 0.423 ; txA[9]             ; LastTX_A[9]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.545      ;
; 0.423 ; State_DAC.TRANSMIT ; reset_n            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.545      ;
; 0.425 ; txA[11]            ; LastTX_A[11]       ; clk          ; clk         ; 0.000        ; 0.037      ; 0.546      ;
; 0.429 ; txB[3]             ; LastTX_B[3]        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.550      ;
; 0.434 ; txA[3]             ; LastTX_A[3]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.548      ;
; 0.441 ; clk_counter[0]     ; clk_counter[3]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.563      ;
; 0.442 ; clk_counter[0]     ; clk_counter[1]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.564      ;
; 0.443 ; txA[5]             ; LastTX_A[5]        ; clk          ; clk         ; 0.000        ; 0.030      ; 0.557      ;
; 0.444 ; clk_counter[4]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.566      ;
; 0.445 ; clk_counter[4]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.567      ;
; 0.446 ; txA[2]             ; LastTX_A[2]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.568      ;
; 0.446 ; clk_counter[5]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.568      ;
; 0.448 ; clk_counter[3]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.570      ;
; 0.448 ; clk_counter[1]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.570      ;
; 0.455 ; clk_counter[4]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.577      ;
; 0.457 ; State_DAC.WAITING  ; reset_n            ; clk          ; clk         ; 0.000        ; 0.038      ; 0.579      ;
; 0.458 ; clk_counter[4]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.458 ; clk_counter[2]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.580      ;
; 0.460 ; index_sin[1]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.583      ;
; 0.462 ; clk_counter[0]     ; clk_counter[2]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.584      ;
; 0.463 ; index_cos[0]       ; index_cos[2]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.586      ;
; 0.463 ; index_sin[0]       ; index_sin[2]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.586      ;
; 0.464 ; txA[8]             ; LastTX_A[8]        ; clk          ; clk         ; 0.000        ; 0.038      ; 0.586      ;
; 0.466 ; txA[11]            ; BufferTX[11]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.588      ;
; 0.471 ; spi:SPI1|busy      ; State_DAC.IDLE     ; CLK_2        ; clk         ; 0.000        ; 0.477      ; 1.062      ;
; 0.476 ; clk_counter[0]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.598      ;
; 0.477 ; CLK_2              ; CLK_2              ; CLK_2        ; clk         ; 0.000        ; 1.597      ; 2.293      ;
; 0.478 ; txA[4]             ; LastTX_A[4]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.601      ;
; 0.481 ; txA[6]             ; BufferTX[6]        ; clk          ; clk         ; 0.000        ; 0.039      ; 0.604      ;
; 0.482 ; clk_counter[3]     ; clk_counter[3]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.604      ;
; 0.483 ; clk_counter[3]     ; clk_counter[1]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.605      ;
; 0.487 ; spi:SPI1|busy      ; State_DAC.TRANSMIT ; CLK_2        ; clk         ; 0.000        ; 0.477      ; 1.078      ;
; 0.489 ; DACSel             ; State_DAC.TRANSMIT ; clk          ; clk         ; 0.000        ; 0.038      ; 0.611      ;
; 0.490 ; txA[10]            ; LastTX_A[10]       ; clk          ; clk         ; 0.000        ; 0.038      ; 0.612      ;
; 0.490 ; index_cos[8]       ; txB[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.612      ;
; 0.492 ; DACSel             ; State_DAC.WAITING  ; clk          ; clk         ; 0.000        ; 0.038      ; 0.614      ;
; 0.497 ; BufferTX[3]        ; TX[3]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.616      ;
; 0.497 ; clk_counter[6]     ; clk_counter[0]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.619      ;
; 0.498 ; clk_counter[6]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.620      ;
; 0.499 ; BufferTX[6]        ; TX[6]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.618      ;
; 0.500 ; spi:SPI1|busy      ; State_DAC.WAITING  ; CLK_2        ; clk         ; 0.000        ; 0.477      ; 1.091      ;
; 0.504 ; index_sin[8]       ; txA[4]             ; clk          ; clk         ; 0.000        ; 0.030      ; 0.618      ;
; 0.508 ; BufferTX[7]        ; TX[7]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.508 ; BufferTX[0]        ; TX[0]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.627      ;
; 0.509 ; BufferTX[11]       ; TX[11]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.628      ;
; 0.511 ; clk_counter[3]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.633      ;
; 0.512 ; BufferTX[4]        ; TX[4]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.631      ;
; 0.513 ; BufferTX[10]       ; TX[10]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.632      ;
; 0.514 ; index_cos[8]       ; txB[3]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.636      ;
; 0.514 ; index_sin[8]       ; txA[1]             ; clk          ; clk         ; 0.000        ; 0.031      ; 0.629      ;
; 0.514 ; clk_counter[3]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.636      ;
; 0.514 ; clk_counter[1]     ; clk_counter[4]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.636      ;
; 0.515 ; index_sin[7]       ; txA[4]             ; clk          ; clk         ; 0.000        ; 0.030      ; 0.629      ;
; 0.516 ; index_cos[8]       ; txB[0]             ; clk          ; clk         ; 0.000        ; 0.037      ; 0.637      ;
; 0.519 ; BufferTX[8]        ; TX[8]              ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.519 ; BufferTX[15]       ; TX[15]             ; clk          ; clk         ; 0.000        ; 0.035      ; 0.638      ;
; 0.520 ; clk_counter[0]     ; clk_counter[7]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.642      ;
; 0.521 ; clk_counter[2]     ; clk_counter[5]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.643      ;
; 0.523 ; index_sin[8]       ; txA[9]             ; clk          ; clk         ; 0.000        ; 0.032      ; 0.639      ;
; 0.524 ; index_cos[1]       ; index_cos[2]       ; clk          ; clk         ; 0.000        ; 0.039      ; 0.647      ;
; 0.524 ; clk_counter[2]     ; clk_counter[6]     ; clk          ; clk         ; 0.000        ; 0.038      ; 0.646      ;
; 0.525 ; index_cos[7]       ; txB[5]             ; clk          ; clk         ; 0.000        ; 0.038      ; 0.647      ;
; 0.527 ; index_sin[8]       ; txA[11]            ; clk          ; clk         ; 0.000        ; 0.032      ; 0.643      ;
+-------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'CLK_2'                                                                       ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; -0.348 ; reset_n   ; spi:SPI1|mosi~en  ; clk          ; CLK_2       ; 1.000        ; -0.477     ; 0.848      ;
; -0.249 ; reset_n   ; spi:SPI1|INT_ss_n ; clk          ; CLK_2       ; 1.000        ; -0.477     ; 0.749      ;
; -0.249 ; reset_n   ; spi:SPI1|busy     ; clk          ; CLK_2       ; 1.000        ; -0.477     ; 0.749      ;
; -0.249 ; reset_n   ; spi:SPI1|state    ; clk          ; CLK_2       ; 1.000        ; -0.477     ; 0.749      ;
+--------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'CLK_2'                                                                       ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+
; 0.902 ; reset_n   ; spi:SPI1|INT_ss_n ; clk          ; CLK_2       ; 0.000        ; -0.373     ; 0.643      ;
; 0.902 ; reset_n   ; spi:SPI1|busy     ; clk          ; CLK_2       ; 0.000        ; -0.373     ; 0.643      ;
; 0.902 ; reset_n   ; spi:SPI1|state    ; clk          ; CLK_2       ; 0.000        ; -0.373     ; 0.643      ;
; 0.986 ; reset_n   ; spi:SPI1|mosi~en  ; clk          ; CLK_2       ; 0.000        ; -0.373     ; 0.727      ;
+-------+-----------+-------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.778   ; 0.185 ; -1.192   ; 0.902   ; -3.000              ;
;  CLK_2           ; -2.651   ; 0.185 ; -1.192   ; 0.902   ; -1.487              ;
;  clk             ; -6.778   ; 0.185 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -494.102 ; 0.0   ; -4.135   ; 0.0     ; -205.232            ;
;  CLK_2           ; -65.973  ; 0.000 ; -4.135   ; 0.000   ; -44.610             ;
;  clk             ; -428.129 ; 0.000 ; N/A      ; N/A     ; -160.622            ;
+------------------+----------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; cs            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; sclk          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; mosi          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; SW                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.07e-09 V                   ; 2.36 V              ; -0.00737 V          ; 0.209 V                              ; 0.012 V                              ; 5.22e-10 s                  ; 5.33e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.07e-09 V                  ; 2.36 V             ; -0.00737 V         ; 0.209 V                             ; 0.012 V                             ; 5.22e-10 s                 ; 5.33e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.93e-07 V                   ; 2.34 V              ; -0.00869 V          ; 0.14 V                               ; 0.046 V                              ; 6.89e-10 s                  ; 6.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.93e-07 V                  ; 2.34 V             ; -0.00869 V         ; 0.14 V                              ; 0.046 V                             ; 6.89e-10 s                 ; 6.56e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; cs            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; sclk          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; mosi          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 19543    ;
; CLK_2      ; clk      ; 0        ; 0        ; 1        ; 5        ;
; clk        ; CLK_2    ; 0        ; 0        ; 0        ; 38       ;
; CLK_2      ; CLK_2    ; 0        ; 0        ; 0        ; 311      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 0        ; 0        ; 0        ; 19543    ;
; CLK_2      ; clk      ; 0        ; 0        ; 1        ; 5        ;
; clk        ; CLK_2    ; 0        ; 0        ; 0        ; 38       ;
; CLK_2      ; CLK_2    ; 0        ; 0        ; 0        ; 311      ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; CLK_2    ; 0        ; 0        ; 0        ; 4        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; CLK_2    ; 0        ; 0        ; 0        ; 4        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 41    ; 41   ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 4     ; 4    ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; CLK_2  ; CLK_2 ; Base ; Constrained ;
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; SW         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; cs          ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sclk        ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.1std.1 Build 917 02/14/2023 SC Lite Edition
    Info: Processing started: Sat May 18 13:44:14 2024
Info: Command: quartus_sta mcpdactest -c mcpdactest
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mcpdactest.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK_2 CLK_2
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.778
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.778            -428.129 clk 
    Info (332119):    -2.651             -65.973 CLK_2 
Info (332146): Worst-case hold slack is 0.454
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.454               0.000 CLK_2 
    Info (332119):     0.455               0.000 clk 
Info (332146): Worst-case recovery slack is -1.192
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.192              -4.135 CLK_2 
Info (332146): Worst-case removal slack is 1.357
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.357               0.000 CLK_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -160.622 clk 
    Info (332119):    -1.487             -44.610 CLK_2 
Info (332114): Report Metastability: Found 14 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -6.133
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -6.133            -391.721 clk 
    Info (332119):    -2.387             -58.759 CLK_2 
Info (332146): Worst-case hold slack is 0.404
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.404               0.000 CLK_2 
    Info (332119):     0.405               0.000 clk 
Info (332146): Worst-case recovery slack is -1.059
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.059              -3.489 CLK_2 
Info (332146): Worst-case removal slack is 1.273
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     1.273               0.000 CLK_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -160.622 clk 
    Info (332119):    -1.487             -44.610 CLK_2 
Info (332114): Report Metastability: Found 14 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.341
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.341            -128.831 clk 
    Info (332119):    -0.570             -12.165 CLK_2 
Info (332146): Worst-case hold slack is 0.185
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.185               0.000 CLK_2 
    Info (332119):     0.185               0.000 clk 
Info (332146): Worst-case recovery slack is -0.348
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.348              -1.095 CLK_2 
Info (332146): Worst-case removal slack is 0.902
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.902               0.000 CLK_2 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000            -120.254 clk 
    Info (332119):    -1.000             -30.000 CLK_2 
Info (332114): Report Metastability: Found 14 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4917 megabytes
    Info: Processing ended: Sat May 18 13:44:19 2024
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:01


