---
codi: PEC
nom: Projecte d'Enginyeria de Computadors
tipus: Obligatoria
---

Aquesta assignatura és la obligatória final de la especialitat, on en teoria
s'hi aplicaràn molts dels coneixements apresos durant el grau per a desenvolupar
un projecte de Hardware. Igualment, la experiència de l'assignatura depèn molt de
la persona a qui li preguntis. Això, en principi es deu a que hi ha dos projectes
assignats a departaments diferents, AC i ESAII, els quals es rifen quadrimestre si
i quadrimestre no cursar-la, èssent ambdos de naturalesa totalment diferent. En tot cas,
diria que hi ha quòrum en acceptar que en qualsevol de les seves variants hi ha
força càrrega de treball.

En el meu cas, i en el preferent per a la majoria dels estudiants de la especialitat,
vaig cursar la del departament d'_Arquitectura de Computadors_. I bé, el plantejament
ens va agradar a tots bastant, fins al punt que la tipologia de la feina que hem acabat
fent molts, s'hi avé prou. Aquesta pretén que l'estudiantat escrigui al llarg del curs
un ja no tant petit processador basat en la variant completa de la ISA acadèmica que
s'ensenyava simplificada a _Introducció a Computadors_ a primer curs, SISA. Acabant, en
principi amb un processador funcional capaç de fer correr un petit sistema operatiu
multiprogramat d'un sol core que també s'haurà d'escriure per a còrrer dos programes
donats en mode sistema. Amb l'objectiu de bolcar-lo sobre una placa FPGA senzilla per
a provar el funcionament sobre HW real. Les plaques FPGA són, en paraules senzilles,
xips integrats amb elements lògics capaços de replicar Hardware programable a nivell
porta. Per a fer la descripció del Hardware s'utilitza, al menys fins a dia d'avui el
llenguatge de descripció de Hardware RTL (a nivell lògic) _VHDL_. No obstant, per la
seva sintaxi complicada i envelliment clar, poder durant els pròxims anys s'acaba
substituint pel més extès a la indústria _SystemVerilog_. En qualsevol cas, són molt
similars i et permetran escriure els mòduls necessaris per descriure el processador.

En el meu cas concret, vam tenir molt mala sort al nostre grup i ens va tocar una placa
FPGA que no era exactament idéntica a la de la resta dels compayns i per tant ens va
donar força mal de caps. Tingueu en compte que aquest és un risc potencial. De totes
maneres, vaig disfrutar bastant les explicacions de'n Josep Llorenç, coordinador de
l'assignatura, i l'aprenentatge general de l'assignatura.
