TimeQuest Timing Analyzer report for memoriaCache
Wed Sep 14 19:01:55 2022
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; memoriaCache                                                      ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 146.8 MHz ; 146.8 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -5.048 ; -335.559      ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -137.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                        ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node   ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+
; -5.048 ; cache[5][4] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.001     ; 6.083      ;
; -4.964 ; cache[5][4] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.003      ; 6.003      ;
; -4.925 ; cache[5][4] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.963      ;
; -4.911 ; cache[1][4] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.001     ; 5.946      ;
; -4.880 ; cache[0][4] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.920      ;
; -4.879 ; cache[0][3] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.920      ;
; -4.878 ; cache[1][5] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.915      ;
; -4.862 ; cache[1][3] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.002     ; 5.896      ;
; -4.834 ; cache[0][8] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.872      ;
; -4.827 ; cache[1][4] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.003      ; 5.866      ;
; -4.796 ; cache[0][4] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.840      ;
; -4.795 ; cache[0][3] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.009      ; 5.840      ;
; -4.794 ; cache[1][5] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.835      ;
; -4.788 ; cache[1][4] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.826      ;
; -4.778 ; cache[1][3] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.816      ;
; -4.757 ; cache[0][4] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.007      ; 5.800      ;
; -4.757 ; cache[3][3] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.001     ; 5.792      ;
; -4.756 ; cache[0][3] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.800      ;
; -4.755 ; cache[1][5] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.795      ;
; -4.753 ; cache[4][3] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.794      ;
; -4.750 ; cache[0][8] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.006      ; 5.792      ;
; -4.747 ; cache[4][4] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.787      ;
; -4.739 ; cache[1][3] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.776      ;
; -4.737 ; cache[5][5] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.774      ;
; -4.725 ; cache[5][3] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.002     ; 5.759      ;
; -4.711 ; cache[0][8] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.752      ;
; -4.704 ; cache[7][4] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.001     ; 5.739      ;
; -4.675 ; cache[2][3] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.716      ;
; -4.673 ; cache[3][3] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.003      ; 5.712      ;
; -4.669 ; cache[4][3] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.009      ; 5.714      ;
; -4.663 ; cache[4][4] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.707      ;
; -4.654 ; cache[7][5] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.691      ;
; -4.653 ; cache[5][5] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.694      ;
; -4.641 ; cache[5][3] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.679      ;
; -4.634 ; cache[3][3] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.672      ;
; -4.630 ; cache[4][3] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.674      ;
; -4.625 ; cache[7][3] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.002     ; 5.659      ;
; -4.624 ; cache[4][4] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.007      ; 5.667      ;
; -4.620 ; cache[7][4] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.003      ; 5.659      ;
; -4.620 ; cache[4][5] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.660      ;
; -4.620 ; cache[2][4] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.660      ;
; -4.614 ; cache[5][4] ; tag[0]~reg0         ; clock        ; clock       ; 1.000        ; 0.002      ; 5.652      ;
; -4.614 ; cache[5][5] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.654      ;
; -4.602 ; cache[5][3] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.639      ;
; -4.591 ; cache[2][3] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.009      ; 5.636      ;
; -4.581 ; cache[7][4] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.619      ;
; -4.570 ; cache[7][5] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.611      ;
; -4.563 ; cache[0][7] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.601      ;
; -4.560 ; cache[4][8] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.598      ;
; -4.552 ; cache[2][3] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.596      ;
; -4.541 ; cache[7][3] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.002      ; 5.579      ;
; -4.536 ; cache[4][5] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.580      ;
; -4.536 ; cache[2][4] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.580      ;
; -4.531 ; cache[7][5] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.571      ;
; -4.503 ; cache[5][4] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; -0.002     ; 5.537      ;
; -4.502 ; cache[5][4] ; cache[2][2]         ; clock        ; clock       ; 1.000        ; -0.002     ; 5.536      ;
; -4.502 ; cache[7][3] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.539      ;
; -4.498 ; cache[6][3] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.539      ;
; -4.497 ; cache[4][5] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.007      ; 5.540      ;
; -4.497 ; cache[2][4] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.007      ; 5.540      ;
; -4.487 ; cache[6][4] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.527      ;
; -4.480 ; cache[0][5] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.520      ;
; -4.479 ; cache[0][7] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.006      ; 5.521      ;
; -4.479 ; cache[3][5] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; 0.001      ; 5.516      ;
; -4.477 ; cache[1][4] ; tag[0]~reg0         ; clock        ; clock       ; 1.000        ; 0.002      ; 5.515      ;
; -4.476 ; cache[4][8] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.006      ; 5.518      ;
; -4.453 ; cache[5][4] ; cache[5][3]         ; clock        ; clock       ; 1.000        ; 0.001      ; 5.490      ;
; -4.444 ; cache[1][5] ; tag[0]~reg0         ; clock        ; clock       ; 1.000        ; 0.004      ; 5.484      ;
; -4.440 ; cache[0][7] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.481      ;
; -4.437 ; cache[4][8] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.478      ;
; -4.428 ; cache[1][3] ; tag[0]~reg0         ; clock        ; clock       ; 1.000        ; 0.001      ; 5.465      ;
; -4.421 ; cache[5][4] ; cache[1][3]         ; clock        ; clock       ; 1.000        ; 0.001      ; 5.458      ;
; -4.414 ; cache[6][3] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.009      ; 5.459      ;
; -4.403 ; cache[6][4] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.447      ;
; -4.396 ; cache[3][4] ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 1.000        ; -0.001     ; 5.431      ;
; -4.396 ; cache[0][5] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.440      ;
; -4.395 ; cache[3][5] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.005      ; 5.436      ;
; -4.384 ; cache[5][4] ; tag[2]~reg0         ; clock        ; clock       ; 1.000        ; -0.003     ; 5.417      ;
; -4.375 ; cache[6][3] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.008      ; 5.419      ;
; -4.366 ; cache[1][4] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; -0.002     ; 5.400      ;
; -4.365 ; cache[1][4] ; cache[2][2]         ; clock        ; clock       ; 1.000        ; -0.002     ; 5.399      ;
; -4.364 ; cache[6][4] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.007      ; 5.407      ;
; -4.361 ; cache[0][4] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; 0.003      ; 5.400      ;
; -4.360 ; cache[0][4] ; cache[2][2]         ; clock        ; clock       ; 1.000        ; 0.003      ; 5.399      ;
; -4.360 ; cache[0][3] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; 0.004      ; 5.400      ;
; -4.359 ; cache[0][3] ; cache[2][2]         ; clock        ; clock       ; 1.000        ; 0.004      ; 5.399      ;
; -4.357 ; cache[0][5] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.007      ; 5.400      ;
; -4.356 ; cache[3][5] ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 1.000        ; 0.004      ; 5.396      ;
; -4.333 ; cache[1][5] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; 0.000      ; 5.369      ;
; -4.332 ; cache[1][5] ; cache[2][2]         ; clock        ; clock       ; 1.000        ; 0.000      ; 5.368      ;
; -4.323 ; cache[3][3] ; tag[0]~reg0         ; clock        ; clock       ; 1.000        ; 0.002      ; 5.361      ;
; -4.317 ; cache[1][3] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 5.350      ;
; -4.316 ; cache[1][3] ; cache[2][2]         ; clock        ; clock       ; 1.000        ; -0.003     ; 5.349      ;
; -4.316 ; cache[1][4] ; cache[5][3]         ; clock        ; clock       ; 1.000        ; 0.001      ; 5.353      ;
; -4.315 ; cache[0][8] ; cache[6][2]         ; clock        ; clock       ; 1.000        ; 0.001      ; 5.352      ;
; -4.314 ; cache[0][8] ; cache[2][2]         ; clock        ; clock       ; 1.000        ; 0.001      ; 5.351      ;
; -4.312 ; cache[3][4] ; dadoParaCPU[2]~reg0 ; clock        ; clock       ; 1.000        ; 0.003      ; 5.351      ;
; -4.303 ; cache[5][5] ; tag[0]~reg0         ; clock        ; clock       ; 1.000        ; 0.004      ; 5.343      ;
; -4.294 ; cache[5][4] ; cache[4][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 5.327      ;
; -4.294 ; cache[5][4] ; cache[2][1]         ; clock        ; clock       ; 1.000        ; -0.003     ; 5.327      ;
+--------+-------------+---------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                ;
+-------+---------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node           ; To Node                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; cache[4][7]         ; cache[4][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][7]         ; cache[0][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][7]         ; cache[2][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][7]         ; cache[6][7]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][4]         ; cache[3][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][4]         ; cache[1][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][4]         ; cache[5][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][4]         ; cache[7][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][3]         ; cache[3][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][3]         ; cache[7][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][5]         ; cache[5][5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][5]         ; cache[1][5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][5]         ; cache[3][5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][5]         ; cache[7][5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][8]         ; cache[7][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][8]         ; cache[5][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][3]         ; cache[4][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][3]         ; cache[0][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][3]         ; cache[6][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][3]         ; cache[2][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][4]         ; cache[4][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][4]         ; cache[0][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][4]         ; cache[6][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][4]         ; cache[2][4]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][5]         ; cache[2][5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][5]         ; cache[0][5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][5]         ; cache[4][5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][5]         ; cache[6][5]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][8]         ; cache[4][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][8]         ; cache[0][8]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; varEnviaDado        ; varEnviaDado                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][6]         ; cache[3][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][6]         ; cache[7][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][6]         ; cache[1][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][6]         ; cache[5][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][6]         ; cache[2][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][6]         ; cache[6][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][6]         ; cache[0][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][6]         ; cache[4][6]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][2]         ; cache[5][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][2]         ; cache[7][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][2]         ; cache[1][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][2]         ; cache[3][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][2]         ; cache[2][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][2]         ; cache[0][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][2]         ; cache[4][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][2]         ; cache[6][2]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][1]         ; cache[7][1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][1]         ; cache[5][1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][1]         ; cache[1][1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][1]         ; cache[3][1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][1]         ; cache[0][1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][1]         ; cache[4][1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][1]         ; cache[6][1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][1]         ; cache[2][1]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[6][0]         ; cache[6][0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[2][0]         ; cache[2][0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[0][0]         ; cache[0][0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[4][0]         ; cache[4][0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[3][0]         ; cache[3][0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[7][0]         ; cache[7][0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[1][0]         ; cache[1][0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; cache[5][0]         ; cache[5][0]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.551 ; varEnviaDado        ; varEspera                                                                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.817      ;
; 0.829 ; varEspera           ; hit~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; 0.000      ; 1.095      ;
; 0.829 ; varEspera           ; dirty~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 1.095      ;
; 0.840 ; varEspera           ; tag[0]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.106      ;
; 0.878 ; varEspera           ; varEnviaDado                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 1.144      ;
; 0.972 ; varEspera           ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.237      ;
; 1.148 ; cache[3][4]         ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.415      ;
; 1.171 ; varEndMem[0]        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; -0.500       ; 0.060      ; 0.965      ;
; 1.249 ; varEspera           ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.510      ;
; 1.291 ; varEspera           ; cache[4][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.552      ;
; 1.291 ; varEspera           ; cache[2][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.552      ;
; 1.292 ; varEspera           ; cache[0][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.553      ;
; 1.373 ; cache[7][3]         ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.640      ;
; 1.378 ; cache[6][0]         ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.005      ; 1.649      ;
; 1.382 ; varEspera           ; LRU~reg0                                                                                                            ; clock        ; clock       ; 0.000        ; -0.008     ; 1.640      ;
; 1.388 ; varDadoWriteBack[1] ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ; clock        ; clock       ; -0.500       ; 0.056      ; 1.178      ;
; 1.392 ; varDadoWriteBack[2] ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ; clock        ; clock       ; -0.500       ; 0.056      ; 1.182      ;
; 1.394 ; varDadoWriteBack[0] ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; -0.500       ; 0.056      ; 1.184      ;
; 1.394 ; cache[7][2]         ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.001     ; 1.659      ;
; 1.413 ; cache[1][3]         ; cache[1][3]                                                                                                         ; clock        ; clock       ; 0.000        ; 0.000      ; 1.679      ;
; 1.421 ; varEndMem[1]        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ; clock        ; clock       ; -0.500       ; 0.060      ; 1.215      ;
; 1.424 ; varEspera           ; cache[6][7]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.005     ; 1.685      ;
; 1.425 ; varEndMem[3]        ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ; clock        ; clock       ; -0.500       ; 0.058      ; 1.217      ;
; 1.456 ; cache[7][4]         ; varEndMem[3]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.723      ;
; 1.473 ; cache[5][3]         ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.740      ;
; 1.475 ; varEspera           ; cache[7][8]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.740      ;
; 1.479 ; varEspera           ; cache[5][8]                                                                                                         ; clock        ; clock       ; 0.000        ; -0.001     ; 1.744      ;
; 1.502 ; cache[2][0]         ; varDadoWriteBack[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.005      ; 1.773      ;
; 1.505 ; cache[3][3]         ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.002      ; 1.773      ;
; 1.511 ; varEspera           ; valid~reg0                                                                                                          ; clock        ; clock       ; 0.000        ; -0.008     ; 1.769      ;
; 1.515 ; cache[2][5]         ; tag[2]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.002      ; 1.783      ;
; 1.549 ; varEnviaDado        ; dadoParaCPU[1]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; -0.003     ; 1.812      ;
; 1.562 ; varEnviaDado        ; dadoParaCPU[0]~reg0                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.828      ;
; 1.574 ; cache[7][1]         ; varDadoWriteBack[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.844      ;
; 1.589 ; cache[5][2]         ; varDadoWriteBack[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.004      ; 1.859      ;
; 1.604 ; cache[3][4]         ; tag[1]~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.001      ; 1.871      ;
; 1.610 ; cache[1][3]         ; varEndMem[2]                                                                                                        ; clock        ; clock       ; 0.000        ; 0.001      ; 1.877      ;
+-------+---------------------+---------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][4]                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 7.566 ; 7.566 ; Fall       ; clock           ;
;  address[0] ; clock      ; 5.600 ; 5.600 ; Fall       ; clock           ;
;  address[1] ; clock      ; 5.944 ; 5.944 ; Fall       ; clock           ;
;  address[2] ; clock      ; 7.525 ; 7.525 ; Fall       ; clock           ;
;  address[3] ; clock      ; 7.566 ; 7.566 ; Fall       ; clock           ;
;  address[4] ; clock      ; 7.175 ; 7.175 ; Fall       ; clock           ;
; data[*]     ; clock      ; 4.983 ; 4.983 ; Fall       ; clock           ;
;  data[0]    ; clock      ; 4.960 ; 4.960 ; Fall       ; clock           ;
;  data[1]    ; clock      ; 4.846 ; 4.846 ; Fall       ; clock           ;
;  data[2]    ; clock      ; 4.983 ; 4.983 ; Fall       ; clock           ;
; wren        ; clock      ; 6.022 ; 6.022 ; Fall       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.250  ; 0.250  ; Fall       ; clock           ;
;  address[0] ; clock      ; 0.250  ; 0.250  ; Fall       ; clock           ;
;  address[1] ; clock      ; 0.086  ; 0.086  ; Fall       ; clock           ;
;  address[2] ; clock      ; -3.030 ; -3.030 ; Fall       ; clock           ;
;  address[3] ; clock      ; -2.935 ; -2.935 ; Fall       ; clock           ;
;  address[4] ; clock      ; -3.297 ; -3.297 ; Fall       ; clock           ;
; data[*]     ; clock      ; -3.512 ; -3.512 ; Fall       ; clock           ;
;  data[0]    ; clock      ; -3.623 ; -3.623 ; Fall       ; clock           ;
;  data[1]    ; clock      ; -3.692 ; -3.692 ; Fall       ; clock           ;
;  data[2]    ; clock      ; -3.512 ; -3.512 ; Fall       ; clock           ;
; wren        ; clock      ; -3.525 ; -3.525 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.432 ; 6.432 ; Fall       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.479 ; 6.479 ; Fall       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.408 ; 6.408 ; Fall       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.420 ; 6.420 ; Fall       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.479 ; 6.479 ; Fall       ; clock           ;
; dirty           ; clock      ; 6.718 ; 6.718 ; Fall       ; clock           ;
; hit             ; clock      ; 6.390 ; 6.390 ; Fall       ; clock           ;
; tag[*]          ; clock      ; 6.878 ; 6.878 ; Fall       ; clock           ;
;  tag[0]         ; clock      ; 6.878 ; 6.878 ; Fall       ; clock           ;
;  tag[1]         ; clock      ; 6.407 ; 6.407 ; Fall       ; clock           ;
;  tag[2]         ; clock      ; 6.410 ; 6.410 ; Fall       ; clock           ;
; valid           ; clock      ; 6.450 ; 6.450 ; Fall       ; clock           ;
; writeBack       ; clock      ; 6.472 ; 6.472 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.432 ; 6.432 ; Fall       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.408 ; 6.408 ; Fall       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.408 ; 6.408 ; Fall       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.420 ; 6.420 ; Fall       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.479 ; 6.479 ; Fall       ; clock           ;
; dirty           ; clock      ; 6.718 ; 6.718 ; Fall       ; clock           ;
; hit             ; clock      ; 6.390 ; 6.390 ; Fall       ; clock           ;
; tag[*]          ; clock      ; 6.407 ; 6.407 ; Fall       ; clock           ;
;  tag[0]         ; clock      ; 6.878 ; 6.878 ; Fall       ; clock           ;
;  tag[1]         ; clock      ; 6.407 ; 6.407 ; Fall       ; clock           ;
;  tag[2]         ; clock      ; 6.410 ; 6.410 ; Fall       ; clock           ;
; valid           ; clock      ; 6.450 ; 6.450 ; Fall       ; clock           ;
; writeBack       ; clock      ; 6.472 ; 6.472 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.591 ; -102.134      ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -137.380              ;
+-------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                              ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                          ; To Node                                                                                                            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.591 ; cache[5][4]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; -0.001     ; 2.622      ;
; -1.579 ; cache[5][4]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.004      ; 2.615      ;
; -1.551 ; cache[5][4]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.586      ;
; -1.538 ; cache[1][4]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; -0.001     ; 2.569      ;
; -1.533 ; cache[1][5]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.000      ; 2.565      ;
; -1.531 ; cache[0][8]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.565      ;
; -1.526 ; cache[1][4]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.004      ; 2.562      ;
; -1.521 ; cache[1][5]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.005      ; 2.558      ;
; -1.519 ; cache[0][8]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.007      ; 2.558      ;
; -1.518 ; cache[0][3]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.005      ; 2.555      ;
; -1.513 ; cache[1][3]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; -0.002     ; 2.543      ;
; -1.506 ; cache[0][3]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.010      ; 2.548      ;
; -1.504 ; cache[0][4]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.539      ;
; -1.501 ; cache[1][3]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.536      ;
; -1.498 ; cache[1][4]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.533      ;
; -1.493 ; cache[1][5]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.004      ; 2.529      ;
; -1.492 ; cache[0][4]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.008      ; 2.532      ;
; -1.491 ; cache[0][8]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.006      ; 2.529      ;
; -1.490 ; cache[3][3]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; -0.001     ; 2.521      ;
; -1.478 ; cache[3][3]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.004      ; 2.514      ;
; -1.478 ; cache[0][3]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.009      ; 2.519      ;
; -1.477 ; cache[5][5]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.000      ; 2.509      ;
; -1.473 ; cache[1][3]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.507      ;
; -1.471 ; cache[4][3]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.005      ; 2.508      ;
; -1.465 ; cache[5][5]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.005      ; 2.502      ;
; -1.464 ; cache[0][4]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.007      ; 2.503      ;
; -1.463 ; cache[7][4]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; -0.001     ; 2.494      ;
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0 ; clock        ; clock       ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; cache[5][3]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; -0.002     ; 2.490      ;
; -1.459 ; cache[4][3]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.010      ; 2.501      ;
; -1.454 ; cache[4][4]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.489      ;
; -1.451 ; cache[7][4]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.004      ; 2.487      ;
; -1.450 ; cache[3][3]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.485      ;
; -1.448 ; cache[5][3]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.483      ;
; -1.445 ; cache[7][5]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.000      ; 2.477      ;
; -1.442 ; cache[2][3]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.005      ; 2.479      ;
; -1.442 ; cache[4][4]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.008      ; 2.482      ;
; -1.437 ; cache[5][5]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.004      ; 2.473      ;
; -1.433 ; cache[7][5]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.005      ; 2.470      ;
; -1.431 ; cache[4][3]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.009      ; 2.472      ;
; -1.430 ; cache[2][3]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.010      ; 2.472      ;
; -1.425 ; cache[5][4]                                                                                                        ; cache[1][3]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.458      ;
; -1.423 ; cache[7][4]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.458      ;
; -1.420 ; cache[5][4]                                                                                                        ; cache[2][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.450      ;
; -1.420 ; cache[5][4]                                                                                                        ; cache[6][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.450      ;
; -1.420 ; cache[5][3]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.454      ;
; -1.415 ; cache[5][4]                                                                                                        ; tag[0]~reg0                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.449      ;
; -1.415 ; cache[4][8]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.449      ;
; -1.415 ; cache[7][3]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; -0.002     ; 2.445      ;
; -1.414 ; cache[4][4]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.007      ; 2.453      ;
; -1.405 ; cache[0][7]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.439      ;
; -1.405 ; cache[7][5]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.004      ; 2.441      ;
; -1.403 ; cache[4][8]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.007      ; 2.442      ;
; -1.403 ; cache[2][4]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.438      ;
; -1.403 ; cache[7][3]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.438      ;
; -1.402 ; cache[5][4]                                                                                                        ; cache[5][3]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.435      ;
; -1.402 ; cache[2][3]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.009      ; 2.443      ;
; -1.393 ; cache[0][7]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.007      ; 2.432      ;
; -1.392 ; cache[4][5]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.427      ;
; -1.391 ; cache[2][4]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.008      ; 2.431      ;
; -1.380 ; cache[4][5]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.008      ; 2.420      ;
; -1.375 ; cache[4][8]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.006      ; 2.413      ;
; -1.375 ; cache[7][3]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.002      ; 2.409      ;
; -1.372 ; cache[1][4]                                                                                                        ; cache[1][3]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.405      ;
; -1.367 ; cache[1][5]                                                                                                        ; cache[1][3]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.401      ;
; -1.367 ; cache[0][8]                                                                                                        ; cache[2][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.400      ;
; -1.367 ; cache[1][4]                                                                                                        ; cache[2][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.397      ;
; -1.367 ; cache[0][8]                                                                                                        ; cache[6][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.400      ;
; -1.367 ; cache[1][4]                                                                                                        ; cache[6][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.002     ; 2.397      ;
; -1.365 ; cache[0][7]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.006      ; 2.403      ;
; -1.365 ; cache[3][5]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.000      ; 2.397      ;
; -1.363 ; cache[6][3]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.005      ; 2.400      ;
; -1.363 ; cache[2][4]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.007      ; 2.402      ;
; -1.362 ; cache[1][5]                                                                                                        ; cache[2][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.393      ;
; -1.362 ; cache[1][5]                                                                                                        ; cache[6][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.001     ; 2.393      ;
; -1.362 ; cache[1][4]                                                                                                        ; tag[0]~reg0                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.396      ;
; -1.358 ; cache[5][4]                                                                                                        ; cache[4][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.387      ;
; -1.358 ; cache[5][4]                                                                                                        ; cache[2][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.387      ;
; -1.358 ; cache[5][4]                                                                                                        ; cache[0][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.387      ;
; -1.357 ; cache[5][4]                                                                                                        ; cache[0][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.386      ;
; -1.357 ; cache[5][4]                                                                                                        ; cache[6][1]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.386      ;
; -1.357 ; cache[1][5]                                                                                                        ; tag[0]~reg0                                                                                                        ; clock        ; clock       ; 1.000        ; 0.003      ; 2.392      ;
; -1.356 ; cache[5][4]                                                                                                        ; cache[6][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.385      ;
; -1.356 ; cache[5][4]                                                                                                        ; cache[2][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.385      ;
; -1.356 ; cache[5][4]                                                                                                        ; cache[4][0]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.385      ;
; -1.355 ; cache[5][4]                                                                                                        ; cache[4][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.384      ;
; -1.354 ; cache[0][3]                                                                                                        ; cache[2][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.004      ; 2.390      ;
; -1.354 ; cache[0][3]                                                                                                        ; cache[6][2]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.004      ; 2.390      ;
; -1.353 ; cache[5][4]                                                                                                        ; cache[0][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.382      ;
; -1.353 ; cache[3][5]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.005      ; 2.390      ;
; -1.352 ; cache[4][5]                                                                                                        ; dadoParaCPU[0]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.007      ; 2.391      ;
; -1.351 ; cache[6][3]                                                                                                        ; dadoParaCPU[2]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.010      ; 2.393      ;
; -1.349 ; cache[1][4]                                                                                                        ; cache[5][3]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.001      ; 2.382      ;
; -1.347 ; cache[1][3]                                                                                                        ; cache[1][3]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.000      ; 2.379      ;
; -1.344 ; cache[1][5]                                                                                                        ; cache[5][3]                                                                                                        ; clock        ; clock       ; 1.000        ; 0.002      ; 2.378      ;
; -1.342 ; cache[1][3]                                                                                                        ; cache[2][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.371      ;
; -1.342 ; cache[1][3]                                                                                                        ; cache[6][2]                                                                                                        ; clock        ; clock       ; 1.000        ; -0.003     ; 2.371      ;
; -1.341 ; cache[6][4]                                                                                                        ; dadoParaCPU[1]~reg0                                                                                                ; clock        ; clock       ; 1.000        ; 0.003      ; 2.376      ;
+--------+--------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                         ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; cache[4][7]  ; cache[4][7]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][7]  ; cache[0][7]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][7]  ; cache[2][7]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][7]  ; cache[6][7]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][4]  ; cache[3][4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][4]  ; cache[1][4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][4]  ; cache[5][4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][4]  ; cache[7][4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][3]  ; cache[3][3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][3]  ; cache[7][3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][5]  ; cache[5][5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][5]  ; cache[1][5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][5]  ; cache[3][5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][5]  ; cache[7][5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][8]  ; cache[7][8]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][8]  ; cache[5][8]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][3]  ; cache[4][3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][3]  ; cache[0][3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][3]  ; cache[6][3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][3]  ; cache[2][3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][4]  ; cache[4][4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][4]  ; cache[0][4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][4]  ; cache[6][4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][4]  ; cache[2][4]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][5]  ; cache[2][5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][5]  ; cache[0][5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][5]  ; cache[4][5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][5]  ; cache[6][5]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][8]  ; cache[4][8]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][8]  ; cache[0][8]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; varEnviaDado ; varEnviaDado        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][6]  ; cache[3][6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][6]  ; cache[7][6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][6]  ; cache[1][6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][6]  ; cache[5][6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][6]  ; cache[2][6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][6]  ; cache[6][6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][6]  ; cache[0][6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][6]  ; cache[4][6]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][2]  ; cache[5][2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][2]  ; cache[7][2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][2]  ; cache[1][2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][2]  ; cache[3][2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][2]  ; cache[2][2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][2]  ; cache[0][2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][2]  ; cache[4][2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][2]  ; cache[6][2]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][1]  ; cache[7][1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][1]  ; cache[5][1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][1]  ; cache[1][1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][1]  ; cache[3][1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][1]  ; cache[0][1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][1]  ; cache[4][1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][1]  ; cache[6][1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][1]  ; cache[2][1]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[6][0]  ; cache[6][0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[2][0]  ; cache[2][0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[0][0]  ; cache[0][0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[4][0]  ; cache[4][0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[3][0]  ; cache[3][0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[7][0]  ; cache[7][0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[1][0]  ; cache[1][0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; cache[5][0]  ; cache[5][0]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.257 ; varEnviaDado ; varEspera           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.409      ;
; 0.397 ; varEspera    ; varEnviaDado        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.549      ;
; 0.399 ; varEspera    ; tag[0]~reg0         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.551      ;
; 0.448 ; varEspera    ; hit~reg0            ; clock        ; clock       ; 0.000        ; 0.000      ; 0.600      ;
; 0.448 ; varEspera    ; dirty~reg0          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.600      ;
; 0.457 ; varEspera    ; tag[1]~reg0         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.608      ;
; 0.510 ; cache[3][4]  ; varEndMem[3]        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.663      ;
; 0.589 ; varEspera    ; tag[2]~reg0         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.736      ;
; 0.590 ; varEspera    ; cache[4][7]         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.737      ;
; 0.590 ; varEspera    ; cache[2][7]         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.737      ;
; 0.594 ; varEspera    ; cache[0][7]         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.741      ;
; 0.603 ; cache[7][3]  ; varEndMem[2]        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.756      ;
; 0.613 ; cache[7][2]  ; varDadoWriteBack[2] ; clock        ; clock       ; 0.000        ; -0.001     ; 0.764      ;
; 0.620 ; varEspera    ; LRU~reg0            ; clock        ; clock       ; 0.000        ; -0.008     ; 0.764      ;
; 0.630 ; cache[6][0]  ; varDadoWriteBack[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.788      ;
; 0.639 ; cache[7][4]  ; varEndMem[3]        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.792      ;
; 0.647 ; varEspera    ; cache[7][8]         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.798      ;
; 0.648 ; cache[5][3]  ; varEndMem[2]        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.801      ;
; 0.650 ; varEspera    ; cache[5][8]         ; clock        ; clock       ; 0.000        ; -0.001     ; 0.801      ;
; 0.659 ; cache[2][5]  ; tag[2]~reg0         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.812      ;
; 0.661 ; cache[1][3]  ; cache[1][3]         ; clock        ; clock       ; 0.000        ; 0.000      ; 0.813      ;
; 0.674 ; cache[2][0]  ; varDadoWriteBack[0] ; clock        ; clock       ; 0.000        ; 0.006      ; 0.832      ;
; 0.678 ; cache[3][3]  ; varEndMem[2]        ; clock        ; clock       ; 0.000        ; 0.002      ; 0.832      ;
; 0.681 ; varEnviaDado ; dadoParaCPU[1]~reg0 ; clock        ; clock       ; 0.000        ; -0.003     ; 0.830      ;
; 0.696 ; varEnviaDado ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.001      ; 0.849      ;
; 0.699 ; cache[3][4]  ; tag[1]~reg0         ; clock        ; clock       ; 0.000        ; 0.001      ; 0.852      ;
; 0.701 ; cache[7][1]  ; varDadoWriteBack[1] ; clock        ; clock       ; 0.000        ; 0.005      ; 0.858      ;
; 0.701 ; cache[1][3]  ; varEndMem[2]        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.854      ;
; 0.711 ; cache[2][7]  ; varEndMem[3]        ; clock        ; clock       ; 0.000        ; 0.004      ; 0.867      ;
; 0.713 ; cache[5][2]  ; varDadoWriteBack[2] ; clock        ; clock       ; 0.000        ; 0.005      ; 0.870      ;
; 0.714 ; cache[1][4]  ; varEndMem[3]        ; clock        ; clock       ; 0.000        ; 0.001      ; 0.867      ;
; 0.729 ; cache[3][0]  ; varDadoWriteBack[0] ; clock        ; clock       ; 0.000        ; 0.005      ; 0.886      ;
; 0.738 ; varEspera    ; cache[6][7]         ; clock        ; clock       ; 0.000        ; -0.005     ; 0.885      ;
; 0.739 ; cache[2][7]  ; cache[7][5]         ; clock        ; clock       ; 0.000        ; 0.002      ; 0.893      ;
; 0.744 ; cache[2][6]  ; dirty~reg0          ; clock        ; clock       ; 0.000        ; -0.004     ; 0.892      ;
; 0.754 ; varEspera    ; valid~reg0          ; clock        ; clock       ; 0.000        ; -0.008     ; 0.898      ;
; 0.757 ; cache[6][0]  ; dadoParaCPU[0]~reg0 ; clock        ; clock       ; 0.000        ; 0.006      ; 0.915      ;
+-------+--------------+---------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[0]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[1]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|q_a[2]                          ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; memoriaPrincipal:ram|altsyncram:altsyncram_component|altsyncram_nbf1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clock ; Rise       ; clock                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; LRU~reg0                                                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[0][8]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[1][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[2][7]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][4]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][5]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[3][6]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[4][0]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[4][1]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[4][2]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock ; Fall       ; cache[4][3]                                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock ; Fall       ; cache[4][4]                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 3.583 ; 3.583 ; Fall       ; clock           ;
;  address[0] ; clock      ; 2.065 ; 2.065 ; Fall       ; clock           ;
;  address[1] ; clock      ; 2.211 ; 2.211 ; Fall       ; clock           ;
;  address[2] ; clock      ; 3.583 ; 3.583 ; Fall       ; clock           ;
;  address[3] ; clock      ; 3.582 ; 3.582 ; Fall       ; clock           ;
;  address[4] ; clock      ; 3.448 ; 3.448 ; Fall       ; clock           ;
; data[*]     ; clock      ; 2.519 ; 2.519 ; Fall       ; clock           ;
;  data[0]    ; clock      ; 2.468 ; 2.468 ; Fall       ; clock           ;
;  data[1]    ; clock      ; 2.440 ; 2.440 ; Fall       ; clock           ;
;  data[2]    ; clock      ; 2.519 ; 2.519 ; Fall       ; clock           ;
; wren        ; clock      ; 2.924 ; 2.924 ; Fall       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.434  ; 0.434  ; Fall       ; clock           ;
;  address[0] ; clock      ; 0.434  ; 0.434  ; Fall       ; clock           ;
;  address[1] ; clock      ; 0.421  ; 0.421  ; Fall       ; clock           ;
;  address[2] ; clock      ; -1.660 ; -1.660 ; Fall       ; clock           ;
;  address[3] ; clock      ; -1.586 ; -1.586 ; Fall       ; clock           ;
;  address[4] ; clock      ; -1.777 ; -1.777 ; Fall       ; clock           ;
; data[*]     ; clock      ; -1.865 ; -1.865 ; Fall       ; clock           ;
;  data[0]    ; clock      ; -1.881 ; -1.881 ; Fall       ; clock           ;
;  data[1]    ; clock      ; -1.941 ; -1.941 ; Fall       ; clock           ;
;  data[2]    ; clock      ; -1.865 ; -1.865 ; Fall       ; clock           ;
; wren        ; clock      ; -1.882 ; -1.882 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.683 ; 3.683 ; Fall       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.733 ; 3.733 ; Fall       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.662 ; 3.662 ; Fall       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.678 ; 3.678 ; Fall       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.733 ; 3.733 ; Fall       ; clock           ;
; dirty           ; clock      ; 3.826 ; 3.826 ; Fall       ; clock           ;
; hit             ; clock      ; 3.659 ; 3.659 ; Fall       ; clock           ;
; tag[*]          ; clock      ; 3.892 ; 3.892 ; Fall       ; clock           ;
;  tag[0]         ; clock      ; 3.892 ; 3.892 ; Fall       ; clock           ;
;  tag[1]         ; clock      ; 3.673 ; 3.673 ; Fall       ; clock           ;
;  tag[2]         ; clock      ; 3.677 ; 3.677 ; Fall       ; clock           ;
; valid           ; clock      ; 3.696 ; 3.696 ; Fall       ; clock           ;
; writeBack       ; clock      ; 3.727 ; 3.727 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.683 ; 3.683 ; Fall       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.662 ; 3.662 ; Fall       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.662 ; 3.662 ; Fall       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.678 ; 3.678 ; Fall       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.733 ; 3.733 ; Fall       ; clock           ;
; dirty           ; clock      ; 3.826 ; 3.826 ; Fall       ; clock           ;
; hit             ; clock      ; 3.659 ; 3.659 ; Fall       ; clock           ;
; tag[*]          ; clock      ; 3.673 ; 3.673 ; Fall       ; clock           ;
;  tag[0]         ; clock      ; 3.892 ; 3.892 ; Fall       ; clock           ;
;  tag[1]         ; clock      ; 3.673 ; 3.673 ; Fall       ; clock           ;
;  tag[2]         ; clock      ; 3.677 ; 3.677 ; Fall       ; clock           ;
; valid           ; clock      ; 3.696 ; 3.696 ; Fall       ; clock           ;
; writeBack       ; clock      ; 3.727 ; 3.727 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.048   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -5.048   ; 0.215 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -335.559 ; 0.0   ; 0.0      ; 0.0     ; -137.38             ;
;  clock           ; -335.559 ; 0.000 ; N/A      ; N/A     ; -137.380            ;
+------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; address[*]  ; clock      ; 7.566 ; 7.566 ; Fall       ; clock           ;
;  address[0] ; clock      ; 5.600 ; 5.600 ; Fall       ; clock           ;
;  address[1] ; clock      ; 5.944 ; 5.944 ; Fall       ; clock           ;
;  address[2] ; clock      ; 7.525 ; 7.525 ; Fall       ; clock           ;
;  address[3] ; clock      ; 7.566 ; 7.566 ; Fall       ; clock           ;
;  address[4] ; clock      ; 7.175 ; 7.175 ; Fall       ; clock           ;
; data[*]     ; clock      ; 4.983 ; 4.983 ; Fall       ; clock           ;
;  data[0]    ; clock      ; 4.960 ; 4.960 ; Fall       ; clock           ;
;  data[1]    ; clock      ; 4.846 ; 4.846 ; Fall       ; clock           ;
;  data[2]    ; clock      ; 4.983 ; 4.983 ; Fall       ; clock           ;
; wren        ; clock      ; 6.022 ; 6.022 ; Fall       ; clock           ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; address[*]  ; clock      ; 0.434  ; 0.434  ; Fall       ; clock           ;
;  address[0] ; clock      ; 0.434  ; 0.434  ; Fall       ; clock           ;
;  address[1] ; clock      ; 0.421  ; 0.421  ; Fall       ; clock           ;
;  address[2] ; clock      ; -1.660 ; -1.660 ; Fall       ; clock           ;
;  address[3] ; clock      ; -1.586 ; -1.586 ; Fall       ; clock           ;
;  address[4] ; clock      ; -1.777 ; -1.777 ; Fall       ; clock           ;
; data[*]     ; clock      ; -1.865 ; -1.865 ; Fall       ; clock           ;
;  data[0]    ; clock      ; -1.881 ; -1.881 ; Fall       ; clock           ;
;  data[1]    ; clock      ; -1.941 ; -1.941 ; Fall       ; clock           ;
;  data[2]    ; clock      ; -1.865 ; -1.865 ; Fall       ; clock           ;
; wren        ; clock      ; -1.882 ; -1.882 ; Fall       ; clock           ;
+-------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Clock to Output Times                                                       ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 6.432 ; 6.432 ; Fall       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 6.479 ; 6.479 ; Fall       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 6.408 ; 6.408 ; Fall       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 6.420 ; 6.420 ; Fall       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 6.479 ; 6.479 ; Fall       ; clock           ;
; dirty           ; clock      ; 6.718 ; 6.718 ; Fall       ; clock           ;
; hit             ; clock      ; 6.390 ; 6.390 ; Fall       ; clock           ;
; tag[*]          ; clock      ; 6.878 ; 6.878 ; Fall       ; clock           ;
;  tag[0]         ; clock      ; 6.878 ; 6.878 ; Fall       ; clock           ;
;  tag[1]         ; clock      ; 6.407 ; 6.407 ; Fall       ; clock           ;
;  tag[2]         ; clock      ; 6.410 ; 6.410 ; Fall       ; clock           ;
; valid           ; clock      ; 6.450 ; 6.450 ; Fall       ; clock           ;
; writeBack       ; clock      ; 6.472 ; 6.472 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                               ;
+-----------------+------------+-------+-------+------------+-----------------+
; Data Port       ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------------+------------+-------+-------+------------+-----------------+
; LRU             ; clock      ; 3.683 ; 3.683 ; Fall       ; clock           ;
; dadoParaCPU[*]  ; clock      ; 3.662 ; 3.662 ; Fall       ; clock           ;
;  dadoParaCPU[0] ; clock      ; 3.662 ; 3.662 ; Fall       ; clock           ;
;  dadoParaCPU[1] ; clock      ; 3.678 ; 3.678 ; Fall       ; clock           ;
;  dadoParaCPU[2] ; clock      ; 3.733 ; 3.733 ; Fall       ; clock           ;
; dirty           ; clock      ; 3.826 ; 3.826 ; Fall       ; clock           ;
; hit             ; clock      ; 3.659 ; 3.659 ; Fall       ; clock           ;
; tag[*]          ; clock      ; 3.673 ; 3.673 ; Fall       ; clock           ;
;  tag[0]         ; clock      ; 3.892 ; 3.892 ; Fall       ; clock           ;
;  tag[1]         ; clock      ; 3.673 ; 3.673 ; Fall       ; clock           ;
;  tag[2]         ; clock      ; 3.677 ; 3.677 ; Fall       ; clock           ;
; valid           ; clock      ; 3.696 ; 3.696 ; Fall       ; clock           ;
; writeBack       ; clock      ; 3.727 ; 3.727 ; Fall       ; clock           ;
+-----------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 15       ; 7        ; 33       ; 4384     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 15       ; 7        ; 33       ; 4384     ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 479   ; 479  ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 11    ; 11   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Sep 14 19:01:53 2022
Info: Command: quartus_sta memoriaCache -c memoriaCache
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'memoriaCache.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.048
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.048      -335.559 clock 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -137.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.591
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.591      -102.134 clock 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -137.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4553 megabytes
    Info: Processing ended: Wed Sep 14 19:01:55 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


