{
 "cells": [
  {
   "cell_type": "markdown",
   "id": "af19c044",
   "metadata": {},
   "source": [
    "# AxCore项目文件结构分析（中文）\n",
    "\n",
    "## 项目概述\n",
    "\n",
    "AxCore是一个基于SpinalHDL（Scala硬件描述语言）的硬件加速器项目，实现了脉动阵列架构用于近似计算，特别专注于支持量化的浮点运算。\n",
    "\n",
    "## 目录结构详解\n",
    "\n",
    "### 1. 配置文件 (`Config.scala`)\n",
    "\n",
    "- __功能__: 整个项目的中央配置管理\n",
    "\n",
    "- __主要特性__:\n",
    "\n",
    "  - SpinalHDL配置，包含自定义时钟域设置\n",
    "  - 支持多种仿真后端（Verilator、Iverilog、VCS）\n",
    "  - 可配置的输出目录生成\n",
    "  - 生成硬件的标准化命名约定\n",
    "\n",
    "### 2. 基础模块目录 (`Basics/`)\n",
    "\n",
    "包含基本构建模块和工具组件：\n",
    "\n",
    "- __`ParamsGen.scala`__: 参数生成模块，用于S-B2+C2补偿计算\n",
    "- __`CvtUtils.scala`__: 转换工具（浮点格式转换）\n",
    "- __`GuardAW.scala`__: 算术运算的保护位处理\n",
    "- __`Normalize.scala`__: 浮点归一化逻辑\n",
    "- __`PreAdd.scala`__: 输入数据的预加法处理\n",
    "- __`SNC.scala`__: 次正规数转换处理\n",
    "\n",
    "### 3. 黑盒导入目录 (`BlackBoxImport/`)\n",
    "\n",
    "Verilog黑盒模块，用于底层硬件操作：\n",
    "\n",
    "- __`fma_fpany.v`__: 浮点乘加单元，带优先编码器\n",
    "- __`adder_fpany_no_norm_v2.v`__: 无归一化的加法器\n",
    "- __`normalize.v`__: 独立归一化单元\n",
    "\n",
    "### 4. 浮点加法器目录 (`FPAnyAdders/`)\n",
    "\n",
    "浮点算术单元：\n",
    "\n",
    "- __`FPAnyFMA.scala`__: 使用黑盒的浮点融合乘加单元\n",
    "- __`FPAnyAdderNoNormWS_v2.scala`__: 无归一化的加法器（权重固定）\n",
    "\n",
    "### 5. 脉动阵列实现\n",
    "\n",
    "#### W4脉动阵列 (`SystolicArray_W4/`)\n",
    "\n",
    "4位量化权重脉动阵列：\n",
    "\n",
    "- __`AxCore_SharedAdd_MPWq4_PE.scala`__: 处理单元（PE）\n",
    "- __`AxCore_SharedAdd_MPWq4_SA.scala`__: 脉动阵列（主要架构）\n",
    "- __`AxCore_SharedAdd_MPWq4_Tile.scala`__: 单元块级组织\n",
    "\n",
    "#### W8脉动阵列 (`SystolicArray_W8/`)\n",
    "\n",
    "8位权重脉动阵列：\n",
    "\n",
    "- __`AxCore_SharedAdd_W8_PE.scala`__: 处理单元\n",
    "- __`AxCore_SharedAdd_W8_SA.scala`__: 脉动阵列\n",
    "- __`AxCore_SharedAdd_W8_Tile.scala`__: 单元块组织\n",
    "\n",
    "### 6. 运算符目录 (`Operators/`)\n",
    "\n",
    "- __`AdderInt.scala`__: 整数加法运算\n",
    "\n",
    "### 7. 测试框架 (`Testing/`)\n",
    "\n",
    "完整的测试基础设施：\n",
    "\n",
    "- __`OverallFunctionalTest.scala`__: 主测试协调器\n",
    "\n",
    "- __`GoldenModels/`__: 验证用的参考实现\n",
    "\n",
    "  - `mpFPMA.scala`: 混合精度浮点乘加参考模型\n",
    "  - `SA_4x4.scala`: 4x4脉动阵列参考模型\n",
    "  - `SNC_W4.scala`: 次正规数转换参考模型\n",
    "\n",
    "- __`TestCases/`__: 具体测试实现\n",
    "\n",
    "  - `Test_mpFPMA.scala`: 混合精度FPMA测试\n",
    "  - `Test_SA_4x4.scala`: 脉动阵列测试\n",
    "  - `Test_SNC_W4.scala`: 次正规数转换测试\n",
    "  - `TestUtils.scala`: 测试工具和辅助函数\n",
    "\n",
    "## 关键架构特性\n",
    "\n",
    "1. __近似计算焦点__: 实现近似浮点运算，支持量化\n",
    "2. __脉动阵列架构__: 两种实现（W4和W8）满足不同精度需求\n",
    "3. __混合精度支持__: 处理不同浮点格式（E3M0、E2M1、E1M2）\n",
    "4. __模块化设计__: 基本运算、脉动阵列和测试清晰分离\n",
    "5. __硬件-软件协同设计__: 使用SpinalHDL生成硬件，包含完整测试\n",
    "\n",
    "## 技术规格\n",
    "\n",
    "- __支持格式__: 可配置指数和尾数宽度（E5M10、E8M7等）\n",
    "- __量化__: 支持4位和8位权重量化\n",
    "- __仿真__: 多后端支持（Verilator、Iverilog、VCS）\n",
    "- __目标__: FPGA/ASIC实现，可生成Verilog\n",
    "\n",
    "该项目代表了专注于机器学习和信号处理应用的高效近似计算的复杂硬件加速器设计。\n"
   ]
  }
 ],
 "metadata": {
  "kernelspec": {
   "display_name": "llm",
   "language": "python",
   "name": "python3"
  },
  "language_info": {
   "codemirror_mode": {
    "name": "ipython",
    "version": 3
   },
   "file_extension": ".py",
   "mimetype": "text/x-python",
   "name": "python",
   "nbconvert_exporter": "python",
   "pygments_lexer": "ipython3",
   "version": "3.10.18"
  }
 },
 "nbformat": 4,
 "nbformat_minor": 5
}
