## 二选一多路选择器

```verilog
/*
	二选一多路选择器：
	sl 为低电平时 out 和 a 的电平一致
	sl 为高电平时 out 和 b 的电平一致
	
	我的板子为安路的：EF2L15LG100B
	IO约束中 a,b,sl都有内部上拉，所以这3给引脚默认为高电平
	out接到了板子的LED2，并且低电平点亮，高电平熄灭
	所以把该程序下载到板子后 LED是熄灭的状态
	要点亮 LED2，就需要把 b 对应的引脚接到 GND.
	经过测试程序是正确的，把 b 接到 GND后，LED2也确实亮了，断开后会在此熄灭，这样说明 out 的状态是实时根据 a,b,sl的状态而变化的。
*/
module muxtwo(out, a, b, sl);
	input a,b,sl;
	output out;

	reg out;
	
	always @ (sl or a or b)
		if (!sl)
			out = a;
		else
			out = b;
endmodule
```

## 三态门实验

```verilog
module main(out,in,enable);
	output out;
	input in,enable;
	
	//bufif1 mybuf(out, in, enable); // bufif1 是 Verilog三态门元件，enable为高电平时使能三态门
	bufif0 mybuf(out, in, enable); // bufif1 是 Verilog三态门元件，enable为低电平时使能三态门

endmodule
```

## 异或门

`in1` 和 `in2` 电平同时为高或同时为低，则 `out` 输出低，`in1`和`in2` 电平只要不同，`out` 就输出高。

```verilog
module oxr_gate_demo(in1,in2,out);
	input in1,in2;
	output out;

	assign out = in1 ^ in2;

endmodule

```

