Simulator report for brancher_rv32i
Wed Nov 19 13:55:34 2025
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 243 nodes    ;
; Simulation Coverage         ;      48.56 % ;
; Total Number of Transitions ; 25680        ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Stratix II   ;
; Device                      ; EP2S15F484C3 ;
+-----------------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                              ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+
; Option                                                                                     ; Setting            ; Default Value ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+
; Simulation mode                                                                            ; Timing             ; Timing        ;
; Start time                                                                                 ; 0 ns               ; 0 ns          ;
; Simulation results format                                                                  ; CVWF               ;               ;
; Vector input source                                                                        ; brancher_rv32i.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                 ; On            ;
; Check outputs                                                                              ; Off                ; Off           ;
; Report simulation coverage                                                                 ; On                 ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                 ; On            ;
; Display missing 1-value coverage report                                                    ; On                 ; On            ;
; Display missing 0-value coverage report                                                    ; On                 ; On            ;
; Detect setup and hold time violations                                                      ; Off                ; Off           ;
; Detect glitches                                                                            ; Off                ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                ; Off           ;
; Generate Signal Activity File                                                              ; Off                ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                ; Off           ;
; Group bus channels in simulation results                                                   ; Off                ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                 ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE         ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On                 ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto               ; Auto          ;
+--------------------------------------------------------------------------------------------+--------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;      48.56 % ;
; Total nodes checked                                 ; 243          ;
; Total output ports checked                          ; 243          ;
; Total output ports with complete 1/0-value coverage ; 118          ;
; Total output ports with no 1/0-value coverage       ; 125          ;
; Total output ports with no 1-value coverage         ; 125          ;
; Total output ports with no 0-value coverage         ; 125          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-----------------------------------------------------------------------------------------------+
; Complete 1/0-Value Coverage                                                                   ;
+----------------------------------+-----------------------------------------+------------------+
; Node Name                        ; Output Port Name                        ; Output Port Type ;
+----------------------------------+-----------------------------------------+------------------+
; |brancher_rv32i|PCin~0           ; |brancher_rv32i|PCin~0                  ; combout          ;
; |brancher_rv32i|Equal0~0         ; |brancher_rv32i|Equal0~0                ; combout          ;
; |brancher_rv32i|LessThan1~0      ; |brancher_rv32i|LessThan1~0             ; combout          ;
; |brancher_rv32i|LessThan1~1      ; |brancher_rv32i|LessThan1~1             ; combout          ;
; |brancher_rv32i|LessThan1~2      ; |brancher_rv32i|LessThan1~2             ; combout          ;
; |brancher_rv32i|LessThan1~3      ; |brancher_rv32i|LessThan1~3             ; combout          ;
; |brancher_rv32i|Equal0~1         ; |brancher_rv32i|Equal0~1                ; combout          ;
; |brancher_rv32i|LessThan1~4      ; |brancher_rv32i|LessThan1~4             ; combout          ;
; |brancher_rv32i|LessThan1~5      ; |brancher_rv32i|LessThan1~5             ; combout          ;
; |brancher_rv32i|LessThan1~6      ; |brancher_rv32i|LessThan1~6             ; combout          ;
; |brancher_rv32i|Equal0~2         ; |brancher_rv32i|Equal0~2                ; combout          ;
; |brancher_rv32i|LessThan1~7      ; |brancher_rv32i|LessThan1~7             ; combout          ;
; |brancher_rv32i|Equal0~3         ; |brancher_rv32i|Equal0~3                ; combout          ;
; |brancher_rv32i|Equal0~4         ; |brancher_rv32i|Equal0~4                ; combout          ;
; |brancher_rv32i|LessThan1~8      ; |brancher_rv32i|LessThan1~8             ; combout          ;
; |brancher_rv32i|Equal0~5         ; |brancher_rv32i|Equal0~5                ; combout          ;
; |brancher_rv32i|Equal0~6         ; |brancher_rv32i|Equal0~6                ; combout          ;
; |brancher_rv32i|LessThan1~9      ; |brancher_rv32i|LessThan1~9             ; combout          ;
; |brancher_rv32i|LessThan1~10     ; |brancher_rv32i|LessThan1~10            ; combout          ;
; |brancher_rv32i|LessThan1~11     ; |brancher_rv32i|LessThan1~11            ; combout          ;
; |brancher_rv32i|LessThan1~12     ; |brancher_rv32i|LessThan1~12            ; combout          ;
; |brancher_rv32i|LessThan1~13     ; |brancher_rv32i|LessThan1~13            ; combout          ;
; |brancher_rv32i|LessThan1~14     ; |brancher_rv32i|LessThan1~14            ; combout          ;
; |brancher_rv32i|Equal0~7         ; |brancher_rv32i|Equal0~7                ; combout          ;
; |brancher_rv32i|LessThan1~15     ; |brancher_rv32i|LessThan1~15            ; combout          ;
; |brancher_rv32i|LessThan1~16     ; |brancher_rv32i|LessThan1~16            ; combout          ;
; |brancher_rv32i|LessThan1~17     ; |brancher_rv32i|LessThan1~17            ; combout          ;
; |brancher_rv32i|LessThan1~18     ; |brancher_rv32i|LessThan1~18            ; combout          ;
; |brancher_rv32i|LessThan1~19     ; |brancher_rv32i|LessThan1~19            ; combout          ;
; |brancher_rv32i|LessThan1~20     ; |brancher_rv32i|LessThan1~20            ; combout          ;
; |brancher_rv32i|LessThan1~21     ; |brancher_rv32i|LessThan1~21            ; combout          ;
; |brancher_rv32i|LessThan1~22     ; |brancher_rv32i|LessThan1~22            ; combout          ;
; |brancher_rv32i|LessThan1~23     ; |brancher_rv32i|LessThan1~23            ; combout          ;
; |brancher_rv32i|Equal0~8         ; |brancher_rv32i|Equal0~8                ; combout          ;
; |brancher_rv32i|LessThan1~24     ; |brancher_rv32i|LessThan1~24            ; combout          ;
; |brancher_rv32i|LessThan1~25     ; |brancher_rv32i|LessThan1~25            ; combout          ;
; |brancher_rv32i|LessThan1~26     ; |brancher_rv32i|LessThan1~26            ; combout          ;
; |brancher_rv32i|LessThan1~27     ; |brancher_rv32i|LessThan1~27            ; combout          ;
; |brancher_rv32i|LessThan1~28     ; |brancher_rv32i|LessThan1~28            ; combout          ;
; |brancher_rv32i|PCin~1           ; |brancher_rv32i|PCin~1                  ; combout          ;
; |brancher_rv32i|Equal0~9         ; |brancher_rv32i|Equal0~9                ; combout          ;
; |brancher_rv32i|Equal0~10        ; |brancher_rv32i|Equal0~10               ; combout          ;
; |brancher_rv32i|Equal0~11        ; |brancher_rv32i|Equal0~11               ; combout          ;
; |brancher_rv32i|PCin~2           ; |brancher_rv32i|PCin~2                  ; combout          ;
; |brancher_rv32i|PCin~3           ; |brancher_rv32i|PCin~3                  ; combout          ;
; |brancher_rv32i|PCin~4           ; |brancher_rv32i|PCin~4                  ; combout          ;
; |brancher_rv32i|PCin~5           ; |brancher_rv32i|PCin~5                  ; combout          ;
; |brancher_rv32i|PCin~6           ; |brancher_rv32i|PCin~6                  ; combout          ;
; |brancher_rv32i|PCin~18          ; |brancher_rv32i|PCin~18                 ; combout          ;
; |brancher_rv32i|PCin[0]          ; |brancher_rv32i|PCin[0]                 ; padio            ;
; |brancher_rv32i|PCin[12]         ; |brancher_rv32i|PCin[12]                ; padio            ;
; |brancher_rv32i|in1[31]          ; |brancher_rv32i|in1[31]~corein          ; combout          ;
; |brancher_rv32i|in2[31]          ; |brancher_rv32i|in2[31]~corein          ; combout          ;
; |brancher_rv32i|in1[29]          ; |brancher_rv32i|in1[29]~corein          ; combout          ;
; |brancher_rv32i|in2[29]          ; |brancher_rv32i|in2[29]~corein          ; combout          ;
; |brancher_rv32i|in1[30]          ; |brancher_rv32i|in1[30]~corein          ; combout          ;
; |brancher_rv32i|in2[30]          ; |brancher_rv32i|in2[30]~corein          ; combout          ;
; |brancher_rv32i|in1[22]          ; |brancher_rv32i|in1[22]~corein          ; combout          ;
; |brancher_rv32i|in2[22]          ; |brancher_rv32i|in2[22]~corein          ; combout          ;
; |brancher_rv32i|in1[23]          ; |brancher_rv32i|in1[23]~corein          ; combout          ;
; |brancher_rv32i|in2[23]          ; |brancher_rv32i|in2[23]~corein          ; combout          ;
; |brancher_rv32i|in1[24]          ; |brancher_rv32i|in1[24]~corein          ; combout          ;
; |brancher_rv32i|in2[24]          ; |brancher_rv32i|in2[24]~corein          ; combout          ;
; |brancher_rv32i|in1[25]          ; |brancher_rv32i|in1[25]~corein          ; combout          ;
; |brancher_rv32i|in2[25]          ; |brancher_rv32i|in2[25]~corein          ; combout          ;
; |brancher_rv32i|in1[26]          ; |brancher_rv32i|in1[26]~corein          ; combout          ;
; |brancher_rv32i|in2[26]          ; |brancher_rv32i|in2[26]~corein          ; combout          ;
; |brancher_rv32i|in1[27]          ; |brancher_rv32i|in1[27]~corein          ; combout          ;
; |brancher_rv32i|in2[27]          ; |brancher_rv32i|in2[27]~corein          ; combout          ;
; |brancher_rv32i|in1[28]          ; |brancher_rv32i|in1[28]~corein          ; combout          ;
; |brancher_rv32i|in2[28]          ; |brancher_rv32i|in2[28]~corein          ; combout          ;
; |brancher_rv32i|in1[20]          ; |brancher_rv32i|in1[20]~corein          ; combout          ;
; |brancher_rv32i|in2[20]          ; |brancher_rv32i|in2[20]~corein          ; combout          ;
; |brancher_rv32i|in1[21]          ; |brancher_rv32i|in1[21]~corein          ; combout          ;
; |brancher_rv32i|in2[21]          ; |brancher_rv32i|in2[21]~corein          ; combout          ;
; |brancher_rv32i|in1[18]          ; |brancher_rv32i|in1[18]~corein          ; combout          ;
; |brancher_rv32i|in2[18]          ; |brancher_rv32i|in2[18]~corein          ; combout          ;
; |brancher_rv32i|in1[19]          ; |brancher_rv32i|in1[19]~corein          ; combout          ;
; |brancher_rv32i|in2[19]          ; |brancher_rv32i|in2[19]~corein          ; combout          ;
; |brancher_rv32i|in1[16]          ; |brancher_rv32i|in1[16]~corein          ; combout          ;
; |brancher_rv32i|in2[16]          ; |brancher_rv32i|in2[16]~corein          ; combout          ;
; |brancher_rv32i|in1[17]          ; |brancher_rv32i|in1[17]~corein          ; combout          ;
; |brancher_rv32i|in2[17]          ; |brancher_rv32i|in2[17]~corein          ; combout          ;
; |brancher_rv32i|in1[14]          ; |brancher_rv32i|in1[14]~corein          ; combout          ;
; |brancher_rv32i|in2[14]          ; |brancher_rv32i|in2[14]~corein          ; combout          ;
; |brancher_rv32i|in1[15]          ; |brancher_rv32i|in1[15]~corein          ; combout          ;
; |brancher_rv32i|in2[15]          ; |brancher_rv32i|in2[15]~corein          ; combout          ;
; |brancher_rv32i|in1[12]          ; |brancher_rv32i|in1[12]~corein          ; combout          ;
; |brancher_rv32i|in2[12]          ; |brancher_rv32i|in2[12]~corein          ; combout          ;
; |brancher_rv32i|in1[13]          ; |brancher_rv32i|in1[13]~corein          ; combout          ;
; |brancher_rv32i|in2[13]          ; |brancher_rv32i|in2[13]~corein          ; combout          ;
; |brancher_rv32i|in1[10]          ; |brancher_rv32i|in1[10]~corein          ; combout          ;
; |brancher_rv32i|in2[10]          ; |brancher_rv32i|in2[10]~corein          ; combout          ;
; |brancher_rv32i|in1[11]          ; |brancher_rv32i|in1[11]~corein          ; combout          ;
; |brancher_rv32i|in2[11]          ; |brancher_rv32i|in2[11]~corein          ; combout          ;
; |brancher_rv32i|in1[8]           ; |brancher_rv32i|in1[8]~corein           ; combout          ;
; |brancher_rv32i|in2[8]           ; |brancher_rv32i|in2[8]~corein           ; combout          ;
; |brancher_rv32i|in1[9]           ; |brancher_rv32i|in1[9]~corein           ; combout          ;
; |brancher_rv32i|in2[9]           ; |brancher_rv32i|in2[9]~corein           ; combout          ;
; |brancher_rv32i|in1[6]           ; |brancher_rv32i|in1[6]~corein           ; combout          ;
; |brancher_rv32i|in2[6]           ; |brancher_rv32i|in2[6]~corein           ; combout          ;
; |brancher_rv32i|in1[7]           ; |brancher_rv32i|in1[7]~corein           ; combout          ;
; |brancher_rv32i|in2[7]           ; |brancher_rv32i|in2[7]~corein           ; combout          ;
; |brancher_rv32i|in1[4]           ; |brancher_rv32i|in1[4]~corein           ; combout          ;
; |brancher_rv32i|in2[4]           ; |brancher_rv32i|in2[4]~corein           ; combout          ;
; |brancher_rv32i|in1[5]           ; |brancher_rv32i|in1[5]~corein           ; combout          ;
; |brancher_rv32i|in2[5]           ; |brancher_rv32i|in2[5]~corein           ; combout          ;
; |brancher_rv32i|in1[1]           ; |brancher_rv32i|in1[1]~corein           ; combout          ;
; |brancher_rv32i|in2[1]           ; |brancher_rv32i|in2[1]~corein           ; combout          ;
; |brancher_rv32i|in1[0]           ; |brancher_rv32i|in1[0]~corein           ; combout          ;
; |brancher_rv32i|in2[0]           ; |brancher_rv32i|in2[0]~corein           ; combout          ;
; |brancher_rv32i|in1[2]           ; |brancher_rv32i|in1[2]~corein           ; combout          ;
; |brancher_rv32i|in2[2]           ; |brancher_rv32i|in2[2]~corein           ; combout          ;
; |brancher_rv32i|in1[3]           ; |brancher_rv32i|in1[3]~corein           ; combout          ;
; |brancher_rv32i|in2[3]           ; |brancher_rv32i|in2[3]~corein           ; combout          ;
; |brancher_rv32i|cu_branchtype[2] ; |brancher_rv32i|cu_branchtype[2]~corein ; combout          ;
; |brancher_rv32i|cu_branchtype[0] ; |brancher_rv32i|cu_branchtype[0]~corein ; combout          ;
; |brancher_rv32i|cu_branchtype[1] ; |brancher_rv32i|cu_branchtype[1]~corein ; combout          ;
+----------------------------------+-----------------------------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+-----------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                          ;
+----------------------------+-----------------------------------+------------------+
; Node Name                  ; Output Port Name                  ; Output Port Type ;
+----------------------------+-----------------------------------+------------------+
; |brancher_rv32i|PCin~7     ; |brancher_rv32i|PCin~7            ; combout          ;
; |brancher_rv32i|PCin~8     ; |brancher_rv32i|PCin~8            ; combout          ;
; |brancher_rv32i|PCin~9     ; |brancher_rv32i|PCin~9            ; combout          ;
; |brancher_rv32i|PCin~10    ; |brancher_rv32i|PCin~10           ; combout          ;
; |brancher_rv32i|PCin~11    ; |brancher_rv32i|PCin~11           ; combout          ;
; |brancher_rv32i|PCin~12    ; |brancher_rv32i|PCin~12           ; combout          ;
; |brancher_rv32i|PCin~13    ; |brancher_rv32i|PCin~13           ; combout          ;
; |brancher_rv32i|PCin~14    ; |brancher_rv32i|PCin~14           ; combout          ;
; |brancher_rv32i|PCin~15    ; |brancher_rv32i|PCin~15           ; combout          ;
; |brancher_rv32i|PCin~16    ; |brancher_rv32i|PCin~16           ; combout          ;
; |brancher_rv32i|PCin~17    ; |brancher_rv32i|PCin~17           ; combout          ;
; |brancher_rv32i|PCin~19    ; |brancher_rv32i|PCin~19           ; combout          ;
; |brancher_rv32i|PCin~20    ; |brancher_rv32i|PCin~20           ; combout          ;
; |brancher_rv32i|PCin~21    ; |brancher_rv32i|PCin~21           ; combout          ;
; |brancher_rv32i|PCin~22    ; |brancher_rv32i|PCin~22           ; combout          ;
; |brancher_rv32i|PCin~23    ; |brancher_rv32i|PCin~23           ; combout          ;
; |brancher_rv32i|PCin~24    ; |brancher_rv32i|PCin~24           ; combout          ;
; |brancher_rv32i|PCin~25    ; |brancher_rv32i|PCin~25           ; combout          ;
; |brancher_rv32i|PCin~26    ; |brancher_rv32i|PCin~26           ; combout          ;
; |brancher_rv32i|PCin~27    ; |brancher_rv32i|PCin~27           ; combout          ;
; |brancher_rv32i|PCin~28    ; |brancher_rv32i|PCin~28           ; combout          ;
; |brancher_rv32i|PCin~29    ; |brancher_rv32i|PCin~29           ; combout          ;
; |brancher_rv32i|PCin~30    ; |brancher_rv32i|PCin~30           ; combout          ;
; |brancher_rv32i|PCin~31    ; |brancher_rv32i|PCin~31           ; combout          ;
; |brancher_rv32i|PCin~32    ; |brancher_rv32i|PCin~32           ; combout          ;
; |brancher_rv32i|PCin~33    ; |brancher_rv32i|PCin~33           ; combout          ;
; |brancher_rv32i|PCin~34    ; |brancher_rv32i|PCin~34           ; combout          ;
; |brancher_rv32i|PCin~35    ; |brancher_rv32i|PCin~35           ; combout          ;
; |brancher_rv32i|PCin~36    ; |brancher_rv32i|PCin~36           ; combout          ;
; |brancher_rv32i|PCin~37    ; |brancher_rv32i|PCin~37           ; combout          ;
; |brancher_rv32i|PCin[1]    ; |brancher_rv32i|PCin[1]           ; padio            ;
; |brancher_rv32i|PCin[2]    ; |brancher_rv32i|PCin[2]           ; padio            ;
; |brancher_rv32i|PCin[3]    ; |brancher_rv32i|PCin[3]           ; padio            ;
; |brancher_rv32i|PCin[4]    ; |brancher_rv32i|PCin[4]           ; padio            ;
; |brancher_rv32i|PCin[5]    ; |brancher_rv32i|PCin[5]           ; padio            ;
; |brancher_rv32i|PCin[6]    ; |brancher_rv32i|PCin[6]           ; padio            ;
; |brancher_rv32i|PCin[7]    ; |brancher_rv32i|PCin[7]           ; padio            ;
; |brancher_rv32i|PCin[8]    ; |brancher_rv32i|PCin[8]           ; padio            ;
; |brancher_rv32i|PCin[9]    ; |brancher_rv32i|PCin[9]           ; padio            ;
; |brancher_rv32i|PCin[10]   ; |brancher_rv32i|PCin[10]          ; padio            ;
; |brancher_rv32i|PCin[11]   ; |brancher_rv32i|PCin[11]          ; padio            ;
; |brancher_rv32i|PCin[13]   ; |brancher_rv32i|PCin[13]          ; padio            ;
; |brancher_rv32i|PCin[14]   ; |brancher_rv32i|PCin[14]          ; padio            ;
; |brancher_rv32i|PCin[15]   ; |brancher_rv32i|PCin[15]          ; padio            ;
; |brancher_rv32i|PCin[16]   ; |brancher_rv32i|PCin[16]          ; padio            ;
; |brancher_rv32i|PCin[17]   ; |brancher_rv32i|PCin[17]          ; padio            ;
; |brancher_rv32i|PCin[18]   ; |brancher_rv32i|PCin[18]          ; padio            ;
; |brancher_rv32i|PCin[19]   ; |brancher_rv32i|PCin[19]          ; padio            ;
; |brancher_rv32i|PCin[20]   ; |brancher_rv32i|PCin[20]          ; padio            ;
; |brancher_rv32i|PCin[21]   ; |brancher_rv32i|PCin[21]          ; padio            ;
; |brancher_rv32i|PCin[22]   ; |brancher_rv32i|PCin[22]          ; padio            ;
; |brancher_rv32i|PCin[23]   ; |brancher_rv32i|PCin[23]          ; padio            ;
; |brancher_rv32i|PCin[24]   ; |brancher_rv32i|PCin[24]          ; padio            ;
; |brancher_rv32i|PCin[25]   ; |brancher_rv32i|PCin[25]          ; padio            ;
; |brancher_rv32i|PCin[26]   ; |brancher_rv32i|PCin[26]          ; padio            ;
; |brancher_rv32i|PCin[27]   ; |brancher_rv32i|PCin[27]          ; padio            ;
; |brancher_rv32i|PCin[28]   ; |brancher_rv32i|PCin[28]          ; padio            ;
; |brancher_rv32i|PCin[29]   ; |brancher_rv32i|PCin[29]          ; padio            ;
; |brancher_rv32i|PCin[30]   ; |brancher_rv32i|PCin[30]          ; padio            ;
; |brancher_rv32i|PCin[31]   ; |brancher_rv32i|PCin[31]          ; padio            ;
; |brancher_rv32i|PCnew[0]   ; |brancher_rv32i|PCnew[0]~corein   ; combout          ;
; |brancher_rv32i|cu_branch  ; |brancher_rv32i|cu_branch~corein  ; combout          ;
; |brancher_rv32i|ALUout[0]  ; |brancher_rv32i|ALUout[0]~corein  ; combout          ;
; |brancher_rv32i|PCnew[1]   ; |brancher_rv32i|PCnew[1]~corein   ; combout          ;
; |brancher_rv32i|ALUout[1]  ; |brancher_rv32i|ALUout[1]~corein  ; combout          ;
; |brancher_rv32i|PCnew[2]   ; |brancher_rv32i|PCnew[2]~corein   ; combout          ;
; |brancher_rv32i|ALUout[2]  ; |brancher_rv32i|ALUout[2]~corein  ; combout          ;
; |brancher_rv32i|PCnew[3]   ; |brancher_rv32i|PCnew[3]~corein   ; combout          ;
; |brancher_rv32i|ALUout[3]  ; |brancher_rv32i|ALUout[3]~corein  ; combout          ;
; |brancher_rv32i|PCnew[4]   ; |brancher_rv32i|PCnew[4]~corein   ; combout          ;
; |brancher_rv32i|ALUout[4]  ; |brancher_rv32i|ALUout[4]~corein  ; combout          ;
; |brancher_rv32i|PCnew[5]   ; |brancher_rv32i|PCnew[5]~corein   ; combout          ;
; |brancher_rv32i|ALUout[5]  ; |brancher_rv32i|ALUout[5]~corein  ; combout          ;
; |brancher_rv32i|PCnew[6]   ; |brancher_rv32i|PCnew[6]~corein   ; combout          ;
; |brancher_rv32i|ALUout[6]  ; |brancher_rv32i|ALUout[6]~corein  ; combout          ;
; |brancher_rv32i|PCnew[7]   ; |brancher_rv32i|PCnew[7]~corein   ; combout          ;
; |brancher_rv32i|ALUout[7]  ; |brancher_rv32i|ALUout[7]~corein  ; combout          ;
; |brancher_rv32i|PCnew[8]   ; |brancher_rv32i|PCnew[8]~corein   ; combout          ;
; |brancher_rv32i|ALUout[8]  ; |brancher_rv32i|ALUout[8]~corein  ; combout          ;
; |brancher_rv32i|PCnew[9]   ; |brancher_rv32i|PCnew[9]~corein   ; combout          ;
; |brancher_rv32i|ALUout[9]  ; |brancher_rv32i|ALUout[9]~corein  ; combout          ;
; |brancher_rv32i|PCnew[10]  ; |brancher_rv32i|PCnew[10]~corein  ; combout          ;
; |brancher_rv32i|ALUout[10] ; |brancher_rv32i|ALUout[10]~corein ; combout          ;
; |brancher_rv32i|PCnew[11]  ; |brancher_rv32i|PCnew[11]~corein  ; combout          ;
; |brancher_rv32i|ALUout[11] ; |brancher_rv32i|ALUout[11]~corein ; combout          ;
; |brancher_rv32i|PCnew[12]  ; |brancher_rv32i|PCnew[12]~corein  ; combout          ;
; |brancher_rv32i|ALUout[12] ; |brancher_rv32i|ALUout[12]~corein ; combout          ;
; |brancher_rv32i|PCnew[13]  ; |brancher_rv32i|PCnew[13]~corein  ; combout          ;
; |brancher_rv32i|ALUout[13] ; |brancher_rv32i|ALUout[13]~corein ; combout          ;
; |brancher_rv32i|PCnew[14]  ; |brancher_rv32i|PCnew[14]~corein  ; combout          ;
; |brancher_rv32i|ALUout[14] ; |brancher_rv32i|ALUout[14]~corein ; combout          ;
; |brancher_rv32i|PCnew[15]  ; |brancher_rv32i|PCnew[15]~corein  ; combout          ;
; |brancher_rv32i|ALUout[15] ; |brancher_rv32i|ALUout[15]~corein ; combout          ;
; |brancher_rv32i|PCnew[16]  ; |brancher_rv32i|PCnew[16]~corein  ; combout          ;
; |brancher_rv32i|ALUout[16] ; |brancher_rv32i|ALUout[16]~corein ; combout          ;
; |brancher_rv32i|PCnew[17]  ; |brancher_rv32i|PCnew[17]~corein  ; combout          ;
; |brancher_rv32i|ALUout[17] ; |brancher_rv32i|ALUout[17]~corein ; combout          ;
; |brancher_rv32i|PCnew[18]  ; |brancher_rv32i|PCnew[18]~corein  ; combout          ;
; |brancher_rv32i|ALUout[18] ; |brancher_rv32i|ALUout[18]~corein ; combout          ;
; |brancher_rv32i|PCnew[19]  ; |brancher_rv32i|PCnew[19]~corein  ; combout          ;
; |brancher_rv32i|ALUout[19] ; |brancher_rv32i|ALUout[19]~corein ; combout          ;
; |brancher_rv32i|PCnew[20]  ; |brancher_rv32i|PCnew[20]~corein  ; combout          ;
; |brancher_rv32i|ALUout[20] ; |brancher_rv32i|ALUout[20]~corein ; combout          ;
; |brancher_rv32i|PCnew[21]  ; |brancher_rv32i|PCnew[21]~corein  ; combout          ;
; |brancher_rv32i|ALUout[21] ; |brancher_rv32i|ALUout[21]~corein ; combout          ;
; |brancher_rv32i|PCnew[22]  ; |brancher_rv32i|PCnew[22]~corein  ; combout          ;
; |brancher_rv32i|ALUout[22] ; |brancher_rv32i|ALUout[22]~corein ; combout          ;
; |brancher_rv32i|PCnew[23]  ; |brancher_rv32i|PCnew[23]~corein  ; combout          ;
; |brancher_rv32i|ALUout[23] ; |brancher_rv32i|ALUout[23]~corein ; combout          ;
; |brancher_rv32i|PCnew[24]  ; |brancher_rv32i|PCnew[24]~corein  ; combout          ;
; |brancher_rv32i|ALUout[24] ; |brancher_rv32i|ALUout[24]~corein ; combout          ;
; |brancher_rv32i|PCnew[25]  ; |brancher_rv32i|PCnew[25]~corein  ; combout          ;
; |brancher_rv32i|ALUout[25] ; |brancher_rv32i|ALUout[25]~corein ; combout          ;
; |brancher_rv32i|PCnew[26]  ; |brancher_rv32i|PCnew[26]~corein  ; combout          ;
; |brancher_rv32i|ALUout[26] ; |brancher_rv32i|ALUout[26]~corein ; combout          ;
; |brancher_rv32i|PCnew[27]  ; |brancher_rv32i|PCnew[27]~corein  ; combout          ;
; |brancher_rv32i|ALUout[27] ; |brancher_rv32i|ALUout[27]~corein ; combout          ;
; |brancher_rv32i|PCnew[28]  ; |brancher_rv32i|PCnew[28]~corein  ; combout          ;
; |brancher_rv32i|ALUout[28] ; |brancher_rv32i|ALUout[28]~corein ; combout          ;
; |brancher_rv32i|PCnew[29]  ; |brancher_rv32i|PCnew[29]~corein  ; combout          ;
; |brancher_rv32i|ALUout[29] ; |brancher_rv32i|ALUout[29]~corein ; combout          ;
; |brancher_rv32i|PCnew[30]  ; |brancher_rv32i|PCnew[30]~corein  ; combout          ;
; |brancher_rv32i|ALUout[30] ; |brancher_rv32i|ALUout[30]~corein ; combout          ;
; |brancher_rv32i|PCnew[31]  ; |brancher_rv32i|PCnew[31]~corein  ; combout          ;
; |brancher_rv32i|ALUout[31] ; |brancher_rv32i|ALUout[31]~corein ; combout          ;
+----------------------------+-----------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+-----------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                          ;
+----------------------------+-----------------------------------+------------------+
; Node Name                  ; Output Port Name                  ; Output Port Type ;
+----------------------------+-----------------------------------+------------------+
; |brancher_rv32i|PCin~7     ; |brancher_rv32i|PCin~7            ; combout          ;
; |brancher_rv32i|PCin~8     ; |brancher_rv32i|PCin~8            ; combout          ;
; |brancher_rv32i|PCin~9     ; |brancher_rv32i|PCin~9            ; combout          ;
; |brancher_rv32i|PCin~10    ; |brancher_rv32i|PCin~10           ; combout          ;
; |brancher_rv32i|PCin~11    ; |brancher_rv32i|PCin~11           ; combout          ;
; |brancher_rv32i|PCin~12    ; |brancher_rv32i|PCin~12           ; combout          ;
; |brancher_rv32i|PCin~13    ; |brancher_rv32i|PCin~13           ; combout          ;
; |brancher_rv32i|PCin~14    ; |brancher_rv32i|PCin~14           ; combout          ;
; |brancher_rv32i|PCin~15    ; |brancher_rv32i|PCin~15           ; combout          ;
; |brancher_rv32i|PCin~16    ; |brancher_rv32i|PCin~16           ; combout          ;
; |brancher_rv32i|PCin~17    ; |brancher_rv32i|PCin~17           ; combout          ;
; |brancher_rv32i|PCin~19    ; |brancher_rv32i|PCin~19           ; combout          ;
; |brancher_rv32i|PCin~20    ; |brancher_rv32i|PCin~20           ; combout          ;
; |brancher_rv32i|PCin~21    ; |brancher_rv32i|PCin~21           ; combout          ;
; |brancher_rv32i|PCin~22    ; |brancher_rv32i|PCin~22           ; combout          ;
; |brancher_rv32i|PCin~23    ; |brancher_rv32i|PCin~23           ; combout          ;
; |brancher_rv32i|PCin~24    ; |brancher_rv32i|PCin~24           ; combout          ;
; |brancher_rv32i|PCin~25    ; |brancher_rv32i|PCin~25           ; combout          ;
; |brancher_rv32i|PCin~26    ; |brancher_rv32i|PCin~26           ; combout          ;
; |brancher_rv32i|PCin~27    ; |brancher_rv32i|PCin~27           ; combout          ;
; |brancher_rv32i|PCin~28    ; |brancher_rv32i|PCin~28           ; combout          ;
; |brancher_rv32i|PCin~29    ; |brancher_rv32i|PCin~29           ; combout          ;
; |brancher_rv32i|PCin~30    ; |brancher_rv32i|PCin~30           ; combout          ;
; |brancher_rv32i|PCin~31    ; |brancher_rv32i|PCin~31           ; combout          ;
; |brancher_rv32i|PCin~32    ; |brancher_rv32i|PCin~32           ; combout          ;
; |brancher_rv32i|PCin~33    ; |brancher_rv32i|PCin~33           ; combout          ;
; |brancher_rv32i|PCin~34    ; |brancher_rv32i|PCin~34           ; combout          ;
; |brancher_rv32i|PCin~35    ; |brancher_rv32i|PCin~35           ; combout          ;
; |brancher_rv32i|PCin~36    ; |brancher_rv32i|PCin~36           ; combout          ;
; |brancher_rv32i|PCin~37    ; |brancher_rv32i|PCin~37           ; combout          ;
; |brancher_rv32i|PCin[1]    ; |brancher_rv32i|PCin[1]           ; padio            ;
; |brancher_rv32i|PCin[2]    ; |brancher_rv32i|PCin[2]           ; padio            ;
; |brancher_rv32i|PCin[3]    ; |brancher_rv32i|PCin[3]           ; padio            ;
; |brancher_rv32i|PCin[4]    ; |brancher_rv32i|PCin[4]           ; padio            ;
; |brancher_rv32i|PCin[5]    ; |brancher_rv32i|PCin[5]           ; padio            ;
; |brancher_rv32i|PCin[6]    ; |brancher_rv32i|PCin[6]           ; padio            ;
; |brancher_rv32i|PCin[7]    ; |brancher_rv32i|PCin[7]           ; padio            ;
; |brancher_rv32i|PCin[8]    ; |brancher_rv32i|PCin[8]           ; padio            ;
; |brancher_rv32i|PCin[9]    ; |brancher_rv32i|PCin[9]           ; padio            ;
; |brancher_rv32i|PCin[10]   ; |brancher_rv32i|PCin[10]          ; padio            ;
; |brancher_rv32i|PCin[11]   ; |brancher_rv32i|PCin[11]          ; padio            ;
; |brancher_rv32i|PCin[13]   ; |brancher_rv32i|PCin[13]          ; padio            ;
; |brancher_rv32i|PCin[14]   ; |brancher_rv32i|PCin[14]          ; padio            ;
; |brancher_rv32i|PCin[15]   ; |brancher_rv32i|PCin[15]          ; padio            ;
; |brancher_rv32i|PCin[16]   ; |brancher_rv32i|PCin[16]          ; padio            ;
; |brancher_rv32i|PCin[17]   ; |brancher_rv32i|PCin[17]          ; padio            ;
; |brancher_rv32i|PCin[18]   ; |brancher_rv32i|PCin[18]          ; padio            ;
; |brancher_rv32i|PCin[19]   ; |brancher_rv32i|PCin[19]          ; padio            ;
; |brancher_rv32i|PCin[20]   ; |brancher_rv32i|PCin[20]          ; padio            ;
; |brancher_rv32i|PCin[21]   ; |brancher_rv32i|PCin[21]          ; padio            ;
; |brancher_rv32i|PCin[22]   ; |brancher_rv32i|PCin[22]          ; padio            ;
; |brancher_rv32i|PCin[23]   ; |brancher_rv32i|PCin[23]          ; padio            ;
; |brancher_rv32i|PCin[24]   ; |brancher_rv32i|PCin[24]          ; padio            ;
; |brancher_rv32i|PCin[25]   ; |brancher_rv32i|PCin[25]          ; padio            ;
; |brancher_rv32i|PCin[26]   ; |brancher_rv32i|PCin[26]          ; padio            ;
; |brancher_rv32i|PCin[27]   ; |brancher_rv32i|PCin[27]          ; padio            ;
; |brancher_rv32i|PCin[28]   ; |brancher_rv32i|PCin[28]          ; padio            ;
; |brancher_rv32i|PCin[29]   ; |brancher_rv32i|PCin[29]          ; padio            ;
; |brancher_rv32i|PCin[30]   ; |brancher_rv32i|PCin[30]          ; padio            ;
; |brancher_rv32i|PCin[31]   ; |brancher_rv32i|PCin[31]          ; padio            ;
; |brancher_rv32i|PCnew[0]   ; |brancher_rv32i|PCnew[0]~corein   ; combout          ;
; |brancher_rv32i|cu_branch  ; |brancher_rv32i|cu_branch~corein  ; combout          ;
; |brancher_rv32i|ALUout[0]  ; |brancher_rv32i|ALUout[0]~corein  ; combout          ;
; |brancher_rv32i|PCnew[1]   ; |brancher_rv32i|PCnew[1]~corein   ; combout          ;
; |brancher_rv32i|ALUout[1]  ; |brancher_rv32i|ALUout[1]~corein  ; combout          ;
; |brancher_rv32i|PCnew[2]   ; |brancher_rv32i|PCnew[2]~corein   ; combout          ;
; |brancher_rv32i|ALUout[2]  ; |brancher_rv32i|ALUout[2]~corein  ; combout          ;
; |brancher_rv32i|PCnew[3]   ; |brancher_rv32i|PCnew[3]~corein   ; combout          ;
; |brancher_rv32i|ALUout[3]  ; |brancher_rv32i|ALUout[3]~corein  ; combout          ;
; |brancher_rv32i|PCnew[4]   ; |brancher_rv32i|PCnew[4]~corein   ; combout          ;
; |brancher_rv32i|ALUout[4]  ; |brancher_rv32i|ALUout[4]~corein  ; combout          ;
; |brancher_rv32i|PCnew[5]   ; |brancher_rv32i|PCnew[5]~corein   ; combout          ;
; |brancher_rv32i|ALUout[5]  ; |brancher_rv32i|ALUout[5]~corein  ; combout          ;
; |brancher_rv32i|PCnew[6]   ; |brancher_rv32i|PCnew[6]~corein   ; combout          ;
; |brancher_rv32i|ALUout[6]  ; |brancher_rv32i|ALUout[6]~corein  ; combout          ;
; |brancher_rv32i|PCnew[7]   ; |brancher_rv32i|PCnew[7]~corein   ; combout          ;
; |brancher_rv32i|ALUout[7]  ; |brancher_rv32i|ALUout[7]~corein  ; combout          ;
; |brancher_rv32i|PCnew[8]   ; |brancher_rv32i|PCnew[8]~corein   ; combout          ;
; |brancher_rv32i|ALUout[8]  ; |brancher_rv32i|ALUout[8]~corein  ; combout          ;
; |brancher_rv32i|PCnew[9]   ; |brancher_rv32i|PCnew[9]~corein   ; combout          ;
; |brancher_rv32i|ALUout[9]  ; |brancher_rv32i|ALUout[9]~corein  ; combout          ;
; |brancher_rv32i|PCnew[10]  ; |brancher_rv32i|PCnew[10]~corein  ; combout          ;
; |brancher_rv32i|ALUout[10] ; |brancher_rv32i|ALUout[10]~corein ; combout          ;
; |brancher_rv32i|PCnew[11]  ; |brancher_rv32i|PCnew[11]~corein  ; combout          ;
; |brancher_rv32i|ALUout[11] ; |brancher_rv32i|ALUout[11]~corein ; combout          ;
; |brancher_rv32i|PCnew[12]  ; |brancher_rv32i|PCnew[12]~corein  ; combout          ;
; |brancher_rv32i|ALUout[12] ; |brancher_rv32i|ALUout[12]~corein ; combout          ;
; |brancher_rv32i|PCnew[13]  ; |brancher_rv32i|PCnew[13]~corein  ; combout          ;
; |brancher_rv32i|ALUout[13] ; |brancher_rv32i|ALUout[13]~corein ; combout          ;
; |brancher_rv32i|PCnew[14]  ; |brancher_rv32i|PCnew[14]~corein  ; combout          ;
; |brancher_rv32i|ALUout[14] ; |brancher_rv32i|ALUout[14]~corein ; combout          ;
; |brancher_rv32i|PCnew[15]  ; |brancher_rv32i|PCnew[15]~corein  ; combout          ;
; |brancher_rv32i|ALUout[15] ; |brancher_rv32i|ALUout[15]~corein ; combout          ;
; |brancher_rv32i|PCnew[16]  ; |brancher_rv32i|PCnew[16]~corein  ; combout          ;
; |brancher_rv32i|ALUout[16] ; |brancher_rv32i|ALUout[16]~corein ; combout          ;
; |brancher_rv32i|PCnew[17]  ; |brancher_rv32i|PCnew[17]~corein  ; combout          ;
; |brancher_rv32i|ALUout[17] ; |brancher_rv32i|ALUout[17]~corein ; combout          ;
; |brancher_rv32i|PCnew[18]  ; |brancher_rv32i|PCnew[18]~corein  ; combout          ;
; |brancher_rv32i|ALUout[18] ; |brancher_rv32i|ALUout[18]~corein ; combout          ;
; |brancher_rv32i|PCnew[19]  ; |brancher_rv32i|PCnew[19]~corein  ; combout          ;
; |brancher_rv32i|ALUout[19] ; |brancher_rv32i|ALUout[19]~corein ; combout          ;
; |brancher_rv32i|PCnew[20]  ; |brancher_rv32i|PCnew[20]~corein  ; combout          ;
; |brancher_rv32i|ALUout[20] ; |brancher_rv32i|ALUout[20]~corein ; combout          ;
; |brancher_rv32i|PCnew[21]  ; |brancher_rv32i|PCnew[21]~corein  ; combout          ;
; |brancher_rv32i|ALUout[21] ; |brancher_rv32i|ALUout[21]~corein ; combout          ;
; |brancher_rv32i|PCnew[22]  ; |brancher_rv32i|PCnew[22]~corein  ; combout          ;
; |brancher_rv32i|ALUout[22] ; |brancher_rv32i|ALUout[22]~corein ; combout          ;
; |brancher_rv32i|PCnew[23]  ; |brancher_rv32i|PCnew[23]~corein  ; combout          ;
; |brancher_rv32i|ALUout[23] ; |brancher_rv32i|ALUout[23]~corein ; combout          ;
; |brancher_rv32i|PCnew[24]  ; |brancher_rv32i|PCnew[24]~corein  ; combout          ;
; |brancher_rv32i|ALUout[24] ; |brancher_rv32i|ALUout[24]~corein ; combout          ;
; |brancher_rv32i|PCnew[25]  ; |brancher_rv32i|PCnew[25]~corein  ; combout          ;
; |brancher_rv32i|ALUout[25] ; |brancher_rv32i|ALUout[25]~corein ; combout          ;
; |brancher_rv32i|PCnew[26]  ; |brancher_rv32i|PCnew[26]~corein  ; combout          ;
; |brancher_rv32i|ALUout[26] ; |brancher_rv32i|ALUout[26]~corein ; combout          ;
; |brancher_rv32i|PCnew[27]  ; |brancher_rv32i|PCnew[27]~corein  ; combout          ;
; |brancher_rv32i|ALUout[27] ; |brancher_rv32i|ALUout[27]~corein ; combout          ;
; |brancher_rv32i|PCnew[28]  ; |brancher_rv32i|PCnew[28]~corein  ; combout          ;
; |brancher_rv32i|ALUout[28] ; |brancher_rv32i|ALUout[28]~corein ; combout          ;
; |brancher_rv32i|PCnew[29]  ; |brancher_rv32i|PCnew[29]~corein  ; combout          ;
; |brancher_rv32i|ALUout[29] ; |brancher_rv32i|ALUout[29]~corein ; combout          ;
; |brancher_rv32i|PCnew[30]  ; |brancher_rv32i|PCnew[30]~corein  ; combout          ;
; |brancher_rv32i|ALUout[30] ; |brancher_rv32i|ALUout[30]~corein ; combout          ;
; |brancher_rv32i|PCnew[31]  ; |brancher_rv32i|PCnew[31]~corein  ; combout          ;
; |brancher_rv32i|ALUout[31] ; |brancher_rv32i|ALUout[31]~corein ; combout          ;
+----------------------------+-----------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Wed Nov 19 13:55:34 2025
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off brancher_rv32i -c brancher_rv32i
Info: Using vector source file "D:/ARSIKOM/EL3011_2_20251119_13223048/1_lab/Tugas3/brancher_rv32i.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of brancher_rv32i.vwf called brancher_rv32i.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is      48.56 %
Info: Number of transitions in simulation is 25680
Info: Vector file brancher_rv32i.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 162 megabytes
    Info: Processing ended: Wed Nov 19 13:55:34 2025
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


