<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xc7k70tfbv676-1" LaunchTime="1657000013">
  <File Type="PA-TCL" Name="TopModule.tcl"/>
  <File Type="RDS-PROPCONSTRS" Name="TopModule_drc_synth.rpt"/>
  <File Type="REPORTS-TCL" Name="TopModule_reports.tcl"/>
  <File Type="RDS-RDS" Name="TopModule.vds"/>
  <File Type="RDS-UTIL" Name="TopModule_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="TopModule_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="TopModule.dcp"/>
  <File Type="VDS-TIMINGSUMMARY" Name="TopModule_timing_summary_synth.rpt"/>
  <File Type="VDS-TIMING-PB" Name="TopModule_timing_summary_synth.pb"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/imports/new/ALU.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/ALU.v"/>
        <Attr Name="ImportTime" Val="1656845488"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/ControlUnit.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/ControlUnit.v"/>
        <Attr Name="ImportTime" Val="1656913403"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/DMemory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/DMemory.v"/>
        <Attr Name="ImportTime" Val="1656839638"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Decoder.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/Decoder.v"/>
        <Attr Name="ImportTime" Val="1656845382"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/MDRegister.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/MDRegister.v"/>
        <Attr Name="ImportTime" Val="1656915385"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/MOutRegister.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/MOutRegister.v"/>
        <Attr Name="ImportTime" Val="1656875589"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Memory.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/Memory.v"/>
        <Attr Name="ImportTime" Val="1656845382"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Mux.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/Mux.v"/>
        <Attr Name="ImportTime" Val="1656845382"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/PCRegister.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/PCRegister.v"/>
        <Attr Name="ImportTime" Val="1656878955"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/Register.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/Register.v"/>
        <Attr Name="ImportTime" Val="1656845382"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/SRegister.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/SRegister.v"/>
        <Attr Name="ImportTime" Val="1656845382"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/processor.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/processor.v"/>
        <Attr Name="ImportTime" Val="1656915645"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/imports/new/testmp.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../ImageDesampleVerilog/ImageDesampleVerilog.srcs/sources_1/new/testmp.v"/>
        <Attr Name="ImportTime" Val="1656913972"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="TopModule"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
</GenRun>
