Fitter report for VGA
Sat Jul 06 02:00:58 2019
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. I/O Rules Summary
 33. I/O Rules Details
 34. I/O Rules Matrix
 35. Fitter Device Options
 36. Operating Settings and Conditions
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Sat Jul 06 02:00:58 2019      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; VGA                                        ;
; Top-level Entity Name              ; VGA                                        ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 1,568 / 15,408 ( 10 % )                    ;
;     Total combinational functions  ; 1,561 / 15,408 ( 10 % )                    ;
;     Dedicated logic registers      ; 126 / 15,408 ( < 1 % )                     ;
; Total registers                    ; 126                                        ;
; Total pins                         ; 22 / 347 ( 6 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 16     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------+
; I/O Assignment Warnings           ;
+----------+------------------------+
; Pin Name ; Reason                 ;
+----------+------------------------+
; VGA_HS   ; Missing drive strength ;
; VGA_VS   ; Missing drive strength ;
; VGA_R[0] ; Missing drive strength ;
; VGA_R[1] ; Missing drive strength ;
; VGA_R[2] ; Missing drive strength ;
; VGA_R[3] ; Missing drive strength ;
; VGA_B[0] ; Missing drive strength ;
; VGA_B[1] ; Missing drive strength ;
; VGA_B[2] ; Missing drive strength ;
; VGA_B[3] ; Missing drive strength ;
; VGA_G[0] ; Missing drive strength ;
; VGA_G[1] ; Missing drive strength ;
; VGA_G[2] ; Missing drive strength ;
; VGA_G[3] ; Missing drive strength ;
+----------+------------------------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+--------------+----------------+--------------+-------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-------------+---------------+----------------+
; I/O Standard ; VGA            ;              ; CLOCK_24[1] ; LVTTL         ; QSF Assignment ;
+--------------+----------------+--------------+-------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1744 ) ; 0.00 % ( 0 / 1744 )        ; 0.00 % ( 0 / 1744 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1744 ) ; 0.00 % ( 0 / 1744 )        ; 0.00 % ( 0 / 1744 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1732 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 12 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in F:/UTFPR/8Periodo/LogRep/VGA/VGA/output_files/VGA.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 1,568 / 15,408 ( 10 % ) ;
;     -- Combinational with no register       ; 1442                    ;
;     -- Register only                        ; 7                       ;
;     -- Combinational with a register        ; 119                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 492                     ;
;     -- 3 input functions                    ; 375                     ;
;     -- <=2 input functions                  ; 694                     ;
;     -- Register only                        ; 7                       ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 1047                    ;
;     -- arithmetic mode                      ; 514                     ;
;                                             ;                         ;
; Total registers*                            ; 126 / 17,068 ( < 1 % )  ;
;     -- Dedicated logic registers            ; 126 / 15,408 ( < 1 % )  ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )       ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 120 / 963 ( 12 % )      ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 22 / 347 ( 6 % )        ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )          ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )           ;
;                                             ;                         ;
; Global signals                              ; 2                       ;
; M9Ks                                        ; 0 / 56 ( 0 % )          ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )         ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 2 / 20 ( 10 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 2%            ;
; Peak interconnect usage (total/H/V)         ; 7% / 7% / 9%            ;
; Maximum fan-out                             ; 99                      ;
; Highest non-global fan-out                  ; 82                      ;
; Total fan-out                               ; 4827                    ;
; Average fan-out                             ; 2.76                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 1568 / 15408 ( 10 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 1442                  ; 0                              ;
;     -- Register only                        ; 7                     ; 0                              ;
;     -- Combinational with a register        ; 119                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 492                   ; 0                              ;
;     -- 3 input functions                    ; 375                   ; 0                              ;
;     -- <=2 input functions                  ; 694                   ; 0                              ;
;     -- Register only                        ; 7                     ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 1047                  ; 0                              ;
;     -- arithmetic mode                      ; 514                   ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 126                   ; 0                              ;
;     -- Dedicated logic registers            ; 126 / 15408 ( < 1 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 120 / 963 ( 12 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 22                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )       ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 1 / 24 ( 4 % )        ; 1 / 24 ( 4 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 27                    ; 1                              ;
;     -- Registered Input Connections         ; 27                    ; 0                              ;
;     -- Output Connections                   ; 1                     ; 27                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 4820                  ; 35                             ;
;     -- Registered Connections               ; 359                   ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 28                             ;
;     -- hard_block:auto_generated_inst       ; 28                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 8                     ; 1                              ;
;     -- Output Ports                         ; 14                    ; 1                              ;
;     -- Bidir Ports                          ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; G21   ; 6        ; 41           ; 15           ; 0            ; 100                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]   ; A3    ; 8        ; 3            ; 29           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; KEY[1]   ; G3    ; 1        ; 0            ; 23           ; 14           ; 5                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[2]   ; F1    ; 1        ; 0            ; 23           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[3]   ; U2    ; 2        ; 0            ; 9            ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; RESET    ; H2    ; 1        ; 0            ; 21           ; 7            ; 74                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]    ; D20   ; 6        ; 41           ; 27           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; Fitter               ;
; SW[1]    ; H5    ; 1        ; 0            ; 27           ; 0            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; VGA_B[0] ; J18   ; 6        ; 41           ; 21           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; Fitter               ; -                    ; -                   ;
; VGA_B[1] ; K21   ; 6        ; 41           ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[2] ; J22   ; 6        ; 41           ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_B[3] ; K18   ; 6        ; 41           ; 21           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[0] ; H22   ; 6        ; 41           ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[1] ; J17   ; 6        ; 41           ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[2] ; K17   ; 6        ; 41           ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_G[3] ; J21   ; 6        ; 41           ; 20           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_HS   ; L21   ; 6        ; 41           ; 18           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[0] ; H19   ; 6        ; 41           ; 23           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[1] ; H17   ; 6        ; 41           ; 25           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[2] ; H20   ; 6        ; 41           ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_R[3] ; H21   ; 6        ; 41           ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; VGA_VS   ; L22   ; 6        ; 41           ; 18           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L22      ; DIFFIO_R17n, INIT_DONE      ; Use as regular IO        ; VGA_VS                  ; Dual Purpose Pin          ;
; L21      ; DIFFIO_R17p, CRC_ERROR      ; Use as regular IO        ; VGA_HS                  ; Dual Purpose Pin          ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; K21      ; DIFFIO_R16p, CLKUSR         ; Use as regular IO        ; VGA_B[1]                ; Dual Purpose Pin          ;
; A3       ; DIFFIO_T3n, DATA10          ; Use as regular IO        ; KEY[0]                  ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 8 / 33 ( 24 % )  ; 3.3V          ; --           ;
; 2        ; 1 / 48 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 3.3V          ; --           ;
; 4        ; 0 / 41 ( 0 % )   ; 3.3V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 17 / 43 ( 40 % ) ; 3.3V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 1 / 43 ( 2 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C2       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H2       ; 25         ; 1        ; RESET                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; VGA_R[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; VGA_R[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H20      ; 253        ; 6        ; VGA_R[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H21      ; 246        ; 6        ; VGA_R[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H22      ; 245        ; 6        ; VGA_G[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J1       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J2       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J3       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; VGA_G[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J18      ; 249        ; 6        ; VGA_B[0]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; VGA_G[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J22      ; 241        ; 6        ; VGA_B[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; VGA_G[2]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K18      ; 248        ; 6        ; VGA_B[3]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; VGA_B[1]                                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; VGA_HS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 234        ; 6        ; VGA_VS                                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                   ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; pll:C|pll_altpll_0:altpll_0|pll_altpll_0_altpll_h542:sd1|pll7 ;
+-------------------------------+---------------------------------------------------------------+
; SDC pin name                  ; C|altpll_0|sd1|pll7                                           ;
; PLL mode                      ; Normal                                                        ;
; Compensate clock              ; clock0                                                        ;
; Compensated input/output pins ; --                                                            ;
; Switchover type               ; --                                                            ;
; Input frequency 0             ; 50.0 MHz                                                      ;
; Input frequency 1             ; --                                                            ;
; Nominal PFD frequency         ; 10.0 MHz                                                      ;
; Nominal VCO frequency         ; 540.0 MHz                                                     ;
; VCO post scale K counter      ; 2                                                             ;
; VCO frequency control         ; Auto                                                          ;
; VCO phase shift step          ; 231 ps                                                        ;
; VCO multiply                  ; --                                                            ;
; VCO divide                    ; --                                                            ;
; Freq min lock                 ; 28.0 MHz                                                      ;
; Freq max lock                 ; 60.2 MHz                                                      ;
; M VCO Tap                     ; 0                                                             ;
; M Initial                     ; 1                                                             ;
; M value                       ; 54                                                            ;
; N value                       ; 5                                                             ;
; Charge pump current           ; setting 1                                                     ;
; Loop filter resistance        ; setting 19                                                    ;
; Loop filter capacitance       ; setting 0                                                     ;
; Bandwidth                     ; 450 kHz to 560 kHz                                            ;
; Bandwidth type                ; Medium                                                        ;
; Real time reconfigurable      ; Off                                                           ;
; Scan chain MIF file           ; --                                                            ;
; Preserve PLL counter order    ; Off                                                           ;
; PLL location                  ; PLL_2                                                         ;
; Inclk0 signal                 ; CLOCK_50                                                      ;
; Inclk1 signal                 ; --                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                 ;
; Inclk1 signal type            ; --                                                            ;
+-------------------------------+---------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------+
; Name                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name               ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------+
; pll:C|pll_altpll_0:altpll_0|pll_altpll_0_altpll_h542:sd1|wire_pll7_clk[0] ; clock0       ; 54   ; 25  ; 108.0 MHz        ; 0 (0 ps)    ; 9.00 (231 ps)    ; 50/50      ; C0      ; 5             ; 3/2 Odd    ; --            ; 1       ; 0       ; C|altpll_0|sd1|pll7|clk[0] ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+----------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node               ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                       ; Library Name ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
; |VGA                                     ; 1568 (131)  ; 126 (73)                  ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 22   ; 0            ; 1442 (58)    ; 7 (5)             ; 119 (64)         ; |VGA                                                                                                      ; work         ;
;    |SYNC:C1|                             ; 1390 (252)  ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1359 (222)   ; 2 (2)             ; 29 (26)          ; |VGA|SYNC:C1                                                                                              ; work         ;
;       |lpm_divide:Div0|                  ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 0 (0)             ; 1 (0)            ; |VGA|SYNC:C1|lpm_divide:Div0                                                                              ; work         ;
;          |lpm_divide_ivo:auto_generated| ; 127 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (0)      ; 0 (0)             ; 1 (0)            ; |VGA|SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated                                                ; work         ;
;             |abs_divider_mbg:divider|    ; 127 (12)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 126 (11)     ; 0 (0)             ; 1 (1)            ; |VGA|SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider                        ; work         ;
;                |alt_u_div_16f:divider|   ; 114 (114)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 114 (114)    ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider  ; work         ;
;                |lpm_abs_8v9:my_abs_num|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|lpm_abs_8v9:my_abs_num ; work         ;
;       |lpm_divide:Div1|                  ; 121 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (0)      ; 0 (0)             ; 1 (0)            ; |VGA|SYNC:C1|lpm_divide:Div1                                                                              ; work         ;
;          |lpm_divide_hvo:auto_generated| ; 121 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (0)      ; 0 (0)             ; 1 (0)            ; |VGA|SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated                                                ; work         ;
;             |abs_divider_lbg:divider|    ; 121 (12)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 120 (12)     ; 0 (0)             ; 1 (0)            ; |VGA|SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider                        ; work         ;
;                |alt_u_div_v5f:divider|   ; 108 (108)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 108 (108)    ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider  ; work         ;
;                |lpm_abs_7v9:my_abs_num|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |VGA|SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|lpm_abs_7v9:my_abs_num ; work         ;
;       |lpm_divide:Mod0|                  ; 230 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (0)      ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod0                                                                              ; work         ;
;          |lpm_divide_1po:auto_generated| ; 230 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (0)      ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated                                                ; work         ;
;             |abs_divider_2dg:divider|    ; 230 (23)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 230 (23)     ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider                        ; work         ;
;                |alt_u_div_p8f:divider|   ; 188 (188)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 188 (188)    ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider  ; work         ;
;                |lpm_abs_8v9:my_abs_num|  ; 19 (19)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num ; work         ;
;       |lpm_divide:Mod1|                  ; 189 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (0)      ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod1                                                                              ; work         ;
;          |lpm_divide_voo:auto_generated| ; 189 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (0)      ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated                                                ; work         ;
;             |abs_divider_0dg:divider|    ; 189 (21)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 189 (21)     ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider                        ; work         ;
;                |alt_u_div_l8f:divider|   ; 168 (168)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 168 (168)    ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider  ; work         ;
;       |lpm_divide:Mod2|                  ; 238 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (0)      ; 0 (0)             ; 1 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod2                                                                              ; work         ;
;          |lpm_divide_voo:auto_generated| ; 238 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (0)      ; 0 (0)             ; 1 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated                                                ; work         ;
;             |abs_divider_0dg:divider|    ; 238 (24)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 237 (24)     ; 0 (0)             ; 1 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider                        ; work         ;
;                |alt_u_div_l8f:divider|   ; 196 (196)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider  ; work         ;
;                |lpm_abs_7v9:my_abs_num|  ; 18 (18)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 0 (0)             ; 1 (1)            ; |VGA|SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num ; work         ;
;       |lpm_divide:Mod3|                  ; 235 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (0)      ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod3                                                                              ; work         ;
;          |lpm_divide_voo:auto_generated| ; 235 (0)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (0)      ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated                                                ; work         ;
;             |abs_divider_0dg:divider|    ; 235 (24)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 235 (24)     ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider                        ; work         ;
;                |alt_u_div_l8f:divider|   ; 196 (196)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 196 (196)    ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider  ; work         ;
;                |lpm_abs_7v9:my_abs_num|  ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |VGA|SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num ; work         ;
;    |pll:C|                               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA|pll:C                                                                                                ; pll          ;
;       |pll_altpll_0:altpll_0|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA|pll:C|pll_altpll_0:altpll_0                                                                          ; pll          ;
;          |pll_altpll_0_altpll_h542:sd1|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |VGA|pll:C|pll_altpll_0:altpll_0|pll_altpll_0_altpll_h542:sd1                                             ; pll          ;
;    |single_pulse_debounce:dbc|           ; 51 (51)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 26 (26)          ; |VGA|single_pulse_debounce:dbc                                                                            ; work         ;
+------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; VGA_HS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_VS   ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; SW[1]    ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[2]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[3]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_R[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_B[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[0] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[1] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[2] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; VGA_G[3] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; RESET    ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; KEY[1]   ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                             ;
+----------------------------------------------+-------------------+---------+
; Source Pin / Fanout                          ; Pad To Core Index ; Setting ;
+----------------------------------------------+-------------------+---------+
; SW[0]                                        ;                   ;         ;
; SW[1]                                        ;                   ;         ;
; KEY[0]                                       ;                   ;         ;
; KEY[2]                                       ;                   ;         ;
; KEY[3]                                       ;                   ;         ;
; RESET                                        ;                   ;         ;
;      - players[1][1][3]                      ; 1                 ; 6       ;
;      - players[1][1][2]                      ; 1                 ; 6       ;
;      - players[1][1][1]                      ; 1                 ; 6       ;
;      - players[1][1][0]                      ; 1                 ; 6       ;
;      - players[0][1][3]                      ; 1                 ; 6       ;
;      - players[0][1][2]                      ; 1                 ; 6       ;
;      - players[0][1][1]                      ; 1                 ; 6       ;
;      - players[0][1][0]                      ; 1                 ; 6       ;
;      - players[0][0][2]                      ; 1                 ; 6       ;
;      - SYNC:C1|B[0]~1                        ; 1                 ; 6       ;
;      - player1x[0]                           ; 1                 ; 6       ;
;      - player1x[1]                           ; 1                 ; 6       ;
;      - player1x[31]                          ; 1                 ; 6       ;
;      - player1x[30]                          ; 1                 ; 6       ;
;      - player1x[29]                          ; 1                 ; 6       ;
;      - player1x[28]                          ; 1                 ; 6       ;
;      - player1x[27]                          ; 1                 ; 6       ;
;      - player1x[26]                          ; 1                 ; 6       ;
;      - player1x[25]                          ; 1                 ; 6       ;
;      - player1x[24]                          ; 1                 ; 6       ;
;      - player1x[23]                          ; 1                 ; 6       ;
;      - player1x[22]                          ; 1                 ; 6       ;
;      - player1x[21]                          ; 1                 ; 6       ;
;      - player1x[20]                          ; 1                 ; 6       ;
;      - player1x[19]                          ; 1                 ; 6       ;
;      - player1x[18]                          ; 1                 ; 6       ;
;      - player1x[17]                          ; 1                 ; 6       ;
;      - player1x[16]                          ; 1                 ; 6       ;
;      - player1x[15]                          ; 1                 ; 6       ;
;      - player1x[14]                          ; 1                 ; 6       ;
;      - player1x[13]                          ; 1                 ; 6       ;
;      - player1x[12]                          ; 1                 ; 6       ;
;      - player1x[11]                          ; 1                 ; 6       ;
;      - player1x[10]                          ; 1                 ; 6       ;
;      - player1x[9]                           ; 1                 ; 6       ;
;      - player1x[8]                           ; 1                 ; 6       ;
;      - player1x[7]                           ; 1                 ; 6       ;
;      - player1x[6]                           ; 1                 ; 6       ;
;      - player1x[5]                           ; 1                 ; 6       ;
;      - player1x[4]                           ; 1                 ; 6       ;
;      - player1x[3]                           ; 1                 ; 6       ;
;      - player1x[2]                           ; 1                 ; 6       ;
;      - player2x[0]                           ; 1                 ; 6       ;
;      - player2x[31]                          ; 1                 ; 6       ;
;      - player2x[30]                          ; 1                 ; 6       ;
;      - player2x[29]                          ; 1                 ; 6       ;
;      - player2x[28]                          ; 1                 ; 6       ;
;      - player2x[27]                          ; 1                 ; 6       ;
;      - player2x[26]                          ; 1                 ; 6       ;
;      - player2x[25]                          ; 1                 ; 6       ;
;      - player2x[24]                          ; 1                 ; 6       ;
;      - player2x[23]                          ; 1                 ; 6       ;
;      - player2x[22]                          ; 1                 ; 6       ;
;      - player2x[21]                          ; 1                 ; 6       ;
;      - player2x[20]                          ; 1                 ; 6       ;
;      - player2x[19]                          ; 1                 ; 6       ;
;      - player2x[18]                          ; 1                 ; 6       ;
;      - player2x[17]                          ; 1                 ; 6       ;
;      - player2x[16]                          ; 1                 ; 6       ;
;      - player2x[15]                          ; 1                 ; 6       ;
;      - player2x[14]                          ; 1                 ; 6       ;
;      - player2x[13]                          ; 1                 ; 6       ;
;      - player2x[12]                          ; 1                 ; 6       ;
;      - player2x[11]                          ; 1                 ; 6       ;
;      - player2x[10]                          ; 1                 ; 6       ;
;      - player2x[9]                           ; 1                 ; 6       ;
;      - player2x[8]                           ; 1                 ; 6       ;
;      - player2x[7]                           ; 1                 ; 6       ;
;      - player2x[6]                           ; 1                 ; 6       ;
;      - player2x[5]                           ; 1                 ; 6       ;
;      - player2x[4]                           ; 1                 ; 6       ;
;      - player2x[3]                           ; 1                 ; 6       ;
;      - player2x[2]                           ; 1                 ; 6       ;
;      - player2x[1]                           ; 1                 ; 6       ;
; CLOCK_50                                     ;                   ;         ;
; KEY[1]                                       ;                   ;         ;
;      - single_pulse_debounce:dbc|pulse~0     ; 0                 ; 6       ;
;      - single_pulse_debounce:dbc|process_0~0 ; 0                 ; 6       ;
;      - single_pulse_debounce:dbc|temp~12     ; 0                 ; 6       ;
;      - single_pulse_debounce:dbc|temp[5]~13  ; 0                 ; 6       ;
;      - single_pulse_debounce:dbc|last_in~0   ; 0                 ; 6       ;
+----------------------------------------------+-------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                      ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                  ; PIN_G21            ; 2       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                  ; PIN_G21            ; 99      ; Clock                      ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; RESET                                                                     ; PIN_H2             ; 74      ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; SYNC:C1|B[0]~1                                                            ; LCCOMB_X27_Y20_N22 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SYNC:C1|LessThan0~0                                                       ; LCCOMB_X35_Y19_N4  ; 22      ; Clock enable, Sync. clear  ; no     ; --                   ; --               ; --                        ;
; SYNC:C1|LessThan1~0                                                       ; LCCOMB_X36_Y19_N0  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; pll:C|pll_altpll_0:altpll_0|pll_altpll_0_altpll_h542:sd1|wire_pll7_clk[0] ; PLL_2              ; 27      ; Clock                      ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; single_pulse_debounce:dbc|pulse                                           ; FF_X15_Y23_N13     ; 68      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                 ;
+---------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                  ; PIN_G21  ; 99      ; 2                                    ; Global Clock         ; GCLK9            ; --                        ;
; pll:C|pll_altpll_0:altpll_0|pll_altpll_0_altpll_h542:sd1|wire_pll7_clk[0] ; PLL_2    ; 27      ; 9                                    ; Global Clock         ; GCLK8            ; --                        ;
+---------------------------------------------------------------------------+----------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                            ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                             ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+
; SYNC:C1|Add0~16                                                                                                                  ; 82      ;
; RESET~input                                                                                                                      ; 74      ;
; single_pulse_debounce:dbc|pulse                                                                                                  ; 68      ;
; SYNC:C1|Add1~20                                                                                                                  ; 56      ;
; SYNC:C1|Add9~2                                                                                                                   ; 46      ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[12]~16 ; 35      ;
; Add1~62                                                                                                                          ; 34      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~22                      ; 33      ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~22                      ; 33      ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[11]~14 ; 32      ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[11]~14 ; 32      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~20                     ; 30      ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~20                     ; 30      ;
; Add0~62                                                                                                                          ; 29      ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[10]~12  ; 29      ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[10]~12  ; 29      ;
; player2x~9                                                                                                                       ; 28      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~18                      ; 27      ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~18                      ; 27      ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_12_result_int[13]~18 ; 26      ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[9]~10   ; 26      ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[9]~10   ; 26      ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_11_result_int[12]~16 ; 24      ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_7_result_int[8]~8    ; 24      ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_8_result_int[9]~10   ; 24      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_2~24                      ; 24      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~16                      ; 24      ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_2~24                      ; 24      ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~16                      ; 24      ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_7_result_int[8]~8    ; 23      ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_9_result_int[9]~10   ; 23      ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_7_result_int[8]~8    ; 23      ;
; SYNC:C1|LessThan0~0                                                                                                              ; 22      ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_7_result_int[8]~8    ; 22      ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_8_result_int[9]~10   ; 22      ;
; SYNC:C1|VPOS[0]                                                                                                                  ; 22      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~14                      ; 21      ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~14                      ; 21      ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_10_result_int[9]~10  ; 20      ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_9_result_int[9]~10   ; 19      ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_6_result_int[7]~6    ; 19      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~12                      ; 18      ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~12                      ; 18      ;
; SYNC:C1|Add1~10                                                                                                                  ; 18      ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_6_result_int[7]~6    ; 17      ;
; SYNC:C1|Add1~18                                                                                                                  ; 16      ;
; SYNC:C1|HPOS[0]                                                                                                                  ; 15      ;
; SYNC:C1|Add1~0                                                                                                                   ; 14      ;
; single_pulse_debounce:dbc|process_0~0                                                                                            ; 13      ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_10_result_int[9]~10  ; 12      ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_11_result_int[9]~10  ; 12      ;
; SYNC:C1|Add0~8                                                                                                                   ; 12      ;
; SYNC:C1|Add1~12                                                                                                                  ; 12      ;
; single_pulse_debounce:dbc|Equal0~4                                                                                               ; 11      ;
; SYNC:C1|LessThan1~0                                                                                                              ; 11      ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|lpm_abs_8v9:my_abs_num|cs1a[3]~0                   ; 11      ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|_~4                         ; 11      ;
; SYNC:C1|Add9~0                                                                                                                   ; 11      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[4]~14                  ; 11      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[6]~12                  ; 11      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[8]~10                  ; 11      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[6]~7                   ; 11      ;
; SYNC:C1|Add0~4                                                                                                                   ; 11      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[4]~6                   ; 10      ;
; SYNC:C1|Add7~0                                                                                                                   ; 10      ;
; SYNC:C1|Add1~14                                                                                                                  ; 10      ;
; SYNC:C1|HPOS[1]                                                                                                                  ; 10      ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[9]~20                  ; 9       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[10]~19                 ; 9       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[10]~18                 ; 9       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|remainder[3]~0                                     ; 9       ;
; SYNC:C1|Add1~16                                                                                                                  ; 9       ;
; SYNC:C1|Add1~4                                                                                                                   ; 9       ;
; SYNC:C1|Add1~2                                                                                                                   ; 9       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[5]~9                   ; 8       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|_~7                         ; 8       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[5]~1                   ; 8       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|_~3                         ; 8       ;
; SYNC:C1|Add7~2                                                                                                                   ; 8       ;
; SYNC:C1|Add0~0                                                                                                                   ; 8       ;
; SYNC:C1|Add1~6                                                                                                                   ; 8       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[2]~16                  ; 7       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|lpm_abs_7v9:my_abs_num|cs1a[3]~0                   ; 7       ;
; SYNC:C1|Add7~16                                                                                                                  ; 7       ;
; SYNC:C1|Add1~8                                                                                                                   ; 7       ;
; SYNC:C1|Mux4~0                                                                                                                   ; 6       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[8]~6                   ; 6       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[10]~4                  ; 6       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[11]~3                  ; 6       ;
; SYNC:C1|Add9~1                                                                                                                   ; 6       ;
; SYNC:C1|HPOS[7]                                                                                                                  ; 6       ;
; SYNC:C1|HPOS[8]                                                                                                                  ; 6       ;
; KEY[1]~input                                                                                                                     ; 5       ;
; single_pulse_debounce:dbc|enable                                                                                                 ; 5       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[8]~2                   ; 5       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|_~6                         ; 5       ;
; SYNC:C1|drawProcess~12                                                                                                           ; 5       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[5]~26                  ; 5       ;
; SYNC:C1|Add7~4                                                                                                                   ; 5       ;
; SYNC:C1|VPOS[5]                                                                                                                  ; 5       ;
; SYNC:C1|VPOS[1]                                                                                                                  ; 5       ;
; SYNC:C1|VPOS[10]                                                                                                                 ; 5       ;
; SYNC:C1|HPOS[4]                                                                                                                  ; 5       ;
; SYNC:C1|HPOS[2]                                                                                                                  ; 5       ;
; SYNC:C1|HPOS[10]                                                                                                                 ; 5       ;
; SYNC:C1|HPOS[9]                                                                                                                  ; 5       ;
; single_pulse_debounce:dbc|temp[5]~13                                                                                             ; 4       ;
; single_pulse_debounce:dbc|last_in                                                                                                ; 4       ;
; player2x~10                                                                                                                      ; 4       ;
; SYNC:C1|R~9                                                                                                                      ; 4       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[2]~10                  ; 4       ;
; SYNC:C1|drawProcess~10                                                                                                           ; 4       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[8]~28                  ; 4       ;
; SYNC:C1|LessThan6~0                                                                                                              ; 4       ;
; SYNC:C1|B[0]~0                                                                                                                   ; 4       ;
; SYNC:C1|G[0]                                                                                                                     ; 4       ;
; SYNC:C1|B[0]                                                                                                                     ; 4       ;
; SYNC:C1|R[0]                                                                                                                     ; 4       ;
; SYNC:C1|Add6~4                                                                                                                   ; 4       ;
; SYNC:C1|Add6~2                                                                                                                   ; 4       ;
; SYNC:C1|Add0~12                                                                                                                  ; 4       ;
; SYNC:C1|Add0~10                                                                                                                  ; 4       ;
; SYNC:C1|VPOS[4]                                                                                                                  ; 4       ;
; SYNC:C1|VPOS[3]                                                                                                                  ; 4       ;
; SYNC:C1|VPOS[2]                                                                                                                  ; 4       ;
; SYNC:C1|HPOS[5]                                                                                                                  ; 4       ;
; SYNC:C1|HPOS[3]                                                                                                                  ; 4       ;
; SYNC:C1|HPOS[6]                                                                                                                  ; 4       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[5]~41                  ; 3       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[134]~253            ; 3       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[4]~40                  ; 3       ;
; single_pulse_debounce:dbc|temp~12                                                                                                ; 3       ;
; single_pulse_debounce:dbc|temp~4                                                                                                 ; 3       ;
; single_pulse_debounce:dbc|Equal1~1                                                                                               ; 3       ;
; SYNC:C1|B[0]~1                                                                                                                   ; 3       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|quotient[3]~3                                      ; 3       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|quotient[2]~2                                      ; 3       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|quotient[1]~1                                      ; 3       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|quotient[0]~0                                      ; 3       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[2]~37                  ; 3       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[2]~36                  ; 3       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[7]~34                  ; 3       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[8]~33                  ; 3       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[10]~30                 ; 3       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[10]~29                 ; 3       ;
; SYNC:C1|drawProcess~8                                                                                                            ; 3       ;
; SYNC:C1|Equal0~4                                                                                                                 ; 3       ;
; SYNC:C1|Equal0~0                                                                                                                 ; 3       ;
; SYNC:C1|syncProcess~3                                                                                                            ; 3       ;
; SYNC:C1|Add6~8                                                                                                                   ; 3       ;
; SYNC:C1|Add6~6                                                                                                                   ; 3       ;
; SYNC:C1|Add0~14                                                                                                                  ; 3       ;
; SYNC:C1|Add0~6                                                                                                                   ; 3       ;
; SYNC:C1|Add0~2                                                                                                                   ; 3       ;
; SYNC:C1|VPOS[9]                                                                                                                  ; 3       ;
; SYNC:C1|VPOS[8]                                                                                                                  ; 3       ;
; SYNC:C1|VPOS[7]                                                                                                                  ; 3       ;
; SYNC:C1|VPOS[6]                                                                                                                  ; 3       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[158]~256            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[119]~255            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[108]~254            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[110]~253            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[111]~252            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[110]~252            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[99]~251             ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[101]~250            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[89]~249             ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[90]~248             ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[91]~247             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[83]~153             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[75]~152             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[77]~151             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[68]~150             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[69]~149             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[83]~148             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[76]~147             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[78]~146             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[121]~277            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[97]~276             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[73]~275             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[75]~274             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[76]~273             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[77]~272             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[78]~271             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[121]~277            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[97]~276             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[85]~275             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[74]~274             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[75]~273             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[77]~272             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[78]~271             ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[160]~251            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[161]~250            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[162]~249            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[163]~248            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[164]~247            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[165]~246            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[166]~245            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[167]~244            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[168]~243            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[159]~242            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[145]~241            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[146]~240            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[132]~239            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[118]~236            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[147]~235            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[148]~234            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[149]~233            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[150]~232            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[151]~231            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[152]~230            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[153]~229            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[154]~228            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[133]~227            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[134]~226            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[135]~225            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[136]~224            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[137]~223            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[138]~222            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[139]~221            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[140]~220            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[120]~219            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[106]~218            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[92]~217             ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[121]~216            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[122]~215            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[123]~214            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[124]~213            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[125]~212            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[126]~211            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[107]~210            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[93]~209             ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[109]~208            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[112]~207            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[95]~206             ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[138]~246            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[139]~245            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[140]~244            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[141]~243            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[142]~242            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[143]~241            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[137]~240            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[136]~239            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[133]~236            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[135]~235            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[122]~234            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[109]~231            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[123]~230            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[124]~229            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[125]~228            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[126]~227            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[127]~226            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[128]~225            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[129]~224            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[130]~223            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[111]~222            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[98]~221             ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[85]~218             ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[112]~217            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[113]~216            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[114]~215            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[115]~214            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[116]~213            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[117]~212            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[100]~211            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[102]~210            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[103]~209            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[104]~208            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[87]~205             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[84]~142             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[74]~141             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[64]~138             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[85]~137             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[86]~136             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[87]~135             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[76]~133             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[78]~132             ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[66]~128             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[92]~143             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[82]~140             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[93]~135             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[94]~134             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[95]~133             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[96]~132             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[84]~130             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[74]~129             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[64]~128             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[85]~127             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[86]~126             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[87]~125             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[75]~123             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[65]~122             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[77]~121             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[67]~120             ; 2       ;
; SYNC:C1|R[0]~10                                                                                                                  ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[143]~270            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[142]~269            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[141]~268            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[140]~267            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[139]~266            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[138]~265            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[137]~264            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[136]~263            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[135]~262            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[134]~261            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[133]~260            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[120]~259            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[122]~258            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[123]~257            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[124]~256            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[125]~255            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[126]~254            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[127]~253            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[128]~252            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[129]~251            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[130]~250            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[109]~249            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[110]~248            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[111]~247            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[112]~246            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[113]~245            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[114]~244            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[115]~243            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[116]~242            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[117]~241            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[96]~240             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[98]~239             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[99]~238             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[100]~237            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[101]~236            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[102]~235            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[103]~234            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[104]~233            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[85]~232             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[86]~231             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[87]~230             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[88]~229             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[89]~228             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[90]~227             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[91]~226             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[72]~225             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[74]~224             ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[61]~223             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[133]~270            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[134]~269            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[135]~268            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[136]~267            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[137]~266            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[138]~265            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[139]~264            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[140]~263            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[141]~262            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[142]~261            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[143]~260            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[120]~259            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[122]~258            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[123]~257            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[124]~256            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[125]~255            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[126]~254            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[127]~253            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[128]~252            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[129]~251            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[130]~250            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[109]~249            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[110]~248            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[111]~247            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[112]~246            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[113]~245            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[114]~244            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[115]~243            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[116]~242            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[117]~241            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[96]~240             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[98]~239             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[99]~238             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[100]~237            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[101]~236            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[102]~235            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[103]~234            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[104]~233            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[86]~232             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[87]~231             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[88]~230             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[89]~229             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[90]~228             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[91]~227             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[73]~226             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[76]~225             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[60]~224             ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[63]~223             ; 2       ;
; single_pulse_debounce:dbc|temp[6]                                                                                                ; 2       ;
; single_pulse_debounce:dbc|temp[4]                                                                                                ; 2       ;
; single_pulse_debounce:dbc|temp[5]                                                                                                ; 2       ;
; single_pulse_debounce:dbc|temp[3]                                                                                                ; 2       ;
; single_pulse_debounce:dbc|temp[0]                                                                                                ; 2       ;
; single_pulse_debounce:dbc|temp[1]                                                                                                ; 2       ;
; single_pulse_debounce:dbc|temp[2]                                                                                                ; 2       ;
; player1x~3                                                                                                                       ; 2       ;
; player1x~2                                                                                                                       ; 2       ;
; player2x~18                                                                                                                      ; 2       ;
; player2x~16                                                                                                                      ; 2       ;
; player2x~14                                                                                                                      ; 2       ;
; player2x~12                                                                                                                      ; 2       ;
; player2x[1]                                                                                                                      ; 2       ;
; player2x[2]                                                                                                                      ; 2       ;
; player2x[3]                                                                                                                      ; 2       ;
; player2x[0]                                                                                                                      ; 2       ;
; player1x[2]                                                                                                                      ; 2       ;
; player1x[3]                                                                                                                      ; 2       ;
; player1x~1                                                                                                                       ; 2       ;
; player1x[1]                                                                                                                      ; 2       ;
; player1x~0                                                                                                                       ; 2       ;
; player1x[0]                                                                                                                      ; 2       ;
; SYNC:C1|drawProcess~23                                                                                                           ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|remainder[12]~1                                    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[160]~205            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[161]~204            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[162]~203            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[163]~202            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[164]~201            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[165]~200            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[166]~199            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[167]~198            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[168]~197            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[157]~194            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[157]~191            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[158]~190            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[159]~185            ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[131]~180            ; 2       ;
; SYNC:C1|Add8~1                                                                                                                   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|remainder[11]~3                                    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[138]~204            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[139]~203            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[140]~202            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[141]~201            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[142]~200            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[143]~199            ; 2       ;
; SYNC:C1|Add8~0                                                                                                                   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[137]~198            ; 2       ;
; SYNC:C1|drawProcess~21                                                                                                           ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[136]~197            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[133]~194            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[134]~193            ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[135]~188            ; 2       ;
; SYNC:C1|isListed~6                                                                                                               ; 2       ;
; SYNC:C1|isListed~3                                                                                                               ; 2       ;
; SYNC:C1|isListed~1                                                                                                               ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|quotient[1]~0                                      ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[6]~8                   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[7]~7                   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|cs1a[9]~5                   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|_~5                         ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|_~2                         ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|lpm_abs_8v9:my_abs_num|_~0                         ; 2       ;
; SYNC:C1|drawProcess~20                                                                                                           ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|remainder[11]~11                                   ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[143]~222            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[142]~221            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[141]~220            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[140]~219            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[139]~218            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[138]~217            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[137]~216            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[136]~215            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[135]~214            ; 2       ;
; SYNC:C1|drawProcess~17                                                                                                           ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[134]~213            ; 2       ;
; SYNC:C1|Equal6~0                                                                                                                 ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[132]~212            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[132]~211            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[133]~210            ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[8]~8                   ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|remainder[11]~0                                    ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[132]~222            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[132]~221            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[133]~220            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[134]~219            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[135]~218            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[136]~217            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[137]~216            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[138]~215            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[139]~214            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[140]~213            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[141]~212            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[142]~211            ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[143]~210            ; 2       ;
; SYNC:C1|Equal0~3                                                                                                                 ; 2       ;
; SYNC:C1|Equal0~2                                                                                                                 ; 2       ;
; SYNC:C1|LessThan10~0                                                                                                             ; 2       ;
; SYNC:C1|drawProcess~3                                                                                                            ; 2       ;
; SYNC:C1|LessThan11~0                                                                                                             ; 2       ;
; SYNC:C1|LessThan4~1                                                                                                              ; 2       ;
; SYNC:C1|drawProcess~0                                                                                                            ; 2       ;
; single_pulse_debounce:dbc|Add0~30                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~28                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~26                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~24                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~22                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~20                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~18                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~16                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~14                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~12                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~10                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add0~8                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add0~6                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add0~4                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add0~2                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add0~0                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add1~12                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add1~10                                                                                                ; 2       ;
; single_pulse_debounce:dbc|Add1~8                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add1~6                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add1~4                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add1~2                                                                                                 ; 2       ;
; single_pulse_debounce:dbc|Add1~0                                                                                                 ; 2       ;
; Add0~60                                                                                                                          ; 2       ;
; Add0~58                                                                                                                          ; 2       ;
; Add0~56                                                                                                                          ; 2       ;
; Add0~54                                                                                                                          ; 2       ;
; Add0~52                                                                                                                          ; 2       ;
; Add0~50                                                                                                                          ; 2       ;
; Add0~48                                                                                                                          ; 2       ;
; Add0~46                                                                                                                          ; 2       ;
; Add0~44                                                                                                                          ; 2       ;
; Add0~42                                                                                                                          ; 2       ;
; Add0~40                                                                                                                          ; 2       ;
; Add0~38                                                                                                                          ; 2       ;
; Add0~36                                                                                                                          ; 2       ;
; Add0~34                                                                                                                          ; 2       ;
; Add0~32                                                                                                                          ; 2       ;
; Add0~30                                                                                                                          ; 2       ;
; Add0~28                                                                                                                          ; 2       ;
; Add0~26                                                                                                                          ; 2       ;
; Add0~24                                                                                                                          ; 2       ;
; Add0~22                                                                                                                          ; 2       ;
; Add0~20                                                                                                                          ; 2       ;
; Add0~18                                                                                                                          ; 2       ;
; Add0~16                                                                                                                          ; 2       ;
; Add0~14                                                                                                                          ; 2       ;
; Add0~12                                                                                                                          ; 2       ;
; Add0~10                                                                                                                          ; 2       ;
; Add0~8                                                                                                                           ; 2       ;
; Add0~6                                                                                                                           ; 2       ;
; Add0~4                                                                                                                           ; 2       ;
; Add0~2                                                                                                                           ; 2       ;
; Add0~0                                                                                                                           ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[1]~22  ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[2]~20  ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[1]~20  ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[3]~18  ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[2]~18  ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[11]~14 ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[10]~12 ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[9]~10  ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[8]~8   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[7]~6   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[6]~4   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[5]~2   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_11_result_int[4]~0   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[3]~16  ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[2]~16   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[10]~12 ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[9]~10  ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[8]~8   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[7]~6   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[6]~4   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[5]~2   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_10_result_int[4]~0   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[3]~14   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[2]~14   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[9]~10   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[8]~8    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[7]~6    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_9_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[3]~12   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_7_result_int[2]~12   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[8]~8    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[7]~6    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_8_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_7_result_int[3]~10   ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_7_result_int[7]~6    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_7_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_7_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|add_sub_7_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[1]~20  ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[2]~18  ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[1]~18   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[3]~16  ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[2]~16   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[10]~12 ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[9]~10  ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[8]~8   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[7]~6   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[6]~4   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[5]~2   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_10_result_int[4]~0   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[3]~14   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[2]~14   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[9]~10   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[8]~8    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[7]~6    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_9_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[3]~12   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_7_result_int[2]~12   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[8]~8    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[7]~6    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_8_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_7_result_int[3]~10   ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_7_result_int[7]~6    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_7_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_7_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_7_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_6_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_6_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|add_sub_6_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_11_result_int[9]~10  ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_9_result_int[2]~14   ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_9_result_int[3]~12   ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_8_result_int[2]~14   ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_9_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_9_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_9_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_8_result_int[3]~12   ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_7_result_int[2]~12   ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_8_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_8_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_8_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_7_result_int[3]~10   ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_7_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_7_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_7_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_6_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_6_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|add_sub_6_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|op_1~6                                             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|op_1~4                                             ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_12_result_int[9]~10  ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_10_result_int[2]~14  ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_9_result_int[1]~16   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_10_result_int[3]~12  ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_9_result_int[2]~14   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_8_result_int[1]~16   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_10_result_int[6]~4   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_10_result_int[5]~2   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_10_result_int[4]~0   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_9_result_int[3]~12   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_8_result_int[2]~14   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_7_result_int[1]~14   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_9_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_9_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_9_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_8_result_int[3]~12   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_7_result_int[2]~12   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_8_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_8_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_8_result_int[4]~0    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_7_result_int[3]~10   ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_7_result_int[6]~4    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_7_result_int[5]~2    ; 2       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|add_sub_7_result_int[4]~0    ; 2       ;
; SYNC:C1|Add12~22                                                                                                                 ; 2       ;
; SYNC:C1|Add12~12                                                                                                                 ; 2       ;
; SYNC:C1|Add12~10                                                                                                                 ; 2       ;
; SYNC:C1|Add12~8                                                                                                                  ; 2       ;
; SYNC:C1|Add12~6                                                                                                                  ; 2       ;
; SYNC:C1|Add12~4                                                                                                                  ; 2       ;
; SYNC:C1|Add12~2                                                                                                                  ; 2       ;
; SYNC:C1|Add12~0                                                                                                                  ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~20                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~18                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~16                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~14                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~12                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~18                     ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~16                     ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~14                     ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~12                     ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~10                     ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~8                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~6                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~4                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~2                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~0                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~16                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~14                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~12                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~14                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~12                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~12                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod3|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~20                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~18                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~16                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~14                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~12                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_1~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~18                     ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~16                     ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~14                     ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~12                     ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~10                     ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~8                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~6                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~4                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~2                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_10~0                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~16                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~14                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~12                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_9~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~14                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~12                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_8~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~12                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_7~0                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~10                      ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~8                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~6                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~4                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~2                       ; 2       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|op_6~0                       ; 2       ;
; players[0][0][2]~feeder                                                                                                          ; 1       ;
; CLOCK_50~input                                                                                                                   ; 1       ;
; single_pulse_debounce:dbc|last_in~0                                                                                              ; 1       ;
; players[0][1][2]~0                                                                                                               ; 1       ;
; players[1][1][2]~0                                                                                                               ; 1       ;
; players[1][1][1]~0                                                                                                               ; 1       ;
; players[1][1][0]~0                                                                                                               ; 1       ;
; players[0][1][1]~0                                                                                                               ; 1       ;
; players[0][1][0]~0                                                                                                               ; 1       ;
; SYNC:C1|R[0]~12                                                                                                                  ; 1       ;
; SYNC:C1|R[0]~11                                                                                                                  ; 1       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[5]~13                  ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[70]~148             ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[79]~145             ; 1       ;
; SYNC:C1|G[0]~3                                                                                                                   ; 1       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[104]~238            ; 1       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|alt_u_div_p8f:divider|StageOut[104]~237            ; 1       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[120]~238            ; 1       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[120]~237            ; 1       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[96]~233             ; 1       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[96]~232             ; 1       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[72]~220             ; 1       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[72]~219             ; 1       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[74]~207             ; 1       ;
; SYNC:C1|lpm_divide:Mod1|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|alt_u_div_l8f:divider|StageOut[74]~206             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[93]~147             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[94]~146             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[95]~145             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[96]~144             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[97]~143             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[54]~140             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[54]~139             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[88]~134             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[79]~131             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[56]~130             ; 1       ;
; SYNC:C1|lpm_divide:Div1|lpm_divide_hvo:auto_generated|abs_divider_lbg:divider|alt_u_div_v5f:divider|StageOut[56]~129             ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[102]~144            ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[72]~142             ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[72]~141             ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[103]~139            ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[104]~138            ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[105]~137            ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[106]~136            ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[97]~131             ; 1       ;
; SYNC:C1|lpm_divide:Div0|lpm_divide_ivo:auto_generated|abs_divider_mbg:divider|alt_u_div_16f:divider|StageOut[88]~124             ; 1       ;
; SYNC:C1|lpm_divide:Mod2|lpm_divide_voo:auto_generated|abs_divider_0dg:divider|lpm_abs_7v9:my_abs_num|cs1a[3]~39                  ; 1       ;
; single_pulse_debounce:dbc|freq_counter~5                                                                                         ; 1       ;
; single_pulse_debounce:dbc|freq_counter~4                                                                                         ; 1       ;
; single_pulse_debounce:dbc|freq_counter~3                                                                                         ; 1       ;
; single_pulse_debounce:dbc|freq_counter~2                                                                                         ; 1       ;
; single_pulse_debounce:dbc|freq_counter~1                                                                                         ; 1       ;
; single_pulse_debounce:dbc|freq_counter~0                                                                                         ; 1       ;
; single_pulse_debounce:dbc|temp~11                                                                                                ; 1       ;
; single_pulse_debounce:dbc|temp~10                                                                                                ; 1       ;
; single_pulse_debounce:dbc|temp~9                                                                                                 ; 1       ;
; single_pulse_debounce:dbc|temp~8                                                                                                 ; 1       ;
; single_pulse_debounce:dbc|temp~7                                                                                                 ; 1       ;
; single_pulse_debounce:dbc|temp~6                                                                                                 ; 1       ;
; single_pulse_debounce:dbc|temp~5                                                                                                 ; 1       ;
; single_pulse_debounce:dbc|enable~0                                                                                               ; 1       ;
; player2x~46                                                                                                                      ; 1       ;
; player2x~45                                                                                                                      ; 1       ;
; player2x~44                                                                                                                      ; 1       ;
; player2x~43                                                                                                                      ; 1       ;
; player2x~42                                                                                                                      ; 1       ;
; player2x~41                                                                                                                      ; 1       ;
; player2x~40                                                                                                                      ; 1       ;
; player2x~39                                                                                                                      ; 1       ;
; player2x~38                                                                                                                      ; 1       ;
; player2x~37                                                                                                                      ; 1       ;
; player2x~36                                                                                                                      ; 1       ;
; player2x~35                                                                                                                      ; 1       ;
; player2x~34                                                                                                                      ; 1       ;
; player2x~33                                                                                                                      ; 1       ;
; player2x~32                                                                                                                      ; 1       ;
; player2x~31                                                                                                                      ; 1       ;
; player2x~30                                                                                                                      ; 1       ;
; player2x~29                                                                                                                      ; 1       ;
; player2x~28                                                                                                                      ; 1       ;
; player2x~27                                                                                                                      ; 1       ;
; player2x~26                                                                                                                      ; 1       ;
; player2x~25                                                                                                                      ; 1       ;
; player2x~24                                                                                                                      ; 1       ;
; player2x~23                                                                                                                      ; 1       ;
; player2x~22                                                                                                                      ; 1       ;
; player2x~21                                                                                                                      ; 1       ;
; player2x~20                                                                                                                      ; 1       ;
; player2x~19                                                                                                                      ; 1       ;
; single_pulse_debounce:dbc|pulse~1                                                                                                ; 1       ;
; single_pulse_debounce:dbc|Equal0~3                                                                                               ; 1       ;
; single_pulse_debounce:dbc|freq_counter[15]                                                                                       ; 1       ;
; single_pulse_debounce:dbc|freq_counter[12]                                                                                       ; 1       ;
; single_pulse_debounce:dbc|freq_counter[13]                                                                                       ; 1       ;
; single_pulse_debounce:dbc|freq_counter[14]                                                                                       ; 1       ;
; single_pulse_debounce:dbc|Equal0~2                                                                                               ; 1       ;
; single_pulse_debounce:dbc|freq_counter[11]                                                                                       ; 1       ;
; single_pulse_debounce:dbc|freq_counter[10]                                                                                       ; 1       ;
; single_pulse_debounce:dbc|freq_counter[9]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|freq_counter[8]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|Equal0~1                                                                                               ; 1       ;
; single_pulse_debounce:dbc|freq_counter[7]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|freq_counter[5]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|freq_counter[6]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|freq_counter[4]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|Equal0~0                                                                                               ; 1       ;
; single_pulse_debounce:dbc|freq_counter[3]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|freq_counter[2]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|freq_counter[1]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|freq_counter[0]                                                                                        ; 1       ;
; single_pulse_debounce:dbc|Equal1~0                                                                                               ; 1       ;
; single_pulse_debounce:dbc|pulse~0                                                                                                ; 1       ;
; player2x~17                                                                                                                      ; 1       ;
; player2x~15                                                                                                                      ; 1       ;
; player2x~13                                                                                                                      ; 1       ;
; player2x~11                                                                                                                      ; 1       ;
; player2x~8                                                                                                                       ; 1       ;
; player2x~7                                                                                                                       ; 1       ;
; player2x~6                                                                                                                       ; 1       ;
; player2x~5                                                                                                                       ; 1       ;
; player2x~4                                                                                                                       ; 1       ;
; player2x~3                                                                                                                       ; 1       ;
; player2x~2                                                                                                                       ; 1       ;
; player2x~1                                                                                                                       ; 1       ;
; player2x~0                                                                                                                       ; 1       ;
; player2x[4]                                                                                                                      ; 1       ;
; player2x[5]                                                                                                                      ; 1       ;
; player2x[6]                                                                                                                      ; 1       ;
; player2x[7]                                                                                                                      ; 1       ;
; player2x[8]                                                                                                                      ; 1       ;
; player2x[9]                                                                                                                      ; 1       ;
; player2x[10]                                                                                                                     ; 1       ;
; player2x[11]                                                                                                                     ; 1       ;
; player2x[12]                                                                                                                     ; 1       ;
; player2x[13]                                                                                                                     ; 1       ;
; player2x[14]                                                                                                                     ; 1       ;
; player2x[15]                                                                                                                     ; 1       ;
; player2x[16]                                                                                                                     ; 1       ;
; player2x[17]                                                                                                                     ; 1       ;
; player2x[18]                                                                                                                     ; 1       ;
; player2x[19]                                                                                                                     ; 1       ;
; player2x[20]                                                                                                                     ; 1       ;
; player2x[21]                                                                                                                     ; 1       ;
; player2x[22]                                                                                                                     ; 1       ;
; player2x[23]                                                                                                                     ; 1       ;
; player2x[24]                                                                                                                     ; 1       ;
; player2x[25]                                                                                                                     ; 1       ;
; player2x[26]                                                                                                                     ; 1       ;
; player2x[27]                                                                                                                     ; 1       ;
; player2x[28]                                                                                                                     ; 1       ;
; player2x[29]                                                                                                                     ; 1       ;
; player2x[30]                                                                                                                     ; 1       ;
; player2x[31]                                                                                                                     ; 1       ;
; player1x[4]                                                                                                                      ; 1       ;
; player1x[5]                                                                                                                      ; 1       ;
; player1x[6]                                                                                                                      ; 1       ;
; player1x[7]                                                                                                                      ; 1       ;
; player1x[8]                                                                                                                      ; 1       ;
; player1x[9]                                                                                                                      ; 1       ;
; player1x[10]                                                                                                                     ; 1       ;
; player1x[11]                                                                                                                     ; 1       ;
; player1x[12]                                                                                                                     ; 1       ;
; player1x[13]                                                                                                                     ; 1       ;
; player1x[14]                                                                                                                     ; 1       ;
; player1x[15]                                                                                                                     ; 1       ;
; player1x[16]                                                                                                                     ; 1       ;
; player1x[17]                                                                                                                     ; 1       ;
; player1x[18]                                                                                                                     ; 1       ;
; player1x[19]                                                                                                                     ; 1       ;
; player1x[20]                                                                                                                     ; 1       ;
; player1x[21]                                                                                                                     ; 1       ;
; player1x[22]                                                                                                                     ; 1       ;
; player1x[23]                                                                                                                     ; 1       ;
; player1x[24]                                                                                                                     ; 1       ;
; player1x[25]                                                                                                                     ; 1       ;
; player1x[26]                                                                                                                     ; 1       ;
; player1x[27]                                                                                                                     ; 1       ;
; player1x[28]                                                                                                                     ; 1       ;
; player1x[29]                                                                                                                     ; 1       ;
; player1x[30]                                                                                                                     ; 1       ;
; player1x[31]                                                                                                                     ; 1       ;
; SYNC:C1|G[0]~2                                                                                                                   ; 1       ;
; SYNC:C1|B[0]~2                                                                                                                   ; 1       ;
; SYNC:C1|Mux6~11                                                                                                                  ; 1       ;
; SYNC:C1|Mux6~10                                                                                                                  ; 1       ;
; SYNC:C1|Mux3~2                                                                                                                   ; 1       ;
; SYNC:C1|Mux3~1                                                                                                                   ; 1       ;
; SYNC:C1|Mux3~0                                                                                                                   ; 1       ;
; SYNC:C1|Mux2~2                                                                                                                   ; 1       ;
; SYNC:C1|Mux2~1                                                                                                                   ; 1       ;
; SYNC:C1|Mux2~0                                                                                                                   ; 1       ;
; SYNC:C1|Mux6~9                                                                                                                   ; 1       ;
; SYNC:C1|Mux6~8                                                                                                                   ; 1       ;
; SYNC:C1|Mux6~7                                                                                                                   ; 1       ;
; SYNC:C1|R~8                                                                                                                      ; 1       ;
; SYNC:C1|Mux6~6                                                                                                                   ; 1       ;
; SYNC:C1|Add8~2                                                                                                                   ; 1       ;
; SYNC:C1|Mux6~5                                                                                                                   ; 1       ;
; SYNC:C1|Mux6~4                                                                                                                   ; 1       ;
; SYNC:C1|R~7                                                                                                                      ; 1       ;
; SYNC:C1|Mux6~3                                                                                                                   ; 1       ;
; SYNC:C1|WideOr0~2                                                                                                                ; 1       ;
; SYNC:C1|WideOr0~1                                                                                                                ; 1       ;
; SYNC:C1|WideOr0~0                                                                                                                ; 1       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|remainder[4]~9                                     ; 1       ;
; SYNC:C1|lpm_divide:Mod0|lpm_divide_1po:auto_generated|abs_divider_2dg:divider|remainder[5]~8                                     ; 1       ;
; SYNC:C1|Equal5~3                                                                                                                 ; 1       ;
; SYNC:C1|Equal5~2                                                                                                                 ; 1       ;
; SYNC:C1|Equal5~1                                                                                                                 ; 1       ;
; SYNC:C1|Equal5~0                                                                                                                 ; 1       ;
; SYNC:C1|drawProcess~22                                                                                                           ; 1       ;
; SYNC:C1|Add9~6                                                                                                                   ; 1       ;
; SYNC:C1|Add9~5                                                                                                                   ; 1       ;
; SYNC:C1|Add9~4                                                                                                                   ; 1       ;
+----------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,907 / 47,787 ( 4 % ) ;
; C16 interconnects     ; 0 / 1,804 ( 0 % )      ;
; C4 interconnects      ; 724 / 31,272 ( 2 % )   ;
; Direct links          ; 522 / 47,787 ( 1 % )   ;
; Global clocks         ; 2 / 20 ( 10 % )        ;
; Local interconnects   ; 763 / 15,408 ( 5 % )   ;
; R24 interconnects     ; 10 / 1,775 ( < 1 % )   ;
; R4 interconnects      ; 869 / 41,310 ( 2 % )   ;
+-----------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.07) ; Number of LABs  (Total = 120) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 3                             ;
; 2                                           ; 4                             ;
; 3                                           ; 2                             ;
; 4                                           ; 1                             ;
; 5                                           ; 3                             ;
; 6                                           ; 1                             ;
; 7                                           ; 2                             ;
; 8                                           ; 6                             ;
; 9                                           ; 4                             ;
; 10                                          ; 3                             ;
; 11                                          ; 4                             ;
; 12                                          ; 3                             ;
; 13                                          ; 3                             ;
; 14                                          ; 5                             ;
; 15                                          ; 7                             ;
; 16                                          ; 69                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.35) ; Number of LABs  (Total = 120) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 9                             ;
; 1 Clock                            ; 21                            ;
; 1 Clock enable                     ; 8                             ;
; 1 Sync. clear                      ; 4                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 13.85) ; Number of LABs  (Total = 120) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 4                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 2                             ;
; 6                                            ; 2                             ;
; 7                                            ; 1                             ;
; 8                                            ; 5                             ;
; 9                                            ; 4                             ;
; 10                                           ; 4                             ;
; 11                                           ; 6                             ;
; 12                                           ; 5                             ;
; 13                                           ; 3                             ;
; 14                                           ; 5                             ;
; 15                                           ; 12                            ;
; 16                                           ; 49                            ;
; 17                                           ; 2                             ;
; 18                                           ; 0                             ;
; 19                                           ; 0                             ;
; 20                                           ; 0                             ;
; 21                                           ; 0                             ;
; 22                                           ; 0                             ;
; 23                                           ; 2                             ;
; 24                                           ; 1                             ;
; 25                                           ; 1                             ;
; 26                                           ; 3                             ;
; 27                                           ; 1                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.16) ; Number of LABs  (Total = 120) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 8                             ;
; 2                                               ; 7                             ;
; 3                                               ; 4                             ;
; 4                                               ; 7                             ;
; 5                                               ; 13                            ;
; 6                                               ; 1                             ;
; 7                                               ; 7                             ;
; 8                                               ; 9                             ;
; 9                                               ; 8                             ;
; 10                                              ; 7                             ;
; 11                                              ; 2                             ;
; 12                                              ; 8                             ;
; 13                                              ; 9                             ;
; 14                                              ; 11                            ;
; 15                                              ; 7                             ;
; 16                                              ; 10                            ;
; 17                                              ; 0                             ;
; 18                                              ; 0                             ;
; 19                                              ; 0                             ;
; 20                                              ; 0                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
; 25                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 14.68) ; Number of LABs  (Total = 120) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 1                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 4                             ;
; 6                                            ; 7                             ;
; 7                                            ; 6                             ;
; 8                                            ; 5                             ;
; 9                                            ; 2                             ;
; 10                                           ; 5                             ;
; 11                                           ; 5                             ;
; 12                                           ; 7                             ;
; 13                                           ; 4                             ;
; 14                                           ; 9                             ;
; 15                                           ; 4                             ;
; 16                                           ; 9                             ;
; 17                                           ; 6                             ;
; 18                                           ; 6                             ;
; 19                                           ; 3                             ;
; 20                                           ; 3                             ;
; 21                                           ; 4                             ;
; 22                                           ; 4                             ;
; 23                                           ; 5                             ;
; 24                                           ; 6                             ;
; 25                                           ; 1                             ;
; 26                                           ; 3                             ;
; 27                                           ; 2                             ;
; 28                                           ; 1                             ;
; 29                                           ; 0                             ;
; 30                                           ; 0                             ;
; 31                                           ; 0                             ;
; 32                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001    ; IO_000002    ; IO_000003    ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007    ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 18           ; 0            ; 18           ; 0            ; 0            ; 22        ; 18           ; 0            ; 22        ; 22        ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 22        ; 0            ; 0            ;
; Total Unchecked    ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 4            ; 22           ; 4            ; 22           ; 22           ; 0         ; 4            ; 22           ; 0         ; 0         ; 22           ; 22           ; 22           ; 22           ; 14           ; 22           ; 22           ; 14           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 22           ; 0         ; 22           ; 22           ;
; Total Fail         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; VGA_HS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_VS             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_R[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[0]           ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_B[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[0]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[1]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[2]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; VGA_G[3]           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; RESET              ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass         ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass      ; Pass         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "VGA"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:C|pll_altpll_0:altpll_0|pll_altpll_0_altpll_h542:sd1|pll7" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 54, clock division of 25, and phase shift of 0 degrees (0 ps) for pll:C|pll_altpll_0:altpll_0|pll_altpll_0_altpll_h542:sd1|wire_pll7_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (169085): No exact pin location assignment(s) for 4 pins of 22 total pins
    Info (169086): Pin SW[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[3] not assigned to an exact location on the device
    Info (169086): Pin VGA_B[0] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'VGA.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332096): The command derive_clocks did not find any clocks to derive.  No clocks were created or changed.
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node pll:C|pll_altpll_0:altpll_0|pll_altpll_0_altpll_h542:sd1|wire_pll7_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 4 (unused VREF, 3.3V VCCIO, 3 input, 1 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 8 total pin(s) used --  25 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  48 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  41 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  46 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has 3.3V VCCIO pins. 15 total pin(s) used --  28 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  47 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:01
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.75 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:02
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 8 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at D20
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at A3
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at F1
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at U2
    Info (169178): Pin RESET uses I/O standard 3.3-V LVTTL at H2
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at G3
Info (144001): Generated suppressed messages file F:/UTFPR/8Periodo/LogRep/VGA/VGA/output_files/VGA.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 4977 megabytes
    Info: Processing ended: Sat Jul 06 02:00:58 2019
    Info: Elapsed time: 00:00:12
    Info: Total CPU time (on all processors): 00:00:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in F:/UTFPR/8Periodo/LogRep/VGA/VGA/output_files/VGA.fit.smsg.


