# VonSim8 - Simulador DEVS de Arquitectura Von Neumann 8-bit

## ğŸ“‹ DescripciÃ³n

**VonSim8** es un simulador de arquitectura Von Neumann de 8 bits implementado utilizando el formalismo **DEVS** (Discrete Event System Specification). El proyecto modela una CPU simplificada que ejecuta instrucciones bÃ¡sicas, demostrando los principios fundamentales de la arquitectura Von Neumann mediante eventos discretos.

El simulador implementa una instrucciÃ³n `MOV AL, BL` completa con sus ciclos de **FETCH** y **EXECUTE**, modelando detalladamente cada componente hardware y las seÃ±ales de control que los interconectan.

## ğŸ—ï¸ Arquitectura del Sistema

El sistema VonSim8 estÃ¡ compuesto por los siguientes componentes modelados como sistemas DEVS:

### Componentes AtÃ³micos

- **IP (Instruction Pointer)**: Registro contador de programa
- **MAR (Memory Address Register)**: Registro de direcciones de memoria
- **MBR (Memory Buffer Register)**: Registro buffer de memoria
- **IR (Instruction Register)**: Registro de instrucciÃ³n
- **Memory (MEM)**: Memoria unificada de programa y datos
- **Control Unit (UC)**: Unidad de control con mÃ¡quina de estados
- **Register**: Registros de propÃ³sito general (AL, BL, CL, DL)
- **SharedBus**: Bus compartido con arbitraje

### Componentes Acoplados

- **RegisterBank (REG_BANK)**: Banco de 4 registros de 8 bits (AL, BL, CL, DL) con bus interno
- **VonSim8System**: Sistema completo que integra todos los componentes

## ğŸ”„ Ciclo de InstrucciÃ³n

### Fase FETCH (6 pasos - 8 ciclos)
1. UC â†’ IP (solicita direcciÃ³n)
2. IP â†’ MAR (transfiere direcciÃ³n)
3. UC â†’ MEM (mem_read); IP++ (incremento)
4. MEM â†’ MBR (lectura completada)
5. MBR â†’ IR (carga instrucciÃ³n)
6. IR â†’ UC (recibe opcode)

### Fase EXECUTE (5 pasos - 6 ciclos)
1. DecodificaciÃ³n de instrucciÃ³n
2. UC â†’ REG_BANK (enable_out BL)
3. BUS â† BL (dato disponible en bus)
4. UC â†’ REG_BANK (enable_in AL)
5. AL â† BUS (transferencia completada)

**Total**: 14 ciclos de reloj para instrucciÃ³n MOV

## ğŸš€ InstalaciÃ³n

### Requisitos

- Python >= 3.9
- xDEVS framework v3.0.0

### Pasos de InstalaciÃ³n

1. **Clonar el repositorio**:
```bash
git clone https://github.com/ruiz-jose/xdevs-vonsim8.git
cd xdevs-vonsim8
```

2. **Instalar la librerÃ­a xDEVS**:

El proyecto incluye el framework xDEVS en el subdirectorio `xdevs.py/`. Para instalarlo:

```powershell
cd xdevs.py
pip install -e .
```

O instalar desde PyPI:
```powershell
pip install xdevs
```

## ğŸ’» Uso

### EjecuciÃ³n BÃ¡sica

Para ejecutar la simulaciÃ³n del sistema VonSim8:

```powershell
python vonsim8.py
```

### Salida Esperada

La simulaciÃ³n muestra:

```
â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•
â•‘               SIMULACIÃ“N DEVS - VONSIM8 (Von Neumann 8-bit)                 â•‘
â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•
  InstrucciÃ³n: MOV AL, BL (opcode 0x01)
  Formalismo:  DEVS (Discrete Event System Specification)
â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•

â³ Ejecutando simulaciÃ³n...

  FASE FETCH - Paso 1/6: UC â†’ IP (solicita direcciÃ³n)
  ...
  FASE EXECUTE - Paso 1/5: DecodificaciÃ³n
  ...

â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•
  RESULTADOS DE LA SIMULACIÃ“N
â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•â•

  Registros:
    IP:  0x00 â†’ 0x01  âœ“
    AL:  0x01 â†’ 0x0A  âœ“ Transferido
    BL:  0x0A â†’ 0x0A  âœ“

  âœ… MOV AL,BL ejecutado correctamente

  MÃ©tricas:
    â€¢ CPI:         14 ciclos (FETCH: 8 + EXECUTE: 6)
    â€¢ Tiempo real: 3.01 ms
    â€¢ Eventos:     45 transiciones DEVS
```

## ğŸ“Š CaracterÃ­sticas TÃ©cnicas

- **Ancho de palabra**: 8 bits
- **CPI (Ciclos Por InstrucciÃ³n)**: 14 ciclos para MOV
- **Arquitectura**: Von Neumann (memoria unificada)
- **SeÃ±alizaciÃ³n**: Indexada para registros (AL, BL, CL, DL)
- **Bus**: Compartido con arbitraje temporal
- **Formalismo**: DEVS (eventos discretos)

## ğŸ§ª Estructura del CÃ³digo

```
vonsim8.py              # Simulador principal
xdevs.py/               # Framework xDEVS (incluido)
  xdevs/
    models.py           # Clases base Atomic y Coupled
    sim.py              # Coordinador y simulador
    factory.py          # FactorÃ­as de modelos
    abc/                # Clases abstractas
    celldevs/           # Modelos Cell-DEVS
    examples/           # Ejemplos de uso
    plugins/            # Plugins (CSV, MQTT, SQL, etc.)
```

## ğŸ”¬ Componentes xDEVS Utilizados

### Clases Base
- `xdevs.models.Atomic`: Modelos atÃ³micos (componentes individuales)
- `xdevs.models.Coupled`: Modelos acoplados (sistemas jerÃ¡rquicos)
- `xdevs.models.Port`: Puertos de entrada/salida
- `xdevs.sim.Coordinator`: Coordinador de simulaciÃ³n

### MÃ©todos DEVS Implementados
- `initialize()`: InicializaciÃ³n del modelo
- `deltint()`: FunciÃ³n de transiciÃ³n interna
- `deltext(e)`: FunciÃ³n de transiciÃ³n externa
- `lambdaf()`: FunciÃ³n de salida
- `exit()`: FinalizaciÃ³n del modelo

## ğŸ“ˆ MÃ©tricas de SimulaciÃ³n

El simulador proporciona:
- **Ciclos totales**: Total de ciclos de reloj
- **Ciclos FETCH**: Ciclos en fase de bÃºsqueda
- **Ciclos EXECUTE**: Ciclos en fase de ejecuciÃ³n
- **Eventos DEVS**: NÃºmero de transiciones de estado
- **Tiempo real**: Tiempo de ejecuciÃ³n de la simulaciÃ³n

## ğŸ¯ Objetivos del Proyecto

1. **DidÃ¡ctico**: Demostrar arquitectura Von Neumann mediante simulaciÃ³n DEVS
2. **Fidelidad**: Modelar ciclos de reloj y seÃ±ales de control reales
3. **Modularidad**: Componentes reutilizables y jerÃ¡rquicos
4. **VerificaciÃ³n**: Validar correcciÃ³n de transferencias de datos

## ğŸ› ï¸ Extensiones Futuras

- [ ] Implementar mÃ¡s instrucciones (ADD, SUB, JMP, etc.)
- [ ] AÃ±adir ALU (Unidad AritmÃ©tico-LÃ³gica)
- [ ] Implementar flags de estado (Zero, Carry, Overflow)
- [ ] Soporte para interrupciones
- [ ] Modo de memoria separada (Harvard)
- [ ] VisualizaciÃ³n grÃ¡fica de la ejecuciÃ³n

## ğŸ“š Referencias

- **xDEVS Framework**: [https://github.com/iscar-ucm/xdevs.py](https://github.com/iscar-ucm/xdevs.py)
- **DEVS Formalism**: Zeigler, B.P. (1976). Theory of Modelling and Simulation
- **Von Neumann Architecture**: Von Neumann, J. (1945). First Draft of a Report on the EDVAC

## ğŸ‘¥ Autores

- JosÃ© L. Ruiz - ImplementaciÃ³n del simulador VonSim8
- xDEVS Framework por: RomÃ¡n CÃ¡rdenas, Ã“scar FernÃ¡ndez SebastiÃ¡n, Kevin Henares, JosÃ© L. Risco-MartÃ­n

## ğŸ“„ Licencia

Este proyecto utiliza el framework xDEVS. Consulta `xdevs.py/LICENSE.txt` para mÃ¡s detalles sobre la licencia de xDEVS.

## ğŸ¤ Contribuciones

Las contribuciones son bienvenidas. Por favor:
1. Fork el proyecto
2. Crea una rama para tu caracterÃ­stica (`git checkout -b feature/NuevaCaracteristica`)
3. Commit tus cambios (`git commit -m 'AÃ±adir nueva caracterÃ­stica'`)
4. Push a la rama (`git push origin feature/NuevaCaracteristica`)
5. Abre un Pull Request

## ğŸ“§ Contacto

Para preguntas o sugerencias sobre VonSim8, abre un issue en el repositorio.
Para consultas sobre xDEVS, visita: [https://github.com/iscar-ucm/xdevs.py](https://github.com/iscar-ucm/xdevs.py)