---
title: "Flag"
permalink: /docs/flags/
excerpt: "Costruzione del registro dei flag del BEAM computer"
---

## Tassonomia: Flag per parlare di registro o modulo, flag per parlare del singolo flag

[![Registro dei Flag del BEAM](../../assets/flags/30-flag-beam.png "Registro dei Flag del BEAM"){:width="100%"}](../../assets/flags/30-flag-beam.png)

Bisogna dire che pi√π volte, leggendo la documentazione di Tom Nisbet, ho trovato delle idee molto clever; alcune di queste si trovano nel modulo dei Flag. Cercher√≤ di riportare anche alcune fonti utilizzate da Tom indicandone i collegamenti alla fine della pagina.

[![Schema logico del modulo Flag di Tom Nisbet](../../assets/flags/30-flag-nqsap-schematics.png "Schema logico del modulo Flag di Tom Nisbet"){:width="100%"}](../../assets/flags/30-flag-nqsap-schematics.png)

*Schema logico del modulo Flag di Tom Nisbet, leggermente modificato al solo scopo di migliorarne la leggibilit√†.*

Il registro dei Flag dell'NQSAP emula i 4 flag **NVZC** del 6502:

- **N**egative (N)
- O**V**erflow (V)
- **Z**ero (Z)
- **C**arry (C)

E' completamente differente dal semplice registro dei Flag del computer SAP di Ben Eater, nel quale un unico Flip-Flop [74LS173](https://www.ti.com/lit/ds/sdls067a/sdls067a.pdf) memorizzava i soli 2 flag C e Z nello stesso momento: la gestione delle istruzioni necessitava di 4 set di microcode, cio√® uno per ogni combinazione dei segnali di flag portati agli ingressi delle EEPROM; ogni set di microcode era infatti sviluppato su misura per attivare in output i corretti segnali per la gestione di C e/o Z. Questo √® ben spiegato nel video di Ben Eater [Conditional jump instructions](https://www.youtube.com/watch?v=Zg1NdPKoosU).

Nell'approccio di Tom il microcode delle istruzioni non varia a seconda dello stato dei flag, che non sono pi√π direttamente connessi agli indirizzi delle ROM che poi attivano diversi segnali di output in base all'indirizzo/flag presentato in ingresso!

Analizziamo ad esempio un'istruzione di salto condizionale legata al flag Z:

- il microcode dell'istruzione di salto attiva un segnale "Jump Enable" connesso al pin 7 del Selector/Multiplexer [74LS151](https://www.ti.com/lit/ds/symlink/sn54s151.pdf) visibile in basso a destra nello schema generale;

- importantissimo comprendere che la selezione del flag da mettere in uscita dipende dalla codifica dell'istruzione in esecuzione, poich√© i 3 bit Select S2, S1 ed S0 del '151 sono direttamente collegati all'Instruction Register, cio√® *hardwired* in maniera similare a quanto succede per la ALU;

 [![Output dell'IR verso il modulo Flag con evidenza dei 3 bit di selezione dell'istruzione di salto condizionale](../../assets/flags/30-flag-cl-ir-out.png "Output dell'Instruction Register verso il modulo Flag con evidenza dei 3 bit di selezione dell'istruzione di salto condizionale"){:width="50%"}](../../assets/flags/30-flag-cl-ir-out.png)

*Output dell'Instruction Register (IR) verso il modulo Flag con evidenza dei 3 bit di selezione dell'istruzione di salto condizionale.*

[![Ingressi di selezione dell'istruzione di salto condizionale del registro dei Flag e connessione "hardwired" con l'IR](../../assets/flags/30-flag-select-in.png "Ingressi di selezione dell'istruzione di salto condizionale del registro dei Flag e connessione "hardwired" con l'IR"){:width="50%"}](../../assets/flags/30-flag-select-in.png)

*Ingressi di selezione dell'istruzione di salto condizionale del registro dei Flag e connessione "hardwired" con l'IR.*

- se per esempio l'istruzione *Jump on Zero* √® codificata come 010 sui 3 segnali S2, S1 ed S0 comuni tra IR e registro dei Flag, questa andr√† ad attivare il pin I2 di ingresso del '151 che, se trover√† 1 al suo ingresso (vale a dire che l'uscita Q del Flip-Flop del flag Zero ha valore logico HI), andr√† ad abilitare il segnale PC-LOAD sul Program Counter (**PC**), attivando il caricamento del nuovo indirizzo calcolato a partire dal valore dell'operando dell'istruzione di salto.

![Selector/Multiplexer 74LS151](../../assets/flags/30-flag-151-table.png){:width="33%"}

*Tabella funzioni Selector/Multiplexer 74LS151.*

**si vedr√† in seguito che** questo √® uguale per tutte le istruzioni

Detto in altre parole: la logica del salto condizionale del SAP era implementata nel microcode, utilizzando linee di indirizzamento delle ROM. Poich√© i flag dell'NQSAP sono invece implementati in hardware, non c'√® bisogno di consumare preziose linee di indirizzamento delle EEPROM. I miglioramenti derivanti da questa architettura sono:

- possibilit√† di settare i flag anche singolarmente;

- risparmio di linee di indirizzamento delle EEPROM;

- l'output delle EEPROM non si modifica durante l'esecuzione della singola istruzione (**ma nel SAP-1 come si comportava? 04/10/2022 l'ho compreso andando a rileggere gli appunti** del BE 8 bit computer). Teoricamente, e l'avevo letto anche altrove, questo potrebbe essere un problema perch√© causa "glitching".

## Componenti e funzionamento

Un multiplexer (MUX) [74LS157](https://www.ti.com/lit/ds/symlink/sn74ls157.pdf) prende in input i valori dei flag VZC selezionandone la provenienza:

1. dal bus; quando il '157 legge dal bus, √® possibile caricare i registri dei flag leggendo valori arbitrari dalla memoria del computer (similarmente al funzionamento dell'istruzione Pull Processor Status **PLP** del 6502; inoltre, come nell'architettura del 6502, una parte della memoria del computer √® dedicata allo **Stack**);

2. computandoli opportunamente:
    - C attraverso un Data Selector / Multiplexer '151 che permette di selezionare la sorgente del Carry;
    - Z come risultato del comparatore [74LS688](https://www.ti.com/lit/ds/symlink/sn74ls688.pdf);
    - V attraverso un altro '151 che permette di ricreare la funzione logica dell'Overflow verificando un eventuale cambio di segno nel risultato delle operazioni di somma o sottrazione con segno; **questo aspetto verr√† ulteriormente evidenziato** nella sezione apposita dedicato alla comprensione dell'Overflow.

Il flag **N**egative viene letto direttamente dalla linea D7 del bus e caricato sul relativo FF; si utilizza la linea D7 in quanto i numeri Signed utilizzano proprio l'MSB per indicare il proprio segno.

Gli altri 3 flag escono dal MUX '157 e sono presentati ad altrettanti Flip-Flop [74LS74](https://www.ti.com/lit/ds/symlink/sn54ls74a.pdf).

- Una porta AND permette il caricamento dei FF in presenza del segnale di clock e con la contemporanea attivazione degli opportuni segnali F**N**, F**V**, F**Z** ed F**C** provenienti dalla CL (il caricamento dei registri viene sempre effettuato durante il Rising Edge del Clock). Ogni istruzione, grazie alla personalizzazione del microcode, pu√≤ settare anche pi√π di un flag alla volta (come accade ad esempio per l'operazione ADC, che sul 6502 influisce contemporaneamente su tutti i 4 flag **NVZC**).

- Si noti che i FF non vengono mai pre-settati, pertanto /Preset resta fisso a Vcc (e dunque mai attivo), mentre presentano invece una connessione al segnale di reset generale del sistema (/RST).

- Le uscite dei FF sono connesse a un '151 per poter gestire, come si vedr√† in seguito in questa pagina, i salti condizionali.

- Il flag C viene esportato anche verso i 74LS181 e il registro H del modulo ALU. **Ulteriori dettagli a seguire**.

Un transceiver 74LS245 permette infine di esportare i 4 flag NVZC sul bus per salvarli in memoria, o pi√π precisamente nello Stack, similarmente a quanto accade nel 6502 con l'istruzione Push Processor Status (PHP).

Interessante notare che le istruzioni CLC, CLV e SEC non hanno bisogno di segnali dedicati della CL per settare od azzerare i flag C e V: si utilizza la ALU per mettere 0 o 1 sul bus e si modifica il solo flag di interesse attivando opportunamente il segnale di controllo FC o FV.

## I salti condizionali

Nel computer SAP di Ben Eater, al cambio di un flag corrispondeva una variazione degli indirizzi delle EEPROM, cos√¨ da poter presentare una logica opportunamente diversa in uscita in conseguenza delle diverse combinazioni degli stati dei flag. *Cos√¨ facendo, ad ogni flag corrispondevano dunque  delle linee di indirizzamento "rubate" alle ROM.*

L'approccio dell'NQSAP √® molto diverso, in quanto tutti i segnali dei flag (presenti sulle uscite Q e /Q dei FF '74) vengono presentati al '151; la sua funzione √® quella di selezionare uno dei flag da mettere sulla sua uscita per eventualmente permettere l'attivazione del segnale PC-LOAD, che abilita il caricamento del contenuto del bus sul PC (e dunque i salti). E' sufficiente caricare un nuovo valore nel PC perch√© questo diventi il nuovo indirizzo a partire dal quale saranno caricate ed eseguite (fetch/execute) le successive istruzioni del programma caricato nella memoria del computer.  

Come avviene la selezione di quale flag portare all'uscita Z del '151? I segnali IR-Q5 (S0), IR-Q6 (S1) ed IR-Q7 (S2) provenienti dall'IR selezionano  quale tra gli input del '151 (I0-I7) si debba portare sull'output Z, come anticipato precedentemente nella *Tabella funzioni Selector/Multiplexer 74LS151*: IR-Q5, Q6 e Q7 sono infatti *hardwired* con l'IR: le istruzioni di branch, ognuna con la sua codifica specifica, determinano quale ingresso Ix de '151 sar√† attivato ed esposto in output; a seconda dello stato del flag, PC-LOAD sar√† eventualmente attivo e l'istruzione di salto relativo potr√† essere eseguita.

Prendiamo come esempio l'istruzione BCS (Branch on Carry Set) ipotizzando che il Carry sia attivo:

[![Esempio istruzione Branch on Carry Set](../../assets/flags/30-flag-bcs.png "Esempio istruzione Branch on Carry Set"){:width="50%"}](../../assets/flags/30-flag-bcs.png)

*Esempio istruzione Branch on Carry Set.*

- l'istruzione sar√† codificata nel microcode in modo che S0, S1 ed S2 selezionino l'ingresso I0, che √® collegato al FF del Carry:

  - S0 = LO
  - S1 = LO
  - S2 = LO

- poich√© il Carry √® attivo, l'output della NOR connessa all'uscita Z √® certamente LO (PC-LOAD = NOT (1+x) = 0) e dunque il valore presente nel bus viene caricato nel PC (il segnale PC-LOAD √® attivo LO).

Un aspetto che inizialmente sfuggiva alla mia comprensione era come poter includere le istruzioni di branch (8 combinazioni = 3 bit), le istruzioni dell'ALU (5 bit) e tutte le altre istruzioni (ad esempio caricamento, trasferimento) in soli 8 bit? Come era possibile gestire tutte le combinazioni e costruire una matrice di istruzioni? Nel momento un cui eseguivo una qualsiasi altra istruzione, cosa sarebbe successo nella gestione dei salti relativi, visto che erano direttamente funzione della codifica dell'istruzione correntemente in esecuzione? Non rischiavo di eseguire un salto condizionale non voluto se mi fossi trovato in una situazione in cui (coe descritto poco fa) IR-Q5, Q6 e Q7 fossero LO e il Carry fosse attivo?

In seguito ho notato che nel '151 addetto alla selezione dei flag c'√® un segnale di controllo JE, che viene attivato solo dalle istruzioni di salto condizionale, pertanto:

- se JE √® HI e se l'output del FF selezionato sono attivi, l'uscita del '151  sar√† essa stessa attiva, permettendo il caricamento del Program Counter;

- se JE √® LO, l'uscita del '151 √® disattivata, pertanto nessun segnale di caricamento viene inviato al Program Counter.

Dunque le istruzioni - e solo quelle - il cui microcode comprendeva il segnale JE erano considerate istruzioni di salto condizionale; tutte le altre ignoravano il salto, in quanto il segnale PC-LOAD non sarebbe mai stato attivato.

Tom evidenziava che "*questo metodo semplifica il microcode, perch√© tutte le operazioni di salto utilizzeranno lo stesso microcode*".

Perch√© tutte le istruzioni di salto dovrebbero essere "uguali"? La spiegazione, semplice solo dopo averla ben compresa, sta nel fatto che la scelta del flag da utilizzare per il salto condizionale non dipende dal microcode dell'istruzione, ma dalla codifica dell'istruzione: essendo *hardwired* con l'IR, i segnali IR-Q5, Q6 e Q7 vengono automaticamente applicati agli ingressi Select del '151 ed √® nella realizzazione del set di istruzioni che si deve tenere conto di quale codifica associare alle varie istruzioni BCS, BCC, BNE, BPL eccetera; nessuna variazione √® richiesta nel microcode.

Prendiamo come ulteriore esempio l'istruzione BVC (Branch on OVerflow Clear) ipotizzando che non ci sia Overflow e che dunque il segnale /Q sia attivo: Carry sia attivo:

[![Esempio istruzione Branch on OVerflow Clear](../../assets/flags/30-flag-bvc.png "Esempio istruzione Branch on OVerflow Clear"){:width="50%"}](../../assets/flags/30-flag-bvc.png)

*Esempio istruzione Branch on OVerflow Clear.*

- l'istruzione dovr√† essere codificata nel microcode in modo che S0, S1 ed S2 selezionino l'ingresso I5, che √® collegato all'uscita /Q del FF dell'Overflow:

  - S0 = HI
  - S1 = LO
  - S2 = HI

Tenendo ora in considerazione l'esistenza del segnale Jump Enable, risulta chiaro che solo un'istruzione la cui codifica porti ad avere questi segnali agli ingressi di selezione del '151 **e** il cuio microcode attivi il segnale JE, permetter√† l'attivazione del '151 e l'esecuzione del salto condizionale.

L'utilizzo di una NOR all'uscita Z del '151 permette di gestire sia i salti condizionali (dunque da validare con una apposita verifica logica, cio√® quella dei flag) sia i salti incondizionati:

- In caso di salto condizionale con verifica sul flag Attivo (BCS, BVC, BEQ, xxxxxxxx), il flag selezionato (normale o invertito) genera un'uscita HI sul '151 --> la NOR presenta output LO che attiva il caricamento sul Program Counter del valore presente sul bus (che altri non √® l'operando dell'istruzione di branch condizionale tipo BCC, BCS, BVC etc.).

  - Notare che l'operando delle istruzioni di salto condizionale √® un valore relativo, che viene addizionato al valore attuale del PC. Long Story Short: carico in D il PC attuale, mentre carico in X l'operando dell'istruzione di salto; il nuovo valore da caricare nel PC corissponde all'indirizzo del byte successivo a quello dell'operando dell'istruzione Branch + l'operando stesso, ad esempio:

- in caso invece di salto incondizionato (JMP, JSR), il segnale WP in uscita dalla ROM sar√† a LO e attiver√† comunque il caricamento sul PC del valore presente sul bus: la NOR lavora (/(1+x) = 0) e dunque attiva il caricamento del PC con /PC-LOAD.

In definitiva, il microcode delle istruzioni di salto condizionato **√® molto simile a quelle di salto incondizionato**, ma in pi√π c'√® il /JE: se il flag (normale o invertito che sia) non √® HI, allora il Program Counter non viene caricato

c'√® un downside: "le istruzioni di salto condizionato non eseguite sprecano cicli di clock"‚Ä¶ non si potrebbe semplicemente usare N per terminare anticipatamente l'istruzione? Lui sembra renderla un po' complicata

**29/01/2023 leggendo bene dice che dovrebbe essere possibile fare in modo che la logica elettronica dell'istruzione Jump vada ad attivare N se il salto non deve esserci‚Ä¶ da verificare**
	
## Calcolo dei Flag

	‚Ä¢ Il flag **N**egative √® semplicemente il MSB del bus üòÅ (06/01/2023 direi perch√© sto ragionando con numeri Signed). Interessante che essendo mappato sul bus e non direttamente sull'ALU, potrei rilevare un Negative anche in contesti esterni all'ALU, ad esempio uno shift del shift-register o un trasferimento di dato da un registro a un altro.
‚Ä¢ Utilizzo del Carry da ALU e H	
	‚Ä¢ Il flag Zero si attiva se il valore presente nel bus √® zero; invece di usare una serie di AND (come nel SAP-1) per verificare se tutte le linee fossero LO, ecco che il comparatore 74HCT688 pu√≤ svolgere lo stesso lavoro. Anche questo opera sul bus e non sulla sola ALU.
	
	
	
	Zero
	
	
	Overflow
	
	        ‚Ä¢ The Overflow flag is calculated using a 74LS151 8-to-1 selector as described in "74181 with V_Flag" on 6502.org http://6502.org/users/dieter/v_flag/v_4.htm.
	        ‚Ä¢ The MSB of the ALU operands in H and B, as well as the MSB of the ALU result, are used as inputs.
	                ‚óã 30/10/2022 Dunque, come sto iniziando a capire un pochino, l'overflow √® un calcolo molto semplice e preciso di bit‚Ä¶ 
	        ‚Ä¢ Two of the ALU operation select lines are used to differentiate between addition and subtraction. 06/01/2023 ho capito il riferimento:
	                ‚óã IR-Q1 HI e IR-Q3 LO = addizione
	                ‚óã IR-Q1 LO e IR-Q3 HI = sottrazione
	                ‚óã 20/06/2023 attenzione anche qui alla congruenza tra istruzioni e collegamenti
	
	‚Ä¢ 23/10/2022 oggi ho approfondito l'Overflow: se nella somma di due numeri signed noto un cambiamento di segno, allora ho un overflow
	‚Ä¢ per√≤ l'NQSAP non lavora in complemento di due, dunque attenzione a cosa diciamo‚Ä¶ qui non mi sembra di poter applicare il caso precedente‚Ä¶ 27/11/2022 e in effetti rileggendo la questione √® che stiamo lavorando non in complemento di due, ma con numeri signed‚Ä¶ 06/01/2023 rileggendo ulteriormente direi che non √® proprio corretto. Il complemento di 2 √® semplicemente il modo di rappresentare i numeri signed, dove MSB = LO indica numero positivo e MSB = HI indica numero negativo.
	Overflow
	
	
	
	
	‚Ä¢ Nel Flags Register ho un Carry Input che scrivo nel registro C e che pu√≤ derivare da diverse  operazioni:
	        ‚Ä¢ per i calcoli matematici corrisponde al Carry Output dell'ALU '181.
	        ‚Ä¢ per le operazioni Shift, si tratta dell'LSB (pin H-Q0) o MSB (pin H-Q7) del registro H.
	                ‚óã Verificare se MSB = risultato di Shift Left o Right
	        ‚Ä¢ Un Multiplexer / Data Selector '151, a seconda dei suoi input C0 e C1, determina la sorgente del Carry:
	                ‚óã ALU (sia normale sia invertito), oppure
	                ‚óã MSB del registro H, oppure
	                ‚óã LSB del registro H.
	
	Il valore in input del registro Carry Input dipende anche dall'istruzione che √® stata eseguita: pu√≤ arrivare da ALU o da H, CLC e SEC. Vedi tabella per l'uso del Carry nelle varie situazioni:
	
	
	
	Suppongo che il significato sia:
	        ‚Ä¢ Se il registro sorgente dell'operazione √® l'ALU
	                ‚óã per istruzioni somma/sottrazione passo il Carry esistente negato
	                ‚óã per istruzioni INC o DEC passo il Carry "normale"
	        ‚Ä¢ Se il registro sorgente dell'operazione √® H (usato per le varie rotazioni) prendo MSB per rotazione a sinistra e LSB per rotazione a destra‚Ä¶ ma questo non mi convince‚Ä¶ 26/09/2022 ma ora che ci penso mi pare ok: prendo il MSB  e poi faccio shift a sinistra, dunque "salvo" il MSB e viceversa quando faccio shift a destra
	
	L'ultimo caso perch√© noi pensiamo in logica positiva col Carry che, se presente come conseguenza del risultato dell'operazione, √® HI per l'addizione e LO per il prestito, come nel 6502, mentre la ALU '181 lavora in logica negativa, con LO che indica che il Carry  √® presente nell'addizione e con HI che indica che c'√® un prestito nella sottrazione.
	        ‚Ä¢ ma non mi √® chiaro‚Ä¶ mi pare che lavori in entrambi i modi a seconda degli input che le vengono passati. 06/10/2022 credo di aver capito. Praticamente il 181 nella modalit√† High-Active Data utilizza HI per indicare un Carry assente e LO per indicare il Carry presente, come vedo nel datasheet‚Ä¶
	        ‚Ä¢ Per√≤ poi non mi √® chiaro davvero cosa significa che la ALU lavora in logica positiva o negativa‚Ä¶ perch√© anche gli input sono in logica negativa, ma un semplice esercizio sul quaderno cercando di invertire tutto non mi ha dato risultato‚Ä¶
	        ‚Ä¢ Dunque bisogna provare a fare un circuito üòä per capire
	
	‚Ä¢ Come gi√† detto, i flag possono essere anche letti (PLP) e scritti (PSP) dal / verso il bus.
	
	Carry Input
	
	
	Il '151 opera cos√¨, cio√® a seconda degli input S0, S1 ed S2 seleziono cosa portare in uscita da I0 a I7:
	
	
	
	‚Ä¢ Oltre a essere usato dal 151 per i salti condizionali, il Carry in uscita, cio√® Carry Output, √® anche input dell'ALU e di H; in questo ultimo caso, a seconda dell'istruzione, utilizzando CC e CS pu√≤:
	        ‚Ä¢ essere hard-coded 0
	        ‚Ä¢ essere hard-coded 1
	        ‚Ä¢ essere il valore presente nel registro C
	
	Ecco come settare il Carry Output fixed HI o LO oppure semplicemente lasciarlo passare (riferimento ai segnali dell'NQSAP).
	        ‚Ä¢ Set LO, Clear LO: Flag-In passa normale
	        ‚Ä¢ SET HI, Clear LO: Flag-Out HI
	        ‚Ä¢ SET LO, Clear HI: Flag-Out LO
	        
	Nota:
	        ‚Ä¢ Clear √® LC (ALU Clear)
	        ‚Ä¢ Set √® LS (ALU Set)
	        ‚Ä¢ 05/10/2022 nei vecchi schemi li chiamava LC e LS, ma questi sono diventati CC e CS perch√© avevo chiesto spiegazioni in quanto non mi trovavo e Tom mi ha risposto
	
	L'output del Carry a ALU e H √® controllato da LC ed LS CC e CS (01/10/2022 l'autore ha aggiornato i nomi sul blog, ma non sullo schema). Questi due segnali possono semplicemente passare il Carry attuale presente in C, oppure passare HI o LO.
	Per il motivo gi√† descritto sopra, nel caso di uso del Carry da parte dell'ALU (che lavora in logica "negativa", ma ancora da chiarire il senso, 27/11/2022) usiamo il valore invertito.
	
	
	
	Signal
	Description
	FC
	write Carry flag
	FZ
	write Zero flag
	FV
	write oVerflow flag
	FN
	write Negative flag
	FB
	load flags from the bus
	JC
	jump conditional
	C0
	carry source select 0
	C1
	carry source select 1
	LC -> CC
	ALU carry input clear
	LS -> CS
	ALU carry input set
	
	Normale:
	
	De Morgan (l'ho capito üòÅ):
	
	
	
‚Ä¢ Flag e Microcode	Molte delle istruzioni modificano i flag.
	
	Per fare il microcode sto usando:
	        ‚Ä¢ https://www.masswerk.at/6502/6502_instruction_set.html
	        ‚Ä¢ https://www.masswerk.at/6502/ che √® utile per simulare le istruzioni e capire quali Flag esse modifichino durante la loro esecuzione.
	        ‚Ä¢ Ad esempio inizialmente ho trovato difficolt√† a capire quali Flag fossero modificati da CPY, che viene indicata come:
	                
	        ‚Ä¢ In quali combinazioni si attivano i vari flag N, Z e C?
	        ‚Ä¢ Ho trovato supporto su http://www.6502.org/tutorials/compare_beyond.html nel quale si spiega che fare un confronto equivale a settare il carry e fare la differenza, ma senza effettivamente scrivere il risultato nel registro di partenza:
	                CMP NUM
	                        is very similar to:
	                SEC
SBC NUM
	                
	        ‚Ä¢ If the Z flag is 0, then A <> NUM and BNE will branch
	        ‚Ä¢ If the Z flag is 1, then A = NUM and BEQ will branch
	        ‚Ä¢ If the C flag is 0, then A (unsigned) < NUM (unsigned) and BCC will branch
	        ‚Ä¢ If the C flag is 1, then A (unsigned) >= NUM (unsigned) and BCS will branch
	
	Facciamo le prove:
	Codice:
	        LDY #$40
	        CPY #$30
	Viene attivato il C, coerentemente con quanto spiegato sopra‚Ä¶ direi perch√© nell'equivalenza si fa il SEC prima di SBC; essendo il numero da comparare inferiore, non faccio "il prestito" (borrow) del Carry e dunque alla fine dell'istruzione me lo ritrovo attivo come in partenza.
	
	
	Codice:
	        LDY #$40
	        CPY #$40
	Vengono attivati sia Z sia C: Z perch√© 40 - 40 = 0 e dunque il risultato √® Zero e il contenuto del registro e del confronto numeri sono uguali; essendo il numero da comparare inferiore, non faccio "il prestito" (borrow) del Carry.
	
	
	
	Codice:
	        LDY #$40
	        CPY #$50
	No Z e C, coerentemente con quanto spiegato sopra, ma N, perch√© il numero risultante √® negativo: in 2C il primo bit √® 1 ‚ò∫Ô∏è. C √® diventato Zero perch√© l'ho "preso in prestito".
	
	
	
	
	Su BEAM: LDY #$40; CPY #$30 e ottengo nessun Flag, mentre dovrei avere C.
	 La ALU presenta il COUT acceso, dunque la sua uscita √® a livello logico basso. DA CAPIRE!!! Cosa volevo dire?
	
	Teoricamente dunque dovrei attivare l‚Äôingresso di uno del 151 di Carry Input settando opportunamente i segnali C0 e C1.
	
	In conseguenza di questo, verifico sul BEAM il comportamento del Carry Out dell'ALU nei 3 casi descritti e poi modifico il microcode di conseguenza. In effetti, il comportamento non era quello desiderato da teoria e ho fatto le modifiche necessarie:
	
	        ‚Ä¢ Aggiunti i segnali C0 e C1, che non avevo ancora cablato, che permettono al 151 di scelta del Carry Input di selezionare cosa prendere in ingresso. L'ALU emette un Carry invertito (0 = Attivo), dunque, per poter settare a 1 il Flag del Carry Input, lo devo prendere in ingresso dall'ALU attraverso una NOT su uno dei 4 ingressi attivi del 151, che seleziono appunto con i segnali C0 e C1 attivando il solo C0.
	        ‚Ä¢ Ho poi incluso nel microcode anche LF, in quanto ho definito l'utilizzo di LF su tutte le istruzioni di comparazione, tranne CPX abs.
	        ‚Ä¢ Considerare anche che tipo di Carry devo iniettare nella ALU‚Ä¶ In realt√†, poich√© per fare il confronto utilizzo l‚Äôistruzione SBC, devo utilizzare il normale LHHL con Carry, cio√® CIN = LO, che nel microcode corrisponde ad attivare il segnale CS.
	
	Ho posizionato in uscita sul Carry dell'ALU un LED (ricordare che l'uscita √® negata, dunque anodo a Vcc e catodo verso il pin del chip). Anche l‚Äôingresso Carry √® negato e dunque attivo a zero, pertanto anche qui ho un LED con anodo a Vcc e catodo sul Pin.
	
	Dopo queste modifiche, le istruzioni di comparazione sembrano funzionare correttamente.
	
	TO DO: finire http://www.6502.org/tutorials/compare_beyond.html da "In fact, many 6502 assemblers will allow BLT (Branch on Less Than) "
	
	        ‚Ä¢ Vedere bene quali istruzioni CP* hanno bisogno di LF, anche sul file XLS
	
Altre referenze Tom Nisbet per Flags	‚Ä¢ Question for all 74ls181 alu people on reddit led to the design of the oVerflow flag.
	‚Ä¢ How to add a decremental and incremental circuit to the ALU ? on reddit inspired the idea to drive the PC load line from the flags instead of running the flags through the microcode.
	‚Ä¢ Opcodes and Flag decoding circuit on reddit has a different approach to conditional jumps using hardware. Instead of driving the LOAD line of the PC, the circuit sits between the Instruction Register and the ROM and conditionally jams a NOP or JMP instruction to the microcode depending on the state of the flags. One interesting part of the design is that the opcodes of the jump instructions are arranged so that the flag of interest can be determined by bits from the IR. NQSAP already did something similar with the ALU select lines, so the concept was used again for the conditional jump select lines.
