TimeQuest Timing Analyzer report for Processor
Mon Nov 20 12:05:48 2017
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clock'
 24. Fast Model Hold: 'clock'
 25. Fast Model Minimum Pulse Width: 'clock'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition ;
; Revision Name      ; Processor                                                       ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C20F484C7                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------+
; Slow Model Fmax Summary                       ;
+---------+-----------------+------------+------+
; Fmax    ; Restricted Fmax ; Clock Name ; Note ;
+---------+-----------------+------------+------+
; 6.2 MHz ; 6.2 MHz         ; clock      ;      ;
+---------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------+
; Slow Model Setup Summary         ;
+-------+----------+---------------+
; Clock ; Slack    ; End Point TNS ;
+-------+----------+---------------+
; clock ; -160.265 ; -15662.629    ;
+-------+----------+---------------+


+--------------------------------+
; Slow Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -3.842 ; -46.882       ;
+-------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.064 ; -1075.891             ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                  ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -160.265 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.012      ; 161.315    ;
; -160.265 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.012      ; 161.315    ;
; -160.265 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.012      ; 161.315    ;
; -160.261 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.012      ; 161.311    ;
; -160.261 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.012      ; 161.311    ;
; -160.199 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.022      ; 161.259    ;
; -160.123 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 161.179    ;
; -160.123 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 161.179    ;
; -160.123 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.018      ; 161.179    ;
; -160.119 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 161.175    ;
; -160.119 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 161.175    ;
; -160.057 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.028      ; 161.123    ;
; -160.023 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 161.079    ;
; -160.023 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 161.079    ;
; -160.023 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.018      ; 161.079    ;
; -160.019 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 161.075    ;
; -160.019 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 161.075    ;
; -159.957 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.028      ; 161.023    ;
; -159.950 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.010      ; 160.998    ;
; -159.950 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.010      ; 160.998    ;
; -159.950 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 160.998    ;
; -159.845 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.901    ;
; -159.845 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.901    ;
; -159.845 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.018      ; 160.901    ;
; -159.841 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.897    ;
; -159.841 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.897    ;
; -159.808 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.862    ;
; -159.808 ; CU:Step1|stage[2]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.016      ; 160.862    ;
; -159.808 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.862    ;
; -159.792 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.011      ; 160.841    ;
; -159.779 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.028      ; 160.845    ;
; -159.708 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.762    ;
; -159.708 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.016      ; 160.762    ;
; -159.708 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.762    ;
; -159.690 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.047      ; 160.775    ;
; -159.650 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.017      ; 160.705    ;
; -159.573 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.011      ; 160.622    ;
; -159.570 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.010      ; 160.618    ;
; -159.550 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.017      ; 160.605    ;
; -159.548 ; CU:Step1|stage[2]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.053      ; 160.639    ;
; -159.541 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.009      ; 160.588    ;
; -159.530 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.584    ;
; -159.530 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.016      ; 160.584    ;
; -159.530 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.584    ;
; -159.448 ; CU:Step1|stage[1]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.053      ; 160.539    ;
; -159.445 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.010      ; 160.493    ;
; -159.435 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.011      ; 160.484    ;
; -159.431 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.017      ; 160.486    ;
; -159.428 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.482    ;
; -159.399 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.015      ; 160.452    ;
; -159.372 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.017      ; 160.427    ;
; -159.369 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.010      ; 160.417    ;
; -159.364 ; CU:Step1|stage[9]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.420    ;
; -159.364 ; CU:Step1|stage[9]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.420    ;
; -159.364 ; CU:Step1|stage[9]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.018      ; 160.420    ;
; -159.360 ; CU:Step1|stage[9]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.416    ;
; -159.360 ; CU:Step1|stage[9]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.416    ;
; -159.331 ; CU:Step1|stage[1]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.017      ; 160.386    ;
; -159.328 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.382    ;
; -159.303 ; CU:Step1|stage[2]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.016      ; 160.357    ;
; -159.299 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.015      ; 160.352    ;
; -159.298 ; CU:Step1|stage[9]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.028      ; 160.364    ;
; -159.293 ; CU:Step1|stage[2]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.017      ; 160.348    ;
; -159.277 ; CU:Step1|stage[31] ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.011      ; 160.326    ;
; -159.270 ; CU:Step1|stage[0]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; 0.053      ; 160.361    ;
; -159.227 ; CU:Step1|stage[2]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.016      ; 160.281    ;
; -159.210 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.266    ;
; -159.210 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.266    ;
; -159.210 ; CU:Step1|stage[4]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.018      ; 160.266    ;
; -159.206 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.262    ;
; -159.206 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.262    ;
; -159.203 ; CU:Step1|stage[1]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.016      ; 160.257    ;
; -159.193 ; CU:Step1|stage[1]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.017      ; 160.248    ;
; -159.186 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.242    ;
; -159.186 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.242    ;
; -159.186 ; CU:Step1|stage[5]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.018      ; 160.242    ;
; -159.182 ; CU:Step1|stage[5]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.238    ;
; -159.182 ; CU:Step1|stage[5]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.238    ;
; -159.158 ; CU:Step1|stage[8]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.214    ;
; -159.158 ; CU:Step1|stage[8]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.214    ;
; -159.158 ; CU:Step1|stage[8]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.018      ; 160.214    ;
; -159.154 ; CU:Step1|stage[8]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.210    ;
; -159.154 ; CU:Step1|stage[8]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.210    ;
; -159.153 ; CU:Step1|stage[0]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.017      ; 160.208    ;
; -159.150 ; CU:Step1|stage[0]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.204    ;
; -159.144 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.028      ; 160.210    ;
; -159.135 ; CU:Step1|stage[2]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.017      ; 160.190    ;
; -159.127 ; CU:Step1|stage[1]  ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.016      ; 160.181    ;
; -159.121 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.015      ; 160.174    ;
; -159.120 ; CU:Step1|stage[5]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.028      ; 160.186    ;
; -159.092 ; CU:Step1|stage[8]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; 0.028      ; 160.158    ;
; -159.049 ; CU:Step1|stage[9]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.103    ;
; -159.049 ; CU:Step1|stage[9]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.016      ; 160.103    ;
; -159.049 ; CU:Step1|stage[9]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.016      ; 160.103    ;
; -159.035 ; CU:Step1|stage[1]  ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.017      ; 160.090    ;
; -159.025 ; CU:Step1|stage[0]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.016      ; 160.079    ;
; -159.015 ; CU:Step1|stage[0]  ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.017      ; 160.070    ;
; -158.972 ; CU:Step1|stage[12] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.028    ;
; -158.972 ; CU:Step1|stage[12] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.018      ; 160.028    ;
; -158.972 ; CU:Step1|stage[12] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.018      ; 160.028    ;
+----------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                                                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.842 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]                                                                  ; clock        ; clock       ; -0.500       ; 4.962      ; 0.906      ;
; -3.840 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]                                                                  ; clock        ; clock       ; -0.500       ; 4.962      ; 0.908      ;
; -3.836 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]                                                                  ; clock        ; clock       ; -0.500       ; 4.962      ; 0.912      ;
; -3.325 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]                                                                  ; clock        ; clock       ; -0.500       ; 4.963      ; 1.424      ;
; -3.322 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]                                                                  ; clock        ; clock       ; -0.500       ; 4.963      ; 1.427      ;
; -3.245 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]                                                                  ; clock        ; clock       ; -0.500       ; 4.949      ; 1.490      ;
; -3.212 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]                                                          ; clock        ; clock       ; -0.500       ; 4.850      ; 1.424      ;
; -3.210 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]                                                          ; clock        ; clock       ; -0.500       ; 4.850      ; 1.426      ;
; -3.033 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]                                                                  ; clock        ; clock       ; -0.500       ; 4.963      ; 1.716      ;
; -2.921 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]                                                          ; clock        ; clock       ; -0.500       ; 4.850      ; 1.715      ;
; -2.875 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]                                                                  ; clock        ; clock       ; -0.500       ; 4.964      ; 1.875      ;
; -2.764 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]                                                          ; clock        ; clock       ; -0.500       ; 4.851      ; 1.873      ;
; -2.648 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]                                                          ; clock        ; clock       ; -0.500       ; 4.857      ; 1.995      ;
; -2.639 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]                                                          ; clock        ; clock       ; -0.500       ; 4.857      ; 2.004      ;
; -2.170 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]                                                          ; clock        ; clock       ; -0.500       ; 4.866      ; 2.482      ;
; 0.445  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                                                                        ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.445  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.731      ;
; 0.621  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.907      ;
; 0.623  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.909      ;
; 0.624  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.910      ;
; 0.632  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.918      ;
; 0.635  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.921      ;
; 0.660  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.946      ;
; 0.743  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.029      ;
; 0.763  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.049      ;
; 0.765  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.051      ;
; 0.769  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.055      ;
; 0.770  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.771  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.057      ;
; 1.018  ; IR:Step12|Instruction[15]                                                         ; CU:Step1|ps_enable                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.304      ;
; 1.153  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10]                                                     ; clock        ; clock       ; 0.000        ; 0.004      ; 1.443      ;
; 1.200  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]                                                      ; clock        ; clock       ; 0.000        ; -0.003     ; 1.483      ;
; 1.242  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.002     ; 1.526      ;
; 1.251  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.002     ; 1.535      ;
; 1.251  ; BUFFREG:Step5|output[11]                                                          ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a8~porta_datain_reg3  ; clock        ; clock       ; -0.500       ; 0.083      ; 1.084      ;
; 1.266  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[7]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.009     ; 1.543      ;
; 1.268  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 1.554      ;
; 1.269  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[13]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.009     ; 1.546      ;
; 1.271  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[15]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.009     ; 1.548      ;
; 1.272  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[7]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.553      ;
; 1.272  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[14]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.009     ; 1.549      ;
; 1.273  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[8]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.554      ;
; 1.276  ; IR:Step12|Instruction[21]                                                         ; CU:Step1|ma_select                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.038      ; 1.600      ;
; 1.293  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11]                                                     ; clock        ; clock       ; 0.000        ; -0.003     ; 1.576      ;
; 1.301  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]                                                      ; clock        ; clock       ; 0.000        ; -0.002     ; 1.585      ;
; 1.303  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[2]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.008     ; 1.581      ;
; 1.314  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]                                                      ; clock        ; clock       ; 0.000        ; -0.002     ; 1.598      ;
; 1.315  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]                                                      ; clock        ; clock       ; 0.000        ; -0.002     ; 1.599      ;
; 1.319  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]                                                      ; clock        ; clock       ; 0.000        ; -0.005     ; 1.600      ;
; 1.322  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]                                                      ; clock        ; clock       ; 0.000        ; -0.002     ; 1.606      ;
; 1.337  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]                                                      ; clock        ; clock       ; 0.000        ; -0.002     ; 1.621      ;
; 1.340  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.008     ; 1.618      ;
; 1.340  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[10]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.006     ; 1.620      ;
; 1.342  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.006     ; 1.622      ;
; 1.342  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[13]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.006     ; 1.622      ;
; 1.343  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[11]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.006     ; 1.623      ;
; 1.343  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[15]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.006     ; 1.623      ;
; 1.348  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[4]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.008     ; 1.626      ;
; 1.348  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]                                                      ; clock        ; clock       ; 0.000        ; -0.002     ; 1.632      ;
; 1.378  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13]                                                     ; clock        ; clock       ; 0.000        ; -0.064     ; 1.600      ;
; 1.415  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.004      ; 1.705      ;
; 1.438  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]                                                      ; clock        ; clock       ; 0.000        ; -0.007     ; 1.717      ;
; 1.474  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.002      ; 1.762      ;
; 1.483  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.002      ; 1.771      ;
; 1.489  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[13]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.035      ; 1.810      ;
; 1.489  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[12]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.035      ; 1.810      ;
; 1.492  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[7]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 1.776      ;
; 1.492  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[8]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 1.776      ;
; 1.499  ; BUFFREG:Step3|output[6]                                                           ; BUFFREG:Step7|output[6]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.001      ; 1.786      ;
; 1.501  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.782      ;
; 1.501  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[4]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.782      ;
; 1.501  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[5]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.782      ;
; 1.501  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[6]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.782      ;
; 1.504  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.785      ;
; 1.504  ; CU:Step1|pc_select                                                                ; CU:Step1|pc_select                                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 1.790      ;
; 1.504  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[10]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.785      ;
; 1.505  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[11]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.786      ;
; 1.510  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[4]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.791      ;
; 1.511  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[12]                                                                                                              ; clock        ; clock       ; 0.000        ; -0.005     ; 1.792      ;
; 1.519  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.014     ; 1.791      ;
; 1.524  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[13]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.035      ; 1.845      ;
; 1.527  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[1]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.010     ; 1.803      ;
; 1.527  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[9]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.010     ; 1.803      ;
; 1.538  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.014     ; 1.810      ;
; 1.539  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.014     ; 1.811      ;
; 1.561  ; IO_MemoryInterface:Step18|Reg_16:PUSH_BUTTON|lpm_ff:lpm_ff_component|dffs[3]      ; BUFFREG:Step6|output[3]                                                                                                               ; clock        ; clock       ; -0.500       ; 0.000      ; 1.347      ;
; 1.561  ; BUFFREG:Step5|output[14]                                                          ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2 ; clock        ; clock       ; -0.500       ; 0.078      ; 1.389      ;
; 1.562  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[2]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.847      ;
; 1.562  ; IO_MemoryInterface:Step18|Reg_16:SWITCHES|lpm_ff:lpm_ff_component|dffs[1]         ; BUFFREG:Step6|output[1]                                                                                                               ; clock        ; clock       ; -0.500       ; 0.000      ; 1.348      ;
; 1.563  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[0]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.848      ;
; 1.563  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[6]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.848      ;
; 1.563  ; BUFFREG:Step5|output[7]                                                           ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a4~porta_datain_reg3  ; clock        ; clock       ; -0.500       ; 0.077      ; 1.390      ;
; 1.566  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[4]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.851      ;
; 1.569  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[5]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.854      ;
; 1.570  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[1]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.855      ;
; 1.570  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[3]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.001     ; 1.855      ;
+--------+-----------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.064 ; 0.500        ; 2.564          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.064 ; 0.500        ; 2.564          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 164.842 ; 164.842 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 4.579   ; 4.579   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.473   ; 4.473   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.500   ; 4.500   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.564   ; 4.564   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.579   ; 4.579   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.888   ; 0.888   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.152   ; 0.152   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.636   ; 0.636   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.286   ; 0.286   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.007   ; 0.007   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.547   ; 0.547   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.888   ; 0.888   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.296   ; 0.296   ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.458   ; 0.458   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.202   ; 0.202   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.099   ; 0.099   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -7.602 ; -7.602 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -4.225 ; -4.225 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -4.225 ; -4.225 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -4.252 ; -4.252 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -4.316 ; -4.316 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -4.331 ; -4.331 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.241  ; 0.241  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.096  ; 0.096  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.388 ; -0.388 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.038 ; -0.038 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.241  ; 0.241  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.299 ; -0.299 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.640 ; -0.640 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.048 ; -0.048 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.210 ; -0.210 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.046  ; 0.046  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.149  ; 0.149  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Cout_Output       ; clock      ; 7.613  ; 7.613  ; Rise       ; clock           ;
; InR_Output[*]     ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 9.831  ; 9.831  ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 8.557  ; 8.557  ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 7.971  ; 7.971  ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 8.854  ; 8.854  ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 8.331  ; 8.331  ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 7.336  ; 7.336  ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 8.478  ; 8.478  ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 7.862  ; 7.862  ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 8.344  ; 8.344  ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 9.339  ; 9.339  ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 7.646  ; 7.646  ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 9.337  ; 9.337  ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 7.688  ; 7.688  ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 8.088  ; 8.088  ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 8.120  ; 8.120  ; Rise       ; clock           ;
; Nout_Output       ; clock      ; 7.580  ; 7.580  ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 8.351  ; 8.351  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.670  ; 7.670  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.700  ; 7.700  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 8.256  ; 8.256  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.355  ; 7.355  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.915  ; 7.915  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.640  ; 7.640  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 8.227  ; 8.227  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 8.186  ; 8.186  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 7.307  ; 7.307  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.795  ; 8.795  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 7.894  ; 7.894  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 8.420  ; 8.420  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 8.169  ; 8.169  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 8.816  ; 8.816  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.602  ; 7.602  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 7.850  ; 7.850  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.625  ; 7.625  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.193  ; 8.193  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 8.719  ; 8.719  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 8.293  ; 8.293  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 8.446  ; 8.446  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 8.718  ; 8.718  ; Rise       ; clock           ;
; Vout_Output       ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
; Zout_Output       ; clock      ; 8.601  ; 8.601  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 14.136 ; 14.136 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 13.515 ; 13.515 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 12.874 ; 12.874 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 14.063 ; 14.063 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 13.765 ; 13.765 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 13.158 ; 13.158 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 14.136 ; 14.136 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 12.818 ; 12.818 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 14.124 ; 14.124 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 12.849 ; 12.849 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 12.715 ; 12.715 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.445 ; 13.445 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 13.861 ; 13.861 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.090 ; 13.090 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 12.722 ; 12.722 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.124 ; 14.124 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 14.108 ; 14.108 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                   ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Cout_Output       ; clock      ; 7.613  ; 7.613  ; Rise       ; clock           ;
; InR_Output[*]     ; clock      ; 7.336  ; 7.336  ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 9.831  ; 9.831  ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 8.557  ; 8.557  ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 7.971  ; 7.971  ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 8.854  ; 8.854  ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 8.331  ; 8.331  ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 7.336  ; 7.336  ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 8.478  ; 8.478  ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 7.862  ; 7.862  ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 8.344  ; 8.344  ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 9.339  ; 9.339  ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 7.646  ; 7.646  ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 9.337  ; 9.337  ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 7.688  ; 7.688  ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 8.088  ; 8.088  ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 8.120  ; 8.120  ; Rise       ; clock           ;
; Nout_Output       ; clock      ; 7.580  ; 7.580  ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 7.307  ; 7.307  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 8.351  ; 8.351  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.670  ; 7.670  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.700  ; 7.700  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 8.256  ; 8.256  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.355  ; 7.355  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.915  ; 7.915  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.640  ; 7.640  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 8.227  ; 8.227  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 8.186  ; 8.186  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 7.307  ; 7.307  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.795  ; 8.795  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 7.894  ; 7.894  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 8.420  ; 8.420  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 8.169  ; 8.169  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 8.816  ; 8.816  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.602  ; 7.602  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 7.850  ; 7.850  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.625  ; 7.625  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.193  ; 8.193  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 8.719  ; 8.719  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 8.293  ; 8.293  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 8.446  ; 8.446  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 8.718  ; 8.718  ; Rise       ; clock           ;
; Vout_Output       ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
; Zout_Output       ; clock      ; 8.601  ; 8.601  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 12.818 ; 12.818 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 13.515 ; 13.515 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 12.874 ; 12.874 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 14.063 ; 14.063 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 13.765 ; 13.765 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 13.158 ; 13.158 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 14.136 ; 14.136 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 12.818 ; 12.818 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 12.715 ; 12.715 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 12.849 ; 12.849 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 12.715 ; 12.715 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.445 ; 13.445 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 13.861 ; 13.861 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.090 ; 13.090 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 12.722 ; 12.722 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.124 ; 14.124 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 14.108 ; 14.108 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clock ; -62.679 ; -5966.299     ;
+-------+---------+---------------+


+--------------------------------+
; Fast Model Hold Summary        ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -1.387 ; -16.764       ;
+-------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -951.380              ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                 ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node          ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -62.679 ; CU:Step1|stage[31] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.381     ; 63.330     ;
; -62.623 ; CU:Step1|stage[2]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 63.279     ;
; -62.584 ; CU:Step1|stage[1]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 63.240     ;
; -62.530 ; CU:Step1|stage[0]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 63.186     ;
; -62.506 ; CU:Step1|stage[31] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.378     ; 63.160     ;
; -62.450 ; CU:Step1|stage[2]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 63.109     ;
; -62.411 ; CU:Step1|stage[1]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 63.070     ;
; -62.409 ; CU:Step1|stage[31] ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.011      ; 63.452     ;
; -62.409 ; CU:Step1|stage[31] ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.011      ; 63.452     ;
; -62.409 ; CU:Step1|stage[31] ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.011      ; 63.452     ;
; -62.407 ; CU:Step1|stage[31] ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.011      ; 63.450     ;
; -62.407 ; CU:Step1|stage[31] ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.011      ; 63.450     ;
; -62.357 ; CU:Step1|stage[0]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 63.016     ;
; -62.353 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.401     ;
; -62.353 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.401     ;
; -62.353 ; CU:Step1|stage[2]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.016      ; 63.401     ;
; -62.351 ; CU:Step1|stage[2]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.399     ;
; -62.351 ; CU:Step1|stage[2]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.399     ;
; -62.334 ; CU:Step1|stage[5]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.990     ;
; -62.314 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.362     ;
; -62.314 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.362     ;
; -62.314 ; CU:Step1|stage[1]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.016      ; 63.362     ;
; -62.312 ; CU:Step1|stage[1]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.360     ;
; -62.312 ; CU:Step1|stage[1]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.360     ;
; -62.309 ; CU:Step1|stage[4]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.965     ;
; -62.303 ; CU:Step1|stage[31] ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.009      ; 63.344     ;
; -62.303 ; CU:Step1|stage[31] ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.009      ; 63.344     ;
; -62.303 ; CU:Step1|stage[31] ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.009      ; 63.344     ;
; -62.272 ; CU:Step1|stage[9]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.928     ;
; -62.260 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.308     ;
; -62.260 ; CU:Step1|stage[0]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.308     ;
; -62.260 ; CU:Step1|stage[0]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.016      ; 63.308     ;
; -62.258 ; CU:Step1|stage[0]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.306     ;
; -62.258 ; CU:Step1|stage[0]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.306     ;
; -62.247 ; CU:Step1|stage[2]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.293     ;
; -62.247 ; CU:Step1|stage[2]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.014      ; 63.293     ;
; -62.247 ; CU:Step1|stage[2]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.293     ;
; -62.228 ; CU:Step1|stage[3]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.884     ;
; -62.208 ; CU:Step1|stage[1]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.254     ;
; -62.208 ; CU:Step1|stage[1]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.014      ; 63.254     ;
; -62.208 ; CU:Step1|stage[1]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.254     ;
; -62.205 ; CU:Step1|stage[8]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.861     ;
; -62.167 ; CU:Step1|stage[6]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.823     ;
; -62.161 ; CU:Step1|stage[5]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 62.820     ;
; -62.154 ; CU:Step1|stage[0]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.200     ;
; -62.154 ; CU:Step1|stage[0]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.014      ; 63.200     ;
; -62.154 ; CU:Step1|stage[0]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.200     ;
; -62.136 ; CU:Step1|stage[4]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 62.795     ;
; -62.135 ; CU:Step1|stage[12] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.791     ;
; -62.131 ; CU:Step1|stage[31] ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.010      ; 63.173     ;
; -62.099 ; CU:Step1|stage[9]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 62.758     ;
; -62.075 ; CU:Step1|stage[2]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.015      ; 63.122     ;
; -62.074 ; CU:Step1|stage[7]  ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.730     ;
; -62.064 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.112     ;
; -62.064 ; CU:Step1|stage[5]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.112     ;
; -62.064 ; CU:Step1|stage[5]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.016      ; 63.112     ;
; -62.062 ; CU:Step1|stage[5]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.110     ;
; -62.062 ; CU:Step1|stage[5]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.110     ;
; -62.055 ; CU:Step1|stage[3]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 62.714     ;
; -62.051 ; CU:Step1|stage[31] ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.009      ; 63.092     ;
; -62.043 ; CU:Step1|stage[31] ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.008      ; 63.083     ;
; -62.039 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.087     ;
; -62.039 ; CU:Step1|stage[4]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.087     ;
; -62.039 ; CU:Step1|stage[4]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.016      ; 63.087     ;
; -62.037 ; CU:Step1|stage[4]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.085     ;
; -62.037 ; CU:Step1|stage[4]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.085     ;
; -62.036 ; CU:Step1|stage[1]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.015      ; 63.083     ;
; -62.032 ; CU:Step1|stage[8]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 62.691     ;
; -62.005 ; CU:Step1|stage[31] ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.009      ; 63.046     ;
; -62.004 ; CU:Step1|stage[11] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.660     ;
; -62.003 ; CU:Step1|stage[31] ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.010      ; 63.045     ;
; -62.002 ; CU:Step1|stage[9]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.050     ;
; -62.002 ; CU:Step1|stage[9]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.050     ;
; -62.002 ; CU:Step1|stage[9]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.016      ; 63.050     ;
; -62.000 ; CU:Step1|stage[9]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.048     ;
; -62.000 ; CU:Step1|stage[9]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.048     ;
; -61.995 ; CU:Step1|stage[2]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.041     ;
; -61.994 ; CU:Step1|stage[6]  ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 62.653     ;
; -61.987 ; CU:Step1|stage[15] ; CU:Step1|Mem_write   ; clock        ; clock       ; 1.000        ; -0.376     ; 62.643     ;
; -61.987 ; CU:Step1|stage[2]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.013      ; 63.032     ;
; -61.982 ; CU:Step1|stage[0]  ; CU:Step1|ps_enable   ; clock        ; clock       ; 1.000        ; 0.015      ; 63.029     ;
; -61.981 ; CU:Step1|stage[31] ; CU:Step1|y_select[0] ; clock        ; clock       ; 1.000        ; 0.010      ; 63.023     ;
; -61.971 ; CU:Step1|stage[31] ; CU:Step1|pc_select   ; clock        ; clock       ; 1.000        ; 0.009      ; 63.012     ;
; -61.962 ; CU:Step1|stage[12] ; CU:Step1|ma_select   ; clock        ; clock       ; 1.000        ; -0.373     ; 62.621     ;
; -61.958 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.006     ;
; -61.958 ; CU:Step1|stage[3]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.006     ;
; -61.958 ; CU:Step1|stage[3]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.016      ; 63.006     ;
; -61.958 ; CU:Step1|stage[5]  ; CU:Step1|c_select[1] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.004     ;
; -61.958 ; CU:Step1|stage[5]  ; CU:Step1|rf_write    ; clock        ; clock       ; 1.000        ; 0.014      ; 63.004     ;
; -61.958 ; CU:Step1|stage[5]  ; CU:Step1|c_select[0] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.004     ;
; -61.957 ; CU:Step1|stage[31] ; CU:Step1|b_inv       ; clock        ; clock       ; 1.000        ; 0.010      ; 62.999     ;
; -61.956 ; CU:Step1|stage[3]  ; CU:Step1|extend[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.004     ;
; -61.956 ; CU:Step1|stage[3]  ; CU:Step1|extend[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 63.004     ;
; -61.956 ; CU:Step1|stage[1]  ; CU:Step1|y_select[1] ; clock        ; clock       ; 1.000        ; 0.014      ; 63.002     ;
; -61.949 ; CU:Step1|stage[2]  ; CU:Step1|inc_select  ; clock        ; clock       ; 1.000        ; 0.014      ; 62.995     ;
; -61.948 ; CU:Step1|stage[1]  ; CU:Step1|alu_op[2]   ; clock        ; clock       ; 1.000        ; 0.013      ; 62.993     ;
; -61.947 ; CU:Step1|stage[2]  ; CU:Step1|pc_enable   ; clock        ; clock       ; 1.000        ; 0.015      ; 62.994     ;
; -61.935 ; CU:Step1|stage[8]  ; CU:Step1|alu_op[1]   ; clock        ; clock       ; 1.000        ; 0.016      ; 62.983     ;
; -61.935 ; CU:Step1|stage[8]  ; CU:Step1|alu_op[0]   ; clock        ; clock       ; 1.000        ; 0.016      ; 62.983     ;
; -61.935 ; CU:Step1|stage[8]  ; CU:Step1|b_select    ; clock        ; clock       ; 1.000        ; 0.016      ; 62.983     ;
+---------+--------------------+----------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                             ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                         ; To Node                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.387 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[1]              ; clock        ; clock       ; -0.500       ; 2.125      ; 0.390      ;
; -1.385 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[6]              ; clock        ; clock       ; -0.500       ; 2.125      ; 0.392      ;
; -1.383 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[4]              ; clock        ; clock       ; -0.500       ; 2.125      ; 0.394      ;
; -1.195 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[3]              ; clock        ; clock       ; -0.500       ; 2.126      ; 0.583      ;
; -1.194 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[2]              ; clock        ; clock       ; -0.500       ; 2.126      ; 0.584      ;
; -1.168 ; BUFFREG:Step5|output[2]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[2]      ; clock        ; clock       ; -0.500       ; 2.097      ; 0.581      ;
; -1.165 ; BUFFREG:Step5|output[3]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[3]      ; clock        ; clock       ; -0.500       ; 2.097      ; 0.584      ;
; -1.146 ; BUFFREG:Step5|output[7]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[7]              ; clock        ; clock       ; -0.500       ; 2.112      ; 0.618      ;
; -1.089 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[5]              ; clock        ; clock       ; -0.500       ; 2.126      ; 0.689      ;
; -1.061 ; BUFFREG:Step5|output[5]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[5]      ; clock        ; clock       ; -0.500       ; 2.097      ; 0.688      ;
; -0.988 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:LED|lpm_ff:lpm_ff_component|dffs[0]              ; clock        ; clock       ; -0.500       ; 2.127      ; 0.791      ;
; -0.960 ; BUFFREG:Step5|output[0]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[0]      ; clock        ; clock       ; -0.500       ; 2.098      ; 0.790      ;
; -0.954 ; BUFFREG:Step5|output[1]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[1]      ; clock        ; clock       ; -0.500       ; 2.100      ; 0.798      ;
; -0.948 ; BUFFREG:Step5|output[4]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[4]      ; clock        ; clock       ; -0.500       ; 2.100      ; 0.804      ;
; -0.741 ; BUFFREG:Step5|output[6]                                                           ; IO_MemoryInterface:Step18|Reg_16:HEX_DISPLAY|lpm_ff:lpm_ff_component|dffs[6]      ; clock        ; clock       ; -0.500       ; 2.109      ; 1.020      ;
; 0.171  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[13]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; clock        ; clock       ; 0.000        ; 0.363      ; 0.686      ;
; 0.215  ; CU:Step1|pc_enable                                                                ; CU:Step1|pc_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|alu_op[2]                                                                ; CU:Step1|alu_op[2]                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ir_enable                                                                ; CU:Step1|ir_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|b_inv                                                                    ; CU:Step1|b_inv                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|mem_select                                                               ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; CU:Step1|ps_enable                                                                ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; BUFFREG:Step4|output[13]                                                          ; BUFFREG:Step5|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.240  ; BUFFREG:Step4|output[4]                                                           ; BUFFREG:Step5|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.392      ;
; 0.242  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; BUFFREG:Step6|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.394      ;
; 0.244  ; BUFFREG:Step4|output[12]                                                          ; BUFFREG:Step5|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.396      ;
; 0.247  ; BUFFREG:Step4|output[10]                                                          ; BUFFREG:Step5|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.399      ;
; 0.260  ; BUFFREG:Step4|output[1]                                                           ; BUFFREG:Step5|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.412      ;
; 0.264  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[12]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; clock        ; clock       ; 0.000        ; 0.363      ; 0.779      ;
; 0.298  ; BUFFREG:Step7|output[12]                                                          ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.383      ; 0.833      ;
; 0.320  ; BUFFREG:Step7|output[13]                                                          ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.383      ; 0.855      ;
; 0.324  ; BUFFREG:Step4|output[9]                                                           ; BUFFREG:Step5|output[9]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.324  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[12] ; BUFFREG:Step6|output[12]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.476      ;
; 0.326  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[15] ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.478      ;
; 0.329  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.329  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[13] ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.481      ;
; 0.331  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[14] ; BUFFREG:Step6|output[14]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.483      ;
; 0.379  ; IR:Step12|Instruction[15]                                                         ; CU:Step1|ps_enable                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.531      ;
; 0.437  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[10]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[10] ; clock        ; clock       ; 0.000        ; 0.003      ; 0.592      ;
; 0.455  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[3]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[3]  ; clock        ; clock       ; 0.000        ; -0.003     ; 0.604      ;
; 0.500  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.648      ;
; 0.501  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.004     ; 0.649      ;
; 0.503  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.008     ; 0.647      ;
; 0.506  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.008     ; 0.650      ;
; 0.506  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.658      ;
; 0.507  ; BUFFREG:Step4|output[15]                                                          ; BUFFREG:Step5|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.657      ;
; 0.508  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.008     ; 0.652      ;
; 0.508  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.008     ; 0.652      ;
; 0.512  ; BUFFREG:Step4|output[14]                                                          ; BUFFREG:Step5|output[14]                                                          ; clock        ; clock       ; 0.000        ; -0.002     ; 0.662      ;
; 0.523  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[11]      ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[11] ; clock        ; clock       ; 0.000        ; -0.003     ; 0.672      ;
; 0.525  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.007     ; 0.670      ;
; 0.528  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[8]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[8]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.678      ;
; 0.530  ; CU:Step1|ma_select                                                                ; CU:Step1|mem_select                                                               ; clock        ; clock       ; 0.000        ; 0.387      ; 1.069      ;
; 0.534  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; BUFFREG:Step6|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.004      ; 0.690      ;
; 0.536  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; clock        ; clock       ; 0.000        ; -0.005     ; 0.683      ;
; 0.536  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[7]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[7]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.686      ;
; 0.538  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[4]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.688      ;
; 0.542  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[0]  ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.696      ;
; 0.544  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.007     ; 0.689      ;
; 0.548  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.695      ;
; 0.549  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[9]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[9]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.699      ;
; 0.549  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.696      ;
; 0.549  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[13]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.696      ;
; 0.549  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.696      ;
; 0.550  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[1]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[1]  ; clock        ; clock       ; 0.000        ; -0.007     ; 0.695      ;
; 0.550  ; CU:Step1|y_select[0]                                                              ; BUFFREG:Step6|output[15]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.697      ;
; 0.551  ; CU:Step1|alu_op[1]                                                                ; BUFFREG:Step7|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.007     ; 0.696      ;
; 0.551  ; CU:Step1|pc_select                                                                ; CU:Step1|pc_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.703      ;
; 0.555  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[5]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[5]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.705      ;
; 0.559  ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[6]       ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[6]  ; clock        ; clock       ; 0.000        ; -0.002     ; 0.709      ;
; 0.561  ; BUFFREG:Step4|output[8]                                                           ; BUFFREG:Step5|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.001      ; 0.714      ;
; 0.580  ; BUFFREG:Step3|output[6]                                                           ; BUFFREG:Step7|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.734      ;
; 0.584  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.731      ;
; 0.585  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[0]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.732      ;
; 0.585  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.732      ;
; 0.589  ; CU:Step1|ma_select                                                                ; CU:Step1|ma_select                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.741      ;
; 0.590  ; CU:Step1|rf_write                                                                 ; CU:Step1|rf_write                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.742      ;
; 0.591  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[4]                                                           ; clock        ; clock       ; 0.000        ; -0.005     ; 0.738      ;
; 0.591  ; IR:Step12|Instruction[6]                                                          ; BUFFREG:Step3|output[12]                                                          ; clock        ; clock       ; 0.000        ; -0.005     ; 0.738      ;
; 0.595  ; BUFFREG:Step4|output[2]                                                           ; BUFFREG:Step5|output[2]                                                           ; clock        ; clock       ; 0.000        ; -0.013     ; 0.734      ;
; 0.597  ; CU:Step1|y_select[1]                                                              ; CU:Step1|y_select[1]                                                              ; clock        ; clock       ; 0.000        ; 0.000      ; 0.749      ;
; 0.603  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.755      ;
; 0.604  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[0]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.756      ;
; 0.604  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[6]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.756      ;
; 0.604  ; BUFFREG:Step4|output[5]                                                           ; BUFFREG:Step5|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.013     ; 0.743      ;
; 0.605  ; BUFFREG:Step4|output[3]                                                           ; BUFFREG:Step5|output[3]                                                           ; clock        ; clock       ; 0.000        ; -0.013     ; 0.744      ;
; 0.606  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[4]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.758      ;
; 0.609  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[5]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.761      ;
; 0.610  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[3]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.762      ;
; 0.611  ; IR:Step12|Instruction[2]                                                          ; BUFFREG:Step4|output[1]                                                           ; clock        ; clock       ; 0.000        ; 0.000      ; 0.763      ;
; 0.618  ; BUFFREG:Step3|output[8]                                                           ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; 0.005      ; 0.775      ;
; 0.624  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[5]                                                           ; clock        ; clock       ; 0.000        ; -0.007     ; 0.769      ;
; 0.631  ; BUFFREG:Step3|output[0]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[0]       ; clock        ; clock       ; 0.000        ; 0.006      ; 0.789      ;
; 0.631  ; BUFFREG:Step3|output[4]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[4]       ; clock        ; clock       ; 0.000        ; 0.006      ; 0.789      ;
; 0.635  ; BUFFREG:Step3|output[2]                                                           ; InstructionAddressGenerator:Step14|PC:inst2|lpm_ff:lpm_ff_component|dffs[2]       ; clock        ; clock       ; 0.000        ; 0.006      ; 0.793      ;
; 0.637  ; CU:Step1|alu_op[0]                                                                ; BUFFREG:Step7|output[10]                                                          ; clock        ; clock       ; 0.000        ; -0.011     ; 0.778      ;
; 0.639  ; InstructionAddressGenerator:Step14|PC_Temp:inst4|lpm_ff:lpm_ff_component|dffs[2]  ; BUFFREG:Step6|output[2]                                                           ; clock        ; clock       ; 0.000        ; 0.002      ; 0.793      ;
; 0.641  ; BUFFREG:Step4|output[11]                                                          ; BUFFREG:Step5|output[11]                                                          ; clock        ; clock       ; 0.000        ; -0.007     ; 0.786      ;
; 0.644  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[7]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.795      ;
; 0.644  ; CU:Step1|alu_op[2]                                                                ; BUFFREG:Step7|output[8]                                                           ; clock        ; clock       ; 0.000        ; -0.001     ; 0.795      ;
+--------+-----------------------------------------------------------------------------------+-----------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg1   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg2   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_datain_reg3   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a10~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a11~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_datain_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a12~porta_we_reg       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a13~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a14~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a15~porta_memory_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg0 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg1 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg2 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg3 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg4 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg5 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg6 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg7 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg8 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_address_reg9 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Fall       ; MemoryInterface:Step17|MainMemory:inst|altsyncram:altsyncram_component|altsyncram_ghe1:auto_generated|ram_block1a16~porta_datain_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; 65.325 ; 65.325 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 2.125  ; 2.125  ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 2.074  ; 2.074  ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 2.087  ; 2.087  ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 2.119  ; 2.119  ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 2.125  ; 2.125  ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; -0.041 ; -0.041 ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; -0.426 ; -0.426 ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; -0.204 ; -0.204 ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; -0.335 ; -0.335 ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; -0.495 ; -0.495 ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; -0.275 ; -0.275 ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; -0.041 ; -0.041 ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; -0.405 ; -0.405 ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; -0.281 ; -0.281 ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; -0.387 ; -0.387 ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; -0.455 ; -0.455 ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.080 ; -3.080 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -1.954 ; -1.954 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.954 ; -1.954 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.967 ; -1.967 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.999 ; -1.999 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -2.005 ; -2.005 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.615  ; 0.615  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.546  ; 0.546  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.324  ; 0.324  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.455  ; 0.455  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.615  ; 0.615  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.395  ; 0.395  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.161  ; 0.161  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.525  ; 0.525  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.401  ; 0.401  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.507  ; 0.507  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.575  ; 0.575  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Clock to Output Times                                                         ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Cout_Output       ; clock      ; 4.025 ; 4.025 ; Rise       ; clock           ;
; InR_Output[*]     ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 4.938 ; 4.938 ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 4.217 ; 4.217 ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 4.105 ; 4.105 ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 4.626 ; 4.626 ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 4.292 ; 4.292 ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 4.110 ; 4.110 ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
; Nout_Output       ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 4.696 ; 4.696 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.112 ; 4.112 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.069 ; 4.069 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.180 ; 4.180 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.179 ; 4.179 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.050 ; 4.050 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.035 ; 4.035 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.173 ; 4.173 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.053 ; 4.053 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.203 ; 4.203 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.175 ; 4.175 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.258 ; 4.258 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.696 ; 4.696 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.541 ; 4.541 ; Rise       ; clock           ;
; Vout_Output       ; clock      ; 4.053 ; 4.053 ; Rise       ; clock           ;
; Zout_Output       ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 6.765 ; 6.765 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.544 ; 6.544 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.319 ; 6.319 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.751 ; 6.751 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.693 ; 6.693 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.412 ; 6.412 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.765 ; 6.765 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.290 ; 6.290 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.731 ; 6.731 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.260 ; 6.260 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.251 ; 6.251 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.448 ; 6.448 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.621 ; 6.621 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.409 ; 6.409 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 6.258 ; 6.258 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.731 ; 6.731 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.716 ; 6.716 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Cout_Output       ; clock      ; 4.025 ; 4.025 ; Rise       ; clock           ;
; InR_Output[*]     ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 4.938 ; 4.938 ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 4.217 ; 4.217 ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 4.105 ; 4.105 ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 4.626 ; 4.626 ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 4.292 ; 4.292 ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 4.110 ; 4.110 ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
; Nout_Output       ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.112 ; 4.112 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.069 ; 4.069 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.180 ; 4.180 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.179 ; 4.179 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.050 ; 4.050 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.035 ; 4.035 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.173 ; 4.173 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.053 ; 4.053 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.203 ; 4.203 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.175 ; 4.175 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.258 ; 4.258 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.696 ; 4.696 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.541 ; 4.541 ; Rise       ; clock           ;
; Vout_Output       ; clock      ; 4.053 ; 4.053 ; Rise       ; clock           ;
; Zout_Output       ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 6.290 ; 6.290 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.544 ; 6.544 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.319 ; 6.319 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.751 ; 6.751 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.693 ; 6.693 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.412 ; 6.412 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.765 ; 6.765 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.290 ; 6.290 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.251 ; 6.251 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.260 ; 6.260 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.251 ; 6.251 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.448 ; 6.448 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.621 ; 6.621 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.409 ; 6.409 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 6.258 ; 6.258 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.731 ; 6.731 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.716 ; 6.716 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+------------------+------------+---------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack ; -160.265   ; -3.842  ; N/A      ; N/A     ; -2.064              ;
;  clock           ; -160.265   ; -3.842  ; N/A      ; N/A     ; -2.064              ;
; Design-wide TNS  ; -15662.629 ; -46.882 ; 0.0      ; 0.0     ; -1075.891           ;
;  clock           ; -15662.629 ; -46.882 ; N/A      ; N/A     ; -1075.891           ;
+------------------+------------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+--------------+------------+---------+---------+------------+-----------------+
; Data Port    ; Clock Port ; Rise    ; Fall    ; Clock Edge ; Clock Reference ;
+--------------+------------+---------+---------+------------+-----------------+
; reset        ; clock      ; 164.842 ; 164.842 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; 4.579   ; 4.579   ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; 4.473   ; 4.473   ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; 4.500   ; 4.500   ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; 4.564   ; 4.564   ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; 4.579   ; 4.579   ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.888   ; 0.888   ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.152   ; 0.152   ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.636   ; 0.636   ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.286   ; 0.286   ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.007   ; 0.007   ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.547   ; 0.547   ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.888   ; 0.888   ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.296   ; 0.296   ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.458   ; 0.458   ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.202   ; 0.202   ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.099   ; 0.099   ; Fall       ; clock           ;
+--------------+------------+---------+---------+------------+-----------------+


+----------------------------------------------------------------------------+
; Hold Times                                                                 ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; reset        ; clock      ; -3.080 ; -3.080 ; Rise       ; clock           ;
; IOPush[*]    ; clock      ; -1.954 ; -1.954 ; Fall       ; clock           ;
;  IOPush[0]   ; clock      ; -1.954 ; -1.954 ; Fall       ; clock           ;
;  IOPush[1]   ; clock      ; -1.967 ; -1.967 ; Fall       ; clock           ;
;  IOPush[2]   ; clock      ; -1.999 ; -1.999 ; Fall       ; clock           ;
;  IOPush[3]   ; clock      ; -2.005 ; -2.005 ; Fall       ; clock           ;
; IOSwitch[*]  ; clock      ; 0.615  ; 0.615  ; Fall       ; clock           ;
;  IOSwitch[0] ; clock      ; 0.546  ; 0.546  ; Fall       ; clock           ;
;  IOSwitch[1] ; clock      ; 0.324  ; 0.324  ; Fall       ; clock           ;
;  IOSwitch[2] ; clock      ; 0.455  ; 0.455  ; Fall       ; clock           ;
;  IOSwitch[3] ; clock      ; 0.615  ; 0.615  ; Fall       ; clock           ;
;  IOSwitch[4] ; clock      ; 0.395  ; 0.395  ; Fall       ; clock           ;
;  IOSwitch[5] ; clock      ; 0.161  ; 0.161  ; Fall       ; clock           ;
;  IOSwitch[6] ; clock      ; 0.525  ; 0.525  ; Fall       ; clock           ;
;  IOSwitch[7] ; clock      ; 0.401  ; 0.401  ; Fall       ; clock           ;
;  IOSwitch[8] ; clock      ; 0.507  ; 0.507  ; Fall       ; clock           ;
;  IOSwitch[9] ; clock      ; 0.575  ; 0.575  ; Fall       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------------+------------+--------+--------+------------+-----------------+
; Data Port         ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------------+------------+--------+--------+------------+-----------------+
; Cout_Output       ; clock      ; 7.613  ; 7.613  ; Rise       ; clock           ;
; InR_Output[*]     ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 9.831  ; 9.831  ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 8.557  ; 8.557  ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 7.971  ; 7.971  ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 10.415 ; 10.415 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 8.854  ; 8.854  ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 8.560  ; 8.560  ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 8.331  ; 8.331  ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 7.336  ; 7.336  ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 7.916  ; 7.916  ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 8.478  ; 8.478  ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 7.862  ; 7.862  ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 7.946  ; 7.946  ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 7.978  ; 7.978  ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 8.344  ; 8.344  ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 9.339  ; 9.339  ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 8.006  ; 8.006  ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 7.646  ; 7.646  ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 9.337  ; 9.337  ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 7.688  ; 7.688  ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 8.088  ; 8.088  ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 7.686  ; 7.686  ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 8.120  ; 8.120  ; Rise       ; clock           ;
; Nout_Output       ; clock      ; 7.580  ; 7.580  ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 8.351  ; 8.351  ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 7.670  ; 7.670  ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 7.700  ; 7.700  ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 8.256  ; 8.256  ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 7.889  ; 7.889  ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 7.355  ; 7.355  ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 7.915  ; 7.915  ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 7.640  ; 7.640  ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 8.227  ; 8.227  ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 8.542  ; 8.542  ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 8.173  ; 8.173  ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 8.186  ; 8.186  ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 7.307  ; 7.307  ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 8.795  ; 8.795  ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 7.562  ; 7.562  ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 8.549  ; 8.549  ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 7.894  ; 7.894  ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 8.420  ; 8.420  ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 8.169  ; 8.169  ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 8.816  ; 8.816  ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 7.602  ; 7.602  ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 7.850  ; 7.850  ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 7.625  ; 7.625  ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 8.193  ; 8.193  ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 8.719  ; 8.719  ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 7.896  ; 7.896  ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 8.293  ; 8.293  ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 8.446  ; 8.446  ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 9.408  ; 9.408  ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 8.718  ; 8.718  ; Rise       ; clock           ;
; Vout_Output       ; clock      ; 7.650  ; 7.650  ; Rise       ; clock           ;
; Zout_Output       ; clock      ; 8.601  ; 8.601  ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 14.136 ; 14.136 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 13.515 ; 13.515 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 12.874 ; 12.874 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 14.063 ; 14.063 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 13.765 ; 13.765 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 13.158 ; 13.158 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 14.136 ; 14.136 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 12.818 ; 12.818 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 14.124 ; 14.124 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 12.849 ; 12.849 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 12.715 ; 12.715 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 13.445 ; 13.445 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 13.861 ; 13.861 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 13.090 ; 13.090 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 12.722 ; 12.722 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 14.124 ; 14.124 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 14.108 ; 14.108 ; Fall       ; clock           ;
+-------------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                 ;
+-------------------+------------+-------+-------+------------+-----------------+
; Data Port         ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------------+------------+-------+-------+------------+-----------------+
; Cout_Output       ; clock      ; 4.025 ; 4.025 ; Rise       ; clock           ;
; InR_Output[*]     ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  InR_Output[0]    ; clock      ; 4.938 ; 4.938 ; Rise       ; clock           ;
;  InR_Output[1]    ; clock      ; 4.454 ; 4.454 ; Rise       ; clock           ;
;  InR_Output[2]    ; clock      ; 4.668 ; 4.668 ; Rise       ; clock           ;
;  InR_Output[3]    ; clock      ; 4.217 ; 4.217 ; Rise       ; clock           ;
;  InR_Output[4]    ; clock      ; 5.305 ; 5.305 ; Rise       ; clock           ;
;  InR_Output[5]    ; clock      ; 4.564 ; 4.564 ; Rise       ; clock           ;
;  InR_Output[6]    ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  InR_Output[7]    ; clock      ; 4.374 ; 4.374 ; Rise       ; clock           ;
;  InR_Output[8]    ; clock      ; 3.970 ; 3.970 ; Rise       ; clock           ;
;  InR_Output[9]    ; clock      ; 4.105 ; 4.105 ; Rise       ; clock           ;
;  InR_Output[10]   ; clock      ; 4.194 ; 4.194 ; Rise       ; clock           ;
;  InR_Output[11]   ; clock      ; 4.452 ; 4.452 ; Rise       ; clock           ;
;  InR_Output[12]   ; clock      ; 4.162 ; 4.162 ; Rise       ; clock           ;
;  InR_Output[13]   ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  InR_Output[14]   ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  InR_Output[15]   ; clock      ; 4.380 ; 4.380 ; Rise       ; clock           ;
;  InR_Output[16]   ; clock      ; 4.774 ; 4.774 ; Rise       ; clock           ;
;  InR_Output[17]   ; clock      ; 4.159 ; 4.159 ; Rise       ; clock           ;
;  InR_Output[18]   ; clock      ; 4.082 ; 4.082 ; Rise       ; clock           ;
;  InR_Output[19]   ; clock      ; 4.626 ; 4.626 ; Rise       ; clock           ;
;  InR_Output[20]   ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  InR_Output[21]   ; clock      ; 4.292 ; 4.292 ; Rise       ; clock           ;
;  InR_Output[22]   ; clock      ; 4.110 ; 4.110 ; Rise       ; clock           ;
;  InR_Output[23]   ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
; Nout_Output       ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
; Stage_Output[*]   ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  Stage_Output[0]  ; clock      ; 4.378 ; 4.378 ; Rise       ; clock           ;
;  Stage_Output[1]  ; clock      ; 4.112 ; 4.112 ; Rise       ; clock           ;
;  Stage_Output[2]  ; clock      ; 4.069 ; 4.069 ; Rise       ; clock           ;
;  Stage_Output[3]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  Stage_Output[4]  ; clock      ; 4.237 ; 4.237 ; Rise       ; clock           ;
;  Stage_Output[5]  ; clock      ; 4.180 ; 4.180 ; Rise       ; clock           ;
;  Stage_Output[6]  ; clock      ; 3.939 ; 3.939 ; Rise       ; clock           ;
;  Stage_Output[7]  ; clock      ; 4.179 ; 4.179 ; Rise       ; clock           ;
;  Stage_Output[8]  ; clock      ; 4.050 ; 4.050 ; Rise       ; clock           ;
;  Stage_Output[9]  ; clock      ; 4.310 ; 4.310 ; Rise       ; clock           ;
;  Stage_Output[10] ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  Stage_Output[11] ; clock      ; 4.238 ; 4.238 ; Rise       ; clock           ;
;  Stage_Output[12] ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  Stage_Output[13] ; clock      ; 3.953 ; 3.953 ; Rise       ; clock           ;
;  Stage_Output[14] ; clock      ; 4.033 ; 4.033 ; Rise       ; clock           ;
;  Stage_Output[15] ; clock      ; 4.434 ; 4.434 ; Rise       ; clock           ;
;  Stage_Output[16] ; clock      ; 4.035 ; 4.035 ; Rise       ; clock           ;
;  Stage_Output[17] ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  Stage_Output[18] ; clock      ; 4.173 ; 4.173 ; Rise       ; clock           ;
;  Stage_Output[19] ; clock      ; 4.321 ; 4.321 ; Rise       ; clock           ;
;  Stage_Output[20] ; clock      ; 4.276 ; 4.276 ; Rise       ; clock           ;
;  Stage_Output[21] ; clock      ; 4.446 ; 4.446 ; Rise       ; clock           ;
;  Stage_Output[22] ; clock      ; 4.053 ; 4.053 ; Rise       ; clock           ;
;  Stage_Output[23] ; clock      ; 4.134 ; 4.134 ; Rise       ; clock           ;
;  Stage_Output[24] ; clock      ; 4.088 ; 4.088 ; Rise       ; clock           ;
;  Stage_Output[25] ; clock      ; 4.203 ; 4.203 ; Rise       ; clock           ;
;  Stage_Output[26] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  Stage_Output[27] ; clock      ; 4.175 ; 4.175 ; Rise       ; clock           ;
;  Stage_Output[28] ; clock      ; 4.258 ; 4.258 ; Rise       ; clock           ;
;  Stage_Output[29] ; clock      ; 4.372 ; 4.372 ; Rise       ; clock           ;
;  Stage_Output[30] ; clock      ; 4.696 ; 4.696 ; Rise       ; clock           ;
;  Stage_Output[31] ; clock      ; 4.541 ; 4.541 ; Rise       ; clock           ;
; Vout_Output       ; clock      ; 4.053 ; 4.053 ; Rise       ; clock           ;
; Zout_Output       ; clock      ; 4.375 ; 4.375 ; Rise       ; clock           ;
; IOHEX0[*]         ; clock      ; 6.290 ; 6.290 ; Fall       ; clock           ;
;  IOHEX0[0]        ; clock      ; 6.544 ; 6.544 ; Fall       ; clock           ;
;  IOHEX0[1]        ; clock      ; 6.319 ; 6.319 ; Fall       ; clock           ;
;  IOHEX0[2]        ; clock      ; 6.751 ; 6.751 ; Fall       ; clock           ;
;  IOHEX0[3]        ; clock      ; 6.693 ; 6.693 ; Fall       ; clock           ;
;  IOHEX0[4]        ; clock      ; 6.412 ; 6.412 ; Fall       ; clock           ;
;  IOHEX0[5]        ; clock      ; 6.765 ; 6.765 ; Fall       ; clock           ;
;  IOHEX0[6]        ; clock      ; 6.290 ; 6.290 ; Fall       ; clock           ;
; IOLEDG[*]         ; clock      ; 6.251 ; 6.251 ; Fall       ; clock           ;
;  IOLEDG[0]        ; clock      ; 6.260 ; 6.260 ; Fall       ; clock           ;
;  IOLEDG[1]        ; clock      ; 6.251 ; 6.251 ; Fall       ; clock           ;
;  IOLEDG[2]        ; clock      ; 6.448 ; 6.448 ; Fall       ; clock           ;
;  IOLEDG[3]        ; clock      ; 6.621 ; 6.621 ; Fall       ; clock           ;
;  IOLEDG[4]        ; clock      ; 6.409 ; 6.409 ; Fall       ; clock           ;
;  IOLEDG[5]        ; clock      ; 6.258 ; 6.258 ; Fall       ; clock           ;
;  IOLEDG[6]        ; clock      ; 6.731 ; 6.731 ; Fall       ; clock           ;
;  IOLEDG[7]        ; clock      ; 6.716 ; 6.716 ; Fall       ; clock           ;
+-------------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Setup Transfers                                                       ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6483     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------+
; Hold Transfers                                                        ;
+------------+----------+--------------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+--------------+----------+----------+----------+
; clock      ; clock    ; > 2147483647 ; 965      ; 6483     ; 25       ;
+------------+----------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 15    ; 15   ;
; Unconstrained Input Port Paths  ; 478   ; 478  ;
; Unconstrained Output Ports      ; 75    ; 75   ;
; Unconstrained Output Port Paths ; 75    ; 75   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 20 12:05:05 2017
Info: Command: quartus_sta Project -c Processor
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Processor.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -160.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -160.265    -15662.629 clock 
Info (332146): Worst-case hold slack is -3.842
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.842       -46.882 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.064
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.064     -1075.891 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 75 output pins without output pin load capacitance assignment
    Info (306007): Pin "IOLEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOLEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "IOHEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "InR_Output[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Nout_Output" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Cout_Output" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Vout_Output" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Zout_Output" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Stage_Output[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -62.679
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -62.679     -5966.299 clock 
Info (332146): Worst-case hold slack is -1.387
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.387       -16.764 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000      -951.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 607 megabytes
    Info: Processing ended: Mon Nov 20 12:05:47 2017
    Info: Elapsed time: 00:00:42
    Info: Total CPU time (on all processors): 00:00:41


