**Сумматор** - это электронный узел, предназначенный для выполнения операций сложения чисел, представленных в определенном двоичном коде.  
## Полусумматоры
**Полусумматор** - это цифровой узел, состоящий из логических элементов исключающее ИЛИ и И.  
УГО:  
![[05_01. УГО полусумматора.png]]  
Схема:  
![[05_02. Схема полусумматора.png]]  
Таблица истинности полусумматора:  

| $A$ | $B$ | $S$ | $P$ |
| ---- | ---- | ---- | ---- |
| 0 | 0 | 0 | 0 |
| 1 | 0 | 1 | 0 |
| 0 | 1 | 1 | 0 |
| 1 | 1 | 0 | 1 |

## Полные сумматоры
Для построения **полного сумматора** используются 2 полусумматора.
Пример: полный одноразрядный сумматор  
УГО:  
![[05_03. УГО полного сумматора.png]]  
Схема:  
![[05_04. Схема полного сумматора.png]]  
Таблица истинности полного сумматора:  

| $P_0$ | $A$ | $B$ | $S$ | $P$ |
| ---- | ---- | ---- | ---- | ---- |
| 0 | 0 | 0 | 0 | 0 |
| 0 | 1 | 0 | 1 | 0 |
| 0 | 0 | 1 | 1 | 0 |
| 0 | 1 | 1 | 0 | 1 |
| 1 | 0 | 0 | 1 | 0 |
| 1 | 1 | 0 | 0 | 1 |
| 1 | 0 | 1 | 0 | 1 |
| 1 | 1 | 1 | 1 | 1 |

## Многоразрядные сумматоры
Для построения **многоразрядных сумматоров** используется несколько полных сумматоров.  
Пример: 4-разрядный сумматор  
![[05_05. Схема 4-разрядного сумматора.png]]  
Разряд $A0$ складывается с разрядом $B0$, $A1$ с $B1$, и т. д. Промежуточные суммы с учетом внутренних переносов выводятся на выходы $S0-S3$, а перенос в старший разряд - на выход $P3$.  
Схема многоразрядного суммирующего устройства:  
![[05_06. Схема многоразрядного суммирующего устройства.png]]  
Для загрузки операндов в сумматоры и хранения результата чаще всего используются регистры. Для каждого $N$-разрядного сумматора требуется 3 регистра хранения соответствующей разрядности.  
  
В зависимости от способа организации работы с числами, суммирующие устройства делятся на 2 типа:
- Последовательный
- Параллельный
## Суммирующее устройство последовательного типа
![[05_07. Схема суммирующего устройства последовательного типа.png]]  
В сдвиговые регистры $A$ и $B$ предварительно записываются слагаемые младшими разрядами на выход. D-триггер при этом обнулен. После $n$ тактовых импульсов, поступающих на шину сдвига, в регистре $C$ окажется сумма. При этом при каждом такте происходит поразрядное сложение $A$ и $B$, начиная с младших разрядов. Сигнал переноса, если он возникает, учитывается в следующем такте, а до этого запоминается и хранится в D-триггере. 
## Суммирующее устройство параллельного типа
![[05_08. Схема суммирующего устройства параллельного типа.png]]  
Используется $n$ одноразрядных сумматоров и набор логических элементов И. При появлении единицы на входе $C1$ разряды чисел $A$ и $B$ одновременно вводятся во все сумматоры. Формируемый в каждом одноразрядном сумматоре сигнал переноса $P0$ (если есть) передается в следующий старший разряд, а поразрядно сформированные суммы поступают на выходы $S$ сумматоров. При поступлении единицы на $C2$ поразрядные суммы с выхода элемента И и сигнал переноса могут быть переданы на другие устройства.
## Устройство умножения
**Устройство умножения** - это электронные схемы, способные выполнять операцию умножения чисел в двоичном коде. Таблица умножения одноразрядных двоичных чисел совпадает с таблицей истинности логического элемента И. Таким образом, устройство умножения должно осуществлять последовательное умножение каждого разряда первого многоразрядного числа на каждый разряд второго многоразрядного числа, и их сложения. Устройство умножения содержит ячейки памяти, где хранились бы 2 сомножителя и результат, логические элементы И, устройство сдвига и сумматор.  
Упрощенная схема:  
![[05_09. Упрощенная схема устройства умножения.png]]  
В параллельный регистр $RG$ $A$ в обычной форме ($Q1$ - младший разряд) заносится первый множитель. В сдвиговый регистр $RG$ $B$ заносится второй множитель с младшим разрядом в $Q_n$. Регистры произведения $П_1$ и $П_2$ обнуляются. Тогда $n$-разрядное число $A$ с помощью логических элементов И умножается на младший разряд числа $B$. Результат умножения поступает на входы $B1$$...B_n$ сумматора и складывается с нулем. При поступлении первого тактового импульса первая промежуточная сумма записывается в регистр $П_2$ и сдвигается в сторону младших разрядов. При этом младший разряд суммы записывается в регистр $П_1$ и далее в вычислениях не участвует. В регистре $B$ в результате сдвига младший разряд теряется, а на его место на выход $Q_n$ выдвигается следующий по старшинству разряд. Число $A$ поразрядно умножается на второй разряд числа $B$ и складывается с предыдущей суммой, хранящейся в регистре $П_2$. При поступлении второго тактового импульса вторая промежуточная сумма из сумматора записывается в регистр $П_2$ и сдвигается в сторону младших разрядов. В регистр $П_1$ записывается следующий разряд, сдвигая первый. Одновременно в регистре $B$ на выход выдвигается третий разряд и т. д.  
Таким образом, после $n$ тактов в регистре $П_1$ будет записан код произведения чисел $A$ и $B$. Регистр $П_1$ - удвоенной разрядности.
## АЛУ (К1533ИП3)
**АЛУ (арифметико-логическое устройство)** - это цифровая микросхема, которая может выполнять все комбинационные операции, а также ряд арифметических и логических преобразований. Схемы АЛУ различаются разрядностью, числом и набором производимых операций.  
4-разрядное АЛУ:  
![[05_10. 4-разрядное АЛУ.png]]  
В зависимости от сигнала на входе $M$ АЛУ работает в 2 режимах. При $M = 0$ - выполняется 16 арифметических операций, при $M=1$ - 16 логических операций. Операнд $A$ поступает на входы $A1$$...A4$, операнд $B$ - на входы $B1$$...B4$. Результат поступает на выходы $F1$$...F4$. Код конкретной операции поступает на входы выбора $S0$$...S3$. Микросхема также имеет вход $P0$ и выход $P$ сигналов переноса, а также выход с открытым коллектором признака равенства 2 операндов. Выводы $P0$ и $P$ используются только при арифметических операциях. 