Timing Analyzer report for add
Thu Oct 13 15:08:36 2022
Quartus Prime Version 22.2.0 Build 94 06/08/2022 SC Pro Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Delays: Final Snapshot
  4. Parallel Compilation
  5. SDC File List
  6. Clocks
  7. Timing Closure Summary (BETA)
  8. Fmax Summary
  9. Setup Summary
 10. Hold Summary
 11. Recovery Summary
 12. Removal Summary
 13. Minimum Pulse Width Summary
 14. Metastability Summary Slow 900mV 100C Model
 15. Metastability Summary Slow 900mV 0C Model
 16. Metastability Summary Fast 900mV 100C Model
 17. Metastability Summary Fast 900mV 0C Model
 18. Board Trace Model Assignments
 19. Input Transition Times
 20. Signal Integrity Metrics (Slow 900mv 100c Model)
 21. Setup Transfers
 22. Hold Transfers
 23. Recovery Transfers
 24. Removal Transfers
---- Setup Reports ----
     ---- i_clk Reports ----
           25. Command Info
           26. Summary of Paths
           27. Path #1: Setup slack is 6.102 
           28. Path #2: Setup slack is 6.102 
           29. Path #3: Setup slack is 6.102 
           30. Path #4: Setup slack is 6.102 
           31. Path #5: Setup slack is 6.102 
           32. Path #6: Setup slack is 6.102 
           33. Path #7: Setup slack is 6.102 
           34. Path #8: Setup slack is 6.102 
           35. Path #9: Setup slack is 6.102 
           36. Path #10: Setup slack is 6.102 
     ---- altera_reserved_tck Reports ----
           37. Command Info
           38. Summary of Paths
           39. Path #1: Setup slack is 6.760 
           40. Path #2: Setup slack is 7.768 
           41. Path #3: Setup slack is 13.792 
           42. Path #4: Setup slack is 16.961 
           43. Path #5: Setup slack is 17.034 
           44. Path #6: Setup slack is 17.172 
           45. Path #7: Setup slack is 17.196 
           46. Path #8: Setup slack is 17.219 
           47. Path #9: Setup slack is 17.326 
           48. Path #10: Setup slack is 17.353 
---- Hold Reports ----
     ---- altera_reserved_tck Reports ----
           49. Command Info
           50. Summary of Paths
           51. Path #1: Hold slack is 0.019 
           52. Path #2: Hold slack is 0.024 
           53. Path #3: Hold slack is 0.025 
           54. Path #4: Hold slack is 0.377 
           55. Path #5: Hold slack is 0.377 
           56. Path #6: Hold slack is 0.377 
           57. Path #7: Hold slack is 0.377 
           58. Path #8: Hold slack is 0.377 
           59. Path #9: Hold slack is 0.377 
           60. Path #10: Hold slack is 0.377 
     ---- i_clk Reports ----
           61. Command Info
           62. Summary of Paths
           63. Path #1: Hold slack is 0.021 
           64. Path #2: Hold slack is 0.022 
           65. Path #3: Hold slack is 0.023 
           66. Path #4: Hold slack is 0.023 
           67. Path #5: Hold slack is 0.023 
           68. Path #6: Hold slack is 0.023 
           69. Path #7: Hold slack is 0.023 
           70. Path #8: Hold slack is 0.024 
           71. Path #9: Hold slack is 0.024 
           72. Path #10: Hold slack is 0.024 
---- Recovery Reports ----
     ---- i_clk Reports ----
           73. Command Info
           74. Summary of Paths
           75. Path #1: Recovery slack is 4.741 
           76. Path #2: Recovery slack is 4.741 
           77. Path #3: Recovery slack is 4.742 
           78. Path #4: Recovery slack is 4.743 
           79. Path #5: Recovery slack is 4.743 
           80. Path #6: Recovery slack is 4.744 
           81. Path #7: Recovery slack is 4.745 
           82. Path #8: Recovery slack is 4.745 
           83. Path #9: Recovery slack is 4.748 
           84. Path #10: Recovery slack is 4.749 
     ---- altera_reserved_tck Reports ----
           85. Command Info
           86. Summary of Paths
           87. Path #1: Recovery slack is 38.873 
           88. Path #2: Recovery slack is 39.339 
           89. Path #3: Recovery slack is 39.388 
           90. Path #4: Recovery slack is 39.412 
           91. Path #5: Recovery slack is 39.414 
           92. Path #6: Recovery slack is 39.414 
           93. Path #7: Recovery slack is 39.415 
           94. Path #8: Recovery slack is 39.417 
           95. Path #9: Recovery slack is 39.422 
           96. Path #10: Recovery slack is 39.442 
---- Removal Reports ----
     ---- i_clk Reports ----
           97. Command Info
           98. Summary of Paths
           99. Path #1: Removal slack is 0.168 
          100. Path #2: Removal slack is 0.169 
          101. Path #3: Removal slack is 0.169 
          102. Path #4: Removal slack is 0.169 
          103. Path #5: Removal slack is 0.169 
          104. Path #6: Removal slack is 0.169 
          105. Path #7: Removal slack is 0.169 
          106. Path #8: Removal slack is 0.169 
          107. Path #9: Removal slack is 0.169 
          108. Path #10: Removal slack is 0.171 
     ---- altera_reserved_tck Reports ----
          109. Command Info
          110. Summary of Paths
          111. Path #1: Removal slack is 0.501 
          112. Path #2: Removal slack is 0.505 
          113. Path #3: Removal slack is 0.516 
          114. Path #4: Removal slack is 0.517 
          115. Path #5: Removal slack is 0.517 
          116. Path #6: Removal slack is 0.517 
          117. Path #7: Removal slack is 0.518 
          118. Path #8: Removal slack is 0.518 
          119. Path #9: Removal slack is 0.518 
          120. Path #10: Removal slack is 0.519 
121. Timing Analyzer Messages
---- Unconstrained Paths Reports ----
     122. Unconstrained Paths Summary
     123. Clock Status Summary
124. Multicorner Timing Analysis Summary



----------------
; Legal Notice ;
----------------
Copyright (C) 2022  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+---------------------------------------------------------------------------+
; Timing Analyzer Summary                                                   ;
+-----------------------+---------------------------------------------------+
; Quartus Prime Version ; Version 22.2.0 Build 94 06/08/2022 SC Pro Edition ;
; Timing Analyzer       ; Timing Analyzer                                   ;
; Revision Name         ; add                                               ;
; Device Family         ; Arria 10                                          ;
; Device                ; 10AS066N3F40E2SG                                  ;
; Snapshot              ; final                                             ;
; Timing Models         ; Final                                             ;
; Power Models          ; Final                                             ;
; Device Status         ; Final                                             ;
; Rise/Fall Delays      ; Enabled                                           ;
+-----------------------+---------------------------------------------------+


+---------------------------------------------+
; Timing Delays: Final Snapshot               ;
+----------------------------------+----------+
; Snapshot                         ; final    ;
; Periphery block cell delays      ; Sign-off ;
; Core block cell delays           ; Sign-off ;
; Routing interconnect (IC) delays ; Sign-off ;
+----------------------------------+----------+


+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 6      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; SDC File List                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------+----------+----------+--------+--------------------------+-----------------+
; SDC File Path                                                                                              ; Instance ; Promoted ; Status ; Read at                  ; Processing Time ;
+------------------------------------------------------------------------------------------------------------+----------+----------+--------+--------------------------+-----------------+
; add_kernels/altera_reset_controller_1921/synth/altera_reset_controller.sdc                                 ;          ; No       ; OK     ; Thu Oct 13 15:08:35 2022 ; 00:00:01        ;
; jtag.sdc                                                                                                   ;          ; No       ; OK     ; Thu Oct 13 15:08:35 2022 ; 00:00:00        ;
; add.sdc                                                                                                    ;          ; No       ; OK     ; Thu Oct 13 15:08:35 2022 ; 00:00:00        ;
; ip/add_kernels/add_kernels_master_0/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc ;          ; No       ; OK     ; Thu Oct 13 15:08:35 2022 ; 00:00:00        ;
; ip/add_kernels/add_kernels_master_0/altera_reset_controller_1921/synth/altera_reset_controller.sdc         ;          ; No       ; OK     ; Thu Oct 13 15:08:35 2022 ; 00:00:00        ;
; c:/intelfpga_pro/22.2/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc                             ;          ; No       ; OK     ; Thu Oct 13 15:08:35 2022 ; 00:00:00        ;
+------------------------------------------------------------------------------------------------------------+----------+----------+--------+--------------------------+-----------------+
Note: All paths for non-entity SDC files are reported relative to the project directory (C:/oneAPI_Examples/whitepau.oneapi-csr-add/add-quartus/).


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                   ;
+---------------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; Clock Name          ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                 ;
+---------------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+
; altera_reserved_tck ; Base ; 41.666 ; 24.0 MHz  ; 0.000 ; 20.833 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { altera_reserved_tck } ;
; i_clk               ; Base ; 10.000 ; 100.0 MHz ; 0.000 ; 5.000  ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { i_clk }               ;
+---------------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------+


+--------------------------------------------------------------------+
; Timing Closure Summary (BETA)                                      ;
+------------------------------------------------------+-------------+
; Panel Name                                           ; Result Flag ;
+------------------------------------------------------+-------------+
; Timing Closure                                       ; Pass        ;
;   Setup Summary                                      ; Pass        ;
;   Hold Summary                                       ; Pass        ;
;   Recovery Summary                                   ; Pass        ;
;   Removal Summary                                    ; Pass        ;
;   Setup Data Delay Summary                           ; Not Found   ;
;   Recovery Data Delay Summary                        ; Not Found   ;
;   Minimum Pulse Width Summary                        ; Pass        ;
;   Max Skew Summary                                   ; Not Found   ;
;   Max Clock Skew Summary                             ; Not Found   ;
;   Net Delay Summary                                  ; Not Found   ;
;   Metastability Summary                              ; Pass        ;
;   Double Data Rate (DDR) Summary                     ; Not Found   ;
;   Transmitter Channel-to-Channel Skew (TCCS) Summary ; Not Found   ;
;   Receiver Input Skew Margin (RSKM) Summary          ; Not Found   ;
;   Design Assistant Summary                           ; Pass        ;
+------------------------------------------------------+-------------+
This report is still in the BETA stage and should not be used as the final timing closure gatekeeper yet, please continue to review all STA reports.


+----------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                   ;
+------------+-----------------+---------------------+-------------------------+---------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name          ; Note                    ; Worst-Case Operating Conditions ;
+------------+-----------------+---------------------+-------------------------+---------------------------------+
; 26.91 MHz  ; 9.86 MHz        ; altera_reserved_tck ; limit due to hold check ; Slow 900mV 0C Model             ;
; 256.54 MHz ; 256.54 MHz      ; i_clk               ;                         ; Slow 900mV 100C Model           ;
+------------+-----------------+---------------------+-------------------------+---------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Intel recommends that you always use clock constraints and other slack reports for sign-off analysis.
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+----------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                      ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; Clock               ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; i_clk               ; 6.102 ; 0.000         ; 0                  ; Slow 900mV 100C Model           ;
; altera_reserved_tck ; 6.760 ; 0.000         ; 0                  ; Slow 900mV 0C Model             ;
+---------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+----------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                       ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; Clock               ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; altera_reserved_tck ; 0.019 ; 0.000         ; 0                  ; Fast 900mV 0C Model             ;
; i_clk               ; 0.021 ; 0.000         ; 0                  ; Fast 900mV 0C Model             ;
+---------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+-----------------------------------------------------------------------------------------------------+
; Recovery Summary                                                                                    ;
+---------------------+--------+---------------+--------------------+---------------------------------+
; Clock               ; Slack  ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+--------+---------------+--------------------+---------------------------------+
; i_clk               ; 4.741  ; 0.000         ; 0                  ; Slow 900mV 0C Model             ;
; altera_reserved_tck ; 38.873 ; 0.000         ; 0                  ; Slow 900mV 100C Model           ;
+---------------------+--------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+----------------------------------------------------------------------------------------------------+
; Removal Summary                                                                                    ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; Clock               ; Slack ; End Point TNS ; Failing End Points ; Worst-Case Operating Conditions ;
+---------------------+-------+---------------+--------------------+---------------------------------+
; i_clk               ; 0.168 ; 0.000         ; 0                  ; Fast 900mV 0C Model             ;
; altera_reserved_tck ; 0.501 ; 0.000         ; 0                  ; Fast 900mV 0C Model             ;
+---------------------+-------+---------------+--------------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


+------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                      ;
+---------------------+--------+---------------+--------------------+------------+---------------------------------+
; Clock               ; Slack  ; End Point TNS ; Failing End Points ; Type       ; Worst-Case Operating Conditions ;
+---------------------+--------+---------------+--------------------+------------+---------------------------------+
; i_clk               ; 4.499  ; 0.000         ; 0                  ; High Pulse ; Slow 900mV 0C Model             ;
; altera_reserved_tck ; 20.636 ; 0.000         ; 0                  ; High Pulse ; Slow 900mV 0C Model             ;
+---------------------+--------+---------------+--------------------+------------+---------------------------------+
Delay Models:
Slow 900mV 100C Model
Slow 900mV 0C Model
Fast 900mV 100C Model
Fast 900mV 0C Model


-----------------------------------------------
; Metastability Summary Slow 900mV 100C Model ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 17
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 3, or 17.6%

Worst Case Available Settling Time: 9.311 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



---------------------------------------------
; Metastability Summary Slow 900mV 0C Model ;
---------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 17
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 3, or 17.6%

Worst Case Available Settling Time: 9.350 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



-----------------------------------------------
; Metastability Summary Fast 900mV 100C Model ;
-----------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 17
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 3, or 17.6%

Worst Case Available Settling Time: 9.609 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



---------------------------------------------
; Metastability Summary Fast 900mV 0C Model ;
---------------------------------------------
Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

Number of Synchronizer Chains Found: 17
Shortest Synchronizer Chain: 2 Registers
Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
Number of Chains Excluded from MTBF Analysis: 3, or 17.6%

Worst Case Available Settling Time: 9.665 ns

Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
  - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
  - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                          ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin                 ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fpga_led            ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; altera_reserved_tdo ; 1.8 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+------------------------------------------------------------------------+
; Input Transition Times                                                 ;
+---------------------+--------------+-----------------+-----------------+
; Pin                 ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+---------------------+--------------+-----------------+-----------------+
; i_clk               ; LVDS         ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tck ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tdi ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; altera_reserved_tms ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; reset_button_n      ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; ~ALTERA_DATA0~      ; 1.8 V        ; 1440 ps         ; 1440 ps         ;
; i_clk(n)            ; LVDS         ; 1440 ps         ; 1440 ps         ;
+---------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 900mv 100c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin                 ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fpga_led            ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.66 V                       ; 2.27e-05 V                   ; 1.66 V              ; -0.00138 V          ; 0.037 V                              ; 0.044 V                              ; 9.53e-10 s                  ; 1.05e-09 s                  ; Yes                        ; Yes                        ; 1.66 V                      ; 2.27e-05 V                  ; 1.66 V             ; -0.00138 V         ; 0.037 V                             ; 0.044 V                             ; 9.53e-10 s                 ; 1.05e-09 s                 ; Yes                       ; Yes                       ;
; altera_reserved_tdo ; 1.8 V        ; 0 s                 ; 0 s                 ; 1.66 V                       ; 3.7e-06 V                    ; 1.73 V              ; -0.0751 V           ; 0.178 V                              ; 0.161 V                              ; 1.41e-10 s                  ; 1.39e-10 s                  ; No                         ; No                         ; 1.66 V                      ; 3.7e-06 V                   ; 1.73 V             ; -0.0751 V          ; 0.178 V                             ; 0.161 V                             ; 1.41e-10 s                 ; 1.39e-10 s                 ; No                        ; No                        ;
+---------------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                          ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; i_clk               ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; i_clk               ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 1113       ; 49       ; 4        ; 0        ; Intra-Clock (Timed Safe)  ; 6.760            ; Slow 900mV 0C Model             ;
; i_clk               ; i_clk               ; 11491      ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 6.102            ; Slow 900mV 100C Model           ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                           ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; i_clk               ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; i_clk               ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 1126       ; 49       ; 6        ; 0        ; Intra-Clock (Timed Safe)  ; 0.019            ; Fast 900mV 0C Model             ;
; i_clk               ; i_clk               ; 11604      ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.021            ; Fast 900mV 0C Model             ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                                       ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; i_clk               ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; i_clk               ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 50         ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 38.873           ; Slow 900mV 100C Model           ;
; i_clk               ; i_clk               ; 3477       ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 4.741            ; Slow 900mV 0C Model             ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                                        ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; From Clock          ; To Clock            ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ; Clock Pair Classification ; Worst-Case Slack ; Worst-Case Operating Conditions ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
; altera_reserved_tck ; i_clk               ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; i_clk               ; altera_reserved_tck ; false path ; 0        ; 0        ; 0        ; Ignored (Not Timed)       ; --               ; --                              ;
; altera_reserved_tck ; altera_reserved_tck ; 50         ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.501            ; Fast 900mV 0C Model             ;
; i_clk               ; i_clk               ; 3477       ; 0        ; 0        ; 0        ; Intra-Clock (Timed Safe)  ; 0.168            ; Fast 900mV 0C Model             ;
+---------------------+---------------------+------------+----------+----------+----------+---------------------------+------------------+---------------------------------+
An "Asynchronous (Timed Unsafe)" transfer occurs when the From & To clocks are asynchronous and no timing constraints exist. Entries labeled "false path" only account for clock-to-clock false paths. Path-based false path counts are shown in rows with "Ignored (Not Timed)" classifications


----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 6.102 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||i_clk} -to_clock [get_clocks {i_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {i_clk}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {i_clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                            ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                 ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE  ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]~DUPLICATE ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[19]           ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[18]           ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]            ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[1]            ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[0]            ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[8]            ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[7]            ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
; 6.102 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[6]            ; i_clk        ; i_clk       ; 10.000       ; -0.062     ; 3.867      ; Slow 900mV 100C Model           ;
+-------+---------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 6.102 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                     ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]      ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE ;
; Launch Clock                    ; i_clk                                                                                                                          ;
; Latch Clock                     ; i_clk                                                                                                                          ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                       ;
; Data Arrival Time               ; 8.537                                                                                                                          ;
; Data Required Time              ; 14.639                                                                                                                         ;
; Slack                           ; 6.102                                                                                                                          ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N7        ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE|ena          ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N7        ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE              ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                               ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                            ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                    ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                      ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                                         ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                     ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                              ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                      ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                      ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                        ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                           ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                          ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N7       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N7       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                            ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                  ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N7       ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]~DUPLICATE     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]       ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]~DUPLICATE ;
; Launch Clock                    ; i_clk                                                                                                                           ;
; Latch Clock                     ; i_clk                                                                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                        ;
; Data Arrival Time               ; 8.537                                                                                                                           ;
; Data Required Time              ; 14.639                                                                                                                          ;
; Slack                           ; 6.102                                                                                                                           ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N31       ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]~DUPLICATE|ena         ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N31       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]~DUPLICATE             ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                     ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                       ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                                          ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                               ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                       ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                       ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                         ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                            ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                           ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N31      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]~DUPLICATE|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N31      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]~DUPLICATE     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                             ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                   ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N31      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[10]~DUPLICATE     ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[19]     ;
; Launch Clock                    ; i_clk                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                  ;
; Data Arrival Time               ; 8.537                                                                                                                     ;
; Data Required Time              ; 14.639                                                                                                                    ;
; Slack                           ; 6.102                                                                                                                     ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N58       ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[19]|ena                   ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N58       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[19]                       ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                      ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                   ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                           ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                             ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                                ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                            ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                     ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                             ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                             ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                               ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                  ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                 ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N58      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[19]|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N58      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[19]     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                   ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                         ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N58      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[19]     ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+



Path #4: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[18]     ;
; Launch Clock                    ; i_clk                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                  ;
; Data Arrival Time               ; 8.537                                                                                                                     ;
; Data Required Time              ; 14.639                                                                                                                    ;
; Slack                           ; 6.102                                                                                                                     ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N55       ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[18]|ena                   ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N55       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[18]                       ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                      ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                   ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                           ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                             ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                                ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                            ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                     ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                             ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                             ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                               ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                  ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                 ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N55      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[18]|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N55      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[18]     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                   ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                         ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N55      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[18]     ;
+----------+---------+----+--------+--------+---------------------+-----------+---------------------------------------------------------------------------------------------------------------------------+



Path #5: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]      ;
; Launch Clock                    ; i_clk                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                  ;
; Data Arrival Time               ; 8.537                                                                                                                     ;
; Data Required Time              ; 14.639                                                                                                                    ;
; Slack                           ; 6.102                                                                                                                     ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N8        ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]|ena                    ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N8        ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]                        ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                            ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                            ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                            ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                              ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                 ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N8       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N8       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                  ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                        ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N8       ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[2]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+



Path #6: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[1]      ;
; Launch Clock                    ; i_clk                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                  ;
; Data Arrival Time               ; 8.537                                                                                                                     ;
; Data Required Time              ; 14.639                                                                                                                    ;
; Slack                           ; 6.102                                                                                                                     ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N4        ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[1]|ena                    ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N4        ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[1]                        ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                            ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                            ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                            ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                              ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                 ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N4       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[1]|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N4       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[1]     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                  ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                        ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N4       ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[1]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+



Path #7: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[0]      ;
; Launch Clock                    ; i_clk                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                  ;
; Data Arrival Time               ; 8.537                                                                                                                     ;
; Data Required Time              ; 14.639                                                                                                                    ;
; Slack                           ; 6.102                                                                                                                     ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N1        ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[0]|ena                    ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N1        ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[0]                        ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                            ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                            ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                            ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                              ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                 ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N1       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[0]|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N1       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[0]     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                  ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                        ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N1       ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[0]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+



Path #8: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[8]      ;
; Launch Clock                    ; i_clk                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                  ;
; Data Arrival Time               ; 8.537                                                                                                                     ;
; Data Required Time              ; 14.639                                                                                                                    ;
; Slack                           ; 6.102                                                                                                                     ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N26       ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[8]|ena                    ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N26       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[8]                        ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                            ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                            ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                            ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                              ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                 ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N26      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[8]|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N26      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[8]     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                  ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                        ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N26      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[8]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+



Path #9: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[7]      ;
; Launch Clock                    ; i_clk                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                  ;
; Data Arrival Time               ; 8.537                                                                                                                     ;
; Data Required Time              ; 14.639                                                                                                                    ;
; Slack                           ; 6.102                                                                                                                     ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N22       ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[7]|ena                    ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N22       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[7]                        ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                            ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                            ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                            ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                              ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                 ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N22      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[7]|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N22      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[7]     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                  ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                        ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N22      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[7]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+



Path #10: Setup slack is 6.102 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[6]      ;
; Launch Clock                    ; i_clk                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                  ;
; Data Arrival Time               ; 8.537                                                                                                                     ;
; Data Required Time              ; 14.639                                                                                                                    ;
; Slack                           ; 6.102                                                                                                                     ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.062 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.867  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.427       ; 73         ; 0.000 ; 3.427 ;
;    Cell                ;        ; 4     ; 1.243       ; 27         ; 0.000 ; 0.566 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 2.421       ; 63         ; 0.192 ; 0.977 ;
;    Cell                ;        ; 10    ; 1.122       ; 29         ; 0.000 ; 0.307 ;
;    uTco                ;        ; 1     ; 0.324       ; 8          ; 0.324 ; 0.324 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.142       ; 73         ; 0.000 ; 3.142 ;
;    Cell                ;        ; 4     ; 1.135       ; 27         ; 0.000 ; 0.566 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                               ;
; 4.670   ; 4.670   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                               ;
;   0.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                               ;
;   0.725 ;   0.159 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.725 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.243 ;   0.518 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.670 ;   3.427 ; RR ; IC     ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|clk               ;
;   4.670 ;   0.000 ; RR ; CELL   ; 1      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]                   ;
; 8.537   ; 3.867   ;    ;        ;        ;                      ;            ; data path                                                                                                                                   ;
;   4.994 ;   0.324 ; RR ; uTco   ; 1      ; FF_X101_Y36_N7       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]|q                 ;
;   5.178 ;   0.184 ; RR ; CELL   ; 2      ; FF_X101_Y36_N7       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|max_local_id_1[22]~la_lab/laboutt[4] ;
;   5.601 ;   0.423 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|datab                ;
;   5.907 ;   0.306 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11|combout              ;
;   5.911 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N12 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~11~la_lab/laboutt[8]    ;
;   6.103 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|dataa                ;
;   6.410 ;   0.307 ; RR ; CELL   ; 1      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12|combout              ;
;   6.415 ;   0.005 ; RR ; CELL   ; 2      ; LABCELL_X103_Y36_N36 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~12~la_lab/laboutb[5]    ;
;   6.777 ;   0.362 ; RR ; IC     ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|datae                   ;
;   6.930 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1|combout                 ;
;   6.935 ;   0.005 ; RR ; CELL   ; 8      ; LABCELL_X103_Y37_N18 ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|reduce_nor_1~la_lab/laboutt[13]      ;
;   7.912 ;   0.977 ; RR ; IC     ; 1      ; LABCELL_X98_Y42_N33  ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|datac                         ;
;   8.065 ;   0.153 ; RR ; CELL   ; 1      ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8|combout                       ;
;   8.070 ;   0.005 ; RR ; CELL   ; 34     ; LABCELL_X98_Y42_N33  ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|i587~8~la_lab/laboutb[3]             ;
;   8.537 ;   0.467 ; RR ; IC     ; 1      ; FF_X97_Y41_N19       ; Mixed      ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[6]|ena                    ;
;   8.537 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N19       ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[6]                        ;
+---------+---------+----+--------+--------+----------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                            ;
; 14.608   ; 4.608   ;    ;        ;        ;                     ;           ; clock path                                                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                            ;
;   10.566 ;   0.566 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                            ;
;   10.695 ;   0.129 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                              ;
;   10.695 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                 ;
;   11.135 ;   0.440 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                ;
;   14.277 ;   3.142 ; RR ; IC     ; 1      ; FF_X97_Y41_N19      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[6]|clk ;
;   14.277 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y41_N19      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[6]     ;
;   14.608 ;   0.331 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                  ;
; 14.578   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                        ;
; 14.639   ; 0.061   ;    ; uTsu   ; 1      ; FF_X97_Y41_N19      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|work_item_iterator|local_id_2[6]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 setup paths (0 violated).  Worst case slack is 6.760 

Tcl Command:
    report_timing -setup -panel_name {Worst-Case Timing Paths||Setup||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -setup 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                        ;
+--------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                                                           ; To Node                                                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+
; 6.760  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                         ; altera_reserved_tdo                                         ; altera_reserved_tck (INVERTED) ; altera_reserved_tck            ; 62.499       ; -2.371     ; 3.611      ; Slow 900mV 0C Model             ;
; 7.768  ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~jtag_reg__nff                        ; altera_reserved_tdo                                         ; altera_reserved_tck (INVERTED) ; altera_reserved_tck            ; 62.499       ; -0.608     ; 4.366      ; Slow 900mV 0C Model             ;
; 13.792 ; altera_reserved_tdi                                                                                 ; altera_reserved_tdo                                         ; altera_reserved_tck (INVERTED) ; altera_reserved_tck            ; 62.499       ; 0.000      ; 2.975      ; Slow 900mV 0C Model             ;
; 16.961 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]     ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.332     ; 3.623      ; Slow 900mV 100C Model           ;
; 17.034 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.242     ; 3.640      ; Slow 900mV 100C Model           ;
; 17.172 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.324     ; 3.420      ; Slow 900mV 100C Model           ;
; 17.196 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.424     ; 3.320      ; Slow 900mV 100C Model           ;
; 17.219 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.424     ; 3.273      ; Slow 900mV 100C Model           ;
; 17.326 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.424     ; 3.190      ; Slow 900mV 100C Model           ;
; 17.353 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg ; altera_reserved_tck            ; altera_reserved_tck (INVERTED) ; 20.833       ; -0.324     ; 3.239      ; Slow 900mV 100C Model           ;
+--------+-----------------------------------------------------------------------------------------------------+-------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+---------------------------------+


Path #1: Setup slack is 6.760 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------+
; Property                        ; Value                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                     ;
; To Node                         ; altera_reserved_tdo                                                             ;
; Launch Clock                    ; altera_reserved_tck (INVERTED)                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                             ;
; SDC Exception                   ; jtag.sdc:83: set_multicycle_path -setup -to [get_ports {altera_reserved_tdo}] 2 ;
; Multicycle - Setup End          ; 2                                                                               ;
; Data Arrival Time               ; 26.815                                                                          ;
; Data Required Time              ; 33.575                                                                          ;
; Slack                           ; 6.760                                                                           ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                             ;
+---------------------------------+---------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 62.499 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -2.371 ;       ;             ;            ;       ;       ;
; Data Delay                ; 3.611  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 2     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 4     ; 0.656       ; 28         ; 0.000 ; 0.656 ;
;    Cell                   ;        ; 4     ; 1.715       ; 72         ; 0.000 ; 1.107 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.604       ; 17         ; 0.000 ; 0.604 ;
;    Cell                   ;        ; 5     ; 2.729       ; 76         ; 0.000 ; 1.776 ;
;    uTco                   ;        ; 1     ; 0.278       ; 8          ; 0.278 ; 0.278 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                        ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; launch edge time                                                               ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                  ;
; 23.204   ; 2.371   ;    ;        ;        ;                    ;            ; clock path                                                                     ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                 ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                            ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                    ;
;   21.441 ;   0.608 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                    ;
;   21.441 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input      ;
;   21.441 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck            ;
;   21.441 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck             ;
;   22.548 ;   1.107 ; FF ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap         ;
;   23.204 ;   0.656 ; FF ; IC     ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk                ;
;   23.204 ;   0.000 ; FR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                    ;
; 26.815   ; 3.611   ;    ;        ;        ;                    ;            ; data path                                                                      ;
;   23.482 ;   0.278 ; RR ; uTco   ; 1      ; FF_X112_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|q                  ;
;   23.625 ;   0.143 ; RR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg~la_lab/laboutt[17] ;
;   24.229 ;   0.604 ; RR ; IC     ; 1      ; JTAG_X118_Y0_N2    ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdouser         ;
;   26.005 ;   1.776 ; RR ; CELL   ; 1      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo             ;
;   26.005 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input      ;
;   26.005 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo            ;
;   26.005 ;   0.000 ; RR ; IC     ; 1      ; IOOBUF_X117_Y0_N63 ;            ; altera_reserved_tdo~output|i                                                   ;
;   26.815 ;   0.810 ; RR ; CELL   ; 1      ; IOOBUF_X117_Y0_N63 ;            ; altera_reserved_tdo~output|o                                                   ;
;   26.815 ;   0.000 ; RR ; CELL   ; 0      ; PIN_AW14           ;            ; altera_reserved_tdo                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; HS/LP ; Element             ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; 83.332   ; 83.332  ;    ;      ;        ;          ;       ; latch edge time     ;
; 83.332   ; 0.000   ;    ;      ;        ;          ;       ; clock path          ;
;   83.332 ;   0.000 ; R  ;      ;        ;          ;       ; clock network delay ;
; 83.302   ; -0.030  ;    ;      ;        ;          ;       ; clock uncertainty   ;
; 33.575   ; -49.727 ; R  ; oExt ; 0      ; PIN_AW14 ;       ; altera_reserved_tdo ;
+----------+---------+----+------+--------+----------+-------+---------------------+



Path #2: Setup slack is 7.768 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------+
; Property                        ; Value                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~jtag_reg__nff    ;
; To Node                         ; altera_reserved_tdo                                                             ;
; Launch Clock                    ; altera_reserved_tck (INVERTED)                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                             ;
; SDC Exception                   ; jtag.sdc:83: set_multicycle_path -setup -to [get_ports {altera_reserved_tdo}] 2 ;
; Multicycle - Setup End          ; 2                                                                               ;
; Data Arrival Time               ; 25.807                                                                          ;
; Data Required Time              ; 33.575                                                                          ;
; Slack                           ; 7.768                                                                           ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                             ;
+---------------------------------+---------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 62.499 ;       ;             ;            ;       ;       ;
; Clock Skew                ; -0.608 ;       ;             ;            ;       ;       ;
; Data Delay                ; 4.366  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 3     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 3     ; 0.608       ; 100        ; 0.000 ; 0.608 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 2     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 3     ; 0.810       ; 19         ; 0.000 ; 0.810 ;
;    uTco                   ;        ; 1     ; 3.556       ; 81         ; 3.556 ; 3.556 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                   ;
+----------+---------+----+------+--------+--------------------+-------+------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP ; Element                                                                      ;
+----------+---------+----+------+--------+--------------------+-------+------------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;      ;        ;                    ;       ; launch edge time                                                             ;
; 21.441   ; 0.608   ;    ;      ;        ;                    ;       ; clock path                                                                   ;
;   20.833 ;   0.000 ;    ;      ;        ;                    ;       ; source latency                                                               ;
;   20.833 ;   0.000 ;    ;      ; 1      ; PIN_AW15           ;       ; altera_reserved_tck                                                          ;
;   20.833 ;   0.000 ; FF ; IC   ; 1      ; IOIBUF_X117_Y0_N56 ;       ; altera_reserved_tck~input|i                                                  ;
;   21.441 ;   0.608 ; FF ; CELL ; 1      ; IOIBUF_X117_Y0_N56 ;       ; altera_reserved_tck~input|o                                                  ;
;   21.441 ;   0.000 ; FF ; IC   ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input    ;
;   21.441 ;   0.000 ; FF ; CELL ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck          ;
;   21.441 ;   0.000 ; FF ; IC   ; 3      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck           ;
;   21.441 ;   0.000 ; FR ; CELL ; 1      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom~jtag_reg__nff ;
; 25.807   ; 4.366   ;    ;      ;        ;                    ;       ; data path                                                                    ;
;   24.997 ;   3.556 ; RR ; uTco ; 1      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo           ;
;   24.997 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input    ;
;   24.997 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo          ;
;   24.997 ;   0.000 ; RR ; IC   ; 1      ; IOOBUF_X117_Y0_N63 ;       ; altera_reserved_tdo~output|i                                                 ;
;   25.807 ;   0.810 ; RR ; CELL ; 1      ; IOOBUF_X117_Y0_N63 ;       ; altera_reserved_tdo~output|o                                                 ;
;   25.807 ;   0.000 ; RR ; CELL ; 0      ; PIN_AW14           ;       ; altera_reserved_tdo                                                          ;
+----------+---------+----+------+--------+--------------------+-------+------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; HS/LP ; Element             ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; 83.332   ; 83.332  ;    ;      ;        ;          ;       ; latch edge time     ;
; 83.332   ; 0.000   ;    ;      ;        ;          ;       ; clock path          ;
;   83.332 ;   0.000 ; R  ;      ;        ;          ;       ; clock network delay ;
; 83.302   ; -0.030  ;    ;      ;        ;          ;       ; clock uncertainty   ;
; 33.575   ; -49.727 ; R  ; oExt ; 0      ; PIN_AW14 ;       ; altera_reserved_tdo ;
+----------+---------+----+------+--------+----------+-------+---------------------+



Path #3: Setup slack is 13.792 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------+
; Property                        ; Value                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------+
; From Node                       ; altera_reserved_tdi                                                             ;
; To Node                         ; altera_reserved_tdo                                                             ;
; Launch Clock                    ; altera_reserved_tck (INVERTED)                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                             ;
; SDC Exception                   ; jtag.sdc:83: set_multicycle_path -setup -to [get_ports {altera_reserved_tdo}] 2 ;
; Multicycle - Setup End          ; 2                                                                               ;
; Data Arrival Time               ; 19.783                                                                          ;
; Data Required Time              ; 33.575                                                                          ;
; Slack                           ; 13.792                                                                          ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                             ;
+---------------------------------+---------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------+
; Statistics                                                                            ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Property                  ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship        ; 62.499 ;       ;             ;            ;       ;       ;
; Clock Skew                ; 0.000  ;       ;             ;            ;       ;       ;
; Data Delay                ; 2.975  ;       ;             ;            ;       ;       ;
; Number of Logic Levels    ;        ; 4     ;             ;            ;       ;       ;
; Physical Delays           ;        ;       ;             ;            ;       ;       ;
;  Arrival Path             ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
;   Data                    ;        ;       ;             ;            ;       ;       ;
;    IC                     ;        ; 5     ; 0.000       ; 0          ; 0.000 ; 0.000 ;
;    Cell                   ;        ; 6     ; 2.975       ; 100        ; 0.000 ; 1.586 ;
;  Required Path            ;        ;       ;             ;            ;       ;       ;
;   Clock                   ;        ;       ;             ;            ;       ;       ;
;    Clock Network (Lumped) ;        ; 1     ; 0.000       ;            ; 0.000 ; 0.000 ;
+---------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                ;
+----------+---------+----+------+--------+--------------------+-------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location           ; HS/LP ; Element                                                                   ;
+----------+---------+----+------+--------+--------------------+-------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;      ;        ;                    ;       ; launch edge time                                                          ;
; 20.833   ; 0.000   ;    ;      ;        ;                    ;       ; clock path                                                                ;
;   20.833 ;   0.000 ; F  ;      ;        ;                    ;       ; clock network delay                                                       ;
;   20.833 ;   0.000 ;    ;      ; 1      ; PIN_AL15           ;       ; altera_reserved_tdi                                                       ;
; 16.808   ; -4.025  ; R  ; iExt ; 1      ; PIN_AL15           ;       ; altera_reserved_tdi                                                       ;
; 19.783   ; 2.975   ;    ;      ;        ;                    ;       ; data path                                                                 ;
;   16.808 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X117_Y0_N47 ;       ; altera_reserved_tdi~input|i                                               ;
;   17.387 ;   0.579 ; RR ; CELL ; 1      ; IOIBUF_X117_Y0_N47 ;       ; altera_reserved_tdi~input|o                                               ;
;   17.387 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi|input ;
;   17.387 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdi       ;
;   17.387 ;   0.000 ; RR ; IC   ; 3      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdi        ;
;   18.973 ;   1.586 ; RR ; CELL ; 1      ; JTAG_X118_Y0_N2    ;       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tdo        ;
;   18.973 ;   0.000 ; RR ; IC   ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo|input ;
;   18.973 ;   0.000 ; RR ; CELL ; 1      ; Boundary Port      ;       ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tdo       ;
;   18.973 ;   0.000 ; RR ; IC   ; 1      ; IOOBUF_X117_Y0_N63 ;       ; altera_reserved_tdo~output|i                                              ;
;   19.783 ;   0.810 ; RR ; CELL ; 1      ; IOOBUF_X117_Y0_N63 ;       ; altera_reserved_tdo~output|o                                              ;
;   19.783 ;   0.000 ; RR ; CELL ; 0      ; PIN_AW14           ;       ; altera_reserved_tdo                                                       ;
+----------+---------+----+------+--------+--------------------+-------+---------------------------------------------------------------------------+

+----------------------------------------------------------------------------------+
; Data Required Path                                                               ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; Total    ; Incr    ; RF ; Type ; Fanout ; Location ; HS/LP ; Element             ;
+----------+---------+----+------+--------+----------+-------+---------------------+
; 83.332   ; 83.332  ;    ;      ;        ;          ;       ; latch edge time     ;
; 83.332   ; 0.000   ;    ;      ;        ;          ;       ; clock path          ;
;   83.332 ;   0.000 ; R  ;      ;        ;          ;       ; clock network delay ;
; 83.302   ; -0.030  ;    ;      ;        ;          ;       ; clock uncertainty   ;
; 33.575   ; -49.727 ; R  ; oExt ; 0      ; PIN_AW14 ;       ; altera_reserved_tdo ;
+----------+---------+----+------+--------+----------+-------+---------------------+



Path #4: Setup slack is 16.961 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                     ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 6.227                                                                                           ;
; Data Required Time              ; 23.188                                                                                          ;
; Slack                           ; 16.961                                                                                          ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.332 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.623  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.918       ; 35         ; 0.000 ; 0.918 ;
;    Cell                ;        ; 4     ; 1.686       ; 65         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 2.815       ; 78         ; 0.000 ; 1.527 ;
;    Cell                ;        ; 12    ; 0.576       ; 16         ; 0.000 ; 0.138 ;
;    uTco                ;        ; 1     ; 0.232       ; 6          ; 0.232 ; 0.232 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.462       ; 25         ; 0.000 ; 0.462 ;
;    Cell                ;        ; 4     ; 1.423       ; 75         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                          ;
; 2.604   ; 2.604   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                 ;
;   2.604 ;   0.918 ; RR ; IC     ; 1      ; FF_X110_Y3_N55      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|clk                                                    ;
;   2.604 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y3_N55      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                                                        ;
; 6.227   ; 3.623   ;    ;        ;        ;                     ;            ; data path                                                                                                                                              ;
;   2.836 ;   0.232 ; FF ; uTco   ; 1      ; FF_X110_Y3_N55      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|q                                                      ;
;   2.957 ;   0.121 ; FF ; CELL   ; 2      ; FF_X110_Y3_N55      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]~la_lab/laboutb[16]                                     ;
;   2.957 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[3]|input                                                                         ;
;   2.957 ;   0.000 ; FF ; CELL   ; 25     ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[3]                                                                               ;
;   4.484 ;   1.527 ; FF ; IC     ; 1      ; LABCELL_X112_Y6_N39 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|datad             ;
;   4.622 ;   0.138 ; FF ; CELL   ; 2      ; LABCELL_X112_Y6_N39 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|combout           ;
;   4.626 ;   0.004 ; FF ; CELL   ; 33     ; LABCELL_X112_Y6_N39 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0~la_lab/laboutb[6] ;
;   5.027 ;   0.401 ; FF ; IC     ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|datae                                              ;
;   5.145 ;   0.118 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout                                            ;
;   5.149 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutb[12]                                 ;
;   5.149 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                                                            ;
;   5.149 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                                                  ;
;   5.595 ;   0.446 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|dataf                                                            ;
;   5.641 ;   0.046 ; FR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                                                          ;
;   5.646 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[9]                                                ;
;   5.799 ;   0.153 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datae                                                            ;
;   5.935 ;   0.136 ; RF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                                                          ;
;   5.939 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~la_lab/laboutb[4]                                                ;
;   6.227 ;   0.288 ; FF ; IC     ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|asdata                                                                                     ;
;   6.227 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.105   ; 2.272   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.718 ;   0.462 ; FF ; IC     ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.718 ;   0.000 ; FR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.105 ;   0.387 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 23.075   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.188   ; 0.113   ;    ; uTsu   ; 1      ; FF_X112_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #5: Setup slack is 17.034 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                         ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 6.154                                                                                               ;
; Data Required Time              ; 23.188                                                                                              ;
; Slack                           ; 17.034                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.242 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.640  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.828       ; 33         ; 0.000 ; 0.828 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 2.926       ; 80         ; 0.000 ; 1.638 ;
;    Cell                ;        ; 12    ; 0.482       ; 13         ; 0.000 ; 0.136 ;
;    uTco                ;        ; 1     ; 0.232       ; 6          ; 0.232 ; 0.232 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.462       ; 25         ; 0.000 ; 0.462 ;
;    Cell                ;        ; 4     ; 1.423       ; 75         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                          ;
; 2.514   ; 2.514   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                 ;
;   2.514 ;   0.828 ; RR ; IC     ; 1      ; FF_X109_Y3_N2       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk                                                ;
;   2.514 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y3_N2       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                                                    ;
; 6.154   ; 3.640   ;    ;        ;        ;                     ;            ; data path                                                                                                                                              ;
;   2.746 ;   0.232 ; RR ; uTco   ; 1      ; FF_X109_Y3_N2       ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|q                                                  ;
;   2.861 ;   0.115 ; RR ; CELL   ; 18     ; FF_X109_Y3_N2       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg~la_mlab/laboutt[1]                                 ;
;   2.861 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[4]|input                                                                         ;
;   2.861 ;   0.000 ; RR ; CELL   ; 25     ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[4]                                                                               ;
;   4.499 ;   1.638 ; RR ; IC     ; 1      ; LABCELL_X112_Y6_N39 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|dataf             ;
;   4.549 ;   0.050 ; RF ; CELL   ; 2      ; LABCELL_X112_Y6_N39 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|combout           ;
;   4.553 ;   0.004 ; FF ; CELL   ; 33     ; LABCELL_X112_Y6_N39 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0~la_lab/laboutb[6] ;
;   4.954 ;   0.401 ; FF ; IC     ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|datae                                              ;
;   5.072 ;   0.118 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout                                            ;
;   5.076 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutb[12]                                 ;
;   5.076 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                                                            ;
;   5.076 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                                                  ;
;   5.522 ;   0.446 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|dataf                                                            ;
;   5.568 ;   0.046 ; FR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                                                          ;
;   5.573 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[9]                                                ;
;   5.726 ;   0.153 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datae                                                            ;
;   5.862 ;   0.136 ; RF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                                                          ;
;   5.866 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~la_lab/laboutb[4]                                                ;
;   6.154 ;   0.288 ; FF ; IC     ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|asdata                                                                                     ;
;   6.154 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.105   ; 2.272   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.718 ;   0.462 ; FF ; IC     ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.718 ;   0.000 ; FR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.105 ;   0.387 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 23.075   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.188   ; 0.113   ;    ; uTsu   ; 1      ; FF_X112_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #6: Setup slack is 17.172 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                   ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 5.887                                                                                         ;
; Data Required Time              ; 23.059                                                                                        ;
; Slack                           ; 17.172                                                                                        ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.324 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.420  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 5     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.781       ; 32         ; 0.000 ; 0.781 ;
;    Cell                ;        ; 4     ; 1.686       ; 68         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.614       ; 76         ; 0.000 ; 1.727 ;
;    Cell                ;        ; 10    ; 0.572       ; 17         ; 0.000 ; 0.246 ;
;    uTco                ;        ; 1     ; 0.234       ; 7          ; 0.234 ; 0.234 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.462       ; 25         ; 0.000 ; 0.462 ;
;    Cell                ;        ; 4     ; 1.423       ; 75         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                          ;
; 2.467   ; 2.467   ;    ;        ;        ;                     ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   2.467 ;   0.781 ; RR ; IC     ; 1      ; FF_X112_Y3_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|clk                      ;
;   2.467 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]                          ;
; 5.887   ; 3.420   ;    ;        ;        ;                     ;            ; data path                                                                                                              ;
;   2.701 ;   0.234 ; RR ; uTco   ; 1      ; FF_X112_Y3_N26      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|q                        ;
;   2.832 ;   0.131 ; RR ; CELL   ; 1      ; FF_X112_Y3_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]~la_lab/laboutt[17]       ;
;   2.832 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[24]|input                                        ;
;   2.832 ;   0.000 ; RR ; CELL   ; 10     ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[24]                                              ;
;   4.559 ;   1.727 ; RR ; IC     ; 1      ; LABCELL_X113_Y4_N48 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|dataa              ;
;   4.805 ;   0.246 ; RF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout            ;
;   4.809 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutb[12] ;
;   4.809 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                            ;
;   4.809 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                  ;
;   5.255 ;   0.446 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|dataf                            ;
;   5.301 ;   0.046 ; FR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                          ;
;   5.306 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[9]                ;
;   5.459 ;   0.153 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datae                            ;
;   5.595 ;   0.136 ; RF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                          ;
;   5.599 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~la_lab/laboutb[4]                ;
;   5.887 ;   0.288 ; FF ; IC     ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|asdata                                                     ;
;   5.887 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 22.976   ; 2.143   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.718 ;   0.462 ; FF ; IC     ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.718 ;   0.000 ; FR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   22.976 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.946   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.059   ; 0.113   ;    ; uTsu   ; 1      ; FF_X112_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #7: Setup slack is 17.196 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                 ;
; Launch Clock                    ; altera_reserved_tck                                                                         ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                    ;
; Data Arrival Time               ; 6.016                                                                                       ;
; Data Required Time              ; 23.212                                                                                      ;
; Slack                           ; 17.196                                                                                      ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.424 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.320  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.010       ; 37         ; 0.000 ; 1.010 ;
;    Cell                ;        ; 4     ; 1.686       ; 63         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.324       ; 70         ; 0.136 ; 1.693 ;
;    Cell                ;        ; 8     ; 0.761       ; 23         ; 0.000 ; 0.256 ;
;    uTco                ;        ; 1     ; 0.235       ; 7          ; 0.235 ; 0.235 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.462       ; 25         ; 0.000 ; 0.462 ;
;    Cell                ;        ; 4     ; 1.423       ; 75         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                  ;
; 2.696   ; 2.696   ;    ;        ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                    ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                      ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                             ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                         ;
;   2.696 ;   1.010 ; RR ; IC     ; 1      ; FF_X113_Y3_N25      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]|clk                ;
;   2.696 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N25      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]                    ;
; 6.016   ; 3.320   ;    ;        ;        ;                     ;            ; data path                                                                                                      ;
;   2.931 ;   0.235 ; FF ; uTco   ; 1      ; FF_X113_Y3_N25      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]|q                  ;
;   3.052 ;   0.121 ; FF ; CELL   ; 11     ; FF_X113_Y3_N25      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]~la_lab/laboutt[16] ;
;   4.745 ;   1.693 ; FF ; IC     ; 1      ; LABCELL_X112_Y3_N18 ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3|dataa                    ;
;   5.001 ;   0.256 ; FR ; CELL   ; 1      ; LABCELL_X112_Y3_N18 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3|combout                  ;
;   5.006 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X112_Y3_N18 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~3~la_lab/laboutt[13]       ;
;   5.198 ;   0.192 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|datab                    ;
;   5.439 ;   0.241 ; RF ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                  ;
;   5.444 ;   0.005 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[9]        ;
;   5.580 ;   0.136 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datae                    ;
;   5.709 ;   0.129 ; FR ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                  ;
;   5.713 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~la_lab/laboutb[4]        ;
;   6.016 ;   0.303 ; RR ; IC     ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|asdata                                             ;
;   6.016 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.105   ; 2.272   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.718 ;   0.462 ; FF ; IC     ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.718 ;   0.000 ; FR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.105 ;   0.387 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 23.075   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.212   ; 0.137   ;    ; uTsu   ; 1      ; FF_X112_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #8: Setup slack is 17.219 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                         ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 5.969                                                                                               ;
; Data Required Time              ; 23.188                                                                                              ;
; Slack                           ; 17.219                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.424 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.273  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 6     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.010       ; 37         ; 0.000 ; 1.010 ;
;    Cell                ;        ; 4     ; 1.686       ; 63         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 7     ; 2.497       ; 76         ; 0.000 ; 1.209 ;
;    Cell                ;        ; 12    ; 0.545       ; 17         ; 0.000 ; 0.147 ;
;    uTco                ;        ; 1     ; 0.231       ; 7          ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.462       ; 25         ; 0.000 ; 0.462 ;
;    Cell                ;        ; 4     ; 1.423       ; 75         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                          ;
; 2.696   ; 2.696   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                                                 ;
;   2.696 ;   1.010 ; RR ; IC     ; 1      ; FF_X113_Y3_N50      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]|clk                                                ;
;   2.696 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N50      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]                                                    ;
; 5.969   ; 3.273   ;    ;        ;        ;                     ;            ; data path                                                                                                                                              ;
;   2.927 ;   0.231 ; FF ; uTco   ; 1      ; FF_X113_Y3_N50      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]|q                                                  ;
;   3.008 ;   0.081 ; FF ; CELL   ; 20     ; FF_X113_Y3_N50      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[4]~la_lab/laboutb[13]                                 ;
;   3.008 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[11]|input                                                                        ;
;   3.008 ;   0.000 ; FF ; CELL   ; 20     ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[11]                                                                              ;
;   4.217 ;   1.209 ; FF ; IC     ; 1      ; LABCELL_X112_Y6_N39 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|datac             ;
;   4.364 ;   0.147 ; FF ; CELL   ; 2      ; LABCELL_X112_Y6_N39 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0|combout           ;
;   4.368 ;   0.004 ; FF ; CELL   ; 33     ; LABCELL_X112_Y6_N39 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|node|sld_virtual_jtag_component|sld_virtual_jtag_impl_inst|virtual_state_sdr~0~la_lab/laboutb[6] ;
;   4.769 ;   0.401 ; FF ; IC     ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|datae                                              ;
;   4.887 ;   0.118 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout                                            ;
;   4.891 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutb[12]                                 ;
;   4.891 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                                                            ;
;   4.891 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                                                  ;
;   5.337 ;   0.446 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|dataf                                                            ;
;   5.383 ;   0.046 ; FR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                                                          ;
;   5.388 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[9]                                                ;
;   5.541 ;   0.153 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datae                                                            ;
;   5.677 ;   0.136 ; RF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                                                          ;
;   5.681 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~la_lab/laboutb[4]                                                ;
;   5.969 ;   0.288 ; FF ; IC     ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|asdata                                                                                     ;
;   5.969 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.105   ; 2.272   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.718 ;   0.462 ; FF ; IC     ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.718 ;   0.000 ; FR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.105 ;   0.387 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 23.075   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.188   ; 0.113   ;    ; uTsu   ; 1      ; FF_X112_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #9: Setup slack is 17.326 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                  ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                 ;
; Launch Clock                    ; altera_reserved_tck                                                                         ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                    ;
; Data Arrival Time               ; 5.886                                                                                       ;
; Data Required Time              ; 23.212                                                                                      ;
; Slack                           ; 17.326                                                                                      ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.424 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.190  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 3     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 1.010       ; 37         ; 0.000 ; 1.010 ;
;    Cell                ;        ; 4     ; 1.686       ; 63         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 2.301       ; 72         ; 0.136 ; 1.669 ;
;    Cell                ;        ; 8     ; 0.654       ; 21         ; 0.000 ; 0.254 ;
;    uTco                ;        ; 1     ; 0.235       ; 7          ; 0.235 ; 0.235 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.462       ; 25         ; 0.000 ; 0.462 ;
;    Cell                ;        ; 4     ; 1.423       ; 75         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                    ;
; 2.696   ; 2.696   ;    ;        ;        ;                     ;            ; clock path                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                              ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                      ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                      ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                        ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                              ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                               ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                           ;
;   2.696 ;   1.010 ; RR ; IC     ; 1      ; FF_X113_Y3_N25      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]|clk                  ;
;   2.696 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N25      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]                      ;
; 5.886   ; 3.190   ;    ;        ;        ;                     ;            ; data path                                                                                                        ;
;   2.931 ;   0.235 ; FF ; uTco   ; 1      ; FF_X113_Y3_N25      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]|q                    ;
;   3.052 ;   0.121 ; FF ; CELL   ; 11     ; FF_X113_Y3_N25      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irsr_reg[1]~la_lab/laboutt[16]   ;
;   4.721 ;   1.669 ; FF ; IC     ; 1      ; LABCELL_X112_Y3_N39 ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reduce_nor_3~0|dataa             ;
;   4.975 ;   0.254 ; FR ; CELL   ; 1      ; LABCELL_X112_Y3_N39 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reduce_nor_3~0|combout           ;
;   4.980 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X112_Y3_N39 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|reduce_nor_3~0~la_lab/laboutb[7] ;
;   5.173 ;   0.193 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|datae                      ;
;   5.309 ;   0.136 ; RF ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                    ;
;   5.314 ;   0.005 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[9]          ;
;   5.450 ;   0.136 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datae                      ;
;   5.579 ;   0.129 ; FR ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                    ;
;   5.583 ;   0.004 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~la_lab/laboutb[4]          ;
;   5.886 ;   0.303 ; RR ; IC     ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|asdata                                               ;
;   5.886 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 23.105   ; 2.272   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.718 ;   0.462 ; FF ; IC     ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.718 ;   0.000 ; FR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   23.105 ;   0.387 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 23.075   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.212   ; 0.137   ;    ; uTsu   ; 1      ; FF_X112_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



Path #10: Setup slack is 17.353 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                   ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck (INVERTED)                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 5.706                                                                                         ;
; Data Required Time              ; 23.059                                                                                        ;
; Slack                           ; 17.353                                                                                        ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Setup Relationship     ; 20.833 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.324 ;       ;             ;            ;       ;       ;
; Data Delay             ; 3.239  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 5     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.781       ; 32         ; 0.000 ; 0.781 ;
;    Cell                ;        ; 4     ; 1.686       ; 68         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 6     ; 2.502       ; 77         ; 0.000 ; 1.615 ;
;    Cell                ;        ; 10    ; 0.502       ; 15         ; 0.000 ; 0.159 ;
;    uTco                ;        ; 1     ; 0.235       ; 7          ; 0.235 ; 0.235 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.462       ; 25         ; 0.000 ; 0.462 ;
;    Cell                ;        ; 4     ; 1.423       ; 75         ; 0.000 ; 0.821 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                          ;
; 2.467   ; 2.467   ;    ;        ;        ;                     ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   2.467 ;   0.781 ; RR ; IC     ; 1      ; FF_X112_Y3_N31      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|clk                      ;
;   2.467 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N31      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]                          ;
; 5.706   ; 3.239   ;    ;        ;        ;                     ;            ; data path                                                                                                              ;
;   2.702 ;   0.235 ; RR ; uTco   ; 1      ; FF_X112_Y3_N31      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|q                        ;
;   2.861 ;   0.159 ; RR ; CELL   ; 1      ; FF_X112_Y3_N31      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]~la_lab/laboutb[0]        ;
;   2.861 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[25]|input                                        ;
;   2.861 ;   0.000 ; RR ; CELL   ; 9      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[25]                                              ;
;   4.476 ;   1.615 ; RR ; IC     ; 1      ; LABCELL_X113_Y4_N48 ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|datad              ;
;   4.624 ;   0.148 ; RF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0|combout            ;
;   4.628 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X113_Y4_N48 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|tdo~0~la_lab/laboutb[12] ;
;   4.628 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]|input                                            ;
;   4.628 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_send_0[0]                                                  ;
;   5.074 ;   0.446 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|dataf                            ;
;   5.120 ;   0.046 ; FR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4|combout                          ;
;   5.125 ;   0.005 ; RR ; CELL   ; 1      ; LABCELL_X111_Y3_N42 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~4~la_lab/laboutb[9]                ;
;   5.278 ;   0.153 ; RR ; IC     ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|datae                            ;
;   5.414 ;   0.136 ; RF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5|combout                          ;
;   5.418 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N36 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|tdo~5~la_lab/laboutb[4]                ;
;   5.706 ;   0.288 ; FF ; IC     ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|asdata                                                     ;
;   5.706 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N26      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                   ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+
; 20.833   ; 20.833  ;    ;        ;        ;                    ;            ; latch edge time                                                           ;
; 20.833   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                             ;
; 22.976   ; 2.143   ;    ;        ;        ;                    ;            ; clock path                                                                ;
;   20.833 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                            ;
;   20.833 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                       ;
;   20.833 ;   0.000 ; FF ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                               ;
;   21.435 ;   0.602 ; FF ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                               ;
;   21.435 ;   0.000 ; FF ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input ;
;   21.435 ;   0.000 ; FF ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck       ;
;   21.435 ;   0.000 ; FF ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck        ;
;   22.256 ;   0.821 ; FF ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap    ;
;   22.718 ;   0.462 ; FF ; IC     ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg|clk           ;
;   22.718 ;   0.000 ; FR ; CELL   ; 1      ; FF_X112_Y2_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
;   22.976 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                   ;
; 22.946   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                         ;
; 23.059   ; 0.113   ;    ; uTsu   ; 1      ; FF_X112_Y2_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|int_tdo_reg               ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.019 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                  ; To Node                                                                                                             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 0.019 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.003      ; 0.259      ; Fast 900mV 0C Model             ;
; 0.024 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]              ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]       ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.003      ; 0.264      ; Fast 900mV 0C Model             ;
; 0.025 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]                 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[6]          ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.002      ; 0.264      ; Fast 900mV 0C Model             ;
; 0.377 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.074     ; 0.361      ; Fast 900mV 0C Model             ;
; 0.377 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.074     ; 0.361      ; Fast 900mV 0C Model             ;
; 0.377 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.074     ; 0.361      ; Fast 900mV 0C Model             ;
; 0.377 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.074     ; 0.361      ; Fast 900mV 0C Model             ;
; 0.377 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.074     ; 0.361      ; Fast 900mV 0C Model             ;
; 0.377 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[9]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.074     ; 0.361      ; Fast 900mV 0C Model             ;
; 0.377 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]                      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; -0.074     ; 0.361      ; Fast 900mV 0C Model             ;
+-------+----------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.019 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                 ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                      ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1] ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped        ;
; Launch Clock                    ; altera_reserved_tck                                                                                                        ;
; Latch Clock                     ; altera_reserved_tck                                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                   ;
; Data Arrival Time               ; 1.430                                                                                                                      ;
; Data Required Time              ; 1.411                                                                                                                      ;
; Slack                           ; 0.019                                                                                                                      ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                        ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.003 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.259 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.415       ; 35         ; 0.000 ; 0.415 ;
;    Cell                ;       ; 5     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.156       ; 60         ; 0.000 ; 0.156 ;
;    uTco                ;       ; 1     ; 0.103       ; 40         ; 0.103 ; 0.103 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.568       ; 40         ; 0.000 ; 0.568 ;
;    Cell                ;       ; 5     ; 0.848       ; 60         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                  ;
; 1.171   ; 1.171   ;    ;        ;        ;                     ;            ; clock path                                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15            ;            ; altera_reserved_tck                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|i                                                                                                    ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56  ;            ; altera_reserved_tck~input|o                                                                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                      ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                             ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                         ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                 ;
;   0.756 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port       ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                       ;
;   1.171 ;   0.415 ; RR ; IC     ; 1      ; FF_X110_Y6_N25      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1]|clk ;
;   1.171 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y6_N25      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1]     ;
; 1.430   ; 0.259   ;    ;        ;        ;                     ;            ; data path                                                                                                                      ;
;   1.274 ;   0.103 ; FF ; uTco   ; 2      ; FF_X110_Y6_N25      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|in_to_out_synchronizer|dreg[1]|q   ;
;   1.274 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X110_Y6_N24 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped~0|datae    ;
;   1.430 ;   0.156 ; FF ; CELL   ; 1      ; LABCELL_X110_Y6_N24 ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped~0|combout  ;
;   1.430 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y6_N26      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped|d          ;
;   1.430 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y6_N26      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped            ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                    ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                         ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                           ;
; 1.174   ; 1.174    ;    ;        ;        ;                    ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                             ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                             ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                               ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                     ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                      ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                  ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                          ;
;   0.848 ;   0.000  ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                ;
;   1.416 ;   0.568  ; RR ; IC     ; 1      ; FF_X110_Y6_N26     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped|clk ;
;   1.416 ;   0.000  ; RR ; CELL   ; 1      ; FF_X110_Y6_N26     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped     ;
;   1.174 ;   -0.242 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                                 ;
; 1.174   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                       ;
; 1.411   ; 0.237    ;    ; uTh    ; 1      ; FF_X110_Y6_N26     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_toggle_flopped     ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.024 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                    ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                         ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2] ;
; Launch Clock                    ; altera_reserved_tck                                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                                      ;
; Data Arrival Time               ; 1.536                                                                                                         ;
; Data Required Time              ; 1.512                                                                                                         ;
; Slack                           ; 0.024                                                                                                         ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.003 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.264 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.516       ; 41         ; 0.000 ; 0.516 ;
;    Cell                ;       ; 4     ; 0.756       ; 59         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.160       ; 61         ; 0.000 ; 0.160 ;
;    uTco                ;       ; 1     ; 0.104       ; 39         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.693       ; 45         ; 0.000 ; 0.693 ;
;    Cell                ;       ; 4     ; 0.848       ; 55         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                              ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                           ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                  ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                     ;
; 1.272   ; 1.272   ;    ;        ;        ;                    ;            ; clock path                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                    ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                               ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                       ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                       ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                         ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                               ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                            ;
;   1.272 ;   0.516 ; RR ; IC     ; 1      ; FF_X113_Y7_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]|clk ;
;   1.272 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y7_N32     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]     ;
; 1.536   ; 0.264   ;    ;        ;        ;                    ;            ; data path                                                                                                         ;
;   1.376 ;   0.104 ; FF ; uTco   ; 2      ; FF_X113_Y7_N32     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[3]|q   ;
;   1.536 ;   0.160 ; FF ; CELL   ; 1      ; FF_X113_Y7_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]|d   ;
;   1.536 ;   0.000 ; FF ; CELL   ; 1      ; FF_X113_Y7_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]     ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                              ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                           ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                   ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                     ;
; 1.275   ; 1.275    ;    ;        ;        ;                    ;            ; clock path                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                    ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                               ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                       ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                       ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                         ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                               ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                            ;
;   1.541 ;   0.693  ; RR ; IC     ; 1      ; FF_X113_Y7_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]|clk ;
;   1.541 ;   0.000  ; RR ; CELL   ; 1      ; FF_X113_Y7_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]     ;
;   1.275 ;   -0.266 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                           ;
; 1.275   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                 ;
; 1.512   ; 0.237    ;    ; uTh    ; 1      ; FF_X113_Y7_N31     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|identity_contrib_shift_reg[2]     ;
+---------+----------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.025 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                 ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                      ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7] ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[6] ;
; Launch Clock                    ; altera_reserved_tck                                                                                        ;
; Latch Clock                     ; altera_reserved_tck                                                                                        ;
; SDC Exception                   ; No SDC Exception on Path                                                                                   ;
; Data Arrival Time               ; 1.350                                                                                                      ;
; Data Required Time              ; 1.325                                                                                                      ;
; Slack                           ; 0.025                                                                                                      ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                        ;
+---------------------------------+------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.002 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.264 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.330       ; 30         ; 0.000 ; 0.330 ;
;    Cell                ;       ; 5     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.160       ; 61         ; 0.000 ; 0.160 ;
;    uTco                ;       ; 1     ; 0.104       ; 39         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 5     ; 0.457       ; 35         ; 0.000 ; 0.457 ;
;    Cell                ;       ; 5     ; 0.848       ; 65         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                           ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                        ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                               ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                  ;
; 1.086   ; 1.086   ;    ;        ;        ;                    ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                    ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                      ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                             ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                         ;
;   0.756 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                 ;
;   0.756 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                       ;
;   1.086 ;   0.330 ; RR ; IC     ; 1      ; FF_X112_Y1_N32     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]|clk ;
;   1.086 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y1_N32     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]     ;
; 1.350   ; 0.264   ;    ;        ;        ;                    ;            ; data path                                                                                                      ;
;   1.190 ;   0.104 ; FF ; uTco   ; 2      ; FF_X112_Y1_N32     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[7]|q   ;
;   1.350 ;   0.160 ; FF ; CELL   ; 1      ; FF_X112_Y1_N31     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[6]|d   ;
;   1.350 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y1_N31     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[6]     ;
+---------+---------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                           ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                        ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                                ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                  ;
; 1.088   ; 1.088    ;    ;        ;        ;                    ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                            ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                    ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                    ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                      ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                            ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                             ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                         ;
;   0.848 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                 ;
;   0.848 ;   0.000  ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                       ;
;   1.305 ;   0.457  ; RR ; IC     ; 1      ; FF_X112_Y1_N31     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[6]|clk ;
;   1.305 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y1_N31     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[6]     ;
;   1.088 ;   -0.217 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                        ;
; 1.088   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                              ;
; 1.325   ; 0.237    ;    ; uTh    ; 1      ; FF_X112_Y1_N31     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|header_in[6]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.377 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]       ;
; Launch Clock                    ; altera_reserved_tck                                                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                             ;
; Data Arrival Time               ; 1.532                                                                                                ;
; Data Required Time              ; 1.155                                                                                                ;
; Slack                           ; 0.377                                                                                                ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.361  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.415       ; 35         ; 0.000 ; 0.415 ;
;    Cell                ;        ; 4     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.225       ; 62         ; 0.225 ; 0.225 ;
;    Cell                ;        ; 2     ; 0.032       ; 9          ; 0.000 ; 0.032 ;
;    uTco                ;        ; 1     ; 0.104       ; 29         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;        ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.171   ; 1.171   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.171 ;   0.415 ; RR ; IC     ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|clk               ;
;   1.171 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                   ;
; 1.532   ; 0.361   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.275 ;   0.104 ; FF ; uTco   ; 1      ; FF_X113_Y3_N38     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|q                 ;
;   1.307 ;   0.032 ; FF ; CELL   ; 12     ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]~la_lab/laboutb[5] ;
;   1.532 ;   0.225 ; FF ; IC     ; 1      ; FF_X112_Y2_N10     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]|ena                     ;
;   1.532 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N10     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]                         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N10     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N10     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.155   ; 0.058    ;    ; uTh    ; 1      ; FF_X112_Y2_N10     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #5: Hold slack is 0.377 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]       ;
; Launch Clock                    ; altera_reserved_tck                                                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                             ;
; Data Arrival Time               ; 1.532                                                                                                ;
; Data Required Time              ; 1.155                                                                                                ;
; Slack                           ; 0.377                                                                                                ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.361  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.415       ; 35         ; 0.000 ; 0.415 ;
;    Cell                ;        ; 4     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.225       ; 62         ; 0.225 ; 0.225 ;
;    Cell                ;        ; 2     ; 0.032       ; 9          ; 0.000 ; 0.032 ;
;    uTco                ;        ; 1     ; 0.104       ; 29         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;        ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.171   ; 1.171   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.171 ;   0.415 ; RR ; IC     ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|clk               ;
;   1.171 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                   ;
; 1.532   ; 0.361   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.275 ;   0.104 ; FF ; uTco   ; 1      ; FF_X113_Y3_N38     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|q                 ;
;   1.307 ;   0.032 ; FF ; CELL   ; 12     ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]~la_lab/laboutb[5] ;
;   1.532 ;   0.225 ; FF ; IC     ; 1      ; FF_X112_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]|ena                     ;
;   1.532 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]                         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.155   ; 0.058    ;    ; uTh    ; 1      ; FF_X112_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #6: Hold slack is 0.377 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]       ;
; Launch Clock                    ; altera_reserved_tck                                                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                             ;
; Data Arrival Time               ; 1.532                                                                                                ;
; Data Required Time              ; 1.155                                                                                                ;
; Slack                           ; 0.377                                                                                                ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.361  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.415       ; 35         ; 0.000 ; 0.415 ;
;    Cell                ;        ; 4     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.225       ; 62         ; 0.225 ; 0.225 ;
;    Cell                ;        ; 2     ; 0.032       ; 9          ; 0.000 ; 0.032 ;
;    uTco                ;        ; 1     ; 0.104       ; 29         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;        ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.171   ; 1.171   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.171 ;   0.415 ; RR ; IC     ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|clk               ;
;   1.171 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                   ;
; 1.532   ; 0.361   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.275 ;   0.104 ; FF ; uTco   ; 1      ; FF_X113_Y3_N38     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|q                 ;
;   1.307 ;   0.032 ; FF ; CELL   ; 12     ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]~la_lab/laboutb[5] ;
;   1.532 ;   0.225 ; FF ; IC     ; 1      ; FF_X112_Y2_N50     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]|ena                     ;
;   1.532 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N50     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]                         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N50     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N50     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.155   ; 0.058    ;    ; uTh    ; 1      ; FF_X112_Y2_N50     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[3]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #7: Hold slack is 0.377 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]       ;
; Launch Clock                    ; altera_reserved_tck                                                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                             ;
; Data Arrival Time               ; 1.532                                                                                                ;
; Data Required Time              ; 1.155                                                                                                ;
; Slack                           ; 0.377                                                                                                ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.361  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.415       ; 35         ; 0.000 ; 0.415 ;
;    Cell                ;        ; 4     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.225       ; 62         ; 0.225 ; 0.225 ;
;    Cell                ;        ; 2     ; 0.032       ; 9          ; 0.000 ; 0.032 ;
;    uTco                ;        ; 1     ; 0.104       ; 29         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;        ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.171   ; 1.171   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.171 ;   0.415 ; RR ; IC     ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|clk               ;
;   1.171 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                   ;
; 1.532   ; 0.361   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.275 ;   0.104 ; FF ; uTco   ; 1      ; FF_X113_Y3_N38     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|q                 ;
;   1.307 ;   0.032 ; FF ; CELL   ; 12     ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]~la_lab/laboutb[5] ;
;   1.532 ;   0.225 ; FF ; IC     ; 1      ; FF_X112_Y2_N53     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]|ena                     ;
;   1.532 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N53     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]                         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N53     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N53     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.155   ; 0.058    ;    ; uTh    ; 1      ; FF_X112_Y2_N53     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.377 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]       ;
; Launch Clock                    ; altera_reserved_tck                                                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                             ;
; Data Arrival Time               ; 1.532                                                                                                ;
; Data Required Time              ; 1.155                                                                                                ;
; Slack                           ; 0.377                                                                                                ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.361  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.415       ; 35         ; 0.000 ; 0.415 ;
;    Cell                ;        ; 4     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.225       ; 62         ; 0.225 ; 0.225 ;
;    Cell                ;        ; 2     ; 0.032       ; 9          ; 0.000 ; 0.032 ;
;    uTco                ;        ; 1     ; 0.104       ; 29         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;        ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.171   ; 1.171   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.171 ;   0.415 ; RR ; IC     ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|clk               ;
;   1.171 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                   ;
; 1.532   ; 0.361   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.275 ;   0.104 ; FF ; uTco   ; 1      ; FF_X113_Y3_N38     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|q                 ;
;   1.307 ;   0.032 ; FF ; CELL   ; 12     ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]~la_lab/laboutb[5] ;
;   1.532 ;   0.225 ; FF ; IC     ; 1      ; FF_X112_Y2_N47     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]|ena                     ;
;   1.532 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N47     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]                         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N47     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N47     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.155   ; 0.058    ;    ; uTh    ; 1      ; FF_X112_Y2_N47     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.377 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[9]       ;
; Launch Clock                    ; altera_reserved_tck                                                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                             ;
; Data Arrival Time               ; 1.532                                                                                                ;
; Data Required Time              ; 1.155                                                                                                ;
; Slack                           ; 0.377                                                                                                ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.361  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.415       ; 35         ; 0.000 ; 0.415 ;
;    Cell                ;        ; 4     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.225       ; 62         ; 0.225 ; 0.225 ;
;    Cell                ;        ; 2     ; 0.032       ; 9          ; 0.000 ; 0.032 ;
;    uTco                ;        ; 1     ; 0.104       ; 29         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;        ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.171   ; 1.171   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.171 ;   0.415 ; RR ; IC     ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|clk               ;
;   1.171 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                   ;
; 1.532   ; 0.361   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.275 ;   0.104 ; FF ; uTco   ; 1      ; FF_X113_Y3_N38     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|q                 ;
;   1.307 ;   0.032 ; FF ; CELL   ; 12     ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]~la_lab/laboutb[5] ;
;   1.532 ;   0.225 ; FF ; IC     ; 1      ; FF_X112_Y2_N55     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[9]|ena                     ;
;   1.532 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N55     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[9]                         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N55     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[9]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N55     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[9]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.155   ; 0.058    ;    ; uTh    ; 1      ; FF_X112_Y2_N55     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[9]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.377 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                           ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                ;
+---------------------------------+------------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]       ;
; Launch Clock                    ; altera_reserved_tck                                                                                  ;
; Latch Clock                     ; altera_reserved_tck                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                             ;
; Data Arrival Time               ; 1.532                                                                                                ;
; Data Required Time              ; 1.155                                                                                                ;
; Slack                           ; 0.377                                                                                                ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000  ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.074 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.361  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.415       ; 35         ; 0.000 ; 0.415 ;
;    Cell                ;        ; 4     ; 0.756       ; 65         ; 0.000 ; 0.421 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 0.225       ; 62         ; 0.225 ; 0.225 ;
;    Cell                ;        ; 2     ; 0.032       ; 9          ; 0.000 ; 0.032 ;
;    uTco                ;        ; 1     ; 0.104       ; 29         ; 0.104 ; 0.104 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;        ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 1.171   ; 1.171   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.171 ;   0.415 ; RR ; IC     ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|clk               ;
;   1.171 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]                   ;
; 1.532   ; 0.361   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   1.275 ;   0.104 ; FF ; uTco   ; 1      ; FF_X113_Y3_N38     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]|q                 ;
;   1.307 ;   0.032 ; FF ; CELL   ; 12     ; FF_X113_Y3_N38     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[11]~la_lab/laboutb[5] ;
;   1.532 ;   0.225 ; FF ; IC     ; 1      ; FF_X112_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]|ena                     ;
;   1.532 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]                         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.155   ; 0.058    ;    ; uTh    ; 1      ; FF_X112_Y2_N19     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 hold paths (0 violated).  Worst case slack is 0.021 

Tcl Command:
    report_timing -hold -panel_name {Worst-Case Timing Paths||Hold||i_clk} -to_clock [get_clocks {i_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {i_clk}] 
    -hold 
    -npaths 10 
    -detail full_path 
    -panel_name {i_clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ; To Node                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.021 ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.280      ; Fast 900mV 0C Model             ;
; 0.022 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.258      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|dffe3a[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                   ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF                                                                                                                                                                                                                                                                                                                                                                        ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.287      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.270      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][39]                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][39]                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.288      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[4][74]                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[5][74]                                                                                                                                                                                                                                                                                                                                                                                                                                                         ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.272      ; Fast 900mV 0C Model             ;
; 0.023 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[5]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[6]                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.273      ; Fast 900mV 0C Model             ;
; 0.024 ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|dffe3a[0]                                                                                                                                                                                                                                                                                                                                                                                                                           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF                                                                                                                                                                                                                                                                                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.272      ; Fast 900mV 0C Model             ;
; 0.024 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                                                                                                                                                                                                                                                                                                                                                                    ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]                                                                                                                                                                                                                                                                                                                                                                                                    ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.257      ; Fast 900mV 0C Model             ;
; 0.024 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]                                                                                                                                                                                                                                                                                                                                                                                ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]                                                                                                                                                                                                                                                                                                                                                                                ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.255      ; Fast 900mV 0C Model             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Hold slack is 0.021 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                     ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                          ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1] ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1] ;
; Launch Clock                    ; i_clk                                                                                                                          ;
; Latch Clock                     ; i_clk                                                                                                                          ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                       ;
; Data Arrival Time               ; 2.776                                                                                                                          ;
; Data Required Time              ; 2.755                                                                                                                          ;
; Slack                           ; 0.021                                                                                                                          ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                            ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.280 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.899       ; 76         ; 0.000 ; 1.899 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.166       ; 59         ; 0.000 ; 0.166 ;
;    uTco                ;       ; 1     ; 0.114       ; 41         ; 0.114 ; 0.114 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.055       ; 76         ; 0.000 ; 2.055 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                 ;
+---------+---------+----+--------+--------+-----------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location              ; HS/LP     ; Element                                                                                                                            ;
+---------+---------+----+--------+--------+-----------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                       ;           ; launch edge time                                                                                                                   ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                       ;           ; time borrowed                                                                                                                      ;
; 2.496   ; 2.496   ;    ;        ;        ;                       ;           ; clock path                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ;        ;                       ;           ; source latency                                                                                                                     ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10              ;           ; i_clk                                                                                                                              ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32   ;           ; i_clk~input|i                                                                                                                      ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32   ;           ; i_clk~input|o                                                                                                                      ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32   ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                        ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20      ;           ; i_clk~inputCLKENA0|inclk                                                                                                           ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20      ;           ; i_clk~inputCLKENA0|outclk                                                                                                          ;
;   2.496 ;   1.899 ; RR ; IC     ; 1      ; FF_X109_Y34_N38       ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]|clk ;
;   2.496 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y34_N38       ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]     ;
; 2.776   ; 0.280   ;    ;        ;        ;                       ;           ; data path                                                                                                                          ;
;   2.610 ;   0.114 ; FF ; uTco   ; 2      ; FF_X109_Y34_N38       ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]|q   ;
;   2.610 ;   0.000 ; FF ; CELL   ; 1      ; MLABCELL_X109_Y34_N36 ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_select_q[1]~3|datae   ;
;   2.776 ;   0.166 ; FF ; CELL   ; 1      ; MLABCELL_X109_Y34_N36 ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_select_q[1]~3|combout ;
;   2.776 ;   0.000 ; FF ; CELL   ; 1      ; FF_X109_Y34_N38       ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]|d   ;
;   2.776 ;   0.000 ; FF ; CELL   ; 1      ; FF_X109_Y34_N38       ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]     ;
+---------+---------+----+--------+--------+-----------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                               ;
+---------+----------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                            ;
+---------+----------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                      ;
; 2.496   ; 2.496    ;    ;        ;        ;                     ;           ; clock path                                                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                              ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                      ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                      ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                        ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                           ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                          ;
;   2.714 ;   2.055  ; RR ; IC     ; 1      ; FF_X109_Y34_N38     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]|clk ;
;   2.714 ;   0.000  ; RR ; CELL   ; 1      ; FF_X109_Y34_N38     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]     ;
;   2.496 ;   -0.218 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                            ;
; 2.496   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                  ;
; 2.755   ; 0.259    ;    ; uTh    ; 1      ; FF_X109_Y34_N38     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|status_NO_SHIFT_REG_q[1]     ;
+---------+----------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Hold slack is 0.022 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0] ;
; Launch Clock                    ; i_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; Latch Clock                     ; i_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
; Data Arrival Time               ; 2.739                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; Data Required Time              ; 2.717                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; Slack                           ; 0.022                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.258 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.155       ; 60         ; 0.000 ; 0.155 ;
;    uTco                ;       ; 1     ; 0.103       ; 40         ; 0.103 ; 0.103 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.039       ; 76         ; 0.000 ; 2.039 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------+---------+----+--------+--------+----------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------+---------+----+--------+--------+----------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
; 2.481   ; 2.481   ;    ;        ;        ;                      ;            ; clock path                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10             ;            ; i_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|i                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input|o                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32  ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20     ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X97_Y42_N13       ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0]|clk              ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y42_N13       ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0]                  ;
; 2.739   ; 0.258   ;    ;        ;        ;                      ;            ; data path                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;   2.584 ;   0.103 ; FF ; uTco   ; 2      ; FF_X97_Y42_N13       ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0]|q                ;
;   2.584 ;   0.000 ; FF ; CELL   ; 1      ; MLABCELL_X97_Y42_N12 ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|stall_and_valid_q[0]~0|datae   ;
;   2.739 ;   0.155 ; FF ; CELL   ; 1      ; MLABCELL_X97_Y42_N12 ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|stall_and_valid_q[0]~0|combout ;
;   2.739 ;   0.000 ; FF ; CELL   ; 1      ; FF_X97_Y42_N13       ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0]|d                ;
;   2.739 ;   0.000 ; FF ; CELL   ; 1      ; FF_X97_Y42_N13       ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0]                  ;
+---------+---------+----+--------+--------+----------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------+----------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
; 2.481   ; 2.481    ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;   2.698 ;   2.039  ; RR ; IC     ; 1      ; FF_X97_Y42_N13      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0]|clk ;
;   2.698 ;   0.000  ; RR ; CELL   ; 1      ; FF_X97_Y42_N13      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0]     ;
;   2.481 ;   -0.217 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
; 2.481   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
; 2.717   ; 0.236    ;    ; uTh    ; 1      ; FF_X97_Y42_N13      ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr|thei_io_full_acl_c_zn2cl4sycl3ext5intel9prototype8internal4pipein6detail14hostpipepipeidi10id_pipeouteeili1eli0eli1elb1elb0elns4_13protocol_namee2ee9m_storagee_pipe_channel_unnamed_zts3add0_zts3add_26_4gr_sr|sr_valid_q[0]     ;
+---------+----------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #3: Hold slack is 0.023 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                     ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|dffe3a[0]                                                                            ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF ;
; Launch Clock                    ; i_clk                                                                                                                                                                                                                     ;
; Latch Clock                     ; i_clk                                                                                                                                                                                                                     ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                  ;
; Data Arrival Time               ; 2.776                                                                                                                                                                                                                     ;
; Data Required Time              ; 2.753                                                                                                                                                                                                                     ;
; Slack                           ; 0.023                                                                                                                                                                                                                     ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                                                                       ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.287 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.892       ; 76         ; 0.000 ; 1.892 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.168       ; 59         ; 0.000 ; 0.168 ;
;    uTco                ;       ; 1     ; 0.119       ; 41         ; 0.119 ; 0.119 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.048       ; 76         ; 0.000 ; 2.048 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                                                                                               ;
; 2.489   ; 2.489   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                                                                                               ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                                                                                               ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                 ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                    ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                   ;
;   2.489 ;   1.892 ; RR ; IC     ; 1      ; FF_X97_Y37_N20      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|dffe3a[0]|clk                                                                          ;
;   2.489 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y37_N20      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|dffe3a[0]                                                                              ;
; 2.776   ; 0.287   ;    ;        ;        ;                     ;           ; data path                                                                                                                                                                                                                   ;
;   2.608 ;   0.119 ; FF ; uTco   ; 1      ; FF_X97_Y37_N20      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|dffe3a[0]|q                                                                            ;
;   2.776 ;   0.168 ; FF ; CELL   ; 1      ; FF_X97_Y37_N19      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF|d ;
;   2.776 ;   0.000 ; FF ; CELL   ; 1      ; FF_X97_Y37_N19      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF   ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                          ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                                                                                                       ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                                                                                                               ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                                                                                                 ;
; 2.489   ; 2.489    ;    ;        ;        ;                     ;           ; clock path                                                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                                                                                                                                ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                                                                                                         ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                                                                                                 ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                                                                                                 ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                   ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                      ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                     ;
;   2.707 ;   2.048  ; RR ; IC     ; 1      ; FF_X97_Y37_N19      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF|clk ;
;   2.707 ;   0.000  ; RR ; CELL   ; 1      ; FF_X97_Y37_N19      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF     ;
;   2.489 ;   -0.218 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                                                                                                       ;
; 2.489   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                                                                                                             ;
; 2.753   ; 0.264    ;    ; uTh    ; 1      ; FF_X97_Y37_N19      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF     ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Hold slack is 0.023 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                       ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                            ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]     ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1] ;
; Launch Clock                    ; i_clk                                                                                                            ;
; Latch Clock                     ; i_clk                                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                         ;
; Data Arrival Time               ; 2.759                                                                                                            ;
; Data Required Time              ; 2.736                                                                                                            ;
; Slack                           ; 0.023                                                                                                            ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                              ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.270 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.892       ; 76         ; 0.000 ; 1.892 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.163       ; 60         ; 0.000 ; 0.163 ;
;    uTco                ;       ; 1     ; 0.107       ; 40         ; 0.107 ; 0.107 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.048       ; 76         ; 0.000 ; 2.048 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                  ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                         ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                            ;
; 2.489   ; 2.489   ;    ;        ;        ;                     ;           ; clock path                                                                                                               ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                           ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                            ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                            ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                              ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                 ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                ;
;   2.489 ;   1.892 ; RR ; IC     ; 1      ; FF_X97_Y33_N1       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]|clk         ;
;   2.489 ;   0.000 ; RR ; CELL   ; 1      ; FF_X97_Y33_N1       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]             ;
; 2.759   ; 0.270   ;    ;        ;        ;                     ;           ; data path                                                                                                                ;
;   2.596 ;   0.107 ; FF ; uTco   ; 1      ; FF_X97_Y33_N1       ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_stage2_data_reg_q[1]|q           ;
;   2.596 ;   0.000 ; FF ; CELL   ; 1      ; MLABCELL_X97_Y33_N0 ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_output_mux_2_q[0]~0|datae   ;
;   2.759 ;   0.163 ; FF ; CELL   ; 1      ; MLABCELL_X97_Y33_N0 ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_output_mux_2_q[0]~0|combout ;
;   2.759 ;   0.000 ; FF ; CELL   ; 1      ; FF_X97_Y33_N2       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]|d       ;
;   2.759 ;   0.000 ; FF ; CELL   ; 1      ; FF_X97_Y33_N2       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]         ;
+---------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                 ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                              ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                      ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                        ;
; 2.489   ; 2.489    ;    ;        ;        ;                     ;           ; clock path                                                                                                           ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                       ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                        ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                        ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                          ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                             ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                            ;
;   2.707 ;   2.048  ; RR ; IC     ; 1      ; FF_X97_Y33_N2       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]|clk ;
;   2.707 ;   0.000  ; RR ; CELL   ; 1      ; FF_X97_Y33_N2       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]     ;
;   2.489 ;   -0.218 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                              ;
; 2.489   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                    ;
; 2.736   ; 0.247    ;    ; uTh    ; 1      ; FF_X97_Y33_N2       ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|cra_output_readdata_reg_q[1]     ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------+



Path #5: Hold slack is 0.023 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                             ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                  ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][39] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][39] ;
; Launch Clock                    ; i_clk                                                                                                                  ;
; Latch Clock                     ; i_clk                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                               ;
; Data Arrival Time               ; 2.772                                                                                                                  ;
; Data Required Time              ; 2.749                                                                                                                  ;
; Slack                           ; 0.023                                                                                                                  ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                    ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.288 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.887       ; 76         ; 0.000 ; 1.887 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.168       ; 58         ; 0.000 ; 0.168 ;
;    uTco                ;       ; 1     ; 0.120       ; 42         ; 0.120 ; 0.120 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.042       ; 76         ; 0.000 ; 2.042 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                           ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                              ;
; 2.484   ; 2.484   ;    ;        ;        ;                     ;           ; clock path                                                                                                                 ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                      ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                              ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                              ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                   ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                  ;
;   2.484 ;   1.887 ; RR ; IC     ; 1      ; FF_X94_Y47_N2       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][39]|clk ;
;   2.484 ;   0.000 ; RR ; CELL   ; 1      ; FF_X94_Y47_N2       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][39]     ;
; 2.772   ; 0.288   ;    ;        ;        ;                     ;           ; data path                                                                                                                  ;
;   2.604 ;   0.120 ; FF ; uTco   ; 1      ; FF_X94_Y47_N2       ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[4][39]|q   ;
;   2.772 ;   0.168 ; FF ; CELL   ; 1      ; FF_X94_Y47_N1       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][39]|d   ;
;   2.772 ;   0.000 ; FF ; CELL   ; 1      ; FF_X94_Y47_N1       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][39]     ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                       ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                    ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                            ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                              ;
; 2.484   ; 2.484    ;    ;        ;        ;                     ;           ; clock path                                                                                                                 ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                             ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                      ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                              ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                              ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                   ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                  ;
;   2.701 ;   2.042  ; RR ; IC     ; 1      ; FF_X94_Y47_N1       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][39]|clk ;
;   2.701 ;   0.000  ; RR ; CELL   ; 1      ; FF_X94_Y47_N1       ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][39]     ;
;   2.484 ;   -0.217 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                    ;
; 2.484   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                          ;
; 2.749   ; 0.265    ;    ; uTh    ; 1      ; FF_X94_Y47_N1       ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|ndrange_sum|pipelined_data[5][39]     ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------+



Path #6: Hold slack is 0.023 
===============================================================================
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                               ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                    ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[4][74] ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[5][74] ;
; Launch Clock                    ; i_clk                                                                                                                                    ;
; Latch Clock                     ; i_clk                                                                                                                                    ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                 ;
; Data Arrival Time               ; 2.760                                                                                                                                    ;
; Data Required Time              ; 2.737                                                                                                                                    ;
; Slack                           ; 0.023                                                                                                                                    ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                      ;
+---------------------------------+------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.272 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.891       ; 76         ; 0.000 ; 1.891 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.166       ; 61         ; 0.000 ; 0.166 ;
;    uTco                ;       ; 1     ; 0.106       ; 39         ; 0.106 ; 0.106 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.046       ; 76         ; 0.000 ; 2.046 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                      ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                                             ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                ;
; 2.488   ; 2.488   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                               ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                  ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                     ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                    ;
;   2.488 ;   1.891 ; RR ; IC     ; 1      ; FF_X110_Y43_N59     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[4][74]|clk ;
;   2.488 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y43_N59     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[4][74]     ;
; 2.760   ; 0.272   ;    ;        ;        ;                     ;           ; data path                                                                                                                                    ;
;   2.594 ;   0.106 ; FF ; uTco   ; 1      ; FF_X110_Y43_N59     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[4][74]|q   ;
;   2.760 ;   0.166 ; FF ; CELL   ; 1      ; FF_X110_Y43_N58     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[5][74]|d   ;
;   2.760 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y43_N58     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[5][74]     ;
+---------+---------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                         ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                      ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                              ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                ;
; 2.488   ; 2.488    ;    ;        ;        ;                     ;           ; clock path                                                                                                                                   ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                                               ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                        ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                  ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                     ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                    ;
;   2.705 ;   2.046  ; RR ; IC     ; 1      ; FF_X110_Y43_N58     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[5][74]|clk ;
;   2.705 ;   0.000  ; RR ; CELL   ; 1      ; FF_X110_Y43_N58     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[5][74]     ;
;   2.488 ;   -0.217 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                      ;
; 2.488   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                            ;
; 2.737   ; 0.249    ;    ; uTh    ; 1      ; FF_X110_Y43_N58     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_sum|pipelined_data[5][74]     ;
+---------+----------+----+--------+--------+---------------------+-----------+----------------------------------------------------------------------------------------------------------------------------------------------+



Path #7: Hold slack is 0.023 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[5] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[6] ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.765                                                                                                                   ;
; Data Required Time              ; 2.742                                                                                                                   ;
; Slack                           ; 0.023                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.273 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.895       ; 76         ; 0.000 ; 1.895 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.169       ; 62         ; 0.000 ; 0.169 ;
;    uTco                ;       ; 1     ; 0.104       ; 38         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.051       ; 76         ; 0.000 ; 2.051 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                        ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                               ;
; 2.492   ; 2.492   ;    ;        ;        ;                     ;           ; clock path                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                               ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                               ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                 ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                    ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                   ;
;   2.492 ;   1.895 ; RR ; IC     ; 1      ; FF_X94_Y40_N56      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[5]|clk ;
;   2.492 ;   0.000 ; RR ; CELL   ; 1      ; FF_X94_Y40_N56      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[5]     ;
; 2.765   ; 0.273   ;    ;        ;        ;                     ;           ; data path                                                                                                                   ;
;   2.596 ;   0.104 ; FF ; uTco   ; 1      ; FF_X94_Y40_N56      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[5]|q   ;
;   2.765 ;   0.169 ; FF ; CELL   ; 1      ; FF_X94_Y40_N55      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[6]|d   ;
;   2.765 ;   0.000 ; FF ; CELL   ; 1      ; FF_X94_Y40_N55      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[6]     ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                        ;
+---------+----------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                     ;
+---------+----------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                             ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                               ;
; 2.492   ; 2.492    ;    ;        ;        ;                     ;           ; clock path                                                                                                                  ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                              ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                               ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                               ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                 ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                    ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                   ;
;   2.710 ;   2.051  ; RR ; IC     ; 1      ; FF_X94_Y40_N55      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[6]|clk ;
;   2.710 ;   0.000  ; RR ; CELL   ; 1      ; FF_X94_Y40_N55      ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[6]     ;
;   2.492 ;   -0.218 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                     ;
; 2.492   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                           ;
; 2.742   ; 0.250    ;    ; uTh    ; 1      ; FF_X94_Y40_N55      ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_finish_detector|pipelined_dispatched_all_groups[6]     ;
+---------+----------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------+



Path #8: Hold slack is 0.024 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                                                        ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                                             ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|dffe3a[0]                                                                            ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF ;
; Launch Clock                    ; i_clk                                                                                                                                                                                                                                             ;
; Latch Clock                     ; i_clk                                                                                                                                                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                                          ;
; Data Arrival Time               ; 2.757                                                                                                                                                                                                                                             ;
; Data Required Time              ; 2.733                                                                                                                                                                                                                                             ;
; Slack                           ; 0.024                                                                                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                                                                                               ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.272 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.888       ; 76         ; 0.000 ; 1.888 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 2     ; 0.168       ; 62         ; 0.000 ; 0.168 ;
;    uTco                ;       ; 1     ; 0.104       ; 38         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.043       ; 76         ; 0.000 ; 2.043 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                                                                                                                             ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;           ; launch edge time                                                                                                                                                                                                                                    ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                                                                                                                       ;
; 2.485   ; 2.485   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                                                                                                                                      ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                                                                                                                               ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                                                                                                                       ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                                                                                                                       ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                         ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                            ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                           ;
;   2.485 ;   1.888 ; RR ; IC     ; 1      ; FF_X119_Y42_N8      ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|dffe3a[0]|clk                                                                          ;
;   2.485 ;   0.000 ; RR ; CELL   ; 1      ; FF_X119_Y42_N8      ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|dffe3a[0]                                                                              ;
; 2.757   ; 0.272   ;    ;        ;        ;                     ;           ; data path                                                                                                                                                                                                                                           ;
;   2.589 ;   0.104 ; FF ; uTco   ; 1      ; FF_X119_Y42_N8      ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|dffe3a[0]|q                                                                            ;
;   2.757 ;   0.168 ; FF ; CELL   ; 1      ; FF_X119_Y42_N7      ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF|d ;
;   2.757 ;   0.000 ; FF ; CELL   ; 1      ; FF_X119_Y42_N7      ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF   ;
+---------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                                                  ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                                                                                                                               ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                                                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                                                                                                                         ;
; 2.485   ; 2.485    ;    ;        ;        ;                     ;           ; clock path                                                                                                                                                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;           ; source latency                                                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                                                                                                                         ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                                                                                                                         ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                                           ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                                              ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                                             ;
;   2.702 ;   2.043  ; RR ; IC     ; 1      ; FF_X119_Y42_N7      ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF|clk ;
;   2.702 ;   0.000  ; RR ; CELL   ; 1      ; FF_X119_Y42_N7      ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF     ;
;   2.485 ;   -0.217 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                                                                                                                               ;
; 2.485   ; 0.000    ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                                                                                                                                     ;
; 2.733   ; 0.248    ;    ; uTh    ; 1      ; FF_X119_Y42_N7      ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_finish_detector|ndrange_completed|pipelined_data_rtl_1|auto_generated|altera_syncram4|altsyncram5|ram_block6a0~ram2mlab_port_b_address_0_FITTER_CREATED_FF     ;
+---------+----------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Hold slack is 0.024 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0] ;
; Launch Clock                    ; i_clk                                                                                                                                                                                         ;
; Latch Clock                     ; i_clk                                                                                                                                                                                         ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                      ;
; Data Arrival Time               ; 2.739                                                                                                                                                                                         ;
; Data Required Time              ; 2.715                                                                                                                                                                                         ;
; Slack                           ; 0.024                                                                                                                                                                                         ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                                           ;
+---------------------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.257 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.885       ; 76         ; 0.000 ; 1.885 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.158       ; 61         ; 0.000 ; 0.158 ;
;    uTco                ;       ; 1     ; 0.099       ; 39         ; 0.099 ; 0.099 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                               ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                         ;
; 2.482   ; 2.482   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                 ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                         ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                         ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                           ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                              ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                             ;
;   2.482 ;   1.885 ; RR ; IC     ; 1      ; FF_X98_Y42_N41      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk     ;
;   2.482 ;   0.000 ; RR ; CELL   ; 1      ; FF_X98_Y42_N41      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]         ;
; 2.739   ; 0.257   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                             ;
;   2.581 ;   0.099 ; FF ; uTco   ; 2      ; FF_X98_Y42_N41      ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|q       ;
;   2.581 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X98_Y42_N39 ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_toReg0[0]~0|datad   ;
;   2.739 ;   0.158 ; FF ; CELL   ; 1      ; LABCELL_X98_Y42_N39 ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_toReg0[0]~0|combout ;
;   2.739 ;   0.000 ; FF ; CELL   ; 1      ; FF_X98_Y42_N41      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|d       ;
;   2.739 ;   0.000 ; FF ; CELL   ; 1      ; FF_X98_Y42_N41      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]         ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                               ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                           ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                                                                                   ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                     ;
; 2.482   ; 2.482    ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                    ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                             ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                     ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                     ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                       ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                          ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                         ;
;   2.699 ;   2.040  ; RR ; IC     ; 1      ; FF_X98_Y42_N41      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]|clk ;
;   2.699 ;   0.000  ; RR ; CELL   ; 1      ; FF_X98_Y42_N41      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]     ;
;   2.482 ;   -0.217 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                                                                                           ;
; 2.482   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                                                                                                 ;
; 2.715   ; 0.233    ;    ; uTh    ; 1      ; FF_X98_Y42_N41      ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|SE_out_ZTS3Add_B0_merge_reg_fromReg0[0]     ;
+---------+----------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Hold slack is 0.024 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0] ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0] ;
; Launch Clock                    ; i_clk                                                                                                                                                                                                             ;
; Latch Clock                     ; i_clk                                                                                                                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                          ;
; Data Arrival Time               ; 2.737                                                                                                                                                                                                             ;
; Data Required Time              ; 2.713                                                                                                                                                                                                             ;
; Slack                           ; 0.024                                                                                                                                                                                                             ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Hold Relationship      ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.255 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.885       ; 76         ; 0.000 ; 1.885 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    Cell                ;       ; 4     ; 0.157       ; 62         ; 0.000 ; 0.157 ;
;    uTco                ;       ; 1     ; 0.098       ; 38         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                         ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                               ;
; 2.482   ; 2.482   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                               ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                               ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                 ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                    ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                   ;
;   2.482 ;   1.885 ; RR ; IC     ; 1      ; FF_X98_Y42_N25      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]|clk       ;
;   2.482 ;   0.000 ; RR ; CELL   ; 1      ; FF_X98_Y42_N25      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]           ;
; 2.737   ; 0.255   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                                                                                   ;
;   2.580 ;   0.098 ; FF ; uTco   ; 2      ; FF_X98_Y42_N25      ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]|q         ;
;   2.580 ;   0.000 ; FF ; CELL   ; 1      ; LABCELL_X98_Y42_N24 ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]~0|datad   ;
;   2.737 ;   0.157 ; FF ; CELL   ; 1      ; LABCELL_X98_Y42_N24 ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]~0|combout ;
;   2.737 ;   0.000 ; FF ; CELL   ; 1      ; FF_X98_Y42_N25      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]|d         ;
;   2.737 ;   0.000 ; FF ; CELL   ; 1      ; FF_X98_Y42_N25      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]           ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                   ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                               ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                                                                                                       ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                         ;
; 2.482   ; 2.482    ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                            ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                        ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                 ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                         ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                         ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                           ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                              ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                             ;
;   2.699 ;   2.040  ; RR ; IC     ; 1      ; FF_X98_Y42_N25      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]|clk ;
;   2.699 ;   0.000  ; RR ; CELL   ; 1      ; FF_X98_Y42_N25      ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]     ;
;   2.482 ;   -0.217 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                                                                                                               ;
; 2.482   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                                                                                                                     ;
; 2.713   ; 0.231    ;    ; uTh    ; 1      ; FF_X98_Y42_N25      ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_inst_0|kernel|theZTS3Add_function|thebb_ZTS3Add_B0|thebb_ZTS3Add_B0_stall_region|theZTS3Add_B0_merge_reg|ZTS3Add_B0_merge_reg_valid_reg_q[0]     ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 recovery paths (0 violated).  Worst case slack is 4.741 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||i_clk} -to_clock [get_clocks {i_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {i_clk}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {i_clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                         ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                  ; To Node                                                                                                                                                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 4.741 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_stage2_data_reg_q[18]                             ; i_clk        ; i_clk       ; 10.000       ; -0.147     ; 4.943      ; Slow 900mV 0C Model             ;
; 4.741 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem_used[1]                                                                        ; i_clk        ; i_clk       ; 10.000       ; -0.162     ; 4.928      ; Slow 900mV 0C Model             ;
; 4.742 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0]           ; i_clk        ; i_clk       ; 10.000       ; -0.146     ; 4.943      ; Slow 900mV 0C Model             ;
; 4.743 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage1_reg_q[0]                                          ; i_clk        ; i_clk       ; 10.000       ; -0.162     ; 4.928      ; Slow 900mV 0C Model             ;
; 4.743 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0]                      ; i_clk        ; i_clk       ; 10.000       ; -0.146     ; 4.943      ; Slow 900mV 0C Model             ;
; 4.744 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_write                                           ; i_clk        ; i_clk       ; 10.000       ; -0.147     ; 4.943      ; Slow 900mV 0C Model             ;
; 4.745 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0] ; i_clk        ; i_clk       ; 10.000       ; -0.146     ; 4.943      ; Slow 900mV 0C Model             ;
; 4.745 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[1]                      ; i_clk        ; i_clk       ; 10.000       ; -0.146     ; 4.943      ; Slow 900mV 0C Model             ;
; 4.748 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|buffered_start_NO_SHIFT_REG_q[0]                      ; i_clk        ; i_clk       ; 10.000       ; -0.146     ; 4.943      ; Slow 900mV 0C Model             ;
; 4.749 ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage2_reg_q[0]                                          ; i_clk        ; i_clk       ; 10.000       ; -0.162     ; 4.928      ; Slow 900mV 0C Model             ;
+-------+----------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 4.741 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                      ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                           ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                      ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_stage2_data_reg_q[18] ;
; Launch Clock                    ; i_clk                                                                                                                           ;
; Latch Clock                     ; i_clk                                                                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                        ;
; Data Arrival Time               ; 9.688                                                                                                                           ;
; Data Required Time              ; 14.429                                                                                                                          ;
; Slack                           ; 4.741                                                                                                                           ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                             ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.147 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.943  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.048       ; 82         ; 0.533 ; 3.515 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.188       ; 73         ; 0.000 ; 3.188 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                     ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                        ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                                           ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                        ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                        ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                          ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                             ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                            ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                       ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                           ;
; 9.688   ; 4.943   ;    ;        ;        ;                     ;            ; data path                                                                                                                            ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                         ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                                        ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                             ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                            ;
;   9.688 ;   3.515 ; RR ; IC     ; 1      ; FF_X106_Y31_N26     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_stage2_data_reg_q[18]|clrn ;
;   9.688 ;   0.000 ; RR ; CELL   ; 1      ; FF_X106_Y31_N26     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_stage2_data_reg_q[18]      ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                             ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                     ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                       ;
; 14.598   ; 4.598   ;    ;        ;        ;                     ;           ; clock path                                                                                                                          ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                               ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                       ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                       ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                         ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                            ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                           ;
;   14.351 ;   3.188 ; RR ; IC     ; 1      ; FF_X106_Y31_N26     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_stage2_data_reg_q[18]|clk ;
;   14.351 ;   0.000 ; RR ; CELL   ; 1      ; FF_X106_Y31_N26     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_stage2_data_reg_q[18]     ;
;   14.598 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                             ;
; 14.568   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                   ;
; 14.429   ; -0.139  ;    ; uTsu   ; 1      ; FF_X106_Y31_N26     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_stage2_data_reg_q[18]     ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------+



Path #2: Recovery slack is 4.741 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                           ;
+---------------------------------+--------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                ;
+---------------------------------+--------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out           ;
; To Node                         ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem_used[1] ;
; Launch Clock                    ; i_clk                                                                                ;
; Latch Clock                     ; i_clk                                                                                ;
; SDC Exception                   ; No SDC Exception on Path                                                             ;
; Data Arrival Time               ; 9.673                                                                                ;
; Data Required Time              ; 14.414                                                                               ;
; Slack                           ; 4.741                                                                                ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                  ;
+---------------------------------+--------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.162 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.928  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.033       ; 82         ; 0.533 ; 3.500 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.173       ; 73         ; 0.000 ; 3.173 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                           ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                              ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                 ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                    ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                         ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                 ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                 ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                   ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                      ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                     ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                    ;
; 9.673   ; 4.928   ;    ;        ;        ;                     ;            ; data path                                                                                     ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                  ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14] ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk      ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk     ;
;   9.673 ;   3.500 ; RR ; IC     ; 1      ; FF_X100_Y29_N14     ; Low Power  ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem_used[1]|clrn     ;
;   9.673 ;   0.000 ; RR ; CELL   ; 1      ; FF_X100_Y29_N14     ; Low Power  ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem_used[1]          ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                          ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                            ;
; 14.583   ; 4.583   ;    ;        ;        ;                     ;           ; clock path                                                                               ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                           ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                    ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                            ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                            ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                              ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                 ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                ;
;   14.336 ;   3.173 ; RR ; IC     ; 1      ; FF_X100_Y29_N14     ; Low Power ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem_used[1]|clk ;
;   14.336 ;   0.000 ; RR ; CELL   ; 1      ; FF_X100_Y29_N14     ; Low Power ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem_used[1]     ;
;   14.583 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                  ;
; 14.553   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                        ;
; 14.414   ; -0.139  ;    ; uTsu   ; 1      ; FF_X100_Y29_N14     ;           ; u0|mm_interconnect_0|add_fpga_ip_5_di_0_csr_ring_root_avs_agent_rsp_fifo|mem_used[1]     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------+



Path #3: Recovery slack is 4.742 
===============================================================================
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                        ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                             ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                        ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0] ;
; Launch Clock                    ; i_clk                                                                                                                                             ;
; Latch Clock                     ; i_clk                                                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                          ;
; Data Arrival Time               ; 9.688                                                                                                                                             ;
; Data Required Time              ; 14.430                                                                                                                                            ;
; Slack                           ; 4.742                                                                                                                                             ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                               ;
+---------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.146 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.943  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.048       ; 82         ; 0.533 ; 3.515 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.189       ; 73         ; 0.000 ; 3.189 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                          ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                          ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                          ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                            ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                               ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                              ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                                         ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                             ;
; 9.688   ; 4.943   ;    ;        ;        ;                     ;            ; data path                                                                                                                                              ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                                           ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                                                          ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                               ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                              ;
;   9.688 ;   3.515 ; RR ; IC     ; 1      ; FF_X107_Y31_N14     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0]|clrn ;
;   9.688 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N14     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0]      ;
+---------+---------+----+--------+--------+---------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                               ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                                       ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                         ;
; 14.599   ; 4.599   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                            ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                                        ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                                 ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                         ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                         ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                           ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                              ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                             ;
;   14.352 ;   3.189 ; RR ; IC     ; 1      ; FF_X107_Y31_N14     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0]|clk ;
;   14.352 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N14     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0]     ;
;   14.599 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                               ;
; 14.569   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                                     ;
; 14.430   ; -0.139  ;    ; uTsu   ; 1      ; FF_X107_Y31_N14     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|start_from_buffered_start_NO_SHIFT_REG_q[0]     ;
+----------+---------+----+--------+--------+---------------------+-----------+-------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #4: Recovery slack is 4.743 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                         ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                              ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                         ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage1_reg_q[0] ;
; Launch Clock                    ; i_clk                                                                                                              ;
; Latch Clock                     ; i_clk                                                                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                                           ;
; Data Arrival Time               ; 9.673                                                                                                              ;
; Data Required Time              ; 14.416                                                                                                             ;
; Slack                           ; 4.743                                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.162 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.928  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.033       ; 82         ; 0.533 ; 3.500 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.173       ; 73         ; 0.000 ; 3.173 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                          ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                              ;
; 9.673   ; 4.928   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                            ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                           ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                               ;
;   9.673 ;   3.500 ; RR ; IC     ; 1      ; FF_X100_Y29_N44     ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage1_reg_q[0]|clrn ;
;   9.673 ;   0.000 ; RR ; CELL   ; 1      ; FF_X100_Y29_N44     ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage1_reg_q[0]      ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                        ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                          ;
; 14.583   ; 4.583   ;    ;        ;        ;                     ;           ; clock path                                                                                                             ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                         ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                  ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                          ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                          ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                            ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                               ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                              ;
;   14.336 ;   3.173 ; RR ; IC     ; 1      ; FF_X100_Y29_N44     ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage1_reg_q[0]|clk ;
;   14.336 ;   0.000 ; RR ; CELL   ; 1      ; FF_X100_Y29_N44     ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage1_reg_q[0]     ;
;   14.583 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                ;
; 14.553   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                      ;
; 14.416   ; -0.137  ;    ; uTsu   ; 1      ; FF_X100_Y29_N44     ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage1_reg_q[0]     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+



Path #5: Recovery slack is 4.743 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                             ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0] ;
; Launch Clock                    ; i_clk                                                                                                                                  ;
; Latch Clock                     ; i_clk                                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 9.688                                                                                                                                  ;
; Data Required Time              ; 14.431                                                                                                                                 ;
; Slack                           ; 4.743                                                                                                                                  ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.146 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.943  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.048       ; 82         ; 0.533 ; 3.515 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.189       ; 73         ; 0.000 ; 3.189 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                               ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                               ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                               ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                              ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                  ;
; 9.688   ; 4.943   ;    ;        ;        ;                     ;            ; data path                                                                                                                                   ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                                ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                                               ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                    ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                   ;
;   9.688 ;   3.515 ; RR ; IC     ; 1      ; FF_X107_Y31_N8      ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0]|clrn ;
;   9.688 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N8      ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0]      ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                    ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                            ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                              ;
; 14.599   ; 4.599   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                 ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                             ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                      ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                              ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                              ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                   ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                  ;
;   14.352 ;   3.189 ; RR ; IC     ; 1      ; FF_X107_Y31_N8      ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0]|clk ;
;   14.352 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N8      ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0]     ;
;   14.599 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                    ;
; 14.569   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                          ;
; 14.431   ; -0.138  ;    ; uTsu   ; 1      ; FF_X107_Y31_N8      ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[0]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+



Path #6: Recovery slack is 4.744 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                        ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                             ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                        ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_write ;
; Launch Clock                    ; i_clk                                                                                                             ;
; Latch Clock                     ; i_clk                                                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                                          ;
; Data Arrival Time               ; 9.688                                                                                                             ;
; Data Required Time              ; 14.432                                                                                                            ;
; Slack                           ; 4.744                                                                                                             ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                               ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.147 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.943  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.048       ; 82         ; 0.533 ; 3.515 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.188       ; 73         ; 0.000 ; 3.188 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                          ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                  ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                          ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                          ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                            ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                               ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                              ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                         ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                             ;
; 9.688   ; 4.943   ;    ;        ;        ;                     ;            ; data path                                                                                                              ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                           ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                          ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                               ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                              ;
;   9.688 ;   3.515 ; RR ; IC     ; 1      ; FF_X106_Y31_N44     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_write|clrn ;
;   9.688 ;   0.000 ; RR ; CELL   ; 1      ; FF_X106_Y31_N44     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_write      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                  ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                               ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                       ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                         ;
; 14.598   ; 4.598   ;    ;        ;        ;                     ;           ; clock path                                                                                                            ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                        ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                 ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                         ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                         ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                           ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                              ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                             ;
;   14.351 ;   3.188 ; RR ; IC     ; 1      ; FF_X106_Y31_N44     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_write|clk ;
;   14.351 ;   0.000 ; RR ; CELL   ; 1      ; FF_X106_Y31_N44     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_write     ;
;   14.598 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                               ;
; 14.568   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                     ;
; 14.432   ; -0.136  ;    ; uTsu   ; 1      ; FF_X106_Y31_N44     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|cra_ring_wrapper_inst|csr_ring_node_avm_wire_0_cra_ring_inst_0|avm_write     ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------+



Path #7: Recovery slack is 4.745 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                  ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                       ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                  ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0] ;
; Launch Clock                    ; i_clk                                                                                                                                                       ;
; Latch Clock                     ; i_clk                                                                                                                                                       ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                    ;
; Data Arrival Time               ; 9.688                                                                                                                                                       ;
; Data Required Time              ; 14.433                                                                                                                                                      ;
; Slack                           ; 4.745                                                                                                                                                       ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                                         ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.146 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.943  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.048       ; 82         ; 0.533 ; 3.515 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.189       ; 73         ; 0.000 ; 3.189 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                              ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                          ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                                 ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                    ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                       ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                            ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                    ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                    ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                      ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                         ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                        ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                                                   ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                       ;
; 9.688   ; 4.943   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                        ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                                                     ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                                                                    ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                                         ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                                        ;
;   9.688 ;   3.515 ; RR ; IC     ; 1      ; FF_X107_Y31_N44     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0]|clrn ;
;   9.688 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N44     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0]      ;
+---------+---------+----+--------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                            ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                                         ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                                                 ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                                                   ;
; 14.599   ; 4.599   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                                      ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                                                  ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                                           ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                                                   ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                                                   ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                     ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                                        ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                                       ;
;   14.352 ;   3.189 ; RR ; IC     ; 1      ; FF_X107_Y31_N44     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0]|clk ;
;   14.352 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N44     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0]     ;
;   14.599 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                                         ;
; 14.569   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                                               ;
; 14.433   ; -0.136  ;    ; uTsu   ; 1      ; FF_X107_Y31_N44     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|cra_output_was_finish_counter_address_stage2_reg_q[0]     ;
+----------+---------+----+--------+--------+---------------------+-----------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+



Path #8: Recovery slack is 4.745 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                             ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[1] ;
; Launch Clock                    ; i_clk                                                                                                                                  ;
; Latch Clock                     ; i_clk                                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 9.688                                                                                                                                  ;
; Data Required Time              ; 14.433                                                                                                                                 ;
; Slack                           ; 4.745                                                                                                                                  ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.146 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.943  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.048       ; 82         ; 0.533 ; 3.515 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.189       ; 73         ; 0.000 ; 3.189 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                               ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                               ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                               ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                              ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                  ;
; 9.688   ; 4.943   ;    ;        ;        ;                     ;            ; data path                                                                                                                                   ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                                ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                                               ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                    ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                   ;
;   9.688 ;   3.515 ; RR ; IC     ; 1      ; FF_X107_Y31_N50     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[1]|clrn ;
;   9.688 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N50     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[1]      ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                    ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                            ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                              ;
; 14.599   ; 4.599   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                 ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                             ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                      ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                              ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                              ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                   ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                  ;
;   14.352 ;   3.189 ; RR ; IC     ; 1      ; FF_X107_Y31_N50     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[1]|clk ;
;   14.352 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N50     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[1]     ;
;   14.599 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                    ;
; 14.569   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                          ;
; 14.433   ; -0.136  ;    ; uTsu   ; 1      ; FF_X107_Y31_N50     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|finish_counter_NO_SHIFT_REG_q[1]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+



Path #9: Recovery slack is 4.748 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                             ;
; To Node                         ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|buffered_start_NO_SHIFT_REG_q[0] ;
; Launch Clock                    ; i_clk                                                                                                                                  ;
; Latch Clock                     ; i_clk                                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 9.688                                                                                                                                  ;
; Data Required Time              ; 14.436                                                                                                                                 ;
; Slack                           ; 4.748                                                                                                                                  ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.146 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.943  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.048       ; 82         ; 0.533 ; 3.515 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.189       ; 73         ; 0.000 ; 3.189 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                         ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                            ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                               ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                  ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                               ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                               ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                 ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                    ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                   ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                                              ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                  ;
; 9.688   ; 4.943   ;    ;        ;        ;                     ;            ; data path                                                                                                                                   ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                                                ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                                               ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                                    ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                                                   ;
;   9.688 ;   3.515 ; RR ; IC     ; 1      ; FF_X107_Y31_N17     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|buffered_start_NO_SHIFT_REG_q[0]|clrn ;
;   9.688 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N17     ; Low Power  ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|buffered_start_NO_SHIFT_REG_q[0]      ;
+---------+---------+----+--------+--------+---------------------+------------+---------------------------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                       ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                                    ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                                            ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                                              ;
; 14.599   ; 4.599   ;    ;        ;        ;                     ;           ; clock path                                                                                                                                 ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                                             ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                                      ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                                              ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                                              ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                                                   ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                                                  ;
;   14.352 ;   3.189 ; RR ; IC     ; 1      ; FF_X107_Y31_N17     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|buffered_start_NO_SHIFT_REG_q[0]|clk ;
;   14.352 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y31_N17     ; Low Power ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|buffered_start_NO_SHIFT_REG_q[0]     ;
;   14.599 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                                    ;
; 14.569   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                                          ;
; 14.436   ; -0.133  ;    ; uTsu   ; 1      ; FF_X107_Y31_N17     ;           ; u0|add_fpga_ip_1_di_0|add_fpga_ip_1_di_0|ZTS11AddCSRPipes_std_ic_inst|ZTS11AddCSRPipes_csr_agent_inst|buffered_start_NO_SHIFT_REG_q[0]     ;
+----------+---------+----+--------+--------+---------------------+-----------+--------------------------------------------------------------------------------------------------------------------------------------------+



Path #10: Recovery slack is 4.749 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                         ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                              ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                         ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage2_reg_q[0] ;
; Launch Clock                    ; i_clk                                                                                                              ;
; Latch Clock                     ; i_clk                                                                                                              ;
; SDC Exception                   ; No SDC Exception on Path                                                                                           ;
; Data Arrival Time               ; 9.673                                                                                                              ;
; Data Required Time              ; 14.422                                                                                                             ;
; Slack                           ; 4.749                                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 0C Model                                                                                                ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 10.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.162 ;       ;             ;            ;       ;       ;
; Data Delay             ; 4.928  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.465       ; 73         ; 0.000 ; 3.465 ;
;    Cell                ;        ; 4     ; 1.280       ; 27         ; 0.000 ; 0.573 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 4.033       ; 82         ; 0.533 ; 3.500 ;
;    Cell                ;        ; 3     ; 0.665       ; 13         ; 0.000 ; 0.547 ;
;    uTco                ;        ; 1     ; 0.230       ; 5          ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 3     ; 3.173       ; 73         ; 0.000 ; 3.173 ;
;    Cell                ;        ; 4     ; 1.163       ; 27         ; 0.000 ; 0.536 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 4.745   ; 4.745   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.707 ;   0.171 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.707 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   1.280 ;   0.573 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   4.745 ;   3.465 ; RR ; IC     ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                                          ;
;   4.745 ;   0.000 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                              ;
; 9.673   ; 4.928   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   4.975 ;   0.230 ; RR ; uTco   ; 1      ; FF_X147_Y17_N22     ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                                            ;
;   5.093 ;   0.118 ; RR ; CELL   ; 1      ; FF_X147_Y17_N22     ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[14]                           ;
;   5.626 ;   0.533 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I21    ; High Speed ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|inclk                                ;
;   6.173 ;   0.547 ; RR ; CELL   ; 3203   ; CLKCTRL_3A_G_I21    ;            ; u0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~CLKENA0|outclk                               ;
;   9.673 ;   3.500 ; RR ; IC     ; 1      ; FF_X100_Y29_N23     ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage2_reg_q[0]|clrn ;
;   9.673 ;   0.000 ; RR ; CELL   ; 1      ; FF_X100_Y29_N23     ; Low Power  ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage2_reg_q[0]      ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP     ; Element                                                                                                                ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+
; 10.000   ; 10.000  ;    ;        ;        ;                     ;           ; latch edge time                                                                                                        ;
; 10.000   ; 0.000   ;    ; borrow ;        ;                     ;           ; time borrowed                                                                                                          ;
; 14.583   ; 4.583   ;    ;        ;        ;                     ;           ; clock path                                                                                                             ;
;   10.000 ;   0.000 ;    ;        ;        ;                     ;           ; source latency                                                                                                         ;
;   10.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;           ; i_clk                                                                                                                  ;
;   10.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|i                                                                                                          ;
;   10.536 ;   0.536 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input|o                                                                                                          ;
;   10.674 ;   0.138 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;           ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                            ;
;   10.674 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|inclk                                                                                               ;
;   11.163 ;   0.489 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;           ; i_clk~inputCLKENA0|outclk                                                                                              ;
;   14.336 ;   3.173 ; RR ; IC     ; 1      ; FF_X100_Y29_N23     ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage2_reg_q[0]|clk ;
;   14.336 ;   0.000 ; RR ; CELL   ; 1      ; FF_X100_Y29_N23     ; Low Power ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage2_reg_q[0]     ;
;   14.583 ;   0.247 ;    ;        ;        ;                     ;           ; clock pessimism removed                                                                                                ;
; 14.553   ; -0.030  ;    ;        ;        ;                     ;           ; clock uncertainty                                                                                                      ;
; 14.422   ; -0.131  ;    ; uTsu   ; 1      ; FF_X100_Y29_N23     ;           ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_csr_agent_inst|readdata_valid_stage2_reg_q[0]     ;
+----------+---------+----+--------+--------+---------------------+-----------+------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 recovery paths (0 violated).  Worst case slack is 38.873 

Tcl Command:
    report_timing -recovery -panel_name {Worst-Case Timing Paths||Recovery||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -recovery 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                               ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack  ; From Node                                                                                           ; To Node                                                                                                                  ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 38.873 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]                          ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.003     ; 2.639      ; Slow 900mV 100C Model           ;
; 39.339 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]                          ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.241     ; 1.939      ; Slow 900mV 100C Model           ;
; 39.388 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]                            ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.250     ; 1.845      ; Slow 900mV 100C Model           ;
; 39.412 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter|received_esc ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.334     ; 1.752      ; Slow 900mV 100C Model           ;
; 39.414 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]                            ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.250     ; 1.845      ; Slow 900mV 100C Model           ;
; 39.414 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[3]           ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.334     ; 1.752      ; Slow 900mV 100C Model           ;
; 39.415 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[6]           ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.334     ; 1.752      ; Slow 900mV 100C Model           ;
; 39.417 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[1]           ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.334     ; 1.752      ; Slow 900mV 100C Model           ;
; 39.422 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg             ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]                            ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.250     ; 1.845      ; Slow 900mV 100C Model           ;
; 39.442 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1] ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[7]           ; altera_reserved_tck ; altera_reserved_tck ; 41.666       ; -0.334     ; 1.752      ; Slow 900mV 100C Model           ;
+--------+-----------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Recovery slack is 38.873 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                      ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg         ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1] ;
; Launch Clock                    ; altera_reserved_tck                                                                             ;
; Latch Clock                     ; altera_reserved_tck                                                                             ;
; SDC Exception                   ; No SDC Exception on Path                                                                        ;
; Data Arrival Time               ; 5.162                                                                                           ;
; Data Required Time              ; 44.035                                                                                          ;
; Slack                           ; 38.873                                                                                          ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                           ;
+---------------------------------+-------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.003 ;       ;             ;            ;       ;       ;
; Data Delay             ; 2.639  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.837       ; 33         ; 0.000 ; 0.837 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 2     ; 2.225       ; 84         ; 0.711 ; 1.514 ;
;    Cell                ;        ; 4     ; 0.183       ; 7          ; 0.000 ; 0.135 ;
;    uTco                ;        ; 1     ; 0.231       ; 9          ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.705       ; 33         ; 0.000 ; 0.705 ;
;    Cell                ;        ; 4     ; 1.428       ; 67         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.523   ; 2.523   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.523 ;   0.837 ; RR ; IC     ; 1      ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.523 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 5.162   ; 2.639   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.754 ;   0.231 ; FF ; uTco   ; 1      ; FF_X111_Y3_N35     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.889 ;   0.135 ; FF ; CELL   ; 12     ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[3] ;
;   4.403 ;   1.514 ; FF ; IC     ; 1      ; LABCELL_X111_Y3_N9 ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337|dataf                ;
;   4.447 ;   0.044 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N9 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337|combout              ;
;   4.451 ;   0.004 ; FF ; CELL   ; 1      ; LABCELL_X111_Y3_N9 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i337~la_lab/laboutt[6]    ;
;   5.162 ;   0.711 ; FF ; IC     ; 1      ; FF_X110_Y3_N55     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|clrn      ;
;   5.162 ;   0.000 ; FF ; CELL   ; 1      ; FF_X110_Y3_N55     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]           ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                             ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                     ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                       ;
; 44.186   ; 2.520   ;    ;        ;        ;                    ;            ; clock path                                                                                          ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                      ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                 ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                         ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                         ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   43.799 ;   0.705 ; RR ; IC     ; 1      ; FF_X110_Y3_N55     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]|clk ;
;   43.799 ;   0.000 ; RR ; CELL   ; 1      ; FF_X110_Y3_N55     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]     ;
;   44.186 ;   0.387 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                             ;
; 44.156   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                   ;
; 44.035   ; -0.121  ;    ; uTsu   ; 1      ; FF_X110_Y3_N55     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|node_ena_reg[1]     ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+



Path #2: Recovery slack is 39.339 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]     ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 4.453                                                                                               ;
; Data Required Time              ; 43.792                                                                                              ;
; Slack                           ; 39.339                                                                                              ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.241 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.939  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.828       ; 33         ; 0.000 ; 0.828 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.592       ; 82         ; 1.592 ; 1.592 ;
;    Cell                ;        ; 2     ; 0.115       ; 6          ; 0.000 ; 0.115 ;
;    uTco                ;        ; 1     ; 0.232       ; 12         ; 0.232 ; 0.232 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.587       ; 29         ; 0.000 ; 0.587 ;
;    Cell                ;        ; 4     ; 1.428       ; 71         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 2.514   ; 2.514   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   2.514 ;   0.828 ; RR ; IC     ; 1      ; FF_X109_Y3_N2      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk                ;
;   2.514 ;   0.000 ; RR ; CELL   ; 1      ; FF_X109_Y3_N2      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                    ;
; 4.453   ; 1.939   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   2.746 ;   0.232 ; RR ; uTco   ; 1      ; FF_X109_Y3_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|q                  ;
;   2.861 ;   0.115 ; RR ; CELL   ; 18     ; FF_X109_Y3_N2      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg~la_mlab/laboutt[1] ;
;   4.453 ;   1.592 ; RR ; IC     ; 1      ; FF_X112_Y3_N2      ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]|clrn                   ;
;   4.453 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N2      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]                        ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                             ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                     ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                       ;
; 43.939   ; 2.273   ;    ;        ;        ;                    ;            ; clock path                                                                                          ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                      ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                 ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                         ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                         ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                           ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                 ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                  ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                              ;
;   43.681 ;   0.587 ; RR ; IC     ; 1      ; FF_X112_Y3_N2      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]|clk ;
;   43.681 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N2      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]     ;
;   43.939 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                             ;
; 43.909   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                   ;
; 43.792   ; -0.117  ;    ; uTsu   ; 1      ; FF_X112_Y3_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|hub_mode_reg[2]     ;
+----------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------+



Path #3: Recovery slack is 39.388 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 4.368                                                                                         ;
; Data Required Time              ; 43.756                                                                                        ;
; Slack                           ; 39.388                                                                                        ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.250 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.845  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.837       ; 33         ; 0.000 ; 0.837 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.479       ; 80         ; 1.479 ; 1.479 ;
;    Cell                ;        ; 2     ; 0.135       ; 7          ; 0.000 ; 0.135 ;
;    uTco                ;        ; 1     ; 0.231       ; 13         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.587       ; 29         ; 0.000 ; 0.587 ;
;    Cell                ;        ; 4     ; 1.428       ; 71         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.523   ; 2.523   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.523 ;   0.837 ; RR ; IC     ; 1      ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.523 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 4.368   ; 1.845   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.754 ;   0.231 ; FF ; uTco   ; 1      ; FF_X111_Y3_N35     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.889 ;   0.135 ; FF ; CELL   ; 12     ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[3] ;
;   4.368 ;   1.479 ; FF ; IC     ; 1      ; FF_X112_Y3_N26     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|clrn        ;
;   4.368 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y3_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]             ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                              ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                           ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                   ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                     ;
; 43.939   ; 2.273   ;    ;        ;        ;                    ;            ; clock path                                                                                        ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                    ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                               ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                       ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                       ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   43.681 ;   0.587 ; RR ; IC     ; 1      ; FF_X112_Y3_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]|clk ;
;   43.681 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N26     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]     ;
;   43.939 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                           ;
; 43.909   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                 ;
; 43.756   ; -0.153  ;    ; uTsu   ; 1      ; FF_X112_Y3_N26     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][1]     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+



Path #4: Recovery slack is 39.412 
===============================================================================
+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                               ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                    ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                      ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter|received_esc ;
; Launch Clock                    ; altera_reserved_tck                                                                                                      ;
; Latch Clock                     ; altera_reserved_tck                                                                                                      ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                 ;
; Data Arrival Time               ; 4.452                                                                                                                    ;
; Data Required Time              ; 43.864                                                                                                                   ;
; Slack                           ; 39.412                                                                                                                   ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                                    ;
+---------------------------------+--------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.334 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.752  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.014       ; 38         ; 0.000 ; 1.014 ;
;    Cell                ;        ; 5     ; 1.686       ; 62         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.356       ; 77         ; 1.356 ; 1.356 ;
;    Cell                ;        ; 2     ; 0.166       ; 9          ; 0.000 ; 0.166 ;
;    uTco                ;        ; 1     ; 0.230       ; 13         ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.680       ; 32         ; 0.000 ; 0.680 ;
;    Cell                ;        ; 5     ; 1.428       ; 68         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                          ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                       ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                              ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                                 ;
; 2.700   ; 2.700   ;    ;        ;        ;                    ;            ; clock path                                                                                                                    ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                                ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                           ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                                   ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                                   ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                     ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                           ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                            ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                        ;
;   1.686 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                                ;
;   1.686 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                      ;
;   2.700 ;   1.014 ; RR ; IC     ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                       ;
;   2.700 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                           ;
; 4.452   ; 1.752   ;    ;        ;        ;                    ;            ; data path                                                                                                                     ;
;   2.930 ;   0.230 ; RR ; uTco   ; 1      ; FF_X111_Y5_N23     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                         ;
;   3.096 ;   0.166 ; RR ; CELL   ; 25     ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[15]        ;
;   4.452 ;   1.356 ; RR ; IC     ; 1      ; FF_X113_Y4_N50     ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter|received_esc|clrn ;
;   4.452 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N50     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter|received_esc      ;
+---------+---------+----+--------+--------+--------------------+------------+-------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                         ;
+----------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                      ;
+----------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                                              ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                                ;
; 44.032   ; 2.366   ;    ;        ;        ;                    ;            ; clock path                                                                                                                   ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                               ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                          ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                                  ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                                  ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                                    ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                          ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                           ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                       ;
;   43.094 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                               ;
;   43.094 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                                     ;
;   43.774 ;   0.680 ; RR ; IC     ; 1      ; FF_X113_Y4_N50     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter|received_esc|clk ;
;   43.774 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N50     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter|received_esc     ;
;   44.032 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                                      ;
; 44.002   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                            ;
; 43.864   ; -0.138  ;    ; uTsu   ; 1      ; FF_X113_Y4_N50     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|idle_inserter|received_esc     ;
+----------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------------+



Path #5: Recovery slack is 39.414 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 4.368                                                                                         ;
; Data Required Time              ; 43.782                                                                                        ;
; Slack                           ; 39.414                                                                                        ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.250 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.845  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.837       ; 33         ; 0.000 ; 0.837 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.479       ; 80         ; 1.479 ; 1.479 ;
;    Cell                ;        ; 2     ; 0.135       ; 7          ; 0.000 ; 0.135 ;
;    uTco                ;        ; 1     ; 0.231       ; 13         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.587       ; 29         ; 0.000 ; 0.587 ;
;    Cell                ;        ; 4     ; 1.428       ; 71         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.523   ; 2.523   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.523 ;   0.837 ; RR ; IC     ; 1      ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.523 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 4.368   ; 1.845   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.754 ;   0.231 ; FF ; uTco   ; 1      ; FF_X111_Y3_N35     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.889 ;   0.135 ; FF ; CELL   ; 12     ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[3] ;
;   4.368 ;   1.479 ; FF ; IC     ; 1      ; FF_X112_Y3_N22     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|clrn        ;
;   4.368 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y3_N22     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]             ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                              ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                           ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                   ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                     ;
; 43.939   ; 2.273   ;    ;        ;        ;                    ;            ; clock path                                                                                        ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                    ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                               ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                       ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                       ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   43.681 ;   0.587 ; RR ; IC     ; 1      ; FF_X112_Y3_N22     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]|clk ;
;   43.681 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N22     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]     ;
;   43.939 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                           ;
; 43.909   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                 ;
; 43.782   ; -0.127  ;    ; uTsu   ; 1      ; FF_X112_Y3_N22     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][0]     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+



Path #6: Recovery slack is 39.414 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]            ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[3] ;
; Launch Clock                    ; altera_reserved_tck                                                                                            ;
; Latch Clock                     ; altera_reserved_tck                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                       ;
; Data Arrival Time               ; 4.452                                                                                                          ;
; Data Required Time              ; 43.866                                                                                                         ;
; Slack                           ; 39.414                                                                                                         ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.334 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.752  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.014       ; 38         ; 0.000 ; 1.014 ;
;    Cell                ;        ; 5     ; 1.686       ; 62         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.356       ; 77         ; 1.356 ; 1.356 ;
;    Cell                ;        ; 2     ; 0.166       ; 9          ; 0.000 ; 0.166 ;
;    uTco                ;        ; 1     ; 0.230       ; 13         ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.680       ; 32         ; 0.000 ; 0.680 ;
;    Cell                ;        ; 5     ; 1.428       ; 68         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 2.700   ; 2.700   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.686 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   1.686 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   2.700 ;   1.014 ; RR ; IC     ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   2.700 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 4.452   ; 1.752   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   2.930 ;   0.230 ; RR ; uTco   ; 1      ; FF_X111_Y5_N23     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   3.096 ;   0.166 ; RR ; CELL   ; 25     ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[15] ;
;   4.452 ;   1.356 ; RR ; IC     ; 1      ; FF_X113_Y4_N59     ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[3]|clrn    ;
;   4.452 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N59     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[3]         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                               ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                                    ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                      ;
; 44.032   ; 2.366   ;    ;        ;        ;                    ;            ; clock path                                                                                                         ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                     ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                        ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                        ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                          ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                 ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                             ;
;   43.094 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
;   43.094 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
;   43.774 ;   0.680 ; RR ; IC     ; 1      ; FF_X113_Y4_N59     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[3]|clk ;
;   43.774 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N59     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[3]     ;
;   44.032 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                            ;
; 44.002   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                  ;
; 43.866   ; -0.136  ;    ; uTsu   ; 1      ; FF_X113_Y4_N59     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[3]     ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+



Path #7: Recovery slack is 39.415 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]            ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[6] ;
; Launch Clock                    ; altera_reserved_tck                                                                                            ;
; Latch Clock                     ; altera_reserved_tck                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                       ;
; Data Arrival Time               ; 4.452                                                                                                          ;
; Data Required Time              ; 43.867                                                                                                         ;
; Slack                           ; 39.415                                                                                                         ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.334 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.752  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.014       ; 38         ; 0.000 ; 1.014 ;
;    Cell                ;        ; 5     ; 1.686       ; 62         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.356       ; 77         ; 1.356 ; 1.356 ;
;    Cell                ;        ; 2     ; 0.166       ; 9          ; 0.000 ; 0.166 ;
;    uTco                ;        ; 1     ; 0.230       ; 13         ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.680       ; 32         ; 0.000 ; 0.680 ;
;    Cell                ;        ; 5     ; 1.428       ; 68         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 2.700   ; 2.700   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.686 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   1.686 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   2.700 ;   1.014 ; RR ; IC     ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   2.700 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 4.452   ; 1.752   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   2.930 ;   0.230 ; RR ; uTco   ; 1      ; FF_X111_Y5_N23     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   3.096 ;   0.166 ; RR ; CELL   ; 25     ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[15] ;
;   4.452 ;   1.356 ; RR ; IC     ; 1      ; FF_X113_Y4_N35     ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[6]|clrn    ;
;   4.452 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N35     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[6]         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                               ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                                    ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                      ;
; 44.032   ; 2.366   ;    ;        ;        ;                    ;            ; clock path                                                                                                         ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                     ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                        ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                        ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                          ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                 ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                             ;
;   43.094 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
;   43.094 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
;   43.774 ;   0.680 ; RR ; IC     ; 1      ; FF_X113_Y4_N35     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[6]|clk ;
;   43.774 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N35     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[6]     ;
;   44.032 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                            ;
; 44.002   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                  ;
; 43.867   ; -0.135  ;    ; uTsu   ; 1      ; FF_X113_Y4_N35     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[6]     ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+



Path #8: Recovery slack is 39.417 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]            ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[1] ;
; Launch Clock                    ; altera_reserved_tck                                                                                            ;
; Latch Clock                     ; altera_reserved_tck                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                       ;
; Data Arrival Time               ; 4.452                                                                                                          ;
; Data Required Time              ; 43.869                                                                                                         ;
; Slack                           ; 39.417                                                                                                         ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.334 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.752  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.014       ; 38         ; 0.000 ; 1.014 ;
;    Cell                ;        ; 5     ; 1.686       ; 62         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.356       ; 77         ; 1.356 ; 1.356 ;
;    Cell                ;        ; 2     ; 0.166       ; 9          ; 0.000 ; 0.166 ;
;    uTco                ;        ; 1     ; 0.230       ; 13         ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.680       ; 32         ; 0.000 ; 0.680 ;
;    Cell                ;        ; 5     ; 1.428       ; 68         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 2.700   ; 2.700   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.686 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   1.686 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   2.700 ;   1.014 ; RR ; IC     ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   2.700 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 4.452   ; 1.752   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   2.930 ;   0.230 ; RR ; uTco   ; 1      ; FF_X111_Y5_N23     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   3.096 ;   0.166 ; RR ; CELL   ; 25     ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[15] ;
;   4.452 ;   1.356 ; RR ; IC     ; 1      ; FF_X113_Y4_N53     ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[1]|clrn    ;
;   4.452 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N53     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[1]         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                               ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                                    ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                      ;
; 44.032   ; 2.366   ;    ;        ;        ;                    ;            ; clock path                                                                                                         ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                     ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                        ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                        ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                          ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                 ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                             ;
;   43.094 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
;   43.094 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
;   43.774 ;   0.680 ; RR ; IC     ; 1      ; FF_X113_Y4_N53     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[1]|clk ;
;   43.774 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N53     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[1]     ;
;   44.032 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                            ;
; 44.002   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                  ;
; 43.869   ; -0.133  ;    ; uTsu   ; 1      ; FF_X113_Y4_N53     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[1]     ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+



Path #9: Recovery slack is 39.422 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                    ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg       ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2] ;
; Launch Clock                    ; altera_reserved_tck                                                                           ;
; Latch Clock                     ; altera_reserved_tck                                                                           ;
; SDC Exception                   ; No SDC Exception on Path                                                                      ;
; Data Arrival Time               ; 4.368                                                                                         ;
; Data Required Time              ; 43.790                                                                                        ;
; Slack                           ; 39.422                                                                                        ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                         ;
+---------------------------------+-----------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.250 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.845  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.837       ; 33         ; 0.000 ; 0.837 ;
;    Cell                ;        ; 4     ; 1.686       ; 67         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.479       ; 80         ; 1.479 ; 1.479 ;
;    Cell                ;        ; 2     ; 0.135       ; 7          ; 0.000 ; 0.135 ;
;    uTco                ;        ; 1     ; 0.231       ; 13         ; 0.231 ; 0.231 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 4     ; 0.587       ; 29         ; 0.000 ; 0.587 ;
;    Cell                ;        ; 4     ; 1.428       ; 71         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                      ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                             ;
; 2.523   ; 2.523   ;    ;        ;        ;                    ;            ; clock path                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                       ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                               ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                               ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                 ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                       ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                        ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                    ;
;   2.523 ;   0.837 ; RR ; IC     ; 1      ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|clk               ;
;   2.523 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg                   ;
; 4.368   ; 1.845   ;    ;        ;        ;                    ;            ; data path                                                                                                 ;
;   2.754 ;   0.231 ; FF ; uTco   ; 1      ; FF_X111_Y3_N35     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg|q                 ;
;   2.889 ;   0.135 ; FF ; CELL   ; 12     ; FF_X111_Y3_N35     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|clr_reg~la_lab/laboutb[3] ;
;   4.368 ;   1.479 ; FF ; IC     ; 1      ; FF_X112_Y3_N31     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|clrn        ;
;   4.368 ;   0.000 ; FF ; CELL   ; 1      ; FF_X112_Y3_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]             ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                              ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                           ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                   ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                     ;
; 43.939   ; 2.273   ;    ;        ;        ;                    ;            ; clock path                                                                                        ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                    ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                               ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                       ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                       ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                         ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                               ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                            ;
;   43.681 ;   0.587 ; RR ; IC     ; 1      ; FF_X112_Y3_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]|clk ;
;   43.681 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y3_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]     ;
;   43.939 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                           ;
; 43.909   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                 ;
; 43.790   ; -0.119  ;    ; uTsu   ; 1      ; FF_X112_Y3_N31     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|irf_reg[1][2]     ;
+----------+---------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------+



Path #10: Recovery slack is 39.442 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                     ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]            ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[7] ;
; Launch Clock                    ; altera_reserved_tck                                                                                            ;
; Latch Clock                     ; altera_reserved_tck                                                                                            ;
; SDC Exception                   ; No SDC Exception on Path                                                                                       ;
; Data Arrival Time               ; 4.452                                                                                                          ;
; Data Required Time              ; 43.894                                                                                                         ;
; Slack                           ; 39.442                                                                                                         ;
; Worst-Case Operating Conditions ; Slow 900mV 100C Model                                                                                          ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------+
; Statistics                                                                         ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Property               ; Value  ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+--------+-------+-------------+------------+-------+-------+
; Recovery Relationship  ; 41.666 ;       ;             ;            ;       ;       ;
; Clock Skew             ; -0.334 ;       ;             ;            ;       ;       ;
; Data Delay             ; 1.752  ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;        ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;        ;       ;             ;            ;       ;       ;
;  Arrival Path          ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 1.014       ; 38         ; 0.000 ; 1.014 ;
;    Cell                ;        ; 5     ; 1.686       ; 62         ; 0.000 ; 1.066 ;
;   Data                 ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 1     ; 1.356       ; 77         ; 1.356 ; 1.356 ;
;    Cell                ;        ; 2     ; 0.166       ; 9          ; 0.000 ; 0.166 ;
;    uTco                ;        ; 1     ; 0.230       ; 13         ; 0.230 ; 0.230 ;
;  Required Path         ;        ;       ;             ;            ;       ;       ;
;   Clock                ;        ;       ;             ;            ;       ;       ;
;    IC                  ;        ; 5     ; 0.680       ; 32         ; 0.000 ; 0.680 ;
;    Cell                ;        ; 5     ; 1.428       ; 68         ; 0.000 ; 0.808 ;
+------------------------+--------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                   ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                                ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                       ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                          ;
; 2.700   ; 2.700   ;    ;        ;        ;                    ;            ; clock path                                                                                                             ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                         ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                    ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                            ;
;   0.620 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                            ;
;   0.620 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                              ;
;   0.620 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                    ;
;   0.620 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                     ;
;   1.686 ;   1.066 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                 ;
;   1.686 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                         ;
;   1.686 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                               ;
;   2.700 ;   1.014 ; RR ; IC     ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|clk                ;
;   2.700 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]                    ;
; 4.452   ; 1.752   ;    ;        ;        ;                    ;            ; data path                                                                                                              ;
;   2.930 ;   0.230 ; RR ; uTco   ; 1      ; FF_X111_Y5_N23     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]|q                  ;
;   3.096 ;   0.166 ; RR ; CELL   ; 25     ; FF_X111_Y5_N23     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|synchronizer|dreg[1]~la_lab/laboutt[15] ;
;   4.452 ;   1.356 ; RR ; IC     ; 1      ; FF_X113_Y4_N31     ; Mixed      ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[7]|clrn    ;
;   4.452 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N31     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[7]         ;
+---------+---------+----+--------+--------+--------------------+------------+------------------------------------------------------------------------------------------------------------------------+

+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                               ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; Total    ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                            ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+
; 41.666   ; 41.666  ;    ;        ;        ;                    ;            ; latch edge time                                                                                                    ;
; 41.666   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                      ;
; 44.032   ; 2.366   ;    ;        ;        ;                    ;            ; clock path                                                                                                         ;
;   41.666 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                     ;
;   41.666 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                ;
;   41.666 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                        ;
;   42.286 ;   0.620 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                        ;
;   42.286 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                          ;
;   42.286 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                ;
;   42.286 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                 ;
;   43.094 ;   0.808 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                             ;
;   43.094 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]|input                                     ;
;   43.094 ;   0.000 ; RR ; CELL   ; 224    ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_splitter_receive_0[0]                                           ;
;   43.774 ;   0.680 ; RR ; IC     ; 1      ; FF_X113_Y4_N31     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[7]|clk ;
;   43.774 ;   0.000 ; RR ; CELL   ; 1      ; FF_X113_Y4_N31     ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[7]     ;
;   44.032 ;   0.258 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                            ;
; 44.002   ; -0.030  ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                                  ;
; 43.894   ; -0.108  ;    ; uTsu   ; 1      ; FF_X113_Y4_N31     ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|sink_crosser|out_data_buffer[7]     ;
+----------+---------+----+--------+--------+--------------------+------------+--------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 removal paths (0 violated).  Worst case slack is 0.168 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||i_clk} -to_clock [get_clocks {i_clk}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {i_clk}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {i_clk} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                                                                                    ; To Node                                                                                                                                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+
; 0.168 ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor                                                                                                              ; i_clk        ; i_clk       ; 0.000        ; 0.011      ; 0.237      ; Fast 900mV 0C Model             ;
; 0.169 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a1~reg0                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.294      ; Fast 900mV 0C Model             ;
; 0.169 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a4~reg0                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.294      ; Fast 900mV 0C Model             ;
; 0.169 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a6~reg0                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.294      ; Fast 900mV 0C Model             ;
; 0.169 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a5~reg0                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.294      ; Fast 900mV 0C Model             ;
; 0.169 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a3~reg0                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.294      ; Fast 900mV 0C Model             ;
; 0.169 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a2~reg0                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.294      ; Fast 900mV 0C Model             ;
; 0.169 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a0~reg0                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.294      ; Fast 900mV 0C Model             ;
; 0.169 ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                 ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a7~reg0                                                                                                 ; i_clk        ; i_clk       ; 0.000        ; 0.026      ; 0.294      ; Fast 900mV 0C Model             ;
; 0.171 ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1] ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[0] ; i_clk        ; i_clk       ; 0.000        ; 0.000      ; 0.233      ; Fast 900mV 0C Model             ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.168 
===============================================================================
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                             ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                  ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6] ;
; To Node                         ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor                             ;
; Launch Clock                    ; i_clk                                                                                                                                  ;
; Latch Clock                     ; i_clk                                                                                                                                  ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                               ;
; Data Arrival Time               ; 2.747                                                                                                                                  ;
; Data Required Time              ; 2.579                                                                                                                                  ;
; Slack                           ; 0.168                                                                                                                                  ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                    ;
+---------------------------------+----------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.011 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.237 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.913       ; 76         ; 0.000 ; 1.913 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.090       ; 38         ; 0.090 ; 0.090 ;
;    Cell                ;       ; 2     ; 0.044       ; 19         ; 0.000 ; 0.044 ;
;    uTco                ;       ; 1     ; 0.103       ; 43         ; 0.103 ; 0.103 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.070       ; 76         ; 0.000 ; 2.070 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                       ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                   ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                                                          ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                             ;
; 2.510   ; 2.510   ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                     ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                             ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                             ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                               ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                  ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                 ;
;   2.510 ;   1.913 ; RR ; IC     ; 1      ; FF_X111_Y4_N58      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]|clk                ;
;   2.510 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y4_N58      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]                    ;
; 2.747   ; 0.237   ;    ;        ;        ;                     ;            ; data path                                                                                                                                                 ;
;   2.613 ;   0.103 ; RR ; uTco   ; 1      ; FF_X111_Y4_N58      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]|q                  ;
;   2.657 ;   0.044 ; RR ; CELL   ; 1      ; FF_X111_Y4_N58      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sense_reset_n_synchronizer|dreg[6]~la_lab/laboutb[18] ;
;   2.747 ;   0.090 ; RR ; IC     ; 1      ; FF_X112_Y4_N29      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor|clrn                                           ;
;   2.747 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y4_N29      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor                                                ;
+---------+---------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                          ;
+---------+----------+----+------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                        ;
+---------+----------+----+------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                ;
; 2.521   ; 2.521    ;    ;      ;        ;                     ;            ; clock path                                                                                                     ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                 ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                          ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                  ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                  ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                    ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                       ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                      ;
;   2.729 ;   2.070  ; RR ; IC   ; 1      ; FF_X112_Y4_N29      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor|clk ;
;   2.729 ;   0.000  ; RR ; CELL ; 1      ; FF_X112_Y4_N29      ; High Speed ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor     ;
;   2.521 ;   -0.208 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                        ;
; 2.521   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                              ;
; 2.579   ; 0.058    ;    ; uTh  ; 1      ; FF_X112_Y4_N29      ;            ; u0|master_0|master_0|jtag_phy_embedded_in_jtag_master|normal.jtag_dc_streaming|jtag_streaming|clock_sensor     ;
+---------+----------+----+------+--------+---------------------+------------+----------------------------------------------------------------------------------------------------------------+



Path #2: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; To Node                         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a1~reg0 ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.775                                                                                                                   ;
; Data Required Time              ; 2.606                                                                                                                   ;
; Slack                           ; 0.169                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.294 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.141       ; 48         ; 0.141 ; 0.141 ;
;    Cell                ;       ; 2     ; 0.049       ; 17         ; 0.000 ; 0.049 ;
;    uTco                ;       ; 1     ; 0.104       ; 35         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 2.481   ; 2.481   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                        ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; 2.775   ; 0.294   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   2.585 ;   0.104 ; RR ; uTco   ; 1      ; FF_X107_Y25_N16     ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                          ;
;   2.634 ;   0.049 ; RR ; CELL   ; 231    ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[10]         ;
;   2.775 ;   0.141 ; RR ; IC     ; 1      ; EC_X108_Y24_N1      ; Low Power  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a1|clr0 ;
;   2.775 ;   0.000 ; RR ; CELL   ; 0      ; EC_X108_Y24_N1      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a1~reg0 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                         ;
; 2.507   ; 2.507    ;    ;      ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.699 ;   2.040  ; RR ; IC   ; 2      ; EC_X108_Y24_N1      ; Mixed      ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a1|clk0 ;
;   2.699 ;   0.000  ; RR ; CELL ; 0      ; EC_X108_Y24_N1      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a1~reg0 ;
;   2.507 ;   -0.192 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                                 ;
; 2.507   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                                       ;
; 2.606   ; 0.099    ;    ; uTh  ; 0      ; EC_X108_Y24_N1      ;            ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a1~reg0 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #3: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; To Node                         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a4~reg0 ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.775                                                                                                                   ;
; Data Required Time              ; 2.606                                                                                                                   ;
; Slack                           ; 0.169                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.294 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.141       ; 48         ; 0.141 ; 0.141 ;
;    Cell                ;       ; 2     ; 0.049       ; 17         ; 0.000 ; 0.049 ;
;    uTco                ;       ; 1     ; 0.104       ; 35         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 2.481   ; 2.481   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                        ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; 2.775   ; 0.294   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   2.585 ;   0.104 ; RR ; uTco   ; 1      ; FF_X107_Y25_N16     ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                          ;
;   2.634 ;   0.049 ; RR ; CELL   ; 231    ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[10]         ;
;   2.775 ;   0.141 ; RR ; IC     ; 1      ; EC_X108_Y24_N4      ; Low Power  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a4|clr0 ;
;   2.775 ;   0.000 ; RR ; CELL   ; 0      ; EC_X108_Y24_N4      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a4~reg0 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                         ;
; 2.507   ; 2.507    ;    ;      ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.699 ;   2.040  ; RR ; IC   ; 2      ; EC_X108_Y24_N4      ; Mixed      ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a4|clk0 ;
;   2.699 ;   0.000  ; RR ; CELL ; 0      ; EC_X108_Y24_N4      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a4~reg0 ;
;   2.507 ;   -0.192 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                                 ;
; 2.507   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                                       ;
; 2.606   ; 0.099    ;    ; uTh  ; 0      ; EC_X108_Y24_N4      ;            ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a4~reg0 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #4: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; To Node                         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a6~reg0 ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.775                                                                                                                   ;
; Data Required Time              ; 2.606                                                                                                                   ;
; Slack                           ; 0.169                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.294 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.141       ; 48         ; 0.141 ; 0.141 ;
;    Cell                ;       ; 2     ; 0.049       ; 17         ; 0.000 ; 0.049 ;
;    uTco                ;       ; 1     ; 0.104       ; 35         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 2.481   ; 2.481   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                        ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; 2.775   ; 0.294   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   2.585 ;   0.104 ; RR ; uTco   ; 1      ; FF_X107_Y25_N16     ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                          ;
;   2.634 ;   0.049 ; RR ; CELL   ; 231    ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[10]         ;
;   2.775 ;   0.141 ; RR ; IC     ; 1      ; EC_X108_Y24_N6      ; Low Power  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a6|clr0 ;
;   2.775 ;   0.000 ; RR ; CELL   ; 0      ; EC_X108_Y24_N6      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a6~reg0 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                         ;
; 2.507   ; 2.507    ;    ;      ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.699 ;   2.040  ; RR ; IC   ; 2      ; EC_X108_Y24_N6      ; Mixed      ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a6|clk0 ;
;   2.699 ;   0.000  ; RR ; CELL ; 0      ; EC_X108_Y24_N6      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a6~reg0 ;
;   2.507 ;   -0.192 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                                 ;
; 2.507   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                                       ;
; 2.606   ; 0.099    ;    ; uTh  ; 0      ; EC_X108_Y24_N6      ;            ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a6~reg0 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #5: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; To Node                         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a5~reg0 ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.775                                                                                                                   ;
; Data Required Time              ; 2.606                                                                                                                   ;
; Slack                           ; 0.169                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.294 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.141       ; 48         ; 0.141 ; 0.141 ;
;    Cell                ;       ; 2     ; 0.049       ; 17         ; 0.000 ; 0.049 ;
;    uTco                ;       ; 1     ; 0.104       ; 35         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 2.481   ; 2.481   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                        ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; 2.775   ; 0.294   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   2.585 ;   0.104 ; RR ; uTco   ; 1      ; FF_X107_Y25_N16     ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                          ;
;   2.634 ;   0.049 ; RR ; CELL   ; 231    ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[10]         ;
;   2.775 ;   0.141 ; RR ; IC     ; 1      ; EC_X108_Y24_N5      ; Low Power  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a5|clr0 ;
;   2.775 ;   0.000 ; RR ; CELL   ; 0      ; EC_X108_Y24_N5      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a5~reg0 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                         ;
; 2.507   ; 2.507    ;    ;      ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.699 ;   2.040  ; RR ; IC   ; 2      ; EC_X108_Y24_N5      ; Mixed      ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a5|clk0 ;
;   2.699 ;   0.000  ; RR ; CELL ; 0      ; EC_X108_Y24_N5      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a5~reg0 ;
;   2.507 ;   -0.192 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                                 ;
; 2.507   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                                       ;
; 2.606   ; 0.099    ;    ; uTh  ; 0      ; EC_X108_Y24_N5      ;            ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a5~reg0 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #6: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; To Node                         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a3~reg0 ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.775                                                                                                                   ;
; Data Required Time              ; 2.606                                                                                                                   ;
; Slack                           ; 0.169                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.294 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.141       ; 48         ; 0.141 ; 0.141 ;
;    Cell                ;       ; 2     ; 0.049       ; 17         ; 0.000 ; 0.049 ;
;    uTco                ;       ; 1     ; 0.104       ; 35         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 2.481   ; 2.481   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                        ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; 2.775   ; 0.294   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   2.585 ;   0.104 ; RR ; uTco   ; 1      ; FF_X107_Y25_N16     ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                          ;
;   2.634 ;   0.049 ; RR ; CELL   ; 231    ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[10]         ;
;   2.775 ;   0.141 ; RR ; IC     ; 1      ; EC_X108_Y24_N3      ; Low Power  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a3|clr0 ;
;   2.775 ;   0.000 ; RR ; CELL   ; 0      ; EC_X108_Y24_N3      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a3~reg0 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                         ;
; 2.507   ; 2.507    ;    ;      ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.699 ;   2.040  ; RR ; IC   ; 2      ; EC_X108_Y24_N3      ; Mixed      ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a3|clk0 ;
;   2.699 ;   0.000  ; RR ; CELL ; 0      ; EC_X108_Y24_N3      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a3~reg0 ;
;   2.507 ;   -0.192 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                                 ;
; 2.507   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                                       ;
; 2.606   ; 0.099    ;    ; uTh  ; 0      ; EC_X108_Y24_N3      ;            ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a3~reg0 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #7: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; To Node                         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a2~reg0 ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.775                                                                                                                   ;
; Data Required Time              ; 2.606                                                                                                                   ;
; Slack                           ; 0.169                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.294 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.141       ; 48         ; 0.141 ; 0.141 ;
;    Cell                ;       ; 2     ; 0.049       ; 17         ; 0.000 ; 0.049 ;
;    uTco                ;       ; 1     ; 0.104       ; 35         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 2.481   ; 2.481   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                        ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; 2.775   ; 0.294   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   2.585 ;   0.104 ; RR ; uTco   ; 1      ; FF_X107_Y25_N16     ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                          ;
;   2.634 ;   0.049 ; RR ; CELL   ; 231    ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[10]         ;
;   2.775 ;   0.141 ; RR ; IC     ; 1      ; EC_X108_Y24_N2      ; Low Power  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a2|clr0 ;
;   2.775 ;   0.000 ; RR ; CELL   ; 0      ; EC_X108_Y24_N2      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a2~reg0 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                         ;
; 2.507   ; 2.507    ;    ;      ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.699 ;   2.040  ; RR ; IC   ; 2      ; EC_X108_Y24_N2      ; Mixed      ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a2|clk0 ;
;   2.699 ;   0.000  ; RR ; CELL ; 0      ; EC_X108_Y24_N2      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a2~reg0 ;
;   2.507 ;   -0.192 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                                 ;
; 2.507   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                                       ;
; 2.606   ; 0.099    ;    ; uTh  ; 0      ; EC_X108_Y24_N2      ;            ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a2~reg0 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #8: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; To Node                         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a0~reg0 ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.775                                                                                                                   ;
; Data Required Time              ; 2.606                                                                                                                   ;
; Slack                           ; 0.169                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.294 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.141       ; 48         ; 0.141 ; 0.141 ;
;    Cell                ;       ; 2     ; 0.049       ; 17         ; 0.000 ; 0.049 ;
;    uTco                ;       ; 1     ; 0.104       ; 35         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 2.481   ; 2.481   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                        ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; 2.775   ; 0.294   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   2.585 ;   0.104 ; RR ; uTco   ; 1      ; FF_X107_Y25_N16     ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                          ;
;   2.634 ;   0.049 ; RR ; CELL   ; 231    ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[10]         ;
;   2.775 ;   0.141 ; RR ; IC     ; 1      ; EC_X108_Y24_N0      ; Low Power  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a0|clr0 ;
;   2.775 ;   0.000 ; RR ; CELL   ; 0      ; EC_X108_Y24_N0      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a0~reg0 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                         ;
; 2.507   ; 2.507    ;    ;      ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.699 ;   2.040  ; RR ; IC   ; 2      ; EC_X108_Y24_N0      ; Mixed      ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a0|clk0 ;
;   2.699 ;   0.000  ; RR ; CELL ; 0      ; EC_X108_Y24_N0      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a0~reg0 ;
;   2.507 ;   -0.192 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                                 ;
; 2.507   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                                       ;
; 2.606   ; 0.099    ;    ; uTh  ; 0      ; EC_X108_Y24_N0      ;            ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a0~reg0 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #9: Removal slack is 0.169 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; To Node                         ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a7~reg0 ;
; Launch Clock                    ; i_clk                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                ;
; Data Arrival Time               ; 2.775                                                                                                                   ;
; Data Required Time              ; 2.606                                                                                                                   ;
; Slack                           ; 0.169                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.026 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.294 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.884       ; 76         ; 0.000 ; 1.884 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.141       ; 48         ; 0.141 ; 0.141 ;
;    Cell                ;       ; 2     ; 0.049       ; 17         ; 0.000 ; 0.049 ;
;    uTco                ;       ; 1     ; 0.104       ; 35         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.040       ; 76         ; 0.000 ; 2.040 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                     ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                     ;            ; launch edge time                                                                                                        ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                           ;
; 2.481   ; 2.481   ;    ;        ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000 ;    ;        ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.368 ;   0.061 ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.368 ;   0.000 ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.597 ;   0.229 ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.481 ;   1.884 ; RR ; IC     ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|clk                        ;
;   2.481 ;   0.000 ; RR ; CELL   ; 1      ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                            ;
; 2.775   ; 0.294   ;    ;        ;        ;                     ;            ; data path                                                                                                               ;
;   2.585 ;   0.104 ; RR ; uTco   ; 1      ; FF_X107_Y25_N16     ;            ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out|q                          ;
;   2.634 ;   0.049 ; RR ; CELL   ; 231    ; FF_X107_Y25_N16     ; Low Power  ; u0|master_0|master_0|rst_controller|alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out~la_lab/laboutt[10]         ;
;   2.775 ;   0.141 ; RR ; IC     ; 1      ; EC_X108_Y24_N7      ; Low Power  ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a7|clr0 ;
;   2.775 ;   0.000 ; RR ; CELL   ; 0      ; EC_X108_Y24_N7      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a7~reg0 ;
+---------+---------+----+--------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                   ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;      ;        ;                     ;            ; latch edge time                                                                                                         ;
; 2.507   ; 2.507    ;    ;      ;        ;                     ;            ; clock path                                                                                                              ;
;   0.000 ;   0.000  ;    ;      ;        ;                     ;            ; source latency                                                                                                          ;
;   0.000 ;   0.000  ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                   ;
;   0.000 ;   0.000  ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                           ;
;   0.307 ;   0.307  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                           ;
;   0.382 ;   0.075  ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                             ;
;   0.382 ;   0.000  ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                ;
;   0.659 ;   0.277  ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                               ;
;   2.699 ;   2.040  ; RR ; IC   ; 2      ; EC_X108_Y24_N7      ; Mixed      ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a7|clk0 ;
;   2.699 ;   0.000  ; RR ; CELL ; 0      ; EC_X108_Y24_N7      ; High Speed ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a7~reg0 ;
;   2.507 ;   -0.192 ;    ;      ;        ;                     ;            ; clock pessimism removed                                                                                                 ;
; 2.507   ; 0.000    ;    ;      ;        ;                     ;            ; clock uncertainty                                                                                                       ;
; 2.606   ; 0.099    ;    ; uTh  ; 0      ; EC_X108_Y24_N7      ;            ; u0|master_0|master_0|fifo|gen_blk9.gen_blk10_else.altera_syncram_component|auto_generated|altsyncram1|ram_block2a7~reg0 ;
+---------+----------+----+------+--------+---------------------+------------+-------------------------------------------------------------------------------------------------------------------------+



Path #10: Removal slack is 0.171 
===============================================================================
+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                                                                                                                                              ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                                                                                                                                                   ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; From Node                       ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                            ;
; To Node                         ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[0] ;
; Launch Clock                    ; i_clk                                                                                                                                                                                                                   ;
; Latch Clock                     ; i_clk                                                                                                                                                                                                                   ;
; SDC Exception                   ; No SDC Exception on Path                                                                                                                                                                                                ;
; Data Arrival Time               ; 2.709                                                                                                                                                                                                                   ;
; Data Required Time              ; 2.538                                                                                                                                                                                                                   ;
; Slack                           ; 0.171                                                                                                                                                                                                                   ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                                                                                                                                     ;
+---------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.000 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.233 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 1.879       ; 76         ; 0.000 ; 1.879 ;
;    Cell                ;       ; 4     ; 0.597       ; 24         ; 0.000 ; 0.307 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.088       ; 38         ; 0.088 ; 0.088 ;
;    Cell                ;       ; 2     ; 0.047       ; 20         ; 0.000 ; 0.047 ;
;    uTco                ;       ; 1     ; 0.098       ; 42         ; 0.098 ; 0.098 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 3     ; 2.034       ; 76         ; 0.000 ; 2.034 ;
;    Cell                ;       ; 4     ; 0.659       ; 24         ; 0.000 ; 0.307 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                                                                                                                        ;
+---------+---------+----+------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                      ;
+---------+---------+----+------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;      ;        ;                     ;            ; launch edge time                                                                                                                                                                                                             ;
; 2.476   ; 2.476   ;    ;      ;        ;                     ;            ; clock path                                                                                                                                                                                                                   ;
;   0.000 ;   0.000 ;    ;      ;        ;                     ;            ; source latency                                                                                                                                                                                                               ;
;   0.000 ;   0.000 ;    ;      ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                        ;
;   0.000 ;   0.000 ; RR ; IC   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                                ;
;   0.307 ;   0.307 ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                                ;
;   0.368 ;   0.061 ; RR ; CELL ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                  ;
;   0.368 ;   0.000 ; RR ; IC   ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                     ;
;   0.597 ;   0.229 ; RR ; CELL ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                    ;
;   2.476 ;   1.879 ; RR ; IC   ; 1      ; FF_X100_Y40_N32     ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]|clk                                                             ;
;   2.476 ;   0.000 ; RR ; CELL ; 1      ; FF_X100_Y40_N32     ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]                                                                 ;
; 2.709   ; 0.233   ;    ;      ;        ;                     ;            ; data path                                                                                                                                                                                                                    ;
;   2.574 ;   0.098 ; RR ; uTco ; 1      ; FF_X100_Y40_N32     ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]|q                                                               ;
;   2.621 ;   0.047 ; RR ; CELL ; 3      ; FF_X100_Y40_N32     ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|resetn_delayed[1]~la_lab/laboutb[1]                                               ;
;   2.709 ;   0.088 ; RR ; IC   ; 1      ; FF_X100_Y40_N11     ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[0]|clrn ;
;   2.709 ;   0.000 ; RR ; CELL ; 1      ; FF_X100_Y40_N11     ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[0]      ;
+---------+---------+----+------+--------+---------------------+------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                                                                                                                                         ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location            ; HS/LP      ; Element                                                                                                                                                                                                                     ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                     ;            ; latch edge time                                                                                                                                                                                                             ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                     ;            ; time borrowed                                                                                                                                                                                                               ;
; 2.476   ; 2.476    ;    ;        ;        ;                     ;            ; clock path                                                                                                                                                                                                                  ;
;   0.000 ;   0.000  ;    ;        ;        ;                     ;            ; source latency                                                                                                                                                                                                              ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AM10            ;            ; i_clk                                                                                                                                                                                                                       ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|i                                                                                                                                                                                                               ;
;   0.307 ;   0.307  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input|o                                                                                                                                                                                                               ;
;   0.382 ;   0.075  ; RR ; CELL   ; 1      ; IOIBUF_X148_Y16_N32 ;            ; i_clk~input~io_48_lvds_tile_edge/ioclkin[0]                                                                                                                                                                                 ;
;   0.382 ;   0.000  ; RR ; IC     ; 2      ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|inclk                                                                                                                                                                                                    ;
;   0.659 ;   0.277  ; RR ; CELL   ; 5153   ; CLKCTRL_3A_G_I20    ;            ; i_clk~inputCLKENA0|outclk                                                                                                                                                                                                   ;
;   2.693 ;   2.034  ; RR ; IC     ; 1      ; FF_X100_Y40_N11     ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[0]|clk ;
;   2.693 ;   0.000  ; RR ; CELL   ; 1      ; FF_X100_Y40_N11     ; High Speed ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[0]     ;
;   2.476 ;   -0.217 ;    ;        ;        ;                     ;            ; clock pessimism removed                                                                                                                                                                                                     ;
; 2.476   ; 0.000    ;    ;        ;        ;                     ;            ; clock uncertainty                                                                                                                                                                                                           ;
; 2.538   ; 0.062    ;    ; uTh    ; 1      ; FF_X100_Y40_N11     ;            ; u0|add_fpga_ip_5_di_0|add_fpga_ip_5_di_0|ZTS3Add_std_ic_inst|ZTS3Add_id_iter_inst_0|group_id_fifo|hld_fifo_inst|ms.acl_mid_speed_fifo_inst|addr_match_inst|acl_reset_handler_inst|GEN_SYNCHRONIZER.synchronizer_body[0]     ;
+---------+----------+----+--------+--------+---------------------+------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+



----------------
; Command Info ;
----------------
Report Timing: Found 10 removal paths (0 violated).  Worst case slack is 0.501 

Tcl Command:
    report_timing -removal -panel_name {Worst-Case Timing Paths||Removal||altera_reserved_tck} -to_clock [get_clocks {altera_reserved_tck}] -npaths 10 -detail full_path

Options:
    -to_clock [get_clocks {altera_reserved_tck}] 
    -removal 
    -npaths 10 
    -detail full_path 
    -panel_name {altera_reserved_tck} 

Snapshot:
    final

Delay Models:
    Slow 900mV 100C Model
    Slow 900mV 0C Model
    Fast 900mV 100C Model
    Fast 900mV 0C Model


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Summary of Paths                                                                                                                                                                                                                                                                                                                         ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; Slack ; From Node                                                                                           ; To Node                                                                                             ; Launch Clock        ; Latch Clock         ; Relationship ; Clock Skew ; Data Delay ; Worst-Case Operating Conditions ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+
; 0.501 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.037      ; 0.600      ; Fast 900mV 0C Model             ;
; 0.505 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.037      ; 0.600      ; Fast 900mV 0C Model             ;
; 0.516 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.016      ; 0.599      ; Fast 900mV 0C Model             ;
; 0.517 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.016      ; 0.599      ; Fast 900mV 0C Model             ;
; 0.517 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.016      ; 0.599      ; Fast 900mV 0C Model             ;
; 0.517 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.016      ; 0.599      ; Fast 900mV 0C Model             ;
; 0.518 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.016      ; 0.599      ; Fast 900mV 0C Model             ;
; 0.518 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.016      ; 0.599      ; Fast 900mV 0C Model             ;
; 0.518 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.016      ; 0.599      ; Fast 900mV 0C Model             ;
; 0.519 ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]      ; altera_reserved_tck ; altera_reserved_tck ; 0.000        ; 0.016      ; 0.599      ; Fast 900mV 0C Model             ;
+-------+-----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+---------------------+---------------------+--------------+------------+------------+---------------------------------+


Path #1: Removal slack is 0.501 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.681                                                                                               ;
; Data Required Time              ; 1.180                                                                                               ;
; Slack                           ; 0.501                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.037 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.600 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 0.327       ; 55         ; 0.135 ; 0.192 ;
;    Cell                ;       ; 4     ; 0.169       ; 28         ; 0.000 ; 0.100 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.451       ; 35         ; 0.000 ; 0.451 ;
;    Cell                ;       ; 4     ; 0.848       ; 65         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                      ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15             ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56   ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56   ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port        ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port        ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.681   ; 0.600   ;    ;        ;        ;                      ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41       ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.387 ;   0.135 ; RR ; IC     ; 1      ; MLABCELL_X109_Y3_N57 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79|datab                             ;
;   1.487 ;   0.100 ; RF ; CELL   ; 1      ; MLABCELL_X109_Y3_N57 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79|combout                           ;
;   1.489 ;   0.002 ; FF ; CELL   ; 2      ; MLABCELL_X109_Y3_N57 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79~la_mlab/laboutb[18]               ;
;   1.681 ;   0.192 ; FF ; IC     ; 1      ; FF_X109_Y3_N31       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg|clrn              ;
;   1.681 ;   0.000 ; FF ; CELL   ; 1      ; FF_X109_Y3_N31       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg                   ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                    ;
+---------+----------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                 ;
+---------+----------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                         ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                           ;
; 1.118   ; 1.118    ;    ;        ;        ;                    ;            ; clock path                                                                                              ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                          ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                             ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                             ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   1.299 ;   0.451  ; RR ; IC     ; 1      ; FF_X109_Y3_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg|clk ;
;   1.299 ;   0.000  ; RR ; CELL   ; 1      ; FF_X109_Y3_N31     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg     ;
;   1.118 ;   -0.181 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                 ;
; 1.118   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                       ;
; 1.180   ; 0.062    ;    ; uTh    ; 1      ; FF_X109_Y3_N31     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_dr_scan_reg     ;
+---------+----------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+



Path #2: Removal slack is 0.505 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.681                                                                                               ;
; Data Required Time              ; 1.176                                                                                               ;
; Slack                           ; 0.505                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.037 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.600 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 1     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 2     ; 0.327       ; 55         ; 0.135 ; 0.192 ;
;    Cell                ;       ; 4     ; 0.169       ; 28         ; 0.000 ; 0.100 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.451       ; 35         ; 0.000 ; 0.451 ;
;    Cell                ;       ; 4     ; 0.848       ; 65         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                    ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location             ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                      ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                      ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                      ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                      ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15             ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56   ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56   ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port        ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port        ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.681   ; 0.600   ;    ;        ;        ;                      ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41       ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41       ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.387 ;   0.135 ; RR ; IC     ; 1      ; MLABCELL_X109_Y3_N57 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79|datab                             ;
;   1.487 ;   0.100 ; RF ; CELL   ; 1      ; MLABCELL_X109_Y3_N57 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79|combout                           ;
;   1.489 ;   0.002 ; FF ; CELL   ; 2      ; MLABCELL_X109_Y3_N57 ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|i79~la_mlab/laboutb[18]               ;
;   1.681 ;   0.192 ; FF ; IC     ; 1      ; FF_X109_Y3_N2        ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clrn              ;
;   1.681 ;   0.000 ; FF ; CELL   ; 1      ; FF_X109_Y3_N2        ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg                   ;
+---------+---------+----+--------+--------+----------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                                    ;
+---------+----------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                 ;
+---------+----------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                         ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                           ;
; 1.118   ; 1.118    ;    ;        ;        ;                    ;            ; clock path                                                                                              ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                          ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                     ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                             ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                             ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                               ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                     ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                      ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                  ;
;   1.299 ;   0.451  ; RR ; IC     ; 1      ; FF_X109_Y3_N2      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg|clk ;
;   1.299 ;   0.000  ; RR ; CELL   ; 1      ; FF_X109_Y3_N2      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg     ;
;   1.118 ;   -0.181 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                                 ;
; 1.118   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                       ;
; 1.176   ; 0.058    ;    ; uTh    ; 1      ; FF_X109_Y3_N2      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|virtual_ir_scan_reg     ;
+---------+----------+----+--------+--------+--------------------+------------+---------------------------------------------------------------------------------------------------------+



Path #3: Removal slack is 0.516 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.680                                                                                               ;
; Data Required Time              ; 1.164                                                                                               ;
; Slack                           ; 0.516                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.599 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.428       ; 71         ; 0.428 ; 0.428 ;
;    Cell                ;       ; 2     ; 0.067       ; 11         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;       ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.680   ; 0.599   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.680 ;   0.428 ; RR ; IC     ; 1      ; FF_X112_Y2_N7      ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]|clrn                   ;
;   1.680 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N7      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N7      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N7      ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.164   ; 0.067    ;    ; uTh    ; 1      ; FF_X112_Y2_N7      ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[6]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #4: Removal slack is 0.517 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.680                                                                                               ;
; Data Required Time              ; 1.163                                                                                               ;
; Slack                           ; 0.517                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.599 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.428       ; 71         ; 0.428 ; 0.428 ;
;    Cell                ;       ; 2     ; 0.067       ; 11         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;       ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.680   ; 0.599   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.680 ;   0.428 ; RR ; IC     ; 1      ; FF_X112_Y2_N53     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]|clrn                   ;
;   1.680 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N53     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N53     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N53     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.163   ; 0.066    ;    ; uTh    ; 1      ; FF_X112_Y2_N53     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[0]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #5: Removal slack is 0.517 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.680                                                                                               ;
; Data Required Time              ; 1.163                                                                                               ;
; Slack                           ; 0.517                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.599 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.428       ; 71         ; 0.428 ; 0.428 ;
;    Cell                ;       ; 2     ; 0.067       ; 11         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;       ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.680   ; 0.599   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.680 ;   0.428 ; RR ; IC     ; 1      ; FF_X112_Y2_N47     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]|clrn                   ;
;   1.680 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N47     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N47     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N47     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.163   ; 0.066    ;    ; uTh    ; 1      ; FF_X112_Y2_N47     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[2]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #6: Removal slack is 0.517 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.680                                                                                               ;
; Data Required Time              ; 1.163                                                                                               ;
; Slack                           ; 0.517                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.599 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.428       ; 71         ; 0.428 ; 0.428 ;
;    Cell                ;       ; 2     ; 0.067       ; 11         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;       ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.680   ; 0.599   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.680 ;   0.428 ; RR ; IC     ; 1      ; FF_X112_Y2_N19     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]|clrn                   ;
;   1.680 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N19     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.163   ; 0.066    ;    ; uTh    ; 1      ; FF_X112_Y2_N19     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[8]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #7: Removal slack is 0.518 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.680                                                                                               ;
; Data Required Time              ; 1.162                                                                                               ;
; Slack                           ; 0.518                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.599 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.428       ; 71         ; 0.428 ; 0.428 ;
;    Cell                ;       ; 2     ; 0.067       ; 11         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;       ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.680   ; 0.599   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.680 ;   0.428 ; RR ; IC     ; 1      ; FF_X112_Y2_N49     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]|clrn                   ;
;   1.680 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N49     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.162   ; 0.065    ;    ; uTh    ; 1      ; FF_X112_Y2_N49     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[4]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #8: Removal slack is 0.518 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.680                                                                                               ;
; Data Required Time              ; 1.162                                                                                               ;
; Slack                           ; 0.518                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.599 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.428       ; 71         ; 0.428 ; 0.428 ;
;    Cell                ;       ; 2     ; 0.067       ; 11         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;       ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.680   ; 0.599   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.680 ;   0.428 ; RR ; IC     ; 1      ; FF_X112_Y2_N59     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]|clrn                   ;
;   1.680 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N59     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N59     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N59     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.162   ; 0.065    ;    ; uTh    ; 1      ; FF_X112_Y2_N59     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[7]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #9: Removal slack is 0.518 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.680                                                                                               ;
; Data Required Time              ; 1.162                                                                                               ;
; Slack                           ; 0.518                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.599 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.428       ; 71         ; 0.428 ; 0.428 ;
;    Cell                ;       ; 2     ; 0.067       ; 11         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;       ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.680   ; 0.599   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.680 ;   0.428 ; RR ; IC     ; 1      ; FF_X112_Y2_N43     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]|clrn                   ;
;   1.680 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N43     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N43     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N43     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.162   ; 0.065    ;    ; uTh    ; 1      ; FF_X112_Y2_N43     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[1]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



Path #10: Removal slack is 0.519 
===============================================================================
+---------------------------------------------------------------------------------------------------------------------------------------+
; Path Summary                                                                                                                          ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; Property                        ; Value                                                                                               ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+
; From Node                       ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0] ;
; To Node                         ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]      ;
; Launch Clock                    ; altera_reserved_tck                                                                                 ;
; Latch Clock                     ; altera_reserved_tck                                                                                 ;
; SDC Exception                   ; No SDC Exception on Path                                                                            ;
; Data Arrival Time               ; 1.680                                                                                               ;
; Data Required Time              ; 1.161                                                                                               ;
; Slack                           ; 0.519                                                                                               ;
; Worst-Case Operating Conditions ; Fast 900mV 0C Model                                                                                 ;
+---------------------------------+-----------------------------------------------------------------------------------------------------+

+-----------------------------------------------------------------------------------+
; Statistics                                                                        ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Property               ; Value ; Count ; Total Delay ; % of Total ; Min   ; Max   ;
+------------------------+-------+-------+-------------+------------+-------+-------+
; Removal Relationship   ; 0.000 ;       ;             ;            ;       ;       ;
; Clock Skew             ; 0.016 ;       ;             ;            ;       ;       ;
; Data Delay             ; 0.599 ;       ;             ;            ;       ;       ;
; Number of Logic Levels ;       ; 0     ;             ;            ;       ;       ;
; Physical Delays        ;       ;       ;             ;            ;       ;       ;
;  Arrival Path          ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.325       ; 30         ; 0.000 ; 0.325 ;
;    Cell                ;       ; 4     ; 0.756       ; 70         ; 0.000 ; 0.421 ;
;   Data                 ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 1     ; 0.428       ; 71         ; 0.428 ; 0.428 ;
;    Cell                ;       ; 2     ; 0.067       ; 11         ; 0.000 ; 0.067 ;
;    uTco                ;       ; 1     ; 0.104       ; 17         ; 0.104 ; 0.104 ;
;  Required Path         ;       ;       ;             ;            ;       ;       ;
;   Clock                ;       ;       ;             ;            ;       ;       ;
;    IC                  ;       ; 4     ; 0.341       ; 29         ; 0.000 ; 0.341 ;
;    Cell                ;       ; 4     ; 0.848       ; 71         ; 0.000 ; 0.513 ;
+------------------------+-------+-------+-------------+------------+-------+-------+
Note: Negative delays are omitted from totals when calculating percentages

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Arrival Path                                                                                                                                                                                  ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; Total   ; Incr    ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                                               ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000   ;    ;        ;        ;                    ;            ; launch edge time                                                                                                      ;
; 0.000   ; 0.000   ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                                         ;
; 1.081   ; 1.081   ;    ;        ;        ;                    ;            ; clock path                                                                                                            ;
;   0.000 ;   0.000 ;    ;        ;        ;                    ;            ; source latency                                                                                                        ;
;   0.000 ;   0.000 ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                                   ;
;   0.000 ;   0.000 ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                                           ;
;   0.335 ;   0.335 ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                                           ;
;   0.335 ;   0.000 ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                                             ;
;   0.335 ;   0.000 ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                                   ;
;   0.335 ;   0.000 ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                                    ;
;   0.756 ;   0.421 ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                                                ;
;   1.081 ;   0.325 ; RR ; IC     ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|clk               ;
;   1.081 ;   0.000 ; RR ; CELL   ; 1      ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]                   ;
; 1.680   ; 0.599   ;    ;        ;        ;                    ;            ; data path                                                                                                             ;
;   1.185 ;   0.104 ; RR ; uTco   ; 1      ; FF_X111_Y3_N41     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]|q                 ;
;   1.252 ;   0.067 ; RR ; CELL   ; 13     ; FF_X111_Y3_N41     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|shadow_jsm|state[0]~la_lab/laboutb[7] ;
;   1.680 ;   0.428 ; RR ; IC     ; 1      ; FF_X112_Y2_N10     ; Mixed      ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]|clrn                   ;
;   1.680 ;   0.000 ; RR ; CELL   ; 1      ; FF_X112_Y2_N10     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]                        ;
+---------+---------+----+--------+--------+--------------------+------------+-----------------------------------------------------------------------------------------------------------------------+

+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Data Required Path                                                                                                                                                               ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; Total   ; Incr     ; RF ; Type   ; Fanout ; Location           ; HS/LP      ; Element                                                                                            ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+
; 0.000   ; 0.000    ;    ;        ;        ;                    ;            ; latch edge time                                                                                    ;
; 0.000   ; 0.000    ;    ; borrow ;        ;                    ;            ; time borrowed                                                                                      ;
; 1.097   ; 1.097    ;    ;        ;        ;                    ;            ; clock path                                                                                         ;
;   0.000 ;   0.000  ;    ;        ;        ;                    ;            ; source latency                                                                                     ;
;   0.000 ;   0.000  ;    ;        ; 1      ; PIN_AW15           ;            ; altera_reserved_tck                                                                                ;
;   0.000 ;   0.000  ; RR ; IC     ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|i                                                                        ;
;   0.335 ;   0.335  ; RR ; CELL   ; 1      ; IOIBUF_X117_Y0_N56 ;            ; altera_reserved_tck~input|o                                                                        ;
;   0.335 ;   0.000  ; RR ; IC     ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck|input                          ;
;   0.335 ;   0.000  ; RR ; CELL   ; 1      ; Boundary Port      ;            ; auto_fab_0|auto_export_alt_sld_fab_0_alt_sld_fab_0_jtagpins_ext_tck                                ;
;   0.335 ;   0.000  ; RR ; IC     ; 3      ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tck                                 ;
;   0.848 ;   0.513  ; RR ; CELL   ; 80     ; JTAG_X118_Y0_N2    ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|jtagpins|atom_inst|atom|tckutap                             ;
;   1.189 ;   0.341  ; RR ; IC     ; 1      ; FF_X112_Y2_N10     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]|clk ;
;   1.189 ;   0.000  ; RR ; CELL   ; 1      ; FF_X112_Y2_N10     ; High Speed ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]     ;
;   1.097 ;   -0.092 ;    ;        ;        ;                    ;            ; clock pessimism removed                                                                            ;
; 1.097   ; 0.000    ;    ;        ;        ;                    ;            ; clock uncertainty                                                                                  ;
; 1.161   ; 0.064    ;    ; uTh    ; 1      ; FF_X112_Y2_N10     ;            ; auto_fab_0|alt_sld_fab_0|alt_sld_fab_0|sldfabric|jtag_hub_gen.real_sld_jtag_hub|jtag_ir_reg[5]     ;
+---------+----------+----+--------+--------+--------------------+------------+----------------------------------------------------------------------------------------------------+



+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info (20030): Parallel compilation is enabled and will use 6 of the 6 processors detected
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 22.2.0 Build 94 06/08/2022 SC Pro Edition
    Info: Processing started: Thu Oct 13 15:08:28 2022
    Info: System process ID: 20008
Info: Command: quartus_sta AddCSRDemo -c add --mode=finalize
Info: qsta_default_script.tcl version: #1
Info (16677): Loading final database.
Info (16734): Loading "final" snapshot for partition "root_partition".
Info (16734): Loading "final" snapshot for partition "auto_fab_0".
Info (16678): Successfully loaded final database: elapsed time is 00:00:04.
Info (21076): Core supply voltage operating condition is not set. Assuming a default value of '0.9V'.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 100 degrees C
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (19539): Reading the HDL-embedded SDC files elapsed 00:00:00.
Info (332104): Reading SDC File: 'add_kernels/altera_reset_controller_1921/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'jtag.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: 'add.sdc'
Info (332104): Reading SDC File: 'ip/add_kernels/add_kernels_master_0/altera_jtag_dc_streaming_191/synth/altera_avalon_st_jtag_interface.sdc'
Info (332104): Reading SDC File: 'ip/add_kernels/add_kernels_master_0/altera_reset_controller_1921/synth/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'c:/intelfpga_pro/22.2/ip/altera/sld/jtag/altera_jtag_wys_atom/default_jtag.sdc'
Info (19449): Reading SDC files elapsed 00:00:01.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info (332146): Worst-case setup slack is 6.102
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     6.102               0.000         0      i_clk Slow 900mV 100C Model 
    Info (332119):     6.760               0.000         0 altera_reserved_tck   Slow 900mV 0C Model 
Info (332146): Worst-case hold slack is 0.019
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.019               0.000         0 altera_reserved_tck   Fast 900mV 0C Model 
    Info (332119):     0.021               0.000         0      i_clk   Fast 900mV 0C Model 
Info (332146): Worst-case recovery slack is 4.741
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     4.741               0.000         0      i_clk   Slow 900mV 0C Model 
    Info (332119):    38.873               0.000         0 altera_reserved_tck Slow 900mV 100C Model 
Info (332146): Worst-case removal slack is 0.168
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     0.168               0.000         0      i_clk   Fast 900mV 0C Model 
    Info (332119):     0.501               0.000         0 altera_reserved_tck   Fast 900mV 0C Model 
Info (332140): No Setup paths to report
Info (332140): No Recovery paths to report
Info (332146): Worst-case minimum pulse width slack is 4.499
    Info (332119):     Slack       End Point TNS Failing End Points      Clock Worst-Case Operating Conditions 
    Info (332119): ========= =================== ========= ========== ===================== 
    Info (332119):     4.499               0.000         0      i_clk   Slow 900mV 0C Model 
    Info (332119):    20.636               0.000         0 altera_reserved_tck   Slow 900mV 0C Model 
Info (332114): Report Metastability (Slow 900mV 100C Model): Found 17 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 17
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 3, or 17.6%
    Info (332114): 
Worst Case Available Settling Time: 9.311 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332114): Report Metastability (Slow 900mV 0C Model): Found 17 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 17
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 3, or 17.6%
    Info (332114): 
Worst Case Available Settling Time: 9.350 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332114): Report Metastability (Fast 900mV 100C Model): Found 17 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 17
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 3, or 17.6%
    Info (332114): 
Worst Case Available Settling Time: 9.609 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 288.8
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332114): Report Metastability (Fast 900mV 0C Model): Found 17 synchronizer chains.
    Info (332114): Worst-Case MTBF of Design is 1e+09 years or 3.15e+16 seconds.
    Info (332114): Typical MTBF of Design is 1e+09 years or 3.15e+16 seconds.

    Info (332114): Number of Synchronizer Chains Found: 17
    Info (332114): Shortest Synchronizer Chain: 2 Registers
    Info (332114): Number of Chains For Which MTBFs Could Not be Calculated Due to Timing Violations: 0, or 0.0%.
    Info (332114): Number of Chains Excluded from MTBF Analysis: 3, or 17.6%
    Info (332114): 
Worst Case Available Settling Time: 9.665 ns

    Info (332114): Worst-Case MTBF values are calculated based on the worst-case silicon characteristics, with worst-case operating conditions.
    Info (332114):   - Under worst-case conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 78.2
    Info (332114): Typical MTBF values are calculated based on the nominal silicon characteristics, at nominal operating conditions.
    Info (332114):   - Under typical conditions, an increase of 100ps in available settling time will increase MTBF values by a factor of 4590.3
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 1421 megabytes
    Info: Processing ended: Thu Oct 13 15:08:36 2022
    Info: Elapsed time: 00:00:08
    Info: System process ID: 20008
Info (19538): Reading SDC files took 00:00:01 cumulatively in this process.


+------------------------------------------------------------------+
; Unconstrained Paths Summary                                      ;
+---------------------------------------------------+-------+------+
; Property                                          ; Setup ; Hold ;
+---------------------------------------------------+-------+------+
; Illegal Clocks                                    ; 0     ; 0    ;
; Unconstrained Clocks                              ; 0     ; 0    ;
; Unconstrained Input Ports                         ; 0     ; 0    ;
; Paths from Unconstrained Input Ports (Pairs-Only) ; 0     ; 0    ;
; Unconstrained Output Ports                        ; 0     ; 0    ;
; Paths to Unconstrained Output Ports (Pairs-Only)  ; 0     ; 0    ;
+---------------------------------------------------+-------+------+


+----------------------------------------------------------------+
; Clock Status Summary                                           ;
+---------------------+---------------------+------+-------------+
; Target              ; Clock               ; Type ; Status      ;
+---------------------+---------------------+------+-------------+
; altera_reserved_tck ; altera_reserved_tck ; Base ; Constrained ;
; i_clk               ; i_clk               ; Base ; Constrained ;
+---------------------+---------------------+------+-------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+----------------------+-------+-------+----------+---------+---------------------+
; Clock                ; Setup ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------+-------+-------+----------+---------+---------------------+
; Worst-case Slack     ; 6.102 ; 0.019 ; 4.741    ; 0.168   ; 4.499               ;
;  altera_reserved_tck ; 6.760 ; 0.019 ; 38.873   ; 0.501   ; 20.636              ;
;  i_clk               ; 6.102 ; 0.021 ; 4.741    ; 0.168   ; 4.499               ;
; Design-wide TNS      ; 0.0   ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  altera_reserved_tck ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  i_clk               ; 0.000 ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
+----------------------+-------+-------+----------+---------+---------------------+


