Fitter report for FPGA_EP2C
Tue Apr 14 14:39:53 2015
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. Bidir Pins
 14. I/O Bank Usage
 15. All Package Pins
 16. PLL Summary
 17. PLL Usage
 18. Output Pin Default Load For Reported TCO
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Estimated Delay Added for Hold Timing Summary
 35. Estimated Delay Added for Hold Timing Details
 36. Fitter Messages
 37. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; Fitter Summary                                                                        ;
+------------------------------------+--------------------------------------------------+
; Fitter Status                      ; Successful - Tue Apr 14 14:39:52 2015            ;
; Quartus II 64-Bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Full Version ;
; Revision Name                      ; FPGA_EP2C                                        ;
; Top-level Entity Name              ; FPGA_EP2C                                        ;
; Family                             ; Cyclone II                                       ;
; Device                             ; EP2C8T144C8                                      ;
; Timing Models                      ; Final                                            ;
; Total logic elements               ; 228 / 8,256 ( 3 % )                              ;
;     Total combinational functions  ; 123 / 8,256 ( 1 % )                              ;
;     Dedicated logic registers      ; 199 / 8,256 ( 2 % )                              ;
; Total registers                    ; 199                                              ;
; Total pins                         ; 49 / 85 ( 58 % )                                 ;
; Total virtual pins                 ; 0                                                ;
; Total memory bits                  ; 34,816 / 165,888 ( 21 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 36 ( 0 % )                                   ;
; Total PLLs                         ; 1 / 2 ( 50 % )                                   ;
+------------------------------------+--------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C8T144C8                    ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ; < 0.1%      ;
;     Processors 3-4         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 392 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 392 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 387     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/WORKSPACE/STM32F4/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/MCU2DDS+DAC/output_files/FPGA_EP2C.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 228 / 8,256 ( 3 % )       ;
;     -- Combinational with no register       ; 29                        ;
;     -- Register only                        ; 105                       ;
;     -- Combinational with a register        ; 94                        ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 65                        ;
;     -- 3 input functions                    ; 46                        ;
;     -- <=2 input functions                  ; 12                        ;
;     -- Register only                        ; 105                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 92                        ;
;     -- arithmetic mode                      ; 31                        ;
;                                             ;                           ;
; Total registers*                            ; 199 / 8,487 ( 2 % )       ;
;     -- Dedicated logic registers            ; 199 / 8,256 ( 2 % )       ;
;     -- I/O registers                        ; 0 / 231 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 27 / 516 ( 5 % )          ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 49 / 85 ( 58 % )          ;
;     -- Clock pins                           ; 1 / 4 ( 25 % )            ;
;                                             ;                           ;
; Global signals                              ; 2                         ;
; M4Ks                                        ; 9 / 36 ( 25 % )           ;
; Total block memory bits                     ; 34,816 / 165,888 ( 21 % ) ;
; Total block memory implementation bits      ; 41,472 / 165,888 ( 25 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 2 / 8 ( 25 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 1%              ;
; Peak interconnect usage (total/H/V)         ; 5% / 5% / 5%              ;
; Maximum fan-out                             ; 100                       ;
; Highest non-global fan-out                  ; 76                        ;
; Total fan-out                               ; 1278                      ;
; Average fan-out                             ; 2.74                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+---------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                       ;
+---------------------------------------------+--------------------+--------------------------------+
; Statistic                                   ; Top                ; hard_block:auto_generated_inst ;
+---------------------------------------------+--------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                ; Low                            ;
;                                             ;                    ;                                ;
; Total logic elements                        ; 228 / 8256 ( 3 % ) ; 0 / 8256 ( 0 % )               ;
;     -- Combinational with no register       ; 29                 ; 0                              ;
;     -- Register only                        ; 105                ; 0                              ;
;     -- Combinational with a register        ; 94                 ; 0                              ;
;                                             ;                    ;                                ;
; Logic element usage by number of LUT inputs ;                    ;                                ;
;     -- 4 input functions                    ; 65                 ; 0                              ;
;     -- 3 input functions                    ; 46                 ; 0                              ;
;     -- <=2 input functions                  ; 12                 ; 0                              ;
;     -- Register only                        ; 105                ; 0                              ;
;                                             ;                    ;                                ;
; Logic elements by mode                      ;                    ;                                ;
;     -- normal mode                          ; 92                 ; 0                              ;
;     -- arithmetic mode                      ; 31                 ; 0                              ;
;                                             ;                    ;                                ;
; Total registers                             ; 199                ; 0                              ;
;     -- Dedicated logic registers            ; 199 / 8256 ( 2 % ) ; 0 / 8256 ( 0 % )               ;
;                                             ;                    ;                                ;
; Total LABs:  partially or completely used   ; 27 / 516 ( 5 % )   ; 0 / 516 ( 0 % )                ;
;                                             ;                    ;                                ;
; Virtual pins                                ; 0                  ; 0                              ;
; I/O pins                                    ; 49                 ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 36 ( 0 % )     ; 0 / 36 ( 0 % )                 ;
; Total memory bits                           ; 34816              ; 0                              ;
; Total RAM block bits                        ; 41472              ; 0                              ;
; PLL                                         ; 0 / 2 ( 0 % )      ; 1 / 2 ( 50 % )                 ;
; M4K                                         ; 9 / 36 ( 25 % )    ; 0 / 36 ( 0 % )                 ;
; Clock control block                         ; 1 / 10 ( 10 % )    ; 1 / 10 ( 10 % )                ;
;                                             ;                    ;                                ;
; Connections                                 ;                    ;                                ;
;     -- Input Connections                    ; 100                ; 1                              ;
;     -- Registered Input Connections         ; 98                 ; 0                              ;
;     -- Output Connections                   ; 1                  ; 100                            ;
;     -- Registered Output Connections        ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Internal Connections                        ;                    ;                                ;
;     -- Total Connections                    ; 1285               ; 102                            ;
;     -- Registered Connections               ; 685                ; 0                              ;
;                                             ;                    ;                                ;
; External Connections                        ;                    ;                                ;
;     -- Top                                  ; 0                  ; 101                            ;
;     -- hard_block:auto_generated_inst       ; 101                ; 0                              ;
;                                             ;                    ;                                ;
; Partition Interface                         ;                    ;                                ;
;     -- Input Ports                          ; 18                 ; 1                              ;
;     -- Output Ports                         ; 15                 ; 1                              ;
;     -- Bidir Ports                          ; 16                 ; 0                              ;
;                                             ;                    ;                                ;
; Registered Ports                            ;                    ;                                ;
;     -- Registered Input Ports               ; 0                  ; 0                              ;
;     -- Registered Output Ports              ; 0                  ; 0                              ;
;                                             ;                    ;                                ;
; Port Connectivity                           ;                    ;                                ;
;     -- Input Ports driven by GND            ; 0                  ; 0                              ;
;     -- Output Ports driven by GND           ; 0                  ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                  ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                  ; 0                              ;
;     -- Input Ports with no Source           ; 0                  ; 0                              ;
;     -- Output Ports with no Source          ; 0                  ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                  ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                  ; 0                              ;
+---------------------------------------------+--------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                           ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name           ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; A16            ; 32    ; 1        ; 0            ; 2            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A17            ; 31    ; 1        ; 0            ; 2            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; A18            ; 30    ; 1        ; 0            ; 2            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[0] ; 114   ; 2        ; 32           ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[1] ; 113   ; 2        ; 32           ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[2] ; 112   ; 2        ; 32           ; 19           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[3] ; 104   ; 3        ; 34           ; 17           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[4] ; 103   ; 3        ; 34           ; 17           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[5] ; 101   ; 3        ; 34           ; 15           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[6] ; 100   ; 3        ; 34           ; 15           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; ADS930_DATA[7] ; 99    ; 3        ; 34           ; 14           ; 4           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; J7_DIN         ; 7     ; 1        ; 0            ; 16           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; J7_SCLK        ; 143   ; 2        ; 1            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; J7_SYNC        ; 3     ; 1        ; 0            ; 18           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NADV           ; 24    ; 1        ; 0            ; 8            ; 0           ; 19                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NOE            ; 28    ; 1        ; 0            ; 6            ; 0           ; 76                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; NWE            ; 25    ; 1        ; 0            ; 8            ; 1           ; 33                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; clk            ; 17    ; 1        ; 0            ; 9            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+----------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                             ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ADS930CLk ; 96    ; 3        ; 34           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; INT0      ; 132   ; 2        ; 9            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; INT4      ; 126   ; 2        ; 18           ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; J1_DIN    ; 64    ; 4        ; 28           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; J1_SCLk   ; 60    ; 4        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; J1_SYNC   ; 63    ; 4        ; 28           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; adclk     ; 75    ; 3        ; 34           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[0] ; 65    ; 4        ; 30           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[1] ; 67    ; 4        ; 30           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[2] ; 69    ; 4        ; 32           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[3] ; 70    ; 4        ; 32           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[4] ; 71    ; 4        ; 32           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[5] ; 72    ; 4        ; 32           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[6] ; 73    ; 3        ; 34           ; 1            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; output[7] ; 74    ; 3        ; 34           ; 1            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                 ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+
; AD_IN[0]  ; 40    ; 4        ; 1            ; 0            ; 3           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[10] ; 53    ; 4        ; 14           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[11] ; 55    ; 4        ; 16           ; 0            ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[12] ; 57    ; 4        ; 16           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[13] ; 58    ; 4        ; 16           ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[14] ; 59    ; 4        ; 18           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[15] ; 118   ; 2        ; 28           ; 19           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[1]  ; 41    ; 4        ; 1            ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[2]  ; 42    ; 4        ; 1            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[3]  ; 43    ; 4        ; 1            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[4]  ; 44    ; 4        ; 3            ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[5]  ; 45    ; 4        ; 3            ; 0            ; 1           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[6]  ; 47    ; 4        ; 3            ; 0            ; 0           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[7]  ; 48    ; 4        ; 5            ; 0            ; 2           ; 4                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[8]  ; 51    ; 4        ; 9            ; 0            ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
; AD_IN[9]  ; 52    ; 4        ; 12           ; 0            ; 1           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89 ; -                   ;
+-----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+--------------------------------------+---------------------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 11 / 17 ( 65 % )  ; 3.3V          ; --           ;
; 2        ; 7 / 23 ( 30 % )   ; 3.3V          ; --           ;
; 3        ; 10 / 21 ( 48 % )  ; 3.3V          ; --           ;
; 4        ; 24 / 24 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; J7_SYNC                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 4        ; 3          ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 5        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 6        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 7        ; 10         ; 1        ; J7_DIN                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 8        ; 18         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 9        ; 19         ; 1        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 10       ; 20         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 11       ; 21         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 12       ; 22         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 13       ; 23         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 14       ; 24         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 15       ; 25         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 16       ; 26         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 27         ; 1        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 18       ; 28         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 19       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 29         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 30         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 22       ; 31         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 23       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 24       ; 32         ; 1        ; NADV                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 25       ; 33         ; 1        ; NWE                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 26       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 27       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 28       ; 39         ; 1        ; NOE                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 51         ; 1        ; A18                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 52         ; 1        ; A17                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 53         ; 1        ; A16                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 34       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 35       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 36       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 37       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 38       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 40       ; 54         ; 4        ; AD_IN[0]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 41       ; 55         ; 4        ; AD_IN[1]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 42       ; 56         ; 4        ; AD_IN[2]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 43       ; 57         ; 4        ; AD_IN[3]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 44       ; 58         ; 4        ; AD_IN[4]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 45       ; 59         ; 4        ; AD_IN[5]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 46       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 47       ; 60         ; 4        ; AD_IN[6]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 48       ; 61         ; 4        ; AD_IN[7]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 51       ; 69         ; 4        ; AD_IN[8]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 52       ; 70         ; 4        ; AD_IN[9]                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 53       ; 74         ; 4        ; AD_IN[10]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 54       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 55       ; 75         ; 4        ; AD_IN[11]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 56       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 57       ; 76         ; 4        ; AD_IN[12]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 77         ; 4        ; AD_IN[13]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 78         ; 4        ; AD_IN[14]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 79         ; 4        ; J1_SCLk                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 62       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 63       ; 89         ; 4        ; J1_SYNC                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 92         ; 4        ; J1_DIN                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ; 93         ; 4        ; output[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 66       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 67       ; 96         ; 4        ; output[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 69       ; 97         ; 4        ; output[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 98         ; 4        ; output[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ; 99         ; 4        ; output[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 72       ; 100        ; 4        ; output[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ; 101        ; 3        ; output[6]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 74       ; 102        ; 3        ; output[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 75       ; 105        ; 3        ; adclk                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 76       ; 106        ; 3        ; ~LVDS54p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 77       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ; 114        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 80       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 81       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 82       ; 121        ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 83       ; 122        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 84       ; 123        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 85       ; 124        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 125        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 87       ; 126        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 88       ; 127        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 89       ; 128        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 90       ; 129        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 91       ; 130        ; 3        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; 92       ; 131        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 93       ; 132        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 94       ; 133        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 95       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 96       ; 134        ; 3        ; ADS930CLk                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 97       ; 135        ; 3        ; RESERVED_INPUT                           ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; 98       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 99       ; 143        ; 3        ; ADS930_DATA[7]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 100      ; 149        ; 3        ; ADS930_DATA[6]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 101      ; 150        ; 3        ; ADS930_DATA[5]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 102      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 103      ; 153        ; 3        ; ADS930_DATA[4]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 104      ; 154        ; 3        ; ADS930_DATA[3]                           ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 105      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 106      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 107      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 108      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 109      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 110      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 155        ; 2        ; ADS930_DATA[2]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 113      ; 156        ; 2        ; ADS930_DATA[1]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 114      ; 157        ; 2        ; ADS930_DATA[0]                           ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 115      ; 158        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 116      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 117      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 118      ; 161        ; 2        ; AD_IN[15]                                ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 119      ; 162        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 120      ; 163        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; 121      ; 164        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 122      ; 165        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 123      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 125      ; 173        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 126      ; 174        ; 2        ; INT4                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 127      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 128      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 129      ; 180        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 130      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 131      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 132      ; 185        ; 2        ; INT0                                     ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 133      ; 186        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 134      ; 187        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 135      ; 195        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 136      ; 196        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 137      ; 197        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 138      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 139      ; 198        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 199        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 142      ; 200        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; 143      ; 201        ; 2        ; J7_SCLK                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 144      ; 202        ; 2        ; RESERVED_INPUT                           ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+--------------------------------------------------------------------------+
; PLL Summary                                                              ;
+----------------------------------+---------------------------------------+
; Name                             ; PLL:inst2|altpll:altpll_component|pll ;
+----------------------------------+---------------------------------------+
; SDC pin name                     ; inst2|altpll_component|pll            ;
; PLL mode                         ; Normal                                ;
; Compensate clock                 ; clock0                                ;
; Compensated input/output pins    ; --                                    ;
; Self reset on gated loss of lock ; Off                                   ;
; Gate lock counter                ; --                                    ;
; Input frequency 0                ; 25.0 MHz                              ;
; Input frequency 1                ; --                                    ;
; Nominal PFD frequency            ; 25.0 MHz                              ;
; Nominal VCO frequency            ; 800.0 MHz                             ;
; VCO post scale K counter         ; --                                    ;
; VCO multiply                     ; --                                    ;
; VCO divide                       ; --                                    ;
; Freq min lock                    ; 15.63 MHz                             ;
; Freq max lock                    ; 31.25 MHz                             ;
; M VCO Tap                        ; 0                                     ;
; M Initial                        ; 1                                     ;
; M value                          ; 32                                    ;
; N value                          ; 1                                     ;
; Preserve PLL counter order       ; Off                                   ;
; PLL location                     ; PLL_1                                 ;
; Inclk0 signal                    ; clk                                   ;
; Inclk1 signal                    ; --                                    ;
; Inclk0 signal type               ; Dedicated Pin                         ;
; Inclk1 signal type               ; --                                    ;
+----------------------------------+---------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                        ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; Name                                    ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                      ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; clock0       ; 8    ; 5   ; 40.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 20            ; 10/10 Even ; 1       ; 0       ; inst2|altpll_component|pll|clk[0] ;
+-----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+-----------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                             ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                    ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                ; Library Name ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |FPGA_EP2C                                    ; 228 (0)     ; 199 (0)                   ; 0 (0)         ; 34816       ; 9    ; 0            ; 0       ; 0         ; 49   ; 0            ; 29 (0)       ; 105 (0)           ; 94 (0)           ; |FPGA_EP2C                                                                                                                         ; work         ;
;    |BUFF:inst5|                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 2 (2)            ; |FPGA_EP2C|BUFF:inst5                                                                                                              ; work         ;
;    |BUFF:inst6|                               ; 16 (16)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 0 (0)            ; |FPGA_EP2C|BUFF:inst6                                                                                                              ; work         ;
;    |BUFF_SEND_DATA:inst11|                    ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|BUFF_SEND_DATA:inst11                                                                                                   ; work         ;
;    |FIFO_ADIN:inst8|                          ; 135 (0)     ; 116 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 63 (0)            ; 53 (0)           ; |FPGA_EP2C|FIFO_ADIN:inst8                                                                                                         ; work         ;
;       |dcfifo:dcfifo_component|               ; 135 (0)     ; 116 (0)                   ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (0)       ; 63 (0)            ; 53 (0)           ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component                                                                                 ; work         ;
;          |dcfifo_qdf1:auto_generated|         ; 135 (30)    ; 116 (27)                  ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (4)       ; 63 (24)           ; 53 (2)           ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated                                                      ; work         ;
;             |a_graycounter_f2c:wrptr_gp|      ; 25 (25)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 19 (19)          ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp                           ; work         ;
;             |a_graycounter_r96:rdptr_g1p|     ; 26 (26)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 1 (1)             ; 17 (17)          ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p                          ; work         ;
;             |alt_synch_pipe_jv7:rs_dgwp|      ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (0)            ; 7 (0)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp                           ; work         ;
;                |dffpipe_d09:dffpipe17|        ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 7 (7)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17     ; work         ;
;             |alt_synch_pipe_kv7:ws_dgrp|      ; 26 (0)      ; 26 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (0)            ; 8 (0)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp                           ; work         ;
;                |dffpipe_e09:dffpipe20|        ; 26 (26)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 8 (8)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20     ; work         ;
;             |altsyncram_1nu:fifo_ram|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram                              ; work         ;
;                |altsyncram_cbc1:altsyncram14| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 32768       ; 8    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14 ; work         ;
;             |cmpr_836:rdempty_eq_comp|        ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp                             ; work         ;
;             |cmpr_836:wrfull_eq_comp|         ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 7 (7)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp                              ; work         ;
;             |dffpipe_c2e:rdaclr|              ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FPGA_EP2C|FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|dffpipe_c2e:rdaclr                                   ; work         ;
;    |PLL:inst2|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|PLL:inst2                                                                                                               ; work         ;
;       |altpll:altpll_component|               ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|PLL:inst2|altpll:altpll_component                                                                                       ; work         ;
;    |RAM_2PORT:inst4|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|RAM_2PORT:inst4                                                                                                         ; work         ;
;       |altsyncram:altsyncram_component|       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|RAM_2PORT:inst4|altsyncram:altsyncram_component                                                                         ; work         ;
;          |altsyncram_l6n1:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated                                          ; work         ;
;             |altsyncram_9us1:altsyncram1|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FPGA_EP2C|RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1              ; work         ;
;    |SAVE_ADDR:inst|                           ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 11 (11)           ; 8 (8)            ; |FPGA_EP2C|SAVE_ADDR:inst                                                                                                          ; work         ;
;    |SELECT_ADDR:inst7|                        ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 9 (9)            ; |FPGA_EP2C|SELECT_ADDR:inst7                                                                                                       ; work         ;
;    |phase_acc:inst3|                          ; 33 (33)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 32 (32)          ; |FPGA_EP2C|phase_acc:inst3                                                                                                         ; work         ;
+-----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                     ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; Name           ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+----------------+----------+---------------+---------------+-----------------------+-----+
; AD_IN[15]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[14]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[13]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[12]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[11]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[10]      ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[9]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[8]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[7]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[6]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[5]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[4]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[3]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[2]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[1]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AD_IN[0]       ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; INT0           ; Output   ; --            ; --            ; --                    ; --  ;
; INT4           ; Output   ; --            ; --            ; --                    ; --  ;
; adclk          ; Output   ; --            ; --            ; --                    ; --  ;
; ADS930CLk      ; Output   ; --            ; --            ; --                    ; --  ;
; J1_DIN         ; Output   ; --            ; --            ; --                    ; --  ;
; J1_SYNC        ; Output   ; --            ; --            ; --                    ; --  ;
; J1_SCLk        ; Output   ; --            ; --            ; --                    ; --  ;
; output[7]      ; Output   ; --            ; --            ; --                    ; --  ;
; output[6]      ; Output   ; --            ; --            ; --                    ; --  ;
; output[5]      ; Output   ; --            ; --            ; --                    ; --  ;
; output[4]      ; Output   ; --            ; --            ; --                    ; --  ;
; output[3]      ; Output   ; --            ; --            ; --                    ; --  ;
; output[2]      ; Output   ; --            ; --            ; --                    ; --  ;
; output[1]      ; Output   ; --            ; --            ; --                    ; --  ;
; output[0]      ; Output   ; --            ; --            ; --                    ; --  ;
; J7_DIN         ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; J7_SYNC        ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; J7_SCLK        ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; clk            ; Input    ; --            ; --            ; --                    ; --  ;
; NWE            ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A16            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; NADV           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; A18            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; A17            ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; NOE            ; Input    ; (0) 171 ps    ; (6) 2523 ps   ; --                    ; --  ;
; ADS930_DATA[7] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADS930_DATA[6] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADS930_DATA[5] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADS930_DATA[4] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADS930_DATA[3] ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; ADS930_DATA[2] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADS930_DATA[1] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; ADS930_DATA[0] ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+----------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                             ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                          ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; AD_IN[15]                                                                                                                                    ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[15]                                                                                                               ; 1                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[15]~feeder                                                                                                        ; 1                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[15]~feeder                                                                                                        ; 1                 ; 6       ;
; AD_IN[14]                                                                                                                                    ;                   ;         ;
;      - BUFF:inst5|DATA_OUT[14]~feeder                                                                                                        ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[14]~feeder                                                                                                        ; 0                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[14]~feeder                                                                                                        ; 0                 ; 6       ;
; AD_IN[13]                                                                                                                                    ;                   ;         ;
;      - BUFF:inst5|DATA_OUT[13]                                                                                                               ; 0                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[13]                                                                                                               ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[13]~feeder                                                                                                        ; 0                 ; 6       ;
; AD_IN[12]                                                                                                                                    ;                   ;         ;
;      - BUFF:inst5|DATA_OUT[12]~feeder                                                                                                        ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[12]~feeder                                                                                                        ; 0                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[12]~feeder                                                                                                        ; 0                 ; 6       ;
; AD_IN[11]                                                                                                                                    ;                   ;         ;
;      - BUFF:inst5|DATA_OUT[11]                                                                                                               ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[11]                                                                                                               ; 0                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[11]                                                                                                               ; 0                 ; 6       ;
; AD_IN[10]                                                                                                                                    ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[10]                                                                                                               ; 0                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[10]~feeder                                                                                                        ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[10]~feeder                                                                                                        ; 0                 ; 6       ;
; AD_IN[9]                                                                                                                                     ;                   ;         ;
;      - BUFF:inst6|DATA_OUT[9]                                                                                                                ; 0                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[9]                                                                                                                ; 0                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[9]~feeder                                                                                                         ; 0                 ; 6       ;
; AD_IN[8]                                                                                                                                     ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[8]                                                                                                                ; 0                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[8]~feeder                                                                                                         ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[8]~feeder                                                                                                         ; 0                 ; 6       ;
; AD_IN[7]                                                                                                                                     ;                   ;         ;
;      - BUFF:inst5|DATA_OUT[7]~feeder                                                                                                         ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[7]~feeder                                                                                                         ; 0                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[7]~feeder                                                                                                         ; 0                 ; 6       ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 0                 ; 6       ;
; AD_IN[6]                                                                                                                                     ;                   ;         ;
;      - BUFF:inst5|DATA_OUT[6]~feeder                                                                                                         ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[6]~feeder                                                                                                         ; 0                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[6]~feeder                                                                                                         ; 0                 ; 6       ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 0                 ; 6       ;
; AD_IN[5]                                                                                                                                     ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[5]                                                                                                                ; 1                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[5]                                                                                                                ; 1                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[5]~feeder                                                                                                         ; 1                 ; 6       ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 1                 ; 6       ;
; AD_IN[4]                                                                                                                                     ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[4]                                                                                                                ; 0                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[4]~feeder                                                                                                         ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[4]~feeder                                                                                                         ; 0                 ; 6       ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 0                 ; 6       ;
; AD_IN[3]                                                                                                                                     ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[3]~feeder                                                                                                         ; 0                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[3]~feeder                                                                                                         ; 0                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[3]~feeder                                                                                                         ; 0                 ; 6       ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 0                 ; 6       ;
; AD_IN[2]                                                                                                                                     ;                   ;         ;
;      - BUFF:inst5|DATA_OUT[2]                                                                                                                ; 1                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[2]~feeder                                                                                                         ; 1                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[2]~feeder                                                                                                         ; 1                 ; 6       ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 1                 ; 6       ;
; AD_IN[1]                                                                                                                                     ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[1]                                                                                                                ; 1                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[1]~feeder                                                                                                         ; 1                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[1]~feeder                                                                                                         ; 1                 ; 6       ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 1                 ; 6       ;
; AD_IN[0]                                                                                                                                     ;                   ;         ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 1                 ; 6       ;
;      - SAVE_ADDR:inst|ADDR[0]                                                                                                                ; 1                 ; 6       ;
;      - BUFF:inst5|DATA_OUT[0]                                                                                                                ; 1                 ; 6       ;
;      - BUFF:inst6|DATA_OUT[0]~feeder                                                                                                         ; 1                 ; 6       ;
; J7_DIN                                                                                                                                       ;                   ;         ;
;      - J1_DIN                                                                                                                                ; 1                 ; 6       ;
; J7_SYNC                                                                                                                                      ;                   ;         ;
;      - J1_SYNC                                                                                                                               ; 0                 ; 6       ;
; J7_SCLK                                                                                                                                      ;                   ;         ;
;      - J1_SCLk                                                                                                                               ; 1                 ; 6       ;
; clk                                                                                                                                          ;                   ;         ;
; NWE                                                                                                                                          ;                   ;         ;
;      - RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ram_block2a0               ; 1                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[8]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[7]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[6]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[5]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[4]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[3]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[2]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[1]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[0]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[15]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[14]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[13]                                                                                                               ; 0                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[12]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[11]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[10]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[9]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[8]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[7]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[6]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[5]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[4]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[3]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[2]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[1]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst5|DATA_OUT[0]                                                                                                                ; 1                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[9]                                                                                                                ; 0                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[10]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[11]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[12]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[13]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[14]                                                                                                               ; 1                 ; 0       ;
;      - BUFF:inst6|DATA_OUT[15]                                                                                                               ; 1                 ; 0       ;
; A16                                                                                                                                          ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[16]~feeder                                                                                                        ; 0                 ; 6       ;
; NADV                                                                                                                                         ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[0]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[1]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[2]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[3]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[4]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[5]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[6]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[7]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[15]                                                                                                               ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[16]                                                                                                               ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[17]                                                                                                               ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[18]                                                                                                               ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[8]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[9]                                                                                                                ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[12]                                                                                                               ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[13]                                                                                                               ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[14]                                                                                                               ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[11]                                                                                                               ; 1                 ; 0       ;
;      - SAVE_ADDR:inst|ADDR[10]                                                                                                               ; 1                 ; 0       ;
; A18                                                                                                                                          ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[18]~feeder                                                                                                        ; 1                 ; 6       ;
; A17                                                                                                                                          ;                   ;         ;
;      - SAVE_ADDR:inst|ADDR[17]                                                                                                               ; 0                 ; 6       ;
; NOE                                                                                                                                          ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a0 ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a1 ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a2 ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a3 ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a4 ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a5 ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a6 ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a7 ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[12]                                                        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[12]       ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[10]                                                        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[10]       ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[11]                                                        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[11]       ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[8]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[8]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[9]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[9]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[6]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[6]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[7]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[7]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[4]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[4]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[5]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[5]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[2]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[2]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[3]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[3]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[0]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[0]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[1]                                                         ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[1]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|p0addr                                                             ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[0]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[1]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[2]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[3]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[4]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[5]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[6]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[7]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[8]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[9]                           ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[10]                          ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[12]                          ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[11]                          ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[12]       ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[10]       ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[11]       ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[8]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[9]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[6]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[7]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[4]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[5]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[2]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[3]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[0]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[1]        ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|dffpipe_c2e:rdaclr|dffe16a[0]                                      ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|parity5                                ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|sub_parity6a0                          ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|sub_parity6a1                          ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|sub_parity6a2                          ; 0                 ; 0       ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|sub_parity6a3                          ; 0                 ; 0       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[0]_89                                                                                                  ; 1                 ; 6       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch                                                                                               ; 0                 ; 0       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch                                                                                               ; 0                 ; 0       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch                                                                                               ; 0                 ; 0       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch                                                                                               ; 0                 ; 0       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch                                                                                               ; 0                 ; 0       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch                                                                                               ; 0                 ; 0       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch                                                                                               ; 0                 ; 0       ;
;      - BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch                                                                                               ; 0                 ; 0       ;
; ADS930_DATA[7]                                                                                                                               ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a7 ; 1                 ; 6       ;
; ADS930_DATA[6]                                                                                                                               ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a6 ; 1                 ; 6       ;
; ADS930_DATA[5]                                                                                                                               ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a5 ; 0                 ; 6       ;
; ADS930_DATA[4]                                                                                                                               ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a4 ; 1                 ; 6       ;
; ADS930_DATA[3]                                                                                                                               ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a3 ; 0                 ; 6       ;
; ADS930_DATA[2]                                                                                                                               ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a2 ; 1                 ; 6       ;
; ADS930_DATA[1]                                                                                                                               ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a1 ; 1                 ; 6       ;
; ADS930_DATA[0]                                                                                                                               ;                   ;         ;
;      - FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ram_block15a0 ; 1                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                             ; Location          ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89                                                             ; LCCOMB_X10_Y9_N28 ; 17      ; Output enable              ; no     ; --                   ; --               ; --                        ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|dffpipe_c2e:rdaclr|dffe16a[0] ; LCFF_X13_Y7_N23   ; 19      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdcnt_addr_ena                ; LCCOMB_X14_Y6_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|valid_rdreq                   ; LCCOMB_X14_Y8_N16 ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|valid_wrreq~0                 ; LCCOMB_X14_Y6_N18 ; 17      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; NADV                                                                                             ; PIN_24            ; 19      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; NOE                                                                                              ; PIN_28            ; 76      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; NWE                                                                                              ; PIN_25            ; 33      ; Clock                      ; no     ; --                   ; --               ; --                        ;
; PLL:inst2|altpll:altpll_component|_clk0                                                          ; PLL_1             ; 100     ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; SELECT_ADDR:inst7|Equal0~0                                                                       ; LCCOMB_X14_Y5_N2  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; SELECT_ADDR:inst7|Equal1~5                                                                       ; LCCOMB_X14_Y5_N16 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SELECT_ADDR:inst7|Equal2~0                                                                       ; LCCOMB_X14_Y5_N6  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; SELECT_ADDR:inst7|Equal3~0                                                                       ; LCCOMB_X14_Y5_N4  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; clk                                                                                              ; PIN_17            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------------------------------------------------------------+-------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                ;
+-----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                    ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; PLL:inst2|altpll:altpll_component|_clk0 ; PLL_1            ; 100     ; Global Clock         ; GCLK3            ; --                        ;
; SELECT_ADDR:inst7|Equal3~0              ; LCCOMB_X14_Y5_N4 ; 8       ; Global Clock         ; GCLK2            ; --                        ;
+-----------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                            ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+
; NOE                                                                                                                             ; 76      ;
; NWE                                                                                                                             ; 33      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|valid_wrreq~0                                                ; 25      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|valid_rdreq                                                  ; 21      ;
; NADV                                                                                                                            ; 19      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|dffpipe_c2e:rdaclr|dffe16a[0]                                ; 19      ;
; BUFF_SEND_DATA:inst11|DATA_OUT[0]_89                                                                                            ; 17      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[2]                     ; 16      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[5]                     ; 16      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdcnt_addr_ena                                               ; 16      ;
; SELECT_ADDR:inst7|Equal1~5                                                                                                      ; 16      ;
; SELECT_ADDR:inst7|Equal2~0                                                                                                      ; 16      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[5]                     ; 15      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[2]                     ; 15      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[0]                     ; 15      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[3]                     ; 15      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[6]                     ; 15      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[8]                     ; 15      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[8]                     ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[6]                     ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[3]                     ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[0]                     ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[1]                     ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[4]                     ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[7]                     ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[9]                     ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[10]                    ; 14      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[10]                    ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[9]                     ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[7]                     ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[4]                     ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[1]                     ; 13      ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|ram_address_a[11]                                            ; 8       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|ram_address_b[11]                                            ; 8       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[11]                    ; 5       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[12]                    ; 5       ;
; SAVE_ADDR:inst|ADDR[0]                                                                                                          ; 5       ;
; AD_IN~15                                                                                                                        ; 4       ;
; AD_IN~14                                                                                                                        ; 4       ;
; AD_IN~13                                                                                                                        ; 4       ;
; AD_IN~12                                                                                                                        ; 4       ;
; AD_IN~11                                                                                                                        ; 4       ;
; AD_IN~10                                                                                                                        ; 4       ;
; AD_IN~9                                                                                                                         ; 4       ;
; AD_IN~8                                                                                                                         ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~5                              ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~3                              ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|parity5                          ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|cntr_cout[5]~0                    ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~0                               ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|parity11                          ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[11]                    ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[12]                    ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp|aneb_result_wire[0]~7               ; 4       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp|aneb_result_wire[0]~4               ; 4       ;
; SAVE_ADDR:inst|ADDR[10]                                                                                                         ; 4       ;
; SAVE_ADDR:inst|ADDR[11]                                                                                                         ; 4       ;
; SELECT_ADDR:inst7|Equal1~4                                                                                                      ; 4       ;
; AD_IN~7                                                                                                                         ; 3       ;
; AD_IN~6                                                                                                                         ; 3       ;
; AD_IN~5                                                                                                                         ; 3       ;
; AD_IN~4                                                                                                                         ; 3       ;
; AD_IN~3                                                                                                                         ; 3       ;
; AD_IN~2                                                                                                                         ; 3       ;
; AD_IN~1                                                                                                                         ; 3       ;
; AD_IN~0                                                                                                                         ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~7                              ; 3       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~1                               ; 3       ;
; SELECT_ADDR:inst7|Equal3~0                                                                                                      ; 3       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[0]$latch                                                                                         ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[1]$latch                                                                                         ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch                                                                                         ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[3]$latch                                                                                         ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[4]$latch                                                                                         ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[5]$latch                                                                                         ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[6]$latch                                                                                         ; 2       ;
; BUFF_SEND_DATA:inst11|DATA_OUT[7]$latch                                                                                         ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~8                              ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~2                               ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|p0addr                                                       ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[1]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[0]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[3]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[2]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[5]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[4]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[7]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[6]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[9]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[8]                                                   ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[11]                                                  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[10]                                                  ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdptr_g[12]                                                  ; 2       ;
; SAVE_ADDR:inst|ADDR[7]                                                                                                          ; 2       ;
; SAVE_ADDR:inst|ADDR[6]                                                                                                          ; 2       ;
; SAVE_ADDR:inst|ADDR[5]                                                                                                          ; 2       ;
; SAVE_ADDR:inst|ADDR[4]                                                                                                          ; 2       ;
; SAVE_ADDR:inst|ADDR[3]                                                                                                          ; 2       ;
; SAVE_ADDR:inst|ADDR[2]                                                                                                          ; 2       ;
; SAVE_ADDR:inst|ADDR[1]                                                                                                          ; 2       ;
; SAVE_ADDR:inst|ADDR[17]                                                                                                         ; 2       ;
; SAVE_ADDR:inst|ADDR[15]                                                                                                         ; 2       ;
; SAVE_ADDR:inst|ADDR[18]                                                                                                         ; 2       ;
; SAVE_ADDR:inst|ADDR[16]                                                                                                         ; 2       ;
; phase_acc:inst3|acc[31]                                                                                                         ; 2       ;
; phase_acc:inst3|acc[30]                                                                                                         ; 2       ;
; phase_acc:inst3|acc[29]                                                                                                         ; 2       ;
; phase_acc:inst3|acc[28]                                                                                                         ; 2       ;
; phase_acc:inst3|acc[27]                                                                                                         ; 2       ;
; phase_acc:inst3|acc[26]                                                                                                         ; 2       ;
; phase_acc:inst3|acc[25]                                                                                                         ; 2       ;
; phase_acc:inst3|acc[24]                                                                                                         ; 2       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|dffpipe_c2e:rdaclr|dffe16a[0]~feeder                         ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|p0addr~feeder                                                ; 1       ;
; ADS930_DATA[0]                                                                                                                  ; 1       ;
; ADS930_DATA[1]                                                                                                                  ; 1       ;
; ADS930_DATA[2]                                                                                                                  ; 1       ;
; ADS930_DATA[3]                                                                                                                  ; 1       ;
; ADS930_DATA[4]                                                                                                                  ; 1       ;
; ADS930_DATA[5]                                                                                                                  ; 1       ;
; ADS930_DATA[6]                                                                                                                  ; 1       ;
; ADS930_DATA[7]                                                                                                                  ; 1       ;
; A17                                                                                                                             ; 1       ;
; A18                                                                                                                             ; 1       ;
; A16                                                                                                                             ; 1       ;
; clk                                                                                                                             ; 1       ;
; J7_SCLK                                                                                                                         ; 1       ;
; J7_SYNC                                                                                                                         ; 1       ;
; J7_DIN                                                                                                                          ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~12                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~11                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~10                             ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~9                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~8                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~7                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~9                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|sub_parity6a3                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|sub_parity6a2                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|sub_parity6a1                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|sub_parity6a0                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~6                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|sub_parity12a3                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|sub_parity12a2                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|sub_parity12a1                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|sub_parity12a0                    ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[1]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[0]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[3]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[2]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[5]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[4]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[7]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[6]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[9]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[8]                                           ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[11]                                          ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[10]                                          ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|delayed_wrptr_g[12]                                          ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[11]~11                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[12]~10                 ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[10]~9                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[9]~8                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[8]~7                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~6                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[7]~6                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[6]~5                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[5]~4                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~4                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[4]~3                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[3]~2                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~2                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[2]~1                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~1                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|counter7a[1]~0                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~0                              ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[1]~12                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[0]~11                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[3]~10                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[2]~9                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~5                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[5]~8                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~4                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[4]~7                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[7]~6                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[6]~5                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[9]~4                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[8]~3                   ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|_~3                               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[11]~2                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[10]~1                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe21a[12] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_f2c:wrptr_gp|counter13a[12]~0                  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe18a[12] ; 1       ;
; SELECT_ADDR:inst7|Equal3~1                                                                                                      ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp|aneb_result_wire[0]~7                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp|aneb_result_wire[0]~6                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp|aneb_result_wire[0]~5                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp|aneb_result_wire[0]~4                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp|aneb_result_wire[0]~3                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp|aneb_result_wire[0]~2                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp|aneb_result_wire[0]~1                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:wrfull_eq_comp|aneb_result_wire[0]~0                ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_kv7:ws_dgrp|dffpipe_e09:dffpipe20|dffe22a[12] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp|aneb_result_wire[0]~6               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp|aneb_result_wire[0]~5               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp|aneb_result_wire[0]~3               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[7]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp|aneb_result_wire[0]~2               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[9]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp|aneb_result_wire[0]~1               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[8]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[11] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|cmpr_836:rdempty_eq_comp|aneb_result_wire[0]~0               ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[10] ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|alt_synch_pipe_jv7:rs_dgwp|dffpipe_d09:dffpipe17|dffe19a[12] ; 1       ;
; SELECT_ADDR:inst7|Equal1~3                                                                                                      ; 1       ;
; SAVE_ADDR:inst|ADDR[14]                                                                                                         ; 1       ;
; SAVE_ADDR:inst|ADDR[13]                                                                                                         ; 1       ;
; SAVE_ADDR:inst|ADDR[12]                                                                                                         ; 1       ;
; SELECT_ADDR:inst7|Equal1~2                                                                                                      ; 1       ;
; SAVE_ADDR:inst|ADDR[9]                                                                                                          ; 1       ;
; SAVE_ADDR:inst|ADDR[8]                                                                                                          ; 1       ;
; SELECT_ADDR:inst7|Equal1~1                                                                                                      ; 1       ;
; SELECT_ADDR:inst7|Equal1~0                                                                                                      ; 1       ;
; BUFF:inst6|DATA_OUT[15]                                                                                                         ; 1       ;
; BUFF:inst6|DATA_OUT[14]                                                                                                         ; 1       ;
; BUFF:inst6|DATA_OUT[13]                                                                                                         ; 1       ;
; BUFF:inst6|DATA_OUT[12]                                                                                                         ; 1       ;
; BUFF:inst6|DATA_OUT[11]                                                                                                         ; 1       ;
; BUFF:inst6|DATA_OUT[10]                                                                                                         ; 1       ;
; BUFF:inst6|DATA_OUT[9]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[0]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[1]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[2]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[3]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[4]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[5]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[6]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[7]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[8]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[9]                                                                                                          ; 1       ;
; BUFF:inst5|DATA_OUT[10]                                                                                                         ; 1       ;
; BUFF:inst5|DATA_OUT[11]                                                                                                         ; 1       ;
; BUFF:inst5|DATA_OUT[12]                                                                                                         ; 1       ;
; BUFF:inst5|DATA_OUT[13]                                                                                                         ; 1       ;
; BUFF:inst5|DATA_OUT[14]                                                                                                         ; 1       ;
; BUFF:inst5|DATA_OUT[15]                                                                                                         ; 1       ;
; BUFF:inst6|DATA_OUT[0]                                                                                                          ; 1       ;
; BUFF:inst6|DATA_OUT[1]                                                                                                          ; 1       ;
; BUFF:inst6|DATA_OUT[2]                                                                                                          ; 1       ;
; BUFF:inst6|DATA_OUT[3]                                                                                                          ; 1       ;
; BUFF:inst6|DATA_OUT[4]                                                                                                          ; 1       ;
; BUFF:inst6|DATA_OUT[5]                                                                                                          ; 1       ;
; BUFF:inst6|DATA_OUT[6]                                                                                                          ; 1       ;
; BUFF:inst6|DATA_OUT[7]                                                                                                          ; 1       ;
; BUFF:inst6|DATA_OUT[8]                                                                                                          ; 1       ;
; SELECT_ADDR:inst7|Equal0~0                                                                                                      ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|q_a[0]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|q_a[1]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|q_a[2]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|q_a[3]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|q_a[4]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|q_a[5]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|q_a[6]  ; 1       ;
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|q_a[7]  ; 1       ;
; phase_acc:inst3|acc[31]~94                                                                                                      ; 1       ;
; phase_acc:inst3|acc[30]~93                                                                                                      ; 1       ;
; phase_acc:inst3|acc[30]~92                                                                                                      ; 1       ;
; phase_acc:inst3|acc[29]~91                                                                                                      ; 1       ;
; phase_acc:inst3|acc[29]~90                                                                                                      ; 1       ;
; phase_acc:inst3|acc[28]~89                                                                                                      ; 1       ;
; phase_acc:inst3|acc[28]~88                                                                                                      ; 1       ;
; phase_acc:inst3|acc[27]~87                                                                                                      ; 1       ;
; phase_acc:inst3|acc[27]~86                                                                                                      ; 1       ;
; phase_acc:inst3|acc[26]~85                                                                                                      ; 1       ;
; phase_acc:inst3|acc[26]~84                                                                                                      ; 1       ;
; phase_acc:inst3|acc[25]~83                                                                                                      ; 1       ;
; phase_acc:inst3|acc[25]~82                                                                                                      ; 1       ;
; phase_acc:inst3|acc[24]~81                                                                                                      ; 1       ;
; phase_acc:inst3|acc[24]~80                                                                                                      ; 1       ;
; phase_acc:inst3|acc[23]~79                                                                                                      ; 1       ;
; phase_acc:inst3|acc[23]~78                                                                                                      ; 1       ;
; phase_acc:inst3|acc[22]~77                                                                                                      ; 1       ;
; phase_acc:inst3|acc[22]~76                                                                                                      ; 1       ;
; phase_acc:inst3|acc[21]~75                                                                                                      ; 1       ;
; phase_acc:inst3|acc[21]~74                                                                                                      ; 1       ;
; phase_acc:inst3|acc[20]~73                                                                                                      ; 1       ;
; phase_acc:inst3|acc[20]~72                                                                                                      ; 1       ;
; phase_acc:inst3|acc[19]~71                                                                                                      ; 1       ;
; phase_acc:inst3|acc[19]~70                                                                                                      ; 1       ;
; phase_acc:inst3|acc[18]~69                                                                                                      ; 1       ;
; phase_acc:inst3|acc[18]~68                                                                                                      ; 1       ;
; phase_acc:inst3|acc[17]~67                                                                                                      ; 1       ;
; phase_acc:inst3|acc[17]~66                                                                                                      ; 1       ;
; phase_acc:inst3|acc[16]~65                                                                                                      ; 1       ;
; phase_acc:inst3|acc[16]~64                                                                                                      ; 1       ;
; phase_acc:inst3|acc[15]~63                                                                                                      ; 1       ;
; phase_acc:inst3|acc[15]~62                                                                                                      ; 1       ;
; phase_acc:inst3|acc[14]~61                                                                                                      ; 1       ;
; phase_acc:inst3|acc[14]~60                                                                                                      ; 1       ;
; phase_acc:inst3|acc[13]~59                                                                                                      ; 1       ;
; phase_acc:inst3|acc[13]~58                                                                                                      ; 1       ;
; phase_acc:inst3|acc[12]~57                                                                                                      ; 1       ;
; phase_acc:inst3|acc[12]~56                                                                                                      ; 1       ;
; phase_acc:inst3|acc[11]~55                                                                                                      ; 1       ;
; phase_acc:inst3|acc[11]~54                                                                                                      ; 1       ;
; phase_acc:inst3|acc[10]~53                                                                                                      ; 1       ;
; phase_acc:inst3|acc[10]~52                                                                                                      ; 1       ;
; phase_acc:inst3|acc[9]~51                                                                                                       ; 1       ;
; phase_acc:inst3|acc[9]~50                                                                                                       ; 1       ;
; phase_acc:inst3|acc[8]~49                                                                                                       ; 1       ;
; phase_acc:inst3|acc[8]~48                                                                                                       ; 1       ;
; phase_acc:inst3|acc[7]~47                                                                                                       ; 1       ;
; phase_acc:inst3|acc[7]~46                                                                                                       ; 1       ;
; phase_acc:inst3|acc[6]~45                                                                                                       ; 1       ;
; phase_acc:inst3|acc[6]~44                                                                                                       ; 1       ;
; phase_acc:inst3|acc[5]~43                                                                                                       ; 1       ;
; phase_acc:inst3|acc[5]~42                                                                                                       ; 1       ;
; phase_acc:inst3|acc[4]~41                                                                                                       ; 1       ;
; phase_acc:inst3|acc[4]~40                                                                                                       ; 1       ;
; phase_acc:inst3|acc[3]~39                                                                                                       ; 1       ;
; phase_acc:inst3|acc[3]~38                                                                                                       ; 1       ;
; phase_acc:inst3|acc[2]~37                                                                                                       ; 1       ;
; phase_acc:inst3|acc[2]~36                                                                                                       ; 1       ;
; phase_acc:inst3|acc[1]~35                                                                                                       ; 1       ;
; phase_acc:inst3|acc[1]~34                                                                                                       ; 1       ;
; phase_acc:inst3|acc[0]~33                                                                                                       ; 1       ;
; phase_acc:inst3|acc[0]~32                                                                                                       ; 1       ;
; phase_acc:inst3|acc[0]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[1]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[2]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[3]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[4]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[5]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[6]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[7]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[8]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[9]                                                                                                          ; 1       ;
; phase_acc:inst3|acc[10]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[11]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[12]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[13]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[14]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[15]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[16]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[17]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[18]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[19]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[20]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[21]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[22]                                                                                                         ; 1       ;
; phase_acc:inst3|acc[23]                                                                                                         ; 1       ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[1]               ; 1       ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[2]               ; 1       ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[3]               ; 1       ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[4]               ; 1       ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[5]               ; 1       ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[6]               ; 1       ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[7]               ; 1       ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|q_a[0]               ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                               ; Type ; Mode           ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF  ; Location                                                                                        ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|altsyncram_1nu:fifo_ram|altsyncram_cbc1:altsyncram14|ALTSYNCRAM ; AUTO ; True Dual Port ; Dual Clocks ; 4096         ; 8            ; 4096         ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 32768 ; 4096                        ; 8                           ; 4096                        ; 8                           ; 32768               ; 8    ; None ; M4K_X11_Y10, M4K_X11_Y5, M4K_X11_Y7, M4K_X11_Y9, M4K_X11_Y3, M4K_X11_Y6, M4K_X11_Y8, M4K_X11_Y4 ; Don't care           ; Don't care      ; Don't care      ;
; RAM_2PORT:inst4|altsyncram:altsyncram_component|altsyncram_l6n1:auto_generated|altsyncram_9us1:altsyncram1|ALTSYNCRAM              ; AUTO ; True Dual Port ; Dual Clocks ; 256          ; 8            ; 256          ; 8            ; yes                    ; yes                     ; yes                    ; no                      ; 2048  ; 256                         ; 8                           ; 256                         ; 8                           ; 2048                ; 1    ; None ; M4K_X11_Y1                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
+------------------------------------------------------------------------------------------------------------------------------------+------+----------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+-------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------+
; Other Routing Usage Summary                         ;
+-----------------------------+-----------------------+
; Other Routing Resource Type ; Usage                 ;
+-----------------------------+-----------------------+
; Block interconnects         ; 576 / 26,052 ( 2 % )  ;
; C16 interconnects           ; 17 / 1,156 ( 1 % )    ;
; C4 interconnects            ; 299 / 17,952 ( 2 % )  ;
; Direct links                ; 59 / 26,052 ( < 1 % ) ;
; Global clocks               ; 2 / 8 ( 25 % )        ;
; Local interconnects         ; 129 / 8,256 ( 2 % )   ;
; R24 interconnects           ; 40 / 1,020 ( 4 % )    ;
; R4 interconnects            ; 328 / 22,440 ( 1 % )  ;
+-----------------------------+-----------------------+


+---------------------------------------------------------------------------+
; LAB Logic Elements                                                        ;
+--------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 8.44) ; Number of LABs  (Total = 27) ;
+--------------------------------------------+------------------------------+
; 1                                          ; 8                            ;
; 2                                          ; 2                            ;
; 3                                          ; 0                            ;
; 4                                          ; 0                            ;
; 5                                          ; 1                            ;
; 6                                          ; 0                            ;
; 7                                          ; 1                            ;
; 8                                          ; 1                            ;
; 9                                          ; 0                            ;
; 10                                         ; 1                            ;
; 11                                         ; 1                            ;
; 12                                         ; 3                            ;
; 13                                         ; 1                            ;
; 14                                         ; 0                            ;
; 15                                         ; 2                            ;
; 16                                         ; 6                            ;
+--------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.15) ; Number of LABs  (Total = 27) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 3                            ;
; 1 Clock                            ; 15                           ;
; 1 Clock enable                     ; 8                            ;
; 2 Clock enables                    ; 1                            ;
; 2 Clocks                           ; 4                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 14.89) ; Number of LABs  (Total = 27) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 8                            ;
; 2                                            ; 1                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 0                            ;
; 6                                            ; 0                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 0                            ;
; 10                                           ; 0                            ;
; 11                                           ; 0                            ;
; 12                                           ; 0                            ;
; 13                                           ; 1                            ;
; 14                                           ; 0                            ;
; 15                                           ; 1                            ;
; 16                                           ; 0                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 1                            ;
; 22                                           ; 3                            ;
; 23                                           ; 1                            ;
; 24                                           ; 1                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 1                            ;
; 28                                           ; 0                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 0                            ;
; 32                                           ; 3                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 5.74) ; Number of LABs  (Total = 27) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 9                            ;
; 2                                               ; 4                            ;
; 3                                               ; 1                            ;
; 4                                               ; 0                            ;
; 5                                               ; 0                            ;
; 6                                               ; 1                            ;
; 7                                               ; 0                            ;
; 8                                               ; 3                            ;
; 9                                               ; 1                            ;
; 10                                              ; 2                            ;
; 11                                              ; 0                            ;
; 12                                              ; 3                            ;
; 13                                              ; 2                            ;
; 14                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 9.70) ; Number of LABs  (Total = 27) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 0                            ;
; 2                                           ; 1                            ;
; 3                                           ; 8                            ;
; 4                                           ; 1                            ;
; 5                                           ; 0                            ;
; 6                                           ; 1                            ;
; 7                                           ; 0                            ;
; 8                                           ; 0                            ;
; 9                                           ; 0                            ;
; 10                                          ; 2                            ;
; 11                                          ; 0                            ;
; 12                                          ; 3                            ;
; 13                                          ; 1                            ;
; 14                                          ; 4                            ;
; 15                                          ; 3                            ;
; 16                                          ; 0                            ;
; 17                                          ; 0                            ;
; 18                                          ; 2                            ;
; 19                                          ; 0                            ;
; 20                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As input tri-stated      ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                ;
+-----------------+------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)   ; Delay Added in ns ;
+-----------------+------------------------+-------------------+
; I/O             ; SAVE_ADDR:inst|ADDR[0] ; 1.7               ;
; I/O             ; NWE                    ; 1.1               ;
+-----------------+------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+-------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                 ;
+-----------------+-----------------------------------------+-------------------+
; Source Register ; Destination Register                    ; Delay Added in ns ;
+-----------------+-----------------------------------------+-------------------+
; NWE             ; BUFF:inst6|DATA_OUT[10]                 ; 0.726             ;
; NOE             ; BUFF_SEND_DATA:inst11|DATA_OUT[2]$latch ; 0.496             ;
+-----------------+-----------------------------------------+-------------------+
Note: This table only shows the top 2 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Info (11104): Parallel Compilation has detected 4 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 2 of the 2 physical processors detected instead.
Info (119006): Selected device EP2C8T144C8 for design "FPGA_EP2C"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "PLL:inst2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 8, clock division of 5, and phase shift of 0 degrees (0 ps) for PLL:inst2|altpll:altpll_component|_clk0 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C5T144C8 is compatible
    Info (176445): Device EP2C5T144I8 is compatible
    Info (176445): Device EP2C8T144I8 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location 1
    Info (169125): Pin ~nCSO~ is reserved at location 2
    Info (169125): Pin ~LVDS54p/nCEO~ is reserved at location 76
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 2 pins of 49 total pins
    Info (169086): Pin INT0 not assigned to an exact location on the device
    Info (169086): Pin INT4 not assigned to an exact location on the device
Warning (335093): TimeQuest Timing Analyzer is analyzing 9 combinational loops as latches.
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity dcfifo_qdf1
        Info (332166): set_false_path -from *rdptr_g* -to *ws_dgrp|dffpipe_e09:dffpipe20|dffe21a* 
        Info (332166): set_false_path -from *delayed_wrptr_g* -to *rs_dgwp|dffpipe_d09:dffpipe17|dffe18a* 
Critical Warning (332012): Synopsys Design Constraints File file not found: 'FPGA_EP2C.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node PLL:inst2|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node SELECT_ADDR:inst7|Equal3~0 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|rdcnt_addr_ena
        Info (176357): Destination node FIFO_ADIN:inst8|dcfifo:dcfifo_component|dcfifo_qdf1:auto_generated|a_graycounter_r96:rdptr_g1p|_~2
        Info (176357): Destination node BUFF_SEND_DATA:inst11|DATA_OUT[0]_89
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 2 (unused VREF, 3.3V VCCIO, 0 input, 2 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 11 total pin(s) used --  6 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 5 total pin(s) used --  18 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 10 total pin(s) used --  11 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 24 total pin(s) used --  0 pins available
Warning (15064): PLL "PLL:inst2|altpll:altpll_component|pll" output port clk[0] feeds output pin "ADS930CLk" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15064): PLL "PLL:inst2|altpll:altpll_component|pll" output port clk[0] feeds output pin "adclk" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 5% of the available device resources in the region that extends from location X11_Y0 to location X22_Y9
Info (170194): Fitter routing operations ending: elapsed time is 00:00:03
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 2.45 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 31 output pins without output pin load capacitance assignment
    Info (306007): Pin "AD_IN[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AD_IN[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "INT0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "INT4" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "adclk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ADS930CLk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "J1_DIN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "J1_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "J1_SCLk" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "output[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (144001): Generated suppressed messages file E:/WORKSPACE/STM32F4/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/MCU2DDS+DAC/output_files/FPGA_EP2C.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 794 megabytes
    Info: Processing ended: Tue Apr 14 14:39:53 2015
    Info: Elapsed time: 00:00:13
    Info: Total CPU time (on all processors): 00:00:13


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/WORKSPACE/STM32F4/STM32F4xx_DSP_StdPeriph_Lib_V1.3.0/Project/FPGA/MCU2DDS+DAC/output_files/FPGA_EP2C.fit.smsg.


